KR20200055424A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20200055424A
KR20200055424A KR1020180139058A KR20180139058A KR20200055424A KR 20200055424 A KR20200055424 A KR 20200055424A KR 1020180139058 A KR1020180139058 A KR 1020180139058A KR 20180139058 A KR20180139058 A KR 20180139058A KR 20200055424 A KR20200055424 A KR 20200055424A
Authority
KR
South Korea
Prior art keywords
layer
printed circuit
insulating material
reflection layer
circuit board
Prior art date
Application number
KR1020180139058A
Other languages
English (en)
Inventor
김혜진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180139058A priority Critical patent/KR20200055424A/ko
Priority to CN201910794784.2A priority patent/CN111182717A/zh
Priority to US16/562,480 priority patent/US10798825B2/en
Publication of KR20200055424A publication Critical patent/KR20200055424A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 절연재; 및상기 절연재의 일면에 형성된 회로를 포함하고, 상기 회로는, 상기 절연재의 일면에 형성된 시드층; 상기 시드층 상에 형성된 반사방지층; 및 상기 반사방지층 상에 형성된 전해도금층을 포함한다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것이다.
인쇄회로기판의 회로 형성 시 포토리소그래피(photolithography) 공정이 사용된다. 포토리소그래피 공정은 감광성 레지스트를 선택적으로 노광한 후 현상하는 과정을 포함하며, 포토리소그래피 공정 통해 감광성 레지스트가 패터닝된다. 한편, 미세한 회로를 형성을 위해서는 광 민감도가 높은 감광성 레지스트가 사용될 수 있다.
한국공개특허 제10-2010-0065474호 (2010.06.17. 공개)
본 발명의 일 측면에 따르면, 절연재; 및상기 절연재의 일면에 형성된 회로를 포함하고, 상기 회로는, 상기 절연재의 일면에 형성된 시드층; 상기 시드층 상에 형성된 반사방지층; 및 상기 반사방지층 상에 형성된 전해도금층을 포함하는 인쇄회로기판이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 공정을 나타낸 도면.
도 3은 본 발명의 반사방지층의 유무에 따른 광 경로를 간략하게 나타낸 도면.
도 4는 본 발명의 반사방지층의 예시를 나타낸 도면.
도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 6은 본 발명의 또 다른 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 7은 본 발명의 또 다른 실시예에 따른 인쇄회로기판을 나타낸 도면.
본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이고, 도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 공정을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 절연재(100) 및 회로(200)를 포함하고, 상기 회로(200)는 시드층(210), 반사방지층(220) 및 전해도금층(230)을 포함한다.
절연재(100)는 회로(200)를 서로 절연시키기 위해 비전도성의 물질로 이루어지는 판상의 구성이다. 절연재(100)는 수지를 포함하는 물질로 이루어질 수 있고, 절연재(100)를 이루는 수지는 열경화성 수지, 열가소성 수지 등 다양하게 선택될 수 있다. 예를 들어, 절연재(100) 이루는 수지로는 에폭시 수지, 폴리이미드(PI) 수지, BT 수지, 액정폴리머(LCP) 등이 선택될 수 있으나, 이에 제한되는 것은 아니다. 한편, 에폭시 수지를 이용한 구체적인 절연재(100)로서 프리프레그(PPG)가 사용될 수 있다.
회로(200)는 전기 신호를 전달하는 구조체로, 전기 신호를 전달 경로에 따라 패턴을 가진다. 회로(200)는 복수의 회로선을 포함할 수 있으며, 각각의 회로선은 소정의 폭과 소정의 두께를 가진다. 한편, 인접한 회로선들의 내측 거리를 스페이스(space)라 하고, 인접한 회로선들의 중심선 간 거리를 피치(pitch)라 할 수 있다.
회로(200)는 절연재(100)의 일면(상면)에 형성되며, 절연재(100)의 일면으로부터 상측으로 돌출되게 형성될 수 있다. 회로(200)는 절연재(100)의 타면(하면)에도 더 형성될 수 있다. 다만, 도 1에는 절연재(100)의 일면에 형성된 회로(200)만 도시되어 있다.
시드(seed)층(210)은 절연재(100)의 일면에 형성되며, 금속으로 이루어질 수 있다. 시드층(210)은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.
시드층(210)은 무전해도금층을 포함할 수 있다. 무전해도금층은 무전해도금 방식으로 형성된 층으로, 촉매 처리된 절연재(100) 일면에 도금물질이 석출됨으로써 형성될 수 있다. 도 2(a)에는 절연재(100) 일면에 시드층(210)이 형성된 상태가 도시되어 있다. 도 2(a)에서 시드층(210)은 절연재(100) 일면의 전면(全面)에 형성된다.
한편, 시드층(210)은 동박과 같은 금속박(미도시)을 더 포함할 수 있는데, 이 경우, 무전해도금층은 금속박 상에 형성될 수 있다.
반사방지층(220)은 반사광을 감소시키는 층으로 시드층(210) 상에 형성된다. 도 2(b)를 반사방지층(220)은 시드층(210) 상면의 전면에 형성된다.
반사방지층(220)은 시드층(210) 상면이 코팅됨으로써 형성될 수 있다. 코팅의 방법으로 화학기상증착(CVD), 물리기상증착(PVD) 등이 있고, 구체적으로 대기압 플라즈마 코팅(atmospheric plasma coating), 스퍼터링(sputtering) 등이 사용될 수 있다.
도 2(c)를 참조하면, 반사방지층(220) 상에 감광성 레지스트(R)가 형성되고, 선택적으로 노광된다. 또한, 도 2(d)를 참조하면, 감광성 레지스트(R)는 노광 후 현상되어 패터닝된다.
감광성 레지스트(R)는 포지티브 타입(positive type) 또는 네거티브 타입(negative type)일 수 있다. 포지티브 타입(positive type)의 감광성 레지스트의 경우, 노광 공정에서, 빛을 받은 부분의 광중합체 폴리머 결합이 끊어진다. 이후, 현상 공정을 수행하면, 빛을 받아 광중합체 폴리머 결합이 끊어진 부분이 제거가 된다. 네거티브 타입(negative type)의 감광성 레지스트의 경우, 노광 공정에서, 빛을 받은 부분이 광중합 반응을 일으켜 단일구조에서 사슬구조의 3차원 망상 구조가 되며, 현상 공정을 수행하면, 빛을 받지 않은 부분이 제거가 된다. 도 2(c)에서는 포지티브 타입의 감광성 레지스트(R)가 도시되어 있다. 따라서, 도 2(d)를 참조하면, 감광성 레지스트(R) 중에서 빛을 받은 부분이 제거되었다.
감광성 레지스트(R) 상에는 패터닝된 마스크(M)가 배치되며, 패터닝된 마스크(M)에 의해서 감광성 레지스트(R)는 선택적으로 노광될 수 있다. 노광에 사용되는 광의 280nm~750nm 사이로, 예를 들어, 파장 365nm의 UV일 수 있다.
반사방지층(220)은 노광 공정에서 광이 감광성 레지스트(R)로 입사될 때 감광성 레지스트(R) 내부로 되돌아가는 반사광의 세기를 감소시키는 역할을 한다.
도 3은 반사방지층(220)의 유무에 따른 광 경로를 간략하게 도시하고 있다.
도 3(a)를 참조하면, 감광성 레지스트(R)로 입사하는 입사광(I)은 감광성 레지스트(R) 내부로 일부 투과한다(이하, 감광성 레지스트(R)로 투과한 광을 투과광이라 함). 투과광(T1)의 일부는 시드층(210) 표면에 의해 반사되어 감광성 레지스트(R)로 되돌아가며, 시드층(210) 표면에 의해 반사된 반사광(RF)은 감광성 레지스트(R)의 상면에서 재반사된다. 감광성 레지스트(R)에서 재반사된 재반사광(RF')이 감광성 레지스트(R)로 입사한 다른 투과광(T1')과 보강 및 상쇄 간섭을 일으키면서 감광성 레지스트(R)에 전달되는 광 에너지가 불균일해질 수 있고, 결과적으로 감광성 레지스트(R)의 제거 영역(노광 및 현상 공정을 통해 감광성 레지스트(R)에서 제거된 영역)(RA) 내측면에 요철, 주름이 형성되어, 레지스트 플로우(resist flow) 또는 스탠딩 웨이브(standing wave) 현상이 발생할 수 있다.
반면, 도 3(b)를 참조하면, 감광성 레지스트(R)로 투과한 투과광(T2)의 일부는 반사방지층(220) 표면에 의해 제1 반사광(RF1)으로서 감광성 레지스트(R)로 되돌아가고, 반사방지층(220)을 투과한 광의 일부는 시드층(210) 표면에 의해 제2 반사광(RF2)으로서 감광성 레지스트(R)로 되돌아가는데, 제1 반사광(RF1)과 제2 반사광(RF2)의 위상(phase) 차이가 발생하면서 제1 반사광(RF1)과 제2 반사광(RF2)이 서로 상쇄될 수 있다. 특히, 반사방지층(220)의 두께가 입사광(I2) 파장의 1/4n (n은 자연수)이 될 때 제1 반사광(RF1)과 제2 반사광(RF2)의 위상 차가 180도가 되면서 제1 반사광(RF1)과 제2 반사광(RF2)이 완전히 상쇄될 수 있다. 요컨대 반사방지층(220)에 의하면 감광성 레지스트(R)로 투과되었다가 반사되는 광이 감소 또는 제거될 수 있다. 바람직하게는 280nm~750nm 파장대의 광에 대해, 반사방지층(220)의 투과율이 99% 이상이 될 수 있다. 반사방지층(220)에 의해서 감광성 레지스트(R)로 되돌아가는 반사광이 감소되면, 반사광과 입사광의 간섭 현상에 따른 광 에너지 불균일성 역시 감소될 수 있다. 결과적으로 감광성 레지스트(R) 제거 영역(RA)의 내측면이 비교적 평탄해질 수 있고, 이러한 감광성 레지스트(R)에 의해 형성된 회로(전해도금층(230))의 표면(측면)도 평탄해질 수 있다.
반사방지층(220)은 단일의 막 또는 복수의 막으로 이루어질 수 있다.
반사방지층(220)이 단일의 막으로 이루어지는 경우, 반사방지층(220)은 HfO2 및 SiO2 에서 선택된 하나의 물질을 포함할 수 있다. 예를 들어, 반사방지층(220)은 HfO2를 주성분으로 할 수 있다.
반사방지층(220)이 복수의 막으로 이루어지는 경우, 반사방지층(220)은 굴절률이 서로 다른 물질이 반복적으로 적층되어 형성될 수 있다. 반사방지층(220)은 제1 물질의 막과 제2 물질의 막이 반복적으로 적층되어 형성될 수 있다. 반사방지층(220)을 이루는 각각의 막은 HfO2 및 SiO2 에서 선택된 하나의 물질을 포함할 수 있다. 즉, 제1 물질의 막은 HfO2 막이고, 제2 물질의 막은 SiO2 막일 수 있다. 굴절률이 서로 다른 물질이 적층됨으로써 반사방지층(220)의 최종적인 굴절률도 조절될 수 있으며, 반사방지층(220)의 굴절률은 1.7 내지 2.42일 수 있다.
도 4에는 복수의 막으로 이루어진 반사방지층(220)이 도시되어 있다. 도 4에 도시된 바와 같이, 반사방지층(220)은 HfO2를 포함하는 복수의 막(221)과 복수의 SiO2를 포함하는 복수의 막(222)이 교대로 적층되어 형성되는 예를 들어, 반사방지층(220)은 HfO2 를 주성분으로 하는 3개의 막과 SiO2 를 주성분으로 하는 3개의 막이 교대로 반복 적층된 것일 수 있다.
반사방지층(220)의 두께는 시드층(210)의 두께보다 작을 수 있다. 시드층(210)의 두께는 1um~3um일 수 있고, 반사방지층(220)의 두께는 70nm~300nm일 수 있고, 반사방지층(220)의 두께는 광 파장에 따라 조절될 수 있다. 예를 들어, 도 4에서 각각의 막은 15nm로서, 반사방지층(220) 전체 두께는 90nm일 수 있다.
한편, 반사방지층(220)의 전체 두께는 광의 파장을 4의 배수로 나눈 값일 수 있다. 예를 들어, 360nm 파장의 UV 사용 시, 반사방지층(220) 전체 두께는 360을 4로 나눈 90nm일 수 있다. 반사방지층(220)의 전체 두께를 광의 파장을 4의 배수로 나눈 값으로 조절하면, 상술한 것과 같이 반사광들 간의 상쇄가 완전히 이루어져 반사방지 효과가 극대화될 수 있다.
다시 도 1 및 도 2를 참조하면, 전해도금층(230)은 회로(200)의 대부분을 차지하는 부분으로 신호 전달 기능을 주로 담당한다. 전해도금층(230)은 회로(200)의 대부분을 차지하기 때문에 그 두께가 시드층(210)이나 반사방지층(220)의 두께보다 크다.
전해도금층(230)은 반사방지층(220) 상에 형성되며, 금속으로 이루어질 수 있다. 전해도금층(230)은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있고, 시드층(210)과 동일한 물질로 이루어질 수 있다.
도 2(e)를 참조하면, 감광성 레지스트(R)의 제거 영역(RA) 내에 전해도금층(230)이 형성된다. 전해도금층(230)은 전해도금의 방식으로 형성되는 층으로, 전해질 내에서 시드층(210)을 통해 전류가 공급되어 시드층(210) 상에 도금물질이 석출된다.
반사방지층(220)의 두께가 작으면, 반사방지층(220)을 이루는 물질의 전도성 여부에 무관하게, 즉, 반사방지층(220)을 이루는 물질이 비전도성이라도, 시드층(210)을 통해 전류를 공급 받아 전해도금층(230)이 형성될 수 있다.
전해도금층(230)은 감광성 레지스트(R) 제거 영역(RA) 내에 형성 되므로, 감광성 레지스트(R) 제거 영역(RA)의 내측면 평탄도가 클수록 전해도금층(230)의 표면(측면) 평탄도도 커진다. 특히, 미세 회로, 예를 들어, 폭과 스페이스가 좁고 피치가 작은 회로의 경우, 전해도금층(230) 표면 평탄도가 일정 수준 이상이어야, 전해도금층(230)의 안정성, 밀착력이 확보될 수 있다.
한편, 도 2(f)를 참조하면, 감광성 레지스트(R)는 박리되어 전해도금층(230)만 남는다.
도 2(g)를 참조하면, 전해도금층(230) 아래의 시드층(210) 및 반사방지층(220)을 제외한 나머지 불필요한 부분을 제거한다. 시드층(210) 및 반사방지층(220)의 제거는 에칭으로 이루어질 수 있다. 이에 따라, 절연재(100) 상의 회로(200)가 형성된다.
도 5 내지 도 7은 본 발명의 다양한 실시예에 따른 인쇄회로기판을 나타낸 도면들이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판은 본 발명의 일 실시예에 따른 인쇄회로기판에 비해 비아(V)를 더 포함한다.
비아(V)는 절연재(100)를 관통하고 상술한 회로(200)와 전기적으로 연결된다. 비아(V)는 금속으로 이루어지며, 시드층(210), 전해도금층(230)과 동일한 금속으로 이루어질 수 있다. 또한, 비아(V)는 전해도금 방식으로 형성될 수 있다.
시드층(210)과 반사방지층(220)은 절연재(100)의 상면으로부터 비아(V)의 측면과 하면을 따라 연장될 수 있다.
또한, 본 발명의 다른 실시예에 따른 인쇄회로기판은 비아(V) 하부에 형성된 제1 패드(P1)를 더 포함할 수 있고, 제1 패드(P1)는 절연재(100)에 매립될 수 있다. 시드층(210)과 반사방지층(220)은 비아(V)와 제1 패드(P1) 사이에 위치할 수 있다. 그리고, 제1 패드(P1) 역시 상술한 회로(200)와 마찬가지로 시드층(210)과 반사방지층(220)을 포함할 수 있다.
또한, 비아(V)의 상부에는 회로(200)와 물리적으로 연결되는 제2 패드(P2)가 형성될 수 있다, 제2 패드(P2) 역시 시드층(210), 반사방지층(220) 및 전해도금층(230)을 포함할 수 있고, 제2 패드(P2)의 전해도금층(230)은 비아(V)와 일체로 형성될 수 있다.
도 6을 참조하면, 절연재(100)의 일면은 조화면(RP)을 포함할 수 있다. 즉, 절연재(100) 일면에는 요철이 형성될 수 있다. 절연재(100) 일면의 조도(Ra)는 0.1um보다 작고, 조도(Rz)는 1.0um 보다 작을 수 있다.
시드층(210)과 반사방지층(220)은 절연재(100)의 일면 상에 형성되는데, 절연재(100)의 조화면(RP)의 굴곡을 따라 형성될 수 있다. 즉, 시드층(210)과 반사방지층(220)은 절연층 일면의 모폴로지(morphology)를 그대로 전사하여 형성된다. 때문에, 절연재(100)의 일면이 조화면(RP)을 포함하더라도 반사방지층(220)의 기능은 발휘될 수 있다.
도 7을 참조하면, 절연재(100)는 내부에 필러(F)를 함유할 수 있다. 필러(F)는 무기필러 또는 유기필러일 수 있고, 무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.
절연재(100)에 필러(F)가 함유되면, 절연재(100)의 강성이 향상될 수 있다.
한편, 절연재(100)의 조화면(RP)은 필러(F)의 형상을 따라 형성될 수 있다. 특히, 절연재(100) 내부의 필러(F) 중 외측에 위치하는 것들에 영향을 받으면 절연재(100)의 일면은 필러(F)를 따라 굴곡질 수 있다.
상술한 바와 같이, 회로 형성 시 시드층 상에 반사방지층을 형성시키면, 전해도금층 형성 시 사용되는 감광성 레지스트의 노광 공정에서, 광 에너지가 감광성 레지스트로 비교적 고르게 전달될 수 있어, 감광성 레지스트의 제거 영역의 내측면의 평탄도가 향상되고, 결과적으로 감광성 레지스트 제거 영역 내에 형성되는 전해도금층의 평탄도가 향상되어 밀착력이 우수해질 수 있다. 특히, 미세 회로의 경우 광 민감도가 높은 감광성 레지스트가 사용되기 때문에 반사방지층에 의한 효과가 더 요구될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 절연재
200: 회로
210: 시드층
220: 반사방지층
230: 전해도금층
R: 감광성 레지스트
M: 마스크
RA: 제거 영역
V: 비아
P1: 제1 패드
P2: 제2 패드
RP: 조화면
F: 필러

Claims (10)

  1. 절연재; 및
    상기 절연재의 일면에 형성된 회로를 포함하고,
    상기 회로는,
    상기 절연재의 일면에 형성된 시드층;
    상기 시드층 상에 형성된 반사방지층; 및
    상기 반사방지층 상에 형성된 전해도금층을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 반사방지층의 두께는 상기 시드층의 두께보다 작은 인쇄회로기판.
  3. 제1항에 있어서,
    상기 반사방지층은 복수의 막을 포함하고,
    각각의 상기 막은 HfO2 및 SiO2 에서 선택된 하나의 물질을 포함하는 인쇄회로기판.
  4. 제3항에 있어서,
    상기 반사방지층은 HfO2를 포함하는 복수의 막과 복수의 SiO2를 포함하는 복수의 막이 교대로 적층되어 형성되는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 절연재의 일면은 조화면을 포함하는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 시드층 및 상기 반사방지층은 상기 조화면의 굴곡을 따라 형성된 인쇄회로기판.
  7. 제5항에 있어서,
    상기 절연재는 내부에 필러를 함유하는 인쇄회로기판.
  8. 제7항에 있어서,
    상기 절연재의 조화면은 상기 필러의 형상을 따라 형성된 인쇄회로기판.
  9. 제1항에 있어서,
    상기 절연재를 관통하는 비아를 더 포함하고,
    상기 시드층 및 상기 반사방지층은 상기 비아의 측면과 하면을 따라 연장되는 인쇄회로기판.
  10. 제9항에 있어서,
    상기 비아 하부에 형성된 패드를 더 포함하고,
    상기 시드층 및 상기 반사방지층은 상기 비아와 상기 패드 사이에 위치하는 인쇄회로기판.
KR1020180139058A 2018-11-13 2018-11-13 인쇄회로기판 KR20200055424A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180139058A KR20200055424A (ko) 2018-11-13 2018-11-13 인쇄회로기판
CN201910794784.2A CN111182717A (zh) 2018-11-13 2019-08-27 印刷电路板和在印刷电路板上形成电路的方法
US16/562,480 US10798825B2 (en) 2018-11-13 2019-09-06 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180139058A KR20200055424A (ko) 2018-11-13 2018-11-13 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20200055424A true KR20200055424A (ko) 2020-05-21

Family

ID=70552226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180139058A KR20200055424A (ko) 2018-11-13 2018-11-13 인쇄회로기판

Country Status (3)

Country Link
US (1) US10798825B2 (ko)
KR (1) KR20200055424A (ko)
CN (1) CN111182717A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11871525B2 (en) * 2019-03-15 2024-01-09 Kyocera Corporation Wiring board and manufacturing method for same
CN114828434B (zh) * 2021-01-29 2024-04-09 武汉光谷创元电子有限公司 加成法制作封装电路的工艺和封装电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100065474A (ko) 2008-12-08 2010-06-17 엘지이노텍 주식회사 인쇄회로기판의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2938739B2 (ja) 1993-02-26 1999-08-25 富士通株式会社 動画像処理装置
JP2938738B2 (ja) 1993-12-03 1999-08-25 シャープ株式会社 立体プリント配線基板の製造方法
US7078785B2 (en) * 2003-09-23 2006-07-18 Freescale Semiconductor, Inc. Semiconductor device and making thereof
US7379269B1 (en) * 2004-07-30 2008-05-27 Western Digital (Fremont), Llc Write element with reduced yoke length for ultra-high density writing
JP2009267173A (ja) 2008-04-25 2009-11-12 Shinko Seisakusho:Kk プリント配線基板及びその製造方法
US7919408B2 (en) * 2008-06-30 2011-04-05 Intel Corporation Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates
US8866022B2 (en) * 2009-09-02 2014-10-21 Panasonic Corporation Printed wiring board, build-up multi-layer board, and production method therefor
US8581104B2 (en) * 2010-03-31 2013-11-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP6111672B2 (ja) 2013-01-10 2017-04-12 株式会社ニコン フォトマスク用基板およびフォトマスク
KR102239445B1 (ko) * 2014-03-14 2021-04-14 주식회사 아모센스 터치 스크린 패널용 센서의 제조 방법 및 터치 스크린 패널용 센서
KR20160084689A (ko) * 2015-01-06 2016-07-14 주식회사 아모센스 하드 코팅층을 포함하는 연성 인쇄회로기판
JP6899070B2 (ja) * 2016-10-28 2021-07-07 ソニーグループ株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100065474A (ko) 2008-12-08 2010-06-17 엘지이노텍 주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
CN111182717A (zh) 2020-05-19
US20200154574A1 (en) 2020-05-14
US10798825B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
TWI468087B (zh) Ｌｅｄ用布線基板、發光模組、ｌｅｄ用布線基板之製造方法、及發光模組之製造方法
US20080041621A1 (en) Circuit board structure and method for fabricating the same
KR20200055424A (ko) 인쇄회로기판
US11516911B2 (en) Glass circuit board and stress relief layer
JP7444210B2 (ja) キャパシタ内蔵ガラス回路基板
KR100969435B1 (ko) 광도파로를 갖는 인쇄회로기판 및 그 제조방법
JP2024061693A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
US20140034359A1 (en) Printed circuit board and method of manufacturing printed circuit board
CN102131337B (zh) 线路板及其制程
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR100648968B1 (ko) 인쇄회로기판 및 그 제조방법
JP2019102577A (ja) キャパシタ内蔵ガラス基板、キャパシタ内蔵回路基板及びキャパシタ内蔵ガラス基板の製造方法
JPH08250857A (ja) 多層配線基板の製造方法
US20240032207A1 (en) Method for Manufacturing a Sheet with Double-Sided Structured Conducting Layers for Electronic Applications
TWI411371B (zh) 光電線路板及其製造方法
JP2003008205A (ja) 配線回路基板およびその製造方法
KR101251749B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2024006475A (ja) 配線基板
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2023105539A (ja) 多層配線基板
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN113811091A (zh) 精细陶瓷线路板的通孔金属化方法
KR100887557B1 (ko) 연성 인쇄회로기판 제조방법
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법