JP6899070B2 - 固体撮像素子、固体撮像素子の製造方法、及び電子機器 - Google Patents

固体撮像素子、固体撮像素子の製造方法、及び電子機器 Download PDF

Info

Publication number
JP6899070B2
JP6899070B2 JP2018547127A JP2018547127A JP6899070B2 JP 6899070 B2 JP6899070 B2 JP 6899070B2 JP 2018547127 A JP2018547127 A JP 2018547127A JP 2018547127 A JP2018547127 A JP 2018547127A JP 6899070 B2 JP6899070 B2 JP 6899070B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
separation region
pixels
photoelectric conversion
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018547127A
Other languages
English (en)
Other versions
JPWO2018078976A1 (ja
Inventor
納土　晋一郎
晋一郎 納土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2018078976A1 publication Critical patent/JPWO2018078976A1/ja
Priority to JP2021087576A priority Critical patent/JP7207451B2/ja
Application granted granted Critical
Publication of JP6899070B2 publication Critical patent/JP6899070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)

Description

本技術は、固体撮像素子、固体撮像素子の製造方法、及び電子機器に関する。
カメラのオートフォーカス（ＡＦ）には、概略、位相差ＡＦ、コントラストＡＦ及び像面位相差ＡＦの３種類の方式がある。像面位相差ＡＦが最も新しい方式であり、近年、開発が進められている。像面位相差ＡＦは、イメージセンサの画素自体に位相差ＡＦセンサの機能を組み込んでいるため、位相差ＡＦで必要になっていたセパレータレンズと位相差ＡＦセンサを別途搭載することなく位相差ＡＦを実現できる。すなわち、像面位相差ＡＦでは、位相差ＡＦと同様、ＡＦずれ量を瞬時に計測し、セットレンズのピントを高速に合わせることができる。
特許文献１には、像面位相差ＡＦの画素構造の主流になっている遮光メタル方式が開示されている。遮光メタル方式では、セットレンズの射出瞳の片側を通過する光だけを検知するように画素の略半分を遮光メタルで覆った一対の画素（瞳画素）を複数設ける。瞳画素は、画素の一方の略半分を遮光メタルで覆った第１画素と、画素の他方の略半分を遮光メタルで覆った第２画素と、により構成される。
第１画素と第２画素は、イメージセンサ内の互いに近接した位置に設けられる。このため、セットレンズのピント合焦時は、第１画素から得られる第１受光像、第２画素から得られる第２受光像が一致する。一方、セットレンズのピント非合焦時は、第１受光像と第２受光像の間にずれが発生し、且つ、前ピンと後ピンで像が入れ替わる為、セットレンズのピントずれをズレ方向も含めて瞬時に計測することが可能である。
このような遮光メタル方式の像面位相差画素は、出力信号を画作りに使用できない欠陥画素となるため、像面位相差ＡＦの無い同画素数のイメージセンサに比べて画質が低下するデメリットがあった。
その解決手段として、例えば特許文献２には、１つのオンチップレンズ（以下、ＯＣＬ)に対応するフォトダイオードを分割して２つの分割画素を形成し、一方の分割画素（第１分割画素）から得られる第１受光像と、他方の分割画素（第２分割画素）から得られる第２受光像から測距を行い、且つ、２つの分割画素の出力を積算して１画素分の出力として、画作りに使用出来る方式（以下、２ＰＤ方式）が提案されている。むろん、例えば特許文献３のように、位相差に特化した画素を２ＰＤ方式、画出しに使う通常画素を１ＰＤ方式、として混載させるコンセプトも提案されている。
特開２０１２−１８２３３２号公報 特開２００１−２５０９３１号公報 特開２０１５−６５２６９号公報
上述したように、２ＰＤ方式は欠陥画素が無くなるだけでなく、像面位相差画素が密にレイアウトされる為、第１分割画素出力と第２分割画素出力の重心位置のずれを精度良く求めることによりＡＦ精度が向上するメリットもある。
その一方で、１つのフォトダイオードを２分割することから、画素分割用の分離部の分だけ全体としてフォトダイオードの体積が小さくなってしまう結果、ＯＣＬサイズが同等の非分割画素（以下、１ＰＤ方式）に比べて相対的な感度が低下してしまうデメリットも発生する。なお、位相差画素の分離方法として金属埋め込み、酸化膜埋め込み、インプラが知られている。
しかしながら、本願発明者らが実際に２ＰＤ方式のイメージセンサを試作したところ、フォトダイオードの体積が小さくなってしまう以外にも、分割画素の間での混色、分離部で発生する感度ロス等の各種の問題が発生しうることが分かった。
本技術は、前記課題に鑑みてなされたもので、２ＰＤ方式のイメージセンサにおける各種の問題点の少なくとも１つを解決することを目的とする。
本技術の態様の１つは、シリコン基板上に形成された光電変換素子をそれぞれ有する複数の画素を備える固体撮像素子であって、一部の前記画素は、前記シリコン基板の厚み方向に沿う方向に平板状に延びる第１種分離領域によって前記光電変換素子を仕切られ、他の一部の前記画素は、前記シリコン基板の厚み方向に沿う方向に平板状に延びる前記第１種分離領域と異なる材質で形成される第２種分離領域によって前記光電変換素子を仕切られている、固体撮像素子である。
本技術の他の態様の１つは、シリコン基板上に形成された光電変換素子をそれぞれ有する複数の画素を備える固体撮像素子の製造方法であって、一部の前記画素について、前記光電変換素子を前記シリコン基板の厚み方向に沿う方向に平板状に延びて仕切る第１種分離領域を形成する工程と他の一部の前記画素について、前記光電変換素子を前記シリコン基板の厚み方向に沿う方向に平板状に延びて仕切る第２種分離領域を前記第１種分離領域と異なる材質で形成する工程と、を含む、固体撮像素子の製造方法である。
本技術の他の態様の１つは、シリコン基板上に形成された光電変換素子をそれぞれ有する複数の画素を備える固体撮像素子を備える電子機器であって、一部の前記画素は、前記シリコン基板の厚み方向に沿う方向に平板状に延びる第１種分離領域によって前記光電変換素子を仕切られ、他の一部の前記画素は、前記シリコン基板の厚み方向に沿う方向に平板状に延びる前記第１種分離領域と異なる材質で形成される第２種分離領域によって前記光電変換素子を仕切られている、電子機器である。
なお、以上説明した固体撮像素子は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また上述した固体撮像素子の製造方法は、他の方法の一環として実施されたりする等の各種の態様を含む。
本技術によれば、２ＰＤ方式のイメージセンサにおける各種の問題点の少なくとも１つを解決することができる。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。
第１実施形態に係る固体撮像素子の画素配列を平面的に示した図である。 第１実施形態に係る固体撮像素子の断面構成を模式的に示す図である。 各種分離膜で光電変換素子を分離した場合の入射光の光路シミュレーション結果を示す図である。 シリコンにおける光吸収率（光電変換率）の波長依存性を示す図である。 不純物イオン注入により形成した第１種分離領域と酸化膜により形成した第２種分離領域との、受光角度分布特性を対比した図である。 入射光の波長を変更しつつ第１種分離領域を適用した光電変換素子の第一部分と第二部分の出力信号を加算した値をプロットした図である。 入射光の波長を変更しつつ第２種分離領域を適用した光電変換素子の第一部分と第二部分の出力信号を加算した値をプロットした図である。 第２種分離領域の膜幅による光路の変化を説明する図である。 第２種分離領域の膜幅と相対感度との関係をシミュレートした結果を示す図である。 固体撮像素子の製造方法の一例を説明する図である。 固体撮像素子の製造方法の一例を説明する図である。 固体撮像素子の製造方法の一例を説明する図である。 固体撮像素子の製造方法の一例を説明する図である。 本技術を適用した電子機器の一実施の形態の構成を示すブロック図である。 第１種分離領域を適用する画素と第２種分離領域を適用する画素の組み合わせの例を示す図である。 第１種分離領域を適用する画素と第２種分離領域を適用する画素の組み合わせの例を示す図である。
以下、下記の順序に従って本技術を説明する。
（Ａ）第１実施形態：
（Ｂ）第２実施形態：
（Ｃ）第３実施形態：
（Ａ）第１実施形態：
図１は、本実施形態に係る固体撮像素子の画素配列を平面的に示した図、図２は、本実施形態に係る固体撮像素子の断面構成を模式的に示す図である。なお、本実施形態では裏面照射型の固体撮像素子を例に取り説明を行うが、本技術は以下で説明する光電変換素子ＰＤを備える表面照射型の固体撮像素子としても実現可能である。
固体撮像素子１００は、シリコンの半導体基板１０上に形成された埋め込み型の光電変換素子ＰＤとしてのフォトダイオードをそれぞれ有する複数の画素を備えている。
半導体基板１０には、複数の画素の各単位画素領域の境界に沿って、素子分離１２が設けられている。素子分離１２は、半導体基板１０を彫り込んで形成されるトレンチ内にシリコン酸化膜を埋め込む構造、又は、シリコン酸化膜と金属を埋め込む構造とする。これにより、不純物イオン打ち込みで形成する素子分離に比べて、画素間の混色を抑制することができる。
更に、複数の画素の一部の画素は、その１つの単位画素領域（素子分離１２により囲われる領域）内に形成されている光電変換素子ＰＤが、第１種分離領域ＳＰ１又は第２種分離領域ＳＰ２で構成される仕切り構造によって、更に分離されている。
このような一部の画素ＰＸ１は、半導体基板１０の厚み方向に沿う方向Ｄｄに平板状に延びる第１種分離領域ＳＰ１によって光電変換素子ＰＤが第一部分ＰＤ１と第二部分ＰＤ２とに仕切られ、他の一部の画素ＰＸ２は、半導体基板１０の厚み方向に沿う方向Ｄｄに平板状に延びる第２種分離領域ＳＰ２によって光電変換素子ＰＤが第一部分ＰＤ１と第二部分ＰＤ２とに仕切られている。
第１種分離領域ＳＰ１又は第２種分離領域ＳＰ２による１つの単位画素領域内の光電変換素子ＰＤを分離する数は２以上であればよく、例えば、１つの単位画素領域内の光電変換素子ＰＤに１つの分離膜を形成して光電変換素子ＰＤを２分割する態様、１つの単位画素領域内の光電変換素子ＰＤに平面視で十字状に交差する２つの分離膜を形成して光電変換素子ＰＤを４分割する態様がある。１つの単位画素領域内に形成されている光電変換素子ＰＤを２分割した場合、いわゆる２ＰＤ（２ Ｐｈｏｔｏ Ｄｉｏｄｅ）と呼ばれる構造になる。
第１種分離領域ＳＰ１と第２種分離領域ＳＰ２は、シリコン酸化膜又は不純物イオン注入領域によって構成される。以下では、主として、第１種分離領域ＳＰ１を不純物イオン注入領域により構成し、第２種分離領域ＳＰ２をシリコン酸化膜により構成する場合を例に取り説明する。
その他、図２に示す例では、半導体基板１０の表面１０Ｆ側には配線層２０が積層されており、半導体基板１０の裏面１０Ｒ側には絶縁層３０、複数のカラーフィルタ４１〜４３を有するカラーフィルタ層４０、複数のオンチップレンズ５１〜５３を有するオンチップレンズ層５０が順に積層されている。
配線層２０は、層間絶縁膜を介して複数層の配線を配置してなる、いわゆる多層配線層である。配線層側は光入射されないので、自由に配線レイアウトを設計することができる。
絶縁層３０は、例えば反射防止膜で形成される。この反射防止膜は、屈折率の異なる複数層膜で形成され、例えばハフニウム酸化（ＨｆＯ２）膜とシリコン酸化膜の２層膜で形成される。絶縁層３０の上には、単位画素領域の境界部分に沿う位置と形状で遮光膜３１が設けられている。遮光膜３１は、遮光材料であれば良いが、遮光性が強く、かつ微細加工、例えばエッチングで精度よく加工できる材料として、金属、例えばアルミニウム（Ａｌ）、あるいはタングステン（Ｗ）、あるいは銅（Ｃｕ）の膜で形成することが好ましい。
遮光膜３１を含む絶縁層３０上には平坦化膜が形成され、この平坦化膜上に順次カラーフィルタ層４０及びその上のオンチップレンズ層５０が形成される。オンチップレンズ５１〜５３は、例えば、樹脂などの有機材料で形成される。平坦化膜は、例えば、樹脂などの有機材料で形成することができる。オンチップレンズ５１〜５３は、例えば、その集光した光のビームウェストが半導体基板１０の厚み範囲内に形成される集光特性を持つ。
カラーフィルタ層４１を構成するカラーフィルタ４１〜４３は、互いに異なる複数色（例えば、赤、緑、青）から選択された何れかの色を選択的に透過するフィルタであり、例えばベイヤー配列のカラーフィルタが用いられる。以下では、カラーフィルタの色を画素の色として説明し、赤色のカラーフィルタを有する画素を赤画素、緑色のカラーフィルタを有する画素を緑画素、青色のカラーフィルタを有する画素を青画素、と記載する。固体撮像素子１００への入射光は、オンチップレンズ層５０側から入射され、各オンチップレンズ５１〜５３で集光されつつ各カラーフィルタ４１〜４３を透過した光が各光電変換素子ＰＤに受光される。
カラーフィルタ４１〜４３とオンチップレンズ５１〜５３は、各単位画素領域に対応する位置にそれぞれ設けられている。半導体基板１０と配線層２０の間には他の層を有してもよく、半導体基板１０、絶縁層３０、カラーフィルタ層４０及びオンチップレンズ層５０のそれぞれの間に他の層を有してもよい。
図３は、各種分離膜で光電変換素子ＰＤを分離した場合の入射光の光路シミュレーション結果を示す図である。図３（ａ）は、分離膜を不純物イオン注入領域で形成した場合、図３（ｂ）は、分離膜をシリコン酸化膜で形成した場合である。縦軸・横軸それぞれに示している数値の単位は１０ｎｍである。
不純物イオン注入により形成した第１種分離領域ＳＰ１の場合（図３（ａ））、第１種分離領域ＳＰ１を設けない場合とほぼ同様の光路となる。半導体基板１０の材質であるシリコンと第１種分離領域ＳＰ１の材質であるシリコン酸化膜とで屈折率に変わりが無いためである。すなわち、第１種分離領域ＳＰ１で分離された画素では、オンチップレンズにより集光されて半導体基板１０の裏面１０Ｒに入射する入射光は、各画素の光電変換素子ＰＤの略中央に入射し、基板面に略垂直な方向に進行して半導体基板１０の表面１０Ｆで反射し、ほぼ同じ光路を逆向きに進行することになる。
一方、酸化膜により形成した第２種分離領域ＳＰ２の場合（図３（ｂ））、第２種分離領域ＳＰ２の両側に光路が分かれて、素子分離１２との境界と第２種分離領域ＳＰ２の境界を反射面として反射を繰り返しつつ光が進行する。周囲の半導体基板１０の材質であるシリコンと第２種分離領域ＳＰ２とで屈折率が異なるためである。
ここで、第２種分離領域ＳＰ２は、半導体基板１０の途中深さまでしか形成されておらず（図３では、縦軸数値で、約２μｍ〜２．５μｍの範囲）、第２種分離領域ＳＰ２と半導体基板１０の表面１０Ｆとの間に隙間を有する（図３の縦軸数値で、約２．５μｍ〜４μｍの範囲）。
このため、第２種分離領域ＳＰ２の形成深さを超えて光が進行すると、第２種分離領域ＳＰ２が仕切る光電変換素子ＰＤの第一部分ＰＤ１を進行した光が隣の第二部分ＰＤ２へ反射進行する可能性が有り、逆に、第２種分離領域ＳＰ２が仕切る光電変換素子ＰＤの第二部分ＰＤ２を進行した光が隣接する第一部分ＰＤ１へ反射進行する可能性が有る。すなわち、第２種分離領域ＳＰ２の両側で光学的な混色が発生する可能性が有る。
図４は、シリコンにおける光吸収率（光電変換率）の波長依存性を示す図である。同図に示すように、シリコンにおいては、短波長の光ほど光吸収率が高く、長波長の光ほど光吸収率が低くなる傾向が有る。このことから、第２種分離領域ＳＰ２の形成深さよりも表面１０Ｆ側へ進行する可能性は波長の短い順に高く（赤＜緑＜青）、短波長の光ほど第２種分離領域ＳＰ２の両側で光学的な混色を発生する可能性が高い。
このことから、第２種分離領域ＳＰ２の深さ方向の長さを調整することで短波長光の混色の抑制程度を調整できることが分かる。例えば、第２種分離領域ＳＰ２の深さ方向の長さを０．５μｍ以上、より好ましくは１μｍ以上とすることで、第２種分離領域ＳＰ２の両側で４００ｎｍ以下の波長の光が光学的に混色することを抑制できる。
また、素子分離１２も半導体基板１０の途中深さまでしか形成されておらず（図３の縦軸数値で約２μｍ〜２．５μｍの範囲）、第２種分離領域ＳＰ２と半導体基板１０の表面１０Ｆとの間に隙間が形成されている（図３の縦軸数値で約２．５μｍ〜４μｍの範囲）。
このため、素子分離１２の形成深さを超えて光が進行すると、素子分離１２によって仕切られる一方の画素を進行した光が他方の画素へ反射進行する可能性が有る。すなわち、素子分離１２が仕切る隣接画素間で混色が発生する可能性が有る。
また、素子分離１２の形成深さよりも表面１０Ｆ側へ進行する可能性は波長の短い順に高く（赤＜緑＜青）、短波長の光ほど素子分離１２が仕切る隣接画素間で混色が発生する可能性が高い。
このことから、素子分離１２の深さ方向の長さを調整することで短波長光の混色の抑制程度を調整できることが分かる。例えば、第２種分離領域ＳＰ２の深さ方向の長さを０．５μｍ以上、より好ましくは１μｍ以上とすることで、第２種分離領域ＳＰ２の両側で４００ｎｍ以下の波長の光が光学的に混色することを抑制できる。更に望ましくは、素子分離１２を半導体基板１０の表面１０Ｆに達する長さで形成する。
このような半導体基板１０の表面１０Ｆに達する長さの素子分離１２は、上述したように半導体基板１０の裏面１０Ｒの側から形成することもできるが、半導体基板１０の表面１０Ｆの側から形成したトレンチにシリコン酸化膜を埋め込む構造、又は、シリコン酸化膜と金属を埋め込む構造で形成することができる。
素子分離１２を表面１０Ｆの側から形成する手法を採用しつつ第２種分離領域ＳＰ２については裏面１０Ｒの側から形成すると、先に形成したトレンチ溝がレジストの掃きムラを生じる懸念が無い。また、裏面１０Ｒの側から形成する第２種分離領域ＳＰ２を表面１０Ｆに達しない程度の長さとすることで、第２種分離領域ＳＰ２で仕切られた光電変換素子ＰＤの第一部分ＰＤ１と第二部分ＰＤ２の間で一方が飽和して溢れた電子を他方に逃がすことが可能である。
図５は、不純物イオン注入により形成した第１種分離領域ＳＰ１（インプラ分離Ｌ、インプラ分離Ｒ）と酸化膜により形成した第２種分離領域ＳＰ２（酸化膜分離Ｌ、酸化膜分離Ｒ）との、受光角度分布特性を対比した図である。
同図から、第２種分離領域ＳＰ２は、第１種分離領域ＳＰ１に比べて全般的な受光角度で混色の発生が低いことが分かる。これは、第１種分離領域ＳＰ１を用いた場合、光はシリコンと同様に第１種分離領域ＳＰ１上を伝搬する一方、シリコンに比べて高ポテンシャルの第１種分離領域ＳＰ１上で光電変換により生成された電子は確率論的挙動で第一部分ＰＤ１と第二部分ＰＤ２の何れかへ移動するため、受光角度分布の分離性が悪化するためである。
図６は、入射光の波長を変更しつつ第１種分離領域ＳＰ１を適用した光電変換素子ＰＤの第一部分ＰＤ１と第二部分ＰＤ２の出力信号を加算した値をプロットした図、図７は、入射光の波長を変更しつつ第２種分離領域ＳＰ２を適用した光電変換素子ＰＤの第一部分ＰＤ１と第二部分ＰＤ２の出力信号を加算した値をプロットした図である。図６，図７の縦軸に示す相対分光は、Ｇ画素の出力信号のピーク値を規格化因子（１００％）として、他の画素の出力信号を％表示したものである。
図６に示すように、第１種分離領域ＳＰ１を適用した光電変換素子ＰＤでは、分離膜を設けない光電変換素子ＰＤと略同等の受光特性を示す。
図７に示すように、第２種分離領域ＳＰ２を適用した光電変換素子ＰＤでは、分離膜を設けない光電変換素子ＰＤに比べて、赤画素とＧｒ画素（赤画素に隣接する緑画素）との間での光学的な混色、及び、青画素とＧｂ画素（青画素に隣接する緑画素）の間での光学的な混色が発生している。ただし、４８０ｎｍ未満では分離膜を設けない光電変換素子ＰＤと略同等の受光特性であり、４８０ｎｍ以上の波長で分離膜を設けない光電変換素子ＰＤと異なる受光特性が観察される。また、６００ｎｍ以上の波長でＧｒ画素及びＧｂ画素にズレが発生している。
図８は、第２種分離領域ＳＰ２の膜幅による光路の変化を説明する図である。図８（ａ）は、第２種分離領域ＳＰ２の膜幅が１２０ｎｍの場合の光路シミュレーション、図８（ｂ）は、第２種分離領域ＳＰ２の膜幅が３２０ｎｍの場合の光路シミュレーションである。
同図から、第２種分離領域ＳＰ２の内部を伝搬する光は、第２種分離領域ＳＰ２の膜幅が１２０ｎｍの場合に比べて３２０ｎｍの場合の方が侵入長が長く、第２種分離領域ＳＰ２の内部を伝搬する光量が増えることが分かる。すなわち、第２種分離領域ＳＰ２の膜幅が増える程、光電変換素子ＰＤの第一部分ＰＤ１及び第二部分ＰＤ２へ入射する光量が低下することが分かる。
図９は、第２種分離領域ＳＰ２の膜幅と相対感度との関係をシミュレートした結果を示す図である。同図に示す相対感度は、第１種分離領域ＳＰ１を適用した光電変換素子ＰＤに４００ｎｍの光を垂直（０ｄｇｒｅｅ）に入射した場合の感度で規格化してある。同図に示すように、第２種分離領域ＳＰ２の膜幅が約４００ｎｍ以下であれば相対感度はほぼ１であり、第２種分離領域ＳＰ２の膜幅が約５５０ｎｍ以下であれば相対感度は約０．８以上となる。
すなわち、第２種分離領域ＳＰ２の膜幅を可視光の波長以下とすることで、第２種分離領域ＳＰ２の内部への光侵入が可及的に抑制されることが分かる。また、第２種分離領域ＳＰ２の膜幅を青色光の波長以下とすることで０．９以上の相対感度を実現できることが分かる。また、第２種分離領域ＳＰ２の膜幅を緑色光の波長以下とすることで０．８以上の相対感度を実現できることが分かる。
以上の特性に鑑みて、用途に応じ、様々な組み合わせで第１種分離領域ＳＰ１を適用する画素ＰＸ１と第２種分離領域ＳＰ２を適用する画素ＰＸ２とを選択可能であることが分かる。以下では、図１５、図１６を参照しつつ、数例について具体的な組み合わせを説明するが、むろん組み合わせのバリエーションはこれらに限るものではない。
１つ目の具体的な組み合わせとしては、図１５（ａ）に示すように、赤画素と緑画素の光電変換素子ＰＤに第１種分離領域ＳＰ１を適用し、青画素の光電変換素子ＰＤに第２種分離領域ＳＰ２を適用したものが例示される。
このように短波長の青色光の光電変換を担当する光電変換素子ＰＤに第２種分離領域ＳＰ２を適用することで、青色光について良好な受光角度分布の分離性を実現しつつ、長波長寄りの緑色光や赤色光の光電変換を担当する光電変換素子ＰＤに第１種分離領域ＳＰ１を適用することで、表面１０Ｆ付近まで到達した光が反射して分離膜や素子分離領域で仕切られた隣接部位へ入射する混色を抑制することができる。このとき、青画素に適用する第２種分離領域ＳＰ２の膜幅は、青色光の波長（約４００ｎｍ）以下とすることが望ましい。
２つ目の具体的な組み合わせとしては、図１５（ｂ）に示すように、赤画素の光電変換素子ＰＤに第１種分離領域ＳＰ１を適用し、緑画素と青画素の光電変換素子ＰＤに第２種分離領域ＳＰ２を適用した場合が例示される。
このように、青画素に加えて緑画素についても第２種分離領域ＳＰ２を適用することで、緑画素についても受光角度分布の分離性を良好にし、被写体が緑波長領域のコントラストを有する場合に、像面位相差によるオートフォーカス精度が向上するメリットを享受出来る。
３つ目の具体的な組み合わせとしては、図１６（ｃ）に示すように、Ｇｂ画素と青画素の光電変換素子ＰＤに第２種分離領域ＳＰ２を適用し、Ｇｒ画素と赤画素の光電変換素子ＰＤに第１種分離領域ＳＰ１を適用したものが例示される。
このように、青画素とＧｂ画素について第２種分離領域ＳＰ２を適用しつつ赤画素とＧｒ画素については第１種分離領域ＳＰ１を適用することで、表面１０Ｆ付近まで到達した光が反射して分離膜や素子分離領域で仕切られた隣接部位へ入射する混色を青画素のみとすることができ、画作り等の観点で赤色を重視すべき場合に好適である。このとき、第２種分離領域ＳＰ２による仕切りを、Ｇｂ画素と青画素が並設される方向と直交する方向に配向させることで、Ｇｒ画素とＧｂ画素とを別種の分離膜とすることによる像面位相差のシフト量算出に悪影響が出ないメリットがある。
４つ目の具体的な組み合わせとしては、図１６（ｄ）に示すように、赤画素とＧｂ画素の光電変換素子ＰＤに第１種分離領域ＳＰ１を適用し、青画素とＧｒ画素の光電変換素子ＰＤに第２種分離領域ＳＰ２を適用したものが例示される。
このように、青画素とＧｒ画素について第２種分離領域ＳＰ２を適用しつつ赤画素とＧｂ画素については第１種分離領域ＳＰ１を適用することで、表面１０Ｆ付近まで到達した光が反射して分離膜や素子分離領域で仕切られた隣接部位へ入射する混色を赤画素のみとすることができ、画作り等の観点で青色を重視すべき場合に好適である。また、第２種分離領域ＳＰ２による仕切り方向を、Ｇｒ画素と赤画素が並設される方向と直交する方向とすることで、Ｇｒ画素とＧｂ画素とを別種の分離膜とすることによる像面位相差のシフト量算出に悪影響が出ないメリットがある。
以上説明した固体撮像素子の光電変換素子ＰＤに蓄積された電荷を出力するための画素トランジスタ等の構成は、例えば、特開２０１５−６５２６９号公報に記載の回路構成を採用することができる。
（Ｂ）第２実施形態：
次に、図１０〜図１３を参照しつつ第１実施形態に係る固体撮像素子の製造方法の一例を説明する。
まず、半導体基板１０の表面１０Ｆの側から光電変換素子ＰＤとしてのフォトダイオードを例えばイオン注入により二次元マトリクス状の二次元配列で形成する。例えば、半導体基板１０の表面１０Ｆの各光電変換素子ＰＤに対応する領域に、それぞれ素子分離が形成される素子分離領域に接するｐ型半導体ウェル領域を形成し、このｐ型半導体ウェル領域内に各複数の画素トランジスタを形成する。画素トランジスタは、それぞれソース領域及びドレイン領域と、ゲート絶縁膜と、ゲート電極とにより形成される。なお、光電変換素子ＰＤ及び画素トランジスタは、図１０〜図１３では図示を省略してある
次に、半導体基板１０の表面１０ＦにレジストマスクＲを形成し、レジストマスクＲの上から不純物イオンの打ち込みを行う。レジストマスクＲは、素子分離１２並びに第１種分離領域ＳＰ１及び第２種分離領域ＳＰ２が形成される部位に開口Ｒ１が設けられており、不純物イオンの打ち込みにより、開口Ｒ１に対応する幅で半導体基板１０の所定深さ範囲に不純物イオン領域Ｄｐ１が形成される。
次に、半導体基板１０の表面１０Ｆの上に、層間絶縁膜を介して複数層の配線を配置した配線層２０を積層する。配線層２０の上にはＳｉＯ２膜等の層間絶縁膜が積層され、この層間絶縁膜をＣＭＰ（化学的機械研磨）で平坦化して配線層２０の表面が略平坦面に形成される。
次に、配線層２０の略平坦面に対し、支持基板ＳＢを貼り合せて補強する。支持基板ＳＢには、例えばバルクシリコン等の半導体基板を用いる。なお、周辺回路の一部又は全部を別途製造される周辺回路基板上に形成する場合は、周辺回路基板を配線層２０の表面上に貼着し、支持基板ＳＢは周辺回路基板の上に貼着されることになる。そして、支持基板ＳＢを貼り付けた半導体基板１０を表裏反転させ、半導体基板１０の裏面１０Ｒを上面とする。
次に、半導体基板１０の裏面１０Ｒから光電変換素子ＰＤの裏面付近まで、研削、研磨によって除去加工を施す。最終的には、ＣＭＰによって、半導体基板１０の裏面１０Ｒを略平坦に加工する。なお、最終段の加工をエッチングによって行うことも可能である。
次に、半導体基板１０の裏面１０Ｒ上に、ハードマスクとしてのシリコン酸化膜ＨＭを形成し、第２種分離領域ＳＰ２が形成される部分のみリソグラフィとエッチングにより開口ＨＭ１を形成する。ハードマスクとしてのシリコン酸化膜は、例えば、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）、Ｐ−ＴＥＯＳ（Ｐｌａｓｍａ Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｘｙｓｉｌａｎｅ）等で形成することができる。
次に、ハードマスクを介して半導体基板１０の裏面１０Ｒを異方性ドライエッチングすることにより、第２種分離領域ＳＰ２が形成される部分の不純物イオン領域Ｄｐ１の範囲内に収まるトレンチＴを形成する。すなわち、トレンチＴの壁面は、全体が不純物イオン領域Ｄｐ１で覆われた形状となる。トレンチＴの形成後、ハードマスクはウェットエッチング等で除去される。
次に、半導体基板１０の裏面１０Ｒ及びトレンチＴの壁面全体に、負の固定電荷膜を成膜する。負の固定電荷膜としては、シリコン等の基板上に堆積することにより固定電荷を発生させてピニングを強化させることが可能な材料を用いることが好ましく、負の電荷を有する高屈折率材料膜または高誘電体膜を用いることができる。具体的な材料としては、例えば、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）及びチタン（Ｔｉ）のうち少なくとも１つの元素を含む酸化物または窒化物を適用することができる。成膜方法としては、例えば、化学気相成長法（以下、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法）、スパッタリング法、原子層蒸着法（以下、ＡＬＤ(Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ)法）等が挙げられる。ＡＬＤ法を用いれば、成膜中に界面準位を低減するＳｉＯ２膜を同時に１ｎｍ程度の膜厚に形成することができる。また、上記以外の材料としては、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）及びイットリウム（Ｙ）のうち少なくとも１つの元素を含む酸化物または窒化物等が挙げられる。さらに、上記固定電荷膜は、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。上述の固定電荷膜の材料には、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でイオン注入の阻止能力を上げることが可能になる。
次に、トレンチＴ内に酸化膜を埋め込み、半導体基板１０の裏面１０Ｒ上に積層された酸化膜Ｆ１をエッチバックにより除去する。このとき、半導体基板１０の裏面１０Ｒ上に成膜された酸化膜Ｆ１を一部残存させ、薄い酸化膜Ｆ２が裏面１０Ｒを覆った状態とする。このように後述する遮光膜ＣＭ１と半導体基板１０のシリコンとの間に薄い酸化膜Ｆ２を残して、遮光膜ＣＭ１と半導体基板１０のシリコンとの距離を離すことで暗示特性が改善する。
次に、半導体基板１０の酸化膜Ｆ２上に、遮光膜材料層ＣＭ１としてバリアメタル膜と金属膜を成膜する。バリアメタル膜は、スパッタ法やＣＶＤ法等により、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮで形成される。金属は、例えば、電解メッキ法によりＣｕ，Ｗ，Ａｌで形成される。そして、遮光膜材料層ＣＭ１の上に選択的にレジストマスクを形成する。レジストマスクは、黒レベルを決める領域や周辺回路領域、画素の境界に沿う領域などの光から保護すべき領域だけ残して加工し、レジストマスクで覆われていない遮光膜材料層をリソグラフィ及びエッチングにより除去して遮光膜ＣＭ２を形成する。
次に、次に遮光膜ＣＭ２の上に平坦化膜ＰＦを形成して段差を解消し、この平坦化膜上に順次カラーフィルタ４１〜４３を形成する。平坦化膜ＰＦは、カラーフィルタ４１〜４３の回転塗布シークエンスで発生するムラを回避する為であるが、ムラが許容出来れば段差は解消しなくとも良い。平坦化膜ＰＦは、例えば樹脂材料の回転塗布で成膜出来るが、無機膜、例えばＳｉＯ２を成膜してＣＭＰで平坦化しても良い。カラーフィルタ４１〜４３は、例えば顔料もしくは染料を回転塗布し、その配列はペイヤー配列等が考えられるが、これに限定されない。
次に、カラーフィルタ４１〜４３の上にオンチップレンズ５１〜５３を形成する。オンチップレンズ５１〜５３の材料は、例えば、スチレン系樹脂やアクリル系樹脂、スチレン−アクリル共重合系樹脂、シロキサン系樹脂などの有機材料が挙げられるが、これらに限定するものではない。レンズの形状形成には、フォトレジスト、例えば主成分としてノボラック樹脂の感光性材料を、リソグラフィでパターニングする。パターン形成したレジストを熱軟化点より高い温度で熱処理を行い、レンズ形状を形成する。レンズ形状のレジストをマスクとして、ドライエッチング法を用いて該レンズ形状を下地のレンズ材料にパターン転写し、レンズを全画素に形成するが、この手法に限定するものではなく、例えば、感光性樹脂からなるレンズ材の成膜と、プリベーク、露光、現像、ブリーチング露光処理を順次行った後に感光性樹脂の熱軟化点以上の温度で熱処理を行う方法を用いてもよい。
以上説明した製造方法により、上述した第１実施形態に係る固体撮像素子を作成することができる。
（Ｃ）第３実施形態：
図１４は、本技術を適用した電子機器の一実施の形態の構成を示すブロック図である。
図１４に示すように、電子機器としての撮像装置３００は、レンズ群などからなる光学部３１１、固体撮像素子３１２、及び、カメラ信号処理回路であるＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ)３１３を備える。また、撮像装置３００は、フレームメモリ３１４、表示部３１５、記録部３１６、操作部３１７、電源部３１８、及び、制御部３１９も備える。ＤＳＰ３１３、フレームメモリ３１４、表示部３１５、記録部３１６、操作部３１７、電源部３１８、及び、制御部３１９は、通信バスを介して相互に接続されている。
光学部３１１は、被写体からの入射光（像光）を取り込んで固体撮像素子３１２の撮像面上に結像する。固体撮像素子３１２は、光学部３１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して、被写体の像を示す画像信号を形成するための色成分信号を画素信号として出力する。また、固体撮像素子３１２は、像面位相差ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）に用いられる位相差検出用信号を画素信号として出力する。この固体撮像素子３１２として、上述した第１実施形態に係る固体撮像素子１００等の固体撮像素子を用いることができる。
表示部３１５は、例えば、液晶パネルや有機ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）パネル等のパネル型表示装置からなり、固体撮像素子３１２で撮像された静止画又は動画を表示する。記録部３１６は、固体撮像素子３１２で撮像された静止画又は動画のデータを、フラッシュメモリ等の記録媒体に記録する。
操作部３１７は、ユーザによる操作に従い、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３１８は、ＤＳＰ３１３、フレームメモリ３１４、表示部３１５、記録部３１６、操作部３１７、及び、制御部３１９の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
制御部３１９は、撮像装置３００の各部の動作を制御する。また、制御部３１９は、固体撮像素子３１２からの位相差検出用信号を用いた所定の演算を行うことでデフォーカス量を算出し、このデフォーカス量に応じて合焦状態になるように、光学部３１１に含まれる撮影レンズなどの駆動を制御する。これにより、像面位相差AFが行われ、被写体にピントが合わせられる。
なお、上述した実施の形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はＣＭＯＳイメージセンサへの適用に限られるものではなく、光電変換素子ＰＤを用いる固体撮像素子全般に対して適用可能である。
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
なお、本技術は上述した各実施形態に限られず、上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，請求の範囲に記載された事項とその均等物まで及ぶものである。
そして、本技術は、以下のような構成を取ることができる。
（１）
シリコン基板上に形成された光電変換素子をそれぞれ有する複数の画素を備える固体撮像素子であって、
一部の前記画素は、前記シリコン基板の厚み方向に沿う方向に平板状に延びる第１種分離領域によって前記光電変換素子を仕切られ、
他の一部の前記画素は、前記シリコン基板の厚み方向に沿う方向に平板状に延びる前記第１種分離領域と異なる材質で形成される第２種分離領域によって前記光電変換素子を仕切られている、固体撮像素子。
（２）
前記第１種分離領域で前記光電変換素子を仕切られた画素と、前記第２種分離領域で前記光電変換素子を仕切られた画素と、は互いに異なる色の画素である、前記（１）に記載の固体撮像素子。
（３）
複数の前記画素は、赤、青、緑の画素の組み合わせで構成され、
前記第２種分離領域で前記光電変換素子を仕切られた画素は、青画素により構成され、
前記第１種分離領域で前記光電変換素子を仕切られた画素は、赤画素及び緑画素により構成されている、前記（１）又は前記（２）に記載の固体撮像素子。
（４）
平板状の前記第２種分離領域はシリコン酸化膜であり、板厚が青色光の波長以下である、
前記（１）又は前記（２）に記載の固体撮像素子。
（５）
シリコン基板上に形成された光電変換素子をそれぞれ有する複数の画素を備える固体撮像素子の製造方法であって、
一部の前記画素について、前記光電変換素子を前記シリコン基板の厚み方向に沿う方向に平板状に延びて仕切る第１種分離領域を形成する工程と
他の一部の前記画素について、前記光電変換素子を前記シリコン基板の厚み方向に沿う方向に平板状に延びて仕切る第２種分離領域を前記第１種分離領域と異なる材質で形成する工程と、
を含む、固体撮像素子の製造方法。
（６）
シリコン基板上に形成された光電変換素子をそれぞれ有する複数の画素を備える固体撮像素子を備える電子機器であって、
一部の前記画素は、前記シリコン基板の厚み方向に沿う方向に平板状に延びる第１種分離領域によって前記光電変換素子を仕切られ、
他の一部の前記画素は、前記シリコン基板の厚み方向に沿う方向に平板状に延びる前記第１種分離領域と異なる材質で形成される第２種分離領域によって前記光電変換素子を仕切られている、電子機器。
１０…半導体基板、１０Ｆ…表面、１０Ｒ…裏面、１２…素子分離、２０…配線層、３０…絶縁層、３１…遮光膜、４０…カラーフィルタ層、４１〜４３…カラーフィルタ層、５０…オンチップレンズ層、５１〜５３…オンチップレンズ、１００…固体撮像素子、３００…撮像装置、３１１…光学部、３１２…固体撮像素子、３１３…Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ（ＤＳＰ）、３１４…フレームメモリ、３１５…表示部、３１６…記録部、３１７…操作部、３１８…電源部、３１９…制御部、ＣＭ１…遮光膜材料層、ＣＭ２…遮光膜、Ｄｐ１…不純物イオン領域、Ｆ１…酸化膜、Ｆ２…酸化膜、ＨＭ…シリコン酸化膜、ＨＭ１…開口、ＰＤ…光電変換素子、ＰＦ…平坦化膜、ＰＤ１…第一部分、ＰＤ２…第二部分、ＰＸ１…画素、ＰＸ２…画素、Ｒ…レジストマスク、Ｒ１…開口、ＳＢ…支持基板、ＳＰ１…第１種分離領域、ＳＰ２…第２種分離領域、Ｔ…トレンチ

Claims (6)

  1. 半導体基板上に形成された光電変換素子をそれぞれ有する複数の画素を備える固体撮像素子であって、
    前記半導体基板に前記複数の画素の各単位画素領域の境界に沿って設けられた素子分離と、
    前記半導体基板の裏面側に形成された絶縁層内に前記境界に沿って設けられた遮光膜と、を有し、
    一部の前記画素は、前記半導体基板の厚み方向に沿う方向に平板状に延びる第１種分離領域によって前記光電変換素子を仕切られ、
    他の一部の前記画素は、前記半導体基板の厚み方向に沿う方向に平板状に延びる前記第１種分離領域と異なる材質で形成される第２種分離領域によって前記光電変換素子を仕切られており、
    前記素子分離、前記第１種分離領域及び前記第２種分離領域は、前記半導体基板の厚み方向について、前記半導体基板の裏面から、前記半導体基板の途中深さまで形成されており、前記半導体基板の表面との間に隙間を有する、固体撮像素子。
  2. 前記第１種分離領域で前記光電変換素子を仕切られた画素と、前記第２種分離領域で前記光電変換素子を仕切られた画素と、は互いに異なる色の画素である、請求項１に記載の固体撮像素子。
  3. 複数の前記画素は、赤、青、緑の画素の組み合わせで構成され、
    前記第２種分離領域で前記光電変換素子を仕切られた画素は、青画素により構成され、
    前記第１種分離領域で前記光電変換素子を仕切られた画素は、赤画素及び緑画素により構成されている、請求項１又は請求項２に記載の固体撮像素子。
  4. 平板状の前記第２種分離領域はシリコン酸化膜であり、板厚が青色光の波長以下である、請求項１又は請求項２に記載の固体撮像素子。
  5. 半導体基板上に形成された光電変換素子をそれぞれ有する複数の画素を備える固体撮像素子の製造方法であって、
    前記半導体基板に前記複数の画素の各単位画素領域の境界に沿って設けられた素子分離と、一部の前記画素について、前記光電変換素子を前記半導体基板の厚み方向に沿う方向に平板状に延びて仕切る第１種分離領域と、他の一部の前記画素について、前記光電変換素子を前記半導体基板の厚み方向に沿う方向に平板状に延びて仕切る第２種分離領域と、を形成する工程として、
    前記半導体基板の表面側から、不純物イオンの打ち込みにより、前記素子分離、前記第１種分離領域及び前記第２種分離領域の形成部位に、前記半導体基板の所定深さ範囲に不純物イオン領域を形成する工程と、
    前記半導体基板の裏面から前記光電変換素子の裏面付近まで前記半導体基板の裏面側の部分を除去する工程と、
    前記半導体基板の裏面側から、前記第２種分離領域の形成部位の前記不純物イオン領域に、前記不純物イオン領域の範囲内に収まるトレンチを形成する工程と、
    前記トレンチ内に酸化膜を埋め込み、前記半導体基板の裏面上に成膜された酸化膜をエッチバックにより除去する工程と、を含み、
    前記素子分離及び前記第１種分離領域を前記不純物イオン領域として形成し、前記第２種分離領域を前記酸化膜により形成する、固体撮像素子の製造方法。
  6. 半導体基板上に形成された光電変換素子をそれぞれ有する複数の画素を備える固体撮像素子を備える電子機器であって、
    前記固体撮像素子は、
    前記半導体基板に前記複数の画素の各単位画素領域の境界に沿って設けられた素子分離と、
    前記半導体基板の裏面側に形成された絶縁層内に前記境界に沿って設けられた遮光膜と、を有し、
    一部の前記画素は、前記半導体基板の厚み方向に沿う方向に平板状に延びる第１種分離領域によって前記光電変換素子を仕切られ、
    他の一部の前記画素は、前記半導体基板の厚み方向に沿う方向に平板状に延びる前記第１種分離領域と異なる材質で形成される第２種分離領域によって前記光電変換素子を仕切られており、
    前記素子分離、前記第１種分離領域及び前記第２種分離領域は、前記半導体基板の厚み方向について、前記半導体基板の裏面から、前記半導体基板の途中深さまで形成されており、前記半導体基板の表面との間に隙間を有する、電子機器。
JP2018547127A 2016-10-28 2017-07-24 固体撮像素子、固体撮像素子の製造方法、及び電子機器 Active JP6899070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021087576A JP7207451B2 (ja) 2016-10-28 2021-05-25 固体撮像素子及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016211195 2016-10-28
JP2016211195 2016-10-28
PCT/JP2017/026643 WO2018078976A1 (ja) 2016-10-28 2017-07-24 固体撮像素子、固体撮像素子の製造方法、及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021087576A Division JP7207451B2 (ja) 2016-10-28 2021-05-25 固体撮像素子及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2018078976A1 JPWO2018078976A1 (ja) 2019-09-12
JP6899070B2 true JP6899070B2 (ja) 2021-07-07

Family

ID=62024779

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018547127A Active JP6899070B2 (ja) 2016-10-28 2017-07-24 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP2021087576A Active JP7207451B2 (ja) 2016-10-28 2021-05-25 固体撮像素子及び電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021087576A Active JP7207451B2 (ja) 2016-10-28 2021-05-25 固体撮像素子及び電子機器

Country Status (4)

Country Link
US (3) US10840289B2 (ja)
JP (2) JP6899070B2 (ja)
CN (4) CN109804467B (ja)
WO (1) WO2018078976A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109804467B (zh) 2016-10-28 2022-12-16 索尼公司 固态摄像元件、固态摄像元件的制造方法和电子装置
JP2018140123A (ja) * 2017-02-28 2018-09-13 株式会社三洋物産 遊技機
JP2018140124A (ja) * 2017-02-28 2018-09-13 株式会社三洋物産 遊技機
JP2019012968A (ja) * 2017-06-30 2019-01-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
US10714520B1 (en) * 2017-08-04 2020-07-14 Facebook Technologies, Llc Manufacturing an on-chip microlens array
KR20200055424A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판
JP2022149093A (ja) * 2021-03-25 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
CN116897433A (zh) * 2021-04-15 2023-10-17 索尼半导体解决方案公司 成像装置
US20230104190A1 (en) * 2021-10-01 2023-04-06 Visera Technologies Company Limited Image sensor
JP2023167258A (ja) * 2022-05-11 2023-11-24 キヤノン株式会社 撮像素子及び撮像装置
JP2023167634A (ja) * 2022-05-12 2023-11-24 キヤノン株式会社 撮像素子及び撮像装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250931A (ja) 2000-03-07 2001-09-14 Canon Inc 固体撮像装置およびこれを用いた撮像システム
JP4691990B2 (ja) * 2005-01-05 2011-06-01 ソニー株式会社 固体撮像装置及びその製造方法
JP2007335683A (ja) * 2006-06-15 2007-12-27 Texas Instr Japan Ltd 半導体装置、固体撮像装置及びその製造方法
JP5422889B2 (ja) * 2007-12-27 2014-02-19 株式会社ニコン 固体撮像素子及びこれを用いた撮像装置
JP5621266B2 (ja) * 2010-01-27 2014-11-12 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP2012182332A (ja) 2011-03-02 2012-09-20 Sony Corp 撮像素子および撮像装置
JP2012191136A (ja) * 2011-03-14 2012-10-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
JP6130221B2 (ja) * 2013-05-24 2017-05-17 ソニー株式会社 固体撮像装置、および電子機器
JP2015012127A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
JP2015023259A (ja) 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
JP6127869B2 (ja) * 2013-09-25 2017-05-17 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
JP2015076569A (ja) * 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
JP6355362B2 (ja) 2014-02-28 2018-07-11 キヤノン株式会社 光電変換装置および撮像システム
KR102367384B1 (ko) * 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
JP2016139988A (ja) * 2015-01-28 2016-08-04 株式会社東芝 固体撮像装置
KR20170019542A (ko) * 2015-08-11 2017-02-22 삼성전자주식회사 자동 초점 이미지 센서
KR102466671B1 (ko) * 2015-10-02 2022-11-14 삼성전자주식회사 적층형 이미지 센서
KR102577844B1 (ko) * 2016-08-09 2023-09-15 삼성전자주식회사 이미지 센서
CN109804467B (zh) 2016-10-28 2022-12-16 索尼公司 固态摄像元件、固态摄像元件的制造方法和电子装置

Also Published As

Publication number Publication date
CN115763508B (zh) 2024-03-19
US20210313382A1 (en) 2021-10-07
WO2018078976A1 (ja) 2018-05-03
US11088195B2 (en) 2021-08-10
US10840289B2 (en) 2020-11-17
JPWO2018078976A1 (ja) 2019-09-12
CN109804467B (zh) 2022-12-16
CN115863370A (zh) 2023-03-28
US20190252450A1 (en) 2019-08-15
CN115763507A (zh) 2023-03-07
CN115763508A (zh) 2023-03-07
US11749703B2 (en) 2023-09-05
JP7207451B2 (ja) 2023-01-18
US20200365643A1 (en) 2020-11-19
JP2021145137A (ja) 2021-09-24
CN109804467A (zh) 2019-05-24

Similar Documents

Publication Publication Date Title
JP6899070B2 (ja) 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP7171652B2 (ja) 固体撮像素子および電子機器
JP6303803B2 (ja) 固体撮像装置およびその製造方法
CN107104117B (zh) 固态成像装置、制造固态成像装置的方法以及电子设备
TWI516825B (zh) 固態成像器件，在固態成像器件中形成微透鏡之方法，以及電子裝置
WO2017073321A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP6060851B2 (ja) 固体撮像装置の製造方法
KR102537009B1 (ko) 고체 촬상 소자, 촬상 장치, 및, 고체 촬상 소자의 제조 방법
JP5466338B2 (ja) 固体撮像装置及び固体撮像装置の製造方法
US9627427B2 (en) Solid-state image sensor and image capturing apparatus using the same
JP5713971B2 (ja) 固体撮像装置
US9595551B2 (en) Solid-state imaging device and electronic apparatus
JP2009267062A (ja) 固体撮像装置とその製造方法、及び電子機器
TW201507119A (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
JP2016225324A (ja) 固体撮像装置
JP6641605B2 (ja) 固体撮像装置およびその製造方法
WO2020075391A1 (ja) 固体撮像装置及び電子機器
KR100719797B1 (ko) 광감도 개선을 위한 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210525

R150 Certificate of patent or registration of utility model

Ref document number: 6899070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150