JP2022149093A - 固体撮像装置および電子機器 - Google Patents

固体撮像装置および電子機器 Download PDF

Info

Publication number
JP2022149093A
JP2022149093A JP2021051073A JP2021051073A JP2022149093A JP 2022149093 A JP2022149093 A JP 2022149093A JP 2021051073 A JP2021051073 A JP 2021051073A JP 2021051073 A JP2021051073 A JP 2021051073A JP 2022149093 A JP2022149093 A JP 2022149093A
Authority
JP
Japan
Prior art keywords
pixel
unit
photoelectric conversion
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021051073A
Other languages
English (en)
Inventor
良助 中村
Ryosuke Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021051073A priority Critical patent/JP2022149093A/ja
Priority to PCT/JP2022/001917 priority patent/WO2022201802A1/ja
Priority to US18/550,738 priority patent/US20240162254A1/en
Publication of JP2022149093A publication Critical patent/JP2022149093A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】SN特性を向上させる。【解決手段】固体撮像装置は、複数の単位画素が設けられた画素アレイ部を有し、単位画素は、第１の光電変換部と、第１の光電変換部へと光を入射させる第１のオンチップレンズとを有する小画素と、複数の領域に分割された第２の光電変換部と、第１のオンチップレンズよりも、より多くの光を集光可能であり、第２の光電変換部へと光を入射させる第２のオンチップレンズとを有する大画素とを備える。本技術はCMOSイメージセンサに適用することができる。【選択図】図２

Description

本技術は、固体撮像装置および電子機器に関し、特に、SN特性を向上させることができるようにした固体撮像装置および電子機器に関する。
固体撮像装置として、CMOS（Complementary Metal Oxide Semiconductor）集積回路と同様のプロセスで製造できるCMOS型固体撮像装置（以下、CMOSイメージセンサと記す）が知られている。
CMOSイメージセンサでは、CMOSプロセスに付随した微細化技術により、画素ごとに増幅機能をもつアクティブ型の構造を容易に作ることができる。また、CMOSイメージセンサ、画素アレイ部の各画素から出力される信号を処理する信号処理回路などの周辺回路部を、画素アレイ部と同一チップ（基板）上に集積できるという特長を持っている。
そのため、CMOSイメージセンサが注目され、CMOSイメージセンサに関して、より多くの研究開発がなされている。
例えば、ダイナミックレンジ拡大技術として、水門転送に代表される時間分割によってフォトダイオードに蓄積された電荷を転送する転送ゲートに印加する電圧を制御して、露光期間中に複数回の読み出しを行う技術が提案されている（例えば、特許文献１参照）。
また、空間分割方式を適用してダイナミックレンジを拡大する技術（例えば、特許文献２参照）や、LOFIC（Lateral Overflow Integration Capacitor）と称される画素内にメモリを設けて取扱い電荷量を直接増大させるダイナミック拡大技術（例えば、特許文献３参照）も提案されている。
さらに、LED（Light Emitting Diode）フリッカ抑制に対応したダイナミック拡大技術として、単位画素に感度の違う大画素と小画素を設け、それらの画素の感度差を利用して信号処理を行う技術も提案されている（例えば、特許文献４参照）。
特開２００８－９９１５８号公報 特開２００６－２５３８７６号公報 特開２００５－３２８４９３号公報 特開２０１７－１６３０１０号公報
ところで、特許文献４のような単位画素に感度の違う大画素と小画素を持ち、それらの画素の感度差を利用して信号処理を行うハイダイナミックレンジ技術がある。
ハイダイナミックレンジ技術において、大画素を用いたDual Gain読み出しに加えて、小画素からオーバーフローした電荷を画素内の容量に溜めて読み出しを行う、1H期間中に３回の読み出しを行う技術が存在する。
そのような技術では、３回の読み出しにより得られた信号に基づいて、最終的な画素信号、すなわち画像の画素の画素値が算出される。
このとき、所定の照度までは大画素から読み出された信号が用いられて画素値が算出され、所定の照度よりも高い照度では小画素から読み出された信号が用いられて画素値が算出される。また、所定の照度では、その所定の照度より低い照度で用いられる信号と、所定の照度よりも高い照度で用いられる信号との両方が用いられて画素値が算出される。このような２つの信号が画素値の算出に用いられる照度は、繋ぎポイントとも呼ばれている。
しかしながら、上述した技術では、繋ぎポイントとなる照度において、良好なSN（Signal to Noise ratio）特性、すなわち良好なSN比を得ることは困難であった。
例えば、小画素では、画素内の容量に溜めた電荷を取り扱うためにDDS（Double Data Sampling）駆動の読み出しが採用されている。しかし、画素内容量に電荷を溜める場合には、フローティングディフージョン（FD（Floating Diffusion））に直接、電荷が蓄積されるので、CDS（Correlated Double Sampling）方式を採用できず、暗電流やFPN（Fixed Pattern Noise）が除去できないので、繋ぎポイントでのSN特性が低下してしまう。
本技術は、このような状況に鑑みてなされたものであり、SN特性を向上させることができるようにするものである。
本技術の第１の側面の固体撮像装置は、複数の単位画素が設けられた画素アレイ部を有し、前記単位画素は、第１の光電変換部と、前記第１の光電変換部へと光を入射させる第１のオンチップレンズとを有する小画素と、複数の領域に分割された第２の光電変換部と、前記第１のオンチップレンズよりも、より多くの光を集光可能であり、前記第２の光電変換部へと光を入射させる第２のオンチップレンズとを有する大画素とを備える。
本技術の第１の側面においては、複数の単位画素が設けられた画素アレイ部が設けられ、前記単位画素には、第１の光電変換部と、前記第１の光電変換部へと光を入射させる第１のオンチップレンズとを有する小画素と、複数の領域に分割された第２の光電変換部と、前記第１のオンチップレンズよりも、より多くの光を集光可能であり、前記第２の光電変換部へと光を入射させる第２のオンチップレンズとを有する大画素とが設けられる。
本技術の第２の側面の電子機器は、本技術の第１の側面の固体撮像装置を有する電子機器である。
CMOSイメージセンサの構成例を示す図である。 単位画素の構成例を示す図である。 単位画素の他の構成例を示す図である。 単位画素の他の構成例を示す図である。 単位画素の他の構成例を示す図である。 単位画素の他の構成例を示す図である。 単位画素の他の構成例を示す図である。 単位画素の他の構成例を示す図である。 単位画素の回路構成例を示す図である。 単位画素の他の回路構成例を示す図である。 単位画素の駆動例について説明する図である。 撮像装置の構成例を示す図である。 イメージセンサの使用例について説明する図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、図面を参照して、本技術を適用した実施の形態について説明する。
〈第１の実施の形態〉
〈CMOSイメージセンサの構成例〉
本技術は、単位画素内に大画素と小画素のような複数の画素を持ち、FD蓄積の画素内容量を持つイメージセンサにおいて、大画素の飽和信号量を向上させることで、繋ぎポイントでのSN特性を向上させることができるようにするものである。
例えば本技術では、大画素に設けられたフォトダイオードを４つなどの複数の領域に分割し、PN接合部分の領域をより大きくすることで、より強い電界を得ることができ、その結果、飽和信号量を増大させることができる。なお、ここでいう大画素とは、主に低照度領域の撮像特性、すなわち低照度領域の撮像に用いられる、フォトダイオードのサイズが大きい画素のことである。
また、本技術では、大画素内にフォトダイオードで得られた電荷を転送するための転送ゲートを複数設けることで転送能力も向上させることができる。これにより、大画素で読み出すことができる電荷の量（信号量）をより多くすることができ、その結果、飽和信号量を増大させることができる。
このように、本技術によれば、大画素の飽和信号量を向上させることができるので、繋ぎポイントとなる照度をより高い照度とすることができる。高い照度ほど、信号に対するノイズの影響は少なくなるので、結果として繋ぎポイントでのSN特性を向上させることができる。
それでは、以下、本技術を適用したより具体的な実施の形態について説明する。
図１は、本技術を適用した固体撮像装置であるCMOSイメージセンサの構成例を示す図である。
ここで、CMOSイメージセンサとは、CMOSプロセスを応用するか、または部分的に使用して作成されたイメージセンサ（固体撮像素子）である。例えば、固体撮像装置は、裏面照射型のCMOSイメージセンサなどとされる。
CMOSイメージセンサ１１は、図示せぬ半導体基板（チップ）上に形成された画素アレイ部２１、および画素アレイ部２１と同じ半導体基板上に集積された周辺回路部を有する構成となっている。
例えば周辺回路部は、垂直駆動部２２、カラム処理部２３、水平駆動部２４、およびシステム制御部２５を有している。
さらに、CMOSイメージセンサ１１は、信号処理部２８およびデータ格納部２９を有している。信号処理部２８およびデータ格納部２９は、CMOSイメージセンサ１１を構成する半導体基板上に設けられていてもよいし、CMOSイメージセンサ１１を構成する半導体基板とは異なる基板に設けられるようにしてもよい。
画素アレイ部２１は、受光した光量に応じた電荷を生成しかつ蓄積する光電変換部を有する複数の単位画素（以下、単に画素と記述する場合もある）が行方向および列方向に、すなわち、行列状に２次元配置された構成となっている。
ここで、行方向とは画素行の画素の配列方向（水平方向）、すなわち図中、横方向であり、列方向とは画素列の画素の配列方向（垂直方向）、すなわち図中、縦方向である。
画素アレイ部２１において、行列状の画素配列に対して、画素行ごとに画素駆動線２６が行方向に沿って配線され、画素列ごとに垂直信号線２７が列方向に沿って配線されている。画素駆動線２６は、画素から信号を読み出す際の駆動など、画素を駆動させるための駆動信号（制御信号）を供給するための信号線である。画素駆動線２６の一端は、垂直駆動部２２の各行に対応した出力端に接続されている。
なお、ここでは図を見やすくするため、１つの画素行に対して１つの画素駆動線２６が描かれているが、実際には１つの画素行に対して複数の画素駆動線２６が配線されている。
垂直駆動部２２は、例えばシフトレジスタやアドレスデコーダなどからなり、画素アレイ部２１の各画素を全画素同時あるいは行単位等で駆動する。
例えば垂直駆動部２２は、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部２１の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。
掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、所定のタイミングで掃出し走査を行う。掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃き出されることによって光電変換部がリセットされる。
垂直駆動部２２によって選択走査された画素行の各単位画素から出力される信号は、画素列ごとに垂直信号線２７を介してカラム処理部２３に入力される。
カラム処理部２３は、画素アレイ部２１の画素列ごとに、選択行の各画素から垂直信号線２７を介して供給される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
例えばカラム処理部２３は、信号処理としてノイズ除去処理やCDS処理（相関二重サンプリング）、DDS処理、AD（Analog to Digital）変換処理などを行う。例えば、CDS処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。
水平駆動部２４は、シフトレジスタやアドレスデコーダなどからなり、カラム処理部２３の画素列に対応する単位回路を順番に選択する。この水平駆動部２４による選択走査により、カラム処理部２３において単位回路ごとに信号処理された画素信号が信号処理部２８へと順番に出力される。
システム制御部２５は、各種のタイミング信号を生成するタイミングジェネレータなどからなり、生成したタイミング信号に基づいて垂直駆動部２２、カラム処理部２３、および水平駆動部２４などの駆動制御を行う。
信号処理部２８は、少なくとも演算処理機能を有し、カラム処理部２３から出力される画素信号に対して演算処理等の各種の信号処理を行う。データ格納部２９は、信号処理部２８において信号処理が行われるときに、その処理に必要なデータを一時的に格納する。
〈単位画素の構成例〉
続いて、画素アレイ部２１に設けられた単位画素の構成例について説明する。
例えば画素アレイ部２１に設けられた単位画素の部分を、その画素アレイ部２１が形成された半導体基板の面と垂直な方向から見ると、図２に示すようになる。
図２の矢印Q11に示す部分には、画素アレイ部２１が設けられた半導体基板５１の裏面側を、その半導体基板５１の面と垂直な方向からみた図が示されている。
ここで、半導体基板５１の裏面とは、半導体基板５１の面のうちの画素アレイ部２１へと光が入射する側の面である。
この例では、例えば半導体基板５１は、Pウェル領域６１を有するP型半導体基板であり、半導体基板５１の一部の領域等により、単位画素６２が形成されている。
特に、ここでは単位画素６２は、よりサイズの大きい画素である大画素７１と、大画素７１よりもサイズの小さい小画素７２とを有しており、これらの大画素７１と小画素７２は、互いに異なる感度を有している。
また、大画素７１は、外部から入射した光を集光するオンチップレンズ８１を有しており、小画素７２は、外部から入射した光を集光するオンチップレンズ８２を有している。これらのオンチップレンズ８１およびオンチップレンズ８２は、半導体基板５１上に配置されており、この例ではオンチップレンズ８１の大きさ（レンズ径）は、オンチップレンズ８２よりも大きくなっている。
特に、大画素７１のオンチップレンズ８１は、小画素７２のオンチップレンズ８２よりも、より多くの光を集光可能な構造となっている。すなわち、オンチップレンズ８１は、構造上、オンチップレンズ８２よりも、より多くの光を半導体基板５１へと入射させることができる。
さらに半導体基板５１のPウェル領域６１は、P型素子分離、すなわちP型不純物領域８３によって複数の領域に電気的に分離されている。
例えば矢印Q12に示すように、単位画素６２では、P型不純物領域８３によってPウェル領域６１が大画素７１を形成する領域と、小画素７２を形成する領域とに分離（分割）されている。さらに、Pウェル領域６１における大画素７１の領域は、P型不純物領域８３によって４つの領域９１－１乃至領域９１－４に分割されている。
なお、矢印Q12に示す部分には、半導体基板５１の裏面側を、その半導体基板５１の面と垂直な方向からみた図が示されており、ここでは説明のため、オンチップレンズ８１やオンチップレンズ８２は描かれていない。
矢印Q12に示すように、小画素７２では、Pウェル領域６１のP型不純物領域８３によって囲まれる領域内にPD９２が設けられている。オンチップレンズ８２は、外部からの光を集光してPD９２へと入射させる。
PD９２は、例えばP型不純物領域の内部にN型不純物領域が形成された、いわゆる埋め込み型のフォトダイオードであり、オンチップレンズ８２から入射する光を受光して光電変換する光電変換部として機能する。
小画素７２における場合と同様に、大画素７１においても、Pウェル領域６１のP型不純物領域８３によって囲まれる領域内にPD９３ａ乃至PD９３ｄからなる１つのPDが設けられている。オンチップレンズ８１は、外部からの光を集光してPD９３ａ乃至PD９３ｄへと入射させる。
大画素７１では、Pウェル領域６１のP型不純物領域８３によって囲まれる領域９１－１内にPD９３ａが設けられており、Pウェル領域６１のP型不純物領域８３によって囲まれる領域９１－２内にPD９３ｂが設けられている。
同様に、Pウェル領域６１のP型不純物領域８３によって囲まれる領域９１－３内にPD９３ｃが設けられており、Pウェル領域６１のP型不純物領域８３によって囲まれる領域９１－４内にPD９３ｄが設けられている。
これらのPD９３ａ乃至PD９３ｄは、例えばP型不純物領域の内部にN型不純物領域が形成された埋め込み型のフォトダイオードであり、オンチップレンズ８１から入射する光を受光して光電変換する光電変換部として機能する。
なお、以下、領域９１－１乃至領域９１－４を特に区別する必要のない場合、単に領域９１とも称する。また、以下、PD９３ａ乃至PD９３ｄを特に区別する必要のない場合、単にPD９３とも称する。さらに、以下では、PD９３ａ乃至PD９３ｄからなる１つのPDを適宜、PD９３とも称することとする。
大画素７１に設けられたPD９３ａ乃至PD９３ｄからなる１つのPD９３は、小画素７２に設けられたPD９２よりも、より大きいサイズとなっている。
したがって、例えば半導体基板５１の面と垂直な方向から見た場合、PD９３を形成する領域の大きさ（面積）、つまり受光面は、PD９２を形成する領域の大きさよりも大きく、より多くの光を受光することが可能である。
また、大画素７１では、１つのPD９３の領域がP型不純物領域８３によって、４つのPD９３ａ乃至PD９３ｄに電気的に分割（分離）されているということができる。
そのため、PD９３が電気的に分割されない場合と比較して、PD９３を形成するPN接合部分の領域、すなわちP型不純物領域８３と接する部分の領域の大きさ（面積）がより大きくなる。これは、図２に示すように、半導体基板５１の面と垂直な方向から見たときの４つの各PD９３の外周の長さの合計が、PD９３ａ乃至PD９３ｄからなる１つのPD９３が４つに分割されていない場合の外周の長さよりも長くなることからも明らかである。
したがって、大画素７１のPD９３では、より強い電界を得ることができ、その結果、大画素７１（PD９３）の飽和信号量を増加させることができる。
そうすることで、大画素７１（PD９３）で得られた画素信号と、小画素７２（PD９２）で得られた画素信号とを用いて、ダイナミックレンジの広い１つの画像を生成する場合に、繋ぎポイントとなる照度をより高い照度とすることができる。これにより、繋ぎポイントでのSN特性を向上させることができる。
なお、例えば画像の生成時には、繋ぎポイントよりも低い照度では、大画素７１で得られた信号を用いた低照度用や中照度用の画素信号に基づいて画素の画素値が算出される。一方、繋ぎポイントよりも高い照度では、小画素７２で得られた信号を用いた高照度用の画素信号に基づいて画素の画素値が算出される。また、繋ぎポイントとなる照度では、例えば中照度用の画素信号と高照度用の画素信号に基づいて画素の画素値が算出される。
さらに、矢印Q13に示すように、半導体基板５１の裏面側とは反対側の面（表面）を、その半導体基板５１の面と垂直な方向からみると、単位画素６２内には、その単位画素６２の駆動のための複数のトランジスタ等が形成されている。
例えば、この例では半導体基板５１における、大画素７１のPD９３ａ乃至PD９３ｄに囲まれる領域にはFD（フローティングディフージョン）１０１が形成されている。
FD１０１は、浮遊拡散領域であり、PD９２またはPD９３での光電変換により得られた電荷を保持（蓄積）する電荷保持部として機能する。
また、PD９３ａ乃至PD９３ｄのそれぞれと、FD１０１とは、転送ゲートである転送トランジスタ１０２－１乃至転送トランジスタ１０２－４を介して接続されている。
PD９３ａ乃至PD９３ｄにおいて光電変換により得られた電荷は、転送トランジスタ１０２－１乃至転送トランジスタ１０２－４を介してFD１０１に転送され、蓄積される。
なお、以下、転送トランジスタ１０２－１乃至転送トランジスタ１０２－４を特に区別する必要のない場合、単に転送トランジスタ１０２とも称することとする。
また、ここではPD９３の分割された領域ごとに転送トランジスタ１０２を設ける例について説明するが、PD９３の分割された複数の領域に対して１つの転送トランジスタ１０２を設ける構成としてもよい。
単位画素６２には、大画素７１を構成する４つのPD９３ごとに、電荷をFD１０１へと転送するための転送トランジスタ１０２が設けられている。
そのため、単位画素６２では、転送トランジスタ１０２を１つしか設けない場合と比較して、PD９３に蓄積されている電荷のFD１０１への転送能力を向上させることができる。つまり、PD９３で生成された電荷をより多く読み出すことができる。これにより、実質的に大画素７１の飽和信号量を増加させることができる。
また、FD１０１には、転送トランジスタ１０３および転送トランジスタ１０４を介して小画素７２のPD９２も接続されている。したがって、PD９２において光電変換により得られた電荷を、転送トランジスタ１０４および転送トランジスタ１０３を介してFD１０１に転送し、蓄積させることも可能である。
また、転送トランジスタ１０３にはリセットトランジスタ１０５も接続されており、リセットトランジスタ１０５をオンする（導通状態とする）ことで、FD１０１等に蓄積されている電荷を排出し、リセットすることができる。
さらにFD１０１は、増幅トランジスタ１０６のゲートに接続されている。増幅トランジスタ１０６は、FD１０１の電位に応じた信号を出力する。
すなわち、増幅トランジスタ１０６は、垂直信号線２７を介して接続されている定電流源とソースフォロワ回路を構成し、FD１０１に蓄積されている電荷に応じたレベルを示す信号が、増幅トランジスタ１０６から選択トランジスタ１０７および垂直信号線２７を介してカラム処理部２３に出力される。
また、半導体基板５１におけるPD９３ｂとPD９３ｄの間の部分には、グランドに接続されたP型コンタクト１０８も形成されている。
画素アレイ部２１には、以上において説明した構成の単位画素６２が複数形成されている。このような画素アレイ部２１を有するCMOSイメージセンサ１１によれば、大画素７１の飽和信号量を増加させ、繋ぎポイントでのSN特性を向上させることができる。
なお、以上においては半導体基板５１がP型半導体基板である例について説明したが、半導体基板５１はN型半導体基板であってもよい。そのような場合には、半導体基板５１がP型不純物領域８３に対応する、N型素子分離、すなわちN型不純物領域によって複数の領域に電気的に分離される。したがって、例えば大画素７１の領域が、N型不純物領域によって４つの領域９１－１乃至領域９１－４（PD９３ａ乃至PD９３ｄ）に分割される。
〈第２の実施の形態〉
〈単位画素の他の構成例〉
単位画素６２の構成は、図２に示した構成に限らず、大画素７１と小画素７２を有し、大画素７１の領域が複数の領域に分割されていれば、どのような構成であってもよい。
以下、図３乃至図８を参照して単位画素６２の他の構成例について説明する。なお、図３乃至図８において図２における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。また、図３乃至図８において、互いに対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図３に示す例では、基本的には図２における場合と同じ構成となっているが、図３に示す例においては、P型不純物領域８３ではなく、絶縁体１３１によって半導体基板５１のPウェル領域６１が複数の領域に電気的に分離されている。
すなわち、図３に示す単位画素６２の構成は、P型不純物領域８３に代えて絶縁体１３１が設けられている点のみ図２に示した単位画素６２の構成と異なっており、その他の点では図２に示した単位画素６２と同じ構成となっている。
図３では、矢印Q21に示す部分および矢印Q22に示す部分には、半導体基板５１の裏面側の一部を、半導体基板５１の面と垂直な方向からみた図が示されている。但し、矢印Q22に示す部分には、オンチップレンズ８１とオンチップレンズ８２は描かれていない。
矢印Q22に示すように、単位画素６２では、絶縁体１３１によってPウェル領域６１が大画素７１を形成する領域と、小画素７２を形成する領域とに分離（分割）されている。
さらに、Pウェル領域６１における大画素７１の領域は、絶縁体１３１によって４つの領域９１－１乃至領域９１－４に分割されており、それらの領域９１－１乃至領域９１－４内にPD９３ａ乃至PD９３ｄが形成されている。
絶縁体１３１は、例えばRDTI（Rear Deep Trench Isolation）やFFTI（Front Full Trench Isolation）などからなる。
ここで、RDTIは、半導体基板５１の裏面側から所定の深さまで溝を形成し、その溝部分に絶縁物等を埋め込むことで形成されたトレンチである。また、FFTIは、半導体基板５１の表面側から裏面まで貫通する穴（溝）を形成し、その貫通穴部分に絶縁物等を埋め込むことで形成されたトレンチである。
このような絶縁体１３１を形成した場合、その絶縁体１３１の表面には薄くP型半導体領域が形成される。そのため、絶縁体１３１によりPD９３の領域を４つのPD９３ａ乃至PD９３ｄに電気的に分割することでも、P型不純物領域８３により分割する場合と同様に、PD９３を形成するPN接合部分の領域を大きくすることができる。したがって、大画素７１のPD９３において、より強い電界を得ることができ、大画素７１（PD９３）の飽和信号量を増加させることができる。
また、矢印Q23に示すように半導体基板５１の表面側を、その半導体基板５１の面と垂直な方向からみると、単位画素６２内には図２の例と同じ配置でPD９３、PD９２、およびFD１０１乃至P型コンタクト１０８が形成されている。
〈第３の実施の形態〉
〈単位画素の他の構成例〉
図３の例では、絶縁体１３１によって分割された大画素７１内の領域９１ごとにN型不純物領域を形成することで、PD９３ａ乃至PD９３ｄからなる１つのPD９３が形成される例について説明した。
しかし、例えば図４に示すように、P型不純物領域の内部にN型不純物領域を形成することで、１つのPD１６１を形成し、そのPD１６１を絶縁体１３１によって分割するようにしてもよい。
図４では、矢印Q31に示す部分および矢印Q32に示す部分には、半導体基板５１の裏面側の一部を、半導体基板５１の面と垂直な方向からみた図が示されている。但し、矢印Q32に示す部分には、オンチップレンズ８１とオンチップレンズ８２は描かれていない。
矢印Q32に示すように、単位画素６２では、絶縁体１３１によってPウェル領域６１が大画素７１を形成する領域と、小画素７２を形成する領域とに分離（分割）されている。例えば、この例では絶縁体１３１はRDTIなどとされる。
大画素７１内には、１つのPD１６１が形成されており、そのPD１６１が絶縁体１３１によって４つのPD１６１ａ乃至PD１６１ｄに電気的に分離（分割）されている。このような構成とすることでも、図３の例と同様に、PD１６１を形成するPN接合部分の領域を大きくすることができ、飽和信号量を増加させることができる。
また、矢印Q33に示すように半導体基板５１の表面側を、その半導体基板５１の面と垂直な方向からみると、単位画素６２内には図３の例とは異なる配置でトランジスタ等が配置されている。
この例では、単位画素６２内にはPD１６１、PD９２、転送トランジスタ１６２、FD１０１、および転送トランジスタ１０３乃至P型コンタクト１０８が形成されている。
特に、図４の例では、図３における場合と異なり、PD１６１における光電変換によって生成された電荷は、１つの転送トランジスタ１６２によってFD１０１へと転送される。すなわち、PD１６１ａ乃至PD１６１ｄのそれぞれで蓄積された電荷が、同じ１つの転送トランジスタ１６２によってFD１０１に転送される。
また、FD１０１には、転送トランジスタ１０３および増幅トランジスタ１０６が接続されており、転送トランジスタ１０３乃至選択トランジスタ１０７の配置は、図３における例と同じ配置となっている。さらに、P型コンタクト１０８は、半導体基板５１の面と垂直な方向からみてPD１６１の図中、左下の位置に配置されている。
〈第４の実施の形態〉
〈単位画素の他の構成例〉
また、図２乃至図４に示した例では、半導体基板５１の面と垂直な方向から見たときに、単位画素６２を駆動するための転送トランジスタ１６２等の画素トランジスタがPDとは異なる領域に配置されている例について説明した。しかし、これに限らず、PD直下の領域に画素トランジスタを配置してもよい。
そのような場合、単位画素６２は、例えば図５に示すように構成される。
図５では、矢印Q41に示す部分および矢印Q42に示す部分には、半導体基板５１の裏面側の一部を、半導体基板５１の面と垂直な方向からみた図が示されている。但し、矢印Q42に示す部分には、オンチップレンズ８１とオンチップレンズ８２は描かれていない。
矢印Q42に示すように、単位画素６２では、図４における場合と同様にして絶縁体１３１によってPウェル領域６１が大画素７１を形成する領域と、小画素７２を形成する領域とに分離（分割）されている。
大画素７１内には、図４に示したPD１６１と同様の１つのPD１９１が形成されており、そのPD１９１が絶縁体１３１によって４つのPD１９１ａ乃至PD１９１ｄに電気的に分離（分割）されている。特に、この例ではPD１９１の直下に画素トランジスタが形成されているため、PD１９１はPD１６１よりも大きくなっている。
このような構成とすることでも、図４の例と同様に、PD１９１を形成するPN接合部分の領域を大きくすることができ、飽和信号量を増加させることができる。
また、矢印Q43に示すように半導体基板５１の表面側を、その半導体基板５１の面と垂直な方向からみると、単位画素６２内には図４の例とは異なる配置でトランジスタ等が配置されている。
すなわち、半導体基板５１の面と垂直な方向から見たときに、PD１９１の領域と重なる位置に転送トランジスタ１６２、FD１０１、転送トランジスタ１０３、キャパシタ２０１、およびP型コンタクト１０８と、隣接する単位画素のリセットトランジスタおよび選択トランジスタとが配置されている。
また、単位画素６２内には、半導体基板５１の面と垂直な方向から見たときに、PD１９１の領域とは異なる位置（重ならない位置）に、転送トランジスタ１０４乃至選択トランジスタ１０７、およびPD９２が配置されている。
例えばキャパシタ２０１は、フローティングキャパシタ（FC（Floating Capacitor））であり、転送トランジスタ１６２と同じ層（配線層）に形成されている。このキャパシタ２０１は、PD９２と転送トランジスタ１０４の間に接続されており、PD９２における光電変換で生成された電荷を保持（蓄積）する。したがって、キャパシタ２０１を設けることで、小画素７２（PD９２）の飽和信号量をより多くすることができる。
また、図５の例では、図４における場合と同様に、PD１９１における光電変換によって生成された電荷は、１つの転送トランジスタ１６２によってFD１０１へと転送される。すなわち、PD１９１ａ乃至PD１９１ｄのそれぞれで蓄積された電荷が、同じ１つの転送トランジスタ１６２によってFD１０１に転送される。
〈第５の実施の形態〉
〈単位画素の他の構成例〉
さらに、以上においては単位画素６２内に、１つの増幅トランジスタ１０６を設ける例について説明したが、例えば図６に示すように単位画素６２内に並列接続された複数の増幅トランジスタを配置するようにしてもよい。
図６では、矢印Q51に示す部分および矢印Q52に示す部分には、半導体基板５１の裏面側の一部を、半導体基板５１の面と垂直な方向からみた図が示されている。但し、矢印Q52に示す部分には、オンチップレンズ８１とオンチップレンズ８２は描かれていない。
この例では、矢印Q52に示すように、図５における場合と同様にして、絶縁体１３１によってPウェル領域６１が大画素７１を形成する領域と、小画素７２を形成する領域とに分離されている。また、大画素７１内には、１つのPD１９１が形成されており、そのPD１９１が絶縁体１３１によって４つのPD１９１ａ乃至PD１９１ｄに分割されている。
さらに、矢印Q53に示すように、半導体基板５１の表面側を、その半導体基板５１の面と垂直な方向から見たときに、PD１９１の領域と重なる位置に画素トランジスタ等が配置されている。すなわち、PD１９１の直下に転送トランジスタ１６２、FD１０１、転送トランジスタ１０３乃至P型コンタクト１０８、および増幅トランジスタ２３１が形成されている。
この例においても、図５における場合と同様に、PD１９１、すなわちPD１９１ａ乃至PD１９１ｄのそれぞれで蓄積された電荷が１つの転送トランジスタ１６２によってFD１０１に転送される。
また、増幅トランジスタ１０６と選択トランジスタ１０７との間に増幅トランジスタ２３１が設けられている。すなわち、FD１０１と選択トランジスタ１０７との間に、増幅トランジスタ１０６および増幅トランジスタ２３１が並列に接続されている。
したがって、FD１０１に蓄積（保持）されている電荷に応じたレベルを示す信号が、増幅トランジスタ１０６および増幅トランジスタ２３１から、選択トランジスタ１０７を介して垂直信号線２７に出力される。
このように、２つの増幅トランジスタ１０６と増幅トランジスタ２３１を並列に配置することで、実質的に増幅トランジスタの図中、横方向のゲートの長さ（ゲート長W）をより長くすることができる。つまり、１つの増幅トランジスタが設けられる場合と比較して、ゲート長Wを長くすることができる。
これにより、単位画素６２（FD１０１）からの信号の読み出し速度をより速くすることができるとともに、読み出される信号に含まれるノイズを低減させることができる。
〈第６の実施の形態〉
〈単位画素の他の構成例〉
また、例えば図３に示した構成において、さらに小画素７２に対して、直接、キャパシタを接続するようにしてもよい。
そのような場合、単位画素６２は、例えば図７に示すように構成される。
図７では、矢印Q61に示す部分および矢印Q62に示す部分には、半導体基板５１の裏面側の一部を、半導体基板５１の面と垂直な方向からみた図が示されている。但し、矢印Q62に示す部分には、オンチップレンズ８１とオンチップレンズ８２は描かれていない。
この例では、矢印Q62に示すように、図３における場合と同様にして、絶縁体１３１によってPウェル領域６１が大画素７１を形成する領域と、小画素７２を形成する領域とに分離されている。また、大画素７１の領域は、絶縁体１３１によって４つの領域９１－１乃至領域９１－４に分割されており、それらの領域９１－１乃至領域９１－４内にPD９３ａ乃至PD９３ｄが形成されている。
矢印Q63に示すように、半導体基板５１の表面側を、その半導体基板５１の面と垂直な方向からみると、単位画素６２内には図３の例と同じ配置でPD９３、PD９２、およびFD１０１乃至P型コンタクト１０８が形成されている。
さらに図７の例では、PD９２に対して、直接、キャパシタ２６１が接続されており、PD９２における光電変換で生成された電荷は、PD９２内部だけでなくキャパシタ２６１にも蓄積（保持）される。これにより、小画素７２（PD９２）の飽和信号量をより多くすることができる。
キャパシタ２６１は、例えばMIM（Metal Insulator Metal）、MOSCAP（MOS（Metal Oxide Semiconductor）Capacitor）、トレンチなどからなる。
例えばキャパシタ２６１がMIM、すなわちMIM構造のキャパシタから構成される場合、キャパシタ２６１は、半導体基板５１を構成する図示せぬ配線層に形成されるので、キャパシタ２６１のレイアウトの自由度をより高くすることができる。
〈第７の実施の形態〉
〈単位画素の他の構成例〉
また、例えば図７に示した構成において、さらに大画素７１のFD１０１に対してもキャパシタを接続するようにしてもよい。
そのような場合、単位画素６２は、例えば図８に示すように構成される。
図８では、矢印Q71に示す部分および矢印Q72に示す部分には、半導体基板５１の裏面側の一部を、半導体基板５１の面と垂直な方向からみた図が示されている。但し、矢印Q72に示す部分には、オンチップレンズ８１とオンチップレンズ８２は描かれていない。
この例では、矢印Q72に示すように、図７における場合と同様にして、絶縁体１３１によってPウェル領域６１が大画素７１を形成する領域と、小画素７２を形成する領域とに分離されている。また、大画素７１の領域は、絶縁体１３１によって４つの領域９１－１乃至領域９１－４に分割されており、それらの領域９１－１乃至領域９１－４内にPD９３ａ乃至PD９３ｄが形成されている。
矢印Q73に示すように、半導体基板５１の表面側を、その半導体基板５１の面と垂直な方向からみると、単位画素６２内には図８の例と同じ配置でPD９３、PD９２、およびFD１０１乃至P型コンタクト１０８が形成されている。
さらに図８の例では、PD９２に対してキャパシタ２６１が接続されており、FD１０１に対してもキャパシタ２９１が接続されている。
より詳細には、キャパシタ２９１は、転送トランジスタ１０３と転送トランジスタ１０４との間に接続されている。換言すれば、キャパシタ２９１は、転送トランジスタ１０３を介してFD１０１に接続されている。
したがって、例えば転送トランジスタ１０３をオン状態（導通状態）とすると、図７に示した例における場合よりも、さらにキャパシタ２９１の分だけFD１０１の容量（飽和信号量）を大きくすることができる。すなわち、適切な容量のキャパシタ２９１を設けることで、電荷から電圧信号への変換効率の調整を行うことができる。
例えばキャパシタ２９１はMIMにより構成され、半導体基板５１を構成する図示せぬ配線層に形成されている。したがって、キャパシタ２６１における場合と同様に、キャパシタ２９１のレイアウトの自由度もより高くすることができる。
〈単位画素の回路構成例〉
次に、上述した単位画素６２の回路構成について説明する。
例えば単位画素６２が図５に示した構成とされる場合、単位画素６２の回路構成は図９に示すようになる。なお、図９において図５における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図９に示す例では、単位画素６２は、PD１９１、転送トランジスタ１６２、FD１０１、転送トランジスタ１０３、転送トランジスタ１０４、PD９２、キャパシタ２０１、リセットトランジスタ１０５、増幅トランジスタ１０６、および選択トランジスタ１０７を有している。
単位画素６２では、PD１９１とFD１０１の間に転送トランジスタ１６２が設けられている。また、FD１０１は転送トランジスタ１０３を介してノード３２１と接続されており、転送トランジスタ１０３がオン状態とされると、FD１０１とノード３２１とが電気的に接続され、ノード３２１がFDとして機能する。すなわち、実質的にノード３２１の分だけFD１０１の容量が増加する。
ノード３２１には、転送トランジスタ１０４およびリセットトランジスタ１０５も接続されている。
転送トランジスタ１０４には、PD９２およびキャパシタ２０１も接続されている。特に、キャパシタ２０１の一方の端は、PD９２および転送トランジスタ１０４に接続されており、他方の端は所定電圧の電源FCVDDに接続されている。
PD９２における光電変換で得られた電荷は、PD９２およびキャパシタ２０１に蓄積され、それらの電荷は転送トランジスタ１０４がオン状態となると、転送トランジスタ１０４を介してノード３２１に転送される。
また、リセットトランジスタ１０５は電源VDDに接続されており、リセットトランジスタ１０５および転送トランジスタ１０３がオン状態とされると、FD１０１やノード３２１に蓄積されている電荷が電源VDDへと排出される。
さらに、FD１０１は増幅トランジスタ１０６のゲートに接続されており、増幅トランジスタ１０６は、選択トランジスタ１０７を介して垂直信号線２７に接続されている。
なお、単位画素６２が図４や図６に示した構成とされる場合においても、単位画素６２は図９に示した例と同様の回路構成とされる。
但し、例えば図４に示した構成とされる場合、単位画素６２にはキャパシタ２０１は設けられない。また、図６に示した構成とされる場合、単位画素６２にはキャパシタ２０１は設けられず、増幅トランジスタ１０６と選択トランジスタ１０７の間には増幅トランジスタ２３１が設けられる。
〈単位画素の他の回路構成例〉
その他、単位画素６２の回路構成は、例えば図１０に示すような構成とされてもよい。なお、図１０において図２または図９における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図１０に示す単位画素６２の構成は、PD１９１および転送トランジスタ１６２に代えて、PD９３ａ乃至PD９３ｄおよび転送トランジスタ１０２－１乃至転送トランジスタ１０２－４が設けられている点で図９の単位画素６２と異なり、その他の点では図９の単位画素６２と同じ構成となっている。
すなわち、図１０の例では、PD９３ａ乃至PD９３ｄのそれぞれが、転送トランジスタ１０２－１乃至転送トランジスタ１０２－４のそれぞれを介してFD１０１に接続されている。したがって、４つの各PD９３における光電変換により得られた電荷は、転送トランジスタ１０２を介してFD１０１へと転送される。
このとき、垂直駆動部２２は、画素駆動線２６を介して各転送トランジスタ１０２に制御信号TGLa乃至制御信号TGLdを供給することで、それらの転送トランジスタ１０２をオン状態とする。
なお、垂直駆動部２２と、転送トランジスタ１０２－１乃至転送トランジスタ１０２－４のそれぞれとが同じ１つの画素駆動線２６によって接続され、制御信号TGLa乃至制御信号TGLdとして同じ制御信号が供給されるようにすることができる。
そのような場合、４つの各転送トランジスタ１０２は同時に制御され、同じ動作を行うので、PD９３ａ乃至PD９３ｄに蓄積されている電荷が同時にFD１０１へと転送される。
また、垂直駆動部２２と、転送トランジスタ１０２－１乃至転送トランジスタ１０２－４のそれぞれとが互いに異なる画素駆動線２６によって接続され、制御信号TGLa乃至制御信号TGLdとして互いに異なる制御信号が供給されるようにしてもよい。
そのような場合、４つの各転送トランジスタ１０２は個別に（独立に）制御されるので、PD９３ａ乃至PD９３ｄのそれぞれに蓄積されている電荷は、任意のタイミングでFD１０１へと転送される。すなわち、垂直駆動部２２は、各PD９３に蓄積されている電荷を、同時にFD１０１へと転送することもできるし、互いに異なるタイミングで個別にFD１０１へと転送することもできる。
例えば各PD９３に蓄積されている電荷を個別にFD１０１へと転送し、それらの電荷に応じた信号を個別に読み出せば、単位画素６２で得られる入射光に関する情報量が増えるので、CMOSイメージセンサ１１で得られる画像の解像度を高めることができる。
図１０に示した単位画素６２の回路構成は、例えば上述の図２や図３、図７、図８に示した構成に対応する。
例えば図２や図３に示した単位画素６２の構成は、図１０に示した単位画素６２の構成からキャパシタ２０１を除いた構成であり、図７に示した単位画素６２の構成は、図１０に示した単位画素６２におけるキャパシタ２０１をキャパシタ２６１に代えた構成である。
また、例えば図８に示した単位画素６２の構成は、図１０に示した単位画素６２におけるキャパシタ２０１をキャパシタ２６１に代えるとともに、ノード３２１にキャパシタ２９１を設けた構成である。
〈単位画素の駆動例〉
続いて、以上において説明した単位画素６２の駆動例、すなわちCMOSイメージセンサ１１の動作について説明する。なお、ここでは単位画素６２の回路構成は、図９に示した構成であるものとして説明を行う。
図１１は、画素アレイ部２１における１Ｈ期間（１水平期間）における単位画素６２の駆動例を示しており、図中、横方向は時間方向を示している。
図１１において、折れ線L11はキャパシタ２０１等に供給される電源FCVDDの電圧を示している。
また、折れ線L12は、垂直駆動部２２から画素駆動線２６を介して選択トランジスタ１０７に供給される制御信号SELを示しており、折れ線L13は、垂直駆動部２２から画素駆動線２６を介して転送トランジスタ１０３に供給される制御信号FDGを示している。
折れ線L14は、垂直駆動部２２から画素駆動線２６を介して転送トランジスタ１６２に供給される制御信号TGLを示しており、折れ線L15は、垂直駆動部２２から画素駆動線２６を介してリセットトランジスタ１０５に供給される制御信号RSTを示している。
さらに、折れ線L16は、垂直駆動部２２から画素駆動線２６を介して転送トランジスタ１０４に供給される制御信号FCGを示している。
なお、折れ線L12乃至折れ線L16について、その折れ線が図中、上に凸となっている期間では、その折れ線に対応する選択トランジスタ１０７等の画素トランジスタはオン状態（導通状態）となり、折れ線が図中、下に凸となっている期間では、その折れ線に対応する画素トランジスタはオフ状態（非導通状態）となる。
例えば図１１では、最初の期間T1は、中程度の照度である照度中に対応する画素信号を得るためのP相、すなわちリセットレベルの読み出し期間となっている。
続く期間T2および期間T3は、最も照度が低い照度低に対応する画素信号を得るためのP相およびD相、すなわちリセットレベルおよび信号レベルの読み出し期間となっている。また、期間T4は照度中に対応する画素信号を得るためのD相、すなわち信号レベルの読み出し期間となっている。
さらに、期間T5および期間T6は、最も照度が高い照度高に対応する画素信号を得るためのD相およびP相、すなわち信号レベルおよびリセットレベルの読み出し期間となっており、期間T7はDOL（Digital Overlap）のための期間となっている。
例えば期間T1前の時刻t1において垂直駆動部２２は、選択トランジスタ１０７およびリセットトランジスタ１０５をオン状態とする。このとき、転送トランジスタ１０３、転送トランジスタ１６２、および転送トランジスタ１０４はオフ状態となっている。
続く時刻t2では、垂直駆動部２２は転送トランジスタ１０３をオン状態とすることで、FD１０１とノード３２１とを電気的に接続させる。
これにより、FD１０１およびノード３２１に蓄積されている電荷が排出され、これらのFD１０１とノード３２１がリセットされる。
FD１０１とノード３２１が接続されている状態は、FD１０１とノード３２１が接続されていない状態と比較して、電荷の電圧信号への変換効率が低い変換効率低の状態である。照度中に対応する画素信号の読み出しは、変換効率低の状態で行われる。
時刻t3では、垂直駆動部２２は転送トランジスタ１０３およびリセットトランジスタ１０５をオフ状態とし、その後、時刻t4では、垂直駆動部２２は転送トランジスタ１０３を再びオン状態とする。
これにより、FD１０１とノード３２１が接続された変換効率低の状態で、FD１０１およびノード３２１に保持されている電荷に応じた電圧信号が、増幅トランジスタ１０６から選択トランジスタ１０７および垂直信号線２７を介してカラム処理部２３に供給される。
カラム処理部２３は、このようにして増幅トランジスタ１０６から供給された信号に対してAD変換処理等の信号処理を行って、照度中に対応するリセットレベルを求める。
また、時刻t5では、垂直駆動部２２は転送トランジスタ１０３をオフ状態とする。
これにより、FD１０１とノード３２１とが電気的に分離され、変換効率低の状態よりも変換効率が高い変換効率高の状態となる。照度低に対応する画素信号の読み出しは、変換効率高の状態で行われる。
この状態で、FD１０１に保持されている電荷に応じた電圧信号が、増幅トランジスタ１０６から選択トランジスタ１０７および垂直信号線２７を介してカラム処理部２３に供給される。カラム処理部２３は、このようにして増幅トランジスタ１０６から供給された信号に対してAD変換処理等の信号処理を行って、照度低に対応するリセットレベルを得る。
時刻t6において垂直駆動部２２は、転送トランジスタ１６２をオン状態とする。
PD１９１では光電変換が行われ、その結果得られた電荷が蓄積されている。転送トランジスタ１６２がオン状態とされると、PD１９１に蓄積されている電荷が転送トランジスタ１６２を介してFD１０１へと転送され、保持される。
この場合、FD１０１とノード３２１とが電気的に分離されている、つまり接続されていない状態であるので、変換効率は変換効率高の状態となっている。
時刻t7では、垂直駆動部２２は転送トランジスタ１６２をオフ状態とし、PD１９１からFD１０１への電荷の転送を終了する。
この状態で、FD１０１に保持されている電荷に応じた電圧信号が、増幅トランジスタ１０６から選択トランジスタ１０７および垂直信号線２７を介してカラム処理部２３に供給される。カラム処理部２３は、このようにして増幅トランジスタ１０６から供給された信号に対してAD変換処理等の信号処理を行って、照度低に対応する信号レベルを求める。
さらにカラム処理部２３は、照度低に対応する信号レベルとリセットレベルとの差分を求めることで、照度低に対応する画素信号を求め、信号処理部２８に供給する。なお、信号レベルとリセットレベルとの差分の計算は、信号処理部２８で行われてもよい。
時刻t8において、垂直駆動部２２は、転送トランジスタ１６２をオン状態として、さらにPD１９１からFD１０１へと電荷を転送させるとともに、転送トランジスタ１０３をオン状態とし、再び変換効率低の状態とする。この場合、PD１９１から転送された電荷は、FD１０１およびノード３２１に蓄積される。
時刻t9では、垂直駆動部２２は転送トランジスタ１６２をオフ状態とし、PD１９１からFD１０１への電荷の転送を終了する。
この状態で、FD１０１およびノード３２１に保持されている電荷に応じた電圧信号が、増幅トランジスタ１０６から選択トランジスタ１０７および垂直信号線２７を介してカラム処理部２３に供給される。
カラム処理部２３は、このようにして増幅トランジスタ１０６から供給された信号に対してAD変換処理等の信号処理を行って、照度中に対応する信号レベルを求める。さらにカラム処理部２３は、照度中に対応する信号レベルとリセットレベルとの差分を求めることで照度中に対応する画素信号を求め、信号処理部２８に供給する。
以上のような照度低および照度中に対応する画素信号を得るための駆動はCDS駆動となる。
続いて、時刻t10において垂直駆動部２２は、転送トランジスタ１０４をオン状態とする。
PD９２では光電変換が行われ、その結果得られた電荷がPD９２およびキャパシタ２０１に蓄積されている。転送トランジスタ１０４がオン状態とされると、PD９２およびキャパシタ２０１に蓄積されている電荷が転送トランジスタ１０４を介してノード３２１（FD１０１）へと転送され、保持される。
この場合、PD９２、キャパシタ２０１、FD１０１、およびノード３２１が電気的に接続されており、変換効率は変換効率低の状態よりも、さらに低い状態となっている。照度高に対応する画素信号の読み出しは、このような変換効率低よりも変換効率が低い状態で行われる。
すなわち、このような状態で、FD１０１やノード３２１、キャパシタ２０１に保持されている電荷に応じた電圧信号が、増幅トランジスタ１０６から選択トランジスタ１０７および垂直信号線２７を介してカラム処理部２３に供給される。
カラム処理部２３は、このようにして増幅トランジスタ１０６から供給された信号に対してAD変換処理等の信号処理を行って、照度高に対応する信号レベルを求める。
時刻t11では、垂直駆動部２２は選択トランジスタ１０７をオフさせて、一旦、単位画素６２を非選択状態、すなわち垂直信号線２７へと信号が出力されない状態とするとともに、リセットトランジスタ１０５をオン状態としてリセットを行う。
この場合、PD９２、キャパシタ２０１、FD１０１、およびノード３２１に蓄積されている電荷が排出され、それらのPD９２、キャパシタ２０１、FD１０１、およびノード３２１がリセットされる。
時刻t12において、垂直駆動部２２は再び選択トランジスタ１０７をオン状態として単位画素６２を選択状態とするとともに、転送トランジスタ１０４をオフ状態とし、PD９２およびキャパシタ２０１と、ノード３２１とを電気的に切り離す。
そして時刻t13において、垂直駆動部２２はリセットトランジスタ１０５をオフ状態とし、リセットを終了する。
時刻t14において、垂直駆動部２２は転送トランジスタ１０４をオン状態とし、PD９２、キャパシタ２０１、FD１０１、およびノード３２１が電気的に接続された状態とする。
このような状態でFD１０１やノード３２１、キャパシタ２０１に保持されている電荷に応じた電圧信号が、増幅トランジスタ１０６から選択トランジスタ１０７および垂直信号線２７を介してカラム処理部２３に供給される。
カラム処理部２３は、このようにして増幅トランジスタ１０６から供給された信号に対してAD変換処理等の信号処理を行って、照度高に対応するリセットレベルを求める。さらにカラム処理部２３は、照度高に対応する信号レベルとリセットレベルとの差分を求めることで照度高に対応する画素信号を求め、信号処理部２８に供給する。以上のような照度高に対応する画素信号を得るための駆動はDDS駆動となる。
信号処理部２８は、以上のようにしてカラム処理部２３から供給された、各単位画素６２についての照度低、照度中、および照度高のそれぞれの画素信号に基づいて、１つの画像の画像信号を生成し、後段に出力する。
時刻t15において、垂直駆動部２２は転送トランジスタ１０４をオフ状態とし、PD９２やキャパシタ２０１と、ノード３２１とが電気的に切り離された状態とする。
続く時刻t16では、垂直駆動部２２は選択トランジスタ１０７をオフ状態とし、単位画素６２を非選択状態とする。さらに時刻t17では、垂直駆動部２２はリセットトランジスタ１０５をオン状態とし、FD１０１およびノード３２１をリセットさせる。
このとき、時刻t15以降（期間T7）において、カラム処理部２３が単位画素６２から信号、すなわちFD１０１等に蓄積された電荷に応じた信号を読み出し、信号処理部２８において、読み出した信号に基づき、例えばDOLと呼ばれる方式で画像信号を生成してもよい。
以上のような駆動を行うことで、CMOSイメージセンサ１１は、各照度に応じた複数の画素信号に基づいて、ダイナミックレンジの広い１つの画像を生成することができる。
なお、ここでは単位画素６２が図９に示した構成である場合について説明したが、単位画素６２が図１０に示した構成である場合においても図１１に示した例と同様の駆動となる。この場合、例えば時刻t6や時刻t8では、垂直駆動部２２は転送トランジスタ１０２－１乃至転送トランジスタ１０２－４を同時にオン状態とする。
〈電子機器への適用例〉
なお、本技術は、固体撮像装置への適用に限られるものではない。すなわち、本技術はデジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図１２は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図１２の撮像装置４０１は、レンズ群などからなる光学部４１１、図１のCMOSイメージセンサ１１の構成が採用される固体撮像装置（撮像デバイス）４１２、およびカメラ信号処理回路であるDSP（Digital Signal Processor）回路４１３を備える。
また、撮像装置４０１は、フレームメモリ４１４、表示部４１５、記録部４１６、操作部４１７、および電源部４１８も備える。DSP回路４１３、フレームメモリ４１４、表示部４１５、記録部４１６、操作部４１７、および電源部４１８は、バスライン４１９を介して相互に接続されている。
光学部４１１は、被写体からの入射光（像光）を取り込んで固体撮像装置４１２の撮像面上に結像する。固体撮像装置４１２は、光学部４１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示部４１５は、例えばLCD（Liquid Crystal Display）や有機EL（Electro Luminescence）ディスプレイ等の薄型ディスプレイで構成され、固体撮像装置４１２で撮像された動画または静止画を表示する。記録部４１６は、固体撮像装置４１２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部４１７は、ユーザによる操作の下に、撮像装置４０１が持つ様々な機能について操作指令を発する。電源部４１８は、DSP回路４１３、フレームメモリ４１４、表示部４１５、記録部４１６、および操作部４１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
〈イメージセンサの使用例〉
図１３は、上述のCMOSイメージセンサ１１の使用例を示す図である。
上述のCMOSイメージセンサ１１は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
〈移動体への応用例〉
このように、本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１５は、撮像部１２０３１の設置位置の例を示す図である。
図１５では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、例えば図１に示したCMOSイメージセンサ１１を撮像部１２０３１として用いることができ、ダイナミックレンジの広い画像を得ることができる。
なお、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
また、本技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
さらに、本技術は、以下の構成とすることも可能である。
（１）
複数の単位画素が設けられた画素アレイ部を有し、
前記単位画素は、
第１の光電変換部と、前記第１の光電変換部へと光を入射させる第１のオンチップレンズとを有する小画素と、
複数の領域に分割された第２の光電変換部と、前記第１のオンチップレンズよりも、より多くの光を集光可能であり、前記第２の光電変換部へと光を入射させる第２のオンチップレンズとを有する大画素と
を備える
固体撮像装置。
（２）
前記第２の光電変換部は、P型不純物領域により前記複数の領域に分割されている
（１）に記載の固体撮像装置。
（３）
前記第２の光電変換部は、N型不純物領域により前記複数の領域に分割されている
（１）に記載の固体撮像装置。
（４）
前記第２の光電変換部は、絶縁体により前記複数の領域に分割されている
（１）に記載の固体撮像装置。
（５）
前記複数の領域で得られた電荷を転送する複数の転送ゲートをさらに有する
（１）乃至（４）の何れか一項に記載の固体撮像装置。
（６）
前記第１の光電変換部に接続された第１のキャパシタをさらに有する
（１）乃至（５）の何れか一項に記載の固体撮像装置。
（７）
前記第１のキャパシタはMIMである
（６）に記載の固体撮像装置。
（８）
前記第１の光電変換部または前記第２の光電変換部から転送された電荷を保持する電荷保持部と、
前記電荷保持部に接続された第２のキャパシタと
をさらに有する（１）乃至（７）の何れか一項に記載の固体撮像装置。
（９）
前記第２のキャパシタはMIMである
（８）に記載の固体撮像装置。
（１０）
前記第１の光電変換部または前記第２の光電変換部から転送された電荷を保持する電荷保持部と、
前記電荷保持部に保持されている電荷に応じた信号を出力する、並列接続された複数の増幅トランジスタと
をさらに有する（１）乃至（９）の何れか一項に記載の固体撮像装置。
（１１）
複数の単位画素が設けられた画素アレイ部を有し、
前記単位画素は、
第１の光電変換部と、前記第１の光電変換部へと光を入射させる第１のオンチップレンズとを有する小画素と、
複数の領域に分割された第２の光電変換部と、前記第１のオンチップレンズよりも、より多くの光を集光可能であり、前記第２の光電変換部へと光を入射させる第２のオンチップレンズとを有する大画素と
を備える固体撮像装置を有する
電子機器。
１１ CMOSイメージセンサ， ２１ 画素アレイ部， ２２ 垂直駆動部， ２３ カラム処理部， ２８ 信号処理部， ６２ 単位画素， ７１ 大画素， ７２ 小画素， ８１ オンチップレンズ， ８２ オンチップレンズ， ８３ P型不純物領域， ９３ａ乃至９３ｄ，９３ PD， １３１ 絶縁体， １６１ａ乃至PD１６１ｄ，１６１ PD， ２６１ キャパシタ， ２９１ キャパシタ

Claims (11)

  1. 複数の単位画素が設けられた画素アレイ部を有し、
    前記単位画素は、
    第１の光電変換部と、前記第１の光電変換部へと光を入射させる第１のオンチップレンズとを有する小画素と、
    複数の領域に分割された第２の光電変換部と、前記第１のオンチップレンズよりも、より多くの光を集光可能であり、前記第２の光電変換部へと光を入射させる第２のオンチップレンズとを有する大画素と
    を備える
    固体撮像装置。
  2. 前記第２の光電変換部は、P型不純物領域により前記複数の領域に分割されている
    請求項１に記載の固体撮像装置。
  3. 前記第２の光電変換部は、N型不純物領域により前記複数の領域に分割されている
    請求項１に記載の固体撮像装置。
  4. 前記第２の光電変換部は、絶縁体により前記複数の領域に分割されている
    請求項１に記載の固体撮像装置。
  5. 前記複数の領域で得られた電荷を転送する複数の転送ゲートをさらに有する
    請求項１に記載の固体撮像装置。
  6. 前記第１の光電変換部に接続された第１のキャパシタをさらに有する
    請求項１に記載の固体撮像装置。
  7. 前記第１のキャパシタはMIMである
    請求項６に記載の固体撮像装置。
  8. 前記第１の光電変換部または前記第２の光電変換部から転送された電荷を保持する電荷保持部と、
    前記電荷保持部に接続された第２のキャパシタと
    をさらに有する請求項１に記載の固体撮像装置。
  9. 前記第２のキャパシタはMIMである
    請求項８に記載の固体撮像装置。
  10. 前記第１の光電変換部または前記第２の光電変換部から転送された電荷を保持する電荷保持部と、
    前記電荷保持部に保持されている電荷に応じた信号を出力する、並列接続された複数の増幅トランジスタと
    をさらに有する請求項１に記載の固体撮像装置。
  11. 複数の単位画素が設けられた画素アレイ部を有し、
    前記単位画素は、
    第１の光電変換部と、前記第１の光電変換部へと光を入射させる第１のオンチップレンズとを有する小画素と、
    複数の領域に分割された第２の光電変換部と、前記第１のオンチップレンズよりも、より多くの光を集光可能であり、前記第２の光電変換部へと光を入射させる第２のオンチップレンズとを有する大画素と
    を備える固体撮像装置を有する
    電子機器。
JP2021051073A 2021-03-25 2021-03-25 固体撮像装置および電子機器 Pending JP2022149093A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021051073A JP2022149093A (ja) 2021-03-25 2021-03-25 固体撮像装置および電子機器
PCT/JP2022/001917 WO2022201802A1 (ja) 2021-03-25 2022-01-20 固体撮像装置および電子機器
US18/550,738 US20240162254A1 (en) 2021-03-25 2022-01-20 Solid-state imaging device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021051073A JP2022149093A (ja) 2021-03-25 2021-03-25 固体撮像装置および電子機器

Publications (1)

Publication Number Publication Date
JP2022149093A true JP2022149093A (ja) 2022-10-06

Family

ID=83395352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021051073A Pending JP2022149093A (ja) 2021-03-25 2021-03-25 固体撮像装置および電子機器

Country Status (3)

Country Link
US (1) US20240162254A1 (ja)
JP (1) JP2022149093A (ja)
WO (1) WO2022201802A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183064A (ja) * 2013-03-18 2014-09-29 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2016005068A (ja) * 2014-06-16 2016-01-12 ソニー株式会社 固体撮像装置および電子機器
CN110649050B (zh) * 2014-12-18 2022-11-18 索尼公司 固态图像传感器、成像装置和电子设备
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
CN115763508B (zh) * 2016-10-28 2024-03-19 索尼公司 光检测装置

Also Published As

Publication number Publication date
US20240162254A1 (en) 2024-05-16
WO2022201802A1 (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
US11082649B2 (en) Solid-state imaging device with pixels having an in-pixel capacitance
US11336860B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus
JP7370413B2 (ja) 固体撮像装置、及び電子機器
CN116962905A (zh) 固态成像装置和电子设备
WO2020045121A1 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
US10880506B2 (en) Solid-state imaging device, electronic apparatus, and driving method
WO2017163890A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
CN110235432B (zh) 固态成像装置及其驱动方法
JP2020156070A (ja) 固体撮像装置、電子機器、および、固体撮像装置の制御方法
WO2020085085A1 (ja) 固体撮像装置
US20220013557A1 (en) Solid-state imaging device and electronic apparatus
WO2019193801A1 (ja) 固体撮像素子、電子機器および固体撮像素子の制御方法
WO2018139187A1 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
WO2020183809A1 (ja) 固体撮像装置、電子機器、および、固体撮像装置の制御方法
WO2022201802A1 (ja) 固体撮像装置および電子機器
WO2022244328A1 (ja) 固体撮像装置および電子機器
KR20220100568A (ko) 촬상 장치
WO2022172642A1 (ja) 固体撮像素子および撮像方法、並びに電子機器
WO2022201898A1 (ja) 撮像素子および撮像装置
US11438534B2 (en) Solid-state imaging device and electronic apparatus
WO2021157263A1 (ja) 撮像装置及び電子機器
WO2023080000A1 (ja) 撮像素子、電子機器
WO2021145257A1 (ja) 撮像装置及び電子機器
WO2023100640A1 (ja) 半導体装置および信号処理方法、並びにプログラム
WO2023032416A1 (ja) 撮像装置