KR20220100568A - 촬상 장치 - Google Patents

촬상 장치 Download PDF

Info

Publication number
KR20220100568A
KR20220100568A KR1020227003840A KR20227003840A KR20220100568A KR 20220100568 A KR20220100568 A KR 20220100568A KR 1020227003840 A KR1020227003840 A KR 1020227003840A KR 20227003840 A KR20227003840 A KR 20227003840A KR 20220100568 A KR20220100568 A KR 20220100568A
Authority
KR
South Korea
Prior art keywords
charge
unit
photoelectric conversion
imaging device
semiconductor substrate
Prior art date
Application number
KR1020227003840A
Other languages
English (en)
Inventor
유 시이하라
타카시 마치다
유스케 오이케
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20220100568A publication Critical patent/KR20220100568A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

[과제]
보다 큰 포화 전하량을 가짐과 함께, 감도를 향상시키는 것이 가능한 촬상 장치를 제공한다.
[해결 수단]
본 개시의 한 실시 형태의 촬상 장치는, 제1 면과, 제1 면과 반대측의 제2 면을 포함하는, 제1 도전형의 제1 반도체 기판과, 제1 반도체 기판의 제1 면측에 매설되고, 수광량에 응한 전하를 광전 변환에 의해 생성하는, 제2 도전형의 광전 변환부와, 제1 반도체 기판의 제2 면측에 병렬로 매설되고, 광전 변환부에서 생성된 전하를 축적하는, 제2 도전형의 제1 전하 축적부 및 제2 전하 축적부와, 전하를 광전 변환부로부터 제1 전하 축적부에 전송하는 제1 전하 전송부와, 전하를 광전 변환부로부터 제2 전하 축적부에 전송하는 제2 전하 전송부를 구비한다.

Description

촬상 장치
[우선권 주장]
본 출원은 2019년 11월 15일 출원된 JP2019-207287를 우선권으로 주장하며 그 전체 내용은 여기에 참고로 원용된다.
본 개시는, 광전 변환을 행함으로써 촬상을 행하는 촬상 장치에 관한 것이다.
지금까지, 광전 변환부와 플로팅 디퓨전 사이에 전하 유지부(메모리부)를 마련함으로써 글로벌 셔터를 실현한 고체 촬상 소자가 제안되어 있다. 예를 들면, 특허 문헌 1에서는, 단위 화소에 2개의 유지부를 마련하고, 노광 기간 중에 광전 변환부로부터 유지부에의 전하의 전송을 각각 유지부에 대해 복수회 행함으로써, 장시간의 신호 전하의 축적을 실현한 촬상 장치가 개시되어 있다. 예를 들면, 특허 문헌 2에서는, 1개의 광전 변환부에 대해 2개 이상의 전하 축적부를 마련하고, 다른 노광 시간에서의 전하의 전송을 반복하여 행함으로써 고 다이내믹 레인지 화상의 촬상을 실현한 촬상 소자가 개시되어 있다.
특허 문헌 1: 특개2017-220896호 공보 특허 문헌 2: 특개2016-574723호 공보
그런데, 촬상 장치에서는, 보다 큰 포화 전하량 및 감도의 향상이 요구되고 있다.
보다 큰 포화 전하량을 가짐과 함께, 감도를 향상시키는 것이 가능한 촬상 장치를 제공하는 것이 바람직하다.
본 개시의 한 실시 형태로서의 촬상 장치는, 제1 면과, 제1 면과 반대측의 제2 면을 포함하는, 제1 도전형의 제1 반도체 기판과, 제1 반도체 기판의 제1 면측에 매설되고, 수광량에 응한 전하를 광전 변환에 의해 생성하는, 제2 도전형의 광전 변환부와, 제1 반도체 기판의 제2 면측에 병렬로 매설되고, 광전 변환부에서 생성된 전하를 축적하는, 제2 도전형의 제1 전하 축적부 및 제2 전하 축적부와, 전하를 광전 변환부로부터 제1 전하 축적부에 전송하는 제1 전하 전송부와, 전하를 광전 변환부로부터 제2 전하 축적부에 전송하는 제2 전하 전송부를 구비한 것이다.
본 개시의 한 실시 형태로서의 촬상 장치에서는, 1개의 광전 변환부에 대해 2개의 전하 축적부(제1 전하 축적부 및 제2 전하 축적부)를 마련하고, 광전 변환부를 반도체 기판의 제1 면측에 배치하고, 2개의 전하 축적부를 반도체 기판의 제2 면측에 배치하도록 하였다. 이에 의해, 센서 화소 내에서의 광전 변환부 및 2개의 전하 축적부의 면적이 확대한다.
도 1A는 본 개시의 제1 실시의 형태에 관한 촬상 장치의 기능의 구성례를 도시하는 블록도.
도 1B는 제1 실시의 형태의 제1 변형례로서의 촬상 장치의 기능의 구성례를 도시하는 블록도.
도 1C는 제1 실시의 형태의 제2 변형례로서의 촬상 장치의 기능의 구성례를 도시하는 블록도.
도 2는 도 1A에 도시한 촬상 장치의 구성의 한 예를 도시하는 단면 모식도.
도 3은 도 1A에 도시한 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 4는 도 1A에 도시한 촬상 장치의 회로 구성을 도시하는 회로도.
도 5는 도 1A에 도시한 촬상 장치의 한 동작례를 도시하는 타이밍도.
도 6은 본 개시의 제2 실시의 형태에 관한 촬상 장치의 구성의 한 예를 도시하는 단면 모식도.
도 7은 도 6에 도시한 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 8은 본 개시의 변형례 1에 관한 촬상 장치의 구성의 한 예를 도시하는 단면 모식도.
도 9는 도 8에 도시한 촬상 장치에서의 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 10은 본 개시의 변형례 2에 관한 촬상 장치의 구성의 한 예를 도시하는 단면 모식도.
도 11은 도 10에 도시한 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 12는 도 10에 도시한 촬상 장치의 회로 구성을 도시하는 회로도.
도 13은 도 10에 도시한 촬상 장치의 한 동작례를 도시하는 타이밍도.
도 14는 본 개시의 변형례 3에 관한 촬상 장치의 구성의 한 예를 도시하는 단면 모식도.
도 15는 도 14에 도시한 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 16은 본 개시의 변형례 4에 관한 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 17은 도 16에 도시한 촬상 장치의 회로 구성을 도시하는 회로도.
도 18은 도 16에 도시한 촬상 장치의 한 동작례를 도시하는 타이밍도.
도 19는 본 개시의 변형례 4에 관한 촬상 장치의 구성의 다른 예를 도시하는 단면 모식도.
도 20은 도 19에 도시한 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 21은 본 개시의 변형례 5에 관한 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 22는 도 21에 도시한 촬상 장치의 회로 구성을 도시하는 회로도.
도 23은 도 21에 도시한 촬상 장치의 한 동작례를 도시하는 타이밍도.
도 24는 본 개시의 변형례 6에 관한 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 25는 도 24에 도시한 촬상 장치의 회로 구성을 도시하는 회로도.
도 26은 본 개시의 변형례 7에 관한 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 27은 본 개시의 변형례 8에 관한 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 28은 도 26 등에 도시한 촬상 장치의 회로 구성을 도시하는 회로도.
도 29는 도 26 등에 도시한 촬상 장치의 한 동작례를 도시하는 타이밍도.
도 30은 본 개시의 변형례 9에 관한 촬상 장치에서의 센서 화소의 구성의 한 예를 도시하는 평면 모식도.
도 31은 도 30에 도시한 촬상 장치의 회로 구성을 도시하는 회로도.
도 32는 본 개시의 변형례 9에 관한 촬상 장치에서의 센서 화소의 구성의 다른 예를 도시하는 평면 모식도.
도 33은 도 32에 도시한 촬상 장치의 회로 구성을 도시하는 회로도.
도 34는 전자 기기(카메라)의 전체 구성례를 도시하는 개략도.
도 35는 전자 기기(거리 측정 장치)의 전체 구성례를 도시하는 개략도.
도 36은 도 35에 도시한 거리 측정 장치의 센서부에서의 회로 구성을 도시하는 회로도.
도 37은 도 35에 도시한 거리 측정 장치의 한 동작례를 도시하는 타이밍도.
도 38은 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 39는 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
이하, 본 개시에서의 한 실시 형태에 관해, 도면을 참조하여 상세히 설명한다. 이하의 설명은 본 개시의 한 구체례로서, 본 개시는 이하의 상태로 한정되는 것이 아니다. 또한, 본 개시는, 각 도면에 도시하는 각 구성 요소의 배치나 치수, 치수비 등에 관해서도, 그들로 한정되는 것이 아니다. 또한, 설명하는 순서는, 하기와 같다.
1. 제1 실시의 형태
(반도체 기판 내에서 1개의 광전 변환부와 2개의 전하 축적부가 적층된 반도체 장치의 예)
1-1. 촬상 장치의 개략 구성
1-2. 촬상 장치의 구체적인 구성
1-3. 촬상 장치의 동작
1-4. 작용·효과
2. 제2 실시의 형태
(전송 트랜지스터를 제외하는 화소 트랜지스터를 다른 기판에 형성하고, 적층한 반도체 장치의 예)
3. 변형례
3-1. 변형례 1(2개의 반도체 기판을 페이스 투 백으로 첩합시킨 예)
3-2. 변형례 2(종형 트랜지스터로 이루어지는 제3 전송 트랜지스터를 마련한 예)
3-3. 변형례 3(제1 전송 트랜지스터를 종형 트랜지스터로서 형성한 예)
3-4. 변형례 4(배출 트랜지스터를 또한 마련한 예)
3-5. 변형례 5(제4 전송 트랜지스터를 또한 마련한 예)
3-6. 변형례 6(이웃하는 센서 화소 사이에서 2개의 FD를 공유한 예)
3-7. 변형례 7(서로 다른 면적의 2개의 MEM을 마련한 예)
3-8. 변형례 8(MEM의 일방을 FD로 형성한 예)
3-9. 변형례 9(1개의 PD에 4개의 MEM을 마련한 예)
4. 적용례
5. 응용례
<1. 제1 실시의 형태>
(1-1. 촬상 장치의 개략 구성)
도 1A는, 본 개시의 제1 실시의 형태에 관한 촬상 장치(100A)의 기능의 구성례를 도시하는 블록도이다.
촬상 장치(100A)는, 예를 들어 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의, 이른바 글로벌 셔터 방식의 이면 조사형 이미지 센서이다. 촬상 장치(100A)는, 피사체로부터의 광을 수광하여 광전 변환하고, 화상 신호를 생성함으로써 화상을 촬상하는 것이다.
글로벌 셔터 방식이란, 기본적으로는 전 화소 동시에 노광을 시작하고, 전 화소 동시에 노광을 종료하는 글로벌 노광을 행하는 방식이다. 여기서, 전 화소란, 화상에 나타나는 부분의 화소의 전부라는 것이고, 더미 화소 등은 제외된다. 또한, 시간차나 화상의 왜곡이 문제가 되지 않을 정도로 충분히 작으면, 전 화소 동시가 아니라, 복수행(예를 들면, 수십행) 단위로 글로벌 노광을 행하면서, 글로벌 노광을 행하는 영역을 이동하는 방식도 글로벌 셔터 방식에 포함된다. 또한, 화상에 나타나는 부분의 화소의 전부가 아니고, 소정 영역의 화소에 대해 글로벌 노광을 행하는 방식도 글로벌 셔터 방식에 포함된다.
이면 조사형 이미지 센서란, 피사체로부터의 광을 수광하여 전기 신호로 변환하는 포토 다이오드 등의 광전 변환부가, 피사체로부터의 광이 입사하는 수광면과, 각 화소를 구동시키는 트랜지스터 등의 배선이 마련된 배선층의 사이에 마련되어 있는 구성의 이미지 센서를 말한다.
촬상 장치(100A)는, 예를 들면, 화소 어레이부(111), 수직 구동부(112), 칼럼 신호 처리부(113), 데이터 격납부(119), 수평 구동부(114), 시스템 제어부(115) 및 신호 처리부(118)를 구비하고 있다.
촬상 장치(100A)에서는, 반도체 기판(10)(후출)상에 화소 어레이부(111)가 형성된다. 수직 구동부(112), 칼럼 신호 처리부(113), 데이터 격납부(119), 수평 구동부(114), 시스템 제어부(115) 및 신호 처리부(118) 등의 주변 회로는, 예를 들면, 화소 어레이부(111)와 같은 반도체 기판(10)상에 형성된다.
화소 어레이부(111)는, 피사체로부터 입사한 광의 양에 응한 전하를 생성하여 축적하는 광전 변환부(11)(후출)를 포함하는 센서 화소(110)를 복수 가진다. 센서 화소(110)는, 도 1에 도시한 바와 같이, 횡방향(행방향) 및 종방향(열방향)의 각각에 배열된다. 화소 어레이부(111)에서는, 행방향으로 일렬로 배열된 센서 화소(110)로 이루어지는 화소행마다, 화소 구동선(116)이 행방향을 따라 배선되고, 열방향으로 일렬로 배열된 센서 화소(110)로 이루어지는 화소 열마다, 수직 신호선(VSL)(117)이 열방향을 따라 배선되어 있다.
수직 구동부(112)는, 시프트 레지스터나 어드레스 디코더 등으로 이루어진다. 수직 구동부(112)는, 복수의 화소 구동선(116)을 통하여 복수의 센서 화소(110)에 대해 신호 등을 각각 공급함에 의해, 화소 어레이부(111)에서의 복수의 센서 화소(110)의 전부를 동시에 구동시키고, 또는 화소행 단위로 구동시킨다.
수직 구동부(112)에 의해 선택 주사된 화소행의 각 단위 화소로부터 출력되는 신호는, VSL(117)의 각각을 통하여 칼럼 신호 처리부(113)에 공급되도록 되어 있다. 칼럼 신호 처리부(113)는, 화소 어레이부(111)의 화소 열마다, 선택행의 각 단위 화소로부터 VSL(117)을 통하여 출력되는 신호에 대해 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 유지하도록 되어 있다.
구체적으로는, 칼럼 신호 처리부(113)는, 예를 들어 시프트 레지스터나 어드레스 디코더 등으로 이루어지고, 노이즈 제거 처리, 상관 이중 샘플링 처리, 아날로그 화소 신호의 A/D(Analog/Digital) 변환 처리 등을 행하여, 디지털 화소 신호를 생성한다. 칼럼 신호 처리부(113)는, 생성한 화소 신호를 신호 처리부(118)에 공급한다.
수평 구동부(114)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 신호 처리부(113)의 화소 열에 대응하는 단위 회로를 순차적으로 선택하도록 되어 있다. 이 수평 구동부(114)에 의한 선택 주사에 의해, 칼럼 신호 처리부(113)에서 단위 회로마다 신호 처리된 화소 신호가 순차적으로 신호 처리부(118)에 출력되도록 되어 있다.
시스템 제어부(115)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등으로 이루어진다. 시스템 제어부(115)는, 타이밍 제너레이터에서 생성된 타이밍 신호에 의거하여, 수직 구동부(112), 칼럼 신호 처리부(113), 및 수평 구동부(114)의 구동 제어를 행하는 것이다.
신호 처리부(118)는, 필요에 응하여 데이터 격납부(119)에 데이터를 일시적으로 격납하면서, 칼럼 신호 처리부(113)로부터 공급된 화소 신호에 대해 연산 처리 등의 신호 처리를 행하여, 각 화소 신호로 이루어지는 화상 신호를 출력하는 것이다.
데이터 격납부(119)는, 신호 처리부(118)에서의 신호 처리에 있어서, 그 신호 처리에 필요한 데이터를 일시적으로 격납하도록 되어 있다.
또한, 본 개시의 촬상 장치는 도 1A에 도시한 촬상 장치(100A)로 한정되는 것이 아니고, 예를 들어 도 1B에 도시한 촬상 장치(100B)나 도 1C에 도시한 촬상 장치(100C)와 같은 구성을 가지고 있어도 좋다. 도 1B는, 본 개시의 제1 실시의 형태에 관한 제1 변형례로서의 촬상 장치(100B)의 기능의 구성례를 도시하는 블록도이다. 도 1C는, 본 개시의 제1 실시의 형태에 관한 제2 변형례로서의 촬상 장치(100C)의 기능의 구성례를 도시하는 블록도이다.
도 1B의 촬상 장치(100B)에서는, 칼럼 신호 처리부(113)와 수평 구동부(114) 사이에 데이터 격납부(119)가 마련되고, 칼럼 신호 처리부(113)로부터 출력되는 화소 신호가, 데이터 격납부(119)를 경유하여 신호 처리부(118)에 공급되도록 되어 있다.
또한, 도 1C의 촬상 장치(100C)는, 칼럼 신호 처리부(113)와 수평 구동부(114) 사이에 데이터 격납부(119)와 신호 처리부(118)를 병렬로 마련하도록 한 것이다. 촬상 장치(100C)에서는, 칼럼 신호 처리부(113)가 화소 어레이부(111)의 열마다, 또는 화소 어레이부(111)의 복수열마다 아날로그 화소 신호를 디지털 화소 신호로 변환하는 A/D 변환을 행하도록 되어 있다.
(1-2. 촬상 장치의 구체적인 구성)
도 2는, 예를 들어 도 1A에 도시한 촬상 장치(100A)에서의 화소 어레이부(111)의 단면 구성의 한 예를 모식적으로 도시한 것이다. 도 3은, 예를 들어 도 1A에 도시한 촬상 장치(100A)의 화소 어레이부(111)의, 예를 들어 도 2에 도시한 Sec1(도 3의 (A)) 및 Sec2(도 3의 (B))에서의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 한 예를 모식적으로 도시한 것이다. 또한, 도 2의 단면도는, 도 3에 도시한 I-I'선 및 Ⅱ-Ⅱ'선에 대응하고 있다. 도 4는, 예를 들어 도 1A에 도시한 촬상 장치(100A)에서의 센서 화소(110)의 회로 구성의 한 예를 도시한 것이고, 도 3에 도시한 센서 화소(1100) 및 센서 화소(1102)의 회로 구성례를 도시하고 있다.
화소 어레이부(111)에서의 센서 화소(110)는, 메모리 유지형의 글로벌 셔터를 실현하고 있다. 본 실시의 형태의 센서 화소(110)는, 1개의 광전 변환부(PD(11)에 대해 2개의 전하 축적부(MEM)(12A, 12B)를 가지고 있고, 반도체 기판(10) 내에서 적층되어 있다. 구체적으로는, 광전 변환부(11)는, 반도체 기판(10)의 제1 면(이면: 면(S1))측에, 전하 축적부(12A, 12B)는, 반도체 기판(10)의 제2 면(표면: 면(S2))측에, 각각 매입 형성되어 있다. 전하 축적부(12A, 12B)는, 도 3에 도시한 I-I'선 방향으로 병렬 배치되어 있다.
본 실시의 형태에서는, 상세는 후술하지만, 도 3에 도시한 Ⅱ-Ⅱ'선 방향에서의 광전 변환부(11) 및 전하 축적부(12A, 12B)의 피치는, 광전 변환부(11)의 피치(W)에 대해 전하 축적부(12A, 12B)는, 개략 반분의 피치(1/2W)로 형성되어 있다. 반도체 기판(10)의 제2 면(면(S2))측에는, 후술하는 화소 트랜지스터가 전하 축적부(12A, 12B)와 마찬가지로, 광전 변환부(11)의 개략 반분의 피치로 일방향(Ⅱ-Ⅱ'선 방향)을 따라, 예를 들면, 이웃하는 2개의 센서 화소에 걸쳐 병렬 배치되어 있다. 이 때문에, 도 3 및 도 4에서는, 각 센서 화소(110)의 구성 요소를 서로 구별하기 위해, 각 센서 화소(110)의 구성 요소의 부호의 말미에 식별 번호(0, 1, 2, 3)를 부여하고 있다. 또한, 예외로서, 전송 트랜지스터(제1 전송 트랜지스터(TRY) 및 제2 트랜지스터(TRG))에 관해서는, 각 센서 화소(110)에 대해 2개씩 마련되어 있기 때문에, 부호의 필두에 식별 번호(0, 1, 2, 3)를 부여하고 있다. 이하에서는, 각 센서 화소(110)의 구성 요소를 서로 구별할 필요가 있는 경우에는, 각 센서 화소(110)의 구성 요소의 부호의 말미 또는 필두에 식별 번호를 부여하지만, 각 센서 화소(110)의 구성 요소를 서로 구별할 필요가 없는 경우에는, 각 센서 화소(110)의 구성 요소의 부호의 말미의 식별 번호를 생략하는 것으로 한다.
우선, 도 4를 참조하여 화소 어레이부(111)에 마련된 센서 화소(110)의 회로(화소 회로)의 구성례에 관해 설명한다. 센서 화소(110)는, 예를 들면, 전원선(VDD1, VDD2)과, 광전 변환부(PD)와, 2개의 전하 축적부(MEM(1), MEM(2))와, 2개의 전하 전압 변환부(플로팅 디퓨전(FD))와, 화소 트랜지스터를 포함하고 있다. 화소 트랜지스터는, 플로팅 디퓨전(FD)으로부터 출력되는 신호의 판독을 행하는 판독 회로를 구성하는 것이고, 예를 들면, 제1 전송 트랜지스터(TRY1, TRY2), 제2 전송 트랜지스터(TRG1, TRG2), 리셋 트랜지스터(RST), 선택 트랜지스터(SEL) 및 증폭 트랜지스터(AMP)를 포함하고 있다.
이 예에서는, 제1 전송 트랜지스터(TRY1, TRY2), 제2 전송 트랜지스터(TRG1, TRG2), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL) 및 리셋 트랜지스터(RST)는, 모두 N형의 MOS 트랜지스터이고, 각 게이트 전극은, 예를 들어 폴리실리콘(polySi)에 의해 형성되어 있다. 이들 제1 전송 트랜지스터(TRY1, TRY2), 제2 전송 트랜지스터(TRG1, TRG2), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL) 및 리셋 트랜지스터(RST)의 각 게이트 전극에는, 구동 신호가 각각 시스템 제어부(115)의 구동 제어에 의거하여 수직 구동부(112) 및 수평 구동부(114)에 의해 공급된다. 구동 신호는, 고레벨의 상태가 액티브 상태(온의 상태)가 되고, 저레벨의 상태가 비액티브 상태(오프의 상태)가 되는 펄스 신호이다.
PD(광전 변환부(11))는, 예를 들어 PN 접합의 포토 다이오드로 이루어지는 광전 변환 소자이고, 피사체로부터의 광을 수광하여, 그 수광량에 응한 전하를 광전 변환에 의해 생성하고, 축적하도록 구성되어 있다. PD는, 상기와 같이 반도체 기판(10)의 제1 면(면(S1))측에 매입 형성되어 있는데, 일부(볼록부(11X))가 제2 면(면(S2))을 향하여 연재되어 있다.
MEM(1)(전하 축적부(12A)), MEM(2)(전하 축적부(12B))는, 각각, PD의 볼록부(11X)와 2개의 FD의 일방(예를 들면, 플로팅 디퓨전(FD)(13)) 사이 및 PD의 볼록부(11X)와 2개의 FD의 타방(예를 들면, 플로팅 디퓨전(FD)(14)) 사이에 마련되어 있고, 글로벌 셔터 기능을 실현하기 위해, PD에서 생성되어 축적된 전하를 2개의 FD에 전송하기까지의 사이, 일시적으로 그 전하를 유지하는 것이다. 이 MEM(1)이 본 개시의 「제1 전하 축적부」의 한 구체례에 상당하고, MEM(2)이 본 개시의 「제2 전하 축적부」의 한 구체례에 상당한다. 또한, 2개의 FD가, 본 개시의 「제1 전하 전압 변환부」 및 「제2 전하 전압 변환부」의 한 구체례에 상당한다.
제1 전송 트랜지스터(TRY1)는 PD의 볼록부(11X)와 MEM(1) 사이에 배치되어 있고, 제2 전송 트랜지스터(TRG1)는 MEM(1)과 일방의 플로팅 디퓨전(FD) 사이에 배치되어 있다. 제1 전송 트랜지스터(TRY2)는 PD의 볼록부(11X)와 MEM(2) 사이에 배치되어 있고, 제2 전송 트랜지스터(TRG2)는 MEM(2)와 타방의 FD 사이에 배치되어 있다. 제1 전송 트랜지스터(TRY1, TRY2)는, 제1 전송 트랜지스터(TRY1, TRY2)의 게이트 전극에 인가되는 구동 신호에 응하여 PD에 축적되어 있는 전하를, 각각, MEM(1), MEM(2)에 전송하도록 구성되어 있다. 제2 전송 트랜지스터(TRG1, TRG2)는, 제2 전송 트랜지스터(TRG1, TRG2)의 게이트 전극에 인가되는 구동 신호에 응하여, MEM(1), MEM(2)에 일시적으로 유지된 전하를 각각에 접속된 FD에 전송하도록 구성되어 있다. 이들 제1 전송 트랜지스터(TRY1) 및 제2 전송 트랜지스터(TYG1)가 본 개시의 「제1 전하 전송부」의 한 구체례에 상당하고, 이들 제1 전송 트랜지스터(TRY2) 및 제2 전송 트랜지스터(TYG2)가 본 개시의 「제2 전하 전송부」의 한 구체례에 상당한다. 센서 화소(110)에서는, 예를 들면, 제1 전송 트랜지스터(TRY1, TRY2)가 오프하고, 제2 전송 트랜지스터(TRG1, TRG2)가 온 하면, MEM(1), MEM(2)에 축적되어 있는 전하가 제2 전송 트랜지스터(TRG1, TRG2)를 통하여, 각각의 FD에 전송되도록 되어 있다.
2개의 FD는, 제1 전송 트랜지스터(TRY1), MEM(1) 및 제2 전송 트랜지스터(TRG1)를 통하여 PD로부터 전송되어 온 전하, 또는 제1 전송 트랜지스터(TRY2), MEM(2) 및 제2 전송 트랜지스터(TRG2)를 통하여 PD로부터 전송되어 온 전하를, 각각, 전기 신호(예를 들면, 전압 신호)로 변환하여 출력하는 부유 확산 영역이다.
본 실시의 형태에서는, 2개의 FD는, 각각, 2개 옆의 센서 화소(110)에 공유되어 있다. 이에 관해, 도 3에 도시한 센서 화소(1100) 및 센서 화소(1102)를 이용하여 설명한다. 센서 화소(1100)의 PD(0)의 캐소드는, 제1 전송 트랜지스터(TRY01, TRY02)의 소스에 각각 전기적으로 접속되어 있고, PD(0)의 애노드는, 기준 전위선(예를 들면, 그라운드)에 전기적으로 접속되어 있다. 제1 전송 트랜지스터(TRY01, TRY02)의 드레인은, 각각, 제2 전송 트랜지스터(TRG01, TRG02)의 소스에 전기적으로 접속되어 있다. 제2 전송 트랜지스터(TRG01)의 드레인은, FD(0)에 전기적으로 접속되고, 제2 전송 트랜지스터(TRG02)의 드레인은, FD(1)에 전기적으로 접속되어 있다. 센서 화소(1102)의 PD(2)의 캐소드는, 제1 전송 트랜지스터(TRY21, TRY22)의 소스에 각각 전기적으로 접속되어 있고, PD(2)의 애노드는, 기준 전위선(예를 들면, 그라운드)에 전기적으로 접속되어 있다. 제1 전송 트랜지스터(TRY21, TRY22)의 드레인은, 각각, 제2 전송 트랜지스터(TRG21, TRG22)의 소스에 전기적으로 접속되어 있다. 제2 전송 트랜지스터(TRG21)의 드레인은, FD(1)에 전기적으로 접속되고, 제2 전송 트랜지스터(TRG02)의 드레인은, FD(2)에 전기적으로 접속되어 있다. 즉, FD(1)는, 센서 화소(1100)와, 센서 화소(1102)에 공유되어 있다. 또한, 도 4에는 도시하고 있지 않지만, FD(0)는, 센서 화소(1100)와, 센서 화소(1102)와는 반대측의 2개 옆의 센서 화소(편의상 센서 화소(1102)라고 칭한다)에 공유되어 있다. FD(2)는, 센서 화소(1101)와, 센서 화소(1100)와는 반대측의 2개 옆의 센서 화소(편의상 센서 화소(1104)라고 칭한다)와 공유되어 있다.
2개의 FD에는, 각각, 리셋 트랜지스터(RST)가 접속됨과 함께, 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)를 통하여 VSL(VSL(117))이 접속되어 있다.
리셋 트랜지스터(RST)는, 전원선(VDD1)에 접속된 드레인과, FD에 접속된 소스를 가지고 있다. 리셋 트랜지스터(RST)는, 그 게이트 전극에 인가되는 구동 신호에 응하여, FD를 초기화, 즉 리셋한다. 예를 들면, 리셋 트랜지스터(RST)가 온 하면, FD의 전위가 전원선(VDD1)의 전압 레벨로 리셋된다. 즉, FD의 초기화가 행해진다.
증폭 트랜지스터(AMP)는, FD의 전위에 응한 전기 신호를 출력한다. 증폭 트랜지스터(AMP)는, 예를 들어 칼럼 신호 처리부(113)에 마련된 정전류원과 소스 팔로워 회로를 구성하고 있다.
선택 트랜지스터(SEL)는, 당해 센서 화소(110)가 선택되었을 때에 온 되고, FD로부터 증폭 트랜지스터(AMP)를 경유한 전기 신호를, VSL(117)을 통하여 칼럼 신호 처리부(113)에 출력하도록 되어 있다.
다음으로, 도 2 및 도 3을 이용하여, 도 1A의 화소 어레이부(111)에 마련된 센서 화소(110)의 단면 구성 및 평면 구성에 관해 설명한다.
센서 화소(110)는, 예를 들어 실리콘(Si) 등의 반도체 재료에 의해 형성된 반도체 기판(10)과, 광전 변환부(11)와, 2개의 전하 축적부(12A, 12B)를 가진다. 반도체 기판(10)은, 예를 들면, 예를 들어 P형(제1 도전형)이고, 광전 변환부(11) 및 전하 축적부(12A, 12B)는 N형(제2 도전형)이다. 광전 변환부(11)는, 반도체 기판(10)의 제1 면(면(S1))측에 매입 형성되어 있고, 2개의 전하 축적부(12A, 12B)는, 예를 들면, 도 3에 도시한 I-I'선 방향을 따라 병렬 배치되고, 반도체 기판(10)의 제2 면(면(S2))측에 매입 형성되어 있다. 즉, 광전 변환부(11)와, 2개의 전하 축적부(12A, 12B)는, 반도체 기판(10) 내에서 적층되어 있다. 구체적으로는, 전하 축적부(12A, 12B)는, 광전 변환부(11)의 볼록부(11X)를 사이에 두고, 예를 들어 I-I'선을 따라 병렬로 매입 형성되어 있다. 광전 변환부(11)에서 생성된 전하는, 전위 구배에 의해 볼록부(11X)를 타고 가서 반도체 기판(40)의 제2 면(면(S2))측에 이동하고, 전하 축적부(12A, 12B)에 배분된다. 즉, 광전 변환부(11)에서 생성된 전하는, 광전 변환부(11)의 볼록부(11X)를 사이에 두고 서로 역방향으로 전송되도록 되어 있다.
또한, 반도체 기판(10)의 제2 면(면(S2))에는, 플로팅 디퓨전(FD)(13, 14), 전원선(VDD)과 접속되는 VDD 콘택트 영역(15A), 전원선(VSS)과 접속되는 VSS 콘택트 영역(15B) 및 VSL과 접속되는 VSL 콘택트 영역(16)이 마련되어 있다.
센서 화소(110)는, 또한, 제2 면(면(S2))측에 화소 트랜지스터로서, 예를 들면, 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2)), 제2 전송 트랜지스터(22B(TRG1), 23B(TRG2)), 리셋 트랜지스터(24)(RST), 선택 트랜지스터(25)(SEL) 및 증폭 트랜지스터(26)(AMP)를 가지고 있다. 이들 제1 전송 트랜지스터(22A, 23A), 제2 전송 트랜지스터(22B, 23B), 리셋 트랜지스터(24), 선택 트랜지스터(25) 및 증폭 트랜지스터(26)는, 전하 축적부(12A, 12B)와 마찬가지로, Ⅱ-Ⅱ'선을 따라, 예를 들면, 이웃하는 2개의 센서 화소에 걸쳐 배치되어 있다.
구체적으로는, 제1 전송 트랜지스터(22A)는, 광전 변환부(11)의 볼록부(11X)와 전하 축적부(12A) 사이에 배치되어 있고, 제2 전송 트랜지스터(22B)는 전하 축적부(12A)와 플로팅 디퓨전(FD)(13) 사이에 배치되어 있다. 제1 전송 트랜지스터(23A)는 광전 변환부(11)의 볼록부(11X)와 전하 축적부(12B) 사이에 배치되어 있고, 제2 전송 트랜지스터(23B)는 전하 축적부(12B)와 플로팅 디퓨전(FD)(14) 사이에 배치되어 있다. 리셋 트랜지스터(24)는, 플로팅 디퓨전(FD)(14)을 사이에 두고 제2 전송 트랜지스터(23B)의 옆에 배치되어 있다. 증폭 트랜지스터(26) 및 선택 트랜지스터(25)는, VDD 콘택트 영역(15A)을 사이에 두고 리셋 트랜지스터(24)의 옆에 이 순서로 배치되어 있다.
본 실시의 형태에서는, 상기와 같이, 전하 축적부(12A, 12B) 및 화소 트랜지스터는, 광전 변환부(11)의 피치(W)의 개략 반분의 피치(1/2W)로 형성되어 있고, 화소 트랜지스터는, 이웃하는 2개의 센서 화소에 걸쳐 배치되어 있다. 구체적으로는, 예를 들면, 도 3에 도시한 바와 같이, 센서 화소(1100)의 화소 트랜지스터(TRY01, TRY02, TRG01, TRG02, RST01, AMP01, SEL01)는, 복수의 센서 화소(110)를 I-I'선 방향으로 2분할한 영역(X1)에서, 센서 화소(1100) 및 센서 화소(1101)에 걸쳐 마련되어 있고, 센서 화소(1101)의 화소 트랜지스터(TRY11, TRY12, TRG11, TRG12, RST11, AMP11, SEL11)는, 복수의 센서 화소(110)를 I-I'선 방향으로 2분할한 영역(X2)에서, 센서 화소(1100) 및 센서 화소(1101)에 걸쳐 마련되어 있다. 또한, 센서 화소(1102)의 화소 트랜지스터(TRY21, TRY22, TRG21, TRG22, RST21, AMP21, SEL21)는, 복수의 센서 화소(110)를 I-I'선 방향으로 2분할한 영역(X1)에서, 센서 화소(1101) 및 센서 화소(1102)에 걸쳐 마련되어 있다. 즉, I-I'선 방향으로 이웃하는 센서 화소(110)의 화소 트랜지스터는, 각각, 1센서 화소분 어긋난 상태에서, 복수의 센서 화소(110)를 I-I'선 방향으로 2분할된 일방의 영역 및 타방의 영역에, 각각, 교대로 배치되어 있다.
반도체 기판(10)과 화소 트랜지스터 사이에는, 예를 들면, 산화물 등으로 이루어지는 절연막(21)이 마련되어 있다. 절연막(21)상에는, 화소 트랜지스터의 게이트 전극 등을 포함하는 배선층(예를 들면, 후술하는 배선층(20), 도 6 참조)이 마련되어 있고, 배선층 내에는, 화소 트랜지스터의 게이트 전극 외에, 예를 들면, 게이트 전극에 구동 신호를 인가하기 위한 배선(M1)이 마련되어 있다. 반도체 기판(10)에는, 또한, 예를 들면, 광전 변환부(11)를 둘러싸는 화소 분리부(17)와, 광전 변환부(11)와 전하 축적부(12A, 12B) 사이를 차광하는 분리막(18)이 마련되어 있다.
화소 분리부(17)는, 이웃하는 센서 화소(110) 사이를 광학적 또한 전기적으로 분리하기 위한 것이고, 반도체 기판(10)의 제1 면(면(S1))으로부터 제2 면(면(S2))을 향하여, 이웃하는 광전 변환부(11) 사이에 마련되어 있다. 화소 분리부(17)에는, 예를 들면, 텅스텐(W) 등의 금속막과, 그 주위에 마련된 산화 규소(SiO2), 산화 하프늄(HfO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 티탄(TiO2) 및 산화 탄탈(Ta2O5) 등의 산화막으로 형성되어 있다. 이에 의해, 인접하는 화소(P)로부터 입사할 우려가 있는 경사 입사광이 금속막에 의해 차광되어 광학적으로 분리됨과 함께, 인접하는 센서 화소 사이가 산화막에 의해 전기적으로 절연된다.
분리막(18)은, 광전 변환부(11)와 전하 축적부(12A, 12B) 사이를 전기적 또한 광학적으로 분리하기 위한 것이다. 분리막(18)은, 예를 들어 화소 분리부(17)와 마찬가지로, 예를 들어 텅스텐(W) 등의 금속막에 의해 형성되고, 그 주위에는, 예를 들어 산화 규소(SiO2) 등의 산화막이 형성되어 있다. 광전 변환부(11)와 전하 축적부(12A, 12B) 사이에 분리막(18)을 마련함에 의해, 전하 축적부(12A, 12B)에의 광의 입사가 억제되고, 노이즈의 발생을 저감할 수 있다. 이에 의해, PLS(Parasitic Light Sensitivity) 특성이 향상한다.
센서 화소(110)는, 또한, 반도체 기판(10)의 제1 면(면(S1))측, 즉, 광입사면측에, 컬러 필터(31) 및 온 칩 렌즈(32)를 가지고 있어도 좋다.
컬러 필터(31)는, 예를 들어 적색 파장역의 광을 투과시키는 적색 필터, 녹색 파장역의 광을 투과시키는 녹색 필터 및 청색 파장역의 광을 투과시키는 청색 필터를 가지고, 예를 들어 화소 어레이부(111) 내에서, 규칙적인 색 배열(예를 들어 베이어 배열)로 마련되어 있다. 컬러 필터(31)의 인접하는 화소 사이에는, 예를 들어 차광부를 마련하도록 해도 좋다.
온 칩 렌즈(32)는, 반도체 기판(10)의 제1 면(면(S1))측으로부터 입사하는 광을 광전 변환부(11)에 집광시키는 것이다. 온 칩 렌즈(32)는 고굴절율 재료를 이용하여 형성되어 있고, 구체적으로는, 예를 들어 산화 실리콘(SiO2)이나 질화 실리콘(SiN) 등의 무기 재료에 의해 형성되어 있다. 이 외에, 에피술피드계 수지, 티에탄 화합물이나 그 수지 등의 고굴절율의 유기 재료를 이용해도 좋다. 온 칩 렌즈(32)의 형상은, 특히 한정되는 것이 아니고, 반구 형상이나 반원통형상 등의 각종 렌즈 형상을 이용할 수 있다. 온 칩 렌즈(32)는, 도 2에 도시한 바와 같이, 센서 화소(110)마다 마련되어 있어도 좋고, 예를 들면, 복수의 센서 화소(110)에 1개의 온 칩 렌즈를 마련하도록 해도 좋다.
(1-3. 촬상 장치의 동작)
도 5는, 촬상 장치(100A)의, 센서 화소(110)를 구동하기 위한 타이밍 차트의 한 예를 도시한 것이다.
본 실시의 형태의 촬상 장치(110A)에서는, PD의 리셋은, 예를 들면, MEM(2)을 경유하여 행해진다. 우선, 제1 전송 트랜지스터(TRY2)가 오프 된 후, 센서 화소(1100)에서 노광이 시작되고, PD에서 전하의 생성 및 축적이 시작된다. 이어서, t1초 후에 제1 전송 트랜지스터(TRY1)가 온 됨으로써, PD로부터 MEM(1)에 전하가 전송된다. 다음으로, 제1 전송 트랜지스터(TRY1)가 오프 된 후, 센서 화소(1100)에서 노광이 시작되고, PD에서 전하의 생성 및 축적이 재개된다. 이어서, t2초 후에 제1 전송 트랜지스터(TRY2)가 온 됨으로써, PD로부터 MEM(2)에 전하가 전송된다. 글로벌 전송 기간 중에는 이들 일련의 구동이 반복해서 행해진다.
글로벌 전송 기간 종료 후, 각각의 MEM(1) 및 MEM(2)에 축적된 전하는, 롤링 판독에 의해 순차적으로, 각각의 FD에 전송되고, 전압 신호로서 VSL에 출력된다. 이때, t1과 t2의 시간차에 의해 2개의 MEM(1) 및 MEM(2)에 의사적인 감도비를 매길 수 있다. 이에 의해, 다른 감도의 신호를 동시에 축적하여 제각기 판독할 수 있다.
(1-4. 작용·효과)
본 실시의 형태의 촬상 장치(100A)에서는, 1개의 PD(광전 변환부(11))에 대해 2개의 MEM(1)(전하 축적부(12A)), MEM(2)(전하 축적부(12B))를 마련하고, PD를 반도체 기판(10)의 제1 면(면(S1))측에, 2개의 MEM(1), MEM(2)을 반도체 기판(10)의 제2 면(면(S2))측에 배치하도록 하였다. 이에 의해, 센서 화소(110) 내에서의 PD 및 2개의 MEM(1), MEM(2)의 면적 효율이 확대한다. 이하, 이에 관해 설명한다.
전술한 바와 같이, 글로벌 셔터를 실현한 이미지 센서에서는, 1개의 광전 변환부(PD)에 대해 2개 이상의 전하 축적부(MEM)를 마련한 구조가 제안되어 있다. 이 이미지 센서에서는, 노광 기간 중에, 각각의 MEM에 대해 복수회의 전하의 전송을 행함으로써 장시간의 전하의 축적, 즉, 고 다이내믹 레인지 화상의 촬상을 실현하고 있다.
그런데, 상기 이미지 센서에서는, 동일 평면상에 PD와 2개의 MEM을 배치하기 때문에, 1화소 내에서의 PD 및 MEM의 면적이 감소한다. 이 때문에, 포화 전하량(Qs), 감도 및 레이아웃의 자유도가 저하된다는 과제가 있다.
이에 대해, 본 실시의 형태에서는, 반도체 기판(10)의 제1 면(면(S1))측에 PD를 매입 형성하고, 반도체 기판(10)의 제2 면(면(S2))측에 2개의 MEM(1), MEM(2)을 매입 형성하도록 하였다. 즉, 1개의 PD와 2개의 MEM(1), MEM(2)을, 반도체 기판(10) 내에서 적층하도록 하였다. 이에 의해, 센서 화소(110) 내에서의 PD 및 2개의 MEM(1), MEM(2)의 면적을 확대하는 것이 가능해진다.
이상에 의해, 본 실시의 형태의 촬상 장치(100A)에서는, 포화 전하량(Qs) 및 감도를 향상시킬 수 있다. 따라서, 보다 큰 포화 전하량을 가짐과 함께, 높은 감도를 갖는 촬상 장치를 제공하는 것이 가능해진다.
덧붙여서, 본 실시의 형태의 촬상 장치(100A)에서는, 레이아웃의 자유도도 향상시키는 것이 가능해진다.
또한, 본 실시의 형태의 촬상 장치(100A)에서는, 반도체 기판(10) 내에서 적층된 PD(광전 변환부(11))와 2개의 MEM(1)(전하 축적부(12A)), MEM(2)(전하 축적부(12B)) 사이에, 차광성을 갖는 분리막(18)을 마련하도록 했기 때문에, PD를 투과한 광의 MEM(1), MEM(2)에의 입사가 저감된다. 따라서, MEM(1), MEM(2)에서의 위신호의 발생을 저감하는 것이 가능해진다.
다음으로, 본 개시의 제2 실시의 형태 및 변형례 1∼9에 관해 설명한다. 이하에서는, 상기 제1 실시의 형태와 같은 구성 요소에 관해서는 동일한 부호를 붙이고, 적절히 그 설명을 생략한다.
<2. 제2 실시의 형태>
도 6은, 본 개시의 제2 실시의 형태에 관한 촬상 장치(100D)에서의 화소 어레이부(111)의 단면 구성의 한 예를 모식적으로 도시한 것이다. 도 7은, 도 6에 도시한 촬상 장치(100D)의 화소 어레이부(111)의, 예를 들면, 도 6에 도시한 Sec2(도 7의 (A)) 및 Sec3(도 7의 (B))에서의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 한 예를 모식적으로 도시한 것이다. 또한, 도 6의 단면도는, 도 7에 도시한 I-I'선 및 Ⅱ-Ⅱ'선에 대응하고 있다.
상기 제1 실시의 형태의 촬상 장치(100A)에서는, 반도체 기판(10)의 제2 면(면(S2))에 화소 트랜지스터, 즉, 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2)), 제2 전송 트랜지스터(22B(TRG1), 23B(TRG2)), 리셋 트랜지스터(24)(RST), 선택 트랜지스터(25)(SEL) 및 증폭 트랜지스터(26)(AMP)를 마련하도록 하였다. 이에 대해, 본 실시의 형태의 촬상 장치(100D)에서는, 상기 화소 트랜지스터 중, 리셋 트랜지스터(24)(RST), 선택 트랜지스터(25)(SEL) 및 증폭 트랜지스터(26)(AMP)를 반도체 기판(10)과는 다른 기판, 예를 들면, 반도체 기판(40)에 마련하고, 이것을, 예를 들어 Cu-Cu 접합에 의해 첩합시키도록 하였다.
구체적으로는, 반도체 기판(10)의 제1 면(면(S1))측에는, 상기 제1 실시의 형태와 마찬가지로 광전 변환부(11)를, 반도체 기판(10)의 제2 면(면(S2))측에는, 전하 축적부(12A, 12B)를, 각각 매입 형성하였다. 반도체 기판(10)의 제2 면(면(S2))에는, 또한, 절연막(21)이 마련되어 있다. 반도체 기판의 제2 면(면(S2))에는, 이 절연막(21)을 통하여, 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2)), 제2 전송 트랜지스터(22B(TRG1), 23B(TRG2))가 마련되어 있다.
반도체 기판(10)의 제2 면(면(S2))상에는, 절연막(21) 및 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2)), 제2 전송 트랜지스터(22B(TRG1), 23B(TRG2))의 게이트 전극 외에, 복수의 배선을 갖는 배선층(20)이 마련되어 있다. 배선층(20)은, 복수의 배선으로서 배선(M1, M2, M3)이 층간 절연막(27)의 막 내에 형성되어 있다. 층간 절연막(27)의 표면에는, 예를 들어 구리(Cu)로 이루어지는 복수의 패드 전극(28)이 노출하고 있다.
반도체 기판(40)은, 예를 들어 실리콘(Si) 등의 반도체 재료에 의해 형성되어 있고, 대향하는 제1 면(표면: 면(S3)) 및 제2 면(이면: 면(S4))을 가지고 있다. 반도체 기판의 제1 면(면(S3))에는, 리셋 트랜지스터(24)(RST), 선택 트랜지스터(25)(SEL) 및 증폭 트랜지스터(26)(AMP)가, 예를 들면, 산화물 등으로 이루어지는 절연막(51)을 통하여 마련되어 있다.
반도체 기판(40)의 제1 면(면(S3))상에는, 절연막(51) 및 리셋 트랜지스터(24)(RST), 선택 트랜지스터(25)(SEL) 및 증폭 트랜지스터(26)(AMP)의 게이트 전극 외에, 복수의 배선을 갖는 배선층(50)이 마련되어 있다. 배선층(50)은, 복수의 배선으로서 배선(M4, M5, M6)이 층간 절연막(52)의 막 내에 형성되어 있다. 층간 절연막(52)의 표면에는, 예를 들어 구리(Cu)로 이루어지는 복수의 패드 전극(53)이 노출하고 있다.
반도체 기판(10)과 반도체 기판(40)은, 반도체 기판(10)의 제2 면(표면: 면(S2))과 반도체 기판(40)의 제1 면(표면: 면(S3))을 대향시키고, 각각의 면상에 마련된 배선층(20) 및 배선층(50)의 표면에 노출한, 복수의 패드 전극(28) 및 패드 전극을 접합함으로써 첩합되어 있다. 즉, 반도체 기판(10)과 반도체 기판(40)은, 이른바 페이스 투 페이스로 첩합되어 있다.
전하 축적부(12A, 12B) 및 화소 트랜지스터는, 상기 제1 실시의 형태와 마찬가지로, 광전 변환부(11)의 피치(W)의 개략 반분의 피치(1/2W)로 형성되어 있다. 또한, 본 실시의 형태에서는, 반도체 기판(10)에 형성된 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2)), 제2 전송 트랜지스터(22B(TRG1), 23B(TRG2))는, 이웃하는 2개의 센서 화소에 걸쳐 병렬 배치되어 있다. 마찬가지로, 반도체 기판(40)에 형성된 리셋 트랜지스터(24)(RST), 선택 트랜지스터(25)(SEL) 및 증폭 트랜지스터(26)(AMP)도 이웃하는 2개의 센서 화소에 걸쳐 병렬 배치되어 있다. 즉, 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2)), 제2 전송 트랜지스터(22B(TRG1), 23B(TRG2))의 면적을 확대할 수 있다. 이에 의해, 전하 축적부(12A, 12B)의 면적을 최대화하는 것이 가능해진다.
이와 같이, 본 실시의 형태의 촬상 장치(100D)에서는, 화소 트랜지스터 중, 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2)), 제2 전송 트랜지스터(22B(TRG1), 23B(TRG2))를 제외하는, 리셋 트랜지스터(24)(RST), 선택 트랜지스터(25)(SEL) 및 증폭 트랜지스터(26)(AMP)를, 다른 기판(반도체 기판(40))에 마련하도록 했기 때문에, 2개의 MEM(1)(전하 축적부(12A)), MEM(2)(12B)의 면적을 더욱 확대하는 것이 가능해진다. 따라서, 상기 제1 실시의 형태의 촬상 장치(100A)와 비교하여, 또한, 포화 전하량(Qs) 및 감도를 향상시키는 것이 가능해진다. 또한, 레이아웃의 자유도도 또한 향상시키는 것이 가능해진다.
<3. 변형례>
(3-1. 변형례 1)
도 8은, 본 개시의 변형례 1에 관한 촬상 장치(100E)에서의 화소 어레이부(111)의 단면 구성의 한 예를 모식적으로 도시한 것이다. 도 9는, 도 8에 도시한 촬상 장치(100D)의 화소 어레이부(111)의, 예를 들면, 도 8에 도시한 Sec2(도 9의 (A)) 및 Sec3(도 9의 (B))에서의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 한 예를 모식적으로 도시한 것이다. 또한, 도 8의 단면도는, 도 9에 도시한 I-I'선 및 Ⅱ-Ⅱ'선에 대응하고 있다.
본 변형례의 촬상 장치(100E)는, 상기 제2 실시의 형태의 촬상 장치(100D)와 마찬가지로, 화소 트랜지스터 중, 리셋 트랜지스터(24)(RST), 선택 트랜지스터(25) (SEL) 및 증폭 트랜지스터(26)(AMP)가, 광전 변환부(11)(PD), 전하 축적부(12A(MEM(1)), 12B(MEM(2))) 및 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2)), 제2 전송 트랜지스터(22B(TRG1), 23B(TRG2))가 마련된 반도체 기판(10)과는 다른 기판(반도체 기판(40))에 마련되어 있다. 화소 트랜지스터 중, 리셋 트랜지스터(24)(RST), 선택 트랜지스터(25)(SEL) 및 증폭 트랜지스터(26)(AMP)는, 상기 제2 실시의 형태와 마찬가지로, 반도체 기판(40)의 제1 면(표면: 면(S3))에 형성되어 있다. 본 변형례의 촬상 장치(100E)에서는, 반도체 기판(10)과 반도체 기판(40)이, 반도체 기판(10)의 제2 면(표면: 면(S2))과 반도체 기판(40)의 제2 면(이면: 면(S4))을 대향시켜서 첩합시킨, 이른바 페이스 투 백으로 첩합되어 있는 점이, 상기 제2 실시의 형태와는 다르다.
촬상 장치(100E)는, 예를 들면, 이하와 같이 하여 형성할 수 있다. 우선, 반도체 기판(10)의 제2 면(면(S2))측에 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2)) 및 제2 전송 트랜지스터(22B(TRG1), 23B(TRG2))의 게이트 전극을 형성한다. 이어서, 상기 게이트 전극을 층간 절연막(27)으로 덮음으로써 배선층(20)을 형성한다. 다음으로, 이 배선층(20)의 표면을 평탄화한 후, 반도체 기판(40)을, 제2 면(면(S4))을 반도체 기판(10)측과의 접합면으로 하여 첩합시키고, 반도체 기판(40)을 박육화한다. 이어서, 반도체 기판의 제1 면(면(S3))에 리셋 트랜지스터(24)(RST), 선택 트랜지스터(25)(SEL) 및 증폭 트랜지스터(26)(AMP) 등을 형성한다. 또한, 반도체 기판(10)과 반도체 기판(40)의 전기적인 접속은, 예를 들면, 관통 배선(54)을 이용하여 행한다. 이에 의해, 도 8에 도시한 촬상 장치(100E)가 완성된다.
이와 같이, 본 변형례에서는, 반도체 기판(10)과 반도체 기판(40)을, 이른바 페이스 투 백으로 첩합시키도록 했기 때문에, 상기 제2 실시의 형태의 촬상 장치(100D)와 비교하여, 예를 들면, 플로팅 디퓨전(FD)의 배선 인회(引回)를 단축할 수 있다. 따라서, 상기 제1, 제2 실시의 형태의 효과에 더하여, FD 변환 효율을 향상시키는 것이 가능해진다.
(3-2. 변형례 2)
도 10은, 본 개시의 변형례 2에 관한 촬상 장치(100F)에서의 화소 어레이부(111)의 단면 구성의 한 예를 모식적으로 도시한 것이다. 도 11은, 도 10에 도시한 촬상 장치(100F)의 화소 어레이부(111)의, 예를 들면, 도 10에 도시한 Sec1(도 11의 (A)) 및 Sec2(도 11의 (B))에서의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 한 예를 모식적으로 도시한 것이다. 또한, 도 10의 단면도는, 도 1에 도시한 I-I'선 및 Ⅱ-Ⅱ'선에 대응하고 있다. 도 12는, 도 10에 도시한 촬상 장치(100F)에서의 센서 화소(110)의 회로 구성의 한 예를 도시한 것이다.
본 변형례의 촬상 장치(100F)에서는, 제1 전송 트랜지스터(22A)(TRY1))와 제1 전송 트랜지스터(23A)(TRY2) 사이에, 이른바 종형의 제3 전송 트랜지스터(TRZ)를 마련한 점이 상기 제2 실시의 형태와는 다르다.
촬상 장치(100F)에서는, 제3 전송 트랜지스터(29)(TRZ)의 게이트 전극(전송 게이트 전극(19A, 19B))이, 반도체 기판(10)의 제1 면(면(S1))측에 매입 형성된 광전 변환부(11)까지 연재되어 있다. 광전 변환부(11)에서 생성된 전하는, 예를 들면, 전송 게이트 전극(19A)을 통하여 전하 축적부(12A)(MEM(1))에, 전송 게이트 전극(19B)을 통하여 전하 축적부(12B)(MEM(2))에 배분되도록 되어 있다. 즉, 광전 변환부(11) 내에, 반도체 기판(10)의 제1 면(면(S1))으로부터 제2 면(면(S2))을 향하여 변화하는 전위 구배를 형성하는 일 없이, 전하의 전송을 행할 수 있도록 된다. 따라서, 광전 변환부(11)의 포텐셜을 보다 깊게 할 수 있기 때문에, 포화 전하량(Qs)을 확대시키는 것이 가능해진다.
또한, 전송 게이트 전극(19A, 19B)은, 예를 들면, 서로를 연결하는 선이, 2개의 전하 축적부(12A(MEM(1)), 12B(MEM(2)))의 배열 방향과 직교하도록 형성되어 있다.
도 13은, 촬상 장치(100F)의, 예를 들어 센서 화소(110)를 구동하기 위한 타이밍 차트의 한 예를 도시한 것이다. 광전 변환부(PD)로부터의 전하의 판독은, 제3 전송 트랜지스터(TRZ)에 의해 행해지기 때문에, 광전 변환부(PD)의 노광 기간은, 제3 전송 트랜지스터(TRZ)의 오프 기간과 동의이다. 따라서, 노광 기간(t2)은, 제3 전송 트랜지스터(TRZ)의 구동 펄스가 완전하게 하강하고 나서 다시 완전히 상승할 때까지의 기간 이상으로 짧게 할 수는 없다.
이와 같이, 본 변형례의 촬상 장치(100F)에서는, 광전 변환부(11)에서 생성된 전하의 전하 축적부(12A, 12B)에의 배분을, 종형 트랜지스터(제3 전송 트랜지스터(29)(TRZ))를 이용하여 행하도록 했기 때문에, 광전 변환부(11)의 포텐셜을 보다 깊게 할 수 있다. 따라서, 상기 제1, 제2 실시의 형태의 효과에 더하여, 포화 전하량(Qs)을 더욱 확대시키는 것이 가능해진다.
(3-3. 변형례 3)
도 14는, 본 개시의 변형례 3에 관한 촬상 장치(100G)에서의 화소 어레이부(111)의 단면 구성의 한 예를 모식적으로 도시한 것이다. 도 15는, 도 14에 도시한 촬상 장치(100G)의 화소 어레이부(111)의, 예를 들면, 도 14에 도시한 Sec1(도 15의 (A)) 및 Sec2(도 15의 (B))에서의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 한 예를 모식적으로 도시한 것이다. 또한, 도 14의 단면도는, 도 15에 도시한 I-I'선 및 Ⅱ-Ⅱ'선에 대응하고 있다.
상기 변형례 2에서는, 제1 전송 트랜지스터(22A)(TRY1))와 제1 전송 트랜지스터(23A)(TRY2) 사이에, 이른바 종형의 제3 전송 트랜지스터(TRZ)를 마련함으로써, 광전 변환부(11)에서 생성된 전하의 전하 축적부(12A, 12B)에의 배분하는 예를 나타냈는데, 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2))가, 이 제3 전송 트랜지스터(TRZ)를 겸하도록 해도 좋다. 본 변형례에서는, 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2))를 종형 트랜지스터로서 형성한 점이, 상기 변형례 2와는 다르다.
촬상 장치(100G)에서는, 제1 전송 트랜지스터(22A)(TRY1)) 및 제1 전송 트랜지스터(23A)(TRY2)의 게이트 전극(전송 게이트 전극(19C(19Ca, 19Cb), 19D(19Da, 19Db))이, 반도체 기판(10)의 제1 면(면(S1))측에 매입 형성된 광전 변환부(11)까지 연재되어 있다.
또한, 본 변형례의 촬상 장치(100G)에서 센서 화소(110)를 구동하기 위한 타이밍 차트는, 상기 제1 실시의 형태(도 5)와 마찬가지이다. 즉, 노광 기간(t1, t2)은, 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2))의 온 간격에 의해 결정된다.
이상, 본 변형례의 촬상 장치(100G)에서는, 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2))를 종형 트랜지스터로서 형성하도록 했기 때문에, 노광 기간(t1, t2)은, 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2))의 온 간격에 의해 결정할 수 있게 된다. 따라서, 상기 제1, 제2 실시의 형태의 효과에 더하여, 포화 전하량(Qs)을 더욱 확대시키면서, 제1 전송 트랜지스터(22A(TRY1), 23A(TRY2))의 각각의 온 간격을 짧게 함으로써, 보다 단시간의 축적으로, 전하를 나누는 것이 가능해진다.
(3-4. 변형례 4)
도 16은, 본 개시의 변형례 4에 관한 촬상 장치(100H)에서의 화소 어레이부(111)의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 한 예를 모식적으로 도시한 것이다. 도 17은, 도 16에 도시한 촬상 장치(100H)에서의 센서 화소(110)의 회로 구성의 한 예를 도시한 것이다. 도 18은, 촬상 장치(100H)의 센서 화소(110)를 구동하기 위한 타이밍 차트의 한 예를 도시한 것이다.
본 변형례의 촬상 장치(100H)에서는, 화소 트랜지스터로서, PD를 초기화, 즉, 리셋하는 배출 트랜지스터(OFG)(배출 트랜지스터(33))를 또한 마련한 점이 상기 제2 실시의 형태와는 다르다. 또한, PD를 리셋한다는 것은, PD를 공핍화한다는 의미이다.
배출 트랜지스터(OFG)는, 제1 전송 트랜지스터(TRY1)와 제1 전송 트랜지스터(TRY2) 사이에 마련되고, 예를 들어 전원선(VDD)에 접속된 드레인과, 제1 전송 트랜지스터(TRY1, TRY2)와 접속된 소스를 가지고 있다. 배출 트랜지스터(OFG)는, 그 게이트 전극에 인가되는 구동 신호에 응하여 PD를 리셋한다.
이와 같이, 본 변형례의 촬상 장치(100H)에서는, PD를 리셋하는 배출 트랜지스터(OFG)를 마련하도록 했기 때문에, MEM(1), MEM(2)을 경유하지 않고 PD를 리셋하는 것이 가능해진다. 따라서, 상기 제1, 제2 실시의 형태의 효과에 더하여, 2개의 MEM(1), MEM(2)이 전하 축적한 상태에서의 파이프 라인 노광이 가능해진다.
또한, 본 변형례의 촬상 장치(100H)에서는, 글로벌 전송 기간 이외에서는, 배출 트랜지스터(OFG)를 온으로 해 둠에 의해, PD로부터 넘친 전하가 MEM(1), MEM(2)에 블루밍하지 않고 선택적으로 배출 트랜지스터(OFG)의 드레인에 버려지게 된다. 따라서, 의신호(擬信號)의 발생을 저감하는 것이 가능해진다.
또한, 본 변형례의 촬상 장치(100H)에서는, 상기 변형례 2와 같이, 종형 트랜지스터에 의해 형성된 제3 전송 트랜지스터(TRZ)를 형성해도 좋고, 또는, 변형례 3과 같이, 제1 전송 트랜지스터(TRY1, TRY2)를 종형으로 형성하도록 해도 좋다. 예를 들면, 제1 전송 트랜지스터(TRY1, TRY2)를 종형으로 형성하는 경우에는, 예를 들면, 도 19 및 도 20에 도시한 바와 같이, 배출 트랜지스터(OFG)도, 제1 전송 트랜지스터(TRY1, TRY2)와 마찬가지로, 종형 트랜지스터로서 PD까지 달하는 배출 게이트 전극(19E)을 형성한다.
(3-5. 변형례 5)
도 21은, 본 개시의 변형례 5에 관한 촬상 장치(100I)에서의 화소 어레이부(111)의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 한 예를 모식적으로 도시한 것이다. 도 22는, 도 21에 도시한 촬상 장치(100I)에서의 센서 화소(110)의 회로 구성의 한 예를 도시한 것이다. 도 23은, 촬상 장치(100I)의 센서 화소(110)를 구동하기 위한 타이밍 차트의 한 예를 도시한 것이다.
본 변형례의 촬상 장치(100I)에서는, 제1 전송 트랜지스터(TRY1)와 제2 전송 트랜지스터(TRG1) 사이, 및 제1 전송 트랜지스터(TRY2)와 제2 전송 트랜지스터(TRG2) 사이에, 각각, 제4 전송 트랜지스터(TRX1, TRX2)를 마련한 점이 상기 제2 실시의 형태와는 다르다.
제4 전송 트랜지스터(TRX1, TRX2)는, 각각, MEM(1), MEM(2) 내에 전하를 유지함과 함께, 제2 전송 트랜지스터(TRG1, TRG2)에의 전하의 전송을 행하기 위한 것이다.
이와 같이, 본 변형례의 촬상 장치(100I)에서는, 제1 전송 트랜지스터(TRY1)와 제2 전송 트랜지스터(TRG1) 사이, 및 제1 전송 트랜지스터(TRY2)와 제2 전송 트랜지스터(TRG2) 사이에, 각각, 제4 전송 트랜지스터(TRX1, TRX2)를 마련하도록 했기 때문에, 각각의 FD(예를 들면, FD(0), FD(1))로부터 떨어진 MEM(1), MEM(2)의 포텐셜을 깊게 할 수 있게 된다. 따라서, 상기 제1, 제2 실시의 형태의 효과에 더하여, MEM의 포화 전하량(Qs)을 확대시키는 것이 가능해진다.
또한, 본 변형례에서는, 제4 전송 트랜지스터(TRX1, TRX2)를 각각 1개씩 마련한 예를 나타냈는데, 제4 전송 트랜지스터(TRX1, TRX2)로서 2개 이상의 트랜지스터를 형성하도록 해도 좋다.
(3-6. 변형례 6)
도 24는, 본 개시의 변형례 6에 관한 촬상 장치(100J)에서의 화소 어레이부(111)의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 한 예를 모식적으로 도시한 것이다. 도 25는, 도 24에 도시한 촬상 장치(100J)에서의 센서 화소(110)의 회로 구성의 한 예를 도시한 것이다.
상기 제1, 제2 실시의 형태에서는, 광전 변환부(11)에서 생성된 전하는, 서로 역방향으로 전송되도록 되어 있고, 각각의 전하가 전송되는 2개의 FD는, 각각, 2개 옆의 센서 화소(110)와 공유되어 있다. 이에 대해, 본 변형례의 촬상 장치(100J)에서는, 2개의 FD(예를 들면, FD(0), FD(1))를 이웃하는 2개의 센서 화소(110)(예를 들면, 센서 화소(1100, 1101) 사이에서 공유하도록 하였다. 이 점이 상기 제2 실시의 형태와는 다르다.
본 변형례에서는, 2개의 MEM(1), MEM(2)은, 센서 화소(110) 내에 병렬로 배치되어 있고, PD에서 생성된 전하는, 서로 동일 방향으로 전송되도록 되어 있다. 또한, 본 변형례에서는, 상기와 같이, 2개의 FD(예를 들면, FD(0), FD(1))를 이웃하는 2개의 센서 화소(110)(예를 들면, 센서 화소(1100, 1101) 사이에서 공유하도록 하였다. 이에 의해, 이웃하는 센서 화소(110)(예를 들면, 센서 화소(1100)와 센서 화소(1101))에서는, 각각의 PD(예를 들면, PD(0), PD(1))에서 생성된 전하는, 서로 대향하는 방향으로 전송되도록 되어 있다. 또한, 본 변형례에서는, 2개의 MEM(1), MEM(2)은, 센서 화소(110) 내에 병렬로 배치하도록 했기 때문에, 2개의 MEM(1), MEM(2)의 피치와 PD의 피치는 같은 피치로 되어 있다.
이와 같이, 2개의 MEM(1), MEM(2)을, PD의 피치 내에 병렬로 배치한 경우에도, 상기 제2 실시의 형태와 같은 효과를 얻을 수 있다.
(3-7. 변형례 7)
도 26은, 본 개시의 변형례 7에 관한 촬상 장치(100K)에서의 화소 어레이부(111)의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 한 예를 모식적으로 도시한 것이다.
상기 제1, 제2 실시의 형태 등에서는, 2개의 MEM(1), MEM(2)이 서로 같은 면적을 갖는 예를 나타냈는데, 2개의 MEM(1), MEM(2)은 서로 다른 크기로 해도 좋다.
이에 의해, 본 변형례의 촬상 장치(100K)에서는, 2개의 MEM(1), MEM(2)에 용량비를 부가할 수 있게 된다. 즉, 예를 들면, 각각의 MEM(1), MEM(2)에 감도차(예를 들면, 노광 시간의 차)가 있는 경우에, 감도차에 응하여 MEM의 포화 전하량(Qs)을 변화시키는 것이 가능해진다. 따라서, 상기 제1, 제2 실시의 형태의 효과에 더하여, 보다 고감도의 신호를 유지하는 것이 가능해진다.
(3-8. 변형례 8)
도 27은, 본 개시의 변형례 8에 관한 촬상 장치(100L)에서의 화소 어레이부(111)의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 한 예를 모식적으로 도시한 것이다. 도 28은, 도 27에 도시한 촬상 장치(100L)에서의 센서 화소(110)의 회로 구성의 한 예를 도시한 것이다. 도 29는, 촬상 장치(100L)의 센서 화소(110)를 구동하기 위한 타이밍 차트의 한 예를 도시한 것이다.
상기 제1, 제2 실시의 형태 등에서는, 2개의 MEM(1), MEM(2)을 마련한 예를 나타냈는데, 예를 들면, 일방의 MEM(예를 들면, MEM(2))을 FD(예를 들면, FD(1))가 겸하도록 해도 좋다. 즉, 본 변형례의 촬상 장치(100L)에서는, 광전 변환부(11)에서 생성된 전하의 일부는, 플로팅 디퓨전(FD)에 직접 전송되도록 되어 있다.
또한, 본 변형례의 촬상 장치(100L)에서는, 예를 들면, 센서 화소(1100)에서 PD(0)으로부터 전하가 직접 전송되는 FD(1)은, 이웃하는 센서 화소(1101)에서 PD(1)로부터 MEM(예를 들면, MEM(12))을 통한 전하의 전송처로 되어 있다. 이 경우, 예를 들면, PD(0) 및 PD(1)에서 생성된 전하는, 각각, MEM(01)과 FD(1)에 축적된다. 롤링 판독 기간에는, 우선, PD(1)로부터의 전하를 FD(0)에 축적한 상태에서, FD(0)의 전위를 출력한다. 이어서, 리셋한 후의 전위를 출력한 후, 마지막으로 MEM(01)에 축적된 전하를 전송한 후의 전위를 출력한다.
이와 같이, 본 변형례의 촬상 장치(100L)에서는, 2개의 MEM(1), MEM(2) 중의 일방을 플로팅 디퓨전(FD)이 겸하도록 했기 때문에, 타방의 MEM의 면적을 최대화하는 것이 가능해진다. 이에 의해, 상기 제1, 제2 실시의 형태의 효과에 더하여, 다른 감도의 신호를 동시에 축적하여 제각기 판독하는 것이 가능해진다.
(3-9. 변형례 9)
도 30은, 본 개시의 변형례 9에 관한 촬상 장치(100M)에서의 화소 어레이부(111)의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 한 예를 모식적으로 도시한 것이다. 도 31은, 도 30에 도시한 촬상 장치(100M)에서의 센서 화소(110)의 회로 구성의 한 예를 도시한 것이다.
상기 제1, 제2 실시의 형태에서는, 1개의 PD에 대해 2개의 MEM(1), MEM(2)을 마련한 예를 나타냈는데, MEM의 수는 이것으로 한정되지 않는다. 예를 들면, 도 30에 도시한 바와 같이, 1개의 광전 변환부(PD)에 대해 4개의 MEM(1), MEM(2), MEM(3), MEM(4)을 마련하도록 해도 좋다.
도 32는, 본 개시의 변형례 9에 관한 촬상 장치(100M)에서의 화소 어레이부(111)의 4개의 센서 화소(110)(센서 화소(1100, 1101, 1102, 1103))의 평면 구성의 다른 예를 모식적으로 도시한 것이다. 도 33은, 도 32에 도시한 촬상 장치(100M)에서의 센서 화소(110)의 회로 구성의 한 예를 도시한 것이다.
본 변형례의 촬상 장치(100M)는, 도 32에 도시한 바와 같이, 이웃하는 2개의 FD(예를 들면, FD(0)과 FD(1), FD(2)와 FD(3))를, 예를 들면, 수직 신호선(VSL)으로 서로 단락시키도록 해도 좋다. 또한, 도 32 및 도 33에서는, 이웃하는 2개의 FD를 단락시킨 예를 나타냈는데, 예를 들면 4개의 FD를 단락시키도록 해도 좋다. 이에 의해, 1화소당의 수직 신호선(VSL)의 개수를 줄일 수 있기 때문에, 배선 레이아웃의 자유도를 향상시키는 것이 가능해진다. 덧붙여서, 배선 사이의 단락 불량의 발생을 저감할 수 있기 때문에, 제조 수율을 향상시키는 것이 가능해진다.
<4. 적용례>
도 34는, 본 기술을 적용한 전자 기기로서의 카메라(2000)의 구성례를 도시하는 블록도이다.
카메라(2000)는, 렌즈군 등으로 이루어지는 광학부(2001), 상술한 촬상 장치(예를 들면, 100A 등)가 적용되는 촬상 장치(촬상 디바이스)(100A) 및 카메라 신호 처리 회로인 DSP(Digital Signal Processor) 회로(2002)를 구비한다. 또한, 카메라(2000)는, 프레임 메모리(2003), 표시부(2004), 기록부(2005), 조작부(2006), 및 전원부(2007)도 구비한다. DSP 회로(2002), 프레임 메모리(2003), 표시부(2004), 기록부(2005), 조작부(2006) 및 전원부(2007)는, 버스 라인(2008)을 통하여 상호 접속되어 있다.
광학부(2001)는, 피사체로부터의 입사광(상광)을 취입하여 촬상 장치(100A)의 촬상면상에 결상한다. 촬상 장치(100A)는, 광학부(2001)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다.
표시부(2004)는, 예를 들면, 액정 패널이나 유기 EL 패널 등의 패널형 표시 장치로 이루어지고, 촬상 장치(100A)에서 촬상된 동화 또는 정지화를 표시한다. 기록부(2005)는, 촬상 장치(100A)에서 촬상된 동화 또는 정지화를, 하드 디스크나 반도체 메모리 등의 기록 매체에 기록한다.
조작부(2006)는, 유저에 의한 조작 아래에, 카메라(2000)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(2007)는, DSP 회로(2002), 프레임 메모리(2003), 표시부(2004), 기록부(2005) 및 조작부(2006)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
상술한 바와 같이, 촬상 장치로서, 상술한 촬상 장치(100A) 등을 이용함으로써, 양호한 화상의 취득을 기대할 수 있다.
도 35는, 본 기술을 적용한 전자 기기로서의 거리 측정 장치(3000)의 구성례를 도시하는 블록도이다.
거리 측정 장치(3000)는, 광(光)의 공간 전반 시간 계측(Time of Flight; TOF) 방식에 의해 거리를 측정하는 것이다. 거리 측정 장치(3000)는, 광원부(3001)와, 센서부(3002)와, 신호 처리부(3003)와, 타이밍 조정 회로(3004)와, 컨트롤러(3005)를 가지고 있다.
광원부(3001)는, 예를 들면, 광원(3011) 및 구동 회로(3012)를 포함하고 있다. 센서부(3002)는, 예를 들면, 수광부(3021) 및 구동 회로(3022)를 포함하고 있다. 신호 처리부(3003)는, 예를 들면, 제어부(3031), 타이밍 발생부(3032) 및 거리 화상 출력부(3033)를 포함하고 있다. 제어부(3031)는, 거리 계산부(3131) 및 거리 보정부(3132)를 포함하고 있다.
거리 측정 장치(3000)에서는, 광원부(3001) 및 센서부(3002)의 구동은, 타이밍 발생부(3032)에 의해 동기되어 있다. 광원부(3001)에서는, 타이밍 조정 회로(3004)로부터의 트리거에 의거하여, 대상물(4000)에 조명광을 조사한다. 센서부(3002)에서는, 대상물(4000)에 대해 조명광을 조사했을 때에, 대상물(4000)로부터 반사된 반사광의 강도를 수광부(3021)에서 수광한다. 이 반사광의 강도는, 센서부(3002)의 구동 타이밍과 대상물(4000)의 거리에 대해 상관 관계를 가진다. 센서부(3002)는, 센서부(3002)에 입사한 반사광의 강도에 응한 신호 전압을 출력 신호로서 제어부(3031)에 출력한다. 제어부(3031)에서는, 이 출력 신호와 구동 타이밍으로부터 대상물(4000)까지의 거리를, 거리 계산부(3131)에서 계산하고, 거리 보정부(3132)에서 보정하여 거리 화상 데이터를 출력한다. 거리 화상 출력부(3033)는, 제어부(3031)로부터 얻어진 거리 화상 데이터를 컨트롤러(3005)에 출력한다.
도 36은, 거리 측정 장치(3000)의 센서부(3002)에 포함되는 센서 화소의 회로 구성의 한 예를 도시한 것이다. 도 37은, 센서부(3002)에 포함되는 센서 화소를 구동하기 위한 타이밍 차트를 도시한 것이다. 광원부(3001)로부터 조사된 조명광은, 대상물(4000)에서 반사된다. 대상물(4000)로부터 반사한 반사광은, t1만큼 지연되어 센서부(3002)에 입사한다. 이때, 예를 들면, PD(0)에서 생성된 전하는, t2, t3에 응한 비율로 MEM(01) 및 MEM(02)에 할당된다. 이 MEM(01) 및 MEM(02)의 출력과, 제1 전송 트랜지스터(TRE01) 및 제1 전송 트랜지스터(TYR02)의 구동 타이밍으로부터, 대상물(4000)까지의 거리를 계산할 수 있다.
<5. 응용례>
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 38은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 21에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차량 탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 접수하고, 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 좋다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 거리 측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별해도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 의거하여, 바디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 방현(防眩)을 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 38의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 39는, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 39에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 가진다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차 실내의 프런트글라스의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차 실내의 프런트글라스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차 실내의 프런트글라스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 39에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)는, 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 맞겹쳐짐에 의해, 차량(12100)을 상방에서 본 부감(俯瞰) 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 가지고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해, 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0㎞/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차와 내 차와의 사이에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 외의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행해진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어해도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 도 1 등에 도시한 촬상 장치(100A) 등을 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함에 의해, 차량 제어 시스템의 우수한 동작을 기대할 수 있다.
이상, 제1, 제2 실시의 형태 및 변형례 1∼9 및 적용례 및 응용례를 들어 본 개시를 설명했지만, 본 개시는 상기 실시의 형태 등으로 한정되는 것이 아니라, 여러 가지 변형이 가능하다. 예를 들어 제1 실시의 형태 등에서는, 글로벌 셔터 방식의 이면 조사형 이미지 센서를 예시하여 설명했는데, 본 개시의 촬상 장치는 이면 조사형 이미지 센서로 한정되는 것이 아니라, 표면 조사형 이미지 센서에도 적용 가능하다.
또한, 본 개시의 촬상 장치는, 촬상부와 신호 처리부 또는 광학계가 통합하여 패키징된 모듈의 형태를 이루고 있어도 좋다.
또한, 본 명세서 중에 기재된 효과는 어디까지나 예시로서 그 기재로 한정되는 것이 아니고, 다른 효과가 있어도 좋다.
또한, 본 개시는 이하와 같은 구성을 취하는 것도 가능하다. 이하의 구성의 본 기술에 의하면, 광전 변환부를 반도체 기판의 제1 면측에, 2개의 전하 축적부를 반도체 기판의 제2 면측에 배치하도록 했기 때문에, 센서 화소 내에서의 광전 변환부 및 2개의 전하 축적부의 면적이 확대된다. 따라서, 보다 큰 포화 전하량을 가짐과 함께, 높은 감도를 갖는 촬상 장치를 실현하는 것이 가능해진다.
(1)
제1 면과, 상기 제1 면과 반대측의 제2 면을 포함하는, 제1 도전형의 제1 반도체 기판과,
상기 제1 반도체 기판의 제1 면측에 매설되고, 수광량에 응한 전하를 광전 변환에 의해 생성하는, 제2 도전형의 광전 변환부와,
상기 제1 반도체 기판의 제2 면측에 병렬로 매설되고, 상기 광전 변환부에서 생성된 상기 전하를 축적하는, 상기 제2 도전형의 제1 전하 축적부 및 제2 전하 축적부와,
상기 전하를 상기 광전 변환부로부터 상기 제1 전하 축적부에 전송하는 제1 전하 전송부와,
상기 전하를 상기 광전 변환부로부터 상기 제2 전하 축적부에 전송하는 제2 전하 전송부를 구비한 촬상 장치.
(2)
상기 제1 전하 축적부 및 상기 제2 전하 축적부의 제1 방향의 피치는, 상기 광전 변환부의 제1 방향의 피치의 개략 반분의 피치를 갖는, 상기 (1)에 기재된 촬상 장치.
(3)
상기 광전 변환부로부터 상기 제1 전하 축적부에의 상기 전하의 전송 방향은, 상기 광전 변환부로부터 상기 제2 전하 축적부에의 상기 전하의 전송 방향과 역방향인, 상기 (1) 또는 (2)에 기재된 촬상 장치.
(4)
상기 제1 전하 축적부로부터 상기 전하가 전송되는 제1 전하 전압 변환부와, 상기 제2 전하 축적부로부터 상기 전하가 전송되는 제2 전하 전압 변환부를 또한 갖는, 상기 (1) 내지 (3) 중의 어느 하나에 기재된 촬상 장치.
(5)
상기 제1 전하 축적부로부터 상기 전하가 전송되는 제1 전하 전압 변환부와, 상기 제2 전하 축적부로부터 상기 전하가 전송되는 제2 전하 전압 변환부를 또한 가지고,
상기 제1 방향과 직교하는 제2 방향으로, 상기 광전 변환부가 복수 배치되고,
복수의 상기 광전 변환부로서, 순차적으로 배치된 제1 광전 변환부, 제2 광전 변환부, 제3 광전 변환부 및 제4 광전 변환부를 가지고,
상기 제1 전하 전압 변환부는, 상기 제1 광전 변환부와 상기 제3 광전 변환부와 공유되고, 상기 제2 전하 전압 변환부는, 상기 제2 광전 변환부와 상기 제4 광전 변환부와 공유되어 있는, 상기 (2) 또는 (3)에 기재된 촬상 장치.
(6)
상기 제1 광전 변환부 및 상기 제2 광전 변환부는, 상기 제1 전하 전압 변환부 및 상기 제2 전하 전압 변환부를 서로 공유하고 있는, 상기 (5)에 기재된 촬상 장치.
(7)
상기 제1 전하 축적부 및 상기 제2 전하 축적부의 상기 제1 방향의 피치는, 상기 광전 변환부의 상기 제1 방향의 피치와 같은 피치를 가지고 있는, 상기 (6)에 기재된 촬상 장치.
(8)
상기 광전 변환부는, 일부가 상기 제2 면을 향하여 연재되어 있는, 상기 (1) 내지 (7) 중의 어느 하나에 기재된 촬상 장치.
(9)
상기 제1 반도체 기판은, 상기 제1 면에 마련되고, 상기 광전 변환부까지 달하는 하나 또는 복수의 종형 트랜지스터를 또한 갖는, 상기 (1) 내지 (8) 중의 어느 하나에 기재된 촬상 장치.
(10)
상기 제1 반도체 기판은, 상기 복수의 종형 트랜지스터로서 제1 종형 트랜지스터 및 제2 종형 트랜지스터를 가지고,
상기 제1 종형 트랜지스터와 상기 제2 종형 트랜지스터를 연결하는 선은, 상기 제1 전하 축적부 및 상기 제2 전하 축적부의 배열 방향과 직교하고 있는, 상기 (9)에 기재된 촬상 장치.
(11)
상기 제1 반도체 기판은, 상기 제1 면에, 상기 광전 변환부까지 달하는 복수의 종형 트랜지스터를 또한 가지고,
상기 복수의 종형 트랜지스터가, 상기 제1 전하 전송부 및 상기 제2 전하 전송부의 일부를 겸하고 있는, 상기 (1) 내지 (10) 중의 어느 하나에 기재된 촬상 장치.
(12)
상기 광전 변환부를 리셋하는 배출 트랜지스터를 또한 갖는, 상기 (1) 내지 (11) 중의 어느 하나에 기재된 촬상 장치.
(13)
상기 광전 변환부로부터 상기 제1 전하 축적부 및 상기 제2 전하 축적부에 상기 전하의 전송 방향과, 상기 광전 변환부로부터 상기 배출 트랜지스터에의 상기 전하의 전송 방향은, 서로 직교하는, 상기 (12)에 기재된 촬상 장치.
(14)
상기 제1 전하 축적부와 상기 제2 전하 축적부는, 서로 다른 크기를 갖는, 상기 (1) 내지 (13) 중의 어느 하나에 기재된 촬상 장치.
(15)
상기 제1 전하 전압 변환부가 상기 제1 전하 축적부를 겸하고 있는, 상기 (4) 내지 (14) 중의 어느 하나에 기재된 촬상 장치.
(16)
상기 제1 반도체 기판은, 상기 제1 전하 전압 변환부 및 상기 제2 전하 전압 변환부로부터 출력되는 신호의 판독을 행하는 판독 회로를 또한 갖는, 상기 (4) 내지 (15) 중의 어느 하나에 기재된 촬상 장치.
(17)
상기 제1 전하 전압 변환부 및 상기 제2 전하 전압 변환부로부터 출력되는 신호의 판독을 행하는 화소 회로가 마련된 제2 반도체 기판을 또한 가지고,
상기 제2 반도체 기판은, 층간 절연층을 사이에 두고, 상기 제1 반도체 기판의 상기 제2 면측에 적층되어 있는, 상기 (4) 내지 (16) 중의 어느 하나에 기재된 촬상 장치.
10, 40: 반도체 기판
11: 광전 변환부(PD)
12A, 12B: 전하 축적부(MEM)
13, 14: 플로팅 디퓨전(FD)
15: VDD 콘택트 영역
16: VSL 콘택트 영역
17: 화소 분리부
18: 분리막
19A, 19B, 19C, 19D: 전송 게이트 전극
19E: 배출 게이트 전극
20, 50: 배선층
21, 51: 절연막
22A, 23A: 제1 전송 트랜지스터(TRY)
22B, 23B: 제2 전송 트랜지스터(TRG)
24: 리셋 트랜지스터(RST)
25: 선택 트랜지스터(SEL)
26: 증폭 트랜지스터(AMP)
27, 52: 층간 절연막
28, 53: 패드 전극
54: 관통 배선
31: 컬러 필터
32: 온 칩 렌즈
100A∼100M: 촬상 장치
110, 1100, 1101, 1102, 1103: 센서 화소
111: 화소 어레이부
112: 수직 구동부
113: 칼럼 신호 처리부
114: 수평 구동부
115: 시스템 제어부
116: 화소 구동선
117: 수직 신호선(VSL)
118: 신호 처리부
119: 데이터 격납부

Claims (17)

  1. 제1 면과, 상기 제1 면과 반대측의 제2 면을 포함하는, 제1 도전형의 제1 반도체 기판과,
    상기 제1 반도체 기판의 제1 면측에 매설되고, 수광량에 응한 전하를 광전 변환에 의해 생성하는, 제2 도전형의 광전 변환부와,
    상기 제1 반도체 기판의 제2 면측에 병렬로 매설되고, 상기 광전 변환부에서 생성된 상기 전하를 축적하는, 상기 제2 도전형의 제1 전하 축적부 및 제2 전하 축적부와,
    상기 전하를 상기 광전 변환부로부터 상기 제1 전하 축적부에 전송하는 제1 전하 전송부와,
    상기 전하를 상기 광전 변환부로부터 상기 제2 전하 축적부에 전송하는 제2 전하 전송부를 구비한 것을 특징으로 하는 촬상 장치.
  2. 제1항에 있어서,
    상기 제1 전하 축적부 및 상기 제2 전하 축적부의 제1 방향의 피치는, 상기 광전 변환부의 제1 방향의 피치의 개략 반분의 피치를 갖는 것을 특징으로 하는 촬상 장치.
  3. 제1항에 있어서,
    상기 광전 변환부로부터 상기 제1 전하 축적부에의 상기 전하의 전송 방향은, 상기 광전 변환부로부터 상기 제2 전하 축적부에의 상기 전하의 전송 방향과 역방향인 것을 특징으로 하는 촬상 장치.
  4. 제1항에 있어서,
    상기 제1 전하 축적부로부터 상기 전하가 전송되는 제1 전하 전압 변환부와, 상기 제2 전하 축적부로부터 상기 전하가 전송되는 제2 전하 전압 변환부를 또한 갖는 것을 특징으로 하는 촬상 장치.
  5. 제2항에 있어서,
    상기 제1 전하 축적부로부터 상기 전하가 전송되는 제1 전하 전압 변환부와, 상기 제2 전하 축적부로부터 상기 전하가 전송되는 제2 전하 전압 변환부를 또한 가지고,
    상기 제1 방향과 직교하는 제2 방향으로, 상기 광전 변환부가 복수 배치되고,
    복수의 상기 광전 변환부로서, 순차적으로 배치된 제1 광전 변환부, 제2 광전 변환부, 제3 광전 변환부 및 제4 광전 변환부를 가지고,
    상기 제1 전하 전압 변환부는, 상기 제1 광전 변환부와 상기 제3 광전 변환부와 공유되고, 상기 제2 전하 전압 변환부는, 상기 제2 광전 변환부와 상기 제4 광전 변환부와 공유되어 있는 것을 특징으로 하는 촬상 장치.
  6. 제5항에 있어서,
    상기 제1 광전 변환부 및 상기 제2 광전 변환부는, 상기 제1 전하 전압 변환부 및 상기 제2 전하 전압 변환부를 서로 공유하고 있는 것을 특징으로 하는 촬상 장치.
  7. 제6항에 있어서,
    상기 제1 전하 축적부 및 상기 제2 전하 축적부의 상기 제1 방향의 피치는, 상기 광전 변환부의 상기 제1 방향의 피치와 같은 피치를 가지고 있는 것을 특징으로 하는 촬상 장치.
  8. 제1항에 있어서,
    상기 광전 변환부는, 일부가 상기 제2 면을 향하여 연재되어 있는 것을 특징으로 하는 촬상 장치.
  9. 제1항에 있어서,
    상기 제1 반도체 기판은, 상기 제1 면에 마련되고, 상기 광전 변환부까지 달하는 하나 또는 복수의 종형 트랜지스터를 또한 갖는 것을 특징으로 하는 촬상 장치.
  10. 제9항에 있어서,
    상기 제1 반도체 기판은, 상기 복수의 종형 트랜지스터로서 제1 종형 트랜지스터 및 제2 종형 트랜지스터를 가지고,
    상기 제1 종형 트랜지스터와 상기 제2 종형 트랜지스터를 연결하는 선은, 상기 제1 전하 축적부 및 상기 제2 전하 축적부의 배열 방향과 직교하고 있는 것을 특징으로 하는 촬상 장치.
  11. 제1항에 있어서,
    상기 제1 반도체 기판은, 상기 제1 면에, 상기 광전 변환부까지 달하는 복수의 종형 트랜지스터를 또한 가지고,
    상기 복수의 종형 트랜지스터가, 상기 제1 전하 전송부 및 상기 제2 전하 전송부의 일부를 겸하고 있는 것을 특징으로 하는 촬상 장치.
  12. 제1항에 있어서,
    상기 광전 변환부를 리셋하는 배출 트랜지스터를 또한 갖는 것을 특징으로 하는 촬상 장치.
  13. 제12항에 있어서,
    상기 광전 변환부로부터 상기 제1 전하 축적부 및 상기 제2 전하 축적부에 상기 전하의 전송 방향과, 상기 광전 변환부로부터 상기 배출 트랜지스터에의 상기 전하의 전송 방향은, 서로 직교하는 것을 특징으로 하는 촬상 장치.
  14. 제1항에 있어서,
    상기 제1 전하 축적부와 상기 제2 전하 축적부는, 서로 다른 크기를 갖는 것을 특징으로 하는 촬상 장치.
  15. 제4항에 있어서,
    상기 제1 전하 전압 변환부가 상기 제1 전하 축적부를 겸하고 있는 것을 특징으로 하는 촬상 장치.
  16. 제4항에 있어서,
    상기 제1 반도체 기판은, 상기 제1 전하 전압 변환부 및 상기 제2 전하 전압 변환부로부터 출력되는 신호의 판독을 행하는 판독 회로를 또한 갖는 것을 특징으로 하는 촬상 장치.
  17. 제4항에 있어서,
    상기 제1 전하 전압 변환부 및 상기 제2 전하 전압 변환부로부터 출력되는 신호의 판독을 행하는 화소 회로가 마련된 제2 반도체 기판을 또한 가지고,
    상기 제2 반도체 기판은, 층간 절연층을 사이에 두고, 상기 제1 반도체 기판의 상기 제2 면측에 적층되어 있는 것을 특징으로 하는 촬상 장치.
KR1020227003840A 2019-11-15 2020-04-23 촬상 장치 KR20220100568A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019207287A JP7531272B2 (ja) 2019-11-15 2019-11-15 撮像装置
JPJP-P-2019-207287 2019-11-15
PCT/JP2020/017539 WO2021095285A1 (en) 2019-11-15 2020-04-23 Imaging device

Publications (1)

Publication Number Publication Date
KR20220100568A true KR20220100568A (ko) 2022-07-15

Family

ID=70779827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227003840A KR20220100568A (ko) 2019-11-15 2020-04-23 촬상 장치

Country Status (7)

Country Link
US (1) US20220375975A1 (ko)
EP (1) EP4059054A1 (ko)
JP (1) JP7531272B2 (ko)
KR (1) KR20220100568A (ko)
CN (1) CN114008783A (ko)
TW (1) TW202127643A (ko)
WO (1) WO2021095285A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220105231A (ko) * 2021-01-19 2022-07-27 삼성전자주식회사 이미지 센서
WO2024095743A1 (ja) * 2022-11-01 2024-05-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017220896A (ja) 2016-06-10 2017-12-14 キヤノン株式会社 撮像装置、撮像装置の制御方法、及び撮像システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3447801A4 (en) * 2016-04-22 2020-03-25 Sony Corporation SOLID IMAGING ELEMENT, CONTROL METHOD AND ELECTRONIC DEVICE
US10477133B2 (en) * 2017-10-02 2019-11-12 Sony Semiconductor Solutions Corporation Solid-state imaging sensor and solid-state imaging device
US10334191B1 (en) * 2018-03-02 2019-06-25 Omnivision Technologies, Inc. Pixel array with embedded split pixels for high dynamic range imaging
JP2019165136A (ja) * 2018-03-20 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
US11189655B1 (en) * 2020-07-08 2021-11-30 Omnivision Technologies, Inc. Isolation structure for suppressing floating diffusion junction leakage in CMOS image sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017220896A (ja) 2016-06-10 2017-12-14 キヤノン株式会社 撮像装置、撮像装置の制御方法、及び撮像システム

Also Published As

Publication number Publication date
US20220375975A1 (en) 2022-11-24
WO2021095285A1 (en) 2021-05-20
JP7531272B2 (ja) 2024-08-09
TW202127643A (zh) 2021-07-16
EP4059054A1 (en) 2022-09-21
CN114008783A (zh) 2022-02-01
JP2021082897A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
WO2019093150A1 (ja) 撮像素子、電子機器
US11330211B2 (en) Solid-state imaging device and imaging device with combined dynamic vision sensor and imaging functions
JP7391041B2 (ja) 固体撮像装置及び電子機器
US11336860B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus
WO2021251152A1 (ja) 受光装置およびその製造方法、並びに、測距装置
US20220159208A1 (en) Imaging device and electronic apparatus
KR20220100568A (ko) 촬상 장치
WO2022209326A1 (ja) 光検出装置
US11917312B2 (en) Solid-state imaging apparatus
KR102720386B1 (ko) 촬상 소자 및 전자 기기
WO2023080000A1 (ja) 撮像素子、電子機器
WO2024095743A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2022244328A1 (ja) 固体撮像装置および電子機器
WO2024135307A1 (ja) 固体撮像装置
WO2023053531A1 (ja) 固体撮像装置および電子機器
WO2024024469A1 (ja) 光検出装置
WO2023079840A1 (ja) 撮像装置および電子機器
US20240162254A1 (en) Solid-state imaging device and electronic device
WO2020149181A1 (ja) 撮像装置
KR20240155373A (ko) 촬상 소자 및 전자 기기

Legal Events

Date Code Title Description
E902 Notification of reason for refusal