WO2024024469A1 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
WO2024024469A1
WO2024024469A1 PCT/JP2023/025403 JP2023025403W WO2024024469A1 WO 2024024469 A1 WO2024024469 A1 WO 2024024469A1 JP 2023025403 W JP2023025403 W JP 2023025403W WO 2024024469 A1 WO2024024469 A1 WO 2024024469A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate electrode
transfer
transistor
transfer transistor
voltage
Prior art date
Application number
PCT/JP2023/025403
Other languages
English (en)
French (fr)
Inventor
小桃 小玉
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2024024469A1 publication Critical patent/WO2024024469A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present disclosure relates to a photodetection device, and particularly to a photodetection device that can improve modulation power.
  • a ToF distance sensor uses a photodiode to photoelectrically convert the reflected light emitted from a light source onto an object. Signal charges generated by photoelectric conversion are distributed to two charge storage sections by a pair of gate electrodes that are driven alternately.
  • Patent Document 1 discloses that a photogate electrode, first and second gate electrodes, and first and second semiconductor regions are provided, and charge transfer signals of different phases are applied to the first gate electrode and the second gate electrode.
  • a distance sensor that distributes charges generated within a semiconductor substrate due to the incidence of pulsed light to regions immediately below first and second gate electrodes.
  • planar MOS transistors are used for the photogate electrode and the gate electrode.
  • the modulation power is weak and it is difficult to apply a distributed electric field.
  • the present disclosure has been made in view of this situation, and is intended to improve modulation power.
  • a photodetection device includes a photogate electrode provided above a photodiode, and one or more transfer transistors that transfer charges photoelectrically converted by the photodiode to a charge storage section.
  • the transfer transistor is a photodetecting device including a vertical transistor having a gate electrode buried in a semiconductor substrate.
  • a photogate electrode provided above the photodiode and one or more transfer transistors that transfer the charge photoelectrically converted by the photodiode to a charge storage section are provided,
  • the transfer transistor is a vertical transistor having a gate electrode buried in a semiconductor substrate.
  • a photodetection device includes a photogate electrode provided above a photodiode, and one or more transfer transistors that transfer charges photoelectrically converted by the photodiode to a charge storage section.
  • the photogate electrode is a photodetecting device including a vertical gate electrode having a buried gate electrode portion buried in a semiconductor substrate.
  • a photogate electrode provided above the photodiode and one or more transfer transistors that transfer the charge photoelectrically converted by the photodiode to a charge storage section are provided,
  • the photogate electrode is a vertical gate electrode having a buried gate electrode portion buried in a semiconductor substrate.
  • the photodetection device may be an independent device or a module incorporated into another device.
  • FIG. 1 is a block diagram illustrating a schematic configuration example of a photodetection device to which the present technology is applied.
  • FIG. 3 is a diagram showing a first configuration example of a photogate electrode and a transfer transistor.
  • FIG. 7 is a diagram showing a second configuration example of a photogate electrode and a transfer transistor.
  • FIG. 7 is a diagram showing a third configuration example of a photogate electrode and a transfer transistor.
  • FIG. 3 is a diagram illustrating the difference in effects depending on the relationship between the width of a photogate electrode and the width of a transfer transistor.
  • FIG. 3 is a diagram illustrating the difference in effects depending on the relationship between the width of a photogate electrode and the width of a transfer transistor.
  • FIG. 3 is a diagram illustrating the difference in effects depending on the relationship between the width of a photogate electrode and the width of a transfer transistor.
  • FIG. 7 is a diagram showing a fourth configuration example of a photogate electrode and a transfer transistor.
  • FIG. 7 is a diagram showing a fifth configuration example of a photogate electrode and a transfer transistor.
  • FIG. 3 is a diagram illustrating the effect when a vertical gate electrode is used as a photogate electrode.
  • FIG. 3 is a diagram illustrating the effect when a vertical gate electrode is used as a photogate electrode.
  • FIG. 3 is a diagram illustrating driving of a photogate electrode and a transfer transistor.
  • FIG. 3 is a diagram illustrating driving of a photogate electrode and a transfer transistor.
  • FIG. 3 is a diagram illustrating a first circuit configuration example of a pixel.
  • FIG. 7 is a diagram illustrating a second circuit configuration example of a pixel.
  • FIG. 7 is a diagram showing a first arrangement example when a memory MEM is used as a charge storage section.
  • FIG. 7 is a diagram showing a second arrangement example when the charge storage section is a memory MEM.
  • FIG. 3 is a diagram showing an example in which one transfer transistor is arranged in one pixel.
  • FIG. 3 is a diagram showing an example in which four transfer transistors are arranged in one pixel.
  • FIG. 3 is a diagram illustrating an example in which a transfer transistor has one buried gate electrode portion.
  • FIG. 3 is a plan view showing an example of the arrangement of charge discharging transistors.
  • FIG. 3 is a plan view showing an example of the arrangement of charge discharging transistors.
  • FIG. 3 is a plan view showing an example of arrangement of each pixel transistor.
  • FIG. 7 is a plan view showing an example of arrangement of pixel transistors when the pixel transistors are shared.
  • FIG. 1 is a block diagram showing an example of the configuration of a smartphone, which is an electronic device to which the present technology is applied.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 2 is an explanatory diagram showing an example of installation positions of an outside-vehicle information detection section and an imaging section.
  • Configuration example 2 of photodetection device First configuration example of photogate electrode and transfer transistor 3. Second configuration example of photogate electrode and transfer transistor 4. Third configuration example of photogate electrode and transfer transistor 5. Effects due to differences in the vertical width of the photogate electrode 6. Fourth configuration example of photogate electrode and transfer transistor 7. Fifth configuration example of photogate electrode and transfer transistor 8. Effect 9 when the photogate electrode is composed of a vertical gate electrode.
  • Application example 18 of photodetection device Configuration example of electronic equipment 19. Example of application to mobile objects
  • FIG. 1 is a block diagram showing a schematic configuration example of a photodetection device to which the present technology is applied.
  • the photodetection device 1 shown in FIG. 1 is a distance sensor that outputs distance measurement information using an indirect ToF method.
  • the photodetector 1 receives light (irradiation light) emitted from a predetermined light source and is reflected by an object (reflected light), and outputs a depth image in which distance information to the object is stored as a depth value.
  • the irradiation light emitted from the light source is, for example, infrared light having a wavelength in the range of 780 nm to 1000 nm, and is pulsed light that is repeatedly turned on and off at a predetermined period.
  • the photodetector 1 includes a pixel array section 21 formed on a semiconductor substrate (not shown) and a peripheral circuit section integrated on the same semiconductor substrate as the pixel array section 21.
  • the peripheral circuit section includes, for example, a vertical drive section 22, a column processing section 23, a horizontal drive section 24, a system control section 25, and the like.
  • the photodetector 1 is further provided with a signal processing section 26 and a data storage section 27.
  • the signal processing section 26 and the data storage section 27 may be mounted on the same substrate as the photodetection device 1, or may be arranged on a substrate in a module separate from the photodetection device 1.
  • the pixel array section 21 has a structure in which pixels 10 that generate charges according to the amount of received light and output signals according to the charges are two-dimensionally arranged in a matrix in the row and column directions. That is, the pixel array section 21 includes a plurality of pixels 10 that photoelectrically convert incident light and output a signal corresponding to the resulting charge.
  • the row direction refers to the horizontal direction in which the pixels 10 are arranged
  • the column direction refers to the vertical direction in which the pixels 10 are arranged.
  • the row direction is the horizontal direction in the figure
  • the column direction is the vertical direction in the figure. Details of the pixel 10 will be described later with reference to FIG. 2 and subsequent figures.
  • a pixel drive line 28 is wired along the row direction for each pixel row, and two vertical signal lines 29 are wired along the column direction for each pixel column. It is wired.
  • the pixel drive line 28 transmits a drive signal for driving when reading signals from the pixel 10.
  • the pixel drive line 28 is shown as one wiring in FIG. 1, it is not limited to one wiring.
  • One end of the pixel drive line 28 is connected to an output end corresponding to each row of the vertical drive section 22.
  • the vertical drive unit 22 is composed of a shift register, an address decoder, etc., and drives each pixel 10 of the pixel array unit 21 simultaneously or in units of rows. That is, the vertical drive section 22 constitutes a drive section that controls the operation of each pixel 10 of the pixel array section 21, together with the system control section 25 that controls the vertical drive section 22.
  • a detection signal output from each pixel 10 in a pixel row according to drive control by the vertical drive section 22 is input to the column processing section 23 through the vertical signal line 29.
  • the column processing unit 23 performs predetermined signal processing on the detection signal output from each pixel 10 through the vertical signal line 29, and temporarily holds the detection signal after signal processing. Specifically, the column processing unit 23 performs noise removal processing, AD (Analog to Digital) conversion processing, etc. as signal processing.
  • the horizontal drive section 24 is composed of a shift register, an address decoder, etc., and sequentially selects unit circuits corresponding to the pixel columns of the column processing section 23. By this selective scanning by the horizontal driving section 24, detection signals subjected to signal processing for each unit circuit in the column processing section 23 are sequentially output to the signal processing section 26.
  • the system control unit 25 includes a timing generator that generates various timing signals, and based on the various timing signals generated by the timing generator, the vertical drive unit 22, column processing unit 23, and horizontal drive unit 24 Performs drive control such as
  • the signal processing unit 26 has at least an arithmetic processing function, and performs various signal processing such as arithmetic processing based on the detection signal output from the column processing unit 23. For example, the signal processing unit 26 executes processing to generate a depth image in which distance information to the object is stored as a depth value, based on the detection signal output from the column processing unit 23.
  • the data storage section 27 temporarily stores data necessary for signal processing in the signal processing section 26 .
  • the photodetection device 1 configured as described above executes a process of generating a depth image in which distance information to an object is stored as a depth value. Alternatively, the photodetector 1 outputs a detection signal, which is the source of distance information to the object, for each pixel.
  • Each pixel 10 of the pixel array section 21 has two charge storage sections, and the charges that have been photoelectrically converted by receiving the reflected light when the irradiation light hits an object are transferred to the two charge storage sections at regular intervals. Alternately allocate and accumulate.
  • the reflected light received by the pixel 10 is delayed depending on the distance to the target object from the timing when the light source irradiates it, so the reflected light is accumulated in the two charge storage parts according to the delay time depending on the distance to the target object.
  • the charge distribution ratio changes. The distance to the object can be determined from the distribution ratio of the charges accumulated in these two charge accumulation sections.
  • FIG. 2 is a plan view and a cross-sectional view showing a first configuration example of a photogate electrode and a transfer transistor.
  • the cross-sectional view on the right side corresponds to the cross-sectional view taken along line XX' on the plan view on the left side.
  • the pixel 10 includes a photodiode (PD) 41 as a photoelectric conversion element, a photogate electrode PG, two transfer transistors TG1 and TG2, and two transfer transistors TG1 and TG2. It has floating diffusion regions FD1 and FD2 which are floating diffusion regions FD.
  • the two transfer transistors TG1 and TG2 correspond to a distribution section that distributes charges, and the two floating diffusion regions FD1 and FD2 correspond to a charge storage section that accumulates charges.
  • a photodiode 41 is formed in each pixel on a semiconductor substrate 40 made of a silicon substrate using, for example, silicon (Si) as a semiconductor.
  • the photodiode 41 is a pn junction photodiode in which an n-type (second conductivity type) semiconductor region is formed within a p-type (first conductivity type) semiconductor region of the semiconductor substrate 40. .
  • the photogate electrode PG is formed on the gate insulating film 42 formed on the upper surface of the substrate of the photodiode 41.
  • the photogate electrode PG is made of polysilicon, for example, but other materials (for example, metal materials) may be used.
  • the photogate electrode PG is a charge collection electrode that collects charges generated by the photodiode 41 in a region below the photogate electrode PG.
  • a gate electrode 51 of the transfer transistor TG1 is formed on the left side of the photogate electrode PG, and a gate electrode 52 of the transfer transistor TG2 is formed on the right side of the photogate electrode PG.
  • the gate electrode 51 of the transfer transistor TG1 and the gate electrode 52 of the transfer transistor TG2 are arranged to face each other with the photogate electrode PG in between.
  • the gate electrode 51 of the transfer transistor TG1 arranged on the left side of the photogate electrode PG is composed of a planar gate electrode part 51P on the upper surface of the semiconductor substrate 40 and a buried gate electrode part 51VG buried in the semiconductor substrate 40.
  • a gate insulating film 53 is formed between the gate electrode 51 and the semiconductor substrate 40.
  • a floating diffusion region FD1 made of a highly doped n-type semiconductor region (n+) is formed in the semiconductor substrate 40 on the side opposite to the photogate electrode PG side with the gate electrode 51 of the transfer transistor TG1 as the center.
  • the gate electrode 52 of the transfer transistor TG2 arranged on the right side of the photogate electrode PG is composed of a planar gate electrode part 52P on the upper surface of the semiconductor substrate 40 and a buried gate electrode part 52VG buried in the semiconductor substrate 40.
  • a gate insulating film 54 is formed between the gate electrode 52 and the semiconductor substrate 40.
  • a floating diffusion region FD2 made of a highly doped n-type semiconductor region (n+) is formed in the semiconductor substrate 40 on the side opposite to the photogate electrode PG side with the gate electrode 52 of the transfer transistor TG2 as the center.
  • the gate electrode 51 of the transfer transistor TG1 has, for example, two buried gate electrode parts 51VG formed in a columnar shape.
  • the gate electrode 52 of the transfer transistor TG2 has two buried gate electrode portions 52VG formed in, for example, a columnar shape.
  • the arrangement direction of the gate electrode 51 of the transfer transistor TG1, the photogate electrode PG, and the gate electrode 52 of the transfer transistor TG2 is defined as the horizontal direction (first direction), and the direction perpendicular to these arrangement direction is defined as the vertical direction (second direction). direction), the width W PG of the photogate electrode PG is larger than the width W TG of the gate electrode 51 of the transfer transistor TG1 and the gate electrode 52 of the transfer transistor TG2 with respect to the width in the vertical direction. .
  • the buried gate electrode portion 51VG of the transfer transistor TG1 and the buried gate electrode portion 52VG of the transfer transistor TG2 are referred to as a buried gate electrode portion VG unless they are particularly distinguished.
  • the transfer transistor TG1 is configured as a vertical transistor having the buried gate electrode portion 51VG in which the gate electrode 51 is buried in the semiconductor substrate 40.
  • the transfer transistor TG2 is also constituted by a vertical transistor having a buried gate electrode portion 52VG buried in the semiconductor substrate 40.
  • FIG. 3 is a plan view showing a second configuration example of a photogate electrode and a transfer transistor.
  • the width W PG of the photogate electrode PG is larger than the width W TG of the gate electrode 51 of the transfer transistor TG1 and the gate electrode 52 of the transfer transistor TG2 . (width W PG > width W TG ).
  • the second configuration example shown in FIG. 3 is formed in the same manner as the first configuration example shown in FIG. 2, except that the formation size (planar area) of the photogate electrode PG is different.
  • FIG. 4 is a plan view showing a third configuration example of a photogate electrode and a transfer transistor.
  • the width W PG of the photogate electrode PG is the same as that of the gate electrode 51 of the transfer transistor TG1 and the gate electrode 52 of the transfer transistor TG2.
  • the width is smaller than the width W TG (width W PG ⁇ width W TG ).
  • the width W PG of the photogate electrode PG is smaller than the width W VG between the two buried gate electrode parts VG of the transfer transistors TG1 and TG2 ( Width W PG > Width W VG ).
  • the third configuration example shown in FIG. 4 is formed in the same manner as the first configuration example shown in FIG. 2, except that the formation size (planar area) of the photogate electrode PG is different.
  • the transfer transistors TG1 and TG2 are configured with vertical transistors.
  • the modulation power of the transfer transistor TG can be improved, and the distributed electric field can be strengthened.
  • the potential of the photodiode 41 can be controlled by voltage, and deterioration of the distribution characteristics due to manufacturing variations can be suppressed. Therefore, while strengthening the distribution electric field, it is possible to suppress the deterioration of the distribution characteristics due to manufacturing variations, and it is possible to improve the imaging characteristics and distance measurement characteristics.
  • charges generated by the photodiodes 41 of the semiconductor substrate 40 are randomly collected in a planar region below the photogate electrode PG, as shown in FIG.
  • the randomly collected charges if the charges collected outside the gate electrode 51 of the transfer transistor TG1 and the gate electrode 52 of the transfer transistor TG2 are collected in the floating diffusion region FD2 on the right side, for example, two Since it passes outside the buried gate electrode portion 52VG and is collected in the floating diffusion region FD2, it is affected by the traps at the interface of the buried gate electrode portion 52VG. This causes loss of charge and transfer delay, and there is a concern that imaging characteristics or ranging characteristics may deteriorate.
  • the vertical width W PG of the photogate electrode PG is formed smaller than the width W VG between the two buried gate electrode parts 52VG of the transfer transistor TG2.
  • the charges randomly collected in the plane area below the photogate electrode PG pass between the two buried gate electrode parts 52VG and are affected by the interface of the buried gate electrode part 52VG. It is collected in the floating diffusion region FD2 without being affected. That is, the influence of interface states can be suppressed, and the imaging characteristics and ranging characteristics can be improved.
  • the width W PG of the photogate electrode PG is larger than the width W TG of the transfer transistor TG, compared to the first configuration example where the width W PG of the photogate electrode PG is the same as the width W TG of the transfer transistor TG. , or a second configuration example smaller than that is preferable. Further, the third configuration example, in which the width W PG of the photogate electrode PG is smaller than the width W VG between the two buried gate electrode parts VG, is even more preferable than the second configuration example.
  • FIG. 7 is a plan view and a cross-sectional view showing a fourth configuration example of a photogate electrode and a transfer transistor.
  • the cross-sectional view on the right side corresponds to the cross-sectional view taken along line XX' on the plan view on the left side.
  • parts corresponding to those in the first configuration example shown in FIG. 2 are given the same reference numerals, and parts different from the first configuration example will be described.
  • the transfer transistors TG1 and TG2 were configured as vertical transistors having two buried gate electrode portions VG, and the photogate electrode PG was configured as a planar gate electrode.
  • the transfer transistor TG1' is constituted by a planar transistor having a gate electrode portion 51' corresponding only to the planar gate electrode portion 51P of the first configuration example.
  • the transfer transistor TG2' is constituted by a planar transistor having a gate electrode portion 52' corresponding only to the planar gate electrode portion 52P of the first configuration example.
  • the photogate electrode PG' is composed of a planar gate electrode part 61P' on the upper surface of the semiconductor substrate 40 and a buried gate electrode part 61VG' buried in the semiconductor substrate 40.
  • a gate insulating film 62 is formed between the photogate electrode PG' and the semiconductor substrate 40.
  • the photogate electrode PG' has, for example, two buried gate electrode parts 61VG' formed in a cylindrical shape.
  • the depth of the buried gate electrode portion 61VG' in the substrate thickness direction is set to reach the n-type semiconductor region of the photodiode 41.
  • the transfer transistors TG1' and TG2' are configured with planar transistors.
  • the photogate electrode PG' is constituted by a vertical gate electrode composed of a plane gate electrode part 61P' and a buried gate electrode part 61VG'. Since the photogate electrode PG' is configured as a vertical gate electrode, the distance to the photodiode 41 is shortened, so the voltage applied to the photogate electrode PG' is lower than that of a planar photogate electrode PG. It can be done. Since control is possible with low voltage, power consumption can be suppressed.
  • FIG. 8 is a plan view and a cross-sectional view showing a fifth configuration example of a photogate electrode and a transfer transistor.
  • the cross-sectional view on the right side corresponds to the cross-sectional view taken along line XX' on the plan view on the left side.
  • both the photogate electrode and the transfer transistor have a buried gate electrode portion.
  • the pixel 10 in FIG. 8 includes the transfer transistors TG1 and TG2 of the first configuration example shown in FIG. 2, and the photogate electrode PG' shown in FIG. 7.
  • the photogate electrode PG' shown in FIG. 7 had two buried gate electrode parts 61VG'
  • the photogate electrode PG' in FIG. 8 had one buried gate electrode part 61VG'.
  • the buried gate electrode portion 61VG' is formed shorter than the buried gate electrode portions VG of the transfer transistors TG1 and TG2. That is, assuming that the depth of the buried gate electrode portion 61VG' is TD1, and the depth of the buried gate electrode portions VG of the transfer transistors TG1 and TG2 is TD2, TD1 ⁇ TD2.
  • the transfer transistors TG1 and TG2 are configured with vertical transistors.
  • the modulation power of the transfer transistor TG can be improved, and the distributed electric field can be strengthened.
  • the photogate electrode PG' the potential of the photodiode 41 can be controlled by voltage, and deterioration of the distribution characteristics due to manufacturing variations can be suppressed. Therefore, while strengthening the distribution electric field, it is possible to suppress the deterioration of the distribution characteristics due to manufacturing variations, and it is possible to improve the imaging characteristics and distance measurement characteristics.
  • the photogate electrode PG' is formed of a vertical gate electrode. Thereby, the voltage applied to the photogate electrode PG' can be made low, and power consumption can be suppressed.
  • the sensor potential SP which is the highest potential position in the photodiode 41. Since the distance from the photogate electrode PG in the depth direction is large, it is necessary to apply a large voltage to the photogate electrode PG in order to control the potential of the sensor potential SP. As a result, power consumption increases. Further, when a voltage is applied to the photogate electrode PG, the sensor potential SP shifts to the vicinity of the interface of the semiconductor substrate 40 above the photodiode 41, and is easily influenced by the substrate interface during charge transfer.
  • the photogate electrode PG' which has a vertical gate electrode structure
  • the distance in the depth direction between the sensor potential SP and the photogate electrode PG is close, so that the potential of the sensor potential SP can be controlled.
  • the applied voltage can be made low. Thereby, power consumption can be suppressed.
  • the depth of the buried gate electrode portion 61VG' of the photogate electrode PG' it is possible to set the sensor potential SP at a desired position in the substrate depth direction. This makes it possible to reduce the influence of the substrate interface during charge transfer.
  • the depth TD1 in the substrate thickness direction of the buried gate electrode portion 61VG' of the photogate electrode PG' is the same as that of the buried gate electrode portion VG of the transfer transistors TG1 and TG2. If the depth in the thickness direction is larger than TD2 (TD1>TD2), the distance from the sensor potential SP to the transfer destination floating diffusion region FD (FD1 or FD2) becomes longer, so the transfer transistor TG during transfer It is necessary to apply a large voltage to
  • the depth TD1 in the substrate thickness direction of the buried gate electrode portion 61VG' of the photogate electrode PG' is equal to the depth TD1 in the substrate thickness direction of the buried gate electrode portion VG of the transfer transistors TG1 and TG2. Since the transfer distance can be shortened by making the depth smaller than TD2 (TD1 ⁇ TD2), the voltage applied to the transfer transistor TG during transfer can be made low. Furthermore, it can be made less susceptible to distribution variations.
  • FIG. 11 shows a timing chart of signals applied to the photogate electrode PG and the two transfer transistors TG1 and TG2 in the first configuration example.
  • the transfer drive signal TG1g is a pulse signal supplied to the gate electrode 51 of the transfer transistor TG1
  • the transfer drive signal TG2g is a pulse signal supplied to the gate electrode 52 of the transfer transistor TG2.
  • the control signal PGTG is a pulse signal supplied to the photogate electrode PG.
  • the pixel 10 In order to output one detection signal (pixel signal), the pixel 10 alternates between the TG off period in which the drive of the transfer transistor TG is turned off and the two transfer transistors TG1 and TG2, as shown in FIG. It has a TG drive period in which the TG is turned on.
  • the transfer drive signal TG1g and the transfer drive signal TG2g are controlled to Low level.
  • the control signal PGTG supplied to the photogate electrode PG is controlled to High level during the TG off period.
  • the transfer drive signal TG1g and the transfer drive signal TG2g are alternately controlled to Hi level, and the control signal PGTG supplied to the photogate electrode PG is controlled to Low level.
  • FIG. 12 shows potential diagrams of the photogate electrode PG and the two transfer transistors TG1 and TG2 in the TG off period and the TG drive period, respectively.
  • the first voltage ⁇ PG1 is supplied to the photogate electrode PG by the control signal PGTG, and the off-voltage for turning off the transfer transistor TG is supplied to the two transfer transistors TG1 and TG2 by the transfer drive signals TG1g and TG2g.
  • ⁇ TG-OFF is supplied.
  • the relationship between the first voltage ⁇ PG1 and the off-voltage ⁇ TG-OFF is ⁇ TG-OFF ⁇ ⁇ PG1 , that is, the first voltage ⁇ PG1 is a voltage larger than the off-voltage ⁇ TG-OFF of the transfer transistor TG.
  • the potential of the semiconductor region (silicon region) under the photogate electrode PG of the semiconductor substrate 40 is controlled to be higher than that of the semiconductor region (silicon region) under the transfer transistor TG.
  • the potential under the photogate electrode PG is controlled to be deeper than the potential under the transfer transistor TG.
  • the larger the potential difference ⁇ V between the first voltage ⁇ PG1 and the off voltage ⁇ TG-OFF the smaller the leakage to the floating diffusion region FD when the transfer transistor TG is off, and the more parasitic light receiving sensitivity (PLS) can be suppressed. Can be done. Thereby, imaging characteristics and ranging characteristics can be improved.
  • the photogate electrode PG is supplied with the second voltage ⁇ PG2 ( ⁇ PG2 ⁇ ⁇ PG1 ) by the control signal PGTG, and the two transfer transistors TG1 and TG2 are supplied with the second voltage ⁇ PG2 ( ⁇ PG2 ⁇ ⁇ PG1 ).
  • the on-voltage ⁇ TG-ON is alternately supplied by transfer drive signals TG1g and TG2g.
  • the transfer transistors TG1 and TG2 the other to which the on-voltage ⁇ TG-ON is not supplied is supplied with the off-voltage ⁇ TG-OFF .
  • the relationship between the second voltage ⁇ PG2 and the on-voltage ⁇ TG-ON is ⁇ TG-ON ⁇ PG2 , that is, the second voltage ⁇ PG2 is a voltage lower than the on-voltage ⁇ TG-ON of the transfer transistor TG.
  • the potential of the semiconductor region (silicon region) under the photogate electrode PG of the semiconductor substrate 40 is controlled to be equal to or lower than the potential of the semiconductor region (silicon region) under the transfer transistor TG.
  • the potential under the turned-on transfer transistor TG is controlled to be deeper than the potential under the photogate electrode PG. This makes it possible to suppress distribution variations and improve distance measurement characteristics.
  • the vertical drive unit 22 supplies the photogate electrode PG with a control signal PGTG having two or more values of the first voltage ⁇ PG1 and the second voltage ⁇ PG2 , and sets different voltages between the TG off period and the TG driving period. is applied to the photogate electrode PG.
  • PGTG control signal having two or more values of the first voltage ⁇ PG1 and the second voltage ⁇ PG2 , and sets different voltages between the TG off period and the TG driving period.
  • FIG. 13 shows a first circuit configuration example of the pixels 10 two-dimensionally arranged in the pixel array section 21.
  • the first circuit configuration example shown in FIG. 13 is a configuration example in which the floating diffusion region FD is used as the charge storage section that stores the distributed charges, as described above.
  • the pixel 10 has a photodiode (PD) 41 as a photoelectric conversion element and a photogate electrode PG formed on the upper surface of the substrate of the photodiode 41.
  • a predetermined control signal PGTG is applied to the photogate electrode PG by the vertical drive section 22.
  • the pixel 10 includes two transfer transistors TG, floating diffusion regions FD, amplification transistors AMP, reset transistors RST, and selection transistors SEL. Furthermore, the pixel 10 includes a charge discharge transistor OFG.
  • the transfer transistor TG, the amplification transistor AMP, the selection transistor SEL, the reset transistor RST, and the charge discharge transistor OFG are composed of, for example, N-type MOS transistors.
  • the transfer transistor TG1 becomes conductive in response to this, thereby transferring the charge accumulated in the photodiode 41 to the floating diffusion region FD1.
  • the transfer drive signal TG2g supplied to the gate electrode becomes active, the transfer transistor TG2 becomes conductive in response to this, thereby transferring the charge accumulated in the photodiode 41 to the floating diffusion region FD2.
  • the floating diffusion regions FD1 and FD2 are charge storage parts that temporarily hold charges transferred from the photodiode 41.
  • the reset transistor RST1 When the reset drive signal RST1g supplied to the gate electrode becomes active, the reset transistor RST1 becomes conductive in response to this, thereby resetting the potential of the floating diffusion region FD1.
  • the reset transistor RST2 becomes conductive in response to the activation of the reset drive signal RST2g supplied to the gate electrode, thereby resetting the potential of the floating diffusion region FD2.
  • the charge discharge transistor OFG discharges the charge accumulated in the photodiode 41 by becoming conductive in response to the discharge drive signal OFG1g supplied to the gate electrode becoming active.
  • the amplification transistor AMP1 has its source electrode connected to the vertical signal line 29A via the selection transistor SEL1, thereby connecting to a constant current source (not shown) and forming a source follower circuit.
  • the amplification transistor AMP2 has a source electrode connected to the vertical signal line 29B via the selection transistor SEL2, thereby connecting to a constant current source (not shown) and forming a source follower circuit.
  • the selection transistor SEL1 is connected between the source electrode of the amplification transistor AMP1 and the vertical signal line 29A.
  • the selection transistor SEL1 becomes conductive in response to this, and outputs the detection signal VSL1 output from the amplification transistor AMP1 to the vertical signal line 29A.
  • the selection transistor SEL2 is connected between the source electrode of the amplification transistor AMP2 and the vertical signal line 29B.
  • the selection transistor SEL2g supplied to the gate electrode becomes active, the selection transistor SEL2 becomes conductive in response to this, and outputs the detection signal VSL2 output from the amplification transistor AMP2 to the vertical signal line 29B.
  • the transfer transistors TG1 and TG2, the amplification transistors AMP1 and AMP2, the selection transistors SEL1 and SEL2, and the charge discharge transistor OFG of the pixel 10 are controlled by the vertical drive section 22.
  • a reset operation is performed for all pixels to reset the charges of the pixels 10. That is, the charge discharge transistor OFG and the reset transistors RST1 and RST2 are turned on, and the accumulated charges in the photodiode 41 and the floating diffusion regions FD1 and FD2 are discharged.
  • transfer transistors TG1 and TG2 are driven alternately. That is, in the first period, the transfer transistor TG1 is controlled to be on and the transfer transistor TG2 is controlled to be off. During this first period, charges generated by the photodiode 41 are transferred to the floating diffusion region FD1. In the second period following the first period, the transfer transistor TG1 is controlled to be off and the transfer transistor TG2 is controlled to be on. In this second period, the charges generated by the photodiode 41 are transferred to the floating diffusion region FD2. As a result, the charges generated by the photodiode 41 are distributed and accumulated in the floating diffusion regions FD1 and FD2. During the distribution period of the charge generated by the photodiode 41, the control signal PGTG applied to the photogate electrode PG is controlled to a low level.
  • the control signal PGTG applied to the photogate electrode PG is controlled to High level, and each pixel 10 of the pixel array section 21 is selected line-sequentially.
  • selection transistors SEL1 and SEL2 are turned on.
  • the charge accumulated in the floating diffusion region FD1 is outputted to the column processing section 23 via the vertical signal line 29A as the detection signal VSL1.
  • the charges accumulated in the floating diffusion region FD2 are output as the detection signal VSL2 to the column processing section 23 via the vertical signal line 29B.
  • the reflected light received by the pixel 10 is delayed from the timing of irradiation from the light source according to the distance to the target object.
  • the distribution ratio of the charges accumulated in the two floating diffusion regions FD1 and FD2 changes depending on the delay time depending on the distance to the target object, so the distribution ratio of the charges accumulated in the two floating diffusion regions FD1 and FD2 changes. , the distance to an object can be found.
  • FIG. 14 shows a second circuit configuration example, which is another circuit configuration of the pixel 10.
  • FIG. 14 parts corresponding to those in FIG. 13 are designated by the same reference numerals, and explanations of those parts will be omitted as appropriate.
  • the second circuit configuration example shown in FIG. 14 is a configuration example in which a memory MEM is used as a charge storage section that stores distributed charges.
  • the first pixel circuit shown in FIG. 13 had two transfer transistors TG, floating diffusion regions FD, amplification transistors AMP, reset transistors RST, and selection transistors SEL.
  • the floating diffusion region FD, reset transistor RST, amplification transistor AMP, and selection transistor SEL are each changed to one.
  • the charge generated by the photodiode 41 is held in the floating diffusion region FD, but in the second pixel circuit shown in FIG. 14, the charge is held in the memory MEM. has been done.
  • the second pixel circuit in FIG. 14 is newly provided with a switching transistor FDG and an additional capacitor FDL.
  • the pixel 10 includes a photodiode 41, a charge discharge transistor OFG, a reset transistor RST, an amplification transistor AMP, and a selection transistor SEL. Furthermore, the pixel 10 includes two first transfer transistors TG, two second transfer transistors MTR, and two memories MEM.
  • the first transfer transistors TG1 and TG2 when distinguishing between the first transfer transistor TG, the second transfer transistor MTR, and the memory MEM, which are provided in pairs in each pixel 10, as shown in FIG. 3, the first transfer transistors TG1 and TG2, They will be referred to as second transfer transistors MTR1 and MTR2 and memories MEM1 and MEM2.
  • the first transfer transistor TG, the second transfer transistor MTR, the reset transistor RST, the amplification transistor AMP, the selection transistor SEL, and the charge discharge transistor OFG are composed of, for example, N-type MOS transistors.
  • the charges generated by the photodiode 41 are transferred to and held in memories MEM1 and MEM2 provided as charge storage sections.
  • the first transfer transistor TG1 becomes conductive in response to the activation of the first transfer drive signal TG1g supplied to the gate electrode, thereby transferring the charge accumulated in the photodiode 41 to the memory MEM1.
  • the first transfer transistor TG2 becomes conductive in response to the activation of the first transfer drive signal TG2g supplied to the gate electrode, thereby transferring the charge accumulated in the photodiode 41 to the memory MEM2. do.
  • the second transfer transistor MTR1 becomes conductive in response to this, thereby discharging the charges accumulated in the memory MEM1 by floating diffusion. Transfer to area FD.
  • the second transfer transistor MTR2 becomes conductive in response to the activation of the second transfer drive signal MT2g supplied to the gate electrode, thereby transferring the charge accumulated in the memory MEM2 to the floating diffusion region FD. Transfer to.
  • the switching transistor FDG becomes conductive in response to the active state of the FD drive signal FDG1g supplied to the gate electrode, thereby connecting the additional capacitance FDL to the floating diffusion region FD.
  • the vertical drive unit 22 activates the switching transistor FDG to connect the floating diffusion region FD and the additional capacitor FDL. This allows more charges to be accumulated during high illuminance.
  • the vertical drive unit 22 sets the switching transistor FDG to an inactive state and disconnects the additional capacitance FDL from the floating diffusion region FD. Thereby, conversion efficiency can be increased.
  • the reset transistor RST becomes conductive in response to this, thereby resetting the potential of the floating diffusion region FD. Note that when the reset transistor RST is activated, the second transfer transistors MTR1 and MTR2 and the switching transistor FDG are simultaneously activated, and the memories MEM1 and MEM2 and the additional capacitor FDL are also reset.
  • the amplification transistor AMP has its source electrode connected to the vertical signal line 29 via the selection transistor SEL, thereby connecting it to a constant current source (not shown) and forming a source follower circuit.
  • the selection transistor SEL is connected between the source electrode of the amplification transistor AMP and the vertical signal line 29.
  • the selection transistor SEL becomes conductive in response to the activation of the selection signal SEL1g supplied to its gate electrode, and outputs the detection signal VSL output from the amplification transistor AMP to the vertical signal line 29.
  • the charge generated by the photodiode 41 is distributed to the memories MEM1 and MEM2 and accumulated therein. Then, the charges held in the memories MEM1 and MEM2 are transferred to the floating diffusion region FD at the readout timing and output from the pixel 10.
  • circuit configuration of the pixel 10 is not limited to the configuration shown in FIG. 13 or 14, and other configurations can also be adopted.
  • the configuration shown in FIG. 14 in which charges are distributed and held in the memories MEM1 and MEM2, two amplification transistors AMP, two reset transistors RST, and two selection transistors SEL are used, similar to the first pixel circuit in FIG. It is also possible to have a configuration including both.
  • FIGS. 13 and 14 a pixel circuit using the photogate electrode PG and transfer transistors TG1 and TG2 shown in FIGS. 2 to 4 has been described, but the photogate electrode shown in FIGS. The same applies to the case where PG' and transfer transistors TG1' and TG2' are used.
  • FIG. 15 is a plan view and a cross-sectional view showing a first arrangement example of the memory MEM and the second transfer transistor MTR when the charge storage section is the memory MEM, as in the second pixel circuit shown in FIG. .
  • a cross-sectional view along the line XX' and a cross-sectional view along the Y-Y' line on the plan view are shown.
  • FIG. 15 descriptions of parts that are common to the above-mentioned configuration and are given the same reference numerals will be omitted as appropriate.
  • the first configuration example of FIG. 2 is adopted for the photogate electrode PG and transfer transistor TG, but some of the symbols are omitted for simplification.
  • a memory MEM1 is formed on the side opposite to the photogate electrode PG side, centering on the first transfer transistor TG1.
  • the memory MEM1 is composed of a MIS capacitor (MOS capacitor) consisting of a high concentration n-type semiconductor region (n+) 81 formed in the semiconductor substrate 40, an insulating film 82, and a gate electrode 83 made of polysilicon or the like. be done.
  • MOS capacitor MOS capacitor
  • a memory MEM2 is formed on the side opposite to the photogate electrode PG side, centering on the first transfer transistor TG2.
  • the memory MEM2 is composed of a MIS capacitor (MOS capacitor) consisting of a high concentration n-type semiconductor region (n+) 91 formed in the semiconductor substrate 40, an insulating film 92, and a gate electrode 93 made of polysilicon or the like. be done.
  • first transfer transistor TG1 photogate electrode PG, and first transfer transistor TG2 is the horizontal direction, and the direction perpendicular thereto is the vertical direction
  • second transfer transistor MTR1 and the second transfer transistor MTR1 are arranged in the vertical direction of the memory MEM1.
  • Floating diffusion regions FD1 are arranged side by side.
  • the second transfer transistor MTR1 includes a gate electrode 101 formed of polysilicon or the like and a gate insulating film 102, and includes a high concentration n-type semiconductor region 81 of the memory MEM1 and a high concentration n-type semiconductor region of the floating diffusion region FD1. corresponds to the source region or drain region.
  • a second transfer transistor MTR2 and a floating diffusion region FD2 are arranged in the vertical direction of the memory MEM2, and the second transfer transistor MTR2 has a gate electrode 111 formed of polysilicon or the like and a gate
  • the high concentration n-type semiconductor region 91 of the memory MEM2 and the high concentration n-type semiconductor region of the floating diffusion region FD2 correspond to a source region or a drain region.
  • the high concentration n-type semiconductor regions of the floating diffusion regions FD1 and FD2 are electrically connected by a metal wiring formed in the wiring layer, thereby forming one floating diffusion region FD.
  • FIG. 16 is a plan view and a cross-sectional view showing a second arrangement example of the memory MEM and the second transfer transistor MTR when the charge storage section is the memory MEM, as in the second pixel circuit shown in FIG. 14. .
  • a cross-sectional view along the line XX' and a cross-sectional view along the Y-Y' line on the plan view are shown.
  • FIG. 16 descriptions of parts that are common to the first arrangement example shown in FIG. 15 and have the same reference numerals will be omitted as appropriate. Also in FIG. 16, like FIG. 15, some of the symbols are omitted for simplification.
  • the memories MEM1 and MEM2 are constituted by MIS capacitors, but the memories MEM1 and MEM2 are formed by high-concentration n-type semiconductor regions as well as floating diffusion regions FD1 and FD2. It may also consist of only
  • the second arrangement example in FIG. 16 shows an example in which the memories MEM1 and MEM2 are composed only of high concentration n-type semiconductor regions.
  • the second arrangement example shown in FIG. 16 compared to the first arrangement example shown in FIG. is omitted.
  • the other configurations are the same as the first arrangement example shown in FIG. 15, so the explanation will be omitted.
  • one transfer transistor TG (only transfer transistor TG1) may be arranged for one pixel, or as shown in FIG. 18, four transfer transistors may be arranged for one pixel.
  • transfer transistors TG1 to TG4 may be arranged.
  • the same number of floating diffusion regions FD as charge storage portions are provided as the number of transfer transistors TG.
  • the charges generated by the photodiode 41 are read out in a time-division manner, and the distance to the object is determined from the distribution ratio of the read charges. be able to.
  • the distance to the object can be determined using a 4-phase method in which charges are accumulated in the floating diffusion regions FD1 to FD4 with a phase shift of 90 degrees. can.
  • the number of buried gate electrode portions VG included in one transfer transistor TG is not limited to two, and may be any other number.
  • the number of buried gate electrode portions VG included in the transfer transistor TG may be one.
  • the number of buried gate electrode portions VG included in the transfer transistor TG may be three or more.
  • the planar shape of the buried gate electrode portion VG is also not limited to a circular shape, and may be a polygonal shape such as a quadrangle or an octagon (including a shape with rounded corners).
  • FIG. 20 is a plan view showing an example of the arrangement of the charge discharge transistor OFG.
  • the charge discharge transistor OFG is connected to the photodiode 41 and the transfer transistors TG1 and TG2, as explained in the circuit configurations of FIGS. 13 and 14, and therefore, as shown in FIG. placed nearby.
  • transfer transistors TG1 and TG2 are arranged on two opposing sides of a square surrounding the photogate electrode PG, and a charge discharge transistor OFG is arranged on one of the remaining two opposing sides of the square. Can be done.
  • the charge drain transistor OFG can be configured with a vertical transistor having a buried gate electrode section VG similar to the buried gate electrode section VG of the transfer transistor TG.
  • a drain region OFD which serves as a destination for discharging unnecessary charges, is formed of a highly doped n-type semiconductor region.
  • the charge discharging transistor OFG may also be provided with two charge discharging transistors OFG1 and OFG2 with symmetry as in the two transfer transistors TG1 and TG2.
  • charge discharging transistors OFG1 and OFG2 are arranged on two sides different from transfer transistors TG1 and TG2 of a square surrounding photogate electrode PG.
  • FIG. 22 is a plan view showing an example of the arrangement of pixel transistors other than the first transfer transistors TG1 and TG2 in the pixel when the pixel 10 is configured with the second circuit configuration example shown in FIG.
  • Each pixel transistor shown in FIG. 22 corresponds to the pixel transistor with the same reference numeral in the second circuit configuration example shown in FIG. 14.
  • the arrangement of the first transfer transistors TG1 and TG2, the memories MEM1 and MEM2, the second transfer transistors MTR1 and MTR2, and the floating diffusion regions FD1 and FD2 is the same as the first arrangement example explained in FIG. is omitted. Furthermore, the arrangement of the charge discharge transistor OFG is the same as that described with reference to FIG. 20, so a description thereof will be omitted.
  • an amplification transistor AMP, a selection transistor SEL, a switching transistor FDG, and a reset transistor are installed.
  • RST is placed.
  • the amplification transistor AMP and the selection transistor SEL are arranged side by side in the vicinity of one predetermined side (the upper side in FIG. 22) of the rectangular pixel region, and the switching transistor FDG and the reset transistor RST are arranged in the vicinity of a predetermined side of the rectangular pixel region. They are arranged in the vicinity of one side (the lower side in FIG. 22).
  • each pixel includes an amplification transistor AMP, a selection transistor SEL, a switching transistor FDG, and a reset transistor RST, but these pixel transistors are shared by multiple pixels. It can be configured to do this.
  • FIG. 23 is a plan view showing an example of the arrangement of each pixel transistor when the amplification transistor AMP, selection transistor SEL, switching transistor FDG, and reset transistor RST are shared by a plurality of pixels.
  • the amplification transistor AMP, selection transistor SEL, switching transistor FDG, and reset transistor RST are shared by four pixels.
  • One of an amplification transistor AMP, a selection transistor SEL, a switching transistor FDG, or a reset transistor RST is arranged in each pixel 10 of four 2 ⁇ 2 pixels that are a shared unit.
  • the sharing unit in which pixel transistors are shared is not limited to four pixels, and may be shared by other numbers of pixels (for example, eight pixels). Furthermore, even if the sharing unit is four pixels, it may be shared not by four pixels of 2x2, but by four pixels of 1x4, for example, one pixel in one of the horizontal or vertical directions and four pixels in the other.
  • the light detection device 1 configured as described above can be used as a light receiving device for a distance measurement system that measures the distance to a subject using an indirect ToF method, and can also be used to detect the distribution of the amount of incident infrared light or visible light. It can also be used as a solid-state imaging device that captures images.
  • the above-described photodetection device 1 is installed in electronic devices such as, for example, smartphones, head-mounted displays, tablet terminals, mobile phones, personal computers, game consoles, television receivers, wearable terminals, digital still cameras, and digital video cameras. be able to.
  • FIG. 24 is a block diagram showing an example of the configuration of a smartphone, which is an electronic device equipped with the photodetection device 1.
  • the smartphone 201 includes a distance measurement module 202, an imaging device 203, a display 204, a speaker 205, a microphone 206, a communication module 207, a sensor unit 208, a touch panel 209, and a control unit 210 connected via a bus 211. connected and configured.
  • the control unit 210 has functions as an application processing section 221 and an operation system processing section 222 by the CPU executing a program.
  • the ranging module 202 can be configured to include the light detection device 1 of FIG. 1 along with a light source that emits active light.
  • the distance measurement module 202 receives reflected light generated by illumination light emitted from a predetermined light source hitting an object and being reflected, and outputs a depth image in which distance information to the object is stored as a depth value.
  • the distance measurement module 202 is placed in front of the smartphone 201, and by performing distance measurement on the user of the smartphone 201, the depth value of the surface shape of the user's face, hands, fingers, etc. is calculated as the distance measurement result. Output as .
  • the imaging device 203 is placed in front of the smartphone 201, and captures an image of the user of the smartphone 201 as a subject, thereby acquiring an image of the user.
  • the photodetecting device 1 of FIG. 1 can be applied.
  • at least one of the ranging module 202 and the imaging device 203 may be arranged on the back surface of the smartphone 201.
  • the display 204 displays an operation screen for processing by the application processing unit 221 and the operation system processing unit 222, images captured by the imaging device 203, and the like. For example, when making a phone call using the smartphone 201, the speaker 205 and the microphone 206 output the voice of the other party and collect the voice of the user.
  • the communication module 207 performs communication via a communication network.
  • the sensor unit 208 senses speed, acceleration, proximity, etc., and the touch panel 209 acquires touch operations by the user on the operation screen displayed on the display 204.
  • the application processing unit 221 performs processing for providing various services by the smartphone 201.
  • the application processing unit 221 can create a computer graphics face that virtually reproduces the user's facial expression based on the depth supplied from the distance measurement module 202 and display it on the display 204.
  • the application processing unit 221 can perform a process of creating three-dimensional shape data of an arbitrary three-dimensional object, for example, based on the depth supplied from the ranging module 202.
  • the operation system processing unit 222 performs processing to realize the basic functions and operations of the smartphone 201.
  • the operation system processing unit 222 can perform processing to authenticate the user's face and unlock the smartphone 201 based on the depth value supplied from the ranging module 202.
  • the operation system processing unit 222 performs processing for recognizing a user's gesture based on the depth value supplied from the ranging module 202, and performs processing for inputting various operations according to the gesture. Can be done.
  • the smartphone 201 configured in this way, by applying the above-described photodetection device 1, it is possible, for example, to calculate and output ranging information, or to output a captured image of infrared light or visible light. can.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as a car, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility, airplane, drone, ship, robot, etc. It's okay.
  • FIG. 25 is a block diagram illustrating a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device such as an internal combustion engine or a drive motor that generates drive force for the vehicle, a drive force transmission mechanism that transmits the drive force to wheels, and a drive force transmission mechanism that controls the steering angle of the vehicle. It functions as a control device for a steering mechanism to adjust and a braking device to generate braking force for the vehicle.
  • the body system control unit 12020 controls the operations of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a turn signal, or a fog lamp.
  • radio waves transmitted from a portable device that replaces a key or signals from various switches may be input to the body control unit 12020.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls the door lock device, power window device, lamp, etc. of the vehicle.
  • the external information detection unit 12030 detects information external to the vehicle in which the vehicle control system 12000 is mounted.
  • an imaging section 12031 is connected to the outside-vehicle information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing such as a person, car, obstacle, sign, or text on the road surface or distance detection processing based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver condition detection section 12041 that detects the condition of the driver is connected to the in-vehicle information detection unit 12040.
  • the driver condition detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver condition detection unit 12041. It may be calculated, or it may be determined whether the driver is falling asleep.
  • the microcomputer 12051 calculates control target values for the driving force generation device, steering mechanism, or braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, Control commands can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of autonomous driving, etc., which does not rely on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of preventing glare, such as switching from high beam to low beam. It can be carried out.
  • the audio and image output unit 12052 transmits an output signal of at least one of audio and images to an output device that can visually or audibly notify information to the occupants of the vehicle or to the outside of the vehicle.
  • an audio speaker 12061, a display section 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 26 is a diagram showing an example of the installation position of the imaging section 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle 12100.
  • An imaging unit 12101 provided in the front nose and an imaging unit 12105 provided above the windshield inside the vehicle mainly acquire images in front of the vehicle 12100.
  • Imaging units 12102 and 12103 provided in the side mirrors mainly capture images of the sides of the vehicle 12100.
  • An imaging unit 12104 provided in the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the images of the front acquired by the imaging units 12101 and 12105 are mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 26 shows an example of the imaging range of the imaging units 12101 to 12104.
  • Imaging range 12111 indicates the imaging range of imaging section 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate imaging ranges of imaging sections 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 shows the imaging range of imaging section 12101 provided on the front nose.
  • the imaging range of the imaging unit 12104 provided in the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, an overhead image of the vehicle 12100 is obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of image sensors, or may be an image sensor having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104. In particular, by determining the three-dimensional object that is closest to the vehicle 12100 on its path and that is traveling at a predetermined speed (for example, 0 km/h or more) in approximately the same direction as the vehicle 12100, it is possible to extract the three-dimensional object as the preceding vehicle. can.
  • a predetermined speed for example, 0 km/h or more
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, etc., in which the vehicle travels autonomously without depending on the driver's operation.
  • the microcomputer 12051 transfers three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, regular vehicles, large vehicles, pedestrians, and utility poles based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic obstacle avoidance. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceeds a set value and there is a possibility of a collision, the microcomputer 12051 transmits information via the audio speaker 12061 and the display unit 12062. By outputting a warning to the driver via the vehicle control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceed
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether the pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition involves, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and a pattern matching process is performed on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not.
  • the audio image output unit 12052 creates a rectangular outline for emphasis on the recognized pedestrian.
  • the display unit 12062 is controlled to display the .
  • the audio image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the outside-vehicle information detection unit 12030 and the inside-vehicle information detection unit 12040 among the configurations described above. Specifically, by using the distance measurement by the light detection device 1 as the outside information detection unit 12030 and the inside information detection unit 12040, the process of recognizing the driver's gesture is performed, and various kinds of information (for example, audio system, navigation system, air conditioning system) and detect the driver's condition more accurately. Further, by using the distance measurement by the photodetector 1 and the image obtained by the photodetector 1, it is possible to recognize the unevenness of the road surface and reflect it in the control of the suspension.
  • various kinds of information for example, audio system, navigation system, air conditioning system
  • the technology of the present disclosure can take the following configuration.
  • a photogate electrode provided above the photodiode; one or more transfer transistors that transfer the charge photoelectrically converted by the photodiode to a charge storage section,
  • the transfer transistor is a vertical transistor having a gate electrode buried in a semiconductor substrate.
  • the width of the photogate electrode is the same as the width of the transfer transistor, or , the photodetecting device according to (1) above, is formed with a width smaller than that.
  • the transfer transistor has two of the buried gate electrode parts, With respect to a second direction perpendicular to the first direction, with the arrangement direction of the photogate electrode and the transfer transistor as a first direction, the width of the photogate electrode is equal to the width of the two buried gates of the transfer transistor.
  • the photodetecting device according to (1) or (2) which is formed with a width smaller than the width of the electrode portion.
  • the photogate electrode is a vertical gate electrode having a buried gate electrode portion buried in a semiconductor substrate.
  • the first voltage is applied to the photogate electrode during an off period in which all of the one or more transfer transistors are controlled to be off, The photodetection device according to (6), wherein the first voltage is a voltage higher than an off-voltage that turns off the transfer transistor.
  • the second voltage is applied to the photogate electrode during a driving period in which two or more of the transfer transistors are alternately controlled to be turned on, The photodetection device according to (6) or (7), wherein the second voltage is a voltage lower than an on-voltage that turns on the transfer transistor.
  • the photodetecting device according to any one of (1) to (9), wherein the charge storage section is composed of a floating diffusion region or an MIS capacitor.
  • a photogate electrode provided above the photodiode; one or more transfer transistors that transfer the charge photoelectrically converted by the photodiode to a charge storage section,
  • the photogate electrode includes a vertical gate electrode having a buried gate electrode portion buried in a semiconductor substrate.
  • the transfer transistor is a vertical transistor having a buried gate electrode portion whose gate electrode is buried in the semiconductor substrate.
  • the width of the photogate electrode is the same as the width of the transfer transistor, or , the photodetecting device according to (12) above, is formed with a width smaller than that.
  • the transfer transistor has two of the buried gate electrode parts, With respect to a second direction perpendicular to the first direction, with the arrangement direction of the photogate electrode and the transfer transistor as a first direction, the width of the photogate electrode is equal to the width of the two buried gates of the transfer transistor.
  • the photodetecting device according to any one of (11) to (15), wherein a first voltage or a second voltage is applied to the photogate electrode.
  • the first voltage is applied to the photogate electrode during an off period in which all of the one or more transfer transistors are controlled to be off, The photodetection device according to (16), wherein the first voltage is a voltage higher than an off-voltage that turns off the transfer transistor.
  • the second voltage is applied to the photogate electrode during a driving period in which two or more of the transfer transistors are alternately controlled to be turned on, The photodetecting device according to (16) or (17), wherein the second voltage is a voltage lower than an on-voltage that turns on the transfer transistor.
  • Photodetector 10 pixels, 40 semiconductor substrate, 41 photodiode, 51, 51' gate electrode, 51P plane gate electrode section, 51VG buried gate electrode section, 52, 52' gate electrode, 52P plane gate electrode section, 52VG Embedded Gate electrode part, 61P' Planar gate electrode part, 61VG' Buried gate electrode part, 83 Gate electrode, 93 Gate electrode, 101 Gate electrode, 111 Gate electrode, 201 Smartphone, 202 Distance measurement module, 203 Imaging device, PG, PG' Photogate electrode, TG, TG' transfer transistor, FD floating diffusion region, FDG switching transistor, FDL additional capacitance, MEM memory, MTR second transfer transistor, AMP amplification transistor, RST reset transistor, OFG charge discharge transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示は、変調力を向上させた光検出装置を提供することができるようにする光検出装置に関する。 光検出装置は、フォトダイオードの上方に設けられたフォトゲート電極と、フォトダイオードで光電変換された電荷を電荷蓄積部に転送する１つ以上の転送トランジスタとを備え、転送トランジスタは、ゲート電極が半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型トランジスタで構成される。本開示の技術は、例えば、被写体までの距離を測定する測距モジュール等に適用できる。

Description

光検出装置
　本開示は、光検出装置に関し、特に、変調力を向上させることができるようにした光検出装置に関する。
　ToF（Time of Flight）方式により対象物までの距離を測定する距離センサが知られている。ToF方式の距離センサは、光源から照射された光が対象物にあたって反射された反射光をフォトダイオードで光電変換する。光電変換により生成された信号電荷は、交互に駆動される対のゲート電極によって２つの電荷蓄積部に振り分けられる。
　例えば、特許文献１には、フォトゲート電極と、第１及び第２ゲート電極と、第１及び第２半導体領域とを備え、第１ゲート電極と第２ゲート電極とに異なる位相の電荷転送信号を与え、パルス光の入射に伴って半導体基板内で発生した電荷を、第１及び第２ゲート電極の直下の領域に振り分ける距離センサが開示されている。
特開２０１１－１１２６１４号公報
　特許文献１の距離センサでは、フォトゲート電極とゲート電極に平面型（プレナー型）のMOSトランジスタが採用されている。平面型のMOSトランジスタの場合、変調力が弱く、振り分け電界がつきにくいことが懸念される。振り分け電界強化のためには変調力の強化が望まれる。
　本開示は、このような状況に鑑みてなされたものであり、変調力を向上させることができるようにするものである。
　本開示の第１の側面の光検出装置は、フォトダイオードの上方に設けられたフォトゲート電極と、前記フォトダイオードで光電変換された電荷を電荷蓄積部に転送する１つ以上の転送トランジスタとを備え、前記転送トランジスタは、ゲート電極が半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型トランジスタで構成された光検出装置である。
　本開示の第１の側面においては、フォトダイオードの上方に設けられたフォトゲート電極と、前記フォトダイオードで光電変換された電荷を電荷蓄積部に転送する１つ以上の転送トランジスタとが設けられ、前記転送トランジスタは、ゲート電極が半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型トランジスタで構成される。
　本開示の第２の側面の光検出装置は、フォトダイオードの上方に設けられたフォトゲート電極と、前記フォトダイオードで光電変換された電荷を電荷蓄積部に転送する１つ以上の転送トランジスタとを備え、前記フォトゲート電極は、半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型ゲート電極で構成された光検出装置である。
　本開示の第２の側面においては、フォトダイオードの上方に設けられたフォトゲート電極と、前記フォトダイオードで光電変換された電荷を電荷蓄積部に転送する１つ以上の転送トランジスタとが設けられ、前記フォトゲート電極は、半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型ゲート電極で構成される。
　光検出装置は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術を適用した光検出装置の概略構成例を示すブロック図である。 フォトゲート電極と転送トランジスタの第１構成例を示す図である。 フォトゲート電極と転送トランジスタの第２構成例を示す図である。 フォトゲート電極と転送トランジスタの第３構成例を示す図である。 フォトゲート電極の幅と転送トランジスタの幅との関係による効果の違いを説明する図である。 フォトゲート電極の幅と転送トランジスタの幅との関係による効果の違いを説明する図である。 フォトゲート電極と転送トランジスタの第４構成例を示す図である。 フォトゲート電極と転送トランジスタの第５構成例を示す図である。 フォトゲート電極を縦型ゲート電極とした場合の効果を説明する図である。 フォトゲート電極を縦型ゲート電極とした場合の効果を説明する図である。 フォトゲート電極と転送トランジスタの駆動を説明する図である。 フォトゲート電極と転送トランジスタの駆動を説明する図である。 画素の第１回路構成例を示す図である。 画素の第２回路構成例を示す図である。 電荷蓄積部をメモリMEMとした場合の第１配置例を示す図である。 電荷蓄積部をメモリMEMとした場合の第２配置例を示す図である。 １画素に１個の転送トランジスタを配置した例を示す図である。 １画素に４個の転送トランジスタを配置した例を示す図である。 転送トランジスタが１個の埋め込みゲート電極部を有する例を説明する図である。 電荷排出トランジスタの配置例を示す平面図である。 電荷排出トランジスタの配置例を示す平面図である。 各画素トランジスタの配置例を示す平面図である。 画素トランジスタが共有される場合の各画素トランジスタの配置例を示す平面図である。 本技術を適用した電子機器であるスマートフォンの構成例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、添付図面を参照しながら、本開示の技術を実施するための形態（以下、実施の形態という）について説明する。説明は以下の順序で行う。
１．光検出装置の構成例
２．フォトゲート電極と転送トランジスタの第１構成例
３．フォトゲート電極と転送トランジスタの第２構成例
４．フォトゲート電極と転送トランジスタの第３構成例
５．フォトゲート電極の縦方向の幅の違いによる効果
６．フォトゲート電極と転送トランジスタの第４構成例
７．フォトゲート電極と転送トランジスタの第５構成例
８．フォトゲート電極が縦型ゲート電極で構成される場合の効果
９．フォトゲート電極と転送トランジスタの駆動
１０．画素の回路構成例
１１．電荷蓄積部をメモリとした場合の第１配置例
１２．電荷蓄積部をメモリとした場合の第２配置例
１３．転送トランジスタの個数
１４．埋め込みゲート電極部の個数
１５．電荷排出トランジスタの配置例
１６．他の画素トランジスタの配置例
１７．光検出装置の適用例
１８．電子機器の構成例
１９．移動体への応用例
　以下の説明で参照する図面において、同一又は類似の部分には同一又は類似の符号を付すことにより重複説明を適宜省略する。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる。また、図面相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれる。
＜１．光検出装置の構成例＞
　図１は、本技術を適用した光検出装置の概略構成例を示すブロック図である。
　図１に示される光検出装置１は、間接ToF方式による測距情報を出力する距離センサである。
　光検出装置１は、所定の光源から照射された光（照射光）が物体にあたって反射されてきた光（反射光）を受光し、物体までの距離情報をデプス値として格納したデプス画像を出力する。なお、光源から照射される照射光は、例えば、波長が７８０nm乃至１０００nmの範囲の赤外光であり、オンオフが所定の周期で繰り返されるパルス光である。
　光検出装置１は、図示せぬ半導体基板上に形成された画素アレイ部２１と、画素アレイ部２１と同じ半導体基板上に集積された周辺回路部とを有する。周辺回路部は、例えば垂直駆動部２２、カラム処理部２３、水平駆動部２４、およびシステム制御部２５等から構成されている。
　光検出装置１には、さらに信号処理部２６およびデータ格納部２７も設けられている。なお、信号処理部２６およびデータ格納部２７は、光検出装置１と同じ基板上に搭載してもよいし、光検出装置１とは別のモジュール内の基板上に配置してもよい。
　画素アレイ部２１は、受光した光量に応じた電荷を生成し、その電荷に応じた信号を出力する画素１０が行方向および列方向の行列状に２次元配置された構成となっている。すなわち、画素アレイ部２１は、入射した光を光電変換し、その結果得られた電荷に応じた信号を出力する画素１０を複数有する。ここで、行方向とは、水平方向の画素１０の配列方向をいい、列方向とは、垂直方向の画素１０の配列方向をいう。行方向は、図中、横方向であり、列方向は図中、縦方向である。画素１０の詳細については、図２以降で後述する。
　画素アレイ部２１においては、行列状の画素配列に対して、画素行ごとに画素駆動線２８が行方向に沿って配線されるとともに、各画素列に２つの垂直信号線２９が列方向に沿って配線されている。画素駆動線２８は、画素１０から信号を読み出す際の駆動を行うための駆動信号を伝送する。なお、図１では、画素駆動線２８について１本の配線として示しているが、１本に限られるものではない。画素駆動線２８の一端は、垂直駆動部２２の各行に対応した出力端に接続されている。
　垂直駆動部２２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部２１の各画素１０を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部２２は、垂直駆動部２２を制御するシステム制御部２５とともに、画素アレイ部２１の各画素１０の動作を制御する駆動部を構成している。
　垂直駆動部２２による駆動制御に応じて画素行の各画素１０から出力される検出信号は、垂直信号線２９を通してカラム処理部２３に入力される。カラム処理部２３は、各画素１０から垂直信号線２９を通して出力される検出信号に対して所定の信号処理を行うとともに、信号処理後の検出信号を一時的に保持する。カラム処理部２３は、具体的には、信号処理としてノイズ除去処理やAD（Analog to Digital）変換処理などを行う。
　水平駆動部２４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部２３の画素列に対応する単位回路を順番に選択する。この水平駆動部２４による選択走査により、カラム処理部２３において単位回路ごとに信号処理された検出信号が順番に信号処理部２６へ出力される。
　システム制御部２５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、そのタイミングジェネレータで生成された各種のタイミング信号を基に、垂直駆動部２２、カラム処理部２３、および水平駆動部２４などの駆動制御を行う。
　信号処理部２６は、少なくとも演算処理機能を有し、カラム処理部２３から出力される検出信号に基づいて演算処理等の種々の信号処理を行う。例えば、信号処理部２６は、カラム処理部２３から出力される検出信号に基づいて、物体までの距離情報をデプス値として格納したデプス画像を生成する処理を実行する。データ格納部２７は、信号処理部２６での信号処理にあたって、その処理に必要なデータを一時的に格納する。
　以上のように構成される光検出装置１は、物体までの距離情報をデプス値として格納したデプス画像を生成する処理を実行する。あるいはまた、光検出装置１は、物体までの距離情報の元となる検出信号を画素単位に出力する。
　画素アレイ部２１の各画素１０は、２つの電荷蓄積部を有し、照射光が物体にあたって反射された反射光を受光して光電変換された電荷を、一定期間ごとに、２つの電荷蓄積部へ交互に振り分けて蓄積させる。画素１０が受光する反射光は、光源が照射したタイミングから、対象物までの距離に応じて遅延されているため、対象物までの距離に応じた遅延時間によって、２つの電荷蓄積部に蓄積される電荷の配分比が変化する。この２つの電荷蓄積部に蓄積される電荷の配分比から、物体までの距離を求めることができる。
　以下では、画素アレイ部２１が備える画素１０の構造のうち、光電変換素子で生成された電荷を、２つの電荷蓄積部へ振り分ける振り分け部の構成について説明する。
＜２．フォトゲート電極と転送トランジスタの第１構成例＞
　図２は、フォトゲート電極と転送トランジスタの第１構成例を示す平面図と断面図である。右側の断面図は、左側の平面図上のX-X’線における断面図に相当する。
　図２に示される第１構成例において、画素１０は、光電変換素子としてのフォトダイオード（PD）４１と、フォトゲート電極PGと、２つの転送トランジスタTGである転送トランジスタTG１及びTG２と、２つの浮遊拡散領域FDである浮遊拡散領域FD１及びFD２とを有する。２つの転送トランジスタTG１及びTG２は、電荷を振り分ける振り分け部に相当し、２つの浮遊拡散領域FD１及びFD２は、電荷を蓄積する電荷蓄積部に相当する。
　断面図で示されるように、半導体として例えばシリコン（Si）を用いたシリコン基板で構成される半導体基板４０に、フォトダイオード４１が画素単位に形成されている。フォトダイオード４１は、半導体基板４０のｐ型（第１導電型）の半導体領域の領域内に、ｎ型（第２導電型）の半導体領域が形成されたｐｎ接合型のフォトダイオードで構成される。
　フォトゲート電極PGは、フォトダイオード４１の基板上面に形成されたゲート絶縁膜４２上に形成されている。フォトゲート電極PGは、例えばポリシリコンで形成されるが、その他の材料（例えば金属材料）を用いてもよい。フォトゲート電極PGは、フォトダイオード４１で生成された電荷をフォトゲート電極PG下方の領域に収集する電荷収集電極である。
　フォトゲート電極PGの左側には、転送トランジスタTG１のゲート電極５１が形成され、フォトゲート電極PGの右側には、転送トランジスタTG２のゲート電極５２が形成されている。換言すれば、転送トランジスタTG１のゲート電極５１と転送トランジスタTG２のゲート電極５２が、フォトゲート電極PGを挟んで対向して配置されている。
　フォトゲート電極PGの左側に配置された転送トランジスタTG１のゲート電極５１は、半導体基板４０上面の平面ゲート電極部５１Pと、半導体基板４０内に埋め込まれた埋め込みゲート電極部５１VGとで構成される。ゲート電極５１と半導体基板４０との間には、ゲート絶縁膜５３が形成されている。転送トランジスタTG１のゲート電極５１を中心として、フォトゲート電極PG側とは反対側の半導体基板４０内に、高濃度ｎ型半導体領域（ｎ＋）で形成された浮遊拡散領域FD１が形成されている。
　フォトゲート電極PGの右側に配置された転送トランジスタTG２のゲート電極５２は、半導体基板４０上面の平面ゲート電極部５２Pと、半導体基板４０内に埋め込まれた埋め込みゲート電極部５２VGとで構成される。ゲート電極５２と半導体基板４０との間には、ゲート絶縁膜５４が形成されている。転送トランジスタTG２のゲート電極５２を中心として、フォトゲート電極PG側とは反対側の半導体基板４０内に、高濃度ｎ型半導体領域（ｎ＋）で形成された浮遊拡散領域FD２が形成されている。
　平面図で示されるように、転送トランジスタTG１のゲート電極５１は、例えば円柱状に形成された２個の埋め込みゲート電極部５１VGを有している。転送トランジスタTG２のゲート電極５２も同様に、例えば円柱状に形成された２個の埋め込みゲート電極部５２VGを有している。
　転送トランジスタTG１のゲート電極５１、フォトゲート電極PG、及び、転送トランジスタTG２のゲート電極５２の配列方向を横方向（第１の方向）とし、それらの配列方向に垂直な方向を縦方向（第２の方向）とすると、縦方向の幅に関して、フォトゲート電極PGの幅WPGは、転送トランジスタTG１のゲート電極５１及び転送トランジスタTG２のゲート電極５２の幅WTGよりも大きい幅で形成されている。
　以下において、転送トランジスタTG１の埋め込みゲート電極部５１VGと、転送トランジスタTG２の埋め込みゲート電極部５２VGとを特に区別しない場合、埋め込みゲート電極部VGと称する。
　第１構成例においては、以上のように、転送トランジスタTG１が、ゲート電極５１が半導体基板４０内に埋め込まれた埋め込みゲート電極部５１VGを有する縦型トランジスタで構成される。また、転送トランジスタTG２も、半導体基板４０内に埋め込まれた埋め込みゲート電極部５２VGを有する縦型トランジスタで構成される。転送トランジスタTG１及びTG２が縦型トランジスタで構成されることで、転送トランジスタTGの変調力を向上させることができ、振り分け電界が強化される。また、フォトゲート電極PGを用いることで、フォトダイオード４１の電位を電圧で制御するため、製造ばらつきによる振り分け特性の悪化を抑制することができる。従って、振り分け電界を強化しつつ、製造ばらつきによる振り分け特性の悪化を抑制でき、撮像特性及び測距特性を向上させることができる。
＜３．フォトゲート電極と転送トランジスタの第２構成例＞
　図３は、フォトゲート電極と転送トランジスタの第２構成例を示す平面図である。
　図３の第２構成例においては、図２に示した第１構成例と対応する部分については同一の符号を付してあり、第１構成例と異なる部分について説明する。
　図２に示した第１構成例では、縦方向の幅に関して、フォトゲート電極PGの幅WPGが、転送トランジスタTG１のゲート電極５１及び転送トランジスタTG２のゲート電極５２の幅WTGよりも大きい幅で形成されていた（幅WPG＞幅WTG）。
　一方、図３の第２構成例においては、縦方向の幅に関して、フォトゲート電極PGの幅WPGが、転送トランジスタTG１のゲート電極５１及び転送トランジスタTG２のゲート電極５２の幅WTGと同じか、または、それよりも小さい幅で形成されている（幅WPG＝幅WTG、または、幅WPG＜幅WTG）。図３の第２構成例は、フォトゲート電極PGの形成サイズ（平面領域）が異なる点以外については、図２に示した第１構成例と同様に形成されている。
＜４．フォトゲート電極と転送トランジスタの第３構成例＞
　図４は、フォトゲート電極と転送トランジスタの第３構成例を示す平面図である。
　図４の第３構成例においても、上述した第１構成例及び第２構成例と対応する部分については同一の符号を付してあり、第１構成例及び第２構成例と異なる部分について説明する。
　図４の第３構成例においては、第２構成例と同様に、縦方向の幅に関して、フォトゲート電極PGの幅WPGが、転送トランジスタTG１のゲート電極５１及び転送トランジスタTG２のゲート電極５２の幅WTGよりも小さい幅で形成されている（幅WPG＜幅WTG）。さらに、図４の第３構成例では、フォトゲート電極PGの幅WPGが、転送トランジスタTG１及びTG２の２個の埋め込みゲート電極部VG間の幅WVGよりも小さい幅で形成されている（幅WPG＞幅WVG）。図４の第３構成例は、フォトゲート電極PGの形成サイズ（平面領域）が異なる点以外については、図２に示した第１構成例と同様に形成されている。
　フォトゲート電極PGと転送トランジスタTGの第２構成例及び第３構成例においても、転送トランジスタTG１及びTG２が縦型トランジスタで構成される。これにより、転送トランジスタTGの変調力を向上させることができ、振り分け電界が強化される。また、フォトゲート電極PGを用いることでフォトダイオード４１の電位を電圧で制御し、製造ばらつきによる振り分け特性の悪化を抑制することができる。したがって、振り分け電界を強化しつつ、製造ばらつきによる振り分け特性の悪化を抑制でき、撮像特性及び測距特性を向上させることができる。
＜５．フォトゲート電極の縦方向の幅の違いによる効果＞
　図５及び図６を参照して、フォトゲート電極PGの縦方向の幅WPGと、転送トランジスタTGの縦方向の幅WTGとの関係による効果の違いについて説明する。図５及び図６においては、見やすさを優先して、転送トランジスタTG１及びTG２の２個の埋め込みゲート電極部VGに異なるパターンを付して示している。
　第１構成例において、半導体基板４０のフォトダイオード４１で生成された電荷は、図５に示されるように、フォトゲート電極PG下方の平面領域にランダムに収集される。ランダムに収集された電荷のうち、転送トランジスタTG１のゲート電極５１及び転送トランジスタTG２のゲート電極５２よりも外側に収集された電荷が、例えば、右側の浮遊拡散領域FD２に収集される場合、２個の埋め込みゲート電極部５２VGの外側を通って浮遊拡散領域FD２に収集されるため、埋め込みゲート電極部５２VGの界面のトラップの影響を受けてしまう。これにより、電荷の消失や転送遅延が起こり、撮像特性または測距特性が悪化する懸念がある。
　これに対して、例えば第３構成例のように、フォトゲート電極PGの縦方向の幅WPGが、転送トランジスタTG２の２個の埋め込みゲート電極部５２VG間の幅WVGよりも小さく形成された場合、フォトゲート電極PG下方の平面領域にランダムに収集された電荷は、図６に示されるように、２個の埋め込みゲート電極部５２VGの間を通って、埋め込みゲート電極部５２VGの界面の影響を受けることなく、浮遊拡散領域FD２に収集される。すなわち、界面準位の影響を抑制することができ、撮像特性及び測距特性を改善することができる。
　したがって、第１構成例ないし第３構成例のうち、フォトゲート電極PGの幅WPGが転送トランジスタTGの幅WTGよりも大きい第１構成例よりも、転送トランジスタTGの幅WTGと同じか、または、それよりも小さい第２構成例が好ましい。さらに、フォトゲート電極PGの幅WPGが２個の埋め込みゲート電極部VG間の幅WVGよりも小さい第３構成例が、第２構成例よりもさらに好ましい。
＜６．フォトゲート電極と転送トランジスタの第４構成例＞
　図７は、フォトゲート電極と転送トランジスタの第４構成例を示す平面図と断面図である。右側の断面図は、左側の平面図上のX-X’線における断面図に相当する。図７の第４構成例においても、図２に示した第１構成例と対応する部分については同一の符号を付してあり、第１構成例と異なる部分について説明する。
　図２に示した第１構成例では、転送トランジスタTG１及びTG２が２つの埋め込みゲート電極部VGを有する縦型トランジスタで構成され、フォトゲート電極PGが平面型のゲート電極で構成されていた。
　これに対して、図７の第４構成例では、図２に示した第１構成例の転送トランジスタTG１及びTG２と、フォトゲート電極PGに代えて、転送トランジスタTG１’及びTG２’と、フォトゲート電極PG’が形成されている。
　転送トランジスタTG１’は、第１構成例の平面ゲート電極部５１Pのみに相当するゲート電極部５１’を有する平面型トランジスタで構成されている。転送トランジスタTG２’も同様に、第１構成例の平面ゲート電極部５２Pのみに相当するゲート電極部５２’を有する平面型トランジスタで構成されている。
　一方、フォトゲート電極PG’は、半導体基板４０上面の平面ゲート電極部６１P’と、半導体基板４０内に埋め込まれた埋め込みゲート電極部６１VG’とで構成される。フォトゲート電極PG’と半導体基板４０との間には、ゲート絶縁膜６２が形成されている。
　フォトゲート電極PG’は、平面図で示されるように、例えば円柱状に形成された２個の埋め込みゲート電極部６１VG’を有している。埋め込みゲート電極部６１VG’の基板厚み方向の深さは、フォトダイオード４１のｎ型の半導体領域に到達する深さとされている。
　第４構成例においては、以上のように、転送トランジスタTG１’及びTG２’が、平面型トランジスタで構成される。一方、フォトゲート電極PG’は、平面ゲート電極部６１P’と埋め込みゲート電極部６１VG’とで構成される縦型ゲート電極で構成される。フォトゲート電極PG’が縦型ゲート電極で構成されることで、フォトダイオード４１との距離が近くなるため、フォトゲート電極PG’へ印加する電圧を、平面型のフォトゲート電極PGよりも低電圧とすることができる。低電圧で制御が可能となるので、消費電力を抑制することができる。
＜７．フォトゲート電極と転送トランジスタの第５構成例＞
　図８は、フォトゲート電極と転送トランジスタの第５構成例を示す平面図と断面図である。右側の断面図は、左側の平面図上のX-X’線における断面図に相当する。
　図８に示される第５構成例は、フォトゲート電極と転送トランジスタのいずれも、埋め込みゲート電極部を有する構成とされている。
　すなわち、図８の画素１０は、図２に示した第１構成例の転送トランジスタTG１及びTG２と、図７に示したフォトゲート電極PG’とを有する。ただし、図７に示したフォトゲート電極PG’は、２つの埋め込みゲート電極部６１VG’を有していたが、図８のフォトゲート電極PG’は、１つの埋め込みゲート電極部６１VG’を有している。基板厚み方向の深さに関して、埋め込みゲート電極部６１VG’は、転送トランジスタTG１及びTG２の埋め込みゲート電極部VGよりも短く形成されている。すなわち、埋め込みゲート電極部６１VG’の深さをTD1、転送トランジスタTG１及びTG２の埋め込みゲート電極部VGの深さをTD２とすると、TD1＜TD2である。
　第５構成例においては、以上のように、転送トランジスタTG１及びTG２が縦型トランジスタで構成される。これにより、転送トランジスタTGの変調力を向上させることができ、振り分け電界が強化される。また、フォトゲート電極PG’を用いることでフォトダイオード４１の電位を電圧で制御し、製造ばらつきによる振り分け特性の悪化を抑制することができる。したがって、振り分け電界を強化しつつ、製造ばらつきによる振り分け特性の悪化を抑制でき、撮像特性及び測距特性を向上させることができる。また、フォトゲート電極PG’が縦型ゲート電極で構成される。これにより、フォトゲート電極PG’へ印加する電圧を低電圧とすることができ、消費電力を抑制することができる。
＜８．フォトゲート電極が縦型ゲート電極で構成される場合の効果＞
　図９及び図１０を参照して、フォトゲート電極を縦型ゲート電極とした場合の効果について説明する。
　図９の左側の平面図及び断面図で示されるように、縦型ゲート電極構造ではないフォトゲート電極PGにおいては、フォトダイオード４１中の最も電位が高い位置であるセンサポテンシャルSPと、フォトゲート電極PGとの深さ方向の距離が離れているため、センサポテンシャルSPの電位を制御するためには、フォトゲート電極PGに大きな電圧を印加する必要がある。その結果、消費電力が増大する。また、フォトゲート電極PGに電圧を印加すると、センサポテンシャルSPが、フォトダイオード４１上方の半導体基板４０の界面近傍にシフトし、電荷転送時に、基板界面の影響を受けやすい。
　これに対して、縦型ゲート電極構造であるフォトゲート電極PG’においては、センサポテンシャルSPと、フォトゲート電極PGとの深さ方向の距離が近くなるため、センサポテンシャルSPの電位を制御するための印加電圧を低電圧とすることができる。これにより、消費電力を抑制することができる。また、フォトゲート電極PG’の埋め込みゲート電極部６１VG’の深さを制御することにより、基板深さ方向の所望の位置に、センサポテンシャルSPを設定することが可能となる。これにより、電荷転送時に、基板界面の影響を軽減させることができる。
　また、図１０の左側の断面図に示されるように、フォトゲート電極PG’の埋め込みゲート電極部６１VG’の基板厚み方向の深さTD1が、転送トランジスタTG１及びTG２の埋め込みゲート電極部VGの基板厚み方向の深さTD２よりも大きく（TD1＞TD2）形成されている場合、センサポテンシャルSPから転送先の浮遊拡散領域FD（FD１またはFD２）までの距離が長くなるため、転送時の転送トランジスタTGに大きな電圧を印加する必要がある。
　図１０の右側の断面図に示されるように、フォトゲート電極PG’の埋め込みゲート電極部６１VG’の基板厚み方向の深さTD1を、転送トランジスタTG１及びTG２の埋め込みゲート電極部VGの基板厚み方向の深さTD２よりも小さく（TD1＜TD2）することにより、転送距離を短くすることができるため、転送時の転送トランジスタTGの印加電圧を低電圧にすることができる。また、振り分けばらつきの影響を受けにくくすることができる。
＜９．フォトゲート電極と転送トランジスタの駆動＞
　図１１及び図１２を参照して、フォトゲート電極と転送トランジスタの駆動について説明する。図１１及び図１２では、図２の第１構成例におけるフォトゲート電極PGと転送トランジスタTGの駆動として説明するが、第１構成例以外のフォトゲート電極PG’と転送トランジスタTG’の場合も同様である。
　図１１は、第１構成例のフォトゲート電極PGと２つの転送トランジスタTG１及びTG２に印加される信号のタイミングチャートを示している。
　転送駆動信号TG1ｇは、転送トランジスタTG１のゲート電極５１に供給されるパルス信号であり、転送駆動信号TG2ｇは、転送トランジスタTG２のゲート電極５２に供給されるパルス信号である。制御信号PGTGは、フォトゲート電極PGに供給されるパルス信号である。
　画素１０は、１回の検出信号（画素信号）を出力するために、図１１に示されるように、転送トランジスタTGの駆動がオフされるTGオフ期間と、２つの転送トランジスタTG１及びTG２を交互にオンする駆動を行うTG駆動期間とを有している。
　TGオフ期間において、転送駆動信号TG1ｇと転送駆動信号TG2ｇは、Lowレベルに制御される。一方、フォトゲート電極PGに供給される制御信号PGTGは、TGオフ期間において、Highレベルに制御される。
　一方、TG駆動期間では、転送駆動信号TG1ｇと転送駆動信号TG2ｇは、交互にHiレベルに制御され、フォトゲート電極PGに供給される制御信号PGTGは、Lowレベルに制御される。
　図１２は、TGオフ期間とTG駆動期間それぞれにおける、フォトゲート電極PGと２つの転送トランジスタTG１及びTG２のポテンシャル図を示している。
　TGオフ期間において、フォトゲート電極PGには、制御信号PGTGによって第１電圧ΦPG1が供給され、２つの転送トランジスタTG１及びTG２には、転送駆動信号TG1ｇ及びTG2ｇによって転送トランジスタTGをオフするオフ電圧ΦTG-OFFが供給される。ここで、第１電圧ΦPG1とオフ電圧ΦTG-OFFとの関係は、ΦTG-OFF＜ΦPG1、すなわち、第１電圧ΦPG1が転送トランジスタTGのオフ電圧ΦTG-OFFよりも大きい電圧であり、半導体基板４０のフォトゲート電極PG下の半導体領域（シリコン領域）の電位が、転送トランジスタTG下の半導体領域（シリコン領域）より大きくなるように制御される。換言すれば、フォトゲート電極PG下のポテンシャルが、転送トランジスタTG下のポテンシャルより深くなるように制御される。第１電圧ΦPG1とオフ電圧ΦTG-OFFとの電位差ΔVが大きいほど、転送トランジスタTGオフ時の浮遊拡散領域FDへの漏れを小さくすることができ、寄生受光感度(PLS)を抑制することができる。これにより、撮像特性及び測距特性を向上させることができる。
　一方、TG駆動期間においては、フォトゲート電極PGには、制御信号PGTGによって第２電圧ΦPG2（ΦPG2＜ΦPG1）が供給され、２つの転送トランジスタTG１及びTG２には、転送トランジスタTGをオンするオン電圧ΦTG-ONが、転送駆動信号TG1ｇ及びTG2ｇによって交互に供給される。転送トランジスタTG１及びTG２のうち、オン電圧ΦTG-ONが供給されていない他方はオフ電圧ΦTG-OFFが供給される。ここで、第２電圧ΦPG2とオン電圧ΦTG-ONとの関係は、ΦTG-ON≧ΦPG2、すなわち、第２電圧ΦPG2は転送トランジスタTGのオン電圧ΦTG-ON以下の電圧であり、半導体基板４０のフォトゲート電極PG下の半導体領域（シリコン領域）の電位が、転送トランジスタTG下の半導体領域（シリコン領域）の電位以下になるように制御される。換言すれば、オンされた転送トランジスタTG下のポテンシャルが、フォトゲート電極PG下のポテンシャルより深くなるように制御される。これにより、振り分けばらつきを抑制することができ、測距特性を向上させることができる。
　以上のように、垂直駆動部２２は、第１電圧ΦPG1と第２電圧ΦPG2の２値以上の制御信号PGTGをフォトゲート電極PGに供給し、TGオフ期間とTG駆動期間とで異なる電圧をフォトゲート電極PGに印加する。これにより、撮像特性及び測距特性を向上させることができる。
＜１０．画素の回路構成例＞
　図１３は、画素アレイ部２１に２次元配置された画素１０の第１回路構成例を示している。
　図１３に示される第１回路構成例は、上述したように、振り分けた電荷を蓄積する電荷蓄積部を浮遊拡散領域FDとした構成例である。
　画素１０は、光電変換素子としてのフォトダイオード（PD）４１と、フォトダイオード４１の基板上面に形成されたフォトゲート電極PGを有している。フォトゲート電極PGには、垂直駆動部２２によって所定の制御信号PGTGが印加される。
　また、画素１０は、転送トランジスタTG、浮遊拡散領域FD、増幅トランジスタAMP、リセットトランジスタRST、及び、選択トランジスタSELをそれぞれ２個ずつ有する。さらに、画素１０は、電荷排出トランジスタOFGを有している。
　ここで、画素１０において２個ずつ設けられる転送トランジスタTG、浮遊拡散領域FD、増幅トランジスタAMP、リセットトランジスタRST、及び、選択トランジスタSELのそれぞれを区別する場合、図１３に示されるように、転送トランジスタTG１およびTG２、浮遊拡散領域FD１およびFD２、増幅トランジスタAMP１およびAMP２、リセットトランジスタRST１およびRST２、並びに、選択トランジスタSEL１およびSEL２のように称する。
　転送トランジスタTG、増幅トランジスタAMP、選択トランジスタSEL、リセットトランジスタRST、及び、電荷排出トランジスタOFGは、例えば、N型のMOSトランジスタで構成される。
　転送トランジスタTG１は、ゲート電極に供給される転送駆動信号TG１gがアクティブ状態になるとこれに応答して導通状態になることで、フォトダイオード４１に蓄積されている電荷を浮遊拡散領域FD１に転送する。転送トランジスタTG２は、ゲート電極に供給される転送駆動信号TG２gがアクティブ状態になるとこれに応答して導通状態になることで、フォトダイオード４１に蓄積されている電荷を浮遊拡散領域FD２に転送する。
　浮遊拡散領域FD１およびFD２は、フォトダイオード４１から転送された電荷を一時保持する電荷蓄積部である。
　リセットトランジスタRST１は、ゲート電極に供給されるリセット駆動信号RST１gがアクティブ状態になるとこれに応答して導通状態になることで、浮遊拡散領域FD１の電位をリセットする。リセットトランジスタRST２は、ゲート電極に供給されるリセット駆動信号RST２gがアクティブ状態になるとこれに応答して導通状態になることで、浮遊拡散領域FD２の電位をリセットする。
　電荷排出トランジスタOFGは、ゲート電極に供給される排出駆動信号OFG１gがアクティブ状態になるとこれに応答して導通状態になることで、フォトダイオード４１に蓄積された電荷を排出する。
　増幅トランジスタAMP１は、ソース電極が選択トランジスタSEL１を介して垂直信号線２９Aに接続されることにより、不図示の定電流源と接続し、ソースフォロワ回路を構成する。増幅トランジスタAMP２は、ソース電極が選択トランジスタSEL２を介して垂直信号線２９Bに接続されることにより、不図示の定電流源と接続し、ソースフォロワ回路を構成する。
　選択トランジスタSEL１は、増幅トランジスタAMP１のソース電極と垂直信号線２９Aとの間に接続されている。選択トランジスタSEL１は、ゲート電極に供給される選択信号SEL１gがアクティブ状態になるとこれに応答して導通状態となり、増幅トランジスタAMP１から出力される検出信号VSL１を垂直信号線２９Aに出力する。
　選択トランジスタSEL２は、増幅トランジスタAMP２のソース電極と垂直信号線２９Bとの間に接続されている。選択トランジスタSEL２は、ゲート電極に供給される選択信号SEL２gがアクティブ状態になるとこれに応答して導通状態となり、増幅トランジスタAMP２から出力される検出信号VSL２を垂直信号線２９Bに出力する。
　画素１０の転送トランジスタTG１およびTG２、増幅トランジスタAMP１およびAMP２、選択トランジスタSEL１およびSEL２、並びに、電荷排出トランジスタOFGは、垂直駆動部２２によって制御される。
　画素１０の動作について簡単に説明する。
　まず、受光を開始する前に、画素１０の電荷をリセットするリセット動作が全画素で行われる。すなわち、電荷排出トランジスタOFGと、リセットトランジスタRST１およびRST２がオンされ、フォトダイオード４１、並びに、浮遊拡散領域FD１およびFD２の蓄積電荷が排出される。
　蓄積電荷の排出後、全画素で受光が開始される。
　受光期間では、転送トランジスタTG１とTG２とが交互に駆動される。すなわち、第１の期間において、転送トランジスタTG１がオン、転送トランジスタTG２がオフに制御される。この第１の期間では、フォトダイオード４１で生成された電荷が、浮遊拡散領域FD１に転送される。第１の期間の次の第２の期間では、転送トランジスタTG１がオフ、転送トランジスタTG２がオンに制御される。この第２の期間では、フォトダイオード４１で生成された電荷が、浮遊拡散領域FD２に転送される。これにより、フォトダイオード４１で生成された電荷が、浮遊拡散領域FD１とFD２とに振り分けられて、蓄積される。フォトダイオード４１で生成された電荷の振り分け期間中、フォトゲート電極PGに印加される制御信号PGTGは、Lowレベルに制御される。
　そして、受光期間が終了すると、フォトゲート電極PGに印加される制御信号PGTGは、Highレベルに制御され、画素アレイ部２１の各画素１０が、線順次に選択される。選択された画素１０では、選択トランジスタSEL１およびSEL２がオンされる。これにより、浮遊拡散領域FD１に蓄積された電荷が、検出信号VSL１として、垂直信号線２９Aを介してカラム処理部２３に出力される。浮遊拡散領域FD２に蓄積された電荷は、検出信号VSL２として、垂直信号線２９Bを介してカラム処理部２３に出力される。
　以上で１回の受光動作が終了し、リセット動作から始まる次の受光動作が実行される。
　画素１０が受光する反射光は、光源が照射したタイミングから、対象物までの距離に応じて遅延されている。対象物までの距離に応じた遅延時間によって、２つの浮遊拡散領域FD１とFD２に蓄積される電荷の配分比が変化するため、２つの浮遊拡散領域FD１とFD２に蓄積される電荷の配分比から、物体までの距離を求めることができる。
　図１４は、画素１０のその他の回路構成である第２回路構成例を示している。
　図１４において、図１３と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図１４に示される第２回路構成例は、振り分けた電荷を蓄積する電荷蓄積部をメモリMEMとした構成例である。
　図１３に示した第１の画素回路は、転送トランジスタTG、浮遊拡散領域FD、増幅トランジスタAMP、リセットトランジスタRST、及び、選択トランジスタSELをそれぞれ２個ずつ有していた。
　これに対して、図１４の第２の画素回路は、浮遊拡散領域FD、リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELがそれぞれ１つに変更されている。図１３に示した第１の画素回路では、フォトダイオード４１で生成された電荷が、浮遊拡散領域FDで保持されたが、図１４の第２の画素回路では、メモリMEMで保持される構成とされている。また、図１４の第２の画素回路には、切替トランジスタFDGと付加容量FDLが新たに設けられている。
　画素１０は、フォトダイオード４１と、電荷排出トランジスタOFGと、リセットトランジスタRSTと、増幅トランジスタAMPと、選択トランジスタSELとを有する。また、画素１０は、第１転送トランジスタTG、第２転送トランジスタMTR、及び、メモリMEMを、それぞれ２個ずつ有する。
　ここで、画素１０において２個ずつ設けられる第１転送トランジスタTG、第２転送トランジスタMTR、及び、メモリMEMのそれぞれを区別する場合、図３に示されるように、第１転送トランジスタTG１およびTG２、第２転送トランジスタMTR１およびMTR２、並びに、メモリMEM１およびMEM２のように称する。
　第１転送トランジスタTG、第２転送トランジスタMTR、リセットトランジスタRST、増幅トランジスタAMP、選択トランジスタSEL、及び、電荷排出トランジスタOFGは、例えば、N型のMOSトランジスタで構成される。
　図１４の第２の画素回路では、フォトダイオード４１で生成された電荷が、電荷蓄積部として設けられたメモリMEM１およびMEM２に転送されて、保持される。
　即ち、第１転送トランジスタTG1は、ゲート電極に供給される第１転送駆動信号TG1gがアクティブ状態になるとこれに応答して導通状態になることで、フォトダイオード４１に蓄積されている電荷をメモリMEM１に転送する。第１転送トランジスタTG2は、ゲート電極に供給される第１転送駆動信号TG2gがアクティブ状態になるとこれに応答して導通状態になることで、フォトダイオード４１に蓄積されている電荷をメモリMEM２に転送する。
　また、第２転送トランジスタMTR1は、ゲート電極に供給される第２転送駆動信号MT1gがアクティブ状態になるとこれに応答して導通状態になることで、メモリMEM１に蓄積されている電荷を、浮遊拡散領域FDに転送する。第２転送トランジスタMTR2は、ゲート電極に供給される第２転送駆動信号MT2gがアクティブ状態になるとこれに応答して導通状態になることで、メモリMEM２に蓄積されている電荷を、浮遊拡散領域FDに転送する。
　切替トランジスタFDGは、ゲート電極に供給されるFD駆動信号FDG１gがアクティブ状態になるとこれに応答して導通状態になることで、付加容量FDLを、浮遊拡散領域FDに接続させる。
　垂直駆動部２２は、例えば、入射光の光量が多い高照度のとき、切替トランジスタFDGをアクティブ状態として、浮遊拡散領域FDと付加容量FDLを接続する。これにより、高照度時に、より多くの電荷を蓄積することができる。
　一方、入射光の光量が少ない低照度のときには、垂直駆動部２２は、切替トランジスタFDGを非アクティブ状態として、付加容量FDLを浮遊拡散領域FDから切り離す。これにより、変換効率を上げることができる。
　リセットトランジスタRSTは、ゲート電極に供給されるリセット駆動信号RST１gがアクティブ状態になるとこれに応答して導通状態になることで、浮遊拡散領域FDの電位をリセットする。なお、リセットトランジスタRSTがアクティブ状態とされるとき、第２転送トランジスタMTR1およびMTR2と切替トランジスタFDGも同時にアクティブ状態とされ、メモリMEM１およびMEM２と、付加容量FDLもリセットされる。
　増幅トランジスタAMPは、ソース電極が選択トランジスタSELを介して垂直信号線２９に接続されることにより、不図示の定電流源と接続し、ソースフォロワ回路を構成する。選択トランジスタSELは、増幅トランジスタAMPのソース電極と垂直信号線２９との間に接続されている。選択トランジスタSELは、ゲート電極に供給される選択信号SEL１gがアクティブ状態になるとこれに応答して導通状態となり、増幅トランジスタAMPから出力される検出信号VSLを垂直信号線２９に出力する。
　図１４の第２の画素回路では、フォトダイオード４１で生成された電荷が、メモリMEM１とMEM２とに振り分けられて、蓄積される。そして、メモリMEM１とMEM２に保持されている電荷が、読み出されるタイミングで浮遊拡散領域FDに転送され、画素１０から出力される。
　なお、画素１０の回路構成は、図１３または図１４の構成に限定されず、他の構成を採用することもできる。例えば、図１４に示したメモリMEM１とMEM２に振り分け電荷を保持する構成において、図１３の第１の画素回路と同様に、増幅トランジスタAMP、リセットトランジスタRST、及び、選択トランジスタSELのそれぞれを２個ずつ備えた構成としてもよい。
　図１３及び図１４の回路構成では、図２ないし図４に示したフォトゲート電極PGと転送トランジスタTG１及びTG２とを用いた画素回路について説明したが、図７及び図８に示したフォトゲート電極PG’と転送トランジスタTG１’及びTG２’とを用いた場合も同様である。
＜１１．電荷蓄積部をメモリとした場合の第１配置例＞
　図１５は、図１４に示した第２の画素回路のように、電荷蓄積部をメモリMEMとした場合のメモリMEMと第２転送トランジスタMTRの第１配置例を示す平面図と断面図である。断面図については、平面図上のX-X’線における断面図と、Y-Y’線における断面図とが示されている。
　図１５において、上述した構成と共通し、同一の符号を付した部分の説明は適宜省略する。図１５において、フォトゲート電極PGと転送トランジスタTGについては図２の第１構成例が採用されているが、簡略化のため符号の一部が省略されている。
　第１転送トランジスタTG１を中心として、フォトゲート電極PG側とは反対側に、メモリMEM１が形成されている。メモリMEM１は、半導体基板４０内に形成された高濃度ｎ型半導体領域（ｎ＋）８１と、絶縁膜８２と、ポリシリコン等で形成されたゲート電極８３とからなるMIS容量（MOS容量）で構成される。
　また、第１転送トランジスタTG２を中心として、フォトゲート電極PG側とは反対側に、メモリMEM２が形成されている。メモリMEM２は、半導体基板４０内に形成された高濃度ｎ型半導体領域（ｎ＋）９１と、絶縁膜９２と、ポリシリコン等で形成されたゲート電極９３とからなるMIS容量（MOS容量）で構成される。
　第１転送トランジスタTG１、フォトゲート電極PG、及び、第１転送トランジスタTG２の配列方向を横方向、それに垂直な方向を縦方向とすると、メモリMEM１の縦方向に、第２転送トランジスタMTR1、及び、浮遊拡散領域FD１が並んで配置されている。
　第２転送トランジスタMTR1は、ポリシリコン等で形成されたゲート電極１０１と、ゲート絶縁膜１０２とを含み、メモリMEM１の高濃度ｎ型半導体領域８１と、浮遊拡散領域FD１の高濃度ｎ型半導体領域とが、ソース領域またはドレイン領域に相当する。
　同様に、メモリMEM２の縦方向に、第２転送トランジスタMTR2、及び、浮遊拡散領域FD２が並んで配置されており、第２転送トランジスタMTR2は、ポリシリコン等で形成されたゲート電極１１１と、ゲート絶縁膜（不図示）とを含み、メモリMEM２の高濃度ｎ型半導体領域９１と、浮遊拡散領域FD２の高濃度ｎ型半導体領域とが、ソース領域またはドレイン領域に相当する。浮遊拡散領域FD１とFD２の高濃度ｎ型半導体領域は、配線層に形成された金属配線により電気的に接続されることにより、一つの浮遊拡散領域FDを構成する。
＜１２．電荷蓄積部をメモリとした場合の第２配置例＞
　図１６は、図１４に示した第２の画素回路のように、電荷蓄積部をメモリMEMとした場合のメモリMEMと第２転送トランジスタMTRの第２配置例を示す平面図と断面図である。断面図については、平面図上のX-X’線における断面図と、Y-Y’線における断面図とが示されている。
　図１６において、図１５に示した第１配置例と共通し、同一の符号を付した部分の説明は適宜省略する。図１６においても、図１５と同様に簡略化のため符号の一部が省略されている。
　図１５に示した第１配置例では、メモリMEM１及びMEM２がMIS容量で構成される例について説明したが、メモリMEM１及びMEM２は、浮遊拡散領域FD１及びFD２と同様に、高濃度ｎ型半導体領域のみで構成してもよい。
　図１６の第２配置例は、メモリMEM１及びMEM２が高濃度ｎ型半導体領域のみで構成された例を示している。図１６の第２配置例では、図１５に示した第１配置例と比較すると、メモリMEM１において、絶縁膜８２とゲート電極８３が省略されており、メモリMEM２において、絶縁膜９２とゲート電極９３が省略されている。その他の構成は、図１５に示した第１配置例と同様であるので、説明は省略する。
＜１３．転送トランジスタの個数＞
　上述した例では、１画素に対して、２個の転送トランジスタTGを設けた構成について説明したが、１画素に配置する転送トランジスタTGの個数は２個に限られない。
　例えば、図１７に示されるように、１画素に対して１個の転送トランジスタTG（転送トランジスタTG1のみ）を配置してもよいし、図１８に示されるように、１画素に対して４個の転送トランジスタTG１乃至TG４を配置してもよい。電荷蓄積部としての浮遊拡散領域FDも、転送トランジスタTGの個数と同じだけ設けられる。
　１画素に対して１個の転送トランジスタTG1を配置した場合、例えば、フォトダイオード４１で生成された電荷が時分割で読み出され、読み出された電荷の配分比から、物体までの距離を求めることができる。
　１画素に対して４個の転送トランジスタTG１乃至TG４を配置した場合、例えば、浮遊拡散領域FD１ないしFD４に９０度ずつ位相をずらして電荷を蓄積する４phase方式により、物体までの距離を求めることができる。
＜１４．埋め込みゲート電極部の個数＞
　上述した例では、例えば、図２の第１構成例のように、１個の転送トランジスタTGが２個の埋め込みゲート電極部VGを有する構成について説明した。
　しかしながら、１個の転送トランジスタTGが備える埋め込みゲート電極部VGの個数は、２個に限定されず、その他の個数であってもよい。例えば、図１９に示されるように、転送トランジスタTGが備える埋め込みゲート電極部VGの個数は１個であってもよい。あるいはまた、図示は省略するが、転送トランジスタTGが備える埋め込みゲート電極部VGの個数は３個以上であってもよい。埋め込みゲート電極部VGの平面形状も円形状に限定されず、四角形、八角形などの多角形状（角部が丸みを有する形状を含む）であってもよい。
＜１５．電荷排出トランジスタの配置例＞
　図１３に示した第１回路構成例、及び、図１４に示した第２回路構成例において、画素１０が電荷排出トランジスタOFGを有する構成について説明した。
　図２０は、電荷排出トランジスタOFGの配置例を示す平面図である。
　電荷排出トランジスタOFGは、図１３及び図１４の回路構成で説明したように、フォトダイオード４１と、転送トランジスタTG１およびTG２とに接続されるため、図２０に示されるように、フォトゲート電極PGの近傍に配置される。具体的には、フォトゲート電極PGを中心に囲む四角形の対向する２辺に、転送トランジスタTG１およびTG２が配置され、四角形の残りの対向する２辺の一方に、電荷排出トランジスタOFGを配置することができる。電荷排出トランジスタOFGは、転送トランジスタTGの埋め込みゲート電極部VGと同様の埋め込みゲート電極部VG”を有する縦型トランジスタで構成することができる。電荷排出トランジスタOFGに対して、フォトゲート電極PG側と反対側となる外側には、不要電荷の排出先となるドレイン領域OFDが、高濃度ｎ型半導体領域により形成されている。
　また、図２１に示されるように、電荷排出トランジスタOFGについても、２個の転送トランジスタTG１およびTG２と同様に対称性を持たせて、２個の電荷排出トランジスタOFG１及びOFG２を設けてもよい。この場合、フォトゲート電極PGを中心に囲む四角形の、転送トランジスタTG１およびTG２と異なる２辺に、電荷排出トランジスタOFG１及びOFG２が配置される。
＜１６．他の画素トランジスタの配置例＞
　図２２は、画素１０が図１４に示した第２回路構成例で構成される場合の、第１転送トランジスタTG１及びTG２以外の各画素トランジスタの画素内の配置例を示す平面図である。
　図２２に示される各画素トランジスタは、図１４に示した第２回路構成例において同一の符号を付した画素トランジスタに対応する。
　第１転送トランジスタTG１及びTG２、メモリMEM１及びMEM２、第２転送トランジスタMTR1及びMTR２、並びに、浮遊拡散領域FD１及びFD２の配置については、図１５で説明した第１配置例と同様であるので、説明は省略する。また、電荷排出トランジスタOFGの配置については、図２０で説明した配置と同様であるので、説明は省略する。
　メモリMEM１及びMEM２、メモリMEM１及びMEM２、浮遊拡散領域FD１及びFD２等が配置された位置よりさらに外側で、画素境界の近傍領域に、増幅トランジスタAMP、選択トランジスタSEL、切替トランジスタFDG、及び、リセットトランジスタRSTが配置される。増幅トランジスタAMPと選択トランジスタSELは、四角形の画素領域の所定の一辺（図２２では、上の辺）の近傍領域に並んで配置され、切替トランジスタFDGとリセットトランジスタRSTは、四角形の画素領域の所定の一辺（図２２では、下の辺）の近傍領域に並んで配置されている。
　図２２に示した画素トランジスタ配置は、増幅トランジスタAMP、選択トランジスタSEL、切替トランジスタFDG、及び、リセットトランジスタRSTを、画素単位に有する場合の例であるが、これらの画素トランジスタは、複数画素で共有する構成とすることができる。
　図２３は、増幅トランジスタAMP、選択トランジスタSEL、切替トランジスタFDG、及び、リセットトランジスタRSTを複数画素で共有する場合の各画素トランジスタの配置例を示す平面図である。
　図２３の例では、増幅トランジスタAMP、選択トランジスタSEL、切替トランジスタFDG、及び、リセットトランジスタRSTが、４画素で共有される。共有単位とされる２ｘ２の４画素の各画素１０に、増幅トランジスタAMP、選択トランジスタSEL、切替トランジスタFDG、または、リセットトランジスタRSTのいずれか１つが配置されている。
　なお、画素トランジスタを共有する共有単位は、４画素に限られず、その他の画素数（例えば、８画素）で共有してもよい。また、共有単位が４画素であっても、２ｘ２の４画素ではなく、例えば、水平方向または垂直方向の一方に１画素、他方に４画素の１ｘ４の４画素で共有してもよい。
＜１７．光検出装置の適用例＞
　以上のように構成される光検出装置１は、間接ToF方式により被写体までの距離を測定する測距システムの受光装置として利用できるほか、赤外光または可視光の入射光量の分布を検知して画像として撮像する固体撮像装置としても利用することができる。
＜１８．電子機器の構成例＞
　上述した光検出装置１は、例えば、スマートフォン、ヘッドマウントディスプレイ、タブレット型端末、携帯電話機、パーソナルコンピュータ、ゲーム機、テレビ受像機、ウェアラブル端末、デジタルスチルカメラ、デジタルビデオカメラなどの電子機器に搭載することができる。
　図２４は、光検出装置１を搭載した電子機器であるスマートフォンの構成例を示すブロック図である。
　図２４に示すように、スマートフォン２０１は、測距モジュール２０２、撮像装置２０３、ディスプレイ２０４、スピーカ２０５、マイクロフォン２０６、通信モジュール２０７、センサユニット２０８、タッチパネル２０９、および制御ユニット２１０が、バス２１１を介して接続されて構成される。また、制御ユニット２１０では、CPUがプログラムを実行することによって、アプリケーション処理部２２１およびオペレーションシステム処理部２２２としての機能を備える。
　測距モジュール２０２は、アクティブ光を発光する光源とともに、図１の光検出装置１を含む構成とすることができる。測距モジュール２０２は、所定の光源から照射された照射光が物体にあたって反射された反射光を受光し、物体までの距離情報をデプス値として格納したデプス画像を出力する。例えば、測距モジュール２０２は、スマートフォン２０１の前面に配置され、スマートフォン２０１のユーザを対象とした測距を行うことにより、そのユーザの顔や手、指などの表面形状のデプス値を測距結果として出力する。
　撮像装置２０３は、スマートフォン２０１の前面に配置され、スマートフォン２０１のユーザを被写体とした撮像を行うことにより、そのユーザが写された画像を取得する。この撮像装置２０３として、図１の光検出装置１を適用することができる。なお、図示しないが、スマートフォン２０１の背面にも測距モジュール２０２及び撮像装置２０３の少なくとも１つが配置された構成としてもよい。
　ディスプレイ２０４は、アプリケーション処理部２２１およびオペレーションシステム処理部２２２による処理を行うための操作画面や、撮像装置２０３が撮像した画像などを表示する。スピーカ２０５およびマイクロフォン２０６は、例えば、スマートフォン２０１により通話を行う際に、相手側の音声の出力、および、ユーザの音声の収音を行う。
　通信モジュール２０７は、通信ネットワークを介した通信を行う。センサユニット２０８は、速度や加速度、近接などをセンシングし、タッチパネル２０９は、ディスプレイ２０４に表示されている操作画面に対するユーザによるタッチ操作を取得する。
　アプリケーション処理部２２１は、スマートフォン２０１によって様々なサービスを提供するための処理を行う。例えば、アプリケーション処理部２２１は、測距モジュール２０２から供給されるデプスに基づいて、ユーザの表情をバーチャルに再現したコンピュータグラフィックスによる顔を作成し、ディスプレイ２０４に表示する処理を行うことができる。また、アプリケーション処理部２２１は、測距モジュール２０２から供給されるデプスに基づいて、例えば、任意の立体的な物体の三次元形状データを作成する処理を行うことができる。
　オペレーションシステム処理部２２２は、スマートフォン２０１の基本的な機能および動作を実現するための処理を行う。例えば、オペレーションシステム処理部２２２は、測距モジュール２０２から供給されるデプス値に基づいて、ユーザの顔を認証し、スマートフォン２０１のロックを解除する処理を行うことができる。また、オペレーションシステム処理部２２２は、測距モジュール２０２から供給されるデプス値に基づいて、例えば、ユーザのジェスチャを認識する処理を行い、そのジェスチャに従った各種の操作を入力する処理を行うことができる。
　このように構成されているスマートフォン２０１では、上述した光検出装置１を適用することで、例えば、測距情報を算出して出力したり、赤外光または可視光の撮像画像を出力することができる。
＜１９．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２６は、撮像部１２０３１の設置位置の例を示す図である。
　図２６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、車外情報検出ユニット１２０３０や車内情報検出ユニット１２０４０に適用され得る。具体的には、車外情報検出ユニット１２０３０や車内情報検出ユニット１２０４０として光検出装置１による測距を利用することで、運転者のジェスチャを認識する処理を行い、そのジェスチャに従った各種（例えば、オーディオシステム、ナビゲーションシステム、エアーコンディショニングシステム）の操作を実行したり、より正確に運転者の状態を検出することができる。また、光検出装置１による測距や、光検出装置１による画像を利用して、路面の凹凸を認識して、サスペンションの制御に反映させたりすることができる。
　本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の技術の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、上述した複数の構成例の全てまたは一部を組み合わせた形態を採用することができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
　なお、本開示の技術は、以下の構成を取ることができる。
（１）
　フォトダイオードの上方に設けられたフォトゲート電極と、
　前記フォトダイオードで光電変換された電荷を電荷蓄積部に転送する１つ以上の転送トランジスタと
　を備え、
　前記転送トランジスタは、ゲート電極が半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型トランジスタで構成された
　光検出装置。
（２）
　前記フォトゲート電極と前記転送トランジスタの配列方向を第１の方向として、前記第１の方向に垂直な第２の方向に関して、前記フォトゲート電極の幅は、前記転送トランジスタの幅と同じか、または、それよりも小さい幅で形成されている
　前記（１）に記載の光検出装置。
（３）
　前記転送トランジスタは、２個の前記埋め込みゲート電極部を有し、
　前記フォトゲート電極と前記転送トランジスタの配列方向を第１の方向として、前記第１の方向に垂直な第２の方向に関して、前記フォトゲート電極の幅は、前記転送トランジスタの２個の前記埋め込みゲート電極部の幅よりも小さい幅で形成されている
　前記（１）または（２）に記載の光検出装置。
（４）
　前記フォトゲート電極は、半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型ゲート電極で構成された
　前記（１）ないし（３）のいずれかに記載の光検出装置。
（５）
　基板厚み方向の深さに関して、前記フォトゲート電極の埋め込みゲート電極部は、前記転送トランジスタの埋め込みゲート電極部よりも短く形成されている
　前記（４）に記載の光検出装置。
（６）
　前記フォトゲート電極には、第１電圧または第２電圧が印加される
　前記（１）ないし（５）のいずれかに記載の光検出装置。
（７）
　前記フォトゲート電極には、１つ以上の前記転送トランジスタの全てがオフに制御されるオフ期間において、前記第１電圧が印加され、
　前記第１電圧は、前記転送トランジスタをオフするオフ電圧よりも大きい電圧である
　前記（６）に記載の光検出装置。
（８）
　前記フォトゲート電極には、２つ以上の前記転送トランジスタが交互にオンに制御される駆動期間において、前記第２電圧が印加され、
　前記第２電圧は、前記転送トランジスタをオンするオン電圧以下の電圧である
　前記（６）または（７）に記載の光検出装置。
（９）
　１画素に対して、２個または４個の前記転送トランジスタを備える
　前記（１）ないし（８）のいずれかに記載の光検出装置。
（１０）
　前記電荷蓄積部は、浮遊拡散領域またはMIS容量で構成される
　前記（１）ないし（９）のいずれかに記載の光検出装置。
（１１）
　フォトダイオードの上方に設けられたフォトゲート電極と、
　前記フォトダイオードで光電変換された電荷を電荷蓄積部に転送する１つ以上の転送トランジスタと
　を備え、
　前記フォトゲート電極は、半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型ゲート電極で構成された
　光検出装置。
（１２）
　前記転送トランジスタは、ゲート電極が半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型トランジスタで構成された
　前記（１１）に記載の光検出装置。
（１３）
　前記フォトゲート電極と前記転送トランジスタの配列方向を第１の方向として、前記第１の方向に垂直な第２の方向に関して、前記フォトゲート電極の幅は、前記転送トランジスタの幅と同じか、または、それよりも小さい幅で形成されている
　前記（１２）に記載の光検出装置。
（１４）
　前記転送トランジスタは、２個の前記埋め込みゲート電極部を有し、
　前記フォトゲート電極と前記転送トランジスタの配列方向を第１の方向として、前記第１の方向に垂直な第２の方向に関して、前記フォトゲート電極の幅は、前記転送トランジスタの２個の前記埋め込みゲート電極部の幅よりも小さい幅で形成されている
　前記（１２）または（１３）に記載の光検出装置。
（１５）
　基板厚み方向の深さに関して、前記フォトゲート電極の埋め込みゲート電極部は、前記転送トランジスタの埋め込みゲート電極部よりも短く形成されている
　前記（１２）ないし（１４）のいずれかに記載の光検出装置。
（１６）
　前記フォトゲート電極には、第１電圧または第２電圧が印加される
　前記（１１）ないし（１５）のいずれかに記載の光検出装置。
（１７）
　前記フォトゲート電極には、１つ以上の前記転送トランジスタの全てがオフに制御されるオフ期間において、前記第１電圧が印加され、
　前記第１電圧は、前記転送トランジスタをオフするオフ電圧よりも大きい電圧である
　前記（１６）に記載の光検出装置。
（１８）
　前記フォトゲート電極には、２つ以上の前記転送トランジスタが交互にオンに制御される駆動期間において、前記第２電圧が印加され、
　前記第２電圧は、前記転送トランジスタをオンするオン電圧以下の電圧である
　前記（１６）または（１７）に記載の光検出装置。
　１　光検出装置，　１０　画素，　４０　半導体基板，　４１　フォトダイオード，　５１，５１'　ゲート電極，　５１P　平面ゲート電極部，　５１VG　埋め込みゲート電極部，　５２，５２'　ゲート電極，　５２P　平面ゲート電極部，　５２VG　埋め込みゲート電極部，　６１P'　平面ゲート電極部，　６１VG'　埋め込みゲート電極部，　８３　ゲート電極，　９３　ゲート電極，　１０１　ゲート電極，　１１１　ゲート電極，　２０１　スマートフォン，　２０２　測距モジュール，　２０３　撮像装置，　PG，PG'　フォトゲート電極，　TG，TG'　転送トランジスタ，　FD　浮遊拡散領域，　FDG　切替トランジスタ，　FDL　付加容量，　MEM　メモリ，　MTR　第２転送トランジスタ，　AMP　増幅トランジスタ，　RST　リセットトランジスタ，　OFG　電荷排出トランジスタ

Claims (18)

  1. 　フォトダイオードの上方に設けられたフォトゲート電極と、
    　前記フォトダイオードで光電変換された電荷を電荷蓄積部に転送する１つ以上の転送トランジスタと
    　を備え、
    　前記転送トランジスタは、ゲート電極が半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型トランジスタで構成された
    　光検出装置。
  2. 　前記フォトゲート電極と前記転送トランジスタの配列方向を第１の方向として、前記第１の方向に垂直な第２の方向に関して、前記フォトゲート電極の幅は、前記転送トランジスタの幅と同じか、または、それよりも小さい幅で形成されている
    　請求項１に記載の光検出装置。
  3. 　前記転送トランジスタは、２個の前記埋め込みゲート電極部を有し、
    　前記フォトゲート電極と前記転送トランジスタの配列方向を第１の方向として、前記第１の方向に垂直な第２の方向に関して、前記フォトゲート電極の幅は、前記転送トランジスタの２個の前記埋め込みゲート電極部の幅よりも小さい幅で形成されている
    　請求項１に記載の光検出装置。
  4. 　前記フォトゲート電極は、半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型ゲート電極で構成された
    　請求項１に記載の光検出装置。
  5. 　基板厚み方向の深さに関して、前記フォトゲート電極の埋め込みゲート電極部は、前記転送トランジスタの埋め込みゲート電極部よりも短く形成されている
    　請求項４に記載の光検出装置。
  6. 　前記フォトゲート電極には、第１電圧または第２電圧が印加される
    　請求項１に記載の光検出装置。
  7. 　前記フォトゲート電極には、１つ以上の前記転送トランジスタの全てがオフに制御されるオフ期間において、前記第１電圧が印加され、
    　前記第１電圧は、前記転送トランジスタをオフするオフ電圧よりも大きい電圧である
    　請求項６に記載の光検出装置。
  8. 　前記フォトゲート電極には、２つ以上の前記転送トランジスタが交互にオンに制御される駆動期間において、前記第２電圧が印加され、
    　前記第２電圧は、前記転送トランジスタをオンするオン電圧以下の電圧である
    　請求項６に記載の光検出装置。
  9. 　１画素に対して、２個または４個の前記転送トランジスタを備える
    　請求項１に記載の光検出装置。
  10. 　前記電荷蓄積部は、浮遊拡散領域またはMIS容量で構成される
    　請求項１に記載の光検出装置。
  11. 　フォトダイオードの上方に設けられたフォトゲート電極と、
    　前記フォトダイオードで光電変換された電荷を電荷蓄積部に転送する１つ以上の転送トランジスタと
    　を備え、
    　前記フォトゲート電極は、半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型ゲート電極で構成された
    　光検出装置。
  12. 　前記転送トランジスタは、ゲート電極が半導体基板内に埋め込まれた埋め込みゲート電極部を有する縦型トランジスタで構成された
    　請求項１１に記載の光検出装置。
  13. 　前記フォトゲート電極と前記転送トランジスタの配列方向を第１の方向として、前記第１の方向に垂直な第２の方向に関して、前記フォトゲート電極の幅は、前記転送トランジスタの幅と同じか、または、それよりも小さい幅で形成されている
    　請求項１２に記載の光検出装置。
  14. 　前記転送トランジスタは、２個の前記埋め込みゲート電極部を有し、
    　前記フォトゲート電極と前記転送トランジスタの配列方向を第１の方向として、前記第１の方向に垂直な第２の方向に関して、前記フォトゲート電極の幅は、前記転送トランジスタの２個の前記埋め込みゲート電極部の幅よりも小さい幅で形成されている
    　請求項１２に記載の光検出装置。
  15. 　基板厚み方向の深さに関して、前記フォトゲート電極の埋め込みゲート電極部は、前記転送トランジスタの埋め込みゲート電極部よりも短く形成されている
    　請求項１２に記載の光検出装置。
  16. 　前記フォトゲート電極には、第１電圧または第２電圧が印加される
    　請求項１１に記載の光検出装置。
  17. 　前記フォトゲート電極には、１つ以上の前記転送トランジスタの全てがオフに制御されるオフ期間において、前記第１電圧が印加され、
    　前記第１電圧は、前記転送トランジスタをオフするオフ電圧よりも大きい電圧である
    　請求項１６に記載の光検出装置。
  18. 　前記フォトゲート電極には、２つ以上の前記転送トランジスタが交互にオンに制御される駆動期間において、前記第２電圧が印加され、
    　前記第２電圧は、前記転送トランジスタをオンするオン電圧以下の電圧である
    　請求項１６に記載の光検出装置。
PCT/JP2023/025403 2022-07-25 2023-07-10 光検出装置 WO2024024469A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022117761 2022-07-25
JP2022-117761 2022-07-25

Publications (1)

Publication Number Publication Date
WO2024024469A1 true WO2024024469A1 (ja) 2024-02-01

Family

ID=89706276

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/025403 WO2024024469A1 (ja) 2022-07-25 2023-07-10 光検出装置

Country Status (1)

Country Link
WO (1) WO2024024469A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011528499A (ja) * 2008-07-17 2011-11-17 マイクロソフト インターナショナル ホールディングス ビイ．ヴイ． 電荷感知セルおよび画素の幾何形状が改良された、ｃｍｏｓフォトゲート３ｄカメラシステム
WO2021100826A1 (ja) * 2019-11-19 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール
JP2022019558A (ja) * 2020-07-15 2022-01-27 三星電子株式会社 マルチタブ構造を有する距離ピクセル及びこれを含むタイムオブフライトセンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011528499A (ja) * 2008-07-17 2011-11-17 マイクロソフト インターナショナル ホールディングス ビイ．ヴイ． 電荷感知セルおよび画素の幾何形状が改良された、ｃｍｏｓフォトゲート３ｄカメラシステム
WO2021100826A1 (ja) * 2019-11-19 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール
JP2022019558A (ja) * 2020-07-15 2022-01-27 三星電子株式会社 マルチタブ構造を有する距離ピクセル及びこれを含むタイムオブフライトセンサ

Similar Documents

Publication Publication Date Title
US11538845B2 (en) Light receiving element, ranging module, and electronic apparatus
JP7146483B2 (ja) 受光装置およびその制御方法、並びに電子機器
WO2021251152A1 (ja) 受光装置およびその製造方法、並びに、測距装置
US20220013557A1 (en) Solid-state imaging device and electronic apparatus
WO2020045142A1 (ja) 撮像装置および電子機器
WO2024024469A1 (ja) 光検出装置
JP7281895B2 (ja) 撮像素子および電子機器
TWI816935B (zh) 受光元件及電子機器
WO2021095285A1 (en) Imaging device
WO2022209326A1 (ja) 光検出装置
WO2023080000A1 (ja) 撮像素子、電子機器
WO2024135307A1 (ja) 固体撮像装置
WO2024043056A1 (ja) 撮像素子、測距装置
WO2022254792A1 (ja) 受光素子およびその駆動方法、並びに、測距システム
WO2022172642A1 (ja) 固体撮像素子および撮像方法、並びに電子機器
US20240162254A1 (en) Solid-state imaging device and electronic device
WO2023026576A1 (ja) 撮像装置及び電子機器
WO2022196141A1 (ja) 固体撮像装置および電子機器
KR20240070605A (ko) 고체 촬상 장치 및 전자 기기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23846201

Country of ref document: EP

Kind code of ref document: A1