KR20240070605A - 고체 촬상 장치 및 전자 기기 - Google Patents

고체 촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20240070605A
KR20240070605A KR1020247013254A KR20247013254A KR20240070605A KR 20240070605 A KR20240070605 A KR 20240070605A KR 1020247013254 A KR1020247013254 A KR 1020247013254A KR 20247013254 A KR20247013254 A KR 20247013254A KR 20240070605 A KR20240070605 A KR 20240070605A
Authority
KR
South Korea
Prior art keywords
pixel
transistor
unit
pixels
state imaging
Prior art date
Application number
KR1020247013254A
Other languages
English (en)
Inventor
겐지 후지야마
히로후미 야마시타
요스케 사타케
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20240070605A publication Critical patent/KR20240070605A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시는, 전송 트랜지스터 이외에 1개의 화소 트랜지스터밖에 1화소 내에 배치할 수 없는 경우에, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있도록 하는 고체 촬상 장치 및 전자 기기에 관한 것이다. 고체 촬상 장치는, 광전 변환 소자와, 부유 확산 영역과, 전송 트랜지스터와, 전송 트랜지스터 이외의 1개의 화소 트랜지스터를 갖는 화소를 행렬상으로 2차원 배치한 화소 어레이부를 구비하고, 1개의 화소 트랜지스터는, 리셋 트랜지스터, 전환 트랜지스터, 증폭 트랜지스터, 또는 선택 트랜지스터의 어느 것이다. 본 개시는, 예를 들어 화소 사이즈가 작은 고체 촬상 장치 등에 적용할 수 있다.

Description

고체 촬상 장치 및 전자 기기
본 개시는, 고체 촬상 장치 및 전자 기기에 관한 것으로, 특히, 전송 트랜지스터 이외에 1개의 화소 트랜지스터밖에 1화소 내에 배치할 수 없는 경우에, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있도록 한 고체 촬상 장치 및 전자 기기에 관한 것이다.
이미지 센서는 고해상도화가 진행되어, 1화소의 화소 사이즈가 작아지고 있다. 예를 들어, 리셋 트랜지스터, 증폭 트랜지스터, 및 선택 트랜지스터를 공유하는 1x3의 3화소로 구성되는 단위 픽셀 그룹을 경면 대칭으로 배치함으로써, 화소 사이즈의 축소에 대응한 이미지 센서가 있다(예를 들어, 특허문헌 1 참조).
미국 특허 출원 공개 제2021/0136303호 명세서
이후, 화소의 미세화가 진행되면, 1화소 내에, 전송 트랜지스터 이외에 1개의 화소 트랜지스터밖에 놓을 수 없게 되는 상황이 상정된다. 1화소 내에 전송 트랜지스터 이외에 1개의 화소 트랜지스터밖에 놓을 수 없는 경우의, 보다 바람직한 화소 배치를 검토할 필요가 있다.
본 개시는, 이러한 상황을 감안하여 이루어진 것으로, 전송 트랜지스터 이외에 1개의 화소 트랜지스터밖에 1화소 내에 배치할 수 없는 경우에, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있도록 하는 것이다.
본 개시의 제1 측면의 고체 촬상 장치는, 광전 변환 소자와, 부유 확산 영역과, 전송 트랜지스터와, 전송 트랜지스터 이외의 1개의 화소 트랜지스터를 갖는 화소를 행렬상으로 2차원 배치한 화소 어레이부를 구비하고, 상기 1개의 화소 트랜지스터는, 리셋 트랜지스터, 전환 트랜지스터, 증폭 트랜지스터, 또는 선택 트랜지스터의 어느 것이다.
본 개시의 제2 측면의 전자 기기는, 광전 변환 소자와, 부유 확산 영역과, 전송 트랜지스터와, 전송 트랜지스터 이외의 1개의 화소 트랜지스터를 갖는 화소를 행렬상으로 2차원 배치한 화소 어레이부를 구비하고, 상기 1개의 화소 트랜지스터는, 리셋 트랜지스터, 전환 트랜지스터, 증폭 트랜지스터, 또는 선택 트랜지스터의 어느 것인 고체 촬상 장치를 구비한다.
본 개시의 제1 및 제2 측면에서는, 광전 변환 소자와, 부유 확산 영역과, 전송 트랜지스터와, 전송 트랜지스터 이외의 1개의 화소 트랜지스터를 갖는 화소를 행렬상으로 2차원 배치한 화소 어레이부가 마련되고, 상기 1개의 화소 트랜지스터는, 리셋 트랜지스터, 전환 트랜지스터, 증폭 트랜지스터, 또는 선택 트랜지스터의 어느 것으로 된다.
고체 촬상 장치 및 전자 기기는, 독립된 장치이어도 되고, 다른 장치에 내장되는 모듈이어도 된다.
도 1은 본 개시의 기술을 적용한 고체 촬상 장치의 개략 구성을 도시하는 블록도이다.
도 2는 화소의 구성예를 도시하는 평면도이다.
도 3은 화소의 구성예를 도시하는 단면도이다.
도 4는 화소 유닛의 제1 구성예를 설명하는 평면도이다.
도 5는 컬러 필터와 온 칩 렌즈의 배치를 설명하는 도면이다.
도 6은 FD 링크로 접속된 2개의 화소 유닛의 회로 구성예를 도시하는 도면이다.
도 7은 제1 구성예에서의 화소 유닛 내의 각 화소의 상세한 배치를 도시하는 평면도이다.
도 8은 제1 구성예의 메탈 배선을 설명하는 도면이다.
도 9는 화소 유닛의 제2 구성예를 설명하는 평면도이다.
도 10은 제2 구성예의 메탈 배선을 설명하는 도면이다.
도 11은 제2 구성예의 메탈 배선의 다른 예를 설명하는 도면이다.
도 12는 4개의 화소 유닛을 접속하는 경우의 회로 구성예를 도시하는 도면이다.
도 13은 화소 유닛의 제3 구성예를 설명하는 평면도이다.
도 14는 제3 구성예의 메탈 배선을 설명하는 도면이다.
도 15는 화소 유닛의 제4 구성예를 설명하는 평면도이다.
도 16은 제4 구성예의 메탈 배선을 설명하는 도면이다.
도 17은 가로 방향으로 2개의 화소 유닛을 접속하는 경우의 회로 구성의 변형예를 도시하는 도면이다.
도 18은 화소 유닛의 제5 구성예를 설명하는 평면도이다.
도 19는 제5 구성예의 메탈 배선을 설명하는 도면이다.
도 20은 화소 유닛의 제6 구성예를 설명하는 평면도이다.
도 21은 제6 구성예의 메탈 배선을 설명하는 도면이다.
도 22는 화소 유닛의 제7 구성예를 설명하는 평면도이다.
도 23은 제7 구성예의 메탈 배선을 설명하는 도면이다.
도 24는 화소의 그 밖의 화소내 레이아웃을 설명하는 도면이다.
도 25는 화소의 그 밖의 화소내 레이아웃을 설명하는 도면이다.
도 26은 화소 트랜지스터가 Fin형 트랜지스터일 경우의 화소 구성예를 도시하는 도면이다.
도 27은 제6 화소내 레이아웃을 화소 유닛의 제1 구성예에서 배치한 배치예를 설명하는 도면이다.
도 28은 도 27의 메탈 배선을 설명하는 도면이다.
도 29는 제6 화소내 레이아웃을 화소 유닛의 제3 구성예에서 배치한 배치예를 설명하는 도면이다.
도 30은 도 29의 메탈 배선을 설명하는 도면이다.
도 31은 제6 화소내 레이아웃을 화소 유닛의 제4 구성예에서 배치한 배치예를 설명하는 도면이다.
도 32는 도 31의 메탈 배선을 설명하는 도면이다.
도 33은 FD 링크의 베리에이션을 설명하는 도면이다.
도 34는 FD 링크의 베리에이션을 설명하는 도면이다.
도 35는 FD 링크의 베리에이션을 설명하는 도면이다.
도 36은 화소의 그 밖의 화소내 레이아웃의 제1예를 도시하는 도면이다.
도 37은 화소 유닛의 제8 구성예를 설명하는 평면도이다.
도 38은 화소 유닛의 제8 구성예에서의 화소 트랜지스터의 배치예를 설명하는 도면이다.
도 39는 화소 유닛의 제8 구성예에서의 메탈 배선의 배선예를 도시하는 평면도이다.
도 40은 화소 유닛의 제8 구성예에서의 화소 트랜지스터의 기타 배치예를 설명하는 도면이다.
도 41은 제8 구성예에 관한 화소 유닛의 FD 링크의 접속예를 설명하는 도면이다.
도 42는 제8 구성예에 관한 화소 유닛의 FD 링크의 접속예를 설명하는 도면이다.
도 43은 제8 구성예에 관한 화소 유닛의 FD 링크의 접속예를 설명하는 도면이다.
도 44는 제8 구성예에 관한 화소 유닛의 FD 링크의 접속예를 설명하는 도면이다.
도 45는 화소 유닛의 제9 구성예를 설명하는 평면도이다.
도 46은 화소 유닛의 제9 구성예에서의 화소 트랜지스터의 배치예를 설명하는 도면이다.
도 47은 제9 구성예에 관한 화소 유닛의 회로 구성예를 도시하는 도면이다.
도 48은 제9 구성예에 관한 화소 유닛의 메탈 배선의 배선예를 도시하는 평면도이다.
도 49는 제9 구성예에 관한 화소 유닛의 메탈 배선의 배선예를 도시하는 평면도이다.
도 50은 제9 구성예에 관한 화소 유닛의 메탈 배선의 배선예의 변형예를 도시하는 평면도이다.
도 51은 제9 구성예에 관한 화소 유닛의 FD 링크의 접속예를 설명하는 도면이다.
도 52는 제9 구성예에 관한 화소 유닛의 FD 링크의 접속예를 설명하는 도면이다.
도 53은 제9 구성예에 관한 화소 유닛의 FD 링크의 접속예를 설명하는 도면이다.
도 54는 제9 구성예에 관한 화소 유닛의 FD 링크의 접속예를 설명하는 도면이다.
도 55는 제9 구성예에 관한 화소 유닛의 FD 링크의 접속예를 설명하는 도면이다.
도 56은 제9 구성예에 관한 화소 유닛의 FD 링크의 접속예를 설명하는 도면이다.
도 57은 제9 구성예의 화소 유닛에서의 화소 트랜지스터의 배치예를 설명하는 도면이다.
도 58은 제9 구성예의 화소 유닛에서의 화소 트랜지스터의 배치예를 설명하는 도면이다.
도 59는 제9 구성예의 화소 유닛에서의 화소 트랜지스터의 배치예를 설명하는 도면이다.
도 60은 제9 구성예의 화소 유닛에서의 화소 트랜지스터의 배치예를 설명하는 도면이다.
도 61은 제9 구성예의 화소 유닛에서의 화소 트랜지스터의 배치예를 설명하는 도면이다.
도 62는 본 개시의 기술을 적용한 전자 기기로서의 촬상 장치의 구성예를 도시하는 블록도이다.
도 63은 이미지 센서의 사용예를 설명하는 도면이다.
도 64는 차량 제어 시스템의 개략적인 구성의 일례를 도시하는 블록도이다.
도 65는 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 도시하는 설명도이다.
이하, 첨부 도면을 참조하면서, 본 개시의 기술을 실시하기 위한 형태(이하, 실시 형태라고 함)에 대해서 설명한다. 설명은 이하의 순서로 행한다.
1. 고체 촬상 장치의 개략 구성예
2. 화소의 구성예
3. 화소 유닛의 제1 구성예(1x4)
4. 화소 유닛의 제2 구성예(1x4)
5. 화소 유닛의 제3 구성예(1x4)
6. 화소 유닛의 제4 구성예(1x4)
7. 화소 유닛의 제5 구성예(1x4)
8. 화소 유닛의 제6 구성예(1x4)
9. 화소 유닛의 제7 구성예(1x4)
10. 화소내 레이아웃의 기타 예
11. Fin형 트랜지스터의 구성예
12. 제6 화소내 레이아웃을 채용한 경우의 화소 유닛 배치예(제1 구성예)
13. 제6 화소내 레이아웃을 채용한 경우의 화소 유닛 배치예(제3 구성예)
14. 제6 화소내 레이아웃을 채용한 경우의 화소 유닛 배치예(제4 구성예)
15. FD 링크의 베리에이션
16. 화소 유닛의 제8 구성예(2x2)
17. 화소 유닛의 제9 구성예(4x2)
18. 정리
19. 전자 기기에의 적용예
20. 이동체에의 응용예
이하의 설명에서 참조하는 도면에 있어서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 붙임으로써 중복 설명을 적절하게 생략한다. 도면은 모식적인 것이며, 두께와 평면 치수의 관계, 각 층의 두께 비율 등은 실제의 것과는 다르다. 또한, 도면 상호간에 있어서도, 서로의 치수 관계나 비율이 다른 부분이 포함되어 있는 경우가 있다.
또한, 이하의 설명에서의 상하, 종횡 등의 방향의 정의는, 단순히 설명의 편의상의 정의이며, 본 개시의 기술적 사상을 한정하는 것은 아니다. 예를 들어, 대상을 90° 회전시켜 관찰하면 상하는 좌우로 변환되어 읽혀지고, 180° 회전시켜 관찰하면 상하는 반전되어 읽혀진다.
<1. 고체 촬상 장치의 개략 구성예>
도 1은 본 기술을 적용한 고체 촬상 장치의 개략 구성을 나타내고 있다.
도 1의 고체 촬상 장치(1)는, 반도체로서 예를 들어 실리콘(Si)을 사용한 반도체 기판(12)에, 화소(2)가 행렬상으로 2차원 배치된 화소 어레이부(3)와, 그 주변의 주변 회로부를 갖고 구성된다. 주변 회로부에는, 수직 구동 회로(4), 칼럼 신호 처리 회로(5), 수평 구동 회로(6), 출력 회로(7), 제어 회로(8) 등이 포함된다.
화소 어레이부(3)에 배열된 각 화소(2)는, 광전 변환 소자로서의 포토다이오드(PD)와 전송 트랜지스터(TG)를 구비하고, 포토다이오드(PD)에서 생성된 신호 전하를 판독하는 판독 회로를 복수 화소에서 공유하는 공유 화소 구조로 되어 있다. 구체적으로는 도 2 이후를 참조하여 후술하지만, 각 화소(2)는, 부유 확산 영역(FD), 포토다이오드(PD), 및 전송 트랜지스터(TG)를 구비하고, 부유 확산 영역(FD), 전환 트랜지스터(FDG), 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST) 및 선택 트랜지스터(SEL)를 다른 화소(2)와 공유한다.
제어 회로(8)는, 입력 클럭과, 동작 모드 등을 명령하는 데이터를 수취하고, 또한 고체 촬상 장치(1)의 내부 정보 등의 데이터를 출력한다. 즉, 제어 회로(8)는, 수직 동기 신호, 수평 동기 신호 및 마스터 클럭에 기초하여, 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등의 동작의 기준이 되는 클럭 신호나 제어 신호를 생성한다. 그리고 제어 회로(8)는, 생성한 클럭 신호나 제어 신호를, 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등에 출력한다.
수직 구동 회로(4)는, 예를 들어 시프트 레지스터에 의해 구성되며, 소정의 화소 구동 배선(10)을 선택하고, 선택된 화소 구동 배선(10)에 화소(2)를 구동하기 위한 펄스를 공급하여, 1행 이상의 행 단위로 화소(2)를 구동한다. 예를 들어, 수직 구동 회로(4)는, 화소 어레이부(3)의 각 화소(2)를 행 단위로 순차 수직 방향으로 선택 주사하여, 각 화소(2)의 광전 변환부에서 수광량에 따라 생성된 신호 전하에 기초하는 화소 신호를, 수직 신호선(9)을 통해서 칼럼 신호 처리 회로(5)에 공급시킨다.
칼럼 신호 처리 회로(5)는, 화소(2)의 열마다 배치되어 있고, 1행분의 화소(2)로부터 출력되는 신호를 화소 열마다 노이즈 제거 등의 신호 처리를 행한다. 예를 들어, 칼럼 신호 처리 회로(5)는, 화소 고유의 고정 패턴 노이즈를 제거하기 위한 CDS(Correlated Double Sampling: 상관 이중 샘플링) 및 AD 변환 등의 신호 처리를 행한다.
수평 구동 회로(6)는, 예를 들어 시프트 레지스터에 의해 구성되며, 수평 주사 펄스를 순차 출력함으로써, 칼럼 신호 처리 회로(5) 각각을 차례로 선택하여, 칼럼 신호 처리 회로(5) 각각으로부터 화소 신호를 수평 신호선(11)에 출력시킨다.
출력 회로(7)는, 칼럼 신호 처리 회로(5) 각각으로부터 수평 신호선(11)을 통해서 순차적으로 공급되는 신호에 대해서, 신호 처리를 행하여 출력한다. 출력 회로(7)는, 예를 들어 버퍼링만 하는 경우도 있고, 흑색 레벨 조정, 열 변동 보정, 각종 디지털 신호 처리 등이 행해지는 경우도 있다. 입출력 단자(13)는, 외부와 신호 교환을 한다.
이상과 같이 구성되는 고체 촬상 장치(1)는, CDS 처리와 AD 변환 처리를 행하는 칼럼 신호 처리 회로(5)가 화소 열마다 배치된 칼럼 AD 방식이라고 불리는 CMOS 이미지 센서이다.
또한, 고체 촬상 장치(1)는, 화소 트랜지스터가 형성되는 반도체 기판(12)의 표면측과 반대측인 이면측으로부터 광이 입사되는 이면 조사형 MOS형 고체 촬상 장치이다.
또한, 고체 촬상 장치(1)는, 1매의 반도체 기판(12)에 대해서 형성하는 것이 아니라, 복수매의 반도체 기판을 적층한 적층 기판으로 형성되어도 된다.
<2. 화소의 구성예>
도 2 및 도 3을 참조하여, 화소(2)의 구성예에 대해서 설명한다.
도 2는, 반도체 기판(12)의 한쪽 면인 트랜지스터 형성면측에서 본 화소(2)의 평면도이며, 도 3은, 화소(2)의 단면도이다. 도 3에는, 도 2의 A-A'선에서의 단면도와, B-B'선에서의 단면도와, C-C'선에서의 단면도가 나타내져 있다.
화소(2)는, 도 2의 평면도에서 도시하는 바와 같이 직사각형의 화소 영역으로 구성되고, 인접 화소와의 화소 경계 근방이 되는 화소 영역의 외주부에 화소 분리부(21)를 갖는다. 화소 분리부(21)의 내측에는, 게이트 전극(33)을 갖는 전송 트랜지스터(TG)와, 게이트 전극(34)과, 소스 영역 또는 드레인 영역(이하, 적절하게, 소스/드레인 영역이라고 기술함)인 고농도 N형층(N+)(23 및 24)을 갖는 화소 트랜지스터(Tr)가 배치되어 있다. 또한, 고농도 N형층(N+)으로 형성된 부유 확산 영역(FD)과, 고농도 P형층(P+)으로 형성된 웰 콘택트부(22)도 배치되어 있다.
부유 확산 영역(FD), 웰 콘택트부(22), 그리고 고농도 N형층(23 및 24)은, 액티브 영역(26)에 접속되어 있다. 액티브 영역(26)은, 웰층인 제1 도전형(P형)의 반도체 영역인 P형층과, 제1 도전형과 다른 제2 도전형(N형)의 반도체 영역인 N형층을 포함하고, 포토다이오드(PD)가 형성되는 영역이다. 액티브 영역(26)은, 트랜지스터 형성면인 반도체 기판(12)의 표면에서는, 예를 들어 STI(Shallow Trench Isolation)로 형성된 소자 분리 영역(27)으로 분리되어 있다. 한편, 도 3의 단면도에서 도시하는 바와 같이, 온 칩 렌즈 등이 형성되는 광 입사면인 반도체 기판(12)의 이면측(도 3에서 반도체 기판(12)의 하측)의 영역에서는, 액티브 영역(26)은, 화소 분리부(21)보다 내측의 영역 전체에 형성되어 있다.
또한, 도 3의 단면도에서 도시하는 바와 같이, 화소 분리부(21)는, 반도체 기판(12)의 표면측에 형성된 소자 분리 영역(27)과 평면으로 보아 겹치는 위치에, 소자 분리 영역(27)보다 좁은 폭으로 소자 분리 영역(27)의 하방(이면측)에 형성된다. 바꾸어 말하면, 화소 분리부(21)는, 평면으로 보아 소자 분리 영역(27)에 포함되어 있다. 반도체 기판(12)의 표면의 평면도인 도 2에서는, 원래는 화소 분리부(21)는 시인되지 않지만, 화소 분리부(21)의 배치를 나타내기 위해서, 소자 분리 영역(27)보다 하방의 화소 분리부(21)를 편의적으로 도시하고 있다.
전송 트랜지스터(TG)는, 도 3에 도시된 바와 같이, 반도체 기판(12) 상면의 평면부(31)와, 반도체 기판(12)의 깊이 방향으로 파들어간 패임부(32)를 포함하는 게이트 전극(33)을 갖는 종형 트랜지스터로 구성된다. 이에 반해, 화소 트랜지스터(Tr)는, 반도체 기판(12)의 상면에만 형성된 게이트 전극(34)을 갖는 평면형 트랜지스터이다.
화소(2)는, 이상과 같이, 전송 트랜지스터(TG)와, 전송 트랜지스터(TG) 이외에 1개의 화소 트랜지스터(Tr)만을 구비하는 구조로 되어 있다. 이 1개의 화소 트랜지스터(Tr)가, 도 6에서 후술하는, 전환 트랜지스터(FDG), 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 또는 선택 트랜지스터(SEL)의 어느 것으로 된다.
화소(2)는, 트랜지스터로서는, 포토다이오드(PD)에서 생성된 신호 전하를 전송하는 전송 트랜지스터(TG)와, 전환 트랜지스터(FDG), 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 또는 선택 트랜지스터(SEL)의 어느 것으로 구성되는 1개의 화소 트랜지스터(Tr)밖에 구비하고 있지 않다. 그 때문에, 인접하는 복수의 화소(2)에 의해 화소 유닛을 구성하고, 화소 유닛 단위로 구성된 판독 회로를 사용하여, 각 화소(2)의 신호 전하가 판독된다.
이하에서는, 고체 촬상 장치(1)가 취할 수 있는 화소 유닛의 각종 구성예에 대해서 설명한다.
<3. 화소 유닛의 제1 구성예(1x4)>
도 4는, 화소 유닛의 제1 구성예를 설명하는 평면도이다. 도 4의 평면도는, 행렬상으로 2차원으로 배열된 화소 어레이부(3)의 일부에 상당한다.
제1 구성예에서는, 도 4의 A에 도시하는 바와 같이, 화소 유닛(PU)이, 가로 방향 1화소 및 세로 방향 4화소(이하, 1x4로 표기함. 기타 화소 유닛에 대해서도 마찬가지임)의 배열의 4화소 단위로 구성된다. 본 실시 형태에 있어서, 가로 방향이란, 화소 어레이부(3)의 수평 방향에 대응하고, 세로 방향은, 화소 어레이부(3)의 수직 방향에 대응한다. 화소 어레이부(3)의 수평 방향은, 화소 어레이부(3)의 행방향으로 바꿔 말할 수 있고, 화소 어레이부(3)의 수직 방향은, 화소 어레이부(3)의 열방향으로 바꿔 말할 수 있다. 가로 방향으로 배열하는 2개의 화소 유닛(PU)으로 구성되는 영역(42)은, 후술하는 도 7의 영역(42)에 대응한다.
도 4의 B에 도시하는 바와 같이, 세로 방향으로 인접하는 2개의 화소 유닛(PU)의 판독 회로의 일부가, FD 링크(41)에 의해 전기적으로 접속되어 있다. FD 링크(41)는, 부유 확산 영역(FD)의 부가 용량(subFD)끼리를 전기적으로 접속하는, 반도체 기판(12)의 트랜지스터 형성면측에 형성된 다층 배선층 내의 메탈 배선이다. 화소 유닛(PU)의 회로 구성 및 FD 링크(41)의 접속에 대해서는, 도 6을 참조하여 후술한다.
도 4에서, 4x4의 16화소 단위에 부여된 패턴은, R(Red), G(Green), 또는 B(Blue)의 컬러 필터를 나타낸다. 구체적으로는, 도 5에 도시하는 바와 같이, R, G, 또는 B의 동색의 컬러 필터가, 4x4의 16화소 단위로, 소위 베이어 배열에 의해 반복 배치되어 있다. 또한, 컬러 필터의 상부(광 입사측)에 배치된 온 칩 렌즈(OCL)는, 도 5의 A에 나타내지는 1화소 단위, 도 5의 B에 나타내지는 2x2의 4화소 단위, 또는 도 5의 C의 4x4의 16화소 단위의 어느 것으로 배치되어 있다.
도 6은, FD 링크(41)로 접속된 2개의 화소 유닛(PU)의 회로 구성예를 나타내고 있다.
화소 유닛(PU)은, 4개의 포토다이오드(PD) 및 4개의 전송 트랜지스터(TG)와, 부유 확산 영역(FD), 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL), 그리고 부가 용량(subFD)을 갖는다. 전송 트랜지스터(TG), 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)의 각 화소 트랜지스터(Tr)는 모두, N형의 MOS 트랜지스터(MOS FET)로 구성되고, 판독 회로를 구성한다.
화소 유닛(PU)은, 부유 확산 영역(FD), 포토다이오드(PD), 및 전송 트랜지스터(TG)를 화소마다 보유하고, 부유 확산 영역(FD), 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL), 및 부가 용량(subFD)을, 화소 유닛(PU) 내의 4화소에서 공유하고 있다.
포토다이오드(PD)는, 수광한 광량에 따른 전하(신호 전하)를 생성하며, 또한, 축적한다. 포토다이오드(PD)는, 애노드 단자가 접지되어 있음과 함께, 캐소드 단자가 전송 트랜지스터(TG)를 통해서 부유 확산 영역(FD)에 접속되어 있다.
전송 트랜지스터(TG)는, 게이트 전극에 공급되는 전송 구동 신호에 의해 온으로 되었을 때, 전송 트랜지스터(TG)에서 생성된 전하를 판독하여, 부유 확산 영역(FD)에 전송한다. 부유 확산 영역(FD)은, 4개의 포토다이오드(PD)의 적어도 하나로부터 판독된 전하를 보유한다.
전환 트랜지스터(FDG)는, 게이트 전극에 공급되는 용량 전환 신호에 따라서, 부유 확산 영역(FD)과 부가 용량(subFD)의 접속을 온 오프하여, 변환 효율을 전환한다. 구체적으로는, 수직 구동 회로(4)는, 예를 들어 입사광의 광량이 많은 고조도일 때, 전환 트랜지스터(FDG)를 온으로 해서, 부유 확산 영역(FD)과 부가 용량(subFD)을 접속한다. 이에 의해, 고조도 시에, 보다 많은 전하를 축적할 수 있다. 한편, 입사광의 광량이 적은 저조도일 때는, 수직 구동 회로(4)는, 전환 트랜지스터(FDG)를 오프로 하고, 부가 용량(subFD)을 부유 확산 영역(FD)으로부터 분리한다. 이에 의해, 변환 효율을 높일 수 있다.
리셋 트랜지스터(RST)는, 게이트 전극에 공급되는 리셋 구동 신호에 의해 온으로 되었을 때, 부유 확산 영역(FD)에 축적되어 있은 전하가 드레인(정전압원(VDD))에 배출되어, 부유 확산 영역(FD)의 전위를 리셋한다. 또한, 리셋 트랜지스터(RST)가 온으로 될 때는, 전환 트랜지스터(FDG)도 동시에 온으로 되고, 부가 용량(subFD)도 리셋된다.
부가 용량(subFD)은, 전환 트랜지스터(FDG)의 드레인 영역과, 리셋 트랜지스터(RST)의 소스 영역을 겸용하는 확산층(고농도 N형층)으로 구성된다. 한쪽의 화소 유닛(PU)의 부가 용량(subFD)과, 다른 쪽의 화소 유닛(PU)의 부가 용량(subFD)이 FD 링크(41)로 접속되어 있다. FD 링크(41)는, 상술한 바와 같이, 반도체 기판(12)의 트랜지스터 형성면측에 형성된 다층 배선층 내의 메탈 배선이며, 배선 용량을 구성한다.
증폭 트랜지스터(AMP)는, 부유 확산 영역(FD)의 전위에 따른 화소 신호를 출력한다. 즉, 증폭 트랜지스터(AMP)는, 수직 신호선(9)을 통해서 접속되어 있는 정전류원으로서의 부하 MOS(도시하지 않음)와 소스 팔로워 회로를 구성하고, 부유 확산 영역(FD)에 축적되어 있은 전하에 따른 레벨을 나타내는 화소 신호(VSL)가, 증폭 트랜지스터(AMP)로부터 선택 트랜지스터(SEL)를 통해서 칼럼 신호 처리 회로(5)(도 1)에 출력된다.
선택 트랜지스터(SEL)는, 게이트 전극에 공급되는 선택 구동 신호에 의해 화소 유닛(PU)이 선택되었을 때 온으로 되어, 화소 유닛(PU)에서 생성된 화소 신호(VSL)를, 수직 신호선(9)을 통해서 칼럼 신호 처리 회로(5)에 출력한다. 전송 구동 신호, 용량 전환 신호, 선택 구동 신호 및 리셋 구동 신호가 전송되는 각 신호선은, 도 1의 화소 구동 배선(10)에 대응한다.
이상과 같은 회로 구성을 구비하는 화소 유닛(PU)을 사용하여, 고체 촬상 장치(1)는, 예를 들어 입사광의 광량이나 동작 모드에 따라, 이하와 같이, 부유 확산 영역(FD)의 축적 전하 용량을 바꾸어서 동작시킬 수 있다.
예를 들어, 제1 동작 모드로서, FD 링크(41)로 접속된 2개의 화소 유닛(PU) 양쪽의 전환 트랜지스터(FDG)를 오프로 하고, 화소 유닛(PU) 내의 각 화소(2)의 포토다이오드(PD)에 축적된 전하를, 자신의 화소 유닛(PU) 내의 부유 확산 영역(FD)에 전송하여, 화소 신호(VSL)를 판독하는 모드가 가능하다.
예를 들어, 제2 동작 모드로서, FD 링크(41)로 접속된 2개의 화소 유닛(PU)의 한쪽의 전환 트랜지스터(FDG)를 온으로 하고, 화소 유닛(PU) 내의 각 화소(2)의 포토다이오드(PD)에 축적된 전하를, 자신의 화소 유닛(PU) 내의 부유 확산 영역(FD), 부가 용량(subFD), 및 FD 링크(41)에 전송하여, 화소 신호(VSL)를 판독하는 모드가 가능하다.
예를 들어, 제3 동작 모드로서, FD 링크(41)로 접속된 2개의 화소 유닛(PU) 양쪽의 전환 트랜지스터(FDG)를 온으로 하고, 화소 유닛(PU) 내의 각 화소(2)의 포토다이오드(PD)에 축적된 전하를, 접속된 2개의 화소 유닛(PU) 내의 부유 확산 영역(FD), 부가 용량(subFD), 및 FD 링크(41)에 전송하여, 화소 신호(VSL)를 판독하는 모드가 가능하다.
제1 동작 모드 내지 제3 동작 모드에 의해, 신호 전하의 축적량을 3단계로 전환할 수 있다. 제1 동작 모드 내지 제3 동작 모드에서는, 1화소 단위로 화소 신호(VSL)를 판독해도 되고, 복수 화소 단위로 화소 신호(VSL)를 판독해도 된다. 복수 화소 단위로 화소 신호(VSL)를 판독했을 경우, 부유 확산 영역(FD)에 의해 복수의 화소 신호(VSL)가 가산되는 FD 가산이 실행된다.
그 밖에, 제4 동작 모드로서, FD 링크(41)로 접속된 2개의 화소 유닛(PU) 양쪽의 전환 트랜지스터(FDG)를 온으로 하고, 2개의 화소 유닛(PU)의 8화소의 화소 신호(VSL)를 전체 화소 동시에 판독하는 모드가 가능하다. 이 경우도, 2개의 화소 유닛(PU)의 8화소의 화소 신호(VSL)는, 각 화소 유닛(PU)의 부유 확산 영역(FD), 부가 용량(subFD), 및 FD 링크(41)를 통해서 FD 가산된다.
도 7은, 제1 구성예에서의 화소 유닛(PU) 내의 각 화소(2)의 상세한 배치를 도시하는 평면도이다.
도 7을 참조하여, 2개의 화소 유닛(PU)이 가로 방향(행방향)으로 배열되는 영역(42)에 주목하여, 화소 유닛(PU) 내의 화소 배치에 대해서 설명한다. 이 영역(42)은, 도 4에 도시한 영역(42)과 대응한다.
화소 유닛(PU)은, 1x4의 4화소로 구성되고, 그 4화소의 각 화소(2)에, 화소 트랜지스터(Tr)로서, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 것이 배치되어 있다. 보다 구체적으로는, 도면의 상측의 화소(2)부터 순서대로, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL)가, 화소 트랜지스터(Tr)로서 배치되어 있다.
또한, 도 7에서는, 부유 확산 영역(FD) 이외의 화소 내의 세부 부호는 생략하고, 화소 트랜지스터(Tr)가, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL)의 어느 것인지를, 화소 트랜지스터(Tr)의 게이트 전극(34) 상에 「FGD」, 「RST」, 「AMP」 또는 「SEL」을 기재함으로써 표현하고 있다.
또한, 이하에서는, 설명을 간단하게 하기 위해서, 화소 트랜지스터(Tr)로서, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)를 갖는 화소(2)를, 각각 전환 트랜지스터 화소(2)(이하, FDG 화소(2)라고 기술함), 리셋 트랜지스터 화소(2)(이하, RST 화소(2)라고 기술함), 증폭 트랜지스터 화소(2)(이하, AMP 화소(2)라고 기술함), 선택 트랜지스터 화소(2)(이하, SEL 화소(2)라고 기술함)라고 칭해서 설명한다. 화소 내의 화소 트랜지스터(Tr)의 종류를 특별히 구별하지 않을 경우에는, 단순히 화소(2)라고 칭한다.
도 7의 화소 유닛(PU) 내의 상측 2개에, FDG 화소(2)와 RST 화소(2)가 인접해서 배치되고, 화소 유닛(PU) 내의 하측 2개에, AMP 화소(2)와 SEL 화소(2)가 인접해서 배치되어 있다. 도 6의 회로 구성에서 나타낸 바와 같이, FDG 화소(2)와 RST 화소(2)는 소스/드레인 영역이 접속되고, AMP 화소(2)와 SEL 화소(2)는 소스/드레인 영역이 접속되므로, 이와 같이 배치함으로써 소스/드레인 영역간의 접속이 용이하게 된다.
FDG 화소(2)와 RST 화소(2) 각각의 화소 내의 배치는, FDG 화소(2)와 RST 화소(2)의 2화소의 세로 방향의 중심선인 Y2-Y2'선에 부유 확산 영역(FD)이 근접하도록, Y2-Y2'선에 대해서 선 대칭이 되도록 배치되어 있다.
AMP 화소(2)와 SEL 화소(2) 각각의 화소 내의 배치도 마찬가지로, AMP 화소(2)와 SEL 화소(2)의 2화소의 세로 방향의 중심선인 Y1-Y1'선에 부유 확산 영역(FD)이 근접하도록, Y1-Y1'선에 대해서 선 대칭이 되도록 배치되어 있다.
각 화소(2)에 있어서, 부유 확산 영역(FD)은, 선 대칭의 축이 되는 Y1-Y1'선 또는 Y2-Y2'선에 가까운 위치에 배치되고, 반대로, 화소 트랜지스터(Tr)는, Y1-Y1'선 또는 Y2-Y2'선에 대해서, 부유 확산 영역(FD)보다 먼 위치에 배치되어 있다.
또한, FDG 화소(2)와 RST 화소(2)의 2화소와, FDG 화소(2)와 RST 화소(2)의 2화소는, 화소 유닛(PU)의 4화소의 세로 방향의 중심선인 X-X'선에 대해서 선 대칭이 되도록 배치되어 있다.
AMP 화소(2)는, 화소 유닛(PU)의 1x4의 4화소 중, 세로 방향의 양단의 화소 위치에는 배치하지 않고, 내측의 2화소의 어느 쪽인가에 배치된다. 이에 의해, 세로 방향으로 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과의 크로스토크를 회피할 수 있다.
이상과 같이 FDG 화소(2), RST 화소(2), AMP 화소(2), 및 SEL 화소(2)가 배치된 화소 유닛(PU)이, 화소 어레이부(3)의 가로 방향(수평 방향)에 대해서는, 병진 대칭, 즉, 마찬가지의 배치로 주기적으로 배치되어 있다. 한편, 세로 방향(수직 방향)에 대해서는, FD 링크(41)에 의해 전기적으로 접속되는 2개의 화소 유닛(PU)의 FDG 화소(2)끼리 인접하여, 조가 되는 2개의 화소 유닛(PU)의 세로 방향의 중심선, 예를 들어 도 7의 Z-Z'선에 대해서 선 대칭이 되도록 배치되어 있다. 이에 의해, FD 링크(41)의 접속이 용이해진다.
도 8은, 반도체 기판(12)의 트랜지스터 형성면측에 형성된 다층 배선층 중, 반도체 기판(12)에 가장 가까운 배선층(1M)과, 2번째로 가까운 배선층(2M)의 메탈 배선을 설명하는 도면이다.
도 8의 A는, 2개의 화소 유닛(PU)이 가로 방향으로 배열되는 영역(42)에 대응하는 배선층(1M)의 평면도를 나타내고, 도 8의 B는, 2개의 화소 유닛(PU)이 가로 방향으로 배열되는 영역(42)에 대응하는 배선층(2M)의 평면도를 나타내고 있다.
배선층(1M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(51)과, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(52-1 내지 52-3)이 형성되어 있다. 또한, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리를 접속하는 FD 링크(41)로서의 메탈 배선(53)이 형성되어 있다. 메탈 배선(54)은, 부가 용량(subFD)을 구성하는 메탈 배선의 일부이다.
배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(62)과, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(63)과, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속하는 메탈 배선(64)이 형성되어 있다.
배선층(2M)의 메탈 배선(63)은, 배선층(1M)의 비아(60)를 통해서 RST 화소(2)와 접속되고, 배선층(1M)의 비아(61)를 통해서 FDG 화소(2)와 접속되어 있다. 배선층(2M)의 메탈 배선(64)은, 배선층(1M)의 비아(55)를 통해서 AMP 화소(2)와 접속되고, 배선층(1M)의 비아(56)를 통해서 SEL 화소(2)와 접속되어 있다.
또한, 배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(65)도 형성되어 있다. 메탈 배선(65)은, 배선층(1M)의 비아(57 내지 59)를 통해서, 배선층(1M)의 메탈 배선(52-1 내지 52-3)과 접속되어 있다.
도 8의 C는, 화소 유닛(PU) 내의 부유 확산 영역(FD)끼리를 접속하는 배선층(1M) 및 배선층(2M)의 메탈 배선을 도시하는 단면도이다.
배선층(1M)의 메탈 배선(52-1 내지 52-3)과, 배선층(2M)의 메탈 배선(65)에 의해, 화소 유닛(PU) 내의 부유 확산 영역(FD)과 AMP 화소(2)의 게이트 전극(34)이 전기적으로 접속되어 있다.
배선층(1M)의 메탈 배선(52-1 내지 52-3)과, 배선층(2M)의 메탈 배선(65)이, 화소 유닛(PU) 내에서 접속됨으로써, 화소 유닛(PU)을 구성하는 각 화소(2)의 부유 확산 영역(FD)이 공유되어 있다. AMP 화소(2)가, 화소 유닛(PU)의 1x4의 4화소 중, 양단의 화소 위치에 배치되지 않고, 내측의 2화소의 어느 쪽인가에 배치됨으로써, 세로 방향으로 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과의 크로스토크를 회피할 수 있다.
화소 유닛(PU)은, 가로 방향에 대해서는 병진 대칭으로 배치되므로, 배선층(1M) 및 배선층(2M)의 구성은, 각 화소 열에서 동일하다. 이에 의해, 가로 방향에 대해서도, 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과의 크로스토크를 회피할 수 있다.
이상의 1x4의 4화소로 구성되는 화소 유닛(PU)의 제1 구성예에 의하면, 각 화소(2)는, 전송 트랜지스터(TG)와, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 하나의 화소 트랜지스터(Tr)를 갖는다. 화소 유닛(PU) 내의 FDG 화소(2), RST 화소(2), AMP 화소(2) 및 SEL 화소(2)의 배치를 상술한 바와 같이 구성함으로써, 화소 트랜지스터(Tr)의 트랜지스터 사이즈를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다. 즉, 전송 트랜지스터(TG) 이외에 1개의 화소 트랜지스터(Tr)밖에 1화소 내에 배치할 수 없는 경우에, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다.
<4. 화소 유닛의 제2 구성예(1x4)>
도 9는 화소 유닛의 제2 구성예를 설명하는 평면도이다.
도 9의 좌측 도면은, 화소 어레이부(3)의 일부이며, 화소 유닛(PU)의 배치를 도시하는 평면도이다.
제2 구성예에 관한 화소 유닛(PU)은, 상술한 제1 구성예와 마찬가지로, 1x4의 4화소 단위로 구성된다. 그리고 세로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(41)에 의해 전기적으로 접속되어 있다. 컬러 필터의 배열 및 온 칩 렌즈(OCL)의 배열은, 제2 구성예 이후의 모두에 있어서, 상술한 제1 구성예와 마찬가지이므로, 설명은 생략한다.
도 9의 우측 도면은, 도 9의 좌측 도면에서 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 포함하는 영역(42)에 주목해서 확대하여, 화소 유닛(PU) 내의 화소 배치를 도시한 도면이다.
화소 유닛(PU) 내의 상측 2개에, FDG 화소(2)와 RST 화소(2)가 인접해서 배치되고, 하측 2개에 AMP 화소(2)와 SEL 화소(2)가 인접해서 배치되어 있다. 도 6의 회로 구성에서 나타낸 바와 같이, FDG 화소(2)와 RST 화소(2)는 소스/드레인 영역이 접속되고, AMP 화소(2)와 SEL 화소(2)는 소스/드레인 영역이 접속되므로, 이와 같이 배치함으로써 소스/드레인 영역간의 접속이 용이하게 된다.
FDG 화소(2)와 RST 화소(2) 각각의 화소 내의 배치는, FDG 화소(2)와 RST 화소(2)의 2화소의 세로 방향의 중심선인 Y2-Y2'선에 대해서 선 대칭이 되도록 배치되어 있다. 또한, AMP 화소(2)와 SEL 화소(2) 각각의 화소 내의 배치도, AMP 화소(2)와 SEL 화소(2)의 2화소의 세로 방향의 중심선인 Y1-Y1'선에 대해서 선 대칭이 되도록 배치되어 있다. 단, 제2 구성예가, 도 7에 나타낸 제1 구성예와 다른 점은, 화소 내의 부유 확산 영역(FD) 및 화소 트랜지스터(Tr)의 배치이다.
구체적으로는, 제1 구성예에서는, 각 화소(2)에 있어서, 선 대칭의 축이 되는 Y1-Y1'선 또는 Y2-Y2'선에 가까운 위치에 부유 확산 영역(FD)이 배치되고, Y1-Y1'선 또는 Y2-Y2'선에 대해서, 부유 확산 영역(FD)보다 먼 위치에 화소 트랜지스터(Tr)가 배치되어 있었다. 이에 반해, 제2 구성예에서는, Y1-Y1'선 또는 Y2-Y2'선에 가까운 위치에 화소 트랜지스터(Tr)가 배치되고, Y1-Y1'선 또는 Y2-Y2'선에 대해서, 화소 트랜지스터(Tr)보다 먼 위치에 부유 확산 영역(FD)이 배치되어 있다.
화소 내의 부유 확산 영역(FD) 및 화소 트랜지스터(Tr)의 배치의 차이 이외는, 제1 구성예와 마찬가지이다.
즉, FDG 화소(2)와 RST 화소(2)의 2화소와, FDG 화소(2)와 RST 화소(2)의 2화소가, 화소 유닛(PU)의 4화소의 세로 방향의 중심선인 X-X'선에 대해서 선 대칭이 되도록 배치되어 있다. 이에 의해, FD 링크(41)의 접속이 용이해진다.
AMP 화소(2)는, 화소 유닛(PU)의 1x4의 4화소 중, 세로 방향의 양단의 화소 위치에는 배치하지 않고, 내측의 2화소의 어느 쪽인가에 배치된다. 이에 의해, 세로 방향으로 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과의 크로스토크를 회피할 수 있다.
화소 유닛(PU)은, 화소 어레이부(3)의 가로 방향으로 병진 대칭, 즉, 마찬가지의 배치로 주기적으로 배치되어 있다. 한편, 화소 어레이부(3)의 세로 방향에 대해서는, FD 링크(41)에 의해 전기적으로 접속되는 2개의 화소 유닛(PU)의 FDG 화소(2)끼리 인접하여, 조가 되는 2개의 화소 유닛(PU)의 세로 방향의 중심선, 예를 들어 도 9의 Z-Z'선에 대해서 선 대칭이 되도록 배치되어 있다. 이에 의해, FD 링크(41)의 접속이 용이해진다.
도 10의 A는, 제2 구성예에서의 영역(42)의 배선층(1M)의 평면도를 나타내고, 도 10의 B는, 제2 구성예에서의 영역(42)의 배선층(2M)의 평면도를 나타내고 있다. 도 10의 C는, 제2 구성예에서의 화소 유닛(PU) 내의 부유 확산 영역(FD)끼리를 접속하는 배선층(1M) 및 배선층(2M)의 메탈 배선을 도시하는 단면도이다.
배선층(1M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(71)과, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(72-1 내지 72-4)이 형성되어 있다. 또한, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(73)과, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속하는 메탈 배선(75)이 형성되어 있다. 메탈 배선(74)은, 부가 용량(subFD)을 구성하는 메탈 배선의 일부이다.
배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(81)과, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리를 접속하는 FD 링크(41)로서의 메탈 배선(82)이 형성되어 있다. 또한, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(83-1 및 83-2)도 형성되어 있다.
배선층(2M)의 메탈 배선(82)은, 배선층(1M)의 비아(84)를 통해서, FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(73)과 접속되어 있다. 배선층(2M)의 메탈 배선(83-1)은, 배선층(1M)의 비아(76 내지 78)를 통해서 메탈 배선(72-1 내지 72-3)과 접속되어 있다. 배선층(2M)의 메탈 배선(83-2)은, 배선층(1M)의 비아(79 및 80)를 통해서 메탈 배선(72-3 및 72-4)과 접속되어 있다.
도 10의 C의 단면도에 도시하는 바와 같이, 배선층(1M)의 메탈 배선(72-1 내지 72-4)과, 배선층(2M)의 메탈 배선(83-1 및 83-2)에 의해, 화소 유닛(PU) 내의 부유 확산 영역(FD)과 AMP 화소(2)의 게이트 전극(34)이 전기적으로 접속되어 있다. 배선층(1M)의 메탈 배선(72-1 내지 72-4)과, 배선층(2M)의 메탈 배선(83-1 및 83-2)이, 화소 유닛(PU) 내에서 접속됨으로써, 화소 유닛(PU)을 구성하는 각 화소(2)의 부유 확산 영역(FD)이 공유되어 있다. AMP 화소(2)가, 화소 유닛(PU)의 1x4의 4화소 중, 양단의 화소 위치에 배치되지 않고, 내측의 2화소의 어느 쪽인가에 배치됨으로써, 상하로 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과의 크로스토크를 회피할 수 있다.
화소 유닛(PU)은 가로 방향에 대해서는 병진 대칭으로 배치되므로, 배선층(1M) 및 배선층(2M)의 구성은, 각 화소 열에서 동일하다. 이에 의해, 가로 방향에 대해서도, 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과의 크로스토크를 회피할 수 있다.
이상의 화소 유닛(PU)의 제2 구성예에 의하면, 각 화소(2)는, 전송 트랜지스터(TG)와, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 하나의 화소 트랜지스터(Tr)를 갖는다. 화소 유닛(PU) 내의 FDG 화소(2), RST 화소(2), AMP 화소(2) 및 SEL 화소(2)의 배치를 상술한 바와 같이 구성함으로써, 화소 트랜지스터(Tr)의 트랜지스터 사이즈를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다. 즉, 전송 트랜지스터(TG) 이외에 1개의 화소 트랜지스터(Tr)밖에 1화소 내에 배치할 수 없는 경우에, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다.
<4개의 화소 유닛(PU)을 FD 링크로 접속하는 예>
상술한 제2 구성예는, 세로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(41)에 의해 전기적으로 접속된 예이지만, 세로 방향으로 인접하는 4개의 화소 유닛(PU)을, FD 링크(41)에 의해 전기적으로 접속하는 구성을 채용할 수도 있다.
도 11은, 제2 구성예에 관한 화소 유닛(PU)의 배치에 있어서, 세로 방향으로 인접하는 4개의 화소 유닛(PU)을, FD 링크(41)로 접속하는 경우의 배선예를 도시하는 평면도이다.
도 11의 A는, 화소 어레이부(3)의 일부이며, FD 링크(41)로 접속되는 4개의 화소 유닛(PU)의 배치를 도시하는 평면도이다. 도 11의 A에 도시하는 바와 같이, 세로 방향으로 인접하는 4개의 화소 유닛(PU)이, FD 링크(41)로 전기적으로 접속된다.
도 11의 B는, 도 11의 A의 영역(42)의 배선층(1M)의 평면도를 나타내고, 도 11의 C는, 도 11의 A의 영역(42)의 배선층(2M)의 평면도를 나타내고 있다. 또한, 화소 유닛(PU)의 각 화소(2)의 배치는 도 9와 마찬가지이므로, 도시는 생략하였다.
4개의 화소 유닛(PU)을 FD 링크(41)에 의해 세로 방향으로 접속하는 경우의 메탈 배선을, 2개의 화소 유닛(PU)을 FD 링크(41)에 의해 세로 방향으로 접속하는 경우와 비교하면, 배선층(2M)의 메탈 배선(82)만이 다르다.
구체적으로는, 도 10의 B에 나타낸 배선층(2M)에서는, FD 링크(41)로서의 메탈 배선(82)이, 조가 되는 2개의 화소 유닛(PU)간을 접속하면 되기 때문에 짧게 형성되어 있다. 한편, 도 11의 C의 배선층(2M)에서는, FD 링크(41)로서의 메탈 배선(82)이, 조가 되는 4개의 화소 유닛(PU)간을 접속하기 위해서, 4개의 화소 유닛(PU)간을 걸치는 길이로 형성되어 있다.
도 12는, 4개의 화소 유닛(PU)을 FD 링크(41)에 의해 접속하는 경우의 회로 구성예를 나타내고 있다.
FD 링크(41)는, 4개의 각 화소 유닛(PU)의 부가 용량(subFD)끼리를 접속하고 있다.
4개의 화소 유닛(PU)을 FD 링크(41)에 의해 세로 방향으로 인접한 제2 구성예에서도, 2개의 화소 유닛(PU)을 FD 링크(41)에 의해 세로 방향으로 접속한 경우와 마찬가지의 효과를 발휘할 수 있다. 또한, FD 링크(41)에 의해, 4개의 화소 유닛(PU)을 전기적으로 접속함으로써, 신호 전하의 축적 용량을 증대시킬 수 있다.
<5. 화소 유닛의 제3 구성예(1x4)>
도 13은 화소 유닛의 제3 구성예를 설명하는 평면도이다.
도 13의 좌측 도면은, 화소 어레이부(3)의 일부이며, 화소 유닛(PU)의 배치를 도시하는 평면도이다.
제3 구성예에 관한 화소 유닛(PU)은, 상술한 제1 구성예 등과 마찬가지로, 1x4의 4화소 단위로 구성된다. 그리고 세로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(41)에 의해 전기적으로 접속되어 있다.
도 13의 우측 도면은, 도 13의 좌측 도면에 있어서 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 포함하는 영역(42)에 주목해서 확대하여, 화소 유닛(PU) 내의 화소 배치를 도시한 도면이다.
화소 유닛(PU) 내의 상측 2개에, FDG 화소(2)와 RST 화소(2)가 인접해서 배치되고, 하측 2개에 AMP 화소(2)와 SEL 화소(2)가 인접해서 배치되어 있다. 도 6의 회로 구성에서 나타낸 바와 같이, FDG 화소(2)와 RST 화소(2)는 소스/드레인 영역이 접속되고, AMP 화소(2)와 SEL 화소(2)는 소스/드레인 영역이 접속되므로, 이와 같이 배치함으로써 소스/드레인 영역간의 접속이 용이하게 된다.
FDG 화소(2)와 RST 화소(2) 각각의 화소 내의 배치는, FDG 화소(2)와 RST 화소(2)의 2화소의 세로 방향의 중심선인 Y2-Y2'선에 대해서 선 대칭이 되도록 배치되어 있다. 또한, AMP 화소(2)와 SEL 화소(2) 각각의 화소 내의 배치도, AMP 화소(2)와 SEL 화소(2)의 2화소의 세로 방향의 중심선인 Y1-Y1'선에 대해서 선 대칭이 되도록 배치되어 있다. 제3 구성예에서는, 도 7에 나타낸 제1 구성예와 마찬가지로, 선 대칭의 축이 되는 Y1-Y1'선 및 Y2-Y2'선에 가까운 위치에 부유 확산 영역(FD)이 배치되고, 먼 위치에 화소 트랜지스터(Tr)가 배치되어 있다.
제3 구성예가, 도 7에 나타낸 제1 구성예와 다른 점은, 영역(42)을 구성하는 2개의 화소 유닛(PU) 내의 각 화소(2)의 부유 확산 영역(FD), 웰 콘택트부(22), 및 화소 트랜지스터(Tr)의 배치이다. 구체적으로는, 도 7에 나타낸 제1 구성예에서는, 각 화소(2)의 부유 확산 영역(FD), 웰 콘택트부(22), 및 화소 트랜지스터(Tr)는, 화소 어레이부(3)의 가로 방향에 관해서는, 병진 대칭, 즉, 마찬가지의 배치로 주기적으로 배치되어 있었다. 이에 반해, 제3 구성예에서는, 각 화소(2)의 부유 확산 영역(FD), 웰 콘택트부(22), 및 화소 트랜지스터(Tr)가, 영역(42)의 가로 방향의 중심선인 Q-Q'선에 대해서 선 대칭(경면 대칭)이 되도록 배치되어 있다. 보다 구체적으로는, Q-Q'선측인 영역(42)의 내측에, 부유 확산 영역(FD)이 배치되고, 영역(42)의 외측에, 웰 콘택트부(22)가 배치되어 있다. 그리고 경면 대칭으로 배치된 2열의 화소 열이, 화소 어레이부(3)의 가로 방향으로 병진 대칭으로 배치되어 있다.
제3 구성예의 기타 구성은, 제1 구성예와 마찬가지이다.
즉, FDG 화소(2)와 RST 화소(2)의 2화소와, FDG 화소(2)와 RST 화소(2)의 2화소가, 화소 유닛(PU)의 4화소의 세로 방향의 중심선인 X-X'선에 대해서 선 대칭이 되도록 배치되어 있다.
AMP 화소(2)는, 화소 유닛(PU)의 1x4의 4화소 중, 세로 방향의 양단의 화소 위치에는 배치하지 않고, 내측의 2화소의 어느 쪽인가에 배치된다. 이에 의해, 세로 방향으로 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과의 크로스토크를 회피할 수 있다.
화소 어레이부(3)의 세로 방향에 대해서는, FD 링크(41)에 의해 전기적으로 접속되는 2개의 화소 유닛(PU)의 FDG 화소(2)끼리 인접하여, 조가 되는 2개의 화소 유닛(PU)의 세로 방향의 중심선, 예를 들어 도 13의 Z-Z'선에 대해서 선 대칭이 되도록 배치되어 있다. 이에 의해, FD 링크(41)의 접속이 용이해진다.
도 14의 A는, 제3 구성예에서의 영역(42)의 배선층(1M)의 평면도를 나타내고, 도 14의 B는, 제3 구성예에서의 영역(42)의 배선층(2M)의 평면도를 나타내고 있다. 도 14의 C는, 제3 구성예에서의 화소 유닛(PU) 내의 부유 확산 영역(FD)끼리를 접속하는 배선층(1M) 및 배선층(2M)의 메탈 배선을 도시하는 단면도이다.
배선층(1M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(101)과, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(102-1 내지 102-3)이 형성되어 있다. 또한, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리를 접속하는 FD 링크(41)로서의 메탈 배선(103)이 형성되어 있다.
배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(111)과, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속하기 위한 메탈 배선(112)과, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속하기 위한 메탈 배선(113)이 형성되어 있다.
각 화소(2)는, 가로 방향에 대해서는 인접 화소와 경면 대칭이 되도록 배치되어 있으므로, 배선층(1M) 및 배선층(2M)의 각 메탈 배선도, 인접 화소와 경면 대칭으로 배치되어 있다.
배선층(2M)의 메탈 배선(112)은, 배선층(1M)의 비아(104 및 105)를 통해서, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속한다. 배선층(2M)의 메탈 배선(113)은, 배선층(1M)의 비아(106 및 107)를 통해서, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속한다. 배선층(2M)의 메탈 배선(114)은, 배선층(1M)의 비아(108 내지 110)를 통해서, 메탈 배선(102-1 내지 102-3)에 접속하고 있다.
도 14의 C의 단면도에 도시하는 바와 같이, 배선층(1M)의 메탈 배선(102-1 내지 102-3)과, 배선층(2M)의 메탈 배선(114)에 의해, 화소 유닛(PU) 내의 부유 확산 영역(FD)과 AMP 화소(2)의 게이트 전극(34)이 전기적으로 접속되어 있다. 배선층(1M)의 메탈 배선(102-1 내지 102-3)과, 배선층(2M)의 메탈 배선(114)이, 화소 유닛(PU) 내에서 접속됨으로써, 화소 유닛(PU)을 구성하는 각 화소(2)의 부유 확산 영역(FD)이 공유되어 있다. AMP 화소(2)가, 화소 유닛(PU)의 1x4의 4화소 중, 양단의 화소 위치에 배치되지 않고, 내측의 2화소의 어느 쪽인가에 배치됨으로써, 상하로 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과의 크로스토크를 회피할 수 있다.
화소 유닛(PU)은 가로 방향에 대해서는 인접 화소와 경면 대칭이 되도록 배치된다. 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과 근접하는 화소(2)가 있어, 병진 대칭과 비교하면, 컬러 필터의 색이 동일한 동색간의 화소에서 크로스토크는 있지만, 영향은 경미하다.
이상의 화소 유닛(PU)의 제3 구성예에 의하면, 각 화소(2)는, 전송 트랜지스터(TG)와, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 하나의 화소 트랜지스터(Tr)를 갖는다. 화소 유닛(PU) 내의 FDG 화소(2), RST 화소(2), AMP 화소(2) 및 SEL 화소(2)의 배치를 상술한 바와 같이 구성함으로써, 화소 트랜지스터(Tr)의 트랜지스터 사이즈를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다. 즉, 전송 트랜지스터(TG) 이외에 1개의 화소 트랜지스터(Tr)밖에 1화소 내에 배치할 수 없는 경우에, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다.
또한, 상술한 제2 구성예에서는, 화소 어레이부(3)의 가로 방향에 관해서 병진 대칭으로 배치한 예를 나타냈지만, 제2 구성예에서도, 제3 구성예와 마찬가지로, 인접 화소와 경면 대칭이 되도록 화소 유닛(PU)의 각 화소(2)를 배치해도 된다.
<6. 화소 유닛의 제4 구성예(1x4)>
도 15는 화소 유닛의 제4 구성예를 설명하는 평면도이다.
도 15의 좌측 도면은, 화소 어레이부(3)의 일부이며, 화소 유닛(PU)의 배치를 도시하는 평면도이다.
제4 구성예에 관한 화소 유닛(PU)은, 상술한 제1 구성예 등과 마찬가지로, 1x4의 4화소 단위로 구성된다. 단, 제4 구성예에서는, 제1 구성예와 달리, 가로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(41)에 의해 전기적으로 접속되어 있다.
도 15의 우측 도면은, 도 15의 좌측 도면에 있어서 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 포함하는 영역(42)에 주목해서 확대하여, 화소 유닛(PU) 내의 화소 배치를 도시한 도면이다.
1개의 화소 유닛(PU)을 구성하는 1x4의 4화소의 배치는, 도 7에 나타낸 제1 구성예와 마찬가지이다.
즉, 화소 유닛(PU) 내의 상측 2개에, FDG 화소(2)와 RST 화소(2)가 인접해서 배치되고, 하측 2개에 AMP 화소(2)와 SEL 화소(2)가 인접해서 배치되어 있다. FDG 화소(2)와 RST 화소(2)는 소스/드레인 영역이 접속되고, AMP 화소(2)와 SEL 화소(2)는 소스/드레인 영역이 접속되므로, 이와 같이 배치함으로써 소스/드레인 영역간의 접속이 용이하게 된다.
FDG 화소(2)와 RST 화소(2) 각각의 화소 내의 배치는, FDG 화소(2)와 RST 화소(2)의 2화소의 세로 방향의 중심선인 Y2-Y2'선에 대해서 부유 확산 영역(FD)을 근접시켜 선 대칭이 되도록 배치되어 있다. 또한, AMP 화소(2)와 SEL 화소(2) 각각의 화소 내의 배치도, AMP 화소(2)와 SEL 화소(2)의 2화소의 세로 방향의 중심선인 Y1-Y1'선에 대해서 부유 확산 영역(FD)을 근접시켜 선 대칭이 되도록 배치되어 있다.
또한, FDG 화소(2)와 RST 화소(2)의 2화소와, FDG 화소(2)와 RST 화소(2)의 2화소는, 화소 유닛(PU)의 4화소의 세로 방향의 중심선인 X-X'선에 대해서 선 대칭이 되도록 배치되어 있다.
제4 구성예가, 도 7에 나타낸 제1 구성예와 다른 점은, 화소 유닛(PU)의 세로 방향의 배치이다. 구체적으로는, 화소 어레이부(3)의 세로 방향에 대해서는, 도 7에 나타낸 제1 구성예의 화소 배치에서는, FD 링크(41)에 의해 접속되는 2개의 화소 유닛(PU)의 FDG 화소(2)끼리 인접하여, 조가 되는 2개의 화소 유닛(PU)이 세로 방향으로 선 대칭이 되도록 배치되어 있었다.
이에 반해, 제4 구성예에서는, 화소 어레이부(3)의 세로 방향에 대해서, 화소 유닛(PU)이, 병진 대칭, 즉, 마찬가지의 배치로 주기적으로 배치되어 있다. 화소 어레이부(3)의 가로 방향에 대해서는, 도 7에 나타낸 제1 구성예의 화소 배치와 마찬가지로, 화소 유닛(PU)이 병진 대칭으로 배치되어 있다.
도 16의 A는, 제4 구성예에서의 영역(42)의 배선층(1M)의 평면도를 나타내고, 도 16의 B는, 제4 구성예에서의 영역(42)의 배선층(2M)의 평면도를 나타내고 있다.
배선층(1M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(131)과, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(132-1 내지 132-3)이 형성되어 있다. 또한, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리를 접속하는 FD 링크(41)로서의 메탈 배선(133-1)이 형성되어 있다. 메탈 배선(133-1)은, 가로 방향으로 인접하는 2개의 화소 유닛(PU)의 FDG 화소(2)끼리를 접속하고 있다. 메탈 배선(145)은, 부가 용량(subFD)을 구성하는 메탈 배선의 일부이다.
배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(141)과, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(142)이 형성되어 있다. 배선층(2M)의 메탈 배선(142)은, 배선층(1M)의 비아(134)를 통해서 FD 링크(41)로서의 메탈 배선(133-1)과 접속되고, 배선층(1M)의 비아(135)를 통해서 RST 화소(2)의 메탈 배선(133-2)과 접속되어 있다.
또한, 배선층(2M)에는, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속하는 메탈 배선(143)이 형성되어 있다. 배선층(2M)의 메탈 배선(143)은, 배선층(1M)의 비아(136 및 137)를 통해서, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속한다.
또한, 배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(144)도 형성되어 있다. 메탈 배선(144)은, 배선층(1M)의 비아(138 내지 140)를 통해서, 배선층(1M)의 메탈 배선(132-1 내지 132-3)과 접속되어 있다.
이상의 화소 유닛(PU)의 제4 구성예에 의하면, 각 화소(2)는, 전송 트랜지스터(TG)와, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 하나의 화소 트랜지스터(Tr)를 갖는다. FDG 화소(2), RST 화소(2), AMP 화소(2) 및 SEL 화소(2)의 화소 유닛(PU) 내의 배치를 상술한 바와 같이 구성함으로써, 화소 트랜지스터(Tr)의 트랜지스터 사이즈를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다. 즉, 전송 트랜지스터(TG) 이외에 1개의 화소 트랜지스터(Tr)밖에 1화소 내에 배치할 수 없는 경우에, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다.
제4 구성예에서는, 동색의 컬러 필터를 갖는 2개의 화소 유닛(PU)이 FD 링크(41)에 의해 접속된다. 이에 의해, 화소 유닛(PU)간의 부가 용량(subFD)을 통해서 FD 가산을 행할 수 있다.
제4 구성예에서는, 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 FD 링크(41)에 의해 접속하므로, 화소 어레이부(3)의 세로 방향에 관해서, 화소 유닛(PU)은, 선 대칭이 아니라, 병진 대칭으로 배치되었다. 이에 의해, 세로 방향의 2개의 화소 유닛(PU)의 FDG 화소(2)끼리 인접하는 것을 회피할 수 있으므로, 세로 방향의 화소 유닛(PU)간의 부가 용량(subFD)의 크로스토크를 회피할 수 있다. 단, 세로 방향의 화소 유닛(PU)간의 부가 용량(subFD)의 크로스토크의 영향이 경미할 경우에는, 화소 어레이부(3)의 세로 방향에 대해서도, 도 7에 나타낸 제1 구성예의 화소 배치와 마찬가지로, 화소 유닛(PU)을 선 대칭으로 배치해도 된다.
도 17은, 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 FD 링크(41)에 의해 접속하는 경우의 회로 구성의 변형예를 나타내고 있다.
가로 방향으로 인접하는 2개의 화소 유닛(PU)을 FD 링크(41)에 의해 접속하는 경우, 도 17에 도시하는 바와 같이, FD 링크(41)에 의해 접속하는 2개의 화소 유닛(PU)에 대응하는 2개의 화소 열의 수직 신호선(9)끼리를 접속하는 회로 구성을 채용할 수 있다. 이에 의해, 부유 확산 영역(FD)을 가산부로서 기능시키는 FD 가산을 행하는 경우, 화소 신호(VSL)의 판독을 고속화할 수 있다.
도 17의 회로 구성은, 2개의 화소 열의 수직 신호선(9)끼리를 접속한 것 이외는, 도 6의 회로 구성과 마찬가지이므로, 그 이외의 설명은 생략한다.
<7. 화소 유닛의 제5 구성예(1x4)>
도 18은 화소 유닛의 제5 구성예를 설명하는 평면도이다.
도 18의 좌측 도면은, 화소 어레이부(3)의 일부이며, 화소 유닛(PU)의 배치를 도시하는 평면도이다.
제5 구성예에 관한 화소 유닛(PU)은, 상술한 제4 구성예와 마찬가지로, 1x4의 4화소 단위로 구성된다. 단, 상술한 제4 구성예는, 가로 방향으로 인접하는 2개의 화소 유닛(PU)을, FD 링크(41)에 의해 전기적으로 접속하였지만, 제5 구성예에서는, 가로 방향으로 인접하는 4개의 화소 유닛(PU)이, FD 링크(41)에 의해 전기적으로 접속되어 있다.
도 18의 우측 도면은, 도 18의 좌측 도면에 있어서 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 포함하는 영역(42)에 주목해서 확대하여, 화소 유닛(PU) 내의 화소 배치를 도시한 도면이다.
1개의 화소 유닛(PU)을 구성하는 1x4의 4화소의 배치는, 도 15에 나타낸 제4 구성예와 마찬가지이다. 화소 어레이부(3) 내의 화소 유닛(PU)의 세로 방향의 배열 및 가로 방향의 배열에 대해서도, 도 15에 나타낸 제4 구성예와 마찬가지이다. 구체적으로는, 2x4의 8화소를 포함하는 영역(42)이, 세로 방향 및 가로 방향의 양방향으로 병진 대칭으로 배치되어 있다.
도 19의 A는, 제5 구성예에서의 영역(42)의 배선층(1M)의 평면도를 나타내고, 도 19의 B는, 제5 구성예에서의 영역(42)의 배선층(2M)의 평면도를 나타내고 있다.
제5 구성예에서의 영역(42)의 배선층(1M 및 2M)의 메탈 배선을, 제4 구성예와 비교하면, 조가 되는 4개의 화소 유닛(PU)을 접속하는 FD 링크(41)로서의 메탈 배선(153-1)이 다르다.
구체적으로는, 배선층(1M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(151)과, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(152-1 내지 152-3)이 형성되어 있다. 또한, 조가 되는 4개의 화소 유닛(PU)의 부가 용량(subFD)끼리를 접속하는 FD 링크(41)로서의 메탈 배선(153-1)이 형성되어 있다. 메탈 배선(153-1)은, 가로 방향으로 인접하는 4개의 화소 유닛(PU)의 FDG 화소(2)끼리를 접속하고 있다. 메탈 배선(150)은, 부가 용량(subFD)을 구성하는 메탈 배선의 일부이다.
배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(161)과, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(162)이 형성되어 있다. 배선층(2M)의 메탈 배선(162)은, 배선층(1M)의 비아(154)를 통해서 FD 링크(41)로서의 메탈 배선(153-1)과 접속되고, 배선층(1M)의 비아(155)를 통해서 RST 화소(2)의 메탈 배선(153-2)과 접속되어 있다.
또한, 배선층(2M)에는, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속하는 메탈 배선(163)이 형성되어 있다. 배선층(2M)의 메탈 배선(163)은, 배선층(1M)의 비아(156 및 157)를 통해서, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속한다.
또한, 배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(164)도 형성되어 있다. 메탈 배선(164)은, 배선층(1M)의 비아(158 내지 160)를 통해서, 배선층(1M)의 메탈 배선(152-1 내지 152-3)과 접속되어 있다.
이상의 화소 유닛(PU)의 제5 구성예에 의하면, 각 화소(2)는, 전송 트랜지스터(TG)와, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 하나의 화소 트랜지스터(Tr)를 갖는다. 화소 유닛(PU) 내의 FDG 화소(2), RST 화소(2), AMP 화소(2) 및 SEL 화소(2)의 배치를 상술한 바와 같이 구성함으로써, 화소 트랜지스터(Tr)의 트랜지스터 사이즈를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다. 즉, 전송 트랜지스터(TG) 이외에 1개의 화소 트랜지스터(Tr)밖에 1화소 내에 배치할 수 없는 경우에, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다.
제5 구성예에서는, 제4 구성예와 마찬가지로, 화소 어레이부(3)의 세로 방향에 관해서, 화소 유닛(PU)을 병진 대칭으로 배치함으로써, 세로 방향의 화소 유닛(PU)간의 부가 용량(subFD)의 크로스토크를 회피할 수 있다. 단, 세로 방향의 화소 유닛(PU)간의 부가 용량(subFD)의 크로스토크의 영향이 경미할 경우에는, 화소 어레이부(3)의 세로 방향에 대해서도, 도 7에 나타낸 제1 구성예의 화소 배치와 마찬가지로, 화소 유닛(PU)을 선 대칭으로 배치해도 된다.
또한, 제5 구성예에서는, 동색의 컬러 필터를 갖는 4x4의 16화소가, FD 링크(41)에 의해 접속된다. 이에 의해, 부가 용량(subFD)을 통해서 동색의 4x4의 16 화소의 FD 가산을 행할 수 있다.
<8. 화소 유닛의 제6 구성예(1x4)>
도 20은 화소 유닛의 제6 구성예를 설명하는 평면도이다.
도 20의 좌측 도면은, 화소 어레이부(3)의 일부이며, 화소 유닛(PU)의 배치를 도시하는 평면도이다.
제6 구성예에 관한 화소 유닛(PU)은, 상술한 제4 구성예와 마찬가지로, 1x4의 4화소 단위로 구성된다. 또한, 제6 구성예는, 제4 구성예와 마찬가지로, 가로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(41)에 의해 전기적으로 접속되어 있다.
도 20의 우측 도면은, 도 20의 좌측 도면에 있어서 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 포함하는 영역(42)에 주목해서 확대하여, 화소 유닛(PU) 내의 화소 배치를 도시한 도면이다.
1개의 화소 유닛(PU)을 구성하는, FDG 화소(2), RST 화소(2), AMP 화소(2), 및 SEL 화소(2)의 4화소의 배치는, 도 15에 나타낸 제4 구성예와 마찬가지이다. 화소 유닛(PU)의 세로 방향 및 가로 방향의 배열에 대해서도, 도 15에 나타낸 제4 구성예와 마찬가지이다. 즉, 2x4의 8화소를 포함하는 영역(42)이, 세로 방향 및 가로 방향의 양방향으로 병진 대칭으로 배치되어 있다.
한편, 제6 구성예는, FDG 화소(2), RST 화소(2), AMP 화소(2), 및 SEL 화소(2)의 화소 내의 부유 확산 영역(FD), 웰 콘택트부(22), 및 화소 트랜지스터(Tr)의 배치가, 도 15에 나타낸 제4 구성예와 다르다.
구체적으로는, 도 15의 제4 구성예에서는, 영역(42)을 구성하고, FD 링크(41)로 접속되는 2개의 화소 유닛(PU)은 병진 대칭 배치이므로, 각 화소(2)의 부유 확산 영역(FD), 웰 콘택트부(22), 및 화소 트랜지스터(Tr)가 동일한 배향으로 배치되어 있었다.
이에 반해, 제6 구성예에서는, 각 화소(2)의 부유 확산 영역(FD), 웰 콘택트부(22), 및 화소 트랜지스터(Tr)가, 영역(42)의 가로 방향의 중심선인 Q-Q'선에 대해서 선 대칭(경면 대칭)이 되도록 배치되어 있다. 보다 구체적으로는, Q-Q'선측인 영역(42)의 내측에 웰 콘택트부(22)가 배치되고, 영역(42)의 외측에 부유 확산 영역(FD)이 배치되어 있다.
도 21의 A는, 제6 구성예에서의 영역(42)의 배선층(1M)의 평면도를 나타내고, 도 21의 B는, 제6 구성예에서의 영역(42)의 배선층(2M)의 평면도를 나타내고 있다.
배선층(1M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(181)과, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(182-1 내지 182-3)이 형성되어 있다. 접지선인 메탈 배선(181)은, 조가 되는 2개의 화소 유닛(PU)에 대해서 공통으로 중앙에 배치되어 있다. 부유 확산 영역(FD)끼리를 접속하는 메탈 배선(182-1 내지 182-3)은, 조가 되는 2개의 화소 유닛(PU)의 외측에 배치되어 있다.
또한, 배선층(1M)에는, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리를 접속하는 FD 링크(41)로서의 메탈 배선(183-1)이 형성되어 있다. 제4 구성예는, 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 FD 링크(41)에 의해 접속하므로, 메탈 배선(183-1)은, 비아(195)를 통해서, 가로 방향으로 인접하는 FDG 화소(2)끼리를 접속하고 있다. 메탈 배선(184)은, 부가 용량(subFD)을 구성하는 메탈 배선의 일부이다.
배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(191)과, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(192)이 형성되어 있다. 배선층(2M)의 메탈 배선(192)은, 비아(195)를 통해서 FD 링크(41)로서의 메탈 배선(183-1)과 접속되고, 비아(196)를 통해서, RST 화소(2)의 메탈 배선(183-2)과 접속되어 있다.
또한, 배선층(2M)에는, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속하는 메탈 배선(193)이 형성되어 있다. 배선층(2M)의 메탈 배선(193)은, 배선층(1M)의 비아(185 및 186)를 통해서, AMP 화소(2)와 SEL 화소(2)를 접속한다.
또한, 배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(194)도 형성되어 있다. 메탈 배선(194)은, 배선층(1M)의 비아(187 내지 189)를 통해서, 배선층(1M)의 메탈 배선(182-1 내지 182-3)과 접속되어 있다.
이상의 화소 유닛(PU)의 제6 구성예에 의하면, 각 화소(2)는, 전송 트랜지스터(TG)와, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 하나의 화소 트랜지스터(Tr)를 갖는다. FDG 화소(2), RST 화소(2), AMP 화소(2) 및 SEL 화소(2)의 화소 유닛(PU) 내의 배치를 상술한 바와 같이 구성함으로써, 화소 트랜지스터(Tr)의 트랜지스터 사이즈를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다. 즉, 전송 트랜지스터(TG) 이외에 1개의 화소 트랜지스터(Tr)밖에 1화소 내에 배치할 수 없는 경우에, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다.
또한, 제6 구성예에서는, 동색의 컬러 필터를 갖는 2개의 화소 유닛(PU)이 FD 링크(41)에 의해 접속된다. 이에 의해, 화소 유닛(PU)간의 부가 용량(subFD)을 통해서 FD 가산을 행할 수 있다.
또한, 제6 구성예에서는, FD 링크(41)로 접속되는 2개의 화소 유닛(PU)의 중심선인 Q-Q'선에 대해서 외측에, 선 대칭(경면 대칭)이 되도록 부유 확산 영역(FD)이 배치되어 있다. 이에 의해, 2개의 화소 유닛(PU)의 FDG 화소(2)끼리를 접속하는 메탈 배선(183-1)을 짧게 할 수 있다.
제6 구성예에서는, 화소 어레이부(3)의 세로 방향에 관해서, 화소 유닛(PU)을 병진 대칭으로 배열하였지만, 선 대칭으로 배열해도 된다.
<9. 화소 유닛의 제7 구성예(1x4)>
도 22는 화소 유닛의 제7 구성예를 설명하는 평면도이다.
도 22의 좌측 도면은, 화소 어레이부(3)의 일부이며, 화소 유닛(PU)의 배치를 도시하는 평면도이다.
제7 구성예에 관한 화소 유닛(PU)은, 상술한 제6 구성예와 마찬가지로, 1x4의 4화소 단위로 구성된다. 또한, 제7 구성예는, 제6 구성예와 마찬가지로, 가로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(41)에 의해 전기적으로 접속되어 있다.
도 22의 우측 도면은, 도 22의 좌측 면에 있어서 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 포함하는 영역(42)에 주목해서 확대하여, 화소 유닛(PU) 내의 화소 배치를 도시한 도면이다.
영역(42)을 구성하는, 가로 방향으로 인접하는 2개의 화소 유닛(PU) 내의, FDG 화소(2), RST 화소(2), AMP 화소(2), 및 SEL 화소(2)의 4화소의 배치는, 도 13에 나타낸 제3 구성예와 마찬가지이다.
즉, 화소 유닛(PU) 내의 상측 2개에, FDG 화소(2)와 RST 화소(2)가 인접해서 배치되고, 하측 2개에 AMP 화소(2)와 SEL 화소(2)가 인접해서 배치되어 있다. 도 6의 회로 구성에서 나타낸 바와 같이, FDG 화소(2)와 RST 화소(2)는 소스/드레인 영역이 접속되고, AMP 화소(2)와 SEL 화소(2)는 소스/드레인 영역이 접속되므로, 이와 같이 배치함으로써 소스/드레인 영역간의 접속이 용이하게 된다.
FDG 화소(2)와 RST 화소(2) 각각의 화소 내의 배치는, FDG 화소(2)와 RST 화소(2)의 2화소의 세로 방향의 중심선인 Y2-Y2'선에 대해서 선 대칭이 되도록 배치되어 있다. 또한, AMP 화소(2)와 SEL 화소(2) 각각의 화소 내의 배치도, AMP 화소(2)와 SEL 화소(2)의 2화소의 세로 방향의 중심선인 Y1-Y1'선에 대해서 선 대칭이 되도록 배치되어 있다. 선 대칭의 축이 되는 Y1-Y1'선 및 Y2-Y2'선에 가까운 위치에 부유 확산 영역(FD)이 배치되고, 먼 위치에 화소 트랜지스터(Tr)가 배치되어 있다.
또한, 각 화소(2)의 부유 확산 영역(FD), 웰 콘택트부(22), 및 화소 트랜지스터(Tr)는, 영역(42)의 가로 방향의 중심선인 Q-Q'선에 대해서 선 대칭(경면 대칭)이 되도록 배치되어 있다. 보다 구체적으로는, Q-Q'선측인 영역(42)의 내측에, 부유 확산 영역(FD)이 배치되고, 영역(42)의 외측에, 웰 콘택트부(22)가 배치되어 있다.
반대로, 제7 구성예가, 도 13에 나타낸 제3 구성예와 다른 점은, FD 링크(41)로 접속되는 2개의 화소 유닛(PU)의 세로 방향의 배열 방법이다. 구체적으로는, 도 13에 나타낸 제3 구성예에서는, 예를 들어 Z-Z'선에 대해서 선 대칭이 되도록, 세로 방향의 FDG 화소(2)끼리를 근접시켜 배치하였지만, 제7 구성예에서는, 화소 유닛(PU)이, 화소 어레이부(3)의 세로 방향으로 병진 대칭으로 배치되어 있다. 또한, 화소 어레이부(3)의 가로 방향에 대해서는, Q-Q'선에 대해서 경면 대칭으로 배치된 2열의 화소 열이, 병진 대칭으로 배치되어 있다.
도 23의 A는, 제7 구성예에서의 영역(42)의 배선층(1M)의 평면도를 나타내고, 도 23의 B는, 제7 구성예에서의 영역(42)의 배선층(2M)의 평면도를 나타내고 있다. 도 23의 C는, 제7 구성예에서의 화소 유닛(PU) 내의 부유 확산 영역(FD)끼리를 접속하는 배선층(1M) 및 배선층(2M)의 메탈 배선을 도시하는 단면도이다.
배선층(1M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(211)과, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(212-1 내지 212-3)이 형성되어 있다. 또한, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리를 접속하는 FD 링크(41)로서의 메탈 배선(213-1)이 형성되어 있다. 제7 구성예는, 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 FD 링크(41)에 의해 접속하므로, 메탈 배선(213-1)은, 비아(225)를 통해서, 가로 방향으로 인접하는 FDG 화소(2)끼리를 접속하고 있다. 메탈 배선(214)은, 부가 용량(subFD)을 구성하는 메탈 배선의 일부이다.
배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(221)과, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속하기 위한 메탈 배선(222)과, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속하기 위한 메탈 배선(223)이 형성되어 있다.
배선층(2M)의 메탈 배선(222)은, 배선층(1M)의 비아(225 및 226)를 통해서, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속한다. 배선층(2M)의 메탈 배선(223)은, 배선층(1M)의 비아(215 및 216)를 통해서, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속한다. 배선층(2M)의 메탈 배선(224)은, 배선층(1M)의 비아(217 내지 219)를 통해서, 메탈 배선(212-1 내지 212-3)과 접속하고 있다.
각 화소(2)는, 가로 방향에 대해서는 인접 화소와 경면 대칭이 되도록 배치되어 있으므로, 배선층(1M) 및 배선(2M)의 각 메탈 배선도, 인접 화소와 경면 대칭으로 배치되어 있다.
도 23의 C의 단면도에 도시하는 바와 같이, 배선층(1M)의 메탈 배선(212-1 내지 212-3)과, 배선층(2M)의 메탈 배선(224)에 의해, 화소 유닛(PU) 내의 부유 확산 영역(FD)과 AMP 화소(2)의 게이트 전극(34)이 전기적으로 접속되어 있다. 배선층(1M)의 메탈 배선(212-1 내지 212-3)과, 배선층(2M)의 메탈 배선(224)이, 화소 유닛(PU) 내에서 접속됨으로써, 화소 유닛(PU)을 구성하는 각 화소(2)의 부유 확산 영역(FD)이 공유되어 있다. AMP 화소(2)가, 화소 유닛(PU)의 1x4의 4화소 중, 양단의 화소 위치에 배치되지 않고, 내측의 2화소의 어느 쪽인가에 배치됨으로써, 상하로 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과의 크로스토크를 회피할 수 있다.
이상의 화소 유닛(PU)의 제7 구성예에 의하면, 각 화소(2)는, 전송 트랜지스터(TG)와, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 하나의 화소 트랜지스터(Tr)를 갖는다. 화소 유닛(PU) 내의 FDG 화소(2), RST 화소(2), AMP 화소(2) 및 SEL 화소(2)의 배치를 상술한 바와 같이 구성함으로써, 화소 트랜지스터(Tr)의 트랜지스터 사이즈를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다. 즉, 전송 트랜지스터(TG) 이외에 1개의 화소 트랜지스터(Tr)밖에 1화소 내에 배치할 수 없는 경우에, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다.
또한, 상술한 제7 구성예는, 화소 어레이부(3)의 세로 방향에 관해서 병진 대칭으로 배치한 예를 나타냈지만, 제7 구성예에서도, 제3 구성예와 마찬가지로, 세로 방향으로 인접하는 화소 유닛(PU)의 FDG 화소(2)끼리 근접하도록, 선 대칭으로 화소 유닛(PU)의 각 화소(2)를 배치해도 된다.
<10. 화소내 레이아웃의 기타 예>
이어서, 도 24 및 도 25를 참조하여, 화소(2)의 그 밖의 화소내 레이아웃의 예에 대해서 설명한다.
도 24의 A는, 도 2에 나타낸 화소(2)의 화소내 레이아웃을, 화소(2)의 기본 배치로서 다시 나타낸 평면도이다.
도 24의 A의 화소(2)의 기본 배치에서는, 화소 트랜지스터(Tr)의 게이트 전극(34)이, 직사각형의 화소 영역의 4개의 모퉁이부 중, 부유 확산 영역(FD)이 배치된 모퉁이부에 근접하는 모퉁이부에 배치되어 있다. 또한, 게이트 전극(34)이 모퉁이부에 배치됨으로써, 소스/드레인 영역인 고농도 N형층(23 및 24)이, 좌우 비대칭의 L형으로 배치되어 있다. 고농도 P형층(P+)으로 형성된 웰 콘택트부(22)는, 전송 트랜지스터(TG)의 게이트 전극(33)을 사이에 두고 부유 확산 영역(FD)과 반대측의 모퉁이부에 배치되어 있다.
도 24의 B는, 화소(2)의 그 밖의 화소내 레이아웃의 제1예를 나타내는 평면도이다.
도 24의 B의 제1예에서는, 화소 트랜지스터(Tr)의 게이트 전극(34)이, 직사각형의 화소 영역의 1변의 좌우 방향 중앙부에 배치되고, 소스/드레인 영역인 고농도 N형층(23 및 24)이, 좌우 대칭인 오목형으로 배치되어 있다.
도 24의 C는, 화소(2)의 그 밖의 화소내 레이아웃의 제2예를 나타내는 평면도이다.
도 24의 C의 제2 예에서는, 화소 트랜지스터(Tr)의 게이트 전극(34)이, 직사각형의 화소 영역의 1변의 좌우 방향 중앙부에 배치되고, 소스/드레인 영역인 고농도 N형층(23 및 24)이, 좌우 대칭인 I형으로 배치되어 있다.
도 24의 D는, 화소(2)의 그 밖의 화소내 레이아웃의 제3예를 나타내는 평면도이다.
도 24의 D의 제3예에서는, 화소 트랜지스터(Tr)의 게이트 전극(34)이, 직사각형의 화소 영역의 4개의 모퉁이부 중, 부유 확산 영역(FD)이 배치된 모퉁이부로부터 가장 이격된, 부유 확산 영역(FD)과 대향하는 모퉁이부에 배치되어 있다. 또한, 게이트 전극(34)이 모퉁이부에 배치됨으로써, 소스/드레인 영역인 고농도 N형층(23 및 24)이, 좌우 비대칭의 L형으로 배치되어 있다.
도 24의 E는, 화소(2)의 그 밖의 화소내 레이아웃의 제4예를 나타내는 평면도이다.
도 24의 E의 제4 예에서는, 화소 트랜지스터(Tr)의 게이트 전극(34)이, 직사각형의 화소 영역의 4개의 모퉁이부 중, 부유 확산 영역(FD)이 배치된 모퉁이부로부터 가장 이격된, 부유 확산 영역(FD)과 대향하는 모퉁이부에 배치되어 있다. 또한, 게이트 전극(34)이 모퉁이부에 배치됨으로써, 소스/드레인 영역인 고농도 N형층(23 및 24)이, 좌우 비대칭의 L형으로 배치되어 있다. 고농도 P형층(P+)으로 형성된 웰 콘택트부(22)는, 전송 트랜지스터(TG)의 게이트 전극(33)을 사이에 두고 부유 확산 영역(FD)과 반대측의 모퉁이부가 아닌 다른 모퉁이부에 배치되어 있다. 직사각형의 게이트 전극(34)은, 웰 콘택트부(22)와 동일한 1변을 따라 가로로 길게 배치되어 있다.
도 24의 F는, 화소(2)의 그 밖의 화소내 레이아웃의 제5예를 나타내는 평면도이다.
도 24의 F의 제5 예에서는, 화소 트랜지스터(Tr)의 게이트 전극(34)이, 직사각형의 화소 영역의 4개의 모퉁이부 중, 부유 확산 영역(FD)이 배치된 모퉁이부로부터 가장 이격된, 부유 확산 영역(FD)과 대향하는 모퉁이부에 배치되어 있다. 또한, 게이트 전극(34)이 모퉁이부에 배치됨으로써, 소스/드레인 영역인 고농도 N형층(23 및 24)이, 좌우 비대칭의 L형으로 배치되어 있다. 고농도 P형층(P+)으로 형성된 웰 콘택트부(22)는, 전송 트랜지스터(TG)의 게이트 전극(33)을 사이에 두고 부유 확산 영역(FD)과 반대측의 모퉁이부가 아닌 다른 모퉁이부에 배치되어 있다. 직사각형의 게이트 전극(34)은, 웰 콘택트부(22)와 다른 1변을 따라 세로로 길게 배치되어 있다.
도 25의 A는, 화소(2)의 그 밖의 화소내 레이아웃의 제5예를 나타내는 평면도이다.
도 25의 A의 제5예에서는, 화소 트랜지스터(Tr)와 전송 트랜지스터(TG)가 좌우 방향으로 나뉘어서 배치되고, 화소 트랜지스터(Tr)의 소스/드레인 영역인 고농도 N형층(23 및 24)이 I형으로 세로로 길게 배치되어 있다. 이와 같이, 화소 트랜지스터(Tr)의 소스/드레인 영역인 고농도 N형층(23 및 24)을 세로로 길게 배치한 경우, 1x4의 4화소의 화소 배치에서, FDG 화소(2)와 RST 화소(2)의 접속, 및 AMP 화소(2)와 SEL 화소(2)의 접속이 용이해진다.
도 25의 B는, 화소(2)의 그 밖의 화소내 레이아웃의 제6예를 나타내는 평면도이다.
도 25의 B의 제6예에서는, 고농도 P형층(P+)으로 형성된 웰 콘택트부(22)가, 직사각형의 화소 영역의 4개의 모퉁이부 중, 부유 확산 영역(FD)이 배치된 모퉁이부로부터 가장 이격된, 부유 확산 영역(FD)과 대향하는 모퉁이부에 배치되어 있다. 부유 확산 영역(FD)에 접속하는 액티브 영역(26)의 평면 형상이, 홈베이스형으로 형성되어 있다. 화소 트랜지스터(Tr)의 게이트 전극(34)이, 대향하는 모퉁이부에 배치된 부유 확산 영역(FD)과 웰 콘택트부(22)의 사이에, 45도의 각도로 배치되어 있다. 화소 트랜지스터(Tr)의 소스/드레인 영역인 고농도 N형층(23 및 24)은, 나머지 2개의 모퉁이부에 배치되어 있다. 전송 트랜지스터(TG)의 게이트 전극(33)은, 부유 확산 영역(FD)과 고농도 N형층(24)의 사이에 배치되어 있다. 전송 트랜지스터(TG)의 게이트 전극(33)은, 부유 확산 영역(FD)과 고농도 N형층(23)의 사이에 배치되어도 된다. 이와 같이, 화소 트랜지스터(Tr)의 소스/드레인 영역인 고농도 N형층(23 및 24)을 2개의 모퉁이부에 배치한 경우, 1x4의 4화소의 화소 배치에서, FDG 화소(2)와 RST 화소(2)의 접속, AMP 화소(2)와 SEL 화소(2)의 접속이 용이해진다.
도 25의 C는, 화소(2)의 그 밖의 화소내 레이아웃의 제7예를 나타내는 평면도이다.
도 25의 C의 제7예는, 전송 트랜지스터(TG)의 게이트 전극(33)의 패임부(32)를, 부유 확산 영역(FD)과 고농도 N형층(24)의 사이와, 부유 확산 영역(FD)과 고농도 N형층(23)의 사이의 2개소에 배치하고, 2개소의 패임부(32)를 상면의 평면부(31)로 접속한 형상의 구조를 갖는다. 전송 트랜지스터(TG)의 게이트 전극(33) 이외의 배치는, 도 25의 B의 제6예와 마찬가지이다.
도 25의 D 내지 F는, 도 25의 C의 제7예에서 채용한, 게이트 전극(33)으로서 2개의 패임부(32)를 구비하는 전송 트랜지스터(TG)와, 다른 화소내 레이아웃에서 채용한, 웰 콘택트부(22) 및 화소 트랜지스터(Tr)의 배치 조합의 배치예이다.
도 25의 D는 화소(2)의 그 밖의 화소내 레이아웃의 제8예를 나타내는 평면도이다.
도 25의 D의 제8예는, 전송 트랜지스터(TG)의 게이트 전극(33)을, 도 25의 C의 제7예와 마찬가지로 배치하고, 웰 콘택트부(22) 및 화소 트랜지스터(Tr)의 배치는, 도 24의 C의 제2예와 마찬가지로 배치한 구조를 갖는다.
도 25의 E는 화소(2)의 그 밖의 화소내 레이아웃의 제9예를 나타내는 평면도이다.
도 25의 E의 제9예는, 전송 트랜지스터(TG)의 게이트 전극(33)을, 도 25의 C의 제7예와 마찬가지로 배치하고, 웰 콘택트부(22) 및 화소 트랜지스터(Tr)의 배치는, 도 24의 E의 제4예와 마찬가지로 배치한 구조를 갖는다.
도 25의 F는, 화소(2)의 그 밖의 화소내 레이아웃의 제10예를 나타내는 평면도이다.
도 25의 F의 제10예는, 전송 트랜지스터(TG)의 게이트 전극(33)을, 도 25의 C의 제7예와 마찬가지로 배치하고, 웰 콘택트부(22) 및 화소 트랜지스터(Tr)의 배치는, 도 24의 D의 제3예와 마찬가지로 배치한 구조를 갖는다.
또한, 도 25의 D 내지 F에서 예시한 것 이외의, 게이트 전극(33)으로서 2개의 패임부(32)를 구비하는 전송 트랜지스터(TG)와, 다른 화소내 레이아웃에서 채용한, 웰 콘택트부(22) 및 화소 트랜지스터(Tr)의 배치의 조합을 채용해도 된다.
<11. Fin형 트랜지스터의 구성예>
상술한 화소(2)의 화소 트랜지스터(Tr)에는, Fin형의 MOS 트랜지스터를 채용할 수도 있다.
도 26은 화소(2)의 화소 트랜지스터(Tr)로서, Fin형의 MOS 트랜지스터를 채용한 경우의 화소(2)의 구성예를 나타내고 있다.
도 26에는 화소(2)의 평면도와, 평면도의 A-A'선, B-B'선, 및 C-C'선에서의 단면도가 나타내져 있다.
화소(2)의 평면도는, 도 24의 C에서 나타낸 그 밖의 화소내 레이아웃의 제2예와 마찬가지이다. 화소 트랜지스터(Tr)의 게이트 전극(34)이, 직사각형의 화소 영역의 1변의 좌우 방향 중앙부에 배치되고, 소스/드레인 영역인 고농도 N형층(23 및 24)이, 좌우 대칭인 I형으로 배치되어 있다.
Fin형의 MOS 트랜지스터가 되는 화소 트랜지스터(Tr)에서는, 게이트 전극(34)이, B-B'선 단면도, 및 C-C'선 단면도에 도시하는 바와 같이, 반도체 기판(12)의 계면보다 높은 위치까지 형성된 액티브 영역(26)의 상면 및 양측면을 둘러싸도록, 기판측을 향한 오목형으로 형성되어 있다. 화소 트랜지스터(Tr)의 소스/드레인 영역인 고농도 N형층(23 및 24)도, 반도체 기판(12)의 계면보다 높은 위치에 형성되어 있다. 화소 트랜지스터(Tr) 이외의 구성은, 상술한 예와 마찬가지이다.
화소 트랜지스터(Tr)로서, Fin형의 MOS 트랜지스터를 채용함으로써, 채널 폭 W를 실효적으로 확대할 수 있어, 노이즈 성분을 저감할 수 있다.
<12. 제6 화소내 레이아웃을 채용한 경우의 화소 유닛 배치예(제1 구성예)>
상술한 화소(2)의 그 밖의 화소내 레이아웃 중, 도 25의 B에 나타낸, 화소내 레이아웃의 제6예를 채용한 경우의 화소 유닛(PU)의 배치예에 대해서 설명한다.
도 27은, 도 25의 B의 화소내 레이아웃의 제6예를, 도 4 및 도 7을 참조하여 설명한 화소 유닛의 제1 구성예에서 배치한 예를 나타내고 있다.
화소 유닛(PU)은, 1x4의 4화소 단위로 구성된다. 그리고 세로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(41)에 의해 전기적으로 접속되어 있다.
도 27의 우측 도면은, 도 27의 좌측 도면에 있어서 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 포함하는 영역(42)에 주목해서 확대하여, 화소 유닛(PU) 내의 화소 배치를 도시한 도면이다.
도 27의 화소 유닛(PU) 내에서, FDG 화소(2)와 RST 화소(2)가 인접해서 화소 유닛(PU) 내의 상측 2개에 배치되고, AMP 화소(2)와 SEL 화소(2)가 인접해서 화소 유닛(PU) 내의 하측 2개에 배치되어 있다. FDG 화소(2)와 RST 화소(2)는 소스/드레인 영역이 접속되고, AMP 화소(2)와 SEL 화소(2)는 소스/드레인 영역이 접속되므로, 이와 같이 배치함으로써 소스/드레인 영역간의 접속이 용이하게 된다.
FDG 화소(2)와 RST 화소(2) 각각의 화소 내의 배치는, FDG 화소(2)와 RST 화소(2)의 2화소의 세로 방향의 중심선인 Y2-Y2'선에 부유 확산 영역(FD)이 근접하도록, Y2-Y2'선에 대해서 선 대칭이 되도록 배치되어 있다.
AMP 화소(2)와 SEL 화소(2) 각각의 화소 내의 배치도 마찬가지로, AMP 화소(2)와 SEL 화소(2)의 2화소의 세로 방향의 중심선인 Y1-Y1'선에 부유 확산 영역(FD)이 근접하도록, Y1-Y1'선에 대해서 선 대칭이 되도록 배치되어 있다.
또한, FDG 화소(2)와 RST 화소(2)의 2화소와, FDG 화소(2)와 RST 화소(2)의 2화소는, 화소 유닛(PU)의 4화소의 세로 방향의 중심선인 X-X'선에 대해서 선 대칭이 되도록 배치되어 있다.
AMP 화소(2)는, 화소 유닛(PU)의 1x4의 4화소 중, 세로 방향의 양단의 화소 위치에는 배치하지 않고, 내측의 2화소의 어느 쪽인가에 배치된다. 이에 의해, 세로 방향으로 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과의 크로스토크를 회피할 수 있다.
이상과 같이 FDG 화소(2), RST 화소(2), AMP 화소(2), 및 SEL 화소(2)가 배치된 화소 유닛(PU)이, 화소 어레이부(3)의 가로 방향에 대해서는, 병진 대칭, 즉, 마찬가지의 배치로 주기적으로 배치되어 있다. 한편, 세로 방향에 대해서는, FD 링크(41)에 의해 전기적으로 접속되는 2개의 화소 유닛(PU)의 FDG 화소(2)끼리 인접하여, 조가 되는 2개의 화소 유닛(PU)의 세로 방향의 중심선, 예를 들어 도 27의 Z-Z'선에 대해서 선 대칭이 되도록 배치되어 있다. 이에 의해, FD 링크(41)의 접속이 용이해진다.
도 28은, 도 27에서의 영역(42)의 배선층(1M)과 배선층(2M)의 평면도를 나타내고 있다.
배선층(1M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(301)과, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(302-1 및 302-2)이 형성되어 있다. 또한, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(303)과, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속하는 메탈 배선(305)이 형성되어 있다. 메탈 배선(304)은, 부가 용량(subFD)을 구성하는 메탈 배선의 일부이다.
배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(311)과, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리를 접속하는 FD 링크(41)로서의 메탈 배선(312)이 형성되어 있다. 또한, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(313)도 형성되어 있다.
배선층(2M)의 메탈 배선(313)은, 배선층(1M)의 비아(306)를 통해서 메탈 배선(302-1)과 접속되어 있고, 배선층(1M)의 비아(307)를 통해서 메탈 배선(302-2)과 접속되어 있다. 이에 의해, 화소 유닛(PU)을 구성하는 4화소의 부유 확산 영역(FD)이 접속되어 있다.
배선층(2M)의 메탈 배선(312)은, 상측의 화소 유닛(PU)의 부가 용량(subFD)에 접속됨과 함께, 배선층(1M)의 비아(308)를 통해서 메탈 배선(303)과 접속되어 있다. 이에 의해, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리 접속되어 있다.
화소(2)의 화소내 레이아웃으로서, 도 25의 B의 화소내 레이아웃의 제6예를 채용함으로써, FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(303)을 짧게 배선할 수 있음과 함께, AMP 화소(2)와 SEL 화소(2)를 접속하는 메탈 배선(305)을 짧게 배선할 수 있다. 즉, FDG 화소(2)와 RST 화소(2)의 접속, AMP 화소(2)와 SEL 화소(2)의 접속이 용이하게 되어 있다.
<13. 제6 화소내 레이아웃을 채용한 경우의 화소 유닛 배치예(제3 구성예)>
도 29는, 도 25의 B의 화소내 레이아웃의 제6예를, 도 13을 참조하여 설명한 화소 유닛의 제3 구성예에서 배치한 예를 나타내고 있다.
화소 유닛(PU)은, 1x4의 4화소 단위로 구성된다. 그리고 세로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(41)에 의해 전기적으로 접속되어 있다.
도 29의 우측 도면은, 도 29의 좌측 도면에 있어서 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 포함하는 영역(42)에 주목해서 확대하여, 화소 유닛(PU) 내의 화소 배치를 도시한 도면이다.
화소 유닛(PU) 내의 상측 2개에, FDG 화소(2)와 RST 화소(2)가 인접해서 배치되고, 하측 2개에 AMP 화소(2)와 SEL 화소(2)가 인접해서 배치되어 있다. FDG 화소(2)와 RST 화소(2)는 소스/드레인 영역이 접속되고, AMP 화소(2)와 SEL 화소(2)는 소스/드레인 영역이 접속되므로, 이와 같이 배치함으로써 소스/드레인 영역간의 접속이 용이하게 된다.
FDG 화소(2)와 RST 화소(2) 각각의 화소 내의 배치는, FDG 화소(2)와 RST 화소(2)의 2화소의 세로 방향의 중심선인 Y2-Y2'선에 대해서 선 대칭이 되도록 배치되어 있다. 또한, AMP 화소(2)와 SEL 화소(2) 각각의 화소 내의 배치도, AMP 화소(2)와 SEL 화소(2)의 2화소의 세로 방향의 중심선인 Y1-Y1'선에 대해서 선 대칭이 되도록 배치되어 있다. 선 대칭의 축이 되는 Y1-Y1'선 및 Y2-Y2'선에 가까운 위치에 부유 확산 영역(FD)이 배치되고, 먼 위치에 화소 트랜지스터(Tr)가 배치되어 있다.
각 화소(2)의 부유 확산 영역(FD), 웰 콘택트부(22), 및 화소 트랜지스터(Tr)가, 영역(42)의 가로 방향의 중심선인 Q-Q'선에 대해서 선 대칭(경면 대칭)이 되도록 배치되어 있다. 보다 구체적으로는, Q-Q'선측인 영역(42)의 내측에, 부유 확산 영역(FD)이 배치되고, 영역(42)의 외측에, 웰 콘택트부(22) 및 화소 트랜지스터(Tr)가 배치되어 있다. 그리고 경면 대칭으로 배치된 2열의 화소 열이, 화소 어레이부(3)의 가로 방향으로 병진 대칭으로 배치되어 있다.
FDG 화소(2)와 RST 화소(2)의 2화소와, FDG 화소(2)와 RST 화소(2)의 2화소가, 화소 유닛(PU)의 4화소의 세로 방향의 중심선인 X-X'선에 대해서 선 대칭이 되도록 배치되어 있다.
AMP 화소(2)는, 화소 유닛(PU)의 1x4의 4화소 중, 세로 방향의 양단의 화소 위치에는 배치하지 않고, 내측의 2화소의 어느 쪽인가에 배치된다. 이에 의해, 세로 방향으로 인접하는 다른 화소 유닛(PU)의 부유 확산 영역(FD)과의 크로스토크를 회피할 수 있다.
화소 어레이부(3)의 세로 방향에 대해서는, FD 링크(41)에 의해 전기적으로 접속되는 2개의 화소 유닛(PU)의 FDG 화소(2)끼리 인접하여, 조가 되는 2개의 화소 유닛(PU)의 세로 방향의 중심선, 예를 들어 도 29의 Z-Z'선에 대해서 선 대칭이 되도록 배치되어 있다. 이에 의해, FD 링크(41)의 접속이 용이해진다.
도 30은 도 29에서의 영역(42)의 배선층(1M)과 배선층(2M)의 평면도를 나타내고 있다.
배선층(1M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(331)과, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(332-1 및 332-2)이 형성되어 있다. 또한, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(333)과, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속하는 메탈 배선(335)이 형성되어 있다. 메탈 배선(334)은, 부가 용량(subFD)을 구성하는 메탈 배선의 일부이다.
배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(341)과, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리를 접속하는 FD 링크(41)로서의 메탈 배선(342)이 형성되어 있다. 또한, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(343)도 형성되어 있다.
배선층(2M)의 메탈 배선(343)은, 배선층(1M)의 비아(337)를 통해서 메탈 배선(332-1)과 접속되어 있고, 배선층(1M)의 비아(338)를 통해서 메탈 배선(332-2)과 접속되어 있다. 이에 의해, 화소 유닛(PU)을 구성하는 4화소의 부유 확산 영역(FD)이 접속되어 있다.
배선층(2M)의 메탈 배선(342)은, 상측의 화소 유닛(PU)의 부가 용량(subFD)에 접속됨과 함께, 배선층(1M)의 비아(336)를 통해서 메탈 배선(333)과 접속되어 있다. 이에 의해, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리 접속되어 있다.
화소(2)의 화소내 레이아웃으로서, 도 25의 B의 화소내 레이아웃의 제6예를 채용함으로써, FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(333)을 짧게 배선할 수 있음과 함께, AMP 화소(2)와 SEL 화소(2)를 접속하는 메탈 배선(335)을 짧게 배선할 수 있다. 즉, FDG 화소(2)와 RST 화소(2)의 접속, AMP 화소(2)와 SEL 화소(2)의 접속이 용이하게 되어 있다.
<14. 제6 화소내 레이아웃을 채용한 경우의 화소 유닛 배치예(제4 구성예)>
도 31은, 도 25의 B의 화소내 레이아웃의 제6예를, 도 15를 참조하여 설명한 화소 유닛의 제4 구성예에서 배치한 예를 나타내고 있다.
화소 유닛(PU)은, 1x4의 4화소 단위로 구성된다. 그리고 가로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(41)에 의해 전기적으로 접속되어 있다.
도 31의 우측 도면은, 도 31의 좌측 도면에 있어서 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 포함하는 영역(42)에 주목해서 확대하여, 화소 유닛(PU) 내의 화소 배치를 도시한 도면이다.
화소 유닛(PU) 내의 상측 2개에, FDG 화소(2)와 RST 화소(2)가 인접해서 배치되고, 하측 2개에 AMP 화소(2)와 SEL 화소(2)가 인접해서 배치되어 있다. FDG 화소(2)와 RST 화소(2)는 소스/드레인 영역이 접속되고, AMP 화소(2)와 SEL 화소(2)는 소스/드레인 영역이 접속되므로, 이와 같이 배치함으로써 소스/드레인 영역간의 접속이 용이하게 된다.
FDG 화소(2)와 RST 화소(2) 각각의 화소 내의 배치는, FDG 화소(2)와 RST 화소(2)의 2화소의 세로 방향의 중심선인 Y2-Y2'선에 대해서 부유 확산 영역(FD)을 근접시켜 선 대칭이 되도록 배치되어 있다. 또한, AMP 화소(2)와 SEL 화소(2) 각각의 화소 내의 배치도, AMP 화소(2)와 SEL 화소(2)의 2화소의 세로 방향의 중심선인 Y1-Y1'선에 대해서 부유 확산 영역(FD)을 근접시켜 선 대칭이 되도록 배치되어 있다.
또한, FDG 화소(2)와 RST 화소(2)의 2화소와, FDG 화소(2)와 RST 화소(2)의 2화소는, 화소 유닛(PU)의 4화소의 세로 방향의 중심선인 X-X'선에 대해서 선 대칭이 되도록 배치되어 있다.
화소 어레이부(3)의 세로 방향에 대해서는, 화소 유닛(PU)이, 병진 대칭으로 배치되어 있다. 화소 어레이부(3)의 가로 방향에 대해서도, 화소 유닛(PU)이, 병진 대칭으로 배치되어 있다.
도 32는, 도 31에서의 영역(42)의 배선층(1M)과 배선층(2M)의 평면도를 나타내고 있다.
배선층(1M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(361)과, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(362-1 및 362-2)이 형성되어 있다. 또한, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(363)과, 화소 유닛(PU) 내의 AMP 화소(2)와 SEL 화소(2)를 접속하는 메탈 배선(365)이 형성되어 있다. 메탈 배선(364)은, 부가 용량(subFD)을 구성하는 메탈 배선의 일부이다.
배선층(2M)에는, 1개의 화소 유닛(PU)에 대해서, 소정의 전위(VSS)로서의 접지에 접속되어 있는 메탈 배선(371)과, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리를 접속하는 FD 링크(41)로서의 메탈 배선(372)이 형성되어 있다. 또한, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)끼리를 접속하기 위한 메탈 배선(373)도 형성되어 있다.
배선층(2M)의 메탈 배선(373)은, 배선층(1M)의 비아(366)를 통해서 메탈 배선(362-1)과 접속되어 있고, 배선층(1M)의 비아(367)를 통해서 메탈 배선(362-2)과 접속되어 있다. 이에 의해, 화소 유닛(PU)을 구성하는 4화소의 부유 확산 영역(FD)이 접속되어 있다.
배선층(2M)의 메탈 배선(372)은, 배선층(1M)의 비아(368)를 통해서, 화소 유닛(PU) 내의 FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(363)과 접속됨과 함께, 가로 방향으로 인접하는 FDG 화소(2)끼리를 접속하고 있다. 이에 의해, 조가 되는 2개의 화소 유닛(PU)의 부가 용량(subFD)끼리 접속되어 있다.
화소(2)의 화소내 레이아웃으로서, 도 25의 B의 화소내 레이아웃의 제6예를 채용함으로써, FDG 화소(2)와 RST 화소(2)를 접속하는 메탈 배선(363)을 짧게 배선할 수 있음과 함께, AMP 화소(2)와 SEL 화소(2)를 접속하는 메탈 배선(365)을 짧게 배선할 수 있다. 즉, FDG 화소(2)와 RST 화소(2)의 접속, AMP 화소(2)와 SEL 화소(2)의 접속이 용이하게 되어 있다.
<15. FD 링크의 베리에이션>
도 33 내지 도 35를 참조하여, FD 링크(41)의 베리에이션에 대해서 설명한다.
도 33 내지 도 35는, 행렬상으로 2차원으로 배열된 화소 어레이부(3)의 일부이며, 8x16의 128화소의 화소 영역을 나타내고 있다. 8x16의 128화소의 화소 영역에, 1x4의 4화소로 구성된 화소 유닛(PU)이, 가로 방향으로 8개, 세로 방향으로 4개 배열되어 있다.
도 33의 A는, 세로 방향으로 인접하는 2개의 화소 유닛(PU)을 FD 링크(41)로 접속하여, 2개의 화소 유닛(PU)의 부유 확산 영역(FD)을 공유 가능하게 한 예를 나타내고 있다.
도 33의 B는, 세로 방향으로 인접하는 4개의 화소 유닛(PU)을 FD 링크(41)로 접속하여, 4개의 화소 유닛(PU)의 부유 확산 영역(FD)을 공유 가능하게 한 예를 나타내고 있다.
도 33의 C는, 가로 방향으로 인접하는 2개의 화소 유닛(PU)을 FD 링크(41)로 접속하여, 2개의 화소 유닛(PU)의 부유 확산 영역(FD)을 공유 가능하게 한 예를 나타내고 있다.
도 33의 D는, 가로 방향으로 인접하는 4개의 화소 유닛(PU)을 FD 링크(41)로 접속하여, 2개의 화소 유닛(PU)의 부유 확산 영역(FD)을 공유 가능하게 한 예를 나타내고 있다.
도 34의 A는, 가로 방향으로 2개 및 세로 방향으로 2개의 2x2의 4개의 화소 유닛(PU)을 FD 링크(41)로 접속하여, 4개의 화소 유닛(PU)의 부유 확산 영역(FD)을 공유 가능하게 한 예를 나타내고 있다.
도 34의 B는, 가로 방향으로 인접하는 8개의 화소 유닛(PU)을 FD 링크(41)로 접속하여, 8개의 화소 유닛(PU)의 부유 확산 영역(FD)을 공유 가능하게 한 예를 나타내고 있다.
도 34의 C는, 가로 방향으로 2개 및 세로 방향으로 4개의 2x4의 8개의 화소 유닛(PU)을 FD 링크(41)로 접속하여, 8개의 화소 유닛(PU)의 부유 확산 영역(FD)을 공유 가능하게 한 예를 나타내고 있다.
도 34의 D는, 가로 방향으로 4개 및 세로 방향으로 2개의 4x2의 8개의 화소 유닛(PU)을 FD 링크(41)로 접속하여, 8개의 화소 유닛(PU)의 부유 확산 영역(FD)을 공유 가능하게 한 예를 나타내고 있다.
도 35의 A는, 가로 방향으로 4개 및 세로 방향으로 4개의 4x4의 16개의 화소 유닛(PU)을 FD 링크(41)로 접속하여, 16개의 화소 유닛(PU)의 부유 확산 영역(FD)을 공유 가능하게 한 예를 나타내고 있다.
도 35의 B는, 가로 방향으로 8개 및 세로 방향으로 2개의 8x2의 16개의 화소 유닛(PU)을 FD 링크(41)로 접속하여, 16개의 화소 유닛(PU)의 부유 확산 영역(FD)을 공유 가능하게 한 예를 나타내고 있다.
도 35의 C는, 가로 방향으로 8개 및 세로 방향으로 4개의 8x4의 32개의 화소 유닛(PU)을 FD 링크(41)로 접속하여, 32개의 화소 유닛(PU)의 부유 확산 영역(FD)을 공유 가능하게 한 예를 나타내고 있다.
FD 링크(41)는, 이상과 같은 다양한 접속 방법을 취할 수 있다. FD 링크(41)에 의해 화소 유닛(PU)의 접속 개수가 증가하면, 그만큼 부유 확산 영역(FD)에서 축적 가능한 용량이 증가하므로, FD 가산을 행하는 경우의 신호 전하의 축적량을 증가시킬 수 있다.
<16. 화소 유닛의 제8 구성예(2x2)>
상술한 실시 형태에서는, 화소 유닛(PU)이 1x4의 4화소로 구성되는 경우에 대해서 설명하였다. 이어서, 화소 유닛(PU)이, 2x2의 4화소로 구성되는 경우에 대해서 설명한다. 이하의 설명에서는, 화소(2)의 화소내 레이아웃으로서, 도 24의 B에 나타낸 그 밖의 화소내 레이아웃의 제1예를 채용해서 설명한다.
도 36은, 도 24의 B에 나타낸 화소(2)의 그 밖의 화소내 레이아웃의 제1예를 다시 도시한 도면이다.
도 36의 화소(2)는, 화소 트랜지스터(Tr)의 게이트 전극(34)이, 직사각형의 화소 영역의 1변의 좌우 방향 중앙부에 배치되고, 소스/드레인 영역인 고농도 N형층(23 및 24)이, 좌우 대칭인 오목형으로 배치되어 있다. 화소(2)의 직사각형의 화소 영역을 세로 방향으로 분할한 한 쪽의 영역에, 화소 트랜지스터(Tr)가 배치되고, 다른 쪽의 영역에, 전송 트랜지스터(TG), 부유 확산 영역(FD), 및 웰 콘택트부(22)가 배치된다.
도 37은 화소 유닛의 제8 구성예를 설명하는 평면도이다.
도 37의 좌측 도면은, 화소 어레이부(3)의 일부이며, 8x8의 64화소의 화소 영역을 도시하는 평면도이다.
도 37의 우측 도면은, 도 37의 좌측 도면에 있어서 동색의 컬러 필터를 갖는 화소 영역 단위인 영역(401)에 주목해서 확대하여, 화소 유닛(PU) 내의 화소 배치를 도시한 도면이다.
도 37의 우측 영역(401)의 확대도에서는, 화소 유닛(PU)과 화소(2)의 부호를 붙이고 있지만, 각 화소 내의, 전송 트랜지스터(TG), 부유 확산 영역(FD), 웰 콘택트부(22), 및 화소 트랜지스터(Tr)의 부호는, 도면이 번잡해지기 때문에 생략되어 있다. 각 화소(2)의 화소 트랜지스터(Tr)가, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL)의 어느 것인지는, 화소 트랜지스터(Tr)의 게이트 전극(34) 상에, 「FGD」, 「RST」, 「AMP」 또는 「SEL」을 기재해서 나타내고 있다. 또한, 전송 트랜지스터(TG)에는 게이트 전극(33)의 부분에 「TG」를 기재하고, 부유 확산 영역(FD)에는 「FD」를 기재하고, 웰 콘택트부(22)에는 「P+」를 기재해서 나타내고 있다.
제8 구성예에서는, 화소 유닛(PU)이 2x2의 4화소로 구성되고, 그 4화소의 각 화소(2)의 화소 트랜지스터(Tr)로서, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 것이 배치되어 있다.
도 38은, 도 37의 4x4의 16화소의 영역(401)에 대해서, 각 화소(2)의 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)의 배치만을 도시한 도면이다.
동색의 컬러 필터를 갖는 화소 영역 단위인 영역(401)에서, FDG 화소(2), RST 화소(2), AMP 화소(2), 및 SEL 화소(2)가, 상측 2행의 4x2의 8화소와, 하측 2행의 4x2의 8화소에서 선 대칭이 되도록 배치되어 있다.
화소 유닛(PU)을 구성하는 2x2의 4화소 내에서, AMP 화소(2)와 SEL 화소(2)가 동일 행에 배치되고, FDG 화소(2)와 RST 화소(2)가 동일 행에 배치되어 있다. FDG 화소(2)와 RST 화소(2)는, 4x4의 16화소의 영역(401)의 내측의 2행에 배치되고, FDG 화소(2)와 RST 화소(2)는, 영역(401)의 외측의 2행에 배치되어 있다.
도 39는 화소 유닛(PU) 내의 메탈 배선의 배선예를 도시하는 평면도이다. 또한, 도 39에서는, 4x4의 16화소의 영역(401) 중, 상측의 4x2의 8화소의 영역에 대해서만 메탈 배선이 도시되어 있어, 하측의 4x4의 16화소의 영역에 대해서는, 병진 대칭이므로 도시를 생략하였다.
영역(401)의 상측의 4x2의 8화소 영역에는, 각 화소(2)의 웰 콘택트부(22)와 접속되어 있는 메탈 배선(411)과, AMP 화소(2)와 SEL 화소(2)의 소스/드레인 영역을 접속하는 메탈 배선(412)이 형성되어 있다. 메탈 배선(411)은, 소정의 전위(VSS)로서의 접지(GND)에 접속되어 있다. 또한, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)과 증폭 트랜지스터(AMP)의 게이트 전극(34)을 접속하는 메탈 배선(413)이 형성되어 있다. 또한, FDG 화소(2)와 RST 화소(2)의 소스/드레인 영역을 접속하는 메탈 배선(414)이 형성되어 있다.
이와 같이, AMP 화소(2)와 SEL 화소(2)를 동일 행에 배치하고, FDG 화소(2)와 RST 화소(2)를 동일 행에 배치함으로써, 메탈 배선(412)과 메탈 배선(414)을 짧게 할 수 있어, FDG 화소(2)와 RST 화소(2)의 접속, 및 AMP 화소(2)와 SEL 화소(2)의 접속이 용이해진다.
도 40은, 4x4의 16화소의 영역(401)에서의, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)의, 기타 배치예를 도시하는 도면이다.
상술한 예에서는, 도 38에 도시한 바와 같이, FDG 화소(2), RST 화소(2), AMP 화소(2), 및 SEL 화소(2)가, 상측 2행의 4x2의 8화소와, 하측 2행의 4x2의 8화소에서 선 대칭이 되도록 배치되어 있었다.
이에 반해, 도 40에 도시하는 바와 같이, 1개의 화소 유닛(PU)의 FDG 화소(2), RST 화소(2), AMP 화소(2), 및 SEL 화소(2)의 배치가, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어도 된다. 단, 이 경우에도, 화소 유닛(PU)을 구성하는 2x2의 4화소 내에서, AMP 화소(2)와 SEL 화소(2)가 동일 행에 배치되고, FDG 화소(2)와 RST 화소(2)가 동일 행에 배치된다.
AMP 화소(2)와 SEL 화소(2)를 동일 행에 배치하고, FDG 화소(2)와 RST 화소(2)를 동일 행에 배치함으로써, 메탈 배선(412)과 메탈 배선(414)을 짧게 할 수 있어, FDG 화소(2)와 RST 화소(2)의 접속, 및 AMP 화소(2)와 SEL 화소(2)의 접속이 용이해진다.
이어서, 도 41 내지 도 44를 참조하여, 제8 구성예에 관한 화소 유닛(PU)에서 채용할 수 있는 FD 링크(41)의 접속예에 대해서 설명한다.
도 41은 제8 구성예에 관한 화소 유닛(PU)의 FD 링크(41)의 제1 접속예를 도시하는 평면도이다.
도 41의 제1 접속예에서는, 세로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(421)에 의해 접속되어 있다.
도 42는 제8 구성예에 관한 화소 유닛(PU)의 FD 링크(41)의 제2 접속예를 도시하는 평면도이다.
도 42의 제2 접속예에서는, 가로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(421)에 의해 접속되어 있다.
도 43은 제8 구성예에 관한 화소 유닛(PU)의 FD 링크(41)의 제3 접속예를 도시하는 평면도이다.
도 43의 제3 접속예에서는, 가로 방향 및 세로 방향으로 인접하는 2x2의 4개의 화소 유닛(PU)이, FD 링크(421)에 의해 접속되어 있다.
도 44는 제8 구성예에 관한 화소 유닛(PU)의 FD 링크(41)의 제4 접속예를 도시하는 평면도이다.
도 44의 제4 접속예에서는, 가로 방향 및 세로 방향으로 인접하는 2x4의 8개의 화소 유닛(PU)이, FD 링크(421)에 의해 접속되어 있다.
제8 구성예에 관한 화소 유닛(PU)에서는, 상술한 제1 내지 제4 접속예를 적절하게 선택해서 화소 어레이부(3)에 마련할 수 있다. FD 링크(421)에 의해 복수의 화소 유닛(PU)을 전기적으로 접속함으로써, 신호 전하의 축적 용량을 증대시킬 수 있다.
<17. 화소 유닛의 제9 구성예(4x2)>
이어서, 화소 유닛(PU)이, 4x2의 8화소로 구성되는 경우에 대해서 설명한다. 화소(2)의 화소내 레이아웃으로서는, 제8 구성예와 마찬가지로, 도 24의 B에 나타낸 그 밖의 화소내 레이아웃의 제1예를 채용해서 설명한다.
도 45는 화소 유닛의 제9 구성예를 설명하는 평면도이다.
도 45의 좌측 도면은, 화소 어레이부(3)의 일부이며, 화소 유닛(PU)의 배치를 도시하는 평면도이다.
도 45의 우측 도면은, 도 45의 좌측 도면에 나타내지는 8x8의 64화소의 화소 영역 중의, 4x4의 영역(501)을 확대해서 각 화소(2)의 화소 배치를 도시한 도면이다.
도 45의 우측의 영역(501)의 확대도에서는, 화소 유닛(PU)과 화소(2)의 부호를 붙이고 있지만, 각 화소 내의, 전송 트랜지스터(TG), 부유 확산 영역(FD), 웰 콘택트부(22), 및 화소 트랜지스터(Tr)의 부호는, 도면이 번잡해지기 때문에 생략되어 있다. 각 화소(2)의 화소 트랜지스터(Tr)가, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL)의 어느 것인지는, 화소 트랜지스터(Tr)의 게이트 전극(34) 상에, 「FGD」, 「RST」, 「AMP」 또는 「SEL」을 기재해서 나타내고 있다. 또한, 전송 트랜지스터(TG)에는 게이트 전극(33)의 부분에 「TG」를 기재하고, 부유 확산 영역(FD)에는 「FD」를 기재하고, 웰 콘택트부(22)에는 「P+」를 기재해서 나타내고 있다.
제9 구성예에서는, 화소 유닛(PU)이 4x2의 8화소로 구성된다. 화소 유닛(PU)의 상측 1행의 4화소의 화소 트랜지스터(Tr)는, 좌측부터 순서대로, 선택 트랜지스터(SEL), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL)로 되어 있다. 화소 유닛(PU)의 하측 1행의 4화소의 화소 트랜지스터(Tr)는, 좌측부터 순서대로, 리셋 트랜지스터(RST), 전환 트랜지스터(FDG), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL)로 되어 있다.
따라서, 제9 구성예에 관한 화소 유닛(PU)은, 3개의 AMP 화소(2), 3개의 SEL 화소(2), 1개의 FDG 화소(2), 및 1개의 RST 화소(2)로 구성된다.
도 46은 동색의 컬러 필터를 갖는 4x4의 화소 영역에서의, 제9 구성예에 관한 화소 유닛(PU)의 배치를 나타내고 있다.
제9 구성예에서는, 화소 어레이부(3)에 있어서, 도 45에서 설명한 화소 배열을 갖는 화소 유닛(PU)이, 가로 방향 및 세로 방향으로 병진 대칭으로 배치되어 있다.
도 47은 제9 구성예에 관한 화소 유닛(PU)의 회로 구성예를 나타내고 있다.
화소 유닛(PU)은, 부유 확산 영역(FD), 포토다이오드(PD), 및 전송 트랜지스터(TG)를 화소마다 개별로 보유하고, 부유 확산 영역(FD), 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 3개의 증폭 트랜지스터(AMP), 3개의 선택 트랜지스터(SEL), 및 부가 용량(subFD)을, 화소 유닛(PU) 내의 8화소에서 공유하고 있다.
3개의 증폭 트랜지스터(AMP)는 병렬로 접속되고, 3개의 선택 트랜지스터(SEL)도 병렬로 접속되어 있다. 3개의 증폭 트랜지스터(AMP)가 병렬로 접속됨으로써, 채널 폭 W를 실효적으로 확대할 수 있고, 노이즈 성분을 저감할 수 있다.
화소 유닛(PU)은, FD 링크(541)에 의해, 다른 적어도 1개의 화소 유닛(PU)과 전기적으로 접속되어 있다. FD 링크(541)에 의한 다른 화소 유닛(PU)과의 접속에 대해서는, 도 51 내지 도 56을 참조하여 후술한다.
도 47에 나타낸 회로 구성을 갖는 2개의 화소 유닛(PU)이 FD 링크(541)로 접속되어 있는 경우, 고체 촬상 장치(1)는, 예를 들어 입사광의 광량이나 동작 모드에 따라, 이하와 같이, 부유 확산 영역(FD)의 축적 전하 용량을 바꾸어서 동작시킬 수 있다.
예를 들어, 제1 동작 모드로서, FD 링크(541)로 접속된 2개의 화소 유닛(PU)의 양쪽의 전환 트랜지스터(FDG)를 오프로 하고, 화소 유닛(PU) 내의 각 화소(2)의 포토다이오드(PD)에 축적된 전하를, 자신의 화소 유닛(PU) 내의 부유 확산 영역(FD)에 전송하여, 화소 신호(VSL)를 판독하는 모드가 가능하다.
예를 들어, 제2 동작 모드로서, FD 링크(541)로 접속된 2개의 화소 유닛(PU)의 자신의 전환 트랜지스터(FDG)만을 온으로 하고, 화소 유닛(PU) 내의 각 화소(2)의 포토다이오드(PD)에 축적된 전하를, 자신의 화소 유닛(PU) 내의 부유 확산 영역(FD)과, FD 링크(541)를 포함하는 부가 용량(subFD)에 전송하여, 화소 신호(VSL)를 판독하는 모드가 가능하다.
예를 들어, 제3 동작 모드로서, FD 링크(541)로 접속된 2개의 화소 유닛(PU)의 양쪽의 전환 트랜지스터(FDG)를 온으로 하고, 화소 유닛(PU) 내의 각 화소(2)의 포토다이오드(PD)에 축적된 전하를, 자신의 화소 유닛(PU) 내의 부유 확산 영역(FD)과, FD 링크(541)로 접속된 2개의 화소 유닛(PU)의 부가 용량(subFD)에 전송하여, 화소 신호(VSL)를 판독하는 모드가 가능하다.
제1 동작 모드 내지 제3 동작 모드를 이용함으로써, 신호 전하의 축적량을 3단계로 전환할 수 있다. 제1 동작 모드 내지 제3 동작 모드에서는, 1화소 단위로 화소 신호(VSL)를 판독해도 되고, 복수 화소 단위로 화소 신호(VSL)를 판독해도 된다. 복수 화소 단위로 화소 신호(VSL)를 판독했을 경우, 부유 확산 영역(FD)에 의해 복수의 화소 신호(VSL)가 가산되는 FD 가산이 실행된다.
그 밖에, 제4 동작 모드로서, FD 링크(541)로 접속된 2개의 화소 유닛(PU)의 양쪽의 전환 트랜지스터(FDG)를 온으로 하고, 2개의 화소 유닛(PU)의 16화소의 화소 신호(VSL)를 전체 화소 동시에 판독하는 모드가 가능하다. 이 경우도, 2개의 화소 유닛(PU)의 16화소의 화소 신호(VSL)는, 각 화소 유닛(PU)의 부유 확산 영역(FD) 및 부가 용량(subFD)과 FD 링크(541)를 통해서 FD 가산된다.
도 48은 화소 유닛(PU) 내의 메탈 배선의 배선예를 도시하는 평면도이다.
화소 유닛(PU)을 구성하는 4x2의 8화소 영역에는, 각 화소(2)의 웰 콘택트부(22)와 접속되어 있는 메탈 배선(521)과, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)과 증폭 트랜지스터(AMP)의 게이트 전극(34)을 접속하는 메탈 배선(522)이 형성되어 있다. 메탈 배선(521)은, 소정의 전위(VSS)로서의 접지(GND)에 접속되어 있다. 또한, AMP 화소(2)와 SEL 화소(2)의 소스/드레인 영역을 접속하는 메탈 배선(523)과, FDG 화소(2)와 RST 화소(2)의 소스/드레인 영역을 접속하는 메탈 배선(524)이 형성되어 있다.
AMP 화소(2)와 SEL 화소(2)를 동일 행에 배치하고, FDG 화소(2)와 RST 화소(2)를 동일 행에 배치함으로써, 메탈 배선(523)과 메탈 배선(524)을 짧게 할 수 있어, FDG 화소(2)와 RST 화소(2)의 접속, 및 AMP 화소(2)와 SEL 화소(2)의 접속이 용이해진다.
도 49는 화소 유닛(PU) 내의 그 밖의 메탈 배선의 배선예를 도시하는 평면도이다.
도 48의 배선예는, 부유 확산 영역(FD)을 공유하는 공유 단위인 화소 유닛(PU) 내의 화소 트랜지스터(Tr)로 배선을 완결시키는 배선예이었다.
이에 반해, 도 49의 배선예는, 부유 확산 영역(FD)을 공유하는 공유 단위인 화소 유닛(PU) 외의 화소 트랜지스터(Tr)를 사용하는 배선예이다. 구체적으로는, 화소 유닛(PU) 내의 상측의 행의 화소(2)의 선택 트랜지스터(SEL), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL) 대신에, 화소 유닛(PU)의 1행 아래의 화소(2)의 선택 트랜지스터(SEL), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)가 사용된다. 영역(525)이, 1개의 화소 유닛(PU)에서 사용되는 화소 트랜지스터와 메탈 배선의 영역을 나타내고 있다.
메탈 배선(521)은, 소정의 전위(VSS)로서의 접지(GND)에 접속되고, 각 화소(2)의 웰 콘택트부(22)를 접속한다. 메탈 배선(522)은, 화소 유닛(PU) 내의 각 화소(2)에 형성된 부유 확산 영역(FD)과 증폭 트랜지스터(AMP)의 게이트 전극(34)을 접속한다. 메탈 배선(523)은, AMP 화소(2)와 SEL 화소(2)의 소스/드레인 영역을 접속한다. 메탈 배선(524)은, FDG 화소(2)와 RST 화소(2)의 소스/드레인 영역을 접속한다.
도 50은 화소 유닛(PU)의 메탈 배선의 변형예를 도시하는 평면도이다.
도 48 및 도 49에 나타낸 메탈 배선의 배선예 중, 각 화소(2)의 웰 콘택트부(22)와 접속되어 있는 메탈 배선(521)과, 각 화소(2)의 부유 확산 영역(FD)을 접속하는 메탈 배선(522)을, 도 50에 도시하는 바와 같이, 공유 배선(601 및 602)으로 바꿔 놓아도 된다.
공유 배선(601)은, 4개의 화소(2)의 웰 콘택트부(22)가 근접해서 배치된 영역의 기판면에 수직인 방향인 상부에 배치되어, 근접해서 배치된 4개의 웰 콘택트부(22)와 접속된다.
공유 배선(602)은, 4개의 화소(2)의 부유 확산 영역(FD)이 근접해서 배치된 영역의 기판면에 수직인 방향인 상부에 배치되어, 근접해서 배치된 4개의 부유 확산 영역(FD)과 접속된다. 공유 배선(602)과, 기판면에 수직인 방향의 하측에 배치된 4개의 부유 확산 영역(FD)의 접속이, 도 50의 우측 단면도에 나타내져 있다.
공유 배선(601 및 602)은, 예를 들어 폴리실리콘이나 메탈 배선으로 형성할 수 있다. 공유 배선(601 및 602)을 마련함으로써, 다층 배선층의 배선을 저감시킬 수 있다.
이어서, 도 51 내지 도 56을 참조하여, 제9 구성예에 관한 화소 유닛(PU)에서 채용할 수 있는 FD 링크(541)의 접속예에 대해서 설명한다.
도 51은 제9 구성예에 관한 화소 유닛(PU)의 FD 링크(541)의 제1 접속예를 도시하는 평면도이다.
도 51의 제1 접속예에서는, 세로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(541)에 의해 접속되어 있다.
도 52는 제9 구성예에 관한 화소 유닛(PU)의 FD 링크(541)의 제2 접속예를 도시하는 평면도이다.
도 52의 제2 접속예에서는, 가로 방향으로 인접하는 2개의 화소 유닛(PU)이, FD 링크(541)에 의해 접속되어 있다.
도 53은 제9 구성예에 관한 화소 유닛(PU)의 FD 링크(541)의 제3 접속예를 도시하는 평면도이다.
도 53의 제3 접속예에서는, 세로 방향으로 인접하는 4개의 화소 유닛(PU)이, FD 링크(541)에 의해 접속되어 있다.
도 54는 제9 구성예에 관한 화소 유닛(PU)의 FD 링크(541)의 제4 접속예를 도시하는 평면도이다.
도 54의 제4 접속예에서는, 가로 방향으로 인접하는 4개의 화소 유닛(PU)이, FD 링크(541)에 의해 접속되어 있다.
도 55는 제9 구성예에 관한 화소 유닛(PU)의 FD 링크(541)의 제5 접속예를 도시하는 평면도이다.
도 55의 제5 접속예에서는, 가로 방향 및 세로 방향으로 인접하는 2x2의 4개의 화소 유닛(PU)이, FD 링크(541)에 의해 접속되어 있다. FD 링크(541)는, 세로 방향으로 H형의 배치로 배선되어 있다.
도 56은 제9 구성예에 관한 화소 유닛(PU)의 FD 링크(541)의 제6 접속예를 도시하는 평면도이다.
도 57의 제6 접속예에서는, 가로 방향 및 세로 방향으로 인접하는 2x2의 4개의 화소 유닛(PU)이, FD 링크(541)에 의해 접속되어 있다. FD 링크(541)는, 가로 방향으로 H형의 배치, 바꾸어 말하면, 세로 방향의 H형을 90도 회전시킨 배치로 배선되어 있다.
제9 구성예에 관한 화소 유닛(PU)에서는, 상술한 제1 내지 제6 접속예를 적절하게 선택해서 화소 어레이부(3)에 마련할 수 있다. FD 링크(541)에 의해 복수의 화소 유닛(PU)을 전기적으로 접속함으로써, 신호 전하의 축적 용량을 증대시킬 수 있다.
이어서, 도 57 내지 도 61을 참조하여, 제9 구성예의 화소 유닛(PU)에서의 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)의 각종 배치예에 대해서 설명한다.
도 57의 A는, 도 46에서 나타낸 화소 트랜지스터(Tr)의 배치예를 나타내고 있다. 이하, 이 배치예를, 제9 구성예의 화소 유닛(PU)에서의 화소 트랜지스터(Tr)의 제1 배치예라고 칭한다.
제1 배치예에서는, 1개의 화소 유닛(PU)이, 4x2의 가로로 긴 8화소로 구성되어 있다. 화소 유닛(PU)의 상측 1행의 4화소의 화소 트랜지스터(Tr)는, 좌측부터 순서대로, 선택 트랜지스터(SEL), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL)로 되어 있다. 화소 유닛(PU)의 하측 1행의 4화소의 화소 트랜지스터(Tr)는, 좌측부터 순서대로, 리셋 트랜지스터(RST), 전환 트랜지스터(FDG), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL)로 되어 있다. 또한, 이 화소 트랜지스터 배치를 갖는 화소 유닛(PU)이, 동색의 컬러 필터를 갖는 4x4의 16화소 영역 단위로, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어 있다.
도 57의 B는, 제9 구성예의 화소 유닛(PU)에서의 화소 트랜지스터(Tr)의 제2 배치예를 나타내고 있다.
제2 배치예에서는, 1개의 화소 유닛(PU)이, 2x4의 세로로 긴 8화소로 구성되어 있다. 각 화소 트랜지스터(Tr)의 배치는, 도 57의 A의 제1 배치예를 세로로 길게 변경한 배치로 되어 있다. 구체적으로는, 화소 유닛(PU)의 우측 1열의 4화소의 화소 트랜지스터(Tr)는, 위에서부터 순서대로, 선택 트랜지스터(SEL), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL)로 되어 있다. 화소 유닛(PU)의 좌측 1열의 4화소의 화소 트랜지스터(Tr)는, 좌측부터 순서대로, 선택 트랜지스터(SEL), 증폭 트랜지스터(AMP), 전환 트랜지스터(FDG), 리셋 트랜지스터(RST)로 되어 있다.
이 화소 트랜지스터 배치를 갖는 화소 유닛(PU)이, 동색의 컬러 필터를 갖는 4x4의 16화소 영역 단위로, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어 있다.
도 58의 A는, 제9 구성예의 화소 유닛(PU)에서의 화소 트랜지스터(Tr)의 제3 배치예를 나타내고 있다.
제3 배치예에서는, 1개의 화소 유닛(PU)이, 4x2의 가로로 긴 8화소로 구성되어 있다. 동색의 컬러 필터를 갖는 4x4의 16화소 영역 내의 2개의 화소 유닛(PU)이, 세로 방향으로 선 대칭이 되도록 배치되어 있다.
구체적으로는, 상측의 화소 유닛(PU)의 상측 1행에는, 좌측부터 순서대로, 선택 트랜지스터(SEL), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)가 배치되고, 하측 1행에는, 좌측부터 순서대로, 리셋 트랜지스터(RST), 전환 트랜지스터(FDG), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)가 배치되어 있다. 하측의 화소 유닛(PU)의 상측 1행에는, 좌측부터 순서대로, 리셋 트랜지스터(RST), 전환 트랜지스터(FDG), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)가 배치되고, 하측 1행에는, 좌측부터 순서대로, 선택 트랜지스터(SEL), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)가 배치되어 있다.
이 화소 트랜지스터 배치를 갖는 화소 유닛(PU)이, 동색의 컬러 필터를 갖는 4x4의 16화소 영역 단위로, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어 있다.
도 58의 B는, 제9 구성예의 화소 유닛(PU)에서의 화소 트랜지스터(Tr)의 제4 배치예를 나타내고 있다.
제4 배치예에서는, 1개의 화소 유닛(PU)이, 2x4의 세로로 긴 8화소로 구성되어 있다. 각 화소 트랜지스터(Tr)의 배치는, 도 58의 A의 제3 배치예를 세로로 길게 변경한 배치로 되어 있다. 동색의 컬러 필터를 갖는 4x4의 16화소 영역 내의 2개의 화소 유닛(PU)이, 가로 방향으로 선 대칭이 되도록 배치되어 있다.
이 화소 트랜지스터 배치를 갖는 화소 유닛(PU)이, 동색의 컬러 필터를 갖는 4x4의 16화소 영역 단위로, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어 있다.
도 59의 A는, 제9 구성예의 화소 유닛(PU)에서의 화소 트랜지스터(Tr)의 제5 배치예를 나타내고 있다.
제5 배치예에서는, 1개의 화소 유닛(PU)이, 4x2의 가로로 긴 8화소로 구성되어 있다. 상하의 2개의 화소 유닛(PU)은, 병진 대칭으로 배치되어 있다. 상술한 제1 내지 제4 배선예에서는, 1개의 화소 유닛(PU)이, 3개의 증폭 트랜지스터(AMP)와, 3개의 선택 트랜지스터(SEL)를 갖고, 리셋 트랜지스터(RST)와 전환 트랜지스터(FDG)는 1개씩 마련되어 있었다. 제5 배치예에서는, 증폭 트랜지스터(AMP)와 선택 트랜지스터(SEL)가, 각각 2개씩으로 되고, 리셋 트랜지스터(RST)와 전환 트랜지스터(FDG)도, 각각 2개씩 마련되어 있다.
구체적으로는, 화소 유닛(PU)의 상측 1행에는, 좌측부터 순서대로, 전환 트랜지스터(FDG), 선택 트랜지스터(SEL), 선택 트랜지스터(SEL), 및 전환 트랜지스터(FDG)가 배치되고, 하측 1행에는, 좌측부터 순서대로, 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 및 리셋 트랜지스터(RST)가 배치되어 있다.
이 화소 트랜지스터 배치를 갖는 화소 유닛(PU)이, 동색의 컬러 필터를 갖는 4x4의 16화소 영역 단위로, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어 있다.
도 59의 B는, 제9 구성예의 화소 유닛(PU)에서의 화소 트랜지스터(Tr)의 제6 배치예를 나타내고 있다.
제6 배치예에서는, 1개의 화소 유닛(PU)이, 2x4의 세로로 긴 8화소로 구성되어 있다. 각 화소 트랜지스터(Tr)의 배치는, 도 59의 A의 제5 배치예를 세로로 길게 변경한 배치로 되어 있다. 구체적으로는, 화소 유닛(PU)의 우측 1열의 4화소의 화소 트랜지스터(Tr)는, 위에서부터 순서대로, 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 및 리셋 트랜지스터(RST)로 되어 있다. 화소 유닛(PU)의 좌측 1열의 4화소의 화소 트랜지스터(Tr)는, 좌측부터 순서대로, 전환 트랜지스터(FDG), 선택 트랜지스터(SEL), 선택 트랜지스터(SEL), 및 전환 트랜지스터(FDG)로 되어 있다.
이 화소 트랜지스터 배치를 갖는 화소 유닛(PU)이, 동색의 컬러 필터를 갖는 4x4의 16화소 영역 단위로, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어 있다.
도 60의 A는, 제9 구성예의 화소 유닛(PU)에서의 화소 트랜지스터(Tr)의 제7 배치예를 나타내고 있다.
제7 배치예에서는, 1개의 화소 유닛(PU)이, 4x2의 가로로 긴 8화소로 구성되어 있다. 1개의 화소 유닛(PU)은, 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL), 리셋 트랜지스터(RST), 및 전환 트랜지스터(FDG)를 각각 2개씩 갖고 있다. 동색의 컬러 필터를 갖는 4x4의 16화소 영역 내의 2개의 화소 유닛(PU)이, 세로 방향으로 선 대칭이 되도록 배치되어 있다.
구체적으로는, 상측의 화소 유닛(PU)의 상측 1행에는, 좌측부터 순서대로, 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 및 리셋 트랜지스터(RST)가 배치되고, 하측 1행에는, 좌측부터 순서대로, 전환 트랜지스터(FDG), 선택 트랜지스터(SEL), 선택 트랜지스터(SEL), 및 전환 트랜지스터(FDG)가 배치되어 있다. 하측의 화소 유닛(PU)의 상측 1행에는, 좌측부터 순서대로, 전환 트랜지스터(FDG), 선택 트랜지스터(SEL), 선택 트랜지스터(SEL), 및 전환 트랜지스터(FDG)가 배치되고, 하측 1행에는, 좌측부터 순서대로, 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 및 리셋 트랜지스터(RST)가 배치되어 있다.
이 화소 트랜지스터 배치를 갖는 화소 유닛(PU)이, 동색의 컬러 필터를 갖는 4x4의 16화소 영역 단위로, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어 있다.
도 60의 B는, 제9 구성예의 화소 유닛(PU)에서의 화소 트랜지스터(Tr)의 제8 배치예를 나타내고 있다.
제8 배치예에서는, 1개의 화소 유닛(PU)이, 2x4의 세로로 긴 8화소로 구성되어 있다. 각 화소 트랜지스터(Tr)의 배치는, 도 60의 A의 제7 배치예를 세로로 길게 변경한 배치로 되어 있다. 동색의 컬러 필터를 갖는 4x4의 16화소 영역 내의 2개의 화소 유닛(PU)이, 가로 방향으로 선 대칭이 되도록 배치되어 있다.
이 화소 트랜지스터 배치를 갖는 화소 유닛(PU)이, 동색의 컬러 필터를 갖는 4x4의 16화소 영역 단위로, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어 있다.
증폭 트랜지스터(AMP)와 선택 트랜지스터(SEL)를 2개씩 마련하고, 리셋 트랜지스터(RST)와 전환 트랜지스터(FDG)를 2개씩 마련한 구성의 제5 내지 제8 배치예에서는, 전환 트랜지스터(FDG)를 양단에 배치함으로써, 다른 화소 유닛(PU)의 전환 트랜지스터(FDG)와 인접시킬 수 있어, FD 링크(541)가 용이하게 된다.
도 61의 A는, 제9 구성예의 화소 유닛(PU)에서의 화소 트랜지스터(Tr)의 제9 배치예를 나타내고 있다.
제9 배치예는, 1개의 화소 유닛(PU)을 구성하는 8화소의 화소 트랜지스터(Tr)를, 전환 트랜지스터(FDG)를 생략하고, 4개의 증폭 트랜지스터(AMP)와, 3개의 선택 트랜지스터(SEL)와, 1개의 리셋 트랜지스터(RST)로 구성한 경우의 화소 트랜지스터 배치예를 나타내고 있다.
제9 배치예에서는, 1개의 화소 유닛(PU)이, 4x2의 가로로 긴 8화소로 구성되어 있다. 상하의 2개의 화소 유닛(PU)은, 병진 대칭으로 배치되어 있다. 화소 유닛(PU)의 상측 1행에는, 좌측부터 순서대로, 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)가 배치되고, 하측 1행에는, 좌측부터 순서대로, 선택 트랜지스터(SEL), 증폭 트랜지스터(AMP), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)가 배치되어 있다. 상하의 2개의 화소 유닛(PU)은, 병진 대칭이 아니라, 선 대칭으로 배치해도 된다.
이 화소 트랜지스터 배치를 갖는 화소 유닛(PU)이, 동색의 컬러 필터를 갖는 4x4의 16화소 영역 단위로, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어 있다.
도 61의 B는, 제9 구성예의 화소 유닛(PU)에서의 화소 트랜지스터(Tr)의 제10 배치예를 나타내고 있다.
제10 배치예는, 1개의 화소 유닛(PU)을 구성하는 8화소의 화소 트랜지스터(Tr)를, 5개의 증폭 트랜지스터(AMP)와, 리셋 트랜지스터(RST), 전환 트랜지스터(FDG) 및 선택 트랜지스터(SEL)를 각각 1개씩으로 구성한 경우의 화소 트랜지스터 배치예를 나타내고 있다.
제10 배치예에서는, 1개의 화소 유닛(PU)이, 4x2의 가로로 긴 8화소로 구성되어 있다. 상하의 2개의 화소 유닛(PU)은, 병진 대칭으로 배치되어 있다. 화소 유닛(PU)의 상측 1행에는, 좌측부터 순서대로, 리셋 트랜지스터(RST), 전환 트랜지스터(FDG), 증폭 트랜지스터(AMP), 및 선택 트랜지스터(SEL)가 배치되고, 하측 1행에는, 4개의 증폭 트랜지스터(AMP)가 배치되어 있다. 상하의 2개의 화소 유닛(PU)은, 병진 대칭이 아니라, 선 대칭으로 배치해도 된다.
이 화소 트랜지스터 배치를 갖는 화소 유닛(PU)이, 동색의 컬러 필터를 갖는 4x4의 16화소 영역 단위로, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어 있다.
도 61의 C는, 제9 구성예의 화소 유닛(PU)에서의 화소 트랜지스터(Tr)의 제11 배치예를 나타내고 있다.
제11 배치예는, 1개의 화소 유닛(PU)을 구성하는 8화소의 화소 트랜지스터(Tr)를, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL) 각각 2개씩으로 구성한 경우의 화소 트랜지스터 배치예를 나타내고 있다.
제11 배치예에서는, 1개의 화소 유닛(PU)이, 2x4의 세로로 긴 8화소로 구성되어 있다. 좌우의 2개의 화소 유닛(PU)은, 병진 대칭으로 배치되어 있다. 화소 유닛(PU)의 우측 1열에는, 위에서부터 순서대로, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)가 배치되고, 좌측 1열에는, 위에서부터 순서대로, 전환 트랜지스터(FDG), 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)가 배치되어 있다.
이 화소 트랜지스터 배치를 갖는 화소 유닛(PU)이, 동색의 컬러 필터를 갖는 4x4의 16화소 영역 단위로, 가로 방향 및 세로 방향의 어느 쪽으로도 병진 대칭으로 배치되어 있다.
<18. 정리>
고체 촬상 장치(1)는, 화소(2)를 행렬상으로 2차원 배치한 화소 어레이부(3)를 구비하고, 각 화소(2)는, 광전 변환 소자로서의 포토다이오드(PD), 부유 확산 영역(FD), 및 전송 트랜지스터(TG)와, 전송 트랜지스터(TG) 이외의 1개의 화소 트랜지스터(Tr)로서, 리셋 트랜지스터(RST), 전환 트랜지스터(FDG), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 것을 갖는다. 바꾸어 말하면, 화소(2)는, 트랜지스터로서는, 리셋 트랜지스터(RST), 전환 트랜지스터(FDG), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 하나의 화소 트랜지스터(Tr)와, 전송 트랜지스터(TG)의 2개만을 갖는다. 이에 의해, 화소의 미세화가 진행되어, 전송 트랜지스터 이외에 1개의 화소 트랜지스터밖에 1화소 내에 배치할 수 없는 경우에, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다.
<19. 전자 기기에의 적용예>
본 개시의 기술은, 고체 촬상 장치에의 적용에 한정되는 것은 아니다. 즉, 본 개시의 기술은, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 촬상 기능을 갖는 휴대 단말 장치나, 화상 판독부에 고체 촬상 장치를 사용하는 복사기 등, 화상 도입부(광전 변환부)에 고체 촬상 장치를 사용하는 전자 기기 전반에 대해서 적용 가능하다. 고체 촬상 장치는, 원칩으로서 형성된 형태이어도 되고, 촬상부와 신호 처리부 또는 광학계가 통합해서 패키징된 촬상 기능을 갖는 모듈 형태이어도 된다.
도 62는 본 개시의 기술을 적용한 전자 기기로서의, 촬상 장치의 구성예를 도시하는 블록도이다.
도 62의 촬상 장치(1000)는, 렌즈군 등을 포함하는 광학부(1001), 도 1의 고체 촬상 장치(1)의 구성이 채용되는 고체 촬상 장치(촬상 디바이스)(1002) 및 카메라 신호 처리 회로인 DSP(Digital Signal Processor) 회로(1003)를 구비한다. 또한, 촬상 장치(1000)는, 프레임 메모리(1004), 표시부(1005), 기록부(1006), 조작부(1007) 및 전원부(1008)도 구비한다. DSP 회로(1003), 프레임 메모리(1004), 표시부(1005), 기록부(1006), 조작부(1007) 및 전원부(1008)는, 버스 라인(1009)을 통해서 서로 접속되어 있다.
광학부(1001)는, 피사체로부터의 입사광(상 광)을 도입해서 고체 촬상 장치(1002)의 촬상면 상에 결상한다. 고체 촬상 장치(1002)는, 광학부(1001)에 의해 촬상면 상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환해서 화소 신호로서 출력한다. 이 고체 촬상 장치(1002)로서, 도 1의 고체 촬상 장치(1), 즉, 화소 어레이부(3)의 각 화소(2)에, 광전 변환 소자로서의 포토다이오드(PD), 부유 확산 영역(FD), 및 전송 트랜지스터(TG)와, 전송 트랜지스터(TG) 이외의 1개의 화소 트랜지스터(Tr)로서, 리셋 트랜지스터(RST), 전환 트랜지스터(FDG), 증폭 트랜지스터(AMP), 또는 선택 트랜지스터(SEL)의 어느 것을 갖는 고체 촬상 장치를 사용할 수 있다.
표시부(1005)는, 예를 들어 LCD(Liquid Crystal Display)나 유기 EL(Electro Luminescence) 디스플레이 등의 박형 디스플레이로 구성되어, 고체 촬상 장치(1002)에서 촬상된 동화상 또는 정지 화상을 표시한다. 기록부(1006)는, 고체 촬상 장치(1002)에서 촬상된 동화상 또는 정지 화상을, 하드 디스크나 반도체 메모리 등의 기록 매체에 기록한다.
조작부(1007)는, 유저에 의한 조작 하에, 촬상 장치(1000)가 갖는 다양한 기능에 대해서 조작 지령을 발한다. 전원부(1008)는, DSP 회로(1003), 프레임 메모리(1004), 표시부(1005), 기록부(1006) 및 조작부(1007)의 동작 전원이 되는 각종 전원을, 이들 공급 대상에 대해서 적절하게 공급한다.
상술한 바와 같이, 고체 촬상 장치(1002)로서, 상술한 고체 촬상 장치(1)를 사용함으로써, 화소 트랜지스터를 크게 배치하여, 고해상도 및 고다이내믹 레인지를 실현할 수 있다. 따라서, 비디오 카메라나 디지털 스틸 카메라, 나아가 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치(1000)에서도, 촬상 화상의 고화질화를 도모할 수 있다.
<이미지 센서의 사용예>
도 63은 상술한 고체 촬상 장치(1)를 사용한 이미지 센서의 사용예를 도시하는 도면이다.
상술한 고체 촬상 장치(1)는, 이미지 센서로서, 예를 들어 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다.
·디지털 카메라나, 카메라 기능이 딸린 휴대 기기 등의, 감상용에 제공되는 화상을 촬영하는 장치
·자동 정지 등의 안전 운전이나, 운전자의 상태 인식 등을 위해서, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량 탑재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량간 등의 측거를 행하는 측거 센서 등의, 교통용에 제공되는 장치
·유저의 움직임을 촬영하여, 그 움직임에 따른 기기 조작을 행하기 위해서, TV나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용에 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 보안용에 제공되는 장치
·피부를 촬영하는 피부 측정기나, 두피를 촬영하는 마이크로스코프 등의, 미용용에 제공되는 장치
·스포츠 용도 등에 적합한 액션 카메라나 웨어러블 카메라 등의, 스포츠용에 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용에 제공되는 장치
<20. 이동체에의 응용예>
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 것의 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 64는 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통해서 접속된 복수의 전자 제어 유닛을 구비한다. 도 64에 나타낸 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라서 차량의 구동계에 관련된 장치의 동작을 제어한다. 예를 들어, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은, 각종 프로그램에 따라서 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들어, 보디계 제어 유닛(12020)은, 키리스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 혹은 헤드 램프, 백 램프, 브레이크 램프, 방향 지시등 또는 안개등 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 접수하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부 정보를 검출한다. 예를 들어, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들어 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목푯값을 연산하여, 구동계 제어 유닛(12010)에 대해서 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 혹은 충격 완화, 차간 거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대해서 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행 차 또는 대향 차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 방현을 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해서, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중 적어도 한쪽의 출력 신호를 송신한다. 도 64의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들어 온보드 디스플레이 및 헤드업 디스플레이의 적어도 하나를 포함하고 있어도 된다.
도 65는 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 65에서는, 차량(12100)은, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들어 차량(12100)의 프론트 노즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실내의 프론트 글래스의 상부 등의 위치에 마련된다. 프론트 노즈에 구비되는 촬상부(12101) 및 차실내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방 화상을 취득한다. 촬상부(12101 및 12105)에서 취득되는 전방의 화상은, 주로 선행 차량, 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 65에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 나타내져 있다. 촬상 범위(12111)는, 프론트 노즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들어, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방에서 본 부감 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 된다. 예를 들어, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자를 포함하는 스테레오 카메라이어도 되고, 위상차 검출용 화소를 갖는 촬상 소자이어도 된다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 동일한 방향으로 소정의 속도(예를 들어, 0km/h 이상)로 주행하는 입체물을 선행 차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행 차의 앞쪽으로 미리 확보해야 하는 차간 거리를 설정하여, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 기타 입체물로 분류해서 추출하여, 장애물의 자동 회피에 사용할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량(12100)의 주변 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고 마이크로컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때는, 오디오 스피커(12061)나 표시부(12062)를 통해서 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통해서 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라이어도 된다. 예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 수순과, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행해서 보행자인지 여부를 판별하는 수순에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해서 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 촬상부(12031)로서, 상술한 고체 촬상 장치(1)를 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함으로써, 고해상도 및 고다이내믹 레인지를 실현한 촬영 화상을 얻을 수 있거나, 거리 정보를 취득할 수 있다. 또한, 얻어진 촬영 화상이나 거리 정보를 사용하여, 드라이버의 피로를 경감하거나, 드라이버나 차량의 안전도를 높이는 것이 가능해진다.
상술한 예에서는, 제1 도전형을 P형, 제2 도전형을 N형으로 해서, 전자를 신호 전하로 한 고체 촬상 장치에 대해서 설명하였지만, 본 개시는 정공을 신호 전하로 하는 고체 촬상 장치에도 적용할 수 있다. 즉, 제1 도전형을 N형으로 하고, 제2 도전형을 P형으로 해서, 상술한 각 반도체 영역을 역의 도전형 반도체 영역으로 구성할 수 있다.
또한, 본 개시는, 가시광의 입사광량의 분포를 검지해서 화상으로서 촬상하는 고체 촬상 장치에의 적용에 한정되지 않고, 적외선이나 X선, 혹은 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치나, 광의의 의미로서, 압력이나 정전 용량 등, 다른 물리량의 분포를 검지해서 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 장치(물리량 분포 검지 장치) 전반에 대해서 적용 가능하다.
또한, 본 개시의 기술은, 고체 촬상 장치에 한정되지 않고, 다른 반도체 집적 회로를 갖는 반도체 장치 전반에 대해서 적용 가능하다.
본 개시의 실시 형태는, 상술한 실시 형태에 한정되는 것이 아니라, 본 개시의 기술 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
예를 들어, 상술한 복수의 실시 형태의 모두 또는 일부를 조합한 형태를 채용할 수 있다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시이며 한정되는 것이 아니고, 본 명세서에 기재된 것 이외의 효과가 있어도 된다.
또한, 본 개시의 기술은, 이하의 구성을 취할 수 있다.
(1) 광전 변환 소자와, 부유 확산 영역과, 전송 트랜지스터와, 전송 트랜지스터 이외의 1개의 화소 트랜지스터를 갖는 화소를 행렬상으로 2차원 배치한 화소 어레이부를 구비하고,
상기 1개의 화소 트랜지스터는, 리셋 트랜지스터, 전환 트랜지스터, 증폭 트랜지스터, 또는 선택 트랜지스터의 어느 것인
고체 촬상 장치.
(2) 상기 1개의 화소 트랜지스터로서 상기 리셋 트랜지스터를 갖는 상기 화소인 리셋 트랜지스터 화소와,
상기 1개의 화소 트랜지스터로서 상기 전환 트랜지스터를 갖는 상기 화소인 전환 트랜지스터 화소와,
상기 1개의 화소 트랜지스터로서 상기 증폭 트랜지스터를 갖는 상기 화소인 증폭 트랜지스터 화소와,
상기 1개의 화소 트랜지스터로서 상기 선택 트랜지스터를 갖는 상기 화소인 선택 트랜지스터 화소를 포함하는 4화소 이상으로 화소 유닛을 구성하고,
상기 화소 유닛은, 상기 전환 트랜지스터, 상기 증폭 트랜지스터, 상기 리셋 트랜지스터, 및 상기 선택 트랜지스터와, 각 화소의 상기 부유 확산 영역을 공유하는, 상기 (1)에 기재된 고체 촬상 장치.
(3) 상기 화소 유닛은, 1x4의 4화소로 구성되는, 상기 (2)에 기재된 고체 촬상 장치.
(4) 상기 화소 유닛은, 2x2의 4화소로 구성되는, 상기 (2)에 기재된 고체 촬상 장치.
(5) 상기 화소 유닛은, 4x2의 8화소로 구성되는, 상기 (2)에 기재된 고체 촬상 장치.
(6) 상기 화소 유닛을 구성하는 8화소는, 1개의 상기 전환 트랜지스터 화소, 1개의 상기 리셋 트랜지스터 화소, 3개의 상기 증폭 트랜지스터 화소, 및 3개의 상기 선택 트랜지스터 화소로 구성되는, 상기 (5)에 기재된 고체 촬상 장치.
(7) 상기 화소 어레이부는, 상기 전환 트랜지스터 화소끼리를 메탈 배선으로 전기적으로 접속한 복수의 상기 화소 유닛을 구비하는, 상기 (2) 내지 (6)의 어느 것에 기재된 고체 촬상 장치.
(8) 상기 리셋 트랜지스터 화소와 상기 전환 트랜지스터 화소는, 상기 화소 유닛 내에서 인접해서 배치되고,
상기 증폭 트랜지스터 화소와 상기 선택 트랜지스터 화소는, 상기 화소 유닛 내에서 인접해서 배치되는, 상기 (2) 내지 (7)의 어느 것에 기재된 고체 촬상 장치.
(9) 상기 리셋 트랜지스터 화소와 상기 전환 트랜지스터 화소는, 그 2화소의 중심선에 대해서 선 대칭으로 배치되고,
상기 증폭 트랜지스터 화소와 상기 선택 트랜지스터 화소는, 그 2화소의 중심선에 대해서 선 대칭으로 배치되는, 상기 (2) 내지 (8)의 어느 것에 기재된 고체 촬상 장치.
(10) 상기 화소의 상기 부유 확산 영역은, 상기 화소 트랜지스터보다 상기 중심선에 가까운 위치에 배치되고,
상기 화소의 상기 화소 트랜지스터는, 상기 중심선에 대해서 상기 부유 확산 영역보다 먼 위치에 배치되는, 상기 (9)에 기재된 고체 촬상 장치.
(11) 상기 화소의 상기 화소 트랜지스터는, 상기 부유 확산 영역보다 상기 중심선에 가까운 위치에 배치되고,
상기 화소의 상기 부유 확산 영역은, 상기 중심선에 대해서 상기 화소 트랜지스터보다 먼 위치에 배치되는, 상기 (9)에 기재된 고체 촬상 장치.
(12) 상기 리셋 트랜지스터 화소와 상기 전환 트랜지스터 화소의 2화소와, 상기 증폭 트랜지스터 화소와 상기 선택 트랜지스터 화소의 2화소는, 4화소의 중심선에 대해서 선 대칭으로 배치되는, 상기 (2) 내지 (11)의 어느 것에 기재된 고체 촬상 장치.
(13) 상기 증폭 트랜지스터 화소는, 1x4의 4화소로 구성되는 상기 화소 유닛의 내측의 2화소의 어느 쪽인가에 배치되는, 상기 (2) 내지 (12)의 어느 것에 기재된 고체 촬상 장치.
(14) 세로 방향으로 인접하는 2개의 상기 화소 유닛은, 2개의 상기 화소 유닛의 중심선에 대해서 선 대칭으로 배치되는, 상기 (2) 내지 (13)의 어느 것에 기재된 고체 촬상 장치.
(15) 가로 방향으로 인접하는 2개의 상기 화소 유닛은, 2개의 상기 화소 유닛의 중심선에 대해서 선 대칭으로 배치되는, 상기 (2) 내지 (14)의 어느 것에 기재된 고체 촬상 장치.
(16) 복수의 상기 화소 유닛은, 상기 화소 어레이부의 가로 방향으로 병진 대칭으로 배치되는, 상기 (2) 내지 (15)의 어느 것에 기재된 고체 촬상 장치.
(17) 복수의 상기 화소 유닛은, 상기 화소 어레이부의 세로 방향으로 병진 대칭으로 배치되는, 상기 (2) 내지 (16)의 어느 것에 기재된 고체 촬상 장치.
(18) 상기 1개의 화소 트랜지스터는, Fin형의 MOS 트랜지스터로 구성되는, 상기 (1) 내지 (17)의 어느 것에 기재된 고체 촬상 장치.
(19) 상기 화소는, 화소 영역의 외주부에 화소 분리부를 갖고,
상기 화소 분리부는, 평면으로 보아, 상기 전송 트랜지스터와 상기 1개의 화소 트랜지스터를 분리하는 소자 분리 영역에 포함되어 있는, 상기 (1) 내지 (18)의 어느 것에 기재된 고체 촬상 장치.
(20) 광전 변환 소자와, 부유 확산 영역과, 전송 트랜지스터와, 전송 트랜지스터 이외의 1개의 화소 트랜지스터를 갖는 화소를 행렬상으로 2차원 배치한 화소 어레이부를 구비하고,
상기 1개의 화소 트랜지스터는, 리셋 트랜지스터, 전환 트랜지스터, 증폭 트랜지스터, 또는 선택 트랜지스터의 어느 것인,
고체 촬상 장치
를 구비하는 전자 기기.
1: 고체 촬상 장치 2: 화소
PD: 포토다이오드 TG: 전송 트랜지스터
Tr: 화소 트랜지스터 FD: 부유 확산 영역
FDG: 전환 트랜지스터 RST: 리셋 트랜지스터
SEL: 선택 트랜지스터 subFD: 부가 용량
AMP: 증폭 트랜지스터 PU: 화소 유닛
OCL: 온 칩 렌즈 1M: 배선층
2M: 배선층 3: 화소 어레이부
12: 반도체 기판 21: 화소 분리부
22: 웰 콘택트부 23: 고농도 N형층
26: 액티브 영역 27: 소자 분리 영역
31: 평면부 32: 패임부
33: 게이트 전극 34: 게이트 전극
41, 421, 541: FD 링크 601, 602: 공유 배선
1000: 촬상 장치 1002: 고체 촬상 장치

Claims (20)

  1. 광전 변환 소자와, 부유 확산 영역과, 전송 트랜지스터와, 전송 트랜지스터 이외의 1개의 화소 트랜지스터를 갖는 화소를 행렬상으로 2차원 배치한 화소 어레이부를 구비하고,
    상기 1개의 화소 트랜지스터는, 리셋 트랜지스터, 전환 트랜지스터, 증폭 트랜지스터, 또는 선택 트랜지스터의 어느 것인,
    고체 촬상 장치.
  2. 제1항에 있어서, 상기 1개의 화소 트랜지스터로서 상기 리셋 트랜지스터를 갖는 상기 화소인 리셋 트랜지스터 화소와,
    상기 1개의 화소 트랜지스터로서 상기 전환 트랜지스터를 갖는 상기 화소인 전환 트랜지스터 화소와,
    상기 1개의 화소 트랜지스터로서 상기 증폭 트랜지스터를 갖는 상기 화소인 증폭 트랜지스터 화소와,
    상기 1개의 화소 트랜지스터로서 상기 선택 트랜지스터를 갖는 상기 화소인 선택 트랜지스터 화소를 포함하는 4화소 이상으로 화소 유닛을 구성하고,
    상기 화소 유닛은, 상기 전환 트랜지스터, 상기 증폭 트랜지스터, 상기 리셋 트랜지스터, 및 상기 선택 트랜지스터와, 각 화소의 상기 부유 확산 영역을 공유하는, 고체 촬상 장치.
  3. 제2항에 있어서, 상기 화소 유닛은, 1x4의 4화소로 구성되는, 고체 촬상 장치.
  4. 제2항에 있어서, 상기 화소 유닛은, 2x2의 4화소로 구성되는, 고체 촬상 장치.
  5. 제2항에 있어서, 상기 화소 유닛은, 4x2의 8화소로 구성되는, 고체 촬상 장치.
  6. 제5항에 있어서, 상기 화소 유닛을 구성하는 8화소는, 1개의 상기 전환 트랜지스터 화소, 1개의 상기 리셋 트랜지스터 화소, 3개의 상기 증폭 트랜지스터 화소, 및 3개의 상기 선택 트랜지스터 화소로 구성되는, 고체 촬상 장치.
  7. 제2항에 있어서, 상기 화소 어레이부는, 상기 전환 트랜지스터 화소끼리를 메탈 배선으로 전기적으로 접속한 복수의 상기 화소 유닛을 구비하는, 고체 촬상 장치.
  8. 제2항에 있어서, 상기 리셋 트랜지스터 화소와 상기 전환 트랜지스터 화소는, 상기 화소 유닛 내에서 인접해서 배치되고,
    상기 증폭 트랜지스터 화소와 상기 선택 트랜지스터 화소는, 상기 화소 유닛 내에서 인접해서 배치되는, 고체 촬상 장치.
  9. 제2항에 있어서, 상기 리셋 트랜지스터 화소와 상기 전환 트랜지스터 화소는, 그 2화소의 중심선에 대해서 선 대칭으로 배치되고,
    상기 증폭 트랜지스터 화소와 상기 선택 트랜지스터 화소는, 그 2화소의 중심선에 대해서 선 대칭으로 배치되는, 고체 촬상 장치.
  10. 제9항에 있어서, 상기 화소의 상기 부유 확산 영역은, 상기 화소 트랜지스터보다 상기 중심선에 가까운 위치에 배치되고,
    상기 화소의 상기 화소 트랜지스터는, 상기 중심선에 대해서 상기 부유 확산 영역보다 먼 위치에 배치되는, 고체 촬상 장치.
  11. 제9항에 있어서, 상기 화소의 상기 화소 트랜지스터는, 상기 부유 확산 영역보다 상기 중심선에 가까운 위치에 배치되고,
    상기 화소의 상기 부유 확산 영역은, 상기 중심선에 대해서 상기 화소 트랜지스터보다 먼 위치에 배치되는, 고체 촬상 장치.
  12. 제2항에 있어서, 상기 리셋 트랜지스터 화소와 상기 전환 트랜지스터 화소의 2화소와, 상기 증폭 트랜지스터 화소와 상기 선택 트랜지스터 화소의 2화소는, 4화소의 중심선에 대해서 선 대칭으로 배치되는, 고체 촬상 장치.
  13. 제2항에 있어서, 상기 증폭 트랜지스터 화소는, 1x4의 4화소로 구성되는 상기 화소 유닛의 내측의 2화소의 어느 쪽인가에 배치되는, 고체 촬상 장치.
  14. 제2항에 있어서, 세로 방향으로 인접하는 2개의 상기 화소 유닛은, 2개의 상기 화소 유닛의 중심선에 대해서 선 대칭으로 배치되는, 고체 촬상 장치.
  15. 제2항에 있어서, 가로 방향으로 인접하는 2개의 상기 화소 유닛은, 2개의 상기 화소 유닛의 중심선에 대해서 선 대칭으로 배치되는, 고체 촬상 장치.
  16. 제2항에 있어서, 복수의 상기 화소 유닛은, 상기 화소 어레이부의 가로 방향으로 병진 대칭으로 배치되는, 고체 촬상 장치.
  17. 제2항에 있어서, 복수의 상기 화소 유닛은, 상기 화소 어레이부의 세로 방향으로 병진 대칭으로 배치되는, 고체 촬상 장치.
  18. 제1항에 있어서, 상기 1개의 화소 트랜지스터는, Fin형의 MOS 트랜지스터로 구성되는, 고체 촬상 장치.
  19. 제1항에 있어서, 상기 화소는, 화소 영역의 외주부에 화소 분리부를 갖고,
    상기 화소 분리부는, 평면으로 보아, 상기 전송 트랜지스터와 상기 1개의 화소 트랜지스터를 분리하는 소자 분리 영역에 포함되어 있는, 고체 촬상 장치.
  20. 광전 변환 소자와, 부유 확산 영역과, 전송 트랜지스터와, 전송 트랜지스터 이외의 1개의 화소 트랜지스터를 갖는 화소를 행렬상으로 2차원 배치한 화소 어레이부를 구비하고,
    상기 1개의 화소 트랜지스터는, 리셋 트랜지스터, 전환 트랜지스터, 증폭 트랜지스터, 또는 선택 트랜지스터의 어느 것인,
    고체 촬상 장치
    를 구비하는 전자 기기.
KR1020247013254A 2021-09-30 2022-03-24 고체 촬상 장치 및 전자 기기 KR20240070605A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-160954 2021-09-30
JP2021160954 2021-09-30
PCT/JP2022/013974 WO2023053531A1 (ja) 2021-09-30 2022-03-24 固体撮像装置および電子機器

Publications (1)

Publication Number Publication Date
KR20240070605A true KR20240070605A (ko) 2024-05-21

Family

ID=85782190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247013254A KR20240070605A (ko) 2021-09-30 2022-03-24 고체 촬상 장치 및 전자 기기

Country Status (4)

Country Link
KR (1) KR20240070605A (ko)
CN (1) CN117999653A (ko)
TW (1) TW202333363A (ko)
WO (1) WO2023053531A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210136303A1 (en) 2019-11-04 2021-05-06 Samsung Electronics Co., Ltd. Image sensor including pixels mirror symmetric with each other

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020262643A1 (ko) * 2019-06-26 2020-12-30
JP7403993B2 (ja) * 2019-08-20 2023-12-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2021097241A (ja) * 2021-03-04 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2021101491A (ja) * 2021-03-31 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210136303A1 (en) 2019-11-04 2021-05-06 Samsung Electronics Co., Ltd. Image sensor including pixels mirror symmetric with each other

Also Published As

Publication number Publication date
WO2023053531A1 (ja) 2023-04-06
TW202333363A (zh) 2023-08-16
CN117999653A (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
JP7316764B2 (ja) 固体撮像装置、及び電子機器
US11336860B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus
US11798968B2 (en) Image pickup device and electronic apparatus
KR102611545B1 (ko) 촬상 장치 및 전자 기기
WO2018221443A1 (ja) 固体撮像装置、及び電子機器
CN110651469A (zh) 固态成像装置和电子设备
KR20230116082A (ko) 촬상 장치, 및 전자 기기
US11997400B2 (en) Imaging element and electronic apparatus
KR20240070605A (ko) 고체 촬상 장치 및 전자 기기
WO2021095285A1 (en) Imaging device
WO2024135307A1 (ja) 固体撮像装置
WO2022244328A1 (ja) 固体撮像装置および電子機器
WO2024095743A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
TWI837162B (zh) 固態攝像裝置及電子機器
WO2024024469A1 (ja) 光検出装置
US12003878B2 (en) Imaging device
WO2023080197A1 (ja) 撮像素子、電子機器
WO2023188977A1 (ja) 光検出装置及び電子機器
WO2023080000A1 (ja) 撮像素子、電子機器
WO2022269997A1 (ja) 固体撮像装置および電子機器
WO2022201898A1 (ja) 撮像素子および撮像装置
KR20240051127A (ko) 촬상 장치