KR20240051127A - 촬상 장치 - Google Patents

촬상 장치 Download PDF

Info

Publication number
KR20240051127A
KR20240051127A KR1020247005214A KR20247005214A KR20240051127A KR 20240051127 A KR20240051127 A KR 20240051127A KR 1020247005214 A KR1020247005214 A KR 1020247005214A KR 20247005214 A KR20247005214 A KR 20247005214A KR 20240051127 A KR20240051127 A KR 20240051127A
Authority
KR
South Korea
Prior art keywords
pixel
light
imaging device
transistors
receiving pixels
Prior art date
Application number
KR1020247005214A
Other languages
English (en)
Inventor
마사아키 야나기다
가즈히로 요네다
다케요시 고모토
교스케 이토
유스케 오타케
준지 모리
도시후미 와카노
다츠키 히나모토
신이치로 야기
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20240051127A publication Critical patent/KR20240051127A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Color Television Image Signal Generators (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 개시의 일 실시 형태의 촬상 장치는, 각각이, 서로 동일한 색의 컬러 필터를 포함하는 복수의 수광 화소를 갖고, 복수의 수광 화소는, 각각이 제1 방향으로 인접하는 2개의 수광 화소를 포함하는 복수의 제1 화소 페어로 구분된 복수의 화소 블록과, 복수의 제1 화소 페어에 대응하는 위치에 각각 마련된 복수의 렌즈와, 복수의 제1 화소 페어의 제1 방향으로 인접하는 2개의 수광 화소의 경계에 배치되고, 각각이 복수의 제1 화소 페어에 있어서 공유된 복수의 부유 확산층을 구비한다.

Description

촬상 장치
본 개시는 피사체를 촬상하는 촬상 장치에 관한 것이다.
촬상 장치에는, 예를 들어 오토 포커스를 실현하기 위해서 상면 위상차를 얻는 것이 있다. 예를 들어, 특허문헌 1에는 통상 화소와, 상면 위상차를 얻기 위한 위상차 검출 화소를 구비한 촬상 장치가 개시되어 있다.
국제공개 제2016/098640호
촬상 장치에서는, 촬상 화상의 화질이 높을 것이 요망되어 있어, 가일층의 화질의 향상이 기대되고 있다.
화질을 높일 수 있는 촬상 장치를 제공하는 것이 바람직하다.
본 개시의 일 실시 형태에 있어서의 촬상 장치는, 각각이, 서로 동일한 색의 컬러 필터를 포함하는 복수의 수광 화소를 갖고, 복수의 수광 화소는, 각각이 제1 방향으로 인접하는 2개의 수광 화소를 포함하는 복수의 제1 화소 페어로 구분된 복수의 화소 블록과, 복수의 제1 화소 페어에 대응하는 위치에 각각 마련된 복수의 렌즈와, 복수의 제1 화소 페어의 제1 방향으로 인접하는 2개의 수광 화소의 경계에 배치되고, 각각이 복수의 제1 화소 페어에 있어서 공유된 복수의 부유 확산층을 구비한 것이다.
본 개시의 일 실시 형태에 있어서의 촬상 장치에서는, 복수의 화소 블록 각각에 있어서, 서로 동일한 색의 컬러 필터를 포함하는 복수의 수광 화소가 마련된다. 이들 복수의 수광 화소는, 각각이 제1 방향으로 인접하는 2개의 수광 화소를 포함하는 복수의 제1 화소 페어로 구분되어 있다. 복수의 제1 화소 페어에 대응하는 위치에는, 복수의 렌즈가 각각 마련된다. 또한, 복수의 제1 화소 페어의 각각은, 제1 방향으로 인접하는 2개의 수광 화소의 경계에 배치된 복수의 부유 확산층을 공유한다. 이에 의해, 부유 확산층의 용량을 저감하고, 신호 전하를 신호 전압으로 변환하는 효율을 증가시켜서 랜덤 노이즈를 저감한다.
도 1은 본 개시의 일 실시 형태에 따른 촬상 장치의 일 구성예를 나타내는 블록도이다.
도 2는 도 1에 나타낸 화소 어레이의 일 구성예를 나타내는 설명도이다.
도 3은 도 2에 나타낸 수광 화소의 단면 구성의 일례를 나타내는 모식도이다.
도 4는 도 2에 나타낸 화소 블록의 일 구성예를 나타내는 회로도이다.
도 5는 도 2에 나타낸 다른 화소 블록의 일 구성예를 나타내는 회로도이다.
도 6은 도 2에 나타낸 수광 화소의 평면 배열의 일례를 나타내는 설명도이다.
도 7은 도 2에 나타낸 수광 화소의 평면 배열의 다른 예를 나타내는 모식도이다.
도 8은 도 2에 나타낸 화소 블록에 있어서의 화소 트랜지스터의 평면 배열의 일례를 나타내는 설명도이다.
도 9는 도 2에 나타낸 수광 화소에 있어서의 부유 확산층의 평면 배치의 일례를 나타내는 설명도이다.
도 10은 도 2에 나타낸 수광 화소에 있어서의 부유 확산층의 평면 배치의 다른 예를 나타내는 설명도이다.
도 11은 도 2에 나타낸 화소 블록에 있어서의 화소 트랜지스터의 평면 배열의 다른 예를 나타내는 설명도이다.
도 12는 도 2에 나타낸 화소 블록에 있어서의 화소 트랜지스터의 평면 배열의 다른 예를 나타내는 설명도이다.
도 13은 도 2에 나타낸 화소 블록에 있어서의 배선 레이아웃 예를 설명하는 평면도이다.
도 14는 도 2에 나타낸 화소 블록에 있어서의 배선 레이아웃 예를 설명하는 평면도이다.
도 15는 도 2에 나타낸 화소 블록에 있어서의 배선 레이아웃 예를 설명하는 평면도이다.
도 16은 도 2에 나타낸 화소 블록에 있어서의 배선 레이아웃 예를 설명하는 평면도이다.
도 17은 도 2에 나타낸 화소 블록에 있어서의 배선 레이아웃 예를 설명하는 평면도이다.
도 18은 도 2에 나타낸 화소 블록에 있어서의 배선 레이아웃 예를 설명하는 평면도이다.
도 19는 도 2에 나타낸 화소 블록에 있어서의 배선 레이아웃 예를 설명하는 평면도이다.
도 20은 도 1에 나타낸 판독부의 일 구성예를 나타내는 블록도이다.
도 21은 도 1에 나타낸 화상 신호의 일 구성예를 나타내는 설명도이다.
도 22는 도 1에 나타낸 촬상 장치에 있어서의 유효 화소수의 일례를 나타내는 설명도이다.
도 23은 도 1에 나타낸 촬상 장치에 있어서의 복수의 촬상 모드의 일 동작예를 나타내는 설명도이다.
도 24는 도 1에 나타낸 촬상 장치의 일 동작예를 나타내는 설명도이다.
도 25는 도 1에 나타낸 촬상 장치에 있어서의 판독 동작의 일례를 나타내는 타이밍 파형도이다.
도 26은 도 1에 나타낸 촬상 장치의 일 동작예를 나타내는 다른 설명도이다.
도 27은 도 1에 나타낸 촬상 장치의 일 동작예를 나타내는 다른 설명도이다.
도 28은 도 1에 나타낸 촬상 장치의 일 동작예를 나타내는 다른 설명도이다.
도 29는 도 1에 나타낸 촬상 장치의 일 동작예를 나타내는 다른 설명도이다.
도 30은 도 1에 나타낸 촬상 장치에 있어서의 리모자이크 처리의 일례를 나타내는 설명도이다.
도 31a는 도 30에 나타낸 리모자이크 처리의 일례를 나타내는 설명도이다.
도 31b는 도 30에 나타낸 리모자이크 처리의 일례를 나타내는 다른 설명도이다.
도 31c는 도 30에 나타낸 리모자이크 처리의 일례를 나타내는 다른 설명도이다.
도 32는 본 개시의 변형예 1에 관한 촬상 장치를 구성하는 화소 블록에 있어서의 화소 트랜지스터의 평면 배열의 일례를 나타내는 설명도이다.
도 33은 본 개시의 변형예 2에 관한 촬상 장치를 구성하는 화소 블록의 다른 구성예를 나타내는 설명도이다.
도 34는 실시 형태 등의 촬상 장치(A) 및 도 33에 나타낸 촬상 장치(B)에 있어서의 화소 트랜지스터 및 전원 전압의 배치예를 도시하는 도면이다.
도 35는 본 개시의 변형예 3에 관한 촬상 장치의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 36은 도 35에 나타낸 촬상 장치의 개략 구성의 일례를 도시하는 도면이다.
도 37a는 화소 트랜지스터로서 트랜지스터 FDG를 추가했을 때의 화소 블록의 구성의 일례를 나타내는 회로도이다.
도 37b는 화소 트랜지스터로서 트랜지스터 FDG를 추가했을 때의 화소 블록의 구성 다른 예를 나타내는 회로도이다.
도 37c는 화소 트랜지스터로서 트랜지스터 FDG를 추가했을 때의 다른 화소 블록의 구성의 일례를 나타내는 회로도이다.
도 37d는 화소 트랜지스터로서 트랜지스터 FDG를 추가했을 때의 다른 화소 블록의 구성 다른 예를 나타내는 회로도이다.
도 38은 본 개시의 변형예 5에 관한 화소 블록에 있어서의 배선 레이아웃 예를 설명하는 평면도이다.
도 39는 도 38에 나타낸 화소 블록의 구성을 나타내는 회로도이다.
도 40은 본 개시의 변형예 6에 관한 화소 블록에 있어서의 배선 레이아웃 예를 설명하는 평면도이다.
도 41은 도 40에 나타낸 화소 블록의 구성을 나타내는 회로도이다.
도 42는 본 개시의 변형예 8에 관한 화소 블록 구성을 나타내는 회로도이다.
도 43은 도 42에 나타낸 화소 블록의 타이밍차트도이다.
도 44는 본 개시의 변형예 9에 관한 촬상 장치를 구성 나타내는 회로도이다.
도 45는 본 개시의 변형예 10에 관한 화소 블록에 있어서의 배선 레이아웃 예를 설명하는 평면도이다.
도 46은 도 45에 나타낸 화소 블록의 구성을 나타내는 회로도이다.
도 47은 촬상 장치의 사용예를 나타내는 설명도이다.
도 48은 차량 제어 시스템의 개략적인 구성의 일례를 도시하는 블록도이다.
도 49는 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 도시하는 설명도이다.
이하, 본 개시의 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 실시 형태
2. 변형예
3. 촬상 장치의 사용예
4. 이동체에 대한 응용예
<1. 실시 형태>
[구성예]
도 1은 본 개시의 일 실시 형태에 따른 촬상 장치(촬상 장치(1))의 일 구성예를 나타낸 것이다. 촬상 장치(1)는 화소 어레이(11)와, 구동부(12)와, 참조 신호 생성부(13)와, 판독부(20)와, 신호 처리부(15)와, 촬상 제어부(18)를 구비하고 있다.
화소 어레이(11)는 매트릭스상으로 배치된 복수의 수광 화소 P를 갖고 있다. 수광 화소 P는 수광량에 따른 화소 전압 Vpix를 포함하는 신호 SIG를 생성하도록 구성된다.
도 2는 화소 어레이(11)에 있어서의 수광 화소 P의 배치의 일례를 나타낸 것이다. 도 3은 화소 어레이(11)의 개략 단면 구조의 일례를 나타낸 것이다. 또한, 도 3은 도 6에 나타낸 I-I'선에 대응하는 단면을 나타내고 있다. 화소 어레이(11)는 복수의 화소 블록(100)과, 복수의 렌즈(101)를 갖고 있다.
복수의 화소 블록(100)은 화소 블록(100R, 100Gr, 100Gb, 100B)을 포함하고 있다. 화소 어레이(11)에서는, 복수의 수광 화소 P는 4개의 화소 블록(100)(화소 블록(100R, 100Gr, 100Gb, 100B))이 최소 반복 단위(유닛 U)로서 배치된다.
화소 블록(100R)은, 예를 들어 적색(R)의 컬러 필터(131)를 포함하는, 예를 들어 8개의 수광 화소 P(수광 화소 PR)를 갖는다. 화소 블록(100Gr)은, 예를 들어 녹색(G)의 컬러 필터(131)를 포함하는, 예를 들어 10개의 수광 화소 P(수광 화소 PGr)를 갖는다. 화소 블록(100Gb)은, 예를 들어 녹색(G)의 컬러 필터(131)를 포함하는, 예를 들어 10개의 수광 화소 P(수광 화소 PGb)를 갖는다. 화소 블록(100B)은, 예를 들어 청색(B)의 컬러 필터(131)를 포함하는, 예를 들어 8개의 수광 화소 P(수광 화소 PB)를 갖는다. 도 2에서는, 컬러 필터의 색의 차이를, 망점을 사용해서 표현하고 있다. 화소 블록(100R)에 있어서의 수광 화소 PR의 배치 패턴 및 화소 블록(100B)에 있어서의 수광 화소 PB의 배치 패턴은, 서로 동일하고, 화소 블록(100Gr)에 있어서의 수광 화소 PGr의 배치 패턴 및 화소 블록(100Gb)에 있어서의 수광 화소 PGb의 배치 패턴은 서로 동일하다.
유닛 U에 있어서, 화소 블록(100R, 100Gr, 100Gb, 100B)은, 예를 들어 2행×2열로 배치된다. 구체적으로는, 서로 동일 배치 패턴을 갖는 화소 블록(100R) 및 화소 블록(100B)과, 화소 블록(100Gr) 및 화소 블록(100Gb)은, 서로 교차하는 대각선 상에 배치된다. 일례로서, 화소 블록(100Gr)은 좌측 상단에 배치되고, 화소 블록(100R)은 우측 상단에 배치되고, 화소 블록(100B)은 좌측 하단에 배치되고, 화소 블록(100Gb)은 우측 하단에 배치된다. 이와 같이, 화소 블록(100R, 100Gr, 100Gb, 100B)은 화소 블록(100)을 단위로서, 소위 베이어 배열에 의해 배열된다.
여기서, 수광 화소 P는, 본 개시에 있어서의 「수광 화소」의 일 구체예에 상당한다. 화소 페어(90A)는, 본 개시에 있어서의 「제1 화소 페어」의 일 구체예에 상당한다. 화소 블록(100)은, 본 개시에 있어서의 「화소 블록」의 일 구체예에 상당한다. 예를 들어, 화소 블록(100Gr) 및 화소 블록(100Gb)은, 본 개시에 있어서의 「제1 화소 블록」의 일 구체예에 상당한다. 예를 들어, 화소 블록(100R) 및 화소 블록(100B)은, 본 개시에 있어서의 「제2 화소 블록」의 일 구체예에 상당한다. 렌즈(101)는 본 개시에 있어서의 「렌즈」의 일 구체예에 상당한다.
도 3에 도시한 바와 같이, 화소 어레이(11)는, 예를 들어 반도체 기판(111)과, 수광부(112)와, 화소 분리부(113)와, 다층 배선층(121)와, 컬러 필터(131)와, 차광막(132)을 구비하고 있다.
반도체 기판(111)은 촬상 장치(1)가 형성되는 지지 기판이다. 반도체 기판(111)은 대향하는 한 쌍의 면(표면(111S1) 및 이면(111S2))을 갖는, 예를 들어 P형의 반도체 기판이다. 수광부(112)는 반도체 기판(111)의 기판 내에 있어서의, 복수의 수광 화소 P 각각에 대응하는 위치에 매립 형성된 반도체 영역이며, 예를 들어 N형의 불순물이 도핑됨으로써 포토다이오드(PD)가 형성된다. 화소 분리부(113)는 반도체 기판(111)의 기판 내에 있어서의, XY 평면에 있어서 인접하는 복수의 수광 화소 P의 경계에 마련되고, 예를 들어 산화막 등의 절연 재료를 사용해서 구성되는 DTI(Deep Trench Isolation)이다.
다층 배선층(121)은 화소 어레이(11)의 광 입사측 S와는 반대 면인 반도체 기판(111)의 표면(111S1) 상에 마련된다. 다층 배선층(121)은, 예를 들어 복수의 배선층(122 내지 127) 및 층간 절연층(128)을 포함하고 있다. 복수의 배선층(122 내지 127)은 반도체 기판(111)의 이면(111S2)측부터 차례로 마련된다. 복수의 배선층(122 내지 127)에는, 예를 들어 반도체 기판(111)의 표면(111S1)에 마련되는 복수의 트랜지스터와, 구동부(12) 및 판독부(20)을 접속하는, 예를 들어 후술하는 제어선 TRGL 등의 복수의 배선이 마련된다.
컬러 필터(131)는 화소 어레이(11)의 광 입사측 S인 반도체 기판(111)의 이면(111S2) 상에 마련된다. 차광막(132)는, 반도체 기판(111)의 이면(111S2)에 있어서, X축 방향으로 인접하는 2개의 수광 화소 P(이하, 화소 페어(90A)라고도 칭한다)을 둘러싸도록 마련된다.
복수의 렌즈(101)는, 소위 온 칩 렌즈이며, 화소 어레이(11)의 광 입사측 S에 있어서의 컬러 필터(131) 상에 마련된다. 렌즈(101)는 X축 방향으로 인접하는 2개의 수광 화소 P(화소 페어(90A))의 상부에 마련된다. 화소 블록(100R)의 8개의 수광 화소 P의 상부에는 4개의 렌즈(101)가 마련된다. 화소 블록(100Gr)의 10개의 수광 화소 P의 상부에는 5개의 렌즈(101)가 마련된다. 화소 블록(100Gb)의 10개의 수광 화소 P의 상부에는 5개의 렌즈(101)가 마련된다. 화소 블록(100B)의 8개의 수광 화소 P의 상부에는 4개의 렌즈(101)가 마련된다. 렌즈(101)는 X축 방향 및 Y축 방향에 있어서 병설된다. Y축 방향으로 배열되는 렌즈(101)는 X축 방향에 있어서, 1개의 수광 화소 P의 분만큼 어긋나게 배치된다. 환언하면, Y축 방향으로 배열되는 화소 페어(90A)는, X축 방향에 있어서, 1개의 수광 화소 P의 분만큼 어긋나게 배치된다.
이 구성에 의해, 1개의 렌즈(101)에 대응하는 화소 페어(90A)에 있어서의 2개의 수광 화소 P에서는, 상이 서로 어긋난다. 촬상 장치(1)는 복수의 화소 페어(90A)에 의해 검출된 소위 상면 위상차에 기초하여 위상차 데이터 DF를 생성한다. 예를 들어, 촬상 장치(1)를 탑재한 카메라에서는, 이 위상차 데이터 DF에 기초하여 디포커스양을 결정하고, 이 디포커스양에 기초하여, 촬영 렌즈의 위치를 이동시킨다. 이와 같이 해서, 카메라에서는, 오토 포커스를 실현할 수 있게 되어 있다.
도 4는 화소 블록(100Gr)의 일 구성예를 나타낸 것이다. 도 5는 화소 블록(100R)의 일 구성예를 나타낸 것이다.
화소 어레이(11)는 복수의 제어선 TRGL과, 복수의 제어선 RSTL과, 복수의 제어선 SELL과, 복수의 신호선 VSL을 갖고 있다. 제어선 TRGL은 본 개시에 있어서의 「제어선」의 일 구체예에 대응한다. 제어선 TRGL은, 예를 들어 X축 방향(예를 들어, 도 16 내지 도 18 참조)으로 연신하고, 일단부가 구동부(12)에 접속된다. 이 제어선 TRGL에는, 구동부(12)에 의해 제어 신호 STRG가 공급된다. 제어선 RSTL은, 예를 들어 X축 방향(예를 들어, 도 16 참조)으로 연신하고, 일단부가 구동부(12)에 접속된다. 이 제어선 RSTL에는, 구동부(12)에 의해 제어 신호 SRST가 공급된다. 제어선 SELL은, 예를 들어 X축 방향(예를 들어, 도 16 참조)으로 연신하고, 일단부가 구동부(12)에 접속된다. 이 제어선 SELL에는, 구동부(12)에 의해 제어 신호 SSEL이 공급된다. 신호선 VSL은, 예를 들어 Y축 방향(예를 들어, 도 19 참조)으로 연신하고, 일단부가 판독부(20)에 접속된다. 이 신호선 VSL은, 수광 화소 P가 생성한 신호 SIG를 판독부(20)에 전달한다.
화소 블록(100Gr)(도 4)은, 예를 들어 10개의 포토다이오드와, 10개의 트랜지스터 TRG와, 5개의 부유 확산층(FD)과, 화소 트랜지스터로서 각각 1개의 트랜지스터 RST, AMP, SEL을 갖고 있다. 10개의 포토다이오드 및 10개의 트랜지스터 TRG는, 화소 블록(100Gr)에 포함되는 10개의 수광 화소 PGr에 각각 대응한다. 5개의 부유 확산층의 각각은, 화소 페어(90A)마다 1개씩 배치된다. 환언하면, 5개의 부유 확산층의 각각은, 화소 페어(90A)를 구성하는 X축 방향으로 인접하는 2개의 수광 화소 P에 의해 공유된다. 트랜지스터 TRG, RST, AMP, SEL은, 이 예에서는 N형의 MOS(Metal Oxide Semiconductor) 트랜지스터이다. 5개의 부유 확산층 및 트랜지스터 TRG, RST, AMP, SEL은, 각각 반도체 기판(111)의 표면(111S1)에 마련된다.
포토다이오드는 수광량에 따른 양의 전하를 생성하고, 생성한 전하를 내부에 축적하는 광전 변환 소자이다. 포토다이오드의 애노드는 접지되고, 캐소드는 트랜지스터 TRG의 소스에 접속된다.
트랜지스터 TRG는, 포토다이오드에 의해 생성된 전하를 부유 확산층으로 전송한다. 트랜지스터 TRG의 게이트는 제어선 TRGL에 접속되고, 소스는 포토다이오드의 캐소드에 접속되고, 드레인은 부유 확산층에 접속된다. 10개의 트랜지스터 TRG의 게이트는 10개의 제어선 TRGL(이 예에서는, 제어선 TRGL1 내지 TRGL6, TRGL9 내지 TRGL12) 중의 서로 다른 제어선 TRGL에 접속된다.
부유 확산층은 포토다이오드로부터 트랜지스터 TRG를 통해 전송된 전하를 축적하도록 구성된다. 부유 확산층은, 예를 들어 반도체 기판의 표면에 형성된 확산층을 사용해서 구성된다.
트랜지스터 RST의 게이트는 제어선 RSTL에 접속되고, 드레인에는 전원 전압 VDD가 공급되고, 소스는 부유 확산층에 접속된다.
트랜지스터 AMP의 게이트는 부유 확산층에 접속되고, 드레인에는 전원 전압 VDD가 공급되고, 소스는 트랜지스터 SEL의 드레인에 접속된다.
트랜지스터 SEL의 게이트는 제어선 SELL에 접속되고, 드레인은 트랜지스터 AMP의 소스에 접속되고, 소스는 신호선 VSL에 접속된다.
여기서, 트랜지스터 TRG는, 본 개시에 있어서의 「제1 트랜지스터」의 일 구체예에 대응한다. 부유 확산층은 본 개시의 「부유 확산층」의 일 구체예에 대응한다. 트랜지스터 RST, AMP, SEL을 포함하는 화소 트랜지스터는, 본 개시의 「제2 트랜지스터」의 일 구체예에 대응한다.
이 구성에 의해, 수광 화소 P에서는, 예를 들어 제어 신호 STRG, SRST에 기초하여 트랜지스터 TRG, RST가 온 상태가 됨으로써, 포토다이오드에 축적된 전하가 배출된다. 그리고, 이들 트랜지스터 TRG, RST가 오프 상태가 됨으로써, 노광 기간 T가 개시되어, 포토다이오드에, 수광량에 따른 양의 전하가 축적된다. 그리고, 노광 기간 T가 종료된 후에, 수광 화소 P는, 리셋 전압 Vreset 및 화소 전압 Vpix를 포함하는 신호 SIG를, 신호선 VSL에 출력한다. 구체적으로는, 먼저, 제어 신호 SSEL에 기초하여 트랜지스터 SEL이 온 상태가 됨으로써, 수광 화소 P가 신호선 VSL과 전기적으로 접속된다. 이에 의해, 트랜지스터 AMP는, 판독부(20)의 정전류원(21)(후술)에 접속되고, 소위 소스 팔로워로서 동작한다. 그리고, 수광 화소 P는, 후술하는 바와 같이, 트랜지스터 RST가 온 상태가 됨으로써 부유 확산층의 전압이 리셋된 후의 P상(Pre-charge상) 기간 TP에 있어서, 그때의 부유 확산층의 전압에 따른 전압을 리셋 전압 Vreset로서 출력한다. 또한, 수광 화소 P는 트랜지스터 TRG가 온 상태가 됨으로써 포토다이오드로부터 부유 확산층에 전하가 전송된 후의 D상(Data상) 기간 TD에 있어서, 그때의 부유 확산층의 전압에 따른 전압을 화소 전압 Vpix로서 출력한다. 화소 전압 Vpix와 리셋 전압 Vreset의 전압 차는, 노광 기간 T에 있어서의 수광 화소 P의 수광량에 대응한다. 이와 같이 해서, 수광 화소 P는, 이들 리셋 전압 Vreset 및 화소 전압 Vpix를 포함하는 신호 SIG를, 신호선 VSL에 출력하도록 되어 있다.
화소 블록(100R)(도 5)은 8개의 포토다이오드와, 8개의 트랜지스터 TRG와, 4개의 부유 확산층과, 화소 트랜지스터로서 각각 1개의 트랜지스터 RST, AMP, SEL을 갖고 있다. 8개의 포토다이오드 및 8개의 트랜지스터 TRG는 화소 블록(100R)에 포함되는 8개의 수광 화소 PR에 각각 대응하고 있다. 8개의 트랜지스터 TRG의 게이트는, 8개의 제어선 TRGL(이 예에서는, 제어선 TRGL1, TRGL2, TRGL5 내지 TRGL10) 중의 서로 다른 제어선 TRGL에 접속된다. 4개의 부유 확산층의 각각은, 화소 블록(100Gr)과 마찬가지로, 화소 페어(90A)마다 1개씩 배치되고, 화소 페어(90A)를 구성하는 X축 방향으로 인접하는 2개의 수광 화소 P에 의해 공유된다. 4개의 부유 확산층 및 트랜지스터 TRG, RST, AMP, SEL은, 각각 반도체 기판(111)의 표면(111S1)에 마련된다.
화소 블록(100B)은 화소 블록(100R)(도 5)와 마찬가지로, 8개의 포토다이오드와, 8개의 트랜지스터 TRG와, 4개의 부유 확산층과, 화소 트랜지스터로서 각각 1개의 트랜지스터 RST, AMP, SEL을 갖고 있다. 8개의 포토다이오드 및 8개의 트랜지스터 TRG는, 화소 블록(100B)에 포함되는 8개의 수광 화소 PB에 각각 대응하고 있다. 8개의 트랜지스터 TRG의 게이트는, 8개의 제어선 TRGL 중 서로 다른 제어선 TRGL에 접속된다. 4개의 부유 확산층의 각각은, 화소 블록(100Gr)과 마찬가지로, 화소 페어(90A)마다 1개씩 배치되고, 화소 페어(90A)를 구성하는 X축 방향으로 인접하는 2개의 수광 화소 P에 의해 공유된다. 4개의 부유 확산층 및 트랜지스터 TRG, RST, AMP, SEL은, 각각 반도체 기판(111)의 표면(111S1)에 마련된다.
화소 블록(100Gb)은 화소 블록(100Gr)(도 4)과 마찬가지로, 10개의 포토다이오드와, 10개의 트랜지스터 TRG와, 5개의 부유 확산층과, 화소 트랜지스터로서 각각 1개의 트랜지스터 RST, AMP, SEL을 갖고 있다. 10개의 포토다이오드 및 10개의 트랜지스터 TRG는 화소 블록(100Gb)에 포함되는 10개의 수광 화소 PGb에 각각 대응하고 있다. 10개의 트랜지스터 TRG의 게이트는 10개의 제어선 TRGL 중 서로 다른 제어선 TRGL에 접속된다. 5개의 부유 확산층의 각각은, 화소 페어(90A)마다 1개씩 배치되고, 화소 페어(90A)를 구성하는 X축 방향으로 인접하는 2개의 수광 화소 P에 의해 공유된다. 5개의 부유 확산층 및 트랜지스터 TRG, RST, AMP, SEL은, 각각 반도체 기판(111)의 표면(111S1)에 마련된다.
도 6은 화소 블록(100R, 100Gr, 100Gb, 100B)을 구성하는 복수의 수광 화소 P 각각에 있어서의 평면 구성의 일례를 나타낸 것이다.
상기한 바와 같이 화소 블록(100R, 100Gr, 100Gb, 100B) 각각에 마련된 5개 또는 4개의 부유 확산층은, 화소 페어(90A)를 구성하는 X축 방향으로 인접하는 2개의 수광 화소 P에 의해 공유된다. 구체적으로는, 도 6에 도시한 바와 같이, 부유 확산층은 화소 페어(90A)를 구성하는 X축 방향으로 인접하는 2개의 수광 화소 P의 경계에 배치된다.
화소 블록(100R, 100Gr, 100Gb, 100B) 각각에 마련된 10개 또는 8개의 트랜지스터 TRG는, 각 화소 블록(100R, 100Gr, 100Gb, 100B)을 구성하는 10개 또는 8개의 수광 화소 P의 각각에 1개씩 마련된다. 예를 들어, 각 수광 화소 P에 마련된 트랜지스터 TRG의 게이트는, 도 6에 도시한 바와 같이, 화소 페어(90A)마다, X축 방향으로 인접하는 2개의 수광 화소 P의 경계에 배치된 부유 확산층을 사이로 해서 X축 방향을 따라 대향 배치된다. 또한, 화소 페어(90A)마다에 마련된 1개의 부유 확산층 및 대향 배치된 2개의 트랜지스터 TRG의 게이트는, 각각 예를 들어 도 6에 도시한 바와 같이, 각 화소 페어(90A)에 있어서 Y축 방향으로 대향하는 한 쌍의 변의 한쪽(예를 들어, 지면 하방의 변)측에 치우쳐서 배치된다.
또한, 화소 페어(90A)마다에 마련된 1개의 부유 확산층 및 대향 배치된 2개의 트랜지스터 TRG의 게이트의 위치는 이것에 한정되지 않는다. 화소 페어(90A)마다에 마련된 1개의 부유 확산층 및 대향 배치된 2개의 트랜지스터 TRG의 게이트는, 예를 들어 도 7에 도시한 바와 같이, 1줄 건너서 Y축 방향으로 대향하는 한 쌍의 변의 한쪽(예를 들어, 지면 하방의 변)과 다른 쪽(예를 들어, 지면 하방의 변)측에 치우쳐서 배치되도록 해도 된다.
또한, 화소 블록(100R, 100Gr, 100Gb, 100B)을 구성하는 복수의 수광 화소 P는, 예를 들어 도 6에 도시한 바와 같이, Y축 방향으로 인접하는 2개의 수광 화소 P를 화소 페어(90B)로서 Y축 방향으로 주기적으로 배치된다. 또한, X축 방향으로 인접하는 2개의 수광 화소 P를 화소 페어(90B)는, 예를 들어 도 6에 도시한 바와 같이, 서로 거울상 구조를 갖는다.
도 8은 화소 블록(100R, 100Gr, 100Gb, 100B)마다 마련된 화소 트랜지스터의 평면 배열의 일례를 나타낸 것이다.
화소 트랜지스터는 트랜지스터 RST, AMP, SEL을 포함하고 있고, 화소 블록(100R, 100Gr, 100Gb, 100B)마다 1개씩 마련된다. 환언하면, 화소 블록(100R, 100Gr, 100Gb, 100B)로 이루어지는 유닛 U는 12개의 화소 트랜지스터(RST-R, RST-Gr, RST-Gb, RST-B, AMP-R, AMP-Gr, AMP-Gb, AMP-B, SEL-R, SEL-Gr, SEL-Gb, SEL-B)를 갖는다.
또한, 각 화소 트랜지스터의 부호 말미에 붙인 R, Gr, Gb, B는, 그들이 마련되는 화소 블록(100R, 100Gr, 100Gb, 100B)에 대응한다. 화소 블록(100R, 100Gr, 100Gb, 100B) 각각에 마련된 각 화소 트랜지스터를 서로 구별할 필요가 없는 경우에는, 말미의 R, Gr, Gb, B를 생략한다.
12개의 화소 트랜지스터는, 예를 들어 4개씩 3개의 그룹(예를 들어, [RST-Gr, RST-B/RST-R/RST-Gb]/[AMP-Gr/SEL-Gr/SEL-R/AMP-R]/[AMP-B/SEL-B/SEL-Gb/AMP-Gb])으로 나누어서 마련된다. 각 그룹의 4개의 화소 트랜지스터는, 예를 들어 X축 방향을 따라 병설된다. 예를 들어, 도 7에 도시한 바와 같이, 화소 페어(90A)마다에 마련된 1개의 부유 확산층 및 대향 배치된 2개의 트랜지스터 TRG의 게이트를 1줄 건너서 Y축 방향으로 대향하는 한 쌍의 변의 한쪽(예를 들어, 지면 하방의 변)과 다른 쪽(예를 들어, 지면 하방의 변)측에 치우쳐서 배치하는 경우에는, 예를 들어 도 8에 도시한 바와 같이, Y축 방향으로 인접하는 2개의 수광 화소 P의 경계에 각 그룹의 4개의 화소 트랜지스터를 병설한다. 이와 같이 Y축 방향으로 인접하는 2개의 수광 화소 P의 경계에 각 그룹의 4개의 화소 트랜지스터는, Y축 방향으로 인접하는 2개의 수광 화소 P 사이에 서로 공유된다. 이에 의해, 면적 효율이 향상된다. 또한, 각 그룹의 4개의 화소 트랜지스터는 X축 방향 및 Y축 방향 각각에 주기적으로 배치되어 있고, X축 방향의 주기는 Y축 방향의 주기보다 크고, 예를 들어 2배가 되고 있다.
X축 방향을 따라 병설되는 복수의 화소 트랜지스터의, 평면으로 보았을 때에 있어서 상하 및 병설되는 복수의 화소 트랜지스터 사이에는, 각각 소자 분리부(115, 116)가 마련된다. 소자 분리부(115)는 트랜지스터 TRG, RST, AMP, SEL의 소스/드레인을 구성하는 반도체 기판(111)의 표면(111S1)에 마련된 N형의 불순물이 확산된 확산 영역(114)과, 수광부(112)를 전기적으로 분리하는 것이다. 소자 분리부(116)는 병설되는 복수의 화소 트랜지스터 사이를 적절히 전기적으로 분리하는 것이다. 소자 분리부(115, 116)는, 각각 예를 들어 절연층을 사용해서 형성된 STI(Shallow Trench Isolation) 또는 불순물층으로서 반도체 기판(111)의 표면(111S1)에 마련된다.
소자 분리부(115)를 STI로 구성하는 경우에는, 부유 확산층은, 예를 들어 도 9에 도시한 바와 같이, X축 방향을 따라 대향 배치된 트랜지스터 TRG의 각각의 게이트의 중심을 통과하는 선분에 대하여 소자 분리부(115)에 치우쳐서 형성하고, 예를 들어 소자 분리부에 접촉시킨다. STI 피닝을 취하기 위한 P형 확산층을 굳이 주입하지 않는 것으로, P형 확산층과 부유 확산층(N형 확산층) 사이에 발생하는 PN 접합의 전계가 없어지고, 부유 확산층의 흰점이 억제된다. 또한, STI 피닝을 취하지 않는 것으로 STI로부터 암전류가 발생하지만, 이 암전류의 심부로의 패스를 차단하고, 부유 확산층측으로 흐르도록 포텐셜 설계를 연구하는 것으로, 발생한 암전류를 부유 확산층에 축적한다. 부유 확산층에 축적된 암전류는 신호 전하를 읽어낼 때의 상관 이중 샘플링(CDS) 동작으로 제거할 수 있다. 부유 확산층 상에 마련되는 콘택트(부유 확산층 콘택트)도, 부유 확산층과 마찬가지로, 축방향을 따라 대향 배치된 트랜지스터 TRG의 각각의 게이트의 중심을 통과하는 선분에 대하여 소자 분리부(115)에 치우쳐서 형성된다.
소자 분리부(115)를 불순물층으로 구성하는 경우에는, 부유 확산층은, 예를 들어 도 10에 도시한 바와 같이, X축 방향을 따라 대향 배치된 트랜지스터 TRG의 각각의 게이트의 중심을 통과하는 선분에 대하여 소자 분리부(115)로부터 멀어지도록 배치된다. 이에 의해, 소자 분리부(115)와 부유 확산층 사이에 발생하는 전계를 완화하고, 부유 확산층의 흰점화가 억제된다. 부유 확산층 상에 마련되는 콘택트(부유 확산층 콘택트)도, 부유 확산층과 마찬가지로, X축 방향을 따라 대향 배치된 트랜지스터 TRG의 각각의 게이트의 중심을 통과하는 선분에 대하여 소자 분리부(115)로부터 멀어지도록 형성된다.
또한, 포토다이오드와 화소 트랜지스터의 분리를 위한 소자 분리부(115)는, 불순물층을 사용해서 형성하는 것이 바람직하다. 이에 의해, P형 이온의 도우즈양을 적게 할 수 있기 때문에, STI로서 형성한 경우와 비교하여, 부유 확산층의 흰점화를 보다 억제할 수 있다. 또한, 인접하는 수광 화소 P의 화소 트랜지스터간의 소자 분리부(116)는 STI로 형성하는 것이 바람직하다. 이에 의해, 분리에 필요한 스페이스를 삭감할 수 있기 때문에, 화소 트랜지스터의 채널 길이나 게이트 폭을 확대할 수 있다.
각 화소 블록(100R, 100Gr, 100Gb, 100B)마다 병설되는 화소 트랜지스터 사이에는, 반도체 기판(111)에 대하여 고정 전하를 인가하기 위한 웰 콘택트 영역 WellCon이 마련되도록 해도 된다. 이에 의해, 수광부(112)의 바로 아래에 배치하는 경우(도 3의 하측)와 비교하여, 수광부(112) 주변의 표면 전계를 저감할 수 있다. 웰 콘택트 영역 WellCon은, 본 개시의 「기판 콘택트」의 일 구체예에 상당하는 것이다. 또한, 확산 영역(114)은, 예를 들어 도 11에 도시한 바와 같이, 병설되는 화소 트랜지스터 사이에 공유화해도 된다. 이에 의해, 화소 트랜지스터의 형성 면적을 삭감할 수 있다. 또한, 변환 효율을 전환하기 위해서 트랜지스터 FDG를 더 마련하도록 해도 된다. 그 때에는, 예를 들어 도 12에 도시한 바와 같이, 화소 블록(100Gr, 100Gb)에서는 트랜지스터 AMP, SEL과 트랜지스터 RST, FDG를 서로 다른 행에 배치하고, 화소 블록(100R, 100B)에서는 트랜지스터 AMP, SEL, RST, FDG를 같은 행에 배치한다. 이에 의해, 트랜지스터 RST, FDG의 제어선 RSTL, FDGL을 X축 방향으로 병설되는 화소 블록(100R)과 화소 블록(100Gr), 화소 블록(100Gb)과 화소 블록(100B)에서 공유할 수 있게 되어, 제어 배선의 개수를 저감시킬 수 있다. 또한, 트랜지스터 FDG는 트랜지스터 RST, AMP, SEL과 마찬가지로, 본 개시의 「제2 트랜지스터」의 일 구체예에 상당한다. 또한, 도 12에 나타낸 각 화소 트랜지스터의 배치는 일례이며, 이것에 한정되는 것은 아니다. 예를 들어, 도 12에서는 화소 블록(100R, 100B)에 트랜지스터 SEL, AMP, RST, FDG를 배치하고, 화소 블록(100Gr, 100Gb)에 트랜지스터 RST, FDG를 배치한 예를 나타냈지만, 화소 블록(100Gr, 100Gb)에 트랜지스터 SEL, AMP, RST, FDG를 배치하고, 화소 블록(100R, 100B)에 트랜지스터 RST, FDG를 배치하도록 해도 된다.
또한, 본 실시 형태에서는, 유닛 U에 마련된 복수의 부유 확산층, 복수의 트랜지스터 TRG의 게이트, 화소 블록(100R, 100Gr, 100Gb, 100B)마다 마련된 복수의 화소 트랜지스터(트랜지스터 RST, AMP, SEL, FDG) 및 각종 배선(복수의 접속 배선 FDL, 복수의 제어선 TRGL, RSTL, SELL, 복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)은, 각각 유닛 U의 중심에 대하여 점대칭으로 배치된다.
도 13은 반도체 기판(111)의 표면(111S1)에 마련되는 복수의 부유 확산층, 복수의 트랜지스터 TRG의 게이트, 화소 블록(100R, 100Gr, 100Gb, 100B)마다 마련된 복수의 화소 트랜지스터(트랜지스터 RST, AMP, SEL, FDG)를 화소 블록(100R, 100Gr, 100Gb, 100B)의 외형과 함께 나타낸 것이다. 도 14는, 예를 들어 배선층(122)에 마련된 각종 배선(복수의 FD의 접속 배선 FDL, 복수의 제어선 TRGL, RSTL, SELL, FDGL, 복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)을 화소 블록(100R, 100Gr, 100Gb, 100B)의 외형과 함께 나타낸 것이다. 도 15는, 예를 들어 배선층(123)에 마련된 각종 배선(복수의 SubFD의 접속 배선 SubFDL, 복수의 제어선 TRGL, RSTL, SELL, FDGL, 복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)을 화소 블록(100R, 100Gr, 100Gb, 100B)의 외형과 함께 나타낸 것이다. 도 16은, 예를 들어 배선층(124)에 마련된 각종 배선(복수의 제어선 TRGL, RSTL, SELL, 복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)을 화소 블록(100R, 100Gr, 100Gb, 100B)의 외형과 함께 나타낸 것이다. 도 17은, 예를 들어 배선층(125)에 마련된 각종 배선(복수의 제어선 TRGL, FDGL, 복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)을 화소 블록(100R, 100Gr, 100Gb, 100B)의 외형과 함께 나타낸 것이다. 도 18은, 예를 들어 배선층(126)에 마련된 각종 배선(복수의 제어선 TRGL, FDGL, 복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)을 화소 블록(100R, 100Gr, 100Gb, 100B)의 외형과 함께 나타낸 것이다. 도 19는, 예를 들어 배선층(127)에 마련된 각종 배선(복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)을 화소 블록(100R, 100Gr, 100Gb, 100B)의 외형과 함께 나타낸 것이다. 반도체 기판(111)의 표면(111S1)에 마련된 복수의 부유 확산층, 복수의 트랜지스터 TRG의 게이트, 화소 블록(100R, 100Gr, 100Gb, 100B)마다 마련된 복수의 화소 트랜지스터(트랜지스터 RST, AMP, SEL, FDG) 및 각 배선층(122 내지 127)에 각각 마련된 각종 배선(복수의 접속 배선 FDL, 복수의 제어선 TRGL, RSTL, SELL, FDGL, 복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)은, 각각 유닛 U의 중심(도면 중 별표)에 대하여 점대칭으로 배치된다.
이에 의해, 서로 동일한 수광 화소 P의 배치 패턴을 갖는 화소 블록(100Gr)과 화소 블록(100Gb) 및 화소 블록 R과 화소 블록 B의 변환 효율이 동등해진다. 따라서, 후단 처리에서의 보정 회로를 간략화할 수 있다. 또한, 용량 특성도 동등하게 되기 때문에, 특성의 변동을 저감할 수 있다.
각 화소 블록(100R, 100Gr, 100Gb, 100B)에 있어서 4개 또는 5개의 부유 확산층과 트랜지스터 AMP의 게이트를 접속하는 접속 배선 FDL을 포함하는 배선층(122)에서는, 예를 들어 도 14에 도시한 바와 같이, 복수의 제어선 TRGL이 접속 배선 FDL에 따르도록 마련된다. 이에 의해, 접속 배선 FDL과 제어선 TRGL의 커플링이 향상함과 함께, 접속 배선 FDL과 기타의 복수의 제어선 RSTL, SELL, FDGL 및 복수의 신호선 VSL의 커플링이 억제된다. 따라서, 제어선 TRGL에 의한 전송 보조 효과가 향상된다.
구동부(12)(도 1)는 촬상 제어부(18)로부터의 지시에 기초하여, 화소 어레이(11)에 있어서의 복수의 수광 화소 P를 구동하도록 구성된다. 구체적으로는, 구동부(12)는 화소 어레이(11)에 있어서의 복수의 제어선 TRGL에 복수의 제어 신호 STRG을 각각 공급하고, 복수의 제어선 RSTL에 복수의 제어 신호 SRST를 각각 공급하고, 복수의 제어선 SELL에 복수의 제어 신호 SSEL을 각각 공급함으로써, 화소 어레이(11)에 있어서의 복수의 수광 화소 P를 구동하도록 되어 있다.
참조 신호 생성부(13)는 촬상 제어부(18)로부터의 지시에 기초하여, 참조 신호 RAMP를 생성하도록 구성된다. 참조 신호 RAMP는 판독부(20)가 AD 변환을 행하는 기간(P상 기간 TP 및 D상 기간 TD)에 있어서, 시간의 경과에 따라서 전압 레벨이 서서히 변화하는, 소위 램프 파형을 갖는다. 참조 신호 생성부(13)는, 이러한 참조 신호 RAMP를 판독부(20)에 공급하도록 되어 있다.
판독부(20)는 촬상 제어부(18)로부터의 지시에 기초하여, 화소 어레이(11)로부터 신호선 VSL을 통해 공급된 신호 SIG에 기초하여 AD 변환을 행함으로써, 화상 신호 Spic0을 생성하도록 구성된다.
도 20은 판독부(20)의 일 구성예를 나타낸 것이다. 또한, 도 20에는, 판독부(20)에 더하여, 참조 신호 생성부(13), 신호 처리부(15) 및 촬상 제어부(18)도 그리고 있다. 판독부(20)는 복수의 정전류원(21)과, 복수의 AD(Analog to Digital) 변환부 ADC와, 전송 제어부(27)를 갖고 있다. 복수의 정전류원(21) 및 복수의 AD 변환부 ADC는, 복수의 신호선 VSL에 대응해서 각각 마련된다. 이하에, 어떤 1개의 신호선 VSL에 대응하는 정전류원(21) 및 AD 변환부 ADC에 대해서 설명한다.
정전류원(21)은 대응하는 신호선 VSL에 소정의 전류를 흘리도록 구성된다. 정전류원(21)의 일단부는, 대응하는 신호선 VSL에 접속되고, 타단부는 접지된다.
AD 변환부 ADC는 대응하는 신호선 VSL에 있어서의 신호 SIG에 기초하여 AD 변환을 행하도록 구성된다. AD 변환부 ADC는 용량 소자(22, 23)와, 비교 회로(24)와, 카운터(25)와, 래치(26)를 갖고 있다.
용량 소자(22)의 일단부는 신호선 VSL에 접속됨과 함께 신호 SIG가 공급되고, 타단부는 비교 회로(24)에 접속된다. 용량 소자(23)의 일단부에는 참조 신호 생성부(13)로부터 공급된 참조 신호 RAMP가 공급되고, 타단부는 비교 회로(24)에 접속된다.
비교 회로(24)는 수광 화소 P로부터 신호선 VSL 및 용량 소자(22)를 통해 공급된 신호 SIG 및 참조 신호 생성부(13)로부터 용량 소자(23)을 통해 공급된 참조 신호 RAMP에 기초하여, 비교 동작을 행함으로써 신호 CP를 생성하도록 구성된다. 비교 회로(24)는, 촬상 제어부(18)로부터 공급된 제어 신호 AZ에 기초하여, 용량 소자(22, 23)의 전압을 설정함으로써 동작점을 설정한다. 그리고 그 후에, 비교 회로(24)는, P상 기간 TP에 있어서, 신호 SIG에 포함되는 리셋 전압 Vreset와, 참조 신호 RAMP의 전압을 비교하는 비교 동작을 행하여, D상 기간 TD에 있어서, 신호 SIG에 포함되는 화소 전압 Vpix와, 참조 신호 RAMP의 전압을 비교하는 비교 동작을 행하도록 되어 있다.
카운터(25)는 비교 회로(24)로부터 공급된 신호 CP에 기초하여, 촬상 제어부(18)로부터 공급된 클럭 신호 CLK의 펄스를 카운트하는 카운트 동작을 행하도록 구성된다. 구체적으로는, 카운터(25)는 P상 기간 TP에 있어서, 신호 CP가 천이할 때까지 클럭 신호 CLK의 펄스를 카운트함으로써 카운트값 CNTP를 생성하고, 이 카운트값 CNTP를, 복수의 비트를 갖는 디지털 코드로서 출력한다. 또한, 카운터(25)는 D상 기간 TD에 있어서, 신호 CP가 천이할 때까지 클럭 신호 CLK의 펄스를 카운트함으로써 카운트값 CNTD를 생성하고, 이 카운트값 CNTD를, 복수의 비트를 갖는 디지털 코드로서 출력하도록 되어 있다.
래치(26)는 카운터(25)로부터 공급된 디지털 코드를 일시적으로 보유함과 함께, 전송 제어부(27)로부터의 지시에 기초하여, 그 디지털 코드를 버스 배선 BUS에 출력하도록 구성된다.
전송 제어부(27)는 촬상 제어부(18)로부터 공급된 제어 신호 CTL에 기초하여, 복수의 AD 변환부 ADC의 래치(26)가 디지털 코드를 버스 배선 BUS에 순차 출력 시키도록 제어하도록 구성된다. 판독부(20)는 이 버스 배선 BUS를 사용하여, 복수의 AD 변환부 ADC으로부터 공급된 복수의 디지털 코드를, 화상 신호 Spic0으로서, 신호 처리부(15)에 순차 전송하도록 되어 있다.
신호 처리부(15)(도 1)는 화상 신호 Spic0 및 촬상 제어부(18)로부터의 지시에 기초하여, 소정의 신호 처리를 행함으로써 화상 신호 Spic를 생성하도록 구성된다. 신호 처리부(15)는 화상 데이터 생성부(16)와, 위상차 데이터 생성부(17)를 갖고 있다. 화상 데이터 생성부(16)는, 화상 신호 Spic0에 기초하여, 소정의 화상 처리를 행함으로써, 촬상 화상을 나타내는 화상 데이터 DP를 생성하도록 구성된다. 위상차 데이터 생성부(17)는 화상 신호 Spic0에 기초하여, 소정의 화상 처리를 행함으로써, 상면 위상차를 나타내는 위상차 데이터 DF를 생성하도록 구성된다. 신호 처리부(15)는, 화상 데이터 생성부(16)에 의해 생성된 화상 데이터 DP 및 위상차 데이터 생성부(17)에 의해 생성된 위상차 데이터 DF를 포함하는 화상 신호 Spic를 생성한다.
도 21은 화상 신호 Spic의 일례를 나타낸 것이다. 신호 처리부(15)는, 예를 들어 복수행분의 수광 화소 P에 관한 화상 데이터 DP와, 복수행분의 수광 화소 P에 관한 위상차 데이터 DF를 교호로 배치함으로써, 화상 신호 Spic를 생성한다. 그리고, 신호 처리부(15)는 이러한 화상 신호 Spic를 출력하도록 되어 있다.
촬상 제어부(18)는 구동부(12), 참조 신호 생성부(13), 판독부(20) 및 신호 처리부(15)에 제어 신호를 공급하고, 이들 회로의 동작을 제어함으로써, 촬상 장치(1)의 동작을 제어하도록 구성된다. 촬상 제어부(18)에는, 외부로부터 제어 신호 Sctl이 공급된다. 이 제어 신호 Sctl은, 예를 들어 소위 전자 줌의 줌 배율에 관한 정보를 포함한다. 촬상 제어부(18)는 제어 신호 Sctl에 기초하여, 촬상 장치(1)의 동작을 제어하도록 되어 있다.
[동작 및 작용]
계속해서, 본 실시 형태의 촬상 장치(1)의 동작 및 작용에 대해서 설명한다.
(전체 동작 개요)
먼저, 도 1 및 도 20을 참조하여, 촬상 장치(1)의 전체 동작 개요를 설명한다. 구동부(12)는 촬상 제어부(18)로부터의 지시에 기초하여, 화소 어레이(11)에 있어서의 복수의 수광 화소 P를 순차 구동한다. 참조 신호 생성부(13)는, 촬상 제어부(18)로부터의 지시에 기초하여, 참조 신호 RAMP를 생성한다. 수광 화소 P는, P상 기간 TP에 있어서, 리셋 전압 Vreset를 신호 SIG로서 출력하고, D상 기간 TD에 있어서, 수광량에 따른 화소 전압 Vpix를 신호 SIG로서 출력한다. 판독부(20)는 화소 어레이(11)로부터 신호선 VSL을 통해 공급된 신호 SIG 및 촬상 제어부(18)로부터의 지시에 기초하여, 화상 신호 Spic0을 생성한다. 신호 처리부(15)에 있어서, 화상 데이터 생성부(16)는, 화상 신호 Spic0에 기초하여, 소정의 화상 처리를 행함으로써, 촬상 화상을 나타내는 화상 데이터 DP를 생성하고, 위상차 데이터 생성부(17)는, 화상 신호 Spic0에 기초하여, 소정의 화상 처리를 행함으로써, 상면 위상차를 나타내는 위상차 데이터 DF를 생성한다. 그리고, 신호 처리부(15)는, 화상 데이터 DP 및 위상차 데이터 DF를 포함하는 화상 신호 Spic를 생성한다. 촬상 제어부(18)는, 구동부(12), 참조 신호 생성부(13), 판독부(20) 및 신호 처리부(15)에 제어 신호를 공급하고, 이들 회로의 동작을 제어함으로써, 촬상 장치(1)의 동작을 제어한다.
(상세 동작)
촬상 제어부(18)는 전자 줌의 줌 배율에 관한 정보를 포함하는 제어 신호 Sctl에 기초하여, 촬상 장치(1)의 동작을 제어한다. 이하에, 촬상 장치(1)에 있어서의 줌 동작에 대해서 설명한다.
도 22는 줌 배율을 1배에서 10배까지 변화시킨 경우에 있어서의, 촬상 화상에 관한 수광 화소 P의 수(유효 화소수)의 일례를 나타낸 것이다. 도 22에 있어서, 실선은, 촬상 장치(1)의 유효 화소수를 나타내고 있다. 도 23은, 촬상 장치(1)에 있어서의 줌 동작의 일례를 나타낸 것이고, (A)는 줌 배율이 1배인 경우에 있어서의 동작을 나타내고, (B)는 줌 배율이 2배인 경우에 있어서의 동작을 나타내고, (C)는 줌 배율이 3배인 경우에 있어서의 동작을 나타낸다.
촬상 장치(1)는 3개의 촬상 모드 M(촬상 모드 MA, MB, MC)을 갖고 있다. 촬상 제어부(18)는 제어 신호 Sctl에 포함되는 줌 배율에 관한 정보에 기초하여, 3개의 촬상 모드 MA 내지 MC 중 1개를 선택한다. 구체적으로는, 촬상 제어부(18)는, 도 22에 있어서 나타낸 바와 같이, 줌 배율이 2 미만인 경우에는 촬상 모드 MA를 선택하고, 줌 배율이 2 이상 3 미만인 경우에는 촬상 모드 MB를 선택하고, 줌 배율이 3 이상인 경우에는 촬상 모드 MC를 선택한다.
촬상 모드 MA에서는, 도 23의 (A)에 도시한 바와 같이, 촬상 장치(1)는 복수의 단위 유닛 U 각각에 있어서, 4개의 화소값 V(화소값 VR, VGr, VGb, VB)를 얻는다. 구체적인 동작에 대해서는, 후술한다. 이와 같이, 촬상 장치(1)는 36개의 수광 화소 P에 대하여 4개의 비율로, 화소값 V를 생성함으로써, 화상 데이터 DP를 생성한다. 화소 어레이(11)에 있어서의 수광 화소 P의 수가 108[Mpix]인 경우에는, 12[Mpix]분의 화소값 V가 산출된다. 이에 의해, 도 22에 도시한 바와 같이, 유효 화소수는, 12[Mpix]가 된다.
도 22에 도시한 바와 같이, 이 촬상 모드 MA에 있어서, 줌 배율을 1로부터 증가시키면, 배율에 따라, 유효 화소수가 저하되어 간다. 그리고, 줌 배율이 2가 되면, 촬상 모드 M은 촬상 모드 MB가 된다.
촬상 모드 MB에서는, 도 23의 (B)에 도시한 바와 같이, 촬상 장치(1)는 복수의 단위 유닛 U 각각에 있어서, 16개의 화소값 V를 얻는다. 구체적인 동작에 대해서는, 후술한다. 이와 같이, 촬상 장치(1)는 36개의 수광 화소 P에 대하여 16개의 비율로, 화소값 V를 생성함으로써, 화상 데이터 DP를 생성한다. 화소 어레이(11)에 있어서의 수광 화소 P의 수가 108[Mpix]인 경우에는, 48[Mpix]분의 화소값 V가 산출된다. 실제로는, 줌 배율이 2배이므로, 도 23의 (B)에 도시한 바와 같이 촬상 범위가 1/4로 좁아지기 때문에, 유효 화소수는 12[Mpix](=48[Mpix]/4)가 된다.
도 22에 도시한 바와 같이, 이 촬상 모드 MB에 있어서, 줌 배율을 2로부터 증가시키면, 배율에 따라, 유효 화소수가 저하되어 간다. 그리고, 줌 배율이 3이 되면, 촬상 모드 M은 촬상 모드 MC가 된다.
촬상 모드 MC에서는, 도 23의 (C)에 도시한 바와 같이, 촬상 장치(1)는 복수의 단위 유닛 U 각각에 있어서, 36개의 화소값 V를 얻는다. 구체적인 동작에 대해서는 후술한다. 이와 같이, 촬상 장치(1)는 36개의 수광 화소 P에 대하여 36개의 비율로, 화소값 V를 생성함으로써, 화상 데이터 DP를 생성한다. 화소 어레이(11)에 있어서의 수광 화소 P의 수가 108[Mpix]인 경우에는, 108[Mpix]의 촬상 화상을 얻을 수 있다. 실제로는, 줌 배율이 3배이므로, 도 23의 (C)에 도시한 바와 같이 촬상 범위가 1/9로 좁아지기 때문에, 유효 화소수는 12[Mpix](=108[Mpix]/9)이 된다.
이와 같이, 촬상 장치(1)에서는, 3개의 촬상 모드 M을 마련하도록 했으므로, 줌 배율을 변경한 경우에 있어서의, 촬상 화상의 화질 변화를 저감할 수 있다. 즉, 예를 들어 촬상 모드 MB를 생략하고 2개의 촬상 모드 MA, MC를 마련하고, 줌 배율이 2배 미만인 경우에 촬상 모드 MA를 선택함과 함께, 줌 배율이 2배 이상인 경우에 촬상 모드 MC를 선택한 경우에는, 도 22에 있어서 파선으로 나타낸 것과 같이, 유효 화소수가 크게 변화한다. 즉, 이 예에서는, 줌 배율이 2배인 경우에는, 촬상 모드 MC가 선택되고, 유효 화소수는 27[Mpix](=108[Mpix]/4)이다. 따라서, 줌 배율이 예를 들어 1.9배인 경우에 있어서의 유효 화소수와, 줌 배율이 2배인 경우에 있어서의 유효 화소수에 큰 차가 발생하므로, 줌 배율이 2배 전후에 있어서, 촬상 화상의 화질이 크게 변화할 가능성이 있다. 한편, 촬상 장치(1)에서는, 3개의 촬상 모드 M을 마련하도록 했으므로, 줌 배율을 변경한 경우에 있어서의, 유효 화소수의 변화를 저감할 수 있으므로, 촬상 화상의 화질 변화를 억제할 수 있다.
(촬상 모드 MA)
도 24는 촬상 모드 MA에 있어서의 촬상 장치(1)의 일 동작예를 나타낸 것이다. 도 24에 있어서, "○"로 나타낸 수광 화소 P는, 판독 동작의 대상이 되는 수광 화소 P를 나타낸다.
먼저, 촬상 장치(1)는 도 24의 (A)에 도시한 바와 같이, 복수의 화소 블록(100) 각각에 있어서, 렌즈(101)가 마련된 화소 페어(90A)에 있어서의 좌측의 수광 화소 P의 수광량에 따른 화소값 V를 산출함으로써, 화상 데이터 DT1을 생성한다. 구체적으로는, 촬상 장치(1)는 화소 블록(100Gr)의 10개의 수광 화소 PGr 중, 5개의 화소 페어(90A)에 있어서의 좌측에 배치된 5개의 수광 화소 PGr을 판독 동작의 대상으로 함으로써, 이 5개의 수광 화소 PGr의 무게 중심 위치에 있어서의 화소값 VGr1을 산출한다. 또한, 촬상 장치(1)는 화소 블록(100R)의 8개의 수광 화소 PR 중, 4개의 화소 페어(90A)에 있어서의 좌측에 배치된 4개의 수광 화소 PR을 판독 동작의 대상으로 함으로써, 이 4개의 수광 화소 PR의 무게 중심 위치에 있어서의 화소값 VR1을 산출한다. 촬상 장치(1)는 화소 블록(100B)의 8개의 수광 화소 PB 중, 4개의 화소 페어(90A)에 있어서의 좌측에 배치된 4개의 수광 화소 PB를 판독 동작의 대상으로 함으로써, 이 4개의 수광 화소 PB의 무게 중심 위치에 있어서의 화소값 VB1을 산출한다. 촬상 장치(1)는 화소 블록(100Gb)의 10개의 수광 화소 PGb 중, 5개의 화소 페어(90A)에 있어서의 좌측에 배치된 5개의 수광 화소 PGb를 판독 동작의 대상으로 함으로써, 이 5개의 수광 화소 PGb의 무게 중심 위치에 있어서의 화소값 VGb1을 산출한다. 이와 같이 해서, 촬상 장치(1)는 화소값 VGr1, VR1, VB1, VGb1을 포함하는 화상 데이터 DT1(도 24의 (A))을 생성한다.
이어서, 촬상 장치(1)는 도 24의 (B)에 도시한 바와 같이, 복수의 화소 블록(100) 각각에 있어서, 모든 수광 화소 P의 수광량에 따른 화소값 V를 산출함으로써, 화상 데이터 DT2를 생성한다. 구체적으로는, 촬상 장치(1)는 화소 블록(100Gr)의 10개의 수광 화소 PGr을 판독 동작의 대상으로 함으로써, 이 10개의 수광 화소 PGr의 무게 중심 위치에 있어서의 화소값 VGr2를 산출한다. 또한, 촬상 장치(1)는 화소 블록(100R)의 8개의 수광 화소 PR을 판독 동작의 대상으로 함으로써, 이 8개의 수광 화소 PR의 무게 중심 위치에 있어서의 화소값 VR2를 산출한다. 촬상 장치(1)는 화소 블록(100B)의 8개의 수광 화소 PB를 판독 동작의 대상으로 함으로써, 이 8개의 수광 화소 PB의 무게 중심 위치에 있어서의 화소값 VB2를 산출한다. 촬상 장치(1)는 화소 블록(100Gb)의 10개의 수광 화소 PGb를 판독 동작의 대상으로 함으로써, 이 10개의 수광 화소 PGb의 무게 중심 위치에 있어서의 화소값 VGb2를 산출한다. 이와 같이 해서, 촬상 장치(1)는 화소값 VGr2, VR2, VB2, VGb2를 포함하는 화상 데이터 DT2(도 24의 (B))를 생성한다.
이하에, 있는 화소 블록(100Gr)에 착안하여, 이 화소 블록(100Gr)에 있어서의 10개의 수광 화소 PGr에 대한 판독 동작에 대해서 설명한다.
도 25는 판독 동작의 일례를 나타낸 것이고, (A)는 제어 신호 SSEL의 파형을 나타내고, (B)는 제어 신호 SRST의 파형을 나타내고, (C)는 화소 페어(90A)에 있어서의 좌측에 배치된 수광 화소 PGr에 공급되는 제어 신호 STRG(제어 신호 STRGL)의 파형을 나타내고, (D)는 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 PGr에 공급되는 제어 신호 STRG(제어 신호 STRGR)의 파형을 나타내고, (E)는 제어 신호 AZ의 파형을 나타내고, (F)는 참조 신호 RAMP의 파형을 나타내고, (G)는 신호 SIG의 파형을 나타내고, (H)는 신호 CP의 파형을 나타낸다. 도 25의 (F), (G)에서는, 참조 신호 RAMP 및 신호 SIG의 파형을, 동일한 전압축을 사용해서 나타내고 있다. 또한, 이 설명에서는, 도 25의 (F)에 나타낸 참조 신호 RAMP의 파형은, 용량 소자(23)을 통해 비교 회로(24)의 입력 단자에 공급된 전압의 파형이며, 도 25의 (G)에 나타낸 신호 SIG의 파형은, 용량 소자(22)를 통해 비교 회로(24)의 입력 단자에 공급된 전압의 파형이다.
먼저, 타이밍 t11에 있어서, 수평 기간 H가 개시된다. 이에 의해, 구동부(12)는, 제어 신호 SSEL의 전압을 저레벨로부터 고레벨로 변화시킨다(도 25의 (A)). 이에 의해, 화소 블록(100Gr)에서는, 트랜지스터 SEL이 온 상태가 되고, 화소 블록(100Gr)이 신호선 VSL과 전기적으로 접속된다. 또한, 이 타이밍 t11에 있어서, 구동부(12)는, 제어 신호 SRST의 전압을 저레벨로부터 고레벨로 변화시킨다(도 25의 (B)). 이에 의해, 화소 블록(100Gr)에서는, 트랜지스터 RST가 온 상태가 되고, 부유 확산층의 전압이 전원 전압 VDD로 설정된다(리셋 동작). 그리고, 화소 블록(100Gr)은, 이때의 부유 확산층의 전압에 대응하는 전압을 출력한다. 또한, 이 타이밍 t11에 있어서, 촬상 제어부(18)는, 제어 신호 AZ의 전압을 저레벨로부터 고레벨로 변화시킨다(도 25의 (E)). 이에 의해, AD 변환부 ADC의 비교 회로(24)는 용량 소자(22, 23)의 전압을 설정함으로써 동작점을 설정한다. 이와 같이 해서, 신호 SIG의 전압이 리셋 전압 Vreset으로 설정되고, 참조 신호 RAMP의 전압이, 신호 SIG의 전압(리셋 전압 Vreset)과 같은 전압으로 설정된다(도 25의 (F), (G)).
그리고, 타이밍 t11로부터 소정의 시간이 경과한 타이밍에 있어서, 구동부(12)는, 제어 신호 SRST의 전압을 고레벨로부터 저레벨로 변화시킨다(도 25의 (B)). 이에 의해, 화소 블록(100Gr)에 있어서, 트랜지스터 RST는 오프 상태가 되고, 리셋 동작은 종료된다.
이어서, 타이밍 t12에 있어서, 촬상 제어부(18)는, 제어 신호 AZ의 전압을 고레벨로부터 저레벨로 변화시킨다(도 25의 (E)). 이에 의해, 비교 회로(24)는, 동작점의 설정을 종료한다.
또한, 이 타이밍 t12에 있어서, 참조 신호 생성부(13)는 참조 신호 RAMP의 전압을 전압 V1로 한다(도 25의 (F)). 이에 의해, 참조 신호 RAMP의 전압이 신호 SIG의 전압보다 높아지므로, 비교 회로(24)는 신호 CP의 전압을 저레벨로부터 고레벨로 변화시킨다(도 25의 (H)).
그리고, 타이밍 t13 내지 t15의 기간(P상 기간 TP)에 있어서, AD 변환부 ADC는 신호 SIG에 기초하여 AD 변환을 행한다. 구체적으로는, 먼저, 타이밍 t13에 있어서, 참조 신호 생성부(13)는, 참조 신호 RAMP의 전압을 전압 V1로부터 소정의 변화 정도로 저하시키기 시작한다(도 25의 (F)). 또한, 이 타이밍 t13에 있어서, 촬상 제어부(18)는 클럭 신호 CLK의 생성을 개시한다. AD 변환부 ADC의 카운터(25)는 카운트 동작을 행함으로써, 이 클럭 신호 CLK의 펄스를 카운트한다.
그리고, 타이밍 t14에 있어서, 참조 신호 RAMP의 전압이 신호 SIG의 전압(리셋 전압 Vreset)을 하회한다(도 25의 (F), (G)). 이에 의해, AD 변환부 ADC의 비교 회로(24)는 신호 CP의 전압을 고레벨로부터 저레벨로 변화시킨다(도 25의 (H)). AD 변환부 ADC의 카운터(25)는 이 신호 CP의 천이에 기초하여, 카운트 동작을 정지한다. 이때의 카운터(25)의 카운트값(카운트값 CNTP)은 리셋 전압 Vreset에 따른 값이다. 래치(26)는 이 카운트값 CNTP를 보유한다. 그리고, 카운터(25)는 카운트값을 리셋한다.
이어서, 타이밍 t15에 있어서, 촬상 제어부(18)는 P상 기간 TP의 종료에 수반하여, 클럭 신호 CLK의 생성을 정지한다. 또한, 참조 신호 생성부(13)는 이 타이밍 t15에 있어서, 참조 신호 RAMP의 전압의 변화를 정지시킨다(도 25의 (F)). 그리고, 이 타이밍 t15 이후의 기간에 있어서, 판독부(20)는 래치(26)에 보유된 카운트값 CNTP를, 화상 신호 Spic0으로서, 신호 처리부(15)에 공급한다.
이어서, 타이밍 t16에 있어서, 촬상 제어부(18)는 참조 신호 RAMP의 전압을 전압 V1로 설정한다(도 25의 (F)). 이에 의해, 참조 신호 RAMP의 전압이 신호 SIG의 전압(리셋 전압 Vreset)보다 높아지므로, 비교 회로(24)는 신호 CP의 전압을 저레벨로부터 고레벨로 변화시킨다(도 25의 (H)).
이어서, 타이밍 t17에 있어서, 구동부(12)는 제어 신호 STRGL의 전압을 저레벨로부터 고레벨로 변화시킨다(도 25의 (C)). 이에 의해, 화소 페어(90A)에 있어서의 좌측에 배치된 5개의 수광 화소 PGr에서는, 트랜지스터 TRG가 온 상태가 되고, 포토다이오드에서 발생한 전하가 부유 확산층으로 전송된다(전하 전송 동작). 그리고, 화소 블록(100Gr)은 이때의 부유 확산층의 전압에 대응하는 전압을 출력한다. 이와 같이 해서, 신호 SIG의 전압이 화소 전압 Vpix1이 된다(도 25의 (G)).
그리고, 이 타이밍 t17로부터 소정의 시간이 경과한 타이밍에 있어서, 구동부(12)는 제어 신호 STRGL의 전압을 고레벨로부터 저레벨로 변화시킨다(도 25의 (C)). 이에 의해, 화소 페어(90A)의 좌측에 배치된 5개의 수광 화소 PGr에 있어서, 트랜지스터 TRG는 오프 상태가 되고, 전하 전송 동작은 종료된다.
그리고, 타이밍 t18 내지 t20의 기간(D상 기간 TD1)에 있어서, AD 변환부 ADC는 신호 SIG에 기초하여 AD 변환을 행한다. 구체적으로는, 먼저, 타이밍 t18에 있어서, 참조 신호 생성부(13)는, 참조 신호 RAMP의 전압을 전압 V1로부터 소정의 변화 정도로 저하시키기 시작한다(도 25의 (F)). 또한, 이 타이밍 t18에 있어서, 촬상 제어부(18)는, 클럭 신호 CLK의 생성을 개시한다. AD 변환부 ADC의 카운터(25)는 카운트 동작을 행함으로써, 이 클럭 신호 CLK의 펄스를 카운트한다.
그리고, 타이밍 t19에 있어서, 참조 신호 RAMP의 전압이 신호 SIG의 전압(화소 전압 Vpix1)을 하회한다(도 25의 (F), (G)). 이에 의해, AD 변환부 ADC의 비교 회로(24)는 신호 CP의 전압을 고레벨로부터 저레벨로 변화시킨다(도 25의 (H)). AD 변환부 ADC의 카운터(25)는 이 신호 CP의 천이에 기초하여, 카운트 동작을 정지한다. 이때의 카운터(25)의 카운트값(카운트값 CNTD1)은 화소 전압 Vpix1에 따른 값이다. 래치(26)는 이 카운트값 CNTD1을 보유한다. 그리고, 카운터(25)는 카운트값을 리셋한다.
이어서, 타이밍 t20에 있어서, 촬상 제어부(18)는 D상 기간 TD1의 종료에 수반하여, 클럭 신호 CLK의 생성을 정지한다. 또한, 참조 신호 생성부(13)는 이 타이밍 t20에 있어서, 참조 신호 RAMP의 전압의 변화를 정지시킨다(도 25의 (F)). 그리고, 이 타이밍 t20 이후의 기간에 있어서, 판독부(20)는 래치(26)에 보유된 카운트값 CNTD1을, 화상 신호 Spic0으로서, 신호 처리부(15)에 공급한다.
이어서, 타이밍 t21에 있어서, 촬상 제어부(18)는, 참조 신호 RAMP의 전압을 전압 V1로 설정한다(도 25의 (F)). 이에 의해, 참조 신호 RAMP의 전압이 신호 SIG의 전압(화소 전압 Vpix1)보다 높아지므로, 비교 회로(24)는, 신호 CP의 전압을 저레벨로부터 고레벨로 변화시킨다(도 25의 (H)).
이어서, 타이밍 t22에 있어서, 구동부(12)는 제어 신호 STRGL, STRGR의 전압을 저레벨로부터 고레벨로 각각 변화시킨다(도 25의 (C), (D)). 이에 의해, 화소 블록(100Gr)에 있어서의 10개의 수광 화소 PGr에서는, 트랜지스터 TRG가 온 상태가 되고, 포토다이오드에서 발생한 전하가 부유 확산층으로 전송된다(전하 전송 동작). 그리고, 화소 블록(100Gr)은, 이때의 부유 확산층의 전압에 대응하는 전압을 출력한다. 이와 같이 해서, 신호 SIG의 전압이 화소 전압 Vpix2가 된다(도 25의 (G)).
그리고, 이 타이밍 t22로부터 소정의 시간이 경과한 타이밍에 있어서, 구동부(12)는 제어 신호 STRGL, STRGR의 전압을 고레벨로부터 저레벨로 각각 변화시킨다(도 25의 (C), (D)). 이에 의해, 10개의 수광 화소 PGr에 있어서, 트랜지스터 TRG는 오프 상태가 되고, 전하 전송 동작은 종료된다.
그리고, 타이밍 t23 내지 t25의 기간(D상 기간 TD2)에 있어서, AD 변환부 ADC는, 신호 SIG에 기초하여 AD 변환을 행한다. 구체적으로는, 먼저, 타이밍 t23에 있어서, 참조 신호 생성부(13)는 참조 신호 RAMP의 전압을 전압 V1로부터 소정의 변화 정도로 저하시키기 시작한다(도 25의 (F)). 또한, 이 타이밍 t23에 있어서, 촬상 제어부(18)는, 클럭 신호 CLK의 생성을 개시한다. AD 변환부 ADC의 카운터(25)는 카운트 동작을 행함으로써, 이 클럭 신호 CLK의 펄스를 카운트한다.
그리고, 타이밍 t24에 있어서, 참조 신호 RAMP의 전압이 신호 SIG의 전압(화소 전압 Vpix2)을 하회한다(도 25의 (F), (G)). 이에 의해, AD 변환부 ADC의 비교 회로(24)는 신호 CP의 전압을 고레벨로부터 저레벨로 변화시킨다(도 25의 (H)). AD 변환부 ADC의 카운터(25)는 이 신호 CP의 천이에 기초하여, 카운트 동작을 정지한다. 이때의 카운터(25)의 카운트값(카운트값 CNTD2)은 화소 전압 Vpix2에 따른 값이다. 래치(26)는 이 카운트값 CNTD2를 보유한다. 그리고, 카운터(25)는 카운트값을 리셋한다.
이어서, 타이밍 t25에 있어서, 촬상 제어부(18)는 D상 기간 TD2의 종료에 수반하여, 클럭 신호 CLK의 생성을 정지한다. 또한, 참조 신호 생성부(13)는 이 타이밍 t25에 있어서, 참조 신호 RAMP의 전압의 변화를 정지시킨다(도 25의 (F)). 그리고, 이 타이밍 t25 이후의 기간에 있어서, 판독부(20)는 래치(26)에 보유된 카운트값 CNTD2를, 화상 신호 Spic0으로서, 신호 처리부(15)에 공급한다.
이어서, 타이밍 t26에 있어서, 구동부(12)는, 제어 신호 SSEL의 전압을 고레벨로부터 저레벨로 변화시킨다(도 25의 (A)). 이에 의해, 화소 블록(100Gr)에서는, 트랜지스터 SEL이 오프 상태가 되고, 화소 블록(100Gr)이 신호선 VSL로부터 전기적으로 분리된다.
이와 같이 해서, 판독부(20)는 카운트값 CNTP, CNTD1, CNTD2를 포함하는 화상 신호 Spic0을 신호 처리부(15)에 공급한다. 신호 처리부(15)는, 예를 들어 화상 신호 Spic0에 포함되는 카운트값 CNTP, CNTD1, CNTD2에 기초하여, 상관 이중 샘플링의 원리를 이용하여, 도 24의 (A)에 나타낸 화소값 VGr1 및 도 24의 (B)에 나타낸 화소값 VGr2를 생성한다. 구체적으로는, 신호 처리부(15)는, 예를 들어 카운트값 CNTD1로부터 카운트값 CNTP를 감산함으로써, 화소값 VGr1을 생성한다. 카운트값 CNTD1은, 화소 블록(100Gr)의 5개의 화소 페어(90A)에 있어서의 좌측에 배치된 5개의 수광 화소 PGr에서의 수광량의 합에 따른 값이므로, 신호 처리부(15)는, 이 카운트값 CNTD1에 기초하여, 도 24의 (A)에 나타낸 화소값 VGr1을 생성할 수 있다. 마찬가지로, 신호 처리부(15)는, 예를 들어 카운트값 CNTD2로부터 카운트값 CNTP를 감산함으로써, 화소값 VGr2를 생성한다. 카운트값 CNTD2는, 화소 블록(100Gr)의 10개의 수광 화소 PGr에서의 수광량의 합에 따른 값이므로, 신호 처리부(15)는, 이 카운트값 CNTD2에 기초하여, 도 24의 (B)에 나타낸 화소값 VGr2를 생성할 수 있다.
이상, 화소 블록(100Gr)에 대해서 설명했지만, 화소 블록(100R, 100Gb, 100B)에 대해서도 마찬가지이다. 이와 같이 해서, 신호 처리부(15)는, 도 24에 도시한 바와 같이, 화소값 VR1, VGr1, VGb1, VB1을 포함하는 화상 데이터 DT1 및 화소값 VR2, VGr2, VGb2, VB2를 포함하는 화상 데이터 DT2를 생성한다.
도 26은 촬상 모드 MA에 있어서의, 신호 처리부(15)의 화상 처리의 일례를 나타낸 것이다.
먼저, 신호 처리부(15)는, 화상 데이터 DT1, DT2에 기초하여, 감산 처리를 행함으로써, 화상 데이터 DT3을 생성한다.
구체적으로는, 신호 처리부(15)는 화상 데이터 DT2에 있어서의 화소값 VGr2로부터, 화상 데이터 DT1에 있어서의 화소값 VGr1을 감산함으로써, 화소값 VGr3을 산출한다. 이 화소값 VGr3은 화소 블록(100Gr)의 5개의 화소 페어(90A)에 있어서의 우측에 배치된 5개의 수광 화소 PGr에서의 수광량의 합에 따른 값이다. 즉, 화소값 VGr1은, 화소 블록(100Gr)의 5개의 화소 페어(90A)에 있어서의 좌측에 배치된 5개의 수광 화소 PGr에서의 수광량의 합에 따른 값이며, 화소값 VGr2는, 이 화소 블록(100Gr)의 10개의 수광 화소 PGr에서의 수광량의 합에 따른 값이다. 따라서, 화소값 VGr2로부터 화소값 VGr1을 감산함으로써, 화소 블록(100Gr)의 5개의 화소 페어(90A)에 있어서의 우측에 배치된 5개의 수광 화소 PGr에서의 수광량의 합에 따른 값이 얻어진다. 이와 같이, 화소값 VGr3은, 5개의 화소 페어(90A)에 있어서의 우측에 배치된 5개의 수광 화소 PGr에서의 수광량의 합에 따른 값이므로, 도 26에 도시한 바와 같이, 화소값 VGr3은, 이들 5개의 수광 화소 PGr의 무게 중심 위치에 배치된다.
마찬가지로, 신호 처리부(15)는 화상 데이터 DT2에 있어서의 화소값 VR2로부터, 화상 데이터 DT1에 있어서의 화소값 VR1을 감산함으로써, 화소값 VR3을 산출한다. 이 화소값 VR3은, 화소 블록(100R)의 4개의 화소 페어(90A)에 있어서의 우측에 배치된 4개의 수광 화소 PR에서의 수광량의 합에 따른 값이다. 화소값 VR3은, 화소 블록(100R)의 4개의 화소 페어(90A)에 있어서의 우측에 배치된 4개의 수광 화소 PR의 무게 중심 위치에 배치된다.
신호 처리부(15)는 화상 데이터 DT2에 있어서의 화소값 VB2로부터, 화상 데이터 DT1에 있어서의 화소값 VB1을 감산함으로써, 화소값 VB3을 산출한다. 이 화소값 VB3은 화소 블록(100B)의 4개의 화소 페어(90A)에 있어서의 우측에 배치된 4개의 수광 화소 PB에서의 수광량의 합에 따른 값이다. 화소값 VB3은 화소 블록(100B)의 4개의 화소 페어(90A)에 있어서의 우측에 배치된 4개의 수광 화소 PB의 무게 중심 위치에 배치된다.
신호 처리부(15)는, 화상 데이터 DT2에 있어서의 화소값 VGb2로부터, 화상 데이터 DT1에 있어서의 화소값 VGb1을 감산함으로써, 화소값 VGb3을 산출한다. 이 화소값 VGb3은 화소 블록(100Gb)의 5개의 화소 페어(90A)에 있어서의 우측에 배치된 5개의 수광 화소 PGb에서의 수광량의 합에 따른 값이다. 화소값 VGb3은 화소 블록(100Gb)의 5개의 화소 페어(90A)에 있어서의 우측에 배치된 5개의 수광 화소 PGb의 무게 중심 위치에 배치된다.
그리고, 신호 처리부(15)의 화상 데이터 생성부(16)는 화상 데이터 DT2에 기초하여, 소정의 화상 처리를 행함으로써, 촬상 화상을 나타내는 화상 데이터 DP(도 23의 (A))을 생성한다.
또한, 신호 처리부(15)의 위상차 데이터 생성부(17)는 화상 데이터 DT1, DT3에 기초하여, 소정의 화상 처리를 행함으로써, 상면 위상차를 나타내는 위상차 데이터 DF를 생성한다. 즉, 화상 데이터 DT1은 복수의 화소 페어(90A)에 있어서의 좌측에 배치된 수광 화소 P에서의 화소값 V를 갖고, 화상 데이터 DT3은 복수의 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 P에서의 화소값 V를 갖는다. 따라서, 위상차 데이터 생성부(17)는 화상 데이터 DT1, DT3에 기초하여, 위상차 데이터 DF를 생성할 수 있다.
촬상 장치(1)에서는, 도 2에 도시한 바와 같이, 화소 어레이(11)에 있어서, 렌즈(101)가 X축 방향 및 Y축 방향으로 병설되어 있으므로, 화소 어레이(11)의 전체면에 걸쳐, 높은 해상도로 위상차 데이터 DF를 생성할 수 있다. 따라서, 예를 들어 이러한 촬상 장치(1)가 탑재된 카메라에서는, 정밀도가 높은 오토 포커스를 실현할 수 있고, 그 결과, 화질을 높일 수 있다.
여기서, 촬상 모드 MA는 본 개시에 있어서의 「제1 촬상 모드」의 일 구체예에 대응한다. 화상 데이터 DT1에 있어서의 화소값은, 본 개시에 있어서의 「제1 화소값」의 일 구체예에 대응한다. 화상 데이터 DT2에 있어서의 화소값은, 본 개시에 있어서의 「제2 화소값」의 일 구체예에 대응한다. 화상 데이터 DT3에 있어서의 화소값은, 본 개시에 있어서의 「제3 화소값」의 일 구체예에 대응한다.
(촬상 모드 MB)
도 27은 촬상 모드 MB에 있어서의 촬상 장치(1)의 일 동작예를 나타낸 것이다. 도 28은 도 27에 나타낸 동작을 보다 구체적으로 나타낸 것이다. 도 27, 도 15에 있어서, "○"로 나타낸 수광 화소 P는, 판독 동작의 대상이 되는 수광 화소 P를 나타낸다.
화소 블록(100Gr)에서는, 도 28의 (A)에 도시한 바와 같이, 촬상 장치(1)는 화소 블록(100Gr)의 5개의 화소 페어(90A) 중 1개의 화소 페어(90A)에 있어서의 좌측에 배치된 수광 화소 PGr을 판독 동작의 대상으로 하여, 이 수광 화소 PGr의 위치에 있어서의 화소값 VGr1을 산출한다. 그리고, 이어서, 도 28의 (B)에 도시한 바와 같이, 촬상 장치(1)는 그 화소 페어(90A)에 있어서의 2개의 수광 화소 PGr을 판독 동작의 대상으로 하여, 이 2개의 수광 화소 PGr의 무게 중심 위치에 있어서의 화소값 VGr2를 산출한다.
마찬가지로, 화소 블록(100R)에서는, 도 28의 (A)에 도시한 바와 같이, 촬상 장치(1)는 화소 블록(100R)의 4개의 화소 페어(90A) 중 1개의 화소 페어(90A)에 있어서의 좌측에 배치된 수광 화소 PR을 판독 동작의 대상으로 하여, 이 수광 화소 PR의 위치에 있어서의 화소값 VR1을 산출한다. 그리고, 이어서, 도 28의 (B)에 도시한 바와 같이, 촬상 장치(1)는 그 화소 페어(90A)에 있어서의 2개의 수광 화소 PR을 판독 동작의 대상으로 하여, 이 2개의 수광 화소 PR의 무게 중심 위치에 있어서의 화소값 VR2를 산출한다.
마찬가지로, 화소 블록(100B)에서는, 도 28의 (A)에 도시한 바와 같이, 촬상 장치(1)는 화소 블록(100B)의 4개의 화소 페어(90A) 중 1개의 화소 페어(90A)에 있어서의 좌측에 배치된 수광 화소 PB를 판독 동작의 대상으로 하여, 이 수광 화소 PB의 위치에 있어서의 화소값 VB1을 산출한다. 그리고, 이어서, 도 28의 (B)에 도시한 바와 같이, 촬상 장치(1)는 그 화소 페어(90A)에 있어서의 2개의 수광 화소 PB를 판독 동작의 대상으로 하여, 이 2개의 수광 화소 PB의 무게 중심 위치에 있어서의 화소값 VB2를 산출한다.
마찬가지로, 화소 블록(100Gb)에서는, 도 28의 (A)에 도시한 바와 같이, 촬상 장치(1)는 화소 블록(100Gb)의 5개의 화소 페어(90A) 중 1개의 화소 페어(90A)에 있어서의 좌측에 배치된 수광 화소 PGb를 판독 동작의 대상으로 하여, 이 수광 화소 PGb의 위치에 있어서의 화소값 VGb1을 산출한다. 그리고, 이어서, 도 28의 (B)에 도시한 바와 같이, 촬상 장치(1)는 그 화소 페어(90A)에 있어서의 2개의 수광 화소 PGb를 판독 동작의 대상으로 하여, 이 2개의 수광 화소 PGb의 무게 중심 위치에 있어서의 화소값 VGb2를 산출한다.
이 도 28의 (A), (B)에 있어서의 판독 동작은, 상술한 촬상 모드 MA에 있어서의 판독 동작(도 25)과 마찬가지 동작이다. 촬상 장치(1)는, 그 후 도 28의 (C), (D)의 동작, 도 28의 (E), (F)의 동작, 도 28의 (G), (H)의 동작, 도 28의 (I), (J)의 동작, 도 28의 (K), (L)의 동작을 행한다. 이와 같이 해서, 촬상 장치(1)는 화소값 VGr1, VR1, VB1, VGb1을 포함하는 화상 데이터 DT1(도 27의 (A)) 및 화소값 VGr2, VR2, VB2, VGb2를 포함하는 화상 데이터 DT2(도 27의 (B))를 생성한다.
도 29는 촬상 모드 MB에 있어서의, 신호 처리부(15)의 화상 처리의 일례를 나타낸 것이다.
먼저, 신호 처리부(15)는 화상 데이터 DT1, DT2에 기초하여, 감산 처리를 행함으로써, 화상 데이터 DT3을 생성한다.
구체적으로는, 신호 처리부(15)는 화상 데이터 DT2에 있어서의 5개의 화소값 VGr2로부터, 화상 데이터 DT1에 있어서의 5개의 화소값 VGr1을 각각 감산함으로써, 5개의 화소값 VGr3을 산출한다. 이 화소값 VGr3은 화소 블록(100Gr)의 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 PGr에서의 수광량에 따른 값이다. 즉, 화소값 VGr1은 화소 블록(100Gr)의 화소 페어(90A)에 있어서의 좌측에 배치된 수광 화소 PGr에서의 수광량에 따른 값이며, 화소값 VGr2는, 이 화소 페어(90A)에 있어서의 2개의 수광 화소 PGr에서의 수광량의 합에 따른 값이다. 따라서, 화소값 VGr2로부터 화소값 VGr1을 감산함으로써, 화소 블록(100Gr)의 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 PGr에서의 수광량에 따른 값이 얻어진다. 이와 같이, 화소값 VGr3은, 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 PGr에서의 수광량에 따른 값이므로, 도 29에 도시한 바와 같이, 화소값 VGr3은, 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 PGr의 위치에 배치된다.
마찬가지로, 신호 처리부(15)는 화상 데이터 DT2에 있어서의 4개의 화소값 VR2로부터, 화상 데이터 DT1에 있어서의 4개의 화소값 VR1을 각각 감산함으로써, 4개의 화소값 VR3을 산출한다. 이 화소값 VR3은, 화소 블록(100R)의 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 PR에서의 수광량에 따른 값이다. 이 화소값 VR3은, 이 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 PR의 위치에 배치된다.
신호 처리부(15)는 화상 데이터 DT2에 있어서의 4개의 화소값 VB2로부터, 화상 데이터 DT1에 있어서의 4개의 화소값 VB1을 각각 감산함으로써, 4개의 화소값 VB3을 산출한다. 이 화소값 VB3은 화소 블록(100B)의 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 PB에서의 수광량에 따른 값이다. 이 화소값 VB3은 이 화소 페어(90A)에 있어서의 우측에 배치된 4개의 수광 화소 PB의 위치에 배치된다.
신호 처리부(15)는 화상 데이터 DT2에 있어서의 5개의 화소값 VGb2로부터, 화상 데이터 DT1에 있어서의 5개의 화소값 VGb1을 각각 감산함으로써, 5개의 화소값 VGb3을 산출한다. 이 화소값 VGb3은 화소 블록(100Gb)의 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 PGb에서의 수광량에 따른 값이다. 이 화소값 VGb3은 이 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 PGb의 위치에 배치된다.
그리고, 신호 처리부(15)의 화상 데이터 생성부(16)는, 도 29에 도시한 바와 같이, 화상 데이터 DT2에 기초하여, 소정의 화상 처리를 행함으로써, 촬상 화상을 나타내는 화상 데이터 DP(도 23의 (B))를 생성한다. 이 소정의 화상 처리는, 화소값 V의 수정을 행함과 함께 화소값 V의 재배치를 행하는 리모자이크 처리를 포함한다.
도 30은 촬상 모드 M2에 있어서의 리모자이크 처리의 일례를 나타낸 것이고, (A)는 화상 데이터 DT2를 나타내고, (B)는 리모자이크 처리 전후의 화소값 V의 위치를 나타내고, (C)는 화상 데이터 DT2에 기초하여 리모자이크 처리에 의해 생성된 화상 데이터 DT4를 나타낸다. 도 30의 (B)에 있어서, "○"는 화상 데이터 DT2에 있어서의 화소값 V의 위치를 나타내고, "□"는 화상 데이터 DT4에 있어서의 화소값 V의 위치를 나타내고 있다.
도 31a는 화소 블록(100R)에 관한 리모자이크 처리를 나타낸 것이고, 도 31b는 화소 블록(100Gr, 100Gb)에 관한 리모자이크 처리를 나타낸 것이고, 도 31c는 화소 블록(100B)에 대해서도 리모자이크 처리를 나타낸 것이다. 도 31a 내지 18c에 있어서, (A)는 화상 데이터 DT2를 나타내고, (B)는 리모자이크 처리에 의해 생성된 화상 데이터 DT4를 나타낸다.
화상 데이터 DT2에서는, 도 30의 (A)에 도시한 바와 같이, 36개의 수광 화소 P에 대하여 18개의 비율로 화소값 V를 포함한다. 예를 들어, 화소 어레이(11)에 있어서의 수광 화소 P의 수가 108[Mpix]인 경우에는, 화상 데이터 DT2는 54[Mpix]분의 화소값 V를 포함한다. 한편, 화상 데이터 DT4에서는, 도 30의 (C)에 도시한 바와 같이, 36개의 수광 화소 P에 대하여 16개의 비율로 화소값 V를 포함한다. 예를 들어, 화소 어레이(11)에 있어서의 수광 화소 P의 수가 108[Mpix]인 경우에는, 화상 데이터 DT4는 48[Mpix]분의 화소값 V를 포함한다. 또한, 화상 데이터 DT4에서는, 4개의 화소값 VGr4, VR4, VB4, VGb4가 베이어 배열에 의해 배열된다. 화상 데이터 생성부(16)는 화상 데이터 DT2에 있어서의 화소값 V의 수정을 행함과 함께 화소값 V의 재배치를 행함으로써, 이러한 화상 데이터 DT4를 생성한다.
구체적으로는, 화상 데이터 생성부(16)는, 도 31a에 도시한 바와 같이, 화상 데이터 DT2에 있어서의 복수의 화소값 VR2에 기초하여, 예를 들어 보완 처리를 행함으로써, 일면에 걸친 화소값 V를 산출하고, 그 일면에 걸친 화소값 V에 기초하여, 화소값 VR4를 생성한다. 마찬가지로, 화상 데이터 생성부(16)는, 도 31b에 도시한 바와 같이, 화상 데이터 DT2에 있어서의 복수의 화소값 VGr2, VGb2에 기초하여, 예를 들어 보완 처리를 행함으로써, 일면에 걸친 화소값 V를 산출하고, 그 일면에 걸친 화소값 V에 기초하여, 화소값 VGr4, VGb4를 생성한다. 화상 데이터 생성부(16)는, 도 31c에 도시한 바와 같이, 화상 데이터 DT2에 있어서의 복수의 화소값 VB2에 기초하여, 예를 들어 보완 처리를 행함으로써, 일면에 걸친 화소값 V를 산출하고, 그 일면에 걸친 화소값 V에 기초하여, 화소값 VB4를 생성한다.
이와 같이 해서, 화상 데이터 생성부(16)는, 도 30의 (A)에 나타낸 화상 데이터 DT2에 기초하여, 도 30의 (C)에 나타낸 화상 데이터 DT4를 생성한다. 그리고, 화상 데이터 생성부(16)는 이 화상 데이터 DT4에 기초하여, 소정의 화상 처리를 행함으로써, 촬상 화상을 나타내는 화상 데이터 DP(도 10의 (B))를 생성한다.
또한, 신호 처리부(15)의 위상차 데이터 생성부(17)는, 도 29에 도시한 바와 같이, 화상 데이터 DT1, DT3에 기초하여, 소정의 화상 처리를 행함으로써, 상면 위상차를 나타내는 위상차 데이터 DF를 생성한다. 즉, 화상 데이터 DT1은, 복수의 화소 페어(90A)에 있어서의 좌측에 배치된 수광 화소 P에서의 화소값 V를 갖고, 화상 데이터 DT3은, 복수의 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 P에서의 화소값 V를 갖는다. 따라서, 위상차 데이터 생성부(17)는, 화상 데이터 DT1, DT3에 기초하여, 위상차 데이터 DF를 생성할 수 있다.
위상차 데이터 생성부(17)는, 화상 데이터 생성부(16)와 마찬가지로, 화상 데이터 DT1, DT3에 기초하여, 화소값 V의 재배치를 행함으로써, 위상차 데이터 DF를 생성한다. 즉, 화상 데이터 DT1, DT3에서는, 36개의 수광 화소 P에 대하여 18개의 비율로, 화소 페어(90A)에 관한 좌우의 화소값 V를 포함한다. 따라서, 위상차 데이터 생성부(17)는, 36개의 수광 화소 P에 대하여 16개의 비율로, 화소 페어(90A)에 관한 좌우의 화소값 V를 포함하도록, 화소값 V의 재배치를 행한다. 이에 의해, 위상차 데이터 생성부(17)는, 화상 데이터 생성부(16)가 생성한 화상 데이터 DP에 대응한 위상차 데이터 DF를 생성할 수 있다.
여기서, 촬상 모드 MB는, 본 개시에 있어서의 「제2 촬상 모드」의 일 구체예에 대응한다. 화상 데이터 DT1에 있어서의 화소값은, 본 개시에 있어서의 「제1 화소값」의 일 구체예에 대응한다. 화상 데이터 DT2에 있어서의 화소값은, 본 개시에 있어서의 「제2 화소값」의 일 구체예에 대응한다. 화상 데이터 DT3에 있어서의 화소값은, 본 개시에 있어서의 「제3 화소값」의 일 구체예에 대응한다. 화상 데이터 DT4에 있어서의 화소값은, 본 개시에 있어서의 「제4 화소값」의 일 구체예에 대응한다.
(촬상 모드 MC)
도 19는 촬상 모드 MC에 있어서의 촬상 장치(1)의 일 동작예를 나타낸 것이다. 도 20은 도 19에 나타낸 동작을 보다 구체적으로 나타낸 것이다. 도 19, 20에 있어서, "○"로 나타낸 수광 화소 P는, 판독 동작의 대상이 되는 수광 화소 P를 나타낸다.
화소 블록(100Gr)에서는, 도 20의 (A)에 도시한 바와 같이, 촬상 장치(1)는 화소 블록(100Gr)의 10개의 수광 화소 PGr 중 1개의 수광 화소 PGr을 판독 동작의 대상으로 하여, 이 수광 화소 PGr의 위치에 있어서의 화소값 VGr1을 산출한다.
도 21은 판독 동작의 일례를 나타낸 것이고, (A)는 제어 신호 SSEL의 파형을 나타내고, (B)는 제어 신호 SRST의 파형을 나타내고, (C)는 판독 대상인 수광 화소 PGr에 공급되는 제어 신호 STRG의 파형을 나타내고, (D)는 제어 신호 AZ의 파형을 나타내고, (E)는 참조 신호 RAMP의 파형을 나타내고, (F)는 신호 SIG의 파형을 나타내고, (G)는 신호 CP의 파형을 나타낸다. 이 판독 동작은 촬상 모드 MA, MB에 있어서의 판독 동작(도 25)에 있어서, 타이밍 t21 내지 t26의 동작을 생략한 것이다. 이와 같이 해서, 판독부(20)는 카운트값 CNTP, CNTD1을 포함하는 화상 신호 Spic0을 신호 처리부(15)에 공급한다. 신호 처리부(15)는, 예를 들어 화상 신호 Spic0에 포함되는 카운트값 CNTP, CNTD1에 기초하여, 상관 이중 샘플링의 원리를 이용하여, 화소값 VGr1을 생성한다. 구체적으로는, 신호 처리부(15)는, 예를 들어 카운트값 CNTD1로부터 카운트값 CNTP를 감산함으로써, 화소값 VGr1을 생성한다.
마찬가지로, 화소 블록(100R)에서는, 도 20의 (A)에 도시한 바와 같이, 촬상 장치(1)는 화소 블록(100R)의 8개의 수광 화소 PR 중 1개의 수광 화소 PR을 판독 동작의 대상으로 하여, 이 수광 화소 PR의 위치에 있어서의 화소값 VR1을 산출한다.
마찬가지로, 화소 블록(100B)에서는, 도 20의 (A)에 도시한 바와 같이, 촬상 장치(1)는 화소 블록(100B)의 8개의 수광 화소 PB 중 1개의 수광 화소 PB를 판독 동작의 대상으로 하여, 이 수광 화소 PB의 위치에 있어서의 화소값 VB1을 산출한다.
마찬가지로, 화소 블록(100Gb)에서는, 도 20의 (A)에 도시한 바와 같이, 촬상 장치(1)는 화소 블록(100Gb)의 10개의 수광 화소 PGb 중 1개의 수광 화소 PGb를 판독 동작의 대상으로 하여, 이 수광 화소 PGb에 있어서의 화소값 VGb1을 산출한다.
촬상 장치(1)는, 그 후 도 20의 (B) 내지 (L)의 동작을 행한다. 이와 같이 해서, 촬상 장치(1)는 화소값 VGr1, VR1, VB1, VGb1을 포함하는 화상 데이터 DT1(도 19)을 생성한다.
도 22는 촬상 모드 MC에 있어서의, 신호 처리부(15)의 화상 처리의 일례를 나타낸 것이다.
신호 처리부(15)의 화상 데이터 생성부(16)는, 화상 데이터 DT1에 기초하여, 소정의 화상 처리를 행함으로써, 촬상 화상을 나타내는 화상 데이터 DP(도 10의 (C))를 생성한다. 이 소정의 화상 처리는 화소값 V의 수정을 행함과 함께 화소값 V의 재배치를 행하는 리모자이크 처리를 포함한다.
도 23은 촬상 모드 MC에 있어서의 리모자이크 처리의 일례를 나타낸 것이고, (A)는 화상 데이터 DT1을 나타내고, (B)는 리모자이크 처리 전후의 화소값 V의 위치를 나타내고, (C)는 화상 데이터 DT1에 기초하여 리모자이크 처리에 의해 생성된 화상 데이터 DT4를 나타낸다. 도 23의 (B)에 있어서, "○"는 화상 데이터 DT1에 있어서의 화소값 V의 위치를 나타내고, "□"는 화상 데이터 DT4에 있어서의 화소값 V의 위치를 나타내고 있다.
도 24a는 화소 블록(100R)에 관한 리모자이크 처리를 나타낸 것이고, 도 24b는 화소 블록(100Gr, 100Gb)에 관한 리모자이크 처리를 나타낸 것이고, 도 24c는 화소 블록(100B)에 대해서도 리모자이크 처리를 나타낸 것이다. 도 24a 내지 24c에 있어서, (A)는 화상 데이터 DT1을 나타내고, (B)는 리모자이크 처리에 의해 생성된 화상 데이터 DT4를 나타낸다.
화상 데이터 DT4에서는, 4개의 화소값 VGr4, VR4, VB4, VGb4가 베이어 배열에 의해 배열된다. 화상 데이터 생성부(16)는 화상 데이터 DT1에 있어서의 화소값 V의 수정을 행함과 함께 화소값 V의 재배치를 행함으로써, 이러한 화상 데이터 DT4를 생성한다.
구체적으로는, 화상 데이터 생성부(16)는, 도 24a에 도시한 바와 같이, 화상 데이터 DT1에 있어서의 복수의 화소값 VR1에 기초하여, 예를 들어 보완 처리를 행함으로써, 일면에 걸친 화소값 V를 산출하고, 그 일면에 걸친 화소값 V에 기초하여, 화소값 VR4를 생성한다. 마찬가지로, 화상 데이터 생성부(16)는, 도 24b에 도시한 바와 같이, 화상 데이터 DT1에 있어서의 복수의 화소값 VGr1, VGb1에 기초하여, 예를 들어 보완 처리를 행함으로써, 일면에 걸친 화소값 V를 산출하고, 그 일면에 걸친 화소값 V에 기초하여, 화소값 VGr4, VGb4를 생성한다. 화상 데이터 생성부(16)는, 도 24c에 도시한 바와 같이, 화상 데이터 DT1에 있어서의 복수의 화소값 VB1에 기초하여, 예를 들어 보완 처리를 행함으로써, 일면에 걸친 화소값 V를 산출하고, 그 일면에 걸친 화소값 V에 기초하여, 화소값 VB4를 생성한다.
이와 같이 해서, 화상 데이터 생성부(16)는, 도 23의 (A)에 나타낸 화상 데이터 DT1에 기초하여, 도 23의 (C)에 나타낸 화상 데이터 DT4를 생성한다. 그리고, 화상 데이터 생성부(16)는, 이 화상 데이터 DT4에 기초하여, 소정의 화상 처리를 행함으로써, 촬상 화상을 나타내는 화상 데이터 DP(도 10의 (C))을 생성한다.
또한, 신호 처리부(15)의 위상차 데이터 생성부(17)는, 도 22에 도시한 바와 같이, 화상 데이터 DT1에 기초하여, 소정의 화상 처리를 행함으로써, 상면 위상차를 나타내는 위상차 데이터 DF를 생성한다. 즉, 화상 데이터 DT1은, 복수의 화소 페어(90A)에 있어서의 좌측에 배치된 수광 화소 P에서의 화소값 V를 갖는 화상 데이터(화상 데이터 DT11)와, 복수의 화소 페어(90A)에 있어서의 우측에 배치된 수광 화소 P에서의 화소값 V를 갖는 화상 데이터(화상 데이터 DT12)를 포함한다. 따라서, 위상차 데이터 생성부(17)는 이 화상 데이터 DT1(화상 데이터 DT11, DT12)에 기초하여, 위상차 데이터 DF를 생성할 수 있다.
여기서, 촬상 모드 MC는, 본 개시에 있어서의 「제3 촬상 모드」의 일 구체예에 대응한다. 화상 데이터 DT1에 있어서의 화소값은, 본 개시에 있어서의 「제1 화소값」의 일 구체예에 대응한다. 화상 데이터 DT2에 있어서의 화소값은, 본 개시에 있어서의 「제2 화소값」의 일 구체예에 대응한다. 화상 데이터 DT3에 있어서의 화소값은, 본 개시에 있어서의 「제3 화소값」의 일 구체예에 대응한다. 화상 데이터 DT4에 있어서의 화소값은, 본 개시에 있어서의 「제4 화소값」의 일 구체예에 대응한다.
이와 같이, 촬상 장치(1)에서는, 각각이 서로 동일한 색의 컬러 필터를 포함하는 복수의 수광 화소 P를 갖는 복수의 화소 블록(100)을 마련하도록 했다. 이들 복수의 수광 화소 P는, 각각이 2개의 수광 화소 P를 포함하는 복수의 화소 페어(90A)로 구분되도록 했다. 그리고, 이들 복수의 화소 페어(90A)에 대응하는 위치에 복수의 렌즈(101)를 각각 마련하도록 했다. 이에 의해, 촬상 장치(1)에서는, 화소 어레이(11)의 전체면에 걸쳐, 높은 해상도로 위상차 데이터 DF를 생성할 수 있다. 따라서, 예를 들어 이러한 촬상 장치(1)가 탑재된 카메라에서는, 예를 들어 여러 가지 줌 배율에 있어서, 정밀도가 높은 오토 포커스를 실현할 수 있다. 그 결과, 촬상 장치(1)에서는, 화질을 높일 수 있다.
또한, 촬상 장치(1)에서는 어떤 화소 블록(100)에 있어서의 복수의 수광 화소의 수가, 다른 어떤 화소 블록(100)에 있어서의 복수의 수광 화소의 수보다 많게 하였다. 구체적으로는, 이 예에서는, 화소 블록(100Gr)에 있어서의 수광 화소 PGr의 수 및 화소 블록(100Gb)에 있어서의 수광 화소 PGb의 수를, 화소 블록(100R)에 있어서의 수광 화소 PR의 수 및 화소 블록(100B)에 있어서의 수광 화소 PB의 수보다 많게 하였다. 이에 의해, 예를 들어 녹색의 수광 감도를 높일 수 있고, 촬상 화상의 화질을 높일 수 있다.
또한, 촬상 장치(1)에서는, 3개의 촬상 모드 MA 내지 MC를 마련하고, 촬상 모드 MB, MC에 있어서 리모자이크 처리를 행하도록 했다. 이에 의해, 촬상 장치(1)에서는, 특히 촬상 모드 MB에 있어서의 리모자이크 처리에 의해, 촬상 모드 MB에 있어서의 유효 화소수가 조정되어, 줌 배율을 변경한 경우에 있어서의 유효 화소수의 변화를 저감할 수 있으므로, 촬상 화상의 화질 변화를 억제할 수 있다.
[효과]
이상과 같이 본 실시 형태의 촬상 장치(1)에서는, 각각이, 서로 동일한 색의 컬러 필터를 포함하는 복수의 수광 화소를 갖는 복수의 화소 블록을 마련하도록 했다. 이들 복수의 수광 화소 P는, 각각이 X축 방향으로 병설되는 2개의 수광 화소 P를 포함하는 복수의 화소 페어(90A)로 구분되도록 했다. 그리고, 이들 복수의 화소 페어(90A)에 대응하는 위치에 복수의 렌즈를 각각 마련하도록 했다. 이에 의해, 정밀도가 높은 오토 포커스를 실현할 수 있다. 또한, 복수의 화소 페어(90A) 각각은, X축 방향으로 인접하는 2개의 수광 화소 P의 경계에 있어서 1개 부유 확산층을 공유하도록 했다. 이에 의해, 부유 확산층의 용량이 작아지기 때문에, 고감도인 위상차 검출을 할 수 있게 된다. 따라서, 화질을 높이는 것이 가능해진다.
또한, 본 실시 형태의 촬상 장치(1)에서는, 화소 블록(100R, 100Gr, 100Gb, 100B)을 구성하는 복수의 수광 화소 P는, Y축 방향으로 인접하는 2개의 수광 화소 P를 화소 페어(90B)로서 Y축 방향으로 주기적으로 배치하도록 했다. 또한, X축 방향으로 인접하는 2개의 수광 화소 P를 화소 페어(90B)가 서로 거울상 구조를이 되도록 했다. 이에 의해, 면적 효율을 향상할 수 있다.
또한, 본 실시 형태의 촬상 장치(1)에서는, 화소 페어(90A)를 구성하는, X축 방향으로 인접하는 2개의 수광 화소 P의 경계에 배치되는 부유 확산층은, X축 방향을 따라 대향하는 2개의 트랜지스터 TRG의 게이트의 중심을 통과하는 선분에 대하여 Y축 방향으로 어긋나게 배치되도록 했다. 구체적으로는, 소자 분리부(115)를 STI로 구성하는 경우에는, 부유 확산층은 소자 분리부(115)에 근접하도록 했다. 또한, 소자 분리부(115)를 불순물층으로 구성하는 경우에는, 부유 확산층은 소자 분리부(115)로부터 멀어지도록 배치했다. 이에 의해, 부유 확산층의 흰점화를 억제할 수 있다.
또한, 본 실시 형태의 촬상 장치(1)에서는, 화소 블록(100R, 100Gr, 100Gb, 100B)로 이루어지는 유닛 U에 마련된 복수의 부유 확산층, 복수의 트랜지스터 TRG의 게이트, 화소 블록(100R, 100Gr, 100Gb, 100B)마다 마련된 복수의 화소 트랜지스터(트랜지스터 RST, AMP, SEL, FDG) 및 각종 배선(복수의 접속 배선 FDL, 복수의 제어선 TRGL, RSTL, SELL, 복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)은, 각각 유닛 U의 중심에 대하여 점대칭으로 배치되도록 했다. 이에 의해, 서로 동일한 수광 화소 P의 배치 패턴을 갖는 화소 블록(100Gr)과 화소 블록(100Gb) 및 화소 블록 R과 화소 블록 B의 변환 효율이 동등해진다. 따라서, 후단 처리에서의 보정 회로의 간략화 및 특성의 변동을 저감할 수 있다.
게다가 또한, 본 실시 형태의 촬상 장치(1)에서는, 각 화소 블록(100R, 100Gr, 100Gb, 100B)에 있어서 4개 또는 5개의 부유 확산층과 트랜지스터 AMP의 게이트를 접속하는 접속 배선 FDL에 대하여, 복수의 제어선 TRGL의 일부가 따르도록 했다. 이에 의해, 접속 배선 FDL과 제어선 TRGL의 커플링이 향상함과 함께, 접속 배선 FDL과 기타의 복수의 제어선 RSTL, SELL, FDGL 및 복수의 신호선 VSL의 커플링이 억제된다. 따라서, 제어선 TRGL에 의한 전송 보조 효과가 향상시킬 수 있다.
<2. 변형예>
[변형예 1]
상기 실시 형태에서는, 반도체 기판(111)에 대하여 고정 전하를 인가하기 위한 웰 콘택트 영역 WellCon을, 도 10 등에 도시한 바와 같이, X축 방향으로 병설되는 화소 트랜지스터 사이에 마련하는 예를 나타냈지만, 이것에 한정되는 것은 아니다. 이것 대신에, 예를 들어 도 32에 도시한 바와 같이, X축 방향으로 인접하는 화소 페어(90A) 사이의, 예를 들어 수광부(112)의 사이에 배치해도 된다.
이에 의해, 화소 트랜지스터의 게이트 길이를 확대할 수 있다. 예를 들어, 트랜지스터 AMP의 게이트 길이를 확대한 경우에는, 예를 들어 랜덤 텔레그래프 노이즈(RTS)를 저감할 수 있다. 트랜지스터 SEL, RST의 게이트 길이를 확대한 경우에는, 역치 전압(Vth)이나 컷오프 등의 트랜지스터의 특성 변동을 저감할 수 있다.
[변형예 2]
상기 실시 형태에서는, 2행×2열로 배치된 4개의 화소 블록(100R, 100Gr, 100Gb, 100B)을 최소 반복 단위(유닛 U)으로 한 예를 나타냈지만, 이것에 한정되지 않는다. 이 대신에, 예를 들어 도 33에 도시한 바와 같이, 화소 블록(100R, 100Gr, 100Gb, 100B)을 2개씩, 계 8개의 화소 블록을 최소 반복 단위로 해도 된다. 그 경우, 계 8개의 화소 블록은, 예를 들어 4행×2열로 배치된다. 구체적으로는, 서로 동일 배치 패턴을 갖는 2개의 화소 블록(100R) 및 2개의 화소 블록(100B)과, 2개의 화소 블록(100Gr) 및 2개의 화소 블록(100Gb)를, X축 방향 및 Y축 방향으로 교대로 배치한다. 또한, 이때, 전원 전압 VDD의 공유율을 높인다.
예를 들어, 상기 실시 형태에서는, 도 34의 (A)에 도시한 바와 같이, 예를 들어 2개의 유닛 U에 걸쳐서 [FD/FDG/RST/VDD/AMP/SEL/VSL]/[FD/FDG/RST/VDD]/[FD/FDG/RST/VDD/AMP/VSL]/[FD/FDG/RST/VDD]와 같이 화소 트랜지스터 사이에 4개의 VDD가 마련된다. 이에 반해, 본 변형예에서는, 도 34의 (B)에 도시한 바와 같이, [FD/FDG/RST/VDD/AMP/SEL/VSL]/[FD/FDG/VDD/RST/FDG/FD]/[VSL/SEL/AMP/VDD/RST/FDG/FD]와 같이 화소 트랜지스터 사이에 마련되는 VDD는 3개가 된다.
이에 의해, 면적 효율을 향상시킬 수 있다. 구체적으로는, 화소 트랜지스터의 게이트 길이를 확대할 수 있고, 예를 들어 트랜지스터 AMP의 게이트 길이를 확대한 경우에는, 예를 들어 랜덤 텔레그래프 노이즈(RTS)를 저감할 수 있다. 트랜지스터 SEL, RST의 게이트 길이를 확대한 경우에는, 역치 전압(Vth)이나 컷오프 등의 트랜지스터의 특성 변동을 저감할 수 있다.
[변형예 3]
도 35는 본 개시의 변형예 3에 관한 촬상 장치(촬상 장치(1A))의 수직 방향의 단면 구성의 일례를 나타낸 것이다. 도 36은 도 35에 나타낸 촬상 장치(1A)의 개략 구성의 일례를 나타낸 것이다. 촬상 장치(1A)는 반도체 기판(211)에, 광전 변환을 행하는 수광 화소 P를 갖는 제1 기판(210)과, 반도체 기판(221)에, 수광 화소 P로부터 출력된 전하에 기초한 화상 신호를 출력하는 읽어내기 회로(42)를 갖는 제2 기판(220)이 적층된 3차원 구조를 갖는 촬상 장치이다.
촬상 장치(1A)는 3개의 기판(제1 기판(210), 제2 기판(220) 및 제3 기판(230))이 이 순으로 적층된 것이다.
제1 기판(210)은, 상기한 바와 같이 반도체 기판(211)에, 광전 변환을 행하는 복수의 수광 화소 P를 갖고 있다. 복수의 수광 화소 P는, 제1 기판(210)에 있어서의 화소 어레이(31) 내에 행렬 상으로 마련되어 있다. 제2 기판(220)은, 반도체 기판(221)에, 수광 화소 P로부터 출력된 전하에 기초한 화소 신호를 출력하는 읽어내기 회로(42)를 4개의 수광 화소 P마다 1개씩 갖고 있다. 제2 기판(220)은 행방향으로 연장되는 복수의 화소 구동선(43)과, 열방향으로 연장되는 복수의 수직 신호선(44)을 갖고 있다. 제3 기판(230)은 반도체 기판(231)에, 화소 신호를 처리하는 로직 회로(52)를 갖고 있다. 로직 회로(32)는, 예를 들어 수직 구동 회로(53), 칼럼 신호 처리 회로(54), 수평 구동 회로(55) 및 시스템 제어 회로(56)를 갖고 있다. 로직 회로(52)(구체적으로는 수평 구동 회로(55))는 수광 화소 P마다의 출력 전압 Vout를 외부에 출력한다. 로직 회로(52)에서는, 예를 들어 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에, CoSi2나 NiSi 등의 살리사이드(Self Aligned Silicide) 프로세스를 사용해서 형성된 실리사이드로 이루어지는 저저항 영역이 형성되어 있어도 된다.
수직 구동 회로(53)는, 예를 들어 복수의 수광 화소 P를 행 단위로 순으로 선택한다. 칼럼 신호 처리 회로(54)는, 예를 들어 수직 구동 회로(53)에 의해 선택된 행의 각 수광 화소 P로부터 출력되는 화소 신호에 대하여, 상관 이중 샘플링(Correlated Double Sampling: CDS) 처리를 실시한다. 칼럼 신호 처리 회로(54)는, 예를 들어 CDS 처리를 실시함으로써, 화소 신호의 신호 레벨을 추출하고, 각 수광 화소 P의 수광량에 따른 화소 데이터를 보유한다. 수평 구동 회로(55)는, 예를 들어 칼럼 신호 처리 회로(54)에 보유되어 있는 화소 데이터를 순차, 외부에 출력한다. 시스템 제어 회로(56)는, 예를 들어 로직 회로(52) 내의 각 블록(수직 구동 회로(53), 칼럼 신호 처리 회로(54) 및 수평 구동 회로(55))의 구동을 제어한다.
촬상 장치(1A)는, 상기한 바와 같이 제1 기판(210), 제2 기판(220) 및 제3 기판(230)이 이 순으로 적층된 구성을 갖고, 또한 제1 기판(210)의 이면(광 입사면)측에, 컬러 필터(240) 및 수광 렌즈(250)를 구비하고 있다. 컬러 필터(240) 및 수광 렌즈(250)는, 각각 예를 들어 수광 화소 P마다 1개씩 마련되어 있다. 즉, 촬상 장치(1A)는 이면 조사형의 촬상 장치이다.
제1 기판(210)은 반도체 기판(211)의 표면(면(211S1)) 상에 절연층(46)을 적층해서 구성되어 있다. 제1 기판(210)은 층간 절연막(251)의 일부로서, 절연층(246)을 갖고 있다. 절연층(246)은 반도체 기판(211)과, 후술하는 반도체 기판(221)의 사이에 마련되어 있다. 반도체 기판(211)은 실리콘 기판으로 구성되어 있다. 반도체 기판(211)은, 예를 들어 표면의 일부 및 그 근방에, p웰(242)을 갖고 있고, 그 이외의 영역(p웰(242)보다 깊은 영역)에, p웰(242)와는 다른 도전형의 PD(241)를 갖고 있다. p웰(242)은 p형의 반도체 영역으로 구성되어 있다. PD(241)는 p웰(242)과는 다른 도전형(구체적으로는 n형)의 반도체 영역으로 구성되어 있다. 반도체 기판(211)은 p웰(242) 내에, p웰(242)과는 다른 도전형(구체적으로는n형)의 반도체 영역으로서, 부유 확산층(FD)을 갖고 있다.
제1 기판(210)은 포토다이오드, 전송 트랜지스터 TR 및 부유 확산층을 수광 화소 P마다 갖고 있다. 제1 기판(210)은, 반도체 기판(211)의 면(211S1) 측(광 입사면측과는 반대측, 제2 기판(220) 측)의 일부에, 전송 트랜지스터 TR 및 부유 확산층이 마련된 구성으로 되어 있다. 제1 기판(210)은 각 수광 화소 P를 분리하는 소자 분리부(243)를 갖고 있다. 소자 분리부(243)는 반도체 기판(211)의 법선 방향(반도체 기판(211)의 표면에 대하여 수직인 방향)으로 연장되어 형성되어 있다. 소자 분리부(243)는 서로 인접하는 2개의 수광 화소 P 사이에 마련되어 있다. 소자 분리부(243)는 서로 인접하는 수광 화소 P끼리를 전기적으로 분리한다. 소자 분리부(243)는, 예를 들어 산화 실리콘에 의해 구성되어 있다. 소자 분리부(243)는, 예를 들어 반도체 기판(211)을 관통하고 있다. 제1 기판(210)은, 예를 들어 또한, 소자 분리부(243)의 측면이고, 또한 포토다이오드측의 면에 접하는 p웰층(244)을 갖고 있다. p웰층(244)은 포토다이오드와는 다른 도전형(구체적으로는 p형)의 반도체 영역으로 구성되어 있다. 제1 기판(210)은, 예를 들어 또한, 반도체 기판(211)의 이면(면211S2)에 접하는 고정 전하막(245)을 갖고 있다. 고정 전하막(245)은 반도체 기판(211)의 수광면측의 계면 준위에 기인하는 암전류의 발생을 억제하기 위해서, 부로 대전되어 있다. 고정 전하막(245)은, 예를 들어 부의 고정 전하를 갖는 절연막에 의해 형성되어 있다. 그러한 절연막의 재료로서는, 예를 들어 산화하프늄, 산화 지르콘, 산화 알루미늄, 산화티타늄 또는 산화탄탈을 들 수 있다. 고정 전하막(245)이 유기하는 전계에 의해, 반도체 기판(211)의 수광면측의 계면에 홀 축적층이 형성된다. 이 홀 축적층에 의해, 계면으로부터의 전자의 발생이 억제된다. 컬러 필터(240)는 반도체 기판(211)의 이면측에 마련되어 있다. 컬러 필터(240)는 예를 들어 고정 전하막(245)에 접해서 마련되어 있고, 고정 전하막(245)을 통해 수광 화소 P와 대향하는 위치에 마련되어 있다. 수광 렌즈(250)는, 예를 들어 컬러 필터(240)에 접해서 마련되어 있고, 컬러 필터(240) 및 고정 전하막(245)을 통해 수광 화소 P와 대향하는 위치에 마련되어 있다.
제2 기판(220)은 반도체 기판(221) 상에 절연층(252)을 적층해서 구성되어 있다. 절연층(252)은, 제2 기판(220)은 층간 절연막(251)의 일부로서, 절연층(252)을 갖고 있다. 절연층(252)은, 반도체 기판(221)과, 반도체 기판(231) 사이에 마련되어 있다. 반도체 기판(221)은 실리콘 기판으로 구성되어 있다. 제2 기판(220)은, 4개의 수광 화소 P마다, 1개의 읽어내기 회로(222)를 갖고 있다. 제2 기판(220)은, 반도체 기판(221)의 표면(제3 기판(230)과 대향하는 면(221S1))측의 일부에 읽어내기 회로(222)가 마련된 구성으로 되어 있다. 제2 기판(220)은, 반도체 기판(211)의 표면(면211S1)에 대하여 반도체 기판(221)의 이면(면(21S2))을 향해서 제1 기판(210)에 접합되어 있다. 즉, 제2 기판(220)은, 제1 기판(210)에, 페이스 투 백으로 접합되어 있다. 제2 기판(220)은, 또한 반도체 기판(221)과 동일한 층 내에, 반도체 기판(221)을 관통하는 절연층(253)을 갖고 있다. 제2 기판(220)은 층간 절연막(251)의 일부로서, 절연층(253)을 갖고 있다. 절연층(253)은, 후술하는 관통 배선(254)의 측면을 덮도록 마련되어 있다.
제1 기판(210) 및 제2 기판(220)으로 이루어지는 적층체는, 층간 절연막(251)과, 층간 절연막(251) 내에 마련된 관통 배선(254)을 갖고 있다. 상기 적층체는, 수광 화소 P마다, 1개의 관통 배선(254)을 갖고 있다. 관통 배선(254)은, 반도체 기판(221)의 법선 방향으로 연장되어 있고, 층간 절연막(251) 중, 절연층(253)을 포함하는 개소를 관통해서 마련되어 있다. 제1 기판(210) 및 제2 기판(220)은, 관통 배선(254)에 의해 서로 전기적으로 접속되어 있다. 구체적으로는, 관통 배선(254)은 부유 확산층 및 후술하는 접속 배선(255)에 전기적으로 접속되어 있다. 또한, 관통 배선(254)은 주위의 절연층(246, 252, 253)과의 사이에, 예를 들어 산소 흡장 효과를 갖는 금속을 포함하는 금속층을 갖는 것이 바람직하다. 이에 의해, 관통 배선(254)을 형성함으로써 형성된 개구를 통한 산소의 침입을 방지하는 것이 가능해진다.
제1 기판(210) 및 제2 기판(220)으로 이루어지는 적층체는, 또한 층간 절연막(251) 내에 마련됨과 함께, 예를 들어 반도체 기판(211)의 p웰(242) 및 제2 기판(220) 내의 배선이나, 전송 게이트 TG 및 화소 구동선(43)에 전기적으로 접속되는 관통 배선(도시하지 않음)을 갖고 있다. 또한, 전송 게이트 TG는 종형의 게이트 구조를 갖고, 소자 분리부(115)의 깊이보다 깊게 형성되어 있다. 또한, 전송 게이트 TG의 위치는, 평면으로 보아 수광 화소 P의 중심으로부터 벗어난 위치에 배치되어 있다.
제2 기판(220)은, 예를 들어 절연층(252) 내에, 읽어내기 회로(42)와 반도체 기판(221)과 전기적으로 접속된 복수의 접속부(259)를 갖고 있다. 제2 기판(220)은, 또한 예를 들어 절연층(252) 상에 배선층(256)을 갖고 있다. 배선층(256)은, 예를 들어 절연층(257)과, 절연층(257) 내에 마련된 복수의 화소 구동선(43) 및 복수의 수직 신호선(424)을 갖고 있다. 배선층(256)은, 또한 예를 들어 절연층(257) 내에 복수의 접속 배선(255)를 4개의 수광 화소 P마다 1개씩 갖고 있다. 접속 배선(255)은, 읽어내기 회로(42)를 공유하는 4개의 수광 화소 P에 포함되는 부유 확산층에 전기적으로 접속된 각 관통 배선(254)을 서로 전기적으로 접속하고 있다.
배선층(256)은, 또한 예를 들어 절연층(257) 내에 복수의 패드 전극(258)을 갖고 있다. 각 패드 전극(258)은, 예를 들어 Cu(구리), Al(알루미늄) 등의 금속으로 형성되어 있다. 각 패드 전극(258)은, 배선층(256)의 표면에 노출되어 있다. 각 패드 전극(258)은, 제2 기판(220)과 제3 기판(230)의 전기적인 접속과, 제2 기판(220)과 제3 기판(230)의 접합에 사용된다. 복수의 패드 전극(258)은, 예를 들어 화소 구동선(223) 및 수직 신호선(224)마다 1개씩 마련되어 있다.
제3 기판(230)은, 예를 들어 반도체 기판(231) 상에 층간 절연막(261)을 적층해서 구성되어 있다. 또한, 제3 기판(230)은, 후술하는 바와 같이, 제2 기판(220)에, 표면측의 면끼리로 접합되어 있는 점에서, 제3 기판(230) 내의 구성에 대해서 설명할 때에는, 상하의 설명이, 도면에서의 상하 방향과는 반대로 되어 있다. 반도체 기판(231)은 실리콘 기판으로 구성되어 있다. 제3 기판(230)은 반도체 기판(231)의 표면(면(231S1))측의 일부에 로직 회로(52)가 마련된 구성으로 되어 있다. 제3 기판(230)은, 또한 예를 들어 층간 절연막(261) 상에 배선층(262)을 갖고 있다. 배선층(262)은, 예를 들어 절연층(263)과, 절연층(263) 내에 마련된 복수의 패드 전극(264)을 갖고 있다. 복수의 패드 전극(264)은, 로직 회로(52)와 전기적으로 접속되어 있다. 각 패드 전극(264)은, 예를 들어 Cu(구리)로 형성되어 있다. 각 패드 전극(264)은, 배선층(262)의 표면에 노출되어 있다. 각 패드 전극(264)은, 제2 기판(220)과 제3 기판(230)의 전기적인 접속과, 제2 기판(220)과 제3 기판(230)의 접합에 사용된다. 또한, 패드 전극(264)은, 반드시 복수가 아니어도 되고, 1개라도 로직 회로(52)와 전기적으로 접속이 가능하다. 제2 기판(220) 및 제3 기판(230)은 패드 전극(258, 264)끼리의 접합에 의해, 서로 전기적으로 접속되어 있다. 즉, 전송 트랜지스터 TR의 게이트(전송 게이트 TG)는, 관통 배선(254)과, 패드 전극(258, 264)을 통해, 로직 회로(52)에 전기적으로 접속되어 있다. 제3 기판(230)은, 반도체 기판(221)의 표면(면221S1)측에 반도체 기판(231)의 표면(면(231S1))을 향해서 제2 기판(220)에 접합되어 있다. 즉, 제3 기판(230)은, 제2 기판(220)에, 페이스 투 페이스로 접합되어 있다.
이와 같이, 본 변형예에서는, 포토다이오드와 화소 트랜지스터(읽어내기 회로(42))를 다른 기판에 마련하도록 했다. 이에 의해, 상기 실시 형태의 효과에 더하여, 포토다이오드의 면적을 확대할 수 있고, 감도나 포화 용량을 증가시키는 것이 가능해진다. 또한, 화소 트랜지스터의 면적도 확대할 수 있다. 예를 들어, 트랜지스터 AMP의 게이트 길이를 확대한 경우에는, 예를 들어 랜덤 텔레그래프 노이즈(RTS)를 저감하는 것이 가능해진다. 트랜지스터 SEL, RST의 게이트 길이를 확대한 경우에는, 역치 전압(Vth)이나 컷오프 등의 트랜지스터 특성의 변동을 저감하는 것이 가능해진다.
[변형예 4]
상기 실시 형태에서는, 도 12에 있어서 변환 효율을 전환하기 위한 트랜지스터 FDG를 추가한 예를 나타냈지만, 그 때의 화소 블록(예를 들어, 화소 블록(100R, 100Gr))의 구성을 도 37a 내지 도 37d에 나타낸다. 도 37a는 트랜지스터 FDG를 추가했을 때의 화소 블록(100Gr)의 구성의 일례를 나타낸 것이다. 도 37b는 트랜지스터 FDG를 추가했을 때의 화소 블록(100Gr)의 구성의 다른 예를 나타낸 것이다. 도 37c는 트랜지스터 FDG를 추가했을 때의 화소 블록(100R)의 구성의 일례를 나타낸 것이다. 도 37d는 트랜지스터 FDG를 추가했을 때의 화소 블록(100R)의 구성의 다른 예를 나타낸 것이다.
또한, 복수의 SubFD는, 1개의 트랜지스터 FDG에 대해서 1개 배치해도 되고, 복수의 트랜지스터 FDG에서 공유하고 있어도 된다. 또한, 복수의 SubFD는, 인접하는 접속 배선 FDL이 겸하고 있어도 된다.
[변형예 5]
도 38은 본 개시의 변형예 5에 관한, 예를 들어 배선층(123)에 마련된 각종 배선(복수의 SubFD의 접속 배선 SubFDL, 복수의 제어선 SELL, 복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)을 화소 블록(100R, 100Gr, 100Gb, 100B)의 외형과 함께 나타낸 것이다. 도 39는, 도 38에 나타낸 화소 블록의 구성을 나타내는 회로도이다. 또한, 도 39에서는, 각 화소 블록(화소 블록(100Gb, 100R))을 구성하는 복수의 수광 화소 P를 1개의 PD로 나타내어 간략화하고 있다.
8개의 수광 화소 P로 이루어지는 화소 블록(100R, 100B)과, 10개의 수광 화소 P로 이루어지는 화소 블록(100Gr, 100Gb)이, SubFD를 통해 서로 FD를 공유하도록 해도 된다. SubFD는 FDG트랜지스터와 RST 트랜지스터 사이의 노드에 접속되는, 저변환 효율 구동 시의 용량을 확보하기 위한 메탈 배선이며, 본 개시에 있어서의 「변환 효율 전환용 배선」의 일 구체예에 상당한다.
구체적으로는, 예를 들어 도 38에 도시한 바와 같이, Y축 방향으로 인접하는 화소 블록(100Gb)의 변환 효율 전환용 배선(SubFD)과, 화소 블록(100R)의 SubFD를 접속 배선 SubFDL을 통해 서로 접속한다. 예를 들어 도 39에 도시한 바와 같이, 접속된 SubFD의 일단부는, 화소 블록(100Gb)의 트랜지스터 RST의 소스 및 트랜지스터 FDG의 드레인과 접속되고, 타단부는 화소 블록(100R)의 트랜지스터 RST의 소스 및 트랜지스터 FDG의 드레인과 접속된다. 또한, Y축 방향으로 인접하는 화소 블록(100B)의 SubFD와, 화소 블록(100Gr)의 SubFD를 접속 배선 SubFDL을 통해 전기적으로 접속한다. 도시하지 않았지만, 접속된 SubFD의 일단부는, 화소 블록(100B)의 트랜지스터 RST의 소스 및 트랜지스터 FDG의 드레인과 접속되고, 타단부는 화소 블록(100Gr)의 트랜지스터 RST의 소스 및 트랜지스터 FDG의 드레인과 접속된다.
또한, 도 38에서는, 편의상, 접속 배선 SubFDL의 선폭을 SubFD의 선폭보다 좁게 나타냈지만 이것에 한정되는 것은 아니다. 실제로는, 접속 배선 SubFDL의 선폭은, SubFD의 선폭과 동등하게 형성된다.
이상에 의해, Y축 방향으로 인접하는 화소 블록(예를 들어, 화소 블록(100Gb)과 화소 블록(100R) 또는, 화소 블록(100B)과 화소 블록(100Gr))은, 서로 화소 블록에 각각 마련된 SubFD의 용량을 효율적으로 이용할 수 있게 되어, 다이내믹 레인지를 확대시키는 것이 가능해진다. 이에 더해서, 저변환 효율(Low) 시의 변환 효율을 보다 저하시키는 것이 가능해진다.
또한, 상기 실시 형태 등의 촬상 장치(1)의 유닛 U에서는, 8개의 수광 화소 P로 이루어지는 화소 블록(100R, 100B)과, 10개의 수광 화소 P로 이루어지는 화소 블록(100Gr, 100Gr) 사이에서 변환 효율에 차분이 발생한다. 그 때문에, 후단의 보정 회로에 있어서 변환 효율을 일치시키는 것이 바람직하다.
이에 반해 본 변형예에서는, Y축 방향으로 인접하는, 8개의 수광 화소 P로 이루어지는 화소 블록(100R)과 10개의 수광 화소 P로 이루어지는 화소 블록(100Gb)의 사이, 8개의 수광 화소 P로 이루어지는 화소 블록(100B)과 10개의 수광 화소 P로 이루어지는 화소 블록(100Gr)의 사이에 있어서, 각각 SubFD를 통해 FD를 공유하도록 했다. 이에 의해, 유닛 U 내에 있어서 FD를 공유하는 구성 화소수가 모두 18개가 되기 때문에, 저변환 효율(Low) 시의 변환 효율의 차가 작아진다. 따라서, 상기 실시 형태 등에 있어서 변환 효율의 차분에 대응하기 위해서 Low 계통용으로 2계통 마련되어 있었던 아날로그 회로를 공통화하는 것이 가능해진다.
또한, 본 변형예에서는, Y축 방향으로 인접하는 화소 블록간에서 공유되는 SubFD를, 각각의 화소 블록의 트랜지스터 RST의 소스에 접속하도록 했으므로, 고변환 효율(High) 시에는, FD를 공유하는 화소 블록의 적어도 한쪽 트랜지스터 RST를 온 상태로 하고, 트랜지스터 FDG를 오프 상태로 함으로써, SubFD가 전원 전위(VDD)에 고정된다. 이에 의해, FD-FD 커플링 용량이 저감된다. 따라서, SubFD를 공유하는 화소 블록간의 신호의 혼색을 저감하는 것이 가능해진다.
[변형예 6]
도 40은 본 개시의 변형예 6에 관한, 예를 들어 배선층(123)에 마련된 각종 배선(복수의 SubFD의 접속 배선 SubFDL, 복수의 제어선 SELL, 복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)을 화소 블록(100R, 100Gr, 100Gb, 100B)의 외형과 함께 나타낸 것이다. 도 41은 도 40에 나타낸 화소 블록의 구성을 나타내는 회로도이다. 또한, 도 41에서는 각 화소 블록(화소 블록(100Gb, 100R))을 구성하는 복수의 수광 화소 P를 1개의 PD로 나타내어 간략화하고 있다.
상기 변형예 5와 같이, Y축 방향으로 인접하는, 화소 블록(100Gb)의 트랜지스터 RST의 소스 및 트랜지스터 FDG의 드레인과, 화소 블록(100R)의 트랜지스터 RST의 소스 및 트랜지스터 FDG의 드레인에 접속되는 SubFD의 사이, 화소 블록(100B)의 트랜지스터 RST의 소스 및 트랜지스터 FDG의 드레인과, 화소 블록(100Gr)의 트랜지스터 RST의 소스 및 트랜지스터 FDG의 드레인에 접속되는 SubFD의 사이에는, 각각 스위치 소자(117)를 배치하도록 해도 된다. 구체적으로는, SubFD의 일부를 스위치 소자(117)의 근방에서 다른 배선층(예를 들어, 배선층(122))으로 비아를 통해 떨어뜨려, 스위치 소자(117)의 온/오프 전환에 의해 SubFD의 접속과 분리를 제어한다.
예를 들어, 고변환 효율(High) 시에는 스위치 소자(117)를 오프 상태, 저변환 효율(Low) 시에는 스위치 소자(117)를 온 상태로 한다. 이에 의해, 고변환 효율(High) 시에 SubFD는 전기적으로 부유 상태가 되기 때문에, SubFD를 통한 FD-FD커플링이 억제된다. 따라서, SubFD를 공유하는 화소 블록간(예를 들어, 화소 블록(100Gb)과 화소 블록(100R) 사이, 화소 블록(100Gb)과 화소 블록(100B) 사이)의 신호의 혼색을 저감하는 것이 가능해진다.
[변형예 7]
도 42는 본 개시의 변형예 7에 관한, 화소 블록의 구성을 나타내는 회로도이다. 또한, 도 42에서는, 각 화소 블록(화소 블록(100Gb, 100R))을 구성하는 복수의 수광 화소 P를 1개의 PD로 나타내어 간략화하고 있다. 도 43은 도 42에 나타낸 화소 블록에 있어서의 고변환 효율 환 구동 시 및 저변환 효율 구동 시의 각 트랜지스터의 타이밍차트도이다.
상기 변형예 5에서는, 고변환 효율(High) 시에 SubFD를 전원 전위(VDD)에 고정하는 예를 나타냈지만, 이것에 한정되는 것은 아니다. 예를 들어, 도 42에 도시한 바와 같이, 트랜지스터 RST의 드레인을 다른 전원선(VB)에 접속하고, 화소 어레이 외에 배치한 전환 스위치를 사용하여, 화소를 리셋할 때는 전원 전위(VDD)에 접속하고, 축적 기간 및 고변환 효율(High) 시는 고정 전위(예를 들어, GND)에 접속해도 된다.
이에 의해, 상기 변형예 5와 마찬가지로, SubFD를 공유하는 화소 블록간(예를 들어, 화소 블록(100Gb)과 화소 블록(100R) 사이, 화소 블록(100Gb)과 화소 블록(100B) 사이)의 신호의 혼색을 저감하는 것이 가능해진다. 이에 더해서, 상기 변형예 5와 같이 SubFD를 VDD에 전위 고정한 경우에는, 신호에 전원 노이즈가 실릴(전원 전압 변동 제거비; PSRR) 우려가 있지만, 본 변형예와 같이 GND에 고정함으로써, PSRR을 방지하는 것이 가능해진다.
[변형예 8]
도 44는 본 개시의 변형예 8에 관한, 화소 블록의 구성을 나타내는 회로도이다. 또한, 도 44에서는, 각 화소 블록(화소 블록(100Gb, 100R))을 구성하는 복수의 수광 화소 P를 1개의 PD로 나타내어 간략화하고 있다.
상기 변형예 5 내지 7에서는, 화소 블록(100R, 100Gr, 100Gb, 100B)에 있어서 트랜지스터 RST 및 트랜지스터 FDG가 직렬로 접속되어 있는 예를 나타냈지만, 이것에 한정되는 것은 아니다. 트랜지스터 RST 및 트랜지스터 FDG는, 도 44에 도시한 바와 같이, FD에 대하여 병렬로 접속되어 있어도 된다.
이와 같이, FD에 대한 트랜지스터 RST 및 트랜지스터 FDG의 접속을 직렬 및 병렬의 양쪽을 선택할 수 있도록 함으로써, 레이아웃의 자유도를 향상시킬 수 있다.
[변형예 9]
도 45는 본 개시의 변형예 9에 관한, 예를 들어 배선층(123)에 마련된 각종 배선(복수의 SubFD의 접속 배선 SubFDL, 복수의 제어선 SELL, 복수의 신호선 VSL, 기준 전위선 VSS 및 전원선 VDDL)을 화소 블록(100R, 100Gr, 100Gb, 100B)의 외형과 함께 나타낸 것이다.
상기 변형예 5 내지 8에서는, Y축 방향으로 인접하는, 화소 블록(100Gb)과 화소 블록(100R)에 있어서 SubFD를, 화소 블록(100B)과 화소 블록(100Gr)에 있어서 SubFD를 공유하도록 했지만, 이것에 한정되는 것은 아니다. SubFD는 X축 방향으로 인접하는 화소 블록(100Gr)과 화소 블록(100R)에 있어서, 화소 블록(100Gb)과 화소 블록(100B)에 있어서 공유하도록 해도 된다.
이와 같이, X축 방향 또는 Y축 방향으로 인접하는 화소 블록(100R, 100Gr, 100Gb, 100B)에 있어서 SubFD를 공유할 수 있도록 함으로써, 레이아웃이나 구동의 설계 자유도를 향상시킬 수 있다.
[기타 변형예]
또한, 이들 변형예는 서로 조합해도 된다. 예를 들어, Y축 방향으로 인접하는, 화소 블록(100Gb)과 화소 블록(100R)에 있어서 SubFD를, 화소 블록(100B)과 화소 블록(100Gr)에 있어서 SubFD를 공유한 다음, 또한 X축 방향으로 인접하는 화소 블록(100Gr)과 화소 블록(100R)에 있어서, 화소 블록(100Gb)과 화소 블록(100B)을 공유해도 된다. 이에 의해, 저변환 효율 시에 더욱 변환 효율을 낮추는 것이 가능해진다.
<3. 촬상 장치의 사용예>
도 47은 상기 실시 형태에 따른 촬상 장치(1)의 사용예를 나타내는 것이다. 상술한 촬상 장치(1)는, 예를 들어 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 여러 케이스에 사용할 수 있다.
·디지털 카메라나, 카메라 기능이 있는 휴대 기기 등의, 감상용으로 제공되는 화상을 촬영하는 장치
·자동 정지 등의 안전 운전이나, 운전자의 상태 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량 탑재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량간 등의 측거를 행하는 측거 센서 등의, 교통용으로 제공되는 장치
·유저의 제스처를 촬영하여, 그 제스처에 따른 기기 조작을 행하기 위해서, 텔레비전이나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용으로 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 시큐리티용으로 제공되는 장치
·피부를 촬영하는 피부 측정기나, 두피를 촬영하는 마이크로스코프 등의, 미용용으로 제공되는 장치
·스포츠 용도 등을 위한 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
<4. 이동체에 대한 응용예>
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 48은 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통해 접속된 복수의 전자 제어 유닛을 구비한다. 도 48에 나타낸 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라서 차량의 구동계에 관련된 장치의 동작을 제어한다. 예를 들어, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은, 각종 프로그램에 따라서 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들어, 보디계 제어 유닛(12020)은, 키리스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 혹은 헤드 램프, 백 램프, 브레이크 램프, 방향 지시등 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 접수하고, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들어, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들어 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하고, 구동계 제어 유닛(12010)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 혹은 충격 완화, 차간 거리에 기초한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 따라서 헤드 램프를 제어하고, 하이 빔을 로우 빔으로 전환하는 등의 방현을 도모할 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는 차량의 탑승자 또는 차외에 대하여, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중 적어도 한쪽 출력 신호를 송신한다. 도 48의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들어 온보드 디스플레이 및 헤드업 디스플레이의 적어도 하나를 포함하고 있어도 된다.
도 49는 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 49에서는, 차량(12100)은 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들어 차량(12100)의 프론트 노즈, 사이드미러, 리어 범퍼, 백 도어 및 차실 내의 프론트 글래스의 상부 등의 위치에 마련된다. 프론트 노즈에 구비되는 촬상부(12101) 및 차실 내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 촬상부(12101 및 12105)에서 취득되는 전방의 화상은, 주로 선행차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 49에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프론트 노즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들어, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터를 중첩할 수 있음으로써, 차량(12100)을 상방으로부터 본 부감 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 된다. 예를 들어, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용 화소를 갖는 촬상 소자여도 된다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)에서 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물에서, 차량(12100)과 대략 동일한 방향으로 소정의 속도(예를 들어, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차의 직전에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수 있다. 이와 같이 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)에서 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형 차량, 보행자, 전주 등 기타 입체물로 분류해서 추출하여, 장애물의 자동 회피에 사용할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 수순과, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 여부를 판별하는 수순에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해서 설명했다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 차량에 탑재되는 촬상 장치에서는, 촬상 화상의 화질을 높일 수 있다. 그 결과, 차량 제어 시스템(12000)에서는, 차량의 충돌 회피 혹은 충돌 완화 기능, 차간 거리에 기초한 추종 주행 기능, 차속 유지 주행 기능, 차량의 충돌 경고 기능, 차량의 레인 일탈 경고 기능 등을, 높은 정밀도로 실현할 수 있다.
이상, 실시 형태 및 변형예, 그리고 그들의 구체적인 응용예를 들어 본 기술을 설명했지만, 본 기술은 이들 실시 형태 등에 한정되지는 않고, 다양한 변형이 가능하다.
예를 들어, 화소 어레이에 있어서의 화소 블록의 배치 및 화소 블록에 있어서의 수광 화소 P의 배치는, 상기 실시 형태 등에 기재된 배치에 한정되는 것은 아니고, 다양한 배치가 가능하다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시이며 한정되는 것이 아니고, 또 다른 효과가 있어도 된다.
또한, 본 기술은 이하와 같은 구성으로 할 수 있다. 이하의 구성의 본 기술에 따르면, 촬상 화상의 화질을 높일 수 있다.
(1)
각각이, 서로 동일한 색의 컬러 필터를 포함하는 복수의 수광 화소를 갖고, 상기 복수의 수광 화소는, 각각이 제1 방향으로 인접하는 2개의 수광 화소를 포함하는 복수의 제1 화소 페어로 구분된 복수의 화소 블록과,
상기 복수의 제1 화소 페어에 대응하는 위치에 각각 마련된 복수의 렌즈와,
상기 복수의 제1 화소 페어의 상기 제1 방향으로 인접하는 2개의 수광 화소의 경계에 배치되고, 각각이 상기 복수의 제1 화소 페어에 있어서 공유된 복수의 부유 확산층
을 구비한 촬상 장치.
(2)
상기 복수의 수광 화소의 각각에 마련된, 수광량에 따른 전하를 광전 변환에 의해 생성하는 복수의 수광부와, 상기 복수의 수광부의 각각에 있어서 생성된 상기 전하를 상기 복수의 부유 확산층으로 전송하는 복수의 제1 트랜지스터를 더 갖고,
상기 복수의 제1 트랜지스터의 각각의 게이트는, 상기 복수의 제1 화소 페어의 각각에 있어서, 상기 복수의 부유 확산층을 사이로 해서 상기 제1 방향을 따라 대향 배치되고,
상기 복수의 부유 확산층의 각각은, 상기 제1 방향을 따라 대향 배치된 상기 복수의 제1 트랜지스터의 각각의 게이트의 중심을 통과하는 선분에 대하여 법선 방향으로 어긋나게 배치되는, 상기 (1)에 기재된 촬상 장치.
(3)
상기 복수의 부유 확산층 상에는, 각각, 복수의 부유 확산층 콘택트가 더 마련되어 있고,
상기 복수의 부유 확산층 콘택트는, 상기 제1 방향을 따라 대향 배치된 상기 복수의 제1 트랜지스터의 각각의 게이트의 중심을 통과하는 선분 상 또는 상기 복수의 부유 확산층과 함께, 상기 제1 방향을 따라 대향 배치된 상기 복수의 제1 트랜지스터의 각각의 게이트의 중심을 통과하는 선분에 대하여 법선 방향으로 어긋나게 배치되는, 상기 (2)에 기재된 촬상 장치.
(4)
상기 복수의 화소 블록마다 마련된 복수의 제2 트랜지스터를 더 갖고,
상기 복수의 제2 트랜지스터는, 상기 복수의 제1 트랜지스터와는, 상기 제1 방향과 교차하는 제2 방향으로 다른 위치에 있어서 상기 제1 방향을 따라 마련되어 있고,
상기 복수의 수광부와 상기 복수의 제2 트랜지스터는 제1 소자 분리부에 의해 전기적으로 분리되는, 상기 (2) 또는 (3)에 기재된 촬상 장치.
(5)
상기 제1 소자 분리부는 절연층을 포함해서 형성되어 있고,
상기 복수의 부유 확산층은, 평면으로 보아 상기 제1 소자 분리부에 치우쳐서 마련되어 있는, 상기 (4)에 기재된 촬상 장치.
(6)
상기 제1 소자 분리부는 불순물층을 포함해서 형성되어 있고,
상기 복수의 부유 확산층은, 평면으로 보아 상기 제1 소자 분리부로부터 멀어지는 방향으로 마련되어 있는, 상기 (4)에 기재된 촬상 장치.
(7)
상기 제1 방향에 있어서 인접하는 상기 복수의 제2 트랜지스터 사이에 각각 마련되고, 상기 제1 방향에 있어서 인접하는 상기 복수의 제2 트랜지스터를 서로 전기적으로 분리하는 복수의 제2 소자 분리부를 더 갖는, 상기 (4) 내지 (6) 중 어느 1개에 기재된 촬상 장치.
(8)
상기 복수의 제2 소자 분리부는, 절연층 또는 불순물층을 포함해서 형성되어 있는, 상기 (7)에 기재된 촬상 장치.
(9)
상기 복수의 수광 화소는, 상기 제1 방향과 교차하는 제2 방향으로 인접하는 2개의 수광 화소가 제2 화소 페어로서 상기 제2 방향으로 주기적으로 배치되고, 또한 상기 제1 방향으로 인접하는 2개의 상기 제2 화소 페어는 서로 거울상 구조를 갖는 상기 (1) 내지 (8) 중 어느 1개에 기재된 촬상 장치.
(10)
대향하는 제1 면 및 제2 면을 갖고, 상기 복수의 수광 화소가 매트릭스상으로 배치됨과 함께, 상기 복수의 수광부의 각각이, 상기 복수의 수광 화소마다 매립 형성된 반도체 기판을 더 갖고,
상기 복수의 렌즈는 상기 반도체 기판의 상기 제2 면측에 마련되고, 상기 복수의 부유 확산층, 상기 복수의 제1 트랜지스터 및 상기 복수의 제2 트랜지스터는 각각 상기 반도체 기판의 상기 제1 면에 마련되는, 상기 (3) 내지 (9) 중 어느 1개에 기재된 촬상 장치.
(11)
상기 반도체 기판의 상기 제1 면에는, 상기 반도체 기판에 고정 전위를 인가하는 복수의 기판 콘택트가 더 설치되는, 상기 (10)에 기재된 촬상 장치.
(12)
상기 복수의 기판 콘택트는, 평면으로 보아, 상기 제1 방향을 따라 마련된 상기 복수의 제2 트랜지스터 사이에 마련되는, 상기 (11)에 기재된 촬상 장치.
(13)
상기 복수의 기판 콘택트는, 평면으로 보아, 상기 제1 방향으로 인접하는 상기 복수의 수광부의 사이에 각각 마련되는, 상기 (11)에 기재된 촬상 장치.
(14)
상기 복수의 화소 블록 각각에 있어서, 상기 제1 방향과 교차하는 제2 방향으로 배열되는 2개의 상기 제1 화소 페어는, 상기 제1 방향에 있어서 어긋나게 배치되어 있는, 상기 (1) 내지 (13) 중 어느 1개에 기재된 촬상 장치.
(15)
상기 복수의 화소 블록은, 제1 화소 블록과, 제2 화소 블록을 포함하고,
상기 제1 화소 블록에 있어서, 상기 복수의 수광 화소는, 제1 배치 패턴으로 배치되고,
상기 제2 화소 블록에 있어서, 상기 복수의 수광 화소는, 제2 배치 패턴으로 배치되는, 상기 (1) 내지 (14) 중 어느 1개에 기재된 촬상 장치.
(16)
상기 복수의 화소 블록은, 최소 반복 단위로서 2행×2열로 배치된, 2개의 상기 제1 화소 블록 및 2개의 상기 제2 화소 블록을 갖고,
상기 2개의 제1 화소 블록과, 상기 2개의 제2 화소 블록은 서로 교차하는 대각선 상에 배치되는, 상기 (15)에 기재된 촬상 장치.
(17)
상기 제1 화소 블록에 있어서의 상기 복수의 수광 화소의 수는, 상기 제2 화소 블록에 있어서의 상기 복수의 수광 화소의 수보다 많고,
상기 2개의 제1 화소 블록에 포함되는 상기 복수의 수광 화소는, 녹색의 상기 컬러 필터를 포함하고,
상기 2개의 제2 화소 블록 중 한쪽의 상기 제2 화소 블록에 포함되는 상기 복수의 수광 화소는, 적색의 상기 컬러 필터를 포함하고,
상기 2개의 제2 화소 블록 중 다른 쪽의 상기 제2 화소 블록에 포함되는 상기 복수의 수광 화소는, 청색의 상기 컬러 필터를 포함하는, 상기 (16)에 기재된 촬상 장치.
(18)
상기 복수의 수광 화소의 각각에 마련된, 수광량에 따른 전하를 광전 변환에 의해 생성하는 복수의 수광부와, 상기 복수의 수광부의 각각에 있어서 생성된 상기 전하를 상기 복수의 부유 확산층으로 전송하는 복수의 제1 트랜지스터와,
상기 복수의 화소 블록마다, 상기 복수의 제1 트랜지스터와는 상기 제1 방향과 교차하는 제2 방향으로 다른 위치에 있어서 상기 제1 방향을 따라 마련된 복수의 제2 트랜지스터를 더 갖고,
상기 최소 반복 단위에 있어서, 상기 복수의 부유 확산층, 상기 복수의 제1 트랜지스터 및 상기 복수의 제2 트랜지스터는, 평면으로 보아, 상기 최소 반복 단위의 중심에 대하여 점대칭으로 배치되는, 상기 (16) 또는 (17)에 기재된 촬상 장치.
(19)
상기 최소 반복 단위에 있어서, 상기 2개의 제1 화소 블록 및 상기 2개의 제2 화소 블록의 각각에 마련된 상기 복수의 부유 확산층, 상기 복수의 제1 트랜지스터, 상기 복수의 제2 트랜지스터 및 기준 전위를 공급하는 기준 전위선에 접속되는 복수의 배선은, 평면으로 보아, 상기 최소 반복 단위의 중심에 대하여 점대칭으로 배치되는, 상기 (16) 내지 (18) 중 어느 1개에 기재된 촬상 장치.
(20)
상기 제2 트랜지스터로서, 증폭 트랜지스터, 선택 트랜지스터 및 리셋 트랜지스터를 갖고,
1개의 상기 화소 블록에 있어서 마련된 상기 복수의 부유 확산층은 서로 연속하는 제1 배선을 통해 상기 증폭 트랜지스터에 접속되고,
상기 제1 배선을 포함하는 배선층 내에는, 1개의 상기 화소 블록에 있어서 마련된 상기 복수의 제1 트랜지스터에 접속되는 제어선의 일부가, 상기 제1 배선을 따라 마련되어 있는, 상기 (19)에 기재된 촬상 장치.
(21)
상기 제2 트랜지스터로서 변환 효율 전환 트랜지스터를 더 갖는, 상기 (20)에 기재된 촬상 장치.
(22)
상기 복수의 화소 블록마다 상기 제1 방향을 따라 마련되는 복수의 제2 트랜지스터를 더 갖고,
상기 복수의 제2 트랜지스터는, 상기 제1 방향 및 상기 제2 방향의 각각에 주기적으로 배치되고, 상기 제1 방향의 반복 주기는 상기 제2 방향의 반복 주기보다 큰, 상기 (4) 내지 (21) 중 어느 1개에 기재된 촬상 장치.
(23)
상기 제1 방향의 반복 주기는, 상기 제2 방향의 반복 주기의 2배인, 상기 (22)에 기재된 촬상 장치.
(24)
상기 복수의 수광부, 상기 복수의 부유 확산층 및 상기 제1 트랜지스터가 마련된 제1 기판과,
상기 제2 트랜지스터를 포함하는 읽어내기 회로가 마련된 제2 기판과,
상기 제1 기판과 상기 제2 기판을 전기적으로 접속하는 관통 배선을 더 갖는 상기 (4) 내지 (23) 중 어느 1개에 기재된 촬상 장치.
(25)
상기 복수의 제1 트랜지스터의 각각의 게이트는, 평면으로 보아 상기 복수의 수광 화소의 각각의 중심부로부터 벗어난 위치에 마련되어 있는, 상기 (2) 내지 (24) 중 어느 1개에 기재된 촬상 장치.
(26)
상기 복수의 제1 트랜지스터의 각각의 게이트는 종형의 게이트 구조를 갖고, 상기 제1 소자 분리부보다 깊은, 상기 (4) 내지 (25) 중 어느 1개에 기재된 촬상 장치.
(27)
상기 제1 화소 블록과 상기 제2 화소 블록은, 변환 효율 전환용 배선을 통해 서로 전기적으로 접속되어 있는, 상기 (21) 내지 (26) 중 어느 1개에 기재된 촬상 장치.
(28)
상기 변환 효율 전환용 배선 사이에 스위치 소자를 더 갖고,
상기 스위치 소자를 통해 상기 제1 화소 블록과 상기 제2 화소 블록의 전기적으로 접속과 분리가 이루어지는, 상기 (27)에 기재된 촬상 장치.
(29)
상기 변환 효율 전환용 배선은, 고변환 효율 구동 시에 전원 전위에 고정되는, 상기 (27) 또는 (28)에 기재된 촬상 장치.
(30)
상기 변환 효율 전환용 배선은, 고변환 효율 구동 시에 그라운드 전위에 고정되는, 상기 (27) 또는 (28)에 기재된 촬상 장치.
(31)
상기 리셋 트랜지스터의 드레인에 전원선을 접속하고, 상기 복수의 수광 화소가 어레이상으로 배치되어 이루어지는 화소 어레이 외에 배치한 전환 스위치를 사용해서 전압을 전환하는, 상기 (27) 내지 (30) 중 어느 1개에 기재된 촬상 장치.
(32)
상기 리셋 트랜지스터와 상기 변환 효율 전환 트랜지스터는 직렬로 접속되어 있는, 상기 (27) 내지 (31) 중 어느 1개에 기재된 촬상 장치.
(33)
상기 리셋 트랜지스터와 상기 변환 효율 전환 트랜지스터는 병렬로 접속되어 있는, 상기 (27) 내지 (31) 중 어느 1개에 기재된 촬상 장치.
(34)
상기 변환 효율 전환용 배선은, 행방향으로 인접하는 상기 제1 화소 블록과 상기 제2 화소 블록을 접속하는, 상기 (27) 내지 (33) 중 어느 1개에 기재된 촬상 장치.
(35)
상기 변환 효율 전환용 배선은, 열방향으로 인접하는 상기 제1 화소 블록과 상기 제2 화소 블록을 접속하는, 상기 (27) 내지 (33) 중 어느 1개에 기재된 촬상 장치.
본 출원은 일본특허청에 있어서 2021년 8월 31일에 출원된 일본특허출원 번호 제2021-141880호를 기초로 해서 우선권을 주장하는 것이며, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면 설계 상의 요건이나 다른 요인에 따라서, 여러 수정, 콤비네이션, 서브 콤비네이션 및 변경을 상도할 수 있지만, 그들은 첨부된 청구범위나 그 균등물의 범위에 포함되는 것임이 이해된다.

Claims (35)

  1. 각각이, 서로 동일한 색의 컬러 필터를 포함하는 복수의 수광 화소를 갖고, 상기 복수의 수광 화소는, 각각이 제1 방향으로 인접하는 2개의 수광 화소를 포함하는 복수의 제1 화소 페어로 구분된 복수의 화소 블록과,
    상기 복수의 제1 화소 페어에 대응하는 위치에 각각 마련된 복수의 렌즈와,
    상기 복수의 제1 화소 페어의 상기 제1 방향으로 인접하는 2개의 수광 화소의 경계에 배치되고, 각각이 상기 복수의 제1 화소 페어에 있어서 공유된 복수의 부유 확산층
    을 구비한 촬상 장치.
  2. 제1항에 있어서,
    상기 복수의 수광 화소의 각각에 마련된, 수광량에 따른 전하를 광전 변환에 의해 생성하는 복수의 수광부와, 상기 복수의 수광부의 각각에 있어서 생성된 상기 전하를 상기 복수의 부유 확산층으로 전송하는 복수의 제1 트랜지스터를 더 갖고,
    상기 복수의 제1 트랜지스터의 각각의 게이트는, 상기 복수의 제1 화소 페어의 각각에 있어서, 상기 복수의 부유 확산층을 사이로 해서 상기 제1 방향을 따라 대향 배치되고,
    상기 복수의 부유 확산층의 각각은, 상기 제1 방향을 따라 대향 배치된 상기 복수의 제1 트랜지스터의 각각의 게이트의 중심을 통과하는 선분에 대하여 법선 방향으로 어긋나게 배치되는, 촬상 장치.
  3. 제2항에 있어서,
    상기 복수의 부유 확산층 상에는, 각각, 복수의 부유 확산층 콘택트가 더 마련되어 있고,
    상기 복수의 부유 확산층 콘택트는, 상기 제1 방향을 따라 대향 배치된 상기 복수의 제1 트랜지스터의 각각의 게이트의 중심을 통과하는 선분 상 또는 상기 복수의 부유 확산층과 함께, 상기 제1 방향을 따라 대향 배치된 상기 복수의 제1 트랜지스터의 각각의 게이트의 중심을 통과하는 선분에 대하여 법선 방향으로 어긋나게 배치되는, 촬상 장치.
  4. 제2항에 있어서,
    상기 복수의 화소 블록마다 마련된 복수의 제2 트랜지스터를 더 갖고,
    상기 복수의 제2 트랜지스터는, 상기 복수의 제1 트랜지스터와는, 상기 제1 방향과 교차하는 제2 방향으로 다른 위치에 있어서 상기 제1 방향을 따라 마련되어 있고,
    상기 복수의 수광부와 상기 복수의 제2 트랜지스터는 제1 소자 분리부에 의해 전기적으로 분리되는, 촬상 장치.
  5. 제4항에 있어서,
    상기 제1 소자 분리부는 절연층을 포함해서 형성되어 있고,
    상기 복수의 부유 확산층은, 평면으로 보아 상기 제1 소자 분리부에 치우쳐서 마련되어 있는, 촬상 장치.
  6. 제4항에 있어서,
    상기 제1 소자 분리부는 불순물층을 포함해서 형성되어 있고,
    상기 복수의 부유 확산층은, 평면으로 보아 상기 제1 소자 분리부로부터 멀어지는 방향으로 마련되어 있는, 촬상 장치.
  7. 제4항에 있어서,
    상기 제1 방향에 있어서 인접하는 상기 복수의 제2 트랜지스터 사이에 각각 마련되고, 상기 제1 방향에 있어서 인접하는 상기 복수의 제2 트랜지스터를 서로 전기적으로 분리하는 복수의 제2 소자 분리부를 더 갖는, 촬상 장치.
  8. 제7항에 있어서,
    상기 복수의 제2 소자 분리부는, 절연층 또는 불순물층을 포함해서 형성되어 있는, 촬상 장치.
  9. 제1항에 있어서,
    상기 복수의 수광 화소는, 상기 제1 방향과 교차하는 제2 방향으로 인접하는 2개의 수광 화소가 제2 화소 페어로서 상기 제2 방향으로 주기적으로 배치되고, 또한 상기 제1 방향으로 인접하는 2개의 상기 제2 화소 페어는 서로 거울상 구조를 갖는, 촬상 장치.
  10. 제3항에 있어서,
    대향하는 제1 면 및 제2 면을 갖고, 상기 복수의 수광 화소가 매트릭스상으로 배치됨과 함께, 상기 복수의 수광부의 각각이, 상기 복수의 수광 화소마다 매립 형성된 반도체 기판을 더 갖고,
    상기 복수의 렌즈는 상기 반도체 기판의 상기 제2 면측에 마련되고, 상기 복수의 부유 확산층, 상기 복수의 제1 트랜지스터 및 상기 복수의 제2 트랜지스터는 각각 상기 반도체 기판의 상기 제1 면에 마련되는, 촬상 장치.
  11. 제10항에 있어서,
    상기 반도체 기판의 상기 제1 면에는, 상기 반도체 기판에 고정 전위를 인가하는 복수의 기판 콘택트가 더 설치되는, 촬상 장치.
  12. 제11항에 있어서,
    상기 복수의 기판 콘택트는, 평면으로 보아, 상기 제1 방향을 따라 마련된 상기 복수의 제2 트랜지스터 사이에 마련되는, 촬상 장치.
  13. 제11항에 있어서,
    상기 복수의 기판 콘택트는, 평면으로 보아, 상기 제1 방향으로 인접하는 상기 복수의 수광부의 사이에 각각 마련되는, 촬상 장치.
  14. 제1항에 있어서,
    상기 복수의 화소 블록 각각에 있어서, 상기 제1 방향과 교차하는 제2 방향으로 배열되는 2개의 상기 제1 화소 페어는, 상기 제1 방향에 있어서 어긋나게 배치되어 있는, 촬상 장치.
  15. 제1항에 있어서,
    상기 복수의 화소 블록은, 제1 화소 블록과, 제2 화소 블록을 포함하고,
    상기 제1 화소 블록에 있어서, 상기 복수의 수광 화소는, 제1 배치 패턴으로 배치되고,
    상기 제2 화소 블록에 있어서, 상기 복수의 수광 화소는, 제2 배치 패턴으로 배치되는, 촬상 장치.
  16. 제15항에 있어서,
    상기 복수의 화소 블록은, 최소 반복 단위로서 2행×2열로 배치된, 2개의 상기 제1 화소 블록 및 2개의 상기 제2 화소 블록을 갖고,
    상기 2개의 제1 화소 블록과, 상기 2개의 제2 화소 블록은 서로 교차하는 대각선 상에 배치되는, 촬상 장치.
  17. 제16항에 있어서,
    상기 제1 화소 블록에 있어서의 상기 복수의 수광 화소의 수는, 상기 제2 화소 블록에 있어서의 상기 복수의 수광 화소의 수보다 많고,
    상기 2개의 제1 화소 블록에 포함되는 상기 복수의 수광 화소는, 녹색의 상기 컬러 필터를 포함하고,
    상기 2개의 제2 화소 블록 중 한쪽의 상기 제2 화소 블록에 포함되는 상기 복수의 수광 화소는, 적색의 상기 컬러 필터를 포함하고,
    상기 2개의 제2 화소 블록 중 다른 쪽의 상기 제2 화소 블록에 포함되는 상기 복수의 수광 화소는, 청색의 상기 컬러 필터를 포함하는, 촬상 장치.
  18. 제16항에 있어서,
    상기 복수의 수광 화소의 각각에 마련된, 수광량에 따른 전하를 광전 변환에 의해 생성하는 복수의 수광부와, 상기 복수의 수광부의 각각에 있어서 생성된 상기 전하를 상기 복수의 부유 확산층으로 전송하는 복수의 제1 트랜지스터와,
    상기 복수의 화소 블록마다, 상기 복수의 제1 트랜지스터와는 상기 제1 방향과 교차하는 제2 방향으로 다른 위치에 있어서 상기 제1 방향을 따라 마련된 복수의 제2 트랜지스터를 더 갖고,
    상기 최소 반복 단위에 있어서, 상기 복수의 부유 확산층, 상기 복수의 제1 트랜지스터 및 상기 복수의 제2 트랜지스터는, 평면으로 보아, 상기 최소 반복 단위의 중심에 대하여 점대칭으로 배치되는, 촬상 장치.
  19. 제16항에 있어서,
    상기 최소 반복 단위에 있어서, 상기 2개의 제1 화소 블록 및 상기 2개의 제2 화소 블록의 각각에 마련된 상기 복수의 부유 확산층, 상기 복수의 제1 트랜지스터, 상기 복수의 제2 트랜지스터 및 기준 전위를 공급하는 기준 전위선에 접속되는 복수의 배선은, 평면으로 보아, 상기 최소 반복 단위의 중심에 대하여 점대칭으로 배치되는, 촬상 장치.
  20. 제19항에 있어서,
    상기 제2 트랜지스터로서, 증폭 트랜지스터, 선택 트랜지스터 및 리셋 트랜지스터를 갖고,
    1개의 상기 화소 블록에 있어서 마련된 상기 복수의 부유 확산층은 서로 연속하는 제1 배선을 통해 상기 증폭 트랜지스터에 접속되고,
    상기 제1 배선을 포함하는 배선층 내에는, 1개의 상기 화소 블록에 있어서 마련된 상기 복수의 제1 트랜지스터에 접속되는 제어선의 일부가, 상기 제1 배선을 따라 마련되어 있는, 촬상 장치.
  21. 제20항에 있어서,
    상기 제2 트랜지스터로서 변환 효율 전환 트랜지스터를 더 갖는, 촬상 장치.
  22. 제4항에 있어서,
    상기 복수의 화소 블록마다 상기 제1 방향을 따라 마련되는 복수의 제2 트랜지스터를 더 갖고,
    상기 복수의 제2 트랜지스터는, 상기 제1 방향 및 상기 제2 방향의 각각에 주기적으로 배치되고, 상기 제1 방향의 반복 주기는 상기 제2 방향의 반복 주기보다 큰, 촬상 장치.
  23. 제22항에 있어서,
    상기 제1 방향의 반복 주기는, 상기 제2 방향의 반복 주기의 2배인, 촬상 장치.
  24. 제4항에 있어서,
    상기 복수의 수광부, 상기 복수의 부유 확산층 및 상기 제1 트랜지스터가 마련된 제1 기판과,
    상기 제2 트랜지스터를 포함하는 읽어내기 회로가 마련된 제2 기판과,
    상기 제1 기판과 상기 제2 기판을 전기적으로 접속하는 관통 배선을 더 갖는, 촬상 장치.
  25. 제2항에 있어서,
    상기 복수의 제1 트랜지스터의 각각의 게이트는, 평면으로 보아 상기 복수의 수광 화소의 각각의 중심부로부터 벗어난 위치에 마련되어 있는, 촬상 장치.
  26. 제4항에 있어서,
    상기 복수의 제1 트랜지스터의 각각의 게이트는 종형의 게이트 구조를 갖고, 상기 제1 소자 분리부보다 깊은, 촬상 장치.
  27. 제21항에 있어서,
    상기 제1 화소 블록과 상기 제2 화소 블록은, 변환 효율 전환용 배선을 통해 서로 전기적으로 접속되어 있는, 촬상 장치.
  28. 제27항에 있어서,
    상기 변환 효율 전환용 배선 사이에 스위치 소자를 더 갖고,
    상기 스위치 소자를 통해 상기 제1 화소 블록과 상기 제2 화소 블록의 전기적으로 접속과 분리가 이루어지는, 촬상 장치.
  29. 제27항에 있어서,
    상기 변환 효율 전환용 배선은, 고변환 효율 구동 시에 전원 전위에 고정되는, 촬상 장치.
  30. 제27항에 있어서,
    상기 변환 효율 전환용 배선은, 고변환 효율 구동 시에 그라운드 전위에 고정되는, 촬상 장치.
  31. 제27항에 있어서,
    상기 리셋 트랜지스터의 드레인에 전원선을 접속하고, 상기 복수의 수광 화소가 어레이상으로 배치되어 이루어지는 화소 어레이 외에 배치한 전환 스위치를 사용해서 전압을 전환하는, 촬상 장치.
  32. 제27항에 있어서,
    상기 리셋 트랜지스터와 상기 변환 효율 전환 트랜지스터는 직렬로 접속되어 있는, 촬상 장치.
  33. 제27항에 있어서,
    상기 리셋 트랜지스터와 상기 변환 효율 전환 트랜지스터는 병렬로 접속되어 있는, 촬상 장치.
  34. 제27항에 있어서,
    상기 변환 효율 전환용 배선은, 행방향으로 인접하는 상기 제1 화소 블록과 상기 제2 화소 블록을 접속하는, 촬상 장치.
  35. 제27항에 있어서,
    상기 변환 효율 전환용 배선은, 열방향으로 인접하는 상기 제1 화소 블록과 상기 제2 화소 블록을 접속하는, 촬상 장치.
KR1020247005214A 2021-08-31 2022-06-17 촬상 장치 KR20240051127A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021141880 2021-08-31
JPJP-P-2021-141880 2021-08-31
PCT/JP2022/024389 WO2023032416A1 (ja) 2021-08-31 2022-06-17 撮像装置

Publications (1)

Publication Number Publication Date
KR20240051127A true KR20240051127A (ko) 2024-04-19

Family

ID=85412074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247005214A KR20240051127A (ko) 2021-08-31 2022-06-17 촬상 장치

Country Status (6)

Country Link
EP (1) EP4398592A1 (ko)
JP (1) JPWO2023032416A1 (ko)
KR (1) KR20240051127A (ko)
CN (1) CN117837152A (ko)
TW (1) TW202329677A (ko)
WO (1) WO2023032416A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016098640A1 (ja) 2014-12-18 2016-06-23 ソニー株式会社 固体撮像素子、および電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4735702B2 (ja) * 2008-10-22 2011-07-27 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2010212288A (ja) * 2009-03-06 2010-09-24 Renesas Electronics Corp 撮像装置
JP5789446B2 (ja) * 2011-08-10 2015-10-07 富士フイルム株式会社 Ｍｏｓ型固体撮像素子及び撮像装置
CN104041020B (zh) * 2011-12-27 2015-11-25 富士胶片株式会社 彩色摄像元件
US11201186B2 (en) * 2016-01-20 2021-12-14 Sony Corporation Solid-state imaging device, driving method therefor, and electronic apparatus
JP7527755B2 (ja) * 2018-02-09 2024-08-05 キヤノン株式会社 光電変換装置および撮像システム
JP7031895B2 (ja) 2019-09-30 2022-03-08 進展工業株式会社 尿処理材

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016098640A1 (ja) 2014-12-18 2016-06-23 ソニー株式会社 固体撮像素子、および電子装置

Also Published As

Publication number Publication date
TW202329677A (zh) 2023-07-16
CN117837152A (zh) 2024-04-05
WO2023032416A1 (ja) 2023-03-09
JPWO2023032416A1 (ko) 2023-03-09
EP4398592A1 (en) 2024-07-10

Similar Documents

Publication Publication Date Title
KR102542419B1 (ko) 신호 처리 장치 및 고체 촬상 장치
TWI837162B (zh) 固態攝像裝置及電子機器
US11924566B2 (en) Solid-state imaging device and electronic device
US11252367B2 (en) Solid-stage image sensor, imaging device, and method of controlling solid-state image sensor
KR20210091131A (ko) 촬상 장치
US10819928B2 (en) Imaging system and imaging apparatus for detection of abnormalities associated with the imaging system
US12062677B2 (en) Imaging apparatus
US11025846B2 (en) Imaging system, imaging apparatus, and control apparatus
KR20240051127A (ko) 촬상 장치
WO2024195367A1 (ja) 撮像装置
EP4425559A1 (en) Imaging device
WO2023132151A1 (ja) 撮像素子および電子機器
WO2024135307A1 (ja) 固体撮像装置
WO2023243222A1 (ja) 撮像装置
US12003878B2 (en) Imaging device
WO2023079840A1 (ja) 撮像装置および電子機器
KR20230096986A (ko) 고체 촬상 장치 및 전자 기기
TW202431859A (zh) 固態攝像裝置