TW202329677A - 攝像裝置 - Google Patents

Abstract

本揭示之一實施形態之攝像裝置具備：複數個像素區塊，其等各自具有包含彼此顏色相同之彩色濾光片之複數個受光像素，複數個受光像素被劃分為各自包含第1方向上相鄰之2個受光像素之複數個第1像素對；複數個透鏡，其等分別設置於與複數個第1像素對對應之位置；及複數個浮動擴散層，其等配置於複數個第1像素對之第1方向上相鄰之2個受光像素之邊界，各自由複數個第1像素對共用。

Description

攝像裝置

本揭示係關於一種拍攝被攝體之攝像裝置。

於攝像裝置中，例如具有為實現自動聚焦而獲得像面相位差者。例如，於專利文獻1，揭示有具備通常像素、及用以獲得像面相位差之相位差檢測像素之攝像裝置。 [先前技術文獻] [專利文獻]

專利文獻1：國際公開第2016/098640號

於攝像裝置中，期望攝像圖像之畫質較高，且期待進一步提高畫質。

期望提供可提高畫質之攝像裝置。

本揭示之一實施形態中之攝像裝置具備：複數個像素區塊，其等各自具有包含彼此顏色相同之彩色濾光片之複數個受光像素，複數個受光像素被劃分為各自包含第1方向上相鄰之2個受光像素之複數個第1像素對；複數個透鏡，其等分別設置於與複數個第1像素對對應之位置；及複數個浮動擴散層，其等配置於複數個第1像素對之第1方向上相鄰之2個受光像素之邊界，各自由複數個第1像素對共用。

於本揭示之一實施形態中之攝像裝置中，於複數個像素區塊各者中，設置包含彼此顏色相同之彩色濾光片之複數個受光像素。該等複數個受光像素被劃分為各自包含第1方向上相鄰之2個受光像素之複數個第1像素對。於與複數個第1像素對對應之位置，分別設置複數個透鏡。再者，複數個第1像素對各者共用配置於第1方向上相鄰之2個受光像素之邊界之複數個浮動擴散層。藉此，減少浮動擴散層之電容，增加將信號電荷轉換為信號電壓之效率而減少隨機雜訊。

以下，對本揭示之實施形態，參考圖式詳細地進行說明。另，說明依以下順序進行。 1.實施形態 2.變化例 3.攝像裝置之使用例 4.對移動體之應用例

＜1.實施形態＞ [構成例] 圖1係顯示本揭示之一實施形態之攝像裝置(攝像裝置1)之一構成例者。攝像裝置1具備像素陣列11、驅動部12、參考信號產生部13、讀出部20、信號處理部15、及攝像控制部18。

像素陣列11具有矩陣狀配置之複數個受光像素P。受光像素P構成為產生包含與受光量相應之像素電壓Vpix之信號SIG。

圖2係顯示像素陣列11中之受光像素P之配置之一例者。圖3係顯示像素陣列11之概略剖面構造之一例者。另，圖3顯示與圖6所示之I-I’線對應之剖面。像素陣列11具有複數個像素區塊100、及複數個透鏡101。

複數個像素區塊100包含像素區塊100R、100Gr、100Gb、100B。於像素陣列11中，複數個受光像素P以4個像素區塊100(像素區塊100R、100Gr、100Gb、100B)為最小重複單位(單元U)配置。

像素區塊100R具有包含例如紅色(R)之彩色濾光片131之例如8個受光像素P(受光像素PR)。像素區塊100Gr具有包含例如綠色(G)之彩色濾光片131之例如10個受光像素P(受光像素PGr)。像素區塊100Gb具有包含例如綠色(G)之彩色濾光片131之例如10個受光像素P(受光像素PGb)。像素區塊100B具有包含例如藍色(B)之彩色濾光片131之例如8個受光像素P(受光像素PB)。於圖2中，使用陰影表現彩色濾光片之顏色之差異。像素區塊100R中之受光像素PR之配置圖案及像素區塊100B中之受光像素PB之配置圖案彼此相同，像素區塊100Gr中之受光像素PGr之配置圖案及像素區塊100Gb中之受光像素PGb之配置圖案彼此相同。

於單元U中，像素區塊100R、100Gr、100Gb、100B例如以2列×2行配置。具體而言，具有彼此相同之配置圖案之像素區塊100R及像素區塊100B、與像素區塊100Gr及像素區塊100Gb配置於互相交叉之對角線上。作為一例，像素區塊100Gr配置於左上，像素區塊100R配置於右上，像素區塊100B配置於左下，像素區塊100Gb配置於右下。如此，像素區塊100R、100Gr、100Gb、100B以像素區塊100為單位，藉由所謂之拜耳排列而排列。

此處，受光像素P相當於本揭示中之「受光像素」之一具體例。像素對90A相當於本揭示中之「第1像素對」之一具體例。像素區塊100相當於本揭示中之「像素區塊」之一具體例。例如，像素區塊100Gr及像素區塊100Gb相當於本揭示中之「第1像素區塊」之一具體例。例如，像素區塊100R及像素區塊100B相當於本揭示中之「第2像素區塊」之一具體例。透鏡101相當於本揭示中之「透鏡」之一具體例。

如圖3所示，像素陣列11例如具備半導體基板111、受光部112、像素分離部113、多層配線層121、彩色濾光片131、及遮光膜132。

半導體基板111為形成攝像裝置1之支持基板。半導體基板111例如為具有對向之一對面(正面111S1及背面111S2)之P型半導體基板。受光部112為埋入形成於半導體基板111之基板內與複數個受光像素P各者對應之位置之半導體區域，例如藉由摻雜N型雜質而形成光電二極體(PD)。像素分離部113為設置於半導體基板111之基板內於XY平面中相鄰之複數個受光像素P之邊界，使用例如氧化膜等之絕緣材料構成之DTI(Deep Trench Isolation：深溝渠隔離)。

多層配線層121設置於像素陣列11之與光入射側S相反之面即半導體基板111之正面111S1上。多層配線層121例如包含複數個配線層122～127及層間絕緣層128。複數個配線層122～127自半導體基板111之背面111S2側起依序設置。於複數個配線層122～127，例如設置將設置於半導體基板111之正面111S1之複數個電晶體、與驅動部12及讀出部20連接之例如後述之控制線TRGL等之複數根配線。

彩色濾光片131設置於像素陣列11之光入射側S即半導體基板111之背面111S2上。遮光膜132設置為於半導體基板111之背面111S2中，包圍於X軸方向上相鄰之2個受光像素P(以下，亦稱為像素對90A)。

複數個透鏡101為所謂之晶載透鏡，設置於像素陣列11之光入射側S中之彩色濾光片131上。透鏡101設置於X軸方向上相鄰之2個受光像素P(像素對90A)之上部。於像素區塊100R之8個受光像素P之上部設置4個透鏡101。於像素區塊100Gr之10個受光像素P之上部設置5個透鏡101。於像素區塊100Gb之10個受光像素P之上部設置5個透鏡101。於像素區塊100B之8個受光像素P之上部設置4個透鏡101。透鏡101並設於X軸方向及Y軸方向。於Y軸方向上排列之透鏡101於X軸方向上，偏移1個受光像素P之量而配置。換言之，於Y軸方向上排列之像素對90A於X軸方向上，偏移1個受光像素P之量而配置。

藉由該構成，於與1個透鏡101對應之像素對90A中之2個受光像素P中，像相互偏移。攝像裝置1基於由複數個像素對90A檢測出之所謂之像面相位差產生相位差資料DF。例如，於搭載有攝像裝置1之相機中，基於該相位差資料DF決定散焦量，並基於該散焦量移動攝影透鏡之位置。如此，於相機中，可實現自動聚焦。

圖4係顯示像素區塊100Gr之一構成例者。圖5係顯示像素區塊100R之一構成例者。

像素陣列11具有複數根控制線TRGL、複數根控制線RSTL、複數根控制線SELL、及複數根信號線VSL。控制線TRGL與本揭示中之「控制線」之一具體例對應。控制線TRGL例如於X軸方向(例如，參考圖16～圖18)延伸，一端連接於驅動部12。對該控制線TRGL，藉由驅動部12供給控制信號STRG。控制線RSTL例如於X軸方向(例如，參考圖16)延伸，一端連接於驅動部12。對該控制線RSTL，藉由驅動部12供給控制信號SRST。控制線SELL例如於X軸方向(例如，參考圖16)延伸，一端連接於驅動部12。對該控制線SELL，藉由驅動部12供給控制信號SSEL。信號線VSL例如於Y軸方向(例如，參考圖19)延伸，一端連接於讀出部20。該信號線VSL將受光像素P產生之信號SIG傳遞至讀出部20。

像素區塊100Gr(圖4)例如具有10個光電二極體、10個電晶體TRG、5個浮動擴散層(FD)、及作為像素電晶體之各為1個之電晶體RST、AMP、SEL。10個光電二極體及10個電晶體TRG分別與像素區塊100Gr中包含之10個受光像素PGr對應。5個浮動擴散層各者對每個像素對90A各配置1個。換言之，5個浮動擴散層各者由構成像素對90A之X軸方向上相鄰之2個受光像素P共用。電晶體TRG、RST、AMP、SEL於該例中為N型MOS(Metal Oxide Semiconductor：金屬氧化物半導體)電晶體。5個浮動擴散層及電晶體TRG、RST、AMP、SEL分別設置於半導體基板111之正面111S1。

光電二極體為產生與受光量相應之量之電荷，並將產生之電荷存儲於內部之光電轉換元件。光電二極體之陽極接地，陰極連接於電晶體TRG之源極。

電晶體TRG將由光電二極體產生之電荷傳送至浮動擴散層。電晶體TRG之閘極連接於控制線TRGL，源極連接於光電二極體之陰極，汲極連接於浮動擴散層。10個電晶體TRG之閘極連接於10根控制線TRGL(於該例中，為控制線TRGL1～TRGL6、TRGL9～TRGL12)中互不相同之控制線TRGL。

浮動擴散層構成為存儲自光電二極體經由電晶體TRG傳送之電荷。浮動擴散層例如使用形成於半導體基板之正面之擴散層而構成。

電晶體RST之閘極連接於控制線RSTL，對汲極供給電源電壓VDD，源極連接於浮動擴散層。

電晶體AMP之閘極連接於浮動擴散層，對汲極供給電源電壓VDD，源極連接於電晶體SEL之汲極。

電晶體SEL之閘極連接於控制線SELL，汲極連接於電晶體AMP之源極，源極連接於信號線VSL。

此處，電晶體TRG與本揭示中之「第1電晶體」之一具體例對應。浮動擴散層與本揭示之「浮動擴散層」之一具體例對應。包含電晶體RST、AMP、SEL之像素電晶體與本揭示之「第2電晶體」之一具體例對應。

藉由該構成，於受光像素P中，例如基於控制信號STRG、SRST使電晶體TRG、RST成為接通狀態，藉此排出存儲於光電二極體之電荷。且，藉由使該等電晶體TRG、RST成為斷開狀態，而開始曝光期間T，於光電二極體存儲與受光量相應之量之電荷。且，於曝光期間T結束後，受光像素P將包含重設電壓Vreset及像素電壓Vpix之信號SIG輸出至信號線VSL。具體而言，首先，基於控制信號SSEL使電晶體SEL成為接通狀態，藉此將受光像素P與信號線VSL電性連接。藉此，電晶體AMP連接於讀出部20之恆定電流源21(後述)，作為所謂之源極隨耦器動作。且，如後所述，受光像素P於藉由電晶體RST成為接通狀態而將浮動擴散層之電壓重設後之P相(預充電(Pre-charge)相)期間TP，將與此時之浮動擴散層之電壓相應之電壓作為重設電壓Vreset輸出。又，受光像素P於藉由電晶體TRG成為接通狀態而將電荷自光電二極體傳送至浮動擴散層後之D相(資料(Data)相)期間TD，將與此時之浮動擴散層之電壓相應之電壓作為像素電壓Vpix輸出。像素電壓Vpix與重設電壓Vreset之差電壓與曝光期間T中之受光像素P之受光量對應。如此，受光像素P將包含該等重設電壓Vreset及像素電壓Vpix之信號SIG輸出至信號線VSL。

像素區塊100R(圖5)具有8個光電二極體、8個電晶體TRG、4個浮動擴散層、及作為像素電晶體之各為1個之電晶體RST、AMP、SEL。8個光電二極體及8個電晶體TRG分別與像素區塊100R中包含之8個受光像素PR對應。8個電晶體TRG之閘極連接於8根控制線TRGL(於該例中，為控制線TRGL1、TRGL2、TRGL5～TRGL10)中互不相同之控制線TRGL。4個浮動擴散層各者與像素區塊100Gr同樣，對每個像素對90A各配置1個，由構成像素對90A之X軸方向上相鄰之2個受光像素P共用。4個浮動擴散層及電晶體TRG、RST、AMP、SEL分別設置於半導體基板111之正面111S1。

像素區塊100B與像素區塊100R(圖5)同樣，具有8個光電二極體、8個電晶體TRG、4個浮動擴散層、及作為像素電晶體之各為1個之電晶體RST、AMP、SEL。8個光電二極體及8個電晶體TRG分別與像素區塊100B中包含之8個受光像素PB對應。8個電晶體TRG之閘極連接於8根控制線TRGL中互不相同之控制線TRGL。4個浮動擴散層各者與像素區塊100Gr同樣，對每個像素對90A各配置1個，由構成像素對90A之X軸方向上相鄰之2個受光像素P共用。4個浮動擴散層及電晶體TRG、RST、AMP、SEL分別設置於半導體基板111之正面111S1。

像素區塊100Gb與像素區塊100Gr(圖4)同樣，具有10個光電二極體、10個電晶體TRG、5個浮動擴散層、及作為像素電晶體之各為1個之電晶體RST、AMP、SEL。10個光電二極體及10個電晶體TRG分別與像素區塊100Gb中包含之10個受光像素PGb對應。10個電晶體TRG之閘極連接於10根控制線TRGL中互不相同之控制線TRGL。5個浮動擴散層各者對每個像素對90A各配置1個，由構成像素對90A之X軸方向上相鄰之2個受光像素P共用。5個浮動擴散層及電晶體TRG、RST、AMP、SEL分別設置於半導體基板111之正面111S1。

圖6係顯示構成像素區塊100R、100Gr、100Gb、100B之複數個受光像素P各者中之平面構成之一例者。

如上所述，設置於像素區塊100R、100Gr、100Gb、100B各者之5個或4個浮動擴散層由構成像素對90A之X軸方向上相鄰之2個受光像素P共用。具體而言，如圖6所示，浮動擴散層配置於構成像素對90A之X軸方向上相鄰之2個受光像素P之邊界。

設置於像素區塊100R、100Gr、100Gb、100B各者之10個或8個電晶體TRG逐一設置於構成各像素區塊100R、100Gr、100Gb、100B之10個或8個受光像素P各者。例如，如圖6所示，設置於各受光像素P之電晶體TRG之閘極對每個像素對90A，將配置於X軸方向上相鄰之2個受光像素P之邊界之浮動擴散層置於中間而沿X軸方向對向配置。又，例如如圖6所示，對每個像素對90A設置之1個浮動擴散層及對向配置之2個電晶體TRG之閘極於各像素對90A中分別偏向Y軸方向上對向之一對邊之一者(例如，紙面下方之邊)側而配置。

另，對每個像素對90A設置之1個浮動擴散層及對向配置之2個電晶體TRG之閘極之位置不限定於此。例如如圖7所示，對每個像素對90A設置之1個浮動擴散層及對向配置之2個電晶體TRG之閘極亦可每隔1列偏向Y軸方向上對向之一對邊之一者(例如，紙面下方之邊)與另一者(例如，紙面下方之邊)側而配置。

再者，例如如圖6所示，構成像素區塊100R、100Gr、100Gb、100B之複數個受光像素P將Y軸方向上相鄰之2個受光像素P作為像素對90B週期性地配置於Y軸方向上。再者，例如如圖6所示，像素對90B中，X軸方向上相鄰之2個受光像素P相互具有鏡像構造。

圖8係顯示對每個像素區塊100R、100Gr、100Gb、100B設置之像素電晶體之平面排列之一例者。

像素電晶體包含電晶體RST、AMP、SEL，對每個像素區塊100R、100Gr、100Gb、100B各設置1個。換言之，包含像素區塊100R、100Gr、100Gb、100B之單元U具有12個像素電晶體(RST-R、RST-Gr、RST-Gb、RST-B、AMP-R、AMP-Gr、AMP-Gb、AMP-B、SEL-R、SEL-Gr、SEL-Gb、SEL-B)。另，標註於各像素電晶體之符號末尾之R、Gr、Gb、B與設置該等之像素區塊100R、100Gr、100Gb、100B對應。於無需互相區分設置於像素區塊100R、100Gr、100Gb、100B各者之各像素電晶體之情形時，省略末尾之R、Gr、Gb、B。

12個像素電晶體例如分成各4個之3個組群(例如，[RST-Gr/RST-B/RST-R/RST-Gb]/[AMP-Gr/SEL-Gr/SEL-R/AMP-R]/[AMP-B/SEL-B/SEL-Gb/AMP-Gb])而設置。各組群之4個像素電晶體例如沿X軸方向並設。例如，如圖7所示，於每隔1列偏向Y軸方向上對向之一對邊之一者(例如，紙面下方之邊)與另一者(例如，紙面下方之邊)側，配置對每個像素對90A設置之1個浮動擴散層及對向配置之2個電晶體TRG之閘極之情形時，例如如圖8所示，於Y軸方向上相鄰之2個受光像素P之邊界並設各組群之4個像素電晶體。如此，於Y軸方向上相鄰之2個受光像素P之邊界，各組群之4個像素電晶體由Y軸方向上相鄰之2個受光像素P之間互相共用。藉此，面積效率提高。又，各組群之4個像素電晶體週期性地配置於X軸方向及Y軸方向各者，X軸方向之週期較Y軸方向之週期大，例如為2倍。

於沿X軸方向並設之複數個像素電晶體之俯視之上下及並設之複數個像素電晶體之間，分別設置元件分離部115、116。元件分離部115為將擴散區域114與受光部112電性分離者，上述擴散區域114擴散有構成電晶體TRG、RST、AMP、SEL之源極/汲極之設置於半導體基板111之正面111S1之N型雜質。元件分離部116為將並設之複數個像素電晶體之間適當電性分離者。元件分離部115、116分別作為例如使用絕緣層形成之STI(Shallow Trench Isolation：淺溝渠隔離)、或雜質層設置於半導體基板111之正面111S1。

於以STI構成元件分離部115之情形時，浮動擴散層例如如圖9所示，相對於通過沿X軸方向對向配置之電晶體TRG各者之閘極中心之線段，靠近元件分離部115而形成，且例如接觸於元件分離部。因無需特別注入用以獲得STI釘札之P型擴散層，於P型擴散層與浮動擴散層(N型擴散層)之間產生之PN接合之電場消失，而抑制浮動擴散層之白點。另，雖因未獲得STI釘札而自STI產生暗電流，但藉由以切斷該暗電流流向深部之路徑，使之流向浮動擴散層側之方式對電位設計下功夫，而將產生之暗電流存儲於浮動擴散層。可以讀出信號電荷時之相關雙重取樣(CDS：Correlated Double Sampling)動作去除存儲於浮動擴散層之暗電流。設置於浮動擴散層上之接點(浮動擴散層接點)亦與浮動擴散層同樣，相對於通過沿軸向對向配置之電晶體TRG各者之閘極中心之線段，靠近元件分離部115而形成。

於以雜質層構成元件分離部115之情形時，浮動擴散層例如如圖10所示，配置為相對於通過沿X軸方向對向配置之電晶體TRG各者之閘極中心之線段，遠離元件分離部115。藉此，緩和元件分離部115與浮動擴散層之間產生之電場，抑制浮動擴散層之白點化。設置於浮動擴散層上之接點(浮動擴散層接點)亦與浮動擴散層同樣，形成為相對於通過沿X軸方向對向配置之電晶體TRG各者之閘極中心之線段，遠離元件分離部115。

另，用於光電二極體與像素電晶體之分離之元件分離部115較佳使用雜質層形成。藉此，可減少P型離子之劑量，因而與作為STI形成之情形相比，可進一步抑制浮動擴散層之白點化。又，相鄰之受光像素P之像素電晶體間之元件分離部116較佳以STI形成。藉此，可削減分離所需之空間，因而可擴大像素電晶體之通道長度或閘極寬度。

可於對每個像素區塊100R、100Gr、100Gb、100B並設之像素電晶體之間，設置用以對半導體基板111施加固定電荷之井接點區域WellCon。藉此，與配置於受光部112之正下方之情形(圖3之下側)相比，可降低受光部112周邊之表面電場。井接點區域WellCon係相當於本揭示之「基板接點」之一具體例者。又，擴散區域114例如如圖11所示，可於並設之像素電晶體之間共用化。藉此，可削減像素電晶體之形成面積。再者，亦可為切換轉換效率而進而設置電晶體FDG。此時，例如如圖12所示，於像素區塊100Gr、100Gb中將電晶體AMP、SEL與電晶體RST、FDG配置於互不相同之列，於像素區塊100R、100B中將電晶體AMP、SEL、RST、FDG配置於相同列。藉此，可由於X軸方向上並設之像素區塊100R與像素區塊100Gr、像素區塊100Gb與像素區塊100B共用電晶體RST、FDG之控制線RSTL、FDGL，而可減少控制配線之根數。另，電晶體FDG與電晶體RST、AMP、SEL同樣，相當於本揭示之「第2電晶體」之一具體例。又，圖12所示之各像素電晶體之配置為一例，並非限定於此者。例如，於圖12中已顯示於像素區塊100R、100B配置電晶體SEL、AMP、RST、FDG，於像素區塊100Gr、100Gb配置電晶體RST、FDG之例，但亦可於像素區塊100Gr、100Gb配置電晶體SEL、AMP、RST、FDG，於像素區塊100R、100B配置電晶體RST、FDG。

再者，於本實施形態中，設置於單元U之複數個浮動擴散層、複數個電晶體TRG之閘極、對每個像素區塊100R、100Gr、100Gb、100B設置之複數個像素電晶體(電晶體RST、AMP、SEL、FDG)及各種配線(複數根連接配線FDL、複數根控制線TRGL、RSTL、SELL、複數根信號線VSL、基準電位線VSS及電源線VDDL)分別相對於單元U之中心點對稱地配置。

圖13係與像素區塊100R、100Gr、100Gb、100B之外形一起顯示設置於半導體基板111之正面111S1之複數個浮動擴散層、複數個電晶體TRG之閘極、對每個像素區塊100R、100Gr、100Gb、100B設置之複數個像素電晶體(電晶體RST、AMP、SEL、FDG)者。圖14係與像素區塊100R、100Gr、100Gb、100B之外形一起顯示例如設置於配線層122之各種配線(複數根FD之連接配線FDL、複數根控制線TRGL、RSTL、SELL、FDGL、複數根信號線VSL、基準電位線VSS及電源線VDDL)者。圖15係與像素區塊100R、100Gr、100Gb、100B之外形一起顯示例如設置於配線層123之各種配線(複數根SubFD之連接配線SubFDL、複數根控制線TRGL、RSTL、SELL、FDGL、複數根信號線VSL、基準電位線VSS及電源線VDDL)者。圖16係與像素區塊100R、100Gr、100Gb、100B之外形一起顯示例如設置於配線層124之各種配線(複數根控制線TRGL、RSTL、SELL、複數根信號線VSL、基準電位線VSS及電源線VDDL)者。圖17係與像素區塊100R、100Gr、100Gb、100B之外形一起顯示例如設置於配線層125之各種配線(複數根控制線TRGL、FDGL、複數根信號線VSL、基準電位線VSS及電源線VDDL)者。圖18係與像素區塊100R、100Gr、100Gb、100B之外形一起顯示例如設置於配線層126之各種配線(複數根控制線TRGL、FDGL、複數根信號線VSL、基準電位線VSS及電源線VDDL)者。圖19係與像素區塊100R、100Gr、100Gb、100B之外形一起顯示例如設置於配線層127之各種配線(複數根信號線VSL、基準電位線VSS及電源線VDDL)者。設置於半導體基板111之正面111S1之複數個浮動擴散層、複數個電晶體TRG之閘極、對每個像素區塊100R、100Gr、100Gb、100B設置之複數個像素電晶體(電晶體RST、AMP、SEL、FDG)及分別設置於各配線層122～127之各種配線(複數根連接配線FDL、複數根控制線TRGL、RSTL、SELL、FDGL、複數根信號線VSL、基準電位線VSS及電源線VDDL)分別相對於單元U之中心(圖中星形標記)點對稱地配置。

藉此，具有彼此相同之受光像素P之配置圖案之像素區塊100Gr與像素區塊100Gb及像素區塊R與像素區塊B之轉換效率相同。因此，可將後段處理中之修正電路簡化。又，由於電容特性亦相同，故可減少特性之偏差。

於各像素區塊100R、100Gr、100Gb、100B中包含將4個或5個浮動擴散層與電晶體AMP之閘極連接之連接配線FDL之配線層122中，例如如圖14所示，以複數根控制線TRGL沿連接配線FDL之方式設置。藉此，連接配線FDL與控制線TRGL之耦合提高，且抑制連接配線FDL與其他複數根控制線RSTL、SELL、FDGL及複數根信號線VSL之耦合。因此，控制線TRGL之傳送輔助效果提高。

驅動部12(圖1)構成為基於來自攝像控制部18之指示，驅動像素陣列11中之複數個受光像素P。具體而言，驅動部12對像素陣列11中之複數根控制線TRGL分別供給複數個控制信號STRG，對複數根控制線RSTL分別供給複數個控制信號SRST，對複數根控制線SELL分別供給複數個控制信號SSEL，藉此驅動像素陣列11中之複數個受光像素P。

參考信號產生部13構成為基於來自攝像控制部18之指示，產生參考信號RAMP。參考信號RAMP具有於讀出部20進行AD(Analog to Digital：類比-數位)轉換之期間(P相期間TP及D相期間TD)，電壓位準隨著時間之經過逐漸變化之所謂斜坡波形。參考信號產生部13將此種參考信號RAMP供給至讀出部20。

讀出部20構成為基於來自攝像控制部18之指示，基於自像素陣列11經由信號線VSL供給之信號SIG進行AD轉換，藉此產生圖像信號Spic0。

圖20係顯示讀出部20之一構成例者。另，於圖20中，除讀出部20外，還描繪有參考信號產生部13、信號處理部15、及攝像控制部18。讀出部20具有複數個恆定電流源21、複數個AD(Analog to Digital)轉換部ADC、及傳送控制部27。複數個恆定電流源21及複數個AD轉換部ADC分別與複數根信號線VSL對應而設置。以下，對與某1根信號線VSL對應之恆定電流源21及AD轉換部ADC進行說明。

恆定電流源21構成為使特定電流流過對應之信號線VSL。恆定電流源21之一端連接於對應之信號線VSL，另一端接地。

AD轉換部ADC構成為基於對應之信號線VSL中之信號SIG進行AD轉換。AD轉換部ADC具有電容元件22、23、比較電路24、計數器25、及鎖存器26。

電容元件22之一端連接於信號線VSL且被供給信號SIG，另一端連接於比較電路24。對電容元件23之一端供給自參考信號產生部13供給之參考信號RAMP，另一端連接於比較電路24。

比較電路24構成為基於自受光像素P經由信號線VSL及電容元件22供給之信號SIG、及自參考信號產生部13經由電容元件23供給之參考信號RAMP，進行比較動作，藉此產生信號CP。比較電路24基於自攝像控制部18供給之控制信號AZ，設定電容元件22、23之電壓，藉此設定動作點。且，其後，比較電路24於P相期間TP，進行比較信號SIG中包含之重設電壓Vreset、與參考信號RAMP之電壓之比較動作，於D相期間TD，進行信號SIG中包含之像素電壓Vpix、與參考信號RAMP之電壓之比較動作。

計數器25構成為基於自比較電路24供給之信號CP，進行計數自攝像控制部18供給之時脈信號CLK之脈衝之計數動作。具體而言，計數器25於P相期間TP，計數時脈信號CLK之脈衝直至信號CP轉變為止，藉此產生計數值CNTP，將該計數值CNTP作為具有複數個位元之數位編碼輸出。又，計數器25於D相期間TD，計數時脈信號CLK之脈衝直至信號CP轉變為止，藉此產生計數值CNTD，將該計數值CNTD作為具有複數個位元之數位編碼輸出。

鎖存器26構成為暫時保持自計數器25供給之數位編碼，且基於來自傳送控制部27之指示，將該數位編碼輸出至匯流排配線BUS。

傳送控制部27構成為基於自攝像控制部18供給之控制信號CTL，以使複數個AD轉換部ADC之鎖存器26將數位編碼依序輸出至匯流排配線BUS之方式進行控制。讀出部20使用該匯流排配線BUS，將自複數個AD轉換部ADC供給之複數個數位編碼作為圖像信號Spic0，依序傳送至信號處理部15。

信號處理部15(圖1)構成為基於圖像信號Spic0及來自攝像控制部18之指示，進行特定之信號處理，藉此產生圖像信號Spic。信號處理部15具有圖像資料產生部16與相位差資料產生部17。圖像資料產生部16構成為基於圖像信號Spic0，進行特定之圖像處理，藉此產生表示攝像圖像之圖像資料DP。相位差資料產生部17構成為基於圖像信號Spic0，進行特定之圖像處理，藉此產生表示像面相位差之相位差資料DF。信號處理部15產生包含由圖像資料產生部16產生之圖像資料DP、及由相位差資料產生部17產生之相位差資料DF之圖像信號Spic。

圖21係顯示圖像信號Spic之一例者。信號處理部15例如藉由交替配置複數列量之受光像素P之圖像資料DP、與複數列量之受光像素P之相位差資料DF，而產生圖像信號Spic。且，信號處理部15輸出此種圖像信號Spic。

攝像控制部18構成為藉由對驅動部12、參考信號產生部13、讀出部20及信號處理部15供給控制信號，控制該等電路之動作，而控制攝像裝置1之動作。對攝像控制部18，自外部供給控制信號Sctl。該控制信號Sctl例如包含所謂之電子變焦之變焦倍率相關之資訊。攝像控制部18基於控制信號Sctl，控制攝像裝置1之動作。

[動作及作用] 接著，對本實施形態之攝像裝置1之動作及作用進行說明。

(整體動作概要) 首先，參考圖1及圖20，說明攝像裝置1之整體動作概要。驅動部12基於來自攝像控制部18之指示，依序驅動像素陣列11中之複數個受光像素P。參考信號產生部13基於來自攝像控制部18之指示，產生參考信號RAMP。受光像素P於P相期間TP，將重設電壓Vreset作為信號SIG輸出，於D相期間TD，將與受光量相應之像素電壓Vpix作為信號SIG輸出。讀出部20基於自像素陣列11經由信號線VSL供給之信號SIG、及來自攝像控制部18之指示，產生圖像信號Spic0。於信號處理部15中，圖像資料產生部16基於圖像信號Spic0，進行特定之圖像處理，藉此產生表示拍攝圖像之圖像資料DP，相位差資料產生部17基於圖像信號Spic0，進行特定之圖像處理，藉此產生表示像面相位差之相位差資料DF。且，信號處理部15產生包含圖像資料DP及相位差資料DF之圖像信號Spic。攝像控制部18藉由對驅動部12、參考信號產生部13、讀出部20及信號處理部15供給控制信號，控制該等電路之動作，而控制攝像裝置1之動作。

(詳細動作) 攝像控制部18基於包含電子變焦之變焦倍率相關之資訊之控制信號Sctl，控制攝像裝置1之動作。以下，對攝像裝置1中之變焦動作進行說明。

圖22係顯示使變焦倍率自1倍變化為10倍時之攝像圖像之受光像素P之數量(有效像素數)之一例者。於圖22中，實線表示攝像裝置1之有效像素數。圖23係顯示攝像裝置1中之變焦動作之一例者，(A)顯示變焦倍率為1倍時之動作，(B)顯示變焦倍率為2倍時之動作，(C)顯示變焦倍率為3倍時之動作。

攝像裝置1具有3個攝像模式M(攝像模式MA、MB、MC)。攝像控制部18基於控制信號Sctl中包含之變焦倍率相關之資訊，選擇3個攝像模式MA～MC中之1者。具體而言，如圖22所示，攝像控制部18於變焦倍率未達2之情形時選擇攝像模式MA，於變焦倍率為2以上且未達3之情形時選擇攝像模式MB，於變焦倍率為3以上之情形時選擇攝像模式MC。

於攝像模式MA中，如圖23(A)所示，攝像裝置1於複數個單位單元U之各者，獲得4個像素值V(像素值VR、VGr、VGb、VB)。關於具體之動作，稍後敘述。如此，攝像裝置1藉由以4個對36個受光像素P之比例，產生像素值V，而產生圖像資料DP。於像素陣列11中之受光像素P之數量為108[Mpix]之情形時，算出12[Mpix]量之像素值V。藉此，如圖22所示，有效像素數為12[Mpix]。

如圖22所示，於該攝像模式MA中，若自1起增加變焦倍率，則有效像素數隨著倍率而降低。且，若變焦倍率為2，則攝像模式M為攝像模式MB。

於攝像模式MB中，如圖23(B)所示，攝像裝置1於複數個單位單元U之各者，獲得16個像素值V。關於具體之動作，稍後敘述。如此，攝像裝置1藉由以16個對36個受光像素P之比例，產生像素值V，而產生圖像資料DP。於像素陣列11中之受光像素P之數量為108[Mpix]之情形時，算出48[Mpix]量之像素值V。實際上，由於變焦倍率為2倍，故如圖23(B)所示，攝像範圍變窄至1/4，因而有效像素數為12[Mpix](=48[Mpix]/4)。

如圖22所示，於該攝像模式MB中，若自2起增加變焦倍率，則有效像素數隨著倍率而降低。且，若變焦倍率為3，則攝像模式M為攝像模式MC。

於攝像模式MC中，如圖23(C)所示，攝像裝置1於複數個單位單元U之各者，獲得36個像素值V。關於具體之動作，稍後敘述。如此，攝像裝置1藉由以36個對36個受光像素P之比例，產生像素值V，而產生圖像資料DP。於像素陣列11中之受光像素P之數量為108[Mpix]之情形時，可獲得108[Mpix]之拍攝圖像。實際上，由於變焦倍率為3倍，故如圖23(C)所示，攝像範圍變窄至1/9，因而有效像素數成為12[Mpix](=108[Mpix]/9)。

如此，於攝像裝置1中，由於設置3個攝像模式M，故可降低變更變焦倍率時之攝像圖像之畫質變化。即，例如，於省略攝像模式MB而設置2個攝像模式MA、MC，且變焦倍率未達2倍之情形時選擇攝像模式MA，而於變焦倍率為2倍以上之情形時選擇攝像模式MC之情形時，如圖22中虛線所示，有效像素數大幅變化。即，於該例中，於變焦倍率為2倍之情形時選擇攝像模式MC，有效像素數為27[Mpix](=108[Mpix]/4)。因此，由於變焦倍率為例如1.9倍時之有效像素數、與變焦倍率為2倍時之有效像素數產生較大之差，故於變焦倍率為2倍左右時，攝像圖像之畫質有可能大幅變化。另一方面，於攝像裝置1中，由於設置3個攝像模式M，故可降低變更變焦倍率時之有效像素數之變化，因而可抑制拍攝圖像之畫質之變化。

(攝像模式MA) 圖24係顯示攝像模式MA中之攝像裝置1之一動作例者。於圖24中，“〇”所示之受光像素P表示成為讀出動作之對象之受光像素P。

首先，如圖24(A)所示，攝像裝置1係於複數個像素區塊100各者，算出與設置有透鏡101之像素對90A中之左側之受光像素P之受光量相應之像素值V，藉此產生圖像資料DT1。具體而言，攝像裝置1藉由將像素區塊100Gr之10個受光像素PGr中配置於5個像素對90A中之左側之5個受光像素PGr設為讀出動作之對象，而算出該等5個受光像素PGr之重心位置處之像素值VGr1。又，攝像裝置1藉由將像素區塊100R之8個受光像素PR中配置於4個像素對90A中之左側之4個受光像素PR設為讀出動作之對象，而算出該等4個受光像素PR之重心位置處之像素值VR1。攝像裝置1藉由將像素區塊100B之8個受光像素PB中配置於4個像素對90A中之左側之4個受光像素PB設為讀出動作之對象，而算出該等4個受光像素PB之重心位置處之像素值VB1。攝像裝置1藉由將像素區塊100Gb之10個受光像素PGb中配置於5個像素對90A中之左側之5個受光像素PGb設為讀出動作之對象，而算出該等5個受光像素PGb之重心位置處之像素值VGb1。如此，攝像裝置1產生包含像素值VGr1、VR1、VB1、VGb1之圖像資料DT1(圖24(A))。

接著，如圖24(B)所示，攝像裝置1於複數個像素區塊100各者，算出與所有受光像素P之受光量相應之像素值V，藉此產生圖像資料DT2。具體而言，攝像裝置1藉由將像素區塊100Gr之10個受光像素PGr設為讀出動作之對象，而算出該等10個受光像素PGr之重心位置處之像素值VGr2。又，攝像裝置1藉由將像素區塊100R之8個受光像素PR設為讀出動作之對象，而算出該等8個受光像素PR之重心位置處之像素值VR2。攝像裝置1藉由將像素區塊100B之8個受光像素PB設為讀出動作之對象，而算出該等8個受光像素PB之重心位置處之像素值VB2。攝像裝置1藉由將像素區塊100Gb之10個受光像素PGb設為讀出動作之對象，而算出該等10個受光像素PGb之重心位置處之像素值VGb2。如此，攝像裝置1產生包含像素值VGr2、VR2、VB2、VGb2之圖像資料DT2(圖24(B))。

以下，著眼於某像素區塊100Gr，就對該像素區塊100Gr中之10個受光像素PGr之讀出動作進行說明。

圖25係顯示讀出動作之一例者，(A)顯示控制信號SSEL之波形，(B)顯示控制信號SRST之波形，(C)顯示供給至配置於像素對90A中之左側之受光像素PGr之控制信號STRG(控制信號STRGL)之波形，(D)顯示供給至配置於像素對90A中之右側之受光像素PGr之控制信號STRG(控制信號STRGR)之波形，(E)顯示控制信號AZ之波形，(F)顯示參考信號RAMP之波形，(G)顯示信號SIG之波形，(H)顯示信號CP之波形。於圖25(F)、(G)中，使用相同之電壓軸顯示參考信號RAMP及信號SIG之波形。又，於該說明中，圖25(F)所示之參考信號RAMP之波形為經由電容元件23供給至比較電路24之輸入端子之電壓之波形，圖25(G)所示之信號SIG之波形為經由電容元件22供給至比較電路24之輸入端子之電壓之波形。

首先，於時點t11，水平期間H開始。藉此，驅動部12使控制信號SSEL之電壓自低位準變化為高位準(圖25(A))。藉此，於像素區塊100Gr中，電晶體SEL成為接通狀態，像素區塊100Gr與信號線VSL電性連接。又，於該時點t11，驅動部12使控制信號SRST之電壓自低位準變化為高位準(圖25(B))。藉此，於像素區塊100Gr中，電晶體RST成為接通狀態，將浮動擴散層之電壓設定為電源電壓VDD(重設動作)。且，像素區塊100Gr輸出與此時之浮動擴散層之電壓對應之電壓。又，於該時點t11，攝像控制部18使控制信號AZ之電壓自低位準變化為高位準(圖25(E))。藉此，AD轉換部ADC之比較電路24藉由設定電容元件22、23之電壓而設定動作點。如此，將信號SIG之電壓設定為重設電壓Vreset，將參考信號RAMP之電壓設定為與信號SIG之電壓(重設電壓Vreset)相同之電壓(圖25(F)、(G))。

且，於自時點t11經過特定時間之時點，驅動部12使控制信號SRST之電壓自高位準變化為低位準(圖25(B))。藉此，於像素區塊100Gr中，電晶體RST成為斷開狀態，重設動作結束。

接著，於時點t12，攝像控制部18使控制信號AZ之電壓自高位準變化為低位準(圖25(E))。藉此，比較電路24結束動作點之設定。

又，於該時點t12，參考信號產生部13將參考信號RAMP之電壓設為電壓V1(圖25(F))。藉此，由於參考信號RAMP之電壓較信號SIG之電壓高，故比較電路24使信號CP之電壓自低位準變化為高位準(圖25(H))。

且，於時點t13～t15之期間(P相期間TP)，AD轉換部ADC基於信號SIG進行AD轉換。具體而言，首先，於時點t13，參考信號產生部13開始使參考信號RAMP之電壓自電壓V1以特定之變化程度降低(圖25(F))。又，於該時點t13，攝像控制部18開始產生時脈信號CLK。AD轉換部ADC之計數器25藉由進行計數動作，而計數該時脈信號CLK之脈衝。

且，於時點t14，參考信號RAMP之電壓低於信號SIG之電壓(重設電壓Vreset)(圖25(F)、(G))。藉此，AD轉換部ADC之比較電路24使信號CP之電壓自高位準變化為低位準(圖25(H))。AD轉換部ADC之計數器25基於該信號CP之轉變，停止計數動作。此時之計數器25之計數值(計數值CNTP)為與重設電壓Vreset相應之值。鎖存器26保持該計數值CNTP。且，計數器25將計數值重設。

接著，於時點t15，伴隨P相期間TP之結束，攝像控制部18停止產生時脈信號CLK。又，參考信號產生部13於該時點t15，使參考信號RAMP之電壓停止變化(圖25(F))。且，於該時點t15之後之期間，讀出部20將保持於鎖存器26之計數值CNTP作為圖像信號Spic0，供給至信號處理部15。

接著，於時點t16，攝像控制部18將參考信號RAMP之電壓設定為電壓V1(圖25(F))。藉此，由於參考信號RAMP之電壓較信號SIG之電壓(重設電壓Vreset)高，故比較電路24使信號CP之電壓自低位準變化為高位準(圖25(H))。

接著，於時點t17，驅動部12使控制信號STRGL之電壓自低位準變化為高位準(圖25(C))。藉此，於配置於像素對90A中之左側之5個受光像素PGr中，電晶體TRG成為接通狀態，將由光電二極體產生之電荷傳送至浮動擴散層(電荷傳送動作)。且，像素區塊100Gr輸出與此時之浮動擴散層之電壓對應之電壓。如此，信號SIG之電壓成為像素電壓Vpix1(圖25(G))。

且，於自該時點t17經過特定時間之時點，驅動部12使控制信號STRGL之電壓自高位準變化為低位準(圖25(C))。藉此，於配置於像素對90A之左側之5個受光像素PGr中，電晶體TRG成為斷開狀態，電荷傳送動作結束。

且，於時點t18～t20之期間(D相期間TD1)，AD轉換部ADC基於信號SIG進行AD轉換。具體而言，首先，於時點t18，參考信號產生部13開始使參考信號RAMP之電壓自電壓V1以特定之變化程度降低(圖25(F))。又，於該時點t18，攝像控制部18開始產生時脈信號CLK。AD轉換部ADC之計數器25藉由進行計數動作，而計數該時脈信號CLK之脈衝。

且，於時點t19，參考信號RAMP之電壓低於信號SIG之電壓(像素電壓Vpix1)(圖25(F)、(G))。藉此，AD轉換部ADC之比較電路24使信號CP之電壓自高位準變化為低位準(圖25(H))。AD轉換部ADC之計數器25基於該信號CP之轉變，停止計數動作。此時之計數器25之計數值(計數值CNTD1)為與像素電壓Vpix1相應之值。鎖存器26保持該計數值CNTD1。且，計數器25將計數值重設。

接著，於時點t20，伴隨D相期間TD1之結束，攝像控制部18停止產生時脈信號CLK。又，參考信號產生部13於該時點t20，使參考信號RAMP之電壓停止變化(圖25(F))。且，於該時點t20之後之期間，讀出部20將保持於鎖存器26之計數值CNTD1作為圖像信號Spic0，供給至信號處理部15。

接著，於時點t21，攝像控制部18將參考信號RAMP之電壓設定為電壓V1(圖25(F))。藉此，由於參考信號RAMP之電壓較信號SIG之電壓(像素電壓Vpix1)高，故比較電路24使信號CP之電壓自低位準變化為高位準(圖25(H))。

接著，於時點t22，驅動部12使控制信號STRGL、STRGR之電壓分別自低位準變化為高位準(圖25(C)、(D))。藉此，於像素區塊100Gr中之10個受光像素PGr中，電晶體TRG成為接通狀態，將由光電二極體產生之電荷傳送至浮動擴散層(電荷傳送動作)。且，像素區塊100Gr輸出與此時之浮動擴散層之電壓對應之電壓。如此，信號SIG之電壓成為像素電壓Vpix2(圖25(G))。

且，於自該時點t22經過特定時間之時點，驅動部12使控制信號STRGL、STRGR之電壓分別自高位準變化為低位準(圖25(C)、(D))。藉此，於10個受光像素PGr中，電晶體TRG成為斷開狀態，電荷傳送動作結束。

且，於時點t23～t25之期間(D相期間TD2)，AD轉換部ADC基於信號SIG進行AD轉換。具體而言，首先，於時點t23，參考信號產生部13開始使參考信號RAMP之電壓自電壓V1以特定之變化程度降低(圖25(F))。又，於該時點t23中，攝像控制部18開始產生時脈信號CLK。AD轉換部ADC之計數器25藉由進行計數動作，而計數該時脈信號CLK之脈衝。

且，於時點t24，參考信號RAMP之電壓低於信號SIG之電壓(像素電壓Vpix2)(圖25(F)、(G))。藉此，AD轉換部ADC之比較電路24使信號CP之電壓自高位準變化為低位準(圖25(H))。AD轉換部ADC之計數器25基於該信號CP之轉變，停止計數動作。此時之計數器25之計數值(計數值CNTD2)為與像素電壓Vpix2相應之值。鎖存器26保持該計數值CNTD2。且，計數器25將計數值重設。

接著，於時點t25，伴隨D相期間TD2之結束，攝像控制部18產生停止時脈信號CLK。又，參考信號產生部13於該時點t25，使參考信號RAMP之電壓停止變化(圖25(F))。且，於該時點t25之後之期間，讀出部20將保持於鎖存器26之計數值CNTD2作為圖像信號Spic0，供給至信號處理部15。

接著，於時點t26，驅動部12使控制信號SSEL之電壓自高位準變化為低位準(圖25(A))。藉此，於像素區塊100Gr中，電晶體SEL成為斷開狀態，像素區塊100Gr與信號線VSL電性切離。

如此，讀出部20將包含計數值CNTP、CNTD1、CNTD2之圖像信號Spic0供給至信號處理部15。信號處理部15例如基於圖像信號Spic0中包含之計數值CNTP、CNTD1、CNTD2，利用相關雙重取樣之原理，產生圖24(A)所示之像素值VGr1、及圖24(B)所示之像素值VGr2。具體而言，信號處理部15例如藉由自計數值CNTD1減去計數值CNTP，而產生像素值VGr1。由於計數值CNTD1為與像素區塊100Gr之配置於5個像素對90A中之左側之5個受光像素PGr中之受光量之和相應之值，故信號處理部15可基於該計數值CNTD1，產生圖24(A)所示之像素值VGr1。同樣地，信號處理部15例如藉由自計數值CNTD2減去計數值CNTP，而產生像素值VGr2。由於計數值CNTD2為與像素區塊100Gr之10個受光像素PGr中之受光量之和相應之值，故信號處理部15可基於該計數值CNTD2，產生圖24(B)所示之像素值VGr2。

以上，已對像素區塊100Gr進行說明，但關於像素區塊100R、100Gb、100B亦同樣。如此，信號處理部15如圖24所示，產生包含像素值VR1、VGr1、VGb1、VB1之圖像資料DT1、及包含像素值VR2、VGr2、VGb2、VB2之圖像資料DT2。

圖26係顯示攝像模式MA中之信號處理部15之圖像處理之一例者。

首先，信號處理部15基於圖像資料DT1、DT2，進行減法處理，藉此產生圖像資料DT3。

具體而言，信號處理部15藉由自圖像資料DT2中之像素值VGr2減去圖像資料DT1中之像素值VGr1，而算出像素值VGr3。該像素值VGr3為與像素區塊100Gr之配置於5個像素對90A中之右側之5個受光像素PGr中之受光量之和相應之值。即，像素值VGr1為與像素區塊100Gr之配置於5個像素對90A中之左側之5個受光像素PGr中之受光量之和相應之值，像素值VGr2為與該像素區塊100Gr之10個受光像素PGr中之受光量之和相應之值。因此，藉由自像素值VGr2減去像素值VGr1，可獲得與像素區塊100Gr之配置於5個像素對90A中之右側之5個受光像素PGr中之受光量之和相應之值。如此，由於像素值VGr3為與配置於5個像素對90A中之右側之5個受光像素PGr中之受光量之和相應之值，故如圖26所示，像素值VGr3配置於該等5個受光像素PGr之重心位置。

同樣地，信號處理部15藉由自圖像資料DT2中之像素值VR2減去圖像資料DT1中之像素值VR1，而算出像素值VR3。該像素值VR3為與像素區塊100R之配置於4個像素對90A中之右側之4個受光像素PR中之受光量之和相應之值。像素值VR3配置於像素區塊100R之配置於4個像素對90A中之右側之4個受光像素PR之重心位置。

信號處理部15藉由自圖像資料DT2中之像素值VB2減去圖像資料DT1中之像素值VB1，而算出像素值VB3。該像素值VB3為與像素區塊100B之配置於4個像素對90A中之右側之4個受光像素PB中之受光量之和相應之值。像素值VB3配置於像素區塊100B之配置於4個像素對90A中之右側之4個受光像素PB之重心位置。

信號處理部15藉由自圖像資料DT2中之像素值VGb2減去圖像資料DT1中之像素值VGb1，而算出像素值VGb3。該像素值VGb3為與像素區塊100Gb之配置於5個像素對90A中之右側之5個受光像素PGb中之受光量之和相應之值。像素值VGb3配置於像素區塊100Gb之配置於5個像素對90A中之右側之5個受光像素PGb之重心位置。

且，信號處理部15之圖像資料產生部16基於圖像資料DT2，進行特定之圖像處理，藉此產生表示攝像圖像之圖像資料DP(圖23(A))。

又，信號處理部15之相位差資料產生部17基於圖像資料DT1、DT3，進行特定之圖像處理，藉此產生表示像面相位差之相位差資料DF。即，圖像資料DT1具有配置於複數個像素對90A中之左側之受光像素P中之像素值V，圖像資料DT3具有配置於複數個像素對90A中之右側之受光像素P中之像素值V。因此，相位差資料產生部17可基於圖像資料DT1、DT3，產生相位差資料DF。

於攝像裝置1中，如圖2所示，由於在像素陣列11中，透鏡101並設於X軸方向及Y軸方向，故可遍及像素陣列11之整面，以高解析度產生相位差資料DF。因此，例如，於搭載有此種攝像裝置1之相機中，可實現精度較高之自動聚焦，其結果，可提高畫質。

此處，攝像模式MA與本揭示中之「第1攝像模式」之一具體例對應。圖像資料DT1中之像素值與本揭示中之「第1像素值」之一具體例對應。圖像資料DT2中之像素值與本揭示中之「第2像素值」之一具體例對應。圖像資料DT3中之像素值與本揭示中之「第3像素值」之一具體例對應。

(攝像模式MB) 圖27係顯示攝像模式MB中之攝像裝置1之一動作例者。圖28係更具體地顯示圖27所示之動作者。於圖27、15中，“〇”所示之受光像素P表示成為讀出動作之對象之受光像素P。

於像素區塊100Gr中，如圖28(A)所示，攝像裝置1將像素區塊100Gr之配置於5個像素對90A中之1個像素對90A中之左側之受光像素PGr設為讀出動作之對象，而算出該受光像素PGr之位置處之像素值VGr1。且，接著，如圖28(B)所示，攝像裝置1將該像素對90A中之2個受光像素PGr設為讀出動作之對象，而算出該等2個受光像素PGr之重心位置處之像素值VGr2。

同樣地，於像素區塊100R中，如圖28(A)所示，攝像裝置1將像素區塊100R之配置於4個像素對90A中之1個像素對90A中之左側之受光像素PR設為讀出動作之對象，而算出該受光像素PR之位置處之像素值VR1。且，接著，如圖28(B)所示，攝像裝置1將該像素對90A中之2個受光像素PR設為讀出動作之對象，而算出該等2個受光像素PR之重心位置處之像素值VR2。

同樣地，於像素區塊100B中，如圖28(A)所示，攝像裝置1將像素區塊100B之配置於4個像素對90A中之1個像素對90A中之左側之受光像素PB設為讀出動作之對象，而算出該受光像素PB之位置處之像素值VB1。且，接著，如圖28(B)所示，攝像裝置1將該像素對90A中之2個受光像素PB設為讀出動作之對象，而算出該等2個受光像素PB之重心位置處之像素值VB2。

同樣地，於像素區塊100Gb中，如圖28(A)所示，攝像裝置1將像素區塊100Gb之配置於5個像素對90A中之1個像素對90A中之左側之受光像素PGb設為讀出動作之對象，而算出該受光像素PGb之位置處之像素值VGb1。且，接著，如圖28(B)所示，攝像裝置1將該像素對90A中之2個受光像素PGb設為讀出動作之對象，而算出該等2個受光像素PGb之重心位置處之像素值VGb2。

該圖28(A)、(B)中之讀出動作為與上述之攝像模式MA中之讀出動作(圖25)同樣之動作。攝像裝置1其後進行圖28(C)、(D)之動作、圖28(E)、(F)之動作、圖28(G)、(H)之動作、圖28(I)、(J)之動作、及圖28(K)、(L)之動作。如此，攝像裝置1產生包含像素值VGr1、VR1、VB1、VGb1之圖像資料DT1(圖27(A))、及包含像素值VGr2、VR2、VB2、VGb2之圖像資料DT2(圖27(B))。

圖29係顯示攝像模式MB中之信號處理部15之圖像處理之一例者。

首先，信號處理部15基於圖像資料DT1、DT2，進行減法處理，藉此產生圖像資料DT3。

具體而言，信號處理部15藉由自圖像資料DT2中之5個像素值VGr2分別減去圖像資料DT1中之5個像素值VGr1，而算出5個像素值VGr3。該像素值VGr3為與像素區塊100Gr之配置於像素對90A中之右側之受光像素PGr中之受光量相應之值。即，像素值VGr1為與像素區塊100Gr之配置於像素對90A中之左側之受光像素PGr中之受光量相應之值，像素值VGr2為與該像素對90A中之2個受光像素PGr中之受光量之和相應之值。因此，藉由自像素值VGr2減去像素值VGr1，而獲得與像素區塊100Gr之配置於像素對90A中之右側之受光像素PGr中之受光量相應之值。如此，由於像素值VGr3為與配置於像素對90A中之右側之受光像素PGr中之受光量相應之值，故如圖29所示，像素值VGr3配置於像素對90A中配置於右側之受光像素PGr之位置。

同樣地，信號處理部15藉由自圖像資料DT2中之4個像素值VR2分別減去圖像資料DT1中之4個像素值VR1，而算出4個像素值VR3。該像素值VR3為與像素區塊100R之配置於像素對90A中之右側之受光像素PR中之受光量相應之值。該像素值VR3配置於該像素對90A中配置於右側之受光像素PR之位置。

信號處理部15藉由自圖像資料DT2中之4個像素值VB2分別減去圖像資料DT1中之4個像素值VB1，而算出4個像素值VB3。該像素值VB3為與像素區塊100B之配置於像素對90A中之右側之受光像素PB中之受光量相應之值。該像素值VB3配置於該像素對90A中配置於右側之4個受光像素PB之位置。

信號處理部15藉由自圖像資料DT2中之5個像素值VGb2分別減去圖像資料DT1中之5個像素值VGb1，而算出5個像素值VGb3。該像素值VGb3為與像素區塊100Gb之配置於像素對90A中之右側之受光像素PGb中之受光量相應之值。該像素值VGb3配置於該像素對90A中配置於右側之受光像素PGb之位置。

且，信號處理部15之圖像資料產生部16如圖29所示，基於圖像資料DT2，進行特定之圖像處理，藉此產生表示拍攝圖像之圖像資料DP(圖23(B))。該特定之圖像處理包含進行像素值V之修正且進行像素值V之再配置之重排馬賽克處理。

圖30係顯示攝像模式M2中之重排馬賽克處理之一例者，(A)顯示圖像資料DT2，(B)顯示重排馬賽克處理之前後之像素值V之位置，(C)顯示基於圖像資料DT2藉由重排馬賽克處理而產生之圖像資料DT4。於圖30(B)中，“〇”表示圖像資料DT2中之像素值V之位置，“□”表示圖像資料DT4中之像素值V之位置。

圖31A係顯示像素區塊100R相關之重排馬賽克處理者，圖31B係顯示像素區塊100Gr、100Gb相關之重排馬賽克處理者，圖31C係顯示像素區塊100B相關之重排馬賽克處理者。於圖31A～18C中，(A)顯示圖像資料DT2，(B)顯示藉由重排馬賽克處理而產生之圖像資料DT4。

於圖像資料DT2中，如圖30(A)所示，以18個對36個受光像素P之比例包含像素值V。例如，於像素陣列11中之受光像素P之數量為108[Mpix]之情形時，圖像資料DT2包含54[Mpix]量之像素值V。另一方面，於圖像資料DT4中，如圖30(C)所示，以16個對36個受光像素P之比例包含像素值V。例如，於像素陣列11中之受光像素P之數量為108[Mpix]之情形時，圖像資料DT4包含48[Mpix]量之像素值V。又，於圖像資料DT4中，藉由拜耳排列將4個像素值VGr4、VR4、VB4、VGb4排列。圖像資料產生部16藉由進行圖像資料DT2中之像素值V之修正且進行像素值V之再配置，而產生此種圖像資料DT4。

具體而言，如圖31A所示，圖像資料產生部16基於圖像資料DT2中之複數個像素值VR2，例如藉由進行補充處理，而算出遍及一面之像素值V，並基於該遍及一面之像素值V，產生像素值VR4。同樣地，如圖31B所示，圖像資料產生部16基於圖像資料DT2中之複數個像素值VGr2、VGb2，例如藉由進行補充處理，而算出遍及一面之像素值V，並基於該遍及一面之像素值V，產生像素值VGr4、VGb4。圖像資料產生部16如圖31C所示，基於圖像資料DT2中之複數個像素值VB2，例如藉由進行補充處理，而算出遍及一面之像素值V，並基於該遍及一面之像素值V，產生像素值VB4。

如此，圖像資料產生部16基於圖30(A)所示之圖像資料DT2，產生圖30(C)所示之圖像資料DT4。且，圖像資料產生部16基於該圖像資料DT4，進行特定之圖像處理，藉此產生表示攝像圖像之圖像資料DP(圖10(B))。

又，信號處理部15之相位差資料產生部17如圖29所示，基於圖像資料DT1、DT3，進行特定之圖像處理，藉此產生表示像面相位差之相位差資料DF。即，圖像資料DT1具有複數個像素對90A中配置於左側之受光像素P中之像素值V，圖像資料DT3具有複數個像素對90A中配置於右側之受光像素P中之像素值V。因此，相位差資料產生部17可基於圖像資料DT1、DT3，產生相位差資料DF。

相位差資料產生部17與圖像資料產生部16同樣，藉由基於圖像資料DT1、DT3，進行像素值V之再配置，而產生相位差資料DF。即，於圖像資料DT1、DT3中，以依18個對36個受光像素P之比例，包含像素對90A之左右之像素值V。因此，相位差資料產生部17以依16個對36個受光像素P之比例，包含像素對90A之左右之像素值V之方式，進行像素值V之再配置。藉此，相位差資料產生部17可產生與圖像資料產生部16產生之圖像資料DP對應之相位差資料DF。

此處，攝像模式MB與本揭示中之「第2攝像模式」之一具體例對應。圖像資料DT1中之像素值與本揭示中之「第1像素值」之一具體例對應。圖像資料DT2中之像素值與本揭示中之「第2像素值」之一具體例對應。圖像資料DT3中之像素值與本揭示中之「第3像素值」之一具體例對應。圖像資料DT4中之像素值與本揭示中之「第4像素值」之一具體例對應。

(攝像模式MC) 圖19係顯示攝像模式MC中之攝像裝置1之一動作例者。圖20係更具體地顯示圖19所示之動作者。於圖19、20中，“〇”所示之受光像素P表示成為讀出動作之對象之受光像素P。

於像素區塊100Gr中，如圖20(A)所示，攝像裝置1將像素區塊100Gr之10個受光像素PGr中之1個受光像素PGr設為讀出動作之對象，而算出該受光像素PGr之位置處之像素值VGr1。

圖21係顯示讀出動作之一例者，(A)顯示控制信號SSEL之波形，(B)顯示控制信號SRST之波形，(C)顯示供給至讀出對象之受光像素PGr之控制信號STRG之波形，(D)顯示控制信號AZ之波形，(E)顯示參考信號RAMP之波形，(F)顯示信號SIG之波形，(G)顯示信號CP之波形。該讀出動作為於攝像模式MA、MB下之讀出動作(圖25)中，省略時點t21～t26之動作者。如此，讀出部20將包含計數值CNTP、CNTD1之圖像信號Spic0供給至信號處理部15。信號處理部15例如基於圖像信號Spic0中包含之計數值CNTP、CNTD1，利用相關雙重取樣之原理，產生像素值VGr1。具體而言，信號處理部15例如藉由自計數值CNTD1減去計數值CNTP，而產生像素值VGr1。

同樣地，於像素區塊100R中，如圖20(A)所示，攝像裝置1將像素區塊100R之8個受光像素PR中之1個受光像素PR設為讀出動作之對象，而算出該受光像素PR之位置處之像素值VR1。

同樣地，於像素區塊100B中，如圖20(A)所示，攝像裝置1將像素區塊100B之8個受光像素PB中之1個受光像素PB設為讀出動作之對象，而算出該受光像素PB之位置處之像素值VB1。

同樣地，於像素區塊100Gb中，如圖20(A)所示，攝像裝置1將像素區塊100Gb之10個受光像素PGb中之1個受光像素PGb設為讀出動作之對象，而算出該受光像素PGb中之像素值VGb1。

攝像裝置1其後進行圖20(B)～(L)之動作。如此，攝像裝置1產生包含像素值VGr1、VR1、VB1、VGb1之圖像資料DT1(圖19)。

圖22係顯示攝像模式MC中之信號處理部15之圖像處理之一例者。

信號處理部15之圖像資料產生部16基於圖像資料DT1，進行特定之圖像處理，藉此產生表示攝像圖像之圖像資料DP(圖10(C))。該特定之圖像處理包含進行像素值V之修正且進行像素值V之再配置之重排馬賽克處理。

圖23係顯示攝像模式MC中之重排馬賽克處理之一例者，(A)顯示圖像資料DT1，(B)顯示重排馬賽克處理前後之像素值V之位置，(C)顯示基於圖像資料DT1藉由重排馬賽克處理產生之圖像資料DT4。於圖23(B)中，“〇”表示圖像資料DT1中之像素值V之位置，“□”表示圖像資料DT4中之像素值V之位置。

圖24A係顯示像素區塊100R相關之重排馬賽克處理者，圖24B係顯示像素區塊100Gr、100Gb相關之重排馬賽克處理者，圖24C係顯示像素區塊100B相關之重排馬賽克處理者。於圖24A～24C中，(A)顯示圖像資料DT1，(B)顯示藉由重排馬賽克處理而產生之圖像資料DT4。

於圖像資料DT4中，藉由拜耳排列將4個像素值VGr4、VR4、VB4、VGb4排列。圖像資料產生部16藉由進行圖像資料DT1中之像素值V之修正且進行像素值V之再配置，而產生此種圖像資料DT4。

具體而言，如圖24A所示，圖像資料產生部16基於圖像資料DT1中之複數個像素值VR1，例如藉由進行補充處理，而算出遍及一面之像素值V，並基於該遍及一面之像素值V，產生像素值VR4。同樣地，如圖24B所示，圖像資料產生部16基於圖像資料DT1中之複數個像素值VGr1、VGb1，例如藉由進行補充處理，而算出遍及一面之像素值V，並基於該遍及一面之像素值V，產生像素值VGr4、VGb4。圖像資料產生部16如圖24C所示，基於圖像資料DT1中之複數個像素值VB1，例如藉由進行補充處理，而算出遍及一面之像素值V，並基於該遍及一面之像素值V，產生像素值VB4。

如此，圖像資料產生部16基於圖23(A)所示之圖像資料DT1，產生圖23(C)所示之圖像資料DT4。且，圖像資料產生部16基於該圖像資料DT4，進行特定之圖像處理，藉此產生表示攝像圖像之圖像資料DP(圖10(C))。

又，信號處理部15之相位差資料產生部17如圖22所示，基於圖像資料DT1，進行特定之圖像處理，藉此產生表示像面相位差之相位差資料DF。即，圖像資料DT1包含具有複數個像素對90A中配置於左側之受光像素P中之像素值V之圖像資料(圖像資料DT11)、與具有複數個像素對90A中配置於右側之受光像素P中之像素值V之圖像資料(圖像資料DT12)。因此，相位差資料產生部17可基於該圖像資料DT1(圖像資料DT11、DT12)，產生相位差資料DF。

此處，攝像模式MC與本揭示中之「第3攝像模式」之一具體例對應。圖像資料DT1中之像素值與本揭示中之「第1像素值」之一具體例對應。圖像資料DT2中之像素值與本揭示中之「第2像素值」之一具體例對應。圖像資料DT3中之像素值與本揭示中之「第3像素值」之一具體例對應。圖像資料DT4中之像素值與本揭示中之「第4像素值」之一具體例對應。

如此，於攝像裝置1中，設置各自具有包含彼此顏色相同之彩色濾光片之複數個受光像素P之複數個像素區塊100。將該等複數個受光像素P劃分為各自包含2個受光像素P之複數個像素對90A。且，於與該等複數個像素對90A對應之位置分別設置複數個透鏡101。藉此，於攝像裝置1中，可遍及像素陣列11之整面，以高解析度產生相位差資料DF。因此，例如，於搭載有此種攝像裝置1之相機中，例如可於各種變焦倍率下，實現精度較高之自動聚焦。其結果，於攝像裝置1中，可提高畫質。

又，於攝像裝置1中，使某像素區塊100中之複數個受光像素之數量多於其他某像素區塊100中之複數個受光像素之數量。具體而言，於該例中，使像素區塊100Gr中之受光像素PGr之數量、及像素區塊100Gb中之受光像素PGb之數量，多於像素區塊100R中之受光像素PR之數量、及像素區塊100B中之受光像素PB之數量。藉此，例如，可提高綠色之受光感度，可提高攝像圖像之畫質。

又，於攝像裝置1中，設置3個攝像模式MA～MC，於攝像模式MB、MC下進行重排馬賽克處理。藉此，於攝像裝置1中，尤其可藉由攝像模式MB中之重排馬賽克處理，調整攝像模式MB下之有效像素數，而減少變更變焦倍率時之有效像素數之變化，因而可抑制拍攝圖像之畫質之變化。

[效果] 如上述般，於本實施形態之攝像裝置1中，設置各自具有包含彼此顏色相同之彩色濾光片之複數個受光像素之複數個像素區塊。將該等複數個受光像素P劃分為各自包含並設於X軸方向之2個受光像素P之複數個像素對90A。且，於與該等複數個像素對90A對應之位置分別設置複數個透鏡。藉此，可實現精度較高之自動聚焦。再者，複數個像素對90A各者於X軸方向上相鄰之2個受光像素P之邊界共用1個浮動擴散層。藉此，由於浮動擴散層之電容變小，故可實現高感度之相位差檢測。因此，可提高畫質。

又，於本實施形態之攝像裝置1中，構成像素區塊100R、100Gr、100Gb、100B之複數個受光像素P將Y軸方向上相鄰之2個受光像素P作為像素對90B週期性配置於Y軸方向。再者，以像素對90B相互成為鏡像構造之方式設置X軸方向上相鄰之2個受光像素P。藉此，可提高面積效率。

又，於本實施形態之攝像裝置1中，配置於構成像素對90A之X軸方向上相鄰之2個受光像素P之邊界之浮動擴散層，相對於通過沿X軸方向對向之2個電晶體TRG之閘極中心之線段，於Y軸方向偏移而配置。具體而言，於以STI構成元件分離部115之情形時，浮動擴散層接近於元件分離部115。又，於以雜質層構成元件分離部115之情形時，浮動擴散層以遠離元件分離部115之方式配置。藉此，可抑制浮動擴散層之白點化。

再者，於本實施形態之攝像裝置1中，設置於包含像素區塊100R、100Gr、100Gb、100B之單元U之複數個浮動擴散層、複數個電晶體TRG之閘極、對每個像素區塊100R、100Gr、100Gb、100B設置之複數個像素電晶體(電晶體RST、AMP、SEL、FDG)及各種配線(複數根連接配線FDL、複數根控制線TRGL、RSTL、SELL、複數根信號線VSL、基準電位線VSS及電源線VDDL)分別相對於單元U之中心點對稱地配置。藉此，具有彼此相同之受光像素P之配置圖案之像素區塊100Gr與像素區塊100Gb及像素區塊R與像素區塊B之轉換效率成為相同。因此，可簡化後段處理中之修正電路及減少特性偏差。

此外，於本實施形態之攝像裝置1中，複數根控制線TRGL之一部分依循各像素區塊100R、100Gr、100Gb、100B中連接4個或5個浮動擴散層與電晶體AMP之閘極之連接配線FDL。藉此，連接配線FDL與控制線TRGL之耦合提高，且抑制連接配線FDL與其他複數根控制線RSTL、SELL、FDGL及複數根信號線VSL之耦合。因此，可使控制線TRGL之傳送輔助效果提高。

＜2.變化例＞ [變化例1] 於上述實施形態中，已顯示如圖10等所示般將用以對半導體基板111施加固定電荷之井接點區域WellCon，設置於在X軸方向上並設之像素電晶體之間之例，但並非限定於此者。亦可代替此，例如如圖32所示，配置於X軸方向上相鄰之像素對90A之間之例如受光部112之間。

藉此，可擴大像素電晶體之閘極長度。例如，於擴大電晶體AMP之閘極長度之情形時，例如可降低隨機電報雜訊(RTS：Random Telegraph Noise)。於擴大電晶體SEL、RST之閘極長度之情形時，可減少閾值電壓(Vth)或切斷等之電晶體之特性偏差。

[變化例2] 於上述實施形態中，已顯示將以2列×2行配置之4個像素區塊100R、100Gr、100Gb、100B設為最小重複單位(單元U)之例，但不限於此。亦可代替此，例如如圖33所示，各設置2個像素區塊100R、100Gr、100Gb、100B，並將總計8個像素區塊設為最小重複單位。該情形時，總計8個像素區塊例如以4列×2行配置。具體而言，將具有彼此相同之配置圖案之2個像素區塊100R及2個像素區塊100B、與2個像素區塊100Gr及2個像素區塊100Gb交替配置於X軸方向及Y軸方向上。再者，此時，提高電源電壓VDD之共用率。

例如，於上述實施形態中，如圖34(A)所示，跨及例如2個單元U如[FD/FDG/RST/VDD/AMP/SEL/VSL]/[FD/FDG/RST/VDD]/[FD/FDG/RST/VDD/AMP/VSL]/[FD/FDG/RST/VDD]般於像素電晶體之間設置4個VDD。對此，於本變化例中，如圖34(B)所示，如[FD/FDG/RST/VDD/AMP/SEL/VSL]/[FD/FDG/VDD/RST/FDG/FD]/[VSL/SEL/AMP/VDD/RST/FDG/FD]般設置於像素電晶體之間之VDD為3個。

藉此，可使面積效率提高。具體而言，可擴大像素電晶體之閘極長度，例如，於擴大電晶體AMP之閘極長度之情形時，例如可降低隨機電報雜訊(RTS)。於擴大電晶體SEL、RST之閘極長度之情形時，可降低閾值電壓(Vth)或切斷等之電晶體之特性偏差。

[變化例3] 圖35係顯示本揭示之變化例3之攝像裝置(攝像裝置1A)之垂直方向之剖面構成之一例者。圖36係顯示圖35所示之攝像裝置1A之概略構成之一例者。攝像裝置1A為具有將第1基板210、及第2基板220積層之3維構造之攝像裝置，上述第1基板210於半導體基板211，具有進行光電轉換之受光像素P，上述第2基板220於半導體基板221，具有輸出基於自受光像素P輸出之電荷之圖像信號之讀出電路42。

攝像裝置1A為依序積層有3塊基板(第1基板210、第2基板220及第3基板230)者。

第1基板210如上所述，於半導體基板211具有進行光電轉換之複數個受光像素P。複數個受光像素P矩陣狀設置於第1基板210中之像素陣列31內。第2基板220於半導體基板221，對4個受光像素P之每一者，各具有1個輸出基於自受光像素P輸出之電荷之圖像信號之讀出電路42。第2基板220具有於列方向延伸之複數根像素驅動線43、及於行方向延伸之複數根垂直信號線44。第3基板230於半導體基板231，具有處理像素信號之邏輯電路52。邏輯電路32例如具有垂直驅動電路53、行信號處理電路54、水平驅動電路55及系統控制電路56。邏輯電路52(具體而言為水平驅動電路55)將每個受光像素P之輸出電壓Vout輸出至外部。於邏輯電路52中，例如，可於與源極電極及汲極電極相接之雜質擴散區域之表面，形成包含CoSi ₂或NiSi等使用自對準矽化物(Self Aligned Silicide)製程形成之矽化物之低電阻區域。

垂直驅動電路53例如以列單位依序選擇複數個受光像素P。行信號處理電路54例如對自由垂直驅動電路53選擇之列之各受光像素P輸出之像素信號，實施相關雙重取樣(Correlated Double Sampling：CDS)處理。行信號處理電路54例如藉由實施CDS處理，而擷取像素信號之信號位準，保持與各受光像素P之受光量相應之像素資料。水平驅動電路55例如將保持於行信號處理電路54之像素資料依序輸出至外部。系統控制電路56例如控制邏輯電路52內之各區塊(垂直驅動電路53、行信號處理電路54及水平驅動電路55)之驅動。

攝像裝置1A如上所述，具有將第1基板210、第2基板220及第3基板230依序積層之構成，進而於第1基板210之背面(光入射面)側，具備彩色濾光片240及受光透鏡250。彩色濾光片240及受光透鏡250各者例如對每個受光像素P各設置1個。即，攝像裝置1A為背面照射型之攝像裝置。

第1基板210係於半導體基板211之正面(面211S1)上積層絕緣層46而構成。第1基板210具有絕緣層246作為層間絕緣膜251之一部分。絕緣層246設置於半導體基板211、與後述之半導體基板221之間。半導體基板211由矽基板構成。半導體基板211例如於正面之一部分及其附近具有p井242，於其以外之區域(較p井242深之區域)，具有與p井242不同之導電型之PD241。p井242由p型半導體區域構成。PD241由與p井242不同之導電型(具體而言為n型)之半導體區域構成。半導體基板211於p井242內，具有浮動擴散層(FD)，來作為與p井242不同之導電型(具體而言為n型)之半導體區域。

第1基板210於每個受光像素P具有光電二極體、傳送電晶體TR及浮動擴散層。第1基板210係構成為於半導體基板211之面211S1側(光入射面側之相反側，第2基板220側)之一部分設置有傳送電晶體TR及浮動擴散層。第1基板210具有將各受光像素P分離之元件分離部243。元件分離部243係於半導體基板211之法線方向(相對於半導體基板211之正面垂直之方向)延伸而形成。元件分離部243設置於彼此相鄰之2個受光像素P之間。元件分離部243將彼此相鄰之受光像素P彼此電性分離。元件分離部243例如由氧化矽構成。元件分離部243例如貫通半導體基板211。第1基板210例如進而具有與元件分離部243之側面且光電二極體側之面相接之p井層244。p井層244由與光電二極體不同之導電型(具體而言為p型)之半導體區域構成。第1基板210例如進而具有與半導體基板211之背面(面211S2)相接之固定電荷膜245。固定電荷膜245為抑制產生因半導體基板211之受光面側之界面態位引起之暗電流，而帶負電。固定電荷膜245例如由具有負固定電荷之絕緣膜形成。作為此種絕緣膜之材料，例如，列舉氧化鉿、氧化鋯、氧化鋁、氧化鈦或氧化鉭。藉由固定電荷膜245感應之電場，於半導體基板211之受光面側之界面形成電洞存儲層。藉由該電洞存儲層，抑制自界面產生電子。彩色濾光片240設置於半導體基板211之背面側。彩色濾光片240例如與固定電荷膜245相接而設置，設置於介隔固定電荷膜245與受光像素P對向之位置。受光透鏡250例如與彩色濾光片240相接而設置，設置於介隔彩色濾光片240及固定電荷膜245與受光像素P對向之位置。

第2基板220於半導體基板221上積層絕緣層252而構成。第2基板220具有絕緣層252作為層間絕緣膜251之一部分。絕緣層252設置於半導體基板221、與半導體基板231之間。半導體基板221由矽基板構成。第2基板220對4個受光像素P之每一者，具有1個讀出電路222。第2基板220構成為於半導體基板221之正面(與第3基板230對向之面221S1)側之一部分設置有讀出電路222。第2基板220以半導體基板221之背面(面21S2)朝向半導體基板211之正面(面211S1)貼合於第1基板210。即，第2基板220以面對背貼合於第1基板210。第2基板220進而於與半導體基板221相同之層內，具有貫通半導體基板221之絕緣層253。第2基板220具有絕緣層253作為層間絕緣膜251之一部分。絕緣層253設置為覆蓋後述之貫通配線254之側面。

包含第1基板210及第2基板220之積層體具有層間絕緣膜251、及設置於層間絕緣膜251內之貫通配線254。上述積層體對每個受光像素P，具有1個貫通配線254。貫通配線254於半導體基板221之法線方向延伸，貫通層間絕緣膜251中包含絕緣層253之部位而設置。第1基板210及第2基板220藉由貫通配線254相互電性連接。具體而言，貫通配線254電性連接於浮動擴散層及後述之連接配線255。另，較佳為貫通配線254於與周圍之絕緣層246、252、253之間，例如具有包含具有儲氧效果之金屬之金屬層。藉此，可防止氧經由藉由形成貫通配線254而形成之開口侵入。

包含第1基板210及第2基板220之積層體進而具有貫通配線(未圖示)，其設置於層間絕緣膜251內，且例如電性連接於半導體基板211之p井242及第2基板220內之配線、或傳送閘極TG及像素驅動線43。又，傳送閘極TG具有縱型之閘極構造，形成得較元件分離部115之深度更深。又，傳送閘極TG之位置配置於俯視下偏離受光像素P之中心之位置。

第2基板220例如於絕緣層252內，具有與讀出電路42或半導體基板221電性連接之複數個連接部259。第2基板220例如於絕緣層252上進而具有配線層256。配線層256例如具有絕緣層257、及設置於絕緣層257內之複數根像素驅動線43及複數根垂直信號線424。配線層256例如於於絕緣層257內進而具有複數根連接配線255，且對4個受光像素P之每一者各具有1根連接配線255。連接配線255將電性連接於共用讀出電路42之4個受光像素P中包含之浮動擴散層之各貫通配線254相互電性連接。

配線層256例如於絕緣層257內進而具有複數個焊墊電極258。各焊墊電極258例如由Cu(銅)、Al(鋁)等金屬形成。各焊墊電極258於配線層256之表面露出。各焊墊電極258用於第2基板220與第3基板230之電性連接、及第2基板220與第3基板230之貼合。複數個焊墊電極258例如對每根像素驅動線223及垂直信號線224各設置1個。

第3基板230例如於半導體基板231上積層層間絕緣膜261而構成。另，如後所述，由於第3基板230與第2基板220以正面側之面彼此貼合，故於對第3基板230內之構成進行說明時，上下之說明與圖式中的上下方向相反。半導體基板231由矽基板構成。第3基板230構成為於半導體基板231之正面(面231S1)側之一部分設置有邏輯電路52。第3基板230例如於層間絕緣膜261上進而具有配線層262。配線層262例如具有絕緣層263、及設置於絕緣層263內之複數個焊墊電極264。複數個焊墊電極264與邏輯電路52電性連接。各焊墊電極264例如由Cu(銅)形成。各焊墊電極264於配線層262之表面露出。各焊墊電極264用於第2基板220與第3基板230之電性連接、及第2基板220與第3基板230之貼合。又，焊墊電極264亦可為非複數個，即便為1個亦可與邏輯電路52電性連接。第2基板220及第3基板230藉由焊墊電極258、264彼此之接合而互相電性連接。即，傳送電晶體TR之閘極(傳送閘極TG)經由貫通配線254、及焊墊電極258、264，電性連接於邏輯電路52。第3基板230以半導體基板231之正面(面231S1)朝向半導體基板221之正面(面221S1)側而貼合於第2基板220。即，第3基板230以面對面貼合於第2基板220。

如此，於本變化例中，將光電二極體與像素電晶體(讀出電路42)設置於不同之基板。藉此，除上述實施形態之效果外，還可擴大光電二極體之面積，而可增加感度或飽和電容。又，亦可擴大像素電晶體之面積。例如，於擴大電晶體AMP之閘極長度之情形時，例如可減少隨機電報雜訊(RTS)。於擴大電晶體SEL、RST之閘極長度之情形時，可減少閾值電壓(Vth)或切斷等之電晶體特性偏差。

[變化例4] 於上述實施形態中，已顯示於圖12中追加用以切換轉換效率之電晶體FDG之例，但於圖37A～圖37D顯示此時之像素區塊(例如，像素區塊100R、100Gr)之構成。圖37A係顯示追加電晶體FDG時之像素區塊100Gr之構成之一例者。圖37B係顯示追加電晶體FDG時之像素區塊100Gr之構成之另一例者。圖37C係顯示追加電晶體FDG時之像素區塊100R之構成之一例者。圖37D係顯示追加電晶體FDG時之像素區塊100R之構成之另一例者。

又，複數根SubFD可就1個電晶體FDG配置1個，亦可由複數個電晶體FDG共用。又，複數根SubFD亦可兼作相鄰之連接配線FDL。

[變化例5] 圖38係與像素區塊100R、100Gr、100Gb、100B之外形一起顯示本揭示之變化例5之例如設置於配線層123之各種配線(複數根SubFD之連接配線SubFDL、複數根控制線SELL、複數根信號線VSL、基準電位線VSS及電源線VDDL)者。圖39係顯示圖38所示之像素區塊之構成之電路圖。另，於圖39中，以1個PD表示構成各像素區塊(像素區塊100Gb、100R)之複數個受光像素P而予以簡化。

亦可由包含8個受光像素P之像素區塊100R、100B、及包含10個受光像素P之像素區塊100Gr、100Gb經由SubFD互相共用FD。SubFD為連接於FDG電晶體與RST電晶體之間之節點之用以確保低轉換效率驅動時之電容之金屬配線，相當於本揭示中之「轉換效率切換用配線」之一具體例。

具體而言，例如如圖38所示，經由連接配線SubFDL，將Y軸方向上相鄰之像素區塊100Gb之轉換效率切換用之配線(SubFD)、與像素區塊100R之SubFD互相連接。例如如圖39所示，所連接之SubFD之一端與像素區塊100Gb之電晶體RST之源極及電晶體FDG之汲極連接，另一端與像素區塊100R之電晶體RST之源極及電晶體FDG之汲極連接。又，經由連接配線SubFDL，將Y軸方向上相鄰之像素區塊100B之SubFD、與像素區塊100Gr之SubFD電性連接。雖未圖示，但所連接之SubFD之一端與像素區塊100B之電晶體RST之源極及電晶體FDG之汲極連接，另一端與像素區塊100Gr之電晶體RST之源極及電晶體FDG之汲極連接。

另，於圖38中，為方便起見，將連接配線SubFDL之線寬顯示得較SubFD之線寬窄，但並非限定於此者。實際上，連接配線SubFDL之線寬形成為與SubFD之線寬同等。

藉由以上，Y軸方向上相鄰之像素區塊(例如，像素區塊100Gb與像素區塊100R、或像素區塊100B與像素區塊100Gr)可互相有效地利用分別設置於像素區塊之SubFD之電容，而可擴大動態範圍。此外，可使低轉換效率(低(Low))時之轉換效率進一步降低。

又，於上述實施形態等之攝像裝置1之單元U中，於包含8個受光像素P之像素區塊100R、100B、與包含10個受光像素P之像素區塊100Gr、100Gr之間，轉換效率產生差量。因此，期望於後段之修正電路中使轉換效率一致。

對此，於本變化例中，於Y軸方向上相鄰之包含8個受光像素P之像素區塊100R與包含10個受光像素P之像素區塊100Gb之間、及包含8個受光像素P之像素區塊100B與包含10個受光像素P之像素區塊100Gr之間，分別經由SubFD共用FD。藉此，由於在單元U內共用FD之構成像素數均為18個，故低轉換效率(低)時之轉換效率之差變小。因此，可將上述實施形態等中為與轉換效率之差量對應而設置2個系統用於低系統之類比電路共通化。

再者，於本變化例中，由於將Y軸方向上相鄰之像素區塊之間共用之SubFD連接於各個像素區塊之電晶體RST之源極，故於高轉換效率(高(High))時，將共用FD之像素區塊之至少一者之電晶體RST設為接通狀態，將電晶體FDG設為斷開狀態，藉此將SubFD固定為電源電位(VDD)。藉此，減少FD-FD耦合電容。因此，可減少共用SubFD之像素區塊之間之信號之混色。

[變化例6] 圖40係與像素區塊100R、100Gr、100Gb、100B之外形一起顯示本揭示之變化例6之例如設置於配線層123之各種配線(複數根SubFD之連接配線SubFDL、複數根控制線SELL、複數根信號線VSL、基準電位線VSS及電源線VDDL)者。圖41係顯示圖40所示之像素區塊之構成之電路圖。另，於圖41中，以1個PD表示構成各像素區塊(像素區塊100Gb、100R)之複數個受光像素P而予以簡化。

如上述變化例5般，亦可在Y軸方向上相鄰之連接於像素區塊100Gb之電晶體RST之源極及電晶體FDG之汲極、與像素區塊100R之電晶體RST之源極及電晶體FDG之汲極之SubFD之間、和連接於像素區塊100B之電晶體RST之源極及電晶體FDG之汲極、與像素區塊100Gr之電晶體RST之源極及電晶體FDG之汲極之SubFD之間，分別配置開關元件117。具體而言，使SubFD之一部分於開關元件117之附近經由導通孔落於其他配線層(例如，配線層122)，藉由切換開關元件117之接通/斷開而控制SubFD之連接與分離。

例如，於高轉換效率(高)時將開關元件117設為斷開狀態，於低轉換效率(低)時將開關元件117設為接通狀態。藉此，由於在高轉換效率(高)時，SubFD成為電性浮動狀態，故抑制經由SubFD之FD-FD耦合。因此，可降低共用SubFD之像素區塊之間(例如，像素區塊100Gb與像素區塊100R之間、像素區塊100Gb與像素區塊100B之間)之信號之混色。

[變化例7] 圖42係顯示本揭示之變化例7之像素區塊之構成之電路圖。另，於圖42中，以1個PD顯示構成各像素區塊(像素區塊100Gb、100R)之複數個受光像素P而予以簡化。圖43係圖42所示之像素區塊中之高轉換效率驅動時及低轉換效率驅動時之各電晶體之時序圖。

於上述變化例5中，已顯示於高轉換效率(高)時將SubFD固定於電源電位(VDD)之例，但並非限定於此者。例如，如圖42所示，亦可將電晶體RST之汲極連接於另外之電源線(VB)，使用配置於像素陣列外之切換開關，於將像素重設時連接於電源電位(VDD)，於存儲期間及高轉換效率(高)時連接於固定電位(例如，GND)。

藉此，與上述變化例5同樣，可降低共用SubFD之像素區塊之間(例如，像素區塊100Gb與像素區塊100R之間、像素區塊100Gb與像素區塊100B之間)之信號之混色。此外，如上述變化例5般將SubFD之電位固定於VDD之情形時，有信號中夾帶電源雜訊(電源電壓變動去除比；PSRR(Power Supply Rejection Ratio))之虞，但藉由如本變化例般固定於GND，可防止PSRR。

[變化例8] 圖44係顯示本揭示之變化例8之像素區塊之構成之電路圖。另，於圖44中，以1個PD顯示構成各像素區塊(像素區塊100Gb、100R)之複數個受光像素P而予以簡化。

於上述變化例5～7中，已顯示在像素區塊100R、100Gr、100Gb、100B中將電晶體RST及電晶體FDG串聯連接之例，但並非限定於此者。電晶體RST及電晶體FDG如圖44所示，亦可並聯連接於FD。

如此，藉由對於FD之電晶體RST及電晶體FDG連接可選擇串聯及並聯之兩者，而可提高布局之自由度。

[變化例9] 圖45係與像素區塊100R、100Gr、100Gb、100B之外形一起顯示本揭示之變化例9之例如設置於配線層123之各種配線(複數根SubFD之連接配線SubFDL、複數根控制線SELL、複數根信號線VSL、基準電位線VSS及電源線VDDL)者。

於上述變化例5～8中，於Y軸方向上相鄰之像素區塊100Gb與像素區塊100R共用SubFD，於像素區塊100B與像素區塊100Gr共用SubFD，但並非限定於此者。亦可為SubFD由X軸方向上相鄰之像素區塊100Gr與像素區塊100R、及像素區塊100Gb與像素區塊100B共用。

如此，藉由可於X軸方向或Y軸方向上相鄰之像素區塊100R、100Gr、100Gb、100B共用SubFD，而可提高布局或驅動設計之自由度。

[其他變化例] 又，該等變化例亦可互相組合。例如，亦可於Y軸方向上相鄰之像素區塊100Gb與像素區塊100R共用SubFD，於像素區塊100B與像素區塊100Gr共用SubFD，此外進而於X軸方向上相鄰之像素區塊100Gr與像素區塊100R中，共用像素區塊100Gb與像素區塊100B。藉此，可於低轉換效率時進一步降低轉換效率。

＜3.攝像裝置之使用例＞ 圖47係顯示上述實施形態之攝像裝置1之使用例者。上述之攝像裝置1例如可如下般使用於感測可見光、紅外光、紫外光、X射線等光之各種實例。

·數位相機、或附相機功能之行動機器等拍攝供鑒賞用之圖像之裝置 ·為自動停止等安全駕駛、或辨識駕駛者之狀態等，而拍攝汽車之前方或後方、周圍、車內等之車載用感測器、監視行駛車輛或道路之監視相機、進行車輛間等之測距之測距感測器等供交通用之裝置 ·為拍攝使用者之姿勢，進行依據該姿勢之機器操作，而供電視機、或冰箱、空調等家電之裝置 ·內視鏡、或利用紅外光之受光進行血管拍攝之裝置等供醫療或保健用之裝置 ·防範盜竊用途之監視相機、或人物認證用途之相機等供安全用之裝置 ·拍攝皮膚之皮膚檢測器、或拍攝頭皮之顯微鏡等供美容用之裝置 ·面向運動用途等之運動相機或穿戴式相機等供運動用之裝置 ·用以監視農田或農作物之狀態之相機等供農業用之裝置

＜4.對移動體之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術可作為搭載於汽車、電動汽車、混合動力汽車、機車、自行車、個人移動載具、飛機、無人機、船舶、機器人等任一種類之移動體之裝置實現。

圖48係顯示可應用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略構成例之方塊圖。

車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖48所示之例中，車輛控制系統12000具備驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及統合控制單元12050。又，作為統合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface：介面)12053。

驅動系統控制單元12010依據各種程式控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用於產生車輛之驅動力之驅動力產生裝置、用於將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等控制裝置發揮功能。

車體系統控制單元12020依據各種程式，控制車體所裝備之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙啟動系統、智慧型鑰匙系統、電動車窗裝置、或頭燈、尾燈、煞車燈、方向燈或霧燈等各種燈之控制裝置發揮功能。該情形時，可對車體系統控制單元12020，輸入自代替鑰匙之可攜式機器發出之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，而控制車輛之門鎖裝置、電動車窗裝置、燈等。

車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收拍攝到之圖像。車外資訊檢測單元12030可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。

攝像部12031為接收光，並輸出與該光之受光量相應之電信號之光感測器。攝像部12031可將電信號作為圖像輸出，亦可將其作為測距之資訊輸出。又，攝像部12031接收之光可為可見光，亦可為紅外線等非可見光。

車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040，例如連接檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041例如包含拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞度或注意力集中度，亦可判別駕駛者是否在打瞌睡。

微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含車輛之碰撞迴避或衝擊緩和、基於車間距離之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道偏離警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。

又，微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛之周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，藉此，可進行以不依據駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。

又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051可根據由車外資訊檢測單元12030檢測出之前方車或對向車之位置而控制頭燈，進行將遠光切換為近光等以謀求防眩為目的之協調控制。

聲音圖像輸出部12052向可對車輛之搭乘者或車外視覺性或聽覺性通知資訊之輸出裝置，發送聲音及圖像中之至少一者之輸出信號。於圖48之例中，作為輸出裝置，例示有擴音器12061、顯示部12062及儀表板12063。顯示部12062例如可包含車載顯示器及抬頭顯示器之至少一者。

圖49係顯示攝像部12031之設置位置之例之圖。

於圖49中，車輛12100作為攝像部12031，具有攝像部12101、12102、12103、12104、12105。

攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前保險桿、側視鏡、後保險桿、尾門及車廂內之擋風玻璃之上部等位置。前保險桿所裝備之攝像部12101及車廂內之擋風玻璃之上部所裝備之攝像部12105主要取得車輛12100之前方之圖像。側視鏡所裝備之攝像部12102、12103主要取得車輛12100之側方之圖像。後保險桿或尾門所裝備之攝像部12104主要取得車輛12100之後方之圖像。由攝像部12101及12105取得之前方之圖像主要用於檢測前方車輛或行人、障礙物、號誌機、交通標識或車道線等。

另，於圖49顯示攝像部12101至12104之攝影範圍之一例。攝像範圍12111表示設置於前保險桿之攝像部12101之攝像範圍，攝像範圍12112、12113分別表示設置於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設置於後保險桿或尾門之攝像部12104之攝像範圍。例如，藉由重疊由攝像部12101至12104拍攝之圖像資料，可獲得自上方觀察車輛12100之俯瞰圖像。

攝像部12101至12104之至少1者可具有取得距離資訊之功能。例如，攝像部12101至12104之至少1者可為包含複數個攝像元件之立體相機，亦可為具有相位差檢測用之像素之攝像元件。

例如，微電腦12051基於可自攝像部12101至12104獲得之距離資訊，求出攝像範圍12111至12114內與各立體物相隔之距離、與該距離之時間性變化(相對於車輛12100之相對速度)，藉此，可擷取尤其車輛12100之行進路上最近之立體物，且於與車輛12100大致相同之方向以特定速度(例如，0 km/h以上)行駛之立體物，作為前方車。再者，微電腦12051可設定與前方車之近前應預先確保之車間距離，進行自動煞車控制(亦包含追隨停止控制)或自動加速控制(亦包含追隨啟動控制)等。如此，可進行以不依據駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。

例如，微電腦12051基於可自攝像部12101至12104獲得之距離資訊，可將與立體物相關之立體物資料分類為2輪車、普通車輛、大型車輛、行人、電線桿等其他立體物而擷取，並用於障礙物之自動迴避。例如，微電腦12051將車輛12100之周邊之障礙物識別為車輛12100之駕駛者可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷表示與各障礙物之碰撞之危險度之碰撞風險，於碰撞風險為設定值以上而有碰撞可能性之狀況時，經由擴音器12061或顯示部12062對駕駛者輸出警報、或經由驅動系統控制單元12010進行強制減速或迴避操舵，藉此可進行用於迴避碰撞之駕駛支援。

攝像部12101至12104之至少1者可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定於攝像部12101至12104之攝像圖像中是否存在行人而辨識行人。該行人之辨識例如藉由以下順序而進行：擷取作為紅外線相機之攝像部12101至12104之攝像圖像中之特徵點；對表示物體之輪廓之一連串之特徵點進行圖案匹配處理並判別是否為行人。若微電腦12051判定為於攝像部12101至12104之攝像圖像中存在行人，並辨識出行人，則聲音圖像輸出部12052以對該辨識出之行人重疊顯示用於強調之方形輪廓線之方式，控制顯示部12062。又，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於期望之位置之方式控制顯示部12062。

以上，已對可應用本揭示之技術之車輛控制系統之一例進行說明。本揭示之技術可應用於以上所說明之構成中之攝像部12031。於搭載於車輛之攝像裝置中，可提高攝像圖像之畫質。其結果，於車輛控制系統12000中，可以高精度實現車輛之碰撞迴避或碰撞緩和功能、基於車間距離之追隨行駛功能、車速維持行駛功能、車輛之碰撞警告功能、車輛之車道偏離警告功能等。

以上，雖已例舉實施形態及變化例、以及其等之具體之應用例而說明本技術，但本技術不限定於該等實施形態等，可進行各種變化。

例如，像素陣列中之像素區塊之配置、及像素區塊中之受光像素P之配置並非限定於上述實施形態等所記載之配置者，可進行各種配置。

另，本說明書中記載之效果僅為例示而非限定者，亦可為其他效果。

另，本技術可為如下之構成。根據以下構成之本技術，可提高攝像圖像之畫質。 (1) 一種攝像裝置，其具備： 複數個像素區塊，其等各自具有包含彼此顏色相同之彩色濾光片之複數個受光像素，上述複數個受光像素被劃分為各自包含第1方向上相鄰之2個受光像素之複數個第1像素對； 複數個透鏡，其等分別設置於與上述複數個第1像素對對應之位置；及 複數個浮動擴散層，其等配置於上述複數個第1像素對之上述第1方向上相鄰之2個受光像素之邊界，各自由上述複數個第1像素對共用。 (2) 如上述(1)記載之攝像裝置，其進而具有： 複數個受光部，其等設置於上述複數個受光像素各者，藉由光電轉換產生與受光量相應之電荷；及複數個第1電晶體，其等將上述複數個受光部各者中產生之上述電荷傳送至上述複數個浮動擴散層；且 上述複數個第1電晶體各者之閘極於上述複數個第1像素對各者中，將上述複數個浮動擴散層置於中間而沿上述第1方向對向配置； 上述複數個浮動擴散層各者相對於通過沿上述第1方向對向配置之上述複數個第1電晶體各者之閘極之中心之線段，於法線方向上偏移而配置。 (3) 如上述(2)記載之攝像裝置，其中 於上述複數個浮動擴散層上，分別進而設置有複數個浮動擴散層接點； 上述複數個浮動擴散層接點配置於通過沿上述第1方向對向配置之上述複數個第1電晶體各者之閘極之中心之線段上、或與上述複數個浮動擴散層一起，相對於通過沿上述第1方向對向配置之上述複數個第1電晶體各者之閘極之中心之線段，於法線方向上偏移而配置。 (4) 如上述(2)或(3)記載之攝像裝置，其進而具有： 複數個第2電晶體，其等於上述複數個像素區塊之每一者設置；且 上述複數個第2電晶體於與上述第1方向交叉之第2方向上與上述複數個第1電晶體不同之位置，沿上述第1方向設置； 上述複數個受光部與上述複數個第2電晶體藉由第1元件分離部電性分離。 (5) 如上述(4)記載之攝像裝置，其中 上述第1元件分離部包含絕緣層而形成； 上述複數個浮動擴散層於俯視下靠近上述第1元件分離部而設置。 (6) 如上述(4)記載之攝像裝置，其中 上述第1元件分離部包含雜質層而形成； 上述複數個浮動擴散層於俯視下設置於遠離上述第1元件分離部之方向。 (7) 如上述(4)至(6)中任1項記載之攝像裝置，其進而具有： 複數個第2元件分離部，其等分別設置於上述第1方向上相鄰之上述複數個第2電晶體之間，將上述第1方向上相鄰之上述複數個第2電晶體互相電性分離。 (8) 如上述(7)記載之攝像裝置，其中 上述複數個第2元件分離部包含絕緣層或雜質層而形成。 (9) 如上述(1)至(8)中任1項記載之攝像裝置，其中 上述複數個受光像素將與上述第1方向交叉之第2方向上相鄰之2個受光像素作為第2像素對，週期性配置於上述第2方向，且，上述第1方向上相鄰之2個上述第2像素對相互具有鏡像構造。 (10) 如上述(3)至(9)中任1項記載之攝像裝置，其進而具有： 半導體基板，其具有對向之第1面及第2面，將上述複數個受光像素矩陣狀配置，且將上述複數個受光部各者埋入上述複數個受光像素之每一者而形成；且 上述複數個透鏡設置於上述半導體基板之上述第2面側，上述複數個浮動擴散層、上述複數個第1電晶體及上述複數個第2電晶體分別設置於上述半導體基板之上述第1面。 (11) 如上述(10)記載之攝像裝置，其中 於上述半導體基板之上述第1面，進而設置對上述半導體基板施加固定電位之複數個基板接點。 (12) 如上述(11)記載之攝像裝置，其中 上述複數個基板接點於俯視下設置於沿上述第1方向設置之上述複數個第2電晶體之間。 (13) 如上述(11)記載之攝像裝置，其中 上述複數個基板接點於俯視下分別設置於上述第1方向上相鄰之上述複數個受光部之間。 (14) 如上述(1)至(13)中任1項記載之攝像裝置，其中 於上述複數個像素區塊各者中，於與上述第1方向交叉之第2方向排列之2個上述第1像素對於上述第1方向上偏移而配置。 (15) 如上述(1)至(14)中任1項記載之攝像裝置，其中 上述複數個像素區塊包含第1像素區塊及第2像素區塊； 於上述第1像素區塊中，上述複數個受光像素以第1配置圖案配置； 於上述第2像素區塊中，上述複數個受光像素以第2配置圖案配置。 (16) 如上述(15)記載之攝像裝置，其中 上述複數個像素區塊具有作為最小重複單位以2列×2行配置之2個上述第1像素區塊及2個上述第2像素區塊； 上述2個第1像素區塊、與上述2個第2像素區塊配置於互相交叉之對角線上。 (17) 如上述(16)記載之攝像裝置，其中 上述第1像素區塊中之上述複數個受光像素之數量較上述第2像素區塊中之上述複數個受光像素之數量多； 上述2個第1像素區塊中包含之上述複數個受光像素包含綠色之上述彩色濾光片； 上述2個第2像素區塊中之一者之上述第2像素區塊中包含之上述複數個受光像素包含紅色之上述彩色濾光片； 上述2個第2像素區塊中之另一者之上述第2像素區塊中包含之上述複數個受光像素包含藍色之上述彩色濾光片。 (18) 如上述(16)或(17)記載之攝像裝置，其進而具有： 複數個受光部，其等設置於上述複數個受光像素各者，藉由光電轉換產生與受光量相應之電荷； 複數個第1電晶體，其等將上述複數個受光部各者中產生之上述電荷傳送至上述複數個浮動擴散層；及 複數個第2電晶體，其等於上述複數個像素區塊之每一者，於與上述第1方向交叉之第2方向上與上述複數個第1電晶體不同之位置，沿上述第1方向設置；且 於上述最小重複單位中，上述複數個浮動擴散層、上述複數個第1電晶體及上述複數個第2電晶體於俯視下，相對於上述最小重複單位之中心點對稱地配置。 (19) 如上述(16)至(18)中任1項記載之攝像裝置，其中 於上述最小重複單位中，設置於上述2個第1像素區塊及上述2個第2像素區塊各者之上述複數個浮動擴散層、上述複數個第1電晶體、上述複數個第2電晶體及連接於供給基準電位之基準電位線之複數根配線於俯視下，相對於上述最小重複單位之中心點對稱地配置。 (20) 如上述(19)記載之攝像裝置，其作為上述第2電晶體，具有放大電晶體、選擇電晶體及重設電晶體；且 設置於1個上述像素區塊之上述複數個浮動擴散層經由互相連接之第1配線連接於上述放大電晶體； 於包含上述第1配線之配線層內，沿上述第1配線設置有與設置於1個上述像素區塊之上述複數個第1電晶體連接的控制線之一部分。 (21) 如上述(20)記載之攝像裝置，其作為上述第2電晶體，進而具有轉換效率切換電晶體。 (22) 如上述(4)至(21)中任1項記載之攝像裝置，其進而具有： 複數個第2電晶體，其等於上述複數個像素區塊之每一者，沿上述第1方向設置；且 上述複數個第2電晶體分別週期性地配置於上述第1方向及上述第2方向各者，上述第1方向之重複週期大於上述第2方向之重複週期。 (23) 如上述(22)記載之攝像裝置，其中 上述第1方向之重複週期為上述第2方向之重複週期之2倍。 (24) 如上述(4)至(23)中任1項記載之攝像裝置，其進而具有： 第1基板，其設置有上述複數個受光部、上述複數個浮動擴散層及上述第1電晶體； 第2基板，其設置有包含上述第2電晶體之讀出電路；及 貫通配線，其將上述第1基板與上述第2基板電性連接。 (25) 如上述(2)至(24)中任1項記載之攝像裝置，其中 上述複數個第1電晶體各者之閘極於俯視下設置於偏離上述複數個受光像素各者之中心部之位置。 (26) 如上述(4)至(25)中任1項記載之攝像裝置，其中 上述複數個第1電晶體各者之閘極具有縱型之閘極構造，且較上述第1元件分離部深。 (27) 如上述(21)至(26)中任1項記載之攝像裝置，其中 上述第1像素區塊與上述第2像素區塊經由轉換效率切換用配線互相電性連接。 (28) 如上述(27)記載之攝像裝置，其於上述轉換效率切換用配線之間進而具有開關元件；且 經由上述開關元件進行上述第1像素區塊與上述第2像素區塊之電性連接與分離。 (29) 如上述(27)或(28)記載之攝像裝置，其中 上述轉換效率切換用配線於高轉換效率驅動時固定於電源電位。 (30) 如上述(27)或(28)記載之攝像裝置，其中 上述轉換效率切換用配線於高轉換效率驅動時固定於接地電位。 (31) 如上述(27)至(30)中任1項記載之攝像裝置，其中 於上述重設電晶體之汲極連接電源線，使用在將上述複數個受光像素矩陣狀配置而成之像素陣列外配置之切換開關切換電壓。 (32) 如上述(27)至(31)中任1項記載之攝像裝置，其中 上述重設電晶體與上述轉換效率切換電晶體串聯連接。 (33) 如上述(27)至(31)中任1項記載之攝像裝置，其中 上述重設電晶體與上述轉換效率切換電晶體並聯連接。 (34) 如上述(27)至(33)中任1項記載之攝像裝置，其中 上述轉換效率切換用配線將列方向上相鄰之上述第1像素區塊與上述第2像素區塊連接。 (35) 如上述(27)至(33)中任1項記載之攝像裝置，其中 上述轉換效率切換用配線將行方向上相鄰之上述第1像素區塊與上述第2像素區塊連接。

本申請案係基於2021年8月31日向日本專利廳申請之日本專利申請案第2021-141880號而主張優先權者，該申請案之所有內容以引用之方式併入本申請案中。

若為本領域之技術人員，則可根據設計上之要件或其他要因，想到各種修正、組合、次組合及變更，但應了解，該等亦為包含於隨附之申請專利範圍或其均等物之範圍內者。

1:攝像裝置 1A:攝像裝置 1H：一個水平期間 11:像素陣列 12:驅動部 13:參考信號產生部 15:信號處理部 16:圖像資料產生部 17:相位差資料產生部 18:攝像控制部 20:讀出部 21:恆定電流源 22, 23:電容元件 24:比較電路 25:計數器 26:鎖存器 27:傳送控制部 31:像素陣列 42:讀出電路 43:像素驅動線 44:垂直信號線 52:邏輯電路 53:垂直驅動電路 54:行信號處理電路 55:水平驅動電路 56:系統控制電路 90A:像素對 90B:像素對 100B, 100Gb, 100Gr, 100R:像素區塊 101:透鏡 111:半導體基板 111S1:正面 111S2:背面 112:受光部 113:像素分離部 114:擴散區域 115, 116:元件分離部 117:開關元件 121:多層配線層 122, 127:配線層 128:層間絕緣層 131:彩色濾光片 132:遮光膜 210:第1基板 211:半導體基板 211S1:面 220:第2基板 221:半導體基板 221S1:面 222:讀出電路 223:像素驅動線 224:垂直信號線 230:第3基板 231:半導體基板 231S1:面 240:彩色濾光片 241: PD 242: p井 243:元件分離部 244: p井層 245:固定電荷膜 246:絕緣層 250:受光透鏡 251:層間絕緣膜 252:絕緣層 253:絕緣層 254:貫通配線 255:連接配線 256:配線層 257:絕緣層 258, 264:焊墊電極 259:連接部 261:層間絕緣膜 262:配線層 263:絕緣層 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:統合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:擴音器 12062:顯示部 12063:儀表板 12100:車輛 12101～12105:攝像部 12111～12114:攝像範圍 ADC:AD轉換部 AMP:電晶體 AMP-B, AMP-Gb, AMP-Gr, AMP-R:像素電晶體 AZ:控制信號 BUS:匯流排配線 CLK:時脈信號 CP:信號 CTL:控制信號 DF:相位差資料 DP:圖像資料 DT1, DT2, DT3, DT4:圖像資料 FD:浮動擴散層 FDG:電晶體 FDGL:控制線 FDL:連接配線 MA, MB, MC:攝像模式 P:受光像素 PB, PGb, PGr, PR:受光像素 RAMP:參考信號 RST:電晶體 RSTL:控制線 RST-B, RST-Gb, RST-Gr, RST-R:像素電晶體 S:光入射側 Sctl, SRST, SSEL:控制信號 SEL:電晶體 SELL:控制線 SEL-B, SEL-Gb, SEL-Gr, SEL-R:像素電晶體 SIG:信號 Spic, Spic0:圖像信號 STRGL, STRGR:控制信號 SubFDL:連接配線 t11～t26:時點 TD1, TD2:D相期間 TG:傳送閘極 TP:P相期間 TR:傳送電晶體 TRG:電晶體 TRGL:控制線 TRGL1～TRGL12:控制線 U:單元 V1:電壓 VB, VGb, VGr, VR:像素值 VB1, VGb1, VGr1, VR1:像素值 VB2, VGb2, VGr2, VR2:像素值 VB3, VGb3, VGr3, VR3:像素值 VB4, VGb4, VGr4, VR4:像素值 VDD:電源電壓/電源電位 VDDL:電源線 Vout:輸出電壓 Vpix1, Vpix2:像素電壓 Vreset:重設電壓 VSL:信號線 VSS:基準電位線 WellCon:井接點區域

圖1係顯示本揭示之一實施形態之攝像裝置之一構成例之方塊圖。 圖2係顯示圖1所示之像素陣列之一構成例之說明圖。 圖3係顯示圖2所示之受光像素之剖面構成之一例之模式圖。 圖4係顯示圖2所示之像素區塊之一構成例之電路圖。 圖5係顯示圖2所示之其他像素區塊之一構成例之電路圖。 圖6係顯示圖2所示之受光像素之平面排列之一例之說明圖。 圖7係顯示圖2所示之受光像素之平面排列之另一例之模式圖。 圖8係顯示圖2所示之像素區塊中之像素電晶體之平面排列之一例之說明圖。 圖9係顯示圖2所示之受光像素中之浮動擴散層之平面配置之一例之說明圖。 圖10係顯示圖2所示之受光像素中之浮動擴散層之平面配置之另一例之說明圖。 圖11係顯示圖2所示之像素區塊中之像素電晶體之平面排列之另一例之說明圖。 圖12係顯示圖2所示之像素區塊中之像素電晶體之平面排列之另一例之說明圖。 圖13係說明圖2所示之像素區塊中之配線布局例之俯視圖。 圖14係說明圖2所示之像素區塊中之配線布局例之俯視圖。 圖15係說明圖2所示之像素區塊中之配線布局例之俯視圖。 圖16係說明圖2所示之像素區塊中之配線布局例之俯視圖。 圖17係說明圖2所示之像素區塊中之配線布局例之俯視圖。 圖18係說明圖2所示之像素區塊中之配線布局例之俯視圖。 圖19係說明圖2所示之像素區塊中之配線布局例之俯視圖。 圖20係顯示圖1所示之讀出部之一構成例之方塊圖。 圖21係顯示圖1所示之圖像信號之一構成例之說明圖。 圖22係顯示圖1所示之攝像裝置中之有效像素數之一例之說明圖。 圖23(A)～(C)係顯示圖1所示之攝像裝置中之複數個攝像模式之一動作例之說明圖。 圖24(A)、(B)係顯示圖1所示之攝像裝置之一動作例之說明圖。 圖25(A)～(H)係顯示圖1所示之攝像裝置中之讀出動作之一例之時序波形圖。 圖26係顯示圖1所示之攝像裝置之一動作例之另一說明圖。 圖27(A)、(B)係顯示圖1所示之攝像裝置之一動作例之另一說明圖。 圖28(A)～(L)係顯示圖1所示之攝像裝置之一動作例之另一說明圖。 圖29係顯示圖1所示之攝像裝置之一動作例之另一說明圖。 圖30(A)～(C)係顯示圖1所示之攝像裝置中之重排馬賽克處理之一例之說明圖。 圖31A(A)、(B)係顯示圖30所示之重排馬賽克處理之一例之說明圖。 圖31B(A)、(B)係顯示圖30所示之重排馬賽克處理之一例之另一說明圖。 圖31C(A)、(B)係顯示圖30所示之重排馬賽克處理之一例之另一說明圖。 圖32係顯示構成本揭示之變化例1之攝像裝置之像素區塊中之像素電晶體之平面排列之一例之說明圖。 圖33係顯示構成本揭示之變化例2之攝像裝置之像素區塊之另一構成例之說明圖。 圖34係顯示實施形態等之攝像裝置(A)及圖33所示之攝像裝置(B)中之像素電晶體及電源電壓之配置例之圖。 圖35係顯示本揭示之變化例3之攝像裝置之垂直方向之剖面構成之一例之模式圖。 圖36係顯示圖35所示之攝像裝置之概略構成之一例之圖。 圖37A係顯示追加電晶體FDG作為像素電晶體時之像素區塊之構成之一例之電路圖。 圖37B係顯示追加電晶體FDG作為像素電晶體時之像素區塊之構成之另一例之電路圖。 圖37C係顯示追加電晶體FDG作為像素電晶體時之另一像素區塊之構成之一例之電路圖。 圖37D係顯示追加電晶體FDG作為像素電晶體時之另一像素區塊之構成之另一例之電路圖。 圖38係說明本揭示之變化例5之像素區塊中之配線布局例之俯視圖。 圖39係顯示圖38所示之像素區塊之構成之電路圖。 圖40係說明本揭示之變化例6之像素區塊中之配線布局例之俯視圖。 圖41係顯示圖40所示之像素區塊之構成之電路圖。 圖42係顯示本揭示之變化例8之像素區塊構成之電路圖。 圖43係圖42所示之像素區塊之時序圖。 圖44係顯示本揭示之變化例9之攝像裝置構成之電路圖。 圖45係說明本揭示之變化例10之像素區塊中之配線布局例之俯視圖。 圖46係顯示圖45所示之像素區塊之構成之電路圖。 圖47係顯示攝像裝置之使用例之說明圖。 圖48係顯示車輛控制系統之概略構成之一例之方塊圖。 圖49係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。

90A:像素對

90B:像素對

100B,100Gb,100Gr,100R:像素區塊

101:透鏡

FD:浮動擴散層

PB,PGb,PGr,PR:受光像素

TRG:電晶體

U:單元

Claims (35)

1. 一種攝像裝置，其包含： 複數個像素區塊，其等各自具有包含彼此顏色相同之彩色濾光片之複數個受光像素，上述複數個受光像素被劃分為各自包含於第1方向上相鄰之2個受光像素之複數個第1像素對； 複數個透鏡，其等分別設置於與上述複數個第1像素對對應之位置；及 複數個浮動擴散層，其等配置於上述複數個第1像素對之上述第1方向上相鄰之2個受光像素之邊界，各自由上述複數個第1像素對共用。
2. 如請求項1之攝像裝置，其進而包含： 複數個受光部，其等設置於上述複數個受光像素各者，藉由光電轉換產生與受光量相應之電荷；及複數個第1電晶體，其等將上述複數個受光部各者中產生之上述電荷傳送至上述複數個浮動擴散層；且 上述複數個第1電晶體各者之閘極，係於上述複數個第1像素對各者中，將上述複數個浮動擴散層置於中間而沿上述第1方向對向配置； 上述複數個浮動擴散層各者，相對於通過沿上述第1方向對向配置之上述複數個第1電晶體各者之閘極之中心之線段，於法線方向上偏移而配置。
3. 如請求項2之攝像裝置，其中 於上述複數個浮動擴散層上，分別進而設置有複數個浮動擴散層接點； 上述複數個浮動擴散層接點，配置於通過沿上述第1方向對向配置之上述複數個第1電晶體各者之閘極之中心之線段上、或與上述複數個浮動擴散層一起，相對於通過沿上述第1方向對向配置之上述複數個第1電晶體各者之閘極之中心之線段，於法線方向上偏移而配置。
4. 如請求項2之攝像裝置，其進而包含： 複數個第2電晶體，其等於上述複數個像素區塊之每一者設置；且 上述複數個第2電晶體係於與上述第1方向交叉之第2方向上與上述複數個第1電晶體不同之位置，沿上述第1方向設置； 上述複數個受光部與上述複數個第2電晶體，藉由第1元件分離部電性分離。
5. 如請求項4之攝像裝置，其中 上述第1元件分離部係包含絕緣層而形成； 上述複數個浮動擴散層係於俯視下靠近上述第1元件分離部而設置。
6. 如請求項4之攝像裝置，其中 上述第1元件分離部係包含雜質層而形成； 上述複數個浮動擴散層係於俯視下設置於遠離上述第1元件分離部之方向。
7. 如請求項4之攝像裝置，其進而包含： 複數個第2元件分離部，其等分別設置於上述第1方向上相鄰之上述複數個第2電晶體之間，將上述第1方向上相鄰之上述複數個第2電晶體互相電性分離。
8. 如請求項7之攝像裝置，其中 上述複數個第2元件分離部包含絕緣層或雜質層而形成。
9. 如請求項1之攝像裝置，其中 上述複數個受光像素將與上述第1方向交叉之第2方向上相鄰之2個受光像素作為第2像素對週期性配置於上述第2方向，且，上述第1方向上相鄰之2個上述第2像素對相互具有鏡像構造。
10. 如請求項3之攝像裝置，其進而包含： 半導體基板，其具有對向之第1面及第2面，將上述複數個受光像素矩陣狀配置，且將上述複數個受光部各者埋入上述複數個受光像素之每一者而形成；且 上述複數個透鏡設置於上述半導體基板之上述第2面側，上述複數個浮動擴散層、上述複數個第1電晶體及上述複數個第2電晶體係分別設置於上述半導體基板之上述第1面。
11. 如請求項10之攝像裝置，其中 於上述半導體基板之上述第1面，進而設置對上述半導體基板施加固定電位之複數個基板接點。
12. 如請求項11之攝像裝置，其中 上述複數個基板接點係於俯視下設置於沿上述第1方向設置之上述複數個第2電晶體之間。
13. 如請求項11之攝像裝置，其中 上述複數個基板接點係於俯視下分別設置於上述第1方向上相鄰之上述複數個受光部之間。
14. 如請求項1之攝像裝置，其中 於上述複數個像素區塊各者中，於與上述第1方向交叉之第2方向上排列之2個上述第1像素對，係於上述第1方向上偏移而配置。
15. 如請求項1之攝像裝置，其中 上述複數個像素區塊包含第1像素區塊及第2像素區塊； 於上述第1像素區塊中，上述複數個受光像素以第1配置圖案配置； 於上述第2像素區塊中，上述複數個受光像素以第2配置圖案配置。
16. 如請求項15之攝像裝置，其中 上述複數個像素區塊，具有作為最小重複單位以2列×2行配置之2個上述第1像素區塊及2個上述第2像素區塊； 上述2個第1像素區塊、與上述2個第2像素區塊配置於互相交叉之對角線上。
17. 如請求項16之攝像裝置，其中 上述第1像素區塊中之上述複數個受光像素之數量，較上述第2像素區塊中之上述複數個受光像素之數量多； 上述2個第1像素區塊中包含之上述複數個受光像素，包含綠色之上述彩色濾光片； 上述2個第2像素區塊中之一者之上述第2像素區塊中包含之上述複數個受光像素，包含紅色之上述彩色濾光片； 上述2個第2像素區塊中之另一者之上述第2像素區塊中包含之上述複數個受光像素，包含藍色之上述彩色濾光片。
18. 如請求項16之攝像裝置，其進而包含： 複數個受光部，其等設置於上述複數個受光像素各者，藉由光電轉換產生與受光量相應之電荷； 複數個第1電晶體，其等將上述複數個受光部各者中產生之上述電荷傳送至上述複數個浮動擴散層；及 複數個第2電晶體，其等於上述複數個像素區塊之每一者，於與上述第1方向交叉之第2方向上與上述複數個第1電晶體不同之位置，沿上述第1方向設置；且 於上述最小重複單位中，上述複數個浮動擴散層、上述複數個第1電晶體及上述複數個第2電晶體係於俯視下相對於上述最小重複單位之中心點對稱地配置。
19. 如請求項16之攝像裝置，其中 於上述最小重複單位中，設置於上述2個第1像素區塊及上述2個第2像素區塊各者之上述複數個浮動擴散層、上述複數個第1電晶體、上述複數個第2電晶體、及連接於供給基準電位之基準電位線之複數根配線，係於俯視下，相對於上述最小重複單位之中心點對稱地配置。
20. 如請求項19之攝像裝置，其作為上述第2電晶體，具有放大電晶體、選擇電晶體及重設電晶體；且 設置於1個上述像素區塊之上述複數個浮動擴散層，經由互相連接之第1配線連接於上述放大電晶體； 於包含上述第1配線之配線層內，沿上述第1配線設置有與設置於1個上述像素區塊之上述複數個第1電晶體連接的控制線之一部分。
21. 如請求項20之攝像裝置，其作為上述第2電晶體，進而具有轉換效率切換電晶體。
22. 如請求項4之攝像裝置，其進而包含： 複數個第2電晶體，其等於上述複數個像素區塊之每一者，沿上述第1方向設置；且 上述複數個第2電晶體分別週期性配置於上述第1方向及上述第2方向各者，上述第1方向之重複週期大於上述第2方向之重複週期。
23. 如請求項22之攝像裝置，其中 上述第1方向之重複週期為上述第2方向之重複週期之2倍。
24. 如請求項4之攝像裝置，其進而包含： 第1基板，其設置有上述複數個受光部、上述複數個浮動擴散層及上述第1電晶體； 第2基板，其設置有包含上述第2電晶體之讀出電路；及 貫通配線，其將上述第1基板與上述第2基板電性連接。
25. 如請求項2之攝像裝置，其中 上述複數個第1電晶體各者之閘極於俯視下設置於偏離上述複數個受光像素各者之中心部之位置。
26. 如請求項4之攝像裝置，其中 上述複數個第1電晶體各者之閘極具有縱型之閘極構造，且較上述第1元件分離部深。
27. 如請求項21之攝像裝置，其中 上述第1像素區塊與上述第2像素區塊經由轉換效率切換用配線互相電性連接。
28. 如請求項27之攝像裝置，其於上述轉換效率切換用配線之間進而具有開關元件；且 經由上述開關元件進行上述第1像素區塊與上述第2像素區塊之電性連接與分離。
29. 如請求項27之攝像裝置，其中 上述轉換效率切換用配線於高轉換效率驅動時固定於電源電位。
30. 如請求項27之攝像裝置，其中 上述轉換效率切換用配線於高轉換效率驅動時固定於接地電位。
31. 如請求項27之攝像裝置，其中 將電源線連接於上述重設電晶體之汲極，使用在將上述複數個受光像素陣列狀配置而成之像素陣列外配置之切換開關切換電壓。
32. 如請求項27之攝像裝置，其中 上述重設電晶體與上述轉換效率切換電晶體串聯連接。
33. 如請求項27之攝像裝置，其中 上述重設電晶體與上述轉換效率切換電晶體並聯連接。
34. 如請求項27之攝像裝置，其中 上述轉換效率切換用配線將列方向上相鄰之上述第1像素區塊與上述第2像素區塊連接。
35. 如請求項27之攝像裝置，其中 上述轉換效率切換用配線將行方向上相鄰之上述第1像素區塊與上述第2像素區塊連接。