TW202333363A

TW202333363A - 固態攝像裝置及電子機器

Info

Publication number: TW202333363A
Application number: TW111132256A
Authority: TW
Inventors: 藤⼭賢⼆; 山下浩史; 佐⽵遥介
Original assignee: 日商索尼半導體解決方案公司
Priority date: 2021-09-30
Filing date: 2022-08-26
Publication date: 2023-08-16
Also published as: CN117999653A; WO2023053531A1

Abstract

本揭示係關於一種固態攝像裝置及電子機器，其在除了傳送電晶體以外僅可在1像素內配置1個像素電晶體之情形下，可將像素電晶體較大地配置，而實現高解析度及高動態範圍。固態攝像裝置包含將像素矩陣狀地二維配置而成之像素陣列部，該像素具有光電轉換元件、浮動擴散區域、傳送電晶體、及除了傳送電晶體以外之1個像素電晶體，1個像素電晶體係重置電晶體、切換電晶體、放大電晶體、或選擇電晶體中之任一者。本揭示例如可適用於像素尺寸小之固態攝像裝置等。

Description

固態攝像裝置及電子機器

本揭示係關於一種固態攝像裝置及電子機器，特別係關於一種如下之固態攝像裝置及電子機器，其在除了傳送電晶體以外僅可在1像素內配置1個像素電晶體之情形下，可將像素電晶體較大地配置，而實現高解析度及高動態範圍。

影像感測器推進高解析度化，1像素之像素尺寸不斷變小。例如，有如下之影像感測器：藉由將以共有重置電晶體、放大電晶體、及選擇電晶體之1×3之3像素構成之單位像素群鏡面對稱地配置，而應對像素尺寸之縮小(例如，參照專利文獻1)。 [先前技術文獻] [專利文獻]

[專利文獻1]美國專利申請公開第2021/0136303號說明書

[發明所欲解決之課題]

今後，若推進像素之細微化，則設想除了傳送電晶體以外僅可在1像素內配置1個像素電晶體之狀況。需要研究除了傳送電晶體以外僅可在1像素內配置1個像素電晶體之情形下之更佳之像素配置。

本揭示係鑒於如此之狀況而完成者，其係在除了傳送電晶體以外僅可在1像素內配置1個像素電晶體之情形下，可將像素電晶體較大地配置，而實現高解析度及高動態範圍者。 [解決課題之技術手段]

本揭示之第1態樣之固態攝像裝置包含將像素矩陣狀地二維配置而成之像素陣列部，該像素具有光電轉換元件、浮動擴散區域、傳送電晶體、及除了傳送電晶體以外之1個像素電晶體，前述1個像素電晶體係重置電晶體、切換電晶體、放大電晶體、或選擇電晶體中之任一者。

本揭示之第2態樣之電子機器包含固態攝像裝置，該固態攝像裝置包含將像素矩陣狀地二維配置而成之像素陣列部，該像素具有光電轉換元件、浮動擴散區域、傳送電晶體、及除了傳送電晶體以外之1個像素電晶體，前述1個像素電晶體係重置電晶體、切換電晶體、放大電晶體、或選擇電晶體中之任一者。

在本揭示之第1及第2態樣中，設置有將像素矩陣狀地二維配置而成之像素陣列部，該像素具有光電轉換元件、浮動擴散區域、傳送電晶體、及除了傳送電晶體以外之1個像素電晶體，前述1個像素電晶體係重置電晶體、切換電晶體、放大電晶體、或選擇電晶體中之任一者。

固態攝像裝置及電子機器可為獨立之裝置，亦可為組入其他裝置之模組。

以下，一面參照附圖，一面對於用於實施本揭示之技術之形態(以下稱為實施形態)進行說明。說明按照以下之順序進行。 1.固態攝像裝置之概略構成例 2.像素之構成例 3.像素單元之第1構成例(1×4) 4.像素單元之第2構成例(1×4) 5.像素單元之第3構成例(1×4) 6.像素單元之第4構成例(1×4) 7.像素單元之第5構成例(1×4) 8.像素單元之第6構成例(1×4) 9.像素單元之第7構成例(1×4) 10.像素內佈局之其他例 11.Fin型電晶體之構成例 12.採用第6像素內佈局之情形之像素單元配置例(第1構成例) 13.採用第6像素內佈局之情形之像素單元配置例(第3構成例) 14.採用第6像素內佈局之情形之像素單元配置例(第4構成例) 15.FD連接件之變化 16.像素單元之第8構成例(2×2) 17.像素單元之第9構成例(4×2) 18.彙總 19.對於電子機器之適用例 20.對於移動體之應用例

在以下之說明中所參照之圖式中，藉由對於同一或類似之部分賦予同一或類似之符號而適當省略重複說明。圖式係示意性者，厚度與平面尺寸之關係、各層之厚度之比率等與實際不同。又，即便於圖式相互間亦有包含彼此之尺寸之關係或比率不同之部分之情形。

又，以下之說明中之上下、縱橫等之方向之定義僅為便於進行說明之定義，而非限定本揭示之技術性思想者。例如，若將對象旋轉90ﾟ進行觀察，則理解為將上下轉換成左右，若旋轉180ﾟ進行觀察，則理解為將上下予以反轉。

＜1.固態攝像裝置之概略構成例＞圖1顯示適用本技術之固態攝像裝置之概略構成。

圖1之固態攝像裝置1構成為在例如將矽(Si)用作半導體之半導體基板12，具有將像素2矩陣狀地二維配置而成之像素陣列部3、及其周邊之周邊電路部。於周邊電路部中包含：垂直驅動電路4、行信號處理電路5、水平驅動電路6、輸出電路7、控制電路8等。

在像素陣列部3排列之各像素2包含作為光電轉換元件之光電二極體PD及傳送電晶體TG，設為由複數個像素共有讀出由光電二極體PD產生之信號電荷之讀出電路之共有像素構造。具體將參照圖2以後而後述，各像素2包含浮動擴散區域FD、光電二極體PD、及傳送電晶體TG，且與其他像素2共有浮動擴散區域FD、切換電晶體FDG、放大電晶體AMP、重置電晶體RST、及選擇電晶體SEL。

控制電路8接收輸入時脈、與指令動作模式等之資料，且輸出固態攝像裝置1之內部資訊等之資料。亦即，控制電路8基於垂直同步信號、水平同步信號及主時脈，產生成為垂直驅動電路4、行信號處理電路5及水平驅動電路6等之動作之基準之時脈信號或控制信號。然後，控制電路8將產生之時脈信號或控制信號輸出至垂直驅動電路4、行信號處理電路5及水平驅動電路6等。

垂直驅動電路4例如包含移位暫存器，選擇特定之像素驅動配線10，對選擇之像素驅動配線10供給用於驅動像素2之脈衝，且以1列以上之列單位驅動像素2。例如，垂直驅動電路4以列單位依次沿垂直方向選擇掃描像素陣列部3之各像素2，將在各像素2之光電轉換部中基於相應於受光量而產生之信號電荷之像素信號經由垂直信號線9供給至行信號處理電路5。

行信號處理電路5就像素2之每一行而配置，對於自1列份額之像素2輸出之信號就每一像素行進行雜訊去除等之信號處理。例如，行信號處理電路5進行用於去除像素固有之固定圖案雜訊之CDS(Correlated Double Sampling，相關雙取樣)及AD轉換等之信號處理。

水平驅動電路6例如包含移位暫存器，藉由依次輸出水平掃描脈衝，而依序選擇行信號處理電路5各者，自行信號處理電路5各者將像素信號輸出至水平信號線11。

輸出電路7對於自行信號處理電路5各者經由水平信號線11依次被供給之信號進行信號處理並輸出。輸出電路7例如有僅進行緩衝之情形，亦有進行黑色位準調整、行不均一修正、各種數位信號處理等之情形。輸入輸出端子13與外部進行信號之交換。

如以上般構成之固態攝像裝置1係進行CDS處理與AD轉換處理之行信號處理電路5就各像素行而配置之被稱為行AD方式之CMOS影像感測器。

又，固態攝像裝置1係光自形成有像素電晶體之半導體基板12之與正面側為相反側之背面側入射之背面照射型之MOS型固態攝像裝置。

再者，固態攝像裝置1可不是對於1個半導體基板12形成，而是由積層複數個半導體基板而成之積層基板形成。

＜2.像素之構成例＞參照圖2及圖3，對於像素2之構成例進行說明。

圖2係自半導體基板12之一個面即電晶體形成面側觀察之像素2之平面圖，圖3係像素2之剖視圖。在圖3中，顯示有圖2之A-A'線之剖視圖、B-B'線之剖視圖、及C-C'線之剖視圖。

像素2如圖2之平面圖中所示般由矩形之像素區域構成，在成為與相鄰像素之像素邊界附近之像素區域之外周部具有像素分離部21。在像素分離部21之內側，配置有具有閘極電極33之傳送電晶體TG、閘極電極34、具有源極區域或汲極區域(以下，適當記述為源極/汲極區域)即高濃度N型層(N+)23及24之像素電晶體Tr。又，亦配置有由高濃度N型層(N+)形成之浮動擴散區域FD、及由高濃度P型層(P+)形成之井接點部22。

浮動擴散區域FD、井接點部22、以及高濃度N型層23及24連接於有效區域26。有效區域26包含作為井層之第1導電型(P型)之半導體區域即P型層、及與第1導電型不同之第2導電型(N型)之半導體區域即N型層，係形成有光電二極體PD之區域。有效區域26在電晶體形成面即半導體基板12之正面，例如由以STI(Shallow Trench Isolation，淺溝槽隔離)形成之元件分離區域27分離。另一方面，如圖3之剖視圖所示般，在形成有晶載透鏡等之光入射面即半導體基板12之背面側(圖3中為半導體基板12之下側)之區域，有效區域26形成於較像素分離部21靠內側之區域整體。

再者，如圖3之剖視圖所示般，像素分離部21於與形成於半導體基板12之正面側之元件分離區域27在俯視下重疊之位置，以較元件分離區域27窄之寬度形成於元件分離區域27之下方(背面側)。換言之，像素分離部21在俯視下包含於元件分離區域27。在半導體基板12之正面之平面圖即圖2中，正確而言無法視認像素分離部21，但為了顯示像素分離部21之配置，而方便地顯示較元件分離區域27靠下方之像素分離部21。

傳送電晶體TG如圖3所示般，係由具有閘極電極33之縱型電晶體構成，該閘極電極33包含半導體基板12上表面之平面部31、及向半導體基板12之深度方向掘入之掘入部32。相對於此，像素電晶體Tr係具有僅形成於半導體基板12之上表面之閘極電極34之平面型電晶體。

像素2如以上般設為包含傳送電晶體TG、及除了傳送電晶體TG以外僅1個像素電晶體Tr之構造。該1個像素電晶體Tr設為在圖6中後述之切換電晶體FDG、放大電晶體AMP、重置電晶體RST、或選擇電晶體SEL中之任一者。

像素2僅具備傳送由光電二極體PD產生之信號電荷之傳送電晶體TG、及由切換電晶體FDG、放大電晶體AMP、重置電晶體RST、或選擇電晶體SEL中之任一者構成之1個像素電晶體Tr作為電晶體。因此，藉由相鄰之複數個像素2構成像素單元，使用以像素單元單位構成之讀出電路，讀出各像素2之信號電荷。

以下，對於固態攝像裝置1可採用之像素單元之各種構成例進行說明。

＜3.像素單元之第1構成例(1×4)＞圖4係說明像素單元之第1構成例之平面圖。圖4之平面圖相當於矩陣狀地二維排列之像素陣列部3之一部分。

在第1構成例中，如圖4之A所示般，像素單元PU係由橫向方向1像素及縱向方向4像素(以下表述為1×4。關於其他像素單元亦相同)之排列之4像素單位而構成。在本實施形態中，橫向方向對應於像素陣列部3之水平方向，縱向方向對應於像素陣列部3之垂直方向。像素陣列部3之水平方向可換言為像素陣列部3之列方向，像素陣列部3之垂直方向可換言為像素陣列部3之行方向。由在橫向方向上排列之2個像素單元PU構成之區域42，對應於後述之圖7之區域42。

如圖4之B所示般，在縱向方向上相鄰之2個像素單元PU之讀出電路之一部分，藉由FD連接件41電性連接。FD連接件41係將浮動擴散區域FD之附加電容subFD彼此電性連接之形成於半導體基板12之電晶體形成面側之多層配線層內之金屬配線。對於像素單元PU之電路構成及FD連接件41之連接，將參照圖6而後述。

在圖4中，賦予4×4之16像素單位之圖案表示R(Red，紅色)、G(Green，綠色)、或B(Blue，藍色)之彩色濾光器。具體而言，如圖5所示般，R、G、或B之同色之彩色濾光器以4×4之16像素單位，藉由所謂之拜耳排列而重複配置。又，配置於彩色濾光器之上部(光入射側)之晶載透鏡OCL，以圖5之A所示之1像素單位、圖5之B所示之2×2之4像素單位、或圖5之C之4×4之16像素單位之任一者配置。

圖6顯示藉由FD連接件41連接之2個像素單元PU之電路構成例。

像素單元PU具有：4個光電二極體PD及4個傳送電晶體TG、與浮動擴散區域FD、切換電晶體FDG、重置電晶體RST、放大電晶體AMP、選擇電晶體SEL、以及附加電容subFD。傳送電晶體TG、切換電晶體FDG、重置電晶體RST、放大電晶體AMP、及選擇電晶體SEL之各像素電晶體Tr皆由N型之MOS電晶體(MOS FET)構成，構成讀出電路。

像素單元PU就每一像素具有浮動擴散區域FD、光電二極體PD、及傳送電晶體TG，且由像素單元PU內之4像素共有浮動擴散區域FD、切換電晶體FDG、重置電晶體RST、放大電晶體AMP、選擇電晶體SEL、及附加電容subFD。

光電二極體PD產生與接收到之光量相應之電荷(信號電荷) 且蓄積。光電二極體PD之陽極端子接地，且陰極端子經由傳送電晶體TG連接於浮動擴散區域FD。

傳送電晶體TG在藉由供給至閘極電極之傳送驅動信號而導通時，讀出在傳送電晶體TG產生之電荷，且傳送至浮動擴散區域FD。浮動擴散區域FD保持自4個光電二極體PD之至少1個讀出之電荷。

切換電晶體FDG遵循供給至閘極電極之電容切換信號，將浮動擴散區域FD與附加電容subFD之連接導通關斷，而切換轉換效率。具體而言，垂直驅動電路4例如在入射光之光量多之高照度時，使切換電晶體FDG導通，而連接浮動擴散區域FD與附加電容subFD。藉此，在高照度時，可蓄積更多之電荷。另一方面，在入射光之光量少之低照度時，垂直驅動電路4將切換電晶體FDG關斷，而將附加電容subFD自浮動擴散區域FD切離。藉此，可提高轉換效率。

重置電晶體RST在藉由供給至閘極電極之重置驅動信號而導通時，蓄積於浮動擴散區域FD之電荷排出至汲極(恆定電壓源VDD)，而重置浮動擴散區域FD之電位。再者，在重置電晶體RST導通時，切換電晶體FDG亦同時導通，附加電容subFD亦被重置。

附加電容subFD係由兼用作切換電晶體FDG之汲極區域、與重置電晶體RST之源極區域之擴散層(高濃度N型層)構成。一個像素單元PU之附加電容subFD、與另一像素單元PU之附加電容subFD藉由FD連接件41連接。FD連接件41如上述般，係形成於半導體基板12之電晶體形成面側之多層配線層內之金屬配線，構成配線電容。

放大電晶體AMP輸出與浮動擴散區域FD之電位相應之像素信號。亦即，放大電晶體AMP與作為經由垂直信號線9而連接之恆定電流源之負載MOS(未圖示)構成源極隨耦器電路，表示與蓄積於浮動擴散區域FD之電荷相應之位準之像素信號VSL，自放大電晶體AMP經由選擇電晶體SEL輸出至行信號處理電路5(圖1)。

選擇電晶體SEL在藉由供給至閘極電極之選擇驅動信號而選擇像素單元PU時導通，將在像素單元PU中產生之像素信號VSL經由垂直信號線9輸出至行信號處理電路5。傳送有傳送驅動信號、電容切換信號、選擇驅動信號、及重置驅動信號之各信號線對應於圖1之像素驅動配線10。

使用具備如以上之電路構成之像素單元PU，固態攝像裝置1例如可相應於入射光之光量或動作模式，如以下般改變浮動擴散區域FD之蓄積電荷電容而動作。

例如，作為第1動作模式，可實現如下之模式：將藉由FD連接件41連接之2個像素單元PU之兩者之切換電晶體FDG關斷，將蓄積於像素單元PU內之各像素2之光電二極體PD之電荷傳送至自身之像素單元PU內之浮動擴散區域FD，讀出像素信號VSL。

例如，作為第2動作模式，可實現如下之模式：將藉由FD連接件41連接之2個像素單元PU之一者之切換電晶體FDG導通，將蓄積於像素單元PU內之各像素2之光電二極體PD之電荷傳送至自身之像素單元PU內之浮動擴散區域FD、附加電容subFD、及FD連接件41，讀出像素信號VSL。

例如，作為第3動作模式，可實現如下之模式：將藉由FD連接件41連接之2個像素單元PU之兩者之切換電晶體FDG導通，將蓄積於像素單元PU內之各像素2之光電二極體PD之電荷傳送至所連接之2個像素單元PU內之浮動擴散區域FD、附加電容subFD、及FD連接件41，讀出像素信號VSL。

藉由第1動作模式至第3動作模式，而可3階段地切換信號電荷之蓄積量。在第1動作模式至第3動作模式中，可對1像素單位讀出像素信號VSL，亦可對複數個像素單位讀出像素信號VSL。在對複數個像素單位讀出像素信號VSL時，執行藉由浮動擴散區域FD而加算複數個像素信號VSL之FD加算。

此外，作為第4動作模式，可實現如下模式：將藉由FD連接件41連接之2個像素單元PU之兩者之切換電晶體FDG導通，全像素同時地讀出2個像素單元PU之8像素之像素信號VSL。該情形下亦然，2個像素單元PU之8像素之像素信號VSL經由各像素單元PU之浮動擴散區域FD、附加電容subFD、及FD連接件41而被FD加算。

圖7係顯示第1構成例之像素單元PU內之各像素2之詳細之配置之平面圖。

參照圖7，著眼於2個像素單元PU沿橫向方向(行方向)排列之區域42，對於像素單元PU內之像素配置進行說明。該區域42與圖4所示之區域42對應。

像素單元PU係由1×4之4像素構成，在該4像素之各像素2，作為像素電晶體Tr而配置有切換電晶體FDG、重置電晶體RST、放大電晶體AMP、或選擇電晶體SEL任一者。更具體而言，自圖式之上側之像素2起依次作為像素電晶體Tr而配置有切換電晶體FDG、重置電晶體RST、放大電晶體AMP、選擇電晶體SEL。

再者，在圖7中，省略除了浮動擴散區域FD以外之像素內之細微部分之符號，像素電晶體Tr藉由將切換電晶體FDG、重置電晶體RST、放大電晶體AMP、選擇電晶體SEL中之何一者在像素電晶體Tr之閘極電極34上記載「FGD」、「RST」、「AMP」、或「SEL」而表現。

又，以下，為了將說明簡單化，作為像素電晶體Tr，將具有切換電晶體FDG、重置電晶體RST、放大電晶體AMP、或選擇電晶體SEL之像素2分別稱為切換電晶體像素2(以下記述為FDG像素2)、重置電晶體像素2(以下記述為RST像素2)、放大電晶體像素2(以下記述為AMP像素2)、選擇電晶體像素2(以下記述為SEL像素2)而說明。在對於像素內之像素電晶體Tr之種類不予特別區別時，簡稱為像素2。

在圖7之像素單元PU內之上側2個，FDG像素2與RST像素2相鄰地配置，在像素單元PU內之下側2個，AMP像素2與SEL像素2相鄰地配置。如圖6之電路構成所示般，FDG像素2與RST像素2連接有源極/汲極區域，AMP像素2與SEL像素2連接有源極/汲極區域，故藉由如此般配置而源極/汲極區域間之連接變得容易。

FDG像素2與RST像素2各者之像素內之配置，以浮動擴散區域FD接近FDG像素2與RST像素2之2像素之縱向方向之中心線即Y2-Y2'線之方式，以相對於Y2-Y2'線成為線對稱之方式配置。

AMP像素2與SEL像素2各者之像素內之配置亦同樣地，以浮動擴散區域FD接近AMP像素2與SEL像素2之2像素之縱向方向之中心線即Y1-Y1'線之方式，以相對於Y1-Y1'線成為線對稱之方式配置。

在各像素2中，浮動擴散區域FD配置於靠近成為線對稱之軸之Y1-Y1'線或Y2-Y2'線之位置，相反地，像素電晶體Tr配置於相對於Y1-Y1'線或Y2-Y2'線較浮動擴散區域FD遠之位置。

進而，FDG像素2與RST像素2之2像素、和FDG像素2與RST像素2之2像素以相對於像素單元PU之4像素之縱向方向之中心線即X-X'線成為線對稱之方式配置。

AMP像素2不是配置於像素單元PU之1×4之4像素中縱向方向之兩端之像素位置，而是配置於內側之2像素之任一者。藉此，可避免與在縱向方向上相鄰之其他像素單元PU之浮動擴散區域FD之串擾。

如以上般，配置有FDG像素2、RST像素2、AMP像素2、及SEL像素2之像素單元PU在像素陣列部3之橫向方向(水平方向)上並進對稱、亦即以同樣之配置而週期性地配置。另一方面，在縱向方向(垂直方向)上，以藉由FD連接件41電性連接之2個像素單元PU之FDG像素2彼此相鄰，相對於成為群組之2個像素單元PU之縱向方向之中心線、例如相對於圖7之Z-Z'線成為線對稱之方式配置。藉此，FD連接件41之連接變得容易。

圖8係說明形成於半導體基板12之電晶體形成面側之多層配線層中之最靠近半導體基板12之配線層1M與第2靠近之配線層2M之金屬配線之圖。

圖8之A顯示與2個像素單元PU在橫向方向上排列之區域42對應之配線層1M之平面圖，圖8之B顯示與2個像素單元PU在橫向方向上排列之區域42對應之配線層2M之平面圖。

於配線層1M，對於1個像素單元PU而形成：金屬配線51，其連接於作為特定之電位VSS之接地；及金屬配線52-1至52-3，其等用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接。又，形成作為將成為群組之2個像素單元PU之附加電容subFD彼此連接之FD連接件41之金屬配線53。金屬配線54係構成附加電容subFD之金屬配線之一部分。

於配線層2M，對於1個像素單元PU而形成：金屬配線62，其連接於作為特定之電位VSS之接地；金屬配線63，其連接像素單元PU內之FDG像素2與RST像素2；及金屬配線64，其連接像素單元PU內之AMP像素2與SEL像素2。

配線層2M之金屬配線63經由配線層1M之導通孔60與RST像素2連接，且經由配線層1M之導通孔61與FDG像素2連接。配線層2M之金屬配線64經由配線層1M之導通孔55與AMP像素2連接，且經由配線層1M之導通孔56與SEL像素2連接。

又，於配線層2M，對於1個像素單元PU亦形成用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接之金屬配線65。金屬配線65經由配線層1M之導通孔57至59與配線層1M之金屬配線52-1至52-3連接。

圖8之C係顯示將像素單元PU內之浮動擴散區域FD彼此連接之配線層1M及配線層2M之金屬配線之剖視圖。

藉由配線層1M之金屬配線52-1至52-3、與配線層2M之金屬配線65，像素單元PU內之浮動擴散區域FD與AMP像素2之閘極電極34電性連接。

藉由配線層1M之金屬配線52-1至52-3、與配線層2M之金屬配線65在像素單元PU內連接，而共有構成像素單元PU之各像素2之浮動擴散區域FD。AMP像素2藉由不是配置於像素單元PU之1×4之4像素中的兩端之像素位置，而是配置於內側之2像素之任一者，而可避免與在縱向方向上相鄰之其他像素單元PU之浮動擴散區域FD之串擾。

因像素單元PU在橫向方向上並進對稱地配置，故配線層1M及配線層2M之構成在各像素行中相同。藉此，在橫向方向上亦可避免與相鄰之其他像素單元PU之浮動擴散區域FD之串擾。

根據以上之由1×4之4像素構成之像素單元PU之第1構成例，各像素2具有傳送電晶體TG、及切換電晶體FDG、重置電晶體RST、放大電晶體AMP、或選擇電晶體SEL中之任1個像素電晶體Tr。藉由將像素單元PU內之FDG像素2、RST像素2、AMP像素2、及SEL像素2之配置如上述般構成，而可將像素電晶體Tr之電晶體尺寸較大地配置，而實現高解析度及高動態範圍。亦即，在除了傳送電晶體TG以外僅可在1像素內配置1個像素電晶體Tr時，可將像素電晶體較大地配置，而實現高解析度及高動態範圍。

＜4.像素單元之第2構成例(1×4)＞圖9係說明像素單元之第2構成例之平面圖。

圖9之左側之圖係像素陣列部3之一部分，係顯示像素單元PU之配置之平面圖。

第2構成例之像素單元PU與上述之第1構成例相同，係由1×4之4像素單位構成。而且，在縱向方向上相鄰之2個像素單元PU藉由FD連接件41電性連接。因彩色濾光器之排列及晶載透鏡OCL之排列在第2構成例以後之所有例中，與上述之第1構成例相同，故省略說明。

圖9之右側之圖係著眼於在圖9之左側之圖中包含在橫向方向上相鄰之2個像素單元PU之區域42且放大，而顯示像素單元PU內之像素配置之圖。

在像素單元PU內之上側2個，FDG像素2與RST像素2相鄰地配置，在下側2個，AMP像素2與SEL像素2相鄰地配置。如圖6之電路構成所示般，FDG像素2與RST像素2連接有源極/汲極區域，AMP像素2與SEL像素2連接有源極/汲極區域，故藉由如此般配置而源極/汲極區域間之連接變得容易。

FDG像素2與RST像素2各者之像素內之配置，以相對於FDG像素2與RST像素2之2像素之縱向方向之中心線即Y2-Y2'線成為線對稱之方式配置。又，AMP像素2與SEL像素2各者之像素內之配置亦以相對於AMP像素2與SEL像素2之2像素之縱向方向之中心線即Y1-Y1'線成為線對稱之方式配置。惟，第2構成例之與圖7所示之第1構成例不同之點，係像素內之浮動擴散區域FD及像素電晶體Tr之配置。

具體而言，在第1構成例中，在各像素2中，在靠近成為線對稱之軸之Y1-Y1'線或Y2-Y2'線之位置配置浮動擴散區域FD，相對於Y1-Y1'線或Y2-Y2'線，在較浮動擴散區域FD更遠之位置配置有像素電晶體Tr。相對於此，在第2構成例中，在靠近Y1-Y1'線或Y2-Y2'線之位置配置有像素電晶體Tr，相對於Y1-Y1'線或Y2-Y2'線，在較像素電晶體Tr更遠之位置配置有浮動擴散區域FD。

除了像素內之浮動擴散區域FD及像素電晶體Tr之配置之不同以外，與第1構成例相同。

亦即，FDG像素2與RST像素2之2像素、和FDG像素2與RST像素2之2像素，以相對於像素單元PU之4像素之縱向方向之中心線即X-X'線成為線對稱之方式配置。藉此，FD連接件41之連接變得容易。

像素單元PU在像素陣列部3之橫向方向上並進對稱，亦即，以同樣之配置而週期性地配置。另一方面，在像素陣列部3之縱向方向上，以藉由FD連接件41電性連接之2個像素單元PU之FDG像素2彼此相鄰，相對於成為群組之2個像素單元PU之縱向方向之中心線、例如相對於圖9之Z-Z'線成為線對稱之方式配置。藉此，FD連接件41之連接變得容易。

圖10之A顯示第2構成例之區域42之配線層1M之平面圖，圖10之B顯示第2構成例之區域42之配線層2M之平面圖。圖10之C係顯示第2構成例之將像素單元PU內之浮動擴散區域FD彼此連接之配線層1M及配線層2M之金屬配線之剖視圖。

於配線層1M，對於1個像素單元PU而形成：金屬配線71，其連接於作為特定之電位VSS之接地；及金屬配線72-1至72-4，其等用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接。又，形成：金屬配線73，其連接像素單元PU內之FDG像素2與RST像素2；及金屬配線75，其連接像素單元PU內之AMP像素2與SEL像素2。金屬配線74係構成附加電容subFD之金屬配線之一部分。

於配線層2M，對於1個像素單元PU而形成：金屬配線81，其連接於作為特定之電位VSS之接地；及金屬配線82，其係作為將成為群組之2個像素單元PU之附加電容subFD彼此連接之FD連接件41者。又，亦形成用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接之金屬配線83-1及83-2。

配線層2M之金屬配線82經由配線層1M之導通孔84，與將FDG像素2與RST像素2予以連接之金屬配線73連接。配線層2M之金屬配線83-1經由配線層1M之導通孔76至78與金屬配線72-1至72-3連接。配線層2M之金屬配線83-2經由配線層1M之導通孔79及80與金屬配線72-3及72-4連接。

如圖10之C之剖視圖所示般，藉由配線層1M之金屬配線72-1至72-4、與配線層2M之金屬配線83-1及83-2，而像素單元PU內之浮動擴散區域FD與AMP像素2之閘極電極34電性連接。藉由配線層1M之金屬配線72-1至72-4、與配線層2M之金屬配線83-1及83-2在像素單元PU內連接，而共有構成像素單元PU之各像素2之浮動擴散區域FD。AMP像素2藉由不是配置於像素單元PU之1×4之4像素中的兩端之像素位置，而是配置於內側之2像素之任一者，而可避免與上下相鄰之其他像素單元PU之浮動擴散區域FD之串擾。

根據以上之像素單元PU之第2構成例，各像素2具有傳送電晶體TG、及切換電晶體FDG、重置電晶體RST、放大電晶體AMP、或選擇電晶體SEL中之任1個像素電晶體Tr。藉由將像素單元PU內之FDG像素2、RST像素2、AMP像素2、及SEL像素2之配置如上述般構成，而可將像素電晶體Tr之電晶體尺寸較大地配置，而實現高解析度及高動態範圍。亦即，在除了傳送電晶體TG以外僅可在1像素內配置1個像素電晶體Tr時，可將像素電晶體較大地配置，而實現高解析度及高動態範圍。

＜藉由FD連接件連接4個像素單元PU之例＞上述之第2構成例係在縱向方向上相鄰之2個像素單元PU藉由FD連接件41電性連接之例，亦可採用將在縱向方向上相鄰之4個像素單元PU藉由FD連接件41電性連接之構成。

圖11係顯示在第2構成例之像素單元PU之配置中，將在縱向方向上相鄰之4個像素單元PU藉由FD連接件41連接之情形之配線例之平面圖。

圖11之A係像素陣列部3之一部分，係顯示藉由FD連接件41連接之4個像素單元PU之配置之平面圖。如圖11之A所示般，在縱向方向上相鄰之4個像素單元PU藉由FD連接件41電性連接。

圖11之B顯示圖11之A之區域42之配線層1M之平面圖，圖11之C顯示圖11之A之區域42之配線層2M之平面圖。再者，因像素單元PU之各像素2之配置與圖9相同，故省略圖示。

若對將4個像素單元PU藉由FD連接件41在縱向方向上連接之情形之金屬配線，與將2個像素單元PU藉由FD連接件41在縱向方向上連接之情形進行比較，則僅配線層2M之金屬配線82不同。

具體而言，在圖10之B所示之配線層2M中，作為FD連接件41之金屬配線82只要將成為群組之2個像素單元PU間連接即可，因此較短地形成。另一方面，在圖11之C之配線層2M中，作為FD連接件41之金屬配線82為了連接成為群組之4個像素單元PU間，而以跨於4個像素單元PU間之長度形成。

圖12顯示將4個像素單元PU藉由FD連接件41連接之情形之電路構成例。

FD連接件41將4個各像素單元PU之附加電容subFD彼此連接。

在將4個像素單元PU藉由FD連接件41在縱向方向上相鄰之第2構成例中，亦可發揮與將2個像素單元PU藉由FD連接件41在縱向方向上連接之情形相同之效果。又，藉由利用FD連接件41將4個像素單元PU電性連接，而可增大信號電荷之蓄積電容。

＜5.像素單元之第3構成例(1×4)＞圖13係說明像素單元之第3構成例之平面圖。

圖13之左側之圖係像素陣列部3之一部分，係顯示像素單元PU之配置之平面圖。

第3構成例之像素單元PU與上述之第1構成例等相同，係由1×4之4像素單位構成。而且，在縱向方向上相鄰之2個像素單元PU藉由FD連接件41電性連接。

圖13之右側之圖係著眼於在圖13之左側之圖中包含在橫向方向上相鄰之2個像素單元PU之區域42且放大，而顯示像素單元PU內之像素配置之圖。

FDG像素2與RST像素2各者之像素內之配置，以相對於FDG像素2與RST像素2之2像素之縱向方向之中心線即Y2-Y2'線成為線對稱之方式配置。又，AMP像素2與SEL像素2各者之像素內之配置亦以相對於AMP像素2與SEL像素2之2像素之縱向方向之中心線即Y1-Y1'線成為線對稱之方式配置。在第3構成例中，與圖7所示之第1構成例同樣地，在靠近成為線對稱之軸之Y1-Y1'線及Y2-Y2'線之位置配置有浮動擴散區域FD，在遠離之位置配置有像素電晶體Tr。

第3構成例與圖7所示之第1構成例不同之點在於構成區域42之2個像素單元PU內之各像素2之浮動擴散區域FD、井接點部22、及像素電晶體Tr之配置。具體而言，在圖7所示之第1構成例中，各像素2之浮動擴散區域FD、井接點部22、及像素電晶體Tr在像素陣列部3之橫向方向上並進對稱、亦即以同樣之配置週期性地配置。相對於此，在第3構成例中，各像素2之浮動擴散區域FD、井接點部22、及像素電晶體Tr以相對於區域42之橫向方向之中心線即Q-Q'線成為線對稱(鏡面對稱)之方式配置。更具體而言，在Q-Q'線側即區域42之內側，配置有浮動擴散區域FD，在區域42之外側，配置有井接點部22。而且，鏡面對稱地配置之2行之像素行，在像素陣列部3之橫向方向上並進對稱地配置。

第3構成例之其他構成與第1構成例相同。

亦即，FDG像素2與RST像素2之2像素、和FDG像素2與RST像素2之2像素，以相對於像素單元PU之4像素之縱向方向之中心線即X-X'線成為線對稱之方式配置。

在像素陣列部3之縱向方向上，以藉由FD連接件41電性連接之2個像素單元PU之FDG像素2彼此相鄰，相對於成為群組之2個像素單元PU之縱向方向之中心線、例如相對於圖13之Z-Z'線成為線對稱之方式配置。藉此，FD連接件41之連接變得容易。

圖14之A顯示第3構成例之區域42之配線層1M之平面圖，圖14之B顯示第3構成例之區域42之配線層2M之平面圖。圖14之C係顯示第3構成例之將像素單元PU內之浮動擴散區域FD彼此連接之配線層1M及配線層2M之金屬配線之剖視圖。

於配線層1M，對於1個像素單元PU而形成：金屬配線101，其連接於作為特定之電位VSS之接地；及金屬配線102-1至102-3，其等用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接。又，形成作為將成為群組之2個像素單元PU之附加電容subFD彼此連接之FD連接件41之金屬配線103。

於配線層2M，對於1個像素單元PU而形成：金屬配線111，其連接於作為特定之電位VSS之接地；金屬配線112，其用於連接像素單元PU內之FDG像素2與RST像素2；及金屬配線113，其用於連接像素單元PU內之AMP像素2與SEL像素2。

各像素2以在橫向方向上與相鄰像素成為鏡面對稱之方式配置，故配線層1M及配線2M之各金屬配線亦與相鄰像素鏡面對稱地配置。

配線層2M之金屬配線112經由配線層1M之導通孔104及105，連接像素單元PU內之FDG像素2與RST像素2。配線層2M之金屬配線113經由配線層1M之導通孔106及107，連接像素單元PU內之AMP像素2與SEL像素2。配線層2M之金屬配線114經由配線層1M之導通孔108至110，連接金屬配線102-1至102-3。

如圖14之C之剖視圖所示般，藉由配線層1M之金屬配線102-1至102-3、與配線層2M之金屬配線114，而像素單元PU內之浮動擴散區域FD與AMP像素2之閘極電極34電性連接。藉由配線層1M之金屬配線102-1至102-3、與配線層2M之金屬配線114在像素單元PU內連接，而共有構成像素單元PU之各像素2之浮動擴散區域FD。AMP像素2藉由不是配置於像素單元PU之1×4之4像素中的兩端之像素位置，而是配置於內側之2像素之任一者，而可避免與上下相鄰之其他像素單元PU之浮動擴散區域FD之串擾。

像素單元PU以在橫向方向上與相鄰像素成為鏡面對稱之方式配置。具有與相鄰之其他像素單元PU之浮動擴散區域FD接近之像素2，若與並進對稱進行比較，則雖然在彩色濾光器之色相同之同色間之像素中存在串擾，但影響為輕微。

根據以上之像素單元PU之第3構成例，各像素2具有傳送電晶體TG、及切換電晶體FDG、重置電晶體RST、放大電晶體AMP、或選擇電晶體SEL中之任1個像素電晶體Tr。藉由將像素單元PU內之FDG像素2、RST像素2、AMP像素2、及SEL像素2之配置如上述般構成，而可將像素電晶體Tr之電晶體尺寸較大地配置，而實現高解析度及高動態範圍。亦即，在除了傳送電晶體TG以外僅可在1像素內配置1個像素電晶體Tr時，可將像素電晶體較大地配置，而實現高解析度及高動態範圍。

再者，在上述之第2構成例中，顯示在像素陣列部3之橫向方向上並進對稱地配置之例，但在第2構成例中，亦可與第3構成例同樣地，以與相鄰像素成為鏡面對稱之方式配置像素單元PU之各像素2。

＜6.像素單元之第4構成例(1×4)＞圖15係說明像素單元之第4構成例之平面圖。

圖15之左側之圖係像素陣列部3之一部分，係顯示像素單元PU之配置之平面圖。

第4構成例之像素單元PU與上述之第1構成例等相同，係由1×4之4像素單位構成。惟，在第4構成例中，與第1構成例不同，在橫向方向上相鄰之2個像素單元PU，藉由FD連接件41電性連接。

圖15之右側之圖係著眼於在圖15之左側之圖中包含在橫向方向上相鄰之2個像素單元PU之區域42且放大，而顯示像素單元PU內之像素配置之圖。

構成1個像素單元PU之1×4之4像素之配置，與圖7所示之第1構成例相同。

亦即，在像素單元PU內之上側2個，FDG像素2與RST像素2相鄰地配置，在下側2個，AMP像素2與SEL像素2相鄰地配置。FDG像素2與RST像素2連接有源極/汲極區域，AMP像素2與SEL像素2連接有源極/汲極區域，故藉由如此般配置而源極/汲極區域間之連接變得容易。

FDG像素2與RST像素2各者之像素內之配置，以相對於FDG像素2與RST像素2之2像素之縱向方向之中心線即Y2-Y2'線將浮動擴散區域FD接近且成為線對稱之方式配置。又，AMP像素2與SEL像素2各者之像素內之配置亦以相對於AMP像素2與SEL像素2之2像素之縱向方向之中心線即Y1-Y1'線將浮動擴散區域FD接近且成為線對稱之方式配置。

第4構成例與圖7所示之第1構成例不同之點在於像素單元PU之縱向方向之配置。具體而言，在像素陣列部3之縱向方向上，在圖7所示之第1構成例之像素配置中，以藉由FD連接件41連接之2個像素單元PU之FDG像素2彼此相鄰，且成為群組之2個像素單元PU在縱向方向上成為線對稱之方式配置。

相對於此，在第4構成例中，在像素陣列部3之縱向方向上，像素單元PU並進對稱、亦即以同樣之配置週期性地配置。在像素陣列部3之橫向方向上，與圖7所示之第1構成例之像素配置同樣，像素單元PU並進對稱地配置。

圖16之A顯示第4構成例之區域42之配線層1M之平面圖，圖16之B顯示第4構成例之區域42之配線層2M之平面圖。

於配線層1M，對於1個像素單元PU而形成：金屬配線131，其連接於作為特定之電位VSS之接地；及金屬配線132-1至132-3，其等用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接。又，形成作為將成為群組之2個像素單元PU之附加電容subFD彼此連接之FD連接件41之金屬配線133-1。金屬配線133-1將在橫向方向上相鄰之2個像素單元PU之FDG像素2彼此連接。金屬配線145係構成附加電容subFD之金屬配線之一部分。

於配線層2M，對於1個像素單元PU而形成：金屬配線141，其連接於作為特定之電位VSS之接地；及金屬配線142，其連接像素單元PU內之FDG像素2與RST像素2。配線層2M之金屬配線142經由配線層1M之導通孔134與作為FD連接件41之金屬配線133-1連接，且經由配線層1M之導通孔135與RST像素2之金屬配線133-2連接。

又，於配線層2M，形成有連接像素單元PU內之AMP像素2與SEL像素2之金屬配線143。配線層2M之金屬配線143經由配線層1M之導通孔136及137，連接像素單元PU內之AMP像素2與SEL像素2。

進而，於配線層2M，對於1個像素單元PU亦形成用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接之金屬配線144。金屬配線144經由配線層1M之導通孔138至140與配線層1M之金屬配線132-1至132-3連接。

根據以上之像素單元PU之第4構成例，各像素2具有傳送電晶體TG、及切換電晶體FDG、重置電晶體RST、放大電晶體AMP、或選擇電晶體SEL中之任1個像素電晶體Tr。藉由將FDG像素2、RST像素2、AMP像素2、及SEL像素2之像素單元PU內之配置如上述般構成，而可將像素電晶體Tr之電晶體尺寸較大地配置，而實現高解析度及高動態範圍。亦即，在除了傳送電晶體TG以外僅可在1像素內配置1個像素電晶體Tr時，可將像素電晶體較大地配置，而實現高解析度及高動態範圍。

在第4構成例中，具有同色之彩色濾光器之2個像素單元PU藉由FD連接件41連接。藉此，可經由像素單元PU間之附加電容subFD進行FD加算。

在第4構成例中，因藉由FD連接件41連接在橫向方向上相鄰之2個像素單元PU，在像素陣列部3之縱向方向上，像素單元PU非為線對稱、而是並進對稱地配置。藉此，因可避免縱向方向之2個像素單元PU之FDG像素2彼此相鄰，故可避免縱向方向之像素單元PU間之附加電容subFD之串擾。惟，在縱向方向之像素單元PU間之附加電容subFD之串擾之影響為輕微之情形下，於像素陣列部3之縱向方向上，亦可與圖7所示之第1構成例之像素配置同樣，將像素單元PU線對稱地配置。

圖17顯示藉由FD連接件41連接在橫向方向上相鄰之2個像素單元PU之情形之電路構成之變化例。

在藉由FD連接件41連接在橫向方向上相鄰之2個像素單元PU之情形下，如圖17所示般，可採用連接與藉由FD連接件41連接之2個像素單元PU對應之2個像素行之垂直信號線9彼此之電路構成。藉此，在進行使浮動擴散區域FD作為加算部發揮功能之FD加算時，可將像素信號VSL之讀出高速化。

因圖17之電路構成除了將2個像素列之垂直信號線9彼此連接以外與圖6之電路構成相同，故省略除此以外之說明。

＜7.像素單元之第5構成例(1×4)＞圖18係說明像素單元之第5構成例之平面圖。

圖18之左側之圖係像素陣列部3之一部分，係顯示像素單元PU之配置之平面圖。

第5構成例之像素單元PU與上述之第4構成例相同，係由1×4之4像素單位構成。惟，上述之第4構成例係藉由FD連接件41電性連接在橫向方向上相鄰之2個像素單元PU，但在第5構成例中，係藉由FD連接件41電性連接在橫向方向上相鄰之4個像素單元PU。

圖18之右側之圖係著眼於在圖18之左側之圖中包含在橫向方向上相鄰之2個像素單元PU之區域42且放大，而顯示像素單元PU內之像素配置之圖。

構成1個像素單元PU之1×4之4像素之配置，與圖15所示之第4構成例相同。關於像素陣列部3內之像素單元PU之縱向方向之排列及橫向方向之排列，亦與圖15所示之第4構成例同樣。具體而言，包含2×4之8像素之區域42，在縱向方向及橫向方向之兩方向上並進對稱地配置。

圖19之A顯示第5構成例之區域42之配線層1M之平面圖，圖19之B顯示第5構成例之區域42之配線層2M之平面圖。

若將第5構成例之區域42之配線層1M及2M之金屬配線與第4構成例進行比較，則作為連接成為群組之4個像素單元PU之FD連接件41之金屬配線153-1不同。

具體而言，於配線層1M，對於1個像素單元PU而形成：金屬配線151，其連接於作為特定之電位VSS之接地；及金屬配線152-1至152-3，其等用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接。又，形成作為將成為群組之4個像素單元PU之附加電容subFD彼此連接之FD連接件41之金屬配線153-1。金屬配線153-1將在橫向方向上相鄰之4個像素單元PU之FDG像素2彼此連接。金屬配線150係構成附加電容subFD之金屬配線之一部分。

於配線層2M，對於1個像素單元PU而形成：金屬配線161，其連接於作為特定之電位VSS之接地；及金屬配線162，其連接像素單元PU內之FDG像素2與RST像素2。配線層2M之金屬配線162經由配線層1M之導通孔154與作為FD連接件41之金屬配線153-1連接，且經由配線層1M之導通孔155與RST像素2之金屬配線153-2連接。

又，於配線層2M，形成有連接像素單元PU內之AMP像素2與SEL像素2之金屬配線163。配線層2M之金屬配線163經由配線層1M之導通孔156及157，連接像素單元PU內之AMP像素2與SEL像素2。

進而，於配線層2M，對於1個像素單元PU亦形成用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接之金屬配線164。金屬配線164經由配線層1M之導通孔158至160與配線層1M之金屬配線152-1至152-3連接。

根據以上之像素單元PU之第5構成例，各像素2具有傳送電晶體TG、及切換電晶體FDG、重置電晶體RST、放大電晶體AMP、或選擇電晶體SEL中之任1個像素電晶體Tr。藉由將像素單元PU內之FDG像素2、RST像素2、AMP像素2、及SEL像素2之配置如上述般構成，而可將像素電晶體Tr之電晶體尺寸較大地配置，而實現高解析度及高動態範圍。亦即，在除了傳送電晶體TG以外僅可在1像素內配置1個像素電晶體Tr時，可將像素電晶體較大地配置，而實現高解析度及高動態範圍。

在第5構成例中，與第4構成例同樣地，藉由在像素陣列部3之縱向方向上，將像素單元PU並進對稱地配置，而可避免縱向方向之像素單元PU間之附加電容subFD之串擾。惟，在縱向方向之像素單元PU間之附加電容subFD之串擾之影響為輕微之情形下，於像素陣列部3之縱向方向上，亦可與圖7所示之第1構成例之像素配置同樣，將像素單元PU線對稱地配置。

又，在第5構成例中，具有同色之彩色濾光器之4×4之16像素藉由FD連接件41連接。藉此，可經由附加電容subFD進行同色之4×4之16像素之FD加算。

＜8.像素單元之第6構成例(1×4)＞圖20係說明像素單元之第6構成例之平面圖。

圖20之左側之圖係像素陣列部3之一部分，係顯示像素單元PU之配置之平面圖。

第6構成例之像素單元PU與上述之第4構成例相同，係由1×4之4像素單位構成。又，第6構成例與第4構成例同樣，在橫向方向上相鄰之2個像素單元PU藉由FD連接件41電性連接。

圖20之右側之圖係著眼於在圖20之左側之圖中包含在橫向方向上相鄰之2個像素單元PU之區域42且放大，而顯示像素單元PU內之像素配置之圖。

構成1個像素單元PU之FDG像素2、RST像素2、AMP像素2、及SEL像素2之4像素之配置，與圖15所示之第4構成例相同。關於像素單元PU之縱向方向及橫向方向之排列，亦與圖15所示之第4構成例同樣。亦即，包含2×4之8像素之區域42，在縱向方向及橫向方向之兩方向上並進對稱地配置。

另一方面，第6構成例之FDG像素2、RST像素2、AMP像素2、及SEL像素2之像素內之浮動擴散區域FD、井接點部22、及像素電晶體Tr之配置，與圖15所示之第4構成例不同。

具體而言，在圖15之第4構成例中，因構成區域42、藉由FD連接件41連接之2個像素單元PU並進對稱配置，故各像素2之浮動擴散區域FD、井接點部22、及像素電晶體Tr以相同之方向而配置。

相對於此，在第6構成例中，各像素2之浮動擴散區域FD、井接點部22、及像素電晶體Tr以相對於區域42之橫向方向之中心線即Q-Q'線成為線對稱(鏡面對稱)之方式配置。更具體而言，在Q-Q'線側即區域42之內側配置有井接點部22，在區域42之外側配置有浮動擴散區域FD。

圖21之A顯示第6構成例之區域42之配線層1M之平面圖，圖21之B顯示第6構成例之區域42之配線層2M之平面圖。

於配線層1M，對於1個像素單元PU而形成：金屬配線181，其連接於作為特定之電位VSS之接地；及金屬配線182-1至182-3，其等用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接。接地線即金屬配線181相對於成為群組之2個像素單元PU共通地配置於中央。將浮動擴散區域FD彼此連接之金屬配線182-1至182-3，配置在成為群組之2個像素單元PU之外側。

又，於配線層1M，形成作為連接成為群組之2個像素單元PU之附加電容subFD彼此之FD連接件41之金屬配線183-1。因第4構成例藉由FD連接件41連接在橫向方向上相鄰之2個像素單元PU，故金屬配線183-1經由導通孔195將在橫向方向上相鄰之FDG像素2彼此連接。金屬配線184係構成附加電容subFD之金屬配線之一部分。

於配線層2M，對於1個像素單元PU而形成：金屬配線191，其連接於作為特定之電位VSS之接地；及金屬配線192，其連接像素單元PU內之FDG像素2與RST像素2。配線層2M之金屬配線192經由導通孔195與作為FD連接件41之金屬配線183-1連接，且經由導通孔196與RST像素2之金屬配線183-2連接。

又，於配線層2M，形成有連接像素單元PU內之AMP像素2與SEL像素2之金屬配線193。配線層2M之金屬配線193經由配線層1M之導通孔185及186，連接AMP像素2與SEL像素2。

進而，於配線層2M，對於1個像素單元PU亦形成用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接之金屬配線194。金屬配線194經由配線層1M之導通孔187至189與配線層1M之金屬配線182-1至182-3連接。

根據以上之像素單元PU之第6構成例，各像素2具有傳送電晶體TG、及切換電晶體FDG、重置電晶體RST、放大電晶體AMP、或選擇電晶體SEL中之任1個像素電晶體Tr。藉由將FDG像素2、RST像素2、AMP像素2、及SEL像素2之像素單元PU內之配置如上述般構成，而可將像素電晶體Tr之電晶體尺寸較大地配置，而實現高解析度及高動態範圍。亦即，在除了傳送電晶體TG以外僅可在1像素內配置1個像素電晶體Tr時，可將像素電晶體較大地配置，而實現高解析度及高動態範圍。

又，在第6構成例中，具有同色之彩色濾光器之2個像素單元PU藉由FD連接件41連接。藉此，可經由像素單元PU間之附加電容subFD進行FD加算。

進而，在第6構成例中，在相對於藉由FD連接件41連接之2個像素單元PU之中心線即Q-Q'線為外側，以成為線對稱(鏡面對稱)之方式配置浮動擴散區域FD。藉此，可縮短將2個像素單元PU之FDG像素2彼此連接之金屬配線183-1。

在第6構成例中，在像素陣列部3之縱向方向上，係將像素單元PU並進對稱地排列，但亦可線對稱地排列。

＜9.像素單元之第7構成例(1×4)＞圖22係說明像素單元之第7構成例之平面圖。

圖22之左側之圖係像素陣列部3之一部分，係顯示像素單元PU之配置之平面圖。

第7構成例之像素單元PU與上述之第6構成例相同，係由1×4之4像素單位構成。又，第7構成例與第6構成例同樣，在橫向方向上相鄰之2個像素單元PU藉由FD連接件41電性連接。

圖22之右側之圖係著眼於在圖22之左側之圖中包含在橫向方向上相鄰之2個像素單元PU之區域42且放大，而顯示像素單元PU內之像素配置之圖。

構成區域42之在橫向方向上相鄰之2個像素單元PU內之FDG像素2、RST像素2、AMP像素2、及SEL像素2之4像素之配置，與圖13所示之第3構成例相同。

亦即，在像素單元PU內之上側2個，FDG像素2與RST像素2相鄰地配置，在下側2個，AMP像素2與SEL像素2相鄰地配置。如圖6之電路構成所示般，FDG像素2與RST像素2連接有源極/汲極區域，AMP像素2與SEL像素2連接有源極/汲極區域，故藉由如此般配置而源極/汲極區域間之連接變得容易。

FDG像素2與RST像素2各者之像素內之配置，以相對於FDG像素2與RST像素2之2像素之縱向方向之中心線即Y2-Y2'線成為線對稱之方式配置。又，AMP像素2與SEL像素2各者之像素內之配置亦以相對於AMP像素2與SEL像素2之2像素之縱向方向之中心線即Y1-Y1'線成為線對稱之方式配置。在靠近成為線對稱之軸之Y1-Y1'線及Y2-Y2'線之位置配置有浮動擴散區域FD，在遠離之位置配置有像素電晶體Tr。

又，各像素2之浮動擴散區域FD、井接點部22、及像素電晶體Tr以相對於區域42之橫向方向之中心線即Q-Q'線成為線對稱(鏡面對稱)之方式配置。更具體而言，在Q-Q'線側即區域42之內側，配置有浮動擴散區域FD，在區域42之外側，配置有井接點部22。

相反地，第7構成例與圖13所示之第3構成例不同之點為藉由FD連接件41連接之2個像素單元PU之縱向方向之排列方法。具體而言，在圖13所示之第3構成例中，例如以相對於Z-Z'線成為線對稱之方式，將縱向方向之FDG像素2彼此接近地配置，但在第7構成例中，像素單元PU在像素陣列部3之縱向方向上並進對稱地配置。再者，在像素陣列部3之橫向方向上，相對於Q-Q'線鏡面對稱地配置之2行之像素列，並進對稱地配置。

圖23之A顯示第7構成例之區域42之配線層1M之平面圖，圖23之B顯示第7構成例之區域42之配線層2M之平面圖。圖23之C係顯示第7構成例之將像素單元PU內之浮動擴散區域FD彼此連接之配線層1M及配線層2M之金屬配線之剖視圖。

於配線層1M，對於1個像素單元PU而形成：金屬配線211，其連接於作為特定之電位VSS之接地；及金屬配線212-1至212-3，其等用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接。又，形成作為將成為群組之2個像素單元PU之附加電容subFD彼此連接之FD連接件41之金屬配線213-1。因第7構成例藉由FD連接件41連接在橫向方向上相鄰之2個像素單元PU，故金屬配線213-1經由導通孔225將在橫向方向上相鄰之FDG像素2彼此連接。金屬配線214係構成附加電容subFD之金屬配線之一部分。

於配線層2M，對於1個像素單元PU而形成：金屬配線221，其連接於作為特定之電位VSS之接地；金屬配線222，其用於連接像素單元PU內之FDG像素2與RST像素2；及金屬配線223，其用於連接像素單元PU內之AMP像素2與SEL像素2。

配線層2M之金屬配線222經由配線層1M之導通孔225及226，連接像素單元PU內之FDG像素2與RST像素2。配線層2M之金屬配線223經由配線層1M之導通孔215及216，連接像素單元PU內之AMP像素2與SEL像素2。配線層2M之金屬配線224經由配線層1M之導通孔217至219，與金屬配線212-1至212-3連接。

各像素2在橫向方向上以與相鄰像素成為鏡面對稱之方式配置，故配線層1M及配線2M之各金屬配線亦與相鄰像素鏡面對稱地配置。

如圖23之C之剖視圖所示般，藉由配線層1M之金屬配線212-1至212-3、與配線層2M之金屬配線224，而像素單元PU內之浮動擴散區域FD與AMP像素2之閘極電極34電性連接。藉由配線層1M之金屬配線212-1至212-3、與配線層2M之金屬配線224在像素單元PU內連接，而共有構成像素單元PU之各像素2之浮動擴散區域FD。AMP像素2藉由不是配置於像素單元PU之1×4之4像素中的兩端之像素位置，而是配置於內側之2像素之任一者，而可避免與上下相鄰之其他像素單元PU之浮動擴散區域FD之串擾。

根據以上之像素單元PU之第7構成例，各像素2具有傳送電晶體TG、及切換電晶體FDG、重置電晶體RST、放大電晶體AMP、或選擇電晶體SEL中之任1個像素電晶體Tr。藉由將像素單元PU內之FDG像素2、RST像素2、AMP像素2、及SEL像素2之配置如上述般構成，而可將像素電晶體Tr之電晶體尺寸較大地配置，而實現高解析度及高動態範圍。亦即，在除了傳送電晶體TG以外僅可在1像素內配置1個像素電晶體Tr時，可將像素電晶體較大地配置，而實現高解析度及高動態範圍。

再者，上述之第7構成例顯示在像素陣列部3之縱向方向上並進對稱地配置之例，但在第7構成例中，亦可與第3構成例同樣地，以在縱向方向上相鄰之像素單元PU之FDG像素2彼此接近之方式，線對稱地配置像素單元PU之各像素2。

＜10.像素內佈局之其他例＞接著，參照圖24及圖25，對於像素2之其他像素內佈局之例進行說明。

圖24之A係將圖2所示之像素2之像素內佈局作為像素2之基本配置再次顯示之平面圖。

在圖24之A之像素2之基本配置中，像素電晶體Tr之閘極電極34配置於矩形之像素區域之4個角部中之與配置有浮動擴散區域FD之角部接近之角部。又，藉由將閘極電極34配置於角部，而源極/汲極區域即高濃度N型層23及24以左右非對稱之L型配置。由高濃度P型層(P+)形成之井接點部22配置於隔著傳送電晶體TG之閘極電極33與浮動擴散區域FD為相反側之角部。

圖24之B係顯示像素2之其他像素內佈局之第1例之平面圖。

在圖24之B之第1例中，像素電晶體Tr之閘極電極34配置於矩形之像素區域之一邊之左右方向中央部，源極/汲極區域即高濃度N型層23及24以左右對稱之凹型配置。

圖24之C係顯示像素2之其他像素內佈局之第2例之平面圖。

在圖24之C之第2例中，像素電晶體Tr之閘極電極34配置於矩形之像素區域之一邊之左右方向中央部，源極/汲極區域即高濃度N型層23及24以左右對稱之I型配置。

圖24之D係顯示像素2之其他像素內佈局之第3例之平面圖。

在圖24之D之第3例中，像素電晶體Tr之閘極電極34配置於矩形之像素區域之4個角部中之最遠離配置有浮動擴散區域FD之角部之與浮動擴散區域FD對向之角部。又，藉由將閘極電極34配置於角部，而源極/汲極區域即高濃度N型層23及24以左右非對稱之L型配置。

圖24之E係顯示像素2之其他像素內佈局之第4例之平面圖。

在圖24之E之第4例中，像素電晶體Tr之閘極電極34配置於矩形之像素區域之4個角部中之最遠離配置有浮動擴散區域FD之角部之與浮動擴散區域FD對向之角部。又，藉由將閘極電極34配置於角部，而源極/汲極區域即高濃度N型層23及24以左右非對稱之L型配置。由高濃度P型層(P+)形成之井接點部22配置於非為隔著傳送電晶體TG之閘極電極33與浮動擴散區域FD為相反側之角部之其他角部。矩形之閘極電極34沿著與井接點部22相同之一邊橫長地配置。

圖24之F係顯示像素2之其他像素內佈局之第5例之平面圖。

在圖24之F之第5例中，像素電晶體Tr之閘極電極34配置於矩形之像素區域之4個角部中之最遠離配置有浮動擴散區域FD之角部之與浮動擴散區域FD對向之角部。又，藉由將閘極電極34配置於角部，而源極/汲極區域即高濃度N型層23及24以左右非對稱之L型配置。由高濃度P型層(P+)形成之井接點部22配置於非為隔著傳送電晶體TG之閘極電極33與浮動擴散區域FD為相反側之角部之其他角部。矩形之閘極電極34沿著與井接點部22不同之一邊縱長地配置。

圖25之A係顯示像素2之其他像素內佈局之第5例之平面圖。

在圖25之A之第5例中，像素電晶體Tr與傳送電晶體TG在左右方向上分開配置，像素電晶體Tr之源極/汲極區域即高濃度N型層23及24以I型而縱長地配置。如此般，在將像素電晶體Tr之源極/汲極區域即高濃度N型層23及24縱長地配置之情形下，在1×4之4像素之像素配置中，FDG像素2與RST像素2之連接、及AMP像素2與SEL像素2之連接變得容易。

圖25之B係顯示像素2之其他像素內佈局之第6例之平面圖。

在圖25之B之第6例中，由高濃度P型層(P+)形成之井接點部22配置於矩形之像素區域之4個角部中之最遠離配置有浮動擴散區域FD之角部之與浮動擴散區域FD對向之角部。連接於浮動擴散區域FD之有效區域26之平面形狀形成為主基地型。像素電晶體Tr之閘極電極34在配置於對向之角部之浮動擴散區域FD與井接點部22之間，以45度之角度配置。像素電晶體Tr之源極/汲極區域即高濃度N型層23及24配置於其餘之2個角部。傳送電晶體TG之閘極電極33配置於浮動擴散區域FD與高濃度N型層24之間。傳送電晶體TG之閘極電極33亦可配置於浮動擴散區域FD與高濃度N型層23之間。如此般，在將像素電晶體Tr之源極/汲極區域即高濃度N型層23及24配置於2個角部之情形下，在1×4之4像素之像素配置中，FDG像素2與RST像素2之連接、AMP像素2與SEL像素2之連接變得容易。

圖25之C係顯示像素2之其他像素內佈局之第7例之平面圖。

圖25之C之第7例具有如下之形狀之構造：將傳送電晶體TG之閘極電極33之掘入部32配置於浮動擴散區域FD與高濃度N型層24之間、和浮動擴散區域FD與高濃度N型層23之間之2處，將2處之掘入部32利用上表面之平面部31連接。除了傳送電晶體TG之閘極電極33以外之配置與圖25之B之第6例相同。

圖25之D至F係採用圖25之C之第7例中採用之作為閘極電極33而具備2個掘入部32之傳送電晶體TG、與在其他像素內佈局中採用的井接點部22及像素電晶體Tr之配置之組合之配置例。

圖25之D係顯示像素2之其他像素內佈局之第8例之平面圖。

圖25之D之第8例具有將傳送電晶體TG之閘極電極33與圖25之C之第7例相同地配置、井接點部22及像素電晶體Tr之配置與圖24之C之第2例為相同地配置之構造。

圖25之E係顯示像素2之其他像素內佈局之第9例之平面圖。

圖25之E之第9例具有將傳送電晶體TG之閘極電極33與圖25之C之第7例相同地配置、井接點部22及像素電晶體Tr之配置與圖24之E之第4例為相同地配置之構造。

圖25之F係顯示像素2之其他像素內佈局之第10例之平面圖。

圖25之F之第10例具有將傳送電晶體TG之閘極電極33與圖25之C之第7例相同地配置、井接點部22及像素電晶體Tr之配置與圖24之D之第3例為相同地配置之構造。

再者，亦可採用除了圖25之D至F中例示之以外之作為閘極電極33具備2個掘入部32之傳送電晶體TG、與在其他像素內佈局中採用的井接點部22及像素電晶體Tr之配置之組合。

＜11.Fin型電晶體之構成例＞在上述之像素2之像素電晶體Tr中，亦可採用Fin型之MOS電晶體。

圖26顯示作為像素2之像素電晶體Tr而採用Fin型之MOS電晶體之情形之像素2之構成例。

圖26顯示像素2之平面圖、與平面圖之A-A'線、B-B'線、及C-C'線中之剖視圖。

像素2之平面圖與圖24之C中所示之其他像素內佈局之第2例相同。像素電晶體Tr之閘極電極34配置於矩形之像素區域之一邊之左右方向中央部，源極/汲極區域即高濃度N型層23及24以左右對稱之I型配置。

在設為Fin型之MOS電晶體之像素電晶體Tr中，閘極電極34如B-B'線剖視圖、及C-C'線剖視圖所示般，以包圍形成至較半導體基板12之界面高之位置之有效區域26之上表面及兩側面之方式，以朝向基板側之凹型形成。像素電晶體Tr之源極/汲極區域即高濃度N型層23及24亦形成於較半導體基板12之界面高之位置。除了像素電晶體Tr以外之構成與上述之例相同。

作為像素電晶體Tr，藉由採用Fin型之MOS電晶體，可實效性地擴大通道寬度W，而可降低雜訊成分。

＜12.採用第6像素內佈局之情形之像素單元配置例(第1構成例)＞對於採用上述之像素2之其他像素內佈局中之如圖25之B所示之像素內佈局之第6例之情形之像素單元PU之配置例進行說明。

圖27顯示將圖25之B之像素內佈局之第6例以參照圖4及圖7而說明之像素單元之第1構成例進行配置之例。

像素單元PU係由1×4之4像素單位構成。而且，在縱向方向上相鄰之2個像素單元PU藉由FD連接件41電性連接。

圖27之右側之圖係著眼於在圖27之左側之圖中包含在橫向方向上相鄰之2個像素單元PU之區域42且放大，而顯示像素單元PU內之像素配置之圖。

在圖27之像素單元PU內中，FDG像素2與RST像素2相鄰且配置在像素單元PU內之上側2個，AMP像素2與SEL像素2相鄰且配置在像素單元PU內之下側2個。FDG像素2與RST像素2連接有源極/汲極區域，AMP像素2與SEL像素2連接有源極/汲極區域，故藉由如此般配置而源極/汲極區域間之連接變得容易。

如以上般，配置有FDG像素2、RST像素2、AMP像素2、及SEL像素2之像素單元PU在像素陣列部3之橫向方向上並進對稱、亦即以同樣之配置而週期性地配置。另一方面，在縱向方向上，藉由FD連接件41電性連接之2個像素單元PU之FDG像素2彼此相鄰，以相對於成為群組之2個像素單元PU之縱向方向之中心線、例如相對於圖27之Z-Z'線成為線對稱之方式配置。藉此，FD連接件41之連接變得容易。

圖28顯示圖27中之區域42之配線層1M與配線層2M之平面圖。

於配線層1M，對於1個像素單元PU而形成：金屬配線301，其連接於作為特定之電位VSS之接地；及金屬配線302-1及302-2，其等用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接。又，形成：金屬配線303，其連接像素單元PU內之FDG像素2與RST像素2；及金屬配線305，其連接像素單元PU內之AMP像素2與SEL像素2。金屬配線304係構成附加電容subFD之金屬配線之一部分。

於配線層2M，對於1個像素單元PU而形成：金屬配線311，其連接於作為特定之電位VSS之接地；及金屬配線312，其係作為將成為群組之2個像素單元PU之附加電容subFD彼此連接之FD連接件41者。又，亦形成用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接之金屬配線313。

配線層2M之金屬配線313經由配線層1M之導通孔306與金屬配線302-1連接，且經由配線層1M之導通孔307與金屬配線302-2連接。藉此，連接構成像素單元PU之4像素之浮動擴散區域FD。

配線層2M之金屬配線312連接於上側之像素單元PU之附加電容subFD，且經由配線層1M之導通孔308與金屬配線303連接。藉此，連接成為群組之2個像素單元PU之附加電容subFD彼此。

藉由採用圖25之B之像素內佈局之第6例作為像素2之像素內佈局，而可將連接FDG像素2與RST像素2之金屬配線303縮短配線，且可將連接AMP像素2與SEL像素2之金屬配線305縮短配線。亦即，FDG像素2與RST像素2之連接、AMP像素2與SEL像素2之連接變得容易。

＜13.採用第6像素內佈局之情形之像素單元配置例(第3構成例)＞圖29顯示將圖25之B之像素內佈局之第6例以參照圖13而說明之像素單元之第3構成例進行配置之例。

圖29之右側之圖係著眼於在圖29之左側之圖中包含在橫向方向上相鄰之2個像素單元PU之區域42且放大，而顯示像素單元PU內之像素配置之圖。

在像素單元PU內之上側2個，FDG像素2與RST像素2相鄰地配置，在下側2個，AMP像素2與SEL像素2相鄰地配置。FDG像素2與RST像素2連接有源極/汲極區域，AMP像素2與SEL像素2連接有源極/汲極區域，故藉由如此般配置而源極/汲極區域間之連接變得容易。

各像素2之浮動擴散區域FD、井接點部22、及像素電晶體Tr以相對於區域42之橫向方向之中心線即Q-Q'線成為線對稱(鏡面對稱)之方式配置。更具體而言，在Q-Q'線側即區域42之內側，配置有浮動擴散區域FD，在區域42之外側，配置有井接點部22及像素電晶體Tr。而且，鏡面對稱地配置之2行之像素行，沿像素陣列部3之橫向方向並進對稱地配置。

FDG像素2與RST像素2之2像素、和FDG像素2與RST像素2之2像素，以相對於像素單元PU之4像素之縱向方向之中心線即X-X'線成為線對稱之方式配置。

在像素陣列部3之縱向方向上，藉由FD連接件41電性連接之2個像素單元PU之FDG像素2彼此相鄰，以相對於成為群組之2個像素單元PU之縱向方向之中心線、例如相對於圖29之Z-Z'線成為線對稱之方式配置。藉此，FD連接件41之連接變得容易。

圖30顯示圖29中之區域42之配線層1M與配線層2M之平面圖。

於配線層1M，對於1個像素單元PU而形成：金屬配線331，其連接於作為特定之電位VSS之接地；及金屬配線332-1及332-2，其等用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接。又，形成：金屬配線333，其連接像素單元PU內之FDG像素2與RST像素2；及金屬配線335，其連接像素單元PU內之AMP像素2與SEL像素2。金屬配線334係構成附加電容subFD之金屬配線之一部分。

於配線層2M，對於1個像素單元PU而形成：金屬配線341，其連接於作為特定之電位VSS之接地；及金屬配線342，其係作為將成為群組之2個像素單元PU之附加電容subFD彼此連接之FD連接件41者。又，亦形成用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接之金屬配線343。

配線層2M之金屬配線343經由配線層1M之導通孔337與金屬配線332-1連接，且經由配線層1M之導通孔338與金屬配線332-2連接。藉此，連接構成像素單元PU之4像素之浮動擴散區域FD。

配線層2M之金屬配線342連接於上側之像素單元PU之附加電容subFD，且經由配線層1M之導通孔336與金屬配線333連接。藉此，連接成為群組之2個像素單元PU之附加電容subFD彼此。

藉由採用圖25之B之像素內佈局之第6例作為像素2之像素內佈局，而可將連接FDG像素2與RST像素2之金屬配線333縮短配線，且可將連接AMP像素2與SEL像素2之金屬配線335縮短配線。亦即，FDG像素2與RST像素2之連接、AMP像素2與SEL像素2之連接變得容易。

＜14.採用第6像素內佈局之情形之像素單元配置例(第4構成例)＞圖31顯示將圖25之B之像素內佈局之第6例以參照圖15而說明之像素單元之第4構成例進行配置之例。

像素單元PU係由1×4之4像素單位構成。而且，在橫向方向上相鄰之2個像素單元PU藉由FD連接件41電性連接。

圖31之右側之圖係著眼於在圖31之左側之圖中包含在橫向方向上相鄰之2個像素單元PU之區域42且放大，而顯示像素單元PU內之像素配置之圖。

在像素陣列部3之縱向方向上，像素單元PU並進對稱地配置。在像素陣列部3之橫向方向上，像素單元PU亦並進對稱地配置。

圖32顯示圖31中之區域42之配線層1M與配線層2M之平面圖。

於配線層1M，對於1個像素單元PU而形成：金屬配線361，其連接於作為特定之電位VSS之接地；及金屬配線362-1及362-2，其等用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接。又，形成：金屬配線363，其連接像素單元PU內之FDG像素2與RST像素2；及金屬配線365，其連接像素單元PU內之AMP像素2與SEL像素2。金屬配線364係構成附加電容subFD之金屬配線之一部分。

於配線層2M，對於1個像素單元PU而形成：金屬配線371，其連接於作為特定之電位VSS之接地；及金屬配線372，其係作為將成為群組之2個像素單元PU之附加電容subFD彼此連接之FD連接件41者。又，亦形成用於將形成於像素單元PU內之各像素2之浮動擴散區域FD彼此連接之金屬配線373。

配線層2M之金屬配線373經由配線層1M之導通孔366與金屬配線362-1連接，且經由配線層1M之導通孔367與金屬配線362-2連接。藉此，連接構成像素單元PU之4像素之浮動擴散區域FD。

配線層2M之金屬配線372經由配線層1M之導通孔368，與連接像素單元PU內之FDG像素2與RST像素2之金屬配線363連接，且將在橫向方向上相鄰之FDG像素2彼此連接。藉此，連接成為群組之2個像素單元PU之附加電容subFD彼此。

藉由採用圖25之B之像素內佈局之第6例作為像素2之像素內佈局，而可將連接FDG像素2與RST像素2之金屬配線363縮短配線，且可將連接AMP像素2與SEL像素2之金屬配線365縮短配線。亦即，FDG像素2與RST像素2之連接、AMP像素2與SEL像素2之連接變得容易。

＜15.FD連接件之變化＞參照圖33至圖35，對於FD連接件41之變化進行說明。

圖33至圖35顯示矩陣狀地二維排列之像素陣列部3之一部分，顯示8×16之128像素之像素區域。在8×16之128像素之像素區域，以1×4之4像素構成之像素單元PU在橫向方向上排列8個，在縱向方向上排列4個。

圖33之A顯示將在縱向方向上相鄰之2個像素單元PU以FD連接件41連接，而可共有2個像素單元PU之浮動擴散區域FD之例。

圖33之B顯示將在縱向方向上相鄰之4個像素單元PU以FD連接件41連接，而可共有4個像素單元PU之浮動擴散區域FD之例。

圖33之C顯示將在橫向方向上相鄰之2個像素單元PU以FD連接件41連接，而可共有2個像素單元PU之浮動擴散區域FD之例。

圖33之D顯示將在橫向方向上相鄰之4個像素單元PU以FD連接件41連接，而可共有2個像素單元PU之浮動擴散區域FD之例。

圖34之A顯示將在橫向方向上為2個及在縱向方向上為2個之2×2之4個像素單元PU以FD連接件41連接，而可共有4個像素單元PU之浮動擴散區域FD之例。

圖34之B顯示將在橫向方向上相鄰之8個像素單元PU以FD連接件41連接，而可共有8個像素單元PU之浮動擴散區域FD之例。

圖34之C顯示將在橫向方向上為2個及在縱向方向上為4個之2×4之8個像素單元PU以FD連接件41連接，而可共有8個像素單元PU之浮動擴散區域FD之例。

圖34之D顯示將在橫向方向上為4個及在縱向方向上為2個之4×2之8個像素單元PU以FD連接件41連接，而可共有8個像素單元PU之浮動擴散區域FD之例。

圖35之A顯示將在橫向方向上為4個及在縱向方向上為4個之4×4之16個像素單元PU以FD連接件41連接，而可共有16個像素單元PU之浮動擴散區域FD之例。

圖35之B顯示將在橫向方向上為8個及在縱向方向上為2個之8×2之16個像素單元PU以FD連接件41連接，而可共有16個像素單元PU之浮動擴散區域FD之例。

圖35之C顯示將在橫向方向上為8個及在縱向方向上為4個之8×4之32個像素單元PU以FD連接件41連接，而可共有32個像素單元PU之浮動擴散區域FD之例。

FD連接件41可採用如以上之各種連接方法。若藉由FD連接件41而像素單元PU之連接個數增加，則相應地可在浮動擴散區域FD中蓄積之電容增加，故可增加進行FD加算時之信號電荷之蓄積量。

＜16.像素單元之第8構成例(2×2)＞在上述之實施形態中，對於像素單元PU係由1×4之4像素構成之情形進行說明。接著，對於像素單元PU係由2×2之4像素構成之情形進行說明。在以下之說明中，採用圖24之B所示之其他像素內佈局之第1例作為像素2之像素內佈局進行說明。

圖36係再次顯示圖24之B所示之像素2之其他像素內佈局之第1例之圖。

圖36之像素2之像素電晶體Tr之閘極電極34配置於矩形之像素區域之一邊之左右方向中央部，源極/汲極區域即高濃度N型層23及24以左右對稱之凹型配置。在將像素2之矩形之像素區域沿縱向方向分割後之一個區域，配置有像素電晶體Tr，在另一區域，配置有傳送電晶體TG、浮動擴散區域FD、及井接點部22。

圖37係說明像素單元之第8構成例之平面圖。

圖37之左側之圖係像素陣列部3之一部分，係顯示8×8之64像素之像素區域之平面圖。

圖37之右側之圖著眼於圖37之左側之圖中具有同色之彩色濾光器之像素區域單位即區域401並放大，係顯示像素單元PU內之像素配置之圖。

在圖37之右側之區域401之放大圖中，賦予像素單元PU與像素2之符號，但各像素內之傳送電晶體TG、浮動擴散區域FD、井接點部22、及像素電晶體Tr之符號因圖變得繁雜故而省略。各像素2之像素電晶體Tr為切換電晶體FDG、重置電晶體RST、放大電晶體AMP、選擇電晶體SEL之何一者，在像素電晶體Tr之閘極電極34上記載「FGD」、「RST」、「AMP」、或「SEL」而表示。又，在傳送電晶體TG於閘極電極33之部分記載「TG」，在浮動擴散區域FD記載「FD」，在井接點部22記載「P+」而表示。

在第8構成例中，像素單元PU係由2×2之4像素構成，作為該4像素之各像素2之像素電晶體Tr而配置有切換電晶體FDG、重置電晶體RST、放大電晶體AMP、或選擇電晶體SEL任一者。

圖38係對於圖37之4×4之16像素之區域401，僅顯示各像素2之切換電晶體FDG、重置電晶體RST、放大電晶體AMP、及選擇電晶體SEL之配置之圖。

在具有同色之彩色濾光器之像素區域單位即區域401內，FDG像素2、RST像素2、AMP像素2、及SEL像素2以上側2列之4×2之8像素、與下側2列之4×2之8像素成為線對稱之方式配置。

在構成像素單元PU之2×2之4像素內，AMP像素2與SEL像素2配置於同一列，FDG像素2與RST像素2配置於同一列。FDG像素2與RST像素2配置於4×4之16像素之區域401之內側之2列，FDG像素2與RST像素2配置於區域401之外側之2列。

圖39係顯示像素單元PU內之金屬配線之配線例之平面圖。再者，在圖39中，僅對於4×4之16像素之區域401中之上側之4×2之8像素之區域圖示金屬配線，對於下側之4×4之16像素之區域，由於為並進對稱，故省略圖示。

在區域401之上側之4×2之8像素區域，形成：金屬配線411，其與各像素2之井接點部22連接；及金屬配線412，其連接AMP像素2與SEL像素2之源極/汲極區域。金屬配線411連接於作為特定之電位VSS之接地(GND)。又，形成連接形成於像素單元PU內之各像素2之浮動擴散區域FD與放大電晶體AMP之閘極電極34之金屬配線413。又，形成連接FDG像素2與RST像素2之源極/汲極區域之金屬配線414。

如此般，藉由將AMP像素2與SEL像素2配置於同一列，將FDG像素2與RST像素2配置於同一列，而可縮短金屬配線412與金屬配線414，且FDG像素2與RST像素2之連接、及AMP像素2與SEL像素2之連接變得容易。

圖40係顯示4×4之16像素之區域401中之切換電晶體FDG、重置電晶體RST、放大電晶體AMP、及選擇電晶體SEL之其他配置例之圖。

在上述之例中，如圖38所示般，FDG像素2、RST像素2、AMP像素2、及SEL像素2以上側2列之4×2之8像素、與下側2列之4×2之8像素成為線對稱之方式配置。

相對於此，如圖40所示般，1個像素單元PU之FDG像素2、RST像素2、AMP像素2、及SEL像素2之配置亦可在橫向方向及縱向方向之任一方向上並進對稱地配置。惟，在該情形下，在構成像素單元PU之2×2之4像素內，AMP像素2與SEL像素2配置於同一列，FDG像素2與RST像素2配置於同一列。

藉由將AMP像素2與SEL像素2配置於同一列，將FDG像素2與RST像素2配置於同一列，而可縮短金屬配線412與金屬配線414，且FDG像素2與RST像素2之連接、及AMP像素2與SEL像素2之連接變得容易。

接著，參照圖41至圖44，對於在第8構成例之像素單元PU中可採用之FD連接件41之連接例進行說明。

圖41係顯示第8構成例之像素單元PU之FD連接件41之第1連接例之平面圖。

在圖41之第1連接例中，在縱向方向上相鄰之2個像素單元PU藉由FD連接件421連接。

圖42係顯示第8構成例之像素單元PU之FD連接件41之第2連接例之平面圖。

在圖42之第2連接例中，在橫向方向上相鄰之2個像素單元PU藉由FD連接件421連接。

圖43係顯示第8構成例之像素單元PU之FD連接件41之第3連接例之平面圖。

在圖43之第3連接例中，在橫向方向及縱向方向上相鄰之2×2之4個像素單元PU藉由FD連接件421連接。

圖44係顯示第8構成例之像素單元PU之FD連接件41之第4連接例之平面圖。

在圖44之第4連接例中，在橫向方向及縱向方向上相鄰之2×4之8個像素單元PU藉由FD連接件421連接。

在第8構成例之像素單元PU中，可適當選擇上述之第1至第4連接例而設置於像素陣列部3。藉由利用FD連接件421將複數個像素單元PU電性連接，而可增大信號電荷之蓄積電容。

＜17.像素單元之第9構成例(4×2)＞接著，對於像素單元PU係由4×2之8像素構成之情形進行說明。作為像素2之像素內佈局，與第8構成例同樣地，採用圖24之B所示之其他像素內佈局之第1例而說明。

圖45係說明像素單元之第9構成例之平面圖。

圖45之左側之圖係像素陣列部3之一部分，係顯示像素單元PU之配置之平面圖。

圖45之右側之圖係顯示將圖45之左側之圖所示之8×8之64像素之像素區域中之4×4之區域501放大而顯示各像素2之像素配置之圖。

在圖45之右側之區域501之放大圖中，賦予像素單元PU與像素2之符號，但各像素內之傳送電晶體TG、浮動擴散區域FD、井接點部22、及像素電晶體Tr之符號因圖變得繁雜故而省略。各像素2之像素電晶體Tr為切換電晶體FDG、重置電晶體RST、放大電晶體AMP、選擇電晶體SEL之何一者，在像素電晶體Tr之閘極電極34上記載「FGD」、「RST」、「AMP」、或「SEL」而表示。又，在傳送電晶體TG於閘極電極33之部分記載「TG」，在浮動擴散區域FD記載「FD」，在井接點部22記載「P+」而表示。

在第9構成例中，像素單元PU係由4×2之8像素構成。像素單元PU之上側1列之4像素之像素電晶體Tr自左起依序為選擇電晶體SEL、放大電晶體AMP、放大電晶體AMP、選擇電晶體SEL。像素單元PU之下側1列之4像素之像素電晶體Tr自左起依序為重置電晶體RST、切換電晶體FDG、放大電晶體AMP、選擇電晶體SEL。

因此，第9構成例之像素單元PU係由3個AMP像素2、3個SEL像素2、1個FDG像素2、及1個RST像素2構成。

圖46顯示具有同色之彩色濾光器之4×4之像素區域中之第9構成例之像素單元PU之配置。

在第9構成例中，在像素陣列部3中，具有在圖45中說明之像素排列之像素單元PU，在橫向方向及縱向方向上並進對稱地配置。

圖47顯示第9構成例之像素單元PU之電路構成例。

像素單元PU就每一像素個別地具有浮動擴散區域FD、光電二極體PD、及傳送電晶體TG，由像素單元PU內之8像素共有浮動擴散區域FD、切換電晶體FDG、重置電晶體RST、3個放大電晶體AMP、3個選擇電晶體SEL、及附加電容subFD。

3個放大電晶體AMP並聯連接，3個選擇電晶體SEL亦並聯連接。藉由3個放大電晶體AMP並聯連接，而可實效性地擴大通道寬度W，而可降低雜訊成分。

像素單元PU藉由FD連接件541與其他至少1個像素單元PU電性連接。對於藉由FD連接件541進行之與其他像素單元PU之連接，將參照圖51至圖56而於後述。

在具有圖47所示之電路構成之2個像素單元PU係由FD連接件541連接之情形下，固態攝像裝置1例如可相應於入射光之光量或動作模式而如以下般改變浮動擴散區域FD之蓄積電荷電容而動作。

例如，作為第1動作模式，可實現如下之模式：將藉由FD連接件541連接之2個像素單元PU之兩者之切換電晶體FDG關斷，將蓄積於像素單元PU內之各像素2之光電二極體PD之電荷傳送至自身之像素單元PU內之浮動擴散區域FD，讀出像素信號VSL。

例如，作為第2動作模式，可實現如下之模式：僅將由FD連接件541連接之2個像素單元PU之自身之切換電晶體FDG導通，將蓄積於像素單元PU內之各像素2之光電二極體PD之電荷傳送至自身之像素單元PU內之浮動擴散區域FD、與包含FD連接件541之附加電容subFD，讀出像素信號VSL。

例如，作為第3動作模式，可實現如下之模式：僅將由FD連接件541連接之2個像素單元PU之兩者之切換電晶體FDG導通，將蓄積於像素單元PU內之各像素2之光電二極體PD之電荷傳送至自身之像素單元PU內之浮動擴散區域FD、與由FD連接件541連接之2個像素單元PU之附加電容subFD，讀出像素信號VSL。

藉由利用第1動作模式至第3動作模式，而可3階段地切換信號電荷之蓄積量。在第1動作模式至第3動作模式中，可對1像素單位讀出像素信號VSL，亦可對複數個像素單位讀出像素信號VSL。在對複數個像素單位讀出像素信號VSL時，執行藉由浮動擴散區域FD而加算複數個像素信號VSL之FD加算。

此外，作為第4動作模式，可實現如下模式：將藉由FD連接件541連接之2個像素單元PU之兩者之切換電晶體FDG導通，全像素同時地讀出2個像素單元PU之16像素之像素信號VSL。該情形下亦然，2個像素單元PU之16像素之像素信號VSL經由各像素單元PU之浮動擴散區域FD及附加電容subFD與FD連接件541而被FD加算。

圖48係顯示像素單元PU內之金屬配線之配線例之平面圖。

在構成像素單元PU之4×2之8像素區域中，形成有：金屬配線521，其與各像素2之井接點部22連接；及金屬配線522，其連接形成於像素單元PU內之各像素2之浮動擴散區域FD與放大電晶體AMP之閘極電極34。金屬配線521連接於作為特定之電位VSS之接地(GND)。又，形成有：金屬配線523，其連接AMP像素2與SEL像素2之源極/汲極區域；及金屬配線524，其連接FDG像素2與RST像素2之源極/汲極區域。

藉由將AMP像素2與SEL像素2配置於同一列，將FDG像素2與RST像素2配置於同一列，而可縮短金屬配線523與金屬配線524，且FDG像素2與RST像素2之連接、及AMP像素2與SEL像素2之連接變得容易。

圖49係顯示像素單元PU內之其他金屬配線之配線例之平面圖。

圖48之配線例係藉由共有浮動擴散區域FD之共有單位即像素單元PU內之像素電晶體Tr使配線完結之配線例。

相對於此，圖49之配線例係使用共有浮動擴散區域FD之共有單位即像素單元PU外之像素電晶體Tr之配線例。具體而言，使用像素單元PU之1列下之像素2之選擇電晶體SEL、放大電晶體AMP、放大電晶體AMP、及選擇電晶體SEL，取代像素單元PU內之上側之行之像素2之選擇電晶體SEL、放大電晶體AMP、放大電晶體AMP、及選擇電晶體SEL。區域525顯示由1個像素單元PU使用之像素電晶體與金屬配線之區域。

金屬配線521連接於作為特定之電位VSS之接地(GND)，連接各像素2之井接點部22。金屬配線522連接形成於像素單元PU內之各像素2之浮動擴散區域FD與放大電晶體AMP之閘極電極34。金屬配線523連接AMP像素2與SEL像素2之源極/汲極區域。金屬配線524連接FDG像素2與RST像素2之源極/汲極區域。

圖50係顯示像素單元PU之金屬配線之變化例之平面圖。

亦可將圖48及圖49所示之金屬配線之配線例中之與各像素2之井接點部22連接之金屬配線521、與連接各像素2之浮動擴散區域FD之金屬配線522，如圖50所示般置換成共有配線601及602。

共有配線601配置於與接近地配置有4個像素2之井接點部22的區域之基板面垂直之方向即上部，與接近地配置之4個井接點部22連接。

共有配線602配置於與接近地配置有4個像素2之浮動擴散區域FD的區域之基板面垂直之方向即上部，與接近地配置之4個浮動擴散區域FD連接。圖50之右側之剖視圖顯示共有配線602、與配置於與基板面垂直之方向之下側之4個浮動擴散區域FD之連接。

共有配線601及602例如可由多晶矽或金屬配線形成。藉由設置共有配線601及602，而可減少多層配線層之配線。

接著，參照圖51至圖56，對於在第9構成例之像素單元PU中可採用之FD連接件541之連接例進行說明。

圖51係顯示第9構成例之像素單元PU之FD連接件541之第1連接例之平面圖。

在圖51之第1連接例中，在縱向方向上相鄰之2個像素單元PU藉由FD連接件541連接。

圖52係顯示第9構成例之像素單元PU之FD連接件541之第2連接例之平面圖。

在圖52之第2連接例中，在橫向方向上相鄰之2個像素單元PU藉由FD連接件541連接。

圖53係顯示第9構成例之像素單元PU之FD連接件541之第3連接例之平面圖。

在圖53之第3連接例中，在縱向方向上相鄰之4個像素單元PU藉由FD連接件541連接。

圖54係顯示第9構成例之像素單元PU之FD連接件541之第4連接例之平面圖。

在圖54之第4連接例中，在橫向方向上相鄰之4個像素單元PU藉由FD連接件541連接。

圖55係顯示第9構成例之像素單元PU之FD連接件541之第5連接例之平面圖。

在圖55之第5連接例中，在橫向方向及縱向方向上相鄰之2×2之4個像素單元PU藉由FD連接件541連接。FD連接件541在縱向方向上以H型之配置而配線。

圖56係顯示第9構成例之像素單元PU之FD連接件541之第6連接例之平面圖。

在圖57之第6連接例中，在橫向方向及縱向方向上相鄰之2×2之4個像素單元PU藉由FD連接件541連接。FD連接件541以在橫向方向上為H型之配置、換言之將縱向方向之H型旋轉90度後之配置而配線。

在第9構成例之像素單元PU中，可適當選擇上述之第1至第6連接例而設置於像素陣列部3。藉由利用FD連接件541將複數個像素單元PU電性連接，而可增大信號電荷之蓄積電容。

接著，參照圖57至圖61，對於第9構成例之像素單元PU中之切換電晶體FDG、重置電晶體RST、放大電晶體AMP、及選擇電晶體SEL之各種配置例進行說明。

圖57之A顯示圖46中所示之像素電晶體Tr之配置例。以下，將該配置例稱為第9構成例之像素單元PU之像素電晶體Tr之第1配置例。

在第1配置例中，1個像素單元PU係由4×2之橫長之8像素構成。像素單元PU之上側1列之4像素之像素電晶體Tr自左起依序為選擇電晶體SEL、放大電晶體AMP、放大電晶體AMP、選擇電晶體SEL。像素單元PU之下側1列之4像素之像素電晶體Tr自左起依序為重置電晶體RST、切換電晶體FDG、放大電晶體AMP、選擇電晶體SEL。進而，具有該像素電晶體配置之像素單元PU，以具有同色之彩色濾光器之4×4之16像素區域單位，在橫向方向及縱向方向之任意方向上皆並進對稱地配置。

圖57之B顯示第9構成例之像素單元PU之像素電晶體Tr之第2配置例。

在第2配置例中，1個像素單元PU係由2×4之縱長之8像素構成。各像素電晶體Tr之配置設為將圖57之A之第1配置例變更成縱長之配置。具體而言，像素單元PU之右側1行之4像素之像素電晶體Tr自上起依序為選擇電晶體SEL、放大電晶體AMP、放大電晶體AMP、選擇電晶體SEL。像素單元PU之左側1行之4像素之像素電晶體Tr自左起依序為選擇電晶體SEL、放大電晶體AMP、切換電晶體FDG、重置電晶體RST。

具有該像素電晶體配置之像素單元PU，以具有同色之彩色濾光器之4×4之16像素區域單位，在橫向方向及縱向方向之任意方向上皆並進對稱地配置。

圖58之A顯示第9構成例之像素單元PU之像素電晶體Tr之第3配置例。

在第3配置例中，1個像素單元PU係由4×2之橫長之8像素構成。具有同色之彩色濾光器之4×4之16像素區域內之2個像素單元PU以在縱向方向上成為線對稱之方式配置。

具體而言，在上側之像素單元PU之上側1列，自左起依序配置有選擇電晶體SEL、放大電晶體AMP、放大電晶體AMP、及選擇電晶體SEL，在下側1列自左起依序配置有重置電晶體RST、切換電晶體FDG、放大電晶體AMP、及選擇電晶體SEL。在下側之像素單元PU之上側1列，自左起依序配置有重置電晶體RST、切換電晶體FDG、放大電晶體AMP、及選擇電晶體SEL，在下側1列，自左起依序配置有選擇電晶體SEL、放大電晶體AMP、放大電晶體AMP、及選擇電晶體SEL。

圖58之B顯示第9構成例之像素單元PU之像素電晶體Tr之第4配置例。

在第4配置例中，1個像素單元PU係由2×4之縱長之8像素構成。各像素電晶體Tr之配置設為將圖58之A之第3配置例變更成縱長之配置。具有同色之彩色濾光器之4×4之16像素區域內之2個像素單元PU以在橫向方向上成為線對稱之方式配置。

圖59之A顯示第9構成例之像素單元PU之像素電晶體Tr之第5配置例。

在第5配置例中，1個像素單元PU係由4×2之橫長之8像素構成。上下之2個像素單元PU配置為並進對稱。在上述之第1至第4配線例中，1個像素單元PU具有3個放大電晶體AMP、及3個選擇電晶體SEL，重置電晶體RST與切換電晶體FDG各設置1個。在第5配置例中，放大電晶體AMP與選擇電晶體SEL分別各設置2個，重置電晶體RST與切換電晶體FDG亦分別各設置2個。

具體而言，在像素單元PU之上側1列，自左起依序配置有切換電晶體FDG、選擇電晶體SEL、選擇電晶體SEL、及切換電晶體FDG，在下側1列，自左起依序配置有重置電晶體RST、放大電晶體AMP、放大電晶體AMP、及重置電晶體RST。

圖59之B顯示第9構成例之像素單元PU之像素電晶體Tr之第6配置例。

在第6配置例中，1個像素單元PU係由2×4之縱長之8像素構成。各像素電晶體Tr之配置設為將圖59之A之第5配置例變更成縱長之配置。具體而言，像素單元PU之右側1行之4像素之像素電晶體Tr自上起依序為重置電晶體RST、放大電晶體AMP、放大電晶體AMP、及重置電晶體RST。像素單元PU之左側1行之4像素之像素電晶體Tr自左起依序為切換電晶體FDG、選擇電晶體SEL、選擇電晶體SEL、及切換電晶體FDG。

圖60之A顯示第9構成例之像素單元PU之像素電晶體Tr之第7配置例。

在第7配置例中，1個像素單元PU係由4×2之橫長之8像素構成。1個像素單元PU分別各具有2個將放大電晶體AMP、選擇電晶體SEL、重置電晶體RST、及切換電晶體FDG。具有同色之彩色濾光器之4×4之16像素區域內之2個像素單元PU以在縱向方向上成為線對稱之方式配置。

具體而言，在上側之像素單元PU之上側1列，自左起依序配置有重置電晶體RST、放大電晶體AMP、放大電晶體AMP、及重置電晶體RST，在下側1列，自左起依序配置有切換電晶體FDG、選擇電晶體SEL、選擇電晶體SEL、及切換電晶體FDG。在下側之像素單元PU之上側1列，自左起依序配置有切換電晶體FDG、選擇電晶體SEL、選擇電晶體SEL、及切換電晶體FDG，在下側1列，自左起依序配置有重置電晶體RST、放大電晶體AMP、放大電晶體AMP、及重置電晶體RST。

圖60之B顯示第9構成例之像素單元PU之像素電晶體Tr之第8配置例。

在第8配置例中，1個像素單元PU係由2×4之縱長之8像素構成。各像素電晶體Tr之配置設為將圖60之A之第7配置例變更成縱長之配置。具有同色之彩色濾光器之4×4之16像素區域內之2個像素單元PU以在橫向方向上成為線對稱之方式配置。

在各設置2個放大電晶體AMP與選擇電晶體SEL，各設置2個重置電晶體RST與切換電晶體FDG之構成之第5至第8配置例中，藉由將切換電晶體FDG配置於兩端，而可與其他像素單元PU之切換電晶體FDG相鄰，而FD連接件541變得容易。

圖61之A顯示第9構成例之像素單元PU之像素電晶體Tr之第9配置例。

第9配置例顯示將構成1個像素單元PU之8像素之像素電晶體Tr，省略切換電晶體FDG，而由4個放大電晶體AMP、與3個選擇電晶體SEL、及1個重置電晶體RST構成之情形之像素電晶體配置例。

在第9配置例中，1個像素單元PU係由4×2之橫長之8像素構成。上下之2個像素單元PU配置為並進對稱。在像素單元PU之上側1列，自左起依序配置有重置電晶體RST、放大電晶體AMP、放大電晶體AMP、及選擇電晶體SEL，在下側1列，自左起依序配置有選擇電晶體SEL、放大電晶體AMP、放大電晶體AMP、及選擇電晶體SEL。上下之2個像素單元PU亦可不是並進對稱、而是線對稱地配置。

圖61之B顯示第9構成例之像素單元PU之像素電晶體Tr之第10配置例。

第10配置例顯示將構成1個像素單元PU之8像素之像素電晶體Tr，由5個放大電晶體AMP、與將重置電晶體RST、切換電晶體FDG及選擇電晶體SEL分別設為1個而構成之情形之像素電晶體配置例。

在第10配置例中，1個像素單元PU係由4×2之橫長之8像素構成。上下之2個像素單元PU配置為並進對稱。在像素單元PU之上側1列，自左起依序配置有重置電晶體RST、切換電晶體FDG、放大電晶體AMP、及選擇電晶體SEL，在下側1列，配置有4個放大電晶體AMP。上下之2個像素單元PU亦可不是並進對稱、而是線對稱地配置。

圖61之C顯示第9構成例之像素單元PU之像素電晶體Tr之第11配置例。

第11配置例顯示將構成1個像素單元PU之8像素之像素電晶體Tr藉由將切換電晶體FDG、重置電晶體RST、放大電晶體AMP、及選擇電晶體SEL分別各2個而構成之情形之像素電晶體配置例。

在第11配置例中，1個像素單元PU係由2×4之縱長之8像素構成。左右之2個像素單元PU配置為並進對稱。在像素單元PU之右側1行，自上起依序配置有切換電晶體FDG、重置電晶體RST、放大電晶體AMP、及選擇電晶體SEL，在左側1列，自上起依序配置有切換電晶體FDG、重置電晶體RST、放大電晶體AMP、及選擇電晶體SEL。

＜18.彙總＞固態攝像裝置1具備將像素2矩陣狀地二維配置之像素陣列部3，各像素2具有作為光電轉換元件之光電二極體PD、浮動擴散區域FD、及傳送電晶體TG、以及作為除了傳送電晶體TG以外之1個像素電晶體Tr的重置電晶體RST、切換電晶體FDG、放大電晶體AMP、或選擇電晶體SEL中之任一者。換言之，像素2僅具有重置電晶體RST、切換電晶體FDG、放大電晶體AMP、或選擇電晶體SEL中之任一像素電晶體Tr、與傳送電晶體TG之2者作為電晶體。藉此，推進像素之細微化，在除了傳送電晶體以外僅可在1像素內配置1個像素電晶體之情形下，可將像素電晶體較大地配置，而實現高解析度及高動態範圍。

＜19.對於電子機器之適用例＞本揭示之技術並不限於對於固態攝像裝置之適用。亦即，本揭示之技術可適用於數位靜態相機或視訊攝影機等攝像裝置、具有攝像功能之可攜式終端裝置、或將固態攝像裝置使用於圖像讀取部之影印機等的將固態攝像裝置使用於圖像取入部(光電轉換部)之所有電子機器。固態攝像裝置可為形成為單晶片之形態，亦可為將攝像部與信號處理部或光學系統一起封裝之具有攝像功能之模組形態。

圖62係顯示作為適用本揭示之技術之電子機器之攝像裝置之構成例之方塊圖。

圖62之攝像裝置1000具備：包含透鏡群等之光學部1001、採用圖1之固態攝像裝置1之構成之固態攝像裝置(攝像元件)1002、及相機信號處理電路即DSP(Digital Signal Processor，數位信號處理器)電路1003。又，攝像裝置1000亦具備：訊框記憶體1004、顯示部1005、記錄部1006、操作部1007、及電源部1008。DSP電路1003、訊框記憶體1004、顯示部1005、記錄部1006、操作部1007、及電源部1008經由匯流排線1009相互連接。

光學部1001取入來自被攝體之入射光(像光)且在固態攝像裝置1002之攝像面上成像。固態攝像裝置1002將由光學部1001在攝像面上成像之入射光之光量以像素單位轉換為電訊號且作為像素信號輸出。作為該固態攝像裝置1002，可使用圖1之固態攝像裝置1、即在像素陣列部3之各像素2具有作為光電轉換元件之光電二極體PD、浮動擴散區域FD、及傳送電晶體TG、以及具有重置電晶體RST、切換電晶體FDG、放大電晶體AMP、或選擇電晶體SEL中之任一者作為除了傳送電晶體TG以外之1個像素電晶體Tr之固態攝像裝置。

顯示部1005例如包含LCD(Liquid Crystal Display，液晶顯示器)或有機EL(Electro Luminescence，電致發光)顯示器等薄型顯示器，顯示由固態攝像裝置1002拍攝到之動畫或靜畫。記錄部1006將由固態攝像裝置1002拍攝到之動畫或靜畫記錄於硬碟或半導體記憶體等記錄媒體。

操作部1007在使用者之操作下，對於攝像裝置1000所具有之各種功能發出操作指令。電源部1008將成為DSP電路1003、訊框記憶體1004、顯示部1005、記錄部1006及操作部1007之動作電源之各種電源適當供給至該等供給對象。

如上述般，作為固態攝像裝置1002，藉由使用上述之固態攝像裝置1，而可將像素電晶體較大地配置，而實現高解析度及高動態範圍。因此，在面向視訊攝影機或數位靜態相機、進而行動電話等行動機器之相機模組等之攝像裝置1000，亦可謀求攝像圖像之高畫質化。

＜影像感測器之使用例＞圖63係顯示使用上述之固態攝像裝置1之影像感測器之使用例之圖。

上述之固態攝像裝置1作為影像感測器，例如如以下般可使用於感測可見光、紅外光、紫外光、X射線等之光之各種情況。

·數位相機或附帶相機功能之可攜式機器等之拍攝供鑒賞用之圖像的裝置 ·用於自動停止等之安全駕駛、或駕駛者之狀態之識別等而拍攝汽車之前方或後方、周圍、車內等之車載用感測器，監視行駛車輛或道路之監視相機，進行車輛間等之測距之測距感測器等之供交通用之裝置 ·為了拍攝使用者之手勢且根據該手勢進行機器操作，而供TV、冰箱、或空氣調節機等之家電用之裝置 ·內視鏡或利用紅外光之受光進行血管拍攝之裝置等之供醫療或健康照護用之裝置 · 防止犯罪用之監視相機或人物認證用之相機等之供保全用之裝置 · 拍攝肌膚之肌膚測定器或拍攝頭皮之顯微鏡等之供美容用之裝置 · 面向體育運動用途等之動作相機或可佩戴相機等之供體育用之裝置 · 用於監視田地或作物之狀態之相機等之供農業用之裝置

＜20.對於移動體之應用例＞本揭示之技術(本技術)可應用於各種產品。例如，本揭示之技術可作為搭載於汽車、電動汽車、油電混合汽車、機車、自行車、個人移動性裝置、飛機、無人機、船舶、機器人等之任一種類之移動體之裝置而實現。

圖64係顯示可適用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略性之構成例之方塊圖。

車輛控制系統12000具備經由通訊網路12001連接之複數個電子控制單元。在圖64所示之例中，車輛控制系統12000包含：驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及整合控制單元12050。又，作為整合控制單元12050之功能構成，圖示微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface，介面)12053。

驅動系統控制單元12010依照各種程式控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用於產生車輛之驅動力之驅動力產生裝置、用於將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等的控制裝置而發揮功能。

車體系統控制單元12020依照各種程式控制裝備於車體之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙門禁系統、智慧型鑰匙系統、電動窗裝置、或前照燈、尾燈、煞車燈、轉向燈或霧燈等各種燈之控制裝置發揮功能。該情形下，可對車體系統控制單元12020輸入自代替鑰匙之可攜式機發出之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，而控制車輛之門鎖裝置、電動窗裝置、燈等。

車外資訊檢測單元12030檢測搭載車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收所拍攝之圖像。車外資訊檢測單元12030可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。

攝像部12031係接收光且輸出與該光之受光量相應之電信號之光感測器。攝像部12031可將電信號作為圖像輸出，亦可作為測距之資訊輸出。又，攝像部12031所接收之光可為可見光，亦可為紅外線等非可見光。

車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040例如連接有檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040基於自駕駛者狀態檢測部12041輸入之檢測資訊，可算出駕駛者之疲勞度或注意力集中度，亦可判別駕駛者是否打瞌睡。

微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，且對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含車輛之避免碰撞或緩和衝擊、基於車距之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道偏離警告等的ADAS(Advanced Driver Assistance Systems，先進駕駛輔助系統)之功能為目的之協調控制。

微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，進行以不依賴於駕駛者之操作而自律行駛之自動駕駛等為目的之協調控制。

又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051可進行根據由車外資訊檢測單元12030檢測出之前方車輛或對向車輛之位置而控制前照燈、而將遠光切換為近光等之以謀求防眩為目的之協調控制。

聲音圖像輸出部12052朝可對車輛之乘客或車外以視覺性或聽覺性通知資訊之輸出裝置，發送聲音及圖像中至少一者之輸出信號。在圖64之例中，例示有音訊揚聲器12061、顯示部12062及儀表板12063作為輸出裝置。顯示部12062例如可包含車載顯示器及抬頭顯示器之至少一者。

圖65係顯示攝像部12031之設置位置之例之圖。

於圖65中，車輛12100具有攝像部12101、12102、12103、12104、12105作為攝像部12031。

攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前保險桿、後照鏡、後保險桿、尾門及車廂內之擋風玻璃之上部等之位置。前保險桿所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100之前方之圖像。後照鏡所具備之攝像部12102、12103主要取得車輛12100之側方之圖像。後保險桿或尾門所具備之攝像部12104主要取得車輛12100之後方之圖像。由攝像部12101及12105取得之前方之圖像主要用於前方車輛或行人、障礙物、號誌機、交通標誌或車道線等之檢測。

再者，在圖65中，顯示攝像部12101至12104之攝像範圍之一例。攝像範圍12111顯示設置於前保險桿之攝像部12101之攝像範圍，攝像範圍12112、12113顯示分別設置於後照鏡之攝像部12102、12103之攝像範圍，攝像範圍12114顯示設置於後保險桿或尾門之攝像部12104之攝像範圍。例如，藉由重疊由攝像部12101至12104拍攝之圖像資料，可獲得自上方觀察車輛12100之俯瞰圖像。

攝像部12101至12104之至少1者可具有取得距離資訊之功能。例如，攝像部12101至12104之至少1者可為包含複數個攝像元件之立體攝影機，亦可為具有相位差檢測用之像素之攝像元件。

例如，微電腦12051藉由基於根據攝像部12101至12104獲得之距離資訊，求得與攝像範圍12111至12114內之各立體物相隔之距離、及該距離之時間性變化(對於車輛12100之相對速度)，而可尤其將位於車輛12100之行進路上最近之立體物、且為在與車輛12100大致相同之方向以特定之速度(例如0 km/h以上)行駛之立體物擷取作為前方車。進而，微電腦12051可設定針對前方車於前方側應預先確保之車距，進行自動煞車控制(亦包含停止追隨控制)、自動加速控制(亦包含追隨起步控制)等。如此般可進行以不依賴於駕駛者之操作而自律行駛之自動駕駛等為目的之協調控制。

例如，微電腦12051可基於自攝像部12101至12104獲得之距離資訊，將與立體物相關之立體物資料分類為二輪車、普通車輛、大型車輛、行人、電線桿等或其他立體物而加以擷取，用於自動迴避障礙物。例如，微電腦12051可將車輛12100周邊之障礙物辨識為車輛12100之駕駛員可視認之障礙物及難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞風險，當遇到碰撞風險為設定值以上而有可能發生碰撞之狀況時，藉由經由音訊揚聲器12061或顯示部12062對駕駛員輸出警報，或經由驅動系統控制單元12010進行強制減速或迴避操舵，而可進行用於避免碰撞之駕駛支援。

攝像部12101至12104之至少1者可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定於攝像部12101至12104之攝像圖像中是否存在有行人而辨識行人。上述之行人之辨識藉由例如提取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之步序、針對表示物體之輪廓之一系列特徵點進行圖案匹配處理而判別是否為行人之步序而進行。當微電腦12051判定為在攝像部12101至12104之攝像圖像中存在行人，且辨識為行人時，聲音圖像輸出部12052控制顯示部12062而針對該被辨識出之行人重疊顯示用於強調之方形輪廓線。又，聲音圖像輸出部12052亦可控制顯示部12062而將顯示行人之圖標等顯示於所期望之位置。

以上，對於可適用本揭示之技術之車輛控制系統之一例進行了說明。本揭示之技術可應用於以上所說明之構成中之攝像部12031等。具體而言，作為攝像部12031，可適用上述之固態攝像裝置1。藉由將本揭示之技術適用於攝像部12031，而可獲得實現高解析度及高動態範圍之攝影圖像，或可取得距離資訊。又，可使用獲得之攝影圖像或距離資訊，減輕駕駛員之疲勞，或提高駕駛員或車輛之安全度。

在上述之例中，對於以第1導電型為P型、以第2導電型為N型，以電子為信號電荷之固態攝像裝置進行了說明，但本揭示亦可適用於以電洞為信號電荷之固態攝像裝置。亦即，可以第1導電型為N型、以第2導電型為P型，將前述之各半導體區域由相反之導電型之半導體區域構成。

又，本揭示並不限於對於檢測可見光之入射光量之分佈且作為圖像而拍攝之固態攝像裝置之適用，亦可適用於將紅外線或X射線、或者粒子等之入射量之分佈作為圖像而拍攝之固態攝像裝置、或在廣義之意義下檢測壓力或靜電電容等的其他物理量之分佈且作為圖像而拍攝之指紋檢測感測器等所有固態攝像裝置(物理量分佈検知裝置)。

又，本揭示之技術並不限於固態攝像裝置，可適用於具有其他半導體積體電路之所有半導體裝置。

本揭示之實施形態並不限定於上述之實施形態，可在不脫離本揭示之主旨之範圍內進行各種變更。

例如，可採用組合上述之複數個實施形態之全部或一部分而成之形態。

再者，本說明書所記載之效果終極而言僅為例示而並非限定，亦可具有本說明書所記載之以外之效果。

再者，本技術亦可採用如以下之構成。 (1) 一種固態攝像裝置，其包含將像素矩陣狀地二維配置而成之像素陣列部，該像素具有光電轉換元件、浮動擴散區域、傳送電晶體、及除了傳送電晶體以外之1個像素電晶體，前述1個像素電晶體係重置電晶體、切換電晶體、放大電晶體、或選擇電晶體中之任一者。 (2) 如前述(1)之固態攝像裝置，其中藉由包含如下之4像素以上構成像素單元：重置電晶體像素，其係具有前述重置電晶體作為前述1個像素電晶體之前述像素者；切換電晶體像素，其係具有前述切換電晶體作為前述1個像素電晶體之前述像素者；放大電晶體像素，其係具有前述放大電晶體作為前述1個像素電晶體之前述像素者；及選擇電晶體像素，其係具有前述選擇電晶體作為前述1個像素電晶體之前述像素者；且前述像素單元共有前述切換電晶體、前述放大電晶體、前述重置電晶體、及前述選擇電晶體、與各像素之前述浮動擴散區域。 (3) 如前述(2)之固態攝像裝置，其中前述像素單元係由1×4之4像素構成。 (4) 如前述(2)之固態攝像裝置，其中前述像素單元係由2×2之4像素構成。 (5) 如前述(2)之固態攝像裝置，其中前述像素單元係由4×2之8像素構成。 (6) 如前述(5)之固態攝像裝置，其中構成前述像素單元之8像素係由1個前述切換電晶體像素、1個前述重置電晶體像素、3個前述放大電晶體像素、及3個前述選擇電晶體像素構成。 (7) 如前述(2)至(6)中任一項之固態攝像裝置，其中前述像素陣列部具備將前述切換電晶體像素彼此藉由金屬配線電性連接之複數個前述像素單元。 (8) 如前述(2)至(7)中任一項之固態攝像裝置，其中前述重置電晶體像素與前述切換電晶體像素在前述像素單元內相鄰地配置，前述放大電晶體像素與前述選擇電晶體像素在前述像素單元內相鄰地配置。 (9) 如前述(2)至(8)中任一項之固態攝像裝置，其中前述重置電晶體像素與前述切換電晶體像素相對於該2像素之中心線線對稱地配置，前述放大電晶體像素與前述選擇電晶體像素相對於該2像素之中心線線對稱地配置。 (10) 如前述(9)之固態攝像裝置，其中前述像素之前述浮動擴散區域配置於較前述像素電晶體更靠近前述中心線之位置，前述像素之前述像素電晶體配置於相對於前述中心線較前述浮動擴散區域遠之位置。 (11) 如前述(9)之固態攝像裝置，其中前述像素之前述像素電晶體配置於較前述浮動擴散區域更靠近前述中心線之位置，前述像素之前述浮動擴散區域配置於相對於前述中心線較前述像素電晶體遠之位置。 (12) 如前述(2)至(11)中任一項之固態攝像裝置，其中前述重置電晶體像素與前述切換電晶體像素之2像素、和前述放大電晶體像素與前述選擇電晶體像素之2像素相對於4像素之中心線線對稱地配置。 (13) 如前述(2)至(12)中任一項之固態攝像裝置，其中前述放大電晶體像素配置於由1×4之4像素構成之前述像素單元之內側之2像素之任一者。 (14) 如前述(2)至(13)中任一項之固態攝像裝置，其中在縱向方向上相鄰之2個前述像素單元相對於2個前述像素單元之中心線線對稱地配置。 (15) 如前述(2)至(14)中任一項之固態攝像裝置，其中在橫向方向上相鄰之2個前述像素單元相對於2個前述像素單元之中心線線對稱地配置。 (16) 如前述(2)至(15)中任一項之固態攝像裝置，其中複數個前述像素單元在前述像素陣列部之橫向方向上並進對稱地配置。 (17) 如前述(2)至(16)中任一項之固態攝像裝置，其中複數個前述像素單元在前述像素陣列部之縱向方向上並進對稱地配置。 (18) 如前述(1)至(17)中任一項之固態攝像裝置，其中前述1個像素電晶體係由Fin型之MOS電晶體構成。 (19) 如前述(1)至(18)中任一項之固態攝像裝置，其中前述像素在像素區域之外周部具有像素分離部，前述像素分離部包含於在俯視下將前述傳送電晶體與前述1個像素電晶體分離之元件分離區域。 (20) 一種電子機器，其具備固態攝像裝置，該固態攝像裝置包含將像素矩陣狀地二維配置而成之像素陣列部，該像素具有光電轉換元件、浮動擴散區域、傳送電晶體、及除了傳送電晶體以外之1個像素電晶體，前述1個像素電晶體係重置電晶體、切換電晶體、放大電晶體、或選擇電晶體中之任一者。

1:固態攝像裝置 1M,2M:配線層 2:像素 3:像素陣列部 4:垂直驅動電路 5:行信號處理電路 6:水平驅動電路 7:輸出電路 8:控制電路 9:垂直信號線 10:像素驅動配線 11:水平信號線 12:半導體基板 13:輸入輸出端子 21:像素分離部 22:井接點部 23:高濃度N型層 24:高濃度N型層 26:有效區域 27:元件分離區域 31:平面部 32:掘入部 33,34:閘極電極 41,421,541:FD連接件 42,401,501,525:區域 51,52-1,52-2,52-3,53,54,62,63,64,65,71,72-1,72-2,72-3,72-4,73,74,75,81,82,83-1,83-2,101,102-1,102-2,102-3,103,111,112,113,114,131,132-1,132-2,132-3,133-1,133-2,141,142,143,144,145,150,151,152-1,152-2,152-3,153-1,153-2,161,162,163,164,181,182-1,182-2,182-3,183-1,183-2,184,191,192,193,194,211,212-1,212-2,212-3,213-1,213-2,214,221,222,223,224,301,302-1,302-2,303,304,305,311,312,313,331,332-1,332-2,333,334,335,341,342,343,361,362-1,362-2,363,364,365,371,372,373,411,412,413,414,521,522,523,524 :金屬配線 55~61,76,77,78,79,80,104,105,106,107,108,109,110,134,135,136,137,138,154,155,156,157,158,159,160,185,186,187,188,189,195,215,216,217,218,219,225,226,306,307,308,336,337,338,366,367,368:導通孔 601,602:共有配線 1000:攝像裝置 1001:光學部 1002:固態攝像裝置(攝像元件) 1003:DSP電路 1004:訊框記憶體 1005:顯示部 1006:記錄部 1007:操作部 1008:電源部 1009:匯流排線 12000:車輛控制系統 12001:通訊網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:整合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:音訊揚聲器 12062:顯示部 12063:儀表板 12100:車輛 12101,12102,12103,12104,12105:攝像部 12111,12112,12113,12114:攝像範圍 AMP:放大電晶體 A-A',B-B',C-C',Q-Q',X-X',Y1-Y1',Y2-Y2',Z-Z':線 FD:浮動擴散區域 FDG:切換電晶體 OCL:晶載透鏡 PD:光電二極體 PU:像素單元 RST:重置電晶體 SEL:選擇電晶體 subFD:附加電容 TG:傳送電晶體 Tr:像素電晶體 VDD:恆定電壓源 VSL:像素信號 VSS:電位

圖1係顯示適用本揭示之技術之固態攝像裝置之概略構成之方塊圖。圖2係顯示像素之構成例之平面圖。圖3A-A'～C-C'係顯示像素之構成例之剖視圖。圖4A、B係說明像素單元之第1構成例之平面圖。圖5A～C係說明彩色濾光器與晶載透鏡之配置之圖。圖6係顯示藉由FD連接件連接之2個像素單元之電路構成例之圖。圖7係顯示第1構成例之像素單元內之各像素之詳細之配置之平面圖。圖8A～C係說明第1構成例之金屬配線之圖。圖9係說明像素單元之第2構成例之平面圖。圖10A～C係說明第2構成例之金屬配線之圖。圖11A～C係說明第2構成例之金屬配線之其他例之圖。圖12係顯示連接4個像素單元之情形之電路構成例之圖。圖13係說明像素單元之第3構成例之平面圖。圖14A～C係說明第3構成例之金屬配線之圖。圖15係說明像素單元之第4構成例之平面圖。圖16A、B係說明第4構成例之金屬配線之圖。圖17係顯示在橫向方向上連接2個像素單元時之電路構成之變化例之圖。圖18係說明像素單元之第5構成例之平面圖。圖19A、B係說明第5構成例之金屬配線之圖。圖20係說明像素單元之第6構成例之平面圖。圖21A、B係說明第6構成例之金屬配線之圖。圖22係說明像素單元之第7構成例之平面圖。圖23A～C係說明第7構成例之金屬配線之圖。圖24A～F係說明像素之其他像素內佈局之圖。圖25A～F係說明像素之其他像素內佈局之圖。圖26A-A'～C-C'係顯示像素電晶體為Fin型電晶體之情形之像素構成例之圖。圖27係說明將第6像素內佈局之配置例以像素單元之第1構成例進行配置之圖。圖28A、B係說明圖27之金屬配線之圖。圖29係說明將第6像素內佈局之配置例以像素單元之第3構成例進行配置之圖。圖30A、B係說明圖29之金屬配線之圖。圖31係說明將第6像素內佈局之配置例以像素單元之第4構成例進行配置之圖。圖32A、B係說明圖31之金屬配線之圖。圖33A～D係說明FD連接件之變化之圖。圖34A～D係說明FD連接件之變化之圖。圖35A～C係說明FD連接件之變化之圖。圖36係顯示像素之其他像素內佈局之第1例之圖。圖37係說明像素單元之第8構成例之平面圖。圖38係說明像素單元之第8構成例之像素電晶體之配置例之圖。圖39係顯示像素單元之第8構成例之金屬配線之配線例之平面圖。圖40係說明像素單元之第8構成例之像素電晶體之其他配置例之圖。圖41係說明第8構成例之像素單元之FD連接件之連接例之圖。圖42係說明第8構成例之像素單元之FD連接件之連接例之圖。圖43係說明第8構成例之像素單元之FD連接件之連接例之圖。圖44係說明第8構成例之像素單元之FD連接件之連接例之圖。圖45係說明像素單元之第9構成例之平面圖。圖46係說明像素單元之第9構成例中之像素電晶體之配置例之圖。圖47係顯示第9構成例之像素單元之電路構成例之圖。圖48係顯示第9構成例之像素單元之金屬配線之配線例之平面圖。圖49係顯示第9構成例之像素單元之金屬配線之配線例之平面圖。圖50係顯示第9構成例之像素單元之金屬配線之配線例之變化例之平面圖。圖51係說明第9構成例之像素單元之FD連接件之連接例之圖。圖52係說明第9構成例之像素單元之FD連接件之連接例之圖。圖53係說明第9構成例之像素單元之FD連接件之連接例之圖。圖54係說明第9構成例之像素單元之FD連接件之連接例之圖。圖55係說明第9構成例之像素單元之FD連接件之連接例之圖。圖56係說明第9構成例之像素單元之FD連接件之連接例之圖。圖57A、B係說明第9構成例之像素單元中之像素電晶體之配置例之圖。圖58A、B係說明第9構成例之像素單元中之像素電晶體之配置例之圖。圖59A、B係說明第9構成例之像素單元中之像素電晶體之配置例之圖。圖60A、B係說明第9構成例之像素單元中之像素電晶體之配置例之圖。圖61A～C係說明第9構成例之像素單元中之像素電晶體之配置例之圖。圖62係顯示作為適用本揭示之技術之電子機器之攝像裝置之構成例之方塊圖。圖63係說明影像感測器之使用例之圖。圖64係顯示車輛控制系統之概略性之構成之一例之方塊圖。圖65係顯示車外資訊検出部及攝像部之設置位置之一例之說明圖。

2:像素

21:像素分離部

22:井接點部

23:高濃度N型層

24:高濃度N型層

26:有效區域

27:元件分離區域

33:閘極電極

34:閘極電極

A-A',B-B',C-C':線

FD:浮動擴散區域

TG:傳送電晶體

Tr:像素電晶體

Claims

一種固態攝像裝置，其包含將像素矩陣狀地二維配置而成之像素陣列部，該像素具有光電轉換元件、浮動擴散區域、傳送電晶體、及除了傳送電晶體以外之1個像素電晶體，前述1個像素電晶體係重置電晶體、切換電晶體、放大電晶體、或選擇電晶體中之任一者。
如請求項1之固態攝像裝置，其中藉由包含如下之4像素以上構成像素單元：重置電晶體像素，其係具有前述重置電晶體作為前述1個像素電晶體之前述像素者；切換電晶體像素，其係具有前述切換電晶體作為前述1個像素電晶體之前述像素者；放大電晶體像素，其係具有前述放大電晶體作為前述1個像素電晶體之前述像素者；及選擇電晶體像素，其係具有前述選擇電晶體作為前述1個像素電晶體之前述像素者；且前述像素單元共有前述切換電晶體、前述放大電晶體、前述重置電晶體、及前述選擇電晶體、與各像素之前述浮動擴散區域。
如請求項2之固態攝像裝置，其中前述像素單元係由1×4之4像素構成。
如請求項2之固態攝像裝置，其中前述像素單元係由2×2之4像素構成。
如請求項2之固態攝像裝置，其中前述像素單元係由4×2之8像素構成。
如請求項5之固態攝像裝置，其中構成前述像素單元之8像素係由1個前述切換電晶體像素、1個前述重置電晶體像素、3個前述放大電晶體像素、及3個前述選擇電晶體像素構成。
如請求項2之固態攝像裝置，其中前述像素陣列部具備將前述切換電晶體像素彼此藉由金屬配線電性連接之複數個前述像素單元。
如請求項2之固態攝像裝置，其中前述重置電晶體像素與前述切換電晶體像素在前述像素單元內相鄰地配置，前述放大電晶體像素與前述選擇電晶體像素在前述像素單元內相鄰地配置。
如請求項2之固態攝像裝置，其中前述重置電晶體像素與前述切換電晶體像素相對於該2像素之中心線線對稱地配置，前述放大電晶體像素與前述選擇電晶體像素相對於該2像素之中心線線對稱地配置。
如請求項9之固態攝像裝置，其中前述像素之前述浮動擴散區域配置於較前述像素電晶體更靠近前述中心線之位置，前述像素之前述像素電晶體配置於相對於前述中心線較前述浮動擴散區域遠之位置。
如請求項9之固態攝像裝置，其中前述像素之前述像素電晶體配置於較前述浮動擴散區域更靠近前述中心線之位置，前述像素之前述浮動擴散區域配置於相對於前述中心線較前述像素電晶體遠之位置。
如請求項2之固態攝像裝置，其中前述重置電晶體像素與前述切換電晶體像素之2像素、和前述放大電晶體像素與前述選擇電晶體像素之2像素相對於4像素之中心線線對稱地配置。
如請求項2之固態攝像裝置，其中前述放大電晶體像素配置於由1×4之4像素構成之前述像素單元之內側之2像素之任一者。
如請求項2之固態攝像裝置，其中在縱向方向上相鄰之2個前述像素單元相對於2個前述像素單元之中心線線對稱地配置。
如請求項2之固態攝像裝置，其中在橫向方向上相鄰之2個前述像素單元相對於2個前述像素單元之中心線線對稱地配置。
如請求項2之固態攝像裝置，其中複數個前述像素單元在前述像素陣列部之橫向方向上並進對稱地配置。
如請求項2之固態攝像裝置，其中複數個前述像素單元在前述像素陣列部之縱向方向上並進對稱地配置。
如請求項1之固態攝像裝置，其中前述1個像素電晶體係由Fin型之MOS電晶體構成。
如請求項1之固態攝像裝置，其中前述像素在像素區域之外周部具有像素分離部，前述像素分離部包含於在俯視下將前述傳送電晶體與前述1個像素電晶體分離之元件分離區域。
一種電子機器，其具備固態攝像裝置，該固態攝像裝置包含將像素矩陣狀地二維配置而成之像素陣列部，該像素具有光電轉換元件、浮動擴散區域、傳送電晶體、及除了傳送電晶體以外之1個像素電晶體，前述1個像素電晶體係重置電晶體、切換電晶體、放大電晶體、或選擇電晶體中之任一者。