KR20100065474A - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20100065474A
KR20100065474A KR1020080123814A KR20080123814A KR20100065474A KR 20100065474 A KR20100065474 A KR 20100065474A KR 1020080123814 A KR1020080123814 A KR 1020080123814A KR 20080123814 A KR20080123814 A KR 20080123814A KR 20100065474 A KR20100065474 A KR 20100065474A
Authority
KR
South Korea
Prior art keywords
conductive layer
curable resin
printed circuit
circuit board
conductive
Prior art date
Application number
KR1020080123814A
Other languages
English (en)
Inventor
이영인
김용범
남명화
명세호
김태선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080123814A priority Critical patent/KR20100065474A/ko
Priority to PCT/KR2009/007016 priority patent/WO2010067977A2/ko
Publication of KR20100065474A publication Critical patent/KR20100065474A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
실시예에 따른 인쇄회로기판의 제조방법은 제1 도전층 상에 경화성 수지를 형성하는 단계; 패턴이 형성된 금형을 이용하여 상기 경화성 수지에 비아홀을 형성하는 단계; 상기 제1 도전층 상에 도금층을 형성하여 상기 비아홀을 채우는 도전비아를 형성하는 단계; 상기 도전비아 및 경화성 수지의 상면에 제2 도전층을 적층하는 단계; 및 상기 제1 도전층 및 제2 도전층을 패터닝하는 단계를 포함한다.
인쇄회로기판

Description

인쇄회로기판의 제조방법{METHOD FOR MANUFACTURING A PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
현재, 전자 제품의 박형화 및 기능화로 인하여 인쇄회로기판 역시 미세 패턴화, 소형화 및 패키지화 되고 있는 추세이다.
지금까지 가장 널리 사용되고 있는 미세 구조 제작 기술 중의 하나는 포토리소그래피(photolithography)로서, 포토레지스트 박막이 입혀진 기판 위에 패턴을 형성시키는 방법이다. 이때 형성되는 패턴의 크기는 광학적 회절 현상에 의해 제한을 받는다. 따라서, 구성소자의 집적도가 높아짐에 따라 포토리소그래피법은 빛에 의한 간섭효과의 영향으로 포토레지스트 패턴 자체 또는 패턴 사이에서 물리적으로 형태가 달라질 수 있다.
또한, 공정중 발생하는 불순물과 포토레지스트의 반응으로 포토레지스트가 침식되어 원하는 것과 다른 패턴이 형성될 수 있다는 문제점을 갖고, 또한, 포토레지스트를 제거해야 하는 공정상의 번거로움이 있다.
실시예는 인쇄회로기판의 제조방법을 제공한다.
실시예는 포토리소그래피 공정 또는 레이저 드릴(Laser drill) 공정없이 비아를 형성할 수 있는 인쇄회로기판의 제조방법을 제공한다.
실시예는 평탄화 공정이 요구되지 않는 인쇄회로기판의 제조방법을 제공한다.
실시예에 따른 인쇄회로기판의 제조방법은 제1 도전층 상에 경화성 수지를 형성하는 단계; 패턴이 형성된 금형을 이용하여 상기 경화성 수지에 비아홀을 형성하는 단계; 상기 제1 도전층 상에 도금층을 형성하여 상기 비아홀을 채우는 도전비아를 형성하는 단계; 상기 도전비아 및 경화성 수지의 상면에 제2 도전층을 적층하는 단계; 및 상기 제1 도전층 및 제2 도전층을 패터닝하는 단계를 포함한다.
실시예는 인쇄회로기판의 제조방법을 제공할 수 있다.
실시예는 포토리소그래피 공정 또는 레이저 드릴(Laser drill) 공정없이 비아를 형성할 수 있는 인쇄회로기판의 제조방법을 제공할 수 있다.
실시예는 평탄화 공정이 요구되지 않는 인쇄회로기판의 제조방법을 제공할 수 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 6은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 설명하는 도면이다.
도 1을 참조하면, 경화성 수지(10)가 상면에 형성된 제1 도전층(11)이 준비되고, 비아홀을 형성하기 위한 패턴(21)이 형성된 금형(20)이 준비된다.
상기 제1 도전층(11)은 금속 물질로 형성될 수 있으며, 예를 들어 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 또는 크롬(Cr) 중 적어도 어느 하나를 포함할 수 있다.
상기 경화성 수지(10)는 열 경화성 수지 또는 UV(ultraviolet) 경화성 수지가 사용될 수 있으며, 예를 들어, 솔더 레지스트, 에폭시 레진, 폴리이미드 등으로 형성될 수 있다. 상기 경화성 수지(10)는 적층, 스핀 코팅, dip 코팅, 스크린 방법 등으로 상기 제1 도전층(11) 상에 도포될 수 있다.
도 2를 참조하면, 상기 금형(20) 및 제1 도전층(11)에 힘을 가하여 상기 패턴(21)과 경화성 수지(10)가 합치되도록 한 후, 열 또는 UV를 가하여 상기 경화성 수지(10)를 경화시킨다.
도 3을 참조하면, 상기 경화성 수지(10)로부터 상기 패턴(21)이 형성된 금형(20)을 분리하면 상기 경화성 수지(10)에 비아홀(30)이 형성된다.
실시예에서는 상기 비아홀(30)을 형성하기 위해 포토리소그래피 공정 또는 레이저 드릴 공정을 사용하지 않고, 패턴(21)이 형성된 금형(20)을 이용한 임프린트법을 이용하여 비아홀(30)을 형성한다. 따라서, 상기 비아홀(30) 형성 공정이 간단하고 비용이 저렴한 장점이 있다.
도 4를 참조하면, 상기 비아홀(30)이 형성된 상기 경화성 수지(10) 및 상기 제1 도전층(11)에 대해 바텀-업(bottom-up) 도금 공정을 실시한다. 따라서, 상기 비아홀(30)을 통해 노출된 제1 도전층(11)에 도금층이 형성되어 상기 비아홀(30)을 채우는 도전비아(11a)가 형성된다. 이때, 상기 경화성 수지(10)의 상면에는 도금층이 형성되지 않는다.
상기 도전비아(11a)를 도금 공정이 아닌 도전성 페이스트를 비아홀에 채우는 방식으로 형성하는 경우, 도전성 페이스트가 일부분에 형성되지 않는 문제가 발생될 수도 있는데, 실시예에서는 상기 도전비아(11a)를 도금 공정으로 형성함에 따라 상기 비아홀(30)을 치밀하게 채우는 도전비아(11a)가 형성된다.
도 5를 참조하면, 상기 도전비아(11a)를 포함하는 상기 경화성 수지(10) 상에 제2 도전층(12)을 적층하여 형성한다. 상기 제2 도전층(12)은 금속 물질로 형성될 수 있으며, 예를 들어 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 또는 크롬(Cr) 중 적어도 어느 하나를 포함할 수 있다.
상기 제2 도전층(12)은 상기 도전비아(11a)를 포함하는 상기 경화성 수지(10)의 상면에 부착된다. 상기 제2 도전층(12)은 적층 방식으로 형성되기 때문에, 상기 제2 도전층(12)의 상면에 대한 별도의 평탄화 공정이 요구되지 않는 장점이 있다.
도 6을 참조하면, 상기 제1 도전층(11) 및 제2 도전층(12)을 패터닝하여 상기 도전비아(11a)를 통해 전기적으로 연결되는 제1 도전패턴(111) 및 제2 도전패턴(121)을 형성한다.
따라서, 도 6에 도시된 바와 같은 인쇄회로기판이 제작된다.
실시예에 따른 인쇄회로기판의 제조방법은 포토리소그래피 공정 및 레이저 드릴 공정을 사용하지 않기 때문에 공정이 간단하고 저렴한 비용으로 인쇄회로기판을 제작할 수 있는 장점이 있다.
또한, 실시예에 따른 인쇄회로기판의 제조방법은 도금 방식으로 도전비아를 형성하기 때문에, 비아홀을 치밀하게 채우는 도전비아를 형성할 수 있는 장점이 있다.
또한, 실시예에 따른 인쇄회로기판의 제조방법은 경화성 수지 상에 제2 도전층을 적층하여 형성하기 때문에, 별도의 평탄화 공정이 요구되지 않는 장점이 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지 의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 6은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 설명하는 도면.

Claims (4)

  1. 제1 도전층 상에 경화성 수지를 형성하는 단계;
    패턴이 형성된 금형을 이용하여 상기 경화성 수지에 비아홀을 형성하는 단계;
    상기 제1 도전층 상에 도금층을 형성하여 상기 비아홀을 채우는 도전비아를 형성하는 단계;
    상기 도전비아 및 경화성 수지의 상면에 제2 도전층을 적층하는 단계; 및
    상기 제1 도전층 및 제2 도전층을 패터닝하는 단계를 포함하는 인쇄회로기판의 제조방법.
  2. 제 1항에 있어서,
    상기 제1 도전층 및 제2 도전층은 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 또는 크롬(Cr) 중 적어도 어느 하나를 포함하는 인쇄회로기판의 제조방법.
  3. 제 1항에 있어서,
    상기 비아홀을 형성하는 단계는 상기 패턴이 형성된 금형을 상기 경화성 수지와 합치하고 상기 경화성 수지를 경화시킨 후, 상기 패턴이 형성된 금형을 상기 경화성 수지로부터 분리하는 단계를 포함하는 인쇄회로기판의 제조방법.
  4. 제 1항에 있어서,
    상기 경화성 수지는 열 경화성 수지 또는 UV(ultraviolet) 경화성 수지인 인쇄회로기판의 제조방법.
KR1020080123814A 2008-12-08 2008-12-08 인쇄회로기판의 제조방법 KR20100065474A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080123814A KR20100065474A (ko) 2008-12-08 2008-12-08 인쇄회로기판의 제조방법
PCT/KR2009/007016 WO2010067977A2 (ko) 2008-12-08 2009-11-26 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080123814A KR20100065474A (ko) 2008-12-08 2008-12-08 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20100065474A true KR20100065474A (ko) 2010-06-17

Family

ID=42243167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080123814A KR20100065474A (ko) 2008-12-08 2008-12-08 인쇄회로기판의 제조방법

Country Status (2)

Country Link
KR (1) KR20100065474A (ko)
WO (1) WO2010067977A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200055424A (ko) 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144444A (ja) * 1999-11-17 2001-05-25 Ibiden Co Ltd 多層プリント配線板並びにそのコア材となる両面プリント配線板及びその製造方法
JP2001196714A (ja) * 2000-01-17 2001-07-19 Jsr Corp 回路基板およびその製造方法
EP1633175A4 (en) * 2003-09-29 2009-11-11 Ibiden Co Ltd INSULATION INTERIOR FOR PRINTED CONNECTION CARD, PRINTED CONNECTION CARD, AND METHOD OF MANUFACTURING THE SAME
KR100601474B1 (ko) * 2004-10-28 2006-07-18 삼성전기주식회사 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200055424A (ko) 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판
US10798825B2 (en) 2018-11-13 2020-10-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
WO2010067977A3 (ko) 2010-08-26
WO2010067977A2 (ko) 2010-06-17

Similar Documents

Publication Publication Date Title
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
JP5997260B2 (ja) 印刷回路基板及びその製造方法
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
KR101140982B1 (ko) 단층 인쇄회로기판 및 그 제조 방법
US20130213695A1 (en) Method of manufacturing flying tail type rigid-flexible printed circuit board and flying tail type rigid-flexible printed circuit board manufactured by the same
US20120008287A1 (en) Electronic component module and method of manufacturing the same
US20080250634A1 (en) Multi-layer board manufacturing method thereof
JPWO2016132424A1 (ja) フレキシブルプリント配線板の製造方法
CN107170689B (zh) 芯片封装基板
KR20160140184A (ko) 패키지 기판 및 그 제조 방법
KR20140056916A (ko) 인쇄회로기판 및 그의 제조 방법
TWI656819B (zh) 柔性電路板製作方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
US9549465B2 (en) Printed circuit board and method of manufacturing the same
US20120266463A1 (en) Method for manufacturing printed circuit board
KR100693146B1 (ko) 다층 인쇄회로기판의 제조방법
US20130313002A1 (en) Multilayer printed circuit board and method for manufacturing same
KR20100065474A (ko) 인쇄회로기판의 제조방법
JP2009147080A (ja) 半導体装置用パッケージおよびその製造方法
JP2014036220A (ja) プリント回路基板及びその製造方法
JP2014220402A (ja) 半導体パッケージ基板の製造方法
JP2011222962A (ja) プリント基板およびその製造方法
KR20120130639A (ko) 양면 연성 인쇄회로기판 및 그 제조방법
JP4806926B2 (ja) 電子部品搭載装置の製造方法
KR101194448B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid