TWI492365B - 一種金屬-絕緣體-金屬電容結構 - Google Patents
一種金屬-絕緣體-金屬電容結構 Download PDFInfo
- Publication number
- TWI492365B TWI492365B TW097119875A TW97119875A TWI492365B TW I492365 B TWI492365 B TW I492365B TW 097119875 A TW097119875 A TW 097119875A TW 97119875 A TW97119875 A TW 97119875A TW I492365 B TWI492365 B TW I492365B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal
- electrode plate
- insulator
- upper electrode
- Prior art date
Links
Description
本發明係關於一種金屬-絕緣體-金屬(metal-insulator-metal, MIM)電容結構及其製作方法,特別是關於一種具有較佳介電層厚度之金屬-絕緣體-金屬電容結構及其製作方法。
在半導體的製程中,利用金屬層、絕緣層、金屬層複合式結構所構成的金屬電容器已廣泛地運用於極大型積體電路(ultra large scale integration, ULSI)的設計上。因為此種金屬電容器具有較低的電阻值(resistance)以及較小的寄生電容(parasitic capacitance),而且沒有空乏區感應電壓(induced voltage)偏移的問題,因此目前多採用金屬-絕緣體-金屬構造做為金屬電容器的主要結構。
結構上,金屬-絕緣體-金屬電容包括一電容絕緣層,例如介電層,其係設置在下電極以及上電極之間。金屬-絕緣體-金屬電容往往需要佔據晶片相當大的面積。而為了達到增加電路積集度以降低成本,金屬-絕緣體-金屬電容必須朝高電容量密度(capacitance density)發展,才能增加電路密度。提高金屬-絕緣體-金屬電容量密度的方法之一是降低介電層的厚度來達到增加電容量密度。然而,這種解決方法很有可能反而會產生新的問題,例如,過高的漏電流
等。
例如,美國專利第6,699,749號即揭露一種金屬-絕緣體-金屬電容的製作方法。其中,用來當作電容絕緣層之介電層,在其製程中,還被用作為定義上電極之蝕刻停止層。由於當作蝕刻停止層的介電層無可避免的會受到蝕刻的傷害而減損其厚度,所以介電層必須要夠厚。但是,這樣一來,明顯違反想要降低介電層的厚度來達到增加電容量密度的終極目標。
另一方面,美國專利第6,730,573號亦揭露一種金屬-絕緣體-金屬電容的製作方法。其中,利用銅層作為蝕刻停止層,並在蝕刻完成後暴露出所有的銅區域,包含用來做為MIM電容結構之金屬電極以及金屬導線。之後,又在方才所暴露出所有的銅區域上再沉積上一層薄的阻障層。阻障層的材料選自於Ta、Al、W、TaN、TiN。由於所有的銅區域上都沉積上了一層阻障層,造成作為導線之用的銅區域電阻明顯升高,不利於電路的性能。
於是,需要一種新穎的金屬-絕緣體-金屬電容結構及其製作方法。此等新穎的金屬-絕緣體-金屬電容結構既具有較佳之介電層厚度,亦能維持電路具有低的電阻。
本發明即在於提供一種新穎的金屬-絕緣體-金屬電容結構及其製作方法,來克服以上之缺點。
本發明首先提供一種新穎的一種金屬-絕緣體-金屬電容結構,包含位於基材中的第一金屬層與導電層、覆蓋第一金屬層與導電層之圖案化緩衝層,此圖案化緩衝層具有第一開口以暴露第一金屬層、位於第一開口中之第二金屬層,其與第一金屬層共同構成下電極板、設於第二金屬層上並覆蓋部分圖案化緩衝層之阻障層、設於阻障層上之介電層、設於介電層上之上電極板,以及覆蓋上電極板與圖案化緩衝層之保護層。
本發明又提供一種新穎的金屬-絕緣層-金屬電容結構的製作方法。首先,提供包含有第一金屬與導電層之基材。其次,形成覆蓋第一金屬與導電層之圖案化緩衝層,其中此圖案化緩衝層具有暴露第一金屬之第一開口。繼續以一第二金屬實質上填滿第一開口,使得第二金屬與第一金屬共同構成一下電極板以後,形成覆蓋第二金屬與圖案化緩衝層之阻障層。接著形成覆蓋阻障層之介電層。再形成覆蓋介電層之上電極板層。之後選擇性移除上電極板層、介電層與阻障層以暴露出圖案化緩衝層並構成上電極板,其中阻障層覆蓋部分緩衝層,形成保護層,來覆蓋上電極板、介電層、阻障層與緩衝層。
本發明即在於提供一種新穎的金屬-絕緣體-金屬電容結構及其製作方法。此等新穎的金屬-絕緣體-金屬電容
結構中,使用一額外的緩衝層來取代定義上電極時作為蝕刻停止層之介電層,使得此等金屬-絕緣體-金屬電容結構中具有均勻與理想的介電層厚度。另一方面,於此等金屬-絕緣體-金屬電容結構中,只選擇性的將阻障層沉積在MIM電容結構中作為電極板之用的銅區域上,藉此維持電路結構的低電阻。
第1圖例示本發明的金屬-絕緣體-金屬電容結構之一較佳實施例。本發明金屬-絕緣體-金屬電容結構100,包含基材101、第一金屬層111與第二金屬層112共同構成之下電極板110、導線層120、圖案化緩衝層130、阻障層140、介電層150、上電極板160與保護層170。導線層120與上電極板160各可以電連接一介層插塞(via plug)121/161來作為與其他金屬內連線電連接之用。
第一金屬層111與導線層120位於基材101中。視情況需要,第一金屬層111與導線層120間彼此可以電連接或電絕緣。第1圖即例示第一金屬層111與導線層120間彼此電連接。基材101可以為一半導體基材,例如矽,其表面上另設置有至少一層絕緣層,而第一金屬層111與導線層120即形成於絕緣層中。另外,基材101中還可以額外包含有與第一金屬層111/導線層120電連接之元件,例如半導體元件,或其他材料層等等。
在第一金屬層111與導線層120上方有大致上覆蓋第一金屬層111與導線層120之圖案化緩衝層130。圖案化緩
衝層130通常包含一氮化物材料,例如厚度介於(650~750)間之氮化矽。圖案化緩衝層130一方面可以容納下電極板110中的第二金屬層112,另一方面又可以在後續定義上電極板160時,作為蝕刻停止層之用以緩衝蝕刻傷害,使得製程寬裕度增加。圖案化緩衝層130中具有選擇性的第一開口131,以暴露出第一金屬層111。此第一開口131用來容納第二金屬層112。可以使用一般的黃光與蝕刻製程來形成第一開口131。
第二金屬層112即填滿第一開口131。可以使用一般電鍍法或是無電極電鍍法來將第二金屬層112填滿第一開口131。視情況需要,將第二金屬層112填滿第一開口131後還可以再使用化學機械研磨來平坦化第二金屬層112的表面。由於第一開口131暴露出第一金屬層111,所以將第二金屬層112填滿第一開口131後,第二金屬層112即與第一金屬層111共同構成了本發明金屬-絕緣體-金屬電容結構100的下電極板110。較佳者,第二金屬層112還可以略窄於第一金屬層111。
下電極板110上方有設於第二金屬層112上之阻障層140。至少,阻障層140要覆蓋部分位於下方之圖案化緩衝層130。較佳者,阻障層140還略大於位於下方之第二金屬層112,並覆蓋到部分的圖案化緩衝層130,以確保阻障層140能盡量覆蓋第二金屬層112。可以使用例如氮化鉭、鉭、氮化鈦或其組合等材料來形成阻障層。阻障層140可
以用來防止下電極板110中金屬原子的擴散。
本發明金屬-絕緣體-金屬電容結構中的介電層150即位於阻障層140之上。可以使用例如氧化矽、氮化矽、高介電常數(high k)等之單一材料層或其組合,如氧化物-氮化物-氧化物(ONO)等之複數材料層來形成此介電層。介電層150的厚度視情況需要而定,通常較薄的介電層150,能使得金屬-絕緣體-金屬電容結構得到較高的介電值。
上電極板160即位於介電層150之上。另外,還有保護層170整體性的覆蓋在上電極板160與圖案化緩衝層130上。保護層170與圖案化緩衝層130上可以有開口,以容納導線層120與上電極板160的介層插塞121/161來作為電連接之用。可以使用例如鋁、鈦、氮化鈦或其組合等導電材料來形成上電極板160。保護層170通常包含一氮化物材料,例如氮化矽。
較佳者,可以在一次蝕刻步驟中定義出上電極板160、介電層150與阻障層140的位置。例如,可以在圖案化緩衝層130上依序形成阻障層140、介電層150與上電極板層後,再使用光罩結合黃光與蝕刻製程,來使得阻障層140、介電層150與上電極板160具有相同的大小。由於圖案化緩衝層130此時即作為蝕刻停止層之用,故可以避免美國專利第6,699,749號等之先前技術介電層過厚的缺點,使本發明之MIM電容結構的電容介電層得以有效控制在最佳厚度範圍。此外,控制介電層具有最佳厚度範圍
亦能符合想要降低介電層的厚度來達到增加電容量密度的終極目標。
第一金屬層111、第二金屬層112、導線層120、上電極板160與介層插塞121/161通常由一導電材料所形成。例如,第一金屬層111、第二金屬層112、導線層120可以包含銅。上電極板160可以包含鋁、鈦或氮化鈦。
本發明又提供一種新穎的金屬-絕緣層-金屬電容結構的製作方法。第2-10圖例示本發明金屬-絕緣體-金屬電容結構製作方法的一較佳實施例。首先,如第2圖所示,提供基材201。基材201中包含有第一金屬211與導線層220。視情況需要,第一金屬211與導線層220間彼此可以電連接或電絕緣。第2圖即例示第一金屬211與導線層220間彼此電絕緣。基材201可以為一半導體基材,例如矽,其表面上另設置有至少一層絕緣層(圖未示),而第一金屬211與導線層220即形成於絕緣層中。另外,基材201中還可以額外包含有與第一金屬211/導線層220電連接之元件,例如半導體元件,或其他材料層等等。
其次,如第3圖所示,沉積一緩衝層230來覆蓋第一金屬211、導線層220與基材201。之後,如第4圖所示,將緩衝層230圖案化,使得圖案化緩衝層231具有選擇性暴露第一金屬211之第一開口232。較佳者,圖案化緩衝層231的第一開口232僅暴露部分的第一金屬211,而不暴露導線層220。此外,第一開口232還可以略窄於第一
金屬211,並可以使用一般的黃光結合蝕刻製程來圖案化緩衝層231以形成第一開口232。
值得注意的是,緩衝層230在圖案化後一方面將可以容納下電極板中的第二金屬層,另一方面又可以在後續定義上電極板時,作為蝕刻停止層之用以緩衝蝕刻傷害使得製程寬裕度增加,因此緩衝層230較佳需與上電極板、下電極板、阻障層具不同之蝕刻速率。例如,緩衝層230可使用化學氣相沉積等之方法來形成一厚度介於(900~1100)間之氮化矽等材料。
接下來,如第5圖所示,以第二金屬212實質上填滿第一開口232,使得第二金屬212與第一金屬211可以共同構成下電極板210。可以使用一般電鍍法或是無電極電鍍法來將第二金屬層212填滿第一開口232。視情況需要,在以第二金屬212填滿第一開口232後,還可以再使用化學機械研磨來平坦化第二金屬212的表面,以利後續各層的形成。由於第一開口232暴露出第一金屬211,所以將第二金屬212填滿第一開口232後,第二金屬212即與第一金屬211共同構成了本發明金屬-絕緣體-金屬電容結構的下電極板210。
以後,如第6圖所示,形成阻障層240以全面性覆蓋第二金屬212與圖案化緩衝層231。可以使用例如氮化鉭、鉭、氮化鈦或其組合等材料,經由例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)等
等方法來形成阻障層240,使得阻障層240的厚度介於(450~550)之間,用來防止下電極板210中金屬原子的擴散。
接著,如第7圖所示,形成覆蓋阻障層240之介電層250。可以使用例如氧化矽、氮化矽、高介電常數(high k)等之單一材料層或其組合,如氧化物-氮化物-氧化物(ONO),並可經由例如沉積、氧化、氮化等等方法來形成此介電層250,使得介電層250的厚度介於(250~350)之間。介電層250的厚度視情況需要而定,通常較薄的介電層250,能使得本發明金屬-絕緣體-金屬電容結構得到較高的介電值。
再來,如第8圖所示,繼續形成覆蓋於介電層250之上電極板層260'。可以使用例如鋁、鈦、氮化鈦或其組合等材料來形成上電極板層260'。繼續,如第9圖所示,選擇性移除上電極板層260'、介電層250與阻障層240以暴露出下方的圖案化緩衝層231,藉此定義出上電極板260的位置。較佳者,阻障層240略大於位於下方之第二金屬212,並覆蓋到部分的圖案化緩衝層231,以確保阻障層240能盡量覆蓋第二金屬212。至少,阻障層240要覆蓋部分位於下方之圖案化緩衝層231。
較佳者,可以在一次蝕刻步驟中同時定義出上電極板260、介電層250與阻障層240的位置。例如,依序形成阻障層240、介電層250與上電極板層260',再使用同一光
罩,結合黃光與蝕刻製程,使得阻障層240、介電層250與上電極板260具有相同的大小。由於圖案化緩衝層231此時即作為蝕刻停止層之用,故可以避免介電層太厚,明顯影響電容量密度的終極目標。
然後,如第10圖所示,形成保護層270,來全面性的覆蓋上電極板260、介電層250、阻障層240與圖案化緩衝層231,詳細來說,保護層270直接接觸上電極板260、介電層250與阻障層240,於是完成了本發明方法所形成的金屬-絕緣體-金屬電容結構200。保護層170通常包含一氮化物材料,例如氮化矽。
另一方面,保護層270與圖案化緩衝層231可以被選擇性移除,並暴露出導線層220與上電極板260而額外形成開口,以容納導線層220與上電極板260的介層插塞221/261來作為電連接之用,如第10圖所示。第一金屬211、第二金屬212、導線層220、上電極板260與介層插塞221/261通常由一導電材料所形成。例如,第一金屬層211、第二金屬層212、導線層220可以包含銅。上電極板260可以包含鋁、鈦或氮化鈦。
在本發明新穎的金屬-絕緣體-金屬電容結構中,使用一額外的緩衝層來取代定義上電極時作為蝕刻停止層之介電層,使得此等金屬-絕緣體-金屬電容結構中具有均勻與理想的介電層厚度。另一方面,於此等金屬-絕緣體-金屬電容結構中,只選擇性的將阻障層沉積在MIM電容結構中
作為電極板之用的銅區域表面,而不讓阻障層接觸金屬導線,藉此維持電路結構盡量低的電阻。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100‧‧‧金屬-絕緣體-金屬電容結構
101‧‧‧基材
110‧‧‧下電極板
111‧‧‧第一金屬層
112‧‧‧第二金屬層
120‧‧‧導電層
121/161‧‧‧介層插塞
130‧‧‧圖案化緩衝層
131‧‧‧第一開口
140‧‧‧阻障層
150‧‧‧介電層
160‧‧‧上電極板
170‧‧‧保護層
200‧‧‧金屬-絕緣體-金屬電容結構
201‧‧‧基材
210‧‧‧下電極板
211‧‧‧第一金屬層
212‧‧‧第二金屬層
220‧‧‧導電層
221/261‧‧‧介層插塞
230‧‧‧緩衝層
231‧‧‧圖案化緩衝層
232‧‧‧第一開口
240‧‧‧阻障層
250‧‧‧介電層
260’‧‧‧上電極板層
260‧‧‧上電極板
270‧‧‧保護層
第1圖例示本發明的金屬-絕緣體-金屬電容結構之一較佳實施例。
第2-10圖例示本發明金屬-絕緣體-金屬電容結構製作方法的一較佳實施例。
100‧‧‧金屬-絕緣體-金屬電容結構
101‧‧‧基材
110‧‧‧下電極板
111‧‧‧第一金屬層
112‧‧‧第二金屬層
120‧‧‧導電層
121/161‧‧‧介層插塞
130‧‧‧圖案化緩衝層
131‧‧‧第一開口
140‧‧‧阻障層
150‧‧‧介電層
160‧‧‧上電極板
170‧‧‧保護層
Claims (18)
- 一種金屬-絕緣體-金屬(metal-insulator-metal,MIM)電容結構,包含有:一基材;一第一金屬層以及一導電層,位於該基材中;一圖案化緩衝層,覆蓋該第一金屬層與該導電層,且該圖案化緩衝層具有一第一開口以暴露該第一金屬層並直接接觸該基材;一第二金屬層,位於該第一開口中,該第二金屬層與該第一金屬層共同構成一下電極板;一阻障層,設於該第二金屬層上並覆蓋部分該圖案化緩衝層;一介電層,設於該阻障層上;一上電極板,設於該介電層上;以及一保護層,覆蓋該上電極板與該圖案化緩衝層,並直接接觸該上電極板、該介電層與該阻障層。
- 如請求項1之金屬-絕緣體-金屬電容結構,其中該導電層、該第一金屬層與該第二金屬層包含銅。
- 如請求項1之金屬-絕緣體-金屬電容結構,其中該圖案化緩衝層包含一氮化物。
- 如請求項1之金屬-絕緣體-金屬電容結構,其中該導電層與該 第一金屬層電連接。
- 如請求項1之金屬-絕緣體-金屬電容結構,其中該阻障層係選自由氮化鉭、鉭、氮化鈦或其組合所組成之群組。
- 如請求項1之金屬-絕緣體-金屬電容結構,其中該阻障層與該上電極板之面積大小相同。
- 如請求項1之金屬-絕緣體-金屬電容結構,其中該介電層係選自由氧化矽、氮化矽、一高介電常數(high k)材料或其組合所組成之群組。
- 如請求項1之金屬-絕緣體-金屬電容結構,其中該上電極板係選自由鋁、鈦、氮化鈦或其組合所組成之群組。
- 如請求項1之金屬-絕緣體-金屬電容結構,其中該保護層包含一氮化物。
- 一種金屬-絕緣層-金屬(metal-insulator-metal,MIM)電容結構的製作方法,其包含:提供一基材,其包含一第一金屬與一導電層;形成一圖案化緩衝層,以覆蓋該第一金屬與該導電層,其中該圖案化緩衝層具有一第一開口以暴露該第一金屬並直接接觸該基材; 將該第一開口實質上填滿一第二金屬,使得該第二金屬與該第一金屬共同構成一下電極板;形成一阻障層,以覆蓋該第二金屬與該圖案化緩衝層;形成一介電層,以覆蓋該阻障層;形成一上電極板層,以覆蓋該介電層;選擇性移除該上電極板層、該介電層與該阻障層以暴露出該圖案化緩衝層並構成一上電極板,其中該阻障層覆蓋部分該圖案化緩衝層;以及形成一保護層,覆蓋該上電極板、該介電層、該阻障層與該圖案化緩衝層,並直接接觸該上電極板、該介電層與該阻障層。
- 如請求項10之製作方法,進一步包含:選擇性移除該保護層與該圖案化緩衝層,以暴露部分之該上電極板與部分之該導電層。
- 如請求項10之製作方法,其中使用一黃光與蝕刻步驟以形成該上電極板、該介電層與該阻障層。
- 如請求項10之製作方法,其中該第一金屬與該導電層彼此電連接。
- 如請求項10之製作方法,其中該緩衝層包含一氮化物。
- 如請求項10之製作方法,其中該導電層、該第二金屬與該第一金屬包含銅,且該阻障層係選自由氮化鉭、鉭、氮化鈦或其組合所組成之群組。
- 如請求項10之製作方法,其中該介電層係選自由氧化矽、氮化矽、一高介電常數(high k)材料或其組合所組成之群組。
- 如請求項10之製作方法,其中該上電極板係選自由鋁、鈦、氮化鈦或其組合所組成之群組。
- 如請求項10之製作方法,其中該保護層包含一氮化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097119875A TWI492365B (zh) | 2008-05-29 | 2008-05-29 | 一種金屬-絕緣體-金屬電容結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097119875A TWI492365B (zh) | 2008-05-29 | 2008-05-29 | 一種金屬-絕緣體-金屬電容結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200950058A TW200950058A (en) | 2009-12-01 |
TWI492365B true TWI492365B (zh) | 2015-07-11 |
Family
ID=44871185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097119875A TWI492365B (zh) | 2008-05-29 | 2008-05-29 | 一種金屬-絕緣體-金屬電容結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI492365B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW529174B (en) * | 2002-04-19 | 2003-04-21 | Taiwan Semiconductor Mfg | Method for producing metal capacitor |
-
2008
- 2008-05-29 TW TW097119875A patent/TWI492365B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW529174B (en) * | 2002-04-19 | 2003-04-21 | Taiwan Semiconductor Mfg | Method for producing metal capacitor |
Also Published As
Publication number | Publication date |
---|---|
TW200950058A (en) | 2009-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7332764B2 (en) | Metal-insulator-metal (MIM) capacitor and method of fabricating the same | |
JP3895126B2 (ja) | 半導体装置の製造方法 | |
KR100803489B1 (ko) | 반도체 집적 회로 및 반도체 장치 제조 방법 | |
US7056787B2 (en) | Method of manufacturing semiconductor device | |
US20030011043A1 (en) | MIM capacitor structure and process for making the same | |
US8709906B2 (en) | MIM capacitor and associated production method | |
US7586142B2 (en) | Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same | |
TW201916301A (zh) | 具有整合的電容器的半導體裝置及其製造方法 | |
US6680542B1 (en) | Damascene structure having a metal-oxide-metal capacitor associated therewith | |
US7745280B2 (en) | Metal-insulator-metal capacitor structure | |
US6391713B1 (en) | Method for forming a dual damascene structure having capacitors | |
US10497519B1 (en) | Back-end-of-the line capacitor | |
US6677635B2 (en) | Stacked MIMCap between Cu dual damascene levels | |
JP5534170B2 (ja) | 半導体装置及びその製造方法 | |
US7169680B2 (en) | Method for fabricating a metal-insulator-metal capacitor | |
US7709878B2 (en) | Capacitor structure having butting conductive layer | |
US20090061590A1 (en) | Method for manufacturing semiconductor device | |
US6358792B1 (en) | Method for fabricating metal capacitor | |
US20030006480A1 (en) | MIMCap with high dielectric constant insulator | |
TWI492365B (zh) | 一種金屬-絕緣體-金屬電容結構 | |
KR101153224B1 (ko) | 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법 | |
CN111199956A (zh) | 一种半导体器件及其形成方法 | |
KR100624326B1 (ko) | 반도체장치의 커패시터 제조방법 | |
JP2003031665A (ja) | 半導体装置の製造方法 | |
KR20120008337A (ko) | 반도체 소자 및 그 형성 방법 |