CN111465218A - 一种低温共烧陶瓷及其填孔方法 - Google Patents

一种低温共烧陶瓷及其填孔方法 Download PDF

Info

Publication number
CN111465218A
CN111465218A CN202010197197.8A CN202010197197A CN111465218A CN 111465218 A CN111465218 A CN 111465218A CN 202010197197 A CN202010197197 A CN 202010197197A CN 111465218 A CN111465218 A CN 111465218A
Authority
CN
China
Prior art keywords
base layer
ceramic
filling
holes
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010197197.8A
Other languages
English (en)
Inventor
谢明良
朱振庆
陈清典
苏宏正
张益源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guoju Electronics China Co ltd
Original Assignee
Guoju Electronics China Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guoju Electronics China Co ltd filed Critical Guoju Electronics China Co ltd
Priority to CN202010197197.8A priority Critical patent/CN111465218A/zh
Publication of CN111465218A publication Critical patent/CN111465218A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种低温共烧陶瓷及其填孔方法,包括:提供基层,所述基层作为制作低温共烧陶瓷的载体;在所述基层上形成陶瓷层;在所述陶瓷层上形成有若干个通孔,所述通孔自所述陶瓷层贯穿所述基层;提供导电填充液,将所述导电填充液自所述基层的表面填充至所述若干个通孔内,所述基层的材质包括聚酯膜,所述陶瓷层是由陶瓷生胚制成的薄带状结构,所述陶瓷层涂布在所述基层上,还包括回收板,填充通孔后剩余的导电填充液自所述基层的下表面被印刷刷把收集至所述回收板上。本发明所述的填孔方法不用印刷网版的辅助即可完成填孔,减少了加工工序,提高了填孔精度以及填孔品质,经一步节约了成本。

Description

一种低温共烧陶瓷及其填孔方法
技术领域
本发明涉及厚膜积层工艺,尤其涉及一种低温共烧陶瓷及其填孔方法。
背景技术
低温共烧陶瓷(Low Temperature Co-fired Ceramic,简称LTCC),是一种多层互连技术,其可以运用在滤波器的高功率模块、卫星通讯、汽车雷达以及无线通讯产品上,并为其提供高密度、高频率、高可靠性和高性能整合性的被动组件。采用LTCC技术制成的电容、电感、电阻、滤波器以及阻抗匹配电路等被动组件,会比以其它技术制成的产品的可靠度更高、成本降低以及大量减少所占空间体积。
LTCC的主要材料为陶瓷生胚薄带,在LTCC的加工过程中会将陶瓷生胚薄带涂布在聚酯胶膜(PET)上,之后在所述陶瓷生胚薄带和聚酯胶膜上形成连通的竖直通孔,再将导电填充液(比如银浆)填充入所述通孔中,以印刷的方式用银浆制成金属电路。聚酯胶膜用以承载陶瓷生胚薄带,从而增加生胚强度,以便于后续加工,以及抑制加工过程中热处理产生的收缩。
进一步的,LTCC为多层互连技术,因而在多层叠片时,需将聚酯胶膜(PET)自陶瓷生胚薄带上剥除,再将陶瓷生胚薄带堆叠形成立体电路结构,最后将所述立体电路结构高温共烧达到致密化的效果,形成整合型被动组件。
如图1所示,陶瓷生胚薄带02和聚酯胶膜08紧密贴合,其上有通孔03,传统的银浆填充通,03需借助印刷网版01完成,在进行银浆07填充通孔03这一工序时,需先制作对应的印刷网版01,印刷网版01通常是一面稍大于陶瓷生胚薄带02大小的平板,该平板上设置有与通孔03对应的开口04,将所述印刷网版01覆盖在陶瓷生胚薄带02的表面,保证开口04与通孔03上下位置对应,在所述印刷网版01和所述陶瓷生胚薄带02之间还还有一层乳剂05,之后再用印刷刷把06将银浆07填充至通孔03内部,保证银浆07不会沾附在陶瓷生胚薄带02表面。
显然的,传统的银浆填孔方法必须使用特定网版,使得加工工艺更复杂,且在作业过程中,填充精度除本身网版以外,仍须克服网版填孔对位的误差,银浆的填入量也不易管控;再者,因考虑网版制作公差及填孔对位公差,网版开口设计需比被填充的通孔孔径略大,这又是一重精度偏差,还增大了陶瓷生胚薄带表面沾污的可能性;再者,陶瓷生胚薄带上的通孔的孔位及孔径的改变,也需要新的印刷网版与之相匹配,如此加工时,需多进行一道工序,延长了加工工期,增加了加工成本。
因此,亟需提出一种新的技术方案来解决上述问题。
发明内容
本发明的目的是解决现有技术中存在的问题,提供一种低温共烧陶瓷的填孔方法,摆脱填孔时对印刷网版的依赖,节约加工工序,减轻工作量。
为达到上述目的,本发明采用的技术方案是:
一种低温共烧陶瓷的填孔方法,包括:
提供基层,所述基层作为制作低温共烧陶瓷的载体;
在所述基层上形成陶瓷层;
在所述陶瓷层上形成有若干个通孔,所述通孔自所述陶瓷层贯穿所述基层;
提供导电填充液,将所述导电填充液自所述基层的表面填充至所述若干个通孔内。
上述技术方案中,优选地,所述基层的材质包括聚酯膜。
优选地,所述陶瓷层是由陶瓷生胚制成的薄带状结构,所述陶瓷层涂布在所述基层上。
优选地,所述导电填充液包括导电相、粘结相和有机载体。
进一步的,所述基层包括上表面以及与所述上表面平行且相对设置的下表面,
进一步的,所述陶瓷层涂布在所述基层的上表面,
进一步的,所述导电填充液自所述基层的下表面填充至所述若干个通孔内。
更进一步的,将所述导电填充液填充至所述若干个通孔包括:
将导电填充液用印刷刷把涂覆在所述基层的下表面,
所述导电填充液自所述基层的下表面流入所述若干个通孔内。
更进一步的,还包括回收板,所述回收板为平板,所述平板具有开口,所述基层和陶瓷层均容纳于所述开口中,
进一步的,所述基层的下表面水平朝上,所述基层的下表面与所述开口平齐,填充通孔后剩余的导电填充液自所述基层的下表面被印刷刷把收集至所述回收板上。
本发明还提供一种低温共烧陶瓷,包括若干层叠压的电极层,所述电极层包括陶瓷基底以及分布在所述陶瓷基底上的金属电极,
进一步的,所述陶瓷基底上形成有若干个通孔,所述金属电极容纳于所述通孔,所述金属电极在低温共烧陶瓷内形成立体回路。
与现有技术相比,本发明具有如下有益效果中的一个或多个:
1.现有填孔方式为正向填孔,需配合使用特定网版,利用网版印刷方式进行填孔。作业过程中填孔精度除本身网版以外,仍须克服网版填孔对位的精度影响,且银浆填入量不易管控,本发明所述的填孔方法简单有效,相比传统填孔方法,省去了对印刷网版的使用,缩减了加工工序,节省了制作网版的材料以及时间成本,提高了加工效率;
2.本发明利用基层(聚酯膜)为填孔屏蔽,直接由聚酯膜填入银浆以完成通孔填孔作业,此方式减少了一道加工工艺带来的精度误差(填孔网版制作的精度误差及网版填孔时对位精度误差),有效提升低温共烧陶瓷内部立体电路架构的精准度,并减少制作工艺的复杂度及成本;
3.应用本发明所述填孔方法填充的银浆的量固定,减少了浪费,且利用传统正向填孔的方法填充的通孔存在诸多不良品质,如陶瓷生胚表面填孔孔径较大,且不规则,填孔量不固定,造成通孔内导电填充液的填充高度起伏较大等,而利用本发明所述填孔方法填充的通孔的外观趋近于原始通孔外观,近似真圆,且陶瓷生胚表面无异常导电性沾污;
4.将填孔后的陶瓷生胚薄带,进行叠片,烧结后确认剖断面,相较传统填孔方法,本发明所述的填孔方法获得的填孔效果更好,其具有较好的通孔笔直度,且于每陶瓷层间,无多余的导电填充液。
5.本发明所述填孔方法利用聚酯胶膜来辅助填孔,提高了聚酯胶膜的材料利用度,且本发明用回收板来收集多余导电填充液,进一步节省了材料成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它附图。
图1是传统正向填孔工艺的填孔示意图;
图2是本发明所述填孔工艺的填孔示意图;
图3是传统正向填孔工艺填充的通孔的效果图;
图4是本发明所述填孔工艺填充的通孔的效果图;
图5是由传统正向填孔工艺填孔堆叠后的通孔剖面品质效果图;
图6是由本发明所述填孔工艺填孔堆叠后的通孔剖面品质效果图;
图7是本发明所述回收板在填孔工艺中的使用效果图。
其中:01-印刷网版;02-陶瓷生胚薄带;03-通孔;04-开口;05-乳剂;06-印刷刷把;07-银浆;08-聚酯胶膜;
1-基层;11-下表面;2-陶瓷层;3-通孔;4-导电填充液;5-回收板;51-开口。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以使固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以使直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
下面结合实施例及附图进一步说明本发明要旨:
实施例:
请参见图2-7:图2是本发明所述填孔工艺的填孔示意图;图3是传统正向填孔工艺填充的通孔的效果图;图4是本发明所述填孔工艺填充的通孔的效果图;图5是由传统正向填孔工艺填孔堆叠后的通孔剖面品质效果图;图6是由本发明所述填孔工艺填孔堆叠后的通孔剖面品质效果图;图7是本发明所述回收板在填孔工艺中的使用效果图。
本发明提出了一种新的技术方案,相比传统的正向填孔本发明相对其运用反向填孔的方式解决现有填孔技术中的不足。
本发明提供一种低温共烧陶瓷的填孔方法,包括:
提供基层1,所述基层1作为制作低温共烧陶瓷的载体;
在所述基层1上形成陶瓷层2;
在所述陶瓷层2上形成有若干个通孔3,所述通孔3自所述陶瓷层2贯穿所述基层1;
提供导电填充液4,将所述导电填充液4自所述基层1的表面填充至所述若干个通孔3内。
在一种实施例中,所述基层1的材质包括聚酯膜。
在一种实施例中,所述陶瓷层2是由陶瓷生胚制成的薄带状结构,所述陶瓷层2涂布在所述基层1上。
在一种实施例中,所述导电填充液4可以由导电相、粘结相和有机载体组成,其中,导电相可以是金属粉末,这些金属粉末可以是银粉、铜粉或者铝粉等,粘结相可以是玻璃粉或者氧化物。
在一种实施例中,所述基层1包括上表面以及与所述上表面平行且相对设置的下表面11,
所述陶瓷层2涂布在所述基层1的上表面,
所述导电填充液4自所述基层1的下表面11填充至所述若干个通孔3内。
进一步的,将所述导电填充液4填充至所述若干个通孔3包括:
将导电填充液4用印刷刷把06涂覆在所述基层1的下表面11,
所述导电填充液4自所述基层1的下表面11流入所述若干个通孔3内。
参见图7,本发明所述的填孔方法还包括利用回收板5收集导电填充液4,所述回收板5为平板,所述平板具有开口51,所述基层1和陶瓷层2均容纳于所述开口51中,
所述基层1的下表面11水平朝上,所述基层1的下表面11与所述开口51平齐,填充通孔3后剩余的导电填充液4自所述基层1的下表面11被印刷刷把06收集至所述回收板5上。
本发明还提供一种低温共烧陶瓷,其包括若干层叠压的电极层,所述电极层包括陶瓷基底以及分布在所述陶瓷基底上的金属电极,
所述陶瓷基底上形成有若干个通孔,所述金属电极容纳于所述通孔,所述金属电极在低温共烧陶瓷内形成立体回路。
参见图1,传统的填孔方式为正向填孔,需配合使用特定网版,利用网版印刷方式进行填孔。作业过程中填孔精度除本身网版以外,仍须克服网版填孔对位的精度影响,且银浆填入量不易管控,本发明所述的填孔方法简单有效,相比传统填孔方法,省去了对印刷网版的使用,缩减了加工工序,节省了制作网版的材料以及时间成本,提高了加工效率;
参见图2,本发明利用基层1(聚酯膜)为填孔屏蔽,直接由聚酯膜填入银浆以完成通孔填孔作业,此方式减少了一道加工工艺带来的精度误差(填孔网版制作的精度误差及网版填孔时对位精度误差),有效提升低温共烧陶瓷内部立体电路架构的精准度,并减少制作工艺的复杂度及成本。
应用本发明所述填孔方法填充的银浆的量固定,且回收板的使用更是减少了材料浪费。
传统正向填孔的方法填充的通孔存在诸多不良品质,如图3所示,陶瓷生胚表面填孔孔径较大,且不规则,填孔量不固定,造成通孔内导电填充液的填充高度起伏较大等,而利用本发明所述填孔方法填充的通孔的外观趋近于原始通孔外观,近似真圆,如图4所示,且陶瓷生胚表面无异常导电性沾污;
对比图3和图4填孔后的外圆形状,可以明显看出本发明所述填孔方法的优越性。
参见图5和图6,将填孔后的陶瓷生胚薄带进行叠片、烧结后确认剖断面,相较传统填孔方法,本发明所述的填孔方法获得的填孔效果更好,其具有较好的通孔笔直度,且于每陶瓷层间,无多余的导电填充液。
综上所述,本发明所述填孔方法利用聚酯胶膜来辅助填孔,提高了聚酯胶膜的材料利用度,且本发明用回收板来收集多余导电填充液,进一步节省了材料成本。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改和变型。

Claims (8)

1.一种低温共烧陶瓷的填孔方法,其特征在于,包括:
提供基层(1),所述基层(1)作为制作低温共烧陶瓷的载体;
在所述基层(1)上形成陶瓷层(2);
在所述陶瓷层(2)上形成有若干个通孔(3),所述通孔(3)自所述陶瓷层(2)贯穿所述基层(1);
提供导电填充液(4),将所述导电填充液(4)自所述基层(1)的表面填充至所述若干个通孔(3)内。
2.根据权利要求1所述的填孔方法,其特征在于,所述基层(1)的材质包括聚酯膜。
3.根据权利要求1所述的填孔方法,其特征在于,所述陶瓷层(2)是由陶瓷生胚制成的薄带状结构,所述陶瓷层(2)涂布在所述基层(1)上。
4.根据权利要求1所述的填孔方法,其特征在于,所述导电填充液(4)包括导电相、粘结相和有机载体。
5.根据权利要求1所述的填孔方法,其特征在于,所述基层(1)包括上表面以及与所述上表面平行且相对设置的下表面(11),
所述陶瓷层(2)涂布在所述基层(1)的上表面,
所述导电填充液(4)自所述基层(1)的下表面(11)填充至所述若干个通孔(3)内。
6.根据权利要求5所述的填孔方法,其特征在于,将所述导电填充液(4)填充至所述若干个通孔(3)包括:
将导电填充液(4)用印刷刷把(06)涂覆在所述基层(1)的下表面(11),
所述导电填充液(4)自所述基层(1)的下表面(11)流入所述若干个通孔(3)内。
7.根据权利要求1所述的填孔方法,其特征在于,还包括回收板(5),所述回收板(5)为平板,所述平板具有开口(51),所述基层(1)和陶瓷层(2)均容纳于所述开口(51)中,
所述基层(1)的下表面(11)水平朝上,所述基层(1)的下表面(11)与所述开口(51)平齐,填充通孔(3)后剩余的导电填充液(4)自所述基层(1)的下表面(11)被印刷刷把(06)收集至所述回收板(5)上。
8.一种低温共烧陶瓷,其特征在于,包括若干层叠压的电极层,所述电极层包括陶瓷基底以及分布在所述陶瓷基底上的金属电极,
所述陶瓷基底上形成有若干个通孔,所述金属电极容纳于所述通孔,所述金属电极在低温共烧陶瓷内形成立体回路。
CN202010197197.8A 2020-03-19 2020-03-19 一种低温共烧陶瓷及其填孔方法 Pending CN111465218A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010197197.8A CN111465218A (zh) 2020-03-19 2020-03-19 一种低温共烧陶瓷及其填孔方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010197197.8A CN111465218A (zh) 2020-03-19 2020-03-19 一种低温共烧陶瓷及其填孔方法

Publications (1)

Publication Number Publication Date
CN111465218A true CN111465218A (zh) 2020-07-28

Family

ID=71680800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010197197.8A Pending CN111465218A (zh) 2020-03-19 2020-03-19 一种低温共烧陶瓷及其填孔方法

Country Status (1)

Country Link
CN (1) CN111465218A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766555A (ja) * 1993-08-27 1995-03-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
KR20060022809A (ko) * 2004-09-08 2006-03-13 주식회사 아모텍 엘티씨씨 회로의 층간 연결 방법
TW200818415A (en) * 2006-06-27 2008-04-16 Agency Science Tech & Res LTCC substrate structure
CN101543144A (zh) * 2007-03-14 2009-09-23 松下电器产业株式会社 识别标志以及电路基板的制造方法
CN102148081A (zh) * 2010-11-11 2011-08-10 深圳顺络电子股份有限公司 一种叠层片式陶瓷电子元器件的制造方法
CN103224404A (zh) * 2013-04-03 2013-07-31 西南应用磁学研究所 低温共烧陶瓷器件及制备方法
CN106747476A (zh) * 2016-11-28 2017-05-31 贵州航天计量测试技术研究所 一种ltcc滤波器多喷头打印集成制造方法
CN110769609A (zh) * 2019-11-27 2020-02-07 珠海元盛电子科技股份有限公司 一种感光膜塞孔板及pcb板树脂塞孔方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766555A (ja) * 1993-08-27 1995-03-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
KR20060022809A (ko) * 2004-09-08 2006-03-13 주식회사 아모텍 엘티씨씨 회로의 층간 연결 방법
TW200818415A (en) * 2006-06-27 2008-04-16 Agency Science Tech & Res LTCC substrate structure
CN101543144A (zh) * 2007-03-14 2009-09-23 松下电器产业株式会社 识别标志以及电路基板的制造方法
CN102148081A (zh) * 2010-11-11 2011-08-10 深圳顺络电子股份有限公司 一种叠层片式陶瓷电子元器件的制造方法
CN103224404A (zh) * 2013-04-03 2013-07-31 西南应用磁学研究所 低温共烧陶瓷器件及制备方法
CN106747476A (zh) * 2016-11-28 2017-05-31 贵州航天计量测试技术研究所 一种ltcc滤波器多喷头打印集成制造方法
CN110769609A (zh) * 2019-11-27 2020-02-07 珠海元盛电子科技股份有限公司 一种感光膜塞孔板及pcb板树脂塞孔方法

Similar Documents

Publication Publication Date Title
US8305729B2 (en) Laminated ceramic electronic component
US6753218B2 (en) Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
US7126811B2 (en) Capacitor and method for producing the same, and circuit board with a built-in capacitor and method for producing the same
KR101386541B1 (ko) 적층 콘덴서 및 그 제조 방법
US8410536B2 (en) Substrate with embedded patterned capacitance
CN111383844B (zh) 电解电容器
US20210391842A1 (en) High Frequency Multilayer Filter
JP4597585B2 (ja) 積層電子部品及びその製造方法
CN106205954A (zh) 电感器及其形成方法
WO2020174847A1 (ja) 電子部品及び電子部品の製造方法
CN101207971B (zh) 电容器用粘结片和电容器内置型印刷布线板的制造方法
CN112447405B (zh) 多层电子组件
CN111465218A (zh) 一种低温共烧陶瓷及其填孔方法
US20010026435A1 (en) Monolithic ceramic electronic component, method for manufacturing same, and electronic device including same
US11412621B2 (en) Device-embedded board and method of manufacturing the same
CN106341945B (zh) 一种柔性线路板及其制作方法
CN104616889A (zh) 嵌入在板中的多层陶瓷电子组件和印刷电路板
JP4370663B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
CN105515545B (zh) 叠层式高通滤波器及其制备方法
JP4558257B2 (ja) 固体電解コンデンサ
JP4337423B2 (ja) 回路モジュール
JP2013165204A (ja) 固体電解コンデンサ及びその製造方法
JP4520374B2 (ja) チップ状固体電解コンデンサの製造方法
WO2021038901A1 (ja) 電解コンデンサ、及び、電解コンデンサの製造方法
WO2020264519A1 (en) Ceramic microelectronic devices and methods of their manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200728