WO2021033418A1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
WO2021033418A1
WO2021033418A1 PCT/JP2020/024437 JP2020024437W WO2021033418A1 WO 2021033418 A1 WO2021033418 A1 WO 2021033418A1 JP 2020024437 W JP2020024437 W JP 2020024437W WO 2021033418 A1 WO2021033418 A1 WO 2021033418A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
frequency module
high frequency
substrate
mounting substrate
Prior art date
Application number
PCT/JP2020/024437
Other languages
English (en)
French (fr)
Inventor
麻由香 小野
基嗣 津田
史生 播磨
▲高▼志 姫田
浩章 徳矢
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202080056304.3A priority Critical patent/CN114270500A/zh
Publication of WO2021033418A1 publication Critical patent/WO2021033418A1/ja
Priority to US17/649,287 priority patent/US20220157748A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Definitions

  • the present invention generally relates to a high frequency module, and more particularly to a high frequency module including a resin layer covering an electronic component.
  • the high-frequency module described in Patent Document 1 includes a mounting substrate (wiring substrate), electronic components (low noise amplifier, power amplifier), and a resin layer (insulating resin).
  • the mounting board has one main surface (first surface).
  • the surface connection mounting between the electronic component and one main surface of the mounting board is a mounting by flip chip connection.
  • the resin layer is formed so as to cover the electronic component.
  • An object of the present invention is to provide a high frequency module capable of reducing stress applied to an electronic component when mounting the high frequency module on an external substrate while suppressing peeling of the electronic component from the mounting substrate.
  • the high frequency module includes a mounting substrate, electronic components, solder bumps, and a resin layer.
  • the mounting board has one main surface.
  • the electronic component has a first surface and a second surface facing each other, and a side surface intersecting the first surface and the second surface, and is provided on the one main surface of the mounting substrate.
  • the solder bumps are arranged between the mounting board and the electronic component, and electrically connect the mounting board and the electronic component.
  • the resin layer is provided on the one main surface of the mounting substrate so as to cover the electronic component.
  • the first surface is a surface of the electronic component opposite to the mounting substrate.
  • the side surface of the electronic component is in contact with the resin layer.
  • a space is provided between at least a part of the first surface and the resin layer in the thickness direction of the mounting substrate.
  • the high frequency module according to the above aspect of the present invention, it is possible to reduce the stress applied to the electronic component when the high frequency module is mounted on the external substrate while suppressing the electronic component from peeling from the mounting substrate.
  • FIG. 1 is a plan view of the high frequency module according to the embodiment.
  • FIG. 2 is a sectional view taken along line X1-X1 of FIG.
  • FIG. 3 is a cross-sectional view of an electronic component used in the high frequency module of the same.
  • FIG. 4 is a cross-sectional view of the high frequency module according to the first modification of the embodiment.
  • FIG. 5 is a cross-sectional view of the high frequency module according to the second modification of the embodiment.
  • FIG. 6 is a cross-sectional view of the high frequency module according to the third modification of the embodiment.
  • FIGS. 1 to 6 referred to in the following embodiments and the like are schematic views, and the ratio of the size and the thickness of each component in the figure does not necessarily reflect the actual dimensional ratio. Not exclusively.
  • the high frequency module 1 is used, for example, in a communication device.
  • the communication device is, for example, a mobile phone such as a smartphone.
  • the communication device is not limited to a mobile phone, and may be a wearable terminal such as a smart watch, for example.
  • the high frequency module 1 can be electrically connected to an external board (not shown).
  • the external board corresponds to, for example, a mother board of a mobile phone or a communication device.
  • the high-frequency module 1 can be electrically connected to the external board not only when the high-frequency module 1 is mounted directly on the external board, but also when the high-frequency module 1 is indirectly mounted on the external board. Including cases where it is implemented.
  • the case where the high frequency module 1 is indirectly mounted on the external board is a case where the high frequency module 1 is mounted on another high frequency module mounted on the external board.
  • the high-frequency module 1 includes a mounting substrate 2, electronic components 3 and 4, a plurality of solder bumps 5 and 6, and resin layers 7 and 8. .. Further, the high frequency module 1 includes a plurality of external connection terminals 9.
  • the mounting board 2 has a first main surface 21 and a second main surface 22 facing each other in the thickness direction D1 of the mounting board 2.
  • the mounting substrate 2 is, for example, a printed wiring board, an LTCC (Low Temperature Co-fired Ceramics) substrate, an HTCC (High Temperature Co-fired Ceramics) substrate, and a resin multilayer substrate.
  • the mounting board 2 is a printed circuit board or a ceramic board.
  • the mounting substrate 2 is, for example, a multilayer substrate including a plurality of dielectric layers and a plurality of conductive layers.
  • the plurality of dielectric layers and the plurality of conductive layers are laminated in the thickness direction D1 of the mounting substrate 2.
  • the plurality of conductive layers are each formed in a predetermined pattern.
  • Each of the plurality of conductive layers includes one or a plurality of conductor portions in one plane orthogonal to the thickness direction D1 of the mounting substrate 2.
  • the material of each conductive layer is, for example, copper.
  • the plurality of conductive layers include a ground layer. In the high frequency module 1, a plurality of ground terminals and a ground layer are electrically connected via a via conductor or the like included in the mounting substrate 2.
  • the mounting board 2 is not limited to the printed wiring board, the LTCC board, the HTCC board, and the resin multilayer board, but may be a wiring structure.
  • the wiring structure is, for example, a multi-layer structure.
  • the multilayer structure includes at least one insulating layer and at least one conductive layer.
  • the insulating layer is formed in a predetermined pattern. When there are a plurality of insulating layers, the plurality of insulating layers are formed in a predetermined pattern determined for each layer.
  • the conductive layer is formed in a predetermined pattern different from the predetermined pattern of the insulating layer. When there are a plurality of conductive layers, the plurality of conductive layers are formed in a predetermined pattern determined for each layer.
  • the conductive layer may include one or more rewiring sections.
  • the first surface of the two surfaces facing each other in the thickness direction of the multilayer structure is the first main surface 21 of the mounting board 2, and the second surface is the second main surface 22 of the mounting board 2.
  • the wiring structure may be, for example, an interposer.
  • the interposer may be an interposer using a silicon substrate, or may be a substrate composed of multiple layers.
  • the electronic component 3 is arranged on the first main surface 21 of the mounting board 2.
  • An electronic component 4 and a plurality of external connection terminals 9 are arranged on the second main surface 22 of the mounting board 2.
  • the first main surface 21 is one main surface.
  • the electronic components 3 are arranged on the first main surface 21 of the mounting board 2.
  • the electronic component 3 is, for example, a power amplifier.
  • a power amplifier is an amplifier that amplifies a transmission signal transmitted to the outside via an antenna.
  • the power amplifier is controlled by, for example, a power amplifier controller.
  • the electronic component 3 has a first surface 31, a second surface 32, and a plurality of side surfaces 33.
  • the first surface 31 and the second surface 32 face each other in the thickness direction D1 of the mounting substrate 2. That is, the direction in which the first surface 31 and the second surface 32 face each other is the thickness direction D1 of the mounting substrate 2.
  • Each of the plurality of side surfaces 33 intersects (orthogonally) the first surface 31 and the second surface 32.
  • the second surface 32 faces the first main surface 21 of the mounting board 2 when the electronic component 3 is provided on the mounting board 2. That is, the first surface 31 of the electronic component 3 is the surface of the electronic component 3 opposite to the mounting substrate 2.
  • the electronic component 4 is arranged on the second main surface 22 of the mounting board 2.
  • the electronic component 4 is, for example, a low noise amplifier.
  • a low noise amplifier is an amplifier that amplifies a received signal received from the outside via an antenna with low noise.
  • the electronic component 4 has a first surface 41, a second surface 42, and a plurality of side surfaces 43.
  • the first surface 41 and the second surface 42 face each other in the thickness direction D1 of the mounting substrate 2. That is, the direction in which the first surface 41 and the second surface 42 face each other is the thickness direction D1 of the mounting substrate 2.
  • Each of the plurality of side surfaces 43 intersects (orthogonally) the first surface 41 and the second surface 42.
  • the second surface 42 faces the second main surface 22 of the mounting board 2 when the electronic component 4 is provided on the mounting board 2. That is, the first surface 41 of the electronic component 4 is the surface of the electronic component 4 opposite to the mounting board 2.
  • solder bump 5 is a terminal for electrically connecting the mounting board 2 and the electronic component 3. As shown in FIG. 2, the solder bumps 5 are arranged between the electronic component 3 and the mounting board 2 in the thickness direction D1 of the mounting board 2.
  • the electronic component 3 is mounted on the first main surface 21 of the mounting board 2 via a plurality of solder bumps 5. That is, the electronic component 3 is flip-chip mounted on the first main surface 21 of the mounting board 2 via the solder bump 5.
  • the solder bump 6 is a terminal for electrically connecting the mounting board 2 and the electronic component 4. As shown in FIG. 2, the solder bumps 6 are arranged between the electronic component 4 and the mounting board 2 in the thickness direction D1 of the mounting board 2.
  • the electronic component 4 is mounted on the second main surface 22 of the mounting board 2 via a plurality of solder bumps 6. That is, the electronic component 4 is flip-chip mounted on the second main surface 22 of the mounting board 2 via the solder bump 6.
  • the resin layer 7 is provided on the first main surface 21 of the mounting substrate 2, and the electronic components 3 and the first main surface 21 are arranged on the first main surface 21. It covers the main surface 21.
  • the resin layer 7 has a function of ensuring reliability such as mechanical strength (impact resistance) and moisture resistance of the electronic component 3 arranged on the first main surface 21. That is, the resin layer 7 has a function of protecting the electronic component 3 arranged on the first main surface 21.
  • the resin layer 8 is provided on the second main surface 22 of the mounting substrate 2 and covers the electronic components 4 and the second main surface 22 arranged on the second main surface 22. ..
  • the resin layer 8 has a function of ensuring reliability such as mechanical strength (impact resistance) and moisture resistance of the electronic component 4 arranged on the second main surface 22. That is, the resin layer 8 has a function of protecting the electronic component 4 arranged on the second main surface 22.
  • Resin layers 7 and 8 contain, for example, epoxy resin, phenol resin, urethane resin or polyimide.
  • the resin layers 7 and 8 may appropriately contain a filler or the like.
  • a space 10 is provided between the first surface 31 of the electronic component 3 and the resin layer 7 in the thickness direction D1 of the mounting substrate 2. It is provided. In the present embodiment, the space 10 is provided between the entire first surface 31 and the resin layer 7, but the space 10 is provided between at least a part of the first surface 31 and the resin layer 7. Just do it. In this case, it is preferable that at least a part of the first surface 31 overlaps with the solder bump 5 in a plan view from the thickness direction D1 of the mounting substrate 2. The space 10 is formed between the first surface 31 of the electronic component 3 and the resin layer 7, for example, by mirror-processing the first surface 31 of the electronic component 3 and then forming the resin layer 7. To.
  • a space 11 is provided between the first surface 41 of the electronic component 4 and the resin layer 8 in the thickness direction D1 of the mounting substrate 2.
  • the space 11 is provided between the entire first surface 41 and the resin layer 8, but the space 11 is provided between at least a part of the first surface 41 and the resin layer 8. Just do it.
  • the space 11 is formed between the first surface 41 of the electronic component 4 and the resin layer 8 by forming the resin layer 8 after mirror-processing the first surface 41 of the electronic component 4, for example.
  • the side surface 33 of the electronic component 3 and the resin layer 7 are in contact with each other, and the side surface 43 of the electronic component 4 and the resin layer 8 are in contact with each other. There is.
  • the plurality of external connection terminals 9 are terminals for electrically connecting the mounting board 2 and the external board (not shown).
  • the plurality of external connection terminals 9 include an input terminal, an output terminal, a ground terminal, and the like of the high frequency module 1.
  • the plurality of external connection terminals 9 are arranged on the second main surface 22 of the mounting board 2.
  • the plurality of external connection terminals 9 are columnar (for example, columnar) electrodes provided on the second main surface 22 of the mounting substrate 2.
  • the material of the plurality of external connection terminals 9 is, for example, a metal such as copper or a copper alloy.
  • Each of the plurality of external connection terminals 9 has a base end portion joined to the second main surface 22 of the mounting board 2 and a tip end portion on the opposite side to the base end portion in the thickness direction D1 of the mounting board 2. Has.
  • Each tip of the plurality of external connection terminals 9 may include, for example, a gold plating layer.
  • the high frequency module 1 is provided with a plurality of external connection terminals 9 from the viewpoint of mountability of the high frequency module 1 on an external board, an increase in the number of ground terminals of the high frequency module 1, and the like.
  • the electronic component 3 includes a substrate 301, a functional unit 302, an insulating film 303, a pad electrode 304, and a columnar electrode 305.
  • the substrate substrate 301 has a first main surface 3011 and a second main surface 3012.
  • the first main surface 3011 and the second main surface 3012 face each other in the thickness direction of the substrate 301 (thickness direction of the mounting substrate 2) D1.
  • Substrate 301 contains, for example, gallium arsenide (GaAs).
  • the substrate 301 may contain, for example, silicon germanium (SiGe), silicon (Si), silicon carbide (SiC), or gallium nitride (GaN).
  • the functional unit 302 constitutes a part of the functions of the high frequency module 1.
  • the functional unit 302 is, for example, a GaAs-based HBT (Heterojunction Bipolar Transistor).
  • the functional unit 302 is provided on the first main surface 3011 of the substrate 301. As shown in FIG. 3, the functional unit 302 has a sub-collector layer 3021, a collector layer 3022, a base layer 3023, an emitter layer 3024, and an emitter mesa layer 3025.
  • the sub-collector layer 3021, the collector layer 3022, the base layer 3023, the emitter layer 3024, and the emitter mesa layer 3025 are laminated in this order from the substrate 301 side in the thickness direction D1 of the substrate 301.
  • the functional unit 302 is provided on the substrate 301, but the functional unit may be included in the substrate. In this case, the portion of the substrate excluding the functional portion becomes the base.
  • the insulating film 303 has electrical insulation.
  • the insulating film 303 is formed on the substrate 301 so as to cover the functional portion 302 provided on the substrate 301.
  • the material of the insulating film 303 is, for example, a synthetic resin such as an epoxy resin or a polyimide.
  • the pad electrode 304 has an emitter electrode 3041, an emitter wiring 3042, a base electrode 3043, and a base wiring 3044.
  • the emitter electrode 3041 and the emitter wiring 3042 are laminated in the order of the emitter electrode 3041 and the emitter wiring 3042 from the substrate 301 side in the thickness direction D1 of the substrate 301. Further, the base electrode 3043 and the base wiring 3044 are laminated in the order of the base electrode 3043 and the base wiring 3044 from the substrate 301 side in the thickness direction D1 of the substrate 301.
  • the pad electrode 304 is electrically connected to the functional unit 302 by the emitter electrode 3041 and the base electrode 3043.
  • the columnar electrode 305 is an electrode for electrically connecting the pad electrode 304 and the solder bump 5.
  • the columnar electrode 305 has an underbump metal layer 3051 and a metal post 3052.
  • the underbump metal layer 3051 and the metal post 3052 are laminated in the order of the underbump metal layer 3051 and the metal post 3052 from the substrate 301 side in the thickness direction D1 of the substrate 301.
  • the solder bump 5 is connected to the metal post 3052 of the columnar electrodes 305.
  • the functional portion 302, the insulating film 303, and the pad electrode 304 are viewed from the substrate 301 side in the thickness direction of the substrate 301 (thickness direction of the mounting substrate 2) D1. , Columnar electrodes 305 are arranged in this order.
  • the solder bump 5 and the functional portion 302 are formed in a plan view from D1 in the thickness direction of the substrate 301 (thickness direction of the mounting substrate 2). overlapping.
  • the entire electronic component 3 is in contact with the resin layer 7, and no space 10 is provided between the first surface 31 of the electronic component 3 and the resin layer 7.
  • the thermal stress from the solder bump 5 exerts a stress on the electronic component 3 in the direction away from the mounting substrate 2.
  • the stress acts directly on the electronic component 3, and the stress causes a crack 100 from the functional portion 302 of the electronic component 3 to the substrate 301. Occurs (see Figure 3).
  • the reliability of the electronic component 3 may decrease.
  • the thermal stress from the solder bump 5 is dealt with.
  • the stress applied to the electronic component 3 can be reduced.
  • cracks 100 are less likely to occur in the electronic component 3, and it is possible to suppress deterioration of the reliability of the electronic component 3.
  • a space is provided between the side surface 33 of the electronic component 3 and the resin layer 7, and the side surface 33 and the resin layer 7 are not in contact with each other.
  • a drop impact test based on JESD22-B111 and a vibration test based on JESD22-B103 are performed on a conventional high-frequency module, the side surface 33 and the resin layer 7 are not in contact with each other, and the electronic component 3 Is not sufficiently held by the resin layer 7, so that the electronic component 3 may be peeled off from the mounting substrate 2.
  • the side surface 33 of the electronic component 3 and the resin layer 7 are in contact with each other, and the electronic component 3 is held by the resin layer 7. .. Therefore, even when the drop impact test and the vibration test are performed on the high frequency module 1, it is possible to prevent the electronic component 3 from peeling off from the mounting substrate 2.
  • the stress applied to the electronic component 3 when the high-frequency module 1 is mounted on the external substrate is reduced while suppressing the electronic component 3 from peeling from the mounting substrate 2. be able to.
  • the same effect can be obtained for the electronic component 4.
  • a space 10 is provided between the first surface 31 of the electronic component 3 and the resin layer 7 in the thickness direction D1 of the mounting substrate 2.
  • the electronic component 3 moves to the space 10 side in response to this thermal stress.
  • the stress applied to the electronic component 3 can be reduced.
  • the side surface 33 of the electronic component 3 and the resin layer 7 are in contact with each other.
  • the same effect can be obtained for the electronic component 4.
  • the electronic components 3 and 4 are applied to the electronic components 3 and 4 when the high-frequency module 1 is mounted on the external substrate while suppressing the electronic components 3 and 4 from peeling off from the mounting substrate 2.
  • the stress can be reduced.
  • the spaces 10 and 11 are between the entire first surfaces 31 and 41 of the electronic components 3 and 4 and the resin layers 7 and 8. Is provided. Therefore, the stress applied to the electronic components 3 and 4 can be reduced as compared with the case where the spaces 10 and 11 are provided between a part of the first surfaces 31 and 41 and the resin layers 7 and 8. Therefore, the reliability of the electronic components 3 and 4 can be improved.
  • the resin layer 8 is on the second main surface 22 side of the mounting substrate 2 so as to cover the electronic components 4 arranged on the second main surface 22. Is provided. Further, the high frequency module 1 includes a plurality of external connection terminals 9 formed in a columnar shape, and is connected to an external board by the plurality of external connection terminals 9.
  • a plurality of resin layers 8 are omitted on the second main surface 22 side of the mounting substrate 2 and are formed in a spherical shape. It may be connected to the external board by the external connection terminal 9A of.
  • Each of the plurality of external connection terminals 9A is, for example, a ball bump formed in a spherical shape.
  • the material of the ball bump is, for example, gold, copper, solder or the like.
  • the first main surface 21 is one main surface.
  • a space 10 is provided between the first surface 31 of the electronic component 3 and the resin layer 7 in the thickness direction D1 of the mounting substrate 2. .. Therefore, for example, when the high frequency module 1A is mounted on the external substrate, even if the thermal stress from the solder bump 5 is applied to the electronic component 3, the electronic component 3 moves to the space 10 side in response to this thermal stress. As a result, the stress applied to the electronic component 3 can be reduced. As a result, it is possible to suppress a decrease in the reliability of the electronic component 3.
  • the side surface 33 of the electronic component 3 and the resin layer 7 are in contact with each other.
  • the side surface 33 of the electronic component 3 and the resin layer 7 are in contact with each other.
  • the stress applied to the electronic component 3 when the high-frequency module 1A is mounted on the external substrate is reduced while suppressing the electronic component 3 from peeling from the mounting substrate 2. be able to.
  • the high-frequency module 1B includes a mounting board 2, an electronic component 4, a plurality of solder bumps 6, resin layers 7 and 8, and a plurality of external connection terminals 9. Be prepared. Further, the high frequency module 1B includes a matching circuit 12 and a solder layer 13.
  • the mounting board 2 has circuit elements (electronic components 4 and matching) on the first main surface 21 and the second main surface 22, respectively, as in the high-frequency module 1 according to the above-described embodiment. It is a double-sided mounting board on which the circuit 12) is mounted.
  • the configurations other than the matching circuit 12 and the solder layer 13 are the same as those of the high frequency module 1 according to the above-described embodiment, and the description thereof will be omitted here.
  • the matching circuit 12 includes, for example, at least one inductor.
  • the matching circuit 12 is provided between the low noise amplifier as the electronic component 4 and the receiving filter (not shown).
  • the matching circuit 12 performs impedance matching between the low noise amplifier and the receiving filter.
  • the matching circuit 12 is provided on the first main surface 21 of the mounting board 2 via the solder layer 13.
  • an external connection terminal 9 for electrically connecting to the external board is provided on the second main surface 22 of the mounting board 2.
  • the high frequency module 1B further includes an external connection terminal 9 provided on the second main surface 22 of the mounting board 2.
  • the electronic component 4 is provided on the second main surface 22 of the mounting board 2, and the second main surface 22 of the mounting board 2 is one main surface.
  • a space 11 is provided between the first surface 41 of the electronic component 4 and the resin layer 8 in the thickness direction D1 of the mounting substrate 2. .. Therefore, for example, when the high-frequency module 1B is mounted on the external substrate, even if the thermal stress from the solder bump 5 is applied to the electronic component 4, the electronic component 4 moves to the space 11 side in response to this thermal stress. As a result, the stress applied to the electronic component 4 can be reduced. As a result, it is possible to suppress a decrease in the reliability of the electronic component 4.
  • the side surface 43 of the electronic component 4 and the resin layer 8 are in contact with each other.
  • the side surface 43 of the electronic component 4 and the resin layer 8 are in contact with each other.
  • the stress applied to the electronic component 4 when the high-frequency module 1B is mounted on the external substrate is reduced while suppressing the electronic component 4 from peeling from the mounting substrate 2. be able to.
  • the space 11 is provided only on the second main surface 22 side of the mounting board 2, but the space is provided only on the first main surface 21 side of the mounting board 2. You may. That is, in the mounting board 2 which is a double-sided mounting board, a space may be provided only on the first main surface 21 side, or a space 11 may be provided only on the second main surface 22 side.
  • the high-frequency module 1C according to the modification 3 includes a mounting substrate 2C, an electronic component 3, a plurality of solder bumps 5, a resin layer 7, and a plurality of external connection terminals 9C.
  • the mounting board 2C is a mounting board formed in a rectangular plate shape.
  • the mounting board 2C has a first main surface 21C and a second main surface 22C.
  • the first main surface 21C and the second main surface 22C face each other in the thickness direction D1 of the mounting substrate 2C.
  • the electronic component 3 is mounted only on the first main surface 21C of the mounting board 2C. That is, the mounting board 2C is a single-sided mounting board on which the electronic component 3 is mounted only on the first main surface 21C.
  • the first main surface 21 of the mounting board 2 is one main surface.
  • a plurality of external connection terminals 9C are arranged on the second main surface 22C of the mounting board 2C.
  • Each of the plurality of external connection terminals 9C is, for example, an LGA (Land Grid Array) coated with gold plating.
  • Each LGA is, for example, a solder bump.
  • the LGA may be, for example, a BGA (Ball Grid Array) such as a solder bump or a gold bump.
  • the high frequency module 1C is connected to an external substrate (not shown) via a plurality of external connection terminals 9C.
  • a space 10 is provided between the first surface 31 of the electronic component 3 and the resin layer 7 in the thickness direction D1 of the mounting substrate 2C. .. Therefore, for example, when the high frequency module 1C is mounted on the external substrate, even if the thermal stress from the solder bump 5 is applied to the electronic component 3, the electronic component 3 moves to the space 10 side in response to this thermal stress. As a result, the stress applied to the electronic component 3 can be reduced. As a result, it is possible to suppress a decrease in the reliability of the electronic component 3.
  • the side surface 33 of the electronic component 3 and the resin layer 7 are in contact with each other.
  • the side surface 33 of the electronic component 3 and the resin layer 7 are in contact with each other.
  • the stress applied to the electronic component 3 when the high-frequency module 1C is mounted on the external substrate is reduced while suppressing the electronic component 3 from peeling from the mounting substrate 2C. be able to.
  • the external connection terminal 9C is an LGA, but the external connection terminal 9C is not limited to the LGA, and may be a columnar electrode, for example, as in the high frequency module 1 according to the above-described embodiment.
  • the high frequency module (1; 1A; 1B; 1C) includes a mounting substrate (2; 2C), electronic components (3,4), solder bumps (5,6), and a resin layer (7). , 8) and.
  • the mounting board (2; 2C) has one main surface (21, 22).
  • the electronic components (3, 4) have first surfaces (31, 41) and second surfaces (32, 42) and side surfaces (33, 43) facing each other, and are one of the mounting substrates (2; 2C). It is provided on the main surface (21, 22) of.
  • the side surfaces (33,43) intersect the first surface (31,41) and the second surface (32,42).
  • the solder bumps (5, 6) are arranged between the mounting board (2; 2C) and the electronic component (3, 4), and electrically connect the mounting board (2) and the electronic component (3, 4).
  • the resin layers (7, 8) are provided on one main surface (21, 22) of the mounting substrate (2; 2C) so as to cover the electronic components (3, 4).
  • the first surface (31, 41) is the surface of the electronic component (3, 4) opposite to the mounting substrate (2; 2C).
  • the side surfaces (33, 43) of the electronic components (3, 4) are in contact with the resin layer (7, 8).
  • a space (10, 11) is provided between at least a part of the first surface (31, 41) and the resin layer (7, 8) in the thickness direction (D1) of the mounting substrate (2; 2C). Has been done.
  • the electrons are used.
  • the stress applied to the parts (3, 4) can be reduced.
  • the first aspect in the first aspect, at least a part of the first surface (31, 41) is in the thickness direction of the mounting substrate (2; 2C). It overlaps with the solder bumps (5, 6) in the plan view from (D1).
  • the electrons are used.
  • the stress applied to the parts (3, 4) can be reduced.
  • the resin layer (7, 8) are provided with a space (10, 11).
  • a high frequency module is provided on the external substrate as compared with the case where a space (10, 11) is provided between a part of the first surface (31, 41) and the resin layer (7, 8). It is possible to reduce the stress applied to the electronic components (3, 4) when mounting (1; 1A; 1B; 1C).
  • the high frequency module (1B) according to the fourth aspect further includes an external connection terminal (9) in any one of the first to third aspects.
  • the external connection terminal (9) is provided on one main surface (22) of the mounting board (2).
  • the stress applied to the electronic component (4) when the high frequency module (1B) is mounted on the external substrate is reduced while suppressing the electronic component (4) from peeling from the mounting substrate (2). be able to.
  • the electronic component (3) has a functional unit (302) provided on the second surface (32). Have.
  • the solder bump (5) and the functional portion (302) overlap in a plan view from the thickness direction (D1) of the mounting substrate (2).
  • the influence of the thermal stress from the solder bump (5) on the functional portion (302) can be reduced.
  • the electronic component (3) has a base (for example, a substrate 301) and a functional unit provided on the base. (302) and.
  • the base contains gallium arsenide, silicon germanium, silicon, silicon carbide or gallium nitride.
  • the electronic component (3) includes the substrate (301), the functional unit (302), and the insulating film (303). ), A pad electrode (304), and a columnar electrode (305).
  • the functional unit (302) is provided on the substrate (301).
  • the insulating film (303) is provided on the substrate (301) so as to cover the functional portion (302).
  • the pad electrode (304) is electrically connected to the functional unit (302).
  • the columnar electrode (305) electrically connects the pad electrode (304) and the solder bump (5).
  • the insulating film (303), the pad electrode (304), and the columnar electrode (305) are arranged in this order from the substrate (301) side in the thickness direction (D1) of the mounting substrate (2).
  • the electronic components (3, 4) are via the solder bumps (5, 6).
  • the flip chip is mounted on one main surface (21, 22) of the mounting board (2, 2C).
  • the electronic component (4) is a low noise amplifier that amplifies the received signal from the antenna.
  • the electronic component (3) is a power amplifier that amplifies the transmission signal to the antenna.
  • the resin layer (7, 8) is made of epoxy resin, phenol resin, urethane resin or Contains polyimide.
  • the mounting substrate (2; 2C) is a printed circuit board or a ceramic substrate.

Abstract

電子部品が実装基板から剥離するのを抑制しつつ、外部基板に高周波モジュールを実装する際に電子部品にかかる応力を低減する。実装基板（２）は、一の主面（第１主面２１）を有する。電子部品（３）は、第１面（３１）及び第２面（３２）、並びに側面（３３）を有し、実装基板（２）の一の主面上に設けられている。はんだバンプ（５）は、実装基板（２）と電子部品（３）との間に配置され、実装基板（２）と電子部品（３）とを電気的に接続する。樹脂層（７）は、電子部品（３）を覆うように実装基板（２）の一の主面上に設けられている。第１面（３１）は、電子部品（３）における実装基板（２）と反対側の面である。電子部品（３）の側面（３３）と樹脂層（７）とが接している。実装基板（２）の厚さ方向（Ｄ１）において、第１面（３１）の少なくとも一部と樹脂層（７）との間には、空間（１０）が設けられている。

Description

高周波モジュール
　本発明は、一般に高周波モジュールに関し、より詳細には、電子部品を覆う樹脂層を備える高周波モジュールに関する。
　従来、携帯電話等の移動通信端末に用いられる高周波モジュール（送受信モジュール）が知られている（例えば特許文献１参照）。特許文献１に記載の高周波モジュールは、実装基板（配線基板）と、電子部品（低雑音増幅器、電力増幅器）と、樹脂層（絶縁性樹脂）と、を備える。実装基板は、一の主面（第１の面）を有する。電子部品と実装基板の一の主面との間の表面接続実装は、フリップチップ接続による実装である。樹脂層は、電子部品を被覆するように形成されている。
特開２０１８－９８６７７号公報
　特許文献１に記載の高周波モジュールでは、電子部品全体が樹脂層に接しているため、電子部品が実装基板から剥離しにくくなっているものの、外部基板に高周波モジュールを実装する際に電子部品にかかる応力が大きくなるという問題があった。
　本発明の目的は、電子部品が実装基板から剥離するのを抑制しつつ、外部基板に高周波モジュールを実装する際に電子部品にかかる応力を低減することができる高周波モジュールを提供することにある。
　本発明の一態様に係る高周波モジュールは、実装基板と、電子部品と、はんだバンプと、樹脂層と、を備える。前記実装基板は、一の主面を有する。前記電子部品は、互いに対向する第１面及び第２面、並びに前記第１面及び前記第２面と交差する側面を有し、前記実装基板の前記一の主面上に設けられている。前記はんだバンプは、前記実装基板と前記電子部品との間に配置されており、前記実装基板と前記電子部品とを電気的に接続する。前記樹脂層は、前記電子部品を覆うように前記実装基板の前記一の主面上に設けられている。前記第１面は、前記電子部品における前記実装基板と反対側の面である。前記電子部品の前記側面と前記樹脂層とが接している。前記実装基板の厚さ方向において、前記第１面の少なくとも一部と前記樹脂層との間には、空間が設けられている。
　本発明の上記態様に係る高周波モジュールによれば、電子部品が実装基板から剥離するのを抑制しつつ、外部基板に高周波モジュールを実装する際に電子部品にかかる応力を低減することができる。
図１は、実施形態に係る高周波モジュールの平面図である。 図２は、図１のＸ１－Ｘ１線断面図である。 図３は、同上の高周波モジュールに用いられる電子部品の断面図である。 図４は、実施形態の変形例１に係る高周波モジュールの断面図である。 図５は、実施形態の変形例２に係る高周波モジュールの断面図である。 図６は、実施形態の変形例３に係る高周波モジュールの断面図である。
　以下、実施形態に係る高周波モジュールについて、図面を参照して説明する。下記の実施形態等において参照する図１～図６は、模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比は、必ずしも実際の寸法比を反映しているとは限らない。
　（実施形態）
　（１）高周波モジュールの構成
　本実施形態に係る高周波モジュール１の構成について、図１～図３を参照して説明する。
　本実施形態に係る高周波モジュール１は、例えば、通信装置に用いられる。通信装置は、例えば、スマートフォンのような携帯電話である。なお、通信装置は、携帯電話に限らず、例えば、スマートウォッチのようなウェアラブル端末であってもよい。
　高周波モジュール１は、外部基板（図示せず）に電気的に接続可能である。外部基板は、例えば、携帯電話又は通信機器のマザー基板に相当する。ここにおいて、高周波モジュール１が外部基板に電気的に接続可能であるとは、高周波モジュール１が外部基板上に直接的に実装される場合だけでなく、高周波モジュール１が外部基板上に間接的に実装される場合も含む。また、高周波モジュール１が外部基板上に間接的に実装される場合とは、高周波モジュール１が外部基板上に実装された他の高周波モジュール上に実装される場合等である。
　本実施形態に係る高周波モジュール１は、図１及び図２に示すように、実装基板２と、電子部品３，４と、複数のはんだバンプ５，６と、樹脂層７，８と、を備える。さらに、高周波モジュール１は、複数の外部接続端子９を備える。
　（１．１）実装基板
　実装基板２は、実装基板２の厚さ方向Ｄ１において互いに対向する第１主面２１及び第２主面２２を有する。
　実装基板２は、例えば、プリント配線板、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板である。言い換えると、実装基板２は、プリント基板又はセラミック基板である。
　ここにおいて、実装基板２は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板２の厚さ方向Ｄ１において積層されている。複数の導電層は、それぞれ所定パターンに形成されている。複数の導電層の各々は、実装基板２の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体部を含む。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。高周波モジュール１では、複数のグランド端子とグランド層とが、実装基板２の有するビア導体等を介して電気的に接続されている。
　実装基板２は、プリント配線板、ＬＴＣＣ基板、ＨＴＣＣ基板、樹脂多層基板に限らず、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面のうち第１面が実装基板２の第１主面２１であり、第２面が実装基板２の第２主面２２である。配線構造体は、例えば、インタポーザであってもよい。インタポーザは、シリコン基板を用いたインタポーザであってもよいし、多層で構成された基板であってもよい。
　実装基板２の第１主面２１には、電子部品３が配置されている。実装基板２の第２主面２２には、電子部品４と、複数の外部接続端子９とが配置されている。ここで、本実施形態では、第１主面２１が一の主面である。
　（１．２）電子部品
　電子部品３は、図２に示すように、実装基板２の第１主面２１に配置されている。電子部品３は、例えば、パワーアンプである。パワーアンプは、アンテナを介して外部に送信される送信信号を増幅する増幅器である。パワーアンプは、例えば、パワーアンプコントローラによって制御される。
　電子部品３は、図２に示すように、第１面３１、第２面３２及び複数の側面３３を有する。第１面３１及び第２面３２は、実装基板２の厚さ方向Ｄ１において互いに対向する。つまり、第１面３１と第２面３２との対向方向が実装基板２の厚さ方向Ｄ１である。複数の側面３３の各々は、第１面３１及び第２面３２と交差（直交）する。第２面３２は、電子部品３が実装基板２に設けられたときに実装基板２の第１主面２１と対向する。つまり、電子部品３の第１面３１は、電子部品３における実装基板２と反対側の面である。
　電子部品４は、図２に示すように、実装基板２の第２主面２２に配置されている。電子部品４は、例えば、ローノイズアンプである。ローノイズアンプは、アンテナを介して外部から受信した受信信号を低雑音で増幅させる増幅器である。
　電子部品４は、図２に示すように、第１面４１、第２面４２及び複数の側面４３を有する。第１面４１及び第２面４２は、実装基板２の厚さ方向Ｄ１において互いに対向する。つまり、第１面４１と第２面４２との対向方向が実装基板２の厚さ方向Ｄ１である。複数の側面４３の各々は、第１面４１及び第２面４２と交差（直交）する。第２面４２は、電子部品４が実装基板２に設けられたときに実装基板２の第２主面２２と対向する。つまり、電子部品４の第１面４１は、電子部品４における実装基板２と反対側の面である。
　（１．３）はんだバンプ
　はんだバンプ５は、実装基板２と電子部品３とを電気的に接続するための端子である。はんだバンプ５は、図２に示すように、実装基板２の厚さ方向Ｄ１において、電子部品３と実装基板２との間に配置されている。電子部品３は、複数のはんだバンプ５を介して実装基板２の第１主面２１上に実装されている。つまり、電子部品３は、はんだバンプ５を介して実装基板２の第１主面２１にフリップチップ実装されている。
　はんだバンプ６は、実装基板２と電子部品４とを電気的に接続するための端子である。はんだバンプ６は、図２に示すように、実装基板２の厚さ方向Ｄ１において、電子部品４と実装基板２との間に配置されている。電子部品４は、複数のはんだバンプ６を介して実装基板２の第２主面２２上に実装されている。つまり、電子部品４は、はんだバンプ６を介して実装基板２の第２主面２２にフリップチップ実装されている。
　（１．４）樹脂層
　樹脂層７は、図２に示すように、実装基板２の第１主面２１に設けられており、第１主面２１に配置されている電子部品３及び第１主面２１を覆っている。樹脂層７は、第１主面２１に配置されている電子部品３の機械強度（耐衝撃性）及び耐湿性等の信頼性を確保する機能を有する。つまり、樹脂層７は、第１主面２１に配置されている電子部品３を保護する機能を有する。
　樹脂層８は、図２に示すように、実装基板２の第２主面２２に設けられており、第２主面２２に配置されている電子部品４及び第２主面２２を覆っている。樹脂層８は、第２主面２２に配置されている電子部品４の機械強度（耐衝撃性）及び耐湿性等の信頼性を確保する機能を有する。つまり、樹脂層８は、第２主面２２に配置されている電子部品４を保護する機能を有する。
　樹脂層７，８は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂又はポリイミドを含む。なお、樹脂層７，８には、フィラー等が適宜含まれてもよい。
　ここで、本実施形態に係る高周波モジュール１では、図２に示すように、実装基板２の厚さ方向Ｄ１における電子部品３の第１面３１と樹脂層７との間には、空間１０が設けられている。本実施形態では、第１面３１の全体と樹脂層７との間に空間１０が設けられているが、第１面３１の少なくとも一部と樹脂層７との間に空間１０が設けられていればよい。この場合、第１面３１の少なくとも一部は、実装基板２の厚さ方向Ｄ１からの平面視で、はんだバンプ５と重なっていることが好ましい。空間１０は、例えば、電子部品３の第１面３１に対して鏡面加工を行ってから樹脂層７を形成することにより、電子部品３の第１面３１と樹脂層７との間に形成される。
　また、本実施形態に係る高周波モジュール１では、図２に示すように、実装基板２の厚さ方向Ｄ１における電子部品４の第１面４１と樹脂層８との間には、空間１１が設けられている。本実施形態では、第１面４１の全体と樹脂層８との間に空間１１が設けられているが、第１面４１の少なくとも一部と樹脂層８との間に空間１１が設けられていればよい。この場合、第１面４１の少なくとも一部は、実装基板２の厚さ方向Ｄ１からの平面視で、はんだバンプ６と重なっていることが好ましい。空間１１は、例えば、電子部品４の第１面４１に対して鏡面加工を行ってから樹脂層８を形成することにより、電子部品４の第１面４１と樹脂層８との間に形成される。
　さらに、本実施形態に係る高周波モジュール１では、図２に示すように、電子部品３の側面３３と樹脂層７とが接しており、かつ電子部品４の側面４３と樹脂層８とが接している。
　（１．５）外部接続端子
　複数の外部接続端子９は、実装基板２と外部基板（図示せず）とを電気的に接続するための端子である。複数の外部接続端子９は、高周波モジュール１の入力端子、出力端子及びグランド端子等を含む。
　複数の外部接続端子９は、実装基板２の第２主面２２に配置されている。複数の外部接続端子９は、実装基板２の第２主面２２上に設けられた柱状（例えば、円柱状）の電極である。複数の外部接続端子９の材料は、例えば、銅、銅合金のような金属である。複数の外部接続端子９の各々は、実装基板２の厚さ方向Ｄ１において、実装基板２の第２主面２２に接合されている基端部と、基端部とは反対側の先端部とを有する。複数の外部接続端子９の各々の先端部は、例えば、金めっき層を含んでいてもよい。
　高周波モジュール１では、外部基板への高周波モジュール１の実装性、高周波モジュール１のグランド端子の数を多くする観点等から、複数の外部接続端子９が設けられている。
　（２）電子部品の構造
　次に、電子部品３の構造について、図３を参照して説明する。
　電子部品３は、図３に示すように、基板３０１と、機能部３０２と、絶縁膜３０３と、パッド電極３０４と、柱状電極３０５と、を備える。
　（２．１）基板
　基板３０１は、図３に示すように、第１主面３０１１及び第２主面３０１２を有する。第１主面３０１１及び第２主面３０１２は、基板３０１の厚さ方向（実装基板２の厚さ方向）Ｄ１において互いに対向する。基板３０１は、例えば、ヒ化ガリウム（ＧａＡｓ）を含む。なお、基板３０１は、例えば、シリコンゲルマニウム（ＳｉＧｅ）、シリコン（Ｓｉ）、シリコンカーバイト（ＳｉＣ）又はガリウムナイトライド（ＧａＮ）を含んでいてもよい。
　（２．２）機能部
　機能部３０２は、高周波モジュール１の機能の一部を構成する。機能部３０２は、例えば、ＧａＡｓ系ＨＢＴ（Heterojunction Bipolar Transistor）である。機能部３０２は、基板３０１の第１主面３０１１上に設けられている。機能部３０２は、図３に示すように、サブコレクタ層３０２１と、コレクタ層３０２２と、ベース層３０２３と、エミッタ層３０２４と、エミッタメサ層３０２５とを有する。
　機能部３０２では、基板３０１の厚さ方向Ｄ１において基板３０１側から、サブコレクタ層３０２１、コレクタ層３０２２、ベース層３０２３、エミッタ層３０２４、エミッタメサ層３０２５の順に積層されている。
　なお、本実施形態に係る高周波モジュール１では、機能部３０２は基板３０１上に設けられているが、機能部は基板に含まれていてもよい。この場合、基板のうち機能部を除く部分が基部になる。
　（２．３）絶縁膜
　絶縁膜３０３は、電気絶縁性を有する。絶縁膜３０３は、基板３０１上に設けられた機能部３０２を覆うように基板３０１上に形成されている。絶縁膜３０３の材料は、例えば、エポキシ樹脂、ポリイミド等の合成樹脂である。
　（２．４）パッド電極
　パッド電極３０４は、図３に示すように、エミッタ電極３０４１と、エミッタ配線３０４２と、ベース電極３０４３と、ベース配線３０４４とを有する。
　エミッタ電極３０４１及びエミッタ配線３０４２は、基板３０１の厚さ方向Ｄ１において基板３０１側からエミッタ電極３０４１、エミッタ配線３０４２の順に積層されている。また、ベース電極３０４３及びベース配線３０４４は、基板３０１の厚さ方向Ｄ１において基板３０１側からベース電極３０４３、ベース配線３０４４の順に積層されている。
　パッド電極３０４は、エミッタ電極３０４１及びベース電極３０４３にて機能部３０２に電気的に接続されている。
　（２．５）柱状電極
　柱状電極３０５は、パッド電極３０４とはんだバンプ５とを電気的に接続するための電極である。柱状電極３０５は、アンダーバンプメタル層３０５１と、メタルポスト３０５２とを有する。
　アンダーバンプメタル層３０５１及びメタルポスト３０５２は、基板３０１の厚さ方向Ｄ１において基板３０１側からアンダーバンプメタル層３０５１、メタルポスト３０５２の順に積層されている。はんだバンプ５は、柱状電極３０５のうちメタルポスト３０５２に接続される。
　本実施形態に係る高周波モジュール１では、図３に示すように、基板３０１の厚さ方向（実装基板２の厚さ方向）Ｄ１において基板３０１側から、機能部３０２、絶縁膜３０３、パッド電極３０４、柱状電極３０５の順に並んでいる。
　また、本実施形態に係る高周波モジュール１では、図３に示すように、基板３０１の厚さ方向（実装基板２の厚さ方向）Ｄ１からの平面視で、はんだバンプ５と機能部３０２とが重なっている。
　（３）高周波モジュールの要部
　次に、本実施形態に係る高周波モジュール１の要部について、従来の高周波モジュールと比較しながら説明する。
　従来の高周波モジュールでは、上述したように、電子部品３全体が樹脂層７に接しており、電子部品３の第１面３１と樹脂層７との間に空間１０が設けられていない。この状態で、例えば、高周波モジュールを外部基板に実装すると、はんだバンプ５からの熱応力によって電子部品３に対して実装基板２から離れる向きの応力が作用する。このとき、電子部品３の第１面３１と樹脂層７とが接しているため、上記応力は電子部品３に直接作用し、上記応力によって電子部品３の機能部３０２から基板３０１にかけてクラック１００が生じる（図３参照）。その結果、従来の高周波モジュールでは、電子部品３の信頼性が低下する可能性がある。
　これに対して、本実施形態に係る高周波モジュール１では、電子部品３の第１面３１と樹脂層７との間に空間１０が設けられているため、はんだバンプ５からの熱応力に対して電子部品３が空間１０側に移動することで、電子部品３にかかる応力を低減することができる。その結果、電子部品３にクラック１００が生じにくく、電子部品３の信頼性が低下するのを抑制することができる。
　次に、従来の高周波モジュールとして、電子部品３の側面３３と樹脂層７との間に空間が設けられ、側面３３と樹脂層７とが接していない場合を想定する。従来の高周波モジュールに対して、例えば、ＪＥＳＤ２２－Ｂ１１１に準拠した落下衝撃試験、及びＪＥＳＤ２２－Ｂ１０３に準拠した振動試験を行った場合、側面３３と樹脂層７とが接しておらず、電子部品３が樹脂層７によって十分に保持されていないため、電子部品３が実装基板２から剥離する可能性がある。
　これに対して、本実施形態に係る高周波モジュール１では、図２に示すように、電子部品３の側面３３と樹脂層７とが接しており、電子部品３が樹脂層７によって保持されている。そのため、高周波モジュール１に対して上記落下衝撃試験及び上記振動試験を行った場合でも、電子部品３が実装基板２から剥離するのを抑制することができる。
　したがって、本実施形態に係る高周波モジュール１によれば、電子部品３が実装基板２から剥離するのを抑制しつつ、外部基板に高周波モジュール１を実装する際に電子部品３にかかる応力を低減することができる。なお、電子部品４についても同様の効果を得ることができる。
　（４）効果
　本実施形態に係る高周波モジュール１では、図２に示すように、実装基板２の厚さ方向Ｄ１における電子部品３の第１面３１と樹脂層７との間に空間１０が設けられている。そのため、例えば、高周波モジュール１を外部基板に実装する際に、はんだバンプ５からの熱応力が電子部品３に加えられた場合でも、この熱応力に対して電子部品３が空間１０側に移動することで、電子部品３にかかる応力を低減することができる。その結果、電子部品３の信頼性が低下するのを抑制することができる。また、電子部品４についても同様の効果が得られる。
　さらに、本実施形態に係る高周波モジュール１では、図２に示すように、電子部品３の側面３３と樹脂層７とが接している。これにより、電子部品３の側面３３と樹脂層７とが接していない場合に比べて、電子部品３が実装基板２から剥離するのを抑制することができる。また、電子部品４についても同様の効果が得られる。
　すなわち、本実施形態に係る高周波モジュール１によれば、電子部品３，４が実装基板２から剥離するのを抑制しつつ、外部基板に高周波モジュール１を実装する際に電子部品３，４にかかる応力を低減することができる。
　また、本実施形態に係る高周波モジュール１では、実装基板２の厚さ方向Ｄ１において、電子部品３，４の第１面３１，４１の全体と樹脂層７，８との間に空間１０，１１が設けられている。そのため、第１面３１，４１の一部と樹脂層７，８との間に空間１０，１１が設けられている場合に比べて電子部品３，４にかかる応力を低減することができ、これにより電子部品３，４の信頼性を向上させることができる。
　（５）変形例
　以下、上述の実施形態の変形例について説明する。
　（５．１）変形例１
　上述の実施形態に係る高周波モジュール１では、図２に示すように、実装基板２の第２主面２２側において、第２主面２２に配置されている電子部品４を覆うように樹脂層８が設けられている。また、高周波モジュール１は、円柱状に形成されている複数の外部接続端子９を備えており、これら複数の外部接続端子９により外部基板に接続されている。
　これに対して、図４に示す高周波モジュール１Ａのように、実装基板２の第２主面２２側において樹脂層８（図２参照）が省略されており、かつ、球状に形成されている複数の外部接続端子９Ａにより外部基板に接続されていてもよい。複数の外部接続端子９Ａの各々は、例えば、球状に形成されているボールバンプである。ボールバンプの材料は、例えば、金、銅、はんだ等である。ここで、変形例１では、第１主面２１が一の主面である。
　変形例１に係る高周波モジュール１Ａにおいても、図４に示すように、実装基板２の厚さ方向Ｄ１における電子部品３の第１面３１と樹脂層７との間に空間１０が設けられている。そのため、例えば、高周波モジュール１Ａを外部基板に実装する際に、はんだバンプ５からの熱応力が電子部品３に加えられた場合でも、この熱応力に対して電子部品３が空間１０側に移動することで、電子部品３にかかる応力を低減することができる。その結果、電子部品３の信頼性が低下するのを抑制することができる。
　また、変形例１に係る高周波モジュール１Ａにおいても、図４に示すように、電子部品３の側面３３と樹脂層７とが接している。これにより、電子部品３の側面３３と樹脂層７とが接していない場合に比べて、電子部品３が実装基板２から剥離するのを抑制することができる。
　すなわち、変形例１に係る高周波モジュール１Ａによれば、電子部品３が実装基板２から剥離するのを抑制しつつ、外部基板に高周波モジュール１Ａを実装する際に電子部品３にかかる応力を低減することができる。
　（５．２）変形例２
　上述の実施形態に係る高周波モジュール１では、図２に示すように、実装基板２の第１主面２１上に設けられた電子部品３と樹脂層７との間に空間１０が設けられ、実装基板２の第２主面２２上に設けられた電子部品４と樹脂層８との間に空間１１が設けられている。これに対して、図５に示す高周波モジュール１Ｂのように、実装基板２の第２主面２２上に設けられた電子部品４と樹脂層８との間のみに空間１１が設けられていてもよい。以下、変形例２に係る高周波モジュール１Ｂについて、図５を参照して説明する。
　変形例２に係る高周波モジュール１Ｂは、図５に示すように、実装基板２と、電子部品４と、複数のはんだバンプ６と、樹脂層７，８と、複数の外部接続端子９と、を備える。さらに、高周波モジュール１Ｂは、整合回路１２と、はんだ層１３と、を備える。
　変形例２に係る高周波モジュール１Ｂでは、実装基板２は、上述の実施形態に係る高周波モジュール１と同様に、第１主面２１及び第２主面２２のそれぞれに回路素子（電子部品４及び整合回路１２）が実装されている両面実装基板である。なお、整合回路１２及びはんだ層１３以外の構成については上述の実施形態に係る高周波モジュール１と同様であり、ここでは説明を省略する。
　整合回路１２は、例えば、少なくとも１つのインダクタを含む。整合回路１２は、電子部品４としてのローノイズアンプと受信用フィルタ（図示せず）との間に設けられている。整合回路１２は、ローノイズアンプと受信用フィルタとの間のインピーダンス整合をとる。整合回路１２は、はんだ層１３を介して実装基板２の第１主面２１上に設けられている。
　変形例２に係る高周波モジュール１Ｂでは、外部基板と電気的に接続するための外部接続端子９が実装基板２の第２主面２２上に設けられている。言い換えると、高周波モジュール１Ｂは、実装基板２の第２主面２２上に設けられている外部接続端子９を更に備える。そして、変形例２に係る高周波モジュール１Ｂでは、電子部品４が実装基板２の第２主面２２上に設けられており、実装基板２の第２主面２２が一の主面である。
　変形例２に係る高周波モジュール１Ｂにおいても、図５に示すように、実装基板２の厚さ方向Ｄ１における電子部品４の第１面４１と樹脂層８との間に空間１１が設けられている。そのため、例えば、高周波モジュール１Ｂを外部基板に実装する際に、はんだバンプ５からの熱応力が電子部品４に加えられた場合でも、この熱応力に対して電子部品４が空間１１側に移動することで、電子部品４にかかる応力を低減することができる。その結果、電子部品４の信頼性が低下するのを抑制することができる。
　また、変形例２に係る高周波モジュール１Ｂにおいても、図５に示すように、電子部品４の側面４３と樹脂層８とが接している。これにより、電子部品４の側面４３と樹脂層８とが接していない場合に比べて、電子部品４が実装基板２から剥離するのを抑制することができる。
　すなわち、変形例２に係る高周波モジュール１Ｂによれば、電子部品４が実装基板２から剥離するのを抑制しつつ、外部基板に高周波モジュール１Ｂを実装する際に電子部品４にかかる応力を低減することができる。
　なお、変形例２に係る高周波モジュール１Ｂでは、実装基板２の第２主面２２側のみに空間１１が設けられているが、実装基板２の第１主面２１側のみに空間が設けられていてもよい。つまり、両面実装基板である実装基板２において、第１主面２１側のみに空間が設けられていてもよいし、第２主面２２側のみに空間１１が設けられていてもよい。
　（５．３）変形例３
　上述の実施形態に係る高周波モジュール１では、実装基板２の第１主面２１及び第２主面２２のそれぞれに回路素子（電子部品３，４）が実装されているが、図６に示す高周波モジュール１Ｃのように、実装基板２Ｃの第１主面２１Ｃのみに電子部品３が実装されていてもよい。以下、変形例３に係る高周波モジュール１Ｃについて、図６を参照して説明する。なお、以下の説明において、上述の実施形態に係る高周波モジュール１と同様の構成については同一の符号を付して説明を省略する。
　変形例３に係る高周波モジュール１Ｃは、図６に示すように、実装基板２Ｃと、電子部品３と、複数のはんだバンプ５と、樹脂層７と、複数の外部接続端子９Ｃと、を備える。
　実装基板２Ｃは、図６に示すように、矩形の板状に形成された実装基板である。実装基板２Ｃは、第１主面２１Ｃ及び第２主面２２Ｃを有する。第１主面２１Ｃ及び第２主面２２Ｃは、実装基板２Ｃの厚さ方向Ｄ１において互いに対向する。変形例３に係る高周波モジュール１Ｃでは、実装基板２Ｃの第１主面２１Ｃのみに電子部品３が実装されている。つまり、実装基板２Ｃは、第１主面２１Ｃのみに電子部品３が実装されている片面実装基板である。変形例３では、実装基板２の第１主面２１が一の主面である。
　実装基板２Ｃの第２主面２２Ｃには、複数の外部接続端子９Ｃが配置されている。複数の外部接続端子９Ｃの各々は、例えば、金めっきで被覆されたＬＧＡ（Land Grid Array）である。各ＬＧＡは、例えば、はんだバンプである。なお、ＬＧＡは、例えば、はんだバンプ、金バンプ等のＢＧＡ（Ball Grid Array）であってもよい。高周波モジュール１Ｃは、複数の外部接続端子９Ｃを介して外部基板（図示せず）に接続される。
　変形例３に係る高周波モジュール１Ｃにおいても、図６に示すように、実装基板２Ｃの厚さ方向Ｄ１における電子部品３の第１面３１と樹脂層７との間に空間１０が設けられている。そのため、例えば、高周波モジュール１Ｃを外部基板に実装する際に、はんだバンプ５からの熱応力が電子部品３に加えられた場合でも、この熱応力に対して電子部品３が空間１０側に移動することで、電子部品３にかかる応力を低減することができる。その結果、電子部品３の信頼性が低下するのを抑制することができる。
　また、変形例３に係る高周波モジュール１Ｃにおいても、図６に示すように、電子部品３の側面３３と樹脂層７とが接している。これにより、電子部品３の側面３３と樹脂層７とが接していない場合に比べて、電子部品３が実装基板２Ｃから剥離するのを抑制することができる。
　すなわち、変形例３に係る高周波モジュール１Ｃによれば、電子部品３が実装基板２Ｃから剥離するのを抑制しつつ、外部基板に高周波モジュール１Ｃを実装する際に電子部品３にかかる応力を低減することができる。
　変形例３では、外部接続端子９ＣがＬＧＡであるが、外部接続端子９ＣはＬＧＡに限らず、例えば、上述の実施形態に係る高周波モジュール１と同様に、円柱状の電極であってもよい。
　（態様）
　以上説明した実施形態等から以下の態様が開示されている。
　第１の態様に係る高周波モジュール（１；１Ａ；１Ｂ；１Ｃ）は、実装基板（２；２Ｃ）と、電子部品（３，４）と、はんだバンプ（５，６）と、樹脂層（７，８）と、を備える。実装基板（２；２Ｃ）は、一の主面（２１，２２）を有する。電子部品（３，４）は、互いに対向する第１面（３１，４１）及び第２面（３２，４２）、並びに側面（３３，４３）を有し、実装基板（２；２Ｃ）の一の主面（２１，２２）上に設けられている。側面（３３，４３）は、第１面（３１，４１）及び第２面（３２，４２）と交差する。はんだバンプ（５，６）は、実装基板（２；２Ｃ）と電子部品（３，４）との間に配置されており、実装基板（２）と電子部品（３，４）とを電気的に接続する。樹脂層（７，８）は、電子部品（３，４）を覆うように実装基板（２；２Ｃ）の一の主面（２１，２２）上に設けられている。第１面（３１，４１）は、電子部品（３，４）における実装基板（２；２Ｃ）と反対側の面である。電子部品（３，４）の側面（３３，４３）と樹脂層（７，８）とが接している。実装基板（２；２Ｃ）の厚さ方向（Ｄ１）において、第１面（３１，４１）の少なくとも一部と樹脂層（７，８）との間には、空間（１０，１１）が設けられている。
　この態様によれば、電子部品（３，４）が実装基板（２；２Ｃ）から剥離するのを抑制しつつ、外部基板に高周波モジュール（１；１Ａ；１Ｂ；１Ｃ）を実装する際に電子部品（３，４）にかかる応力を低減することができる。
　第２の態様に係る高周波モジュール（１；１Ａ；１Ｂ；１Ｃ）では、第１の態様において、第１面（３１，４１）の少なくとも一部は、実装基板（２；２Ｃ）の厚さ方向（Ｄ１）からの平面視で、はんだバンプ（５，６）と重なる。
　この態様によれば、電子部品（３，４）が実装基板（２；２Ｃ）から剥離するのを抑制しつつ、外部基板に高周波モジュール（１；１Ａ；１Ｂ；１Ｃ）を実装する際に電子部品（３，４）にかかる応力を低減することができる。
　第３の態様に係る高周波モジュール（１；１Ａ；１Ｂ；１Ｃ）では、第１又は２の態様において、実装基板（２；２Ｃ）の厚さ方向（Ｄ１）において、第１面（３１，４１）の全体と樹脂層（７，８）との間に空間（１０，１１）が設けられている。
　この態様によれば、第１面（３１，４１）の一部と樹脂層（７，８）との間に空間（１０，１１）が設けられている場合に比べて、外部基板に高周波モジュール（１；１Ａ；１Ｂ；１Ｃ）を実装する際に電子部品（３，４）にかかる応力を低減することができる。
　第４の態様に係る高周波モジュール（１Ｂ）は、第１～３の態様のいずれか１つにおいて、外部接続端子（９）を更に備える。外部接続端子（９）は、実装基板（２）の一の主面（２２）上に設けられている。
　この態様によれば、電子部品（４）が実装基板（２）から剥離するのを抑制しつつ、外部基板に高周波モジュール（１Ｂ）を実装する際に電子部品（４）にかかる応力を低減することができる。
　第５の態様に係る高周波モジュール（１）では、第１～４の態様のいずれか１つにおいて、電子部品（３）は、第２面（３２）に設けられている機能部（３０２）を有する。高周波モジュール（１）では、実装基板（２）の厚さ方向（Ｄ１）からの平面視で、はんだバンプ（５）と機能部（３０２）とが重なっている。
　この態様によれば、はんだバンプ（５）からの熱応力が機能部（３０２）に与える影響を低減することができる。
　第６の態様に係る高周波モジュール（１）では、第１～４の態様のいずれか１つにおいて、電子部品（３）は、基部（例えば、基板３０１）と、基部に設けられている機能部（３０２）と、を有する。基部は、ヒ化ガリウム、シリコンゲルマニウム、シリコン、シリコンカーバイト又はガリウムナイトライドを含む。
　この態様によれば、はんだバンプ（５）からの熱応力によって基部にクラック（１００）が生じるのを抑制することができる。
　第７の態様に係る高周波モジュール（１）では、第１～４の態様のいずれか１つにおいて、電子部品（３）は、基板（３０１）と、機能部（３０２）と、絶縁膜（３０３）と、パッド電極（３０４）と、柱状電極（３０５）と、を有する。機能部（３０２）は、基板（３０１）上に設けられている。絶縁膜（３０３）は、機能部（３０２）を覆うように基板（３０１）上に設けられている。パッド電極（３０４）は、機能部（３０２）に電気的に接続されている。柱状電極（３０５）は、パッド電極（３０４）とはんだバンプ（５）とを電気的に接続する。高周波モジュール（１）では、実装基板（２）の厚さ方向（Ｄ１）において基板（３０１）側から絶縁膜（３０３）、パッド電極（３０４）、柱状電極（３０５）の順に並んでいる。
　第８の態様に係る高周波モジュール（１；１Ａ；１Ｂ；１Ｃ）では、第１～７の態様のいずれか１つにおいて、電子部品（３，４）は、はんだバンプ（５，６）を介して実装基板（２、２Ｃ）の一の主面（２１，２２）にフリップチップ実装されている。
　第９の態様に係る高周波モジュール（１；１Ａ；１Ｂ）では、第１～８の態様のいずれか１つにおいて、電子部品（４）は、アンテナからの受信信号を増幅するローノイズアンプである。
　第１０の態様に係る高周波モジュール（１；１Ａ；１Ｃ）では、第１～８の態様のいずれか１つにおいて、電子部品（３）は、アンテナへの送信信号を増幅するパワーアンプである。
　第１１の態様に係る高周波モジュール（１；１Ａ；１Ｂ；１Ｃ）では、第１～１０の態様のいずれか１つにおいて、樹脂層（７，８）は、エポキシ樹脂、フェノール樹脂、ウレタン樹脂又はポリイミドを含む。
　第１２の態様に係る高周波モジュール（１；１Ａ；１Ｂ；１Ｃ）では、第１～１１の態様のいずれか１つにおいて、実装基板（２；２Ｃ）は、プリント基板又はセラミック基板である。
１，１Ａ，１Ｂ，１Ｃ　高周波モジュール
２，２Ｃ　実装基板
３，４　電子部品
５，６　はんだバンプ
７，８　樹脂層
９，９Ａ，９Ｃ　外部接続端子
１０，１１　空間
１２　整合回路
１３　はんだ層
２１，２１Ｃ　第１主面（一の主面）
２２，２２Ｃ　第２主面（一の主面）
３１　第１面
３２　第２面
３３　側面
４１　第１面
４２　第２面
４３　側面
１００　クラック
３０１　基板
３０２　機能部
３０３　絶縁膜
３０４　パッド電極
３０２１　サブコレクタ層
３０２２　コレクタ層
３０２３　ベース層
３０２４　エミッタ層
３０２５　エミッタメサ層
３０４１　エミッタ電極
３０４２　エミッタ配線
３０４３　ベース電極
３０４４　ベース配線
３０５１　アンダーバンプメタル層
３０５２　メタルポスト
Ｄ１　厚さ方向

Claims (12)

  1. 　一の主面を有する実装基板と、
    　互いに対向する第１面及び第２面、並びに前記第１面及び前記第２面と交差する側面を有し、前記実装基板の前記一の主面上に設けられている電子部品と、
    　前記実装基板と前記電子部品との間に配置されており、前記実装基板と前記電子部品とを電気的に接続するはんだバンプと、
    　前記電子部品を覆うように前記実装基板の前記一の主面上に設けられている樹脂層と、を備え、
    　前記第１面は、前記電子部品における前記実装基板と反対側の面であり、
    　前記電子部品の前記側面と前記樹脂層とが接しており、
    　前記実装基板の厚さ方向において、前記第１面の少なくとも一部と前記樹脂層との間には、空間が設けられている、
    　高周波モジュール。
  2. 　前記第１面の少なくとも一部は、前記実装基板の前記厚さ方向からの平面視で、前記はんだバンプと重なる、
    　請求項１に記載の高周波モジュール。
  3. 　前記実装基板の前記厚さ方向において、前記第１面の全体と前記樹脂層との間に前記空間が設けられている、
    　請求項１又は２に記載の高周波モジュール。
  4. 　前記実装基板の前記一の主面上に設けられている外部接続端子を更に備える、
    　請求項１～３のいずれか１項に記載の高周波モジュール。
  5. 　前記電子部品は、
    　　前記第２面に設けられている機能部を有し、
    　前記実装基板の前記厚さ方向からの平面視で、前記はんだバンプと前記機能部とが重なっている、
    　請求項１～４のいずれか１項に記載の高周波モジュール。
  6. 　前記電子部品は、
    　　基部と、
    　　前記基部に設けられている機能部と、を有し、
    　前記基部は、ヒ化ガリウム、シリコンゲルマニウム、シリコン、シリコンカーバイト又はガリウムナイトライドを含む、
    　請求項１～４のいずれか１項に記載の高周波モジュール。
  7. 　前記電子部品は、
    　　基板と、
    　　前記基板上に設けられている機能部と、
    　　前記機能部を覆うように前記基板上に設けられている絶縁膜と、
    　　前記機能部に電気的に接続されているパッド電極と、
    　　前記パッド電極と前記はんだバンプとを電気的に接続する柱状電極と、を有し、
    　前記実装基板の前記厚さ方向において前記基板側から前記絶縁膜、前記パッド電極、前記柱状電極の順に並んでいる、
    　請求項１～４のいずれか１項に記載の高周波モジュール。
  8. 　前記電子部品は、前記はんだバンプを介して前記実装基板の前記一の主面にフリップチップ実装されている、
    　請求項１～７のいずれか１項に記載の高周波モジュール。
  9. 　前記電子部品は、アンテナからの受信信号を増幅するローノイズアンプである、
    　請求項１～８のいずれか１項に記載の高周波モジュール。
  10. 　前記電子部品は、アンテナへの送信信号を増幅するパワーアンプである、
    　請求項１～８のいずれか１項に記載の高周波モジュール。
  11. 　前記樹脂層は、エポキシ樹脂、フェノール樹脂、ウレタン樹脂又はポリイミドを含む、
    　請求項１～１０のいずれか１項に記載の高周波モジュール。
  12. 　前記実装基板は、プリント基板又はセラミック基板である、
    　請求項１～１１のいずれか１項に記載の高周波モジュール。
PCT/JP2020/024437 2019-08-20 2020-06-22 高周波モジュール WO2021033418A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080056304.3A CN114270500A (zh) 2019-08-20 2020-06-22 高频模块
US17/649,287 US20220157748A1 (en) 2019-08-20 2022-01-28 Radio frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019150637 2019-08-20
JP2019-150637 2019-08-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/649,287 Continuation US20220157748A1 (en) 2019-08-20 2022-01-28 Radio frequency module

Publications (1)

Publication Number Publication Date
WO2021033418A1 true WO2021033418A1 (ja) 2021-02-25

Family

ID=74661030

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/024437 WO2021033418A1 (ja) 2019-08-20 2020-06-22 高周波モジュール

Country Status (3)

Country Link
US (1) US20220157748A1 (ja)
CN (1) CN114270500A (ja)
WO (1) WO2021033418A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE212020000366U1 (de) * 2019-11-25 2021-02-23 Murata Manufacturing Co., Ltd. RFIC-Modul und RFID-Transponder

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245337A (ja) * 2009-04-07 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
JP2010251625A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
JP2018098677A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 送受信モジュール
JP2019036569A (ja) * 2017-08-10 2019-03-07 セイコーエプソン株式会社 半導体装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245337A (ja) * 2009-04-07 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
JP2010251625A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
JP2018098677A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 送受信モジュール
JP2019036569A (ja) * 2017-08-10 2019-03-07 セイコーエプソン株式会社 半導体装置および電子機器

Also Published As

Publication number Publication date
CN114270500A (zh) 2022-04-01
US20220157748A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US6008534A (en) Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
US8183678B2 (en) Semiconductor device having an interposer
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
US7727799B2 (en) Integrated circuit package
KR20070045901A (ko) 적층반도체장치 및 적층반도체장치의 하층모듈
KR20100032909A (ko) 후면 수동 디바이스 집적을 이용하는 반도체 다이
WO2021044691A1 (ja) 高周波モジュール及び通信装置
JP4504204B2 (ja) 接続要素を有する高周波チップパッケージ
JPWO2011118544A1 (ja) 無線モジュール及びその製造方法
JP2013021628A (ja) 半導体装置及びその製造方法
US9093442B1 (en) Apparatus and method for achieving wideband RF performance and low junction to case thermal resistance in non-flip bump RFIC configuration
JP2004095633A (ja) 表面実装型電子部品モジュールおよびその製造方法
WO2019179785A1 (en) Semiconductor packages
SG182895A1 (en) Duplexer
WO2021033418A1 (ja) 高周波モジュール
US20120146214A1 (en) Semiconductor device with vias and flip-chip
WO2023116305A1 (zh) 一种封装模组、其制备方法、基站及电子设备
US11621739B2 (en) Radio-frequency module and communications device
JP3914059B2 (ja) 高周波回路モジュール
JP2008066655A (ja) 半導体装置、半導体装置の製造方法、及び電気機器システム
JP2003179181A (ja) 樹脂製配線基板
CN112530874A (zh) 一种三维晶圆集成结构及其制备方法、电子设备
WO2022138441A1 (ja) 高周波モジュール及び通信装置
US20240080061A1 (en) Radio-frequency module and communication device
US20230260880A1 (en) Electrical packages with non-linear interconnect members

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20855689

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20855689

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP