JP2010251625A - 半導体装置、及び半導体装置の製造方法 - Google Patents
半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010251625A JP2010251625A JP2009101566A JP2009101566A JP2010251625A JP 2010251625 A JP2010251625 A JP 2010251625A JP 2009101566 A JP2009101566 A JP 2009101566A JP 2009101566 A JP2009101566 A JP 2009101566A JP 2010251625 A JP2010251625 A JP 2010251625A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- semiconductor chip
- underfill resin
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】本発明による半導体装置100は、配線基板3と、配線基板3に導体バンプ4を介して回路面2が接合された半導体チップ1と、配線基板3と回路面2との間を封止するアンダーフィル樹脂5とを具備する。アンダーフィル樹脂5は、回路面2の裏面8の少なくとも一部を被覆している。
【選択図】図9
Description
図8及び図9を参照して、本発明による半導体装置100の構造を説明する。図8は、本発明による半導体装置100の構造の一例を示す概略平面図である。図9は、本発明による半導体装置100の構造を示す概略断面図である。図9では、図8に示すD−D’断面が示される。
次に、図10Aから図10Dを参照して、本発明による半導体装置100の製造方法を説明する。図10Aから図10Dは、本発明による半導体装置100の製造方法を示す図である。
以上のような構造により、本発明による半導体装置100では、半導体チップ1に加わる熱応力の大きさ及び方向が、チップ上面を被覆するアンダーフィル樹脂5によって、従来とは異なる大きさ及び方向に制御される。これにより、従来発生していた半導体チップの反りや、クラックの発生を防止することができる。又、応力の大きさ及び方向が変更されることで、発生したクラックがチップ内の回路領域を避ける方向に成長する。これによりクラックによる回路破壊を回避することができる。
2:回路面
3:配線基板
4:導体バンプ
5:アンダーフィル樹脂
6:クラック
7:外部電極
8:チップ上面
9:側面
Claims (6)
- 配線基板と、
前記配線基板に導体バンプを介して回路面が接合された半導体チップと、
前記配線基板と前記回路面との間を封止するアンダーフィル樹脂と、
を具備し、
前記アンダーフィル樹脂は、前記回路面の裏面の少なくとも一部を被覆している
半導体装置。 - 請求項1に記載の半導体装置において、
前記アンダーフィル樹脂は、前記半導体チップの側面から、前記裏面の少なくとも一部にかけて連続的に被覆している
半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記アンダーフィル樹脂は、前記裏面における全周を被覆する
半導体装置。 - 配線基板に、導体バンプを介して半導体チップの回路面を接合するステップと、
前記配線基板と前記回路面との間にアンダーフィル樹脂を封止するステップと、
前記半導体チップにおいて、前記回路面の裏面の少なくとも一部を、前記アンダーフィル樹脂で被覆するステップと
を具備する
半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記アンダーフィル樹脂で被覆するステップは、
前記半導体チップの側面から、前記回路面の裏面の少なくとも一部にかけて連続的に前記アンダーフィル樹脂で被覆するステップを備える
半導体装置の製造方法。 - 請求項4又は5に記載の半導体装置の製造方法において、
前記アンダーフィル樹脂で被覆するステップは、
前記裏面における全周を前記アンダーフィルで被覆するステップを備える
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009101566A JP2010251625A (ja) | 2009-04-20 | 2009-04-20 | 半導体装置、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009101566A JP2010251625A (ja) | 2009-04-20 | 2009-04-20 | 半導体装置、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010251625A true JP2010251625A (ja) | 2010-11-04 |
JP2010251625A5 JP2010251625A5 (ja) | 2012-03-29 |
Family
ID=43313617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009101566A Pending JP2010251625A (ja) | 2009-04-20 | 2009-04-20 | 半導体装置、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010251625A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130961A (ja) * | 2012-12-28 | 2014-07-10 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
CN105858589A (zh) * | 2015-02-10 | 2016-08-17 | 英特尔公司 | 具有倒棱角的微电子管芯 |
KR101661919B1 (ko) * | 2015-06-23 | 2016-10-04 | (주)파트론 | 반도체 패키지의 제조 방법 |
KR101670894B1 (ko) | 2015-05-27 | 2016-10-31 | (주)파트론 | 반도체 패키지의 제조 방법 |
WO2021033418A1 (ja) * | 2019-08-20 | 2021-02-25 | 株式会社村田製作所 | 高周波モジュール |
WO2023140075A1 (ja) * | 2022-01-24 | 2023-07-27 | 株式会社村田製作所 | 伸縮配線基板および伸縮配線基板の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6124255A (ja) * | 1984-07-13 | 1986-02-01 | Hitachi Ltd | 半導体パツケ−ジ構造 |
JP2007194403A (ja) * | 2006-01-19 | 2007-08-02 | Sony Corp | 電子デバイスの製造装置及び電子デバイスの製造方法、並びに、アンダーフィル材充填状態の検査装置及びアンダーフィル材充填状態の検査方法 |
JP2008053347A (ja) * | 2006-08-23 | 2008-03-06 | Seiko Epson Corp | デバイス及びその製造方法、回路基板並びに電子機器 |
JP2008214428A (ja) * | 2007-03-01 | 2008-09-18 | Kyocera Chemical Corp | 封止用エポキシ樹脂組成物、樹脂封止型半導体装置及びその製造方法 |
JP2008543109A (ja) * | 2005-06-07 | 2008-11-27 | モーメンティブ・パフォーマンス・マテリアルズ・インク | 電子デバイスの作製方法 |
-
2009
- 2009-04-20 JP JP2009101566A patent/JP2010251625A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6124255A (ja) * | 1984-07-13 | 1986-02-01 | Hitachi Ltd | 半導体パツケ−ジ構造 |
JP2008543109A (ja) * | 2005-06-07 | 2008-11-27 | モーメンティブ・パフォーマンス・マテリアルズ・インク | 電子デバイスの作製方法 |
JP2007194403A (ja) * | 2006-01-19 | 2007-08-02 | Sony Corp | 電子デバイスの製造装置及び電子デバイスの製造方法、並びに、アンダーフィル材充填状態の検査装置及びアンダーフィル材充填状態の検査方法 |
JP2008053347A (ja) * | 2006-08-23 | 2008-03-06 | Seiko Epson Corp | デバイス及びその製造方法、回路基板並びに電子機器 |
JP2008214428A (ja) * | 2007-03-01 | 2008-09-18 | Kyocera Chemical Corp | 封止用エポキシ樹脂組成物、樹脂封止型半導体装置及びその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130961A (ja) * | 2012-12-28 | 2014-07-10 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
CN105858589A (zh) * | 2015-02-10 | 2016-08-17 | 英特尔公司 | 具有倒棱角的微电子管芯 |
KR101670894B1 (ko) | 2015-05-27 | 2016-10-31 | (주)파트론 | 반도체 패키지의 제조 방법 |
KR101661919B1 (ko) * | 2015-06-23 | 2016-10-04 | (주)파트론 | 반도체 패키지의 제조 방법 |
WO2021033418A1 (ja) * | 2019-08-20 | 2021-02-25 | 株式会社村田製作所 | 高周波モジュール |
WO2023140075A1 (ja) * | 2022-01-24 | 2023-07-27 | 株式会社村田製作所 | 伸縮配線基板および伸縮配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5250524B2 (ja) | 半導体装置及びその製造方法 | |
KR100743272B1 (ko) | 전극 기밀 밀봉을 이용한 고신뢰성 반도체 장치 | |
JP2011077108A (ja) | 半導体装置 | |
JP2008166373A (ja) | 半導体装置およびその製造方法 | |
JP2010251625A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2009212315A (ja) | 半導体装置及びその製造方法 | |
JP2010010301A (ja) | 半導体装置及びその製造方法 | |
JP2012028484A (ja) | モジュールと、その製造方法 | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
TWI741207B (zh) | 半導體裝置 | |
JP2009004461A (ja) | 電子部品パッケージおよびその製造方法 | |
WO2011092048A1 (en) | Reliability enhancement of metal thermal interface | |
US20110316150A1 (en) | Semiconductor package and method for manufacturing semiconductor package | |
JP5538682B2 (ja) | 半導体装置及びその製造方法 | |
CN112466867A (zh) | 半导体封装结构 | |
JP5547703B2 (ja) | 半導体装置の製造方法 | |
US8518722B2 (en) | Method for detecting the under-fill void in flip chip BGA | |
KR100668858B1 (ko) | 적층형 패키지 모듈 및 그 제조방법 | |
TW201405733A (zh) | 半導體封裝件及其製法 | |
KR100856341B1 (ko) | 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법 | |
JP5576528B2 (ja) | 半導体装置 | |
JP2011061055A (ja) | 半導体装置の製造方法 | |
TWI745162B (zh) | 半導體封裝結構 | |
JP2008171904A (ja) | 積層型半導体装置、及びその製造方法 | |
JP6194804B2 (ja) | モールドパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120925 |