JP6888606B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP6888606B2
JP6888606B2 JP2018239615A JP2018239615A JP6888606B2 JP 6888606 B2 JP6888606 B2 JP 6888606B2 JP 2018239615 A JP2018239615 A JP 2018239615A JP 2018239615 A JP2018239615 A JP 2018239615A JP 6888606 B2 JP6888606 B2 JP 6888606B2
Authority
JP
Japan
Prior art keywords
component
terminal
frequency module
wiring
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018239615A
Other languages
English (en)
Other versions
JP2020102758A (ja
Inventor
修一 小野寺
修一 小野寺
敬 渡辺
敬 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018239615A priority Critical patent/JP6888606B2/ja
Priority to US16/720,284 priority patent/US11387810B2/en
Priority to CN201911324630.3A priority patent/CN111355495B/zh
Publication of JP2020102758A publication Critical patent/JP2020102758A/ja
Application granted granted Critical
Publication of JP6888606B2 publication Critical patent/JP6888606B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、高周波モジュールに関する。
従来、弾性波共振子などの機能性構造体を積層したデバイスが知られている。例えば、特許文献１には、薄膜カバーに覆われた空洞内に配置された第１の機能性構造体と、薄膜カバー上に配置された第２の機能性構造体とを備えるデバイスが開示されている。第２の機能性構造体に対する電気的な接続は、薄膜カバーを貫通する貫通接続部によって行われている。
特表２０１６−５１５３３１号公報
しかしながら、上記従来のデバイスでは、第２の機能性構造体に対する電気的な接続の端子数が多くなる程、貫通接続部を設けるためのスペースが大きくなる。このため、小型のデバイスを実現することが難しい。
そこで、本発明は、小型の高周波モジュールを提供することを目的とする。
上記課題を解決するため、本発明の一態様に係る高周波モジュールは、第１実装面を有する基板と、前記第１実装面に配置された第１積層部品と、第１配線とを備え、前記第１積層部品は、第１部品と、前記第１部品上に配置された第２部品とを含み、前記第１部品は、前記第１実装面に対向する第１面、及び、当該第１面に背向する第２面と、前記第１面に設けられた第１接続端子とを有し、前記第２部品は、前記第２面に対向する第３面と、前記第３面に設けられた第２接続端子とを有し、前記第１配線は、前記第２面に設けられ、かつ、前記第２接続端子が接続されている。
本発明によれば、小型の高周波モジュールを提供することができる。
図１は、実施の形態１に係る高周波モジュールの構成を示す断面図である。 図２は、実施の形態１に係る高周波モジュールの別の構成を示す断面図である。 図３は、実施の形態１に係る高周波モジュールの回路構成を示す回路図である。 図４Ａは、実施の形態１に係る高周波モジュールの下段部品の下面を示す平面図である。 図４Ｂは、実施の形態１に係る高周波モジュールの下段部品の上面を示す平面図である。 図４Ｃは、実施の形態１に係る高周波モジュールの上段部品の下面を示す平面図である。 図５は、実施の形態１の変形例に係る高周波モジュールの回路構成を示す回路図である。 図６Ａは、実施の形態１の変形例に係る高周波モジュールの下段部品の下面を示す平面図である。 図６Ｂは、実施の形態１の変形例に係る高周波モジュールの下段部品の上面を示す平面図である。 図６Ｃは、実施の形態１の変形例に係る高周波モジュールの上段部品の下面を示す平面図である。 図７は、実施の形態２に係る高周波モジュールの構成を示す断面図である。 図８は、実施の形態２に係る高周波モジュールの低背化を説明するための断面図である。 図９は、実施の形態２に係る高周波モジュールの回路構成を示す回路図である。 図１０は、実施の形態２の変形例に係る高周波モジュールの回路構成を示す回路図である。 図１１は、実施の形態２の変形例に係る高周波モジュールの構成を示す断面図である。 図１２は、実施の形態３に係る高周波モジュールの構成を示す断面図である。 図１３は、実施の形態３に係る高周波モジュールの構成を示す平面図である。 図１４は、各実施の形態の変形例に係る高周波モジュールの構成を示す断面図である。
以下では、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。
また、本明細書において、要素間の関係性を示す用語、及び、要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
以下の実施の形態では、基板を基準して、積層部品が設けられた側を「上方（又は上側）」とし、その反対側を「下方（又は下側）」として説明を行う。つまり、積層部品を構成する複数の部品のうち、基板に近い部品が下側に位置する下段部品であり、基板から離れた部品が上側に位置する上段部品である。
（実施の形態１）
［１−１．構成］
まず、実施の形態１に係る高周波モジュールの構成について、図１を用いて説明する。図１は、本実施の形態に係る高周波モジュール１の構成を示す断面図である。
図１に示されるように、高周波モジュール１は、基板１０と、積層部品２０と、配線５０と、ワイヤ６０と、部品７０と、部品８０と、キャップ部材９０と、封止部材９１とを備える。積層部品２０と、部品７０とは、基板１０の実装面１１に設けられている。部品８０は、基板１０の実装面１２に設けられている。
基板１０は、回路部品が実装される実装基板である。基板１０は、互いに背向する実装面１１及び実装面１２を有する。実装面１１は、基板１０が有する第１実装面の一例である。実装面１２は、基板１０が有する第２実装面の一例である。実装面１２は、実装面１１の反対側の面である。
基板１０は、例えば、複数の層が積層された多層基板である。基板１０は、例えば、樹脂からなる多層基板、セラミックス多層基板又はＰＣＢ（Printed Circuit Board）基板などである。図示しないが、基板１０には、実装面１１と実装面１２とを電気的に接続する貫通電極が設けられている。
積層部品２０は、第１積層部品の一例であり、複数の回路部品の積層構造を有する。具体的には、積層部品２０は、実装面１１に配置されており、下段部品３０と、上段部品４０とを含んでいる。
下段部品３０は、第１部品の一例であり、基板１０の実装面１１上に配置されている。下段部品３０は、下面３１及び上面３２と、接続端子３３及び３４とを有する。
下面３１は、実装面１１に対向する第１面の一例である。上面３２は、下面３１に背向する第２面の一例である。接続端子３３及び３４はそれぞれ、下面３１に設けられた第１接続端子の一例である。
本実施の形態では、下段部品３０は、接続端子３３及び３４を介して基板１０に実装されている。接続端子３３及び３４はそれぞれ、下段部品３０に対する信号の入力端子若しくは出力端子、又は、下段部品３０のグランドをとるためのグランド端子などである。接続端子３３及び３４は、例えば、基板１０を平面視した場合に、下段部品３０に重複しており、下段部品３０の輪郭より内側に位置している。接続端子３３及び３４はそれぞれ、導電性を有する材料を用いて形成されており、例えば、銅、銀又は金などの金属材料を用いて形成されている。接続端子３３及び３４はそれぞれ、例えば、銅バンプ又は半田バンプなどの金属バンプである。
本実施の形態では、下段部品３０は、弾性波フィルタを含んでいる。あるいは、下段部品３０は、集積回路（ＩＣ：Integrated Circuit）又は集積受動デバイス（ＩＰＤ：Integrated Passive Device）であってもよい。なお、ＩＰＤは、例えば、インダクタ又はキャパシタなどの受動素子を集積したデバイスである。下段部品３０の機能を発揮させる機能面は、下面３１である。つまり、下面３１には、下段部品３０に含まれる電極、配線パターン、回路素子などが設けられている。
なお、弾性波フィルタは、弾性波共振子を含むフィルタ回路である。弾性波共振子は、例えば、ＳＡＷ（Surface Acoustic Wave）を利用した共振子、ＢＡＷ（Bulk Acoustic Wave）を利用した共振子、又は、ＦＢＡＲ（Film Bulk Acoustic Resonator）などである。ＳＡＷには、表面波だけでなく、境界波も含まれる。
下段部品３０は、例えば、ＳＡＷを利用した共振子を含むＳＡＷフィルタを含んでいる。具体的には、下段部品３０は、圧電性を有する基板と、当該基板上に形成されたＩＤＴ（InterDigital Transducer）電極とを備える。ＩＤＴ電極は、下面３１に設けられており、上面３２には設けられていない。
圧電性を有する基板は、少なくとも表面に圧電性を有する基板（以下、圧電基板と記載する）である。なお、ここでの表面は、下面３１側の表面である。圧電基板は、例えば、表面に形成された圧電薄膜を備え、当該圧電薄膜とは音速が異なる膜、及び、支持基板などの積層体で構成されていてもよい。また、圧電基板は、例えば、高音速支持基板と、当該高音速支持基板上に形成された圧電薄膜とを含む積層体であってもよい。圧電基板は、高音速支持基板と、当該高音速支持基板上に形成された低音速膜と、当該低音速膜上に形成された圧電薄膜とを含む積層体であってもよい。あるいは、圧電基板は、支持基板と、当該支持基板上に形成された高音速膜と、当該高音速膜上に形成された低音速膜と、当該低音速膜上に形成された圧電薄膜とを含む積層体であってもよい。また、圧電基板は、基板全体に圧電性を有していてもよい。圧電基板は、ＬｉＮｉＢＯ３又はＬｉＴａＯ３などを用いて形成されている。他の実施の形態における弾性波共振子についても同様である。
図１に示されるように、下段部品３０は、さらに、下段部品３０を貫通するビア導体３５を有する。ビア導体３５は、下段部品３０の上面３２から下面３１までを貫通しており、上面３２及び下面３１の各々に露出している。ビア導体３５は、接続端子３３と、上段部品４０の接続端子４４とを電気的に接続する。ビア導体３５は、導電性を有する材料を用いて形成されており、例えば、銅又は銀などの金属材料を用いて形成されている。ビア導体３５は、上段部品４０の電気的な接続のために下段部品３０に設けられている。
上段部品４０は、下段部品３０上に配置された第２部品の一例である。上段部品４０は、下面４１と、接続端子４３及び４４とを有する。
下面４１は、下段部品３０の上面３２に対向する第３面の一例である。接続端子４３は、下面４１に設けられた第２接続端子の一例である。接続端子４４は、下面４１に設けられた第３接続端子の一例である。
接続端子４３及び４４はそれぞれ、上段部品４０に対する信号の入力端子若しくは出力端子、又は、上段部品４０のグランドをとるためのグランド端子などである。接続端子４３及び４４は、例えば、基板１０を平面視した場合に、上段部品４０に重複しており、上段部品４０の輪郭より内側に位置している。接続端子４３及び４４はそれぞれ、導電性を有する材料を用いて形成されており、例えば、銅、銀又は金などの金属材料を用いて形成されている。接続端子４３及び４４はそれぞれ、例えば、銅バンプ又は半田バンプなどの金属バンプである。
本実施の形態では、上段部品４０は、弾性波フィルタを含んでいる。あるいは、上段部品４０は、ＩＣ又はＩＰＤであってもよい。上段部品４０の機能を発揮させる機能面は、下面４１である。つまり、下面４１には、上段部品４０に含まれる電極、配線パターン、回路素子などが設けられている。
例えば、上段部品４０は、ＳＡＷフィルタを含んでいる。上段部品４０は、圧電性を有する基板と、当該基板上に形成されたＩＤＴ電極とを備える。ＩＤＴ電極は、下面４１に設けられている。
本実施の形態では、上段部品４０は、接続端子４３及び４４並びに下段部品３０を介して基板１０に実装されている。具体的には、接続端子４３は、下段部品３０の上面３２に設けられた配線５０に接続されている。接続端子４４は、下段部品３０を貫通するビア導体３５に接続されている。
配線５０は、第１配線の一例であり、下段部品３０の上面３２に設けられ、かつ、上段部品４０の接続端子４３が接続されている。配線５０は、ワイヤ６０を介して部品７０にワイヤボンディング接続されている。
配線５０は、導電性を有する材料を用いて形成されたパターン配線である。例えば、銅又は銀などの金属材料を用いて上面３２上に形成した金属薄膜を所定形状にパターニングすることにより、配線５０が形成される。配線５０の具体的な平面視形状の一例は、後で説明する。
ワイヤ６０は、配線５０と基板１０の実装面１１又は部品７０との電気的な接続を行うボンディングワイヤである。ワイヤ６０は、例えば、金、銅又はアルミニウムなどの金属材料を用いて形成されたワイヤである。本実施の形態では、ワイヤ６０は、配線５０と接続端子７４とを電気的に接続している。
なお、図２に示される高周波モジュール２のように、ワイヤ６０は、配線５０と基板１０の実装面１１とを接続していてもよい。図２は、本実施の形態に係る高周波モジュールの別の構成例を示す断面図である。例えば、ワイヤ６０は、実装面１１に設けられた配線パターン、又は、基板１０を貫通する貫通電極などに接続されていてもよい。
部品７０は、積層部品２０の下段部品３０及び上段部品４０とは異なる他の部品の一例であり、積層部品２０と同じ実装面１１に設けられている。部品７０は、例えば、インダクタ又はキャパシタなどの受動素子であるが、これに限らない。部品７０は、ＩＣ又はＩＰＤでもよい。あるいは、部品７０は、他の弾性波フィルタを含む素子であってもよい。
図１に示されるように、部品７０は、接続端子７３及び７４を有する。部品７０は、接続端子７３を介して基板１０に実装されている。また、部品７０は、接続端子７４、ワイヤ６０及び配線５０を介して上段部品４０に電気的に接続されている。接続端子７３及び７４はそれぞれ、導電性を有する材料を用いて形成されており、例えば、銅、銀又は金などの金属材料を用いて形成されている。接続端子７３は、例えば銅バンプ又は半田バンプなどの金属バンプである。接続端子７４は、例えば、所定形状にパターニングされた金属薄膜である。なお、図２に示されるように、ワイヤ６０が部品７０に接続されていない場合、部品７０は、接続端子７４を有しなくてもよい。
部品８０は、実装面１２に設けられた第３集積回路の一例である。なお、部品８０は、弾性波フィルタを含んでもよい。あるいは、部品８０は、ＩＰＤであってもよい。
部品８０は、接続端子８３及び８４を有する。部品８０は、接続端子８３及び８４を介して基板１０の実装面１２に実装されている。接続端子８３及び８４はそれぞれ、導電性を有する材料を用いて形成されており、例えば、銅、銀又は金などの金属材料を用いて形成されている。接続端子８３及び８４はそれぞれ、例えば銅バンプ又は半田バンプなどの金属バンプである。
キャップ部材９０は、基板１０と、基板１０に実装された回路部品とを覆う部材である。キャップ部材９０は、例えば、一面が開放された直方体状の筐体である。キャップ部材９０は、例えば導電性を有する材料を用いて形成されており、静電遮蔽用のシールド部材としても機能する。
封止部材９１は、キャップ部材９０の内部に充填され、基板１０に実装された回路部品を封止する。封止部材９１は、例えば、絶縁性の樹脂材料を用いて形成されている。本実施の形態では、下段部品３０及び上段部品４０の各々がＳＡＷフィルタを含んでおり、下面３１及び４１の各々にＩＤＴ電極が設けられている。このため、下段部品３０の下面３１と基板１０の実装面１１との間、及び、上段部品４０の下面４１と下段部品３０の上面３２との間には、封止部材９１が設けられておらず、空洞になっている。図１では、部品８０と基板１０の実装面１２との間にも封止部材９１が設けられていない例を示しているが、この間には封止部材９１が設けられていてもよい。また、ＳＡＷフィルタの振動が確保できる場合には、下面３１と実装面１１との間、及び、下面４１と上面３２との間に封止部材９１が設けられていてもよい。
なお、高周波モジュール１は、キャップ部材９０及び封止部材９１の少なくとも一方を備えなくてもよい。
［１−２．回路構成］
続いて、図１に示される高周波モジュール１の具体的な回路構成を説明する。
図３は、本実施の形態に係る高周波モジュール１の回路構成を示す回路図である。図３に示されるように、高周波モジュール１は、スイッチ回路１１０と、複数のフィルタ１２１〜１２４と、複数のインダクタ１３１〜１３６とを備える。
なお、図３には、アンテナ素子ＡＮＴが示されている。アンテナ素子ＡＮＴは、高周波信号を送受信する、例えばＬＴＥ（Long Term Evolution）などの通信規格に準拠したマルチバンド対応のアンテナである。高周波モジュール１及びアンテナ素子ＡＮＴは、例えば、マルチモード／マルチバンド対応の携帯電話のフロントエンド部に配置される。
スイッチ回路１１０は、アンテナ素子ＡＮＴと複数のフィルタ１２１〜１２４との間に配置された第１スイッチ回路の一例である。スイッチ回路１１０は、共通端子１１１と、２つの選択端子１１２及び１１３とを有する。スイッチ回路１１０は、ＳＰＤＴ型のスイッチ回路であり、共通端子１１１と選択端子１１２との電気的な接続、及び、共通端子１１１と選択端子１１３との電気的な接続を切り替えることができる。
共通端子１１１には、アンテナ素子ＡＮＴが接続されている。選択端子１１２には、フィルタ１２１及び１２２の各々の入力端子又は出力端子が接続された共通端子１４１とインダクタ１３５とが接続されている。選択端子１１３には、フィルタ１２３及び１２４の入力端子又は出力端子が接続された共通端子１４２とインダクタ１３６とが接続されている。
フィルタ１２１〜１２４はそれぞれ、所定の周波数範囲を通過帯域とし、当該所定の周波数範囲以外を減衰帯域とするバンドパスフィルタである。フィルタ１２１は、例えば、ＬＴＥのＢａｎｄ１（受信帯域：２１１０−２１７０ＭＨｚ）を通過帯域とするバンドパスフィルタである。フィルタ１２２は、例えば、ＬＴＥのＢａｎｄ３（受信帯域：１８０５−１８８０ＭＨｚ）を通過帯域とするバンドパスフィルタである。フィルタ１２３は、例えば、ＬＴＥのＢａｎｄ２５（受信帯域：１９３０−１９９５ＭＨｚ）を通過帯域とするバンドパスフィルタである。フィルタ１２４は、ＬＴＥのＢａｎｄ６６（受信帯域：２１１０−２２００ＭＨｚ）を通過帯域とするバンドパスフィルタである。
なお、これらの通過帯域は一例に過ぎず、各フィルタは、所望の周波数範囲を通過帯域としてもよい。例えば、フィルタ１２１〜１２４のいずれか１つは、ＬＴＥのＢａｎｄ４０（受信帯域：２３００−２４００ＭＨｚ）を通過帯域とするバンドパスフィルタであってもよい。フィルタ１２１〜１２４はそれぞれ、１つ以上の弾性波フィルタを含んでおり、例えばＳＡＷフィルタを含んでいる。
フィルタ１２１の入力端子及び出力端子の一方である端子１２１ａは共通端子１４１に接続され、他方である端子１２１ｂはインダクタ１３１に接続されている。フィルタ１２２の入力端子及び出力端子の一方である端子１２２ａは共通端子１４１に接続され、他方である端子１２２ｂはインダクタ１３２に接続されている。フィルタ１２３の入力端子及び出力端子の一方である端子１２３ａは共通端子１４２に接続され、他方である端子１２３ｂはインダクタ１３３に接続されている。フィルタ１２４の入力端子及び出力端子の一方である端子１２４ａは共通端子１４２に接続され、他方である端子１２４ｂはインダクタ１３４に接続されている。
インダクタ１３１は、フィルタ１２１の端子１２１ｂに接続された整合回路である。具体的には、インダクタ１３１は、フィルタ１２１の出力側又は入力側のインピーダンス整合用のインダクタであり、端子１５１とフィルタ１２１の端子１２１ｂとに直列接続されている。
インダクタ１３２は、フィルタ１２２の端子１２２ｂに接続された整合回路である。具体的には、インダクタ１３２は、フィルタ１２２の出力側又は入力側のインピーダンス整合用のインダクタであり、端子１５２とフィルタ１２２の端子１２２ｂとに直列接続されている。
インダクタ１３３は、フィルタ１２３の端子１２３ｂに接続された整合回路である。具体的には、インダクタ１３３は、フィルタ１２３の出力側又は入力側のインピーダンス整合用のインダクタであり、端子１５３とフィルタ１２３の端子１２３ｂとに直列接続されている。
インダクタ１３４は、フィルタ１２４の端子１２４ｂに接続された整合回路である。具体的には、インダクタ１３４は、フィルタ１２４の出力側又は入力側のインピーダンス整合用のインダクタであり、端子１５４とフィルタ１２４の端子１２４ｂとに直列接続されている。
インダクタ１３５は、フィルタ１２１の端子１２１ａ及びフィルタ１２２の端子１２２ａに接続された整合回路である。具体的には、インダクタ１３５は、フィルタ１２１及び１２２の各々の入力側又は出力側のインピーダンス整合用のインダクタであり、共通端子１４１と選択端子１１２とを結ぶ経路に並列接続されている。具体的には、インダクタ１３５の一方の端子は、共通端子１４１と選択端子１１２とを結ぶ経路に接続され、他方の端子は、グランドに接続されている。
インダクタ１３６は、フィルタ１２３の端子１２３ａ及びフィルタ１２４の端子１２４ａに接続された整合回路である。具体的には、インダクタ１３６は、フィルタ１２３及び１２４の各々の入力側又は出力側のインピーダンス整合用のインダクタであり、共通端子１４２と選択端子１１３とを結ぶ経路に並列接続されている。具体的には、インダクタ１３６の一方の端子は、共通端子１４２と選択端子１１３とを結ぶ経路に接続され、他方の端子は、グランドに接続されている。
端子１５１〜１５４はそれぞれ、高周波モジュール１の出力端子又は入力端子である。端子１５１〜１５４は、ＲＦＩＣ回路などに接続される。端子１５１〜１５４とＲＦＩＣ回路との間には、増幅回路及びスイッチ回路が設けられていてもよい。
なお、高周波モジュール１が信号の送信用に用いられる場合、端子１５１〜１５４は入力端子である。この場合、各フィルタ及びインダクタの各々の端子のうち、端子１５１〜１５４に近い側の端子がそれぞれの入力端子になり、アンテナ素子ＡＮＴに近い側の端子がそれぞれの出力端子になる。
また、高周波モジュール１が信号の受信用に用いられる場合、端子１５１〜１５４は出力端子である。この場合、各フィルタ及びインダクタの各々の端子のうち、端子１５１〜１５４に近い側の端子がそれぞれの出力端子になり、アンテナ素子ＡＮＴに近い側の端子がそれぞれの入力端子になる。
本実施の形態では、フィルタ１２２及び１２３は、下段部品３０に含まれている第１弾性波フィルタの一例である。フィルタ１２１及び１２４は、上段部品４０に含まれている第２弾性波フィルタの一例である。フィルタ１２１に接続されたインダクタ１３１は、下段部品３０の上面３２に設けられた配線５０の一部である。フィルタ１２４に接続されたインダクタ１３４は、下段部品３０の上面３２に設けられた配線５０の一部である。
また、スイッチ回路１１０は、部品８０に含まれている。インダクタ１３２、１３３、１３５及び１３６は、部品７０、又は、実装面１１若しくは１２に実装された部品（図１には示されていない）に含まれている。あるいは、インダクタ１３２、１３３、１３５及び１３６は、部品８０に含まれていてもよい。つまり、部品７０又は部品８０は、スイッチ回路１１０を含むＩＣであってもよく、インダクタ１３２などを含むＩＰＤなどであってもよい。
［１−３．端子及び配線のレイアウト］
続いて、図３に示される回路構成の一部を含む積層部品２０の各面における接続端子及び配線のレイアウトについて、図４Ａ〜図４Ｃを用いて説明する。
図４Ａは、本実施の形態に係る高周波モジュール１の下段部品３０の下面３１を示す平面図である。図４Ｂは、本実施の形態に係る高周波モジュール１の下段部品３０の上面３２を示す平面図である。図４Ｃは、本実施の形態に係る高周波モジュール１の上段部品４０の下面４１を示す平面図である。図４Ａ〜図４Ｃの各々では、各図が示す面に接続された接続端子を右上がりの斜線の網掛けを付した領域として表している。なお、上述した通り、下面３１及び４１の各々には、各部品に含まれるＳＡＷフィルタのＩＤＴ電極が設けられているが、図面の複雑化を避けるため、その図示が省略されている。
図４Ａに示されるように、下段部品３０には、４つの接続端子３３ａ〜３３ｄ及び４つの接続端子３４ａ〜３４ｄの合計８つの接続端子が接続されている。図４Ｂ及び図４Ｃに示されるように、上段部品４０には、３つの接続端子４３ａ〜４３ｃ及び３つの接続端子４４ａ〜４４ｃの合計６つの接続端子が接続されている。
なお、接続端子３３ａ〜３３ｄはそれぞれ、図１に示される接続端子３３と同じであり、下面３１内で設けられている位置と回路内での位置とが互いに異なっている。接続端子３４ａ〜３４ｄ、４３ａ〜４３ｃ及び４４ａ〜４４ｃについても同様である。
接続端子３３ａは、フィルタ１２２の入力端子及び出力端子の一方である端子（第１端子）１２２ａである。接続端子３４ａは、フィルタ１２２の入力端子及び出力端子の他方である端子１２２ｂである。図４Ａには示されていないが、本実施の形態では、下面３１の接続端子３３ａと接続端子３４ａとの間に、フィルタ１２２を構成するＩＤＴ電極が設けられている。
接続端子３３ｂは、フィルタ１２３の入力端子及び出力端子の一方である端子（第１端子）１２３ａである。接続端子３４ｂは、フィルタ１２３の入力端子及び出力端子の他方である端子１２３ｂである。図４Ａには示されていないが、本実施の形態では、下面３１の接続端子３３ｂと接続端子３４ｂとの間に、フィルタ１２３を構成するＩＤＴ電極が設けられている。
接続端子４４ａは、フィルタ１２１の入力端子及び出力端子の一方である端子（第２端子）１２１ａである。接続端子４３ａは、フィルタ１２１の入力端子及び出力端子の他方である端子１２１ｂである。図４Ｃには示されていないが、本実施の形態では、下面４１の接続端子４４ａと接続端子４３ａとの間に、フィルタ１２１を構成するＩＤＴ電極が設けられている。
接続端子４４ｂは、フィルタ１２４の入力端子及び出力端子の一方である端子（第２端子）１２４ａである。接続端子４３ｂは、フィルタ１２４の入力端子及び出力端子の他方である端子１２４ｂである。図４Ｃには示されていないが、本実施の形態では、下面４１の接続端子４４ｂと接続端子４３ｂとの間に、フィルタ１２４を構成するＩＤＴ電極が設けられている。
接続端子３３ｃ及び３３ｄ、接続端子３４ｃ及び３４ｄ、並びに、接続端子４３ｃ及び４４ｃはそれぞれ、グランドに接続された端子である。
４つの接続端子３３ａ〜３３ｄの各々には、ビア導体３５が接続されている。つまり、下段部品３０は、４つのビア導体３５ａ〜３５ｄを有する。なお、ビア導体３５ａ〜３５ｄはそれぞれ、図１に示されるビア導体３５と同じであり、下段部品３０内で設けられている位置と回路内での位置とが互いに異なっている。
図４Ａに示されるように、ビア導体３５ａ〜３５ｄの各々の下端面が下面３１に露出している。図４Ｂに示されるように、ビア導体３５ａ〜３５ｄの各々の上端面が上面３２に露出している。４つの接続端子３４ａ〜３４ｄの各々には、ビア導体３５は接続されていない。
図４Ａ〜図４Ｃに示されるように、接続端子３３ａと接続端子４４ａとは、ビア導体３５ａを介して接続されている。つまり、フィルタ１２２の端子（第１端子）１２２ａとフィルタ１２１の端子（第２端子）１２１ａとは、積層部品２０内で電気的に接続されている。これにより、フィルタ１２１及び１２２の共通端子１４１への接続配線を短くすることができるので、不要な抵抗成分、インダクタ成分及び容量成分を低減することができ、フィルタ特性を改善することができる。また、接続端子４４ａと基板１０との電気的な接続を、接続端子３３ａを介して行うことができるので、下段部品３０の下面３１に設けられる端子数を減らすことができる。つまり、下面３１には、接続端子４４ａとの電気的な接続を行うための専用の端子を設ける必要がなくなるので、下面３１の小面積化を実現することができる。
同様に、接続端子３３ｂと接続端子４４ｂとは、ビア導体３５ｂを介して接続されている。つまり、フィルタ１２３の端子（第１端子）１２３ａとフィルタ１２４の端子（第２端子）１２４ａとは、積層部品２０内で電気的に接続されている。これにより、フィルタ１２１及び１２２の場合と同様に、フィルタ特性の改善、及び、端子数の削減による下面３１の小面積化を実現することができる。
また、グランドに接続された接続端子３３ｃ及び３３ｄと、接続端子４３ｃ及び４４ｃとが、ビア導体３５ｃ及び３５ｄ並びに配線５０ｃを介して接続されることで、ワイヤボンディング接続する場合に比べて、上段部品４０のグランドをより強くすることができる。例えば、ワイヤよりも抵抗率の低いビア導体３５ｃ及び３５ｄを利用することができるので、配線抵抗などの影響を十分に削減することができ、上段部品４０のグランドを強くすることができる。
また、上段部品４０のグランド用の接続端子４４ｃ及び４３ｃの各々と基板１０との電気的な接続を、接続端子３３ｃ及び３３ｄを介して行うことができるので、下段部品３０の下面３１に設けられる端子数を減らすことができる。つまり、下面３１には、接続端子４４ｃ及び４３ｃとの電気的な接続を行うための専用の端子を設ける必要がなくなるので、下面３１の小面積化を実現することができる。
本実施の形態では、図４Ｂに示されるように、下段部品３０の上面３２に配線５０ａ〜５０ｃが設けられている。配線５０ａ及び５０ｂの端部にはそれぞれ、ワイヤ６０ａ及び６０ｂが接続されている。なお、配線５０ａ〜５０ｃはそれぞれ、図１に示される配線５０と同じであり、上面３２内で設けられている位置と回路内での位置とが互いに異なっている。ワイヤ６０ａ及び６０ｂはそれぞれ、図１に示されるワイヤ６０と同じであり、上面３２内で接続されている位置と回路内での位置とが互いに異なっている。
配線５０ａは、フィルタ１２１の端子１２１ｂである接続端子４３ａとワイヤ６０ａとを接続している。配線５０ａの一部は、インダクタ１３１である。つまり、配線５０ａは、上段部品４０に含まれるフィルタ１２１の整合回路であるインダクタ１３１を含んでいる。
配線５０ｂは、フィルタ１２４の端子１２４ｂである接続端子４３ｂとワイヤ６０ｂとを接続している。配線５０ｂの一部は、インダクタ１３４である。つまり、配線５０ｂは、上段部品４０に含まれるフィルタ１２４の整合回路であるインダクタ１３４を含んでいる。
配線５０ｃは、ビア導体３５ｄと接続端子４３ｃとを接続している。配線５０ｃは、上段部品４０のグランドをとるための配線である。
このように、上段部品４０の接続端子４３ａは、配線５０ａ及びワイヤ６０ａを介して積層部品２０の外部に引き出される。つまり、下段部品３０の下面３１には、上段部品４０の接続端子４３ａとの電気的な接続を行うための専用の端子を設ける必要がなくなるので、下面３１の小面積化を実現することができる。上段部品４０の接続端子４３ｂについても同様である。本実施の形態に係る高周波モジュール１によれば、下段部品３０と上段部品４０とを合わせて必要な１４個の接続端子を、８個の接続端子に減らすことができる。接続端子の個数を大幅に減らすことができるので、下段部品３０の下面３１の小面積化が実現される。下段部品３０が小型化されることにより、高周波モジュール１の小型化も実現することができる。
本実施の形態では、基板１０の実装面１１を平面視した場合に、上段部品４０は下段部品３０に重なっている。このとき、下段部品３０の上面３２の一部は、上段部品４０に覆われずに露出している。配線５０ａ及び５０ｂの各々の少なくとも一部は、上面３２のうち、上段部品４０に覆われていない部分に設けられている。これにより、ワイヤ６０ａ及び６０ｂの接続を容易に行うことができる。
また、本実施の形態では、下段部品３０の機能面である下面３１に背向する上面３２を利用し、上段部品４０の機能に関わる素子（具体的には、インダクタ１３１など）を設けることができる。これにより、基板１０に実装される部品の数を減らすことができるので、基板１０の小面積化を実現することができ、高周波モジュール１の小型化を実現することができる。
［１−４．変形例］
続いて、本実施の形態の変形例について説明する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
図５は、本変形例に係る高周波モジュール３の回路構成を示す回路図である。図５に示されるように、高周波モジュール３は、図３に示される高周波モジュール１と比較して、インダクタ１３５の代わりにインダクタ２３５を備える点が相違する。
インダクタ２３５は、フィルタ１２２の端子１２２ａに接続された整合回路である。具体的には、インダクタ２３５は、フィルタ１２２の入力側又は出力側のインピーダンス整合用のインダクタであり、共通端子１４１と端子１２２ａとに直列接続されている。
本変形例では、インダクタ２３５は、下段部品３０の上面３２に設けられた配線５０の一部である。以下では、本変形例に係る高周波モジュール３の積層部品２０の各面における接続端子及び配線のレイアウトについて、図６Ａ〜図６Ｃを用いて説明する。
図６Ａは、本変形例に係る高周波モジュール３の下段部品３０の下面３１を示す平面図である。図６Ｂは、本変形例に係る高周波モジュール３の下段部品３０の上面３２を示す平面図である。図６Ｃは、本変形例に係る高周波モジュール３の上段部品４０の下面４１を示す平面図である。
図６Ａ〜図６Ｃと図４Ａ〜図４Ｃとをそれぞれ比較して分かるように、本変形例に係る高周波モジュール３のレイアウトと、実施の形態１に係る高周波モジュール１のレイアウトとは、主に以下の点で相違している。
まず、図６Ａに示されるように、本変形例に係る高周波モジュール３では、フィルタ１２２の端子１２２ａの位置が、高周波モジュール１とは異なっている。具体的には、端子１２２ａは、ビア導体３５ｃの下端部に相当している。また、図６Ｂに示されるように、下段部品３０の上面３２には、配線５０ｄが新たに設けられている点が異なっている。図６Ｃに示されるように、上段部品４０の下面４１には、接続端子４４ｃが設けられていない点が異なっている。
図６Ｂに示されるように、配線５０ｄは、ビア導体３５ｂの上端部とビア導体３５ｃの上端部とを接続している。配線５０ｄの一部は、インダクタ２３５である。つまり、配線５０ｄは、下段部品３０に含まれるフィルタ１２２の整合回路であるインダクタ２３５を含んでいる。
本変形例では、下段部品３０の接続端子３３ａは、ビア導体３５ａ、配線５０ｄ及びビア導体３５ｃを介してフィルタ１２２の端子１２２ａに接続されている。また、接続端子３３ａは、ビア導体３５ａ及び上段部品４０の接続端子３４ｂを介して、上段部品４０のフィルタ１２１の端子１２１ａに接続されている。つまり、接続端子３３ａ及びビア導体３５ａは、図５に示される回路構成において共通端子１４１に相当している。
このように、ビア導体３５ｃは、下段部品３０のフィルタ１２２とインダクタ２３５とを接続する経路として機能する。ビア導体３５ｃは、上段部品４０のグランド接続用ではないので、図６Ｂ及び図６Ｃに示されるように、ビア導体３５ｃと上段部品４０とを接続する接続端子４４ｃが設けられていない。なお、上段部品４０のグランドをより強くするために、ビア導体３５ｃとは異なる位置に、グランド接続用のビア導体及び接続端子が設けられていてもよい。
［１−５．効果など］
以上のように、本実施の形態又は変形例に係る高周波モジュール１、２又は３では、実装面１１を有する基板１０と、実装面１１に配置された積層部品２０と、配線５０とを備える。積層部品２０は、下段部品３０と、下段部品３０上に配置された上段部品４０とを含む。下段部品３０は、実装面１１に対向する下面３１、及び、下面３１に背向する上面３２と、下面３１に設けられた接続端子３３とを有する。上段部品４０は、上面３２に対向する下面４１と、下面４１に設けられた接続端子４３とを有する。配線５０は、下面４１に設けられ、かつ、接続端子４３が接続されている。
これにより、上側に位置する上段部品４０の接続端子４３が、下側に位置する下段部品３０の上面３２に設けられた配線５０に接続されているので、配線５０から他の部品又は基板１０への接続を行うことができる。例えば、配線５０と他の部品又は基板１０とをワイヤなどで接続することで、下段部品３０に、上段部品４０用の接続端子を設けなくてもよくなる。
このように、本実施の形態又は変形例に係る高周波モジュール１、２又は３によれば、下段部品３０の下面３１に設けられる接続端子の数を減らすことができる。下段部品３０の端子数が減ることにより、接続端子を設けるためのスペースを減らすことができるので、下段部品３０の大きさを小さくすることができる。したがって、高周波モジュール１、２又は３の小型化を実現することができる。
また、端子数が減ることにより、下段部品３０の回路及び端子のレイアウトの設計の自由度も高めることができる。例えば、下段部品３０の機能を発揮させるための回路（例えば、ＳＡＷフィルタのＩＤＴ電極）又は下段部品３０の接続端子を空いたスペースに設けることができる。
また、例えば、配線５０は、実装面１１、又は、実装面１１に設けられた、下段部品３０及び上段部品４０とは異なる部品７０にワイヤボンディング接続されている。
これにより、下段部品３０に上段部品４０用の接続端子を設けなくてもよくなるので、下段部品３０の端子数を減らすことができる。端子数が減ることにより、下段部品３０の大きさを小さくすることができるので、高周波モジュール１、２又は３の小型化を実現することができる。
また、例えば、下段部品３０は、第１弾性波フィルタを含み、上段部品４０は、第２弾性波フィルタを含んでもよい。第１弾性波フィルタの入力端子又は出力端子である第１端子と、第２弾性波フィルタの入力端子又は出力端子である第２端子とは、積層部品２０内で電気的に接続されていてもよい。
これにより、積層部品２０内でフィルタの端子を共通接続することができる。特性劣化の影響を受けやすい共通配線部分の配線の長さを短くすることができるので、特性の劣化を効果的に抑制することができる。
また、例えば、配線５０の少なくとも一部は、インダクタである。インダクタは、第１弾性波フィルタ及び第２弾性波フィルタのいずれか一方の入力端子又は出力端子に接続された整合回路である。
これにより、例えばフィルタ１２２に対する入力インピーダンス及び出力インピーダンスの整合をとることができるので、信号損失を低減することができる。
また、例えば、従来は基板１０に配置されていたインダクタ１３１を下段部品３０の上面３２に配置することができるので、高周波モジュール１、２又は３を小型化することができる。また、下段部品３０の上面３２に設けられたインダクタ１３１は、他の部品との結合による容量劣化の影響を受けにくい。このため、不要な容量成分の発生による特性の劣化を抑制することができる。
また、例えば、下段部品３０は、第１弾性波フィルタを含み、又は、第１集積回路若しくは第１集積受動デバイスであってもよい。上段部品４０は、第２弾性波フィルタを含み、又は、第２集積回路若しくは第２集積受動デバイスであってもよい。
これにより、複数の異なる機能を有する素子を積層することができ、基板１０の実装面積の小面積化を実現することができる。
また、例えば、下段部品３０は、さらに、下段部品３０を貫通するビア導体３５を有する。ビア導体３５は、接続端子３３と、上段部品４０の接続端子４４とを電気的に接続する。
これにより、接続端子３３と接続端子４４とを共通接続することができる。特性劣化の影響を受けやすい共通配線部分の配線の長さを短くすることができるので、特性の劣化を効果的に抑制することができる。
また、例えば、基板１０は、実装面１１に背向する実装面１２を有する。高周波モジュール１、２又は３は、さらに、実装面１２に設けられた部品８０（第３集積回路）を備える。
これにより、基板１０の実装面１２側の空間を有効に利用することができるので、基板１０の小面積化を実現することができる。
（実施の形態２）
続いて、実施の形態２について説明する。実施の形態２では、高周波モジュールが複数の積層部品を備える点が実施の形態１と相違している。以下では、実施の形態１及びその変形例との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
［２−１．構成］
図７は、本実施の形態に係る高周波モジュール３０１の断面図である。図７に示されるように、高周波モジュール３０１は、実施の形態１に係る高周波モジュール１と比較して、新たに積層部品３２０を備える。なお、図７に示される高周波モジュール３０１は、図１に示される部品７０、キャップ部材９０及び封止部材９１を備えてもよい。
また、図７には、高周波モジュール３０１を他の実装基板に実装するための２つの接続端子１３が図示されている。２つの接続端子１３はそれぞれ、例えば、高周波モジュール３０１に対する入力端子及び出力端子である。２つの接続端子１３の一方は、例えばアンテナ素子ＡＮＴに接続され、他方は、例えばＲＦＩＣ回路に接続されている。
積層部品３２０は、第２積層部品の一例であり、複数の回路部品の積層構造を有する。具体的には、積層部品３２０は、実装面１１に配置されており、下段部品３３０と、上段部品３４０とを含んでいる。
下段部品３３０は、第３部品の一例であり、実装面１１上に配置されている。下段部品３３０は、下面３３１及び上面３３２を有する。下面３３１は、実装面１１に対向する第４面の一例である。上面３３２は、下面３３１に背向する第５面の一例である。下段部品３３０は、下面３３１に設けられた１つ以上の接続端子を有する。
上段部品３４０は、下段部品３３０上に配置された第４部品の一例である。上段部品３４０は、下面に設けられた１つ以上の接続端子を有する。
例えば、積層部品３２０は、実施の形態１に係る積層部品２０と同じ構成を有する。具体的には、下段部品３３０及び上段部品３４０はそれぞれ、実施の形態１に係る下段部品３０及び上段部品４０に相当している。例えば、下段部品３３０には、ビア導体が設けられていてもよい。
また、積層部品３２０は、下段部品３３０の上面３３２に設けられた配線３５０と基板１０の実装面１１とがワイヤ３６０で電気的に接続されている。配線３５０及びワイヤ３６０はそれぞれ、実施の形態１に係る配線５０及びワイヤ６０に相当している。
なお、積層部品３２０は、積層部品２０とは異なる構成を有してもよい。例えば、積層部品３２０は、ビア導体３５を有しなくてもよい。また、積層部品３２０の下段部品３３０には、ワイヤ３６１が接続されていなくてもよい。上段部品３４０の接続端子の全てが、下段部品３３０の下面３３１に設けられていてもよい。
本実施の形態では、図７に示されるように、積層部品２０の下段部品３０の上面３２には、さらに、配線５１が設けられている。積層部品３２０の下段部品３３０の上面３３２には、さらに、第２配線の一例である配線３５１が設けられている。高周波モジュール３０１は、さらに、配線５１と配線３５１とを接続するワイヤ３６１を備える。
配線５１は、上段部品４０の接続端子に接続された第１配線の一例である。あるいは、配線５１は、上段部品４０の接続端子には接続されていなくてもよく、下段部品３０に設けられたビア導体に接続されていてもよい。配線５１は、上段部品４０の接続端子及びビア導体のいずれにも接続されていなくてもよく、下段部品３０及び上段部品４０に含まれる回路内の配線の一部でなくてもよい。
配線３５１は、下段部品３３０に設けられたビア導体、又は、上段部品３４０の接続端子に接続されている。あるいは、配線３５１は、これらのビア導体及び接続端子のいずれにも接続されていなくてもよく、下段部品３３０及び上段部品３４０に含まれる回路内の配線の一部でなくてもよい。
ワイヤ３６１は、配線５１と配線３５１との電気的な接続を行うボンディングワイヤである。ワイヤ３６１は、例えば、金、銅又はアルミニウムなどの金属材料を用いて形成されたワイヤである。
このように、本実施の形態では、積層部品同士をワイヤボンディング接続する場合に、積層部品の下段部品の上面同士をワイヤ３６１で接続する。これにより、図８に示されるように、積層部品の上段部品の上面同士を接続する場合に比べて、ワイヤ３６１の高さを低くすることができる。なお、図８は、本実施の形態に係る高周波モジュール３０１の低背化を説明するための断面図である。図８には、ワイヤ３６１が上段部品の上面同士を接続した高周波モジュール３０２が示されている。図８に示されるように、下段部品の上面同士をワイヤ３６１が接続する場合にワイヤ３６１が基板１０から最も離れた地点である最高地点Ｈ１は、上段部品の上面同士をワイヤ３６１が接続する場合にワイヤ３６１の最高地点Ｈ２よりも低くなる。このように、ワイヤ３６１を基板１０に近づけることができるので、高周波モジュール３０１の低背化を実現することができる。
高周波モジュール３０１では、下段部品３０、上段部品４０、下段部品３３０及び上段部品３４０の各々は、弾性波フィルタを含み、又は、ＩＣ若しくはＩＰＤである。以下では、図９を用いて、本実施の形態の高周波モジュール３０１の具体的な回路構成と、回路に含まれる各素子と各部品との対応関係の一例について説明する。
図９は、本実施の形態に係る高周波モジュール３０１の回路構成を示す回路図である。図９に示されるように、高周波モジュール３０１は、スイッチ回路１１０と、フィルタ１２１と、インダクタ１３１と、増幅回路３７１と、スイッチ回路３８０とを備える。なお、図９には示されていないが、スイッチ回路１１０とスイッチ回路３８０との間には、フィルタ１２１、インダクタ１３１及び増幅回路３７１の組と同様に、フィルタ、インダクタ及び増幅回路を含む複数の組が設けられている。なお、フィルタ１２１とスイッチ回路１１０との間、及び、スイッチ回路１１０とアンテナ素子ＡＮＴとの間には、インピーダンス整合用の整合回路が設けられていてもよい。
スイッチ回路１１０、フィルタ１２１及びインダクタ１３１はそれぞれ、実施の形態１で説明したスイッチ回路１１０、フィルタ１２１及びインダクタ１３１と同じである。なお、スイッチ回路１１０が有する選択端子の個数は、２個に限らず、３個でもよく、４個以上でもよい。
増幅回路３７１は、スイッチ回路３８０とフィルタ１２１との間に接続されている。具体的には、増幅回路３７１は、スイッチ回路３８０とインダクタ１３１とに直列接続されている。増幅回路３７１は、例えば、信号の受信回路で用いられる低雑音増幅器（ＬＮＡ：Low Noise Amplifier）である。増幅回路３７１は、インダクタ１３１側から入力される信号を増幅して出力する。あるいは、増幅回路３７１は、信号の送信回路で用いられるパワーアンプ（ＰＡ）であってもよい。増幅回路３７１がパワーアンプである場合、増幅回路３７１は、スイッチ回路３８０側から入力される信号を増幅する。
スイッチ回路３８０は、第２スイッチ回路の一例である。スイッチ回路３８０は、例えば、スイッチ回路１１０と同じ構成を有する。具体的には、スイッチ回路３８０は、共通端子と複数の選択端子とを有し、共通端子と選択端子との電気的な接続を切り替えることができる。スイッチ回路３８０の共通端子は、例えばＲＦＩＣなどに接続される。
本実施の形態では、図９に示されるように、スイッチ回路１１０、フィルタ１２１及びインダクタ１３１は、基板１０の表面側、すなわち、実装面１１側に配置されている。例えば、スイッチ回路１１０は、下段部品３０及び３３０の一方であるＩＣ（第１集積回路）に含まれている。フィルタ１２１は、例えば、上段部品４０に含まれている。インダクタ１３１は、上段部品４０の接続端子４３が接続された配線５０に含まれている。図９には示されていない他のフィルタ及びインダクタは、下段部品３０及び３３０の他方、又は、上段部品３４０に含まれている。なお、スイッチ回路１１０は、上段部品４０であるＩＣ（第２集積回路）に含まれてもよい。インダクタ１３１は、下段部品３０であるＩＰＤ（第１集積受動デバイス）であってもよく、上段部品４０であるＩＰＤ（第２集積受動デバイス）であってもよい。
また、増幅回路３７１及びスイッチ回路３８０は、基板１０の裏面側、すなわち、実装面１２側に配置されている。具体的には、増幅回路３７１及びスイッチ回路３８０は、部品８０であるＩＣ（第３集積回路）に含まれている。
このように、スイッチ回路１１０とフィルタ１２１とが基板１０の実装面１１側に配置されるので、スイッチ回路１１０とフィルタ１２１とを結ぶ配線長を短くすることができる。これにより、配線に生じる不要なインダクタ成分又はキャパシタ成分などを低減することができるので、フィルタ特性の劣化を抑制することができる。
［２−２．効果など］
以上のように、本実施の形態に係る高周波モジュール３０１は、例えば、実装面１１上に配置された積層部品３２０を備える。積層部品３２０は、下段部品３３０と、下段部品３３０上に配置された上段部品３４０とを含む。下段部品３３０は、実装面１１に対向する下面３３１、及び、下面３３１に背向する上面３３２と、上面３３２に設けられた配線３５１とを有する。配線３５１は、上面３２に設けられた配線５１にワイヤボンディング接続されている。
これにより、積層部品を構成する下段部品の上面同士をワイヤボンディング接続することができるので、上段部品の上面同士を接続する場合よりも高周波モジュール３０１の低背化を実現することができる。
また、例えば、高周波モジュール３０１は、弾性波フィルタと、アンテナ素子ＡＮＴと弾性波フィルタとの間に配置されたスイッチ回路１１０と、スイッチ回路３８０と、スイッチ回路３８０と弾性波フィルタとの間に配置された増幅回路３７１と、弾性波フィルタと増幅回路３７１との間に配置された整合回路とを有する。弾性波フィルタ、スイッチ回路１１０及び整合回路は、実装面１１側に配置される。弾性波フィルタは、下段部品３０又は上段部品４０に含まれる。増幅回路３７１及びスイッチ回路３８０は、第３集積回路に含まれている。
これにより、例えば、スイッチ回路１１０とフィルタ１２１とが基板１０の実装面１１側に配置されるので、スイッチ回路１１０とフィルタ１２１とを結ぶ配線長を短くすることができる。これにより、配線に生じる不要なインダクタ成分又はキャパシタ成分などを低減することができるので、フィルタ特性の劣化を抑制することができる。
［２−３．変形例］
続いて、実施の形態２の変形例について説明する。以下では、実施の形態２との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
図１０は、本変形例に係る高周波モジュール４０１の回路構成を示す回路図である。図１０に示されるように、本変形例に係る高周波モジュール４０１の回路構成は、実施の形態２に係る高周波モジュール３０１の回路構成と同じである。本変形例に係る高周波モジュール４０１では、インダクタ１３１が基板１０の表面側ではなく、裏面側に、すなわち、実装面１２側に設けられている点が相違する。
図１１は、本変形例に係る高周波モジュール４０１の構成を示す断面図である。図１１に示されるように、基板１０の実装面１２側には、インダクタ１３１を含む部品が配置されている。なお、インダクタ１３１は、部品８０に含まれていてもよい。
このように、本変形例に係る高周波モジュール４０１では、整合回路は、第２実装面１２側に配置されている。
これにより、増幅回路３７１と整合回路であるインダクタ１３１とが基板１０の実装面１２側に配置されるので、増幅回路３７１とインダクタ１３１とを結ぶ配線長を短くすることができる。これにより、増幅回路３７１とインダクタ１３１との間の寄生容量を削減することができるので、ゲイン及びＮＦ（Noise Figure）特性を高めることができる。
（実施の形態３）
続いて、実施の形態３について説明する。実施の形態３では、積層部品が複数の上段部品を備える点が実施の形態１と相違している。以下では、実施の形態１及び２との相違点を中心に説明し、共通点の説明を省略又は簡略化する。
［３−１．構成］
図１２は、本実施の形態に係る高周波モジュール５０１の構成を示す断面図である。図１２に示されるように、高周波モジュール５０１は、実施の形態１に係る高周波モジュール１と比較して、積層部品２０の代わりに積層部品５２０を備える点が相違する。なお、図１２に示される高周波モジュール５０１は、図１に示される部品７０、キャップ部材９０及び封止部材９１を備えてもよい。また、高周波モジュール５０１は、実施の形態２に係る高周波モジュール３０１と同様に、２つの接続端子１３を有する。
積層部品５２０は、第１積層部品の一例であり、複数の回路部品の積層構造を有する。具体的には、図１２に示されるように、積層部品５２０は、実装面１１に配置されており、下段部品５３０と、上段部品５４０及び５４５とを有する。つまり、本実施の形態では、積層部品５２０は、複数の上段部品を有する。
下段部品５３０は、第１部品の一例であり、実装面１１上に配置されている。下段部品５３０は、下面５３１及び上面５３２を有する。下面５３１は、実装面１１に対向する第１面の一例である。上面５３２は、下面５３１に背向する第２面の一例である。下段部品５３０は、下面５３１に設けられた１つ以上の接続端子を有する。下段部品５３０は、例えば、ＩＣである。あるいは、下段部品５３０は、ＩＰＤであってもよく、又は、弾性波フィルタを含んでもよい。下段部品５３０には、ビア導体が設けられていてもよい。
上段部品５４０は、下段部品５３０の上面５３２上に配置された第１部品の一例である。上段部品５４０は、下面５４１と、接続端子５４３及び５４４とを有する。下面５４１は、下段部品５３０の上面５３２に対向する第３面の一例である。接続端子５４３及び５４４はそれぞれ、下面５４１に設けられた第１接続端子又は第３接続端子の一例である。
上段部品５４５は、下段部品５３０の上面５３２上に配置された第５部品の一例である。上段部品５４５は、下面５４６と、接続端子５４８及び５４９とを有する。下面５４６は、下段部品５３０の上面５３２に対向する第６面の一例である。接続端子５４８及び５４９はそれぞれ、下面５４６に設けられた第４接続端子の一例である。
本実施の形態では、上段部品５４０及び５４５の各々は、弾性波フィルタを含んでいる。例えば、上段部品５４０及び５４５はそれぞれ、１つのみのＳＡＷフィルタを含んでいるが、これに限らない。上段部品５４０及び５４５の少なくとも一方は、複数のＳＡＷフィルタを含んでいてもよい。
本実施の形態では、図１２に示されるように、積層部品５２０の下段部品５３０の上面５３２には、配線５５０〜５５２が設けられている。図１３に示されるように、高周波モジュール５０１は、さらに、ワイヤ５６０〜５６２を備える。
図１３は、本実施の形態に係る高周波モジュール５０１の構成を示す平面図である。なお、上段部品５４０及び５４５とワイヤ５６０及び５６１との位置関係などは、図１２とは一致していない。図１２では、ワイヤ５６０及び５６１を分かりやすくするために、下段部品５３０の両端部に設けた例を示している。
配線５５０は、上段部品５４０の接続端子５４３に接続された第１配線の一例である。配線５５０は、ワイヤ５６０を介して基板１０の実装面１１にワイヤボンディング接続されている。
配線５５１は、上段部品５４５の接続端子５４８に接続された第１配線の一例である。配線５５１は、ワイヤ５６１を介して基板１０の実装面１１にワイヤボンディング接続されている。
配線５５２は、上段部品５４０の接続端子５４４と上段部品５４５の接続端子５４９とを接続する第１配線の一例である。図１３に示されるように、配線５５２は、ワイヤ５６２を介して基板１０の実装面１１にワイヤボンディング接続されている。
ワイヤ５６０〜５６２はそれぞれ、例えば、金、銅又はアルミニウムなどの金属材料を用いて形成されたボンディングワイヤである。
本実施の形態では、図１３に示されるように、上段部品５４０と上段部品５４５とが、下段部品５３０の上面５３２に設けられた配線５５２によって電気的に接続されている。これにより、例えば、上段部品５４０と上段部品５４５とをワイヤボンディング接続しなくてもよいので、高周波モジュール５０１の低背化を実現することができる。
［３−２．効果など］
以上のように、本実施の形態に係る高周波モジュール５０１では、積層部品５２０は、下段部品５３０上に配置された上段部品５４０及び５４５を有する。上段部品５４０及び５４５の各々は、弾性波フィルタを含む。
これにより、下段部品５３０上に複数の上段部品５４０及び５４５が配置されているので、基板１０の実装面１１に実装される部品の数を減らすことができる。これにより、実装面１１の小面積化を実現することができるので、高周波モジュール５０１を小型化することができる。
また、例えば、上段部品５４５は、上面５３２に対向する下面５４６と、下面５４６に設けられた接続端子５４９を有する。配線５５０は、接続端子５４４と接続端子５４９とを接続している。
これにより、下段部品５３０の上面５３２を利用して複数の上段部品５４０及び５４５の電気的な接続を行うことができる。例えば、上段部品５４０と上段部品５４５とをワイヤボンディング接続しなくてもよいので、高周波モジュール５０１の低背化を実現することができる。
（その他の変形例）
上記の各実施の形態では、上段部品及び下段部品の各々の下面にＩＤＴ電極などが設けられている例について説明したが、これに限らない。例えば、上段部品及び下段部品の少なくとも一方は、ＷＬＰ（Wafer Level Package）であってもよい。
図１４は、本変形例に係る高周波モジュール６０１の構成を示す断面図である。図１４に示されるように、高周波モジュール６０１は、基板１０と、積層部品６２０と、配線５０、ワイヤ６０とを備える。基板１０、配線５０及びワイヤ６０は、実施の形態１などと同じである。また、高周波モジュール６０１は、部品７０及び８０、キャップ部材９０及び封止部材９１の少なくとも１つを備えてもよい。
積層部品６２０は、下段部品６３０と、上段部品６４０とを含んでいる。本変形例では、下段部品６３０及び上段部品６４０の各々は、ＳＡＷフィルタを含むＷＬＰである。下段部品６３０及び上段部品６４０の各々は、弾性波の伝搬機能を有する圧電基板がパッケージ機能を兼ねている。
具体的には、下段部品６３０は、圧電基板６３５と、ＩＤＴ電極６３６と、支持層６３７と、カバー部材６３８と、柱状電極６３９ａと、電極パッド６３９ｂとを備える。なお、下段部品６３０は、第１部品の一例であり、実施の形態１などと同様に、下面６３１と、上面６３２と、接続端子６３３及び６３４とを有する。
圧電基板６３５は、少なくとも下面６３１側の表面に圧電性を有する基板である。ＩＤＴ電極６３６は、圧電基板６３５の下面６３１側の表面に設けられており、電極パッド６３９ｂと電気的に接続されている。ＩＤＴ電極６３６は、例えばＣｕ、Ａｌ若しくはＰｔの単層膜若しくは積層膜、又は、これらの合金を含む櫛歯状電極である。
支持層６３７は、ＩＤＴ電極６３６を囲むように形成された支持部材である。支持層６３７は、カバー部材６３８を支持する。また、支持層６３７は、電極パッド６３９ｂを覆っている。支持層６３７には、電極パッド６３９ｂの一部を露出させる貫通孔が設けられており、当該貫通孔を埋めるように柱状電極６４９ａが設けられている。支持層６３７は、例えば、ポリイミド、エポキシ、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、金属及び酸化ケイ素の少なくとも１つを含む材料を用いて形成されている。
カバー部材６３８は、圧電基板６３５の下面（すなわち、ＩＤＴ電極６３６が設けられた面）に対向して設けられている。カバー部材６３８は、支持層６３７に支持されることによって、圧電基板６３５との間に空間６３８ａを形成している。つまり、カバー部材６３８と圧電基板６３５とは離れて配置されており、空間６３８ａ内にＩＤＴ電極６３６が設けられている。カバー部材６３８は、例えば、エポキシ、ウレタン、フェノール、ポリエステル、ＢＣＢ及びＰＢＯの少なくとも１つを含む材料を用いて形成されている。
柱状電極６３９ａは、電極パッド６３９ｂと接続端子６３３とを電気的に接続している。柱状電極６３９ａは、例えば、Ｃｕ／Ｎｉ合金又はＮｉ／Ａｕ合金などを用いて形成されている。電極パッド６３９ｂは、ＩＤＴ電極６３６に電気的に接続されている。電極パッド６３９ｂは、例えば、ＩＤＴ電極６３６と同じ材料を用いて形成されている。電極パッド６３９ｂは、異なる導電性材料を用いて形成された薄膜の積層構造を有してもよい。
上段部品６４０は、圧電基板６４５と、ＩＤＴ電極６４６と、支持層６４７と、カバー部材６４８と、柱状電極６４９ａと、電極パッド６４９ｂとを備える。なお、上段部品６４０は、第２部品の一例であり、実施の形態１などと同様に、下面６４１と、接続端子６４３及び６４４とを有する。上段部品６４０は、下段部品６３０と同様の構成を有する。具体的には、圧電基板６４５、ＩＤＴ電極６４６、支持層６４７、カバー部材６４８、柱状電極６４９ａ及び電極パッド６４９ｂはそれぞれ、圧電基板６３５、ＩＤＴ電極６３６、支持層６３７、カバー部材６３８、柱状電極６３９ａ及び電極パッド６４９ｂに対応している。
以上のように、本変形例では、下段部品６３０の下面６３１には、ＩＤＴ電極６３６が設けられていない。下面６３１は、カバー部材６３８の主面に相当している。ＩＤＴ電極６３６は、下段部品６３０の上面６３２に設けられておらず、下段部品６３０の内部に位置している。上段部品６４０についても同様に、ＩＤＴ電極６４６は、圧電基板６４５とカバー部材６４８との間に形成される空間６４８ａ内に配置されており、上段部品６４０の下面６４１には設けられていない。
本変形例によれば、ＩＤＴ電極６３６及び６４６の各々がカバー部材６３８及び６４８で覆われているので、外部との直接的な接触を避けることができ、保護性能を高めることができる。なお、各実施の形態で示したように、下面にＩＤＴ電極が露出している場合には、カバー部材６３８及び柱状電極６３９ａを備えなくてよいので、構成を簡素化することができている。
（他の実施の形態）
以上、１つ又は複数の態様に係る高周波モジュールについて、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
例えば、上段部品の接続端子は、ビア導体ではなく、下段部品の側面に沿って設けられた側面電極を介して基板に電気的に接続されてもよい。同様に、上段部品の接続端子が接続された配線は、ワイヤではなく、下段部品の側面に沿って設けられた側面電極を介して基板に電気的に接続されてもよい。
また、例えば、基板の片面のみに回路部品が実装されていてもよい。例えば、実施の形態１に係る高周波モジュール１は、部品８０を備えなくてもよい。
また、例えば、積層部品は、３段以上の積層構造を有してもよい。この場合、最上段の部品を除く残りの部品の少なくとも１つの上面に配線が設けられている。あるいは、最上段の部品を除く全ての部品の上面に配線が設けられていてもよい。
また、例えば、各部品に含まれる弾性波フィルタは、ローパスフィルタ又はハイパスフィルタであってもよい。
また、例えば、各実施の形態及びその変形例に係る高周波モジュールにおいて、図面に開示された各回路素子及び信号経路を接続する経路上に、他の回路素子及び配線などが挿入されていてもよい。
また、上記の各実施の形態は、特許請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本発明は、小型の高周波モジュールとして利用でき、例えば、マルチバンド対応のフロントエンド部に配置される高周波モジュールとして携帯電話などの通信機器に広く利用することができる。
１、２、３、３０１、３０２、４０１、５０１、６０１ 高周波モジュール
１０ 基板
１１、１２ 実装面
１３ 接続端子
２０、３２０、５２０、６２０ 積層部品
３０、３３０、５３０、６３０ 下段部品
３１、４１、３３１、５３１、５４１、５４６、６３１、６４１ 下面
３２、３３２、５３２、６３２ 上面
３３、３３ａ、３３ｂ、３３ｃ、３３ｄ、３４、３４ａ、３４ｂ、３４ｃ、３４ｄ、４３、４３ａ、４３ｂ、４３ｃ、４４、４４ａ、４４ｂ、４４ｃ、７３、７４、８３、８４、５４３、５４４、５４８、５４９、６３３、６３４、６４３、６４４ 接続端子
３５、３５ａ、３５ｂ、３５ｃ、３５ｄ ビア導体
４０、３４０、５４０、５４５、６４０ 上段部品
５０、５０ａ、５０ｂ、５０ｃ、５０ｄ、５１、３５０、３５１、５５０、５５１、５５２ 配線
６０、６０ａ、６０ｂ、３６０、３６１、５６０、５６１、５６２ ワイヤ
７０、８０ 部品
９０ キャップ部材
９１ 封止部材
１１０、３８０ スイッチ回路
１１１、１４１、１４２ 共通端子
１１２、１１３ 選択端子
１２１、１２２、１２３、１２４ フィルタ
１２１ａ、１２１ｂ、１２２ａ、１２２ｂ、１２３ａ、１２３ｂ、１２４ａ、１２４ｂ、１５１、１５２、１５３、１５４ 端子
１３１、１３２、１３３、１３４、１３５、１３６、２３５ インダクタ
３７１ 増幅回路
６３５、６４５ 圧電基板
６３６、６４６ ＩＤＴ電極
６３７、６４７ 支持層
６３８、６４８ カバー部材
６３８ａ、６４８ａ 空間
６３９ａ、６４９ａ 柱状電極
６３９ｂ、６４９ｂ 電極パッド
ＡＮＴ アンテナ素子

Claims (11)

  1. 第１実装面を有する基板と、
    前記第１実装面に配置された第１積層部品と、
    第１配線とを備え、
    前記第１積層部品は、
    第１部品と、
    前記第１部品上に配置された第２部品とを含み、
    前記第１部品は、
    前記第１実装面に対向する第１面、及び、当該第１面に背向する第２面と、
    前記第１面に設けられた第１接続端子とを有し、
    前記第２部品は、
    前記第２面に対向する第３面と、
    前記第３面に設けられた第２接続端子とを有し、
    前記第１配線は、前記第２面に設けられ、かつ、前記第２接続端子が接続されており、
    前記第１配線は、前記第１実装面に設けられた、前記第１部品及び前記第２部品とは異なる部品にワイヤボンディング接続されている
    高周波モジュール。
  2. 前記第１部品は、第１弾性波フィルタを含み、
    前記第２部品は、第２弾性波フィルタを含み、
    前記第１弾性波フィルタの入力端子又は出力端子である第１端子と、前記第２弾性波フィルタの入力端子又は出力端子である第２端子とは、前記第１積層部品内で電気的に接続されている
    請求項１に記載の高周波モジュール。
  3. 前記第１配線の少なくとも一部は、インダクタであり、
    前記インダクタは、前記第１弾性波フィルタ及び前記第２弾性波フィルタのいずれか一方の入力端子又は出力端子に接続された整合回路である
    請求項２に記載の高周波モジュール。
  4. 前記第１部品は、第１弾性波フィルタを含み、又は、第１集積回路若しくは第１集積受動デバイスであり、
    前記第２部品は、第２弾性波フィルタを含み、又は、第２集積回路若しくは第２集積受動デバイスである
    請求項１に記載の高周波モジュール。
  5. 前記第１部品は、さらに、前記第１部品を貫通するビア導体を有し、
    前記ビア導体は、前記第１接続端子と、前記第２部品の第３接続端子とを電気的に接続する
    請求項１〜４のいずれか１項に記載の高周波モジュール。
  6. さらに、前記第１実装面上に配置された第２積層部品を備え、
    前記第２積層部品は、
    第３部品と、
    前記第３部品上に配置された第４部品とを含み、
    前記第３部品は、
    前記第１実装面に対向する第４面、及び、当該第４面に背向する第５面と、
    前記第５面に設けられた第２配線とを有し、
    前記第２配線は、前記第２面に設けられた配線にワイヤボンディング接続されている
    請求項１〜５のいずれか１項に記載の高周波モジュール。
  7. 前記基板は、前記第１実装面に背向する第２実装面を有し、
    前記高周波モジュールは、さらに、前記第２実装面に設けられた第３集積回路を備える
    請求項１〜６のいずれか１項に記載の高周波モジュール。
  8. 前記高周波モジュールは、
    弾性波フィルタと、
    アンテナ素子と前記弾性波フィルタとの間に配置された第１スイッチ回路と、
    第２スイッチ回路と、
    前記第２スイッチ回路と前記弾性波フィルタとの間に配置された増幅回路と、
    前記弾性波フィルタと前記増幅回路との間に配置された整合回路とを有し、
    前記弾性波フィルタ、前記第１スイッチ回路及び前記整合回路は、前記第１実装面側に配置され、
    前記弾性波フィルタは、前記第１部品又は前記第２部品に含まれ、
    前記増幅回路及び前記第２スイッチ回路は、前記第３集積回路に含まれている
    請求項７に記載の高周波モジュール。
  9. 前記整合回路は、前記第２実装面側に配置されている
    請求項８に記載の高周波モジュール。
  10. 前記第１積層部品は、さらに、前記第１部品上に配置された第５部品を有し、
    前記第２部品及び前記第５部品の各々は、弾性波フィルタを含む
    請求項１〜９のいずれか１項に記載の高周波モジュール。
  11. 前記第５部品は、
    前記第２面に対向する第６面と、
    前記第６面に設けられた第４接続端子を有し、
    前記第１配線は、前記第２接続端子と前記第４接続端子とを接続している
    請求項１０に記載の高周波モジュール。
JP2018239615A 2018-12-21 2018-12-21 高周波モジュール Active JP6888606B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018239615A JP6888606B2 (ja) 2018-12-21 2018-12-21 高周波モジュール
US16/720,284 US11387810B2 (en) 2018-12-21 2019-12-19 High-frequency module
CN201911324630.3A CN111355495B (zh) 2018-12-21 2019-12-20 高频模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018239615A JP6888606B2 (ja) 2018-12-21 2018-12-21 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2020102758A JP2020102758A (ja) 2020-07-02
JP6888606B2 true JP6888606B2 (ja) 2021-06-16

Family

ID=71096943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018239615A Active JP6888606B2 (ja) 2018-12-21 2018-12-21 高周波モジュール

Country Status (3)

Country Link
US (1) US11387810B2 (ja)
JP (1) JP6888606B2 (ja)
CN (1) CN111355495B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110392926B (zh) * 2017-03-14 2022-12-06 株式会社村田制作所 高频模块
JP2021082898A (ja) * 2019-11-15 2021-05-27 株式会社村田製作所 高周波モジュール及び通信装置
WO2022034822A1 (ja) * 2020-08-12 2022-02-17 株式会社村田製作所 高周波モジュール及び通信装置
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
WO2022091893A1 (ja) * 2020-10-30 2022-05-05 株式会社村田製作所 高周波モジュール
WO2022138514A1 (ja) * 2020-12-24 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置
WO2022138386A1 (ja) * 2020-12-25 2022-06-30 株式会社村田製作所 高周波モジュールおよび通信装置
CN116964739A (zh) * 2021-03-02 2023-10-27 株式会社村田制作所 高频模块以及通信装置
CN117099305A (zh) * 2021-03-31 2023-11-21 株式会社村田制作所 高频模块以及通信装置
WO2022249600A1 (ja) * 2021-05-26 2022-12-01 株式会社村田製作所 電子回路モジュール
WO2022259922A1 (ja) * 2021-06-11 2022-12-15 株式会社村田製作所 半導体モジュール及び半導体装置
TWI778766B (zh) * 2021-08-27 2022-09-21 立積電子股份有限公司 濾波器積體電路
CN116032246B (zh) * 2023-03-27 2023-10-31 成都频岢微电子有限公司 一种双工器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114828A (ja) * 1991-10-22 1993-05-07 Hitachi Ltd 弾性表面波装置とそれを用いた通信装置
JP3315644B2 (ja) * 1998-05-14 2002-08-19 富士通株式会社 弾性表面波素子
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
JP2006186747A (ja) * 2004-12-28 2006-07-13 Nec Corp 弾性波デバイスおよび携帯電話
JP4423210B2 (ja) 2005-01-21 2010-03-03 京セラ株式会社 高周波モジュール及びそれを用いた通信機器
JP4509052B2 (ja) * 2005-03-29 2010-07-21 三洋電機株式会社 回路装置
JP2006333127A (ja) 2005-05-26 2006-12-07 Kyocera Corp 高周波フィルタ部品、デュプレクサ、高周波モジュール及び無線通信機器
JP5151569B2 (ja) * 2008-03-10 2013-02-27 セイコーエプソン株式会社 圧電発振器
KR101558569B1 (ko) * 2008-11-25 2015-10-20 엘지이노텍 주식회사 안테나가 실장된 ｓｉｐ 구조의 통신 모듈
EP2530837A4 (en) * 2010-01-28 2014-02-26 Murata Manufacturing Co SURFACE ACOUSTIC WAVE FILTER DEVICE
JP2011211347A (ja) * 2010-03-29 2011-10-20 Ube Industries Ltd 圧電デバイスおよびこれを用いた集積化分波器、集積化フィルタ
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
WO2012144229A1 (ja) * 2011-04-22 2012-10-26 株式会社村田製作所 分波器およびこれを備える回路モジュール
US9673186B2 (en) * 2013-01-28 2017-06-06 Win Semiconductors Corp. Semiconductor integrated circuit
DE102013102206B4 (de) 2013-03-06 2016-04-07 Epcos Ag Bauelement mit gestapelten funktionalen Strukturen und Verfahren zur Herstellung
US9634641B2 (en) * 2013-11-06 2017-04-25 Taiyo Yuden Co., Ltd. Electronic module having an interconnection substrate with a buried electronic device therein
JP6335476B2 (ja) 2013-11-06 2018-05-30 太陽誘電株式会社 モジュール
US9425149B1 (en) * 2013-11-22 2016-08-23 Altera Corporation Integrated circuit package routing with reduced crosstalk
WO2015130670A1 (en) * 2014-02-25 2015-09-03 Skyworks Solutions, Inc. Systems, devices and methods related to improved radio-frequency modules
JP6555270B2 (ja) * 2014-10-30 2019-08-07 株式会社村田製作所 受動素子付フィルタ部品および高周波モジュール
JP6547848B2 (ja) * 2015-12-25 2019-07-24 株式会社村田製作所 高周波モジュール
US10269769B2 (en) * 2016-04-18 2019-04-23 Skyworks Solutions, Inc. System in package with vertically arranged radio frequency componentry
JP6556663B2 (ja) * 2016-05-26 2019-08-07 太陽誘電株式会社 弾性波デバイス
CN110392926B (zh) * 2017-03-14 2022-12-06 株式会社村田制作所 高频模块

Also Published As

Publication number Publication date
JP2020102758A (ja) 2020-07-02
CN111355495A (zh) 2020-06-30
CN111355495B (zh) 2022-06-28
US11387810B2 (en) 2022-07-12
US20200204159A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
JP6888606B2 (ja) 高周波モジュール
JP6729790B2 (ja) 高周波モジュール
US7619491B2 (en) Elastic wave duplexer
JP6311724B2 (ja) 電子部品モジュール
KR100742911B1 (ko) 분파기
KR100697767B1 (ko) 분파기 및 전자 장치
US8405472B2 (en) Elastic wave filter device
WO2021002296A1 (ja) 高周波モジュール及び通信装置
WO2018123698A1 (ja) 高周波モジュールおよび通信装置
JP4926179B2 (ja) 分波器デバイス用回路基板、分波器、及び通信装置
JPH10126213A (ja) 分波器パッケージ
KR20010021244A (ko) 탄성표면파 장치
US10326424B2 (en) Filter device
JP2005124139A (ja) 分波器、通信機
US11658641B2 (en) High-frequency module
KR20130079196A (ko) 회로 기판
JP6956438B1 (ja) 弾性波デバイスチップ、弾性波デバイスおよびその弾性波デバイスチップまたは弾性波デバイスを備えるモジュール
KR20130079213A (ko) 회로 기판
JP6909060B2 (ja) 電子部品
JP2012205215A (ja) 弾性表面波装置およびその製造方法
KR100549521B1 (ko) 탄성 표면파 장치
CN115514383B (zh) 高频模块以及通信装置
KR100306630B1 (ko) 복합 표면 탄성파 필터
WO2022138441A1 (ja) 高周波モジュール及び通信装置
US20240113848A1 (en) High frequency module and communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210503

R150 Certificate of patent or registration of utility model

Ref document number: 6888606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150