CN111355495B - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN111355495B
CN111355495B CN201911324630.3A CN201911324630A CN111355495B CN 111355495 B CN111355495 B CN 111355495B CN 201911324630 A CN201911324630 A CN 201911324630A CN 111355495 B CN111355495 B CN 111355495B
Authority
CN
China
Prior art keywords
terminal
frequency module
wiring
connection terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911324630.3A
Other languages
English (en)
Other versions
CN111355495A (zh
Inventor
小野寺修一
渡边敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111355495A publication Critical patent/CN111355495A/zh
Application granted granted Critical
Publication of CN111355495B publication Critical patent/CN111355495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

提供小型的高频模块。高频模块(1)具备：基板(10)，具有安装面(11)；层叠部件(20)，配置于安装面(11)；以及布线(50)，层叠部件(20)包含：下段部件(30)；以及上段部件(40)，配置在下段部件(30)上，下段部件(30)具有与安装面(11)对置的下表面(31)以及与下表面(31)背对的上表面(32)、和设置于下表面(31)的连接端子(33)，上段部件(40)具有与上表面(32)对置的下表面(41)、和设置于下表面(41)的连接端子(43)，布线(50)设置于上表面(32)，并且，连接有连接端子(43)。

Description

高频模块
技术领域
本发明涉及高频模块。
背景技术
以往，已知有层叠了弹性波谐振器等功能性结构体的器件。例如，在专利文献1公开了具备配置在被薄膜罩覆盖的空洞内的第一功能性结构体和配置在薄膜罩上的第二功能性结构体的器件。通过贯通薄膜罩的贯通连接部进行与第二功能性结构体的电连接。
专利文献1：日本特表2016－515331号公报
然而，在上述以往的器件中，与第二功能性结构体的电连接的端子数越多，用于设置贯通连接部的空间越大。因此，难以实现小型的器件。
发明内容
因此，本发明的目的在于提供小型的高频模块。
为了解决上述课题，本发明的一方式所涉及的高频模块具备：基板，具有第一安装面；第一层叠部件，配置在上述第一安装面；以及第一布线，上述第一层叠部件包含：第一部件；以及第二部件，配置在上述第一部件上，上述第一部件具有：与上述第一安装面对置的第一面以及与该第一面背对的第二面；以及第一连接端子，设置在上述第一面，上述第二部件具有：第三面，与上述第二面对置；以及第二连接端子，设置在上述第三面，上述第一布线设置于上述第二面，并且，上述第一布线连接有上述第二连接端子。
根据本发明，能够提供小型的高频模块。
附图说明
图1是表示实施方式1所涉及的高频模块的构成的剖视图。
图2是表示实施方式1所涉及的高频模块的其它的构成的剖视图。
图3是表示实施方式1所涉及的高频模块的电路构成的电路图。
图4A是表示实施方式1所涉及的高频模块的下段部件的下表面的俯视图。
图4B是表示实施方式1所涉及的高频模块的下段部件的上表面的俯视图。
图4C是表示实施方式1所涉及的高频模块的上段部件的下表面的俯视图。
图5是表示实施方式1的变形例所涉及的高频模块的电路构成的电路图。
图6A是表示实施方式1的变形例所涉及的高频模块的下段部件的下表面的俯视图。
图6B是表示实施方式1的变形例所涉及的高频模块的下段部件的上表面的俯视图。
图6C是表示实施方式1的变形例所涉及的高频模块的上段部件的下表面的俯视图。
图7是表示实施方式2所涉及的高频模块的构成的剖视图。
图8是用于说明实施方式2所涉及的高频模块的薄型化的剖视图。
图9是表示实施方式2所涉及的高频模块的电路构成的电路图。
图10是表示实施方式2的变形例所涉及的高频模块的电路构成的电路图。
图11是表示实施方式2的变形例所涉及的高频模块的构成的剖视图。
图12是表示实施方式3所涉及的高频模块的构成的剖视图。
图13是表示实施方式3所涉及的高频模块的构成的俯视图。
图14是表示各实施方式的变形例所涉及的高频模块的构成的剖视图。
附图标记说明
1、2、3、301、302、401、501、601…高频模块，10…基板，11、12…安装面，13…连接端子，20、320、520、620…层叠部件，30、330、530、630…下段部件，31、41、331、531、541、546、631、641…下表面，32、332、532、632…上表面，33、33a、33b、33c、33d、34、34a、34b、34c、34d、43、43a、43b、43c、44、44a、44b、44c、73、74、83、84、543、544、548、549、633、634、643、644…连接端子，35、35a、35b、35c、35d…通孔导体，40、340、540、545、640…上段部件，50、50a、50b、50c、50d、51、350、351、550、551、552…布线，60、60a、60b、360、361、560、561、562…电线，70、80…部件，90…盖部件，91…密封部件，110、380…开关电路，111、141、142…共用端子，112、113…选择端子，121、122、123、124…滤波器，121a、121b、122a、122b、123a、123b、124a、124b、151、152、153、154…端子，131、132、133、134、135、136、235…电感器，371…放大电路，635、645…压电基板，636、646…IDT电极，637、647…支承层，638、648…罩部件，638a、648a…空间，639a、649a…柱状电极，639b、649b…电极焊盘，ANT…天线元件。
具体实施方式
以下，参照附图对实施方式进行具体的说明。
此外，以下说明的实施方式均为示出概括的或者具体的例子的实施方式。以下的实施方式所示出的数值、形状、材料、构成要素、构成要素的配置位置以及连接方式、步骤、步骤的顺序等是一个例子，并不是对本发明进行限定的主旨。另外，以下的实施方式中的构成要素中未记载于独立权利要求的构成要素作为任意的构成要素进行说明。
另外，各图是示意图，并不一定严格地进行图示。因此，例如各图中比例尺等并不一定一致。另外，在各图中，对实际相同的构成附加相同的附图标记，并省略或者简化重叠的说明。
另外，在本说明书中，表示要素间的关系性的语句、以及表示要素的形状的语句、及数值范围并不是仅表示严格的意思的表达，而是指实质上同等的范围，例如是也包含百分之几左右的差异的表达。
另外，在本说明书中，“上方”以及“下方”这样的语句并不指绝对的空间识别中的上方向(垂直上方)以及下方向(垂直下方)，而作为基于层叠构成中的层叠顺序通过相对的位置关系规定的语句使用。另外，“上方”以及“下方”这样的语句不仅能够应用于两个构成要素相互隔开间隔配置并在两个构成要素之间存在其它的构成要素的情况，也能够应用于两个构成要素相互紧贴地配置而两个构成要素相接的情况。
在以下的实施方式中，以基板为基准，将设置了层叠部件的一侧设为“上方(或者上侧)”，并将其相反侧设为“下方(或者下侧)”进行说明。换句话说，构成层叠部件的多个部件中，接近基板的部件是位于下侧的下段部件，远离基板的部件是位于上侧的上段部件。
(实施方式1)
[1－1.构成]
首先，使用图1对实施方式1所涉及的高频模块的构成进行说明。图1是表示本实施方式所涉及的高频模块1的构成的剖视图。
如图1所示，高频模块1具备基板10、层叠部件20、布线50、电线60、部件70、部件80、盖部件90、以及密封部件91。层叠部件20与部件70设置于基板10的安装面11。部件80设置于基板10的安装面12。
基板10是安装电路部件的安装基板。基板10具有相互背对的安装面11以及安装面12。安装面11是基板10具有的第一安装面的一个例子。安装面12是基板10具有的第二安装面的一个例子。安装面12是安装面11的相反侧的面。
基板10例如是层叠了多个层的多层基板。基板10例如是由树脂构成的多层基板，陶瓷多层基板或者PCB(Printed Circuit Board：印刷电路板)基板等。虽然未图示，但在基板10设置有将安装面11与安装面12电连接的贯通电极。
层叠部件20是第一层叠部件的一个例子，具有多个电路部件的层叠结构。具体而言，层叠部件20配置于安装面11，包含下段部件30和上段部件40。
下段部件30是第一部件的一个例子，配置在基板10的安装面11上。下段部件30具有下表面31以及上表面32、和连接端子33以及连接端子34。
下表面31是与安装面11对置的第一面的一个例子。上表面32是与下表面31背对的第二面的一个例子。连接端子33以及连接端子34分别是设置在下表面31的第一连接端子的一个例子。
在本实施方式中，下段部件30经由连接端子33以及连接端子34安装于基板10。连接端子33以及连接端子34分别是对下段部件30的信号的输入端子或者输出端子，或者是用于取得下段部件30的接地的接地端子等。连接端子33以及连接端子34例如在俯视基板10的情况下，与下段部件30重叠，与下段部件30的轮廓相比位于内侧。连接端子33以及连接端子34分别使用具有导电性的材料形成，例如使用铜，银或者金等金属材料形成。连接端子33以及连接端子34例如分别为铜凸块或者焊料凸块等金属凸块。
在本实施方式中，下段部件30包含弹性波滤波器。或者，下段部件30也可以是集成电路(IC：Integrated Circuit)或者集成无源器件(IPD：Integrated Passive Device)。此外，IPD例如是集成了电感器或者电容器等无源元件的器件。使下段部件30的功能发挥的功能面是下表面31。换句话说，在下表面31设置有包含于下段部件30的电极、布线图案、电路元件等。
此外，弹性波滤波器是包含弹性波谐振器的滤波电路。弹性波谐振器例如是利用了SAW(Surface Acoustic Wave：声表面波)的谐振器，利用了BAW(Bulk Acoustic Wave：体声波)的谐振器，或者，FBAR(Film Bulk Acoustic Resonator：薄膜体声波谐振器)等。在SAW不仅包含表面波，还包含有边界波。
下段部件30例如包含SAW滤波器，该滤波器包含利用了SAW的谐振器。具体而言，下段部件30具备具有压电性的基板和形成在该基板上的IDT(InterDigital Transducer：叉指换能器)电极。IDT电极设置在下表面31，不设置在上表面32。
具有压电性的基板是至少在表面具有压电性的基板(以下，记载为压电基板)。此外，这里的表面是下表面31侧的表面。压电基板例如也可以具备形成在表面的压电薄膜，并由音速与该压电薄膜不同的膜、以及支承基板等的层叠体构成。另外，压电基板例如也可以是包含高音速支承基板、和形成在该高音速支承基板上的压电薄膜的层叠体。压电基板也可以是包含高音速支承基板、形成在该高音速支承基板上的低音速膜、以及形成在该低音速膜上的压电薄膜的层叠体。或者，压电基板也可以是包含支承基板、形成在该支承基板上的高音速膜、形成在该高音速膜上的低音速膜、以及形成在该低音速膜上的压电薄膜的层叠体。另外，压电基板也可以在基板整体具有压电性。使用LiNiBO3或者LiTaO3等形成压电基板。其它的实施方式中的弹性波谐振器也相同。
如图1所示，下段部件30还具有贯通下段部件30的通孔导体35。通孔导体35从下段部件30的上表面32贯通到下表面31，在各上表面32以及下表面31露出。通孔导体35将连接端子33与上段部件40的连接端子44电连接。使用具有导电性的材料形成通孔导体35，例如使用铜或者银等金属材料形成。通孔导体35为了上段部件40的电连接而设置于下段部件30。
上段部件40是配置在下段部件30上的第二部件的一个例子。上段部件40具有下表面41和连接端子43以及连接端子44。
下表面41是与下段部件30的上表面32对置的第三面的一个例子。连接端子43是设置在下表面41的第二连接端子的一个例子。连接端子44是设置在下表面41的第三连接端子的一个例子。
连接端子43以及连接端子44分别是对上段部件40的信号的输入端子或者输出端子，或者是用于取得上段部件40的接地的接地端子等。连接端子43以及44例如在俯视基板10的情况下，与上段部件40重叠，与上段部件40的轮廓相比位于内侧。连接端子43以及连接端子44分别使用具有导电性的材料形成，例如使用铜，银或者金等金属材料形成。连接端子43以及连接端子44例如分别为铜凸块或者焊料凸块等金属凸块。
在本实施方式中，上段部件40包含弹性波滤波器。或者，上段部件40也可以是IC或者IPD。使上段部件40的功能发挥的功能面是下表面41。换句话说，在下表面41设置有包含于上段部件40的电极、布线图案、电路元件等。
例如，上段部件40包含SAW滤波器。上段部件40具备具有压电性的基板、和形成在该基板上的IDT电极。IDT电极设置在下表面41。
在本实施方式中，上段部件40经由连接端子43以及连接端子44及下段部件30安装于基板10。具体而言，连接端子43与设置在下段部件30的上表面32的布线50连接。连接端子44与贯通下段部件30的通孔导体35连接。
布线50是第一布线的一个例子，设置在下段部件30的上表面32，并且与上段部件40的连接端子43连接。布线50经由电线60与部件70引线键合连接。
布线50是使用具有导电性的材料形成的图案布线。例如，通过将使用铜或者银等金属材料形成在上表面32上的金属薄膜图案化为规定形状，形成布线50。后面说明布线50的具体的俯视形状的一个例子。
电线60是进行布线50与基板10的安装面11或者部件70的电连接的焊线。电线60例如是使用金，铜或者铝等金属材料形成的电线。在本实施方式中，电线60将布线50与连接端子74电连接。
此外，也可以如图2所示的高频模块2那样，电线60将布线50与基板10的安装面11连接。图2是表示本实施方式所涉及的高频模块的其它的构成例的剖视图。例如，电线60也可以与设置于安装面11的布线图案，或者贯通基板10的贯通电极等连接。
部件70是与层叠部件20的下段部件30以及上段部件40不同的其它的部件的一个例子，设置在与层叠部件20相同的安装面11。部件70例如是电感器或者电容器等无源元件，但并不限定于此。部件70也可以是IC或者IPD。或者，部件70也可以是其它的包含弹性波滤波器的元件。
如图1所示，部件70具有连接端子73以及连接端子74。部件70经由连接端子73安装于基板10。另外，部件70经由连接端子74、电线60以及布线50与上段部件40电连接。连接端子73以及连接端子74分别使用具有导电性的材料形成，例如使用铜，银或者金等金属材料形成。连接端子73例如是铜凸块或者焊料凸块等金属凸块。连接端子74例如是图案化为规定形状的金属薄膜。此外，如图2所示，在电线60不与部件70连接的情况下，部件70也可以不具有连接端子74。
部件80是设置于安装面12的第三集成电路的一个例子。此外，部件80也可以包含弹性波滤波器。或者，部件80也可以是IPD。
部件80具有连接端子83以及连接端子84。部件80经由连接端子83以及连接端子84安装于基板10的安装面12。连接端子83以及连接端子84分别使用具有导电性的材料形成，例如使用铜，银或者金等金属材料形成。连接端子83以及连接端子84例如分别为铜凸块或者焊料凸块等金属凸块。
盖部件90是覆盖基板10和安装于基板10的电路部件的部件。盖部件90例如是一面开放的长方体状的壳体。盖部件90例如使用具有导电性的材料形成，也作为静电屏蔽用的屏蔽部件发挥作用。
密封部件91填充在盖部件90的内部，密封安装于基板10的电路部件。例如使用绝缘性的树脂材料形成密封部件91。在本实施方式中，下段部件30以及上段部件40分别包含SAW滤波器，并分别在下表面31以及下表面41设置IDT电极。因此，在下段部件30的下表面31与基板10的安装面11之间、以及上段部件40的下表面41与下段部件30的上表面32之间不设置有密封部件91，而成为空洞。在图1中，示出在部件80与基板10的安装面12之间也未设置密封部件91的例子，但也可以在它们之间设置密封部件91。另外，也可以在能够确保SAW滤波器的振动的情况下，在下表面31与安装面11之间、以及下表面41与上表面32之间设置密封部件91。
此外，也可以高频模块1具备盖部件90以及密封部件91的至少一方。
[1－2.电路构成]
接着，对图1所示的高频模块1的具体的电路构成进行说明。
图3是表示本实施方式所涉及的高频模块1的电路构成的电路图。如图3所示，高频模块1具备开关电路110、多个滤波器121～124、以及多个电感器131～136。
此外，在图3示出天线元件ANT。天线元件ANT是发送接收高频信号的例如依照LTE(Long Term Evolution：长期演进)等通信标准的应对多频段的天线。高频模块1以及天线元件ANT例如配置在应对多模/多频段的移动电话的前端部。
开关电路110是配置在天线元件ANT与多个滤波器121～124之间的第一开关电路的一个例子。开关电路110具有共用端子111和两个选择端子112以及选择端子113。开关电路110是SPDT型的开关电路，能够切换共用端子111与选择端子112的电连接、以及共用端子111与选择端子113的电连接。
在共用端子111连接有天线元件ANT。在选择端子112连接有连接了滤波器121以及滤波器122各自的输入端子或者输出端子的共用端子141和电感器135。在选择端子113连接有连接了滤波器123以及1滤波器24的输入端子或者输出端子的共用端子142和电感器136。
滤波器121～124分别是将规定的频率范围作为通带，并将该规定的频率范围以外作为衰减频带的带通滤波器。滤波器121例如是将LTE的Band1(接收频带：2110－2170MHz)作为通带的带通滤波器。滤波器122例如是将LTE的Band3(接收频带：1805－1880MHz)作为通带的带通滤波器。滤波器123例如是将LTE的Band25(接收频带：1930－1995MHz)作为通带的带通滤波器。滤波器124是将LTE的Band66(接收频带：2110－2200MHz)作为通带的带通滤波器。
此外，这些通带仅是一个例子，各滤波器也可以将所希望的频率范围作为通带。例如，也可以滤波器121～124的任意一个是将LTE的Band40(接收频带：2300－2400MHz)作为通带的带通滤波器。滤波器121～124分别包含一个以上的弹性波滤波器，例如包含SAW滤波器。
作为滤波器121的输入端子以及输出端子的一方的端子121a与共用端子141连接，作为另一方的端子121b与电感器131连接。作为滤波器122的输入端子以及输出端子的一方的端子122a与共用端子141连接，作为另一方的端子122b与电感器132连接。作为滤波器123的输入端子以及输出端子的一方的端子123a与共用端子142连接，作为另一方的端子123b与电感器133连接。作为滤波器124的输入端子以及输出端子的一方的端子124a与共用端子142连接，作为另一方的端子124b与电感器134连接。
电感器131是与滤波器121的端子121b连接的匹配电路。具体而言，电感器131是滤波器121的输出侧或者输入侧的阻抗匹配用的电感器，与端子151和滤波器121的端子121b串联连接。
电感器132是与滤波器122的端子122b连接的匹配电路。具体而言，电感器132是滤波器122的输出侧或者输入侧的阻抗匹配用的电感器，与端子152和滤波器122的端子122b串联连接。
电感器133是与滤波器123的端子123b连接的匹配电路。具体而言，电感器133是滤波器123的输出侧或者输入侧的阻抗匹配用的电感器，与端子153和滤波器123的端子123b串联连接。
电感器134是与滤波器124的端子124b连接的匹配电路。具体而言，电感器134是滤波器124的输出侧或者输入侧的阻抗匹配用的电感器，与端子154和滤波器124的端子124b串联连接。
电感器135是与滤波器121的端子121a以及滤波器122的端子122a连接的匹配电路。具体而言，电感器135是各滤波器121以及滤波器122的输入侧或者输出侧的阻抗匹配用的电感器，与连接共用端子141和选择端子112的路径并联连接。具体而言，电感器135的一方的端子与连接共用端子141和选择端子112的路径连接，另一方的端子与地线连接。
电感器136是与滤波器123的端子123a以及滤波器124的端子124a连接的匹配电路。具体而言，电感器136是各滤波器123以及滤波器124的输入侧或者输出侧的阻抗匹配用的电感器，与连接共用端子142和选择端子113的路径并联连接。具体而言，电感器136的一方的端子与连接共用端子142和选择端子113的路径连接，另一方的端子与地线连接。
端子151～154分别为高频模块1的输出端子或者输入端子。端子151～154与RFIC电路等连接。也可以在端子151～154与RFIC电路之间设置有放大电路以及开关电路。
此外，在高频模块1使用于信号的发送用的情况下，端子151～154是输入端子。该情况下，各滤波器以及电感器各自的端子中，接近端子151～154的一侧的端子成为各自的输入端子，接近天线元件ANT的一侧的端子成为各自的输出端子。
另外，在高频模块1使用于信号的接收用的情况下，端子151～154为输出端子。该情况下，各滤波器以及电感器各自的端子中，接近端子151～154的一侧的端子成为各自的输出端子，接近天线元件ANT的一侧的端子成为各自的输入端子。
在本实施方式中，滤波器122以及滤波器123是下段部件30所包含的第一弹性波滤波器的一个例子。滤波器121以及滤波器124是上段部件40所包含的第二弹性波滤波器的一个例子。与滤波器121连接的电感器131是设置于下段部件30的上表面32的布线50的一部分。与滤波器124连接的电感器134是设置于下段部件30的上表面32的布线50的一部分。
另外，开关电路110包含于部件80。电感器132、电感器133、电感器135以及电感器136包含于部件70，或者安装于安装面11或安装面12的部件(在图1未示)。或者，也可以电感器132、电感器133、电感器135以及电感器136包含于部件80。换句话说，部件70或者部件80也可以是包含开关电路110的IC，也可以是包含电感器132等的IPD等。
[1－3.端子以及布线的布局]
接着，使用图4A～图4C对包含图3所示的电路构成的一部分的层叠部件20的各面的连接端子以及布线的布局进行说明。
图4A是表示本实施方式所涉及的高频模块1的下段部件30的下表面31的俯视图。图4B是表示本实施方式所涉及的高频模块1的下段部件30的上表面32的俯视图。图4C是表示本实施方式所涉及的高频模块1的上段部件40的下表面41的俯视图。在各图4A～图4C中，将与各图示出的面连接的连接端子表示为附加了向右上升的斜线的阴影的区域。此外，如上述那样，在各下表面31以及下表面41设置有各部件所包含的SAW滤波器的IDT电极，但为了避免附图的复杂化，省略了其图示。
如图4A所示，在下段部件30连接有四个连接端子33a～33d以及四个连接端子34a～34d共计八个连接端子。如图4B以及图4C所示，在上段部件40连接有三个连接端子43a～43c以及三个连接端子44a～44c共计六个连接端子。
此外，连接端子33a～33d分别与图1所示的连接端子33相同，在下表面31内设置的位置与电路内的位置相互不同。对于连接端子34a～34d、43a～43c以及44a～44c来说也相同。
连接端子33a是作为滤波器122的输入端子以及输出端子的一方的端子(第一端子)122a。连接端子34a是作为滤波器122的输入端子以及输出端子的另一方的端子122b。虽然在图4A未示出，但在本实施方式中，在下表面31的连接端子33a与连接端子34a之间设置有构成滤波器122的IDT电极。
连接端子33b是作为滤波器123的输入端子以及输出端子的一方的端子(第一端子)123a。连接端子34b是作为滤波器123的输入端子以及输出端子的另一方的端子123b。虽然在图4A未示出，但在本实施方式中，在下表面31的连接端子33b与连接端子34b之间，设置有构成滤波器123的IDT电极。
连接端子44a是作为滤波器121的输入端子以及输出端子的一方的端子(第二端子)121a。连接端子43a是作为滤波器121的输入端子以及输出端子的另一方的端子121b。虽然在图4C未示出，但在本实施方式中，在下表面41的连接端子44a与连接端子43a之间，设置有构成滤波器121的IDT电极。
连接端子44b是作为滤波器124的输入端子以及输出端子的一方的端子(第二端子)124a。连接端子43b是作为滤波器124的输入端子以及输出端子的另一方的端子124b。虽然在图4C未示出，但在本实施方式中，在下表面41的连接端子44b与连接端子43b之间，设置有构成滤波器124的IDT电极。
连接端子33c以及连接端子33d、连接端子34c以及连接端子34d、及连接端子43c以及连接端子44c分别是与地线连接的端子。
在四个连接端子33a～33d的各个连接有通孔导体35。换句话说，下段部件30具有四个通孔导体35a～35d。此外，通孔导体35a～35d分别与图1所示的通孔导体35相同，在下段部件30内设置的位置和电路内的位置相互不同。
如图4A所示，通孔导体35a～35d各自的下端面在下表面31露出。如图4B所示，通孔导体35a～35d各自的上端面在上表面32露出。在四个连接端子34a～34d的各个未连接通孔导体35。
如图4A～图4C所示，连接端子33a与连接端子44a经由通孔导体35a连接。换句话说，滤波器122的端子(第一端子)122a与滤波器121的端子(第二端子)121a在层叠部件20内电连接。由此，由于能够缩短滤波器121以及滤波器122的与共用端子141的连接布线，所以能够降低不需要的电阻成分、电感成分以及电容成分，能够改善滤波器特性。另外，由于能够经由连接端子33a进行连接端子44a与基板10的电连接，所以能够减少设置在下段部件30的下表面31的端子数。换句话说，不需要在下表面31设置用于进行与连接端子44a的电连接的专用的端子，所以能够实现下表面31的小面积化。
同样地，连接端子33b与连接端子44b经由通孔导体35b连接。换句话说，滤波器123的端子(第一端子)123a与滤波器124的端子(第二端子)124a在层叠部件20内电连接。由此，与滤波器121以及滤波器122的情况相同，能够实现滤波器特性的改善、以及端子数的削减所带来的下表面31的小面积化。
另外，与地线连接的连接端子33c以及连接端子33d、和连接端子43c以及连接端子44c经由通孔导体35c以及35d及布线50c连接，所以与引线键合连接的情况相比，能够进一步增强上段部件40的接地。例如，由于能够利用与电线相比电阻率较低的通孔导体35c以及通孔导体35d，所以能够充分地削减布线电阻等的影响，能够增强上段部件40的接地。
另外，由于能够经由连接端子33c以及连接端子33d进行上段部件40的接地用的连接端子44c以及连接端子43c的各个与基板10的电连接，所以能够削减设置在下段部件30的下表面31的端子数。换句话说，不需要在下表面31设置用于进行与连接端子44c以及连接端子43c的电连接的专用的端子，所以能够实现下表面31的小面积化。
在本实施方式中，如图4B所示，在下段部件30的上表面32设置有布线50a～50c。在布线50a以及布线50b的端部分别连接有电线60a以及电线60b。此外，布线50a～50c分别与图1所示的布线50相同，在上表面32内设置的位置和电路内的位置相互不同。电线60a以及电线60b分别与图1所示的电线60相同，在上表面32内连接的位置和电路内的位置相互不同。
布线50a将作为滤波器121的端子121b的连接端子43a与电线60a连接。布线50a的一部分为电感器131。换句话说，布线50a包含上段部件40所包含的滤波器121的匹配电路亦即电感器131。
布线50b将作为滤波器124的端子124b的连接端子43b与电线60b连接。布线50b的一部分是电感器134。换句话说，布线50b包含上段部件40所包含的滤波器124的匹配电路亦即电感器134。
布线50c将通孔导体35d与连接端子43c连接。布线50c是用于取得上段部件40的接地的布线。
这样，上段部件40的连接端子43a经由布线50a以及电线60a引出到层叠部件20的外部。换句话说，不需要在下段部件30的下表面31设置用于进行与上段部件40的连接端子43a的电连接的专用的端子，所以能够实现下表面31的小面积化。对于上段部件40的连接端子43b也相同。根据本实施方式所涉及的高频模块1，能够将下段部件30和上段部件40总共需要的十四个连接端子减少至八个连接端子。能够大幅度地减少连接端子的个数，所以能够实现下段部件30的下表面31的小面积化。由于下段部件30小型化，也能够实现高频模块1的小型化。
在本实施方式中，在俯视基板10的安装面11的情况下，上段部件40与下段部件30重叠。此时，下段部件30的上表面32的一部分未被上段部件40覆盖而露出。布线50a以及布线50b各自的至少一部分设置在上表面32中未被上段部件40覆盖的部分。由此，能够容易地进行电线60a以及电线60b的连接。
另外，在本实施方式中，能够利用下段部件30的与作为功能面的下表面31背对的上表面32，设置上段部件40的功能相关的元件(具体而言，是电感器131等)。由此，能够减少安装于基板10的部件的数目，所以能够实现基板10的小面积化，能够实现高频模块1的小型化。
[1－4.变形例]
接着，对本实施方式的变形例进行说明。以下，以与实施方式1的不同点为中心进行说明，省略或者简化共用点的说明。
图5是表示本变形例所涉及的高频模块3的电路构成的电路图。如图5所示，高频模块3与图3所示的高频模块1相比较，在代替电感器135而具备电感器235这一点不同。
电感器235是与滤波器122的端子122a连接的匹配电路。具体而言，电感器235是滤波器122的输入侧或者输出侧的阻抗匹配用的电感器，与共用端子141和端子122a串联连接。
在本变形例中，电感器235是设置在下段部件30的上表面32的布线50的一部分。以下，使用图6A～图6C对本变形例所涉及的高频模块3的层叠部件20的各面上的连接端子以及布线的布局进行说明。
图6A是表示本变形例所涉及的高频模块3的下段部件30的下表面31的俯视图。图6B是表示本变形例所涉及的高频模块3的下段部件30的上表面32的俯视图。图6C是表示本变形例所涉及的高频模块3的上段部件40的下表面41的俯视图。
通过分别对图6A～图6C和图4A～图4C进行比较可知，本变形例所涉及的高频模块3的布局与实施方式1所涉及的高频模块1的布局主要在以下的点不同。
首先，如图6A所示，在本变形例所涉及的高频模块3中，滤波器122的端子122a的位置与高频模块1不同。具体而言，端子122a相当于通孔导体35c的下端部。另外，如图6B所示，在下段部件30的上表面32新设置有布线50d这一点不同。如图6C所示，在上段部件40的下表面41未设置连接端子44c这一点不同。
如图6B所示，布线50d将通孔导体35a的上端部与通孔导体35c的上端部连接。布线50d的一部分为电感器235。换句话说，布线50d包含下段部件30所包含的滤波器122的匹配电路亦即电感器235。
在本变形例中，下段部件30的连接端子33a经由通孔导体35a、布线50d以及通孔导体35c与滤波器122的端子122a连接。另外，连接端子33a经由通孔导体35a以及上段部件40的连接端子44a，与上段部件40的滤波器121的端子121a连接。换句话说，连接端子33a以及通孔导体35a在图5所示的电路构成中相当于共用端子141。
这样，通孔导体35c作为将下段部件30的滤波器122与电感器235连接的路径发挥作用。通孔导体35c不是上段部件40的接地连接用，所以如图6B以及图6C所示，不设置将通孔导体35c与上段部件40连接的连接端子44c。此外，为了进一步增强上段部件40的接地，也可以在与通孔导体35c不同的位置设置接地连接用的通孔导体以及连接端子。
[1－5.效果等]
如以上那样，在本实施方式或者变形例所涉及的高频模块1、2或者3中，具备具有安装面11的基板10、配置在安装面11的层叠部件20、以及布线50。层叠部件20包含下段部件30、和配置在下段部件30上的上段部件40。下段部件30具有与安装面11对置的下表面31以及与下表面31背对的上表面32、和设置于下表面31的连接端子33。上段部件40具有与上表面32对置的下表面41、和设置于下表面41的连接端子43。布线50设置于下表面41，并且，与连接端子43连接。
由此，位于上侧的上段部件40的连接端子43与设置在位于下侧的下段部件30的上表面32的布线50连接，所以能够进行从布线50向其它的部件或者基板10的连接。例如，通过利用电线等将布线50与其它的部件或者基板10连接，也可以不在下段部件30设置上段部件40用的连接端子。
这样，根据本实施方式或者变形例所涉及的高频模块1、2或者3，能够减少设置在下段部件30的下表面31的连接端子的数目。通过减少下段部件30的端子数，能够减少用于设置连接端子的空间，所以能够缩小下段部件30的大小。因此，能够实现高频模块1、2或者3的小型化。
另外，通过减少端子数，也能够提高下段部件30的电路以及端子的布局的设计的自由度。例如，能够将用于使下段部件30的功能发挥的电路(例如，SAW滤波器的IDT电极)或者下段部件30的连接端子设置于空着的空间。
另外，例如，布线50与安装面11，或者，设置于安装面11的与下段部件30以及上段部件40不同的部件70引线键合连接。
由此，也可以不在下段部件30设置上段部件40用的连接端子，所以能够减少下段部件30的端子数。通过减少端子数，能够缩小下段部件30的大小，所以能够实现高频模块1、2或者3的小型化。
另外，例如，也可以下段部件30包含第一弹性波滤波器，上段部件40包含第二弹性波滤波器。也可以第一弹性波滤波器的作为输入端子或者输出端子的第一端子与第二弹性波滤波器的作为输入端子或者输出端子的第二端子在层叠部件20内电连接。
由此，能够在层叠部件20内将滤波器的端子共同连接。能够缩短容易受到特性劣化的影响的共用布线部分的布线的长度，所以能够有效地抑制特性的劣化。
另外，例如，布线50的至少一部分为电感器。电感器是与第一弹性波滤波器以及第二弹性波滤波器的任意一方的输入端子或者输出端子连接的匹配电路。
由此，例如能够取得对滤波器122的输入阻抗以及输出阻抗的匹配，所以能够降低信号损耗。
另外，例如，能够将以往配置于基板10的电感器131配置在下段部件30的上表面32，所以能够使高频模块1、2或者3小型化。另外，设置于下段部件30的上表面32的电感器131不容易受到与其它的部件的耦合所引起的电容劣化的影响。因此，能够抑制不需要的电容成分的产生所引起的特性的劣化。
另外，例如，也可以下段部件30是包含第一弹性波滤波器，或者，是第一集成电路或第一集成无源器件。也可以上段部件40包含第二弹性波滤波器，或者，是第二集成电路或第二集成无源器件。
由此，能够层叠多个具有不同的功能的元件，能够实现基板10的安装面积的小面积化。
另外，例如，下段部件30还具有贯通下段部件30的通孔导体35。通孔导体35将连接端子33与上段部件40的连接端子44电连接。
由此，能够将连接端子33与连接端子44共同连接。能够缩短容易受到特性劣化的影响的共用布线部分的布线的长度，所以能够有效地抑制特性的劣化。
另外，例如，基板10具有与安装面11背对的安装面12。高频模块1、2或者3还具备设置于安装面12的部件80(第三集成电路)。
由此，能够有效地利用基板10的安装面12侧的空间，所以能够实现基板10的小面积化。
(实施方式2)
接着，对实施方式2进行说明。在实施方式2中，在高频模块具备多个层叠部件这一点与实施方式1不同。以下，以与实施方式1及其变形例的不同点为中心进行说明，省略或者简化共同点的说明。
[2－1.构成]
图7是表示本实施方式所涉及的高频模块301的剖视图。如图7所示，高频模块301与实施方式1所涉及的高频模块1相比较，新具备层叠部件320。此外，图7所示的高频模块301也可以具备图1所示的部件70、盖部件90以及密封部件91。
另外，在图7图示了用于将高频模块301安装于其它的安装基板的两个连接端子13。两个连接端子13例如分别为针对高频模块301的输入端子以及输出端子。两个连接端子13的一方例如与天线元件ANT连接，另一方例如与RFIC电路连接。
层叠部件320是第二层叠部件的一个例子，具有多个电路部件的层叠结构。具体而言，层叠部件320配置在安装面11，包含下段部件330、和上段部件340。
下段部件330是第三部件的一个例子，配置在安装面11上。下段部件330具有下表面331以及上表面332。下表面331是与安装面11对置的第四面的一个例子。上表面332是与下表面331背对的第五面的一个例子。下段部件330具有设置于下表面331的一个以上的连接端子。
上段部件340是配置在下段部件330上的第四部件的一个例子。上段部件340具有设置在下表面的一个以上的连接端子。
例如，层叠部件320具有与实施方式1所涉及的层叠部件20相同的构成。具体而言，下段部件330以及上段部件340分别相当于实施方式1的下段部件30以及上段部件40。例如，也可以在下段部件330设置有通孔导体。
另外，层叠部件320利用电线360将设置于下段部件330的上表面332的布线350与基板10的安装面11电连接。布线350以及电线360分别相当于实施方式1的布线50以及电线60。
此外，层叠部件320也可以具有与层叠部件20不同的构成。例如，层叠部件320也可以不具有通孔导体35。另外，也可以在层叠部件320的下段部件330不连接电线360。也可以上段部件340的连接端子的全部设置于下段部件330的下表面331。
在本实施方式中，如图7所示，在层叠部件20的下段部件30的上表面32还设置有布线51。在层叠部件320的下段部件330的上表面332还设置有作为第二布线的一个例子的布线351。高频模块301还具备将布线51与布线351连接的电线361。
布线51是与上段部件40的连接端子连接的第一布线的一个例子。或者，布线51也可以不与上段部件40的连接端子连接，也可以与设置于下段部件30的通孔导体连接。布线51也可以不与上段部件40的连接端子以及通孔导体的任何一个连接，也可以不是下段部件30以及上段部件40所包含的电路内的布线的一部分。
布线351与设置于下段部件330的通孔导体，或者，上段部件340的连接端子连接。或者，布线351也可以不与这些通孔导体以及连接端子的任何一个连接，也可以不是下段部件330以及上段部件340所包含的电路内的布线的一部分。
电线361是进行布线51与布线351的电连接的焊线。电线361例如是使用金，铜或者铝等金属材料形成的电线。
这样，在本实施方式中，在将层叠部件彼此引线键合连接的情况下，利用电线361连接层叠部件的下段部件的上表面彼此。由此，与如图8所示，连接层叠部件的上段部件的上表面彼此的情况相比，能够降低电线361的高度。此外，图8是用于说明本实施方式所涉及的高频模块301的薄型化的剖视图。在图8示出电线361将上段部件的上表面彼此连接的高频模块302。如图8所示，在电线361将下段部件的上表面彼此连接的情况下电线361距离基板10最远的地点亦即最高地点H1比电线361将上段部件的上表面彼此连接的情况下电线361的最高地点H2低。这样，能够使电线361接近基板10，所以能够实现高频模块301的薄型化。
在高频模块301中，下段部件30、上段部件40、下段部件330以及上段部件340分别包含弹性波滤波器，或者，是IC或者IPD。以下，使用图9，对本实施方式所涉及的高频模块301的具体的电路构成、电路所包含的各元件以及各部件的对应关系的一个例子进行说明。
图9是表示本实施方式所涉及的高频模块301的电路构成的电路图。如图9所示，高频模块301具备开关电路110、滤波器121、电感器131、放大电路371、以及开关电路380。此外，虽然在图9未示出，但在开关电路110与开关电路380之间设置有与滤波器121、电感器131以及放大电路371的组相同地包含滤波器、电感器以及放大电路的多个组。此外，也可以在滤波器121与开关电路110之间、以及开关电路110与天线元件ANT之间设置阻抗匹配用的匹配电路。
开关电路110、滤波器121以及电感器131分别与在实施方式1说明的开关电路110、滤波器121以及电感器131相同。此外，开关电路110具有的选择端子的个数并不限定于两个，也可以是三个，也可以是四个以上。
放大电路371连接在开关电路380与滤波器121之间。具体而言，放大电路371与开关电路380和电感器131串联连接。放大电路371例如是信号的接收电路所使用的低噪声放大器(LNA：Low Noise Amplifier)。放大电路371放大从电感器131侧输入的信号并输出。或者，放大电路371也可以是信号的发送电路所使用的功率放大器(PA)。在放大电路371为功率放大器的情况下，放大电路371放大从开关电路380侧输入的信号。
开关电路380是第二开关电路的一个例子。开关电路380例如具有与开关电路110相同的构成。具体而言，开关电路380具有共用端子和多个选择端子，能够切换共用端子与选择端子的电连接。开关电路380的共用端子例如与RFIC等连接。
在本实施方式中，如图9所示，开关电路110、滤波器121以及电感器131配置在基板10的表面侧，即安装面11侧。例如，开关电路110包含于作为下段部件30以及330的一方的IC(第一集成电路)。滤波器121例如包含于上段部件40。电感器131包含于连接了上段部件40的连接端子43的布线50。在图9未示出的其它的滤波器以及电感器包含于下段部件30以及330的另一方，或者，包含于上段部件340。此外，开关电路110也可以包含于作为上段部件40的IC(第二集成电路)。电感器131也可以是作为下段部件30的IPD(第一集成无源器件)，也可以是作为上段部件40的IPD(第二集成无源器件)。
另外，放大电路371以及开关电路380配置在基板10的背面侧，即安装面12侧。具体而言，放大电路371以及开关电路380包含于作为部件80的IC(第三集成电路)。
这样，由于开关电路110和滤波器121配置在基板10的安装面11侧，所以能够缩短连接开关电路110与滤波器121的布线长。由此，能够降低在布线产生的不需要的电感器成分或者电容器成分等，所以能够抑制滤波器特性的劣化。
[2－2.效果等]
如以上那样，本实施方式所涉及的高频模块301例如具备配置在安装面11上的层叠部件320。层叠部件320包含下段部件330、和配置在下段部件330上的上段部件340。下段部件330具有与安装面11对置的下表面331以及与下表面331背对的上表面332、和设置在上表面332的布线351。布线351与设置于上表面32的布线51引线键合连接。
由此，能够将构成层叠部件的下段部件的上表面彼此引线键合连接，所以与连接上段部件的上表面彼此的情况相比能够实现高频模块301的薄型化。
另外，例如，高频模块301具有弹性波滤波器、配置在天线元件ANT与弹性波滤波器之间的开关电路110、开关电路380、配置在开关电路380与弹性波滤波器之间的放大电路371、以及配置在弹性波滤波器与放大电路371之间的匹配电路。弹性波滤波器、开关电路110以及匹配电路配置在安装面11侧。弹性波滤波器包含于下段部件30或者上段部件40。放大电路371以及开关电路380包含于第三集成电路。
由此，例如，由于在基板10的安装面11侧配置开关电路110和滤波器121，所以能够缩短连接开关电路110与滤波器121的布线长。由此，能够降低在布线产生的不需要的电感器成分或者电容器成分等，所以能够抑制滤波器特性的劣化。
[2－3.变形例]
接着，对实施方式2的变形例进行说明。以下，以与实施方式2的不同点为中心进行说明，省略或者简化共同点的说明。
图10是表示本变形例所涉及的高频模块401的电路构成的电路图。如图10所示，本变形例所涉及的高频模块401的电路构成与实施方式2所涉及的高频模块301的电路构成相同。在本变形例所涉及的高频模块401中，在电感器131不设置在基板10的表面侧，而设置在背面侧，即设置在安装面12侧这一点不同。
图11是表示本变形例所涉及的高频模块401的构成的剖视图。如图11所示，在基板10的安装面12侧配置有包含电感器131的部件。此外，电感器131也可以包含于部件80。
这样，在本变形例所涉及的高频模块401中，匹配电路配置在安装面12侧。
由此，放大电路371与作为匹配电路的电感器131配置在基板10的安装面12侧，所以能够缩短连接放大电路371与电感器131的布线长。由此，能够削减放大电路371与电感器131之间的寄生电容，所以能够提高增益以及NF(Noise Figure：噪声指数)特性。
(实施方式3)
接着，对实施方式3进行说明。在实施方式3中，层叠部件具备多个上段部件这一点与实施方式1不同。以下，以与实施方式1以及2的不同点为中心进行说明，省略或者简化共同点的说明。
[3－1.构成]
图12是表示本实施方式所涉及的高频模块501的构成的剖视图。如图12所示，高频模块501与实施方式1所涉及的高频模块1相比较，在代替层叠部件20而具备层叠部件520这一点不同。此外，图12所示的高频模块501也可以具备图1所示的部件70、盖部件90以及密封部件91。另外，高频模块501与实施方式2所涉及的高频模块301相同，具有两个连接端子13。
层叠部件520是第一层叠部件的一个例子，具有多个电路部件的层叠结构。具体而言，如图12所示，层叠部件520配置在安装面11，具有下段部件530、和上段部件540以及545。换句话说，在本实施方式中，层叠部件520具有多个上段部件。
下段部件530是第一部件的一个例子，配置在安装面11上。下段部件530具有下表面531以及上表面532。下表面531是与安装面11对置的第一面的一个例子。上表面532是与下表面531背对的第二面的一个例子。下段部件530具有设置在下表面531的一个以上的连接端子。下段部件530例如是IC。或者，下段部件530也可以是IPD，或者，也可以包含弹性波滤波器。也可以在下段部件530设置有通孔导体。
上段部件540是配置在下段部件530的上表面532上的第一部件的一个例子。上段部件540具有下表面541和连接端子543以及连接端子544。下表面541是与下段部件530的上表面532对置的第三面的一个例子。连接端子543以及连接端子544分别是设置在下表面541的第一连接端子或者第三连接端子的一个例子。
上段部件545是配置在下段部件530的上表面532上的第五部件的一个例子。上段部件545具有下表面546、和连接端子548以及连接端子549。下表面546是与下段部件530的上表面532对置的第六面的一个例子。连接端子548以及连接端子549分别是设置在下表面546的第四连接端子的一个例子。
在本实施方式中，各上段部件540以及上段部件545包含弹性波滤波器。例如，上段部件540以及上段部件545分别仅包含一个SAW滤波器，但并不限定于此。也可以上段部件540以及上段部件545的至少一方包含多个SAW滤波器。
在本实施方式中，如图12所示，在层叠部件520的下段部件530的上表面532设置有布线550～552。如图13所示，高频模块501还具备电线560～562。
图13是表示本实施方式所涉及的高频模块501的构成的俯视图。此外，上段部件540以及上段部件545与电线560以及电线561的位置关系等与图12不一致。在图12中，为了易于理解电线560以及561，示出设置于下段部件530的两端部的例子。
布线550是与上段部件540的连接端子543连接的第一布线的一个例子。布线550经由电线560与基板10的安装面11引线键合连接。
布线551是与上段部件545的连接端子548连接的第一布线的一个例子。布线551经由电线561与基板10的安装面11引线键合连接。
布线552是将上段部件540的连接端子544与上段部件545的连接端子549连接的第一布线的一个例子。如图13所示，布线552经由电线562与基板10的安装面11引线键合连接。
电线560～562例如分别是使用金，铜或者铝等金属材料形成的焊线。
在本实施方式中，如图13所示，上段部件540与上段部件545通过设置于下段部件530的上表面532的布线552电连接。由此，例如，也可以不将上段部件540与上段部件545引线键合连接，所以能够实现高频模块501的薄型化。
[3－2.效果等]
如以上那样，在本实施方式所涉及的高频模块501中，层叠部件520具有配置在下段部件530上的上段部件540以及545。各上段部件540以及545包含弹性波滤波器。
由此，在下段部件530上配置有多个上段部件540以及545，所以能够减少安装于基板10的安装面11的部件的数目。由此，能够实现安装面11的小面积化，所以能够使高频模块501小型化。
另外，例如，上段部件545具有与上表面532对置的下表面546、和设置于下表面546的连接端子549。布线552将连接端子544与连接端子549连接。
由此，能够利用下段部件530的上表面532进行多个上段部件540以及545的电连接。例如，也可以不将上段部件540与上段部件545引线键合连接，所以能够实现高频模块501的薄型化。
(其它的变形例)
在上述的各实施方式中，对在上段部件以及下段部件各自的下表面设置有IDT电极等的例子进行了说明，但并不限定于此。例如也可以上段部件以及下段部件的至少一方是WLP(Wafer Level Package：晶圆级封装件)。
图14是表示本变形例所涉及的高频模块601的构成的剖视图。如图14所示，高频模块601具备基板10、层叠部件620、布线50、以及电线60。基板10、布线50以及电线60与实施方式1等相同。另外，高频模块601也可以具备部件70以及部件80、盖部件90以及密封部件91的至少一个。
层叠部件620包含下段部件630、和上段部件640。在本变形例中，下段部件630以及上段部件640分别为包含SAW滤波器的WLP。对于各下段部件630以及上段部件640来说，具有弹性波的传播功能的压电基板兼有封装功能。
具体而言，下段部件630具备压电基板635、IDT电极636、支承层637、罩部件638、柱状电极639a、以及电极焊盘639b。此外，下段部件630是第一部件的一个例子，与实施方式1等相同，具有下表面631、上表面632、连接端子633以及634。
压电基板635是至少在下表面631侧的表面具有压电性的基板。IDT电极636设置在压电基板635的下表面631侧的表面，并与电极焊盘639b电连接。IDT电极636例如是Cu，Al或者Pt的单层膜，或者是层叠膜，或者是包含这些金属的合金的梳齿状电极。
支承层637是形成为包围IDT电极636的支承部件。支承层637支承罩部件638。另外，支承层637覆盖电极焊盘639b。在支承层637设置有使电极焊盘639b的一部分露出的贯通孔，将柱状电极639a设置为填埋该贯通孔。例如使用包含聚酰亚胺、环氧树脂、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、金属以及氧化硅的至少一个的材料形成支承层637。
罩部件638与压电基板635的下表面(即，设置了IDT电极636的面)对置地设置。罩部件638被支承层637支承，从而在与压电基板635之间形成空间638a。换句话说，罩部件638与压电基板635分离地配置，在空间638a内设置有IDT电极636。例如使用包含环氧树脂、氨基甲酸酯、苯酚、聚酯、BCB以及PBO的至少一个的材料形成罩部件638。
柱状电极639a将电极焊盘639b与连接端子633电连接。例如使用Cu/Ni合金或者Ni/Au合金等形成柱状电极639a。电极焊盘639b与IDT电极636电连接。例如使用与IDT电极636相同的材料形成电极焊盘639b。电极焊盘639b也可以具有使用不同的导电性材料形成的薄膜的层叠结构。
上段部件640具备压电基板645、IDT电极646、支承层647、罩部件648、柱状电极649a、以及电极焊盘649b。此外，上段部件640是第二部件的一个例子，与实施方式1等相同，具有下表面641和连接端子643以及连接端子644。上段部件640具有与下段部件630相同的构成。具体而言，压电基板645、IDT电极646、支承层647、罩部件648、柱状电极649a以及电极焊盘649b分别与压电基板635、IDT电极636、支承层637、罩部件638、柱状电极639a以及电极焊盘639b对应。
如以上那样，在本变形例中，在下段部件630的下表面631未设置IDT电极636。下表面631相当于罩部件638的主面。IDT电极636不设置在下段部件630的上表面632，而位于下段部件630的内部。对于上段部件640来说也相同，IDT电极646配置在形成于压电基板645与罩部件648之间的空间648a内，未设置在上段部件640的下表面641。
根据本变形例，各IDT电极636以及IDT电极646被罩部件638以及罩部件648覆盖，所以能够避开与外部的直接的接触，能够提高保护性能。此外，如各实施方式所示，在IDT电极在下表面露出的情况下，也可以不具备罩部件638以及柱状电极639a，所以能够使构成简化。
(其它的实施方式)
以上，基于实施方式对一个或者多个方式所涉及的高频模块进行了说明，但本发明并不限定于这些实施方式。只要不脱离本发明的主旨，则对本实施方式实施了本领域技术人员想到的各种变形后的实施方式、以及组合不同的实施方式中的构成要素构建的方式也包含在本发明的范围内。
例如，也可以上段部件的连接端子不经由通孔导体，而经由沿着下段部件的侧面设置的侧面电极与基板电连接。同样地，也可以连接上段部件的连接端子的布线不经由电线，而经由沿着下段部件的侧面设置的侧面电极与基板电连接。
另外，例如，也可以仅在基板的单面安装电路部件。例如，实施方式1所涉及的高频模块1也可以不具备部件80。
另外，例如，也可以层叠部件具有三段以上的层叠结构。该情况下，在除了最上段的部件之外的剩余的部件的至少一个上表面设置布线。或者，也可以在除了最上段的部件之外的全部的部件的上表面设置布线。
另外，例如，也可以各部件所包含的弹性波滤波器是低通滤波器或者高通滤波器。
另外，例如，在各实施方式及其变形例所涉及的高频模块中，也可以在连接附图所公开的各电路元件以及信号路径的路径上插入其它的电路元件以及布线等。
另外，上述的各实施方式在权利要求书或者其同等的范围内进行各种变更、置换、附加、省略等。
本发明能够作为小型的高频模块利用，例如，能够广泛地作为配置在多频段对应的前端部的高频模块利用于移动电话等通信设备。

Claims (9)

1.一种高频模块，具备：
基板，具有第一安装面；
第一层叠部件，配置在上述第一安装面；以及
第一布线，
上述第一层叠部件包含：
第一部件；以及
第二部件，配置在上述第一部件上，
上述第一部件具有：
与上述第一安装面对置的第一面以及与该第一面背对的第二面；以及
设置在上述第一面的第一连接端子，
上述第二部件具有：
与上述第二面对置的第三面；以及
设置在上述第三面的第二连接端子，
上述第一布线设置于上述第二面，上述第一布线连接有上述第二连接端子，
上述第一布线与设置于上述第一安装面的与上述第一部件以及上述第二部件不同的部件引线键合连接，
上述基板具有与上述第一安装面背对的第二安装面，
上述高频模块还具备设置于上述第二安装面的第三集成电路，
上述高频模块具有：
弹性波滤波器；
第一开关电路，配置在天线元件与上述弹性波滤波器之间；
第二开关电路；
放大电路，配置在上述第二开关电路与上述弹性波滤波器之间；以及
匹配电路，配置在上述弹性波滤波器与上述放大电路之间，
上述弹性波滤波器、上述第一开关电路以及上述匹配电路配置在上述第一安装面侧，
上述弹性波滤波器包含于上述第一部件或者上述第二部件，
上述放大电路以及上述第二开关电路包含于上述第三集成电路。
2.根据权利要求1所述的高频模块，其中，
上述第一部件包含第一弹性波滤波器，
上述第二部件包含第二弹性波滤波器，
第一端子与第二端子在上述第一层叠部件内电连接，上述第一端子为上述第一弹性波滤波器的输入端子或者输出端子，上述第二端子为上述第二弹性波滤波器的输入端子或者输出端子。
3.根据权利要求2所述的高频模块，其中，
上述第一布线的至少一部分为电感器，
上述电感器是与上述第一弹性波滤波器以及上述第二弹性波滤波器的任意一方的输入端子或者输出端子连接的匹配电路。
4.根据权利要求1所述的高频模块，其中，
上述第一部件包含第一弹性波滤波器，或者是第一集成电路或第一集成无源器件，
上述第二部件包含第二弹性波滤波器，或者是第二集成电路或第二集成无源器件。
5.根据权利要求1～4中任意一项所述的高频模块，其中，
上述第一部件还具有贯通上述第一部件的通孔导体，
上述通孔导体将上述第一连接端子与上述第二部件的第三连接端子电连接。
6.根据权利要求1～4中任意一项所述的高频模块，其中，
还具备配置在上述第一安装面上的第二层叠部件，
上述第二层叠部件包含：
第三部件；以及
第四部件，配置在上述第三部件上，
上述第三部件具有：
与上述第一安装面对置的第四面以及与该第四面背对的第五面；以及
设置于上述第五面的第二布线，
上述第二布线与设置于上述第二面的布线引线键合连接。
7.根据权利要求1所述的高频模块，其中，
上述匹配电路配置在上述第二安装面侧。
8.根据权利要求1～4中任意一项所述的高频模块，其中，
上述第一层叠部件还具有配置在上述第一部件上的第五部件，
上述第二部件以及上述第五部件分别包含弹性波滤波器。
9.根据权利要求8所述的高频模块，其中，
上述第五部件具有：
第六面，与上述第二面对置；以及
第四连接端子，设置于上述第六面，
上述第一布线将上述第二连接端子与上述第四连接端子连接。
CN201911324630.3A 2018-12-21 2019-12-20 高频模块 Active CN111355495B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-239615 2018-12-21
JP2018239615A JP6888606B2 (ja) 2018-12-21 2018-12-21 高周波モジュール

Publications (2)

Publication Number Publication Date
CN111355495A CN111355495A (zh) 2020-06-30
CN111355495B true CN111355495B (zh) 2022-06-28

Family

ID=71096943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911324630.3A Active CN111355495B (zh) 2018-12-21 2019-12-20 高频模块

Country Status (3)

Country Link
US (1) US11387810B2 (zh)
JP (1) JP6888606B2 (zh)
CN (1) CN111355495B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110392926B (zh) * 2017-03-14 2022-12-06 株式会社村田制作所 高频模块
JP2021082898A (ja) * 2019-11-15 2021-05-27 株式会社村田製作所 高周波モジュール及び通信装置
WO2022034822A1 (ja) * 2020-08-12 2022-02-17 株式会社村田製作所 高周波モジュール及び通信装置
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
WO2022091893A1 (ja) * 2020-10-30 2022-05-05 株式会社村田製作所 高周波モジュール
WO2022138514A1 (ja) * 2020-12-24 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置
WO2022138386A1 (ja) * 2020-12-25 2022-06-30 株式会社村田製作所 高周波モジュールおよび通信装置
CN116964739A (zh) * 2021-03-02 2023-10-27 株式会社村田制作所 高频模块以及通信装置
CN117099305A (zh) * 2021-03-31 2023-11-21 株式会社村田制作所 高频模块以及通信装置
WO2022249600A1 (ja) * 2021-05-26 2022-12-01 株式会社村田製作所 電子回路モジュール
WO2022259922A1 (ja) * 2021-06-11 2022-12-15 株式会社村田製作所 半導体モジュール及び半導体装置
TWI778766B (zh) * 2021-08-27 2022-09-21 立積電子股份有限公司 濾波器積體電路
CN116032246B (zh) * 2023-03-27 2023-10-31 成都频岢微电子有限公司 一种双工器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114828A (ja) * 1991-10-22 1993-05-07 Hitachi Ltd 弾性表面波装置とそれを用いた通信装置
JP2006186747A (ja) * 2004-12-28 2006-07-13 Nec Corp 弾性波デバイスおよび携帯電話
JP2009218788A (ja) * 2008-03-10 2009-09-24 Seiko Epson Corp 圧電発振器
JP2011211347A (ja) * 2010-03-29 2011-10-20 Ube Industries Ltd 圧電デバイスおよびこれを用いた集積化分波器、集積化フィルタ
CN107437928A (zh) * 2016-05-26 2017-12-05 太阳诱电株式会社 声波装置
CN108432133A (zh) * 2015-12-25 2018-08-21 株式会社村田制作所 高频模块
WO2018168653A1 (ja) * 2017-03-14 2018-09-20 株式会社村田製作所 高周波モジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3315644B2 (ja) * 1998-05-14 2002-08-19 富士通株式会社 弾性表面波素子
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
JP4423210B2 (ja) 2005-01-21 2010-03-03 京セラ株式会社 高周波モジュール及びそれを用いた通信機器
JP4509052B2 (ja) * 2005-03-29 2010-07-21 三洋電機株式会社 回路装置
JP2006333127A (ja) 2005-05-26 2006-12-07 Kyocera Corp 高周波フィルタ部品、デュプレクサ、高周波モジュール及び無線通信機器
KR101558569B1 (ko) * 2008-11-25 2015-10-20 엘지이노텍 주식회사 안테나가 실장된 ｓｉｐ 구조의 통신 모듈
EP2530837A4 (en) * 2010-01-28 2014-02-26 Murata Manufacturing Co SURFACE ACOUSTIC WAVE FILTER DEVICE
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
WO2012144229A1 (ja) * 2011-04-22 2012-10-26 株式会社村田製作所 分波器およびこれを備える回路モジュール
US9673186B2 (en) * 2013-01-28 2017-06-06 Win Semiconductors Corp. Semiconductor integrated circuit
DE102013102206B4 (de) 2013-03-06 2016-04-07 Epcos Ag Bauelement mit gestapelten funktionalen Strukturen und Verfahren zur Herstellung
US9634641B2 (en) * 2013-11-06 2017-04-25 Taiyo Yuden Co., Ltd. Electronic module having an interconnection substrate with a buried electronic device therein
JP6335476B2 (ja) 2013-11-06 2018-05-30 太陽誘電株式会社 モジュール
US9425149B1 (en) * 2013-11-22 2016-08-23 Altera Corporation Integrated circuit package routing with reduced crosstalk
WO2015130670A1 (en) * 2014-02-25 2015-09-03 Skyworks Solutions, Inc. Systems, devices and methods related to improved radio-frequency modules
JP6555270B2 (ja) * 2014-10-30 2019-08-07 株式会社村田製作所 受動素子付フィルタ部品および高周波モジュール
US10269769B2 (en) * 2016-04-18 2019-04-23 Skyworks Solutions, Inc. System in package with vertically arranged radio frequency componentry

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114828A (ja) * 1991-10-22 1993-05-07 Hitachi Ltd 弾性表面波装置とそれを用いた通信装置
JP2006186747A (ja) * 2004-12-28 2006-07-13 Nec Corp 弾性波デバイスおよび携帯電話
JP2009218788A (ja) * 2008-03-10 2009-09-24 Seiko Epson Corp 圧電発振器
JP2011211347A (ja) * 2010-03-29 2011-10-20 Ube Industries Ltd 圧電デバイスおよびこれを用いた集積化分波器、集積化フィルタ
CN108432133A (zh) * 2015-12-25 2018-08-21 株式会社村田制作所 高频模块
CN107437928A (zh) * 2016-05-26 2017-12-05 太阳诱电株式会社 声波装置
WO2018168653A1 (ja) * 2017-03-14 2018-09-20 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
JP2020102758A (ja) 2020-07-02
JP6888606B2 (ja) 2021-06-16
CN111355495A (zh) 2020-06-30
US11387810B2 (en) 2022-07-12
US20200204159A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
CN111355495B (zh) 高频模块
US10305444B2 (en) Electronic component module
US7944325B2 (en) Electrical module with specified ground-side connection of filter circuit shunt arms
KR100742911B1 (ko) 분파기
US11757429B2 (en) Hybrid filter device and multiplexer
KR100697767B1 (ko) 분파기 및 전자 장치
WO2018123698A1 (ja) 高周波モジュールおよび通信装置
JP4637669B2 (ja) フィルタ装置とこれを用いたマルチバンドフィルタ、分波器及び通信装置
KR20010021244A (ko) 탄성표면파 장치
JP4926179B2 (ja) 分波器デバイス用回路基板、分波器、及び通信装置
KR20220002521A (ko) 고주파 모듈 및 통신 장치
JP2005124139A (ja) 分波器、通信機
JP4518870B2 (ja) 弾性表面波装置および通信装置
CN213585766U (zh) 高频模块和通信装置
KR20130079196A (ko) 회로 기판
US11658641B2 (en) High-frequency module
JP2022135890A (ja) 弾性波デバイスチップ、弾性波デバイスおよびその弾性波デバイスチップまたは弾性波デバイスを備えるモジュール
JP2018207045A (ja) 電子部品
JPH0832402A (ja) 弾性表面波装置、移動無線機用分波器および移動無線装置
CN214707693U (zh) 高频模块和通信装置
CN115514383B (zh) 高频模块以及通信装置
WO2022138441A1 (ja) 高周波モジュール及び通信装置
CN213990660U (zh) 高频模块和通信装置
KR100306630B1 (ko) 복합 표면 탄성파 필터
US20240113848A1 (en) High frequency module and communication device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant