JP6335476B2 - モジュール - Google Patents
モジュール Download PDFInfo
- Publication number
- JP6335476B2 JP6335476B2 JP2013230714A JP2013230714A JP6335476B2 JP 6335476 B2 JP6335476 B2 JP 6335476B2 JP 2013230714 A JP2013230714 A JP 2013230714A JP 2013230714 A JP2013230714 A JP 2013230714A JP 6335476 B2 JP6335476 B2 JP 6335476B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- substrate
- functional unit
- via wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 130
- 239000010410 layer Substances 0.000 claims description 54
- 230000005540 biological transmission Effects 0.000 claims description 52
- 239000012790 adhesive layer Substances 0.000 claims description 33
- 239000010409 thin film Substances 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 230000006866 deterioration Effects 0.000 description 8
- 238000010897 surface acoustic wave method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
本発明はモジュールに関する。
携帯電話などの通信機器には、例えばフィルタ及びデュプレクサなどとして機能する弾性波デバイスなどの電子部品を搭載する。弾性波デバイスの機能部は弾性波を励振するものであるため、機能部を空隙に露出させる。特許文献１には、２つの基板を貼り合わせ、基板の間の空隙に素子構造体を設ける技術が記載されている。
基板の表面には機能部に信号の入力および出力を行うための端子を設ける。しかしながら、電子部品の１つの面に端子を設けると端子間の距離が小さくなるため、信号間の干渉が発生する。干渉により電子部品の電気的な特性が劣化する。本発明は上記課題に鑑み、機能部を空隙に露出させ、かつ電気的な特性の劣化を抑制することが可能なモジュールを提供することを目的とする。
本発明は、第１基板と、前記第１基板の第１面上に形成された第１機能部と、前記第１面上に前記第１機能部を囲むように形成された接着層と、前記接着層を介して、前記第１基板との間に空隙が形成されるように前記第１基板と貼り合わされた第２基板と、前記第１基板に設けられ、前記第１面から前記第１基板の前記第１面とは反対側の面である第２面にかけて前記第１基板を貫通する第１ビア配線と、前記第２基板に設けられ、前記第２基板の前記第１基板に対向する第３面から、前記第２基板の前記第３面とは反対側の面である第４面にかけて前記第２基板を貫通する第２ビア配線と、前記第２面に設けられ、前記第１ビア配線に接続された第１端子と、前記第４面に設けられ、前記第２ビア配線に接続された第２端子と、を具備し、前記第１機能部は、前記第１ビア配線および前記第２ビア配線の少なくとも一方に接続されている電子部品と、前記電子部品が埋め込まれた配線基板と、前記配線基板の表面のうち前記第２面側の面である第５面に設けられ、前記第１端子に接続された第５端子と、前記配線基板の表面のうち前記第４面側の面である第６面に設けられ、前記第２端子に接続された第６端子と、を具備することを特徴とするモジュールである。
上記構成において、前記第３面に設けられ、前記第１ビア配線および前記第２ビア配線の少なくとも一方に接続された第２機能部を具備する構成とすることができる。
上記構成において、前記第１機能部および前記第２機能部は弾性波素子または受動素子である構成とすることができる。
上記構成において、送信端子とアンテナ端子との間に接続された送信フィルタと、受信端子と前記アンテナ端子との間に接続された受信フィルタと、を具備し、前記送信フィルタは前記第１機能部および前記第２機能部のうちいずれか一方を含み、前記受信フィルタは前記第１機能部および前記第２機能部のうち他方を含み、前記第１端子および前記第２端子のうちいずれか一方は複数設けられ、前記第１端子および前記第２端子のうち前記一方は前記送信端子、前記受信端子、および前記アンテナ端子のうち２つの端子を含み、前記第１端子および前記第２端子のうち他方は前記送信端子、前記受信端子、および前記アンテナ端子のうち前記２つの端子以外の１つの端子を含むことを特徴とする構成とすることができる。
上記構成において、前記第１基板および前記第２基板は圧電基板であり、前記第１機能部および第２機能部はＩＤＴである構成とすることができる。
上記構成において、前記第１基板および前記第２基板のうちいずれか一方は圧電基板であり、前記第１機能部および前記第２機能部のうち、前記圧電基板に設けられた一方はＩＤＴであり、前記第１機能部および前記第２機能部のうち他方は圧電薄膜共振子の共振領域である構成とすることができる。
上記構成において、前記第１機能部および前記第２機能部は、圧電薄膜共振子の共振領域である構成とすることができる。
上記構成において、前記第２ビア配線は前記第１基板の前記第１面まで伸び、前記第１面に設けられた第３端子に接続され、前記第１ビア配線は前記第２基板の前記第３面まで伸び、前記第３面に設けられた第４端子に接続され、前記第１機能部は前記第３端子を介して前記第２ビア配線に接続され、かつ前記第２機能部は前記第４端子を介して前記第１ビア配線に接続されている構成とすることができる。
上記構成において、前記接着層は２層である構成とすることができる。
本発明は、上記の電子部品が埋め込まれた配線基板と、前記配線基板の表面のうち前記第２面側の面である第５面に設けられ、前記第１端子の表面に接続された第５端子と、前記配線基板の表面のうち前記第４面側の面である第６面に設けられ、前記第２端子の表面に接続された第６端子と、を具備するモジュールである。
本発明によれば、機能部を空隙に露出させ、かつ電気的な特性の劣化を抑制することが可能なモジュールを提供することができる。
図面を用いて実施例について説明する。
図１はモジュール１００を例示するブロック図である。図１に示すように、モジュール１００はデュプレクサ１０およびＩＣ１２を含む。デュプレクサ１０は送信フィルタ２０および受信フィルタ３０を含む。送信フィルタ２０の通過帯域は受信フィルタ３０の通過帯域と異なる。ＩＣ１２はパワーアンプ（Power Amplifier：ＰＡ）１４およびローノイズアンプ（Low Noise Amplifier：ＬＮＡ）１６を含む。送信フィルタ２０はアンテナ端子ＡＮＴを介してアンテナ１８に接続され、送信端子Ｔｘを介してＰＡ１４に接続されている。受信フィルタ３０はアンテナ端子ＡＮＴを介してアンテナ１８に接続され、受信端子Ｒｘを介してＬＮＡ１６に接続されている。
送信信号は、ＰＡ１４により増幅され、送信フィルタ２０によりフィルタリングされ、アンテナ１８から送信される。受信信号は、アンテナ１８により受信され、受信フィルタ３０によりフィルタリングされ、ＬＮＡ１６により増幅される。送信信号および受信信号は、例えばＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）帯域の周波数を有する高周波信号である。デュプレクサ１０を１つのチップとして形成する。
図２（ａ）および図２（ｂ）はデュプレクサ１０（電子部品）を例示する断面図である。図２（ａ）は後述の図３（ａ）および図３（ｂ）の線Ａ−Ａに沿った断面を図示している。図２（ｂ）は図３（ａ）および図３（ｂ）の線Ｂ−Ｂに沿った断面を図示している。
図２（ａ）および図２（ｂ）に示すように、デュプレクサ１０は送信フィルタ２０および受信フィルタ３０を含み、チップ型の送信フィルタ２０とチップ型の受信フィルタ３０とが貼り合わされることにより、デュプレクサ１０が形成される。送信フィルタ２０は、圧電基板２１、ＩＤＴ（Interdigital Transducer）２２、導体層２３、ビア配線２４、接着層２５、および端子２７を含む。ＩＤＴ２２、導体層２３および接着層２５は圧電基板２１の下面に設けられている。導体層２３はＩＤＴ２２に接続された端子および配線を含む。導体層２３にはポスト電極２６が接続されている。ビア配線２４は圧電基板２１を厚さ方向に貫通する。圧電基板２１の上面に設けられた端子２７は、ビア配線２４の上面と電気的に接続されている。
受信フィルタ３０は、圧電基板３１、ＩＤＴ３２、導体層３３、ビア配線３４、接着層３５、および端子３７を含む。ＩＤＴ３２、導体層３３および接着層３５は圧電基板３１の上面に設けられている。導体層３３はＩＤＴ２２に接続された端子および配線を含む。導体層３３にはポスト電極３６が接続されている。ビア配線３４は圧電基板３１を厚さ方向に貫通する。圧電基板３１の上面に設けられた端子３７は、ビア配線３４の下面と電気的に接続されている。ポスト電極２６とポスト電極３６とは接合されている。送信フィルタ２０および受信フィルタ３０は弾性表面波（Surface Acoustic Wave：ＳＡＷ）共振子を含むフィルタである。ＩＤＴ２２および３２それぞれの両側には弾性波を反射する反射器を設けてもよい。
図２（ａ）には、複数の端子２７のうち送信端子２７ａおよび受信端子２７ｂ、複数のビア配線２４のうちビア配線２４ａおよび２４ｂ、並びに導体層２３に含まれる送信端子２３ａおよび受信端子２３ｂが図示されている。また図２（ａ）には、複数の端子３７のうちグランド端子３７ａ、複数のビア配線３４のうちビア配線３４ａ、導体層３３に含まれる受信端子３３ａおよびグランド端子３３ｄが図示されている。
図２（ａ）に示すように、ビア配線２４ａは送信端子２３ａおよび２７ａに接続されている。ビア配線２４ｂは受信端子２３ｂおよび２７ｂに接続され、さらにポスト電極２６および３６を介して受信端子３３ａに接続されている。ビア配線３４ａはグランド端子３３ｄおよび３７ａに接続されている。
図２（ｂ）には、複数の端子２７のうちグランド端子２７ｃ、ビア配線２４のうちビア配線２４ｃ、並びに導体層２３に含まれるアンテナ端子２３ｃおよびグランド端子２３ｄが図示されている。また図２（ｂ）には、複数の端子３７のうちアンテナ端子３７ｂ、複数のビア配線３４のうちビア配線３４ｂ、並びに導体層３３に含まれるアンテナ端子３３ｂおよびグランド端子３３ｃが図示されている。
図２（ｂ）に示すように、ビア配線２４ｃはグランド端子２３ｄおよび２７ｃに接続され、さらにポスト電極２６および３６を介してグランド端子３３ｃに接続されている。ビア配線３４ｂはアンテナ端子３３ｂおよび３７ｂに接続され、さらにポスト電極２６および３６を介してアンテナ端子２３ｃに接続されている。
図３（ａ）は送信フィルタ２０の下面を例示する平面図である。図３（ａ）および図３（ｂ）において、ビア配線２４および３４は白抜きの円で図示し、ポスト電極２６および３６は中に斜線を記した円として図示した。図３（ａ）に示すように、圧電基板２１の下面に、複数のＩＤＴ２２がラダー型に配置されている。送信端子２３ａにビア配線２４ａが電気的に接続されている。受信端子２３ｂにビア配線２４ｂおよびポスト電極２６が接続されている。アンテナ端子２３ｃにポスト電極２６が接続されている。グランド端子２３ｄにビア配線２４ｃおよびポスト電極２６が接続されている。接着層２５はＩＤＴ２２および導体層２３を囲む。
図３（ｂ）は受信フィルタ３０の上面を例示する平面図である。図３（ｂ）に示すように、圧電基板３１の上面に、複数のＩＤＴ３２がラダー型に配置されている。受信端子３３ａおよびグランド端子３３ｃにポスト電極３６が接続されている。アンテナ端子３３ｂにビア配線３４ｂおよびポスト電極３６が接続されている。グランド端子３３ｄにはビア配線３４ａが接続されている。接着層３５はＩＤＴ３２および導体層３３を囲む。
図２（ａ）に示すように、接着層２５と接着層３５とが接着されることにより、圧電基板２１と圧電基板３１とが貼り合わされる。圧電基板２１および３１並びに接着層２５および３５により空隙１１が形成される。ＩＤＴ２２および３２は弾性波を励振する機能部である。ＩＤＴ２２および３２が空隙１１に露出するため、ＩＤＴ２２および３２による弾性波の励振は妨げられない。接着層２５および３５が接着されることで、ＩＤＴ２２および３２は空隙１１内に気密封止される。圧電基板２１にビア配線２４を設け、圧電基板３１にビア配線３４を設けたことにより、端子２７および３７を用いて信号の入力および出力が可能である。また端子２７はデュプレクサ１０の上面に位置し、端子３７はデュプレクサ１０の下面に位置する。従って実施例１においては、比較例で後述するように端子をデュプレクサの１つの面に設ける場合より、端子２７と端子３７との距離が大きくなる。
図２（ａ）に示す圧電基板２１の上面に設けられた送信端子２７ａは、図１に示した送信端子Ｔｘとして機能する。圧電基板２１の上面に設けられた受信端子２７ｂは受信端子Ｒｘとして機能する。図２（ｂ）に示す圧電基板３１の下面に設けられたアンテナ端子３７ｂはアンテナ端子ＡＮＴとして機能する。デュプレクサ１０の上面に送信端子Ｔｘおよび受信端子Ｒｘが設けられ、下面にアンテナ端子ＡＮＴが設けられる。このため、デュプレクサ１０の入力信号と出力信号との干渉が抑制される。すなわち実施例１によれば、ＩＤＴ２２および３２を気密封止し、かつデュプレクサ１０の電気的特性の劣化を抑制することが可能である。
デュプレクサ１０が送信端子Ｔｘ、受信端子Ｒｘおよびアンテナ端子ＡＮＴの３つの端子を含むためには、端子２７および３７のうち少なくとも一方が複数設けられていればよい。端子２７および３７のうちいずれか一方が送信端子Ｔｘ、受信端子Ｒｘおよびアンテナ端子ＡＮＴのうち２つの端子を含み、端子２７および３７のうち他方が送信端子Ｔｘ、受信端子Ｒｘおよびアンテナ端子ＡＮＴのうち１つの端子を含めばよい。これにより上記のように電気的特性の劣化が抑制される。このようなデュプレクサ１０を含むモジュールを形成することができる。
図４はモジュール１００を例示する断面図である。モジュール１００は、配線基板４０およびデュプレクサ１０を含む。配線基板４０は、絶縁層４１〜４６および導体層４７〜５３が交互に積層された積層基板である。デュプレクサ１０は、配線基板４０の絶縁層４３および４４に埋め込まれている。導体層間は絶縁層を貫通するビア配線５４により電気的に接続されている。
配線基板４０の表面のうちデュプレクサ１０の下面側の面（配線基板４０の下面）に導体層４７が設けられている。導体層４７に含まれる端子４７ａは、導体層４８および４９、並びにビア配線５４を介して、デュプレクサ１０のグランド端子３７ａに接続されている。配線基板４０の表面のうちデュプレクサ１０の上面側の面（配線基板４０の上面）に導体層５３が設けられている。導体層５３に含まれる端子５３ａは、導体層５１および５２、並びにビア配線５４を介して送信端子２７ａに接続されている。導体層５３に含まれる端子５３ｂは、導体層５１および５２、並びにビア配線５４を介して、受信端子２７ｂに接続されている。図２（ｂ）に示したアンテナ端子３７ｂは導体層４８および４９、並びにビア配線５４を介して、導体層４７に含まれる端子に接続される。グランド端子２７ｃは導体層５１および５２、並びにビア配線５４を介して、導体層５３に含まれる端子に接続される。
すなわちデュプレクサ１０の上面の端子２７は配線基板４０の上面の端子に接続される。デュプレクサ１０の下面の端子３７は配線基板４０の下面の端子に接続される。このため信号の干渉が抑制され、モジュール１００の電気的特性の劣化を抑制することができる。
デュプレクサ１０の端子と配線基板４０の端子とを接続する配線がデュプレクサ１０を迂回しないため、モジュール１００の設計の自由度が向上する。迂回路がない分、配線基板４０の面積を小さくし、モジュール１００を小型化することができる。配線基板４０の迂回路を形成していた部分に別の配線を設けてもよい。また、端子間を接続する配線を短くすることができる。配線が短いため、配線における信号の損失が低減され、また配線のインピーダンスを所望の値にすることも容易である。端子間を接続する配線とは、導体層に含まれる配線およびビア配線５４を総称したものである。
送信端子２７ａと端子５３ａとを接続する配線、および受信端子２７ｂと端子５３ｂとを接続する配線は、デュプレクサ１０の上面と配線基板４０の上面との間に設けられ、デュプレクサ１０の側面と同一の層および下面側には設けられないことが好ましい。グランド端子３７ａと端子４７ａとを接続する配線は、デュプレクサ１０の下面と配線基板４０の下面との間に設けられ、デュプレクサ１０の側面と同一の層および上面側には設けられないことが好ましい。端子間の配線が短くなる。
絶縁層４１〜４６は例えばガラスエポキシ樹脂などの樹脂またはセラミックなどの絶縁体により形成されている。導体層２３、３３および４７〜５３、接着層２５および３５、ポスト電極２６および３６、端子２７および３７、並びにビア配線２４、３４および５４は例えば銅（Ｃｕ）、および金（Ａｕ）などの金属により形成されている。ポスト電極および接着層は例えばＣｕなどの金属により形成されている。接着層は樹脂またはろう材などにより形成してもよいし、単層としてもよく、さらに２層または３層以上の複数層としてもよい。圧電基板２１および３１は、ニオブ酸リチウム（ＬｉＮｂＯ３）又はタンタル酸リチウム（ＬｉＴａＯ３）などの圧電体により形成されている。圧電基板２１および３１はそれぞれ平板であるため、接着層２５および３５を介して貼り合わせると空隙１１が形成される。ＩＤＴ２２および３２は例えばアルミニウム（Ａｌ）などの金属により形成されている。
圧電基板２１および３１は同程度の熱膨張係数を有する。２つの圧電基板２１および３１を貼り合わせることで、温度変化による応力を抑制することができる。また圧電基板２１の上および圧電基板３１の下に、例えばサファイアなどにより形成された基板を貼り付けてもよい。サファイアは熱膨張係数が小さくかつヤング率が大きいため、圧電基板の膨張を抑制することができる。
次にデュプレクサ１０の製造方法について説明する。図５（ａ）から図７（ｂ）はデュプレクサ１０の製造方法を例示する断面図である。図５（ａ）に示すように、圧電基板３１にレーザー光を照射し、スルーホール３８を形成する。図５（ｂ）に示すように、メッキ処理によりスルーホール３８にビア配線３４を形成する。図５（ｃ）に示すように、蒸着・リフトオフなどにより、圧電基板３１の一方の面にＩＤＴ３２、および導体層３３を形成し、もう一方の面に端子３７を形成する。図５（ｄ）に示すように、圧電基板３１の一面にレジスト３９を形成し、レジストパターニングを行う。レジスト３９の開口部から導体層３３の一部が露出する。図５（ｅ）に示すように、レジスト３９の表面にシードメタル３９ａを形成する。シードメタル３９ａを給電線とする電解メッキ処理により、接着層３５およびポスト電極３６を形成する。
図６（ａ）に示すように、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）により、接着層３５およびポスト電極３６を所望の高さとする。図６（ｂ）に示すように、レジスト３９およびシードメタル３９ａを除去する。これにより受信フィルタ３０が形成される。上記の工程と同様の工程により、送信フィルタ２０を形成する。図６（ｃ）および図７（ａ）に示すように、例えばＡｕ−Ａｕ接合などにより、接着層２５と接着層３５とを接合し、ポスト電極２６とポスト電極３６とを接合する。これにより圧電基板２１と圧電基板３１とが貼り合わされる。図７（ｂ）に示すようにダイシング処理により、個片化したデュプレクサ１０を形成する。
比較例について説明する。図８（ａ）は比較例に係るデュプレクサ１０Ｒを例示する断面図である。図８（ａ）に示すように、圧電基板３１にビア配線３４が設けられていない。圧電基板２１の上面に送信端子２７ａ、受信端子２７ｂおよびアンテナ端子２７ｄが設けられている。つまり図１の送信端子Ｔｘ、受信端子Ｒｘおよびアンテナ端子ＡＮＴがデュプレクサ１０Ｒの上面に設けられる。従って信号間の干渉が生じ、デュプレクサ１０ａの電気的特性が悪化する。
図８（ｂ）はデュプレクサ１０Ｒを含むモジュール１００Ｒを例示する断面図である。図８（ｂ）に示すように、デュプレクサ１０のアンテナ端子２７ｄと、配線基板４０の下面に設けられた端子４７ａとを接続する配線は、デュプレクサ１０Ｒを迂回するように設けられる。この結果、設計の自由度が低下し、モジュールの小型化が困難である。また、比較例における端子間の配線は実施例１よりも長くなるため、信号の損失が増大し、かつ配線のインピーダンスを所望の値とすることが難しい。
実施例１の変形例について説明する。図９（ａ）は変形例に係るデュプレクサ１０ａを例示する断面図である。図９（ａ）に示すように、圧電基板２１の上面のうちスルーホール２８を囲む部分から、スルーホール２８の内壁、および下面のスルーホール２８を囲む部分にかけて金属層２８ａが設けられている。ビア配線２４は、スルーホール２８を埋め、かつ圧電基板３１の上面まで伸びる。２つのビア配線２４はそれぞれ、導体層３３に含まれる端子３３ｅに電気的に接続されている。ビア配線２４の上面には端子２７が設けられている。ＩＤＴ３２は端子３３ｅおよびビア配線２４を介して端子２７に電気的に接続されている。
圧電基板３１の上面のうちスルーホール３８を囲む部分から、スルーホール３８の内壁、および下面のスルーホール３８を囲む部分にかけて金属層３８ａが設けられている。ビア配線３４は、スルーホール３８を埋め、かつ圧電基板２１の下面まで伸びる。２つのビア配線３４はそれぞれ、導体層２３に含まれる端子２３ｅに電気的に接続されている。ビア配線３４の上面には端子３７が設けられている。ＩＤＴ２２は端子２３ｅおよびビア配線３４を介して端子３７に電気的に接続されている。
ビア配線２４および３４、並びに端子２７および３７は、例えば錫および銀（Ｓｎ−Ａｇ）を含む半田などの金属により形成されている。図９（ａ）中ではビア配線２４と端子２７とを点線で区切っているが、ビア配線２４と端子２７とは一体の部材である。この部材の圧電基板２１の上面から突出する部分が端子２７として機能する。またビア配線３４と端子３７とは一体の部材であり、この部材の圧電基板３１の上面から突出する部分が端子３７として機能する。
送信フィルタ２０はビア配線３４および端子３７を介して信号の入力および出力を行い、受信フィルタ３０はビア配線２４および端子２７を介して信号の入力および出力を行う。複数の端子３７は図１の送信端子Ｔｘを含み、複数の端子２７は図１の受信端子Ｒｘを含む。送信端子Ｔｘがデュプレクサ１０の下面に位置し、受信端子Ｒｘがデュプレクサ１０の上面に位置するため、端子間の距離が大きくなる。従って送信信号と受信信号との干渉が抑制され、デュプレクサ１０ａの電気的特性の劣化が抑制される。デュプレクサ１０ａを配線基板４０に埋め込むこともできる。
図９（ｂ）および図９（ｃ）はデュプレクサの製造方法を例示する断面図である。図９（ｂ）に示すように、接着層２５と接着層３５とを接着することにより、圧電基板２１と圧電基板３１とを貼り合わせる。圧電基板２１にはスルーホール２８および金属層２８ａが形成され、圧電基板３１にはスルーホール３８および金属層３８ａが形成されている。図９（ｃ）に示すように、スルーホール２８に半田ボール２８ｂを配置し、レーザーリフローを行う。レーザー光により溶融した半田ボール２８ｂは金属層２８ａに濡れ広がり、半田ボール２８ｂからスルーホール２８を埋めるビア配線２４、および圧電基板２１の上面から突出する端子２７が形成される。ビア配線２４と端子２７とが一体であり、かつ半田により形成されているため、簡単な工程によりビア配線２４および端子２７を製造することができる。同様の工程により半田ボールからビア配線３４および端子３７を形成する。なお、図９（ｂ）および図９（ｃ）において圧電基板２１および３１は１枚ずつ図示したが、図５（ａ）等と同じくウェハ状態の圧電基板２１および３１を用いることができる。
図１０（ａ）は実施例２に係るモジュール２００を例示する平面図である。図１０（ｂ）はモジュール２００を例示する断面図であり、図１０（ａ）の線Ｃ−Ｃに沿った断面を図示している。実施例１と同じ構成については説明を省略する。
図１０（ｂ）に示すように、配線基板４０ａは、交互に積層された絶縁層４１〜４４および導体層４７〜５１を含む。図１０（ａ）および図１０（ｂ）に示すように、デュプレクサ１０は配線基板４０の上面にフリップチップ実装されている。デュプレクサ１０の上面にはチップ部品６０が実装されている。
図１０（ｂ）に示すように、デュプレクサ１０の受信端子３７ｃはバンプ６２を介して、導体層５１に含まれる端子５１ａに電気的に接続されている。グランド端子３７ｄはバンプ６２を介して、導体層５１に含まれる端子５１ｂに接続されている。チップ部品６０は、半田６４を介して、デュプレクサ１０の上面に設けられた受信端子２７ｅ、および配線６６に接続されている。図１０（ａ）に示すように、配線６６はビア配線２４ｄに接続されている。
受信端子２７ｅがデュプレクサ１０の上面に設けられているため、デュプレクサ１０の上面にチップ部品６０を表面実装することができる。受信端子３７ｃおよびグランド端子３７ｄが下面に設けられているため、デュプレクサ１０を配線基板４０の上面にフリップチップ実装することができる。実施例２によれば、モジュール２００の小型化および集積化が可能である。
チップ部品６０は例えばインダクタおよびキャパシタなどの受動部品を含み、アンテナとデュプレクサ１０との間のインピーダンス整合を行う。受動部品以外に、例えばＰＡ、ＬＮＡを含むＩＣ、スイッチなどの能動部品を設けてもよい。デュプレクサ１０の上に複数のチップ部品を設けてもよい。
なお、本発明は係る特定の実施形態および実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。弾性波デバイスはＳＡＷデバイス以外に弾性境界波デバイス、圧電薄膜共振子（Film Bulk Acoustic Resonator：ＦＢＡＲ）を含むデバイスでもよい。
図１１（ａ）および図１１（ｂ）はＦＢＡＲ７０および７２を含むデュプレクサ１０ｂを例示する断面図である。図１１（ｃ）はＦＢＡＲ７２を拡大して例示する断面図である。図１２（ａ）は送信フィルタ２０を例示する平面図である。図１２（ｂ）は受信フィルタ３０を例示する平面図である。既述した構成と同じ構成については説明を省略する。
図１１（ａ）および図１１（ｂ）に示すように、送信フィルタ２０の基板７１の下面にＦＢＡＲ７０が設けられている。受信フィルタ３０の基板７３の上面にＦＢＡＲ７２が設けられている。図１２（ａ）に示すように複数のＦＢＡＲ７０はラダー型に配置されている。図１２（ｂ）に示すように複数のＦＢＡＲ７２はラダー型に配置されている。
図１１（ｃ）に示すように、基板７３の上に、下部電極７４、圧電薄膜７５及び上部電極７６が積層されている。下部電極７４、圧電薄膜７５及び上部電極７６が重なる共振領域７７において弾性波が励振される。共振領域７７はドーム状に隆起しており、下部電極７４と基板７３との間には空隙７８が形成される。共振領域７７は図１１（ａ）および図１１（ｂ）に示した空隙１１に露出する。空隙１１および７８があるため、弾性波の励振は妨げられない。下部電極７４は空隙７８に露出してもよいし、下部電極７４の下面に音響反射膜などを設けてもよい。
基板７３は例えばシリコン（Ｓｉ）、ガラスなどにより形成されている。Ｓｉ基板は例えば電気抵抗が１ｋΩ・ｃｍ以上の高抵抗のＳｉからなることが好ましい。ビア配線２４および３４から基板への信号の漏洩を抑制するためである。低抵抗のＳｉを用いて基板を形成する場合、ビア配線と基板との間に絶縁膜など高抵抗の部材を介在させることが好ましい。下部電極７４及び上部電極７６は、例えばルテニウム（Ｒｕ）などの金属により形成されている。圧電薄膜７５は、例えば窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸鉛（ＰｂＴｉＯ3）などの圧電体により形成されている。ＦＢＡＲ７０はＦＢＡＲ７２と同様の構成を有する。デュプレクサ１０ｂをモジュールに搭載してもよい。
実施例１および２において、送信フィルタ２０の機能部（ＩＤＴ、またはＦＢＡＲの共振領域）および受信フィルタ３０の機能部はビア配線２４および３４の両方に接続されている。機能部はビア配線２４および３４の少なくとも一方に接続されればよい。例えば送信フィルタ２０の機能部はビア配線２４に接続され、ビア配線３４には接続されず、かつ受信フィルタ３０の機能部はビア配線３４に接続され、ビア配線２４に接続されなくてもよい。図９（ａ）の例のように、送信フィルタ２０の機能部はビア配線３４に接続され、ビア配線２４に接続されず、かつ受信フィルタ３０の機能部はビア配線２４に接続され、ビア配線３４に接続されなくてもよい。
機能部は一方の基板にのみ設けてもよい。図１３（ａ）は電子部品１０ｃを例示する断面図である。図１３（ａ）に示すように、圧電基板２１にＩＤＴ２２が設けられ、圧電基板３１にＩＤＴ３２が設けられていない。電子部品１０ｃは弾性波フィルタとして機能する。ＩＤＴ２２を気密封止することができる。また端子２７および３７のうち一方が入力端子として機能し、端子２７および３７のうち他方が出力端子として機能する。入力端子と出力端子との距離が大きくなるため、信号の干渉が抑制され、電気的特性の劣化が抑制される。圧電基板３１に代えてサファイア基板を圧電基板２１に貼り付けてもよい。熱膨張を抑制することができる。また圧電基板２１の上にサファイア基板を貼り付け、さらに圧電基板３１に代えてサファイア基板を貼り付けてもよい。圧電基板２１をサファイア基板で挟むことにより、圧電基板２１の膨張を効果的に抑制することができる。このように機能部は２つの基板の少なくとも一方に設けられればよい。
機能部としてＩＤＴおよび共振領域などの弾性波素子以外に、インダクタ、キャパシタおよび抵抗などの受動素子を設けてもよい。２枚の基板により受動素子を気密封止した集積化受動素子（Integrated Passive Device：ＩＰＤ）を形成することができる。入力端子と出力端子との距離が大きくなるため、信号の干渉が抑制され、電気的特性の劣化が抑制される。
実施例１および２においては、２つの接着層２５および３５を接着させることで、２つの圧電基板２１および３１を貼り付けた。接着層は一層でもよい。図１３（ｂ）は１つの接着層２５を含むデュプレクサ１０ｄを例示する断面図である。図１３（ｂ）に示すように、接着層２５を介して圧電基板２１および３１が貼り付けられている。接着層２５は例えば金属または樹脂により形成されている。接着層２５は圧電基板２１または３１のうち一方に設けられ、図６（ｃ）に示した工程により、圧電基板２１または３１のうち他方に接着される。
ＳＡＷ共振子およびＦＢＡＲの両方を用いてもよい。図１３（ｃ）はＳＡＷ共振子およびＦＢＡＲを含むデュプレクサ１０ｅを例示する断面図である。送信フィルタ２０はＳＡＷ共振子を含み、受信フィルタはＦＢＡＲ７２を含む。ＩＤＴ２２と、ＦＢＡＲ７２の共振領域７７（図１１（ｃ）参照）とが空隙１１に露出する。送信フィルタ２０および受信フィルタ３０の一方がＳＡＷ共振子を含み、他方がＦＢＡＲを含んでもよい。図１３（ａ）に示した電子部品１０ｃ、図１３（ｂ）に示したデュプレクサ１０ｄ、または図１３（ｃ）に示したデュプレクサ１０ｅをモジュールに搭載してもよい。
１０、１０ａ、１０ｂ、１０ｄ、１０ｅ デュプレクサ
１０ｃ 電子部品
１１、７８ 空隙
２０ 送信フィルタ
３０ 受信フィルタ
２１、３１ 圧電基板
２２、３２ ＩＤＴ
２４、２４ａ〜２４ｄ、３４、３４ａ、３４ｂ ビア配線
２５、３５ 接着層
２３ｅ、３３ｅ、２７、３７、４７ａ、
５１ａ、５１ｂ、５３ａ、５３ｂ 端子
２７ａ、Ｔｘ 送信端子
２７ｂ、２７ｅ、３７ｃ、Ｒｘ 受信端子
３７ｂ、ＡＮＴ アンテナ端子
６０ チップ部品
７２ ＦＢＡＲ
１００、２００ モジュール
１０ｃ 電子部品
１１、７８ 空隙
２０ 送信フィルタ
３０ 受信フィルタ
２１、３１ 圧電基板
２２、３２ ＩＤＴ
２４、２４ａ〜２４ｄ、３４、３４ａ、３４ｂ ビア配線
２５、３５ 接着層
２３ｅ、３３ｅ、２７、３７、４７ａ、
５１ａ、５１ｂ、５３ａ、５３ｂ 端子
２７ａ、Ｔｘ 送信端子
２７ｂ、２７ｅ、３７ｃ、Ｒｘ 受信端子
３７ｂ、ＡＮＴ アンテナ端子
６０ チップ部品
７２ ＦＢＡＲ
１００、２００ モジュール
Claims (9)
- 第１基板と、
前記第１基板の第１面上に形成された第１機能部と、
前記第１面上に前記第１機能部を囲むように形成された接着層と、
前記接着層を介して、前記第１基板との間に空隙が形成されるように前記第１基板と貼り合わされた第２基板と、
前記第１基板に設けられ、前記第１面から前記第１基板の前記第１面とは反対側の面である第２面にかけて前記第１基板を貫通する第１ビア配線と、
前記第２基板に設けられ、前記第２基板の前記第１基板に対向する第３面から、前記第２基板の前記第３面とは反対側の面である第４面にかけて前記第２基板を貫通する第２ビア配線と、
前記第２面に設けられ、前記第１ビア配線に接続された第１端子と、
前記第４面に設けられ、前記第２ビア配線に接続された第２端子と、を具備し、
前記第１機能部は、前記第１ビア配線および前記第２ビア配線の少なくとも一方に接続されている電子部品と、
前記電子部品が埋め込まれた配線基板と、
前記配線基板の表面のうち前記第２面側の面である第５面に設けられ、前記第１端子に接続された第５端子と、
前記配線基板の表面のうち前記第４面側の面である第６面に設けられ、前記第２端子に接続された第６端子と、を具備することを特徴とするモジュール。 - 前記第３面に設けられ、前記第１ビア配線および前記第２ビア配線の少なくとも一方に接続された第２機能部を具備することを特徴とする請求項１記載のモジュール。
- 前記第１機能部および前記第２機能部は弾性波素子または受動素子であることを特徴とする請求項２記載のモジュール。
- 送信端子とアンテナ端子との間に接続された送信フィルタと、
受信端子と前記アンテナ端子との間に接続された受信フィルタと、を具備し、
前記送信フィルタは前記第１機能部および前記第２機能部のうちいずれか一方を含み、
前記受信フィルタは前記第１機能部および前記第２機能部のうち他方を含み、
前記第１端子および前記第２端子のうちいずれか一方は複数設けられ、
前記第１端子および前記第２端子のうち前記一方は前記送信端子、前記受信端子、および前記アンテナ端子のうち２つの端子を含み、前記第１端子および前記第２端子のうち他方は前記送信端子、前記受信端子、および前記アンテナ端子のうち前記２つの端子以外の１つの端子を含むことを特徴とする請求項３記載のモジュール。 - 前記第１基板および前記第２基板は圧電基板であり、
前記第１機能部および第２機能部はＩＤＴであることを特徴とする請求項２から４いずれか一項記載のモジュール。 - 前記第１基板および前記第２基板のうちいずれか一方は圧電基板であり、
前記第１機能部および前記第２機能部のうち、前記圧電基板に設けられた一方はＩＤＴであり、
前記第１機能部および前記第２機能部のうち他方は圧電薄膜共振子の共振領域であることを特徴とする請求項２から４いずれか一項記載のモジュール。 - 前記第１機能部および前記第２機能部は、圧電薄膜共振子の共振領域であることを特徴とする請求項２から４いずれか一項記載のモジュール。
- 前記第２ビア配線は前記第１基板の前記第１面まで伸び、前記第１面に設けられた第３端子に接続され、
前記第１ビア配線は前記第２基板の前記第３面まで伸び、前記第３面に設けられた第４端子に接続され、
前記第１機能部は前記第３端子を介して前記第２ビア配線に接続され、かつ前記第２機能部は前記第４端子を介して前記第１ビア配線に接続されていることを特徴とする請求項２から７いずれか一項記載のモジュール。 - 前記接着層は２層であることを特徴とする請求項１から８いずれか一項記載のモジュール。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013230714A JP6335476B2 (ja) | 2013-11-06 | 2013-11-06 | モジュール |
| US14/524,857 US9634641B2 (en) | 2013-11-06 | 2014-10-27 | Electronic module having an interconnection substrate with a buried electronic device therein |
| CN201410601629.1A CN104639091B (zh) | 2013-11-06 | 2014-10-31 | 电子器件和模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013230714A JP6335476B2 (ja) | 2013-11-06 | 2013-11-06 | モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015091065A JP2015091065A (ja) | 2015-05-11 |
| JP6335476B2 true JP6335476B2 (ja) | 2018-05-30 |
Family
ID=53194405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013230714A Active JP6335476B2 (ja) | 2013-11-06 | 2013-11-06 | モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6335476B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10568213B2 (en) | 2014-07-31 | 2020-02-18 | Skyworks Solutions, Inc. | Multilayered transient liquid phase bonding |
| WO2016039231A1 (ja) * | 2014-09-08 | 2016-03-17 | 株式会社村田製作所 | 複合部品およびフロントエンドモジュール |
| JP6509147B2 (ja) | 2016-02-29 | 2019-05-08 | 太陽誘電株式会社 | 電子デバイス |
| JP6315716B2 (ja) | 2016-03-17 | 2018-04-25 | 太陽誘電株式会社 | 弾性波デバイス |
| JP6461036B2 (ja) * | 2016-04-06 | 2019-01-30 | 太陽誘電株式会社 | 弾性波デバイス |
| JP6454299B2 (ja) * | 2016-05-13 | 2019-01-16 | 太陽誘電株式会社 | 弾性波デバイス |
| JP6556663B2 (ja) | 2016-05-26 | 2019-08-07 | 太陽誘電株式会社 | 弾性波デバイス |
| CN109314500A (zh) | 2016-06-09 | 2019-02-05 | 株式会社村田制作所 | 弹性波装置 |
| JP2018085705A (ja) * | 2016-11-25 | 2018-05-31 | 太陽誘電株式会社 | 電子部品およびその製造方法 |
| US20180159502A1 (en) * | 2016-12-02 | 2018-06-07 | Skyworks Solutions, Inc. | Methods of manufacturing electronic devices to prevent water ingress during manufacture |
| CN110114975B (zh) * | 2016-12-26 | 2023-02-24 | 株式会社村田制作所 | 弹性波装置、高频前端模块以及通信装置 |
| JP6534406B2 (ja) * | 2017-03-21 | 2019-06-26 | 太陽誘電株式会社 | マルチプレクサ |
| EP3621153B1 (en) * | 2017-05-02 | 2022-11-09 | Amotech Co., Ltd. | Antenna module |
| WO2019124128A1 (ja) * | 2017-12-22 | 2019-06-27 | 株式会社村田製作所 | 弾性波装置、高周波フロントエンド回路及び通信装置 |
| JP2019114985A (ja) | 2017-12-25 | 2019-07-11 | 株式会社村田製作所 | 複合電子部品 |
| JP7084739B2 (ja) * | 2018-02-21 | 2022-06-15 | 太陽誘電株式会社 | マルチプレクサ |
| JP7093694B2 (ja) * | 2018-07-17 | 2022-06-30 | 太陽誘電株式会社 | 通信用モジュール |
| JP6888606B2 (ja) | 2018-12-21 | 2021-06-16 | 株式会社村田製作所 | 高周波モジュール |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615833B2 (en) * | 2004-07-13 | 2009-11-10 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Film bulk acoustic resonator package and method of fabricating same |
| DE602005013685D1 (de) * | 2004-07-20 | 2009-05-14 | Murata Manufacturing Co | Piezoelektrisches filter |
| JP2007067617A (ja) * | 2005-08-30 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 共用器及びそれを用いた通信機器 |
| US7863699B2 (en) * | 2008-05-21 | 2011-01-04 | Triquint Semiconductor, Inc. | Bonded wafer package module |
| WO2011102049A1 (ja) * | 2010-02-17 | 2011-08-25 | 株式会社 村田製作所 | 弾性波デバイス |
| JP2012209432A (ja) * | 2011-03-30 | 2012-10-25 | Teramikros Inc | 半導体装置内蔵基板モジュール及びその実装構造、並びに、半導体装置内蔵基板モジュールの製造方法 |
-
2013
- 2013-11-06 JP JP2013230714A patent/JP6335476B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015091065A (ja) | 2015-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6335476B2 (ja) | モジュール | |
| US9634641B2 (en) | Electronic module having an interconnection substrate with a buried electronic device therein | |
| CN107134986B (zh) | 电子器件 | |
| JP4587732B2 (ja) | 弾性表面波装置 | |
| US9385686B2 (en) | Acoustic wave device | |
| JP6427075B2 (ja) | 弾性波デバイス、分波器、及びモジュール | |
| US9093981B2 (en) | Circuit substrate | |
| US8917520B2 (en) | Circuit substrate | |
| US9667221B2 (en) | Acoustic wave device | |
| JP4518870B2 (ja) | 弾性表面波装置および通信装置 | |
| US7274129B2 (en) | Surface acoustic wave device and method of fabricating the same | |
| JP2022135890A (ja) | 弾性波デバイスチップ、弾性波デバイスおよびその弾性波デバイスチップまたは弾性波デバイスを備えるモジュール | |
| JP2004129224A (ja) | 圧電部品およびその製造方法 | |
| JP2005130341A (ja) | 圧電部品及びその製造方法、通信装置 | |
| JP2021190908A (ja) | 帯域阻止フィルタ、複合フィルタ及び通信装置 | |
| JP2023067933A (ja) | 弾性波デバイスおよびその弾性波デバイスを備えるモジュール | |
| JP4768520B2 (ja) | 弾性表面波デバイス | |
| JP4841311B2 (ja) | 基板実装型弾性表面波装置及びその製造方法並びに通信装置 | |
| JP2009183008A (ja) | 圧電部品の製造方法 | |
| JP7055492B1 (ja) | 弾性波デバイス | |
| CN117882186A (zh) | 高频模块、通信装置以及高频模块的制造方法 | |
| JP6348701B2 (ja) | モジュール | |
| JP7465515B1 (ja) | 弾性波デバイス | |
| JP7055499B1 (ja) | 弾性波デバイスおよびその弾性波デバイスを備えるモジュール | |
| JP2024111755A (ja) | 弾性波デバイスおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180501 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6335476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |