JP6335476B2 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
JP6335476B2
JP6335476B2 JP2013230714A JP2013230714A JP6335476B2 JP 6335476 B2 JP6335476 B2 JP 6335476B2 JP 2013230714 A JP2013230714 A JP 2013230714A JP 2013230714 A JP2013230714 A JP 2013230714A JP 6335476 B2 JP6335476 B2 JP 6335476B2
Authority
JP
Japan
Prior art keywords
terminal
substrate
functional unit
via wiring
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013230714A
Other languages
English (en)
Other versions
JP2015091065A (ja
Inventor
▲琢▼真 黒▲柳▼
▲琢▼真 黒▲柳▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013230714A priority Critical patent/JP6335476B2/ja
Priority to US14/524,857 priority patent/US9634641B2/en
Priority to CN201410601629.1A priority patent/CN104639091B/zh
Publication of JP2015091065A publication Critical patent/JP2015091065A/ja
Application granted granted Critical
Publication of JP6335476B2 publication Critical patent/JP6335476B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明はモジュールに関する。
携帯電話などの通信機器には、例えばフィルタ及びデュプレクサなどとして機能する弾性波デバイスなどの電子部品を搭載する。弾性波デバイスの機能部は弾性波を励振するものであるため、機能部を空隙に露出させる。特許文献1には、2つの基板を貼り合わせ、基板の間の空隙に素子構造体を設ける技術が記載されている。
特表2008−546207号公報
基板の表面には機能部に信号の入力および出力を行うための端子を設ける。しかしながら、電子部品の1つの面に端子を設けると端子間の距離が小さくなるため、信号間の干渉が発生する。干渉により電子部品の電気的な特性が劣化する。本発明は上記課題に鑑み、機能部を空隙に露出させ、かつ電気的な特性の劣化を抑制することが可能なモジュールを提供することを目的とする。
本発明は、第1基板と、前記第1基板の第1面上に形成された第1機能部と、前記第1面上に前記第1機能部を囲むように形成された接着層と、前記接着層を介して、前記第1基板との間に空隙が形成されるように前記第1基板と貼り合わされた第2基板と、前記第1基板に設けられ、前記第1面から前記第1基板の前記第1面とは反対側の面である第2面にかけて前記第1基板を貫通する第1ビア配線と、前記第2基板に設けられ、前記第2基板の前記第1基板に対向する第3面から、前記第2基板の前記第3面とは反対側の面である第4面にかけて前記第2基板を貫通する第2ビア配線と、前記第2面に設けられ、前記第1ビア配線に接続された第1端子と、前記4面に設けられ、前記第2ビア配線に接続された第2端子と、を具備し、前記第1機能部は、前記第1ビア配線および前記第2ビア配線の少なくとも一方に接続されている電子部品と、前記電子部品が埋め込まれた配線基板と、前記配線基板の表面のうち前記第2面側の面である第5面に設けられ、前記第1端子に接続された第5端子と、前記配線基板の表面のうち前記第4面側の面である第6面に設けられ、前記第2端子に接続された第6端子と、を具備することを特徴とするモジュールである。
上記構成において、前記第3面に設けられ、前記第1ビア配線および前記第2ビア配線の少なくとも一方に接続された第2機能部を具備する構成とすることができる。
上記構成において、前記第1機能部および前記第2機能部は弾性波素子または受動素子である構成とすることができる。
上記構成において、送信端子とアンテナ端子との間に接続された送信フィルタと、受信端子と前記アンテナ端子との間に接続された受信フィルタと、を具備し、前記送信フィルタは前記第1機能部および前記第2機能部のうちいずれか一方を含み、前記受信フィルタは前記第1機能部および前記第2機能部のうち他方を含み、前記第1端子および前記第2端子のうちいずれか一方は複数設けられ、前記第1端子および前記第2端子のうち前記一方は前記送信端子、前記受信端子、および前記アンテナ端子のうち2つの端子を含み、前記第1端子および前記第2端子のうち他方は前記送信端子、前記受信端子、および前記アンテナ端子のうち前記2つの端子以外の1つの端子を含むことを特徴とする構成とすることができる。
上記構成において、前記第1基板および前記第2基板は圧電基板であり、前記第1機能部および第2機能部はIDTである構成とすることができる。
上記構成において、前記第1基板および前記第2基板のうちいずれか一方は圧電基板であり、前記第1機能部および前記第2機能部のうち、前記圧電基板に設けられた一方はIDTであり、前記第1機能部および前記第2機能部のうち他方は圧電薄膜共振子の共振領域である構成とすることができる。
上記構成において、前記第1機能部および前記第2機能部は、圧電薄膜共振子の共振領域である構成とすることができる。
上記構成において、前記第2ビア配線は前記第1基板の前記第1面まで伸び、前記第1面に設けられた第3端子に接続され、前記第1ビア配線は前記第2基板の前記第3面まで伸び、前記第3面に設けられた第4端子に接続され、前記第1機能部は前記第3端子を介して前記第2ビア配線に接続され、かつ前記第2機能部は前記第4端子を介して前記第1ビア配線に接続されている構成とすることができる。
上記構成において、前記接着層は2層である構成とすることができる。
本発明は、上記の電子部品が埋め込まれた配線基板と、前記配線基板の表面のうち前記第2面側の面である第5面に設けられ、前記第1端子の表面に接続された第5端子と、前記配線基板の表面のうち前記第4面側の面である第6面に設けられ、前記第2端子の表面に接続された第6端子と、を具備するモジュールである。
本発明によれば、機能部を空隙に露出させ、かつ電気的な特性の劣化を抑制することが可能なモジュールを提供することができる。
図1はモジュールを例示するブロック図である。 図2(a)および図2(b)はデュプレクサを例示する断面図である。 図3(a)は送信フィルタチップの下面を例示する平面図である。図3(b)は受信フィルタチップの上面を例示する平面図である。 図4はモジュールを例示する断面図である。 図5(a)から図5(e)はデュプレクサの製造方法を例示する断面図である。 図6(a)から図6(c)はデュプレクサの製造方法を例示する断面図である。 図7(a)および図7(b)はデュプレクサの製造方法を例示する断面図である。 図8(a)は比較例に係るデュプレクサを例示する断面図である。図8(b)はデュプレクサを含むモジュールを例示する断面図である。 図9(a)は変形例に係るデュプレクサを例示する断面図である。図9(b)および図9(c)はデュプレクサの製造方法を例示する断面図である。 図10(a)は実施例2に係るモジュールを例示する平面図である。図10(b)はモジュールを例示する断面図である。 図11(a)および図11(b)はFBARを含むデュプレクサを例示する断面図である。図11(c)はFBARを拡大して例示する断面図である。 図12(a)は送信フィルタチップを例示する平面図である。図12(b)は受信フィルタチップを例示する平面図である。 図13(a)は電子部品を例示する断面図である。図13(b)は1つの接着層を含むデュプレクサを例示する断面図である。図13(c)はSAW共振子およびFBARを含むデュプレクサを例示する断面図である。
図面を用いて実施例について説明する。
図1はモジュール100を例示するブロック図である。図1に示すように、モジュール100はデュプレクサ10およびIC12を含む。デュプレクサ10は送信フィルタ20および受信フィルタ30を含む。送信フィルタ20の通過帯域は受信フィルタ30の通過帯域と異なる。IC12はパワーアンプ(Power Amplifier:PA)14およびローノイズアンプ(Low Noise Amplifier:LNA)16を含む。送信フィルタ20はアンテナ端子ANTを介してアンテナ18に接続され、送信端子Txを介してPA14に接続されている。受信フィルタ30はアンテナ端子ANTを介してアンテナ18に接続され、受信端子Rxを介してLNA16に接続されている。
送信信号は、PA14により増幅され、送信フィルタ20によりフィルタリングされ、アンテナ18から送信される。受信信号は、アンテナ18により受信され、受信フィルタ30によりフィルタリングされ、LNA16により増幅される。送信信号および受信信号は、例えばW−CDMA(Wideband Code Division Multiple Access)帯域の周波数を有する高周波信号である。デュプレクサ10を1つのチップとして形成する。
図2(a)および図2(b)はデュプレクサ10(電子部品)を例示する断面図である。図2(a)は後述の図3(a)および図3(b)の線A−Aに沿った断面を図示している。図2(b)は図3(a)および図3(b)の線B−Bに沿った断面を図示している。
図2(a)および図2(b)に示すように、デュプレクサ10は送信フィルタ20および受信フィルタ30を含み、チップ型の送信フィルタ20とチップ型の受信フィルタ30とが貼り合わされることにより、デュプレクサ10が形成される。送信フィルタ20は、圧電基板21、IDT(Interdigital Transducer)22、導体層23、ビア配線24、接着層25、および端子27を含む。IDT22、導体層23および接着層25は圧電基板21の下面に設けられている。導体層23はIDT22に接続された端子および配線を含む。導体層23にはポスト電極26が接続されている。ビア配線24は圧電基板21を厚さ方向に貫通する。圧電基板21の上面に設けられた端子27は、ビア配線24の上面と電気的に接続されている。
受信フィルタ30は、圧電基板31、IDT32、導体層33、ビア配線34、接着層35、および端子37を含む。IDT32、導体層33および接着層35は圧電基板31の上面に設けられている。導体層33はIDT22に接続された端子および配線を含む。導体層33にはポスト電極36が接続されている。ビア配線34は圧電基板31を厚さ方向に貫通する。圧電基板31の上面に設けられた端子37は、ビア配線34の下面と電気的に接続されている。ポスト電極26とポスト電極36とは接合されている。送信フィルタ20および受信フィルタ30は弾性表面波(Surface Acoustic Wave:SAW)共振子を含むフィルタである。IDT22および32それぞれの両側には弾性波を反射する反射器を設けてもよい。
図2(a)には、複数の端子27のうち送信端子27aおよび受信端子27b、複数のビア配線24のうちビア配線24aおよび24b、並びに導体層23に含まれる送信端子23aおよび受信端子23bが図示されている。また図2(a)には、複数の端子37のうちグランド端子37a、複数のビア配線34のうちビア配線34a、導体層33に含まれる受信端子33aおよびグランド端子33dが図示されている。
図2(a)に示すように、ビア配線24aは送信端子23aおよび27aに接続されている。ビア配線24bは受信端子23bおよび27bに接続され、さらにポスト電極26および36を介して受信端子33aに接続されている。ビア配線34aはグランド端子33dおよび37aに接続されている。
図2(b)には、複数の端子27のうちグランド端子27c、ビア配線24のうちビア配線24c、並びに導体層23に含まれるアンテナ端子23cおよびグランド端子23dが図示されている。また図2(b)には、複数の端子37のうちアンテナ端子37b、複数のビア配線34のうちビア配線34b、並びに導体層33に含まれるアンテナ端子33bおよびグランド端子33cが図示されている。
図2(b)に示すように、ビア配線24cはグランド端子23dおよび27cに接続され、さらにポスト電極26および36を介してグランド端子33cに接続されている。ビア配線34bはアンテナ端子33bおよび37bに接続され、さらにポスト電極26および36を介してアンテナ端子23cに接続されている。
図3(a)は送信フィルタ20の下面を例示する平面図である。図3(a)および図3(b)において、ビア配線24および34は白抜きの円で図示し、ポスト電極26および36は中に斜線を記した円として図示した。図3(a)に示すように、圧電基板21の下面に、複数のIDT22がラダー型に配置されている。送信端子23aにビア配線24aが電気的に接続されている。受信端子23bにビア配線24bおよびポスト電極26が接続されている。アンテナ端子23cにポスト電極26が接続されている。グランド端子23dにビア配線24cおよびポスト電極26が接続されている。接着層25はIDT22および導体層23を囲む。
図3(b)は受信フィルタ30の上面を例示する平面図である。図3(b)に示すように、圧電基板31の上面に、複数のIDT32がラダー型に配置されている。受信端子33aおよびグランド端子33cにポスト電極36が接続されている。アンテナ端子33bにビア配線34bおよびポスト電極36が接続されている。グランド端子33dにはビア配線34aが接続されている。接着層35はIDT32および導体層33を囲む。
図2(a)に示すように、接着層25と接着層35とが接着されることにより、圧電基板21と圧電基板31とが貼り合わされる。圧電基板21および31並びに接着層25および35により空隙11が形成される。IDT22および32は弾性波を励振する機能部である。IDT22および32が空隙11に露出するため、IDT22および32による弾性波の励振は妨げられない。接着層25および35が接着されることで、IDT22および32は空隙11内に気密封止される。圧電基板21にビア配線24を設け、圧電基板31にビア配線34を設けたことにより、端子27および37を用いて信号の入力および出力が可能である。また端子27はデュプレクサ10の上面に位置し、端子37はデュプレクサ10の下面に位置する。従って実施例1においては、比較例で後述するように端子をデュプレクサの1つの面に設ける場合より、端子27と端子37との距離が大きくなる。
図2(a)に示す圧電基板21の上面に設けられた送信端子27aは、図1に示した送信端子Txとして機能する。圧電基板21の上面に設けられた受信端子27bは受信端子Rxとして機能する。図2(b)に示す圧電基板31の下面に設けられたアンテナ端子37bはアンテナ端子ANTとして機能する。デュプレクサ10の上面に送信端子Txおよび受信端子Rxが設けられ、下面にアンテナ端子ANTが設けられる。このため、デュプレクサ10の入力信号と出力信号との干渉が抑制される。すなわち実施例1によれば、IDT22および32を気密封止し、かつデュプレクサ10の電気的特性の劣化を抑制することが可能である。
デュプレクサ10が送信端子Tx、受信端子Rxおよびアンテナ端子ANTの3つの端子を含むためには、端子27および37のうち少なくとも一方が複数設けられていればよい。端子27および37のうちいずれか一方が送信端子Tx、受信端子Rxおよびアンテナ端子ANTのうち2つの端子を含み、端子27および37のうち他方が送信端子Tx、受信端子Rxおよびアンテナ端子ANTのうち1つの端子を含めばよい。これにより上記のように電気的特性の劣化が抑制される。このようなデュプレクサ10を含むモジュールを形成することができる。
図4はモジュール100を例示する断面図である。モジュール100は、配線基板40およびデュプレクサ10を含む。配線基板40は、絶縁層41〜46および導体層47〜53が交互に積層された積層基板である。デュプレクサ10は、配線基板40の絶縁層43および44に埋め込まれている。導体層間は絶縁層を貫通するビア配線54により電気的に接続されている。
配線基板40の表面のうちデュプレクサ10の下面側の面(配線基板40の下面)に導体層47が設けられている。導体層47に含まれる端子47aは、導体層48および49、並びにビア配線54を介して、デュプレクサ10のグランド端子37aに接続されている。配線基板40の表面のうちデュプレクサ10の上面側の面(配線基板40の上面)に導体層53が設けられている。導体層53に含まれる端子53aは、導体層51および52、並びにビア配線54を介して送信端子27aに接続されている。導体層53に含まれる端子53bは、導体層51および52、並びにビア配線54を介して、受信端子27bに接続されている。図2(b)に示したアンテナ端子37bは導体層48および49、並びにビア配線54を介して、導体層47に含まれる端子に接続される。グランド端子27cは導体層51および52、並びにビア配線54を介して、導体層53に含まれる端子に接続される。
すなわちデュプレクサ10の上面の端子27は配線基板40の上面の端子に接続される。デュプレクサ10の下面の端子37は配線基板40の下面の端子に接続される。このため信号の干渉が抑制され、モジュール100の電気的特性の劣化を抑制することができる。
デュプレクサ10の端子と配線基板40の端子とを接続する配線がデュプレクサ10を迂回しないため、モジュール100の設計の自由度が向上する。迂回路がない分、配線基板40の面積を小さくし、モジュール100を小型化することができる。配線基板40の迂回路を形成していた部分に別の配線を設けてもよい。また、端子間を接続する配線を短くすることができる。配線が短いため、配線における信号の損失が低減され、また配線のインピーダンスを所望の値にすることも容易である。端子間を接続する配線とは、導体層に含まれる配線およびビア配線54を総称したものである。
送信端子27aと端子53aとを接続する配線、および受信端子27bと端子53bとを接続する配線は、デュプレクサ10の上面と配線基板40の上面との間に設けられ、デュプレクサ10の側面と同一の層および下面側には設けられないことが好ましい。グランド端子37aと端子47aとを接続する配線は、デュプレクサ10の下面と配線基板40の下面との間に設けられ、デュプレクサ10の側面と同一の層および上面側には設けられないことが好ましい。端子間の配線が短くなる。
絶縁層41〜46は例えばガラスエポキシ樹脂などの樹脂またはセラミックなどの絶縁体により形成されている。導体層23、33および47〜53、接着層25および35、ポスト電極26および36、端子27および37、並びにビア配線24、34および54は例えば銅(Cu)、および金(Au)などの金属により形成されている。ポスト電極および接着層は例えばCuなどの金属により形成されている。接着層は樹脂またはろう材などにより形成してもよいし、単層としてもよく、さらに2層または3層以上の複数層としてもよい。圧電基板21および31は、ニオブ酸リチウム(LiNbO)又はタンタル酸リチウム(LiTaO)などの圧電体により形成されている。圧電基板21および31はそれぞれ平板であるため、接着層25および35を介して貼り合わせると空隙11が形成される。IDT22および32は例えばアルミニウム(Al)などの金属により形成されている。
圧電基板21および31は同程度の熱膨張係数を有する。2つの圧電基板21および31を貼り合わせることで、温度変化による応力を抑制することができる。また圧電基板21の上および圧電基板31の下に、例えばサファイアなどにより形成された基板を貼り付けてもよい。サファイアは熱膨張係数が小さくかつヤング率が大きいため、圧電基板の膨張を抑制することができる。
次にデュプレクサ10の製造方法について説明する。図5(a)から図7(b)はデュプレクサ10の製造方法を例示する断面図である。図5(a)に示すように、圧電基板31にレーザー光を照射し、スルーホール38を形成する。図5(b)に示すように、メッキ処理によりスルーホール38にビア配線34を形成する。図5(c)に示すように、蒸着・リフトオフなどにより、圧電基板31の一方の面にIDT32、および導体層33を形成し、もう一方の面に端子37を形成する。図5(d)に示すように、圧電基板31の一面にレジスト39を形成し、レジストパターニングを行う。レジスト39の開口部から導体層33の一部が露出する。図5(e)に示すように、レジスト39の表面にシードメタル39aを形成する。シードメタル39aを給電線とする電解メッキ処理により、接着層35およびポスト電極36を形成する。
図6(a)に示すように、化学機械研磨(Chemical Mechanical Polishing:CMP)により、接着層35およびポスト電極36を所望の高さとする。図6(b)に示すように、レジスト39およびシードメタル39aを除去する。これにより受信フィルタ30が形成される。上記の工程と同様の工程により、送信フィルタ20を形成する。図6(c)および図7(a)に示すように、例えばAu−Au接合などにより、接着層25と接着層35とを接合し、ポスト電極26とポスト電極36とを接合する。これにより圧電基板21と圧電基板31とが貼り合わされる。図7(b)に示すようにダイシング処理により、個片化したデュプレクサ10を形成する。
比較例について説明する。図8(a)は比較例に係るデュプレクサ10Rを例示する断面図である。図8(a)に示すように、圧電基板31にビア配線34が設けられていない。圧電基板21の上面に送信端子27a、受信端子27bおよびアンテナ端子27dが設けられている。つまり図1の送信端子Tx、受信端子Rxおよびアンテナ端子ANTがデュプレクサ10Rの上面に設けられる。従って信号間の干渉が生じ、デュプレクサ10aの電気的特性が悪化する。
図8(b)はデュプレクサ10Rを含むモジュール100Rを例示する断面図である。図8(b)に示すように、デュプレクサ10のアンテナ端子27dと、配線基板40の下面に設けられた端子47aとを接続する配線は、デュプレクサ10Rを迂回するように設けられる。この結果、設計の自由度が低下し、モジュールの小型化が困難である。また、比較例における端子間の配線は実施例1よりも長くなるため、信号の損失が増大し、かつ配線のインピーダンスを所望の値とすることが難しい。
実施例1の変形例について説明する。図9(a)は変形例に係るデュプレクサ10aを例示する断面図である。図9(a)に示すように、圧電基板21の上面のうちスルーホール28を囲む部分から、スルーホール28の内壁、および下面のスルーホール28を囲む部分にかけて金属層28aが設けられている。ビア配線24は、スルーホール28を埋め、かつ圧電基板31の上面まで伸びる。2つのビア配線24はそれぞれ、導体層33に含まれる端子33eに電気的に接続されている。ビア配線24の上面には端子27が設けられている。IDT32は端子33eおよびビア配線24を介して端子27に電気的に接続されている。
圧電基板31の上面のうちスルーホール38を囲む部分から、スルーホール38の内壁、および下面のスルーホール38を囲む部分にかけて金属層38aが設けられている。ビア配線34は、スルーホール38を埋め、かつ圧電基板21の下面まで伸びる。2つのビア配線34はそれぞれ、導体層23に含まれる端子23eに電気的に接続されている。ビア配線34の上面には端子37が設けられている。IDT22は端子23eおよびビア配線34を介して端子37に電気的に接続されている。
ビア配線24および34、並びに端子27および37は、例えば錫および銀(Sn−Ag)を含む半田などの金属により形成されている。図9(a)中ではビア配線24と端子27とを点線で区切っているが、ビア配線24と端子27とは一体の部材である。この部材の圧電基板21の上面から突出する部分が端子27として機能する。またビア配線34と端子37とは一体の部材であり、この部材の圧電基板31の上面から突出する部分が端子37として機能する。
送信フィルタ20はビア配線34および端子37を介して信号の入力および出力を行い、受信フィルタ30はビア配線24および端子27を介して信号の入力および出力を行う。複数の端子37は図1の送信端子Txを含み、複数の端子27は図1の受信端子Rxを含む。送信端子Txがデュプレクサ10の下面に位置し、受信端子Rxがデュプレクサ10の上面に位置するため、端子間の距離が大きくなる。従って送信信号と受信信号との干渉が抑制され、デュプレクサ10aの電気的特性の劣化が抑制される。デュプレクサ10aを配線基板40に埋め込むこともできる。
図9(b)および図9(c)はデュプレクサの製造方法を例示する断面図である。図9(b)に示すように、接着層25と接着層35とを接着することにより、圧電基板21と圧電基板31とを貼り合わせる。圧電基板21にはスルーホール28および金属層28aが形成され、圧電基板31にはスルーホール38および金属層38aが形成されている。図9(c)に示すように、スルーホール28に半田ボール28bを配置し、レーザーリフローを行う。レーザー光により溶融した半田ボール28bは金属層28aに濡れ広がり、半田ボール28bからスルーホール28を埋めるビア配線24、および圧電基板21の上面から突出する端子27が形成される。ビア配線24と端子27とが一体であり、かつ半田により形成されているため、簡単な工程によりビア配線24および端子27を製造することができる。同様の工程により半田ボールからビア配線34および端子37を形成する。なお、図9(b)および図9(c)において圧電基板21および31は1枚ずつ図示したが、図5(a)等と同じくウェハ状態の圧電基板21および31を用いることができる。
図10(a)は実施例2に係るモジュール200を例示する平面図である。図10(b)はモジュール200を例示する断面図であり、図10(a)の線C−Cに沿った断面を図示している。実施例1と同じ構成については説明を省略する。
図10(b)に示すように、配線基板40aは、交互に積層された絶縁層41〜44および導体層47〜51を含む。図10(a)および図10(b)に示すように、デュプレクサ10は配線基板40の上面にフリップチップ実装されている。デュプレクサ10の上面にはチップ部品60が実装されている。
図10(b)に示すように、デュプレクサ10の受信端子37cはバンプ62を介して、導体層51に含まれる端子51aに電気的に接続されている。グランド端子37dはバンプ62を介して、導体層51に含まれる端子51bに接続されている。チップ部品60は、半田64を介して、デュプレクサ10の上面に設けられた受信端子27e、および配線66に接続されている。図10(a)に示すように、配線66はビア配線24dに接続されている。
受信端子27eがデュプレクサ10の上面に設けられているため、デュプレクサ10の上面にチップ部品60を表面実装することができる。受信端子37cおよびグランド端子37dが下面に設けられているため、デュプレクサ10を配線基板40の上面にフリップチップ実装することができる。実施例2によれば、モジュール200の小型化および集積化が可能である。
チップ部品60は例えばインダクタおよびキャパシタなどの受動部品を含み、アンテナとデュプレクサ10との間のインピーダンス整合を行う。受動部品以外に、例えばPA、LNAを含むIC、スイッチなどの能動部品を設けてもよい。デュプレクサ10の上に複数のチップ部品を設けてもよい。
なお、本発明は係る特定の実施形態および実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。弾性波デバイスはSAWデバイス以外に弾性境界波デバイス、圧電薄膜共振子(Film Bulk Acoustic Resonator:FBAR)を含むデバイスでもよい。
図11(a)および図11(b)はFBAR70および72を含むデュプレクサ10bを例示する断面図である。図11(c)はFBAR72を拡大して例示する断面図である。図12(a)は送信フィルタ20を例示する平面図である。図12(b)は受信フィルタ30を例示する平面図である。既述した構成と同じ構成については説明を省略する。
図11(a)および図11(b)に示すように、送信フィルタ20の基板71の下面にFBAR70が設けられている。受信フィルタ30の基板73の上面にFBAR72が設けられている。図12(a)に示すように複数のFBAR70はラダー型に配置されている。図12(b)に示すように複数のFBAR72はラダー型に配置されている。
図11(c)に示すように、基板73の上に、下部電極74、圧電薄膜75及び上部電極76が積層されている。下部電極74、圧電薄膜75及び上部電極76が重なる共振領域77において弾性波が励振される。共振領域77はドーム状に隆起しており、下部電極74と基板73との間には空隙78が形成される。共振領域77は図11(a)および図11(b)に示した空隙11に露出する。空隙11および78があるため、弾性波の励振は妨げられない。下部電極74は空隙78に露出してもよいし、下部電極74の下面に音響反射膜などを設けてもよい。
基板73は例えばシリコン(Si)、ガラスなどにより形成されている。Si基板は例えば電気抵抗が1kΩ・cm以上の高抵抗のSiからなることが好ましい。ビア配線24および34から基板への信号の漏洩を抑制するためである。低抵抗のSiを用いて基板を形成する場合、ビア配線と基板との間に絶縁膜など高抵抗の部材を介在させることが好ましい。下部電極74及び上部電極76は、例えばルテニウム(Ru)などの金属により形成されている。圧電薄膜75は、例えば窒化アルミニウム(AlN)、酸化亜鉛(ZnO)、チタン酸ジルコン酸鉛(PZT)、チタン酸鉛(PbTiO3)などの圧電体により形成されている。FBAR70はFBAR72と同様の構成を有する。デュプレクサ10bをモジュールに搭載してもよい。
実施例1および2において、送信フィルタ20の機能部(IDT、またはFBARの共振領域)および受信フィルタ30の機能部はビア配線24および34の両方に接続されている。機能部はビア配線24および34の少なくとも一方に接続されればよい。例えば送信フィルタ20の機能部はビア配線24に接続され、ビア配線34には接続されず、かつ受信フィルタ30の機能部はビア配線34に接続され、ビア配線24に接続されなくてもよい。図9(a)の例のように、送信フィルタ20の機能部はビア配線34に接続され、ビア配線24に接続されず、かつ受信フィルタ30の機能部はビア配線24に接続され、ビア配線34に接続されなくてもよい。
機能部は一方の基板にのみ設けてもよい。図13(a)は電子部品10cを例示する断面図である。図13(a)に示すように、圧電基板21にIDT22が設けられ、圧電基板31にIDT32が設けられていない。電子部品10cは弾性波フィルタとして機能する。IDT22を気密封止することができる。また端子27および37のうち一方が入力端子として機能し、端子27および37のうち他方が出力端子として機能する。入力端子と出力端子との距離が大きくなるため、信号の干渉が抑制され、電気的特性の劣化が抑制される。圧電基板31に代えてサファイア基板を圧電基板21に貼り付けてもよい。熱膨張を抑制することができる。また圧電基板21の上にサファイア基板を貼り付け、さらに圧電基板31に代えてサファイア基板を貼り付けてもよい。圧電基板21をサファイア基板で挟むことにより、圧電基板21の膨張を効果的に抑制することができる。このように機能部は2つの基板の少なくとも一方に設けられればよい。
機能部としてIDTおよび共振領域などの弾性波素子以外に、インダクタ、キャパシタおよび抵抗などの受動素子を設けてもよい。2枚の基板により受動素子を気密封止した集積化受動素子(Integrated Passive Device:IPD)を形成することができる。入力端子と出力端子との距離が大きくなるため、信号の干渉が抑制され、電気的特性の劣化が抑制される。
実施例1および2においては、2つの接着層25および35を接着させることで、2つの圧電基板21および31を貼り付けた。接着層は一層でもよい。図13(b)は1つの接着層25を含むデュプレクサ10dを例示する断面図である。図13(b)に示すように、接着層25を介して圧電基板21および31が貼り付けられている。接着層25は例えば金属または樹脂により形成されている。接着層25は圧電基板21または31のうち一方に設けられ、図6(c)に示した工程により、圧電基板21または31のうち他方に接着される。
SAW共振子およびFBARの両方を用いてもよい。図13(c)はSAW共振子およびFBARを含むデュプレクサ10eを例示する断面図である。送信フィルタ20はSAW共振子を含み、受信フィルタはFBAR72を含む。IDT22と、FBAR72の共振領域77(図11(c)参照)とが空隙11に露出する。送信フィルタ20および受信フィルタ30の一方がSAW共振子を含み、他方がFBARを含んでもよい。図13(a)に示した電子部品10c、図13(b)に示したデュプレクサ10d、または図13(c)に示したデュプレクサ10eをモジュールに搭載してもよい。
10、10a、10b、10d、10e デュプレクサ
10c 電子部品
11、78 空隙
20 送信フィルタ
30 受信フィルタ
21、31 圧電基板
22、32 IDT
24、24a〜24d、34、34a、34b ビア配線
25、35 接着層
23e、33e、27、37、47a、
51a、51b、53a、53b 端子
27a、Tx 送信端子
27b、27e、37c、Rx 受信端子
37b、ANT アンテナ端子
60 チップ部品
72 FBAR
100、200 モジュール

Claims (9)

  1. 第1基板と、
    前記第1基板の第1面上に形成された第1機能部と、
    前記第1面上に前記第1機能部を囲むように形成された接着層と、
    前記接着層を介して、前記第1基板との間に空隙が形成されるように前記第1基板と貼り合わされた第2基板と、
    前記第1基板に設けられ、前記第1面から前記第1基板の前記第1面とは反対側の面である第2面にかけて前記第1基板を貫通する第1ビア配線と、
    前記第2基板に設けられ、前記第2基板の前記第1基板に対向する第3面から、前記第2基板の前記第3面とは反対側の面である第4面にかけて前記第2基板を貫通する第2ビア配線と、
    前記第2面に設けられ、前記第1ビア配線に接続された第1端子と、
    前記4面に設けられ、前記第2ビア配線に接続された第2端子と、を具備し、
    前記第1機能部は、前記第1ビア配線および前記第2ビア配線の少なくとも一方に接続されている電子部品と、
    前記電子部品が埋め込まれた配線基板と、
    前記配線基板の表面のうち前記第2面側の面である第5面に設けられ、前記第1端子に接続された第5端子と、
    前記配線基板の表面のうち前記第4面側の面である第6面に設けられ、前記第2端子に接続された第6端子と、を具備することを特徴とするモジュール
  2. 前記第3面に設けられ、前記第1ビア配線および前記第2ビア配線の少なくとも一方に接続された第2機能部を具備することを特徴とする請求項1記載のモジュール
  3. 前記第1機能部および前記第2機能部は弾性波素子または受動素子であることを特徴とする請求項2記載のモジュール
  4. 送信端子とアンテナ端子との間に接続された送信フィルタと、
    受信端子と前記アンテナ端子との間に接続された受信フィルタと、を具備し、
    前記送信フィルタは前記第1機能部および前記第2機能部のうちいずれか一方を含み、
    前記受信フィルタは前記第1機能部および前記第2機能部のうち他方を含み、
    前記第1端子および前記第2端子のうちいずれか一方は複数設けられ、
    前記第1端子および前記第2端子のうち前記一方は前記送信端子、前記受信端子、および前記アンテナ端子のうち2つの端子を含み、前記第1端子および前記第2端子のうち他方は前記送信端子、前記受信端子、および前記アンテナ端子のうち前記2つの端子以外の1つの端子を含むことを特徴とする請求項3記載のモジュール
  5. 前記第1基板および前記第2基板は圧電基板であり、
    前記第1機能部および第2機能部はIDTであることを特徴とする請求項2から4いずれか一項記載のモジュール
  6. 前記第1基板および前記第2基板のうちいずれか一方は圧電基板であり、
    前記第1機能部および前記第2機能部のうち、前記圧電基板に設けられた一方はIDTであり、
    前記第1機能部および前記第2機能部のうち他方は圧電薄膜共振子の共振領域であることを特徴とする請求項2から4いずれか一項記載のモジュール
  7. 前記第1機能部および前記第2機能部は、圧電薄膜共振子の共振領域であることを特徴とする請求項2から4いずれか一項記載のモジュール
  8. 前記第2ビア配線は前記第1基板の前記第1面まで伸び、前記第1面に設けられた第3端子に接続され、
    前記第1ビア配線は前記第2基板の前記第3面まで伸び、前記第3面に設けられた第4端子に接続され、
    前記第1機能部は前記第3端子を介して前記第2ビア配線に接続され、かつ前記第2機能部は前記第4端子を介して前記第1ビア配線に接続されていることを特徴とする請求項2から7いずれか一項記載のモジュール
  9. 前記接着層は2層であることを特徴とする請求項1から8いずれか一項記載のモジュール
JP2013230714A 2013-11-06 2013-11-06 モジュール Active JP6335476B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013230714A JP6335476B2 (ja) 2013-11-06 2013-11-06 モジュール
US14/524,857 US9634641B2 (en) 2013-11-06 2014-10-27 Electronic module having an interconnection substrate with a buried electronic device therein
CN201410601629.1A CN104639091B (zh) 2013-11-06 2014-10-31 电子器件和模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013230714A JP6335476B2 (ja) 2013-11-06 2013-11-06 モジュール

Publications (2)

Publication Number Publication Date
JP2015091065A JP2015091065A (ja) 2015-05-11
JP6335476B2 true JP6335476B2 (ja) 2018-05-30

Family

ID=53194405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013230714A Active JP6335476B2 (ja) 2013-11-06 2013-11-06 モジュール

Country Status (1)

Country Link
JP (1) JP6335476B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10568213B2 (en) 2014-07-31 2020-02-18 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
WO2016039231A1 (ja) * 2014-09-08 2016-03-17 株式会社村田製作所 複合部品およびフロントエンドモジュール
JP6509147B2 (ja) 2016-02-29 2019-05-08 太陽誘電株式会社 電子デバイス
JP6315716B2 (ja) 2016-03-17 2018-04-25 太陽誘電株式会社 弾性波デバイス
JP6461036B2 (ja) * 2016-04-06 2019-01-30 太陽誘電株式会社 弾性波デバイス
JP6454299B2 (ja) * 2016-05-13 2019-01-16 太陽誘電株式会社 弾性波デバイス
JP6556663B2 (ja) 2016-05-26 2019-08-07 太陽誘電株式会社 弾性波デバイス
CN109314500A (zh) 2016-06-09 2019-02-05 株式会社村田制作所 弹性波装置
JP2018085705A (ja) * 2016-11-25 2018-05-31 太陽誘電株式会社 電子部品およびその製造方法
US20180159502A1 (en) * 2016-12-02 2018-06-07 Skyworks Solutions, Inc. Methods of manufacturing electronic devices to prevent water ingress during manufacture
CN110114975B (zh) * 2016-12-26 2023-02-24 株式会社村田制作所 弹性波装置、高频前端模块以及通信装置
JP6534406B2 (ja) * 2017-03-21 2019-06-26 太陽誘電株式会社 マルチプレクサ
EP3621153B1 (en) * 2017-05-02 2022-11-09 Amotech Co., Ltd. Antenna module
WO2019124128A1 (ja) * 2017-12-22 2019-06-27 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
JP2019114985A (ja) 2017-12-25 2019-07-11 株式会社村田製作所 複合電子部品
JP7084739B2 (ja) * 2018-02-21 2022-06-15 太陽誘電株式会社 マルチプレクサ
JP7093694B2 (ja) * 2018-07-17 2022-06-30 太陽誘電株式会社 通信用モジュール
JP6888606B2 (ja) 2018-12-21 2021-06-16 株式会社村田製作所 高周波モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
DE602005013685D1 (de) * 2004-07-20 2009-05-14 Murata Manufacturing Co Piezoelektrisches filter
JP2007067617A (ja) * 2005-08-30 2007-03-15 Matsushita Electric Ind Co Ltd 共用器及びそれを用いた通信機器
US7863699B2 (en) * 2008-05-21 2011-01-04 Triquint Semiconductor, Inc. Bonded wafer package module
WO2011102049A1 (ja) * 2010-02-17 2011-08-25 株式会社 村田製作所 弾性波デバイス
JP2012209432A (ja) * 2011-03-30 2012-10-25 Teramikros Inc 半導体装置内蔵基板モジュール及びその実装構造、並びに、半導体装置内蔵基板モジュールの製造方法

Also Published As

Publication number Publication date
JP2015091065A (ja) 2015-05-11

Similar Documents

Publication Publication Date Title
JP6335476B2 (ja) モジュール
US9634641B2 (en) Electronic module having an interconnection substrate with a buried electronic device therein
CN107134986B (zh) 电子器件
JP4587732B2 (ja) 弾性表面波装置
US9385686B2 (en) Acoustic wave device
JP6427075B2 (ja) 弾性波デバイス、分波器、及びモジュール
US9093981B2 (en) Circuit substrate
US8917520B2 (en) Circuit substrate
US9667221B2 (en) Acoustic wave device
JP4518870B2 (ja) 弾性表面波装置および通信装置
US7274129B2 (en) Surface acoustic wave device and method of fabricating the same
JP2022135890A (ja) 弾性波デバイスチップ、弾性波デバイスおよびその弾性波デバイスチップまたは弾性波デバイスを備えるモジュール
JP2004129224A (ja) 圧電部品およびその製造方法
JP2005130341A (ja) 圧電部品及びその製造方法、通信装置
JP2021190908A (ja) 帯域阻止フィルタ、複合フィルタ及び通信装置
JP2023067933A (ja) 弾性波デバイスおよびその弾性波デバイスを備えるモジュール
JP4768520B2 (ja) 弾性表面波デバイス
JP4841311B2 (ja) 基板実装型弾性表面波装置及びその製造方法並びに通信装置
JP2009183008A (ja) 圧電部品の製造方法
JP7055492B1 (ja) 弾性波デバイス
CN117882186A (zh) 高频模块、通信装置以及高频模块的制造方法
JP6348701B2 (ja) モジュール
JP7465515B1 (ja) 弾性波デバイス
JP7055499B1 (ja) 弾性波デバイスおよびその弾性波デバイスを備えるモジュール
JP2024111755A (ja) 弾性波デバイスおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180501

R150 Certificate of patent or registration of utility model

Ref document number: 6335476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250