JP2006278982A - 半導体装置の製造方法、半導体装置、表示装置および電子機器 - Google Patents

半導体装置の製造方法、半導体装置、表示装置および電子機器 Download PDF

Info

Publication number
JP2006278982A
JP2006278982A JP2005099965A JP2005099965A JP2006278982A JP 2006278982 A JP2006278982 A JP 2006278982A JP 2005099965 A JP2005099965 A JP 2005099965A JP 2005099965 A JP2005099965 A JP 2005099965A JP 2006278982 A JP2006278982 A JP 2006278982A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
electrode
gate insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005099965A
Other languages
English (en)
Other versions
JP4636921B2 (ja
Inventor
Takeo Kawase
健夫 川瀬
Mari Sakai
真理 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005099965A priority Critical patent/JP4636921B2/ja
Priority to US11/391,462 priority patent/US7799618B2/en
Publication of JP2006278982A publication Critical patent/JP2006278982A/ja
Priority to US12/858,081 priority patent/US8188465B2/en
Application granted granted Critical
Publication of JP4636921B2 publication Critical patent/JP4636921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Abstract

【課題】目的とする方向に沿って正確に形成された細幅の導電膜を備える半導体装置を製造し得る半導体装置の製造方法、これにより製造された半導体装置、かかる半導体装置を備える表示装置および電子機器を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板2上に半導体層5と、ソース電極3と、ドレイン電極4と、を形成する工程と、半導体層5上にゲート絶縁層6を形成する工程と、ゲート絶縁層6上に一定方向へ延びる溝61を複数形成する工程と、複数の溝61上に液状材料を吐出しゲート電極7を形成する工程とを有し、ゲート電極7は、複数の溝61に重なるように、この溝61と同一方向へ延在する。
【選択図】図4

Description

本発明は、半導体装置の製造方法、半導体装置、表示装置および電子機器に関するものである。
従来、基板上に所定パターンの膜を形成する方法として、樹脂を主成分とするマスクを用いたエッチング法が、広く利用されている(例えば、特許文献1参照。)。
具体的には、I:基板上に膜形成用の材料で構成される層を形成する。II:前記層上にレジスト材料を塗布する。III:レジスト材料を露光・現像し、前記層の不要部分に対応して開口部を有するレジスト層を得る。IV:レジスト層をマスクに用いて、エッチング法により、開口部内に露出した層を除去する。V:マスクを除去する。これにより、基板上に所定パターンに形成された膜を得る。
ところが、このような方法では、レジスト層の形成に時間と手間とを要する。その結果、膜形成までに長時間を要したり、コストが高くなる等の問題が生じていた。
このような問題を解決する手段として、近年、インクジェット法のような液滴吐出法を用いて、膜を形成する領域に対して選択的に膜材料を含有する液滴を供給(滴下)することにより、所定パターンの膜を形成する方法が提案されている。
ところが、基板上に液滴を供給した場合、通常、基板は、液滴を吸収しないものが多いため、供給された液滴は、基板の表面を濡れ広がる傾向を示す。このため、細長い形状の膜を形成する場合、一般に、液滴の着弾径より大きい線幅のものしか得られない。
この濡れ広がりを低減する方法として、基板の液滴に対する撥液性を高くする方法も検討されている。しかしながら、この場合、基板の表面に供給された液滴は、その表面積を小さくするように、すなわち、基板上においても液滴の形状を維持するように集合物を形成する。このため、均一な膜厚の膜が得られないか、膜の途中で分裂する傾向が高くなる。
このようなことから、インクジェット法を用いて、細長い形状の膜を形成する場合、得られる膜の解像度の制御、換言すれば、膜の幅の制御には、限界があるのが実情である。
ところで、近年、半導体的な電気伝導を示す有機材料(有機半導体材料)を使用した有機薄膜トランジスタの開発が進められている。この有機薄膜トランジスタは、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子として期待されている。
この有機薄膜トランジスタとしては、基板上に、ソース電極、ドレイン電極が形成され、これら電極上に有機半導体層、ゲート絶縁層、ゲート電極がこの順に積層されたものが提案されており、蒸着法や前述したインクジェット法のような塗布法を用いて製造することが可能である。
この有機薄膜トランジスタのゲート電極の形成にインクジェット法を用いることが提案されているが、この場合、前述したようなことから、得られるゲート電極の線幅が大きくなり過ぎる傾向がある(例えば、特許文献2参照。)。
そして、この線幅が大きくなり過ぎると、ゲート電極と、ソース電極およびドレイン電極とが重なる面積が増大し、寄生容量が増大するという問題が生じる。また、かかる有機薄膜トランジスタを表示装置の駆動基板用の画素トランジスタに適用した場合、ゲート電極の線幅の大きさに起因して、この表示装置における開口率や表示品質が低くなる等の問題が生じる。
特開平5−338184号公報 特表2003−518754号公報
本発明は、目的とする方向に沿って正確に形成された細幅の導電膜を備える半導体装置を製造し得る半導体装置の製造方法、かかる半導体装置の製造方法により製造された半導体装置、半導体装置を備える表示装置および信頼性の高い電子機器を提供することにある。
このような目的は、下記の本発明により達成される。
本発明の半導体装置の製造方法は、基板上に一定方向へ延びる領域を複数形成する工程と、
前記複数の領域上に液状材料を吐出し導電膜を形成する工程と、を有し、
前記導電膜は前記複数の領域に重なるように該領域と同一方向へ延在することを特徴とする。
これにより、目的とする方向に沿って正確に形成された細幅の導電膜を備える半導体装置を製造することができる。
本発明の半導体装置の製造方法は、基板上に半導体層と、ソース電極と、ドレイン電極と、を形成する工程と、
前記半導体層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に一定方向へ延びる領域を複数形成する工程と、
前記複数の領域上に液状材料を吐出し導電膜を形成する工程と、を有し、
前記導電膜は前記複数の領域に重なるように該領域と同一方向へ延在することを特徴とする。
これにより、目的とする方向に沿って正確に形成された細幅の導電膜(ゲート電極)を備える半導体装置を製造することができる。
本発明の半導体装置の製造方法では、
前記複数の領域同士の間隔をA[nm]とし、前記液状材料の着弾径をB[nm]としたとき、B/Aが3〜3×10なる関係を満足することを特徴とする。
これにより、より細幅の導電膜(ゲート電極)を確実に形成することができる。
本発明の半導体装置の製造方法は、本発明の半導体装置の製造方法であって、
前記複数の領域は前記複数の溝であることを特徴とする。
これにより、供給された液状材料(液滴)を確実に同一方向に延在させることができる。
本発明の半導体装置の製造方法では、
前記複数の溝は前記ゲート絶縁膜を前記一定方向へラビングすることで形成されることを特徴とする。
これにより、溝を比較的容易かつ確実に形成することができる。
本発明の半導体装置の製造方法では、
前記液状材料を吐出する前に、前記液状材料に対し前記ゲート絶縁膜上の他の領域より親液性を示す親液領域を前記ゲート絶縁膜上に形成する工程と、をさらに有し
前記複数の領域は前記ゲート絶縁膜上に形成された複数の前記親液領域であることを特徴とする。
これにより、導電膜をより確実に複数の領域に重なるように形成することができる。
本発明の半導体装置の製造方法では、
前記他の領域を第1の領域とし、前記親液領域を第2の領域としたとき、
前記第1の領域と前記第2の領域とは、交互に設けられていることを特徴とする。
これにより、導電膜をさらに確実に複数の領域に重なるように形成することができる。
本発明の半導体装置の製造方法では、
前記液状材料は液滴吐出装置のノズルから吐出され、
前記導電膜は、その延在方向を長さとしたとき、その幅が前記液状材料の着弾径以下であることを特徴とする。
これにより、形成される導電膜(ゲート電極)を、比較的細幅のものとすることができる。
本発明の半導体装置の製造方法では、前記ゲート絶縁層は、主として有機高分子材料で構成されることが好ましい。
これにより、ゲート絶縁層の上側の面に容易かつ確実に一定方向へ伸びる領域を形成することができる。
本発明の半導体装置の製造方法では、前記液状材料は、導電性材料またはその前駆体を含有することが好ましい。
これにより、導電性を有する導電膜(ゲート電極)が形成される。
本発明の半導体装置の製造方法では、前記ソース電極および前記ドレイン電極は、双方が櫛歯状をなし、かつ、その歯が互いに噛み合うようにして形成されることが好ましい。
これにより、ソース電極およびドレイン電極と導電膜(ゲート電極)とが重なる面積を減少させることができ、ゲート電極からの電界により制御できない領域が大きくなるのを防止することができる。その結果、薄膜トランジスタのオフ電流の増大が好適に抑制または防止されることから、薄膜トランジスタは、良好な特性(スイッチング特性)を発揮することとなる。
本発明の半導体装置は、本発明の半導体装置の製造方法により製造されたことを特徴とする。
かかる製造方法により製造された半導体装置は、この半導体装置が備える薄膜トランジスタが良好な特性(スイッチング特性)を発揮するものとなる。
本発明の半導体装置は、基板上に半導体層と、ソース電極と、ドレイン電極と、が形成され、
前記半導体層上に有機絶縁膜が形成され、
前記有機絶縁膜上に一定方向へ延びる複数の溝が形成され、
前記複数の溝に重なるように該溝と同一方向へ延在する導電膜が形成されていることを特徴とする。
これにより、細幅の導電膜(ゲート電極)を備える半導体装置とすることができ、かかる半導体装置は、この半導体装置が備える薄膜トランジスタが良好な特性(スイッチング特性)を発揮するものとなる。
本発明の表示装置は、本発明の半導体装置を備えることを特徴とする。
これにより、表示装置の開口率や表示品質の低下を確実に防止することができる。
本発明の電子機器は、本発明の表示装置を備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
以下、本発明の半導体装置の製造方法、半導体装置、表示装置および電子機器について、添付図面を参照しつつ詳細に説明する。
なお、以下では、本発明の半導体装置を、アクティブマトリクス装置に適用した場合を一例として説明する
<第1実施形態>
まず、第1実施形態のアクティブマトリクス装置およびその製造方法について説明する。
図1は、第1実施形態のアクティブマトリクス装置を示す平面図、図2は、図1に示すアクティブマトリクス装置の薄膜トランジスタ付近の拡大図であり、(a)は平面図、(b)は(a)中のA−A線の縦断面図、(c)は(a)中のB−B線の縦断面図である。なお、以下の説明では、図1、図2(a)中の紙面手前側を「上」、紙面奥側を「下」、図2(b)、図2(c)中の上側を「上」、下側を「下」と言う。
図1および図2に示すアクティブマトリクス装置10は、基板2と、画素電極41と、有機薄膜トランジスタ1(以下、「薄膜トランジスタ1」という。)と、接続端子8と、配線9とで構成され、前記各部41、1、8および9が基板2上に設けられている。
基板2は、この上に設けられた前記各部1、8、9および41を支持するための支持体である。
基板2には、例えば、ガラス基板、ポリイミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリメチルメタクリレート(PMMA)、ポリカーボネート(PC)、ポリエーテルスルホン(PES)、芳香族ポリエステル(液晶ポリマー)等で構成されるプラスチック基板(樹脂基板)、石英基板、シリコン基板、ガリウム砒素基板等を用いることができる。アクティブマトリクス装置10に可撓性を付与する場合には、基板2には、樹脂基板が選択される。
この基板2上には、下地層が設けられていてもよい。下地層としては、例えば、基板2表面からのイオンの拡散を防止する目的、前記各部41、1、8、および9と基板2との密着性(接合性)を向上させる目的等により設けられる。
下地層の構成材料としては、特に限定されないが、酸化珪素(SiO)、窒化珪素(SiN)、ポリイミド、ポリアミド、あるいは架橋されて不溶化された高分子等が好適に用いられる。
画素電極41は、アクティブマトリクス装置10を用いて後述する電気泳動表示装置20を構築した際に、各画素を駆動させるための電圧を印加する一方の電極を構成するものであり、マトリクス状に配列されている。
各画素電極41には、マトリクス状に配列された各薄膜トランジスタ1が備えるドレイン電極4がそれぞれ接続されている。したがって、薄膜トランジスタ1の作動を制御することにより、後述する電気泳動表示装置20において各画素の駆動を制御することができる。
薄膜トランジスタ1は、画素電極41のON/OFFを制御するスイッチング素子となるものであり、ソース電極3およびドレイン電極4と、有機半導体層5と、ゲート絶縁層6と、ゲート電極7とを有し、基板2上に画素電極41に対応してマトリクス状に配列されている。
なお、薄膜トランジスタ1の詳細については、後に説明する。
接続端子8は、複数の第1の端子81および複数の第2の端子82で構成されている。
各第1の端子81および各第2の端子82は、それぞれ、駆動用ICと接続するための端子を構成する。
また、配線9は、複数のゲート線91と、各ゲート線91とほぼ直交するように設けられた複数のデータ線92とで構成されている。
本実施形態では、一列に配列された薄膜トランジスタ1のソース電極3およびドレイン電極4に対応するゲート電極7が、一体的に形成された共通電極となっており、この共通電極により、ゲート線91が構成されている。これにより、ゲート線91は、ほぼ直線状をなしている。そして、各ゲート線91は、それぞれの一端部が、第1の端子81に接続されている。
ゲート線91をこのような構成とすることにより、所定数のゲート電極7を一括して形成することができる。その結果として、アクティブマトリクス装置10の製造時間の短縮を図ることができる。
また、各データ線92の一端部は、それぞれ、第2の端子82と接続され、その途中には、複数の薄膜トランジスタ1のソース電極3が接続されている。
画素電極41、接続端子8(第1の端子81および第2の端子82)および配線9(ゲート線91およびデータ線92)の構成材料としては、導電性を有するものであれば、いかなるものであってもよいが、例えば、後述するソース電極3およびドレイン電極4の構成材料として挙げるものと同様のものを用いることができる。これにより、後述する半導体装置製造工程において、同一の工程内で、これらソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92を同時に形成することができる。
次に、薄膜トランジスタ1の構成について説明する。
図2に示す薄膜トランジスタ1は、基板2上に設けられており、ソース電極3(電極指3a)およびドレイン電極4(電極指4a)と、有機半導体層(有機層)5と、ゲート絶縁層6と、ゲート電極7とが、この順で基板2側から積層されて構成されている。
具体的には、薄膜トランジスタ1は、基板2上に、ソース電極3およびドレイン電極4の双方が櫛歯状、かつ、その歯が互いに噛み合うように形成され、さらに、これら電極3、4を覆うように有機半導体層5が接触して設けられている。次に有機半導体層5上には、ゲート絶縁層6が接触して設けられ、さらにこの上に、ソース電極3およびドレイン電極4の歯が互いに噛み合う領域に、ゲート絶縁層6を介して、重なるようにゲート電極7が設けられている。
より具体的には、ソース電極3およびドレイン電極4は、それぞれ、所定間隔で並設された複数の電極指3a、4aを有し、全体として櫛歯状をなしている。そして、これらソース電極3およびドレイン電極4は、それぞれの電極指3a、4aが交互に配列するように設けられている。
このような薄膜トランジスタ1は、ソース電極3およびドレイン電極4が、ゲート絶縁層6を介してゲート電極7よりも基板2側に設けられた構成の薄膜トランジスタ、すなわち、トップゲート構造の薄膜トランジスタである。
以下、薄膜トランジスタ1を構成する各部について、順次説明する。
基板2上には、ソース電極3およびドレイン電極4のそれぞれの電極指3a、4aが交互に配列するように、チャネル長L方向に沿って、所定距離離間して並設されている。
この薄膜トランジスタ1では、有機半導体層5のうち、ソース電極3の各電極指(ソース電極指)3aと、ドレイン電極4の各電極指(ドレイン電極指)4aとの間の領域が、キャリアが移動するチャネル領域となっている。また、ソース電極3の各電極指3aと、ドレイン電極4の各電極指4aとの間の領域における、キャリアの移動方向の長さ、すなわち各電極指3a、4a間の距離がチャネル長Lに相当し、(チャネル長L方向と直交する方向の長さ、すなわちゲート電極7の幅ω)×(電極指3aと電極指4aとの間隔(ギャップ)の数N)がチャネル幅Wとなる。
なお、ソース電極3およびドレイン電極4とを櫛歯状に形成し、各電極指3a、4a間の領域がチャネル領域とされた薄膜トランジスタ1では、電極指3a、4aの幅Xとゲート電極7の幅ωにより、ソース電極3およびドレイン電極4と、ゲート電極7とが重なる部分の大きさが決まる。
そして、本実施形態では、後述するように、ソース電極3およびドレイン電極4を、フォトリソグラフィ法により形成したレジスト層をマスクに用いて形成する。したがって、電極指3a、4aの幅Xは、フォトリソグラフィ法の精度に依存するが、フォトリソグラフィ法の精度は極めて高いため、狭小化することが可能である。
また、本発明では、ゲート電極7を液滴吐出法により形成するが、ゲート電極7を形成するのに先立って、ゲート絶縁層6の上側の面に、ゲート電極7を形成する方向に沿って、液滴の伸展方向に異方性を生じさせる処理を施す。このため、ゲート電極7を目的とする方向に正確に形成することができる。また、一定の方向に優先的に液滴を伸展させることができるため、伸展方向とほぼ直交する方向への伸展(広がりを防止)することができ、より細幅のゲート電極7を形成することができる。
このようなことから、電極指3aと電極指4aとが櫛歯状に重なり合っている領域の幅よりもゲート電極7の幅ωを小さくすることができる。これにより、ゲート電極7からの電界で制御できない領域が大きくなるのを好適に防止することができる。その結果、薄膜トランジスタ1のオフ電流の増大が好適に抑制または防止されることから、薄膜トランジスタ1は、良好な特性(スイッチング特性)を発揮するものとなる。
これらのソース電極3およびドレイン電極4の構成材料としては、導電性を有するものであれば特に限定されず、例えば、Pd、Pt、Au、W、Ta、Mo、Al、Cr、Ti、Cuまたはこれらを含む合金等の導電性材料、ITO、FTO、ATO、SnO等の導電性酸化物、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素系材料、ポリアセチレン、ポリピロール、PEDOT(poly−ethylenedioxythiophene)のようなポリチオフェン、ポリアニリン、ポリ(p−フェニレン)、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。なお、前記導電性高分子材料は、通常、酸化鉄、ヨウ素、無機酸、有機酸、ポリスチレンサルフォニック酸などを高分子にドープして導電性を付与した状態で用いられる。これらの中でも、ソース電極3およびドレイン電極4の構成材料としては、それぞれ、Ni、Cu、Co、Au、Pdまたはこれらを含む合金を主とするものが好適に用いられる。これらの金属材料を用いて、ソース電極3およびドレイン電極4を形成することにより、後述するこれら電極3、4の形成工程において、無電解メッキ法を用いて、容易かつ安価に、成膜精度の高い電極3、4を形成することができることから、高い特性を有する薄膜トランジスタ1とすることができる。
ソース電極3およびドレイン電極4の厚さ(平均)は、特に限定されないが、それぞれ、30〜300nm程度であるのが好ましく、50〜150nm程度であるのがより好ましい。
各電極指3a、4aの幅Xは、それぞれ、20μm以下であるのが好ましく、10μm以下がより好ましい。
また、電極指3aと電極指4aとの間の距離(離間距離)、すなわち、チャネル長Lは、2〜30μm程度であるのが好ましく、3〜20μm程度であるのがより好ましい。チャンネル長Lがより小さいほうが、より大きなドレイン電流を制御でき、さらに、ゲート電極7の容量をより小さくできる。しかしながら、チャネル長Lを前記下限値より小さくすると、電極のパターニングにより高精度なフォトリソグラフィ技術が必要となり、コスト上昇を招く。また、小さなチャンネル長Lを達成しても、ソース電極3と有機半導体層5とのコンタクト抵抗の影響で、期待する効果に届かないことが多い。一方、チャネル長Lを前記上限値より大きくすると、ドレイン電流の値が小さくなり、薄膜トランジスタ1の特性が不十分となるおそれがある。
チャネル幅W(ゲート電極7の幅ω×電極指3aと電極指4aとのギャップの数N)は、0.05〜5mm程度であるのが好ましく、0.1〜3mm程度であるのがより好ましい。チャネル幅Wを前記下限値より小さくすると、ドレイン電流の値が小さくなり、薄膜トランジスタ1の特性が不十分となるおそれがある。一方、チャネル幅Wを前記上限値より大きくすると、薄膜トランジスタ1が大型化してしまうとともに、寄生容量の増大や、ゲート絶縁層6を介したゲート電極7へのリーク電流の増大を招くおそれがある。
また、基板2上には、ソース電極3からドレイン電極4へとキャリアが移動するように、ソース電極3およびドレイン電極4を覆うように有機半導体層5が設けられている。
有機半導体層5は、有機半導体材料(半導体的な電気伝導を示す有機材料)を主材料として構成されている。
この有機半導体層5は、少なくともチャネル領域51においてチャネル長L方向とほぼ平行となるように配向しているのが好ましい。これにより、チャネル領域51におけるキャリア移動度が高いものとなり、その結果、薄膜トランジスタ1は、その作動速度がより速いものとなる。
有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ(p−フェニレンビニレン)、その誘導体(MEH−PPVなど)ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料(共役系高分子材料)が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料(共役系高分子材料)を主とするものを用いるのが好ましい。共役系高分子材料は、その特有な電子雲の広がりにより、キャリアの移動能が特に高い。このような高分子の有機半導体材料は、簡易な方法で成膜することができるとともに、比較的容易に配向させることができる。
また、これらの中でも、有機半導体材料は、フルオレン−ビチオフェン共重合体のようなフルオレンとビチオフェンとを含む共重合体、ポリアリールアミン、フルオレン−アリールアミン共重合体のようなアリールアミンを含む重合体またはこれらの誘導体のうちの少なくとも1種を主成分とするものが好ましく、ポリアリールアミン、フルオレン−ビチオフェン共重合体またはこれらの誘導体のうちの少なくとも1種を主成分とするものが好ましい。このような有機半導体材料は、耐水性および耐酸化性が高いことから、かかる有機半導体材料で構成される有機半導体層5は、一時的に高温多湿な環境下に晒されても、品質劣化が防止される。
また、高分子の有機半導体材料を主材料として構成される有機半導体層5は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタへの適用に適している。
有機半導体層5の厚さ(平均)は、0.1〜1000nm程度であるのが好ましく、1〜500nm程度であるのがより好ましく、10〜100nm程度であるのがさらに好ましい。
なお、有機半導体層5は、ソース電極3およびドレイン電極4を覆うように設けられる構成のものに限定されず、少なくともソース電極3とドレイン電極4との間の領域(チャネル領域51)に設けられていればよい。
さらに、導電性材料や半導体材料で被覆したソース電極3およびドレイン電極4を、有機半導体層5により覆うような構成のものであってもよい。
有機半導体層5上には、ゲート絶縁層6がソース電極3およびドレイン電極4を覆い、かつ、有機半導体層5と接触して設けられている。
このゲート絶縁層6は、ソース電極3およびドレイン電極4に対してゲート電極7を絶縁するものである。
このゲート絶縁層6の上側の面には、ゲート電極7を形成する方向に沿って、図2(b)に示すように、複数の溝61が形成され(物理的処理が施され)ている。この溝61は、ゲート電極7を形成するための液状材料の液滴の伸展方向に異方性を生じさせるべく形成されるものである。
ゲート絶縁層6は、主として有機材料(特に有機高分子材料)で構成されているのが好ましい。有機高分子材料を主材料とするゲート絶縁層6は、その形成が容易であるとともに、有機半導体層5との密着性の向上を図ることもできる。さらには、有機高分子材料を主材料とするゲート絶縁層6は、形成後の再加工が容易であることから、ゲート絶縁層6の上側の面への溝61の形成を容易かつ確実に行うことができる。
このような有機高分子材料としては、例えば、ポリスチレン、ポリイミド、ポリアミドイミド、ポリビニルフェニレン、ポリカーボネート(PC)、ポリメチルメタクリレート(PMMA)のようなアクリル系樹脂、ポリテトラフルオロエチレン(PTFE)のようなフッ素系樹脂、ポリビニルフェノール(PVP)あるいはノボラック樹脂のようなフェノール系樹脂、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテンなどのオレフィン系樹脂等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
ゲート絶縁層6の厚さ(平均)は、特に限定されないが、10〜5000nm程度であるのが好ましく、100〜1000nm程度であるのがより好ましい。ゲート絶縁層6の厚さを前記範囲とすることにより、ソース電極3およびドレイン電極4とゲート電極7とを確実に絶縁しつつ、薄膜トランジスタ1が大型化すること(特に、厚さが増大すること)を防止することができる。
なお、ゲート絶縁層6は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
また、ゲート絶縁層6の構成材料には、例えば、SiO等の無機絶縁材料を用いることもできる。この場合、ゲート絶縁層6は、ポリシリケート、ポリシロキサン、ポリシラザンのような溶液を塗布して、塗布膜を酸素、または水蒸気の存在下で加熱することによって、溶液材料からSiOを得ることができる。また、金属アルコキシド溶液を塗布した後、これを酸素雰囲気で加熱することによって無機絶縁材料を得る(ゾル・ゲル法として知られる)ことができる。
ゲート絶縁層6上には、このゲート絶縁層6を介して、ソース電極3およびドレイン電極4に対して絶縁されたゲート電極7が設けられている。
ゲート電極7の構成材料としては、前述したソース電極3およびドレイン電極4の構成材料と同様のものを用いることができる。
ゲート電極7の厚さ(平均)は、特に限定されないが、0.1〜5000nm程度であるのが好ましく、1〜5000nm程度であるのがより好ましく、10〜5000nm程度であるのがさらに好ましい。
ゲート電極7の幅ω(平均)は、対向するソース電極3とドレイン電極4との間の領域を過不足無く覆える大きさであればよく、特に限定されないが、0.1〜200μm程度であるのが好ましく、1〜50μm程度であるのがより好ましく、5〜30μm程度であるのがさらに好ましい。
ゲート電極7の幅ωをかかる範囲内とすることにより、チャネル幅Wが大きくなるのを確実に阻止して、寄生容量や、ゲート絶縁層6を介したゲート電極7へのリーク電流が増大するのを確実に防止することができる。
さらには、アクティブマトリクス装置10における、ゲート電極7(ゲート線91)により占有される面積を小さくすることができることから、画素電極41による占有面積を大きくすることができる。その結果、アクティブマトリクス装置10を後述する表示装置に適用した際に、この表示装置における開口率や表示品質の向上を図ることができる。
以上説明したようなアクティブマトリクス装置10では、薄膜トランジスタ1のゲート電極7に印加する電圧を変化させることにより、ソース電極3とドレイン電極4との間に流れる電流量すなわち画素電極41に供給される電流量が制御される。
換言すれば、ゲート電極7に電圧が印加されていないOFF状態では、ソース電極3(電極指3a)とドレイン電極4(電極指4a)との間に電圧を印加しても、有機半導体層5中にほとんどキャリアが存在しないため、微少な電流しか流れない。一方、ゲート電極7に電圧が印加されているON状態では、有機半導体層5のゲート絶縁層6に面した部分に可動電荷(キャリア)が誘起され、チャネル領域51にキャリアの流路が形成される。この状態でソース電極3とドレイン電極4との間に電圧を印加すると、チャネル領域51を通って電流が流れる。
なお、本実施形態では、ソース電極3およびドレイン電極4の双方が櫛歯状をなし、その歯が互いに噛み合うように形成されている構成のものについて説明したが、これらの電極3、4の形状は、これに限定されず、例えば、電極3、4の双方が略長方形状に形成され、互いに所定距離離間して並設されたような構成であってもよい。
また、アクティブマトリクス装置が備える薄膜トランジスタとして、トップゲート構造のものを代表に説明したが、このような構造のものに限定されず、ボトムゲート構造のものであってもよい。
このようなアクティブマトリクス装置10は、例えば、次のようにして製造することができる。
以下、アクティブマトリクス装置10の製造方法、すなわち、本発明の半導体装置の製造方法について説明する。
図3および図4は、それぞれ、第1実施形態のアクティブマトリクス装置が備える薄膜トランジスタの形成方法を説明するための縦断面図であり、図2中のA−A線を左側に、図2中のB−B線を右側にそれぞれ示す。また、図5は、液滴が異方的に伸展する際の様子を示した模式図(斜視図)である。なお、以下の説明では、図3および図4中の上側を「上」、下側を「下」と言う。
このアクティブマトリクス装置10の製造方法は、[1]ソース電極、ドレイン電極、画素電極、配線および接続端子形成工程と、[2]有機物除去工程と、[3]有機半導体層形成工程と、[4]ゲート絶縁層形成工程と、[5]ゲート絶縁層処理工程と、[6]配線(ゲート電極)形成工程とを有している。以下、これらの各工程について、順次説明する。
[1]ソース電極、ドレイン電極、画素電極、配線および接続端子形成工程
まず、基板2上に、ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92を形成する。
これらは、例えば、プラズマCVD、熱CVD、レーザーCVDのような化学蒸着法(CVD)、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法およびMOD法等により、導電性材料により構成される膜(導電膜)を形成した後、不要部分を除去することにより形成することができる。
特に、導電膜は、無電解メッキ法により形成するのが好ましい。電解メッキ法を用いることにより、真空装置等の大がかりな装置を必要とせず、容易かつ安価に、高い成膜精度でソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92を形成することができる。
以下では、ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92の形成に無電解メッキ法を適用する場合を一例として説明する。
[1−I] まず、図3(a)に示すような基板2を用意し、この基板2を、例えば、水(純水等)、有機溶媒等を単独または適宜組み合わせて洗浄する。これにより、基板2の水に対する濡れ性が向上し、以下に示す各種処理液が接触し易い状態になる。
なお、基板2としてポリイミド等の樹脂基板を用いる場合には、本工程[1−I](工程[1])に先立って、基板2のソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92を形成する面に、これらの密着性を向上させるための密着性向上処理を施しておくのが好ましい。
この密着性向上処理(粗面加工)は、基板2の表面をエッチング液によりエッチング処理した後、還元剤を含む処理液による処理することにより行う。
エッチング液には、例えばCrO、MnO等の遷移金属酸化物と、硫酸、塩酸等の無機酸とを含む液を用いることができる。
一方、処理液に用いる還元剤としては、特に限定されないが、アルカリ金属元素を実質的に含まないものを用いるのが好ましい。これにより、基板2の表面にアルカリ金属イオンが取り込まれることがないので、後工程で形成される有機半導体層5へアルカリ金属イオンが拡散(混入)することが防止され、その結果、有機半導体層5の特性の低下を防止することができる。
このような還元剤としては、亜硫酸アンモニウム水和物、次亜隣酸アンモニウムのようなアンモニウム化合物、ヒドラジン等が挙げられるが、これらの中でも、アンモニウム化合物を主成分とするものが好ましく、亜硫酸アンモニウム水和物を主成分とするものがより好ましい。アンモニウム化合物(特に、亜硫酸アンモニウム水和物)は、還元作用に優れることから好ましい。
[1−II] 次に、基板2に、メッキ膜11を形成するための前処理を行う。
この前処理は、例えば、カチオン性界面活性剤またはアニオン性界面活性剤を含む溶液(界面活性剤溶液)を基板2に接触させることにより行う。これにより、基板2表面にカチオン性界面活性剤またはアニオン性界面活性剤を付着させる。
基板2の表面は、カチオン性界面活性剤が付着することによりプラスに帯電し、アニオン性界面活性剤が付着することによりマイナスに帯電する。これらの帯電に対して、無電解メッキで用いる触媒の帯電極性が反対である場合、触媒が吸着し易いようになり、結果として、形成されるメッキ膜11(ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92)と基板2との密着性が向上する。
界面活性剤溶液を基板2に接触させる方法としては、例えば、界面活性剤溶液中に基板2を浸漬させる方法(浸漬法)、界面活性剤溶液を基板2にシャワー(噴霧)する方法等が挙げられるが、特に、浸漬法を用いるのが好ましい、浸漬法によれば、大量、大型の基板2を容易に処理することができる。
このように、液体を基板2に接触させる方法には、各種方法があるが、以下の各工程では、液体を接触させる方法として、浸漬法を用いる場合を代表に説明する。
カチオン性界面活性剤としては、例えば、塩化アルキルアンモニウム、塩化ベンザルコニウム、塩化ベンゼトニウム、ステアリン酸等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
処理に際する界面活性剤溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
また、界面活性剤溶液中での基板2の処理時間は、10〜90秒程度であるのが好ましく、30〜60秒程度であるのがより好ましい。
このようにして、前処理が施された基板2を、例えば、純水(超純水)、イオン交換水、蒸留水、RO水等を用いて洗浄する。
[1−III] 次に、基板2の表面に、触媒を吸着させる。
触媒としては、Au、Ag、Pd、Pt、Ni等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
このうち、触媒としてPdを用いる場合には、Sn−Pd等のPd合金のコロイド液、または塩化パラジウム等のイオン系Pd触媒の溶液中に、基板2を浸漬することにより、Pd合金、またはイオン系Pd触媒を基板2の表面に吸着させる。その後、触媒に関与しない元素を除去することにより、Pdを基板2の表面に露出させる。
例えば、Sn−Pdコロイド液を用いる場合には、基板2をコロイド液に浸漬した後、酸溶液に浸漬する。これにより、Pdに配位しているSnが溶解して除去され、基板2の表面にPdが露出した状態になる。
酸溶液としては、例えば、HBF等の酸と、ブドウ糖等の還元剤とを含む溶液や、これに、さらに硫酸を添加した溶液等を用いることができる。
処理に際する触媒を含む溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
触媒を含む溶液中での基板2の処理時間は、10秒〜5分程度であるのが好ましく、20秒〜3分程度であるのがより好ましい。
一方、処理に際する酸溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
酸溶液中での基板2の処理時間は、10秒〜5分程度であるのが好ましく、30秒〜3分程度であるのがより好ましい。
このようにして、触媒を付着(吸着)させた基板2を、例えば、純水(超純水)、イオン交換水、蒸留水、RO水等を用いて洗浄する。
[1−IV] 次に、図3(b)に示すように、基板2をメッキ液13に浸漬し、基板2の表面に金属元素(金属単体)を析出させ、メッキ膜11を形成する。
ここで、無電解メッキに用いるメッキ液13としては、メッキ膜11(ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92)を形成するための金属の金属塩と、還元剤とを含み、アルカリ金属イオンを実質的に含まないものを用いるのが好ましい。
すなわち、メッキ液13は、少なくとも金属塩および還元剤を溶媒に溶解して調製するが、その組成物として、アルカリ金属を構成元素として含まないものを用いるのが好ましい。
これにより、形成されるメッキ膜11にアルカリ金属イオンが混入するのが防止される。その結果、後工程で形成される有機半導体層5へアルカリ金属イオンが拡散(混入)することが防止され、有機半導体層5の特性の低下を防止することができる。
金属塩としては、例えば、硫酸塩、硝酸塩等が好適に用いられる。
還元剤としては、例えば、ヒドラジン、次亜隣酸アンモニウム等が挙げられるが、これらの中でも、ヒドラジンおよび次亜隣酸アンモニウムの少なくとも一方を主成分とするものが好ましい。適切なメッキ液温度、メッキ液pHの下で、還元剤としてこれらのものを用いることにより、メッキ膜11の成膜速度が適正なものとなり、ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92において求められる最適な膜厚範囲に、容易に膜厚を制御できるようになる。また、形成されるメッキ膜11も、均一な膜厚、かつ、良好な表面性を有する(膜表面モフォロジーが高い)ものとなる。
メッキ液13における金属塩の含有量(溶媒への金属塩の添加量)は、1〜50g/L程度であるのが好ましく、5〜25g/L程度であるのがより好ましい。金属塩の含有量が少な過ぎると、メッキ膜11を形成するのに長時間を要するおそれがある。一方、金属塩の含有量を前記上限値を超えて多くしても、それ以上の効果の増大が期待できない。
また、メッキ液13における還元剤の含有量(溶媒への還元剤の添加量)は、10〜200g/L程度であるのが好ましく、50〜150g/L程度であるのがより好ましい。還元剤の含有量が少な過ぎると、還元剤の種類等によっては、金属イオンの効率のよい還元が困難になるおそれがある。一方、還元剤の含有量を前記上限値を超えて多くしても、それ以上の効果の増大が期待できない。
このようなメッキ液13には、さらにpH調整剤(pH緩衝剤)を混合(添加)するのが好ましい。これにより、無電解メッキの進行に伴って、メッキ液13のpHが低下するのを防止または抑制することができ、その結果、成膜速度の低下や、メッキ膜11の組成、性状の変化を効果的に防止することができる。
このpH調整剤としては、各種のものが挙げられるが、アンモニア水、トリメチルアンモニウムハイドライドおよび硫化アンモニウムのうちの少なくとも1種を主成分とするものであることが好ましい。これらのものは、緩衝作用に優れるため、これらのものをpH調整剤として用いることにより、前記効果がより顕著に発揮される。
以上のようなメッキ液13に、触媒を吸着させた状態の基板2を浸漬すると、触媒を核として無電解メッキ反応が促進され、メッキ膜11が形成される。
処理に際するメッキ液13のpHは、5〜12程度であるのが好ましく、6〜10程度であるのがより好ましい。
処理に際するメッキ液13の温度は、30〜90℃程度であるのが好ましく、40〜80℃程度であるのがより好ましい。
メッキ液13中での基板2の処理時間は、10秒〜5分程度であるのが好ましく、20秒〜3分程度であるのがより好ましい。
メッキ液13のpH、温度、メッキ液13による処理時間を、それぞれ前記範囲とすることにより、成膜速度が特に適正なものとなり、均一な膜厚のメッキ膜11を高い精度で形成することができる。
なお、作業温度(メッキ液の温度)、作業時間(メッキ時間)、メッキ液の量、メッキ液のpH、メッキ回数(ターン数)等のメッキ条件を設定することにより、形成されるメッキ膜11の厚さを調整することができる。
また、メッキ液13中には、例えば、錯化剤、安定化剤等の添加物を、適宜添加するようにしてもよい。
錯化剤としては、例えば、エチレンジアミン四酢酸、酢酸のようなカルボン酸類、酒石酸、クエン酸のようなオキシカルボン酸類、グリシンのようなアミノカルボン酸類、トリエタノールアミンのようなアミン類、グリセリン、ソルビトールのような多価アルコール類等が挙げられる。
安定化剤としては、例えば、2,2’−ビピリジル、シアン化合物、フェロシアン化合物、フェナントロリン、チオ尿素、メルカプトベンゾチアゾール、チオグリコール酸等が挙げられる。
このようにして、メッキ膜11が形成された基板2を、例えば、純水(超純水)、イオン交換水、蒸留水、RO水等を用いて洗浄する。
[1−V] 次に、このメッキ膜11上に、ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92に対応する形状のレジスト層12を形成する。
まず、図3(c)に示すように、メッキ膜11上に、レジスト材料12’を塗布(供給)する。次いで、ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92の形状に対応するフォトマスクを介して露光した後、現像液で現像する。これにより、図3(d)に示すように、ソース電極3およびドレイン電極4、さらには、図示しないデータ線92、画素電極41および接続端子8に対応する形状にパターニングされたレジスト層12が得られる。
[1−VI] 次に、このレジスト層12をマスクとして、図3(e)に示すように、メッキ膜11の不要部分をエッチングにより除去する。
このエッチングには、プラズマエッチング、リアクティブエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうち1種または2種以上を組み合わせて行うことができる。このうち、ウェットエッチングを用いるのが好ましい。これにより、真空装置等の大がかりな装置を用いずに、簡易な装置および工程でエッチングを行うことができる。
ウェットエッチングに用いるエッチング液としては、例えば、塩化第二鉄を含む溶液、硫酸や硝酸、酢酸を含む溶液等が挙げられる。
[1−VII] 次に、レジスト層12を除去することにより、図4(f)に示すようなソース電極3およびドレイン電極4、さらには、図示しないデータ線92、画素電極41および接続端子8が得られる。
このレジスト層12の除去には、好ましくはモノエタノールアミン・ジメチルスルホキシド混合液のようなレジスト剥離液が用いられるが、その他、例えば、前述の物理的エッチング法を用いることもできる。
なお、レジスト剥離液を用いてレジスト層12を除去する際には、超音波等を付与することにより、レジスト層12を振動させた状態で行うのが好ましい。これにより、より確実に、レジスト層12を除去することができる。
以上のように、フォトリソグラフィ法とエッチングとを組み合わせて用いることにより、寸法精度の高いソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92を、容易かつ確実に形成することができる。
したがって、電極指3aおよび電極指4aの幅X、および電極指3aと電極指4aとの間の距離(チャネル長L)を比較的短く設定することが可能となり、これにより、しきい電圧の絶対値が低く、またドレイン電流の大きい、すなわちスイッチング素子としての特性に優れた薄膜トランジスタ1を得ることができる。
なお、フォトリソグラフィ法において用いるレジスト材料は、ネガ型のレジスト材料およびポジ型のレジスト材料のいずれであってもよい。
なお、本実施形態においては、ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92を形成する方法として、基板上に供給したメッキ膜11上に、レジスト層12を形成した後に、メッキ膜11の不要な部分をエッチングにより除去する方法について説明したが、これに代わり、以下のような方法により前記各部3、4、41、8および92を形成してもよい。
すなわち、基板2上に、前記各部3、4、41、8および92の形状に対応した開口部を有するレジスト層12を形成し、このレジスト層12が形成された基板2をメッキ液13に浸漬させる。これにより、前記各部3、4、41、8および92の形状に対応したメッキ膜が形成される。その後、レジスト層12を剥離することにより、前記各部3、4、41、8および92を得ることができる。
また、このようなソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92は、上述したような無電解メッキ法の他、真空蒸着法を用いる場合には、例えば、次のようにして形成することができる。なお、以下では、密着層(下地層)としてCrまたはTiを、被膜層としてAuを有するものを形成する場合を一例に説明する。ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92をかかる構成のものとすることにより、これらは優れた導電性を発揮するものとなる。
[1’]ソース電極、ドレイン電極、画素電極、配線および接続端子形成工程
[1’−I] まず、基板2を用意し、この基板2を、例えば、アセトンやイソプロパノール(IPA)のような有機溶媒を単独または適宜組み合わせて洗浄する。
なお、この基板2の洗浄の際には、超音波を付与しつつ行うのが好ましい。これにより、次工程[1’−II]工程で形成される密着層の密着度を向上させることができる。
[1’−II] 次に、基板2の一方の面の表面に、真空蒸着法によりCrまたはTiで構成される密着層を形成する。
この密着層の形成は、基板2と、CrまたはTiで構成される密着層形成用材料とをチャンバー内に設置(セット)した状態で、この密着層形成用材料を加熱することにより行うことができる。
チャンバー内の圧力は、できるだけ低く設定すればよく、特に限定されないが、1×10−5〜1×10−1Torr程度であるのが好ましい。
密着層は、その厚さが、10nm以下であるのが好ましく、2〜5nm程度であるのがより好ましい。
[1’−III] 次に、密着層の表面に、真空蒸着法により、Auで構成される被膜層を形成する。
この被膜層の形成は、Auで構成される被膜層形成用材料を用いて前記工程[1’−II]で説明したのと同様の方法により行うことができる。
[1’−IV] 次に、この被膜層上に、ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92に対応する形状のレジスト層を形成する。このレジスト層の形成は、前記工程[1−V]で説明したのと同様の方法により行うことができる。
[1’−V] 次に、このレジスト層をマスクとして、被膜層と密着層の不要部分をエッチングにより除去する。
このエッチングには、前記工程[1−VI]で説明したのと同様のものを用いることができるが、化学的エッチング法を用いる場合、被膜(Au)層のエッチング液としては、ヨウ素・ヨウ化カリウム混合液を用いるのが好ましく、密着(CrまたはTi)層のエッチング液としては、硝酸二セリウムアンモニウム・過塩素酸水溶液を用いるのが好ましい。
[1’−VI] 次に、レジスト層12を除去する。
このレジスト層の除去には、前記工程[1−VII]で説明したのと同様の方法により行うことができる。
以上のような工程により、密着層と被膜層とにより構成される寸法精度の高いソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92を、容易かつ確実に形成することができる。
なお、本実施形態においては、ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92を形成する方法として、基板上に供給した被膜層上に、レジスト層を形成した後に、被膜層と密着層との不要部分をエッチングにより除去する方法について説明したが、これに代わり、以下のような方法により前記各部3、4、41、8および92を形成してもよい。
すなわち、基板2上に、前記各部3、4、41、8および92の形状に対応した開口部を有するレジスト層を形成する。そして、このレジスト層が形成された基板2をチャンバー内に設置し、真空蒸着法により、前記各部3、4、41、8および92の形状に対応した密着層と被膜層とを順次形成(積層)する。その後、レジスト層を剥離することにより、前記各部3、4、41、8および92を得ることができる。
[2]有機物除去工程
次に、ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92が形成された基板2を、例えば、水(純水等)、有機溶媒等を単独または適宜組み合わせて洗浄する。
その後、基板2の有機半導体層5を形成する面側に存在する有機物を除去する。これにより、後工程で形成される有機半導体層5と、ソース電極3およびドレイン電極4間の界面のキャリアに対する障壁が除去され、薄膜トランジスタ1の特性の向上を図ることができる。
この有機物の除去する方法(除去方法)としては、例えば、プラズマ処理、オゾン水での処理、酸・アルカリによるエッチング、機械的な表面層除去、UV(特にディープUV)照射等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらの中でも、有機物の除去方法としては、プラズマ処理が好ましい。プラズマ処理によれば、短時間で確実に有機物の除去を行うことができる。
プラズマ処理を行う場合、減圧手段およびプラズマ発生手段を有するチャンバー内に基板2を搬入し、減圧状態となされたチャンバー内でプラズマを発生させることにより処理を行ってもよく、プラズマの噴出口を有するヘッドを使用し、基板表面に向けてプラズマを噴出させることで処理を行ってもよい。
後者の方法によれば、大気圧下でプラズマ処理(大気圧プラズマ処理)を行うことができるため、チャンバーや減圧手段等の使用を不要にでき、製造コストの低減および製造時間の短縮を図ることができ有利である。
大気圧プラズマ処理を用いる場合、その条件は、例えば、ガス流量が10〜300sccm程度、RFパワーが0.005〜0.2W/cm程度で行われる。
プラズマ発生に用いるガスとしては、特に限定されないが、酸素、窒素、アルゴン、ヘリウム、フッ化炭素の少なくとも1種を主成分とするものを用いるのが好ましい。アルゴンまたはヘリウムを主成分に混合することによって、比較的真空度の低い雰囲気下または大気圧下でプラズマを発生することができるので、装置の簡易化を図ることができる。
なお、本工程[2]は、必要に応じて、省略することもできる。
[3]有機半導体層形成工程
次に、図4(g)に示すように、ソース電極3、ドレイン電極4、画素電極41、接続端子8およびデータ線92が形成された基板2上に、ソース電極3およびドレイン電極4を覆うように、有機半導体層5を形成する。
このとき、電極指3aと電極指4aとの間の領域には、チャネル領域51が形成される。
有機半導体層5は、例えば、有機高分子材料またはその前駆体を含む溶液を、塗布法を用いて、基板2上にソース電極3およびドレイン電極4を覆うように塗布(供給)した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
このように同一基板上に、複数の薄膜トランジスタ1(素子)を並設する場合に、各素子の有機半導体層5を独立して形成することにより、リーク電流、各素子間のクロストークを抑えることができる。
ここで、塗布法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
これらの中でも、インクジェット法を用いて、有機半導体層5を形成するのが好ましい。インクジェット法によれば、画素電極41、接続端子8およびデータ線92にレジスト層等を供給することなく、目的とする領域すなわちソース電極3およびドレイン電極4のみを覆うように、選択的に有機半導体層5を形成することができる。これにより、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることができる。
また、有機半導体層5の形成領域は、図示の構成に限定されず、有機半導体層5は、電極指3aと電極指4aとの間の領域(チャネル領域51)にのみ形成してもよい。このように、各素子の有機半導体層5を独立して形成するのにインクジェット法を用いると、フォトレジストや現像液、剥離液などの化学薬品や、酸素プラズマ、CFプラズマなどのプラズマ処理を省略することができる。そのため、有機半導体材料の特性が変化(例えば、ドープされる)したりするのを確実に防止することができる。
この場合、有機半導体材料を溶解する溶媒には、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン(MEK)、アセトン、ジエチルケトン、メチルイソブチルケトン(MIBK)、メチルイソプロピルケトン(MIPK)、シクロヘキサノン等のケトン系溶媒、メタノール、エタノール、イソプロパノール、エチレングリコール、ジエチレングリコール(DEG)、グリセリン等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル、1,2−ジメトキシエタン(DME)、1,4−ジオキサン、テトラヒドロフラン(THF)、テトラヒドロピラン(THP)、アニソール、ジエチレングリコールジメチルエーテル(ジグリム)、ジエチレングリコールエチルエーテル(カルビトール)等のエーテル系溶媒、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物系溶媒、N,N−ジメチルホルムアミド(DMF)、N,N−ジメチルアセトアミド(DMA)等のアミド系溶媒、ジクロロメタン、クロロホルム、1,2−ジクロロエタン等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル、ギ酸エチル等のエステル系溶媒、ジメチルスルホキシド(DMSO)、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等を用いることができる。
有機半導体材料は、芳香族炭化水素基、複素環基などの共役系を含むため、一般的に芳香族炭化水素系溶媒に溶けやすい。トルエン、キシレン、トリメチルベンゼン、テトラメチルベンゼン、シクロヘキシルベンゼンなどが特に適する溶媒である。
[4]ゲート絶縁層形成工程
次に、図4(h)に示すように、有機半導体層5、さらに、図示しないデータ線92および画素電極41を覆うように、換言すれば、接続端子8およびその周辺(基板2の縁部)を除く領域にゲート絶縁層6を選択的に形成する。
ゲート絶縁層6は、例えば、前述したような有機高分子材料またはその前駆体を含む溶液を、塗布法を用いて、有機半導体層5上等に塗布(供給)した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
また、塗布法には、前記と同様の方法を用いることができる。有機半導体層5が可溶な有機半導体材料で構成されている場合には、絶縁材料用の溶媒が、有機半導体層5を膨潤させたり、溶解しないものを選択するのが好ましい。前述したように、有機半導体材料は芳香族炭化水素系溶媒に溶けやすいので、絶縁材料を塗布する際には、これを避けることが好ましい。すなわち、水系溶媒、アルコール系溶媒、ケトン系溶媒、エーテル系溶媒、エステル系溶媒、脂肪族炭化水素系溶媒、フッ素系溶媒を用いるのが好ましい。
なお、本実施形態では、ゲート絶縁層6は、有機半導体層5、画素電極41およびデータ線92を覆うような構成としたが、このような構成に限定されず、ゲート絶縁層6は、有機半導体層5上に選択的に形成してもよい。
ゲート絶縁層6の形成には、前者を採用する場合、スピンコート法が、後者を採用する場合、インクジェット法が適している。
[5]ゲート絶縁層処理工程
次に、図4(i)に示すように、ゲート絶縁層6の上側の面に、ゲート電極7を形成する方向に沿って、複数の溝61を形成する。
この溝61の形状は、図4(i)に示すように、その幅がゲート絶縁層6の上面側から下面側に向かってほぼ一定の大きさのもの(コ字状)に限定されず、例えば、連続的または段階的に変化する部分を有するもの(例えば、V字状、U字状等)であってもよく、不定形のものであってもよい。
なお、複数の溝61は、ゲート電極7を形成する領域に設けるようにすればよく、例えば、ゲート絶縁層6の上側のほぼ全面に形成するようにしてもよく、ゲート電極7を形成する領域を含み、この領域より若干大きい領域に選択的に形成するようにしてもよい。
なお、溝61をゲート絶縁層6の上側のほぼ全面に形成するようにすると、ゲート絶縁層6と、溝61を形成する装置との位置合わせの工程を省略することができ、アクティブマトリクス装置10の製造時間の短縮を図ることができる。
このような溝61は、各種の方法により形成することができるが、例えば、転写法、ラビング法、ソフトリソグラフィ法、レーザー加工法およびブラスト法(ショットブラスト法、サンドブラスト法)等が挙げられ、これらの中でも、転写法またはラビング法を用いるのが好ましい。かかる方法によれば、大掛かりな装置等を用いることなく、比較的容易かつ確実に溝61を形成することができる。
ここで、転写法とは、例えば、形成する複数の溝61の形状と対称的な形状を有する型を用意し、この型をゲート絶縁層6の上側の面に押し当てながら必要に応じて加熱することにより行うものである。
この型の構成材料としては、ゲート絶縁層6よりも優れた強度を有すものであればよく、特に限定されないが、例えば、ガラス、石英ガラス、シリコン、ニッケル等が挙げられる。
また、このような型は、例えば、型としてニッケル製のものを用いる場合、溝61の形状に対応したフォトレジストをガラス基板上に形成した後に、この凹凸面上に、電解メッキまたは無電解メッキによりNiの厚膜を形成(電鋳)した後、フォトレジストを剥離することにより得ることができる。
ラビング法とは、例えば、微細な凹凸を有する布をローラに巻きつけた状態で、このローラをゲート絶縁層6の上側の面に押し当てながら回転させることにより行うものである。
また、より緻密な溝61を形成する際には、ソフトリソグラフィ法を用いるのが特に有効である。ここで、ソフトリソグラフィ法とは、走査トンネル顕微鏡(STM)や原子間力顕微鏡(AFM)のような走査プローブ顕微鏡(SPM)に備えられるプローブ(探り針)を用いてゲート絶縁層6の表面を削り取ることにより行うものである。
なお、これらの手法により溝61を形成する際に、ゲート絶縁層6を前述したような有機高分子材料を主材料として構成することは、特に有効である。すなわち、有機高分子材料を主材料とするゲート絶縁層6は、形成後の再加工が容易であることから、転写法やラビング法による溝61の形成をより確実に行うことができる。
また、ゲート絶縁層6をフェノール樹脂、エポキシ樹脂、キシレン樹脂のような各種硬化性樹脂により構成する場合には、前記工程[4]で形成された塗膜の上面に転写法で用いる型を押し当てた状態で、加熱や紫外線照射のような硬化処理を施すことにより、溝61が形成されたゲート絶縁層6を得ることができる。この場合、前記工程[4]と本工程[5]とを1つの工程内で行うことができるという利点もある。
[6]配線(ゲート電極)形成工程
次に、図4(j)に示すように、ゲート絶縁層6上のソース電極3とドレイン電極4との間に対応する領域に、ゲート線91(ゲート電極7)を形成する。
本実施形態では、一列に配列された薄膜トランジスタ1のゲート電極7を一体的に形成する。これにより、隣接するゲート電極7がほぼ直線状に接続される。この一体的かつほぼ直線状に形成されたゲート電極7、すなわち、ほぼ直線状をなす共通電極によりゲート線91が構成される。
このようなゲート線91は、液滴吐出法により、導電性材料またはその前駆体を含む液状材料を、ゲート絶縁層6上に液滴として直線状に順次供給して、隣接する液滴同士を連結させて塗膜を形成し、その後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
本実施形態では、本工程[6]に先立って、ゲート絶縁層6の上側の面に、ゲート電極7(ゲート線91)を形成する方向に沿って、複数の溝61を形成する(工程[5]参照)。
ここで、仮に、溝61をゲート絶縁層6の上側の面に形成しない場合、ゲート絶縁層6は、通常、液滴を吸収しない材料で構成されることが多いため、液滴がゲート絶縁層6の表面に着弾すると、ほぼ同時に等方的に濡れ広がることとなる。このため、形成されるゲート電極7は、その幅が、通常、液滴の着弾径より大きくなる。
これに対して、本発明では、ゲート電極7を形成するのに先立って、図5(a)に示すように、ゲート電極7を形成する方向に沿って、複数の溝61を形成する。このため、ゲート絶縁層6の上側の面に供給(付与)された液滴は、図5(b)に示すように、この面に接触(着弾)すると、毛細管現象・あるいは濡れの幾何学的効果により溝61内に吸い込まれる。すなわち、溝61に沿って優先的に伸展することとなる。これにより、溝61の幅方向への広がりが防止される。
その結果、図5(c)に示すように、ゲート絶縁層6の上側の面に供給された液滴は、溝61の幅方向においては、着弾径をほぼ維持するか、または、小さくなり、溝61に沿って細長い形状となる。
このように、本発明によれば、目的とする方向に沿って異方性をもったゲート電極7を確実に形成することができる。また、その幅ωが、液滴の着弾径を維持するか、または、それよりも小さくなるので、従来、インクジェット法で形成することができゲート電極に対して、より細幅のゲート電極7を形成することができる。
なお、ゲート絶縁層6の上側の面の液滴に対する濡れ性を低くすれば、液滴は、幅方向にも収縮しつつ、溝61に沿って伸展することになるので、より細幅(液滴の着弾径より狭い幅)のゲート電極7を形成することができるようになる。
また、図示のように、溝61の幅および溝61同士の間隔(ピッチ)を小さくして、液滴が複数本の溝61を横断するように着弾するような構成とすると、より大きいキャピラリーフォース(ドライビングフォース)が得られる。これにより、さらに細幅のゲート電極7を形成することができる。
このような溝61と液滴とは、次の関係を満足するのが好ましい。すなわち、溝61同士の間隔をA[nm]とし、液滴の着弾径をB[nm]としたとき、B/Aが3〜3×10程度なる関係を満足するのが好ましく、B/Aが30〜1.5×10程度なる関係を満足するのがより好ましい。これにより、より細線のゲート電極7を確実に形成することができる。
なお、溝61の深さは、0.1〜1000nm程度であるのが好ましく、0.2〜300nm程度であるのがより好ましく、10〜200nm程度であるのがさらに好ましい。
このようにして形成されるゲート電極7は、目的とする方向に沿って正確に形成され、かつ、その幅ωが特に細いものとなる。これにより、ソース電極3およびドレイン電極4とゲート電極7とが不要な部分で重なる面積を減少させること、すなわち、ゲート電極7からの電界で制御できない領域を減少させることができ、薄膜トランジスタ1のオフ電流の増大を確実に防止または抑制することができる。その結果、薄膜トランジスタ1では、良好な特性(スイッチング特性)が発揮される。
また、溝61同士の間隔は、異なる部分があってもよいが、図示のように、各間隔がほぼ等しくなっているのが好ましい。これにより、液滴が供給された位置に応じて、溝61の幅方向への伸展状態(伸び量)にバラツキが生じるのを防止することができる。したがって、ゲート電極7は、より真っ直ぐに形成することができる。
以下、液滴吐出法によるゲート線91(ゲート電極7)の形成に用いられる液状材料(以下、「インク」と言う。)について説明する。
インクの粘度(常温)は、特に限定されないが、通常、3〜10cps程度であるのが好ましく、4〜8cps程度であるのがより好ましい。インクの粘度をかかる範囲とすることにより、ノズルからの液滴の吐出をより安定的に行うことができる。
また、インクの1滴の量(平均)も、特に限定されないが、通常、0.1〜40pL程度であるのが好ましく、1〜30pL程度であるのがより好ましい。液滴の1滴の量(平均)をかかる範囲とすることにより、ゲート絶縁層6上に供給された際の液滴の着弾径が小さなものとなり、幅ωが小さいゲート線91(ゲート電極7)を形成することができる。
インクには、例えば、次の<A>〜<D>ようなものが用いられる。
<A> ゲート線91を導電性高分子材料で構成する場合、インクとしては、導電性高分子材料を溶解した溶液が用いられる。
この場合、溶媒には、前記工程[3]で挙げたものと同様のものを用いることができる。
<B> ゲート線91を無機材料で構成する場合、インクとしては、無機材料粒子(金属粒子)を含む分散液を用いることができる。
特に、無機材料粒子(金属粒子)には、Agを主成分とするものが好適である。Agを主成分とする粒子を用いることにより、インクの調製が容易となるとともに、得られるゲート線91において高い導電性が得られる。
この場合、インクにおける無機材料粒子の含有量は、特に限定されないが、1〜40wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、用いる無機材料粒子の平均粒径は、特に限定されないが、1〜100nm程度であるのが好ましく、2〜30nm程度であるのがより好ましい。
また、無機材料粒子には、常温での凝集を阻止するための凝集阻止剤(分散剤)で被覆したものを用いるのが好ましい。この凝集阻止剤としては、例えば、アルキルアミンのような窒素原子を含む基を有する化合物、アルカンジオールのような酸素原子を含む基を有する化合物、アルキルチオール、アルカンジチオールのような硫黄原子を含む基を有する化合物等が挙げられる。
この場合、インク中には、所定の処理(例えば、加熱等)により、凝集阻止剤を除去し得る除去剤が添加される。この除去剤としては、例えば、ギ酸、酢酸、プロピオン酸、ブタン酸、ヘキサン酸、オクチル酸のような炭素数1〜10の直鎖状または分岐状の飽和カルボン酸、アクリル酸、メタクリル酸、クロトン酸、ケイ皮酸、安息香酸、ソルビン酸のような不飽和カルボン酸、シュウ酸、マロン酸、セバシン酸、マレイン酸、フマル酸、イタコン酸のような二塩基酸等の各種カルボン酸類、これらのカルボン酸類のカルボキシル基をリン酸基やスルホニル基に置換した各種リン酸類や各種スルホン酸類等の有機酸、または、その有機酸エステル、その他、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、無水ベンゾフェノンテトラカルボン酸、エチレングリコールビス(アンヒドロトリメリテート)、グリセロールトリス(アンヒドロトリメリテート)のような芳香族酸無水物、無水マレイン酸、無水コハク酸、テトラヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、無水メチルナジック酸、アルケニル無水コハク酸、ヘキサヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、メチルシクロヘキセンテトラカルボン酸無水物のような環状脂肪族酸無水物、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物などの脂肪族酸無水物等を挙げることができる。
分散媒には、例えば、テルピネオール、ミネラルスピリット、キシレン、トルエン、エチルベンゼン、メシチレン、ヘキサン、ヘプタン、オクタン、デカン、ドデカン、シクロヘキサン、シクロオクタン、エタノール、イソプロパノール(IPA)、水またはこれらを含む混合液を用いることができる。
また、インク中には、フェノール樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ジアリルフタレート樹脂、オリゴエステルアクリレート樹脂、キシレン樹脂、ビスマレイミドトリアジン樹脂、フラン樹脂、ユリア樹脂、ポリウレタン樹脂、メラミン樹脂、シリコーン樹脂のような各種熱硬化性樹脂の前駆体を添加(混合)するようにしてもよい。
なお、インクの粘度は、例えば、無機材料粒子の含有量、分散媒の種類や組成、添加物の有無や種類等を適宜設定することにより調整することができる。
<C> ゲート線91を金属材料で構成する場合、インクとしては、還元されることにより金属材料となる金属酸化物で構成された金属酸化物粒子と、還元剤とを含む分散液を用いることができる。
この場合、インクにおける金属酸化物粒子の含有量は、特に限定されないが、1〜40wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、用いる金属酸化物粒子の平均粒径は、特に限定されないが、100nm以下であるのが好ましく、30nm以下であるのがより好ましい。
また、還元剤としては、例えば、アスコルビン酸、硫化水素、シュウ酸、一酸化炭素等が挙げられる。
分散媒には、例えば、ブチルセロソルブ、ポリエチレングリコール等の低粘度油脂類、2−プロパノール等のアルコール類またはこれらを含む混合液を用いることができる。
なお、インクの粘度は、例えば、金属酸化物粒子の含有量、分散媒の種類や組成等を適宜設定することにより調整することができる。
<D> ゲート線91を金属酸化物で構成する場合、インクとしては、金属酸化物の前駆体を含む溶液を用いることができる。
用いる金属酸化物の前駆体としては、例えば、金属アルコキシド、酢酸または酢酸誘導体の金属塩のような有機金属化合物、金属塩化物、金属硫化物、金属シアン化物等の無機金属化合物等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
インクにおける金属酸化物の前駆体の濃度(含有量)は、特に限定されないが、1〜50wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、溶媒には、例えば、水、エチレングリコール、グリセリン、ジエチレングリコール、トリエタノールアミンのような多価アルコール、メタノール、エタノール、イソプロパノール、ブタノール、アリルアルコール、フルフリルアルコール、エチレングリコールモノアセタートのような単価アルコールまたはこれらを含む混合液を用いることができる。
なお、インクの粘度は、例えば、金属酸化物の前駆体の濃度、溶媒の種類や組成等を適宜設定することにより調整することができる。
以上のような工程を経て、図1に示すアクティブマトリクス装置10(本発明の半導体装置)が得られる。
なお本実施形態では、物理的処理としてゲート絶縁層6の上側の面に溝61を形成する場合について説明したが、このような方法に限定されるものではない。すなわち、物理的処理としては、例えば、ゲート絶縁層6の上側の面に矩形状の突起物を液滴を伸展させる方向に沿って複数設けるようなものであってもよい。
<第2実施形態>
次に、第2実施形態のアクティブマトリクス装置およびその製造方法について説明する。
図6は、第2実施形態のアクティブマトリクス装置が備える薄膜トランジスタの形成方法を説明するための縦断面図であり、図2中のA−A線を左側に、図2中のB−B線を右側にそれぞれ示す。なお、以下の説明では、図6中の上側を「上」、下側を「下」と言う。
以下、第2実施形態について、前記第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第2実施形態では、前記工程[5](ゲート絶縁層処理工程)において、ゲート絶縁層6の上側の面への物理的処理に代えて、化学的処理を施す点が異なりそれ以外は、前記第1実施形態と同様である。
以下、この化学的処理について説明する。
本実施形態では、化学的処理として、図6(a)に示すように、ゲート絶縁層6の上側の面に、ゲート電極7を形成する方向に沿って、複数の帯状の撥液膜62を形成する。
すなわち、本実施形態では、撥液膜62が形成された領域(第1の領域)が、撥液膜62が形成されない領域(第2の領域)より液滴に対する濡れ性が低い撥液部を構成し、第2の領域が第1の領域より液滴に対する濡れ性が高い親液部を構成する。
このような化学的処理を施すことによっても、前記物理的処理を施す場合と同様の作用・効果が得られる。
また、図示のように、撥液膜62(第1の領域)の幅および撥液膜62同士の間隔(第2の領域)を小さくして、液滴が複数本の撥液膜62を横断するように着弾するような構成とすると、撥液膜62の幅方向への液滴の濡れ広がりを確実に防止して、液滴が目的とする方向に正確に伸展することとなる。これにより、さらに細幅のゲート電極7を形成することができる。
このような撥液膜62と液滴とは、次の関係を満足するのが好ましい。すなわち、撥液膜62同士(第2の領域同士)の間隔をC[nm]とし、液滴の着弾径をD[nm]としたとき、D/Cが3〜3×10程度なる関係を満足するのが好ましく、D/Cが30〜1.5×10程度なる関係を満足するのがより好ましい。これにより、より細線のゲート電極7を確実に形成することができる。
また、撥液膜62同士の間隔は、異なる部分があってもよいが、図示のように、各間隔がほぼ等しくなっているのが好ましい。これにより、液滴が供給された位置に応じて、溝61の幅方向への伸展状態(伸び量)にバラツキが生じるのを防止することができる。したがって、ゲート電極7は、より真っ直ぐに形成することができる。
また、複数の撥液膜62も、前記第1実施形態の溝61と同様に、ゲート電極7を形成する領域に設けるようにすればよく、例えば、ゲート絶縁層6の上側のほぼ全面に形成するようにしてもよく、ゲート電極7を形成する領域を含み、この領域より若干大きい領域に選択的に形成するようにしてもよい。
このような撥液膜62は、例えば、液状の撥液膜形成用材料を供給した後、必要に応じて、乾燥すること等により形成することができる。
この撥液膜62は、処理領域全体を覆うように撥液層を形成した後、不要部分を除去することにより形成してもよいし、撥液膜62を形成する領域に選択的に形成するようにしてもよい。
処理領域全体を覆うように撥液層を形成した後、不要部分を除去して撥液膜62を形成する方法としては、例えば、1:前述したようなラビング法により不要部分を機械的に取り除く方法、2:減圧状態下で不要部分に対して紫外線等の活性エネルギー線を照射する方法、3:不要部分の形状に対応して凸部を有する型を用意し、この型の凸部に粘着剤を付着させた状態で不要部分に押し当てる方法等が挙げられる。
また、撥液膜62を形成する領域(撥液膜形成領域)に撥液膜62を選択的に形成する方法としては、例えば、1:撥液部形成領域に対応して凸部を有する型を用意し、この型の凸部に撥液膜形成用材料を含浸させた状態で撥液部形成領域に押し当てる方法、2:フォトリソグラフィ法により撥液部形成領域に対応する開口部を有するレジスト層を形成し、この開口部に撥液膜形成用材料を供給した後、レジスト層を除去する方法、3:前述したソフトリソグラフィ法で用いた走査プローブ顕微鏡(SPM)に備えられるプローブ(探り針)をペン先として利用し、このプローブに撥液膜形成用材料を伝わせて撥液部形成領域に供給する方法等が挙げられる。
撥液膜62の構成材料としては、例えば、撥液性を示す官能基を有するカップリング剤や、撥液性の樹脂材料等が挙げられ、これらの中でも、カップリング剤を用いるのが好ましい。カップリング剤によれば比較的容易に緻密な撥液膜62を形成することができる。
また、撥液膜形成用材料には、これらを溶媒または分散媒に混合して調製した溶液または分散液を用いることができる。
カップリング剤としては、例えば、シラン系カップリング剤、チタン系カップリング剤、アルミニウム系カップリング剤、ジルコニウム系カップリング剤、有機リン酸系カップリング剤、シリルパーオキサイド系カップリング剤等を用いることができる。
撥液性を示す官能基としては、例えば、フルオロアルキル基、アルキル基、ビニル基、エポキシ基、スチリル基、メタクリロキシ基等が挙げられる。
カップリング剤の具体例としては、例えば、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリクロロシラン、オクタデシルトリメトキシシラン、ビニルトリメトキシシラン等が挙げられる。
一方、撥液性の樹脂材料としては、例えば、ポリテトラフルオロエチレン(PTFE)、テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体(PFA)、エチレン−テトラフルオロエチレン共重合体(ETFE)、パーフルオロエチレン−プロペン共重合体(FEP)、エチレン−クロロトリフルオロエチレン共重合体(ECTFE)のようなフッ素系樹脂等が挙げられる。
溶媒または分散媒としては、前記工程[3]で説明したのと同様のものを用いることができる。
また、ゲート絶縁層6は、物理的処理を施す場合と同様に、主として有機材料(特に有機高分子材料)で構成されているのが好ましい。有機高分子材料を主材料とするゲート絶縁層6は、前述したような撥液膜62の構成材料と優れた密着性を有するので、ゲート絶縁層6の上側の面への撥液膜62の形成を容易かつ確実に行うことができる。
なお、ゲート絶縁層6の上側の面が液滴に対して比較的低い濡れ性を示す材料により構成されている場合には、処理領域全体に親液処理を施した後、撥液膜形成領域に撥液膜62を形成するようにすればよい。これにより、撥液部と親液部との液滴に対する濡れ性の違いが確実に大きなものとなる。このような親液処理としては、例えば、ゲート絶縁層6の上側の面に酸素雰囲気中で紫外線または赤外線を照射する方法、酸素プラズマを照射する方法等が挙げられる。
また、本実施形態では、撥液膜62を設けることにより撥液部を形成する場合について説明したが、撥液部を形成する領域に、フッ素イオン等の撥液性を付与し得るイオンを注入する(打ち込む)ことにより撥液部を形成するようにしてもよい。
さらに、本実施形態では、撥液部(撥液膜62)と親液部(撥液膜62が設けられていない領域)とが交互に設けられている場合について説明したが、このような構成に限定されるものではない。すなわち、撥液部と親液部とは、例えば、1:伸展方向に沿って形成された親液部同士の間に、撥液性の程度が異なる複数の撥液部が設けられた構成のもの、2:伸展方向に沿って形成された撥液部同士の間に、親液性の程度が異なる複数の親液部が設けられた構成のものや、3:1の構成と2の構成とを組み合わせた構成のもの等であってもよい。このような構成とした場合でも、前述したのと同様の作用・効果が得られる。
以上説明したようなアクティブマトリクス装置10では、データ線92の幅ωが液滴の着弾径をほぼ維持するか、またはそれよりも小さくなるように形成されていることから、薄膜トランジスタ1のオフ電流が増大するのを好適に抑制または防止することができる。さらに、後述するようなアクティブマトリクス装置10を備える表示装置を製造した際には、データ線92の幅ωが小さく形成されており、画素電極41が形成される領域が大きくなることから、表示装置における開口率や表示品質が低下するのを確実に防止することができる。
なお、第1実施形態で説明した物理的処理と第2実施形態で説明した化学的処理とを組み合わせてゲート絶縁層6の上側の面に処理を施すようにしてもよい。
このような処理としては、例えば、1:第1実施形態で示した方法により溝61を形成した後、この溝61が形成されたゲート絶縁層6の上側の面に、第2実施形態で用いた撥液膜形成用材料を含浸させたパッドまたはスタンパ等を接触させて、溝61同士の間の領域に撥液膜62を形成する方法、2:第2実施形態で示した方法によりゲート絶縁層6の上側の面の全面に撥液層を形成した後、第1の実施形態で示したラビング法やソフトリソグラフィ法等により撥液層の不要部分と、この不要部分が接触しているゲート絶縁層6の一部を一括して除去することにより、溝61を形成する方法、3:第2実施形態で示した方法によりゲート絶縁層6の上側の面の全面に撥液層を形成した後、第1の実施形態で示した転写法により溝61を形成する方法等が挙げられる。
ここで、1または2の方法によれば、溝61同士の間の領域に撥液膜62を選択的に形成することができる。また、3の方法によれば、溝61同士の間の領域と溝61の底部に撥液膜62を形成することができるとともに、溝61の側面の一部からゲート絶縁層6を露出させることができる。
そのため、これらの処理方法によれば、液滴に対する溝61の内面の少なくとも一部の濡れ性を溝61同士の間の領域よりも高くすることができる。その結果、前記物理的処理または前記化学的処理を施すことによって得られた作用・効果をより顕著に発揮させることができる。
<表示装置>
次に、前述したようなアクティブマトリクス装置10を備える本発明の表示装置について、電気泳動表示装置を一例に説明する。
図7は、本発明の表示装置を電気泳動表示装置に適用した場合の実施形態を示す縦断面図である。
図7に示す電気泳動表示装置20は、アクティブマトリクス装置10と、このアクティブマトリクス装置10上に設けられた電気泳動表示部25とで構成されている。
図7に示すように、電気泳動表示部25は、対向基板251と、対向電極252と、マイクロカプセル40と、バインダ材45とを有している。
対向基板251上に、対向電極252が積層され、マイクロカプセル40(表示媒体)がバインダ材45により、対向電極252上に固定されている。
そして、電気泳導表示部25は、マイクロカプセル40がゲート絶縁層6に接触するようにしてアクティブマトリクス装置10に接合されている。
また、各カプセル40内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色(色相)の異なる2種の電気泳動粒子401、402を含む電気泳動分散液400が封入されている。
なお、前述したようにアクティブマトリクス装置10が備える画素電極41は、マトリクス状に、すなわち、縦横に規則正しく配列するように分割されて、薄膜トランジスタ1が有するドレイン電極4と接続され、かつ、ゲート絶縁層6で覆われている。
さらに、アクティブマトリクス装置10が有する接続端子8(端子81、82)には、駆動用ICの端子が接続され、これにより、アクティブマトリクス装置10が備える薄膜トランジスタ1(スイッチング素子)のON/OFFの切り替えが可能となる。
すなわち、このような電気泳動表示装置20では、1本あるいは複数本のゲート線91に選択信号(選択電圧)を供給すると、この選択信号(選択電圧)が供給されたゲート線91に接続されている薄膜トランジスタ1がONとなる。
これにより、かかる薄膜トランジスタ1に接続されているデータ線92と画素電極41とは、実質的に導通する。このとき、データ線92に所望のデータ(電圧)を供給した状態であれば、このデータ(電圧)は画素電極41に供給される。
このとき、画素電極41と対向電極252との間に電界が生じ、この電界の方向、強さ、電気泳動粒子401、402の特性等に応じて、電気泳動粒子401、402は、いずれかの電極の方向に向かって電気泳動する。
一方、この状態から、ゲート線91への選択信号(選択電圧)の供給を停止すると、薄膜トランジスタ1はOFFとなり、かかる薄膜トランジスタ1に接続されているデータ線92と画素電極41とは非導通状態となる。
したがって、ゲート線91への選択信号の供給および停止、あるいは、データ線92へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置20の表示面側(対向基板)には、所望の画像(情報)を表示させることができる。
特に、本実施形態の電気泳動表示装置20では、電気泳動粒子401、402の色を異ならせていることにより、多階調の画像を表示することが可能となっている。
また、本実施形態の電気泳動表示装置20は、本発明のアクティブマトリクス装置10を有することにより、特定のゲート線91に接続された薄膜トランジスタ1を選択的にON/OFFすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高い品質の画像(情報)を得ることができる。
また、本実施形態の電気泳動表示装置20は、低い駆動電圧で作動するため、省電力化が可能である。
なお、本実施形態の電気泳動表示装置20は、画素電極41と対向電極252との間に、電気泳動分散液400を封入したマイクロカプセル40を複数介挿した構成のものであったが、電気泳動表示装置20は、隔壁により複数の空間(セル)を画形し、各空間内に前記電気泳動分散液400を封入した構成のものであってもよい。かかる構成の電気泳動表示装置20においても、前述したような作用・効果が好適に発揮される。
なお、本発明の表示装置は、このような電気泳動表示装置20への適用に限定されるものではなく、液晶表示装置、有機または無機EL表示装置等に適用することもできる。
<電子機器>
このような電気泳動表示装置20は、各種電子機器に組み込むことができる。以下、電気泳動表示装置20を備える本発明の電子機器について説明する。
<<電子ペーパー>>
まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。
図8は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
この図に示す電子ペーパー600は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体601と、表示ユニット602とを備えている。
このような電子ペーパー600では、表示ユニット602が、前述したような電気泳動表示装置20で構成されている。
<<ディスプレイ>>
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。
図9は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり、(a)は断面図、(b)は平面図である。
この図に示すディスプレイ800は、本体部801と、この本体部801に対して着脱自在に設けられた電子ペーパー600とを備えている。なお、この電子ペーパー600は、前述したような構成、すなわち、図8に示す構成と同様のものである。
本体部801は、その側部(図中、右側)に電子ペーパー600を挿入可能な挿入口805が形成され、また、内部に二組の搬送ローラ対802a、802bが設けられている。電子ペーパー600を、挿入口805を介して本体部801内に挿入すると、電子ペーパー600は、搬送ローラ対802a、802bにより挟持された状態で本体部801に設置される。
また、本体部801の表示面側(下図(b)中、紙面手前側)には、矩形状の孔部803が形成され、この孔部803には、透明ガラス板804が嵌め込まれている。これにより、本体部801の外部から、本体部801に設置された状態の電子ペーパー600を視認することができる。すなわち、このディスプレイ800では、本体部801に設置された状態の電子ペーパー600を、透明ガラス板804において視認させることで表示面を構成している。
また、電子ペーパー600の挿入方向先端部(図中、左側)には、端子部806が設けられており、本体部801の内部には、電子ペーパー600を本体部801に設置した状態で端子部806が接続されるソケット807が設けられている。このソケット807には、コントローラー808と操作部809とが電気的に接続されている。
このようなディスプレイ800では、電子ペーパー600は、本体部801に着脱自在に設置されており、本体部801から取り外した状態で携帯して使用することもできる。
また、このようなディスプレイ800では、電子ペーパー600が、前述したような電気泳動表示装置20で構成されている。
なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置20を適用することが可能である。
以上、本発明の半導体装置の製造方法、半導体装置、表示装置および電子機器について説明したが、本発明は、これらに限定されるものではない。
例えば、前記実施形態では、薄膜トランジスタについて、トップゲート構造のものを代表に説明したが、本発明の半導体装置の製造方法は、薄膜トランジスタとしてボトムゲート構造のものにも適用することができる。
また、前記本実施形態では、直線状の膜(データ線)を得るために、物理的処理または化学的処理を基板(ゲート絶縁層6)の上側の面にほぼ直線状に施すこととして説明したが、膜の形状が、円状や湾曲部を有する形状をなす場合、基板の膜を形成する側の面にこれらの形状に対応して物理的処理や化学的処理を施すようにすればよい。
また、前記本実施形態では、アクティブマトリクス装置(本発明の半導体装置)のゲート線を形成する場合を一例に説明したが、これに限定されず、例えば、カラーフィルターのフィルター部を形成する場合や、無線(RF)ICタグの配線部を形成する場合等に適用することもできる。
また、本発明の半導体装置の製造方法は、前述したような工程に、必要に応じて、1または2以上の任意の目的の工程を追加することもできる。
また、本発明の半導体装置、表示装置および電子機器の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
次に、本発明の具体的実施例について説明する。
以下では、特に断らない限り、水として純水を用いた。
(実施例1)
<1> まず、平均厚さ1mmのガラス基板を用意し、水(洗浄液)を用いて洗浄した。
<2> 次に、塩化ジステアリルジメチルアンモニウム(カチオン性界面活性剤)の水溶液(25℃)中に、ガラス基板を60秒間浸漬した。これにより、ガラス基板の表面に塩化ジステアリルジメチルアンモニウムを吸着させた。その後、水を用いてガラス基板を洗浄した。
<3> 次に、Sn−Pdコロイド液(25℃)中に、ガラス基板を60秒間浸漬した。これにより、ガラス基板の表面にSn−Pdを吸着させた。その後、水を用いてガラス基板を洗浄した。
<4> 次に、HBFとブドウ糖とを含む水溶液(25℃)中に、ガラス基板を60秒間浸漬した。これにより、ガラス基板の表面からSnを除去して、Pdをガラス基板の表面に露出させた。その後、水を用いてガラス基板を洗浄した。
<5> 次に、Niメッキ液(80℃、pH8.5)中に、ガラス基板を60秒間浸漬した。これにより、ガラス基板の表面に、平均厚さ100nmのNiメッキ膜を形成した。
なお、Niメッキ液は、硫酸ニッケル10gと、ヒドラジン(還元剤)100gと、硫化アンモニウム(pH調整剤)5gとを、それぞれ水1Lに溶解して調製した。
<6> 次に、このNiメッキ膜上に、フォトリソグラフィ法により、ソース電極、ドレイン電極、画素電極、接続端子およびデータ線の形状に対応するパターンのレジスト層を形成した。
なお、レジスト材料には、東京応化工業社製、「OPR800」を用いた。
<7> 次に、塩化第二鉄水溶液(25℃)中に、ガラス基板を浸漬した。これにより、レジスト層で覆われていない部分のメッキ膜を除去して、ソース電極、ドレイン電極、画素電極、接続端子およびデータ線を形成した。
なお、ソース電極およびドレイン電極は、双方が櫛歯状をなし、かつ、その歯が互いに噛み合うようにして形成した。また、ソース電極指とドレイン電極指間との距離(チャネル長L)を10μm、ソース電極指の基端とドレイン電極指の基端との距離を20μmとした。
<8> 次に、レジスト剥離液を用いて、レジスト層を除去した後、各部が形成されたガラス基板を、水およびメタノールで、順次洗浄した。
<9> 次に、各部が形成されたガラス基板に対して、大気圧下で酸素プラズマ処理(大気圧酸素プラズマ処理)を施した。
なお、大気圧プラズマ処理の条件は、RFパワー0.05W/cm2、ガス流量80sccmとした。
<10> 次に、ソース電極およびドレイン電極を覆うように、ポリフェニルアミンの1.5%wt/volトリメチルベンゼン溶液を、インクジェット法(液滴1滴の量20pL)により塗布した後、60℃×10分間で乾燥した。これにより、平均厚さ50nmの有機半導体層を形成した。
<11> 次に、ガラス基板上に、ポリビニルフェノールの6%wt/vol酢酸ブチル溶液を、スピンコート法(2400rpm)により塗布した後、60℃×10分間で乾燥した。これにより、平均厚さ400nmのゲート絶縁層を形成した。
<12> 次に、直線状の複数の溝が形成されたシリコン製の型をこの溝がゲート電極を形成する方向と平行となるようにゲート絶縁層上に押し当てた。そして、この状態で、シリコン製の型を加熱した後、除熱した。これにより、ゲート絶縁層のガラス基板と反対側の面にこの型と対称的な形状を有する複数の溝(溝の深さ50nm、溝の幅100nm、溝同士の間隔100nm)を形成した。
<13> 次に、ゲート絶縁層上の、ソース電極指とドレイン電極指とが互いに噛み合う領域に対応する部分に重なるように、インクジェット法によりPEDOTの水分散液(粘度(常温)6cps)の液滴(B/A300)を供給した後、大気中150℃×15分間で焼成した。これにより、平均厚さ800nm、平均幅25μmのゲート電極を形成した。
以上の工程により、図1に示すアクティブマトリクス装置を製造した。
(実施例2)
前記工程<12>を下記工程<12’>のように変更した以外は、前記実施例1と同様にして図1に示すアクティブマトリクス装置を製造した。なお、この際の、液滴の着弾径と親液部同士の間隔との関係(D/C)およびアクティブマトリクス装置が備えるゲート電極の平均厚さと平均幅は、それぞれ、D/C200、平均厚さ730nm、平均幅22μmであった。
<12’> まず、ゲート絶縁層のガラス基板と反対側の面に、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン(シラン系カップリング剤)を0.1wt%となるようにトルエンに溶解した処理液をスピンコート法を用いて供給した後、100℃×10分で熱処理を施して処理液を乾燥させた。
その後、ゲート電極を形成する方向に沿って、エキシマレーザーを等間隔ごとに照射して、ゲート絶縁層上に付着しているカップリング剤を帯状に除去した。これにより、ゲート絶縁層のガラス基板と反対側の面にシラン系カップリング剤で構成される撥液部とシラン系カップリング剤が除去された領域で構成される親液部とを交互(撥液部の幅150nm、親液部の幅150nm)に形成した。
(実施例3)
前記工程<12>を下記工程<12”>のように変更した以外は、前記実施例1と同様にして図1に示すアクティブマトリクス装置を製造した。なお、この際の、液滴の着弾径と溝同士の間隔との関係(B/A)およびこのアクティブマトリクス装置が備えるゲート電極の平均厚さと平均幅は、それぞれ、B/A1000、平均厚さ850nm、平均幅20μmであった。
<12”> まず、ゲート絶縁層のガラス基板と反対側の面に、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン(シラン系カップリング剤)を0.1wt%となるようにトルエンに溶解した処理液をスピンコート法を用いて供給した後、100℃×10分で熱処理を施して処理液を乾燥させた。
その後、ゲート電極を形成する方向に沿って、ラビング装置を用いてラビング処理を施して、ゲート絶縁層のガラス基板と反対側の面に、溝を形成するとともに、この溝を形成した領域に付着しているカップリング剤を除去した。これにより、ゲート電極を形成する方向に沿って複数の溝(溝の深さ10nm、溝の幅30nm、溝同士の間隔30nm)を形成するとともに、この溝同士の間の部分にシラン系カップリング剤で構成される撥液膜を形成した。
(比較例)
前記工程<12>を省略した以外は、実施例と同様にして、図1に示すアクティブマトリクス装置を製造した。
なお、このアクティブマトリクス装置が備えるゲート電極の平均厚さと平均幅は、それぞれ、平均厚さ350nm、平均幅50μmであった。
このような各実施例および比較例のアクティブマトリクス装置が備える薄膜トランジスタについて、それぞれ、オフ電流電流の絶対値と、オン電流の絶対値との比(ON/OFF比)の値を求めた。
ここで、オフ電流とは、ゲート電圧を印加しないときに、ソース電極とドレイン電極との間に流れる電流の値のことであり、オン電流とは、ゲート電圧を印加したときに、ソース電極とドレイン電極との間に流れる電流の値のことである。したがって、ON/OFF比の値が大きいもの程、良好な特性を有する有機TFTであることを意味する。
その結果、各実施例が備える薄膜トランジスタは、そのON/OFFが比較例のものと比較して1桁大きく、特性に優れた結果が得られた。
このことは、各実施例のように細い幅のゲート電極を形成したことにより、ゲート電極と、ソース電極およびドレイン電極とが重なる面積が減少して、薄膜トランジスタのオフ電流が小さくなったことが要因であると推察される。
第1実施形態のアクティブマトリクス装置を示す平面図である。 図1に示すアクティブマトリクス装置の薄膜トランジスタ付近の拡大図である。 第1実施形態のアクティブマトリクス装置が備える薄膜トランジスタの形成方法を説明するための縦断面図である。 第1実施形態のアクティブマトリクス装置が備える薄膜トランジスタの形成方法を説明するための縦断面図である。 液滴が異方的に伸展する際の様子を示した模式図(斜視図)である。 第2実施形態のアクティブマトリクス装置が備える薄膜トランジスタの形成方法を説明するための縦断面図である。 本発明のアクティブマトリクス装置を電気泳動表示装置に適用した場合の実施形態を示す縦断面図である。 本発明の表示装置を電子ペーパーに適用した場合の実施形態を示す斜視図である。 本発明の表示装置をディスプレイに適用した場合の実施形態を示す図である。
符号の説明
1‥‥薄膜トランジスタ 2‥‥基板 3‥‥ソース電極 3a‥‥電極指 4‥‥ドレイン電極 4a‥‥電極指 41‥‥画素電極 5‥‥有機半導体層 51‥‥チャネル領域 6‥‥ゲート絶縁層 61‥‥溝 62‥‥撥液膜 7‥‥ゲート電極 8‥‥接続端子 81‥‥第1の端子 82‥‥第2の端子 9‥‥配線 91‥‥ゲート線 92‥‥データ線 10‥‥アクティブマトリクス装置 11‥‥メッキ膜 12‥‥レジスト層 12’‥‥レジスト材料 13‥‥メッキ液 20‥‥電気泳動表示装置 25‥‥電気泳動表示部 251‥‥対向基板 252‥‥対向電極 40‥‥マイクロカプセル 400‥‥電気泳動分散液 401、402‥‥電気泳動粒子 45‥‥バインダ材 600‥‥電子ペーパー 601‥‥本体 602‥‥表示ユニット 800‥‥ディスプレイ 801‥‥本体部 802a、802b‥‥搬送ローラ対 803‥‥孔部 804‥‥透明ガラス板 805‥‥挿入口 806‥‥端子部 807‥‥ソケット 808‥‥コントローラー 809‥‥操作部

Claims (15)

  1. 基板上に一定方向へ延びる領域を複数形成する工程と、
    前記複数の領域上に液状材料を吐出し導電膜を形成する工程と、を有し、
    前記導電膜は前記複数の領域に重なるように該領域と同一方向へ延在することを特徴とする半導体装置の製造方法。
  2. 基板上に半導体層と、ソース電極と、ドレイン電極と、を形成する工程と、
    前記半導体層上にゲート絶縁層を形成する工程と、
    前記ゲート絶縁層上に一定方向へ延びる領域を複数形成する工程と、
    前記複数の領域上に液状材料を吐出し導電膜を形成する工程と、を有し、
    前記導電膜は前記複数の領域に重なるように該領域と同一方向へ延在することを特徴とする半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法であって、
    前記複数の領域同士の間隔をA[nm]とし、前記液状材料の着弾径をB[nm]としたとき、B/Aが3〜3×10なる関係を満足することを特徴とする半導体装置の製造方法。
  4. 請求項1または2に記載の半導体装置の製造方法であって、
    前記複数の領域は前記複数の溝であることを特徴とする半導体装置の製造方法。
  5. 請求項4に記載の半導体装置の製造方法であって、
    前記複数の溝は前記ゲート絶縁膜を前記一定方向へラビングすることで形成されることを特徴とする半導体装置の製造方法。
  6. 請求項2乃至5のいずれかに記載の半導体装置の製造方法であって、
    前記液状材料を吐出する前に、前記液状材料に対し前記ゲート絶縁膜上の他の領域より親液性を示す親液領域を前記ゲート絶縁膜上に形成する工程と、をさらに有し、
    前記複数の領域は前記ゲート絶縁膜上に形成された複数の前記親液領域であることを特徴とする半導体装置の製造方法。
  7. 請求項6に記載の半導体装置の製造方法であって、
    前記他の領域を第1の領域とし、前記親液領域を第2の領域としたとき、
    前記第1の領域と前記第2の領域とは、交互に設けられていることを特徴とする半導体装置の製造方法。
  8. 請求項1乃至7のいずれかに記載の半導体装置の製造方法であって、
    前記液状材料は液滴吐出装置のノズルから吐出され、
    前記導電膜は、その延在方向を長さとしたとき、その幅が前記液状材料の着弾径以下であることを特徴とする半導体装置の製造方法。
  9. 前記ゲート絶縁層は、主として有機高分子材料で構成される請求項2乃至8のいずれかに記載の半導体装置の製造方法。
  10. 前記液状材料は、導電性材料またはその前駆体を含有する請求項2乃至9のいずれかに記載の半導体装置の製造方法。
  11. 前記ソース電極および前記ドレイン電極は、双方が櫛歯状をなし、かつ、その歯が互いに噛み合うようにして形成される請求項2乃至10のいずれかに記載の半導体装置の製造方法。
  12. 請求項2乃至11のいずれかに記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
  13. 基板上に半導体層と、ソース電極と、ドレイン電極と、が形成され、
    前記半導体層上に有機絶縁膜が形成され、
    前記有機絶縁膜上に一定方向へ延びる複数の溝が形成され、
    前記複数の溝に重なるように該溝と同一方向へ延在する導電膜が形成されていることを特徴とする半導体装置。
  14. 請求項12または13に記載の半導体装置を備えることを特徴とする表示装置。
  15. 請求項14に記載の表示装置を備えることを特徴とする電子機器。
JP2005099965A 2005-03-30 2005-03-30 表示装置の製造方法、表示装置および電子機器 Active JP4636921B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005099965A JP4636921B2 (ja) 2005-03-30 2005-03-30 表示装置の製造方法、表示装置および電子機器
US11/391,462 US7799618B2 (en) 2005-03-30 2006-03-29 Method of manufacturing semiconductor device, semiconductor device, display device, and electronic instrument
US12/858,081 US8188465B2 (en) 2005-03-30 2010-08-17 Method of manufacturing semiconductor device, semiconductor device, display device, and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005099965A JP4636921B2 (ja) 2005-03-30 2005-03-30 表示装置の製造方法、表示装置および電子機器

Publications (2)

Publication Number Publication Date
JP2006278982A true JP2006278982A (ja) 2006-10-12
JP4636921B2 JP4636921B2 (ja) 2011-02-23

Family

ID=37213358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005099965A Active JP4636921B2 (ja) 2005-03-30 2005-03-30 表示装置の製造方法、表示装置および電子機器

Country Status (2)

Country Link
US (2) US7799618B2 (ja)
JP (1) JP4636921B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227810A (zh) * 2008-12-02 2011-10-26 株式会社岛津制作所 光矩阵设备的制造方法
JP2014150277A (ja) * 2007-07-17 2014-08-21 Kovio Inc シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷
WO2014141969A1 (ja) * 2013-03-12 2014-09-18 日産化学工業株式会社 めっきレジスト用樹脂組成物およびそれを用いた基板の製造方法
WO2019049461A1 (ja) * 2017-09-11 2019-03-14 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282735B2 (en) * 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
US20070264747A1 (en) * 2006-05-15 2007-11-15 Kuo-Hsi Yen Patterning process and method of manufacturing organic thin film transistor using the same
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
US8017940B2 (en) * 2007-05-25 2011-09-13 Panasonic Corporation Organic transistor, method of forming organic transistor and organic EL display with organic transistor
CN101582447B (zh) * 2008-05-14 2010-09-29 清华大学 薄膜晶体管
CN101582382B (zh) * 2008-05-14 2011-03-23 鸿富锦精密工业(深圳)有限公司 薄膜晶体管的制备方法
CN101582446B (zh) * 2008-05-14 2011-02-02 鸿富锦精密工业(深圳)有限公司 薄膜晶体管
CN101582451A (zh) * 2008-05-16 2009-11-18 清华大学 薄膜晶体管
CN101582448B (zh) * 2008-05-14 2012-09-19 清华大学 薄膜晶体管
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
CN101582450B (zh) * 2008-05-16 2012-03-28 清华大学 薄膜晶体管
CN101587839B (zh) * 2008-05-23 2011-12-21 清华大学 薄膜晶体管的制备方法
CN101582445B (zh) * 2008-05-14 2012-05-16 清华大学 薄膜晶体管
CN101582444A (zh) * 2008-05-14 2009-11-18 清华大学 薄膜晶体管
CN101582449B (zh) * 2008-05-14 2011-12-14 清华大学 薄膜晶体管
CN101593699B (zh) * 2008-05-30 2010-11-10 清华大学 薄膜晶体管的制备方法
US20100261012A1 (en) * 2009-04-10 2010-10-14 Jen-Shiun Huang Flexible Display Panel and Method of Manufacturing the same
JP5446982B2 (ja) * 2009-05-01 2014-03-19 株式会社リコー 画像表示パネル及び画像表示装置
TW201137964A (en) * 2010-04-30 2011-11-01 Domintech Co Ltd Semiconductor chip sawing method
JP2013021165A (ja) * 2011-07-12 2013-01-31 Sony Corp 蒸着用マスク、蒸着用マスクの製造方法、電子素子および電子素子の製造方法
CN103793089B (zh) * 2012-10-30 2017-05-17 宸鸿科技(厦门)有限公司 触控面板
USD731448S1 (en) * 2013-10-29 2015-06-09 Ebara Corporation Polishing pad for substrate polishing apparatus
GB2521139B (en) * 2013-12-10 2017-11-08 Flexenable Ltd Reducing undesirable capacitive coupling in transistor devices
JPWO2015162891A1 (ja) * 2014-04-23 2017-04-13 株式会社Joled 有機el表示パネルの製造方法および有機el表示パネルの製造システム
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
KR20220113804A (ko) * 2020-02-06 2022-08-16 이 잉크 코포레이션 유기 안료 코어 및 얇은 금속 산화물 층과 실란 층을 갖는 쉘을 갖는 전기영동 코어-쉘 입자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245136A (ja) * 1985-04-23 1986-10-31 Asahi Glass Co Ltd 薄膜トランジスタ
JPH02275672A (ja) * 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
JPH11207959A (ja) * 1998-01-28 1999-08-03 Seiko Epson Corp 基板、その製造方法およびパターン形成方法
WO2004097915A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法
JP2005051199A (ja) * 2003-07-17 2005-02-24 Seiko Epson Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、電子回路、表示装置および電子機器
JP2005064409A (ja) * 2003-08-20 2005-03-10 Mitsui Chemicals Inc 有機トランジスタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2959690B2 (ja) 1992-06-10 1999-10-06 キヤノン株式会社 液体噴射記録ヘッドの製造方法
JP2003518754A (ja) 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
JP4993830B2 (ja) * 2000-11-11 2012-08-08 三星電子株式会社 反射型液晶表示装置及びその製造方法
JP2004258252A (ja) * 2003-02-25 2004-09-16 Sharp Corp カラーフィルタ基板およびその製造方法、並びに製造装置
JP4308594B2 (ja) * 2003-07-01 2009-08-05 セイコーエプソン株式会社 電気泳動表示装置の製造方法
JP4689159B2 (ja) * 2003-10-28 2011-05-25 株式会社半導体エネルギー研究所 液滴吐出システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245136A (ja) * 1985-04-23 1986-10-31 Asahi Glass Co Ltd 薄膜トランジスタ
JPH02275672A (ja) * 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
JPH11207959A (ja) * 1998-01-28 1999-08-03 Seiko Epson Corp 基板、その製造方法およびパターン形成方法
WO2004097915A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法
JP2005051199A (ja) * 2003-07-17 2005-02-24 Seiko Epson Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、電子回路、表示装置および電子機器
JP2005064409A (ja) * 2003-08-20 2005-03-10 Mitsui Chemicals Inc 有機トランジスタ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014150277A (ja) * 2007-07-17 2014-08-21 Kovio Inc シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷
CN102227810A (zh) * 2008-12-02 2011-10-26 株式会社岛津制作所 光矩阵设备的制造方法
WO2014141969A1 (ja) * 2013-03-12 2014-09-18 日産化学工業株式会社 めっきレジスト用樹脂組成物およびそれを用いた基板の製造方法
JPWO2014141969A1 (ja) * 2013-03-12 2017-02-16 日産化学工業株式会社 めっきレジスト用樹脂組成物およびそれを用いた基板の製造方法
WO2019049461A1 (ja) * 2017-09-11 2019-03-14 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
US11133371B2 (en) 2017-09-11 2021-09-28 Japan Display Inc. Display device

Also Published As

Publication number Publication date
US20060249817A1 (en) 2006-11-09
US7799618B2 (en) 2010-09-21
US8188465B2 (en) 2012-05-29
JP4636921B2 (ja) 2011-02-23
US20100308318A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
JP4636921B2 (ja) 表示装置の製造方法、表示装置および電子機器
JP4100351B2 (ja) 薄膜トランジスタの製造方法
JP4415653B2 (ja) 薄膜トランジスタの製造方法
JP4407311B2 (ja) 薄膜トランジスタの製造方法
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
JP2005243822A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP4686232B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006259383A (ja) 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
JP4729855B2 (ja) 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2005251809A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2007238724A (ja) 液状材料、膜付き基板の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP2005146400A (ja) 電極形成方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2008060115A (ja) 有機薄膜トランジスタの製造方法、及び該製造方法により作製した有機薄膜トランジスタ
JP2008147465A (ja) トランジスタの製造方法、トランジスタ、トランジスタ回路、電子デバイスおよび電子機器
JP2006281137A (ja) 膜付き基板の製造方法、および電子機器の製造方法
JP2005272935A (ja) 成膜方法、膜、電子部品および電子機器
JP2006287069A (ja) 半導体装置の製造方法、および電子機器の製造方法
JP2007180231A (ja) 有機半導体装置、電子デバイスおよび電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080117

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4636921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250