JP2016219522A - 半導体発光装置の製造方法及び半導体発光装置 - Google Patents

半導体発光装置の製造方法及び半導体発光装置 Download PDF

Info

Publication number
JP2016219522A
JP2016219522A JP2015100707A JP2015100707A JP2016219522A JP 2016219522 A JP2016219522 A JP 2016219522A JP 2015100707 A JP2015100707 A JP 2015100707A JP 2015100707 A JP2015100707 A JP 2015100707A JP 2016219522 A JP2016219522 A JP 2016219522A
Authority
JP
Japan
Prior art keywords
semiconductor light
light emitting
emitting device
metal
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015100707A
Other languages
English (en)
Other versions
JP6802620B2 (ja
Inventor
真擁 湯浅
Mamoru Yuasa
真擁 湯浅
稔文 渡辺
Toshifumi Watanabe
稔文 渡辺
佳織 立花
Yoshiori Tachibana
佳織 立花
和与至 谷口
Kazuyoshi Taniguchi
和与至 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2015100707A priority Critical patent/JP6802620B2/ja
Priority to US15/157,133 priority patent/US9905521B2/en
Publication of JP2016219522A publication Critical patent/JP2016219522A/ja
Application granted granted Critical
Publication of JP6802620B2 publication Critical patent/JP6802620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H01L2224/08502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光源の半導体発光素子の発熱に対して優れた放熱効果を有すると共に、灯具実装時に位置ずれが抑制できて光学精度を高めることができる半導体発光装置を提供することにある。
【解決手段】夫々が金属プレートからなる基台プレート１０及び積層プレート３０の２枚のプレートの夫々に、ポリアミドイミド樹脂溶液による電着塗料を用いた電着塗装プロセスによって塗装膜を析出させ、基台プレート１０の塗装膜に加熱処理を施して完全硬化すると共に積層プレート３０の塗装膜に加熱処理を施して半硬化させた後、重ね合わせて加圧加熱処理を施して半硬化の塗装膜を完全硬化させることにより、基台プレート１０及び積層プレート３０が樹脂被覆層５３で接着されてなる２層構造の金属積層基板５０を形成し、発光源の半導体発光素子２を実装する。
【選択図】図２

Description

本発明は、半導体発光装置の製造方法及び半導体発光装置に関するものであり、詳しくは、発光源の半導体発光素子を貼り合わせ基板に実装してなる半導体発光装置の製造方法及び半導体発光装置に関する。
近年、半導体発光装置を光源に用いた車両用灯具（特に、ヘッドランプ）が実用化され、それに伴って半導体発光装置の高輝度化が求められている。半導体発光装置の高輝度化に対しては主に発光源の半導体発光素子の大型化及び半導体発光素子の駆動電流の大電流化によって対応される。但し、半導体発光素子を大電流で駆動（点灯）すると半導体発光素子の発熱量が増大して自己発熱により半導体発光素子の温度が上昇する。その結果、半導体発光素子の温度上昇に起因する光変換効率の低下によって発光光量が低減すると共に、同様に半導体発光素子の温度上昇に起因する半導体発素子の劣化によって発光寿命が短縮し、高い信頼性及び適切な照射光量を確保することが困難になる。
そこで、半導体発光装置において、高い信頼性及び適切な照射光量を確保するためには、半導体発光素子の発熱に対する放熱性能を向上させて半導体発光素子の自己発熱による温度上昇を抑制する必要があり、それによって半導体発光装置の低消費電力化にも寄与するものである。
従来、この種の半導体発光素子としては、特許文献１に「発光装置」の名称で開示されたものがある。
開示された発光装置は、２層構造の積層型アルミナ基板にＬＥＤチップが接合された構成からなるものである。
具体的には図９にあるように、第１層アルミナシート８０と第２層アルミナシート８１が貼り合わされて２層構造の積層型アルミナ基板８２が形成されると共に、第２層アルミナシート８１の上面に形成された金属膜からなる一対の電極パッド８３と第１層アルミナシート８０の裏面に形成された金属膜からなる一対の裏面引出し電極８４の夫々が、内部にＡｇ（銀）が埋め込まれた複数のスルーホール８５を介して電気的に接続されている。
ＬＥＤチップ８６は、ＬＥＤ発光層８７上にｐ電極８８及びｎ電極８９が形成されて夫々の電極８８、８９の一部が絶縁保護膜（図示せず）から露出し、絶縁保護膜から露出したｐ電極８８及びｎ電極８９の夫々がＡｕバンプ９０及び銀ペースト９１を介して積層型アルミナ基板８２の一対の電極パッド８３の夫々に機械的且つ電気的に接合されている。ＬＥＤチップ８６は更に、ＬＥＤチップ８６と積層型アルミナ基板８２との間に充填されたアンダーフィル樹脂９２によって積層型アルミナ基板８２上に固定されている。これにより、ＬＥＤ発光層８７で発光した光は、ＬＥＤ発光層８７に対してｐ電極８８及びｎ電極８９が位置する側と反対側に位置する、透光性を有するサファイア基板９３を透過して外部に出射される。
この場合、積層型アルミナ基板８２において、第２層アルミナシート８１の上面に形成された一対の電極パッド８３と第１層アルミナシート８０の裏面に形成された一対の裏面引出し電極８４とが、内部に銀が埋め込まれた複数のスルーホール８５を介して接続されているため、良好な熱伝導性及び良好な耐熱特性を有するもの、とされている（特許文献１参照）。
また、図１０にあるように、赤色ＬＥＤ１１１、緑色ＬＥＤ１１２及び青色ＬＥＤ１１３が実装されたサブマウント基板１１４を、背面にヒートシンク１１５が接合されたメタルコア基板１１６の、配線基板１１７が形成されていない金属剥き出し部分に搭載することにより、ヒートシンク１１５の冷却機能によってＬＥＤ（１１１〜１１３）の熱を放熱する構造の「光源モジュール」も開示されている（特許文献２参照）。
特開２０１２−１６５０１６号公報 特開２００６−２６９０７９号公報
ところで、上記構成からなる特許文献１の発光装置１００は、ＬＥＤチップ８６の発光時の発熱が、ＬＥＤチップ８６のｐ電極８８及びｎ電極８９、積層型アルミナ基板８２の一対の電極パッド８３、内部に銀が埋め込まれた複数のスルーホール８５、及び一対の裏面引出し電極８４を順次伝導されて外部に逃がされる。その場合、伝熱経路にＡｕバンプ９０やスルーホール８５等の断面積が小さい部分が存在するために熱抵抗が大きくなり、放熱効率が低下してＬＥＤチップ８６の自己発熱による温度上昇を十分に抑制することが困難である。
一方、特許文献２の光源モジュール１１０は、サブマウント基板１１４に対する各ＬＥＤ（１１１〜１１３）の実装時の位置決め手段及びメタルコア基板１１６に対するサブマウント基板１１４の搭載時の位置決め手段が明確にされておらず、光源モジュール１１０に対して各ＬＥＤ（１１１〜１１３）の位置ずれが生じるおそれがある。光源を含む光学系において光軸ずれを極力抑えることが求められる車両用灯具（特に、ヘッドランプ）においては、各ＬＥＤ（１１１〜１１３）の位置ずれが配光特性及び配光品質の低下の要因となる。
そこで、本発明は上記問題に鑑みて創案なされたもので、その目的とするところは、発光源の半導体発光素子の発熱に対して優れた放熱効果を有すると共に、灯具実装時に位置ずれが抑制できて光学精度を高めることができる半導体発光装置の製造方法及び半導体発光装置を提供することにある。
上記課題を解決するために、本発明の請求項１に記載された発明は、２枚の金属プレートの夫々に、耐熱性及び絶縁性を有する電着塗料を用いた電着塗装によって塗装膜を析出させる工程と、前記２枚の金属プレートのうち一方の金属プレートの塗装膜に加熱処理を施して完全硬化させると共に他方の金属プレートの塗装膜に加熱処理を施して半硬化させる工程と、前記完全硬化の塗装膜を有する金属プレートと前記半硬化の塗装膜を有する金属プレートを重ね合わせて加圧加熱処理を施して前記半硬化の塗装膜を完全硬化させることにより、前記２枚の金属プレートが完全硬化した塗装膜で接着されてなる２層構造の金属積層基板を形成する工程と、前記金属積層基板の一方の金属プレートの前記塗装膜が被膜されていない部分に半導体発光素子を接合し、他方の金属プレートの前記塗装膜が被膜されていない部分に、一端部を前記半導体発光素子の素子電極に接合したボンディングワイヤの他端部を接合する工程と、を備えたことを特徴とするものである。
また、本発明の請求項２に記載された発明は、請求項１において、前記電着塗料は、ポリアミドイミド、ポリイミド及びポリアミドのうちのいずれかからなることを特徴とするものである。
また、本発明の請求項３に記載された発明は、請求項１又は請求項２において、前記半導体発光素子は、共晶接合によって接合されることを特徴とするものである。
また、本発明の請求項４に記載された発明は、請求項３において、前記半導体発光素子は、前記一方の金属プレートから突出しその上面が、接合される前記半導体発光素子の接合面とほぼ同一形状寸法を有する台座部上に接合されることを特徴とするものである。
また、本発明の請求項５に記載された発明は、請求項１〜請求項４のいずれかにおいて、前記金属プレートの夫々は、受電用の電極端子部を有することを特徴とするものである。
また、本発明の請求項６に記載された発明は、請求項１〜請求項５のいずれかにおいて、前記金属プレートの夫々は、該金属プレートの夫々を貫通して実装時に位置決め及び嵌挿固定を行う貫通孔を有することを特徴とするものである。
また、本発明の請求項７に記載された発明は、２枚の金属プレートの夫々が、耐熱性及び絶縁性を有する樹脂被覆層によって被覆されて所定の間隔で平行に接着されてなる金属積層基板と、前記金属積層基板の一方の金属プレートの前記樹脂被覆層が被覆されていない部分に接合された半導体発光素子と、前記金属積層基板の他方の金属プレートの前記樹脂被覆層が被覆されていない部分に、前記半導体発光素子の素子電極に接合された一端部から延びる他端部が接合されたボンディングワイヤと、前記金属積層基板の夫々の金属プレートから互いに平行に延設された受電用の電極端子部と、前記金属積層基板を貫通して実装時に位置決め及び嵌挿固定を行う貫通孔を有することを特徴とするものである。
また、本発明の請求項８に記載された発明は、請求項７において、前記樹脂被覆層は、ポリアミドイミド、ポリイミド及びポリアミドのうちのいずれかからなることを特徴とするものである。
本発明の半導体発光装置の製造方法及び半導体発光装置によれば、２枚の金属プレートの夫々に、耐熱性及び絶縁性を有する電着塗料を用いた電着塗装によって塗装膜を析出させ、一方の金属プレートの塗装膜に加熱処理を施して完全硬化すると共に他方の金属プレートの塗装膜に加熱処理を施して半硬化させた後、重ね合わせて加圧加熱処理を施して半硬化の塗装膜を完全硬化させることにより、２枚の金属プレートが完全硬化した塗装膜で接着されてなる２層構造の金属積層基板を形成し、該金属積層基板の一方の金属プレートに半導体発光素子を接合し、他方の金属プレートに、一端部を半導体発光素子の素子電極に接合したボンディングワイヤの他端部を接合した。
その結果、半導体発光素子の発熱が効率よく放熱される。同時に、塗装膜をポリアミドイミド、ポリイミド及びポリアミドのうちのいずれかで形成することにより、半導体発光素子が接合されて該半導体発光素子からの熱が伝導された金属プレートからの輻射効率が改善され、これによっても半導体発光素子の発熱が効率よく放散される。
また、金属積層基板には灯具実装時に位置決め及び嵌挿固定を行う貫通孔が設けられており、これにより半導体発光装置に対して累積誤差のない基準を提供すると共に灯具の光学精度を高めることに寄与するものとなり、灯具の配光品位を極めて優れたものにすることが可能になる。
本発明に係る実施形態の半導体発光装置の斜視説明図である。 図１のＡ−Ａ断面説明図である。 半導体発光装置の製造工程を示す工程説明図である。 半導体発光装置の製造工程を示す工程説明図である。 多連半導体発光装置の平面説明図である。 熱衝撃試験の試験サンプルの説明図である。 熱衝撃試験の試験結果の表である。 他の実施形態の半導体発光装置の製造工程を示す工程説明図である。 同じく、他の実施形態の半導体発光装置の製造工程を示す工程説明図である。 従来例の説明図である。 同じく、従来例の説明図である。
以下、この発明の好適な実施形態を図１〜図８を参照しながら、詳細に説明する（同一部分については同じ符号を付す）。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
図１は本発明に係る実施形態の半導体発光装置を斜め上方から見た斜視説明図、図２は図１のＡ−Ａ断面説明図である。
実施形態の半導体発光装置１は、夫々が金属プレートからなる基台プレート１０及び積層プレート３０の２枚のプレートが、優れた耐熱性及び絶縁性を有するポリアミドイミド、ポリイミドあるいはポリアミド等からなる樹脂被覆層５３で接着されて２層構造の金属積層基板５０が形成されている。
金属積層基板５０を構成する一方の基台プレート１０は、中央部に位置する本体部１６と、本体部１６の一方の側に延びる電極端子１７と、本体部１６を挟んで電極端子１７と反対方向に延びる支持端子１８を備え、他方の積層プレート３０は、基台プレート１０の本体部１６と貼り合わされてなる本体部３６と、本体部３６から基台プレート１０の電極端子１７の延長方向に該電極端子１７と平行に並設された電極端子３７を備えている。
電極端子１７、３７は、外部から給電される電力を受電する受電用の端子となるもので、半導体発光装置１を灯具に搭載する際に、外部電源に繋がる電気接続用のコネクタに嵌合される。そのため、Ｓｎメッキ等の表面処理を施して電気的な接触不良を防止するように図られている。
金属積層基板５０の、基台プレート１０の本体部１６と積層プレート３０の本体部３６が貼り合わされて接着されてなる積層本体部５１には、積層プレート３０に、基台プレート１０を底部とすると共に厚み方向に底部側から開口側に向かって開く貫通孔からなる第１キャビティ３１及び第２キャビティ３２の２つのキャビティが設けられている。
第１キャビティ３１及び第２キャビティ３２の夫々の底部には、基台プレート１０から所定の高さに突出する第１台座部１１及び第２台座部１２が設けられ、第１台座部１１及び第２台座部１２の夫々の上面は、接合される半導体発光素子（例えば、ＬＥＤ）２及び保護素子（例えば、ツェナーダイオード）３の夫々の接合面とほぼ同一形状寸法の素子接合面を有しており、各素子接合面には金等のはんだ濡れ性が良好な金属材料によるメッキが施されて第１ダイボンディングパッド１１ｂ及び第２ダイボンディングパッド１２ｂが形成されている。
また、第１キャビティ３１の内側面にワイヤ接合面を有すると共に第２キャビティ３２の内側面にワイヤ接合面を有しており、各ワイヤ接合面には金等のはんだ濡れ性が良好な金属材料によるメッキが施されて第１ワイヤボンディングパッド３１ｂ及び第２ワイヤボンディングパッド３２ｂが形成されている。
そして、第１キャビティ３１内の第１ダイボンディングパッド１１ｂ上にはＡｕ−Ｓｎ共晶接合によって半導体発光素子２が接合され、第２キャビティ３２内の第２ダイボンディングパッド１２ｂ上にはＡｕ−Ｓｎ共晶接合によって保護素子３が接合されている。これにより、半導体発光素子２の下部電極と保護素子３の下部電極がともに基台プレート１０に電気的に接続されている。
また、ボンディングワイヤ４の一端部が半導体発光素子２の上部電極に接合されて他端部が第１ワイヤボンディングパッド３１ｂに接合され、ボンディングワイヤ４の一端部が保護素子３の上部電極に接合されて他端部が第２ワイヤボンディングパッド３２ｂに接合されている。これにより、半導体発光素子２の上部電極と保護素子３の上部電極がともにボンディングワイヤ４を介して積層プレート３０に電気的に接続されている。
そして、半導体発光素子２が収容された第１キャビティ３１内には透光性樹脂５が充填されて半導体発光素子２及びボンディングワイヤ４が樹脂封止され、保護素子３が収容された第２キャビティ３２内には遮光性樹脂６が充填されて保護素子３及びボンディングワイヤ４が樹脂封止されている。
第１キャビティ３１内に充填された透光性樹脂５は、半導体発光素子２を水分、塵埃及びガス等の外部環境から保護し、且つボンディングワイヤ４を振動及び衝撃等の機械的応力から保護する。また、透光性樹脂５は半導体発光素子２の光出射面とで界面を形成することにより、半導体発光素子２の発光光を該半導体発光素子２の光出射面から透光性樹脂５内に効率良く出射させて光の利用効率を高める機能も有している。
なお、半導体発光装置１の照射光に白色光が求められる場合は、半導体発光素子２に青色光を発光する青色発光素子を用いると共に透光性樹脂５に青色光に励起されて青色光の補色となる黄色光に波長変換する黄色蛍光体を混和することにより、青色発光素子から出射された青色光の一部が黄色蛍光体を励起することによって波長変換された黄色光と、青色発光素子から出射された青色光の一部との加法混色によって白色光に近い色相の光を得ることができる。
また、黄色蛍光体の代わりに、青色光に励起されて緑色光に波長変換する緑色蛍光体と赤色光に波長変換する赤色蛍光体との混合蛍光体を混和することにより、青色発光素子から出射された青色の一部が緑色蛍光体を励起することにより波長変換された緑色光と、青色光の一部が赤色蛍光体を励起することにより波長変換された赤色光と、青色発光素子から出射された青色光の一部との加法混色によって白色光を得ることもできる。
さらに、半導体発光素子の発する光の波長と透光性樹脂に混和する蛍光体の種類とを適宜に組み合わせることにより、白色光以外の種々な色相の光を得ることができる。
第２キャビティ３２内に充填された遮光性樹脂６は、保護素子３を水分、塵埃及びガス等の外部環境から保護し、且つボンディングワイヤ４を振動及び衝撃等の機械的応力から保護する。また、保護素子３の光電効果を抑制して安定した電気的特性を保持する。
金属積層基板５０の積層本体部５１にはさらに、基台プレート１０及び積層プレート３０を厚み方向に同心状に連続して貫通する一対の貫通孔５２が設けられている。この貫通孔５２は、半導体発光装置１の灯具への実装時に該半導体発光装置１の位置決め及び固定に用いられ、実装位置に対して累積誤差のない基準を提供すると共に、灯具の光学精度を高めることに寄与するものとなる。
なお、半導体発光装置１は、各電極端子１７、３７、第１ダイボンディングパッド１１ｂ、第２ダイボンディングパッド１２ｂ、第１ワイヤボンディングパッド３１ｂ及び第２ワイヤボンディングパッド３２ｂ以外のほぼ全面、及び基台プレート１０の本体部１６と積層プレート３０の本体部３６との接着面が樹脂被覆層５３で覆われている。
ところで、基台プレート１０の電極端子１７と積層プレート３０の電極端子３７は同一平面上にはなく金属プレートの厚み分ずれた位置に位置しているが、必要に応じて金属プレートの厚み分だけ曲げ加工を施すことにより同一平面上に位置させることも可能である。電極１７、３７の互いの位置関係は、該電極端子１７、３７が嵌合される、外部電源に繋がる電気接続用のコネクタの端子の配置に対応して設定される。
次に、上記構成の半導体発光装置について、その製造方法を図３を参照して説明する
まず、図３（ａ）に示すプレート準備工程において、所定の形状に加工された２枚の金属プレートを準備する。
そのうち、一方の金属プレート（基台プレート）１０は、一方の面の所定の位置に、半導体発光素子（例えば、ＬＥＤ）２を接合するための第１台座部１１と半導体発光素子２を静電気による過電圧破壊から保護する保護素子（例えば、ツェナーダイオード）３を接合するための第２台座部１２が設けられている。第１台座部１１及び第２台座部１２は、夫々が基台プレート１０の平面から所定の高さに突出すると共に、上面が、接合される半導体発光素子２及び保護素子３の夫々の接合面とほぼ同一形状寸法の素子接合面１１ａ、１２ａを有している。同時に、半導体発光装置１の実装時に該半導体発光装置１の位置決め及び嵌挿固定を行うための貫通孔（図示せず）も設けられている。
また、他方の金属プレート（積層プレート）３０は、上記基台プレート１０に重ねたときに第１台座部１１及び第２台座部１２の夫々に対応する位置に、一方の面側から他方の面側に向かって開く貫通孔からなる第１キャビティ３１及び第２キャビティ３２を有し、貫通孔に対応する位置に、半導体発光装置１の実装時に該半導体発光装置１の位置決め及び嵌挿固定を行うための貫通孔（図示せず）も設けられている。
次に、図３（ｂ）の塗膜工程において、基台プレート１０及び積層プレート３０の全面に亘って塗装膜１４、３４を形成する。基台プレート１０の塗装膜１４及び積層プレート３０の塗装膜３４は、優れた耐熱性及び絶縁性を有する、例えばポリアミドイミド、ポリイミドあるいはポリアミド等の樹脂溶液による電着塗料を用いて従来の電着塗装プロセスによって表面に析出させることにより形成する。
次に、図３（ｃ）の塗装膜の加熱硬化工程において、基台プレート１０を適宜な温度で加熱処理することにより、塗装膜１４を焼き付け乾燥して完全硬化した樹脂被覆層１５を形成する。これにより、所定の厚みで且つ厚みが均一の樹脂被覆層１５を得ることができる。なお、基台プレート１０の表面に析出した塗装膜１４にピンホールがある場合、該ピンホールは加熱処理時に周囲の塗料によって埋め合わされて塗料が充足されるため、樹脂被覆層１５の厚みの均一性が確保される。
一方、積層プレート３０は、適宜な温度で加熱処理することにより、塗装膜３４を半硬化させて軟質状態の樹脂被覆層３５を形成する。
次に、図３（ｄ）の貼り合わせ工程において、基台プレート１０の、第１台座部１１及び第２台座部１２が設けられた側の面と、積層プレート３０の、第１キャビティ３１及び第２キャビティ３２の夫々の開口が小さい側の面を貼り合わせることにより、完全硬化した樹脂被覆層１５が形成された基台プレート１０と、半硬化状態の樹脂被覆層３５が形成された積層プレート３０を重ね合わせ、両側から適宜な圧力で押圧した状態を保持しながら適宜な温度で加熱処理することにより、積層プレート３０の半硬化状態の樹脂被覆層３５を、加圧により層厚が薄く変形された状態で焼き付け乾燥による再硬化によって完全硬化させる。これにより、基台プレート１０と積層プレート３０が夫々の樹脂被覆層１５、３５同士の接着によって貼り合わされてなる２層構造の金属積層基板５０が形成される。
この場合、基台プレート１０の第１台座部１１及び第２台座部１２の夫々は積層プレート３０の第１キャビティ３１及び第２キャビティ３２の夫々の領域内に位置している。
次に、図３（ｅ）の樹脂被覆層除去工程において、金属積層基板５０の基台プレート１０に形成された樹脂被覆層１５の、第１台座部１１の素子接合面１１ａ上に位置する部分及び第２台座部１２の素子接合面１２ａ上に位置する部分を、例えばレーザ光によって除去して素子接合面１１ａ、１２ａを露出させる。同様に、積層プレート３０に形成された樹脂被覆層３５の、第１キャビティ３１の内側面のボンディングワイヤ接合面３１ａ上に位置する部分及び第２キャビティ３２の内側面のボンディングワイヤ接合面３２ａ上に位置する部分を、例えばレーザ光によって除去してボンディングワイヤ接合面３１ａ、３２ａを露出させる。
次に、図３（ｆ）のメッキ工程において、基台プレート１０の素子接合面１１ａ、１２ａ及び積層プレート３０のボンディングワイヤ接合面３１ａ、３２ａの夫々に、金等のはんだ濡れ性が良好な金属材料によるメッキを施して、第１ダイボンディングパッド１１ｂ、第２ダイボンディングパッド１２ｂ、第１ワイヤボンディングパッド３１ｂ及び第２ワイヤボンディングパッド３２ｂを形成する。
次に、図３（ｇ）の素子実装工程において、基台プレート１０の第１ダイボンディングパッド１１ｂ上にＡｕ−Ｓｎ共晶接合プロセスによって半導体発光素子２を接合し、同様に、第２ダイボンディングパッド１２ｂ上にＡｕ−Ｓｎ共晶接合プロセスによって保護素子３を接合する。これにより、半導体発光素子２の下部電極と保護素子３の下部電極がともに基台プレート１０に電気的に接続される。
この場合、特に、基台プレート１０の第１ダイボンディングパッド１１ｂは、接合される半導体発光素子２とほぼ同一形状寸法を有する。そのため、第１ダイボンディングパッド１１ｂ上に載置された半導体発光素子２は、共晶材料を加熱溶融させた段階でセルフアライメント効果により所定の位置に精度よく接合される。
その後、ボンディングワイヤ４の一端部を半導体発光素子２の上部電極に接合して他端部を積層プレート３０の第１ワイヤボンディングパッド３１ｂに接合し、同様に、ボンディングワイヤ４の一端部を保護素子３の上部電極に接合して他端部を積層プレート３０の第２ワイヤボンディングパッド３２ｂに接合する。これにより、半導体発光素子２の上部電極と保護素子３の上部電極がともにボンディングワイヤ４を介して積層プレート３０に電気的に接続される。
次に、図３（ｈ）の封止工程において、基台プレート１０の、半導体発光素子２が収容された第１キャビティ３１内に透光性樹脂５を充填して加熱硬化することにより半導体発光素子２及びボンディングワイヤ４を樹脂封止し、同様に、保護素子３が収容された第２キャビティ３２内に遮光性樹脂６を充填し加熱硬化することにより保護素子３及びボンディングワイヤ４を樹脂封止する。これにより、半導体発光装置１が完成する。
なお、半導体発光装置１の照射光に白色光が求められる場合は、半導体発光素子２に青色光を発光する青色発光素子を用いると共に透光性樹脂５に青色光に励起されて青色光の補色となる黄色光に波長変換する黄色蛍光体を混和することにより、青色発光素子から出射された青色光の一部が黄色蛍光体を励起することによって波長変換された黄色光と、青色発光素子から出射された青色光の一部との加法混色によって白色光に近い色相の光を得ることができる。
また、黄色蛍光体の代わりに、青色光に励起されて緑色光に波長変換する緑色蛍光体と赤色光に波長変換する赤色蛍光体との混合蛍光体を混和することにより、青色発光素子から出射された青色の一部が緑色蛍光体を励起することにより波長変換された緑色光と、青色光の一部が赤色蛍光体を励起することにより波長変換された赤色光と、青色発光素子から出射された青色光の一部との加法混色で白色光を得ることもできる。
さらに、半導体発光素子の発する光の波長と透光性樹脂に混和する蛍光体の種類とを適宜に組み合わせることにより、白色光以外の種々な色相の光を得ることができる。
なお、記述してはいないが、上記製造工程には、基台プレート１０の電極端子１７及び積層プレート３０の電極端子３７の夫々に予めマスキングを施して塗装膜１４、３４の形成を防止する工程、及び電極端子１７、３７の夫々にＳｎメッキ等の表面処理を施す工程も含まれる。
上記製造工程において、塗装膜の加熱硬化工程から貼り合わせ工程までの間は、塗装膜は、硬化前の状態あるいは半硬化状態においては粘性が高く、気泡が発生したりあるいは気泡を取り込み易い。そのため、これらの工程（特に、加熱硬化工程）は気泡の混入を防ぐために真空中あるいは減圧環境下での実施が好ましい。
半導体発光装置の多量生産に対しては、半導体発光装置を多連化して製造工程に投入する。そのため、上記封止工程の後に、図４に示す多連の半導体発光装置６０を所定のダイシング位置で切断することにより個々の半導体発光装置１に個片化するためのダイシング工程を設ける。
発明者達は、樹脂被覆層による金属基板の接着強度について、熱衝撃試験による確認試験を行った。以下に、その試験サンプル、試験条件、試験方法及び試験結果について説明する。
試験サンプルは、図５（（ａ）は平面図、（ｂ）は側面図）にあるように、板厚が１．２ｍｍ、幅が２０ｍｍ、長さが１００ｍｍの第１金属板５５と、板厚が１．２ｍｍ、幅が１０ｍｍ、長さが１００ｍｍの第２金属板５６を用い、ポリアミドイミド樹脂溶液を用いた電着塗装プロセスによって形成された塗装膜を加熱処理によって完全硬化させた第１金属板５５に、同様に、ポリアミドイミド樹脂溶液を用いた電着塗装プロセスによって形成された塗装膜を加熱処理によって半硬化させた第２金属板５６の先端から１８ｍｍの間を重ね合わせ、両側から適宜な圧力で押圧した状態を保持しながら加熱処理することにより、第２金属板の半硬化状態の樹脂被覆層を再硬化によって完全硬化させることにより層厚を０．１ｍｍ（平均）とする樹脂被覆層５７を介して接着一体化した。
試験条件は、−４０℃／１５分〜１６５℃／１５分を１サイクル（３０分）とする５００サイクル、１０００サイクル、２０００サイクル及び３０００サイクルの熱衝撃試験を行った。試験サンプル数（ｎ）は、各熱衝撃サイクル数に対してｎ＝３とした。
試験方法は、ＪＩＳ Ｋ６８５０[接着剤−剛性被着材の引張せん断接着強さ試験方法]に基づき、試験速度を０．３ｍｍ／分とした。
試験結果は、図６の表にあるように、温度変動幅２００℃以上の厳しい熱衝撃試験に晒されたにもかかわらず、初期値（約２００ｋｇｆの引張強度、約１１ＭＰａのせん断強度）に対して３０００サイクルの熱衝撃試験後の平均引張荷重が約９０ｋｇｆ、平均せん断強度が約５ＭＰａを維持している。また、言い換えると、３０００サイクルの熱衝撃試験後の平均引張強度は約９０ｋｇｆで初期値の約４５％の強度維持率を有し、平均せん断強度も約５ＭＰａで初期値の約４５％の強度維持率を有している。
なお、上記接着強度試験とは別に、３００℃／５分の高温加熱試験を行ったが、各金属板５５、５６間の剥離は確認されなかった。
上記試験結果より、金属積層基板に半導体発光素子を接合するに際し、高温加熱を伴う熱拡散性の良好なＡｕ−Ｓｎ共晶結合プロセスを採用しても、引張強度及びせん断強度に対する信頼性を確保することが可能であると判断した。なお、半導体発光素子の接合にＡｕ−Ｓｎ共晶結合プロセスを採用することによる副次効果として、電極端子１７、３７のＳｎメッキの被膜を溶融してメッキ時の応力（歪み）を除くことができ、ウィスカの発生を抑制することができる。
ところで、金属積層基板は必ずしも２枚の金属プレートによる２層構造に限られるものではなく、例えば、３枚の金属プレートによる３層構造の金属積層基板も可能である。
その場合は、図７（ａ）にあるように、いずれも金属プレートからなる基台プレート６１、第１積層プレート６４及び第２積層プレート６７の３枚のプレートを準備し、夫々に電着塗装プロセスによって塗装膜６２、６５、６８を形成する。
次に、図７（ｂ）にあるように、３枚の金属プレートのうち、基台プレート６１及び第２積層プレート６７の２枚の金属プレートの夫々の塗装膜６２、６８に対して加熱処理を施すことにより、完全硬化した樹脂被覆層６３、６９とする。一方、第１積層プレート６４の塗装膜６５に対しては、熱処理を施すことにより半硬化した樹脂被覆層６６とする。
最後に、図７（ｃ）にあるように、半硬化の樹脂被覆層６６を有する第１積層プレート６４を、夫々が完全硬化の樹脂被覆層６３、６９を有する基台プレート６１及び第２積層プレート６７で挟んで重ね合わせ、両側から適宜な圧力で押圧した状態を保持しながら加熱処理することにより、第１積層プレート６４の半硬化状態の樹脂被覆層６６を完全硬化させる。これにより、基台プレート６１と第１積層プレート６４の夫々の樹脂被覆層６３、６６同士の接着、及び第１積層プレート６４と第２積層プレート６７の夫々の樹脂被覆層６６、６９同士の接着によって貼り合わされてなる３層構造の金属積層基板７０が形成される。
また、接着する金属プレート同士の間に空間保持部材を配置することにより、金属プレート間の間隔を適宜な間隔に且つ均一に保持することも可能である。
具体的には、図８（ａ）にあるように、いずれも金属プレートからなる基台プレート７１及び積層プレート７４の２枚のプレートを準備し、夫々に電着塗装プロセスによって塗装膜７２、７５を形成する。
次に、図８（ｂ）にあるように、基台プレート７１及び積層プレート７４の夫々の塗装膜７２、７５に対して加熱処理を施すことにより半硬化した樹脂被覆層７３、７６とする。
最後に、図８（ｃ）にあるように、基台プレート７１及び積層プレート７４の互いの接着面側の半硬化の樹脂被覆層７３、７６の間に、均一な径を有する複数のガラスビーズあるいはシリカビーズ等からなる空間保持部材７７をほぼ一定の間隔で配置し、空間保持部材７７を挟んで基台プレート７１及び積層プレート７４を重ね合わせ、両側から適宜な圧力で押圧した状態を保持しながら加熱処理することにより、基台プレート７１及び積層プレート７４の夫々の半硬化状態の樹脂被覆層７３、７６を完全硬化させる。これにより、互いの間隔が空間保持部材７７に保持された基台プレート７１と積層プレート７４が夫々の樹脂被覆層７３、７６同士の接着によって貼り合わされてなる２層構造の金属積層基板７８が形成される。
なお、空間保持部材７７を用いることにより、金属プレートの面積が大型化した場合でも各金属プレート間の均一な間隔が確実に確保できると共に、空間保持部材７７の大きさ（径）を適宜に選ぶことにより金属プレート間の間隔を容易に所望の間隔に設定することができる。
ところで、本発明の半導体発光装置は、半導体発光素子の一対の電極（アノード電極及びカソード電極）の夫々が、平行平板構造の金属積層基板を構成する基台プレートと積層プレートの夫々に接続されており、電気的には、基台プレートと積層プレートの間で生成される浮遊キャパシタンスＣｔと半導体発光素子の接合キャパシタンスＣｓが並列に接続された状態となっている。そこで、電圧Ｖの静電気が両プレート間に印加されたとすると、半導体発光素子の電極間に印加される電圧ＶＥＳＤは、
ＶＥＳＤ＝（（Ｃｓ／（Ｃｓ＋Ｃｔ））×Ｖ ・・・式１
となる。
ここで、式１において、基台プレートと積層プレートを本実施形態の如く、ポリアミドイミドの樹脂被覆層によって接着してそのときの金属プレート間の間隔を２０μｍ、接着面積を６２５ｍｍ２（□２５ｍｍ）とすると、基台プレートと積層プレートの間で生成される浮遊キャパシタンスＣｔは１０００ｐＦ程度となるため、Ｃｔを１０００ｐＦとし、半導体発光素子の接合キャパシタンスＣｓを１５０ｐＦとすると、ＶＥＳＤ＝０．１３Ｖとなる。つまり、半導体発光素子の電極間に印加される電圧ＶＥＳＤは、両金属プレート間に印加された静電気の電圧Ｖの約１／８に軽減される。
したがって、基台プレートと積層プレートの間の間隔を狭めることにより、両金属プレート間の浮遊キャパシタンスを大きくして半導体発光素子の電極間に印加される電圧を低減することができる。また、基台プレートと積層プレートを接着する樹脂被覆層を誘電率の高い材料で形成することにより、両金属プレートの間の間隔を狭めることなく、且つ接着面積を広げることなく両金属プレート間の浮遊キャパシタンスを大きくすることができ、それによって半導体発光素子の電極間に印加される電圧を低減することができる。
その結果、半導体発光素子の耐圧がある程度（１〜２ｋＶ）確保されている場合は、保護素子を用いることなく静電気に対する耐圧を確保することが可能となり、静電気による過電圧破壊から半導体発光素子を保護することができる。
以上説明したように、本発明の半導体発光装置は、複数の金属プレートを優れた耐熱性及び絶縁性を有する樹脂被覆層で接着して多層構造の金属積層基板を形成し、金属積層基板を構成する金属プレートの金属メッキ層上に発光源の半導体発光素子を直接接合するようにした。そのため、半導体発光素子の発熱が効率よく放熱される。同時に、樹脂被覆層を例えばポリアミドイミド樹脂で形成することにより、半導体発光素子が接合されて該半導体発光素子からの熱が伝導された金属プレートからの輻射効率が改善され、これによっても半導体発光素子の発熱が効率よく放散される。
その結果、半導体発光素子の点灯（発光）時の自己発熱による温度上昇を良好に抑制することができ、半導体発光素子の温度上昇に起因する半導体発光素子の光変換効率の低下による発光光量の低減が抑えられると共に、同様に半導体発光素子の温度上昇に起因する素子劣化による発光寿命の短縮を抑制することでき、高い信頼性及び適切な照射光量を確保することが可能になる。
また、金属プレートは半導体発光素子に対する給電経路として機能すると共に外部から給電される電力を受電する電極端子も備えている。そのため、灯具に搭載するに際して外付け部品が不要であり、余分なコストが不要で且つスペース及び位置に対する配置の自由度が高まる。
また、金属積層基板には、灯具への実装時に半導体発光装置の位置決め及び固定に用いられる貫通孔が設けられており、該貫通孔が半導体発光装置に対して累積誤差のない基準を提供すると共に灯具の光学精度を高めることに寄与するものとなり、灯具の配光品位を極めて優れたものにする。
また、金属積層基板の外周が絶縁性を有する樹脂被覆層で被覆されているため、灯具に搭載するに際して取り付け側の金属板に直接接触させて取り付けることが可能である。そのため、小スペースの場所でも配置できるため灯具の小型化に寄与するものとなる。
製造工程では、塗装膜の加熱硬化工程において、塗装膜を完全硬化した金属プレートと半硬化した金属プレートを設け、貼り合わせ工程において、各金属プレートを重ね合わせて両側から加圧した状態を保持しながら加熱処理することにより半硬化状態の塗装膜を完全硬化させ、これにより完全硬化した塗装膜（樹脂被覆層）で接着された多層構造の金属積層基板を形成した。
この場合、貼り合わせ工程において、その前工程の塗装膜の加熱硬化工程において完全硬化した塗装膜（樹脂被覆層）の膜厚によって貼り合わせ接着層の厚みが決まる。そのため、樹脂被覆層の膜厚によって決まる各金属プレート間の間隔を均一な間隔に設定することができる。
また、素子実装工程においては、半導体発光素子を接合するダイボンディングパッドが半導体発光素子とほぼ同一形状寸法を有する。そのため、ダイボンディングパッド上に載置された半導体発光素子は、共晶材料を加熱溶融させた段階でセルフアライメント効果により所定の位置に精度よく接合される。更に、ダイボンディングパッドに金等のはんだ濡れ性が良好な金属材料によるメッキが施されているため、セルフアライメントのさらなる精度向上を図ることができる。
１… 半導体発光装置
２… 半導体発光素子
３… 保護素子
４… ボンディングワイヤ
５… 透光性樹脂
６… 遮光性樹脂
１０… 基台プレート
１１… 第１台座部
１１ａ… 素子接合面
１１ｂ… 第１ダイボンディングパッド
１２… 第２台座部
１２ａ… 素子接合面
１２ｂ… 第２ダイボンディングパッド
１４… 塗装膜
１５… 樹脂被覆層
１６… 本体部
１７… 電極端子
１８… 支持端部
３０… 積層プレート
３１… 第１キャビティ
３１ａ… ボンディングワイヤ接合面
３１ｂ… 第１ワイヤボンディングパッド
３２… 第２キャビティ
３２ａ… ボンディングワイヤ接合面
３２ｂ… 第２ワイヤボンディングパッド
３４… 塗装膜
３５… 樹脂被覆層
３６… 本体部
３７… 電極端子
５０… 金属積層基板
５１… 積層本体部
５２… 貫通孔
５３… 樹脂被覆層
５５… 第１金属板
５６… 第２金属板
５７… 樹脂被覆層
６０… 多連化半導体発光装置
６１… 基台プレート
６２… 塗装膜
６３… 樹脂被覆層
６４… 第１積層プレート
６５… 塗装膜
６６… 樹脂被覆層
６７… 第２積層プレート
６８… 塗装膜
６９… 樹脂被覆層
７０… 金属積層基板
７１… 基台プレート
７２… 塗装膜
７３… 樹脂被覆層
７４… 積層プレート
７５… 塗装膜
７６… 樹脂被覆層
７７… 空間保持部材
７８… 金属積層基板

Claims (8)

  1. ２枚の金属プレートの夫々に、耐熱性及び絶縁性を有する電着塗料を用いた電着塗装によって塗装膜を析出させる工程と、
    前記２枚の金属プレートのうち一方の金属プレートの塗装膜に加熱処理を施して完全硬化させると共に他方の金属プレートの塗装膜に加熱処理を施して半硬化させる工程と、
    前記完全硬化の塗装膜を有する金属プレートと前記半硬化の塗装膜を有する金属プレートを重ね合わせて加圧加熱処理を施して前記半硬化の塗装膜を完全硬化させることにより、前記２枚の金属プレートが完全硬化した塗装膜で接着されてなる２層構造の金属積層基板を形成する工程と、
    前記金属積層基板の一方の金属プレートの前記塗装膜が被膜されていない部分に半導体発光素子を接合し、他方の金属プレートの前記塗装膜が被膜されていない部分に、一端部を前記半導体発光素子の素子電極に接合したボンディングワイヤの他端部を接合する工程と、
    を備えたことを特徴とする半導体発光装置の製造方法。
  2. 前記電着塗料は、ポリアミドイミド、ポリイミド及びポリアミドのうちのいずれかからなることを特徴とする請求項１に記載の半導体発光装置の製造方法。
  3. 前記半導体発光素子は、共晶接合によって接合されることを特徴とする請求項１又は請求項２に記載の半導体発光装置の製造方法。
  4. 前記半導体発光素子は、前記一方の金属プレートから突出しその上面が、接合される前記半導体発光素子の接合面とほぼ同一形状寸法を有する台座部上に接合されることを特徴とする請求項３に記載の半導体発光装置の製造方法。
  5. 前記金属プレートの夫々は、受電用の電極端子部を有することを特徴とする請求項１〜請求項４のいずれかに記載の半導体発光装置の製造方法。
  6. 前記金属プレートの夫々は、該金属プレートの夫々を貫通して実装時に位置決め及び嵌挿固定を行う貫通孔を有することを特徴とする請求項１〜請求項５のいずれかに記載の半導体発光装置の製造方法。
  7. ２枚の金属プレートの夫々が、耐熱性及び絶縁性を有する樹脂被覆層によって被覆されて所定の間隔で平行に接着されてなる金属積層基板と、
    前記金属積層基板の一方の金属プレートの前記樹脂被覆層が被覆されていない部分に接合された半導体発光素子と、
    前記金属積層基板の他方の金属プレートの前記樹脂被覆層が被覆されていない部分に、前記半導体発光素子の素子電極に接合された一端部から延びる他端部が接合されたボンディングワイヤと、
    前記金属積層基板の夫々の金属プレートから互いに平行に延設された受電用の電極端子部と、
    前記金属積層基板を貫通して実装時に位置決め及び嵌挿固定を行う貫通孔を有することを特徴とする半導体発光装置。
  8. 前記樹脂被覆層は、ポリアミドイミド、ポリイミド及びポリアミドのうちのいずれかからなることを特徴とする請求項７に記載の半導体発光装置。
JP2015100707A 2015-05-18 2015-05-18 半導体発光装置の製造方法及び半導体発光装置 Active JP6802620B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015100707A JP6802620B2 (ja) 2015-05-18 2015-05-18 半導体発光装置の製造方法及び半導体発光装置
US15/157,133 US9905521B2 (en) 2015-05-18 2016-05-17 Method for manufacturing semiconductor light-emitting device and semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015100707A JP6802620B2 (ja) 2015-05-18 2015-05-18 半導体発光装置の製造方法及び半導体発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020098289A Division JP7088985B2 (ja) 2020-06-05 2020-06-05 半導体発光装置の製造方法、積層基板の製造方法、及び半導体発光装置

Publications (2)

Publication Number Publication Date
JP2016219522A true JP2016219522A (ja) 2016-12-22
JP6802620B2 JP6802620B2 (ja) 2020-12-16

Family

ID=57325724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015100707A Active JP6802620B2 (ja) 2015-05-18 2015-05-18 半導体発光装置の製造方法及び半導体発光装置

Country Status (2)

Country Link
US (1) US9905521B2 (ja)
JP (1) JP6802620B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020129704A (ja) * 2020-06-05 2020-08-27 スタンレー電気株式会社 半導体発光装置の製造方法、積層基板の製造方法、及び半導体発光装置
WO2021261182A1 (ja) * 2020-06-22 2021-12-30 スタンレー電気株式会社 発光装置及び発光装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6597476B2 (ja) * 2016-05-20 2019-10-30 日亜化学工業株式会社 配線基体の製造方法並びに配線基体及びそれを用いた発光装置。
US10868209B2 (en) * 2017-02-23 2020-12-15 Osram Oled Gmbh Sensor element

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04221865A (ja) * 1990-12-20 1992-08-12 Fujikura Ltd 微小素子の固定方法
JP2000165045A (ja) * 1998-11-25 2000-06-16 Furukawa Electric Co Ltd:The プリント配線基板
US20020104681A1 (en) * 2001-02-07 2002-08-08 Masayuki Ishiwa Multilayer circuit board
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2003152225A (ja) * 2001-08-28 2003-05-23 Matsushita Electric Works Ltd 発光装置
JP2008060548A (ja) * 2006-08-02 2008-03-13 Sanyo Electric Co Ltd 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール
JP2011082259A (ja) * 2009-10-05 2011-04-21 Dainippon Printing Co Ltd Ｌｅｄ素子載置部材およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP2012502464A (ja) * 2009-06-18 2012-01-26 ユトロニクス インコーポレイテッド Ｌｅｄアレイモジュール及びその製造方法
JP2012043571A (ja) * 2010-08-17 2012-03-01 Citizen Holdings Co Ltd 照明ユニット
JP2013541186A (ja) * 2010-09-13 2013-11-07 ビーケー テクノロジー カンパニー リミテッド 放熱特性が向上した高光力ｌｅｄ光源構造体
JP2014103314A (ja) * 2012-11-21 2014-06-05 Ichikoh Ind Ltd Ｌｅｄチップ、車両用灯具の半導体型光源、車両用灯具

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269079A (ja) 2005-03-22 2006-10-05 Hitachi Lighting Ltd 光源モジュール、液晶表示装置および光源モジュールの製造方法
US20090001404A1 (en) * 2007-06-29 2009-01-01 Ohata Takafumi Semiconductor light emitting device, process for producing the same, and led illuminating apparatus using the same
TW201128812A (en) * 2009-12-01 2011-08-16 Lg Innotek Co Ltd Light emitting device
JP2012165016A (ja) 2012-04-27 2012-08-30 Sanyo Electric Co Ltd 発光装置
CN103840061B (zh) * 2012-11-27 2016-08-03 展晶科技(深圳)有限公司 发光二极管
TWI482318B (zh) * 2012-12-18 2015-04-21 Advanced Optoelectronic Tech 發光二極體及其封裝結構

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04221865A (ja) * 1990-12-20 1992-08-12 Fujikura Ltd 微小素子の固定方法
JP2000165045A (ja) * 1998-11-25 2000-06-16 Furukawa Electric Co Ltd:The プリント配線基板
US20020104681A1 (en) * 2001-02-07 2002-08-08 Masayuki Ishiwa Multilayer circuit board
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2003152225A (ja) * 2001-08-28 2003-05-23 Matsushita Electric Works Ltd 発光装置
JP2008060548A (ja) * 2006-08-02 2008-03-13 Sanyo Electric Co Ltd 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール
JP2012502464A (ja) * 2009-06-18 2012-01-26 ユトロニクス インコーポレイテッド Ｌｅｄアレイモジュール及びその製造方法
JP2011082259A (ja) * 2009-10-05 2011-04-21 Dainippon Printing Co Ltd Ｌｅｄ素子載置部材およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP2012043571A (ja) * 2010-08-17 2012-03-01 Citizen Holdings Co Ltd 照明ユニット
JP2013541186A (ja) * 2010-09-13 2013-11-07 ビーケー テクノロジー カンパニー リミテッド 放熱特性が向上した高光力ｌｅｄ光源構造体
JP2014103314A (ja) * 2012-11-21 2014-06-05 Ichikoh Ind Ltd Ｌｅｄチップ、車両用灯具の半導体型光源、車両用灯具

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020129704A (ja) * 2020-06-05 2020-08-27 スタンレー電気株式会社 半導体発光装置の製造方法、積層基板の製造方法、及び半導体発光装置
WO2021261182A1 (ja) * 2020-06-22 2021-12-30 スタンレー電気株式会社 発光装置及び発光装置の製造方法
JP7450466B2 (ja) 2020-06-22 2024-03-15 スタンレー電気株式会社 発光装置及び発光装置の製造方法

Also Published As

Publication number Publication date
JP6802620B2 (ja) 2020-12-16
US9905521B2 (en) 2018-02-27
US20160343927A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
JP4303550B2 (ja) 発光装置
KR101593740B1 (ko) 발광 장치 및 발광 장치의 제조 방법
US9512968B2 (en) LED module
JP5238366B2 (ja) 半導体発光装置
US20110037091A1 (en) Package for light emitting diode, light emitting device, and light emitting device manufacturing method
KR100634189B1 (ko) 박막형 발광 다이오드 패키지 및 그 제조 방법
JP5673190B2 (ja) 発光装置
JP2007514320A (ja) 表面実装の発光チップパッケージ
US20130307014A1 (en) Semiconductor light emitting device
JP6802620B2 (ja) 半導体発光装置の製造方法及び半導体発光装置
JP4976982B2 (ja) Ｌｅｄユニット
KR101135740B1 (ko) 발광 광원 및 그 제조 방법
WO2018168473A1 (ja) 光学モジュールの製造方法及び光学モジュール
KR100665182B1 (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
US20100006888A1 (en) Method of manufacturing optical semiconductor device, optical semiconductor device, and method of manufacturing optical semiconductor apparatus
JP5126127B2 (ja) 発光装置の製造方法
JP4912624B2 (ja) 発光素子実装用基板の製造方法及び発光素子モジュールの製造方法
KR101329194B1 (ko) 광 모듈 및 그 제조 방법
KR20100135496A (ko) 발광 장치 및 그 제조 방법
JP2010003946A (ja) 発光素子用パッケージ及び発光素子の製造方法
US20220328461A1 (en) Substrate structure, light-emitting device, and manufacturing method of substrate structure
KR101519110B1 (ko) 발광다이오드 패키지 및 그 제조방법
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
JP7088985B2 (ja) 半導体発光装置の製造方法、積層基板の製造方法、及び半導体発光装置
KR20100028115A (ko) 발광장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201127

R150 Certificate of patent or registration of utility model

Ref document number: 6802620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250