JP2024016742A - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP2024016742A
JP2024016742A JP2022119066A JP2022119066A JP2024016742A JP 2024016742 A JP2024016742 A JP 2024016742A JP 2022119066 A JP2022119066 A JP 2022119066A JP 2022119066 A JP2022119066 A JP 2022119066A JP 2024016742 A JP2024016742 A JP 2024016742A
Authority
JP
Japan
Prior art keywords
substrate
metal film
electronic device
solid
device substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022119066A
Other languages
English (en)
Inventor
和輝 下村
Kazuki Shimomura
宣年 藤井
Nobutoshi Fujii
雄一 山本
Yuichi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2022119066A priority Critical patent/JP2024016742A/ja
Priority to PCT/JP2023/027235 priority patent/WO2024024794A1/ja
Publication of JP2024016742A publication Critical patent/JP2024016742A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】優れた動作信頼性を有する電子デバイスを提供する。【解決手段】この電子デバイスは、第１のデバイス基板と、第２のデバイス基板と、空洞部とを備える。第２のデバイス基板は、第１のデバイス基板に積層されると共に第１のデバイス基板と電気的に接続され、第１のデバイス基板の面積よりも大きな面積を有する。空洞部は、第１のデバイス基板と第２のデバイス基板との積層方向と直交する平面に沿って、第１のデバイス基板の周囲の少なくとも一部を取り囲んでいる。【選択図】図１Ａ

Description

本開示は、２以上の基板が積層された積層構造を有する電子デバイスに関する。
これまでに、撮像装置の小型化を実現するため、画素信号を生成する撮像素子を含むウェハと、その撮像素子の生成する画素信号の信号処理を行う信号処理回路やメモリ回路などを含むウェハとを接合するＷｏＷ（Wafer on Wafer）積層技術が提案されている（例えば特許文献１）。
特開２０１４－０９９５８２号公報
ところで、このような積層構造を有する電子デバイスは、動作信頼性の向上が望まれる。
したがって、より優れた動作信頼性を有する電子デバイスを提供することが望まれる。
本開示の一実施形態としての電子デバイスは、第１のデバイス基板と、第２のデバイス基板と、空洞部とを備える。第２のデバイス基板は、第１のデバイス基板に積層されると共に第１のデバイス基板と電気的に接続され、第１のデバイス基板の面積よりも大きな面積を有する。空洞部は、第１のデバイス基板と第２のデバイス基板との積層方向と直交する平面に沿って、第１のデバイス基板の周囲の少なくとも一部を取り囲んでいる。
本開示の一実施形態としての電子デバイスでは、第１のデバイス基板の周囲の少なくとも一部を取り囲む空洞部を備えるので、第１のデバイス基板の熱が効率的に放出される。
本開示の第１の実施の形態に係る固体撮像装置の構成例を表す断面図である。 図１Ａに示した固体撮像装置の構成例を表す平面図である。 図１Ａに示した固体撮像装置の製造方法における一工程を表す断面図である。 図２Ａに続く一工程を表す断面図である。 図２Ｂに続く一工程を表す断面図である。 図２Ｃに続く一工程を表す断面図である。 図２Ｄに続く一工程を表す断面図である。 図２Ｅに続く一工程を表す断面図である。 図２Ｆに続く一工程を表す平面模式図である。 本開示の第１の実施の形態の第１の変形例としての固体撮像装置の構成例を表す断面図である。 図３Ａに示した固体撮像装置の構成例を表す平面図である。 本開示の第１の実施の形態の第２の変形例としての固体撮像装置の構成例を表す断面図である。 図４Ａに示した固体撮像装置の構成例を表す平面図である。 図４Ａに示した固体撮像装置の製造方法における一工程を表す断面図である。 図５Ａに続く一工程を表す断面図である。 図５Ｂに続く一工程を表す断面図である。 図５Ｃに続く一工程を表す断面図である。 本開示の第１の実施の形態の第３の変形例としての固体撮像装置の構成例を表す断面図である。 図６Ａに示した固体撮像装置の構成例を表す平面図である。 図６Ａに示した固体撮像装置の製造方法における一工程を表す断面図である。 図７Ａに続く一工程を表す断面図である。 図７Ｂに続く一工程を表す断面図である。 図７Ｃに続く一工程を表す断面図である。 本開示の第１の実施の形態の第４の変形例としての固体撮像装置の構成例を表す平面図である。 本開示の第２の実施の形態に係る電子機器の全体構成例を表す概略図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（固体撮像装置の例）
２．第１の実施の形態の変形例（固体撮像装置の変形例）
３．第２の実施の形態（電子機器への適用例）
４．移動体への応用例
５．その他の変形例
＜１．第１の実施の形態＞
［固体撮像装置１の構成］
図１Ａおよび図１Ｂは、いずれも本開示の第１の実施の形態としての固体撮像装置１の構成例を模式的に表したものである。図１Ａは、固体撮像装置１の断面構成例を表し、図１Ｂは、固体撮像装置１の平面構成例を表している。図１Ａは、図１Ｂに示したＩＡ－ＩＡ切断線に沿った矢視方向の積層断面図に相当する。また、図１Ｂは、図１Ａに破線ＩＢで示した高さ位置での水平断面図に相当する。
図１Ａに示したように、固体撮像装置１は、支持層１０に、ロジック層４０と、中間層３０と、センサ基板２０とが順に積層された積層構造を有する。
（支持層１０）
支持層１０は、例えば支持基板１１と、金属膜５２とを有する。支持基板１１は、例えばＳｉ（シリコン）基板であり、表面１１ＦＳおよび裏面１１ＢＳを有する。金属膜５２は、裏面１１ＢＳを覆うように設けられている。
（ロジック層４０）
ロジック層４０は、１以上のロジック基板４１を有している。図１Ａおよび図１Ｂでは、１つのセンサ基板２０に対し２つのロジック基板４１が設けられている態様を例示している。但し、固体撮像装置１は、１つのロジック基板４１のみを有していてもよいし、３以上のロジック基板４１を有していてもよい。すなわち、１つのセンサ基板２０に対するロジック基板４１の数は任意に設定可能である。ロジック基板４１は、中間層３０を介してセンサ基板２０と電気的に接続されている。ロジック基板４１は、本開示の「第１のデバイス基板」に対応する一具体例である。センサ基板２０は、本開示の「第２のデバイス基板」に対応する一具体例である。
図１Ａおよび図１Ｂに示したように、２つのロジック基板４１は、ロジック基板４１、中間層３０、およびセンサ基板２０の積層方向であるＺ軸方向と直交するＸＹ平面に沿って互いに離間して配置されている。各々のロジック基板４１の周囲には空洞部Ｖが設けられている。空洞部Ｖは、ＸＹ平面に沿ってロジック基板４１の周囲を取り囲むように設けられている。空洞部Ｖは、例えばロジック基板４１で発生する熱をロジック基板４１の周囲へ放出するヒートシンクである。固体撮像装置１では、空洞部Ｖは、ロジック基板４１と同じ階層に設けられている。なお、固体撮像装置１では、ＸＹ面内に沿ってロジック基板４１の外縁４１Ｋを全周に亘って取り囲むように空洞部Ｖが存在している。但し、本開示では、ロジック基板４１の少なくとも一部を取り囲むようにしてもよい。空洞部Ｖは、隣り合う一対のロジック基板４１同士の隙間にも存在する。なお、空洞部Ｖは、複数のロジック基板４１同士の隙間の少なくとも一部に設けられていればよい。すなわち、本開示は、複数のロジック基板４１同士の隙間の全てに空洞部Ｖが存在している場合に限定されるものではない。
空洞部Ｖは、固体撮像装置１の外部と連通していてもよい。すなわち、外気が空洞部Ｖへ導入され、かつ排出されるようになっていてもよい。その場合、空洞部Ｖは、通気路として利用可能である。
空洞部Ｖの少なくとも一部は、ロジック基板４１を覆う金属膜５１により画定されている。すなわち、金属膜５１により、空洞部Ｖはその周囲から区切られている。固体撮像装置１では、空洞部Ｖは、金属膜５１および金属膜５２によって画定されており、ロジック基板４１や支持基板１１から分離されている。金属膜５１は、例えばロジック基板４１の外縁４１Ｋに沿ったロジック基板４１の端面４１Ｔと、ロジック基板４１のうちセンサ基板２０と反対側の表面４１ＦＳとを連続的に覆っている。なお、隣り合う複数のロジック基板４１を覆う金属膜５１同士がつながっていてもよい。さらに、金属膜５１と、ロジック基板４１の端面４１Ｔおよび表面４１ＦＳとの間に、例えばＳｉＮ（窒化珪素）などの絶縁層４４を設けるようにしてもよい。図１Ａでは、ロジック基板４１の周囲の中間層３０の表面３０ＦＳをも覆うように絶縁層４４と金属膜５１とが形成されている場合を例示している。ここで金属膜５１と金属膜５２とは一体化して１つの金属フレーム５０を構成している。したがって、空洞部Ｖは、金属フレーム５０に内在しているともいえる。金属膜５１および金属膜５２は、いずれもＡｌ（アルミニウム），Ｗ（タングステン），およびＣｕ（銅）のうちの少なくとも１種を含むものであってもよい。金属膜５１の構成材料と金属膜５２の構成材料とは互いに同じであってもよいし、互いに異なっていてもよい。また、金属膜５１および金属膜５２は、いずれも、例えば原子層堆積（ＡＬＤ）法により形成することができるが、その製造方法はこれに限定されるものではない。
ロジック基板４１には、ロジック回路が設けられている。ロジック回路は、例えば配線層４２と、トランジスタなどの半導体素子４３とを有する。配線層４２の一部の面は、ロジック基板４１の裏面４１ＢＳに露出している。ロジック基板４１の裏面４１ＢＳは、中間層３０の表面３０ＦＳと接合されている。配線層４２は、例えばＣｕ（銅）により構成される。
（中間層３０）
中間層３０は、絶縁層３１と、絶縁層３１に埋設された配線層３２～３８とを有している。絶縁層３１は、例えば酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｘ）などの無機酸化物によって形成することができる。配線層３２～３８は、中間層３０の表面３０ＦＳから裏面３０ＢＳに至るまで、Ｚ軸方向に順に積層されている。配線層３２は表面３０ＦＳに露出しており、ロジック基板４１の配線層４２と接合されている。配線層３２～３８は、例えばＣｕ（銅）により構成される。なお、図１Ａの配線層３２～３８は例示であって、中間層３０に存在する配線層の数や大きさ、位置などは図１Ａに示したものに限定されない。中間層３０の裏面３０ＢＳは、センサ基板２０の表面ＦＳと接合されている。
（センサ基板２０）
センサ基板２０は、基体２１に、固体撮像素子２２と、配線層２３～２６とがそれぞれ設けられたものである。センサ基板２０のＸＹ平面における占有面積は、ロジック基板４１のＸＹ平面における占有面積よりも大きい。固体撮像素子２２は、フォトダイオード２２Ａなどにより構成される画素を複数含み、画素単位で外光を受光して画素信号を生成可能なものである。固体撮像素子２２は、例えば保護膜２２Ｂと、カラーフィルタ２２Ｃと、マイクロレンズ２２Ｄとをさらに有する。配線層２３～２６は、表面２０ＦＳからフォトダイオード２２Ａに至るまで、Ｚ軸方向に順に積層されている。配線層２３は表面２３ＦＳに露出しており、中間層３０の配線層３８と接合されている。配線層２３～２６は、例えばＣｕ（銅）により構成される。なお、図１Ａの配線層２３～２６は例示であって、センサ基板２０に存在する配線層の数や大きさ、位置などは図１Ａに示したものに限定されない。配線層３２～３８と配線層２３～２６とを介してロジック基板４１のロジック回路とセンサ基板２０の固体撮像素子２２とが電気的に接続されている。
［固体撮像装置１の製造方法］
続いて、図２Ａ～図２Ｇを参照して、固体撮像装置１の製造方法について説明する。図２Ａ～図２Ｇは、固体撮像装置１の製造方法における一工程をそれぞれ表す断面図であり、図１Ａに対応するものである。なお、図２Ａ～図２Ｆでは、１つの固体撮像装置１の製造過程を例示的に示しているが、実際には図２Ｇに示したように１つのウェハ（支持基板１１）に複数の固体撮像装置１を一括形成したのち、固体撮像装置１ごとに切り分けることになる。
まず、図２Ａに示したように、支持基板６１に、センサ基板２０Ｚの裏面２０ＢＳを固定する。センサ基板２０Ｚの構成は、固体撮像素子２２のうちフォトダイオード２２Ａは有するものの、保護膜２２Ｂ、カラーフィルタ２２Ｃ、およびマイクロレンズ２２Ｄは有していないことを除き、センサ基板２０の構成と実質的に同じである。そののち、センサ基板２０Ｚの表面２０ＦＳに、ＷｏＷ（Wafer on Wafer）積層技術により、中間層３０の裏面３０ＢＳを接合する。その際、配線層２３と配線層３８とが直接接合される。
次に、図２Ｂに示したように、別途用意したロジック基板４１を、ＣｏＷ（Chip on Wafer）積層技術により中間層３０の表面３０ＦＳに接合する。これにより積層体ＳＳを得る。そののち、必要に応じてロジック基板４１の研磨を行い、ロジック基板４１の厚さを調整する。ロジック基板４１を複数配置する場合には、それら複数のロジック基板４１の表面４１ＦＳの高さ位置を互いに揃えるように調整する。
次に、図２Ｃに示したように、中間層３０の表面３０ＦＳならびにロジック基板４１の端面４１Ｔおよび表面４１ＦＳを少なくとも覆うように、絶縁層４４を形成する。
そののち、図２Ｄに示したように、センサ基板２０Ｚ、中間層３０およびロジック層４０の積層体の輪郭に沿ってトリミングを行い、支持基板６１のうち、積層体ＳＳの輪郭に沿った周辺部分について厚さ方向に掘り下げ、厚さを薄くする。個々の固体撮像装置１に切り分ける際に支持基板６１が意図しない形状に欠けてしまうなどの不具合を防止するためである。
次に、図２Ｅに示したように、絶縁層４４のうち、中間層３０の表面３０ＦＳならびにロジック基板４１の端面４１Ｔおよび表面４１ＦＳを覆う部分の上に、金属膜５１をさらに成膜する。その際、ＡＬＤ法により金属膜５１を形成することにより、より均質な厚みの金属膜５１が得られる。
次に、図２Ｆに示したように、支持基板１１の平坦な裏面１１ＢＳに金属膜５２を成膜したのち、金属膜５１と金属膜５２とを突き合わせ、常温下において圧着により金属膜５１と金属膜５２とを接合する。あるいは、金属膜５１と金属膜５２とを加熱して熱圧着により両者を接合するようにしてもよい。続いて支持基板６１を研磨してその厚さを薄くしたのち、フォトダイオード２２Ａの上に保護膜２２Ｂ、カラーフィルタ２２Ｃ、およびマイクロレンズ２２Ｄなどを順に形成し、固体撮像素子２２を形成する。
以上により、図２Ｇに示したように、複数の固体撮像装置１が１つの支持基板１１の上に形成される。そののち、必要に応じて支持基板１１の表面１１ＦＳを研磨することにより支持基板１１の厚さを所定の厚さに加工する。最後に、ダイシングブレードなどを用い、例えば図２Ｇに破線で示した位置で切断することにより、複数の固体撮像装置１を切り分ける。以上により、固体撮像装置１の製造が完了する。
［固体撮像装置１の作用効果］
以上説明したように、本実施の形態の固体撮像装置１では、ロジック基板４１とセンサ基板２０との積層方向と直交するＸＹ平面に沿って、ロジック基板４１の周囲の少なくとも一部を取り囲むように空洞部Ｖを設けるようにしている。このため、空洞部Ｖがヒートシンクとなり、ロジック基板４１の熱が効率的に放出される。したがって、ロジック基板４１の温度上昇に伴う暗電流に起因する固体撮像装置１の動作性能への影響を緩和することができる。よって、固体撮像装置１における高い動作信頼性を確保することができる。また、本実施の形態の固体撮像装置１では、高い放熱性を有するので、さらなる高集積化にも有利である。
また、固体撮像装置１では、隣り合う２つのロジック基板４１の隙間にも空洞部Ｖを設けるようにしたので、各ロジック基板４１の熱を、空洞部Ｖを介してより効率的に外部へ放出することができる。
また、固体撮像装置１では、空洞部Ｖが外部と連通するようにしたので、外気を空洞部Ｖへ導入し、排出することができ、より放熱性を高めることができる。
また、固体撮像装置１では、ロジック基板４１の端面４１Ｔおよび表面４１ＦＳを金属膜５１によって連続的に覆うようにしたので、金属膜５１を介して効率的にロジック基板４１の熱を放出することもできる。さらに、支持基板１１の裏面１１ＢＳにも金属膜５２を設け、金属膜５１と金属膜５２とを接合するようにしたので、より高い放熱性を得ることができる。そのうえ、固体撮像装置１では、空洞部Ｖが存在するものの、互いに接合された金属膜５１および金属膜５２からなる金属フレーム５０を設けるようにしたので、支持層１０によってロジック基板４１、中間層３０、およびセンサ基板２０を強固に支持することができる。
＜２．第１の実施の形態の変形例＞
［固体撮像装置１Ａの構成］
図３Ａは、本開示における第１の変形例（以下、変形例１という。）としての固体撮像装置１Ａの断面構成例を表す断面図であり、上記第１の実施の形態の固体撮像装置１を示した図１Ａに対応する。また、図３Ｂは、固体撮像装置１Ａの平面構成例を表す平面図であり、上記第１の実施の形態の固体撮像装置１を示した図１Ｂに対応する。図３Ａは、図３Ｂに示したＩＩＩＡ－ＩＩＩＡ切断線に沿った矢視方向の積層断面図に相当する。また、図３Ｂは、図３Ａに破線ＩＩＩＢで示した高さ位置での水平断面図に相当する。なお、図３Ｂにおいて、２点鎖線は、個々の固体撮像装置１Ａに分割される前の状態において、互いに隣り合う複数の固体撮像装置１Ａ同士の境界を示している。
［固体撮像装置１Ａの作用効果］
図３Ａに示したように、変形例１としての固体撮像装置１Ａでは、ロジック層４０にロジック基板４１と隣り合うようにダミー基板Ｄを配置するようにしたものである。ダミー基板Ｄは、隣り合う他の固体撮像装置１Ａとの境界を跨ぐように配置される。このため、固体撮像装置１Ａでは、固体撮像装置１と比較して、支持層１０によってロジック基板４１、中間層３０、およびセンサ基板２０をよりいっそう強固に支持することができる。したがって、１つの支持基板１１に形成された複数の固体撮像装置１Ａをダイシングブレードなどによって個々の固体撮像装置１Ａに切り分ける際、ダミー基板Ｄを設けない場合と比べて精度よく円滑に切断することができる。
また、固体撮像装置１Ａにおいてもロジック基板４１の周囲の少なくとも一部を取り囲むように空洞部Ｖを設けるようにしているので、ロジック基板４１の熱が効率的に放出される。したがって、固体撮像装置１と同様の効果が得られる。
［固体撮像装置１Ｂの構成］
図４Ａは、本開示における第２の変形例（以下、変形例２という。）としての固体撮像装置１Ｂの断面構成例を表す断面図であり、上記第１の実施の形態の固体撮像装置１を示した図１Ａに対応する。また、図４Ｂは、固体撮像装置１Ｂの平面構成例を表す平面図であり、上記第１の実施の形態の固体撮像装置１を示した図１Ｂに対応する。図４Ａは、図４Ｂに示したＩＶＡ－ＩＶＡ切断線に沿った矢視方向の積層断面図に相当する。また、図４Ｂは、図４Ａに破線ＩＶＢで示した高さ位置での水平断面図に相当する。
上記第１の実施の形態の固体撮像装置１では、平板状の支持基板１１の上に平坦な金属膜５２を設けた支持層１０にロジック層４０を積層するようにした。これに対し、変形例２の固体撮像装置１Ｂでは、支持層１０の代わりに支持層１０Ｂを採用している。具体的には、支持基板１１に凹部１１Ｕ１，１１Ｕ２を設け、凹部１１Ｕ１，１１Ｕ２にロジック基板４１をそれぞれ収容するようにしている。固体撮像装置１Ｂでは、凹部１１Ｕ１，１１Ｕ２には、ロジック基板４１の厚さ方向の少なくとも一部が収容されていればよい。すなわち、固体撮像装置１ＢをＸＹ面に沿って眺めた状態において、支持層１０Ｂとロジック層４０の少なくとも一部とが互いに重なり合っている。凹部１１Ｕ１，１１Ｕ２の内面は、金属膜５２により覆われている。ここで、金属膜５２のうち、凹部１１Ｕ１，１１Ｕ２の底面１１ＵＳおよび側面１１ＷＳを覆う部分は、金属膜５１のうちロジック基板４１の表面４１ＦＳおよび端面４１Ｔを覆う部分と離間しており、空洞部Ｖ１，Ｖ２を形成している。すなわち、空洞部Ｖ１，Ｖ２は、ロジック基板４１と支持基板１１との間にも存在する。なお、空洞部Ｖ１および空洞部Ｖ２は、それぞれ異なるロジック基板４１の周囲に存在しており、互いに分離されている。
［固体撮像装置１Ｂの製造方法］
続いて、図５Ａ～図５Ｄを参照して、固体撮像装置１Ｂの製造方法について説明する。ここでは、固体撮像装置１Ｂのうちの支持層１０Ｂの製造方法を詳しく説明する。図５Ａ～図５Ｄは、支持層１０Ｂの製造方法における一工程をそれぞれ表す断面図である。なお、図５Ａ～図５Ｄでは、２つの凹部１１Ｕ１，１１Ｕ２を含む支持層１０Ｂの製造過程を例示しているが、凹部の数はこれに限定されるものではない。
まず、図５Ａに示したように、例えばシリコン基板１１Ｚを用意したのち、裏面１１ＢＳを全面的に覆うようにＳｉＯ2などからなる無機膜ＩＦを形成する。そののち、無機膜ＩＦを全面的に覆うようにレジスト膜を形成したのち、フォトリソグラフィ法などによってそのレジスト膜を選択的に除去することでレジストパターンＲＰを得る。
次いで、図５Ｂに示したように、レジストパターンＲＰをマスクとして用いた選択的エッチング処理により無機膜ＩＦをパターニングし、無機膜パターンＩＦＰを得る。これにより、裏面１１ＢＳの一部が露出する。
続いて、図５Ｃに示したように、無機膜パターンＩＦＰをマスクとして用いた選択的エッチング処理によりシリコン基板１１Ｚの露出部分を掘り下げることで、凹部１１Ｕ１，１１Ｕ２を含む支持基板１１を得る。
最後に、図５Ｄに示したように、無機膜パターンＩＦＰを除去したのち、凹部１１Ｕ１，１１Ｕ２の底面１１ＵＳおよび側面１１ＷＳを含む支持基板１１の全体を覆うように金属膜５２を形成する。
以上により、支持層１０Ｂの製造が完了する。そののち、上記第１の実施の形態で説明した固体撮像装置１と同様にして固体撮像装置１Ｂを製造することができる。
［固体撮像装置１Ｂの作用効果］
変形例２としての固体撮像装置１Ｂでは、支持基板１１に凹部１１Ｕ１，１１Ｕ２を設け、凹部１１Ｕ１，１１Ｕ２にロジック基板４１をそれぞれ収容するようにしている。このため、固体撮像装置１と比較して、機械的強度を向上させつつ高い放熱性を実現することができる。さらに、固体撮像装置１Ｂでは、空洞部Ｖ１，Ｖ２がロジック基板４１と支持基板１１との間にも存在する。このため、空洞部Ｖ１，Ｖ２に露出するロジック基板４１の表面積が増加し、放熱性をより高めることができる。
［固体撮像装置１Ｃの構成］
図６Ａは、本開示における第３の変形例（以下、変形例３という。）としての固体撮像装置１Ｃの断面構成例を表す断面図であり、上記第１の実施の形態の固体撮像装置１を示した図１Ａに対応する。また、図６Ｂは、固体撮像装置１Ｃの平面構成例を表す平面図であり、上記第１の実施の形態の固体撮像装置１を示した図１Ｂに対応する。図６Ａは、図６Ｂに示したＶＩＡ－ＶＩＡ切断線に沿った矢視方向の積層断面図に相当する。また、図６Ｂは、図６Ａに破線ＶＩＢで示した高さ位置での水平断面図に相当する。
変形例３の固体撮像装置１Ｃでは、支持層１０の代わりに支持層１０Ｃを採用している。具体的には、支持基板１１に凹部１１Ｕ１，１１Ｕ２を設け、凹部１１Ｕ１，１１Ｕ２にロジック基板４１をそれぞれ収容するようにしている。但し、固体撮像装置１Ｃでは、金属膜５２のうち、凹部１１Ｕ１，１１Ｕ２の底面１１ＵＳを覆う部分が、金属膜５１のうちロジック基板４１の表面４１ＦＳを覆う部分と当接している。一方、金属膜５２のうち凹部１１Ｕ１，１１Ｕ２の側面１１ＷＳを覆う部分は、金属膜５１のうちロジック基板４１の端面４１Ｔを覆う部分と離間しており、空洞部Ｖ１，Ｖ２を形成している。その点を除き、固体撮像装置１Ｃの構成は固体撮像装置１Ｂの構成と実質的に同じである。
［固体撮像装置１Ｃの製造方法］
続いて、図７Ａ～図７Ｄを参照して、固体撮像装置１Ｃの製造方法について説明する。ここでは、固体撮像装置１Ｃのうちの支持層１０Ｃの製造方法を詳しく説明する。図７Ａ～図７Ｄは、支持層１０Ｃの製造方法における一工程をそれぞれ表す断面図である。なお、図７Ａ～図７Ｄでは、２つの凹部１１Ｕ１，１１Ｕ２を含む支持層１０Ｃの製造過程を例示しているが、凹部の数はこれに限定されるものではない。
まず、図７Ａに示したように、例えばシリコン基板１１Ｚを用意したのち、裏面１１ＢＳを全面的に覆うようにＳｉＯ2などからなる無機膜ＩＦを形成する。但し、シリコン基板１１Ｚには、厚さ方向の一部においてボロン（Ｂ）などの高濃度不純物層ＢＢが設けられている。そののち、無機膜ＩＦを全面的に覆うようにレジスト膜を形成したのち、フォトリソグラフィ法などによってそのレジスト膜を選択的に除去することでレジストパターンＲＰを得る。
次いで、図７Ｂに示したように、レジストパターンＲＰをマスクとして用いた選択的エッチング処理により無機膜ＩＦをパターニングし、無機膜パターンＩＦＰを得る。これにより、裏面１１ＢＳの一部が露出する。
続いて、図７Ｃに示したように、無機膜パターンＩＦＰをマスクとして用いた選択的エッチング処理によりシリコン基板１１Ｚの露出部分を掘り下げることで、凹部１１Ｕ１，１１Ｕ２を含む支持基板１１を得る。このとき、高濃度不純物層ＢＢがエッチングストッパとなり、凹部１１Ｕ１，１１Ｕ２の深さが高精度に制御される。
最後に、図７Ｄに示したように、無機膜パターンＩＦＰを除去したのち、凹部１１Ｕ１，１１Ｕ２の底面１１ＵＳおよび側面１１ＷＳを含む支持基板１１の全体を覆うように金属膜５２を形成する。
以上により、支持層１０Ｃの製造が完了する。そののち、上記第１の実施の形態で説明した固体撮像装置１と同様にして固体撮像装置１Ｃを製造することができる。
［固体撮像装置１Ｃの作用効果］
変形例３としての固体撮像装置１Ｃでは、支持基板１１に凹部１１Ｕ１，１１Ｕ２を設け、凹部１１Ｕ１，１１Ｕ２にロジック基板４１をそれぞれ収容するようにしている。このため、固体撮像装置１と比較して、機械的強度を向上させつつ高い放熱性を実現することができる。さらに、固体撮像装置１Ｂでは、金属膜５２のうち、凹部１１Ｕ１，１１Ｕ２の底面１１ＵＳを覆う部分が、金属膜５１のうちロジック基板４１の表面４１ＦＳを覆う部分と当接している。このため、支持層１０や支持層１０Ｂと比較して、支持層１０Ｃの薄型化を図ることができる。さらに、ロジック基板４１の熱が金属膜５１および金属膜５２を介して効率的に放出される。
［固体撮像装置１Ｄの構成］
図８は、本開示における第４の変形例（以下、変形例４という。）としての固体撮像装置１Ｄの平面構成例を表す平面図であり、上記第１の実施の形態の固体撮像装置１を示した図１Ｂに対応する。変形例４の固体撮像装置１Ｄは、空洞部Ｖ１，Ｖ２が互いに連通し、外部にもつながっている。このため、より放熱性を高めることができる。
＜３．第２の実施の形態：電子機器への適用例＞
図９は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
カメラ２０００は、レンズ群などからなる光学部２００１、上述の固体撮像装置１，１Ａなど（以下、固体撮像装置１等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、撮像装置２００２として、上述した固体撮像装置１等を用いることで、良好な画像の取得が期待できる。
＜４．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１１は、撮像部１２０３１の設置位置の例を示す図である。
図１１では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１Ａなどに示した固体撮像装置１等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
＜５．その他の変形例＞
以上、いくつかの実施の形態および変形例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々の変形が可能である。上記実施の形態等において説明した各構成要素の配置位置や寸法、形状は、任意に設定し得る。
また、上記実施の形態等では、信号処理回路として、ロジック回路およびメモリ回路を例示したが、本開示はこれに限定されるものではない。本開示の信号処理回路は、例えば、ロジック回路、メモリ回路、電源回路、画像信号圧縮回路、クロック回路および光通信変換回路のうちの少なくとも１つを含むものである。
なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本技術は以下のような構成を取り得るものである。
（１）
第１のデバイス基板と、
前記第１のデバイス基板に積層されると共に前記第１のデバイス基板と電気的に接続され、前記第１のデバイス基板の面積よりも大きな面積を有する第２のデバイス基板と、
前記第１のデバイス基板と前記第２のデバイス基板との積層方向と直交する平面に沿って、前記第１のデバイス基板の周囲の少なくとも一部を取り囲む空洞部と
を備えた
電子デバイス。
（２）
前記平面に沿って互いに離間して配置された複数の前記第１のデバイス基板を備え、
前記空洞部は、複数の前記第１のデバイス基板同士の隙間の少なくとも一部に設けられている
上記（１）記載の電子デバイス。
（３）
前記空洞部は、外部と連通している
上記（１）および（２）記載の電子デバイス。
（４）
前記空洞部の少なくとも一部は、前記第１のデバイス基板を覆う第１金属膜により画定されている
上記（１）から（３）のいずれか１つに記載の電子デバイス。
（５）
前記第１金属膜は、前記第１のデバイス基板の端面と、前記第１のデバイス基板のうち前記第２のデバイス基板と反対側の表面とを連続的に覆っている
上記（４）記載の電子デバイス。
（６）
前記第１金属膜は、Ａｌ（アルミニウム），Ｗ（タングステン），およびＣｕ（銅）のうちの少なくとも１種を含む
上記（４）記載の電子デバイス。
（７）
前記第１のデバイス基板から見て前記第２のデバイス基板と反対側に設けられ、第２金属膜を介して前記第１のデバイス基板を支持する支持基板をさらに備え、
前記空洞部の少なくとも一部は、前記第１のデバイス基板を覆う第１金属膜と、前記第２金属膜とにより画定されている
上記（１）から（６）のいずれか１つに記載の電子デバイス。
（８）
前記第１金属膜と前記第２金属膜とは一体化して金属フレームを構成している
上記（７）記載の電子デバイス。
（９）
前記支持基板は、前記第１のデバイス基板の厚さ方向の少なくとも一部を収容する凹部を有する
上記（７）または（８）に記載の電子デバイス。
（１０）
前記凹部の内面は、前記第２金属膜により覆われている
上記（７）から（９）のいずれか１つに記載の電子デバイス。
（１１）
前記空洞部は、前記第１のデバイス基板と前記支持基板との間にも存在する
上記（９）または（１０）に記載の電子デバイス。
（１２）
前記第１金属膜のうち前記第１のデバイス基板の表面を覆う表面被覆部分と、前記第２金属膜のうち前記支持基板の前記凹部の底面を覆う底面被覆部分とが接している
上記（９）から（１１）のいずれか１つに記載の電子デバイス。
（１３）
前記平面に沿って前記第１のデバイス基板と前記空洞部を挟んで隣り合うように配置された追加基板をさらに備えた
上記（１）から（１２）のいずれか１つに記載の電子デバイス。
（１４）
前記第２のデバイス基板は、複数の画素を含み、前記画素ごとに外光を受光して画素信号を生成可能な撮像素子が設けられたセンサ基板であり、
前記第１のデバイス基板は、前記画素信号の信号処理を行う信号処理回路を含む回路基板である
上記（１）から（１３）のいずれか１つに記載の電子デバイス。
（１５）
前記信号処理回路は、ロジック回路、メモリ回路、電源回路、画像信号圧縮回路、クロック回路および光通信変換回路のうちの少なくとも１つを含む
上記（１３）または（１４）記載の電子デバイス。
１，１Ａ～１Ｄ…固体撮像装置、１０…支持層、４０…ロジック層、２０…センサ基板、３０…中間層。

Claims (15)

  1. 第１のデバイス基板と、
    前記第１のデバイス基板に積層されると共に前記第１のデバイス基板と電気的に接続され、前記第１のデバイス基板の面積よりも大きな面積を有する第２のデバイス基板と、
    前記第１のデバイス基板と前記第２のデバイス基板との積層方向と直交する平面に沿って、前記第１のデバイス基板の周囲の少なくとも一部を取り囲む空洞部と
    を備えた
    電子デバイス。
  2. 前記平面に沿って互いに離間して配置された複数の前記第１のデバイス基板を備え、
    前記空洞部は、複数の前記第１のデバイス基板同士の隙間の少なくとも一部に設けられている
    請求項１記載の電子デバイス。
  3. 前記空洞部は、外部と連通している
    請求項１記載の電子デバイス。
  4. 前記空洞部の少なくとも一部は、前記第１のデバイス基板を覆う第１金属膜により画定されている
    請求項１記載の電子デバイス。
  5. 前記第１金属膜は、前記第１のデバイス基板の端面と、前記第１のデバイス基板のうち前記第２のデバイス基板と反対側の表面とを連続的に覆っている
    請求項４記載の電子デバイス。
  6. 前記第１金属膜は、Ａｌ（アルミニウム），Ｗ（タングステン），およびＣｕ（銅）のうちの少なくとも１種を含む
    請求項４記載の電子デバイス。
  7. 前記第１のデバイス基板から見て前記第２のデバイス基板と反対側に設けられ、第２金属膜を介して前記第１のデバイス基板を支持する支持基板をさらに備え、
    前記空洞部の少なくとも一部は、前記第１のデバイス基板を覆う第１金属膜と、前記第２金属膜とにより画定されている
    請求項１記載の電子デバイス。
  8. 前記第１金属膜と前記第２金属膜とは一体化して金属フレームを構成している
    請求項７記載の電子デバイス。
  9. 前記支持基板は、前記第１のデバイス基板の厚さ方向の少なくとも一部を収容する凹部を有する
    請求項７記載の電子デバイス。
  10. 前記凹部の内面は、前記第２金属膜により覆われている
    請求項９記載の電子デバイス。
  11. 前記空洞部は、前記第１のデバイス基板と前記支持基板との間にも存在する
    請求項９記載の電子デバイス。
  12. 前記第１金属膜のうち前記第１のデバイス基板の表面を覆う表面被覆部分と、前記第２金属膜のうち前記支持基板の前記凹部の底面を覆う底面被覆部分とが接している
    請求項９記載の電子デバイス。
  13. 前記平面に沿って前記第１のデバイス基板と前記空洞部を挟んで隣り合うように配置された追加基板をさらに備えた
    請求項１記載の電子デバイス。
  14. 前記第２のデバイス基板は、複数の画素を含み、前記画素ごとに外光を受光して画素信号を生成可能な撮像素子が設けられたセンサ基板であり、
    前記第１のデバイス基板は、前記画素信号の信号処理を行う信号処理回路を含む回路基板である
    請求項１記載の電子デバイス。
  15. 前記信号処理回路は、ロジック回路、メモリ回路、電源回路、画像信号圧縮回路、クロック回路および光通信変換回路のうちの少なくとも１つを含む
    請求項１４記載の電子デバイス。
JP2022119066A 2022-07-26 2022-07-26 電子デバイス Pending JP2024016742A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022119066A JP2024016742A (ja) 2022-07-26 2022-07-26 電子デバイス
PCT/JP2023/027235 WO2024024794A1 (ja) 2022-07-26 2023-07-25 電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022119066A JP2024016742A (ja) 2022-07-26 2022-07-26 電子デバイス

Publications (1)

Publication Number Publication Date
JP2024016742A true JP2024016742A (ja) 2024-02-07

Family

ID=89706370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022119066A Pending JP2024016742A (ja) 2022-07-26 2022-07-26 電子デバイス

Country Status (2)

Country Link
JP (1) JP2024016742A (ja)
WO (1) WO2024024794A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102031731B1 (ko) * 2012-12-18 2019-10-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
JP6244662B2 (ja) * 2013-05-27 2017-12-13 株式会社ニコン 撮像装置及びカメラ
JP2015015319A (ja) * 2013-07-03 2015-01-22 キヤノン株式会社 集積回路装置
TWI788430B (zh) * 2017-10-30 2023-01-01 日商索尼半導體解決方案公司 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器
WO2022239464A1 (ja) * 2021-05-13 2022-11-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器

Also Published As

Publication number Publication date
WO2024024794A1 (ja) 2024-02-01

Similar Documents

Publication Publication Date Title
US11355465B2 (en) Semiconductor device including glass substrate having improved reliability and method of manufacturing the same
US20230107566A1 (en) Imaging unit, method for manufacturing the same, and electronic apparatus
CN111886855B (zh) 摄像装置和电子设备
CN112602195A (zh) 摄像装置和电子设备
US20220392936A1 (en) Solid-state imaging device and method of producing the same
US20230060413A1 (en) Semiconductor device, imaging unit, and electronic apparatus
JP2024016742A (ja) 電子デバイス
WO2022196188A1 (ja) 撮像装置、撮像装置の製造方法、および電子機器
CN114127919A (zh) 半导体封装、电子装置和制造半导体封装的方法
WO2023248606A1 (ja) パッケージ、半導体装置およびパッケージの製造方法
CN113678234A (zh) 半导体封装件、半导体封装件制造方法和电子装置
TW202029458A (zh) 半導體裝置及其製造方法、攝像元件
WO2024024278A1 (ja) パッケージおよびパッケージの製造方法
WO2022239325A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2024053695A1 (ja) 光検出装置
WO2024111248A1 (ja) 半導体パッケージ、光学装置、および、半導体パッケージの製造方法
WO2023195236A1 (ja) パッケージおよびパッケージの製造方法
WO2024095610A1 (ja) 電子デバイス
WO2023058327A1 (ja) 半導体装置
WO2024057709A1 (ja) 半導体パッケージ、および、電子装置
WO2023145445A1 (ja) 半導体装置およびその製造方法、並びに電子機器
WO2023188831A1 (ja) 半導体装置及び半導体装置の製造方法
WO2022230243A1 (ja) 半導体装置
WO2021153030A1 (ja) 固体撮像装置およびその製造方法
JP2024044280A (ja) 電子デバイスおよび電子デバイスの製造方法