CN114127919A - 半导体封装、电子装置和制造半导体封装的方法 - Google Patents

半导体封装、电子装置和制造半导体封装的方法 Download PDF

Info

Publication number
CN114127919A
CN114127919A CN202080051549.7A CN202080051549A CN114127919A CN 114127919 A CN114127919 A CN 114127919A CN 202080051549 A CN202080051549 A CN 202080051549A CN 114127919 A CN114127919 A CN 114127919A
Authority
CN
China
Prior art keywords
semiconductor package
transparent member
solid
embedded
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080051549.7A
Other languages
English (en)
Inventor
重田博幸
细川広阳
梅沢让
波多野正喜
牧野博文
小山寿树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN114127919A publication Critical patent/CN114127919A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明的目的是将电路添加到半导体封装中，同时最小化半导体封装尺寸的增加。所述半导体封装包括透明构件；嵌入树脂；嵌入电路；以及固态图像捕获元件。在该半导体封装中，嵌入树脂围绕透明构件的周边形成。此外，在该半导体封装中，嵌入电路嵌入在嵌入树脂中。此外，在该半导体封装中，固态图像捕获元件对穿过透明构件的光进行光电转换并生成图像数据。

Description

半导体封装、电子装置和制造半导体封装的方法
技术领域
本技术涉及半导体封装。具体地，本技术涉及被配置为生成图像数据的半导体封装、电子装置和制造半导体封装的方法。
背景技术
迄今为止，为了实现半导体集成电路的易于处理，已经使用了在衬底上实施半导体集成电路并密封的半导体封装。例如，提出了一种半导体封装，其中图像传感器被实施在作为半导体集成电路的框架构件内部，并且框架构件的上部被玻璃覆盖以密封半导体集成电路(例如，见专利文献1)。
[现有技术文献]
[专利文献]
[专利文献1]
日本专利No.5885690
发明内容
[技术问题]
然而，在上述相关技术中，难以在不改变半导体封装尺寸的情况下添加电路。可以使用将彼此连接的多个半导体芯片封装在单个封装中的SiP(封装中的系统)技术来添加电路，但是半导体封装的尺寸增大。例如，包括并排布置的半导体芯片和附加半导体芯片的SiP具有更大的半导体封装面积。此外，包括堆叠的多个半导体芯片的SiP具有更大的半导体封装厚度。如上所述，上述相关技术的问题在于不可能在防止半导体封装尺寸增大的同时增加电路。
本技术是鉴于这种情况而提出的，其目的是在防止半导体封装尺寸增大的同时向包括固态图像拾取元件的半导体封装添加电路。
[问题的解决方案]
为了解决上述问题，根据本技术的第一方面，提供一种半导体封装，包括透明构件；形成在透明构件周围的嵌入树脂；嵌入在嵌入树脂中的嵌入电路；以及固态图像拾取元件，被配置为对已经穿过透明构件的光执行光电转换并由此生成图像数据，以及制造半导体封装的方法。这提供了如下作用：通过将电路嵌入到嵌入树脂中，增强了半导体封装的功能。
此外，在第一方面中，可以进一步包括再分布层，再分布层中布线有用于将嵌入电路和固态图像拾取元件相互连接的信号线。这提供了在嵌入电路和固态图像拾取元件之间传输数据的作用。
此外，在第一方面中，可以进一步包括布置在扇出区域中的外部端子。这提供了经由布置在扇出区域中的外部端子与外部装置建立数据传输的作用。
此外，在第一方面中，可以进一步包括布置在扇出区域和扇入区域中的每一个中的外部端子。这提供了经由布置在扇出区域和扇入区域中的每一个中的外部端子与外部装置建立数据传输的作用。
此外，在第一方面中，可以进一步包括框架，其具有形成在与透明构件对应的区域中的开口部，并且层压在嵌入树脂上。这提供了增强散热性能并因此加强半导体封装的作用。
此外，在第一方面中，可以进一步包括陶瓷衬底，其中形成有凹槽；以及外部端子，其形成在陶瓷衬底上，并且固态图像拾取元件可以设置在凹槽中并用导线连接到陶瓷衬底。这提供了增强陶瓷封装的功能的作用。
此外，在第一方面中，可以进一步包括加热器，其被配置为在凹槽中的湿度超过预定阈值的情况下加热透明构件，并且嵌入电路可以包括湿度传感器，该湿度传感器被配置为测量湿度并检测湿度是否超过阈值。这提供了根据湿度加热透明构件的作用。
此外，在第一方面中，嵌入电路可以包括控制电路，该控制电路被配置为控制透明构件的光学特性。这提供了调节透明构件的光学特性的作用。
此外，在第一方面中，可以进一步包括天线，并且嵌入电路可以包括被配置为经由天线执行无线通信的无线电路。这提供了实现无线通信功能的作用。
此外，在第一方面中，可以进一步包括嵌入在嵌入树脂中的散热构件，并且该散热构件可以释放由嵌入电路生成的热。这提供了防止可能由嵌入电路引起的温度升高的作用。
此外，在第一方面中，散热构件可以具有柱状形状。这提供了利用柱状散热构件防止可能由嵌入电路引起的温度升高的作用。
此外，在第一方面中，可以进一步包括树脂坝，其形成在固态图像拾取元件的像素阵列部的外围和透明构件之间。这提供了固态图像拾取元件和透明构件彼此间隔开的作用。
此外，在第一方面中，固态图像拾取元件可以经由凸块连接到透明构件。这提供了防止芯片偏移的作用。
此外，根据本技术的第二方面，提供了一种电子装置，包括透明构件；形成在透明构件周围的嵌入树脂；嵌入在嵌入树脂中的嵌入电路；固态图像拾取元件，被配置为对已经穿过透明构件的光执行光电转换并由此生成图像数据；以及光学部，被配置为收集入射光并将入射光引导到透明构件。这提供了通过将电路嵌入到嵌入树脂中增强电子装置的功能的作用。
附图说明
图1是示出根据本技术的第一实施方式的电子装置的配置示例的框图。
图2是示出根据本技术的第一实施方式的半导体封装的配置示例的剖视图。
图3是根据本技术的第一实施方式的半导体封装的示例性平面图。
图4是根据本技术的第一实施方式的包括附加嵌入电路的半导体封装的示例性平面图。
图5描绘了示出根据本技术的第一实施方式的直到再分布层的形成的半导体封装的制造过程的图。
图6描绘了示出根据本技术的第一实施方式的直到图像传感器晶片的切割的半导体封装的制造过程的图。
图7描绘了示出根据本技术的第一实施方式的直到外部端子的形成的半导体封装的制造过程的图。
图8描绘了示出根据本技术的第一实施方式的直到切割的过程的图。
图9是示出根据本技术的第一实施方式的半导体封装的示例性制造过程的流程图。
图10描绘了示出根据本技术的第一实施方式的第一变型例的直到再分布层的形成的半导体封装的制造过程的图。
图11描绘了示出根据本技术的第一实施方式的第一变型例的直到图像传感器晶片的切割的半导体封装的制造过程的图。
图12描绘了示出根据本技术的第一实施方式的第一变型例的直到外部端子的形成的半导体封装的制造过程的图。
图13是示出根据本技术的第一实施方式的第一变型例的切割过程的图。
图14是示出根据本技术的第一实施方式的第二变型例的半导体封装的配置示例的剖视图。
图15描绘了示出根据本技术的第一实施方式的第二变型例的直到再分布层的形成的半导体封装的制造过程的图。
图16描绘了示出根据本技术的第一实施方式的第二变型例的直到切割的半导体封装的制造过程的图。
图17描绘了示出根据本技术的第一实施方式的第二变型例的直到引线键合的半导体封装的制造过程的图。
图18是示出根据本技术的第一实施方式的第三变型例的半导体封装的配置示例的剖视图。
图19是示出根据本技术的第二实施方式的半导体封装的配置示例的剖视图。
图20是根据本技术的第二实施方式的半导体封装的示例性顶视图。
图21是根据本技术的第二实施方式的半导体封装的示例性底视图。
图22描绘了示出根据本技术的第二实施方式的直到电路的嵌入的半导体封装的制造过程的图。
图23描绘了示出根据本技术的第二实施方式的直到倒装芯片连接的半导体封装的制造过程的图。
图24描绘了示出根据本技术的第二实施方式的直到外部端子的形成的半导体封装的制造过程的图。
图25是示出根据本技术的第二实施方式的切割过程的图。
图26是示出根据本技术的第三实施方式的半导体封装的配置示例的剖视图。
图27描绘了示出根据本技术的第三实施方式的直到孔的形成的半导体封装的制造过程的图。
图28描绘了示出根据本技术的第三实施方式的直到叠层的半导体封装的制造过程的图。
图29是示出根据本技术的第三实施方式将层压在一起的过程的图。
图30是示出根据本技术的第四实施方式的半导体封装的配置示例的剖视图。
图31是根据本技术的第四实施方式的半导体封装的示例性顶视图。
图32是根据本技术的第四实施方式的半导体封装的示例性剖视图。
图33描绘了示出根据本技术的第四实施方式的直到测量孔的形成的半导体封装的制造过程的图。
图34描绘了示出根据本技术的第四实施方式的直到引线键合的半导体封装的制造过程的图。
图35是示出根据本技术的第四实施方式的第一变型例的半导体封装的配置示例的剖视图。
图36是根据本技术的第四实施方式的第一变型例的半导体封装的示例性剖视图。
图37是示出根据本技术的第四实施方式的第二变型例的半导体封装的配置示例的剖视图。
图38是根据本技术的第四实施方式的第二变型例的半导体封装的示例性剖视图。
图39是示出根据本技术的第五实施方式的半导体封装的配置示例的剖视图。
图40是根据本技术的第五实施方式的半导体封装的示例性顶视图。
图41描绘了示出根据本技术的第五实施方式的直到支撑衬底的剥离的半导体封装的制造过程的图。
图42描绘了示出根据本技术的第五实施方式的直到再分布层的形成的半导体封装的制造过程的图。
图43是示出根据本技术的第五实施方式的第一变型例的透明构件和散热构件的制造过程的图。
图44是示出根据本技术的第五实施方式的第二变型例的半导体封装的配置示例的剖视图。
图45描绘了示出根据本技术的第五实施方式的第二变型例的直到安装固态图像拾取元件和嵌入电路的半导体封装的制造过程的图。
图46是示出根据本技术的第五实施方式的第二变型例的形成再分布层的过程的图。
图47是示出根据本技术的第五实施方式的第三变型例的半导体封装的配置示例的剖视图。
图48描绘了示出根据本技术的第五实施方式的第三变型例的直到安装固态图像拾取元件和嵌入电路的半导体封装的制造过程的图。
图49是示出根据本技术的第五实施方式的第三变型例的形成再分布层的过程的图。
图50是示出根据本技术的第五实施方式的第四变型例的半导体封装的配置示例的剖视图。
图51是根据本技术的第五实施方式的第四变型例的半导体封装的示例性顶视图。
图52是描绘车辆控制系统的示意性配置的示例的框图。
图53是辅助说明车外信息检测部和成像部的安装位置的示例的图。
具体实施方式
现在，描述用于执行本技术的模式(在下文中称为“实施方式”)。以下项目按以下顺序描述。
1.第一实施方式(其中电路嵌入在透明构件周围的示例)
2.第二实施方式(其中电路嵌入在透明构件周围并且外部端子也设置在扇入中的示例)
3.第三实施方式(其中电路嵌入在透明构件周围并且层压多个层的示例)
4.第四实施方式(其中电路嵌入在透明构件周围并且根据湿度加热透明构件的示例)
5.第五实施方式(其中电路嵌入在透明构件周围并且提供散热构件的示例)
6.移动体应用示例
<1.第一实施方式>
[电子装置的配置示例]
图1是示出根据本技术的第一实施方式的电子装置100的配置示例的框图。电子装置100是用于捕获图像数据的装置，并且包括光学部110、固态图像拾取元件240和DSP(数字信号处理)电路120。电子装置100还包括显示部130、操作部140、总线150、帧存储器160、存储部170和电源部180。作为电子装置100，例如，假定为诸如数字静态相机的数字相机、智能手机、个人计算机、或车载相机。
光学部110收集来自对象的光并将光引导到固态图像拾取元件240。固态图像拾取元件240与垂直同步信号同步地对入射光执行光电转换以生成图像数据。这里，垂直同步信号是指示图像捕获定时的预定频率的周期信号。固态图像拾取元件240将所生成的图像数据提供给DSP电路120。
DSP电路120对从固态图像拾取元件240提供的图像数据执行预定的信号处理。DSP电路120经由总线150将处理后的图像数据输出到帧存储器160等。
显示部130显示图像数据。作为显示部130，例如，假定为液晶面板或有机EL(电致发光)面板。操作部140基于用户的操作生成操作信号。
总线150是用于允许光学部110、固态图像拾取元件240、DSP电路120、显示部130、操作部140、帧存储器160、存储部170和电源部180彼此交换数据的公共路线。
帧存储器160保持图像数据。存储部170存储诸如图像数据的各种类型的数据。电源部180向固态图像拾取元件240、DSP电路120、显示部130等供应电力。
在上述配置中，例如，固态图像拾取元件240和DSP电路120被实施在半导体封装中。
[半导体封装的配置示例]
图2是示出根据本技术的第一实施方式的半导体封装200的配置示例的剖视图。半导体封装200包括嵌入树脂210、透明构件220、再分布层230、固态图像拾取元件240、外部端子251、凸块252和底部填充材料253。
透明构件220允许来自光学部110的入射光穿过它。作为透明构件220，例如使用玻璃。图2中的箭头表示入射光的入射方向。
在下文中，入射光的光轴被称为“Z轴”。此外，垂直于Z轴的预定方向被称为“X轴”，并且垂直于X轴和Z轴的方向被称为“Y轴”。图2是从Y轴方向的剖视图。
当从Z轴方向看时，嵌入树脂210是形成在透明构件220周围的树脂。在嵌入树脂210中，嵌入诸如嵌入电路211、212的电路。作为嵌入电路211，例如，提供被配置为处理图像数据的电路(DSP电路120等)。此外，作为嵌入电路212，例如，提供被配置为保存图像数据的存储器。此外，作为嵌入电路211或212，可以布置无源元件或有源元件。
再分布层230是绝缘层，再分布层中布线有用于将嵌入电路211和212和固态图像拾取元件240彼此电连接的信号线。当光学部110侧为上侧时，再分布层230形成在嵌入树脂210的下方。
此外，当从Z轴方向看时，再分布层230在其中心部开口，并且开口部具有类似于透明构件220的形状但比透明构件220略小的面积。因此，当从Z轴方向看时，再分布层230的内侧部与固态图像拾取元件240的周边部分地重叠。凸块252设置在重叠部中。固态图像拾取元件240和再分布层230中的信号线经由凸块252彼此电连接。
外部端子251形成在再分布层230的下表面的位于固态图像拾取元件240的外侧的区域上。外侧区域也称为扇出区域。例如，提供焊球作为外部端子251。
底部填充材料253是将固态图像拾取元件240和再分布层230之间的连接部无间隙地包裹并密封连接部以增强连接可靠性的构件。使用树脂等作为底填充材料253。
利用上述配置，固态图像拾取元件240对已经穿过透明构件220的光执行光电转换，并由此生成图像数据。此外，固态图像拾取元件240经由再分布层230中的信号线将图像数据提供给嵌入电路211或212。
此外，如图2所示，半导体封装200不包括封装衬底。取而代之的是，用于从芯片(固态图像拾取元件240等)的端子(凸块252等)引出布线的再分布层230通过后述的晶圆级工艺形成，并连接到扇出区域中的外部端子251。这样的半导体封装200通常被称为FOWLP(扇出晶圆级封装)。
图3是根据本技术的第一实施方式的半导体封装200的示例性平面图。如图3所示，当从Z轴方向看时，透明构件220是矩形的，并且具有矩形周边的嵌入树脂210形成在透明构件220的周围。在嵌入树脂210中，嵌入嵌入电路211和212。
如图3所示，嵌入电路211和212嵌入在透明构件220周围的嵌入树脂210中，从而可以通过增加的电路实现高级功能，同时防止半导体封装200的尺寸增大。
可以使用SiP技术添加电路，但在这种情况下半导体封装的尺寸会增加。例如，包括并排布置的半导体芯片和附加半导体芯片的SiP具有更大的半导体封装面积。此外，包括堆叠的多个半导体芯片的SiP具有更大的半导体封装厚度。
注意，嵌入电路211和212这两个电路是嵌入式的，但是嵌入电路的数量不限于两个。例如，如图4所示，除了嵌入电路211和212之外，还可以嵌入嵌入电路213。
接下来，描述制造半导体封装200的方法。
[半导体封装的制造方法]
图5描绘了示出根据本技术的第一实施方式的直到再分布层230的形成的半导体封装200的制造过程的图。这里，图5的a是示出将透明构件220和嵌入电路211、212放置在支撑衬底701上的过程的图，图5的b是示出形成嵌入树脂210的过程的图，以及图5的c是示出形成再分布层230的过程的图。
用于制造半导体封装200的系统首先放置支撑衬底701。当从Z方向看时，支撑衬底701具有圆形形状，并且具有被划分为多个矩形芯片区域的表面。如图5的a所示，制造系统将透明构件220放置在支撑衬底701上的每个芯片区域上，并将嵌入电路211和212放置在透明构件220的周围。
接下来，如图5的b所示，制造系统在透明构件220周围形成嵌入树脂210，以嵌入嵌入电路211和212。
随后，如图5的c所示，制造系统形成再分布层230。
图6描绘了示出根据本技术的第一实施方式的直到图像传感器晶片702的切割的半导体封装200的制造过程的图。这里，图6的a是示出在图像传感器晶片702上形成固态图像拾取元件240等的过程的图，以及图6的b是示出切割图像传感器晶片702的过程的图。
如图6的a所示，制造系统将图像传感器晶片702的表面划分为多个矩形芯片区域，并在每个芯片区域上形成固态图像拾取元件240和凸块252。接下来，如图6的b所示，制造系统通过以芯片面积为单位切割来对图像传感器晶片702进行切单。
图5中例示的过程和图6中例示的过程并行执行。注意，制造系统也可以顺序地执行这些过程。
图7描绘了示出根据本技术的第一实施方式的直到外部端子251的形成的半导体封装200的制造过程的图。这里，图7的a是示出倒装芯片连接的过程的图，图7的b是示出施加底部填充材料253的过程的图，以及图7的c是示出安装外部端子251的过程的图。
如图7的a所示，制造系统通过凸块252将已经经过切单的固态图像拾取元件240连接到相应的再分布层230(即，倒装芯片连接)。
接下来，如图7的b所示，制造系统将底部填充材料253施加到固态图像拾取元件240和再分布层230之间的连接部，以密封连接部。
随后，如图7的c所示，制造系统在再分布层230上安装预定数量的外部端子251。
图8描绘了示出根据本技术的第一实施方式的直到切割的过程的图。这里，图8的a是示出支撑衬底701的剥离的过程的图，以及图8的b是示出切割过程的图。
如图8的a所示，制造系统利用热、紫外线、激光等剥离支撑衬底701。接下来，如图8的b所示，制造系统通过以芯片面积为单位切割来对在其上安装了固态图像拾取元件240的晶片进行分割。
图9是示出根据本技术的第一实施方式的半导体封装200的示例性制造过程的流程图。
用于制造半导体封装200的系统将透明构件220放置在支撑衬底701上的每个芯片区域上，并将嵌入电路211和212放置在透明构件220的周围(步骤S901)。制造系统在透明构件220周围形成嵌入树脂210(步骤S902)，并形成再分布层230(步骤S903)。
此外，制造系统对图像传感器晶片进行切单，并通过倒装芯片连接将已经经过切单的固态图像拾取元件240连接到相应的再分布层230(步骤S904)。
接下来，制造系统将底部填充材料253施加到固态图像拾取元件240和再分布层230之间的连接部以密封连接部(步骤S905)，并且安装外部端子251(步骤S906)。随后，制造系统剥离支撑衬底701(步骤S907)，并通过切割对晶片进行切单(步骤S908)。在步骤S908之后，制造系统根据需要执行检查过程等，并结束半导体封装200的制造过程。
这样，根据本技术的第一实施方式，嵌入电路211和212嵌入在形成在透明构件220周围的嵌入树脂210中，从而可以通过增加的电路实现高级功能，同时防止封装尺寸的增加。
[第一变型例]
在上述第一实施方式中，在固态图像拾取元件240已经经过倒装芯片连接之后剥离支撑衬底701，但是也可以在倒装芯片连接之前剥离支撑衬底701。根据第一实施方式的第一变型例的半导体封装200的制造方法与第一实施方式的不同之处在于，在倒装芯片连接之前剥离支撑衬底701。
图10描绘了示出根据本技术的第一实施方式的第一变型例的直到再分布层230的形成的半导体封装200的制造过程的图。这里，图10的a是示出将透明构件220和嵌入电路211、212放置在支撑衬底701上的过程的图，图10的b是示出形成嵌入树脂210的过程的图，以及图10的c是示出形成再分布层230的过程的图。
如图10的a所示，制造系统将透明构件220放置在支撑衬底701上的每个芯片区域上，并将嵌入电路211和212放置在透明构件220的周围。接着，制造系统如图10的b所示在透明构件220周围形成嵌入树脂210，并如图10的c所示形成再分布层230。
图11描绘了示出根据本技术的第一实施方式的第一变型例的直到图像传感器晶片702的切割的半导体封装200的制造过程的图。这里，图11的a是示出剥离支撑衬底701的过程的图，图11的b是示出在图像传感器晶片702上形成固态图像拾取元件240等的过程的图，以及图11的c是示出切割图像传感器晶片702的过程的图。
如图11的a所示，制造系统剥离支撑衬底701。此外，如图11的b所示，制造系统在图像传感器晶片702上形成固态图像拾取元件240和凸块252。接下来，如图11的c所示，制造系统通过以芯片面积为单位切割来对图像传感器晶片702切单。
图10和图11的a中的过程以及图11的b和c中的过程并行执行。注意，制造系统也可以顺序地执行这些过程。此外，例如，在切割片上执行已经剥离支撑衬底701之后的过程。
图12描绘了示出根据本技术的第一实施方式的第一变型例的直到外部端子251的形成的半导体封装200的制造过程的图。这里，图12的a是示出倒装芯片连接的过程的图，图12的b是示出施加底部填充材料253的过程的图，以及图12的c是示出安装外部端子251的过程的图。
如图12的a所示，制造系统在已经经过分割的固态图像拾取元件240上执行倒装芯片连接。接下来，如图12的b所示，制造系统将底部填充材料253施加到固态图像拾取元件240和再分布层230之间的连接部，以密封连接部。随后，如图12的c所示，制造系统在再分布层230上安装预定数量的外部端子251。
图13是示出根据本技术的第一实施方式的第一变型例的切割过程的图。如图13所示，制造系统通过以芯片面积为单位切割来对在其上实施了固态图像拾取元件240的晶片进行切单。
以这种方式，根据本技术的第一实施方式的第一变型例，在倒装芯片连接之前剥离支撑衬底701，从而可以省略紧接在切割之前剥离支撑衬底701的过程。
[第二变型例]
在上述第一实施方式中，嵌入电路211和212嵌入在FOWLP中的透明构件220的周围，并且嵌入嵌入电路211和212的技术也可以应用于陶瓷封装。根据第一实施方式的第二变型例的半导体封装200与第一实施方式的不同之处在于，嵌入电路211和212嵌入陶瓷封装中的透明构件220周围。
图14是示出根据本技术的第一实施方式的第二变型例的半导体封装200的配置示例的剖视图。如图14所示，根据第一实施方式的第二变型例的半导体封装200与第一实施方式的半导体封装200的不同之处在于，包括陶瓷衬底260来代替凸块252和底部填充材料253。
陶瓷衬底260是其中形成有凹槽的陶瓷衬底。在陶瓷衬底260中，布线预定数量的信号线262。此外，固态图像拾取元件240设置在凹槽中，并与信号线262和导线261连接。当固态图像拾取元件240的光接收侧表面是上表面时，固态图像拾取元件240的下表面用粘合剂263粘附到陶瓷衬底260。外部端子251布置在陶瓷衬底260的下表面上。
此外，陶瓷衬底260中的凹槽用透明构件220和再分布层230密封。密封的空间被称为“腔”。
图15描绘了示出根据本技术的第一实施方式的第二变型例的直到再分布层230的形成的半导体封装200的制造过程的图。这里，图15的a是示出将透明构件220和嵌入电路211、212放置在支撑衬底701上的过程的图，图15的b是示出形成嵌入树脂210的过程的图，以及图15的c是示出形成再分布层230的过程的图。
如图15的a所示，制造系统将透明构件220放置在支撑衬底701上的每个芯片区域上，并将嵌入电路211和212放置在透明构件220的周围。接着，制造系统如图15的b所示在透明构件220周围形成嵌入树脂210，并如图15的c所示形成再分布层230。
图16描绘了示出根据本技术的第一实施方式的第二变型例的直到切割的半导体封装200的制造过程的图。这里，图16的a是示出支撑衬底701的剥离的过程的图，以及图16的b是示出切割过程的图。
制造系统如图16的a所示剥离支撑衬底701，并如图16的b所示通过切割来执行切单。
图17描绘了示出根据本技术的第一实施方式的第二变型例的直到引线键合的半导体封装200的制造过程的图。这里，图17的a是示出将固态图像拾取元件240粘附到陶瓷衬底260的过程的图，以及图17的b是示出引线键合的过程的图。
如图17的a所示，制造系统用粘合剂263将固态图像拾取元件240粘附到陶瓷衬底260上，该陶瓷衬底是硅管芯。然后，如图17的b所示，制造系统用导线261将固态图像拾取元件240连接到陶瓷衬底260(即，执行引线键合)。
然后，制造系统用在图16中的处理中已经经过切单的构件(即，透明构件220、嵌入树脂210和再分布层230)密封陶瓷衬底260中的凹槽。
图16中例示的过程和图17中例示的过程并行执行。注意，制造系统也可以顺序地执行这些过程。
这样，根据本技术的第一实施方式的第二变型例，嵌入电路211和212嵌入陶瓷封装中的透明构件220周围，从而可以实现高级功能，同时防止陶瓷封装的尺寸增大。
[第三变型例]
在上述第一实施方式中，虽然嵌入电路211和212嵌入在透明构件220周围的嵌入树脂210中，但这些电路在操作时有时会产生热。此外，还存在半导体封装200的强度不足的风险。根据第一实施方式的第三变型例的半导体封装200与第一实施方式的半导体封装200的不同之处在于，增强了散热性能，并且提供了用于加强的框架270。
图18是示出根据本技术的第一实施方式的第三变型例的半导体封装200的配置示例的剖视图。根据第一实施方式的第三变型例的半导体封装200与第一实施方式的半导体封装200的不同之处在于进一步包括框架270。
当从Z方向看时，框架270是在其中形成有开口部的构件，并且开口部的形状和面积基本上与透明构件220的形状和面积相同。作为框架270的材料，使用比嵌入树脂210(铜、铝等)导热和刚性更好的材料。框架270层压在嵌入树脂210的光接收侧表面上。
利用层压金属框架270，提高了散热性能，并因此加强了半导体封装200。注意，第一变型例或第二变型例适用于第一实施方式的第三变型例。
这样，根据本技术的第一实施方式的第三变型例，金属框架270层压在嵌入树脂210上，从而可以增强半导体封装200的散热性能，并因此可以加强半导体封装200。
<2.第二实施方式>
在上述第一实施方式中，外部端子251设置在扇出区域中，但是，在该配置中，在某些情况下，外部端子251的数量可能不足。第二实施方式的半导体封装200与第一实施方式的半导体封装200的不同之处在于，外部端子251也设置在扇入区域中。
图19是示出根据本技术的第二实施方式的半导体封装200的配置示例的剖视图。当从Z方向看时，第二实施方式的再分布层230形成在固态图像拾取元件240周围。此外，在再分布层230中形成TMV(通模孔)231。在扇出区域中，外部端子251连接到TMV 231。此外，当半导体封装200的光接收侧表面是上表面时，再分布层230形成在半导体封装200的下表面上，并且外部端子251也设置在固态图像拾取元件240的下方。固态图像拾取元件240下方的区域称为扇入区域。
图20是根据本技术的第二实施方式的半导体封装200的示例性顶视图。如图20所示，在嵌入树脂210中，除了嵌入电路211和212之外，还嵌入无源部件310到318。
图21是根据本技术的第二实施方式的半导体封装200的示例性底视图。图21中由虚线包围的区域对应于扇入区域。此外，扇入区域周围的区域对应于扇出区域。如图21所示，除了扇出区域之外，外部端子251也布置在扇入区域中。
图22描绘了示出根据本技术的第二实施方式的直到电路的嵌入的半导体封装的制造过程的图。这里，图22的a是示出将透明构件220放置在支撑衬底701上的过程的图，图22的b是示出将嵌入电路211和212放置在支撑衬底701上的过程的图，以及图22的c是示出形成嵌入树脂210的过程的图。
如图22的a所示，制造系统将透明构件220放置在支撑衬底701上的每个芯片区域上，并且如图22的b所示，将嵌入电路211和212放置在透明构件220周围。然后，如图22的c所示，制造系统在透明构件220周围形成嵌入树脂210，以将嵌入电路211和212嵌入到嵌入树脂210中。
图23描绘了示出根据本技术的第二实施方式的直到倒装芯片连接的半导体封装的制造过程的图。这里，图23的a是示出剥离支撑衬底701的过程的图，图23的b是示出再分配线的布线过程的图，以及图23的c是示出倒装芯片连接的过程的图。
制造系统如图23的a所示剥离支撑衬底，并如图23的b所示布线信号线(再分配线)。然后，如图23的c所示，制造系统在固态图像拾取元件240上执行倒装芯片连接。
图24描绘了示出根据本技术的第二实施方式的直到外部端子的形成的半导体封装200的制造过程的图。这里，图24的a是示出形成再分布层230的过程的图，图24的b是示出形成TMV231的过程的图，以及图24的c是示出安装外部端子251的过程的图。
如图24的a所示，制造系统在固态图像拾取元件240周围形成再分布层230，并且如图24的b所示，在再分布层230中形成TMV231。然后，如图24的c所示，制造系统将外部端子251安装在扇入区域和扇出区域中。
图25是示出根据本技术的第二实施方式的切割过程的图。如图25所示，制造系统通过切割来执行切单。
这样，根据本技术的第二实施方式，除了扇出区域之外，外部端子251也布置在扇入区域中，使得要布置的外部端子251的数量可以大于仅将外部端子251布置在扇入区域中的情况下的数量。
<3.第三实施方式>
在上述第一实施方式中，依次执行形成再分布层230的过程、实现固态图像拾取元件240的过程等，以制造半导体封装200。然而，第一实施方式在减少制造周期和成本方面存在困难。第三实施方式的半导体封装200与第一实施方式的半导体封装200的不同之处在于，层压多个层并进行热压接合，以一次性制造半导体封装200。
图26是示出根据本技术的第三实施方式的半导体封装200的配置示例的剖视图。第三实施方式的半导体封装200包括代替凸块252和底部填充材料253的层压衬底410。
层压衬底410是多个基材的层压体。固态图像拾取元件240设置在层压衬底410中。此外，在层压衬底410中，结合了结合部件411和412，例如电阻器或电容器，并且布线信号线413。此外，当层压衬底410的光接收侧表面是上表面时，实施部件421和422被实施在层压衬底410的下表面上。注意，结合了结合部件411和412的层压衬底410可以不包括结合部件。
图27描绘了示出根据本技术的第三实施方式的直到孔的形成的半导体封装的制造过程的图。这里，图27的a是示出导电膜的形成过程的图，图27的b是示出蚀刻过程的图，以及图27的c是示出孔的形成过程的图。
如图27的a所示，制造系统准备热塑性树脂(例如液晶聚合物)、环氧树脂等作为基材450，并在基材450的表面上形成导电膜。然后，如图27的b所示，制造系统通过蚀刻处理导电膜以形成信号线413。随后，如图27的c所示，制造系统通过激光等在基材450中形成孔。
图28描绘了示出根据本技术的第三实施方式的直到叠层的半导体封装的制造过程的图。这里，图28的a是示出使用导电膏填充的过程的图，以及图28的b是示出叠层的过程的图。
如图28的a所示，制造系统用导电膏(例如焊膏)填充由激光等形成的孔。
此外，制造系统通过类似的制造过程制造多种基材。在这些基材中，在基材460中形成面积比固态图像拾取元件240小的开口部，并且在开口部周围形成用于与固态图像拾取元件240连接的通孔。此外，通过与第一实施方式中类似的方法，形成包括透明构件220和嵌入树脂210的复合材料。
如图28的b所示，制造系统从底部铺设复合材料、多个基材、再分布层230和固态图像拾取元件240。
图29是示出根据本技术的第三实施方式将层压在一起的过程的图。如图29所示，制造系统加热多个铺设层并将这些层压在一起(即，执行热压接合)。通过这种热压接合，基材中的通孔接合到固态图像拾取元件240。多个层被层压并经受热压接合，从而可以实现半导体封装200的制造周期和成本的减少。
这样，根据本技术的第三实施方式，包括固态图像拾取元件240等的多个层被层压并经受热压接合，从而可以简化半导体封装200的制造过程。
<4.第四实施方式>
在上述第一实施方式中，固态图像拾取元件240用透明构件220密封，但是存在这样的风险，即，如果在密封空间中含有水分，则当水分由于温度下降而凝结时，透明构件220起雾。第四实施方式的半导体封装200与第一实施方式的半导体封装的不同之处在于，当湿度超过阈值时，测量湿度并加热透明构件220。
图30是示出根据本技术的第四实施方式的半导体封装200的配置示例的剖视图。第四实施方式的半导体封装200包括代替嵌入电路211和212的湿度传感器510。此外，在嵌入树脂210和再分布层230中，形成从腔延伸到湿度传感器510的测量孔511。此外，当透明构件220的光接收侧表面是上表面时，加热器512形成在透明构件220的下表面上。
此外，第四实施方式的半导体封装200包括代替凸块252和底部填充材料253的陶瓷衬底260。第四实施方式的陶瓷衬底260的配置类似于图14中例示的第一实施方式的第二变型例的配置。
湿度传感器510通过测量孔511测量陶瓷衬底260中的凹槽(即，腔)中的湿度，并检测湿度是否超过预定阈值。湿度传感器510将检测结果提供给加热器512。当湿度超过阈值时，加热器512加热透明构件220。通过加热器512的加热，可以防止透明构件220由于湿度上升引起的凝结而起雾。
图31是根据本技术的第四实施方式的半导体封装200的示例性顶视图。如图31所示，在透明构件220周围的嵌入树脂210中，嵌入湿度传感器510和诸如电阻器或电容器的无源部件521、522和523。注意，湿度传感器510和无源部件521、522和523是权利要求中描述的嵌入电路的示例。
图32是根据本技术的第四实施方式的半导体封装200的示例性剖视图。图32是沿图30的线X1-X2截取的半导体封装200的剖视图。如图32所示，测量孔511形成在湿度传感器510下方的再分布层230的部中。此外，加热器512形成在透明构件220的下方。例如，使用透明布线作为加热器512。通过使用透明布线，可以防止半透明的下降。
图33描绘了示出根据本技术的第四实施方式的直到测量孔511的形成的半导体封装200的制造过程的图。这里，图33的a是示出将透明构件220和湿度传感器510放置在支撑衬底701上的过程的图，图33的b是示出形成嵌入树脂210的过程的图，以及图33的c是示出形成再分布层230和测量孔511的过程的图。
如图33的a所示，制造系统将透明构件220放置在支撑衬底701上的每个芯片区域上，并将湿度传感器510放置在透明构件220的周围。接下来，如图33的b所示，制造系统在透明构件220周围形成嵌入树脂210，以嵌入湿度传感器510。如图33的c所示，制造系统形成再分布层230，并形成穿过再分布层230和嵌入树脂210的测量孔511。
图34描绘了示出根据本技术的第四实施方式的直到引线键合的半导体封装的制造过程的图。这里，图34的a是示出将固态图像拾取元件240粘附到硅管芯的过程的图，以及图34的b是示出引线键合的过程的图。
如图34的a所示，制造系统将固态图像拾取元件240粘附到硅管芯上。然后，如图34的b所示，制造系统用导线261将固态图像拾取元件240连接到陶瓷衬底260。
然后，制造系统用在图33中的处理中已经经过切单的构件密封陶瓷衬底260中的凹槽。
图33中例示的过程和图34中例示的过程并行执行。注意，制造系统也可以顺序地执行这些过程。
这样，根据本技术的第四实施方式，当凹槽中的湿度超过阈值时，加热器512加热透明构件220，从而可以防止透明构件220由于冷凝而起雾。
[第一变型例]
在上述第四实施方式中，当加热器512根据湿度加热透明构件220时，透明构件220的光学特性，例如入射光强度或波长，在某些情况下是不足的。根据第四实施方式的第一变型例的半导体封装200与第四实施方式的半导体封装200的不同之处在于，嵌入了被配置为控制光学特性的电路。
图35是示出根据本技术的第四实施方式的第一变型例的半导体封装200的配置示例的剖视图。根据第四实施方式的第一变型例的半导体封装200与第四实施方式的半导体封装200的不同之处在于，包括控制电路531来代替湿度传感器510，以及包括光控制玻璃532来代替透明构件220。此外，未形成测量孔511，并且未布置加热器512。
控制电路531控制光控制玻璃532的光学特性。光控制玻璃532在控制电路531的控制下改变其光学特性，例如入射光强度或波长。
图36是根据本技术的第四实施方式的第一变型例的半导体封装200的示例性剖视图。图36是沿图35的线X1-X2截取的半导体封装200的剖视图。如图36所示，控制电路531通过通孔连接到光控制玻璃532。
注意，设置控制电路531来代替湿度传感器510和加热器512，但是可以不取消湿度传感器510和加热器512，因此也可以布置所有的湿度传感器510等和控制电路531。换句话说，第四实施方式的第一变型例也适用于第四实施方式。
这样，根据本技术的第四实施方式的第一变型例，控制电路531控制光控制玻璃532的光学特性，从而可以将光学特性调整到适当的值。
[第二变型例]
在上述第四实施方式中，加热器512根据湿度加热透明构件220，并且根据半导体封装200的使用需要图像数据的无线传输。根据第四实施方式的第二变型例的半导体封装200与第四实施方式的半导体封装200的不同之处在于，嵌入了无线电路。
图37是示出根据本技术的第四实施方式的第二变型例的半导体封装200的配置示例的剖视图。根据第四实施方式的第二变型例的半导体封装200与第四实施方式的不同之处在于，包括无线电路541来代替湿度传感器510。此外，未形成测量孔511，并且未布置加热器512。
图38是根据本技术的第四实施方式的第二变型例的半导体封装200的示例性剖视图。图38是沿图37的线X1-X2截取的半导体封装200的剖视图。如图38所示，天线542形成在再分布层230中并连接到无线电路541。
无线电路541经由天线542执行无线通信。例如，无线电路541无线发送图像数据。注意，无线电路541还可以从外部无线地接收数据。
另外，设置无线电路541等来代替湿度传感器510和加热器512，但是可以不取消湿度传感器510和加热器512，因此也可以布置所有的湿度传感器510等和无线电路541等。换句话说，第四实施方式的第二变型例也适用于第四实施方式。此外，第四实施方式的第一变型例也适用于第四实施方式的第二变型例。
这样，根据本技术的第四实施方式的第二变型例，提供了无线电路541和天线542，从而可以执行无线通信。
<5.第五实施方式>
在上述第一实施方式中，嵌入电路211和212嵌入透明构件220的周围，但是当散热量不足时，难以防止由于由操作电路生成的热量而引起的温度上升。第五实施方式的半导体封装200与第一实施方式的半导体封装200的不同之处在于，进一步提供了被配置为将由嵌入电路211和212生成的热量释放到外部的散热构件。
图39是示出根据本技术的第五实施方式的半导体封装200的配置示例的剖视图。第五实施方式的半导体封装200包括复合材料610、再分布层230和外部端子251。
复合材料610是通过将透明构件220和嵌入树脂611接合在一起而获得的构件。此外，固态图像拾取元件240设置在透明构件220的下方，并且嵌入树脂611形成在透明构件220和固态图像拾取元件240的周围。
在嵌入树脂611中，在固态图像拾取元件240周围的电路层613中嵌入嵌入电路211和212。此外，在嵌入树脂611的透明构件220周围的散热层612中，嵌入散热构件614。
此外，再分布层230形成在复合材料610的下方，并且预定数量的外部端子251安装在再分布层230的下方。
散热构件614释放由嵌入电路211和212生成的热量。散热构件614形成在嵌入树脂611中，以从嵌入电路211和212延伸到半导体封装200的上表面。使用具有良好热导率的金属作为散热构件614，例如铜。
图40是根据本技术的第五实施方式的半导体封装200的示例性顶视图。如图40所示，在嵌入树脂611中，矩形散热构件614围绕透明构件220形成。通过散热构件614释放热量，可以防止可能由操作嵌入电路211和212引起的温度上升。
图41描绘了示出根据本技术的第五实施方式的直到支撑衬底701的剥离的半导体封装的制造过程的图。这里，图41的a是示出将透明构件220和散热构件614放置在支撑衬底701上的过程的图，图41的b是示出形成嵌入树脂611的过程的图，以及图41的c是示出剥离支撑衬底701的过程的图。
如图41的a所示，制造系统将透明构件220放置在支撑衬底701上，并将散热构件614放置在透明构件220的周围。然后，如图41的b所示，制造系统在透明构件220周围形成嵌入树脂210，以嵌入散热构件614。随后，如图41的c所示，制造系统剥离支撑衬底701。
图42描绘了示出根据本技术的第五实施方式的直到再分布层230的形成的半导体封装200的制造过程的图。这里，图42的a是示出将嵌入电路211和212以及固态图像拾取元件240粘附到复合材料的过程的图，图42的b是示出形成嵌入树脂611的过程的图，以及图42的c是示出形成再分布层230的过程的图。
如图42的a所示，制造系统将嵌入电路211和212以及固态图像拾取元件240粘附到复合材料上，其中相应的端子侧表面面向下。固态图像拾取元件240的滤光片表面被盖241覆盖。散热构件614和嵌入电路211和212期望用具有良好热导率的材料彼此粘附。
然后，如图42的b所示，制造系统在固态图像拾取元件240周围形成嵌入树脂611，以嵌入嵌入电路211和212。随后，如图42的c所示，制造系统形成再分布层230，并通过研磨暴露端子。
然后，制造系统放置外部端子251以制造具有图39中例示的结构的半导体封装200。
注意，制造系统剥离支撑衬底701，然后将固态图像拾取元件240等粘附到复合材料上，但本发明不限于该制造方法。在翘曲就工艺而言是问题的情况下，固态图像拾取元件240等也可以粘附到复合材料上同时保持支撑衬底701。
这样，根据本技术的第五实施方式，被配置为释放由嵌入电路211和212生成的热量的散热构件614被嵌入，从而可以防止由操作嵌入电路211和212可能引起的温度上升。
[第一变型例]
在上述第五实施方式中，透明构件220被放置在支撑衬底701上，并且散热构件614被放置在透明构件220的周围。然而，该制造方法在减少半导体封装200的制造周期和成本方面存在困难。根据第五实施方式的第一变型例的制造方法与第五实施方式的制造方法的不同之处在于，简化了放置透明构件220和散热构件614的过程。
图43是示出根据本技术的第五实施方式的第一变型例的透明构件220和散热构件614的制造过程的图。如图43所示，制造系统准备圆形玻璃安装晶片705。玻璃安装晶片705被划分为多个芯片区域。在图43的虚线指示的区域中，由矩形周围的实线所包围的区域对应于芯片区域。在每个芯片区域上，提供透明构件220和形成在透明构件220周围的散热构件614。
制造系统沿着切割线对玻璃安装晶片705进行切单。由此，在每个芯片上设置透明构件220和散热构件614。切割后的过程与第五实施方式的过程相似。
这样，根据本技术的第五实施方式的第一变型例，玻璃安装晶片705被切单以在每个芯片上提供透明构件220和散热构件614，从而可以简化制造过程。
[第二变型例]
在上述第五实施方式中，固态图像拾取元件240的图像平面侧表面粘附到复合材料610，并且固态图像拾取元件240和透明构件220希望彼此间隔开。根据第五实施方式的第二变型例的半导体封装200与第五实施方式的半导体封装200的不同之处在于，提供了树脂坝，使得固态图像拾取元件240和透明构件220彼此间隔开。
图44是示出根据本技术的第五实施方式的第二变型例的半导体封装200的配置示例的剖视图。根据第五实施方式的第二变型例的半导体封装200与第五实施方式的半导体封装200的不同之处在于，进一步包括树脂坝620。
树脂坝620是形成在固态图像拾取元件的像素阵列部的外围和透明构件220之间的树脂。
图45描绘了示出根据本技术的第五实施方式的第二变型例的直到安装固态图像拾取元件240和嵌入电路211和212的半导体封装200的制造过程的图。这里，图45的a是示出施加UV固化树脂的过程的图，图45的b是示出形成树脂坝620的过程的图，以及图45的c是示出安装固态图像拾取元件240和嵌入电路211和212的过程的图。
如图45的a所示，制造系统将UV固化树脂等施加到其中嵌入有散热构件614的复合材料610的表面。然后，制造系统使用掩模通过紫外线照射仅固化要作为树脂坝620留下的UV固化树脂的部，并用显影液去除剩余部，从而形成树脂坝620。随后，如图45的c所示，制造系统安装固态图像拾取元件240和嵌入电路211和212。
图46是示出根据本技术的第五实施方式的第二变型例的形成再分布层230的过程的图。如图46所示，制造系统形成再分布层230，并通过研磨暴露端子。然后，制造系统放置外部端子251以制造具有图39中例示的结构的半导体封装200。
这样，根据本技术的第五实施方式的第二变型例，树脂坝620布置在固态图像拾取元件240和透明构件220之间，使得固态图像拾取元件240和透明构件220可以彼此隔开。
[第三变型例]
在上述第五实施方式的第二变型例中，树脂坝620布置在固态图像拾取元件240和透明构件220之间。然而，在该配置中，由于树脂坝620在固化之前是液体，因此存在固态图像拾取元件240从给定位置偏移的风险。这种现象也被称为芯片偏移。根据第五实施方式的第三变型例的半导体封装200与第五实施方式的第二变型例的半导体封装200的不同之处在于，通过凸块连接防止芯片偏移。
图47是示出根据本技术的第五实施方式的第三变型例的半导体封装200的配置示例的剖视图。根据第五实施方式的第三变型例的半导体封装200与第五实施方式的第二变型例的半导体封装200的不同之处在于，进一步提供了凸块621。
凸块621布置在固态图像拾取元件240的像素阵列部周围。固态图像拾取元件240和透明构件220经由凸块621彼此连接。这样，固态图像拾取元件240的位置被固定，从而可以防止芯片偏移。
图48描绘了示出根据本技术的第五实施方式的第三变型例的直到安装固态图像拾取元件240和嵌入电路211和212的半导体封装200的制造过程的图。这里，图48的a是示出施加UV固化树脂的过程的图，图48的b是示出形成凸块621和树脂坝620的过程的图，以及图48的c是示出安装固态图像拾取元件240和嵌入电路211和212的过程的图。
如图48的a所示，制造系统将UV固化树脂等施加到其中嵌入有散热构件614的复合材料610的表面。然后，制造系统使用掩模通过紫外线照射仅固化要作为树脂坝620留下的UV固化树脂的部，并用显影液去除剩余部，从而形成树脂坝620。此外，制造系统在树脂坝620的内侧提供预定数量的凸块621。随后，如图48的c所示，制造系统安装固态图像拾取元件240和嵌入电路211和212。固态图像拾取元件240经由凸块621连接到透明构件220。
图49是示出根据本技术的第五实施方式的第三变型例的形成再分布层230的过程的图。如图49所示，制造系统形成再分布层230，并通过研磨暴露端子。然后，制造系统放置外部端子251以制造具有图39中例示的结构的半导体封装200。
注意，在第五实施方式及其第一至第三变型例中，固态图像拾取元件240布置在半导体封装200的中心，但本发明不限于该配置。如稍后描述的，固态图像拾取元件240也可以布置在偏离半导体封装200的中心的位置处。此外，复合材料610可以具有利用再分布层230的热路径，以允许固态图像拾取元件240本身生成的热量通过散热路径移动到上表面。为了实现该结构，例如，只需要进一步布置诸如金属的散热构件，该散热构件从再分布层230通过嵌入树脂611延伸到半导体封装200的上表面。
这样，根据本技术的第五实施方式的第三变型例，固态图像拾取元件240和透明构件220经由凸块621彼此连接，从而可以防止固态图像拾取元件240的位置偏移(换句话说，芯片偏移)。
[第四变型例]
在上述第五实施方式中，当从Z方向看时，具有矩形外围的散热构件614围绕透明构件220形成，并且散热构件614可以具有柱状形状。第五实施方式的第四变型例与第五实施方式的不同之处在于，布置了柱状散热构件614。
图50是示出根据本技术的第五实施方式的第四变型例的半导体封装200的配置示例的剖视图。根据第五实施方式的第四变型例的半导体封装200与第五实施方式的半导体封装200的不同之处在于，散热构件614具有沿Z方向延伸的柱状形状(例如，圆柱形形状)。此外，固态图像拾取元件240布置在偏离半导体封装200的中心的位置处。
图51是示出根据本技术的第五实施方式的第四变型例的半导体封装200的配置示例的剖视图。如图51所示，在散热构件614为圆柱形形状的情况下，当从Z方向看时，散热构件614为圆形形状。
这样，根据本技术的第五实施方式的第四变型例，嵌入柱状散热构件614，从而可以防止由操作嵌入电路211和212引起的温度上升。
<6.移动体应用示例>
根据本公开的技术(本技术)适用于各种产品。例如，根据本公开的技术可以实现为安装在任何类型的移动体上的装置，例如，车辆、电动车辆、混合动力电动车辆、摩托车、自行车、个人移动设备、飞机、无人机、船只和机器人。
图52是描绘作为可以应用根据本公开的实施方式的技术的移动体控制系统的示例的车辆控制系统的示意性配置的示例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图52所描绘的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。此外，作为集成控制单元12050的功能配置，示出了微型计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053。
驾驶系统控制单元12010根据各种程序来控制与车辆的驾驶系统有关的装置的运行。例如，驱动系统控制单元12010用作驱动力产生装置的控制装置，该驱动力产生装置用于产生车辆的驱动力，例如内燃机，驱动电机等，用于将驱动力传递至车轮的驱动力传递机构，用于调节车辆的转向角的转向机构，用于产生车辆的制动力的制动装置等。
车身系统控制单元12020根据各种程序控制设置在车身上的各种装置的操作。例如，车身系统控制单元12020用作用于无钥匙进入系统，智能钥匙系统，电动车窗装置或诸如前照灯，倒车灯，制动灯，转向灯，雾灯等的各种灯的控制装置。在这种情况下，可以将代替按键的从移动装置发送的无线电波或各种开关的信号输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并控制车辆的门锁装置，电动窗装置，灯等。
车外信息检测单元7400检测包括车辆控制系统7000的关于车辆外部的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031对车辆外部的图像成像，并且接收成像的图像。基于接收到的图像，车外信息检测单元1203可以执行检测诸如人、车辆、障碍物、标志、道路上的字符等的物体的处理，或者检测到其距离的处理。
成像部12031是接收光并且输出与光的所接收的光量对应的电信号的光学传感器。成像部12031可以输出作为图像的电信号，或者可以输出作为关于测量距离的信息的电信号。此外，成像部12031接收的光可以是可见光，或者可以是诸如红外光等的不可见光。
车内信息检测单元12040检测关于车辆内部的信息。车内信息检测单元12040例如与检测驾驶员的状态的驾驶员状态检测部12041连接。例如，驾驶员状态检测部12041包括对驾驶员成像的照相机。车内信息检测单元12040基于从驾驶员状态检测部12041输入的检测信息，可以计算出驾驶员的疲劳度或驾驶员的集中度，或者可以确定驾驶员是否在打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且将控制命令输出至驱动系统控制单元12010。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)功能的协作控制，该功能包括为车辆避免碰撞或减轻冲击，基于跟随距离的驾驶，保持车速的驾驶，车辆碰撞的警告，车辆偏离车道的警告等。
此外，微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆外部或内部的信息，通过控制驱动力产生装置，转向机构，制动装置等来执行旨在用于自动驾驶的协同控制，该协同控制使车辆不依赖于驾驶员的操作而自主地行驶。
此外，微型计算机12051可以基于由车外信息检测单元12030获得的关于车辆外部的信息，向车身系统控制单元12020输出控制命令。例如，微型计算机12051可以例如根据由车外信息检测单元12030检测到的前面车辆或迎面车辆的位置，通过控制前照灯从远光变为近光来执行旨在防止眩光的协同控制。
声音/图像输出部12052将声音和图像中的至少一个的输出信号发送到能够以视觉或听觉方式将信息通知给车辆的乘员或车辆的外部的输出装置。在图52的示例中，音频扬声器12061，显示部12062和仪表板12063被示出为输出装置。显示部12062可以例如包括车载显示器和平视显示器中的至少一个。
图53是描绘成像部12031的安装位置的示例的图。
在图53中，成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105例如布置在车辆12100的前鼻、侧视镜、后保险杠和后门上的位置以及车辆内部的挡风玻璃的上部上的位置。提供给车辆内部的前鼻的成像部12101和提供给挡风玻璃的上部的成像部12105主要获得车辆12100的前部的图像。提供给侧视镜的成像部12102和12103主要获得车辆12100的侧面的图像。提供给后保险杠或后门的成像部12104主要获得车辆12100的后部的图像。设置在车辆内部的挡风玻璃的上部的成像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。
顺便提及，图53描绘了成像部12101至12104的拍摄范围的示例。成像范围12111表示提供给前鼻的成像部12101的成像范围。成像范围12112和12113分别表示提供给侧视镜的成像部12102和12103的成像范围。成像范围12114表示提供给后保险杠或后门的成像部12104的成像范围。例如，通过叠加由成像部12101至12104成像的图像数据，获得从上方观看的车辆12100的鸟瞰图像。
成像部12101至12104中的至少一个可以具有获得距离信息的功能。例如，成像部12101至12104中的至少一个可以是由多个成像元件组成的立体相机，或者可以是具有用于相位差检测的像素的成像元件。
例如,微型计算机12051可以基于从成像部12101至12104获得的距离信息，确定到成像范围12111至12114内的每个三维物体的距离以及该距离的时间变化(相对于车辆12100的相对速度)，从而提取最近的三维物体作为前方车辆，该物体具体是存在于车辆12100的行进路径上并且以预定速度(例如等于或大于0km/h)沿与车辆12100基本相同的方向行驶。此外，微型计算机12051可以预先设定要保持在前方车辆前面的跟随距离，并且执行自动制动控制(包括跟随的停车控制)、自动加速度控制(包括跟随的起动控制)等。因此，可以执行用于自动驾驶的协作控制，使得车辆不依赖于驾驶员等的操作而自主行驶。
例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息，将三维物体上的三维物体数据分类为两轮车辆、标准尺寸车辆、大型车辆、行人、电线杆等三维物体的三维物体数据，提取分类后的三维物体数据，并且将提取的三维物体数据用于障碍物的自动避障。例如，微型计算机12051辨别车辆12100周围的障碍物是车辆12100的驾驶员可视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定碰撞风险，该碰撞风险指示与每个障碍物碰撞的风险。在碰撞风险等于或高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并且经由驱动系统控制单元12010执行强制减速或回避转向。由此，微型计算机12051可以辅助驾驶以避免碰撞。
成像部12101到12104中的至少一个可以是检测红外线的红外相机。微型计算机12051例如可以通过确定在成像部12101至12104的成像图像中是否存在行人来识别行人。例如，通过提取作为红外照相机的成像部12101至12104的成像图像中的特征点的过程和通过对表示物体轮廓的一系列特征点执行图像匹配处理来确定其是否为行人的过程，来执行行人的这种识别。当微型计算机12051确定在成像部12101至12104的成像图像中存在行人并因此识别该行人时，声音/图像输出部12052控制显示部12062，使得用于强调的方形轮廓的线被显示为叠加在识别的行人上。声音/图像输出单元12052也可控制显示部12062，使得在期望位置显示表示行人的图标等。
上面已经描述了可应用根据本公开的技术的示例性车辆控制系统。例如，根据本公开的技术可以应用于上述配置中的成像部12031。具体地，图1的电子装置100适用于成像部12031。通过将根据本公开的技术应用到成像部12031，可以通过增加的电路实现高级功能，同时防止成像部12031的尺寸的增加。
注意，上述实施方式是用于实现本技术的示例，并且实施方式中的事项与权利要求中限定本发明的内容具有对应关系。以类似的方式，权利要求中限定本发明的事项与本技术的实施方式中由相同名称表示的事项具有对应关系。然而，本技术不限于实施方式，并且可以在不脱离本技术的主旨的情况下实施实施方式的各种修改。
注意，本文描述的效果仅是示例性的而不是限制性的，并且可以提供其他效果。
注意，本技术也可以采用以下配置。
(1)一种半导体封装，包括：
透明构件；
嵌入树脂，形成在所述透明构件周围；
嵌入电路，嵌入在所述嵌入树脂中；以及
固态图像拾取元件，被配置为对已经穿过所述透明构件的光执行光电转换，并由此生成图像数据。
(2)根据项(1)所述的半导体封装，进一步包括：
再分布层，该再分布层中布线有用于将所述嵌入电路和所述固态图像拾取元件相互连接的信号线。
(3)根据项(2)所述的半导体封装，进一步包括：
外部端子，布置在扇出区域中。
(4)根据项(2)所述的半导体封装，进一步包括：
外部端子，布置在扇出区域和扇入区域中的每一个中。
(5)根据项(2)至(4)中任一项所述的半导体封装，进一步包括：
框架，具有形成在与所述透明构件对应的区域中的开口部，并且层压在所述嵌入树脂上。
(6)根据项(2)所述的半导体封装，进一步包括：
陶瓷衬底，该陶瓷衬底中形成有凹槽；以及
外部端子，形成在所述陶瓷衬底上，
其中，所述固态图像拾取元件设置在所述凹槽中，并用导线连接到所述陶瓷衬底。
(7)根据项(6)所述的半导体封装，进一步包括：
加热器，被配置为在凹槽中的湿度超过预定阈值的情况下加热所述透明构件，
其中，所述嵌入电路包括湿度传感器，所述湿度传感器被配置为测量所述湿度并检测所述湿度是否超过所述阈值。
(8)根据项(6)或(7)所述的半导体封装，其中，所述嵌入电路包括控制电路，所述控制电路被配置为控制所述透明构件的光学特性。
(9)根据项(6)至(8)中任一项所述的半导体封装，进一步包括：
天线，
其中，所述嵌入电路包括无线电路，所述无线电路被配置为经由所述天线执行无线通信。
(10)根据项(1)所述的半导体封装，进一步包括：
散热构件，嵌入所述嵌入树脂中，
其中，所述散热构件释放由所述嵌入电路生成的热。
(11)根据项(10)所述的半导体封装，其中，所述散热构件具有柱状形状。
(12)根据项(10)或(11)所述的半导体封装，进一步包括：
树脂坝，形成在所述固态图像拾取元件的像素阵列部的外围和所述透明构件之间。
(13)根据项(12)所述的半导体封装，其中，所述固态图像拾取元件经由凸块连接到所述透明构件。
(14)一种电子装置，包括：
透明构件；
嵌入树脂，形成在所述透明构件周围；
嵌入电路，嵌入在所述嵌入树脂中；
固态图像拾取元件，被配置为对已经穿过所述透明构件的光执行光电转换，并由此生成图像数据；以及
光学部，被配置为收集入射光并将所述入射光引导到所述透明构件。
(15)一种制造半导体封装的方法，包括：
嵌入树脂形成过程，在放置有透明构件和嵌入电路的支撑衬底上围绕所述透明构件形成嵌入树脂，将所述嵌入电路嵌入到所述嵌入树脂中；以及
安装固态图像拾取元件的安装过程，所述固态图像拾取元件被配置为生成图像数据。
(16)根据项(15)所述的制造半导体封装的方法，进一步包括：
形成再分布层的再分布层形成过程，再分布层中布线有用于将所述嵌入电路和所述固态图像拾取元件相互连接的信号线；以及
在已经安装所述固态图像拾取元件之后剥离所述支撑衬底的剥离过程。
(17)根据项(15)所述的制造半导体封装的方法，进一步包括：
形成再分布层的再分布层形成过程，在所述再分布层中布线有用于将所述嵌入电路和所述固态图像拾取元件相互连接的信号线；以及
在已经形成所述再分布层之后剥离所述支撑衬底的剥离过程，
其中，在布置过程中，在已经剥离所述支撑衬底之后安装所述固态图像拾取元件。
(18)根据项(15)所述的制造半导体封装的方法，进一步包括：
对晶片上的多个芯片区域执行切单的切割过程，所述多个芯片区域各包括透明构件和形成在所述透明构件周围的散热构件。
(19)一种制造半导体封装的方法，包括：
嵌入树脂形成过程，在透明构件周围形成嵌入树脂，以将嵌入电路嵌入在所述嵌入树脂中；以及
层压过程，对复合材料、多个基材、再分布层和固态图像拾取元件执行层压和热压接合，所述复合材料包括所述透明构件和所述嵌入树脂、，所述多个基材中的每个在其中形成有信号线，所述固态图像拾取元件被配置为对已经穿过所述透明构件的光执行光电转换，并由此生成图像数据。
符号说明
100:电子装置
110:光学部
120:DSP电路
130:显示部
140:操作部
150:总线
160:帧存储器
170:储存部
180:电源部
200:半导体封装
210,611:嵌入树脂
211至213:嵌入电路
220:透明构件
230:再分布层
231:TMV
240:固态图像拾取元件
251:外部端子
252,621:凸块
253:底部填充材料
260:陶瓷衬底
261:导线
262,413:信号线
263:粘合剂
270:框架
310至318，521至523：无源部件
410:层压衬底
411,412:结合部件
421,422:实施部件
450,460:基材
510:湿度传感器
511:测量孔
512:加热器
531:控制电路
532:光控制玻璃
541:无线电路
542:天线
610:复合材料
612:散热层
613:电路层
614:散热构件
620:树脂坝
701:支撑衬底
702:图像传感器晶片
705:玻璃安装晶片
12031:成像部

Claims (19)

1.一种半导体封装，包括：
透明构件；
嵌入树脂，形成在所述透明构件周围；
嵌入电路，嵌入在所述嵌入树脂中；以及
固态图像拾取元件，被配置为对已经穿过所述透明构件的光执行光电转换，并由此生成图像数据。
2.根据权利要求1所述的半导体封装，进一步包括：
再分布层，所述再分布层中布线有用于将所述嵌入电路和所述固态图像拾取元件相互连接的信号线。
3.根据权利要求2所述的半导体封装，进一步包括：
外部端子，布置在扇出区域中。
4.根据权利要求2所述的半导体封装，进一步包括：
外部端子，布置在扇出区域和扇入区域中的每一个中。
5.根据权利要求2所述的半导体封装，进一步包括：
框架，具有形成在与所述透明构件对应的区域中的开口部，并且层压在所述嵌入树脂上。
6.根据权利要求2所述的半导体封装，进一步包括：
陶瓷衬底，所述陶瓷衬底中形成有凹槽；以及
外部端子，形成在所述陶瓷衬底上，
其中，所述固态图像拾取元件设置在所述凹槽中，并用导线连接到所述陶瓷衬底。
7.根据权利要求6所述的半导体封装，进一步包括：
加热器，被配置为在凹槽中的湿度超过预定阈值的情况下加热所述透明构件，
其中，所述嵌入电路包括湿度传感器，所述湿度传感器被配置为测量所述湿度并检测所述湿度是否超过所述阈值。
8.根据权利要求6所述的半导体封装，其中，所述嵌入电路包括控制电路，所述控制电路被配置为控制所述透明构件的光学特性。
9.根据权利要求6所述的半导体封装，进一步包括：
天线，
其中，所述嵌入电路包括无线电路，所述无线电路被配置为经由所述天线执行无线通信。
10.根据权利要求1所述的半导体封装，进一步包括：
散热构件，嵌入所述嵌入树脂中，
其中，所述散热构件释放由所述嵌入电路生成的热。
11.根据权利要求10所述的半导体封装，其中，所述散热构件具有柱状形状。
12.根据权利要求10所述的半导体封装，进一步包括：
树脂坝，形成在所述固态图像拾取元件的像素阵列部的外围和所述透明构件之间。
13.根据权利要求12所述的半导体封装，其中，所述固态图像拾取元件经由凸块连接到所述透明构件。
14.一种电子装置，包括：
透明构件；
嵌入树脂，形成在所述透明构件周围；
嵌入电路，嵌入在所述嵌入树脂中；
固态图像拾取元件，被配置为对已经穿过所述透明构件的光执行光电转换，并由此生成图像数据；以及
光学部，被配置为收集入射光并将所述入射光引导到所述透明构件。
15.一种制造半导体封装的方法，包括：
嵌入树脂形成过程，在放置有透明构件和嵌入电路的支撑衬底上围绕所述透明构件形成嵌入树脂，从而将所述嵌入电路嵌入到所述嵌入树脂中；以及
安装固态图像拾取元件的安装过程，所述固态图像拾取元件被配置为生成图像数据。
16.根据权利要求15所述的制造半导体封装的方法，进一步包括：
形成再分布层的再分布层形成过程，所述再分布层中布线有用于将所述嵌入电路和所述固态图像拾取元件相互连接的信号线；以及
在已经安装所述固态图像拾取元件之后剥离所述支撑衬底的剥离过程。
17.根据权利要求15所述的制造半导体封装的方法，进一步包括：
形成再分布层的再分布层形成过程，在所述再分布层中布线有用于将所述嵌入电路和所述固态图像拾取元件相互连接的信号线；以及
在已经形成所述再分布层之后剥离所述支撑衬底的剥离过程，
其中，在布置过程中，在已经剥离所述支撑衬底之后安装所述固态图像拾取元件。
18.根据权利要求15所述的制造半导体封装的方法，进一步包括：
对晶片上的多个芯片区域执行切单的切割过程，所述多个芯片区域各包括透明构件和形成在所述透明构件周围的散热构件。
19.一种制造半导体封装的方法，包括：
嵌入树脂形成过程，在透明构件周围形成嵌入树脂，以将嵌入电路嵌入在所述嵌入树脂中；以及
层压过程，对复合材料、多个基材、再分布层和固态图像拾取元件执行层压和热压接合，所述复合材料包括所述透明构件和所述嵌入树脂，所述多个基材中的每个在其中形成有信号线，所述固态图像拾取元件被配置为对已经穿过所述透明构件的光执行光电转换，并由此生成图像数据。
CN202080051549.7A 2019-07-23 2020-05-22 半导体封装、电子装置和制造半导体封装的方法 Pending CN114127919A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019135117 2019-07-23
JP2019-135117 2019-07-23
PCT/JP2020/020225 WO2021014732A1 (ja) 2019-07-23 2020-05-22 半導体パッケージ、電子装置、および、半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
CN114127919A true CN114127919A (zh) 2022-03-01

Family

ID=74194116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080051549.7A Pending CN114127919A (zh) 2019-07-23 2020-05-22 半导体封装、电子装置和制造半导体封装的方法

Country Status (4)

Country Link
US (1) US20220262841A1 (zh)
JP (1) JPWO2021014732A1 (zh)
CN (1) CN114127919A (zh)
WO (1) WO2021014732A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12010416B1 (en) * 2019-09-27 2024-06-11 Apple Inc. Camera module including embedded ceramic substrate package
US20230144963A1 (en) * 2021-11-05 2023-05-11 Omnivision Technologies, Inc. Stacked image sensor
WO2024111248A1 (ja) * 2022-11-24 2024-05-30 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、光学装置、および、半導体パッケージの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548843B (en) * 2001-02-28 2003-08-21 Fujitsu Ltd Semiconductor device and method for making the same
JP5757906B2 (ja) * 2012-03-30 2015-08-05 富士フイルム株式会社 撮像装置，電子内視鏡装置及びその結露除去方法
JP5885690B2 (ja) * 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2016039335A (ja) * 2014-08-11 2016-03-22 凸版印刷株式会社 固体撮像装置の製造方法

Also Published As

Publication number Publication date
WO2021014732A1 (ja) 2021-01-28
JPWO2021014732A1 (zh) 2021-01-28
US20220262841A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US20220262841A1 (en) Semiconductor package, electronic device, and method of manufacturing semiconductor package
WO2018030139A1 (ja) 撮像素子パッケージおよびカメラモジュール
JP2018117027A (ja) 固体撮像素子、電子装置、および、固体撮像素子の製造方法
US20230107566A1 (en) Imaging unit, method for manufacturing the same, and electronic apparatus
CN111886855B (zh) 摄像装置和电子设备
JP2022040579A (ja) 半導体装置、および、半導体装置の製造方法
US20220246665A1 (en) Semiconductor package
WO2020230404A1 (ja) 半導体パッケージ、半導体パッケージの製造方法、および、電子装置
WO2019176454A1 (ja) 半導体装置、撮像装置、および電子機器
WO2024024278A1 (ja) パッケージおよびパッケージの製造方法
WO2024057709A1 (ja) 半導体パッケージ、および、電子装置
WO2023007797A1 (ja) 固体撮像素子、撮像装置、および電子機器
WO2023176122A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
WO2024111248A1 (ja) 半導体パッケージ、光学装置、および、半導体パッケージの製造方法
US20220208718A1 (en) Semiconductor package, electronic apparatus, and method for manufacturing semiconductor package
WO2023248606A1 (ja) パッケージ、半導体装置およびパッケージの製造方法
WO2023195236A1 (ja) パッケージおよびパッケージの製造方法
WO2022196188A1 (ja) 撮像装置、撮像装置の製造方法、および電子機器
WO2020241068A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
WO2022239325A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2024106011A1 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの制御方法
WO2024024794A1 (ja) 電子デバイス
JP2024038720A (ja) 光検出装置
CN114008764A (zh) 半导体封装和电子装置
CN118103977A (zh) 半导体封装件和模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination