WO2021014732A1 - 半導体パッケージ、電子装置、および、半導体パッケージの製造方法 - Google Patents

半導体パッケージ、電子装置、および、半導体パッケージの製造方法 Download PDF

Info

Publication number
WO2021014732A1
WO2021014732A1 PCT/JP2020/020225 JP2020020225W WO2021014732A1 WO 2021014732 A1 WO2021014732 A1 WO 2021014732A1 JP 2020020225 W JP2020020225 W JP 2020020225W WO 2021014732 A1 WO2021014732 A1 WO 2021014732A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor package
embedded
transparent member
image sensor
solid
Prior art date
Application number
PCT/JP2020/020225
Other languages
English (en)
French (fr)
Inventor
博幸 重田
広陽 細川
譲 梅沢
波多野　正喜
博文 牧野
小山　寿樹
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2021534559A priority Critical patent/JPWO2021014732A1/ja
Priority to US17/627,288 priority patent/US20220262841A1/en
Priority to CN202080051549.7A priority patent/CN114127919A/zh
Publication of WO2021014732A1 publication Critical patent/WO2021014732A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Definitions

  • This technology is related to semiconductor packages. More specifically, the present invention relates to a semiconductor package for generating image data, an electronic device, and a method for manufacturing the semiconductor package.
  • Circuits can be added by using the SiP (System in Package) technology that connects multiple semiconductor chips and fits them in one package, but the size of the semiconductor package becomes large.
  • SiP System in Package
  • the area of the semiconductor package becomes large.
  • the thickness of the semiconductor package increases.
  • the above-mentioned conventional technique has a problem that a circuit cannot be added while suppressing an increase in the size of the semiconductor package.
  • This technology was created in view of this situation, and aims to add a circuit to a semiconductor package provided with a solid-state image sensor while suppressing an increase in the size of the semiconductor package.
  • the present technology has been made to solve the above-mentioned problems, and the first side surface thereof is a transparent member, an embedded resin formed around the transparent member, and embedded in the embedded resin.
  • a semiconductor package including an embedded circuit and a solid-state image sensor that generates image data by photoelectrically converting light transmitted through the transparent member, and a method for manufacturing the same.
  • the circuit embedded in the embedded resin has the effect of improving the function of the semiconductor package.
  • a rewiring layer in which a signal line connecting the embedded circuit and the solid-state image sensor is wired may be further provided. This has the effect of transmitting data between the embedded circuit and the solid-state image sensor.
  • an external terminal arranged in the fanout area may be further provided. This has the effect of transmitting data to and from an external device via an external terminal arranged in the fanout area.
  • external terminals arranged in the fan-out area and the fan-in area may be further provided. This has the effect of transmitting data to and from an external device via external terminals arranged in the fan-out area and the fan-in area.
  • an opening may be opened in the region corresponding to the transparent member, and a frame laminated with the embedded resin may be further provided. This has the effect of improving heat dissipation and reinforcing the semiconductor package.
  • a ceramic substrate on which a cavity is formed and an external terminal formed on the ceramic substrate are further provided, and the solid-state image sensor is provided in the cavity and the ceramic is provided by a wire. It may be connected to a board. This has the effect of improving the functionality of the ceramic package.
  • a heater for heating the transparent member when the humidity of the cavity exceeds a predetermined threshold value is further provided, and the embedded circuit measures the humidity and the humidity is the above.
  • a humidity sensor may be included to detect whether or not the threshold has been exceeded. This has the effect of heating the transparent member according to the humidity.
  • the embedded circuit may include a control circuit that controls the optical characteristics of the transparent member. This has the effect of adjusting the optical properties of the transparent member.
  • an antenna may be further provided, and the embedded circuit may include a wireless circuit that performs wireless communication via the antenna. This brings about the effect that the wireless communication function is realized.
  • a heat radiating member embedded in the embedded resin may be further provided, and the heat radiating member may dissipate heat generated in the embedded circuit. This has the effect of suppressing the temperature rise of the embedded circuit.
  • the shape of the heat radiating member may be columnar.
  • the columnar heat radiating member has the effect of suppressing the temperature rise of the embedded circuit.
  • a resin dam formed between the periphery of the pixel array portion of the solid-state image sensor and the transparent member may be further provided. This has the effect of forming a space between the solid-state image sensor and the transparent member.
  • the solid-state image sensor may be connected to the transparent member via a bump. This has the effect of preventing chip shift.
  • the second aspect of the present technology is that the transparent member, the embedded resin formed around the transparent member, the embedded circuit embedded in the embedded resin, and the light transmitted through the transparent member are photoelectrically converted. It is an electronic device including a solid-state image sensor that generates image data and an optical unit that collects incident light and guides it to the transparent member. As a result, the circuit embedded in the embedded resin has the effect of improving the function of the electronic device.
  • FIG. 1 is a block diagram showing a configuration example of an electronic device 100 according to a first embodiment of the present technology.
  • the electronic device 100 is a device for capturing image data, and includes an optical unit 110, a solid-state image sensor 240, and a DSP (Digital Signal Processing) circuit 120. Further, the electronic device 100 includes a display unit 130, an operation unit 140, a bus 150, a frame memory 160, a storage unit 170, and a power supply unit 180.
  • a digital camera such as a digital still camera, a smartphone, a personal computer, an in-vehicle camera, or the like is assumed.
  • the optical unit 110 collects the light from the subject and guides it to the solid-state image sensor 240.
  • the solid-state image sensor 240 generates image data by photoelectrically converting incident light in synchronization with a vertical synchronization signal.
  • the vertical synchronization signal is a periodic signal having a predetermined frequency indicating the timing of imaging.
  • the solid-state image sensor 240 supplies the generated image data to the DSP circuit 120.
  • the DSP circuit 120 executes predetermined signal processing on the image data from the solid-state image sensor 240.
  • the DSP circuit 120 outputs the processed image data to the frame memory 160 or the like via the bus 150.
  • the display unit 130 displays image data.
  • a liquid crystal panel or an organic EL (Electro Luminescence) panel is assumed.
  • the operation unit 140 generates an operation signal according to the operation of the user.
  • the bus 150 is a common route for the optical unit 110, the solid-state image sensor 240, the DSP circuit 120, the display unit 130, the operation unit 140, the frame memory 160, the storage unit 170, and the power supply unit 180 to exchange data with each other.
  • the frame memory 160 holds image data.
  • the storage unit 170 stores various data such as image data.
  • the power supply unit 180 supplies power to the solid-state image sensor 240, the DSP circuit 120, the display unit 130, and the like.
  • the solid-state image sensor 240 and the DSP circuit 120 are mounted in a semiconductor package.
  • FIG. 2 is a cross-sectional view showing a configuration example of the semiconductor package 200 according to the first embodiment of the present technology.
  • the semiconductor package 200 includes an embedded resin 210, a transparent member 220, a rewiring layer 230, a solid-state image sensor 240, an external terminal 251, bumps 252, and an underfill material 253.
  • the transparent member 220 transmits the incident light from the optical unit 110.
  • the transparent member 220 for example, glass is used.
  • the arrows in the figure indicate the incident direction of the incident light.
  • the optical axis of the incident light is referred to as "Z axis”.
  • a predetermined direction perpendicular to the Z axis is referred to as an "X axis”
  • a direction perpendicular to the X axis and the Z axis is referred to as a "Y axis”.
  • the figure is a cross-sectional view seen from the Y-axis direction.
  • the embedded resin 210 is a resin formed around the transparent member 220 when viewed from the Z-axis direction. Circuits such as embedded circuits 211 and 212 are embedded in the embedded resin 210. As the embedded circuit 211, for example, a circuit for processing image data (DSP circuit 120, etc.) is provided. Further, as the embedded circuit 212, for example, a memory for holding image data is provided. Further, passive elements and active elements can be arranged in the embedded circuits 211 and 212.
  • the rewiring layer 230 is an insulating layer to which a signal line for electrically connecting the embedded circuits 211 and 212 and the solid-state image sensor 240 is wired.
  • the rewiring layer 230 is formed below the embedded resin 210 with the optical portion 110 facing upward.
  • the central portion of the rewiring layer 230 is open, and the shape of the opening is similar to that of the transparent member 220, and the area thereof is slightly smaller than the area of the transparent member 220. Therefore, when viewed from the Z-axis direction, a part of the inside of the rewiring layer 230 overlaps with the vicinity of the outer periphery of the solid-state image sensor 240. Bump 252 is provided at this overlapping portion.
  • the solid-state image sensor 240 and the signal line in the rewiring layer 230 are electrically connected via the bump 252.
  • the external terminal 251 is formed in the outer region of the solid-state image sensor 240 on the lower surface of the rewiring layer 230. This outer region is also called the fanout region. For example, a solder ball is provided as the external terminal 251.
  • the underfill material 253 is a member that tightly wraps and seals the connection portion between the solid-state image sensor 240 and the rewiring layer 230 for the purpose of improving the connection reliability, and resin or the like is used.
  • the solid-state image sensor 240 photoelectrically converts the light transmitted through the transparent member 220 to generate image data. Then, the solid-state image sensor 240 supplies the image data to the embedded circuits 211 and 212 via the signal line in the rewiring layer 230.
  • the semiconductor package 200 does not have a package substrate. Instead, a rewiring layer 230 that draws wiring from terminals (bump 252, etc.) of the chip (solid-state image sensor 240, etc.) is formed in a wafer-level process described later, and is connected to an external terminal 251 in the fan-out region.
  • a semiconductor package 200 is generally called FOWLP (Fan Out Wafer Level Package).
  • the size of the semiconductor package will increase.
  • the area of the semiconductor package becomes large.
  • the thickness of the semiconductor package increases.
  • the number of embedded circuits is not limited to two.
  • the embedded circuit 213 can be further embedded in addition to the embedded circuits 211 and 212.
  • FIG. 5 is a diagram for explaining a manufacturing process of the semiconductor package 200 up to the formation of the rewiring layer 230 in the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of mounting the transparent member 220 and the embedded circuits 211 and 212 on the support substrate 701.
  • FIG. B in the figure is a diagram for explaining a process of forming the embedded resin 210.
  • FIG. C in the figure is a diagram for explaining a process of forming the rewiring layer 230.
  • the support substrate 701 is placed.
  • the shape of the support substrate 701 is circular when viewed from the Z direction, and its surface is divided into a plurality of rectangular chip regions.
  • the transparent member 220 is placed in each of the chip regions on the support substrate 701, and the embedded circuits 211 and 212 are placed around the transparent member 220.
  • the embedded resin 210 is formed around the transparent member 220, and the embedded circuits 211 and 212 are embedded.
  • the manufacturing system forms the rewiring layer 230 as illustrated in c in the figure.
  • FIG. 6 is a diagram for explaining the manufacturing process of the semiconductor package 200 up to dicing of the image sensor wafer-702 according to the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of forming the solid-state image sensor 240 and the like on the image sensor wafer 702.
  • FIG. B in the figure is a diagram for explaining a process of dicing the image sensor wafer 702.
  • the manufacturing system divides the surface of the image sensor wafer-702 into a plurality of rectangular chip regions, and forms a solid-state image sensor 240 and bumps 252 for each chip region.
  • the manufacturing system sings the image sensor wafer-702 into pieces in units of chip regions.
  • the process illustrated in FIG. 5 and the process illustrated in FIG. 6 are executed in parallel.
  • the manufacturing system can also execute these steps in order.
  • FIG. 7 is a diagram for explaining the manufacturing process of the semiconductor package 200 up to the formation of the external terminal 251 in the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of flip-chip connection.
  • FIG. B in the figure is a diagram for explaining a process of applying the underfill material 253.
  • FIG. C in the figure is a diagram for explaining a process of mounting the external terminal 251.
  • the manufacturing system connects each of the individualized solid-state image pickup devices 240 to the corresponding rewiring layer 230 (that is, flip-chip connection) by bumps 252.
  • the underfill material 253 is applied and sealed at the connection point between the solid-state image sensor 240 and the rewiring layer 230.
  • the manufacturing system mounts a predetermined number of external terminals 251 on the rewiring layer 230.
  • FIG. 8 is a diagram for explaining a process up to dicing in the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of peeling the support substrate 701.
  • Reference numeral b in the figure is a diagram for explaining a dicing process.
  • the manufacturing system peels off the support substrate 701 by heat, ultraviolet rays, a laser, or the like.
  • the manufacturing system individualizes the wafer on which the solid-state image sensor 240 is mounted in units of chip regions by dicing.
  • FIG. 9 is a flowchart showing an example of the manufacturing process of the semiconductor package 200 according to the first embodiment of the present technology.
  • the transparent member 220 is placed in each of the chip regions on the support substrate 701, and the embedded circuits 211 and 212 are placed around the transparent member 220 (step S901).
  • the embedded resin 210 is formed around the transparent member 220 (step S902), and the rewiring layer 230 is formed (step S903).
  • the image sensor wafer is fragmented, and each of the fragmented solid-state image pickup elements 240 is flip-chip connected to the corresponding rewiring layer 230 (step S904).
  • step S905 the underfill material 253 is applied and sealed at the connection point between the solid-state image sensor 240 and the rewiring layer 230 (step S905), and the external terminal 251 is mounted (step S906).
  • step S906 the manufacturing system peels off the support substrate 701 (step S907) and separates the wafers by dicing (step S908).
  • step S908 the manufacturing system executes an inspection step or the like as necessary to end the manufacturing process of the semiconductor package 200.
  • the increase in the package size is suppressed while suppressing the increase in the package size.
  • Higher functionality can be achieved by adding a circuit.
  • the support substrate 701 is peeled off after the solid-state image sensor 240 is flip-chip connected, but it can also be peeled off before the flip-chip connection.
  • the method of manufacturing the semiconductor package 200 of the first modification of the first embodiment is different from the first embodiment in that the support substrate 701 is peeled off before the flip chip connection.
  • FIG. 10 is a diagram for explaining the manufacturing process of the semiconductor package 200 up to the formation of the rewiring layer 230 in the first modification of the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of mounting the transparent member 220 and the embedded circuits 211 and 212 on the support substrate 701.
  • FIG. B in the figure is a diagram for explaining a process of forming the embedded resin 210.
  • FIG. C in the figure is a diagram for explaining a process of forming the rewiring layer 230.
  • the transparent member 220 is placed in each of the chip regions on the support substrate 701, and the embedded circuits 211 and 212 are placed around the transparent member 220.
  • the manufacturing system forms the embedded resin 210 around the transparent member 220 as illustrated in b in the figure, and forms the rewiring layer 230 as illustrated in c in the figure.
  • FIG. 11 is a diagram for explaining a manufacturing process of the semiconductor package 200 up to dicing of the image sensor wafer-702 in the first modification of the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of peeling the support substrate 701.
  • FIG. B in the figure is a diagram for explaining a process of forming the solid-state image sensor 240 and the like on the image sensor wafer 702.
  • FIG. C in the figure is a diagram for explaining a process of dicing the image sensor wafer 702.
  • the manufacturing system peels off the support substrate 701. Further, as illustrated in b in the figure, the manufacturing system forms the solid-state image sensor 240 and the bump 252 on the image sensor wafer-702. Next, as illustrated in c in the figure, the manufacturing system dices the image sensor wafer-702 into pieces in units of chip regions.
  • the steps a in FIGS. 10 to 11 and the steps b and c in FIG. 11 are executed in parallel.
  • the manufacturing system can also execute these steps in order.
  • the step after the support substrate 701 is peeled off is executed on, for example, a dicing sheet.
  • FIG. 12 is a diagram for explaining the manufacturing process of the semiconductor package 200 up to the formation of the external terminal 251 in the first modification of the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of flip-chip connection.
  • FIG. B in the figure is a diagram for explaining a process of applying the underfill material 253.
  • FIG. C in the figure is a diagram for explaining a process of mounting the external terminal 251.
  • FIG. 13 is a diagram for explaining a dicing process in the first modification of the first embodiment of the present technology. As illustrated in the figure, in the manufacturing system, the wafer on which the solid-state image sensor 240 is mounted is diced into pieces in units of chip regions.
  • the step of peeling off the support substrate 701 immediately before dicing can be omitted.
  • the embedded circuits 211 and 212 are embedded around the transparent member 220, but the technique of embedding the embedded circuits 211 and 212 can also be applied to the ceramic package.
  • the semiconductor package 200 of the second modification of the first embodiment is different from the first embodiment in that the embedded circuits 211 and 212 are embedded around the transparent member 220 in the ceramic package.
  • FIG. 14 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the second modification of the first embodiment of the present technology.
  • the semiconductor package 200 of the second modification of the first embodiment is provided with the ceramic substrate 260 instead of the bump 252 and the underfill material 253. Different from.
  • the ceramic substrate 260 is a ceramic substrate having a cavity formed therein. A predetermined number of signal lines 262 are wired in the ceramic substrate 260. Further, the solid-state image sensor 240 is provided in the cavity and is connected to the signal line 262 by the wire 261. The lower surface of the solid-state image sensor 240 is adhered to the ceramic substrate 260 by the adhesive 263 with the surface on the light receiving side as the upper surface. The external terminal 251 is arranged on the lower surface of the ceramic substrate 260.
  • the cavity of the ceramic substrate 260 is sealed by the transparent member 220 and the rewiring layer 230. This enclosed space is called a cavity.
  • FIG. 15 is a diagram for explaining the manufacturing process of the semiconductor package 200 up to the formation of the rewiring layer 230 in the second modification of the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of mounting the transparent member 220 and the embedded circuits 211 and 212 on the support substrate 701.
  • FIG. B in the figure is a diagram for explaining a process of forming the embedded resin 210.
  • FIG. C in the figure is a diagram for explaining a process of forming the rewiring layer 230.
  • the transparent member 220 is placed in each of the chip regions on the support substrate 701, and the embedded circuits 211 and 212 are placed around the transparent member 220.
  • the manufacturing system forms the embedded resin 210 around the transparent member 220 as illustrated in b in the figure, and forms the rewiring layer 230 as illustrated in c in the figure.
  • FIG. 16 is a diagram for explaining the manufacturing process of the semiconductor package 200 up to dicing in the second modification of the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of peeling the support substrate 701.
  • Reference numeral b in the figure is a diagram for explaining a dicing process.
  • the manufacturing system peels off the support substrate 701 and separates it by dicing as illustrated in b in the figure.
  • FIG. 17 is a diagram for explaining the manufacturing process of the semiconductor package 200 up to wire bonding in the second modification of the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of adhering the solid-state image sensor 240.
  • Reference numeral b in the figure is a diagram for explaining a wire bonding process.
  • the process illustrated in FIG. 16 and the process illustrated in FIG. 17 are executed in parallel.
  • the manufacturing system can also execute these steps in order.
  • the second modification of the first embodiment of the present technology by embedding the embedded circuits 211 and 212 around the transparent member 220 in the ceramic package, the increase in the size of the ceramic package is suppressed. , Can be enhanced.
  • FIG. 18 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the third modification of the first embodiment of the present technology.
  • the semiconductor package 200 of the third modification of the first embodiment is different from the first embodiment in that the frame 270 is further provided.
  • the frame 270 is a member having an opening formed when viewed from the Z direction, and the shape and area of the opening substantially match the transparent member 220.
  • a material having higher thermal conductivity and rigidity (copper, aluminum, etc.) than the embedded resin 210 is used as the material of the frame 270.
  • the frame 270 is laminated on the surface of the embedded resin 210 on the light receiving side.
  • the first modification or the second modification can be applied to the third modification of the first embodiment.
  • the heat dissipation of the semiconductor package 200 is improved and reinforced by laminating the metal frame 270 on the embedded resin 210. Can be done.
  • the external terminals 251 are provided in the fan-out region, but in this configuration, the number of external terminals 251 may be insufficient.
  • the semiconductor package 200 of the second embodiment is different from the first embodiment in that the external terminal 251 is also provided in the fan-in region.
  • FIG. 20 is an example of a top view of the semiconductor package 200 according to the second embodiment of the present technology. As illustrated in the figure, in addition to the embedded circuits 211 and 212, passive components 310 to 318 are further embedded in the embedded resin 210.
  • FIG. 21 is an example of a bottom view of the semiconductor package 200 according to the second embodiment of the present technology.
  • the area surrounded by the dotted line in the figure corresponds to the fan-in area.
  • the area around the fan-in area corresponds to the fan-out area.
  • the external terminal 251 is arranged in the fan-in region in addition to the fan-out region.
  • the manufacturing system mounts a transparent member 220 in each of the chip regions on the support substrate 701, and as illustrated in b in the figure, the embedded circuit 211 and the embedded circuit 211 and Place 212. Then, as illustrated in c in the figure, the manufacturing system forms an embedded resin 210 around the transparent member 220, and embeds the embedded circuits 211 and 212 in the embedded resin 210.
  • FIG. 23 is a diagram for explaining the manufacturing process of the semiconductor package up to the flip chip connection in the second embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of peeling the support substrate 701.
  • FIG. B in the figure is a diagram for explaining the wiring process of rewiring.
  • FIG. C in the figure is a diagram for explaining a process of flip-chip connection.
  • the manufacturing system peels off the support substrate and wires the signal line (rewiring) as illustrated in b in the figure. Then, as illustrated in c in the figure, the manufacturing system flip-chips the solid-state image sensor 240.
  • FIG. 24 is a diagram for explaining the manufacturing process of the semiconductor package 200 up to the formation of the external terminal in the second embodiment of the present technology.
  • a in the figure is a figure for demonstrating the process of forming TMV230.
  • FIG. B in the figure is a diagram for explaining a process of forming the rewiring layer 231.
  • FIG. C in the figure is a diagram for explaining a process of mounting the external terminal 251.
  • the manufacturing system forms a TMV 230 around the solid-state image sensor 240, and forms a rewiring layer 231 in the rewiring layer 230 as illustrated in b in the figure. Then, as illustrated in c in the figure, external terminals 251 are mounted in the fan-in region and the fan-out region.
  • FIG. 25 is a diagram for explaining a dicing process in the second embodiment of the present technology. As illustrated in the figure, the manufacturing system is separated by dicing.
  • the external terminal 251 by arranging the external terminal 251 not only in the fan-out region but also in the fan-in region, more externals than when arranging only in the fan-in region Terminal 251 can be arranged.
  • the semiconductor package 200 is manufactured by sequentially performing steps such as forming the rewiring layer 230 and mounting the solid-state image sensor 240, but the manufacturing lead time is shortened and the cost is reduced. Is difficult.
  • the semiconductor package 200 of the third embodiment is different from the first embodiment in that a plurality of layers are laminated and the semiconductor package 200 is collectively manufactured by thermocompression bonding.
  • FIG. 26 is a cross-sectional view showing a configuration example of the semiconductor package 200 according to the third embodiment of the present technology.
  • the semiconductor package 200 of the third embodiment includes a laminated substrate 410 instead of the bump 252 and the underfill material 253.
  • the laminated substrate 410 is a laminated substrate of a plurality of substrates.
  • the solid-state image sensor 240 is provided in the laminated substrate 410.
  • built-in components 411 and 412 such as resistors and capacitors are built in the laminated board 410, and signal lines 413 are wired.
  • the mounting components 421 and 422 are mounted on the lower surface of the laminated substrate 410 with the surface on the light receiving side as the upper surface.
  • the laminated board 310 contains the built-in components 411 and 412, the laminated board 310 may have no built-in components at all.
  • FIG. 27 is a diagram for explaining a semiconductor package manufacturing process up to drilling in the third embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of forming a conductive film.
  • b is a diagram for explaining the etching process.
  • FIG. C in the figure is a diagram for explaining a drilling process.
  • the manufacturing system prepares a thermoplastic resin (liquid crystal polymer or the like), an epoxy resin, or the like as the base material 450, and forms a conductive film on the surface of the base material 450. Then, as illustrated in b in the figure, the manufacturing system processes the conductive film by etching to form the signal line 413. Subsequently, the manufacturing system makes a hole in the base material 450 by a laser or the like, as illustrated in c in the figure.
  • a thermoplastic resin liquid crystal polymer or the like
  • an epoxy resin or the like
  • FIG. 28 is a diagram for explaining the manufacturing process of the semiconductor package up to the layup in the third embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of filling the conductive paste.
  • Reference numeral b in the figure is a diagram for explaining a layup process.
  • the manufacturing system fills the holes made by a laser or the like with a conductive paste (solder paste, etc.).
  • the manufacturing system manufactures a plurality of base materials by the same manufacturing process.
  • the base material 460 is provided with an opening having an area smaller than that of the solid-state image sensor 240, and vias for connecting to the solid-state image sensor 240 are formed around the opening.
  • a composite material composed of the transparent member 220 and the embedded resin 210 is formed by the same method as in the first embodiment.
  • the manufacturing system lays up a composite material, a plurality of base materials, a rewiring layer 230, and a solid-state image sensor 240 in order from the lower layer.
  • FIG. 29 is a diagram for explaining a batch pressing process according to the third embodiment of the present technology.
  • the manufacturing system heats the laid-up layers and presses them together (ie, thermocompression bonding).
  • thermocompression bonding By this thermocompression bonding, the vias of the base material are bonded to the solid-state image sensor 240.
  • the manufacturing lead time of the semiconductor package 200 can be shortened and the cost can be reduced.
  • the manufacturing process of the semiconductor package 200 can be simplified by laminating a plurality of layers including the solid-state image sensor 240 and the like and thermocompression bonding. ..
  • the solid-state image sensor 240 is sealed by the transparent member 220, but if water is contained in the sealed space, the water condenses when the temperature drops and the transparent member 220. May become cloudy.
  • the semiconductor package 200 of the fourth embodiment is different from the first embodiment in that the humidity is measured and the transparent member 220 is heated when the humidity exceeds the threshold value.
  • FIG. 30 is a cross-sectional view showing a configuration example of the semiconductor package 200 according to the fourth embodiment of the present technology.
  • the humidity sensor 510 is arranged instead of the embedded circuits 211 and 212.
  • the embedded resin 210 and the rewiring layer 230 are formed with measurement holes 511 penetrating from the cavity to the humidity sensor 510.
  • a heater 512 is formed on the lower surface of the transparent member 220 with the surface on the light receiving side as the upper surface.
  • a ceramic substrate 260 is provided instead of the bump 252 and the underfill material 253.
  • the configuration of the ceramic substrate 260 of the fourth embodiment is the same as that of the second modification of the first embodiment illustrated in FIG.
  • the humidity sensor 510 measures the humidity in the cavity (that is, the cavity) in the ceramic substrate 260 through the measurement hole 511, and detects whether or not the humidity exceeds a predetermined threshold value.
  • the humidity sensor 510 supplies the detection result to the heater 512.
  • the heater 512 heats the transparent member 220 when the humidity exceeds the threshold value. By heating with the heater 512, it is possible to prevent the transparent member 220 from becoming cloudy due to dew condensation when the humidity rises.
  • FIG. 31 is an example of a top view of the semiconductor package 200 according to the fourth embodiment of the present technology.
  • the humidity sensor 510 and passive components 521, 522 and 523 such as resistors and capacitors are embedded in the embedded resin 210 around the transparent member 220.
  • the humidity sensor 510 and the passive components 521, 522 and 523 are examples of the embedded circuit described in the claims.
  • FIG. 32 is an example of a cross-sectional view of the semiconductor package 200 according to the fourth embodiment of the present technology.
  • FIG. 32 shows a cross-sectional view when the semiconductor package 200 is cut along the X1-X2 axes of FIG.
  • the measurement hole 511 is opened in the rewiring layer 230 below the humidity sensor 510.
  • a heater 512 is formed below the transparent member 220.
  • the heater 512 for example, transparent wiring is used. By using the transparent wiring, it is possible to suppress a decrease in translucency.
  • a transparent member 220 is placed in each of the chip regions on the support substrate 701, and a humidity sensor 510 is placed around the transparent member 220.
  • the manufacturing system forms an embedded resin 210 around the transparent member 220 and embeds the humidity sensor 510 as illustrated in b in the figure.
  • the manufacturing system forms the rewiring layer 230, and forms the measurement hole 511 that penetrates the rewiring layer 230 and the embedded resin 210.
  • FIG. 34 is a diagram for explaining the manufacturing process of the semiconductor package up to wire bonding in the fourth embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of adhering the solid-state image sensor 240.
  • Reference numeral b in the figure is a diagram for explaining a wire bonding process.
  • the manufacturing system adheres the solid-state image sensor 240 to the silicon die. Then, as illustrated in b in the figure, the manufacturing system connects the solid-state image sensor 240 to the ceramic substrate 260 by the wire 261.
  • the manufacturing system seals the cavity of the ceramic substrate 260 with a member separated by the process of FIG. 33.
  • the process illustrated in FIG. 33 and the process illustrated in FIG. 34 are executed in parallel.
  • the manufacturing system can also execute these steps in order.
  • the heater 512 heats the transparent member 220 to prevent fogging of the transparent member 220 due to dew condensation. Can be done.
  • the heater 512 heats the transparent member 220 according to the humidity, but the optical characteristics such as the amount of incident light and the wavelength of the transparent member 220 may be insufficient.
  • the semiconductor package 200 of the first modification of the fourth embodiment is different from the fourth embodiment in that a circuit for controlling optical characteristics is embedded.
  • FIG. 35 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the first modification of the fourth embodiment of the present technology.
  • the semiconductor package 200 of the first modification of the fourth embodiment is provided with a control circuit 531 instead of the humidity sensor 510, and a light control glass 532 instead of the transparent member 220. Different from the form. Further, the measurement hole 511 is not formed and the heater 512 is not arranged.
  • the control circuit 531 controls the optical characteristics of the dimming glass 532.
  • the dimming glass 532 changes optical characteristics such as the amount of incident light and the wavelength according to the control of the control circuit 531.
  • FIG. 36 is an example of a cross-sectional view of the semiconductor package 200 in the first modification of the fourth embodiment of the present technology.
  • FIG. 36 shows a cross-sectional view when the semiconductor package 200 is cut along the X1-X2 axis of FIG. 35.
  • the control circuit 531 is connected to the dimming glass 532 via a via.
  • control circuit 531 is provided instead of the humidity sensor 510 and the heater 512, both the humidity sensor 510 and the like and the control circuit 531 can be arranged without reducing the humidity sensor 510 and the heater 512.
  • the first modification of the fourth embodiment can be applied to the fourth embodiment.
  • control circuit 531 controls the optical characteristics of the dimming glass 532, so that the optical characteristics can be adjusted to an appropriate value. it can.
  • the heater 512 heats the transparent member 220 according to the humidity, but wireless transmission of image data may be required depending on the usage mode of the semiconductor package 200.
  • the semiconductor package 200 of the second modification of the fourth embodiment is different from the fourth embodiment in that a wireless circuit is embedded.
  • FIG. 37 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the second modification of the fourth embodiment of the present technology.
  • the semiconductor package 200 of the second modification of the fourth embodiment is different from the fourth embodiment in that the wireless circuit 541 is provided instead of the humidity sensor 510. Further, the measurement hole 511 is not formed and the heater 512 is not arranged.
  • FIG. 38 is an example of a cross-sectional view of the semiconductor package 200 in the second modification of the fourth embodiment of the present technology.
  • FIG. 38 shows a cross-sectional view when the semiconductor package 200 is cut along the X1-X2 axis of FIG. 37.
  • an antenna 542 is formed in the rewiring layer 230 and is connected to the wireless circuit 541.
  • the wireless circuit 541 performs wireless communication via the antenna 542. For example, the wireless circuit 541 wirelessly transmits image data. The wireless circuit 541 can also wirelessly receive data from the outside.
  • both the humidity sensor 510 and the like and the wireless circuit 541 and the like can be arranged without reducing the humidity sensor 510 and the heater 512. ..
  • a second modification of the fourth embodiment can be applied to the fourth embodiment.
  • the first modification of the fourth embodiment can be applied to the second modification of the fourth embodiment.
  • wireless communication can be performed by providing the wireless circuit 541 and the antenna 542.
  • the embedded circuits 211 and 212 are embedded around the transparent member 220, but when these circuits operate, heat is generated, and when the amount of heat radiation is insufficient, the temperature rise is suppressed. Is difficult.
  • the semiconductor package 200 of the fifth embodiment is different from the first embodiment in that a heat radiating member for radiating heat generated by the embedded circuits 211 and 212 to the outside is further provided.
  • FIG. 39 is a cross-sectional view showing a configuration example of the semiconductor package 200 according to the fifth embodiment of the present technology.
  • the semiconductor package 200 of the fifth embodiment includes a composite material 610, a rewiring layer 230, and an external terminal 251.
  • the composite material 610 is a member in which the transparent member 220 and the embedded resin 611 are bonded.
  • a solid-state image sensor 240 is provided below the transparent member 220, and the embedded resin 611 is formed around the transparent member 220 and the solid-state image sensor 240.
  • the embedded circuits 211 and 212 are embedded in the circuit layer 613 around the solid-state image sensor 240. Further, of the embedded resin 611, the heat radiating member 614 is embedded in the heat radiating layer 612 around the transparent member 220.
  • a rewiring layer 230 is formed in the lower part of the composite material 610, and a predetermined number of external terminals 251 are mounted in the lower part of the rewiring layer 230.
  • the heat radiating member 614 dissipates heat generated by the embedded circuits 211 and 212.
  • the heat radiating member 614 is formed in the embedded resin 611 through the embedded circuits 211 and 212 to the upper surface of the semiconductor package 200.
  • a metal having good thermal conductivity such as copper is used as the heat radiating member 614.
  • FIG. 40 is an example of a top view of the semiconductor package 200 according to the fifth embodiment of the present technology.
  • a rectangular heat radiating member 614 is formed around the transparent member 220. The heat dissipation of the heat radiating member 614 can suppress the temperature rise during the operation of the embedded circuits 211 and 212.
  • FIG. 41 is a diagram for explaining the manufacturing process of the semiconductor package up to the peeling of the support substrate 701 according to the fifth embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of mounting the transparent member 220 and the heat radiating member 614 on the support substrate 701.
  • FIG. B in the figure is a diagram for explaining a process of forming the embedded resin 611.
  • FIG. C in the figure is a diagram for explaining a process of peeling the support substrate 701.
  • the transparent member 220 is placed on the support substrate 701, and the heat radiating member 614 is placed around the transparent member 220. Then, as illustrated in b in the figure, the manufacturing system forms an embedded resin 210 around the transparent member 220 and embeds the heat radiating member 614. Subsequently, the manufacturing system peels off the support substrate 701 as illustrated in c in the figure.
  • FIG. 42 is a diagram for explaining the manufacturing process of the semiconductor package 200 up to the formation of the rewiring layer 230 in the fifth embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of adhering the embedded circuits 211 and 212 and the solid-state image sensor 240.
  • FIG. B in the figure is a diagram for explaining a process of forming the embedded resin 611.
  • FIG. C in the figure is a diagram for explaining a process of forming the rewiring layer 230.
  • the manufacturing system adheres the embedded circuits 211 and 212 and the solid-state image sensor 240 to the composite material with the terminal side facing down.
  • the filter surface of the solid-state image sensor 240 is covered with a cover 241. It is desirable that the heat radiating member 614 and the embedded circuits 211 and 212 are adhered to each other with a material having good thermal conductivity.
  • the manufacturing system forms an embedded resin 611 around the solid-state image sensor 240 and embeds the embedded circuits 211 and 212.
  • the rewiring layer 230 is formed as illustrated in c in the figure, and the terminals are exposed by grinding.
  • the manufacturing system mounts the external terminal 251 and manufactures the semiconductor package 200 having the structure illustrated in FIG. 39.
  • the manufacturing system is not limited to this manufacturing method, although the support substrate 701 is peeled off and then the solid-state image sensor 240 or the like is bonded. If warpage becomes a problem in the process, the solid-state image sensor 240 or the like can be adhered with the support substrate 701 attached.
  • the temperature rise during the operation of the embedded circuits 211 and 212 is suppressed by embedding the heat radiating member 614 that dissipates the heat generated in the embedded circuits 211 and 212. can do.
  • the transparent member 220 is mounted on the support substrate 701 and the heat radiating member 614 is mounted around the transparent member 220.
  • the manufacturing lead time of the semiconductor package 200 is shortened. And it is difficult to reduce the cost.
  • the manufacturing method of the first modification of the fifth embodiment is different from the fifth embodiment in that the step of mounting the transparent member 220 and the heat radiating member 614 is simplified.
  • FIG. 43 is a diagram for explaining the manufacturing process of the transparent member 220 and the heat radiating member 614 in the first modification of the fifth embodiment of the present technology.
  • the manufacturing system prepares a circular glass-mounted wafer 705.
  • the glass-mounted wafer 705 is divided into a plurality of chip regions. Of the dotted line areas in the figure, the area surrounded by the solid line around the rectangle corresponds to the chip area.
  • a transparent member 220 and a heat radiating member 614 formed around the transparent member 220 are provided in each of the chip regions.
  • the manufacturing system separates the glass-mounted wafer 705 along the dicing line. As a result, the transparent member 220 and the heat radiating member 614 are provided for each chip. The steps after dicing are the same as those in the fifth embodiment.
  • the transparent member 220 and the heat radiating member 614 are provided for each chip by separating the glass-mounted wafer 705 into individual pieces, so that the manufacturing process is performed. It can be simplified.
  • the image plane side of the solid-state image sensor 240 is adhered to the composite material 610, but it is desirable to form a space between the solid-state image sensor 240 and the transparent member 220.
  • the semiconductor package 200 of the second modification of the fifth embodiment is different from the fifth embodiment in that a resin dam is provided to form a space between the solid-state image sensor 240 and the transparent member 220. different.
  • the resin dam 620 is a resin formed between the periphery of the pixel array portion of the solid-state image sensor and the transparent member 220.
  • FIG. 45 is a diagram for explaining the manufacturing process of the semiconductor package 200 up to the mounting of the solid-state image sensor 240 and the embedded circuits 211 and 212 in the second modification of the fifth embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of applying an ultraviolet curable resin.
  • FIG. B in the figure is a diagram for explaining a process of forming the resin dam 620.
  • FIG. C in the figure is a diagram for explaining a process of mounting the solid-state image sensor 240 and the embedded circuits 211 and 212.
  • the manufacturing system applies an ultraviolet curable resin or the like to the surface of the composite material 610 in which the heat radiating member 614 is embedded. Then, the manufacturing system uses a mask to irradiate only the portion of the ultraviolet curable resin to be retained as the resin dam 620 with ultraviolet rays to cure it, and remove the rest with a developing solution to form the resin dam 620. Subsequently, the manufacturing system mounts the solid-state image sensor 240 and the embedded circuits 211 and 212 as illustrated in c in the figure.
  • FIG. 46 is a diagram for explaining a step of forming the rewiring layer 230 in the second modification of the fifth embodiment of the present technology.
  • the manufacturing system forms the rewiring layer 230 and exposes the terminals by grinding. Then, the manufacturing system mounts the external terminal 251 and manufactures the semiconductor package 200 having the structure illustrated in FIG. 39.
  • the solid-state image sensor 240 and the transparent member 240 are transparent by arranging the resin dam 620 between the solid-state image sensor 240 and the transparent member 220.
  • a space can be provided between the member 220 and the member 220.
  • the resin dam 620 is arranged between the solid-state image sensor 240 and the transparent member 220.
  • the position of the solid-state image sensor 240 may deviate from the specified position. This phenomenon is also called chip shift.
  • the semiconductor package 200 of the third modification of the fifth embodiment is different from the second modification of the fifth embodiment in that chip shift is prevented by the connection by bumps.
  • FIG. 47 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the third modification of the fifth embodiment of the present technology.
  • the semiconductor package 200 of the third modification of the fifth embodiment is different from the second modification of the fifth embodiment in that bumps 621 are further provided.
  • the bump 621 is arranged around the pixel array portion in the solid-state image sensor 240.
  • the solid-state image sensor 240 and the transparent member 220 are connected via the bump 621. As a result, the position of the solid-state image sensor 240 is fixed, and chip shift can be prevented.
  • FIG. 49 is a diagram for explaining a step of forming the rewiring layer 230 in the third modification of the fifth embodiment of the present technology.
  • the manufacturing system forms the rewiring layer 230 and exposes the terminals by grinding. Then, the manufacturing system mounts the external terminal 251 and manufactures the semiconductor package 200 having the structure illustrated in FIG. 39.
  • the solid-state image sensor 240 is arranged in the center of the semiconductor package 200 in each of the fifth embodiment and the first to third modifications thereof, but the configuration is not limited to this. As will be described later, the solid-state image sensor 240 can be arranged at a position deviated from the center of the semiconductor package 200. Further, the composite material 610 may have a structure having a heat path using the rewiring layer 230 in order to transfer the heat generated by the solid-state image sensor 240 itself through the heat dissipation path to the upper surface. In order to realize this structure, for example, a heat radiating member such as metal that penetrates the embedded resin 611 may be further arranged from the rewiring layer 230 to the upper surface of the semiconductor package 200.
  • the solid-state image sensor 240 is displaced by connecting the solid-state image sensor 240 and the transparent member 220 via the bump 621. (In other words, chip shift) can be prevented.
  • the heat radiating member 614 having a rectangular outer circumference is formed around the transparent member 220 when viewed from the Z direction, but the shape of the heat radiating member 614 may be columnar. ..
  • the fourth modification of the fifth embodiment is different from the fifth embodiment in that the columnar heat radiating member 614 is arranged.
  • FIG. 50 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the fourth modification of the fifth embodiment of the present technology.
  • the semiconductor package 200 of the fourth modification of the fifth embodiment is different from the fifth embodiment in that the shape of the heat radiating member 614 is a columnar shape (for example, a columnar shape) extending in the Z direction. different.
  • the solid-state image sensor 240 is arranged at a position deviated from the center of the semiconductor package 200.
  • FIG. 51 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the fifth modification of the fifth embodiment of the present technology. As illustrated in the figure, when the heat radiating member 614 is cylindrical, the shape of the heat radiating member 614 is circular when viewed from the Z direction.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 52 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating a braking force of a vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the imaging unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, so that the driver can control the driver. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits the output signal of at least one of the audio and the image to the output device capable of visually or audibly notifying the passenger or the outside of the vehicle of the information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
  • FIG. 53 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100, for example.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 53 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
  • pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above.
  • the electronic device 100 of FIG. 1 can be applied to the imaging unit 12031.
  • the present technology can have the following configurations.
  • the embedded circuit includes a control circuit for controlling the optical characteristics of the transparent member.
  • the embedded circuit includes a wireless circuit that performs wireless communication via the antenna.
  • the heat radiating member dissipates heat generated in the embedded circuit.
  • the semiconductor package according to (10), wherein the heat radiating member has a columnar shape.
  • a rewiring layer forming procedure for forming a rewiring layer in which a signal line connecting the embedded circuit and the solid-state image sensor is wired and The method for manufacturing a semiconductor package according to (15), further comprising a peeling procedure for peeling the support substrate after the solid-state image sensor is mounted.
  • a rewiring layer forming procedure for forming a rewiring layer in which a signal line connecting the embedded circuit and the solid-state image sensor is wired, and A peeling procedure for peeling the support substrate after the rewiring layer is formed is further provided.
  • the dicing procedure further comprising a dicing procedure in which a transparent member and a heat radiating member formed around the transparent member individually separate each of a plurality of chip regions on a wafer formed on the transparent member.
  • Manufacturing method of semiconductor package (19) An embedded resin forming procedure in which an embedded resin is formed around a transparent member and an embedded circuit is embedded in the embedded resin.
  • a method for manufacturing a semiconductor package which comprises a laminating procedure of laminating and thermocompression bonding.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

半導体パッケージのサイズの増大を抑制しつつ、回路を追加する。　半導体パッケージは、透明部材と、埋め込み樹脂と、埋め込み回路と、固体撮像素子とを具備する。この半導体パッケージにおいて、埋め込み樹脂は、透明部材の周囲に形成される。また、半導体パッケージにおいて、埋め込み回路は、埋め込み樹脂に埋め込まれる。また、半導体パッケージにおいて、固体撮像素子は、透明部材を透過した光を光電変換して画像データを生成する。

Description

半導体パッケージ、電子装置、および、半導体パッケージの製造方法
　本技術は、半導体パッケージに関する。詳しくは、画像データを生成する半導体パッケージ、電子装置、および、半導体パッケージの製造方法に関する。
　従来より、半導体集積回路の取り扱いを容易にするなどの目的で、その半導体集積回路を基板に実装して密閉した半導体パッケージが用いられている。例えば、枠材の内部に半導体集積回路としてイメージセンサーを実装し、枠材の上部をガラスで覆って密閉した半導体パッケージが提案されている（例えば、特許文献１参照。）。
特許第５８８５６９０号
　しかしながら、上述の従来技術では、半導体パッケージのサイズを変えずに、回路を追加することが困難である。複数の半導体チップを接続して１つのパッケージ内に収めるＳｉＰ(System in Package)の技術を用いれば、回路を追加することができるが、半導体パッケージのサイズが大きくなってしまう。例えば、ＳｉＰのうち、半導体チップの隣りに追加の半導体チップを並べるサイドバイサイド方式では、半導体パッケージの面積が広くなる。また、ＳｉＰのうち、複数の半導体チップを積層するスタック方式では、半導体パッケージの厚みが増大する。このように、上述の従来技術では、半導体パッケージのサイズの増大を抑制しつつ、回路を追加することができないという問題がある。
　本技術はこのような状況に鑑みて生み出されたものであり、固体撮像素子が設けられた半導体パッケージにおいて、半導体パッケージのサイズの増大を抑制しつつ、回路を追加することを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、透明部材と、上記透明部材の周囲に形成された埋め込み樹脂と、上記埋め込み樹脂に埋め込まれた埋め込み回路と、上記透明部材を透過した光を光電変換して画像データを生成する固体撮像素子とを具備する半導体パッケージ、および、その製造方法である。これにより、埋め込み樹脂に埋め込まれた回路によって、半導体パッケージの機能が向上するという作用をもたらす。
　また、この第１の側面において、上記埋め込み回路と上記固体撮像素子とを接続する信号線が配線された再配線層をさらに具備してもよい。これにより、埋め込み回路と固体撮像素子との間でデータが伝送されるという作用をもたらす。
　また、この第１の側面において、ファンアウト領域に配置された外部端子をさらに具備してもよい。これにより、ファンアウト領域に配置された外部端子を介して外部の装置との間でデータが伝送されるという作用をもたらす。
　また、この第１の側面において、ファンアウト領域とファンイン領域とに配置された外部端子をさらに具備してもよい。これにより、ファンアウト領域およびファンイン領域に配置された外部端子を介して外部の装置との間でデータが伝送されるという作用をもたらす。
　また、この第１の側面において、上記透明部材に対応する領域に開口部が開口され、上記埋め込み樹脂に積層されたフレームをさらに具備してもよい。これにより、放熱性が向上し、半導体パッケージが補強されるという作用をもたらす。
　また、この第１の側面において、空洞が形成されたセラミック基板と、上記セラミック基板に形成された外部端子とをさらに具備し、上記固体撮像素子は、上記空洞内に設けられ、ワイヤにより上記セラミック基板と接続されてもよい。これにより、セラミックパッケージの機能が向上するという作用をもたらす。
　また、この第１の側面において、上記空洞の湿度が所定の閾値を超えた場合には上記透明部材を加熱するヒーターをさらに具備し、上記埋め込み回路は、上記湿度を測定して上記湿度が上記閾値を超えたか否かを検知する湿度センサーを含んでもよい。これにより、湿度に応じて透明部材が加熱されるという作用をもたらす。
　また、この第１の側面において、上記埋め込み回路は、上記透明部材の光学特性を制御する制御回路を含んでもよい。これにより、透明部材の光学特性が調整されるという作用をもたらす。
　また、この第１の側面において、アンテナをさらに具備し、上記埋め込み回路は、上記アンテナを介して無線通信を行う無線回路を含んでもよい。これにより、無線通信機能が実現されるという作用をもたらす。
　また、この第１の側面において、上記埋め込み樹脂に埋め込まれた放熱部材をさらに具備し、上記放熱部材は、上記埋め込み回路で発生した熱を放熱してもよい。これにより、埋め込み回路の温度上昇が抑制されるという作用をもたらす。
　また、この第１の側面において、上記放熱部材の形状は、柱状であってもよい。これにより、柱状の放熱部材により、埋め込み回路の温度上昇が抑制されるという作用をもたらす。
　また、この第１の側面において、上記固体撮像素子の画素アレイ部の周囲と上記透明部材との間に形成された樹脂ダムをさらに具備してもよい。これにより、固体撮像素子と透明部材との間に空間が形成されるという作用をもたらす。
　また、この第１の側面において、上記固体撮像素子は、上記透明部材とバンプを介して接続されてもよい。これにより、チップシフトが防止されるという作用をもたらす。
　また、本技術の第２の側面は、透明部材と、上記透明部材の周囲に形成された埋め込み樹脂と、上記埋め込み樹脂に埋め込まれた埋め込み回路と、上記透明部材を透過した光を光電変換して画像データを生成する固体撮像素子と、入射光を集光して上記透明部材に導く光学部とを具備する電子装置である。これにより、埋め込み樹脂に埋め込まれた回路によって、電子装置の機能が向上するという作用をもたらす。
本技術の第１の実施の形態における電子装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における半導体パッケージの一構成例を示す断面図である。 本技術の第１の実施の形態における半導体パッケージの平面図の一例である。 本技術の第１の実施の形態における埋め込み回路を増設した半導体パッケージの平面図の一例である。 本技術の第１の実施の形態における再配線層の形成までの半導体パッケージの製造工程を説明するための図である。 本技術の第１の実施の形態におけるイメージセンサーウェハ―のダイシングまでの半導体パッケージの製造工程を説明するための図である。 本技術の第１の実施の形態における外部端子の形成までの半導体パッケージの製造工程を説明するための図である。 本技術の第１の実施の形態におけるダイシングまでの工程を説明するための図である。 本技術の第１の実施の形態における半導体パッケージの製造工程の一例を示すフローチャートである。 本技術の第１の実施の形態の第１の変形例における再配線層の形成までの半導体パッケージの製造工程を説明するための図である。 本技術の第１の実施の形態の第１の変形例におけるイメージセンサーウェハ―のダイシングまでの半導体パッケージの製造工程を説明するための図である。 本技術の第１の実施の形態の第１の変形例における外部端子の形成までの半導体パッケージの製造工程を説明するための図である。 本技術の第１の実施の形態の第１の変形例におけるダイシングの工程を説明するための図である。 本技術の第１の実施の形態の第２の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第１の実施の形態の第２の変形例における再配線層の形成までの半導体パッケージの製造工程を説明するための図である。 本技術の第１の実施の形態の第２の変形例におけるダイシングまでの半導体パッケージの製造工程を説明するための図である。 本技術の第１の実施の形態の第２の変形例におけるワイヤボンディングまでの半導体パッケージの製造工程を説明するための図である。 本技術の第１の実施の形態の第３の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第２の実施の形態における半導体パッケージの一構成例を示す断面図である。 本技術の第２の実施の形態における半導体パッケージの上面図の一例である。 本技術の第２の実施の形態における半導体パッケージの下面図の一例である。 本技術の第２の実施の形態における回路の埋め込みまでの半導体パッケージの製造工程を説明するための図である。 本技術の第２の実施の形態におけるフリップチップ接続までの半導体パッケージの製造工程を説明するための図である。 本技術の第２の実施の形態における外部端子の形成までの半導体パッケージの製造工程を説明するための図である。 本技術の第２の実施の形態におけるダイシングの工程を説明するための図である。 本技術の第３の実施の形態における半導体パッケージの一構成例を示す断面図である。 本技術の第３の実施の形態における穴あけまでの半導体パッケージの製造工程を説明するための図である。 本技術の第３の実施の形態におけるレイアップまでの半導体パッケージの製造工程を説明するための図である。 本技術の第３の実施の形態における一括プレスの工程を説明するための図である。 本技術の第４の実施の形態における半導体パッケージの一構成例を示す断面図である。 本技術の第４の実施の形態における半導体パッケージの上面図の一例である。 本技術の第４の実施の形態における半導体パッケージの断面図の一例である。 本技術の第４の実施の形態における測定孔の形成までの半導体パッケージの製造工程を説明するための図である。 本技術の第４の実施の形態におけるワイヤボンディングまでの半導体パッケージの製造工程を説明するための図である。 本技術の第４の実施の形態の第１の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第４の実施の形態の第１の変形例における半導体パッケージの断面図の一例である。 本技術の第４の実施の形態の第２の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第４の実施の形態の第２の変形例における半導体パッケージの断面図の一例である。 本技術の第５の実施の形態における半導体パッケージの一構成例を示す断面図である。 本技術の第５の実施の形態における半導体パッケージの上面図の一例である。 本技術の第５の実施の形態における支持基板の剥離までの半導体パッケージの製造工程を説明するための図である。 本技術の第５の実施の形態における再配線層の形成までの半導体パッケージの製造工程を説明するための図である。 本技術の第５の実施の形態の第１の変形例における透明部材および放熱部材の製造工程を説明するための図である。 本技術の第５の実施の形態の第２の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第５の実施の形態の第２の変形例における固体撮像素子と埋め込み回路との搭載までの半導体パッケージの製造工程を説明するための図である。 本技術の第５の実施の形態の第２の変形例における再配線層を形成する工程を説明するための図である。 本技術の第５の実施の形態の第３の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第５の実施の形態の第３の変形例における固体撮像素子と埋め込み回路との搭載までの半導体パッケージの製造工程を説明するための図である。 本技術の第５の実施の形態の第３の変形例における再配線層を形成する工程を説明するための図である。 本技術の第５の実施の形態の第４の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第５の実施の形態の第４の変形例における半導体パッケージの上面図の一例である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（透明部材の周囲に回路を埋め込んだ例）
　２．第２の実施の形態（透明部材の周囲に回路を埋め込み、ファンインにも外部端子を設けた例）
　３．第３の実施の形態（透明部材の周囲に回路を埋め込み、複数の層を積層した例）
　４．第４の実施の形態（透明部材の周囲に回路を埋め込み、湿度に応じて透明部材を加熱する例）
　５．第５の実施の形態（透明部材の周囲に回路を埋め込み、放熱部材を設けた例）
　６．移動体への応用例
　＜１．第１の実施の形態＞
　［電子装置の構成例］
　図１は、本技術の第１の実施の形態における電子装置１００の一構成例を示すブロック図である。この電子装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２４０およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに電子装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。電子装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、スマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。
　光学部１１０は、被写体からの光を集光して固体撮像素子２４０に導くものである。固体撮像素子２４０は、垂直同期信号に同期して、入射光を光電変換して画像データを生成するものである。ここで、垂直同期信号は、撮像のタイミングを示す所定周波数の周期信号である。固体撮像素子２４０は、生成した画像データをＤＳＰ回路１２０に供給する。
　ＤＳＰ回路１２０は、固体撮像素子２４０からの画像データに対して所定の信号処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。
　表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
　バス１５０は、光学部１１０、固体撮像素子２４０、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
　フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２４０、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。
　上述の構成において、例えば、固体撮像素子２４０およびＤＳＰ回路１２０は、半導体パッケージ内に実装される。
　［半導体パッケージの構成例］
　図２は、本技術の第１の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この半導体パッケージ２００は、埋め込み樹脂２１０、透明部材２２０、再配線層２３０、固体撮像素子２４０、外部端子２５１、バンプ２５２およびアンダーフィル材２５３を備える。
　透明部材２２０は、光学部１１０からの入射光を透過するものである。この透明部材２２０として、例えば、ガラスが用いられる。同図における矢印は、入射光の入射方向を示す。
　以下、入射光の光軸を「Ｚ軸」と称する。また、Ｚ軸に垂直な所定方向を「Ｘ軸」と称し、Ｘ軸およびＺ軸に垂直な方向を「Ｙ軸」と称する。同図は、Ｙ軸方向から見た断面図である。
　埋め込み樹脂２１０は、Ｚ軸方向から見て、透明部材２２０の周囲に形成される樹脂である。この埋め込み樹脂２１０には、埋め込み回路２１１および２１２などの回路が埋め込まれる。埋め込み回路２１１として、例えば、画像データを処理する回路（ＤＳＰ回路１２０など）が設けられる。また、埋め込み回路２１２として、例えば、画像データを保持するメモリが設けられる。また、埋め込み回路２１１や２１２には、受動素子や能動素子を配置することができる。
　再配線層２３０は、埋め込み回路２１１や２１２と固体撮像素子２４０とを電気的に接続する信号線が配線された絶縁層である。この再配線層２３０は、光学部１１０への方を上方として、埋め込み樹脂２１０の下部に形成される。
　また、Ｚ軸方向から見て、再配線層２３０の中央部は開口しており、開口部の形状は透明部材２２０と相似で、その面積は、透明部材２２０の面積よりも若干狭い。このため、Ｚ軸方向から見て、再配線層２３０の内側の一部が、固体撮像素子２４０の外周付近と重なる。この重なった部分にバンプ２５２が設けられる。このバンプ２５２を介して固体撮像素子２４０と、再配線層２３０内の信号線とが電気的に接続される。
　外部端子２５１は、再配線層２３０の下面のうち固体撮像素子２４０の外側の領域に形成される。この外側の領域は、ファンアウト領域とも呼ばれる。外部端子２５１として、例えば、半田ボールが設けられる。
　アンダーフィル材２５３は、接続信頼性を向上させる目的で、固体撮像素子２４０と再配線層２３０との接続部分を隙間なく包んで封止する部材であり、樹脂などが用いられる。
　上述の構成により、固体撮像素子２４０は、透明部材２２０を透過した光を光電変換し、画像データを生成する。そして、この固体撮像素子２４０は、再配線層２３０内の信号線を介して、画像データを埋め込み回路２１１や２１２に供給する。
　また、同図に例示したように、半導体パッケージ２００には、パッケージ基板がない。その代わりにチップ（固体撮像素子２４０など）の端子（バンプ２５２など）から配線を引き出す再配線層２３０が、後述するウェハーレベルの工程で形成され、ファンアウト領域の外部端子２５１に接続される。このような半導体パッケージ２００は、一般に、ＦＯＷＬＰ(Fan Out Wafer Level Package)と呼ばれる。
　図３は、本技術の第１の実施の形態における半導体パッケージ２００の平面図の一例である。同図に例示するように、Ｚ軸方向から見て、透明部材２２０は矩形であり、その透明部材２２０の周囲に、外周が矩形の埋め込み樹脂２１０が形成される。埋め込み樹脂２１０内には、埋め込み回路２１１および２１２が埋め込まれる。
　同図に例示したように、透明部材２２０の周囲の埋め込み樹脂２１０に埋め込み回路２１１や２１２を埋め込むことにより、半導体パッケージ２００のサイズの増大を抑制しつつ、回路を追加して高機能化することができる。
　ＳｉＰの技術を用いることにより、回路を追加することもできるが、その場合には半導体パッケージのサイズが大きくなってしまう。例えば、ＳｉＰのうち、半導体チップの隣りに追加の半導体チップを並べるサイドバイサイド方式では、半導体パッケージの面積が広くなる。また、ＳｉＰのうち、複数の半導体チップを積層するスタック方式では、半導体パッケージの厚みが増大する。
　なお、埋め込み回路２１１および２１２の２つの回路を埋め込んでいるが、埋め込み回路の個数は、２つに限定されない。例えば、図４に例示するように、埋め込み回路２１１および２１２に加えて埋め込み回路２１３をさらに埋め込むこともできる。
　次に、半導体パッケージ２００の製造方法について説明する。
　［半導体パッケージの製造方法］
　図５は、本技術の第１の実施の形態における再配線層２３０の形成までの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、支持基板７０１に透明部材２２０と埋め込み回路２１１および２１２とを載置する工程を説明するための図である。同図におけるｂは、埋め込み樹脂２１０を形成する工程を説明するための図である。同図におけるｃは、再配線層２３０を形成する工程を説明するための図である。
　半導体パッケージ２００の製造システムは、まず、支持基板７０１を載置する。この支持基板７０１の形状は、Ｚ方向から見て円形であり、その表面は、複数の矩形のチップ領域に分割される。製造システムは、同図におけるａに例示するように、支持基板７０１上のチップ領域のそれぞれに、透明部材２２０を載置し、その周囲に埋め込み回路２１１および２１２を載置する。
　次に製造システムは、同図におけるｂに例示するように、透明部材２２０の周囲に埋め込み樹脂２１０を形成し、埋め込み回路２１１および２１２を埋め込む。
　続いて、製造システムは、同図におけるｃに例示するように、再配線層２３０を形成する。
　図６は、本技術の第１の実施の形態におけるイメージセンサーウェハ―７０２のダイシングまでの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、イメージセンサウェハー７０２上に固体撮像素子２４０等を形成する工程を説明するための図である。同図におけるｂは、イメージセンサウェハー７０２をダイシングする工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、イメージセンサーウェハ―７０２の表面を複数の矩形のチップ領域に分割し、チップ領域ごとに固体撮像素子２４０およびバンプ２５２を形成する。次に同図におけるｂに例示するように、製造システムは、イメージセンサーウェハ―７０２をダイシングによりチップ領域の単位で個片化する。
　図５に例示した工程と、図６に例示した工程とは、並列に実行される。なお、製造システムは、それらの工程を順に実行することもできる。
　図７は、本技術の第１の実施の形態における外部端子２５１の形成までの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、フリップチップ接続の工程を説明するための図である。同図におけるｂは、アンダーフィル材２５３を塗布する工程を説明するための図である。同図におけるｃは、外部端子２５１を搭載する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、個片化した固体撮像素子２４０のそれぞれをバンプ２５２により、対応する再配線層２３０に接続（すなわち、フリップチップ接続）する。
　次に、同図におけるｂに例示するように、製造システムは、固体撮像素子２４０と再配線層２３０との接続箇所にアンダーフィル材２５３を塗布して封止する。
　続いて、同図におけるｃに例示するように、製造システムは、再配線層２３０に、所定数の外部端子２５１を搭載する。
　図８は、本技術の第１の実施の形態におけるダイシングまでの工程を説明するための図である。同図におけるａは、支持基板７０１を剥離する工程を説明するための図である。同図におけるｂは、ダイシングの工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、熱、紫外線やレーザなどにより支持基板７０１を剥離する。次に、同図におけるｂに例示するように、製造システムは、固体撮像素子２４０が実装されたウェハーをダイシングによりチップ領域の単位で個片化する。
　図９は、本技術の第１の実施の形態における半導体パッケージ２００の製造工程の一例を示すフローチャートである。
　半導体パッケージ２００の製造システムは、支持基板７０１上のチップ領域のそれぞれに、透明部材２２０を載置し、その周囲に埋め込み回路２１１および２１２を載置する（ステップＳ９０１）。製造システムは、透明部材２２０の周囲に埋め込み樹脂２１０を形成し（ステップＳ９０２）、再配線層２３０を形成する（ステップＳ９０３）。
　また、製造システムは、イメージセンサーウェハーを個片化し、個片化した固体撮像素子２４０のそれぞれを、対応する再配線層２３０にフリップチップ接続する（ステップＳ９０４）。
　次に、製造システムは、固体撮像素子２４０と再配線層２３０との接続箇所にアンダーフィル材２５３を塗布して封止し（ステップＳ９０５）、外部端子２５１を搭載する（ステップＳ９０６）。続いて、製造システムは、支持基板７０１を剥離し（ステップＳ９０７）、ダイシングによりウェハーを個片化する（ステップＳ９０８）。ステップＳ９０８の後に、製造システムは、検査工程などを必要に応じて実行し、半導体パッケージ２００の製造工程を終了する。
　このように、本技術の第１の実施の形態によれば、透明部材２２０の周囲に形成された埋め込み樹脂２１０に、埋め込み回路２１１および２１２を埋め込むことにより、パッケージサイズの増大を抑制しつつ、回路の追加により高機能化することができる。
　［第１の変形例］
　上述の第１の実施の形態では、固体撮像素子２４０をフリップチップ接続した後に、支持基板７０１を剥離していたが、フリップチップ接続前に剥離することもできる。この第１の実施の形態の第１の変形例の半導体パッケージ２００の製造方法は、フリップチップ接続前に支持基板７０１を剥離する点において第１の実施の形態と異なる。
　図１０は、本技術の第１の実施の形態の第１の変形例における再配線層２３０の形成までの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、支持基板７０１に透明部材２２０と埋め込み回路２１１および２１２とを載置する工程を説明するための図である。同図におけるｂは、埋め込み樹脂２１０を形成する工程を説明するための図である。同図におけるｃは、再配線層２３０を形成する工程を説明するための図である。
　製造システムは、同図におけるａに例示するように、支持基板７０１上のチップ領域のそれぞれに、透明部材２２０を載置し、その周囲に埋め込み回路２１１および２１２を載置する。次に製造システムは、同図におけるｂに例示するように、透明部材２２０の周囲に埋め込み樹脂２１０を形成し、同図におけるｃに例示するように、再配線層２３０を形成する。
　図１１は、本技術の第１の実施の形態の第１の変形例におけるイメージセンサーウェハ―７０２のダイシングまでの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、支持基板７０１を剥離する工程を説明するための図である。同図におけるｂは、イメージセンサウェハー７０２上に固体撮像素子２４０等を形成する工程を説明するための図である。同図におけるｃは、イメージセンサウェハー７０２をダイシングする工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、支持基板７０１を剥離する。また、同図におけるｂに例示するように、製造システムは、イメージセンサーウェハ―７０２上に、固体撮像素子２４０およびバンプ２５２を形成する。次に同図におけるｃに例示するように、製造システムは、イメージセンサーウェハ―７０２をダイシングによりチップ領域の単位で個片化する。
　図１０から図１１におけるａまでの工程と、図１１におけるｂおよびｃの工程とは、並列に実行される。なお、製造システムは、それらの工程を順に実行することもできる。また、支持基板７０１の剥離後の工程は、例えば、ダイシングシート上で実行される。
　図１２は、本技術の第１の実施の形態の第１の変形例における外部端子２５１の形成までの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、フリップチップ接続の工程を説明するための図である。同図におけるｂは、アンダーフィル材２５３を塗布する工程を説明するための図である。同図におけるｃは、外部端子２５１を搭載する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、個片化した固体撮像素子２４０のそれぞれをフリップチップ接続する。次に、同図におけるｂに例示するように、製造システムは、固体撮像素子２４０と再配線層２３０との接続箇所にアンダーフィル材２５３を塗布して封止する。続いて、同図におけるｃに例示するように、製造システムは、再配線層２３０に、所定数の外部端子２５１を搭載する。
　図１３は、本技術の第１の実施の形態の第１の変形例におけるダイシングの工程を説明するための図である。同図に例示するように、製造システムは、固体撮像素子２４０が実装されたウェハーをダイシングによりチップ領域の単位で個片化する。
　このように本技術の第１の実施の形態の第１の変形例では、フリップチップ接続前に支持基板７０１を剥離するため、ダイシングの直前に支持基板７０１を剥離する手順を省くことができる。
　［第２の変形例］
　上述の第１の実施の形態では、ＦＯＷＬＰにおいて、透明部材２２０の周囲に埋め込み回路２１１や２１２を埋め込んでいたが、埋め込み回路２１１や２１２を埋め込む技術をセラミックパッケージに適用することもできる。この第１の実施の形態の第２の変形例の半導体パッケージ２００は、セラミックパッケージにおいて透明部材２２０の周囲に埋め込み回路２１１や２１２を埋め込む点において第１の実施の形態と異なる。
　図１４は、本技術の第１の実施の形態の第２の変形例における半導体パッケージ２００の一構成例を示す断面図である。同図に例示するように、第１の実施の形態の第２の変形例の半導体パッケージ２００は、バンプ２５２およびアンダーフィル材２５３の代わりに、セラミック基板２６０を備える点において第１の実施の形態と異なる。
　セラミック基板２６０は、空洞が形成されたセラミック製の基板である。このセラミック基板２６０内には、所定数の信号線２６２が配線される。また、固体撮像素子２４０は、空洞内に設けられ、信号線２６２とワイヤ２６１により接続される。受光側の面を上面として、固体撮像素子２４０の下面は、セラミック基板２６０と接着剤２６３により接着される。外部端子２５１は、セラミック基板２６０の下面に配置される。
　また、セラミック基板２６０の空洞は、透明部材２２０および再配線層２３０により密閉される。この密閉された空間は、キャビティと呼ばれる。
　図１５は、本技術の第１の実施の形態の第２の変形例における再配線層２３０の形成までの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、支持基板７０１に透明部材２２０と埋め込み回路２１１および２１２とを載置する工程を説明するための図である。同図におけるｂは、埋め込み樹脂２１０を形成する工程を説明するための図である。同図におけるｃは、再配線層２３０を形成する工程を説明するための図である。
　製造システムは、同図におけるａに例示するように、支持基板７０１上のチップ領域のそれぞれに、透明部材２２０を載置し、その周囲に埋め込み回路２１１および２１２を載置する。次に製造システムは、同図におけるｂに例示するように、透明部材２２０の周囲に埋め込み樹脂２１０を形成し、同図におけるｃに例示するように、再配線層２３０を形成する。
　図１６は、本技術の第１の実施の形態の第２の変形例におけるダイシングまでの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、支持基板７０１を剥離する工程を説明するための図である。同図におけるｂは、ダイシングの工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、支持基板７０１を剥離し、同図におけるｂに例示するようにダイシングにより個片化する。
　図１７は、本技術の第１の実施の形態の第２の変形例におけるワイヤボンディングまでの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、固体撮像素子２４０を接着する工程を説明するための図である。同図におけるｂは、ワイヤボンディングの工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、セラミック基板２６０として用いられるシリコンダイに、固体撮像素子２４０を接着剤２６３により接着する。そして、同図におけるｂに例示するように、製造システムは、ワイヤ２６１により固体撮像素子２４０をセラミック基板２６０に接続（すなわち、ワイヤボンディング）する。
　そして、製造システムは、セラミック基板２６０の空洞を、図１６の工程により個片化した部材（すなわち、透明部材２２０、埋め込み樹脂２１０および再配線層２３０）により密閉する。
　図１６に例示した工程と、図１７に例示した工程とは並列に実行される。なお、製造システムは、それらの工程を順に実行することもできる。
　このように、本技術の第１の実施の形態の第２の変形例では、セラミックパッケージにおいて透明部材２２０の周囲に埋め込み回路２１１や２１２を埋め込むことにより、セラミックパッケージのサイズの増大を抑制しつつ、高機能化することができる。
　［第３の変形例］
　上述の第１の実施の形態では、透明部材２２０の周囲の埋め込み樹脂２１０に埋め込み回路２１１や２１２を埋め込んでいたが、これらの回路が動作する際に熱を発生することがある。また、半導体パッケージ２００の強度が不足するおそれもある。この第１の実施の形態の第３の変形例の半導体パッケージ２００は、放熱性を向上し、補強する目的で、フレーム２７０を設けた点において第１の実施の形態と異なる。
　図１８は、本技術の第１の実施の形態の第３の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第１の実施の形態の第３の変形例の半導体パッケージ２００は、フレーム２７０をさらに備える点において第１の実施の形態と異なる。
　フレーム２７０は、Ｚ方向から見て、開口部が形成された部材であり、開口部の形状および面積は透明部材２２０と略一致する。このフレーム２７０の材料として、埋め込み樹脂２１０より熱伝導性および剛性が高いもの（銅やアルミなど）が用いられる。フレーム２７０は、埋め込み樹脂２１０の受光側の面に積層される。
　金属のフレーム２７０の積層により、放熱性が向上し、半導体パッケージ２００が補強される。なお、第１の実施の形態の第３の変形例に、第１の変形例または第２の変形例を適用することができる。
　このように、本技術の第１の実施の形態の第３の変形例によれば、金属のフレーム２７０を埋め込み樹脂２１０に積層することにより、半導体パッケージ２００の放熱性を向上させ、補強することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、ファンアウト領域に外部端子２５１を設けていたが、この構成では、外部端子２５１の個数が不足することがある。この第２の実施の形態の半導体パッケージ２００は、ファンイン領域にも外部端子２５１を設けた点において第１の実施の形態と異なる。
　図１９は、本技術の第２の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。第２の実施の形態の再配線層２３０は、Ｚ方向から見て固体撮像素子２４０の周囲に形成される。また、再配線層２３０には、ＴＭＶ（Through Mold Via）２３１が形成される。ファンアウト領域において、ＴＭＶ２３１に外部端子２５１が接続される。また、受光側の面を上面として、半導体パッケージ２００の下面に再配線層２３０が形成され、固体撮像素子２４０の下部にも外部端子２５１が設けられる。この固体撮像素子２４０の下部の領域は、ファンイン領域と呼ばれる。
　図２０は、本技術の第２の実施の形態における半導体パッケージ２００の上面図の一例である。同図に例示するように、埋め込み樹脂２１０内には、埋め込み回路２１１や２１２の他、受動部品３１０乃至３１８がさらに埋め込まれる。
　図２１は、本技術の第２の実施の形態における半導体パッケージ２００の下面図の一例である。同図における点線で囲まれた領域は、ファンイン領域に該当する。また、ファンイン領域の周囲の領域は、ファンアウト領域に該当する。同図に例示するように、外部端子２５１は、ファンアウト領域に加えて、ファンイン領域にも配置される。
　図２２は、本技術の第２の実施の形態における回路の埋め込みまでの半導体パッケージの製造工程を説明するための図である。同図におけるａは、支持基板７０１に透明部材２２０を載置する工程を説明するための図である。同図におけるｂは、支持基板７０１に埋め込み回路２１１および２１２を載置する工程を説明するための図である。同図におけるｃは、埋め込み樹脂２１０を形成する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、支持基板７０１上のチップ領域のそれぞれに、透明部材２２０を載置し、同図におけるｂに例示するように、その周囲に埋め込み回路２１１および２１２を載置する。そして、製造システムは、同図におけるｃに例示するように、透明部材２２０の周囲に埋め込み樹脂２１０を形成し、その埋め込み樹脂２１０に埋め込み回路２１１および２１２を埋め込む。
　図２３は、本技術の第２の実施の形態におけるフリップチップ接続までの半導体パッケージの製造工程を説明するための図である。同図におけるａは、支持基板７０１を剥離する工程を説明するための図である。同図におけるｂは、再配線の配線工程を説明するための図である。同図におけるｃは、フリップチップ接続の工程を説明するための図である。
　同図におけるａに例示するように、製造システムは支持基板を剥離し、同図におけるｂに例示するように信号線（再配線）を配線する。そして、同図におけるｃに例示するように、製造システムは、固体撮像素子２４０をフリップチップ接続する。
　図２４は、本技術の第２の実施の形態における外部端子の形成までの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、ＴＭＶ２３０を形成する工程を説明するための図である。同図におけるｂは、再配線層２３１を形成する工程を説明するための図である。同図におけるｃは、外部端子２５１を搭載する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、固体撮像素子２４０の周囲にＴＭＶ２３０を形成し、同図におけるｂに例示するように、再配線層２３０内に再配線層２３１を形成する。そして、同図におけるｃに例示するようにファンイン領域とファンアウト領域とに外部端子２５１を搭載する。
　図２５は、本技術の第２の実施の形態におけるダイシングの工程を説明するための図である。同図に例示するように、製造システムは、ダイシングにより個片化する。
　このように本技術の第２の実施の形態によれば、ファンアウト領域に加えて、ファンイン領域にも外部端子２５１を配置することにより、ファンイン領域のみに配置する場合よりも多くの外部端子２５１を配置することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、再配線層２３０の形成や固体撮像素子２４０の実装などの工程を順に行うことにより、半導体パッケージ２００を製造していたが、製造リードタイムの短縮やコストダウンが困難である。この第３の実施の形態の半導体パッケージ２００は、複数の層を積層して熱圧着により一括で半導体パッケージ２００を製造する点において第１の実施の形態と異なる。
　図２６は、本技術の第３の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この第３の実施の形態の半導体パッケージ２００は、バンプ２５２およびアンダーフィル材２５３の代わりに、積層基板４１０を備える。
　積層基板４１０は、複数の基材を積層したものである。固体撮像素子２４０は、積層基板４１０内に設けられる。また、積層基板４１０には、抵抗やコンデンサなどの内蔵部品４１１および４１２が内蔵され、信号線４１３が配線される。また、受光側の面を上面として、積層基板４１０の下面には、実装部品４２１および４２２が実装される。なお、積層基板３１０は、内蔵部品４１１および４１２を内蔵しているが、これらの内蔵部品を全くない構成であってもよい。
　図２７は、本技術の第３の実施の形態における穴あけまでの半導体パッケージの製造工程を説明するための図である。同図におけるａは、導電膜の形成の工程を説明するための図である。同図におけるｂは、エッチングの工程を説明するための図である。同図におけるｃは、穴あけの工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、熱可塑性樹脂（液晶ポリマーなど）やエポキシ樹脂などを基材４５０として用意し、その基材４５０の表面に導電膜を形成する。そして、同図におけるｂに例示するように、製造システムは、エッチングにより導電膜を加工し、信号線４１３を形成する。続いて、製造システムは、同図におけるｃに例示するように、レーザなどにより基材４５０に穴をあける。
　図２８は、本技術の第３の実施の形態におけるレイアップまでの半導体パッケージの製造工程を説明するための図である。同図におけるａは、導電ペーストの充填の工程を説明するための図である。同図におけるｂは、レイアップの工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、レーザ等により空けた穴に導電ペースト（半田ペーストなど）を充填する。
　また、製造システムは、同様の製造工程により、複数の基材を製造する。これらの基材のうち基材４６０には、固体撮像素子２４０より小さい面積の開口部が設けられ、固体撮像素子２４０と接続するためのビアが開口部の周辺に形成される。また、第１の実施の形態と同様の方法により、透明部材２２０および埋め込み樹脂２１０からなるコンポジット材が形成される。
　製造システムは、同図におけるｂに例示するように、コンポジット材と、複数の基材と、再配線層２３０と、固体撮像素子２４０とを下層から順にレイアップする。
　図２９は、本技術の第３の実施の形態における一括プレスの工程を説明するための図である。同図に例示するように、製造システムは、レイアップした複数の層を加熱し、一括してプレス（すなわち、熱圧着）する。この熱圧着により、基材のビアが、固体撮像素子２４０と接合される。複数の層を積層して熱圧着することにより、半導体パッケージ２００の製造リードタイムを短縮し、コストダウンすることができる。
　このように、本技術の第３の実施の形態によれば、固体撮像素子２４０等を含む複数の層を積層して熱圧着することにより、半導体パッケージ２００の製造工程を簡略化することができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態では、固体撮像素子２４０を透明部材２２０により密閉していたが、密閉した空間内に水分が含まれていると、温度低下時にその水分が凝結して透明部材２２０が曇ってしまうおそれがある。この第４の実施の形態の半導体パッケージ２００は、湿度を測定し、湿度が閾値を超えた際に透明部材２２０を加熱する点において第１の実施の形態と異なる。
　図３０は、本技術の第４の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。第４の実施の形態の半導体パッケージ２００には、埋め込み回路２１１および２１２の代わりに湿度センサー５１０が配置される。また、埋め込み樹脂２１０および再配線層２３０には、キャビティから湿度センサー５１０まで貫通する測定孔５１１が形成される。また、受光側の面を上面として、透明部材２２０の下面には、ヒーター５１２が形成される。
　また、第４の実施の形態の半導体パッケージ２００には、バンプ２５２およびアンダーフィル材２５３の代わりに、セラミック基板２６０が設けられる。第４の実施の形態のセラミック基板２６０の構成は、図１４に例示した第１の実施の形態の第２の変形例と同様である。
　湿度センサー５１０は、セラミック基板２６０内の空洞（すなわち、キャビティ）内の湿度を測定孔５１１を介して測定し、その湿度が所定の閾値を超えたか否かを検知するものである。この湿度センサー５１０は、検知結果をヒーター５１２に供給する。ヒーター５１２は、湿度が閾値を超えた場合に、透明部材２２０を加熱するものである。ヒーター５１２による加熱によって、湿度上昇時に結露により透明部材２２０が曇ることを防ぐことができる。
　図３１は、本技術の第４の実施の形態における半導体パッケージ２００の上面図の一例である。同図に例示するように、透明部材２２０の周囲の埋め込み樹脂２１０内に、湿度センサー５１０と、抵抗やコンデンサなどの受動部品５２１、５２２および５２３とが埋め込まれる。なお、湿度センサー５１０と、受動部品５２１、５２２および５２３とは、特許請求の範囲に記載の埋め込み回路の一例である。
　図３２は、本技術の第４の実施の形態における半導体パッケージ２００の断面図の一例である。図３２は、図３０のＸ１－Ｘ２軸に沿って、半導体パッケージ２００を切断した際の断面図を示す。図３２に例示するように、湿度センサー５１０の下部の再配線層２３０に測定孔５１１が開口されている。また、透明部材２２０の下部に、ヒーター５１２が形成されている。ヒーター５１２として、例えば、透明な配線が用いられる。透明配線を用いることにより、透光性の低下を抑制することができる。
　図３３は、本技術の第４の実施の形態における測定孔５１１の形成までの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、支持基板７０１に透明部材２２０と湿度センサー５１０とを載置する工程を説明するための図である。同図におけるｂは、埋め込み樹脂２１０を形成する工程を説明するための図である。同図におけるｃは、再配線層２３０および測定孔５１１を形成する工程を説明するための図である。
　製造システムは、同図におけるａに例示するように、支持基板７０１上のチップ領域のそれぞれに、透明部材２２０を載置し、その周囲に湿度センサー５１０を載置する。次に製造システムは、同図におけるｂに例示するように、透明部材２２０の周囲に埋め込み樹脂２１０を形成し、湿度センサー５１０を埋め込む。製造システムは、同図におけるｃに例示するように、再配線層２３０を形成し、再配線層２３０および埋め込み樹脂２１０を貫通する測定孔５１１を形成する。
　図３４は、本技術の第４の実施の形態におけるワイヤボンディングまでの半導体パッケージの製造工程を説明するための図である。同図におけるａは、固体撮像素子２４０を接着する工程を説明するための図である。同図におけるｂは、ワイヤボンディングの工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、シリコンダイに、固体撮像素子２４０を接着する。そして、同図におけるｂに例示するように、製造システムは、ワイヤ２６１により固体撮像素子２４０をセラミック基板２６０に接続する。
　そして、製造システムは、セラミック基板２６０の空洞を、図３３の工程により個片化した部材により密閉する。
　図３３に例示した工程と、図３４に例示した工程とは並列に実行される。なお、製造システムは、それらの工程を順に実行することもできる。
　このように、本技術の第４の実施の形態によれば、空洞内の湿度が閾値を超えると、ヒーター５１２が透明部材２２０を加熱することにより、結露による透明部材２２０の曇りを防止することができる。
　［第１の変形例］
　上述の第４の実施の形態では、湿度に応じてヒーター５１２が透明部材２２０を加熱していたが、透明部材２２０の入射光量や波長などの光学特性が不足することがある。この第４の実施の形態の第１の変形例の半導体パッケージ２００は、光学特性を制御する回路を埋め込んだ点において第４の実施の形態と異なる。
　図３５は、本技術の第４の実施の形態の第１の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第１の変形例の半導体パッケージ２００は、湿度センサー５１０の代わりに制御回路５３１を備え、透明部材２２０の代わりに調光ガラス５３２を備える点において第４の実施の形態と異なる。また、測定孔５１１は形成されず、ヒーター５１２は配置されない。
　制御回路５３１は、調光ガラス５３２の光学特性を制御するものである。調光ガラス５３２は、制御回路５３１の制御に従って、入射光量や波長などの光学特性を変化させるものである。
　図３６は、本技術の第４の実施の形態の第１の変形例における半導体パッケージ２００の断面図の一例である。図３６は、図３５のＸ１－Ｘ２軸に沿って、半導体パッケージ２００を切断した際の断面図を示す。図３６に例示するように、制御回路５３１は、ビアを介して調光ガラス５３２と接続されている。
　なお、湿度センサー５１０およびヒーター５１２の代わりに制御回路５３１を設けているが、湿度センサー５１０およびヒーター５１２を削減せず、湿度センサー５１０等と制御回路５３１との両方を配置することもできる。言い換えれば、第４の実施の形態に、第４の実施の形態の第１の変形例を適用することもできる。
　このように、本技術の第４の実施の形態の第１の変形例によれば、調光ガラス５３２の光学特性を制御回路５３１が制御するため、光学特性を適切な値に調整することができる。
　［第２の変形例］
　上述の第４の実施の形態では、湿度に応じてヒーター５１２が透明部材２２０を加熱していたが、半導体パッケージ２００の利用態様によっては、画像データの無線送信が要求されることがある。この第４の実施の形態の第２の変形例の半導体パッケージ２００は、無線回路を埋め込んだ点において第４の実施の形態と異なる。
　図３７は、本技術の第４の実施の形態の第２の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第２の変形例の半導体パッケージ２００は、湿度センサー５１０の代わりに無線回路５４１を備える点において第４の実施の形態と異なる。また、測定孔５１１は形成されず、ヒーター５１２は配置されない。
　図３８は、本技術の第４の実施の形態の第２の変形例における半導体パッケージ２００の断面図の一例である。図３８は、図３７のＸ１－Ｘ２軸に沿って、半導体パッケージ２００を切断した際の断面図を示す。図３８に例示するように、再配線層２３０内にアンテナ５４２が形成され、無線回路５４１と接続される。
　無線回路５４１は、アンテナ５４２を介して無線通信を行う。例えば、無線回路５４１は、画像データを無線送信する。なお、無線回路５４１は、無線により外部からデータを受信することもできる。
　なお、湿度センサー５１０およびヒーター５１２の代わりに無線回路５４１等を設けているが、湿度センサー５１０およびヒーター５１２を削減せず、湿度センサー５１０等と無線回路５４１等との両方を配置することもできる。言い換えれば、第４の実施の形態に、第４の実施の形態の第２の変形例を適用することもできる。また、第４の実施の形態の第２の変形例に、第４の実施の形態の第１の変形例を適用することもできる。
　このように、本技術の第４の実施の形態の第２の変形例によれば、無線回路５４１およびアンテナ５４２を設けることにより、無線通信を行うことができる。
　＜５．第５の実施の形態＞
　上述の第１の実施の形態では、透明部材２２０の周囲に埋め込み回路２１１および２１２を埋め込んでいたが、これらの回路が動作する際に発熱し、放熱量が不足すると、その温度上昇を抑制することが困難である。この第５の実施の形態の半導体パッケージ２００は、埋め込み回路２１１および２１２で生じた熱を外部に放熱する放熱部材をさらに設けた点において第１の実施の形態と異なる。
　図３９は、本技術の第５の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この第５の実施の形態の半導体パッケージ２００は、コンポジット材６１０と、再配線層２３０と、外部端子２５１とを備える。
　コンポジット材６１０は、透明部材２２０と埋め込み樹脂６１１とを結合した部材である。また、透明部材２２０の下部には固体撮像素子２４０が設けられ、埋め込み樹脂６１１は、透明部材２２０および固体撮像素子２４０の周囲に形成される。
　この埋め込み樹脂６１１のうち、固体撮像素子２４０の周囲の回路層６１３には、埋め込み回路２１１および２１２が埋め込まれる。また、埋め込み樹脂６１１のうち、透明部材２２０の周囲の放熱層６１２には、放熱部材６１４が埋め込まれる。
　また、コンポジット材６１０の下部には、再配線層２３０が形成され、再配線層２３０の下部に所定数の外部端子２５１が搭載される。
　放熱部材６１４は、埋め込み回路２１１および２１２で発生した熱を放熱するものである。この放熱部材６１４は、埋め込み樹脂６１１において、埋め込み回路２１１や２１２から、半導体パッケージ２００の上面へ貫通して形成される。放熱部材６１４として、銅などの熱伝導率の良好な金属が用いられる。
　図４０は、本技術の第５の実施の形態における半導体パッケージ２００の上面図の一例である。同図に例示するように、埋め込み樹脂２１０において、透明部材２２０の周囲に矩形の放熱部材６１４が形成される。この放熱部材６１４の放熱により、埋め込み回路２１１および２１２の動作時の温度上昇を抑制することができる。
　図４１は、本技術の第５の実施の形態における支持基板７０１の剥離までの半導体パッケージの製造工程を説明するための図である。同図におけるａは、支持基板７０１に透明部材２２０および放熱部材６１４を載置する工程を説明するための図である。同図におけるｂは、埋め込み樹脂６１１を形成する工程を説明するための図である。同図におけるｃは、支持基板７０１を剥離する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、支持基板７０１に透明部材２２０を載置し、その周囲に放熱部材６１４を載置する。そして、製造システムは、同図におけるｂに例示するように、透明部材２２０の周囲に埋め込み樹脂２１０を形成し、放熱部材６１４を埋め込む。続いて、製造システムは、同図におけるｃに例示するように、支持基板７０１を剥離する。
　図４２は、本技術の第５の実施の形態における再配線層２３０の形成までの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、埋め込み回路２１１および２１２と固体撮像素子２４０とを接着する工程を説明するための図である。同図におけるｂは、埋め込み樹脂６１１を形成する工程を説明するための図である。同図におけるｃは、再配線層２３０を形成する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、埋め込み回路２１１および２１２と固体撮像素子２４０とのそれぞれの端子側を下側にして、それらをコンポジット材に接着する。固体撮像素子２４０のフィルタ表面は、カバー２４１により覆われている。放熱部材６１４と埋め込み回路２１１および２１２とは、熱伝導率の良い材料により接着することが望ましい。
　そして、同図におけるｂに例示するように、製造システムは、固体撮像素子２４０の周囲に埋め込み樹脂６１１を形成して、埋め込み回路２１１および２１２を埋め込む。続いて、同図におけるｃに例示するように再配線層２３０を形成し、グラインディングにより端子を露出させる。
　そして、製造システムは、外部端子２５１を載置して図３９に例示した構造の半導体パッケージ２００を製造する。
　なお、製造システムは、支持基板７０１を剥離してから固体撮像素子２４０等を接着しているが、この製造方法に限定されない。プロセス上、反りが問題になる場合には、支持基板７０１を付けたまま、固体撮像素子２４０等を接着することもできる。
　このように、本技術の第５の実施の形態によれば、埋め込み回路２１１および２１２で生じた熱を放熱する放熱部材６１４を埋め込むことにより、埋め込み回路２１１および２１２の動作時の温度上昇を抑制することができる。
　［第１の変形例］
　上述の第５の実施の形態では、透明部材２２０を支持基板７０１に載置し、その周囲に放熱部材６１４を載置していたが、この製造方法では、半導体パッケージ２００の製造リードタイムの短縮や、コストダウンが困難である。この第５の実施の形態の第１の変形例の製造方法は、透明部材２２０および放熱部材６１４を載置する工程を簡易化した点において第５の実施の形態と異なる。
　図４３は、本技術の第５の実施の形態の第１の変形例における透明部材２２０および放熱部材６１４の製造工程を説明するための図である。同図に例示するように、製造システムは、円形のガラス搭載ウエハー７０５を用意する。このガラス搭載ウエハー７０５は、複数のチップ領域に分割されている。同図における点線の領域のうち、矩形の周囲の実線で囲まれた領域が、チップ領域に該当する。チップ領域のそれぞれには、透明部材２２０と、その周囲に形成された放熱部材６１４とが設けられる。
　製造システムは、ダイシングラインに沿ってガラス搭載ウエハー７０５を個片化する。これにより、チップごとに、透明部材２２０および放熱部材６１４が設けられる。ダイシング以降の工程は、第５の実施の形態と同様である。
　このように、本技術の第５の実施の形態の第１の変形例では、ガラス搭載ウエハー７０５を個片化することにより、チップごとに透明部材２２０および放熱部材６１４を設けるため、製造工程を簡易化することができる。
　［第２の変形例］
　上述の第５の実施の形態では、固体撮像素子２４０の像面側をコンポジット材６１０に接着していたが、固体撮像素子２４０と透明部材２２０との間に空間を形成することが望ましい。この第５の実施の形態の第２の変形例の半導体パッケージ２００は、樹脂ダムを設けて、固体撮像素子２４０と透明部材２２０との間に空間を形成した点において第５の実施の形態と異なる。
　図４４は、本技術の第５の実施の形態の第２の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第５の実施の形態の第２の変形例の半導体パッケージ２００は、樹脂ダム６２０をさらに備える点において第５の実施の形態と異なる。
　樹脂ダム６２０は、固体撮像素子の画素アレイ部の周囲と透明部材２２０との間に形成される樹脂である。
　図４５は、本技術の第５の実施の形態の第２の変形例における固体撮像素子２４０と埋め込み回路２１１および２１２との搭載までの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、紫外線硬化性樹脂を塗布する工程を説明するための図である。同図におけるｂは、樹脂ダム６２０を形成する工程を説明するための図である。同図におけるｃは、固体撮像素子２４０と埋め込み回路２１１および２１２とを搭載する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、放熱部材６１４を埋め込んだコンポジット材６１０の表面に紫外線硬化性樹脂などを塗布する。そして、製造システムは、マスクを用いて、紫外線硬化性樹脂のうち樹脂ダム６２０として残したい部分のみに紫外線を照射して硬化させ、残りを現像液により除去して樹脂ダム６２０を形成する。続いて、製造システムは、同図におけるｃに例示するように、固体撮像素子２４０と埋め込み回路２１１および２１２とを搭載する。
　図４６は、本技術の第５の実施の形態の第２の変形例における再配線層２３０を形成する工程を説明するための図である。同図に例示するように、製造システムは、再配線層２３０を形成し、グラインディングにより端子を露出させる。そして、製造システムは、外部端子２５１を載置して図３９に例示した構造の半導体パッケージ２００を製造する。
　このように、本技術の第５の実施の形態の第２の変形例によれば、固体撮像素子２４０と透明部材２２０との間に樹脂ダム６２０を配置することにより、固体撮像素子２４０と透明部材２２０との間に空間を設けることができる。
　［第３の変形例］
　上述の第５の実施の形態の第２の変形例では、固体撮像素子２４０と透明部材２２０との間に樹脂ダム６２０を配置していた。しかし、この構成では、硬化前の樹脂ダム６２０が液状であるため、固体撮像素子２４０の位置が規定位置からずれるおそれがある。この現象は、チップシフトとも呼ばれる。この第５の実施の形態の第３の変形例の半導体パッケージ２００は、バンプによる接続によってチップシフトを防止した点において第５の実施の形態の第２の変形例と異なる。
　図４７は、本技術の第５の実施の形態の第３の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第５の実施の形態の第３の変形例の半導体パッケージ２００は、バンプ６２１がさらに設けられる点において第５の実施の形態の第２の変形例と異なる。
　バンプ６２１は、固体撮像素子２４０において、画素アレイ部の周囲に配置される。このバンプ６２１を介して固体撮像素子２４０と透明部材２２０とが接続される。これにより、固体撮像素子２４０の位置が固定され、チップシフトを防止することができる。
　図４８は、本技術の第５の実施の形態の第３の変形例における固体撮像素子２４０と埋め込み回路２１１および２１２との搭載までの半導体パッケージ２００の製造工程を説明するための図である。同図におけるａは、紫外線硬化性樹脂を塗布する工程を説明するための図である。同図におけるｂは、バンプ６２１および樹脂ダム６２０を形成する工程を説明するための図である。同図におけるｃは、固体撮像素子２４０と埋め込み回路２１１および２１２とを搭載する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、放熱部材６１４を埋め込んだコンポジット材６１０の表面に紫外線硬化性樹脂などを塗布する。そして、製造システムは、マスクを用いて、紫外線硬化性樹脂のうち樹脂ダム６２０として残したい部分のみに紫外線を照射して硬化させ、残りを現像液により除去して樹脂ダム６２０を形成する。また、製造システムは、樹脂ダム６２０の内側に所定数のバンプ６２１を設ける。続いて、製造システムは、同図におけるｃに例示するように、固体撮像素子２４０と埋め込み回路２１１および２１２とを搭載する。固体撮像素子２４０は、バンプ６２１を介して透明部材２２０と接続される。
　図４９は、本技術の第５の実施の形態の第３の変形例における再配線層２３０を形成する工程を説明するための図である。同図に例示するように、製造システムは、再配線層２３０を形成し、グラインディングにより端子を露出させる。そして、製造システムは、外部端子２５１を載置して図３９に例示した構造の半導体パッケージ２００を製造する。
　なお、第５の実施の形態と、その第１乃至第３の変形例とのそれぞれにおいて、固体撮像素子２４０は、半導体パッケージ２００の中央に配置されているが、この構成に限定されない。後述するように、固体撮像素子２４０を、半導体パッケージ２００の中央からずれた位置に配置することもできる。また、コンポジット材６１０には、固体撮像素子２４０自身が生じた熱を上面への放熱経路を通じて移動させるために、再配線層２３０を利用した熱経路を持つ構造としてもよい。この構造を実現するには、例えば、再配線層２３０から半導体パッケージ２００の上面まで、埋め込み樹脂６１１を貫通する金属等の放熱部材をさらに配置すればよい。
　このように、本技術の第５の実施の形態の第３の変形例によれば、バンプ６２１を介して固体撮像素子２４０と透明部材２２０とを接続することにより、固体撮像素子２４０の位置ずれ（言い換えれば、チップシフト）を防止することができる。
　［第４の変形例］
　上述の第５の実施の形態では、Ｚ方向から見て、透明部材２２０の周囲に、外周が矩形の放熱部材６１４を形成していたが、放熱部材６１４の形状は、柱状であってもよい。この第５の実施の形態の第４の変形例は、柱状の放熱部材６１４を配置した点において第５の実施の形態と異なる。
　図５０は、本技術の第５の実施の形態の第４の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第５の実施の形態の第４の変形例の半導体パッケージ２００は、放熱部材６１４の形状が、Ｚ方向に沿って延びる柱状（例えば、円柱状）である点において第５の実施の形態と異なる。また、固体撮像素子２４０は、半導体パッケージ２００の中央からずれた位置に配置されている。
　図５１は、本技術の第５の実施の形態の第５の変形例における半導体パッケージ２００の一構成例を示す断面図である。同図に例示するように、放熱部材６１４を円柱状とした場合には、Ｚ方向から見て放熱部材６１４の形状は、円状となる。
　このように、本技術の第５の実施の形態の第４の変形例によれば、柱状の放熱部材６１４を埋め込むことにより、埋め込み回路２１１および２１２の動作時の温度上昇を抑制することができる。
　＜６．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図５２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図５３は、撮像部１２０３１の設置位置の例を示す図である。
　図５３では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図５３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図１の電子装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１のサイズの増大を抑制しつつ、回路の追加により高機能化することができる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）透明部材と、
　前記透明部材の周囲に形成された埋め込み樹脂と、
　前記埋め込み樹脂に埋め込まれた埋め込み回路と、
　前記透明部材を透過した光を光電変換して画像データを生成する固体撮像素子と
を具備する半導体パッケージ。
（２）前記埋め込み回路と前記固体撮像素子とを接続する信号線が配線された再配線層をさらに具備する前記（１）記載の半導体パッケージ。
（３）ファンアウト領域に配置された外部端子をさらに具備する前記（２）記載の半導体パッケージ。
（４）ファンアウト領域とファンイン領域とに配置された外部端子をさらに具備する前記（２）記載の半導体パッケージ。
（５）前記透明部材に対応する領域に開口部が開口され、前記埋め込み樹脂に積層されたフレームをさらに具備する前記（２）から（４）のいずれかに記載の半導体パッケージ。
（６）空洞が形成されたセラミック基板と、
　前記セラミック基板に形成された外部端子と
をさらに具備し、
　前記固体撮像素子は、前記空洞内に設けられ、ワイヤにより前記セラミック基板と接続される
前記（２）記載の半導体パッケージ。
（７）前記空洞の湿度が所定の閾値を超えた場合には前記透明部材を加熱するヒーターをさらに具備し、
　前記埋め込み回路は、前記湿度を測定して前記湿度が前記閾値を超えたか否かを検知する湿度センサーを含む
前記（６）記載の半導体パッケージ。
（８）前記埋め込み回路は、前記透明部材の光学特性を制御する制御回路を含む
前記（６）または（７）に記載の半導体パッケージ。
（９）アンテナをさらに具備し、
　前記埋め込み回路は、前記アンテナを介して無線通信を行う無線回路を含む
前記（６）から（８）のいずれかに記載の半導体パッケージ。
（１０）前記埋め込み樹脂に埋め込まれた放熱部材をさらに具備し、
　前記放熱部材は、前記埋め込み回路で発生した熱を放熱する
前記（１）記載の半導体パッケージ。
（１１）前記放熱部材の形状は、柱状である
前記（１０）記載の半導体パッケージ。
（１２）前記固体撮像素子の画素アレイ部の周囲と前記透明部材との間に形成された樹脂ダムをさらに具備する
前記（１０）または（１１）に記載の半導体パッケージ。
（１３）前記固体撮像素子は、前記透明部材とバンプを介して接続される
前記（１２）記載の半導体パッケージ。
（１４）透明部材と、
　前記透明部材の周囲に形成された埋め込み樹脂と、
　前記埋め込み樹脂に埋め込まれた埋め込み回路と、
　前記透明部材を透過した光を光電変換して画像データを生成する固体撮像素子と、
　入射光を集光して前記透明部材に導く光学部と
を具備する電子装置。
（１５）透明部材と埋め込み回路とが載置された支持基板上の前記透明部材の周囲に埋め込み樹脂を形成して前記埋め込み回路を前記埋め込み樹脂に埋め込む埋め込み樹脂形成手順と、
　画像データを生成する固体撮像素子を実装する実装手順と
を具備する半導体パッケージの製造方法。
（１６）前記埋め込み回路と前記固体撮像素子とを接続する信号線が配線された再配線層を形成する再配線層形成手順と、
　前記固体撮像素子が実装された後に前記支持基板を剥離する剥離手順と
をさらに具備する
前記（１５）記載の半導体パッケージの製造方法。
（１７）前記埋め込み回路と前記固体撮像素子とを接続する信号線が配線された再配線層を形成する再配線層形成手順と、
　前記再配線層が形成された後に前記支持基板を剥離する剥離手順と
をさらに具備し、
　前記配置手順において、前記固体撮像素子は、前記支持基板が剥離された後に実装される
前記（１５）記載の半導体パッケージの製造方法。
（１８）透明部材と前記透明部材の周囲に形成された放熱部材とがそれぞれに形成されたウエハー上の複数のチップ領域の各々を個片化するダイシング手順をさらに具備する
前記（１５）記載の半導体パッケージの製造方法。
（１９）透明部材の周囲に埋め込み樹脂を形成して埋め込み回路を前記埋め込み樹脂に埋め込む埋め込み樹脂形成手順と、
　前記透明部材および前記埋め込み樹脂からなるコンポジット材とそれぞれに信号線が形成された複数の基材と再配線層と前記透明部材を透過した光を光電変換して画像データを生成する固体撮像素子とを積層して熱圧着する積層手順と
を具備する半導体パッケージの製造方法。
　１００　電子装置
　１１０　光学部
　１２０　ＤＳＰ回路
　１３０　表示部
　１４０　操作部
　１５０　バス
　１６０　フレームメモリ
　１７０　記憶部
　１８０　電源部
　２００　半導体パッケージ
　２１０、６１１　埋め込み樹脂
　２１１～２１３　埋め込み回路
　２２０　透明部材
　２３０　再配線層
　２３１　ＴＭＶ
　２４０　固体撮像素子
　２５１　外部端子
　２５２、６２１　バンプ
　２５３　アンダーフィル材
　２６０　セラミック基板
　２６１　ワイヤ
　２６２、４１３　信号線
　２６３　接着剤
　２７０　フレーム
　３１０～３１８、５２１～５２３　受動部品
　４１０　積層基板
　４１１、４１２　内蔵部品
　４２１、４２２　実装部品
　４５０、４６０　基材
　５１０　温度センサー
　５１１　測定孔
　５１２　ヒーター
　５３１　制御回路
　５３２　調光ガラス
　５４１　無線回路
　５４２　アンテナ
　６１０　コンポジット材
　６１２　放熱層
　６１３　回路層
　６１４　放熱部材
　６２０　樹脂ダム
　７０１　支持基板
　７０２　イメージセンサーウェハ―
　７０５　ガラス搭載ウェハー
　１２０３１　撮像部

Claims (19)

  1. 　透明部材と、
    　前記透明部材の周囲に形成された埋め込み樹脂と、
    　前記埋め込み樹脂に埋め込まれた埋め込み回路と、
    　前記透明部材を透過した光を光電変換して画像データを生成する固体撮像素子と
    を具備する半導体パッケージ。
  2. 　前記埋め込み回路と前記固体撮像素子とを接続する信号線が配線された再配線層をさらに具備する請求項１記載の半導体パッケージ。
  3. 　ファンアウト領域に配置された外部端子をさらに具備する請求項２記載の半導体パッケージ。
  4. 　ファンアウト領域とファンイン領域とに配置された外部端子をさらに具備する請求項２記載の半導体パッケージ。
  5. 　前記透明部材に対応する領域に開口部が開口され、前記埋め込み樹脂に積層されたフレームをさらに具備する請求項２記載の半導体パッケージ。
  6. 　空洞が形成されたセラミック基板と、
    　前記セラミック基板に形成された外部端子と
    をさらに具備し、
    　前記固体撮像素子は、前記空洞内に設けられ、ワイヤにより前記セラミック基板と接続される
    請求項２記載の半導体パッケージ。
  7. 　前記空洞の湿度が所定の閾値を超えた場合には前記透明部材を加熱するヒーターをさらに具備し、
    　前記埋め込み回路は、前記湿度を測定して前記湿度が前記閾値を超えたか否かを検知する湿度センサーを含む
    請求項６記載の半導体パッケージ。
  8. 　前記埋め込み回路は、前記透明部材の光学特性を制御する制御回路を含む
    請求項６記載の半導体パッケージ。
  9. 　アンテナをさらに具備し、
    　前記埋め込み回路は、前記アンテナを介して無線通信を行う無線回路を含む
    請求項６記載の半導体パッケージ。
  10. 　前記埋め込み樹脂に埋め込まれた放熱部材をさらに具備し、
    　前記放熱部材は、前記埋め込み回路で発生した熱を放熱する
    請求項１記載の半導体パッケージ。
  11. 　前記放熱部材の形状は、柱状である
    請求項１０記載の半導体パッケージ。
  12. 　前記固体撮像素子の画素アレイ部の周囲と前記透明部材との間に形成された樹脂ダムをさらに具備する
    請求項１０記載の半導体パッケージ。
  13. 　前記固体撮像素子は、前記透明部材とバンプを介して接続される
    請求項１２記載の半導体パッケージ。
  14. 　透明部材と、
    　前記透明部材の周囲に形成された埋め込み樹脂と、
    　前記埋め込み樹脂に埋め込まれた埋め込み回路と、
    　前記透明部材を透過した光を光電変換して画像データを生成する固体撮像素子と、
    　入射光を集光して前記透明部材に導く光学部と
    を具備する電子装置。
  15. 　透明部材と埋め込み回路とが載置された支持基板上の前記透明部材の周囲に埋め込み樹脂を形成して前記埋め込み回路を前記埋め込み樹脂に埋め込む埋め込み樹脂形成手順と、
    　画像データを生成する固体撮像素子を実装する実装手順と
    を具備する半導体パッケージの製造方法。
  16. 　前記埋め込み回路と前記固体撮像素子とを接続する信号線が配線された再配線層を形成する再配線層形成手順と、
    　前記固体撮像素子が実装された後に前記支持基板を剥離する剥離手順と
    をさらに具備する
    請求項１５記載の半導体パッケージの製造方法。
  17. 　前記埋め込み回路と前記固体撮像素子とを接続する信号線が配線された再配線層を形成する再配線層形成手順と、
    　前記再配線層が形成された後に前記支持基板を剥離する剥離手順と
    をさらに具備し、
    　前記配置手順において、前記固体撮像素子は、前記支持基板が剥離された後に実装される
    請求項１５記載の半導体パッケージの製造方法。
  18. 　透明部材と前記透明部材の周囲に形成された放熱部材とがそれぞれに形成されたウエハー上の複数のチップ領域の各々を個片化するダイシング手順をさらに具備する
    請求項１５記載の半導体パッケージの製造方法。
  19. 　透明部材の周囲に埋め込み樹脂を形成して埋め込み回路を前記埋め込み樹脂に埋め込む埋め込み樹脂形成手順と、
    　前記透明部材および前記埋め込み樹脂からなるコンポジット材とそれぞれに信号線が形成された複数の基材と再配線層と前記透明部材を透過した光を光電変換して画像データを生成する固体撮像素子とを積層して熱圧着する積層手順と
    を具備する半導体パッケージの製造方法。
PCT/JP2020/020225 2019-07-23 2020-05-22 半導体パッケージ、電子装置、および、半導体パッケージの製造方法 WO2021014732A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021534559A JPWO2021014732A1 (ja) 2019-07-23 2020-05-22
US17/627,288 US20220262841A1 (en) 2019-07-23 2020-05-22 Semiconductor package, electronic device, and method of manufacturing semiconductor package
CN202080051549.7A CN114127919A (zh) 2019-07-23 2020-05-22 半导体封装、电子装置和制造半导体封装的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019135117 2019-07-23
JP2019-135117 2019-07-23

Publications (1)

Publication Number Publication Date
WO2021014732A1 true WO2021014732A1 (ja) 2021-01-28

Family

ID=74194116

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/020225 WO2021014732A1 (ja) 2019-07-23 2020-05-22 半導体パッケージ、電子装置、および、半導体パッケージの製造方法

Country Status (4)

Country Link
US (1) US20220262841A1 (ja)
JP (1) JPWO2021014732A1 (ja)
CN (1) CN114127919A (ja)
WO (1) WO2021014732A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230144963A1 (en) * 2021-11-05 2023-05-11 Omnivision Technologies, Inc. Stacked image sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003189195A (ja) * 2001-02-28 2003-07-04 Fujitsu Ltd 半導体装置、撮像用半導体装置及びその製造方法
JP2013211697A (ja) * 2012-03-30 2013-10-10 Fujifilm Corp 撮像装置，電子内視鏡装置及びその結露除去方法
JP5885690B2 (ja) * 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2016039335A (ja) * 2014-08-11 2016-03-22 凸版印刷株式会社 固体撮像装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003189195A (ja) * 2001-02-28 2003-07-04 Fujitsu Ltd 半導体装置、撮像用半導体装置及びその製造方法
JP2013211697A (ja) * 2012-03-30 2013-10-10 Fujifilm Corp 撮像装置，電子内視鏡装置及びその結露除去方法
JP5885690B2 (ja) * 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2016039335A (ja) * 2014-08-11 2016-03-22 凸版印刷株式会社 固体撮像装置の製造方法

Also Published As

Publication number Publication date
US20220262841A1 (en) 2022-08-18
CN114127919A (zh) 2022-03-01
JPWO2021014732A1 (ja) 2021-01-28

Similar Documents

Publication Publication Date Title
US11355465B2 (en) Semiconductor device including glass substrate having improved reliability and method of manufacturing the same
WO2021014732A1 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
WO2022044553A1 (ja) 半導体装置、および、半導体装置の製造方法
WO2021014731A1 (ja) 半導体パッケージ
WO2020230404A1 (ja) 半導体パッケージ、半導体パッケージの製造方法、および、電子装置
US20210043672A1 (en) Imaging unit, method for manufacturing the same, and electronic apparatus
WO2022153671A1 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
WO2019176454A1 (ja) 半導体装置、撮像装置、および電子機器
WO2024024278A1 (ja) パッケージおよびパッケージの製造方法
WO2024057709A1 (ja) 半導体パッケージ、および、電子装置
WO2021044703A1 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
WO2023176122A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
WO2022230243A1 (ja) 半導体装置
WO2023248606A1 (ja) パッケージ、半導体装置およびパッケージの製造方法
WO2023007797A1 (ja) 固体撮像素子、撮像装置、および電子機器
WO2024111248A1 (ja) 半導体パッケージ、光学装置、および、半導体パッケージの製造方法
WO2020241068A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
WO2024024794A1 (ja) 電子デバイス
WO2020183822A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
WO2023248974A1 (ja) 光検出素子および光検出素子の製造方法
WO2022196188A1 (ja) 撮像装置、撮像装置の製造方法、および電子機器
WO2023195236A1 (ja) パッケージおよびパッケージの製造方法
WO2024014134A1 (ja) 固体撮像装置
JP2024038720A (ja) 光検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20843634

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021534559

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20843634

Country of ref document: EP

Kind code of ref document: A1