KR20240001292A - 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 - Google Patents
이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 Download PDFInfo
- Publication number
- KR20240001292A KR20240001292A KR1020237044668A KR20237044668A KR20240001292A KR 20240001292 A KR20240001292 A KR 20240001292A KR 1020237044668 A KR1020237044668 A KR 1020237044668A KR 20237044668 A KR20237044668 A KR 20237044668A KR 20240001292 A KR20240001292 A KR 20240001292A
- Authority
- KR
- South Korea
- Prior art keywords
- imaging device
- state imaging
- solid
- logic circuit
- memory circuit
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title abstract description 544
- 238000004519 manufacturing process Methods 0.000 title abstract description 77
- 238000000034 method Methods 0.000 title description 119
- 239000004065 semiconductor Substances 0.000 claims description 265
- 239000000758 substrate Substances 0.000 claims description 159
- 239000010410 layer Substances 0.000 description 159
- 235000012431 wafers Nutrition 0.000 description 124
- 230000008569 process Effects 0.000 description 105
- 238000012545 processing Methods 0.000 description 93
- 238000010586 diagram Methods 0.000 description 64
- 238000005516 engineering process Methods 0.000 description 43
- 210000003128 head Anatomy 0.000 description 27
- 238000001514 detection method Methods 0.000 description 24
- 230000017525 heat dissipation Effects 0.000 description 24
- 238000004891 communication Methods 0.000 description 22
- 230000003287 optical effect Effects 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 239000000463 material Substances 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 13
- 230000006870 function Effects 0.000 description 12
- 238000007689 inspection Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 230000002950 deficient Effects 0.000 description 10
- 239000011368 organic material Substances 0.000 description 9
- 210000001519 tissue Anatomy 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 8
- 238000005286 illumination Methods 0.000 description 7
- 238000002674 endoscopic surgery Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000001356 surgical procedure Methods 0.000 description 6
- 239000000498 cooling water Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 229920006015 heat resistant resin Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 210000004204 blood vessel Anatomy 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010336 energy treatment Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- MOFVSTNWEDAEEK-UHFFFAOYSA-M indocyanine green Chemical compound [Na+].[O-]S(=O)(=O)CCCCN1C2=CC=C3C=CC=CC3=C2C(C)(C)C1=CC=CC=CC=CC1=[N+](CCCCS([O-])(=O)=O)C2=CC=C(C=CC=C3)C3=C2C1(C)C MOFVSTNWEDAEEK-UHFFFAOYSA-M 0.000 description 2
- 229960004657 indocyanine green Drugs 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000002537 cosmetic Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 210000004400 mucous membrane Anatomy 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 210000004761 scalp Anatomy 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 개시는, 제조 비용을 저감할 수 있도록 하는 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기에 관한 것이다. 개별화된 메모리 회로 및 로직 회로를 수평 방향으로 레이아웃하고, 산화막에 의해 매립하여 평탄화한 후, 고체 촬상 소자의 아래에서 평면 방향으로 내포하도록 적층한다. 본 개시는, 촬상 장치에 적용할 수 있다.
Description
본 개시는, 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기에 관한 것으로, 특히, 제조 비용을 저감할 수 있도록 한 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기에 관한 것이다.
고체 촬상 장치는, 하이비전(Hi-Vision), 4k×2k 수퍼 하이비전, 나아가 수퍼 슬로우모션 기능 등의 형태로 고화질화되고 있고, 이에 따라 화소 수가 많아져, 고 프레임 레이트 및 고계조로 되고 있다.
전송 레이트는, 화소수×프레임 레이트×계조이므로, 예를 들면 4k×2k=8M 화소이고, 프레임 레이트가 240f/s, 14bit 계조인 경우는, 8M×240f/s×14bit=26Gbps가 된다.
고체 촬상 소자 후단의 신호 처리 이후에는, 컬러 코디네이트(color coordinate)의 RGB 신호가 출력되므로, 26G×3=78Gbps의 더 고속인 전송이 필요하게 된다.
고속 전송을 적은 접속 단자수로 행하면 1 접속 단자당 신호 레이트가 높아지고, 고속 전송 경로의 임피던스 정합을 취하기 위한 난이도가 높아진다. 또한, 클럭 주파수가 높고, 손실도 커지기 때문에, 소비 전력이 증대한다.
이를 회피하기 위해서는, 접속 단자수를 많게 하여 전송을 분할하고 신호 레이트를 느리게 하면 된다. 그러나, 접속 단자수를 많게 하는 것은 고체 촬상 소자와 후단의 신호 처리 회로나, 메모리 회로 등의 접속에 필요한 단자를 배치하기 때문에, 각 회로의 패키지가 커진다.
또한, 후단의 신호 처리 회로나, 메모리 회로에 필요한 전기배선의 기판으로서도, 적층 배선에 기초한 배선 밀도가 보다 미세한 기판이 필요하게 되는데, 이는 배선 경로 길이를 더욱 길게 하고, 이에 따른 소비 전력이 커진다.
각 회로의 패키지가 커지면 실장하는 기판 자체도 커지고, 최종적으로 고체 촬상 소자를 탑재하는 촬상 장치 구성 그 자체가 커지게 된다.
이에, 촬상 장치의 구성을 소형화하기 위한 기술로서, 고체 촬상 소자와 신호 처리 회로나, 메모리 회로 등의 회로를 웨이퍼 상태로 접합하는 WoW(Wafer on Wafer)에 의해 적층하는 기술이 제안되고 있다(특허문헌 1 참조).
WoW를 이용한 적층 기술을 사용함으로써, 반도체를 많은 미세 배선으로 접속할 수 있기 때문에, 한 개 당 전송 속도가 저속이 되고, 소비 전력을 억제할 수 있다.
그러나, WoW의 경우, 적층하는 웨이퍼의 칩이 같은 사이즈라면 문제가 없으나, 웨이퍼에 구성되는 각 칩 사이즈가 다르면, 사이즈를 가장 큰 칩 사이즈에 맞추어야만 하고, 각 회로 마다의 이론적인 수율이 나빠져 비용이 증가한다.
또한 적층하는 각 웨이퍼의 수율과 관련하여서는, 각 웨이퍼의 칩 불량에 의해 적층된 다른 웨이퍼의 칩도 불량으로 취급되고, 적층 전체의 웨이퍼 수율은 각 웨이퍼의 수율의 곱이 되기 때문에, 수율 악화로 되어 비용이 증가한다.
또한, 칩 사이즈가 다른 칩을, 소형 범프를 형성하여 접속하는 기술도 제안되고 있다. 이 경우, 양품 선별된 다른 사이즈의 칩을, 범프를 거쳐 접속하므로, 웨이퍼들간 이론적 수율 차나 각 칩의 수율의 영향은 적다.
그러나, 소형 범프의 형성이 어렵고, 또한, 접속 피치가 제한되기 때문에, 접속 단자수는 WoW보다 많이 얻지 못한다. 또한, 실장 프로세스에 의해 접속하기 때문에, 접속 단자수가 많아지면, 접속에 의한 수율 저하로 비용이 증가한다. 또한, 실장 프로세스의 접속도 각각의 배선에 대해 수행되기 때문에, 접속에 소요되는 시간이 길어지고, 프로세스 비용이 증대한다.
본 개시는, 이와 같은 상황을 감안하여 이루어진 것으로, 특히, 고체 촬상 장치의 제조 비용을 저감할 수 있도록 하는 것이다.
본 개시의 일 측면의 고체 촬상 소자는, 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 상기 화소 신호의 신호 처리에 필요한 신호 처리 회로가 매립 부재에 의해 매립된 제2 반도체 소자와, 상기 제1 반도체 소자와 상기 제2 반도체 소자의 사이를 전기적으로 접속하는 배선을 포함하고, 상기 제1 반도체 소자와 상기 제2 반도체 소자는, 산화막 접합으로 적층되는 이면 조사형 고체 촬상 장치이다.
상기 제1 반도체 소자는, 상기 제2 반도체 소자보다 큰 것으로 할 수 있다.
상기 제1 반도체 소자는, 상기 제2 반도체 소자보다 작은 것으로 할 수 있다.
상기 신호 처리 회로에는, 제1 신호 처리 회로와 제2 신호 처리 회로를 포함시키고, 상기 제2 반도체 소자에는, 상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로가 수평 방향으로 나란히 배치되어 상기 매립 부재에 의해 매립되도록 할 수 있다.
상기 신호 처리 회로에는, 제1 신호 처리 회로와 제2 신호 처리 회로를 포함시키도록 할 수 있고, 상기 배선에는, 제1 배선과 제2 배선을 포함시키도록 할 수 있고, 상기 제2 반도체 소자에는, 상기 제1 신호 처리 회로가 상기 매립 부재에 의해 매립되고, 상기 제2 신호 처리 회로가 상기 매립 부재에 의해 매립된 제3 반도체 소자가 포함되도록 할 수 있고, 상기 제1 배선에는, 상기 제1 반도체 소자와 상기 제2 반도체 소자를 전기적으로 접속시키고, 상기 제2 배선에는, 상기 제2 반도체 소자와 상기 제3 반도체 소자를 전기적으로 접속시키고, 상기 제2 반도체 소자와 상기 제3 반도체 소자는, 산화막 접합으로 적층되도록 할 수 있다.
상기 배선은, CuCu 접합으로 하는 것이 가능하다.
상기 배선은, 스루 비아를 통해 전기적으로 접속할 수 있다.
상기 배선은, 상기 촬상 소자의 촬상면측에서부터 형성된 스루 비아를 통해 전기적으로 접속할 수 있다.
상기 배선은, 상기 촬상 소자의 촬상면의 반대측 면에서부터 형성된 스루 비아를 통해 전기적으로 접속할 수 있다.
상기 매립 부재는, 산화막으로 할 수 있다.
상기 매립 부재는, 유기 재료로 할 수 있다.
상기 제2 반도체 소자 내에서, 상기 신호 처리 회로는, 상기 신호 처리 회로 사이의 틈이 최소가 되도록 레이아웃되고, 유기 재료로 이루어지는 상기 매립 부재에 의해 매립되도록 할 수 있다.
상기 제2 반도체 소자에는, 상기 신호 처리 회로에 더하여, 반도체 소자로 이루어지는, 더미 배선을 포함하는 더미 회로가 상기 매립 부재에 의해 매립되도록 할 수 있다.
상기 제2 반도체 소자에 있어서의, 상기 제1 반도체 소자와 적층되는 면과 반대측의 면에, 소정의 열전도율보다 높은 부재로 이루어지는, 열을 방출하는 방열 부재가 적층되도록 할 수 있다.
상기 방열 부재에는, SiC, AIN, SIN, Cu, Al, 및 C를 포함시키도록 할 수 있다.
상기 방열 부재에는, 냉각수를 순환시키는 수로를 포함시키도록 할 수 있다.
상기 신호 처리 회로에는, 로직 회로, 메모리 회로, 전원 회로, 화상 신호 압축 회로, 클럭 회로, 및 광통신 변환 회로를 포함시키도록 할 수 있다.
상기 신호 처리 회로는, 상기 매립 부재에 의해 상기 제1 반도체 소자에 매립되도록 하여도 된다.
상기 신호 처리 회로는, 그 일부를, 상기 제1 반도체 소자에 대해 위치 결정하고 접촉시켜, 접촉시킨 부위의 주변 부위에서부터 점차 접합한 후, 상기 매립 부재에 의해 매립되도록 할 수 있다.
상기 그 일부에는, 상기 신호 처리 회로의 단부 변 및 단부 점을 포함시키도록 할 수 있다.
상기 신호 처리 회로는, 상기 제1 반도체 소자보다 작게 할 수 있다.
상기 신호 처리 회로는, 그 일부를, 상기 제2 반도체 소자에 대해 위치 결정하여 접촉시켜, 접촉시킨 부위의 주변 부위에서부터 점차 접합한 후, 상기 매립 부재에 의해 매립되도록 할 수 있다.
상기 그 일부에는, 상기 신호 처리 회로의 단부 변 및 단부 점을 포함시키도록 할 수 있다.
본 개시의 일 측면의 고체 촬상 장치의 제조 방법은, 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 상기 화소 신호의 신호 처리에 필요한 신호 처리 회로가 매립 부재에 의해 매립된 제2 반도체 소자와, 상기 제1 반도체 소자와 상기 제2 반도체 소자의 사이를 전기적으로 접속하는 배선을 포함하고, 상기 제1 반도체 소자와 상기 제2 반도체 소자는, 산화막 접합으로 적층되는 이면 조사형 고체 촬상 장치의 제조 방법이며, 반도체 프로세스에 의해 형성된 상기 촬상 소자를 갖는 제1 웨이퍼와, 반도체 프로세스에 의해 형성된 상기 신호 처리 회로 중 전기적인 검사에 의해 양품이라고 판정된 상기 신호 처리 회로가 재배치되고 상기 매립 부재에 의해 매립된 제2 웨이퍼가, 상기 제1 반도체 소자와 상기 제2 반도체 소자와의 사이의 배선이 전기적으로 접속되게 산화막 접합으로 적층된 후, 개별화되는 이면 조사형의 고체 촬상 소자의 제조 방법이다.
본 개시의 일 측면 촬상 장치는, 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 상기 화소 신호의 신호 처리에 필요한 신호 처리 회로가 매립 부재에 의해 매립된 제2 반도체 소자와, 상기 제1 반도체 소자와 상기 제2 반도체 소자의 사이를 전기적으로 접속하는 배선을 포함하고, 상기 제1 반도체 소자와 상기 제2 반도체 소자는, 산화막 접합으로 적층되는 이면 조사형 고체 촬상 장치를 구비한 촬상 장치이다.
본 개시의 일 측면 전자기기는, 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 상기 화소 신호의 신호 처리에 필요한 신호 처리 회로가 매립 부재에 의해 매립된 제2 반도체 소자와, 상기 제1 반도체 소자와 상기 제2 반도체 소자와의 사이를 전기적으로 접속하는 배선을 포함하고, 상기 제1 반도체 소자와 상기 제2 반도체 소자는, 산화막 접합으로 적층되는 이면 조사형 고체 촬상 장치를 구비한 전자기기이다.
본 개시의 일 측면에 있어서는, 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 상기 화소 신호의 신호 처리에 필요한 신호 처리 회로가 매립 부재에 의해 매립된 제2 반도체 소자와의 사이가 배선에 의해 전기적으로 접속되고, 상기 제1 반도체 소자와 상기 제2 반도체 소자가, 산화막 접합으로 적층된다.
본 개시의 일 측면에 의하면, 특히, 고체 촬상 장치의 제조 비용을 저감하는 것이 가능해진다.
도 1은 수율을 설명하는 도면이다.
도 2는 이론적 수율의 저하를 설명하는 도면이다.
도 3은 범프를 사용한 접속을 설명하는 도면이다.
도 4는 본 개시의 제1 실시형태의 고체 촬상 장치의 제조 방법의 개요를 설명하는 도면이다.
도 5는 본 개시의 제1 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 6은 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 7은 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 8은 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 9는 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 10은 본 개시의 제2 실시형태의 고체 촬상 장치의 제조 방법의 개요를 설명하는 도면이다.
도 11은 본 개시의 제2 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 12는 도 10의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 13은 도 10의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 14는 본 개시의 제3 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 15는 도 14의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 16은 도 14의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 17은 본 개시의 제4 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 18은 본 개시의 제5 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 19는 도 18의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 20은 도 18의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 21은 도 18의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 22는 도 18의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 23은 본 개시의 제5 실시형태의 변형예가 되는 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 24는 본 개시의 제6 실시형태의 고체 촬상 장치의 제조 방법의 개요를 설명하는 도면이다.
도 25는 본 개시의 제6 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 26은 도 25의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 27은 도 25의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 28은 도 25의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 29는 고체 촬상 소자와의 제1 접속예를 설명하는 도면이다.
도 30은 도 29의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 31은 도 29의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 32는 도 29의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 33은 고체 촬상 소자와의 제2 접속예를 설명하는 도면이다.
도 34는 도 33의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 35는 도 33의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 36은 도 33의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 37은 고체 촬상 소자와의 접속예의 제1 변형예를 설명하는 도면이다.
도 38은 고체 촬상 소자와의 접속예의 제2 변형예를 설명하는 도면이다.
도 39는 고체 촬상 소자와의 접속예의 제3 변형예를 설명하는 도면이다.
도 40은 고체 촬상 소자와의 접속예의 제4 변형예를 설명하는 도면이다.
도 41은 고체 촬상 소자와의 접속예의 제5 변형예를 설명하는 도면이다.
도 42는 고체 촬상 소자와의 접속예의 제6 변형예를 설명하는 도면이다.
도 43은 고체 촬상 장치의 방열 구조를 설명하는 도면이다.
도 44는 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 45는 고체 촬상 장치의 제1 방열 구조의 변형예를 설명하는 도면이다.
도 46은 고체 촬상 장치의 제2 방열 구조의 변형예를 설명하는 도면이다.
도 47은 고체 촬상 장치의 제3 방열 구조의 변형예를 설명하는 도면이다.
도 48은 고체 촬상 장치의 제4 방열 구조의 변형예를 설명하는 도면이다.
도 49는 본 개시의 촬상 장치의 구성을 적용한 전자기기로서의 촬상 장치의 구성예를 나타내는 블록도이다.
도 50은 본 개시의 기술을 적용한 촬상 장치의 사용예를 설명하는 도면이다.
도 51은 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
도 52는 카메라 헤드 및 CCU의 기능 구성의 일례를 나타내는 블록도이다.
도 53은 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
도 54는 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
도 2는 이론적 수율의 저하를 설명하는 도면이다.
도 3은 범프를 사용한 접속을 설명하는 도면이다.
도 4는 본 개시의 제1 실시형태의 고체 촬상 장치의 제조 방법의 개요를 설명하는 도면이다.
도 5는 본 개시의 제1 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 6은 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 7은 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 8은 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 9는 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 10은 본 개시의 제2 실시형태의 고체 촬상 장치의 제조 방법의 개요를 설명하는 도면이다.
도 11은 본 개시의 제2 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 12는 도 10의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 13은 도 10의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 14는 본 개시의 제3 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 15는 도 14의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 16은 도 14의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 17은 본 개시의 제4 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 18은 본 개시의 제5 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 19는 도 18의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 20은 도 18의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 21은 도 18의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 22는 도 18의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 23은 본 개시의 제5 실시형태의 변형예가 되는 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 24는 본 개시의 제6 실시형태의 고체 촬상 장치의 제조 방법의 개요를 설명하는 도면이다.
도 25는 본 개시의 제6 실시형태의 고체 촬상 장치의 구성예를 설명하는 도면이다.
도 26은 도 25의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 27은 도 25의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 28은 도 25의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 29는 고체 촬상 소자와의 제1 접속예를 설명하는 도면이다.
도 30은 도 29의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 31은 도 29의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 32는 도 29의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 33은 고체 촬상 소자와의 제2 접속예를 설명하는 도면이다.
도 34는 도 33의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 35는 도 33의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 36은 도 33의 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 37은 고체 촬상 소자와의 접속예의 제1 변형예를 설명하는 도면이다.
도 38은 고체 촬상 소자와의 접속예의 제2 변형예를 설명하는 도면이다.
도 39는 고체 촬상 소자와의 접속예의 제3 변형예를 설명하는 도면이다.
도 40은 고체 촬상 소자와의 접속예의 제4 변형예를 설명하는 도면이다.
도 41은 고체 촬상 소자와의 접속예의 제5 변형예를 설명하는 도면이다.
도 42는 고체 촬상 소자와의 접속예의 제6 변형예를 설명하는 도면이다.
도 43은 고체 촬상 장치의 방열 구조를 설명하는 도면이다.
도 44는 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
도 45는 고체 촬상 장치의 제1 방열 구조의 변형예를 설명하는 도면이다.
도 46은 고체 촬상 장치의 제2 방열 구조의 변형예를 설명하는 도면이다.
도 47은 고체 촬상 장치의 제3 방열 구조의 변형예를 설명하는 도면이다.
도 48은 고체 촬상 장치의 제4 방열 구조의 변형예를 설명하는 도면이다.
도 49는 본 개시의 촬상 장치의 구성을 적용한 전자기기로서의 촬상 장치의 구성예를 나타내는 블록도이다.
도 50은 본 개시의 기술을 적용한 촬상 장치의 사용예를 설명하는 도면이다.
도 51은 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
도 52는 카메라 헤드 및 CCU의 기능 구성의 일례를 나타내는 블록도이다.
도 53은 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
도 54는 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
이하에 첨부 도면을 참조하면서, 본 개시의 바람직한 실시형태에 대해 상세하게 설명한다. 한편, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성요소에 대해서는, 동일한 부호를 붙임으로써 중복 설명을 생략한다.
또한, 이하의 순서로 설명을 한다.
1. 본 개시의 개요
2. 제1 실시형태
3. 제2 실시형태
4. 제3 실시형태
5. 제4 실시형태
6. 제5 실시형태
7. 제5 실시형태의 변형예
8. 제6 실시형태
9. 고체 촬상 소자와의 접속예
10. 고체 촬상 소자와의 접속예의 변형예
11. 방열 구조
12. 전자기기에의 적용예
13. 촬상 소자의 사용예
14. 내시경 수술 시스템으로의 응용예
15. 이동체로의 응용예
<<1. 본 개시의 개요>>
본 개시는, 고체 촬상 장치의 제조 비용을 저감시키는 것이다.
여기서, 본 개시의 설명을 하기에 앞서, 특허문헌 1에 개시되고 있는 WoW(Wafer on Wafer)에 대해 설명한다.
WoW는, 예를 들면, 도 1에 도시된 바와 같이, 고체 촬상 장치와 신호 처리 회로나, 메모리 회로 등의 IC로 이루어지는 회로를, 웨이퍼 상태로 접합하여 적층하는 기술이다.
도 1은, 고체 촬상 소자(11)가 복수로 형성되어 있는 웨이퍼(W1), 메모리 회로(12)가 복수로 형성되어 있는 웨이퍼(W2), 및 로직 회로(13)가 복수로 형성되어 있는 웨이퍼(W3)가, 정교하게 위치 맞춤된 상태로 접합되어, 적층되는 WoW를 모식적으로 나타내고 있다.
이렇게 적층된 구성을 개별화함으로써, 예를 들면, 도 2에 도시된 바와 같은 고체 촬상 장치가 형성된다.
도 2의 고체 촬상 장치(1)에 있어서는, 위에서부터 온 칩 렌즈와 온 칩 컬러 필터(10), 고체 촬상 소자(11), 메모리 회로(12), 로직 회로(13), 및 서포트 기판(14)의 순서로 적층되어 구성되어 있다.
여기서, WoW 기술을 적용함으로써, 고체 촬상 소자(11)와 메모리 회로(12)을 전기적으로 접속하는 배선(21-1), 및 메모리 회로(12)와 로직 회로(13)를 전기적으로 접속하는 배선(21-2)은, 미세 피치에서의 접속이 가능해진다.
결과적으로, 배선 수를 증대시킬 수 있으므로, 각 신호선에서의 전송 속도를 저감시킬 수 있고, 전력 절감화를 도모하는 것이 가능해진다.
그러나, 적층되는 고체 촬상 소자(11), 메모리 회로(12), 및 로직 회로(13)의 각각에 필요로 하는 면적은 다르기 때문에, 가장 큰 고체 촬상 소자(11)보다 작은 면적이 되는 메모리 회로(12)의 도면 중 좌우에는, 회로도 배선도 형성되지 않은 공간(Z1)이 발생한다. 또한, 메모리 회로(12)보다 작은 면적이 되는 로직 회로의 도면 중 좌우에는, 회로도 배선도 형성되지 않는 공간(Z2)이 발생한다.
즉, 이 공간(Z1, Z2)은, 고체 촬상 소자(11), 메모리 회로(12), 및 로직 회로(13)의 각각에 필요로 하는 면적이 다르다는 것에 기인하여 생기는 것이며, 도 2에서는, 가장 큰 면적이 필요한 고체 촬상 소자(11)를 기준으로 적층된 결과 발생하고 있다.
이에 의해, 고체 촬상 장치(1)의 제조에 관한 이론적 수율은 저감되며, 결과적으로, 제조 비용을 증대시킨다.
또한, 도 1에서는, 웨이퍼(W1~W3)의 각각에 형성되는 고체 촬상 소자(11), 메모리 회로(12), 및 로직 회로(13) 중, 불량이 되는 구성에 대해, 채워진 셀로 표현되어 있다. 즉, 도 1에 있어서, 각 웨이퍼(W1~W3)에는, 각각 2개씩 불량이 발생되어 있는 것이 도시되어 있다.
도 1에 도시된 바와 같이, 웨이퍼(W1~W3)의 각각 형성되는 고체 촬상 소자(11), 메모리 회로(12), 및 로직 회로(13)에 생기는 불량은, 반드시 동일 위치에 발생하는 것은 아니다. 이 때문에, 도 1에 도시된 바와 같이, 적층되어 형성되는 고체 촬상 장치(1)로서는, 고체 촬상 소자(11)의 웨이퍼(W1) 상에 ×표시가 붙여져 있는 6개의 불량이 발생하게 된다.
이에 의해, 6개의 불량의 고체 촬상 장치(1)에 대해서는, 각각 고체 촬상 소자(11), 메모리 회로(12) 및 로직 회로(13)의 3개의 부품 중 적어도 2개의 부품은 불량이 아님에도 불구하고, 각각 6개의 불량으로 취급되는 것으로 된다. 따라서, 각 부품에 대해, 본래, 2개의 수율이면 충분한데도 불구하고, 웨이퍼 매수가 적산된 각각 6개의 수율이 된다.
결과적으로, 고체 촬상 장치(1)의 수율을 저하시켜, 제조 비용을 증대시킨다.
또한, 도 3에 도시된 바와 같이, 칩 사이즈가 다른 고체 촬상 소자(11), 메모리 회로(12), 및 로직 회로(13)를 개별화한 후, 양품만을 선택적으로 배치하고, 소형 범프를 형성하여 접속하는 것이 생각된다.
도 3의 고체 촬상 장치(1)에 있어서는, 위에서부터 온 칩 렌즈와 온 칩 컬러 필터(10), 고체 촬상 소자(11)가 적층되고, 그 아래로, 메모리 회로(12)와 로직 회로(13)가 동일 층에 적층되고, 그 아래로 서포트 기판(14)이 설치되어, 적층 되어 있다. 또한, 고체 촬상 소자(11)와, 동일 층에 배치되는 메모리 회로(12)와 로직 회로(13)는, 소형 범프(31)를 거쳐 전기적으로 접속되어 있다.
도 3의 고체 촬상 장치(1)에 있어서는, 양품 선별된 다른 사이즈의 칩이 범프(31)를 거쳐 접속되며, 웨이퍼들간의 이론적 수율 차나 각 칩의 수율의 영향이 저감된다.
그러나, 소형 범프(31)의 형성은 어렵고, 도 3에 도시된 바와 같이, 접속 피치 d2를 작게 하는 것에는 한계가 있기 때문에, WoW를 이용한 경우의 도 2의 접속 피치 d1보다 작게 할 수는 없다.
이 때문에, 범프를 사용하여 적층되는 도 3의 고체 촬상 장치(1)는, WoW에 의해 적층되는 도 2의 고체 촬상 장치(1)와 비교하여, 접속 단자수를 많이 얻을 수 없다. 또한, 도 3의 고체 촬상 장치(1)와 같이 범프를 이용한 접속의 경우, 접속 단자수가 많아지면, 실장 프로세스에 의해 접합하고 있기 때문에, 접합에 따른 수율 저하가 발생하여 비용이 증대된다. 나아가, 실장 프로세스에 있어서의 범프의 접속도 각각의 작업이 되기 때문에 각 프로세스의 시간이 길고, 프로세스 비용도 증대한다.
이상으로부터, 본 개시의 촬상 소자는, 이론적 수율, 실장 비용, 및 프로세스 비용의 관점에서, 제조 비용을 저감시키는 것이다.
<<2. 제1 실시형태>>
도 4는, 본 개시의 고체 촬상 장치를 제조할 때에 적용되는 WoW 기술에 의해 복수의 웨이퍼가 적층된 구조를 설명하는 도면이다.
본 개시의 고체 촬상 장치의 제조에 있어서는, 복수의 고체 촬상 소자(CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서나 CCD(Charge Coupled Device))(120)가 형성된 웨이퍼(101)와, 메모리 회로(121)와 로직 회로(122)가 재배치된 웨이퍼(102)로 이루어지는 2장의 웨이퍼가, 정밀하게 배선의 위치 맞춤이 된 상태로 적층된다.
웨이퍼(101)에는, 반도체 프로세스에 의해 복수의 고체 촬상 소자(120)가 형성되어 있다.
웨이퍼(102)에는, 반도체 프로세스에 의해 웨이퍼(103) 상에 형성되어, 개별화된 후, 각각 전기적인 검사가 행하여져, 양품 칩인 것이 확인된 복수의 메모리 회로(121)가 재배치되어 있다.
웨이퍼(102)에는, 반도체 프로세스에 의해 웨이퍼(104) 상에 형성되어, 개별화된 후, 각각 전기적인 검사가 행하여져, 양품 칩인 것이 확인된 복수의 로직 회로(122)가 재배치되어 있다.
<도 4의 WoW 기술에 의해 적층된 웨이퍼로 형성되는 고체 촬상 장치의 구성예>
도 4에 도시된 바와 같은 WoW 기술에 의해, 복수의 웨이퍼가 적층된 후, 개별화됨으로써, 본 개시의 고체 촬상 장치(111)(도 5)가 형성된다.
본 개시의 고체 촬상 장치는, 예를 들면, 도 5에 도시된 바와 같은 구성으로 된다. 한편, 도 5는, 상단이 측면 단면도이며, 하단이 고체 촬상 소자(120), 메모리 회로(121), 및 로직 회로(122)의 상면에서부터 본 수평방향 배치 관계를 나타내는 도면이다.
도 5의 상단 고체 촬상 장치(111)는, 도면 중 위에서부터, 온 칩 렌즈와 온 칩 컬러 필터(131) 및 고체 촬상 소자(120)가 적층되고, 그 아래로, 메모리 회로(121) 및 로직 회로(122)가 동일 층에 좌우로 배치되어 적층되고, 그 아래로 서포트 기판(132)이 형성되어 있다. 즉, 도 5의 상단에 도시된 바와 같이, 도 5의 고체 촬상 장치(111)는, 웨이퍼(101)에 의해 형성되는 고체 촬상 소자(120)로 이루어지는 반도체 소자층(E1)과, 웨이퍼(102) 상에 형성되는 메모리 회로(121) 및 로직 회로(122)로 이루어지는 반도체 소자층(E2)으로 구성된다.
고체 촬상 소자(120)의 단자(120a) 중, 메모리 회로(121) 상의 단자(120a)는, 메모리 회로(121)의 단자(121a)와 CuCu 접속에 의해 접속된 배선(134)에 의해 전기적으로 접속되어 있다.
또한, 고체 촬상 소자(120)의 단자(120a) 중, 로직 회로(122) 상의 단자(120a)는, 로직 회로(122)의 단자(122a)와 CuCu 접속에 의해 접속된 배선(134)에 의해 전기적으로 접속된다.
메모리 회로(121) 및 로직 회로(122)가 형성된 반도체 소자층(E2)에 있어서의, 메모리 회로(121) 및 로직 회로(122)의 주변부의 공간에는 산화막(133)이 채워진 상태로 되어 있다. 이에 의해, 반도체 소자층(E2)에 있어서는, 메모리 회로(121) 및 로직 회로(122)는, 산화막(133)에 매립된 상태로 되어 있다. 또한, 고체 촬상 소자(120)가 형성된 반도체 소자층(E1)과, 메모리 회로(121) 및 로직 회로(122)가 형성된 반도체 소자층(E2)의 경계는, 산화막 접합에 의해, 산화막 접합층(135)이 형성되어 접합되어 있다. 나아가, 메모리 회로(121) 및 로직 회로(122)의 반도체 소자층(E2)과, 서포트 기판(132)은, 산화막 접합에 의해 산화막 접합층(135)이 형성되어 접합되어 있다.
또한, 도 5의 하단에 도시된 바와 같이, 상면에서 본 경우에, 메모리 회로(121) 및 로직 회로(122)가, 최상층의 고체 촬상 소자(120)의 존재하는 범위 내에 내포하게 배치되어 있다. 이와 같은 배치에 의해, 메모리 회로(121), 및 로직 회로(122)의 층에 있어서는, 메모리 회로(121), 및 로직 회로(122) 이외의 빈 공간이 축소되므로, 이론적 수율을 향상시키는 것이 가능해진다.
도 4의 웨이퍼(102) 상에 있어서는, 각각의 고체 촬상 장치(111)가 개별화되었을 때, 메모리 회로(121) 및 로직 회로(122)가, 각각의 상면에서 보아 고체 촬상 소자(120)의 범위 내에 배치되도록 정교하고 조정되어 재배치된다.
<도 5의 고체 촬상 장치의 제조 방법>
다음으로, 도 6 내지 도 9를 참조하여, 도 5의 고체 촬상 장치(111)의 제조 방법에 대해 설명한다. 한편, 도 6 내지 도 9의 측면 단면도 6A~6L는, 고체 촬상 장치(111)의 측면 단면도를 나타내고 있다.
제1 공정에 있어서, 도 6의 측면 단면도 6A에 도시된 바와 같이, 재배치 기판(151) 상에, 전기적인 검사가 행하여진 후, 양품인 것이 확인된 메모리 회로(121) 및 로직 회로(122)가, 도 5의 하단에 도시된 바와 같은 레이아웃이 되게 재배치된다. 재배치 기판(151) 상에는, 점착제(152)가 도포되어 있고, 메모리 회로(121) 및 로직 회로(122)는, 점착제(152)에 의해 재배치 기판(151) 상에 재배치되어 고정된다.
제2 공정에 있어서, 도 6의 측면 단면도 6B에 도시된 바와 같이, 측면 단면도(6A)에 도시된 메모리 회로(121) 및 로직 회로(122)의 상면이 하면이 되도록 반전되고, 산화막이 성막되어, 평탄화된 서포트 기판(161) 상에 산화막 접합층(135)이 형성되어, 산화막 접합된다.
제3 공정에 있어서, 도 6의 측면 단면도 6C에 도시된 바와 같이, 재배치 기판(151)이 점착제(152)와 함께 디본드(debond)되어 벗겨져, 제거된다.
제4 공정에 있어서, 도 7의 측면 단면도 6D에 도시된 바와 같이, 메모리 회로(121) 및 로직 회로(122)의 도면 중 상면 부분의 실리콘층을, 디바이스의 특성에 영향이 생기지 않는 높이 A까지 얇게 한다.
제5 공정에 있어서, 도 7의 측면 단면도 6E에 도시된 바와 같이, 절연막으로서 기능하는 산화막(133)이 성막되고, 재배치한 메모리 회로(121) 및 로직 회로(122)로 이루어지는 칩이 매립된다. 이 때, 메모리 회로(121) 및 로직 회로(122)에 대응한 높이로 산화막(133)의 면이 평탄화된다.
제6 공정에 있어서, 도 7의 측면 단면도 6F에 도시된 바와 같이, 평탄화된 산화막(133) 상에 서포트 기판(171)이 산화막 접합에 의해 산화막 접합층(135)이 형성되어 접합된다.
제7 공정에 있어서, 도 8의 측면 단면도 6G에 도시된 바와 같이, 서포트 기판(171)이 디본드되거나 또는 에칭됨으로써 제거된다. 제1 공정부터 제7 공정까지의 처리에 의해, 메모리 회로(121) 및 로직 회로(122)가, 도 5의 하단에 도시된 레이아웃으로 재배치되고, 산화막(133)으로 이루어지는 절연막으로 매립되어, 평탄화된 최상면에 산화막 접합층(135)이 형성된 상태의 웨이퍼(102)가 완성된 상태가 된다.
제8 공정에 있어서, 도 8의 측면 단면도 6H에 도시된 바와 같이, 고체 촬상 소자(120)와 전기적으로 접속하기 위한 메모리 회로(121)의 단자(121a) 및 로직 회로(122)의 단자(122a)에 대해 배선(134)이 형성된다.
제9 공정에 있어서, 도 8의 측면 단면도 6I에 도시된 바와 같이, 웨이퍼(102)에 있어서의 메모리 회로(121)의 단자(121a) 및 로직 회로(122)의 단자(122a)로부터의 배선(134)과, 웨이퍼(101)에 있어서의 고체 촬상 소자(120)의 단자(120a)로부터의 배선(134)이 적절히 대향하는 위치가 되도록 위치 맞춤이 행하여진다.
제10 공정에 있어서, 도 9의 측면 단면도 6J에 도시된 바와 같이, 웨이퍼(102)에 있어서의 메모리 회로(121)의 단자(121a) 및 로직 회로(122)의 단자(122a)로부터의 배선(134)과, 웨이퍼(101)에 있어서의 고체 촬상 소자(120)의 단자(120a)로부터의 배선(134)이, CuCu 접합에 의해 접속되도록 WoW에 의해 웨이퍼(101, 102)가 접합된다. 이 처리에 의해, 웨이퍼(102)의 각각의 메모리 회로(121) 및 로직 회로(122)가, 웨이퍼(101)의 각각의 고체 촬상 소자(120)에 대해 전기적으로 접속된 상태가 된다.
제11 공정에 있어서, 도 9의 측면 단면도 6K에 도시된 바와 같이, 고체 촬상 소자(120)의 도면 중 상부 층인 실리콘층이 박육화(薄肉化;thinning)된다.
제12 공정에 있어서, 도 9의 측면 단면도 6L에 도시된 바와 같이, 온 칩 렌즈와 온 칩 컬러 필터(131)가 고체 촬상 소자(120) 상에 설치되어, 개별화됨으로써 고체 촬상 장치(111)가 완성된다.
이상과 같은 공정에 의해, 고체 촬상 소자(120)가 형성된 제1 층과, 메모리 회로(121) 및 로직 회로(122)가 형성된 제2 층으로 이루어지는 고체 촬상 장치(111)가 제조된다.
이와 같은 구성에 의해, 고체 촬상 소자(120)와, 메모리 회로(121) 및 로직 회로(122)와의 회로 간 접속은, WoW에서와 유사하게 반도체의 리소그래피 기술에 의해 미세 배선의 배선 밀도로 형성한 단자로 접속할 수 있기 때문에, 접속 단자수를 많게 할 수 있고, 각 배선에 있어서의 신호 처리 속도를 저감시킬 수 있으므로, 소비 전력의 저감을 도모하는 것이 가능해진다.
또한, 메모리 회로(121) 및 로직 회로(122)는, 양품 칩만이 접속되는 것으로 되기 때문에, WoW의 결점인 각 웨이퍼의 불량이 저감되고, 따라서 수율 손실(yield loss) 발생을 저감시킬 수 있다.
나아가, 접속하는 메모리 회로(121) 및 로직 회로는, WoW와 달리 고체 촬상 소자(120)의 칩 사이즈에 관계없이, 가능한 한 작은 사이즈로 하여, 도 5의 하단에 도시된 바와 같이, 각각이 독립된 섬 형상으로 배치시킬 수 있기 때문에, 접속하는 메모리 회로(121) 및 로직 회로(122)의 이론적 수율을 향상시키는 것이 가능해진다.
이는, 고체 촬상 소자(120)가 광학적인 광에 반응하기 위한 필요최소한의 화소 사이즈를 필요로 하기 때문에, 고체 촬상 소자(120)의 제조 프로세스에는 반드시 미세 배선의 프로세스가 필요하지는 않고, 따라서, 프로세스 비용을 저감시킬 수 있다. 또한, 로직 회로(122)의 제조 프로세스는, 최선단의 미세 배선 프로세스를 사용함으로써, 소비 전력을 저감시키는 것이 가능해진다. 나아가, 메모리 회로(121) 및 로직 회로(122)의 이론적 수율을 향상시키는 것이 가능해진다. 결과적으로, 고체 촬상 장치(111)의 제조 비용을 저감시키는 것이 가능해진다
또한, 칩을 웨이퍼에 다시 나열하여 접합할 수 있는 구조이므로, 전원 IC, 클럭 등의 아날로그 회로와, 로직 회로(122)와 전혀 다른 프로세스로 구성된 것을 같은 웨이퍼 내에서 제작하는 것이 어려운 이종 프로세스, 또는 웨이퍼 사이즈의 차이가 있어도 한 칩으로 적층하는 것이 가능해진다.
또한, 이상에서는, 고체 촬상 소자(120)에 접속하는 회로로서 메모리 회로(121) 및 로직 회로(122)가 사용되는 예에 대해 설명하였으나, 고체 촬상 소자(120)의 제어에 관한 회로 및 촬상된 화소 신호의 처리에 관한 회로 등, 고체 촬상 소자(120)의 동작에 필요로 하는 신호 처리 회로라면, 메모리 회로(121) 및 로직 회로(122) 이외의 회로이어도 된다. 고체 촬상 소자(120)의 동작에 필요로 하는 신호 처리 회로로서는, 예를 들면, 전원 회로, 화상 신호 압축 회로, 클럭 회로 및 광통신 변환 회로 등이어도 된다.
<<3. 제2 실시형태>>
이상에서는, 고체 촬상 소자(120)가 형성되는 층과, 메모리 회로(121) 및 로직 회로(122)가 재배치된 층이 적층되는 2층 구성으로 이루어지는 고체 촬상 장치(111)에 대해 설명하였으나, 3층 구성의 고체 촬상 장치(111)이어도 된다.
도 10은, 본 개시의 3층 구조의 고체 촬상 장치를 제조할 때에 적용하는 WoW의 기술에 의해 구성되는 웨이퍼의 적층 구조를 설명하는 도면이다.
도 10에 있어서는, 도면 중 위에서부터 고체 촬상 소자(120)가 형성된 웨이퍼(101), 메모리 회로(121)가 재배치된 웨이퍼(201) 및 로직 회로(122)가 재배치된 웨이퍼(202)가 적층되어 있다.
웨이퍼(101)는, 도 4의 웨이퍼(101)와 마찬가지로, 반도체 프로세스에 의해 복수의 고체 촬상 소자(120)가 형성되어 있다.
웨이퍼(201)에는, 반도체 프로세스에 의해 웨이퍼(103) 상에 형성되어, 개별화된 후, 각각 전기적인 검사가 행하여져, 양품 칩인 것이 확인된 복수의 메모리 회로(121)가 선택되어 재배치되어 있다.
웨이퍼(202)에는, 반도체 프로세스에 의해 웨이퍼(104) 상에 형성되어, 개별화된 후, 각각 전기적인 검사가 행하여져, 양품 칩인 것이 확인된 복수의 로직 회로(122)가 선택되어 재배치되어 있다.
<도 10의 WoW 기술에 의해 적층된 웨이퍼로 형성되는 고체 촬상 장치의 구성예>
도 10에 도시된 바와 같은 WoW 기술에 의해 적층된 웨이퍼가 개별화됨으로써, 본 개시의 고체 촬상 장치가 형성된다. 본 개시의 고체 촬상 장치는, 예를 들면, 도 11에 도시된 바와 같은 구성으로 된다. 한편, 도 11은, 상단이 측면 단면도이며, 하단이 고체 촬상 소자(120), 메모리 회로(121) 및 로직 회로(122)의 상면에서부터 본 배치도이다.
즉, 도 11의 상단 고체 촬상 장치(111)는, 도면 중 위에서부터 차례대로, 온 칩 렌즈와 온 칩 컬러 필터(131), 고체 촬상 소자(120), 메모리 회로(121), 로직 회로(122), 및 서포트 기판(132)이 형성되어 있다. 즉, 도 11의 상단에 도시된 바와 같이, 도 11의 고체 촬상 장치(111)는, 웨이퍼(101)에 의해 형성되는 고체 촬상 소자(120)로 이루어지는 반도체 소자층(E11)과, 웨이퍼(201) 상에 형성되는 메모리 회로(121)로 이루어지는 반도체 소자층(E12)과, 웨이퍼(202) 상에 형성되는 로직 회로(122)로 이루어지는 반도체 소자층(E13)으로 구성된다.
고체 촬상 소자(120)의 단자(120a)는, 메모리 회로(121)의 단자(121a-1)와 CuCu 접속에 의해 접속된 배선(134-1)에 의해 전기적으로 접속되어 있다.
또한, 메모리 회로(121)의 단자(121a-2)는, 로직 회로(122)의 단자(122a)와 CuCu 접속에 의해 접속된 배선(134-2)에 의해 전기적으로 접속된다.
고체 촬상 소자(120), 메모리 회로(121), 로직 회로(122), 및 서포트 기판(132)의 주변 공간에는, 산화막(133)이 형성되어 있다. 또한, 고체 촬상 소자(120)가 형성되어 있는 반도체 소자층(E11)과, 산화막(133)에 매립되어 메모리 회로(121)가 형성되어 있는 반도체 소자층(E12)의 경계에는, 산화막 접합층(135)이 형성되어 있고, 층 사이가 산화막 접합되어 있다. 또한, 산화막(133)에 매립되어 메모리 회로(121)가 형성되어 있는 반도체 소자층(E12)과, 산화막(133)에 매립되어 로직 회로(122)가 형성되어 있는 반도체 소자층(E13)의 경계에는, 산화막 접합층(135)이 형성되어 있고, 층 사이가 산화막 접합되어 있다. 로직 회로(122)가 형성되어 있는 반도체 소자층(E12)과 서포트 기판(132)의 경계에는, 산화막 접합층(135)이 형성되어 있고, 층 사이가 산화막 접합되어 있다.
또한, 도 11의 하단에 도시된 바와 같이, 상면에서 보아, 고체 촬상 소자(120)의 아래층의 거의 중앙 위치에 메모리 회로(121)가 형성되고, 또한, 메모리 회로(121)의 아래층의 거의 중앙 위치에 로직 회로(122)가 배치되어 있다.
즉, 도 10의 웨이퍼(201) 상에서는, 각각의 고체 촬상 장치(111)가 개별화되었을 때, 메모리 회로(121)가, 고체 촬상 소자(120)의 중앙 위치와 일치하도록 재배치되고, 웨이퍼(202) 상에서는, 로직 회로(122)가, 고체 촬상 소자(120)의 중앙 위치와 일치하도록 재배치된다.
<도 11의 고체 촬상 장치의 제조 방법>
다음으로, 도 12, 도 13을 참조하여, 도 11의 고체 촬상 장치(111)의 제조 방법에 대해 설명한다. 한편, 도 12, 도 13의 측면 단면도 12A~12F는, 고체 촬상 장치(111)의 측면 단면도를 나타내고 있다.
제1 공정에 있어서, 도 12의 측면 단면도(12A)에 도시된 바와 같이, 서포트 기판(132-1) 상에 위에서부터 고체 촬상 소자(120) 및 메모리 회로(121)가 적층되고, 고체 촬상 소자(120) 및 메모리 회로(121)의 사이 공간으로서 메모리 회로(121)의 주변은, 산화막(133)으로 채워진 상태로 되어, 메모리 회로(121)가 산화막(133)에 의해 매립되어 있다.
한편, 도 12의 측면 단면도(12A)가 형성될 때까지의 공정은, 도 6의 측면 단면도 6A 내지 도 9의 측면 단면도 6J의 공정에 의해 메모리 회로(121)만을 형성하는 경우와 동일하기 때문에, 그 설명은 생략한다.
제2 공정에 있어서, 도 12의 측면 단면도 12B에 도시된 바와 같이, 서포트 기판(132-1)이 제거되고, 나아가, 메모리 회로(121)의 단자(121a-2)에 배선(134-2)이 형성된다.
제3 공정에 있어서, 도 12의 측면 단면도 12C에 있어서의 1점 쇄선으로 둘러싸인 범위에 도시된 바와 같이, 단자(122a)에 대해 배선(134-2)이 형성된, 서포트 기판(132-2) 상에 설치되어 있는 로직 회로(122)가, 메모리 회로(121)와 각각의 배선(134-2)이 대향하도록 위치 맞춤된다.
한편, 1점 쇄선으로 둘러싸인 서포트 기판(132-2) 상에 메모리 회로(121)가 구성된 부위는, 도 6의 측면 단면도 6A 내지 도 8의 측면 단면도 6H까지의 공정에 의해 로직 회로(122)만이 형성되는 경우와 동일하기 때문에, 그 설명은 생략한다.
제4 공정에 있어서, 도 13의 측면 단면도 12D에 도시된 바와 같이, 메모리 회로(121)의 하면부와 로직 회로(122)의 상면부가 산화막 결합에 의해 결합되고, 메모리 회로(121)의 단자(121a-2)와 로직 회로(122)의 단자(122a)가 배선(134-2)에 의해 접속된다. 이에 의해, 메모리 회로(121), 로직 회로(122) 및 고체 촬상 소자(120)가 전기적으로 접속된다.
제5 공정에 있어서, 도 13의 측면 단면도 12E에 도시된 바와 같이, 고체 촬상 소자(120)의 실리콘층이 박육화된다.
제6 공정에 있어서, 도 13의 측면 단면도 12F에 도시된 바와 같이, 온 칩 렌즈와 온 칩 컬러 필터(131)가 고체 촬상 소자(120) 상에 설치되고, 개별화됨으로써 고체 촬상 장치(111)가 완성된다.
이상과 같이, 고체 촬상 소자(120)가 형성된 제1 층, 메모리 회로(121)가 형성된 제2 층 및 로직 회로(122)가 형성된 제3 층의 합계 3층 구조의 고체 촬상 장치(111)가 제조된다.
이와 같은 구성에서도, 고체 촬상 소자(120), 메모리 회로(121) 및 로직 회로(122)의 각각의 회로 간 접속은, WoW에서와 유사하게 반도체의 리소그래피 기술에 의해 미세 배선의 배선 밀도로 형성된 단자로 접속할 수 있기 때문에, 접속 단자수를 많게 할 수 있고, 소비 전력의 저감을 도모하는 것이 가능해진다.
또한, 메모리 회로(121) 및 로직 회로(122)는, 양품 칩만이 접속되는 것이기 때문에, WoW의 결점인 각 웨이퍼의 수율을 저감시킬 수 있고, 수율 손실의 발생을 저감시킬 수 있다.
나아가, 상술한 도 12의 측면 단면도 12A~12C에 도시된 바와 같이, 도면 중 하면의 배선(이면 배선)을 형성함으로써, 3층 이상의 구성으로 할 수도 있다.
<<4. 제3 실시형태>>
<고체 촬상 소자가 메모리 회로 또는 로직 회로보다 작을 경우의 고체 촬상 장치의 구성예>
이상에서는, 고체 촬상 소자(120)가, 메모리 회로(121) 및 로직 회로(122)보다 모두 클 경우의 예에 대해 설명하였으나, 메모리 회로(121) 및 로직 회로(122) 중 적어도 어느 하나보다 작은 구성이어도 된다.
도 14는, 고체 촬상 소자(120)가 메모리 회로(121)보다 작고, 로직 회로(122)보다 큰 경우의, 2층 구성으로 이루어지는 고체 촬상 장치(111)의 구성예를 나타내고 있다.
즉, 도 14의 상부에 도시된 바와 같이, 서포트 기판(132) 상에 메모리 회로(121) 및 로직 회로(122)가 형성된 층이 설치되고, 단자(121a, 122a)에 배선(134)이 형성된 구성 위에, 고체 촬상 소자(120)가 형성되어 있다. 또한, 고체 촬상 소자(120)는, 도 14의 하부에 도시된 바와 같이, 상면에서 보아, 메모리 회로(121) 및 로직 회로(122)에 걸쳐지는 위치에 설치되어 있다. 즉, 도 14의 상단에 도시된 바와 같이, 도 14의 고체 촬상 장치(111)는, 웨이퍼(101)에 의해 형성되는 고체 촬상 소자(120)로 이루어지는 반도체 소자층(E1)과, 웨이퍼(102) 상에 형성되는 메모리 회로(121) 및 로직 회로(122)로 이루어지는 반도체 소자층(E2)으로 구성된다.
한편, 고체 촬상 소자(120)의 주위는, 산화막(133)으로 이루어지는 절연막이 형성되어 있다.
<도 14의 고체 촬상 장치의 제조 방법>
다음으로, 도 15, 도 16을 참조하여, 도 14의 고체 촬상 장치(111)의 제조 방법에 대해 설명한다. 한편, 도 15, 도 16의 측면 단면도 15A~15F는, 고체 촬상 장치(111)의 측면 단면도를 나타내고 있다.
제1 공정에 있어서, 도 15의 측면 단면도 15A에 도시된 바와 같이, 서포트 기판(132) 상에 메모리 회로(121) 및 로직 회로(122)가 형성되고, 산화막(133)으로 이루어지는 절연막에 의해 매립되고, 최상층에 산화막 접합층(135)이 형성되어, 단자(121a, 122a)에 배선(134)이 형성된다.
한편, 도 15의 측면 단면도(15A)가 형성될 때까지의 공정은, 도 6의 측면 단면도 6A 내지 도 9의 측면 단면도 6H의 공정에 의해, 서포트 기판(132) 상에 메모리 회로(121) 및 로직 회로(122)를 형성하는 경우와 동일하기 때문에, 그 설명은 생략한다.
제2 공정에 있어서, 도 15의 측면 단면도 15B에 도시된 바와 같이, 점착제(212)가 도포된 재배치 기판(211) 상에, 개별화된 고체 촬상 소자(120)가, 촬상면측을 재배치 기판(211)에 대향하도록, 재배치 기판(211) 상에 재배치된다. 또한, 고체 촬상 소자(120)는, 도 14의 하단에 도시된 바와 같이, 평면 방향에 대해, 메모리 회로(121) 및 로직 회로(122)를 걸치는 위치에, 재배치 기판(211) 상에 재배치된다.
제3 공정에 있어서, 도 15의 측면 단면도 15C에 도시된 바와 같이, 측면 단면도 15B의 상태의 고체 촬상 소자(120)가 반전되어, 측면 단면도 15A의 메모리 회로(121) 및 로직 회로(122)와 상호의 배선(134)이, CuCu 접합에 의해 접속되며, 동시에, 대향하는 층이 산화막 접합에 의해 접합된다.
제4 공정에 있어서, 도 16의 측면 단면도 15D에 도시된 바와 같이, 재배치 기판(211)이 제거된다.
제5 공정에 있어서, 도 16의 측면 단면도 15E에 도시된 바와 같이, 고체 촬상 소자(120)의 실리콘층이 박육화된다.
제6 공정에 있어서, 도 16의 측면 단면도 15F에 도시된 바와 같이, 온 칩 렌즈와 온 칩 컬러 필터(131)가 고체 촬상 소자(120) 상에 조립되어, 고체 촬상 장치(111)가 완성된다. 한편, 이 예에 있어서는, 고체 촬상 소자(120), 메모리 회로(121) 및 로직 회로(122)는, 조립되기 전의 단계에서 모두 개별화되고 있다.
이상과 같이, 고체 촬상 소자(120)의 크기가 메모리 회로(121)보다 작고 로직 회로(122)보다도 클 경우에도, 고체 촬상 소자(120)가 형성된 제1 층, 메모리 회로(121) 및 로직 회로(122)가 형성된 제2 층의 합계 2층 구조의 고체 촬상 장치(111)가 제조된다.
이와 같은 구성에 있어서도, 고체 촬상 소자(120), 메모리 회로(121), 및 로직 회로(122)와의 각각의 회로 사이의 접속은, WoW에서와 유사하게 반도체의 리소그래피 기술에 의해 미세 배선의 배선 밀도를 형성한 단자로 접속할 수 있기 때문에, 접속 단자수를 많게 할 수 있고, 소비 전력의 저감을 도모하는 것이 가능해진다.
또한, 메모리 회로(121), 및 로직 회로(122)는, 양품 칩만이 접속되는 것이기 때문에, WoW의 결점인 각 웨이퍼의 수율을 저감시킬 수 있고, 수율 손실의 발생을 저감시킬 수 있다.
한편, 고체 촬상 소자(120)는, 로직 회로(122)보다 작고, 메모리 회로(121)보다도 큰 경우에도 마찬가지의 공정에 의해 고체 촬상 장치(111)를 제조할 수 있다. 또한, 마찬가지로, 고체 촬상 소자(120)가, 메모리 회로(121) 및 로직 회로(122)보다 모두 작은 경우에도 마찬가지의 공정에 의해 고체 촬상 장치(111)를 제조하는 것이 가능하다.
<<5. 제4 실시형태>>
<고체 촬상 소자가 메모리 회로 및 로직 회로보다 작을 경우의 3층 구조의 고체 촬상 장치의 구성예>
이상에서는, 고체 촬상 소자(120)가 메모리 회로(121)보다 작고 로직 회로(122)보다 큰 경우에 2층 구조의 고체 촬상 장치(111)의 구성예에 대해 설명하였으나, 고체 촬상 소자(120)가 메모리 회로(121)보다 작고, 로직 회로(122)보다 큰 경우에서도 3층 구조의 고체 촬상 장치(111)로 하여도 된다.
도 17은, 고체 촬상 소자(120)가 메모리 회로(121)보다 작고 로직 회로(122)보다 큰 경우의, 3층의 구성으로 이루어지는 고체 촬상 장치(111)의 구성예를 나타내고 있다.
즉, 도 17의 상부에 도시된 바와 같이, 서포트 기판(132) 상에 산화막 접합층(135)에 의해 산화막 결합되어 로직 회로(122)가 형성되고, 그 위에, 산화막 접합층(135)에 의해 산화막 결합되어 메모리 회로(121)가 형성된다. 나아가, 그 위에 산화막 접합층(135)에 의해 산화막 결합되어 고체 촬상 소자(120)가 형성되고, 그 위에 온 칩 렌즈와 온 칩 컬러 필터(131)가 형성되어 있다. 즉, 도 17의 상단에 도시된 바와 같이, 도 17의 고체 촬상 장치(111)는, 웨이퍼(101)에 의해 형성되는 고체 촬상 소자(120)로 이루어지는 반도체 소자층(E11)과, 웨이퍼(201) 상에 형성되는 메모리 회로(121)로 이루어지는 반도체 소자층(E12)과, 웨이퍼(202) 상에 형성되는 로직 회로(122)로 이루어지는 반도체 소자층(E13)으로 구성된다.
또한, 고체 촬상 소자(120)의 단자(120a)와, 메모리 회로(121)의 단자(121a-1)가, 배선(134-1)에 의해 CuCu 접합에 의해 전기적으로 접속되고 있고, 메모리 회로(121)의 단자(121a-2)와 로직 회로(122)의 단자(122a)가 배선(134-2)에 의해 CuCu 결합에 의해 전기적으로 접속되고 있다.
이 경우, 도 17의 하부에 도시된 바와 같이, 고체 촬상 소자(120), 메모리 회로(121), 및 로직 회로(122)는, 각각의 중심 위치가 정렬되어 형성된다.
한편, 고체 촬상 소자(120)의 주위는, 산화막(133)으로 이루어지는 절연막이 형성되어 있다.
또한, 도 17에 있어서의 고체 촬상 장치(111)의 제조 방법에 대해서는, 도 6의 측면 단면도 6A 내지 도 8의 측면 단면도 6H의 공정에 의해 로직 회로(122)만을 형성하고, 그 후, 도 15의 측면 단면도 15B에 도시된 바와 같이, 재배치 기판(211) 상에 메모리 회로(121)를 배치하여, 도 15의 측면 단면도 15C에 도시된 바와 같이, 로직 회로(122) 상에 접속하고, 그 후, 마찬가지의 수법으로 고체 촬상 소자(120)을 형성하면 되기 때문에, 도면을 이용한 설명은 생략한다.
이와 같은 구성에 있어서도, 고체 촬상 소자(120), 메모리 회로(121), 및 로직 회로(122)와의 각각의 회로 사이의 접속은, WoW에서와 유사하게 반도체의 리소그래피 기술에 의해 미세 배선의 배선 밀도로 형성한 단자로 접속할 수 있기 때문에, 접속 단자수를 많게 할 수 있고, 소비 전력의 저감을 도모하는 것이 가능해진다.
또한, 메모리 회로(121), 및 로직 회로(122)는, 양품 칩만이 접속되는 것이기 때문에, WoW의 결점인 각 웨이퍼의 수율을 저감시킬 수 있고, 수율 손실의 발생을 저감시킬 수 있다.
한편, 고체 촬상 소자(120)는, 로직 회로(122)보다 작고, 메모리 회로(121)보다 큰 경우에도 마찬가지의 공정에 의해 고체 촬상 장치(111)를 제조할 수 있다. 또한, 마찬가지로, 고체 촬상 소자(120)가, 메모리 회로(121) 및 로직 회로(122) 모두보다 작은 경우에서도 마찬가지의 공정에 의해 고체 촬상 장치(111)를 제조하는 것이 가능하다.
<<6. 제5 실시형태>>
<메모리 회로 및 로직 회로를 고체 촬상 소자의 웨이퍼에 직접 형성하는 경우의 고체 촬상 장치의 구성예>
이상에서는, 메모리 회로(121) 및 로직 회로(122)가 개별화되고, 양품 칩인 것이 확인된 후에, 웨이퍼(102)(서포트 기판(132))에 형성되는 예에 대해 설명하였다. 그러나, 웨이퍼(101) 상의 고체 촬상 소자(120)에, 개별화되어 양품 칩인 것이 확인된 메모리 회로(121) 및 로직 회로(122)가 직접 형성되도록 하여도 된다.
도 18은, 웨이퍼(101) 상의 고체 촬상 소자(120)에, 개별화되어 양품 칩인 것이 확인된 메모리 회로(121) 및 로직 회로(122)가 직접 형성되도록 한 고체 촬상 장치의 제조 방법을 설명하는 도면이다.
즉, 도 18에 있어서는, 웨이퍼(101)에는, 반도체 프로세스에 의해 복수의 고체 촬상 소자(120)가 형성되어 있다. 나아가, 웨이퍼(101)에 형성된 고체 촬상 소자(120) 상에는, 반도체 프로세스에 의해 웨이퍼(103) 상에 형성되어, 개별화된 후, 각각 전기적인 검사가 행하여져, 양품 칩인 것이 확인된 복수의 메모리 회로(121)와, 반도체 프로세스에 의해 웨이퍼(104) 상에 형성되어, 개별화된 후, 각각 전기적인 검사가 행하여져, 양품 칩인 것이 확인된 복수의 로직 회로(122)가 선택되어 재배치되어 있다. 즉, 양품 칩인 것이 확인된 메모리 회로(121)와 로직 회로(122)가, 고체 촬상 소자(120) 상에 재배치되게 되므로, 여기서는, 메모리 회로(121)와 로직 회로(122)는 모두 고체 촬상 소자(120)보다도 작은 구성으로 된다.
한편, 웨이퍼(101) 상의 고체 촬상 소자(120)에, 개별화되어 양품 칩인 것이 확인된 메모리 회로(121) 및 로직 회로(122)가 직접 형성되도록 하였을 경우의, 2층 구성으로 이루어지는 고체 촬상 장치(111)의 구성예에 대해서는, 도 5와 같으므로 그 설명은 생략한다.
<도 14의 고체 촬상 장치의 제조 방법>
다음으로, 도 19, 도 20을 참조하여, 도 18의 고체 촬상 장치(111)의 제조 방법에 대해 설명한다. 한편, 도 19, 도 20의 측면 단면도 19A~19E는, 고체 촬상 장치(111)의 측면 단면도를 나타내고 있다.
제1 공정에 있어서, 도 19의 측면 단면도 19A에 도시된 바와 같이, 웨이퍼(101) 상의 고체 촬상 소자(120)에, 전기적인 검사가 행하여진 후, 양품인 것이 확인된 메모리 회로(121) 및 로직 회로(122)가, 도 5의 하단에 도시된 바와 같은 레이아웃이 되도록 형성되고, 단자(120a, 121a)에 배선(134)이 형성된다. 또한, 메모리 회로(121)의 단자(121a) 및 로직 회로(122)의 단자(122a)로부터의 배선(134)과, 웨이퍼(101)에서의 고체 촬상 소자(120)의 단자(120a)로부터의 배선(134)이 적절히 대향하는 위치가 되도록 위치 맞춤이 행하여지고, CuCu 접합에 의해 접속되며, 대향하는 층이 산화막 접합에 의해 산화막 접합층(135)이 형성되어 접합된다.
제2 공정에 있어서, 도 19의 측면 단면도 19B에 도시된 바와 같이, 메모리 회로(121) 및 로직 회로(122)의 도면 중 상면 부분의 실리콘층을, 디바이스의 특성에 영향을 끼치지 않는 높이까지 얇게 하고, 절연막으로서 기능하는 산화막(133)이 성막되고, 재배치한 메모리 회로(121) 및 로직 회로(122)로 이루어지는 칩이 매립된다.
제3 공정에 있어서, 도 19의 측면 단면도 19C에 도시된 바와 같이, 메모리 회로(121) 및 로직 회로(122)의 상부에, 서포트 기판(132)이 접합된다. 이 때, 서포트 기판(132)과, 메모리 회로(121) 및 로직 회로(122)가 대향하는 층은, 산화막 접합에 의해 산화막 접합층(135)이 형성되어 접합된다.
제4 공정에 있어서, 도 20의 측면 단면도 19D에 도시된 바와 같이, 고체 촬상 소자(120)가 상부가 되도록 상하가 반전되고, 고체 촬상 소자(120)의 도면 중 상부 층인 실리콘층이 박육화된다.
제5 공정에 있어서, 도 20의 측면 단면도 19E에 도시된 바와 같이, 온 칩 렌즈와 온 칩 컬러 필터(131)가 고체 촬상 소자(120) 상에 설치되고, 개별화됨으로써 고체 촬상 장치(111)가 완성된다.
한편, 제1 공정에 있어서, 메모리 회로(121)나 로직 회로(122)가, 고체 촬상 소자(120)에 재배치되어 접합되는 때는, 각각, 친수화 처리한 후, 예를 들면, 도 21의 상단에 도시된 바와 같이, 개별화된 메모리 회로(121)나 로직 회로(122)의 단부 변(end side) 또는 단부 점(end point) 등의 일부가 고체 촬상 소자(120)에 대해 확실한 위치 맞춤을 한 상태로 접촉된다. 그리고, 도 21의 하단에 도시된 바와 같이, 메모리 회로(121)나 로직 회로(122)의 부위 중, 고체 촬상 소자(120)에 접촉된 부위에 가까운, 다른 부분부터 위치 맞춤을 하여 점차 전체가 접촉되어, 산화막 접합에 의해 접합된다.
이와 같이, 메모리 회로(121)나 로직 회로(122)의 단부 변 또는 단부 점 등의 일부 부위가 높은 정밀도로 위치 맞춤되어, 고체 촬상 소자(120)에 접촉된 후, 접촉된 부위에 가까운 부분부터 점차 전체가 접촉하여 재배치됨으로써, 메모리 회로(121)나 로직 회로(122)의, 고체 촬상 소자(120)에 대한 얼라인먼트 정밀도를 향상시키는 것이 가능해진다.
또한, 이와 같이 메모리 회로(121)나 로직 회로(122)의 일부와, 고체 촬상 소자(120)가 위치 맞춤된 상태로 접촉된 후에, 점차 메모리 회로(121)나 로직 회로의 전체가 접합됨으로써, 접합면 내에 생기는 보이드(기포)를 서서히 밀어내면서 접합하는 것이 가능해진다.
결과적으로, 접합면 내에서의 보이드의 발생을 억제할 수 있으므로, 고체 촬상 장치(111)가 다른 제조 공정이나 동작 시에 고온 상태가 되더라도, 보이드(기포) 내의 기체가 팽창하여 폭발하는 것 등이 억제되어, 제품 정밀도를 향상시키는 것이 가능해진다. 한편, 도 6의 측면 단면도 6A를 참조하여 설명한, 제1 실시형태의 제1 공정에 있어서도, 메모리 회로(121)나 로직 회로(122)의 일부와, 고체 촬상 소자(120)가 위치 맞춤된 상태로 접촉된 후에, 점차 메모리 회로(121)나 로직 회로의 전체가 접합되도록 하여도 된다.
또한, 제2 공정에 있어서는, 도 22의 상단(도 21의 하단과 마찬가지)에 도시된 바와 같이, 메모리 회로(121) 및 로직 회로(122)와, 고체 촬상 소자(120)가 접합된 후에, 도 22의 하단에 도시된 바와 같이, 메모리 회로(121) 및 로직 회로(122)의 도면 중 상면 부분의 실리콘층이 디바이스의 특성에 영향을 끼치지 않는 높이까지 얇게 된다. 그리고, 메모리 회로(121) 및 로직 회로(122)가 산화막(133)으로 이루어지는 절연막으로 매립되고, 평탄화된 최상면에 산화막 접합층(135)이 형성되어, 도 19의 측면 단면도 19B에 도시된 바와 같은 구성으로 된다.
이와 같은 제조 공정에 의해, 고체 촬상 소자(120)가 형성된 제1 층과, 메모리 회로(121) 및 로직 회로(122)가 형성된 제2 층으로 이루어지는 고체 촬상 장치(111)가 제조된다.
결과적으로, 메모리 회로(121) 및 로직 회로(122)가 직접 고체 촬상 소자(120)에 접속됨으로써, 서포트 기판에 배치하는 공정이 없어져, 공정 수를 저감하는 것이 가능해진다. 또한, 제조에 서포트 기판이 일부 필요 없게 됨으로써, 제조 비용을 저감시키는 것이 가능해진다. 나아가, 메모리 회로(121) 및 로직 회로(122)가 직접 위치 맞춤된 상태로 고체 촬상 소자(120)에 재배치됨으로써, 메모리 회로(121) 및 로직 회로(122)의 고체 촬상 소자(120)에 대한 얼라인먼트 정밀도를 향상시키는 것이 가능해진다.
<<7. 제5 실시형태 변형예>>
<메모리 회로 및 로직 회로를 고체 촬상 소자의 웨이퍼에 직접 형성하는 경우의 고체 촬상 장치의 변형예>
이상에서는, 메모리 회로(121) 및 로직 회로(122)가, 산화막(133)으로 이루어지는 절연막으로 매립되고, 평탄화된 최상면에 산화막 접합층(135)이 형성되어, 도 19의 측면 단면도 19B에 도시된 바와 같은 구성으로 되고 있었으나, 산화막(133)을 대신하여, 고내열 수지를 도포 또는 라미네이트하도록 하여도 된다.
즉, 도 23의 상단에 도시된 바와 같이, 메모리 회로(121) 및 로직 회로(122)가 웨이퍼(101) 상의 고체 촬상 소자(120)에 형성된 후, 메모리 회로(121) 및 로직 회로(122) 상에, 유기막 등으로 이루어지는 고내열 수지(251)가 도포 또는 라미네이트 되도록 하여도 된다.
도 23의 하단에 도시된 바와 같이, 고내열 수지(251)가 도포 또는 라미네이트 된 상태로, 서포트 기판(132)을 접합함으로써, 메모리 회로(121) 및 로직 회로(122)의 상면 부분의 실리콘층을 박육화시키지 않고 서포트 기판(132)을 접합하는 것이 가능해져, 공정 수를 저감시키는 것이 가능해진다.
한편, 메모리 회로(121) 및 로직 회로(122)에 대해, 절연막으로서 매립 부재가 되는 산화막(133)은, 예를 들면, SiO2, SiO, SRO 등의 Si계 산화막이 바람직하다. 또한, 고내열 수지(241)는, 유기막으로 이루어지는 고내열 재질로서, PI, PBO 등의 폴리이미드계 막 또는 폴리아미드계 막이 바람직하다.
<<8. 제6 실시형태>>
<메모리 회로 및 로직 회로를 고체 촬상 소자가 형성된 웨이퍼에 복수 층 형성하는 경우의 고체 촬상 장치의 구성예>
이상에서는, 웨이퍼(101) 상에 형성된 고체 촬상 소자(120)에, 개별화되어 양품 칩인 것이 확인된 메모리 회로(121) 및 로직 회로(122)를 한층으로 재배치하여 형성하는 예에 대해 설명하였으나, 양품 칩인 것이 확인된 메모리 회로(121) 및 로직 회로(122)를 복수 층으로 재배치하여 형성하도록 하여도 된다.
도 24는, 본 개시의 웨이퍼(101) 상에 형성된 고체 촬상 소자(120)에, 개별화되어 양품 칩인 것이 확인된 메모리 회로(121) 및 로직 회로(122)를 2층 형성하여 제조하는 고체 촬상 장치에 적용하는 WoW의 기술에 의해 구성되는 웨이퍼의 적층 구조를 설명하는 도면이다.
도 24에 있어서는, 도면 중 위에서부터, 메모리 회로(121) 및 로직 회로(122)가 재배치된 웨이퍼(102)와, 메모리 회로(121) 및 로직 회로(122)가 고체 촬상 소자(120) 상에 재배치된 웨이퍼(101)가 적층되어 있다. 한편, 도 24에 있어서는, 웨이퍼(102)와 웨이퍼(101)는, 각각 메모리 회로(121) 및 로직 회로(122)가 재배치된 면이 대향하는 구성으로 되어 있다. 즉, 도 24에 있어서, 웨이퍼(102) 상의 메모리 회로(121) 및 로직 회로(122)가 점선으로 기재되어 있는 것은, 메모리 회로(121) 및 로직 회로(122)가 재구성된 면이 웨이퍼(101)와 대향하고 있는 것을 나타내고 있다.
<도 24의 WoW 기술에 의해 적층된 웨이퍼로 형성되는 고체 촬상 장치의 구성예>
도 24에 도시된 바와 같은 WoW 기술에 의해 적층된 웨이퍼가 개별화됨으로써, 본 개시의 고체 촬상 장치가 형성된다. 본 개시의 고체 촬상 장치는, 예를 들면, 도 25의 측면 단면도에 도시된 바와 같은 구성으로 된다.
즉, 도 25의 고체 촬상 장치(111)는, 도면 중 위에서부터 차례대로, 온 칩 렌즈와 온 칩 컬러 필터(131), 고체 촬상 소자(120), 위에서 1층째의 메모리 회로(121-11) 및 로직 회로(122-11), 위에서 2층째의 메모리 회로(121-11) 및 로직 회로(122-12) 및 서포트 기판(132)으로 구성된다.
즉, 도 25에 도시된 바와 같이, 도 24의 고체 촬상 장치(111)는, 웨이퍼(101)에 의해 형성되는 고체 촬상 소자(120)로 이루어지는 반도체 소자층(E31), 고체 촬상 소자(120)에 직접 재배치되어 형성되는 1층째의 메모리 회로(121-11) 및 로직 회로(122-11)로 이루어지는 반도체 소자층(E32)과, 웨이퍼(102) 상에 형성되는 2층째의 메모리 회로(121-12) 및 로직 회로(122-12)로 이루어지는 반도체 소자층(E33)으로 구성된다.
고체 촬상 소자(120)의 단자(120a)는, 반도체 소자층(E32)의 메모리 회로(121-11)의 단자(121a-11) 및 로직 회로(122-11)의 단자(122a-11)와 CuCu 접속에 의해 접속된 배선(134-11)에 의해 전기적으로 접속되어 있다. 또한, 반도체 소자층(E32)의 메모리 회로(121-11)의 단자(121a-11) 및 로직 회로(122-11)의 단자(122a-11)는, 반도체 소자층(E33)의 메모리 회로(121-12)의 단자(121a-12) 및 로직 회로(122-12)의 단자(122a-12)와 CuCu 접속에 의해 접속된 배선(134-12)에 의해 전기적으로 접속되어 있다.
고체 촬상 소자(120), 반도체 소자층(E32, E33)의 각각의 메모리 회로(121-11, 121-12), 로직 회로(122-11, 122-12) 및 서포트 기판(132)의 주변 공간에는, 산화막(133)이 형성되어 있다. 또한, 고체 촬상 소자(120)가 형성되어 있는 반도체 소자층(E31)과, 산화막(133)에 매립되어 메모리 회로(121-11) 및 로직 회로(122-11)이 형성되어 있는 반도체 소자층(E32)의 경계에는, 산화막 접합층(135)이 형성되어 있고, 층 사이가 산화막 접합되어 있다. 또한, 산화막(133)에 매립되어 메모리 회로(121-11) 및 로직 회로(122-11)가 형성되어 있는 반도체 소자층(E32)과, 산화막(133)에 매립되어 메모리 회로(121-12) 및 로직 회로(122-12)이 형성되어 있는 반도체 소자층(E33)의 경계에는, 산화막 접합층(135)이 형성되어 있고, 층 사이가 산화막 접합되어 있다. 산화막(133)에 매립되어 메모리 회로(121-12) 및 로직 회로(122-12)가 형성되어 있는 반도체 소자층(E33)과 서포트 기판(132)의 경계에는, 산화막 접합층(135)이 형성되어 있고, 층 사이가 산화막 접합되어 있다.
<도 25의 고체 촬상 장치의 제조 방법>
다음으로, 도 26 내지 도 28을 참조하여, 도 25의 고체 촬상 장치(111)의 제조 방법에 대해 설명한다. 한편, 도 26 내지 도 28의 측면 단면도 26A~26G는, 고체 촬상 장치(111)의 측면 단면도를 나타내고 있다.
제1 공정에 있어서, 도 26의 측면 단면도 26A에 도시된 바와 같이, 웨이퍼(101) 상의 고체 촬상 소자(120)에, 전기적인 검사가 행하여진 후, 양품인 것이 확인된 메모리 회로(121) 및 로직 회로(122)가, 도 5의 하단에 도시된 바와 같은 레이아웃이 되도록 형성되고, 단자(120a, 121a)에 배선(134-11)이 형성된다. 또한, 메모리 회로(121-11)의 단자(121a-11) 및 로직 회로(122-11)의 단자(122a-11)로부터의 배선(134-11)과, 웨이퍼(101)에서의 고체 촬상 소자(120)의 단자(120a)로부터의 배선(134-11)이 적절히 대향하는 위치가 되도록 위치 맞춤이 행하여지고, CuCu 접합에 의해 접속되고, 대향하는 층이 산화막 접합에 의해 산화막 접합층(135)이 형성되어 접합된다.
제2 공정에 있어서, 도 26의 측면 단면도 26B에 도시된 바와 같이, 메모리 회로(121-11)의 단자(121a-11) 및 로직 회로(122-11)의 단자(122a-11)에 대해, 예를 들면, 관통 전극(TSV)으로 이루어지는 배선(134-12)이 형성된다.
제3 공정에 있어서, 도 26의 측면 단면도 26C에 도시된 바와 같이, 배선(134-12)에 대해 접속용의 PAD와 접속용의 산화막 접합층(135)이 형성된다.
제4 공정에 있어서, 도 27의 측면 단면도 26D에 도시된 바와 같이, 도 19의 측면 단면도 19A, 19B 및 도 21, 도 22를 참조하여 설명한 수법과 같은 수법으로, 메모리 회로(121-12)의 단자(121a-12) 및 로직 회로(122-12)의 단자(122a-12)가 배선(134-12)을 거쳐 전기적으로 접속된 상태로 형성된다.
제5 공정에 있어서, 도 27의 측면 단면도 26E에 도시된 바와 같이, 메모리 회로(121-12) 및 로직 회로(122-12)의 상부에, 서포트 기판(132)이 접합된다. 이 때, 서포트 기판(132)과, 메모리 회로(121-12) 및 로직 회로(122-12)가 대향하는 층은, 산화막 접합에 의해 산화막 접합층(135)이 형성되어 접합된다.
제6 공정에 있어서, 도 27의 측면 단면도 26F에 도시된 바와 같이, 고체 촬상 소자(120)가 상부가 되도록 상하가 반전되고, 고체 촬상 소자(120)의 도면 중 상부 층인 실리콘층이 박육화된다.
제7 공정에 있어서, 도 28의 측면 단면도 26G에 도시된 바와 같이, 온 칩 렌즈와 온 칩 컬러 필터(131)가 고체 촬상 소자(120) 상에 설치되고, 개별화됨으로써 고체 촬상 장치(111)가 완성된다.
이와 같이 접합됨으로써, 메모리 회로(121) 및 로직 회로(122)를 복수 층으로 적층하는 것이 가능해진다.
한편, 이상에서는, 메모리 회로(121) 및 로직 회로(122)가 2층으로 적층되는 예에 대해 설명하였으나, 같은 수법을 이용함으로써 3층 이상으로 적층되도록 하여도 된다.
<<9. 고체 촬상 소자와의 접속예>>
<제1 접속예>
이상에서는, 접합과 관련하여, 단자 이외의 부분은 산화막 결합으로 하고 단자는 CuCu 접합으로 하여 배선(134)을 형성하고 전기적으로 접속하는 예에 대해 설명하였으나, 그 이외의 접속 방법이어도 된다.
도 29는, 좌상단에 있어서의 고체 촬상 장치(111)의 프레임(Z11) 내에 도시된 범위에 있어서의 고체 촬상 소자(120)와 로직 회로(122)의 각각의 단자(120a, 122a)가 접속되는 경우의 접속예 29A~29D를 나타내고 있다.
접속예 29A는, 로직 회로(122)의 단자(122a)와, 고체 촬상 소자(120)의 단자(120a)가 도면 중 수평 방향에 대해 동일 위치에 배치되고, 로직 회로(122)의 단자(122a)가 도면 중 수직 방향에 대해 고체 촬상 소자(120)와의 경계측에 치우쳐 배치되어 있다. 또한, 고체 촬상 장치(111)의 이면측(도면 중 하측)로부터 단자(122a, 120a)를 관통하도록 스루 비아(through-via)가 형성되고, 스루 비아 내에 배선(134A)이 형성되는 예이다.
접속예 29B는, 로직 회로(122)의 단자(122a)와, 고체 촬상 소자(120)의 단자(120a)가 도면 중 수평 방향에 대해 어긋나게 배치되고, 로직 회로(122)의 단자(122a)가 도면 중 수직 방향에 대해 고체 촬상 소자(120)와의 경계측에 치우쳐 배치되며, 고체 촬상 장치(111)의 이면측(도면 중 하측)로부터 단자(122a, 120a)에 대해 각각 독립하여 관통하도록 스루 비아가 형성되고, 스루 비아 내에 배선(134B)가 형성되어, 이면측의 표면에서 배선이 접속되는 예이다.
접속예 29C는, 로직 회로(122)의 단자(122a)와, 고체 촬상 소자(120)의 단자(120a)가 도면 중 수평 방향에 대해 동일 위치로 배치되고, 로직 회로(122)의 단자(122a)가 도면 중 수직 방향에 대해 고체 촬상 소자(120)와의 이면측(도면 중 하측)에 치우쳐 배치되어 있다. 또한, 고체 촬상 장치(111)의 이면측(도면 중 하측)로부터 단자(122a, 120a)를 관통하도록 스루 비아가 형성되고, 스루 비아 내에 배선(134C)이 형성되는 예이다.
접속예 29D는, 로직 회로(122)의 단자(122a)와, 고체 촬상 소자(120)의 단자(120a)가 도면 중 수평 방향에 대해 어긋나게 배치되고, 로직 회로(122)의 단자(122a)가 도면 중 수직 방향에 대해 고체 촬상 소자(120)와의 이면측(도면 중 하측)에 치우쳐 배치되어 있다. 또한, 고체 촬상 장치(111)의 이면측(도면 중 하측)로부터 단자(122a, 120a)에 대해 각각 독립하여 관통하도록 비아가 형성되고, 비아 내에 배선(134D)이 형성되어, 이면측의 표면에서 배선이 접속되는 예이다.
<도 29의 고체 촬상 소자와의 접속예를 채용한 고체 촬상 장치의 제조 방법>
다음으로, 도 30 내지 도 32를 참조하여, 도 29의 접속예를 채용한 고체 촬상 장치(111)의 제조 방법에 대해 설명한다. 한편, 도 30 내지 도 32의 측면 단면도 30A~30H는, 고체 촬상 장치(111)의 측면 단면도를 나타내고 있다. 또한, 여기에서는, 접속예 29A에 대하여 설명한다.
제1 공정에 있어서, 도 30의 측면 단면도 30A에 도시된 바와 같이, 웨이퍼(102)에 대응하는 재배치 기판(151) 상에, 전기적인 검사가 행하여진 후, 양품인 것이 확인된 메모리 회로(121) 및 로직 회로(122)가 재배치된다. 재배치 기판(151) 상에는, 점착제(152)가 도포되어 있고, 메모리 회로(121) 및 로직 회로(122)는, 점착제(152)에 의해 재배치 기판(151) 상에 재배치되어 고정된다. 한편, 메모리 회로(121)나 로직 회로(122)는, 도 22를 참조하여 설명한 바와 같이, 단부 면 또는 단부 점 등의 일부 부위를 고체 촬상 소자(120)에 접촉시킨 후, 그 밖의 부위를, 접촉시킨 부위의 가까운 부위에서부터 점차로 전체를 접촉시켜 접합시키고, 재배치되도록 한다.
제2 공정에 있어서, 도 30의 측면 단면도 30B에 도시된 바와 같이, 측면 단면도 30A에 도시된 메모리 회로(121) 및 로직 회로(122)의 상면이 하면이 되게 반전되고, 고체 촬상 소자(120) 상에 산화막 접합층(135)이 형성되어, 산화막 결합된다.
제3 공정에 있어서, 도 30의 측면 단면도 30C에 도시된 바와 같이, 재배치 기판(151)이 점착제(152)와 함께 디본드되고 벗겨져, 제거된다.
제4 공정에 있어서, 도 31의 측면 단면도 30D에 도시된 바와 같이, 메모리 회로(121) 및 로직 회로(122)의 도면 중 상면 부분의 실리콘층이, 디바이스의 특성에 영향을 끼치지 않는 폭까지 얇아진다.
제5 공정에 있어서, 도 31의 측면 단면도 30E에 도시된 바와 같이, 절연막으로서 기능하는 산화막(133)이 성막되고, 재배치한 메모리 회로(121) 및 로직 회로(122)로 이루어지는 칩이 매립되어, 평탄화된다. 나아가, 여기서 메모리 회로(121)의 단자(121a)와 고체 촬상 소자(120)의 단자(120a)가 수평 방향으로 동일 위치에 배치되어 있고, 단자(120a, 121a)가 관통하도록 스루 비아가 형성된 후, 스루 비아에 금속이 매립됨으로써 배선(134A)이 형성된다.
제6 공정에 있어서, 도 31의 측면 단면도 30F에 도시된 바와 같이, 측면 단면도 30E에 도시된 구성이 반전되고, 서포트 기판(132) 상에 산화막 접합층(135)이 형성되어, 산화막 접합된다.
제7 공정에 있어서, 도 32의 측면 단면도 30G에 도시된 바와 같이, 고체 촬상 소자(120)의 실리콘층이 박육화된다.
제8 공정에 있어서, 도 32의 측면 단면도 30H에 도시된 바와 같이, 온 칩 렌즈와 온 칩 컬러 필터(131)가 고체 촬상 소자(120) 상에 설치되고, 개별화됨으로써 고체 촬상 장치(111)가 완성된다.
이상과 같은 공정에 의해, 이면측에서 관통하도록 형성되는 스루 비아에 의해 배선(134A)이 형성되어, 고체 촬상 소자(120)와, 메모리 회로(121) 및 로직 회로(122)가 전기적으로 접속된 상태가 되고, 고체 촬상 장치(111)가 제조된다.
한편, 접속예 29B~29C에 도시된 배선(134B~134D)에 대해서도, 스루 비아를 설치하는 위치, 깊이 및 수는 다르지만, 마찬가지의 공정에 의해 제조할 수 있다.
이상과 같은 구성에 있어서도, 고체 촬상 소자(120)와, 메모리 회로(121) 및 로직 회로(122)와의 회로 사이의 접속은, WoW에서와 유사하게 반도체의 리소그래피 기술에 의해 미세 배선의 배선 밀도로 형성한 단자로 접속할 수 있기 때문에, 접속 단자수를 많게 할 수 있고, 소비 전력의 저감을 도모하는 것이 가능해진다.
<제2 접속예>
이상에서는, 고체 촬상 장치(111)의 이면측(촬상면에 대해 반대측)에서부터 스루 비아를 형성하고, 단자를 전기적으로 접속하는 배선을 형성하는 예에 대해 설명하였으나, 표면측(촬상면측)에서 스루 비아를 형성하고 금속을 부어 넣어 배선을 형성하도록 하여도 된다.
도 33은, 좌상단에 있어서의 고체 촬상 장치(111)의 프레임(Z21) 내에 도시된 범위에 있어서의 고체 촬상 소자(120)와 로직 회로(122)의 각각의 단자(120a, 122a)가 접속되는 경우의 접속예 33A~33D를 나타내고 있다.
접속예 33A는, 로직 회로(122)의 단자(122a)와, 고체 촬상 소자(120)의 단자(120a)가 도면 중 수평 방향에 대해 동일 위치에 배치되고, 로직 회로(122)의 단자(122a)가 도면 중 수직 방향에 대해 고체 촬상 소자(120)와의 경계측에 치우쳐 배치되며, 고체 촬상 장치(111)의 표면측(도면 중 상측)으로부터 단자(122a, 120a)를 관통하도록 스루 비아가 형성되고, 스루 비아 내에 배선(134E)이 형성되는 예이다.
접속예 33B는, 로직 회로(122)의 단자(122a)와, 고체 촬상 소자(120)의 단자(120a)가 도면 중 수평 방향에 대해 어긋나게 배치되고, 로직 회로(122)의 단자(122a)가 도면 중 수직 방향에 대해 고체 촬상 소자(120)와의 경계측에 치우쳐 배치된다. 또한, 고체 촬상 장치(111)의 표면측(도면 중 상측)으로부터 단자(122a, 120a)에 대해 각각 독립하여 관통하도록 스루 비아가 형성되고, 스루 비아 내에 배선(134F)이 형성되어, 표면측의 표면에서 배선이 접속되는 예이다.
접속예 33C는, 로직 회로(122)의 단자(122a)와, 고체 촬상 소자(120)의 단자(120a)가 도면 중 수평 방향에 대해 동일 위치에 배치되고, 로직 회로(122)의 단자(122a)가 도면 중 수직 방향에 대해 고체 촬상 소자(120)와의 이면측(도면 중 하측)에 치우쳐 배치된다. 또한, 고체 촬상 장치(111)의 표면측(도면 중 상측)로부터 단자(122a, 120a)를 관통하도록 스루 비아가 형성되고, 스루 비아 내에 배선(134G)이 형성되는 예이다.
접속예 33D는, 로직 회로(122)의 단자(122a)와, 고체 촬상 소자(120)의 단자(120a)가 도면 중 수평 방향에 대해 어긋나게 배치되고, 로직 회로(122)의 단자(122a)가 도면 중 수직 방향에 대해 고체 촬상 소자(120)와의 이면측(도면 중 하측)에 치우쳐 배치된다. 또한, 고체 촬상 장치(111)의 표면측(도면 중 상측)으로부터 단자(122a, 120a)에 대해 각각 독립하여 관통하도록 스루 비아가 형성되고, 스루 비아 내에 배선(134H)이 형성되어, 이면측의 표면에서 배선이 접속되는 예이다.
한편, 촬상면에서 스루 비아를 형성할 필요가 있기 때문에, 배선(134E~134H)은, 모두 수평 방향에 대해, 고체 촬상 소자(120)의 화소 영역의 외측에 형성된다.
<도 33의 고체 촬상 소자와의 접속예를 채용한 고체 촬상 장치의 제조 방법>
다음으로, 도 34 내지 도 36을 참조하여, 도 33의 접속예를 채용한 고체 촬상 장치(111)의 제조 방법에 대해 설명한다. 한편, 도 34 내지 도 36의 측면 단면도 34A~34H는, 고체 촬상 장치(111)의 측면 단면도를 나타내고 있다. 또한, 여기에서는, 접속예 33A에 대해 설명한다.
제1 공정에 있어서, 도 34의 측면 단면도 34A에 도시된 바와 같이, 웨이퍼(102)에 대응하는 재배치 기판(151) 상에, 전기적인 검사가 행하여진 후, 양품인 것이 확인된 메모리 회로(121) 및 로직 회로(122)가 재배치된다. 재배치 기판(151) 상에는, 점착제(152)가 도포되어 있고, 메모리 회로(121) 및 로직 회로(122)는, 점착제(152)에 의해 재배치 기판(151) 상에 재배치되어 고정된다. 한편, 메모리 회로(121)나 로직 회로(122)는, 도 22를 참조하여 설명한 바와 같이, 단부 면 또는 단부 점 등의 일부 부위를 고체 촬상 소자(120)에 접촉시킨 후, 그 밖의 부위를, 접촉시킨 부위의 가까운 부위에서부터 점차로 전체를 접촉시켜 접합시키고, 재배치되도록 한다.
제2 공정에 있어서, 도 34의 측면 단면도 34B에 도시된 바와 같이, 측면 단면도 34B에 도시된 메모리 회로(121) 및 로직 회로(122)의 상면이 하면이 되게 반전되고, 고체 촬상 소자(120) 상에 산화막 접합층(135)이 형성되어 산화막 접합된다.
제3 공정에 있어서, 도 34의 측면 단면도 34C에 도시된 바와 같이, 재배치 기판(151)이 점착제(152)와 함께 디본드되어 벗겨져, 제거된다.
제4 공정에 있어서, 도 35의 측면 단면도 34D에 도시된 바와 같이, 메모리 회로(121) 및 로직 회로(122)의 도면 중 상면 부분의 실리콘층이, 디바이스의 특성에 영향을 끼치지 않는 폭까지 박육화된다.
제5 공정에 있어서, 도 35의 측면 단면도 34E에 도시된 바와 같이, 절연막으로서 기능하는 산화막(133)이 성막되고, 재배치한 메모리 회로(121) 및 로직 회로(122)로 이루어지는 칩이 매립되어, 평탄화된다.
제6 공정에 있어서, 도 35의 측면 단면도 34F에 도시된 바와 같이, 측면 단면도 34F에 도시된 구성이 반전되고, 서포트 기판(132) 상에 산화막 접합층(135)이 형성되어, 산화막 접합된다.
제7 공정에 있어서, 도 36의 측면 단면도 34G에 도시된 바와 같이, 고체 촬상 소자(120)의 실리콘층이 박육화된다. 나아가, 여기에서 메모리 회로(121)의 단자(121a)와 고체 촬상 소자(120)의 단자(120a)가 수평 방향으로 동일한 위치에 배치되어 있고, 단자(120a, 121a)가 꼬챙이에 꿴듯한 상태가 되도록, 표면측에서부터 관통하도록 스루 비아가 형성된 후, 스루 비아에 금속이 매립됨으로써 배선(134E)이 형성된다.
제8 공정에 있어서, 도 36의 측면 단면도 34H에 도시된 바와 같이, 온 칩 렌즈와 온 칩 컬러 필터(131)가 고체 촬상 소자(120) 상에 설치되고, 개별화됨으로써 고체 촬상 장치(111)가 완성된다.
이상과 같은 공정에 의해, 표면측(촬상면측)에서부터 형성되는 스루 비아에 의해 배선(134A)이 형성되어, 고체 촬상 소자(120)와, 메모리 회로(121) 및 로직 회로(122)가 전기적으로 접속된 상태가 되고, 고체 촬상 장치(111)가 제조된다.
한편, 접속예 33B~33C에 도시된 배선(134F~134H)에 대해서도, 스루 비아를 설치하는 위치, 깊이 및 수는 다르지만, 마찬가지의 공정에 의해 제조할 수 있다.
이상과 같은 구성에 있어서도, 고체 촬상 소자(120)와, 메모리 회로(121) 및 로직 회로(122)와의 회로 사이의 접속은, WoW에서와 유사하게 반도체의 리소그래피 기술에 의해 미세 배선의 배선 밀도로 형성한 단자로 접속할 수 있기 때문에, 접속 단자수를 많게 할 수 있고, 소비 전력의 저감을 도모하는 것이 가능해진다.
<<10. 고체 촬상 소자와의 접속예의 변형예>>
<제1의 고체 촬상 소자와의 접속예의 변형예>
고체 촬상 소자(120)와, 메모리 회로(121) 및 로직 회로(122)와의 전기적인 접속 방법은, 도 29, 도 33의 접속예와 달라도 된다.
도 37은, 고체 촬상 장치(111)의 고체 촬상 소자(120)와 메모리 회로(121) 및 로직 회로(122)와의 전기적인 접속예에 있어서의 변형예를 나타내고 있다.
도 37에 있어서는, 위에서부터 제1 반도체 기판(321), 제2 반도체 기판(322) 및 제3 반도체 기판(323)이 적층되고, 제1 반도체 기판(321)에 고체 촬상 소자(120)가 형성되고, 제2 반도체 기판(322)에 메모리 회로(121)가 형성되며, 제3 반도체 기판(323)에 로직 회로(122)가 형성되는 것으로 한다. 한편, 메모리 회로(121) 및 로직 회로(122)가 형성되는 기판은 교체되어도 된다.
또한, 제1 반도체 기판(321), 제2 반도체 기판(322) 및 제3 반도체 기판(323)은, 각각 고체 촬상 소자(120), 메모리 회로(121) 및 로직 회로(122)의 다층 배선층(331, 332, 333)이 형성된다. 또한, 도 37에 있어서는, 다층 배선층(332)이 제3 반도체 기판(323)을 향하고 있고, 다층 배선층(332, 333)이 제2 반도체 기판(322)과 제3 반도체 기판(323)의 경계에서 서로 붙여진 구조로 되어 있다.
나아가, 외부 접속용의, 예를 들면, 알루미늄 등의 금속 등으로 이루어지는 패드(341, 342)가 설치되어 있고, 패드 구멍(350)을 거쳐 접속되는 외부장치와의 신호가, 패드(342)와 접속된 패드(341)를 거쳐 입출력된다.
도 37에 도시된 바와 같이, 제1 반도체 기판(321)에는, 제1 반도체 기판(321)의 이면측(수광면측)에서부터 패드(341)에 이르도록 패드 구멍(350)이 형성되어 있다. 그리고, 제1 반도체 기판(321)의 다층 배선층(331)에 패드(342)가 형성되어 있다.
또한, 도 37의 구성에서는, 제1 반도체 기판(321)과 제2 반도체 기판(322)의 전기적 접속에 이용되는 컨택트(351) 및 제2 반도체 기판(322)과 제3 반도체 기판(323)의 전기적 접속에 이용되는 컨택트(352)가 설치되어 있다. 컨택트(351) 및 컨택트(352)는, 트윈 컨택트로서 구성되어 있다.
즉, 도 37에 도시된 바와 같이, 고체 촬상 소자(120)와, 메모리 회로(121) 및 로직 회로(122)와의 전기적인 접속에 대해서는, 트윈 컨택트(351, 352)를 이용하도록 하여도 된다.
<제2의 고체 촬상 소자와의 접속예의 변형예>
도 38에 도시된 바와 같이, 제1 반도체 기판(321)의 다층 배선층(331)이 제2 반도체 기판(322)측(도면 중 상측)을 향하고 있고, 제1 반도체 기판(321)과 제2 반도체 기판(322)의 경계에서, 다층 배선층(331, 332)이 서로 붙여지도록 하여도 된다.
도 38의 구성에서는, 도 37의 경우와는 달리, 패드(342)가 제2 반도체 기판(322)의 다층 배선층(332) 내에 설치되어 있다. 그리고, 제1 반도체 기판(321)에는, 제1 반도체 기판(321)의 이면측(수광면측)으로부터 패드(341)에 이르도록 패드 구멍(350)이 형성되어 있다.
또한, 도 38의 구성에서는, 제1 반도체 기판(321)과 제2 반도체 기판(322)의 전기적 접속에 이용되는 컨택트(361) 및 제2 반도체 기판(322)과 제3 반도체 기판(323)의 전기적 접속에 이용되는 컨택트(362)가 설치되어 있다. 컨택트(361, 362)는, 트윈 컨택트로서 구성되어 있다.
도 38의 구성의 경우, 도 37의 경우와는 달리, 컨택트(362)가 제1 반도체 기판(321) 및 제2 반도체 기판(322)을 관통하여, 제3 반도체 기판(323)의 다층 배선층(333)에 도달해 있다.
즉, 도 38에 도시된 바와 같이, 고체 촬상 소자(120)와, 메모리 회로(121), 및 로직 회로(122)와의 전기적인 접속에 대해서는, 트윈 컨택트(361, 362)를 이용하도록 하여도 된다.
<제3의 고체 촬상 소자와의 접속예의 변형예>
도 39의 구성에서는, 제2 반도체 기판(322)의 절연막층(371)이 제3 반도체 기판(323)측(도면 중 하측)을 향하고 있고 제1 반도체 기판(321)과 제2 반도체 기판(322)이 접합되어 있다.
또한, 도 39의 구성에서는, 도 37과 마찬가지로, 제1 반도체 기판(321)과 제2 반도체 기판(322)의 전기적 접속에 이용되는 컨택트(351) 및 제2 반도체 기판(322)과 제3 반도체 기판(323)의 전기적 접속에 이용되는 컨택트(352)가 설치되어 있다. 컨택트(351, 352)는, 트윈 컨택트로서 구성되어 있다.
나아가, 도 39의 구성에서는, 도 37의 경우와는 달리, 제1 반도체 기판(321)과 제2 반도체 기판(322)의 사이에 절연막층(371)이 형성되어 있다. 그리고, 절연막층(371) 내에 패드(341)가 배치되고, 제2 반도체 기판(322)의 다층 배선층(332)에 접속되는 컨택트(372)에 패드(341)가 접속되어 있다.
그리고, 도 39의 구성에서는, 제1 반도체 기판(321)에는, 제1 반도체 기판(321)의 이면측(수광면측)에서부터, 절연막층(371) 내의 패드(341)에 이르도록 패드 구멍(350)이 형성되어 있다.
즉, 도 39에 도시된 바와 같이, 고체 촬상 소자(120)와, 메모리 회로(121), 및 로직 회로(122)의 전기적인 접속에 대해서는, 트윈 컨택트(351, 352)를 이용하도록 하여도 되고, 또한, 제2 반도체 기판(322)의 다층 배선층(332)에 접속되는 컨택트(372)에 패드(341)가 접속되는 구성이어도 된다.
<제4의 고체 촬상 소자와의 접속예의 변형예>
도 40의 구성에서는, 도 37의 경우와 마찬가지로, 제1 반도체 기판(321)에는, 제1 반도체 기판(321)의 이면측(수광면측)에서부터 패드(341)에 이르도록 패드 구멍(350)이 형성되어 있다. 그리고, 제1 반도체 기판(321)의 다층 배선층(331)에 패드(342)가 형성되어 있다.
또한, 도 40의 구성에서는, 도 37의 경우와 마찬가지로, 제2 반도체 기판(322)의 다층 배선층(332)이 제3 반도체 기판(323)측(도면 중 하측)을 향하고 있고 제1 반도체 기판(321)과 제2 반도체 기판(322)이 접합되어 있다.
나아가, 도 40의 구성에서는, 도 37의 경우와 마찬가지로, 제1 반도체 기판(321)과 제2 반도체 기판(322)의 전기적 접속에 이용되는 컨택트(351)가 설치되어 있다. 컨택트(351)는, 트윈 컨택트로서 구성되어 있다.
도 40의 구성에서는, 도 37의 경우와는 달리, 제2 반도체 기판(322)과 제3 반도체 기판(323)의 전기적 접속에 이용되는 컨택트(352)가 설치되어 있지 않다. 한편, 제2 반도체 기판(322)과 제3 반도체 기판(323)의 전기적 접속에 이용되는 컨택트(381, 382)가 설치되어 있다.
컨택트(381, 382)의 각각은, 제2 반도체 기판(322)을 관통하여, 제3 반도체 기판(323)의 다층 배선층(333)에 이르는 관통 구멍을 설치하여 도체를 매설함으로써 형성된다. 즉, 컨택트(381, 382)의 각각은, 관통 구멍을 1개 설치하는 것만으로 제2 반도체 기판(322)의 다층 배선층(332)과 제3 반도체 기판(323)의 다층 배선층(333)을 접속하도록 되어 있다.
즉, 컨택트(381, 382)의 각각은, 쉐어드(shared) 콘택트로서 구성되어 있다.
또한, 도 37 내지 도 39를 참조하여 상술한 구성의 고체 촬상 장치(111)에 있어서도, 역시, 제1 반도체 기판(321)과 제2 반도체 기판(322)의 전기적 접속, 또는, 제2 반도체 기판(322)과 제3 반도체 기판(323)의 전기적 접속에 쉐어드 콘택트(shared contact)가 이용되도록 하여도 된다.
즉, 도 40에 도시된 바와 같이, 고체 촬상 소자(120)와, 메모리 회로(121), 및 로직 회로(122)의 전기적인 접속에 대해서는, 트윈 컨택트(351) 및 쉐어드 콘택트(381, 382)를 이용하도록 하여도 된다.
<제5의 고체 촬상 소자와의 접속예의 변형예>
도 41의 구성에서는, 도 37의 경우와 마찬가지로, 제1 반도체 기판(321)에는, 제1 반도체 기판(321)의 이면측(수광면측)에서부터 패드(341)에 이르도록 패드 구멍(350)이 형성되어 있다. 그리고, 제1 반도체 기판(321)의 다층 배선층(331)에 패드(342)가 형성되어 있다.
또한, 도 41의 구성에서는, 도 37의 경우와 마찬가지로, 제2 반도체 기판(322)의 다층 배선층(332)이 제3 반도체 기판(323)측(도면 중 하측)을 향하고 있고 제1 반도체 기판(321)과 제2 반도체 기판(322)이 접합되어 있다.
나아가, 도 41의 구성에서는, 제2 반도체 기판(322)과 제3 반도체 기판(323)의 전기적 접속에 이용되는 컨택트(391)가 설치되어 있다. 컨택트(391)는, 트윈 컨택트로서 구성되어 있다.
또한, 도 41의 구성에서는, 제2 반도체 기판(322)의 다층 배선층(332) 내의 메탈 배선(332a)과 제3 반도체 기판(323)의 다층 배선층(333) 내의 메탈 배선(333a)이 직접 접합되어 있다. 나아가, 다층 배선층(332) 내의 메탈 배선(332b)과 다층 배선층(333) 내의 메탈 배선(333b)이 직접 접합되어 있다. 이에 의해, 제2 반도체 기판(322)과 제3 반도체 기판(323)이 전기적으로 접속되게 된다.
즉, 도 41의 구성 경우, 제2 반도체 기판(322)과 제3 반도체 기판(323)의 전기적 접속을 위하여, 컨택트를 이용하지 않고, 직접 접합을 이용하고 있다. 따라서, 제조 공정을 간소화할 수 있고, 기판 상에서의 면적을 작게 할 수 있다.
즉, 도 41에 도시된 바와 같이, 고체 촬상 소자(120)와, 메모리 회로(121), 및 로직 회로(122)의 전기적인 접속에 대해서는, 트윈 컨택트(391) 및 메탈 배선(332a, 333a, 및 332b, 333b)를 이용하도록 하여도 된다.
<제6 실시형태의 고체 촬상 소자와의 접속예의 변형예>
도 42의 구성에서는, 도 41의 경우와는 달리, 제1 반도체 기판(321)과 제2 반도체 기판(322)의 전기적 접속에 이용되는 컨택트(401, 402)가 설치되어 있다. 즉, 도 42의 구성 경우, 컨택트(401)의 도면 중 좌측의 아래측 단부가 컨택트(402)의 도면 중 위측 단부에 접속됨으로써, 제1 반도체 기판(321)과 제2 반도체 기판(322)이 전기적으로 접속된다. 한편, 컨택트(401)는, 트윈 컨택트로서 구성되어 있다.
도 42의 구성에서는, 예를 들면, 도 41의 컨택트(391)의 형성과 같이, 수광면에서부터 다층 배선층(332)에 이르는 구멍을 설치할 필요가 없다. 이 때문에, 컨택트의 형성을 보다 간소하게 하는 것이 가능해진다.
도 42에 있어서의 그 밖의 부분의 구성은, 도 41의 경우와 동일하기 때문에, 상세한 설명은 생략한다.
즉, 도 42에 도시된 바와 같이, 고체 촬상 소자(120)와, 메모리 회로(121), 및 로직 회로(122)의 전기적인 접속에 대해서는, 트윈 컨택트(401, 402) 및 메탈 배선(332a, 333a, 및 332b, 333b)을 이용하도록 하여도 된다.
<<11. 방열 구조>>
고화질이면서, 고프레임 레이트의 고체 촬상 소자(120)는, 발열하기 쉽기 때문에 방열 대책이 필요하다. 고체 촬상 소자(120)는 광학적인 센싱을 수행하기 때문에, 센싱되는 표면은 광을 받아들이고, 따라서, 도 43의 측면 단면도 43A에 도시된 바와 같이, 고체 촬상 소자(120)의 전단에 렌즈(431)가 배치되고 공기의 공간(432)이 존재한다.
고체 촬상 소자(120) 내에서 생성된 열은, 재료의 열전도율에 따라 이동한다. 공기의 열전도율은 실리콘의 열전도율의 약 7000 배이기 때문에, 발생한 열의 대부분이, 공기의 공간(432)을 통해서가 아니라, 고체 촬상 소자(120)에 접하고 있는 재료를 통해 방열된다. 따라서, 예를 들면, 도 43의 측면 단면도 43A에 도시된 바와 같은 구성의 경우, 고체 촬상 소자(120)에서 발생한 열은, 화살표로 도시된 바와 같이, 산화막(133) 및 로직 회로(122), 및, 서포트 기판(132)에 대해 이동하여 방열된다.
도 43의 측면 단면도 43A에 도시된 바와 같이, 로직 회로(122)(또는 메모리 회로(121))의 주위는, 높이를 메워 평탄화하기 위해 산화막(133)으로 덮여 있다.
각 기판의 산화막 접합층(135)의 두께는 매우 얇기 때문 열저항이 작지만, 로직 회로(122)(또는 메모리 회로(121))의 높이는, 산화막 접합층(135)의 두께와 비교하면 두꺼우며, 또한, 산화막(133)의 열전도율은, 로직 회로(122)(또는 메모리 회로(121))의 재료인 실리콘보다 작기 때문에, 로직 회로(122)(또는 메모리 회로(121))가 접속되어 있는 영역과 산화막(133)으로 덮어진 영역은 열의 이동도가 다르다.
한편, 도 43의 측면 단면도 43A에 있어서, 화살표의 크기는, 열의 이동도의 크기를 표현하고 있으며, 화살표가 클수록 열의 이동도가 높고, 방열 효율이 높은 것을 나타내고 있다. 즉, 도 43의 측면 단면도 43A에서는, 로직 회로(122)(또는 메모리 회로(121))에 있어서의 열전도율이, 산화막(133)보다 높기 때문에, 로직 회로(122)(또는 메모리 회로(121))에서의 방열 효율이 높은 것으로 표현되어 있다.
따라서, 도 43의 측면 단면도 43B에 도시된 바와 같이, 산화막(133) 중 로직 회로(122)(또는 메모리 회로(121))가 형성되어 있지 않는 영역에, 로직 회로(122) (또는 메모리 회로(121))을 구성하는 부재와 같은 실리콘으로 이루어지는 더미 회로(441)를 설치하도록 하여도 된다. 더미 회로(441)를 구성하는 실리콘의 열전도율은, 산화막(133)의 열전도율보다도 높기 때문에, 화살표로 도시된 바와 같이, 산화막(133)을 통해 방열하는 것 보다도, 더 효율적으로 방열할 수 있다.
도 43의 측면 단면도 43B에 도시된 바와 같이, 더미 회로(441)를 설치하도록 하는 경우, WoW 기술을 이용하여 제조할 때는, 도 44에 도시된 바와 같이, 웨이퍼(104) 상에 반도체 프로세스로 형성된 로직 회로(122) 중 전기적 검사 결과, 양품으로 간주된 것이 웨이퍼(451) 상에 재배치된다.
이때, 웨이퍼(451) 상에서는, 로직 회로(122)(또는, 메모리 회로(121))의 주위에, 도 43의 측면 단면도 43A에 도시된 바와 같은 배치가 되도록, 미리 더미 회로(441)가 재배치된다. 그리고, 고체 촬상 소자(120)가 반도체 프로세스에 의해 형성된 웨이퍼(101)가 웨이퍼(451) 상에 위치 결정되어 적층된 후, 개별화되어, 고체 촬상 장치(111)가 완성된다.
<제1 방열 구조의 변형예>
이상에서는, 로직 회로(122)나 메모리 회로(121)의 주위의 산화막(133)을 대신하여, 더미 회로(441)를 배치하는 예에 대해 설명하였으나, 더미 회로(441)에 대해, 보다 열전도율이 높은 금속으로 이루어지는 더미 배선을 포함시키도록 하여도 된다.
예를 들면, 도 45에 도시된 바와 같이, 더미 회로(441)에, 더미 배선(441a)이 더 포함되도록 하여도 된다.
즉, 도 45의 경우, 실리콘보다 열전도율이 높은 금속으로 이루어지는 더미 배선(441a)이, 더미 회로(441)에 포함됨으로써, 보다 높은 효율로 방열하는 것이 가능해진다.
<제2 방열 구조의 변형예>
이상에서는, 로직 회로(122)나 메모리 회로(121)의 주변의 산화막(133)을 대신하여, 더미 배선(441a)을 포함하는 더미 회로(441)를 설치함으로써, 방열 효율을 향상시키는 예에 대하여 설명하였으나, 서포트 기판(132)의 뒤측에 고열전도율 재료 부재를 붙이도록 하여, 방열 효율을 향상시키도록 하여도 된다.
도 46은, 서포트 기판(132)의 뒷측에 고열전도율 재료를 붙이도록 한 고체 촬상 장치(111)의 구성예가 도시되어 있다.
즉, 측면 단면도 46A에 도시된 바와 같이, 서포트 기판(132)의 뒷측(도면 중 하측)에 고열전도율 재료로 이루어지는 고열전도율 재료 부재(471)가 붙여져 있다. 고열전도율 재료 부재(471)는, 예를 들면, SiC, AlN, SIN, Cu, Al, C등이다.
고열전도율 재료 부재(471)가 서포트 기판(132)의 뒷측에 붙여지는 경우, WoW 기술을 이용하여 제조할 때는, 사시도 46B에 도시된 바와 같이, 웨이퍼(104) 상에 반도체 프로세스로 형성된 로직 회로(122) 중 전기적 검사 결과, 양품으로 간주된 것이 재배치된 웨이퍼(201)의 아래에, 고열전도율 재료 부재(471)로 이루어지는 웨이퍼(481)가 적층된다.
즉, 이 경우, 도면 중 위에서부터 고체 촬상 소자(120)가 반도체 프로세스에 의해 형성된 웨이퍼(101), 양품의 로직 회로(122)가 재배치된 웨이퍼(201), 및 고열전도율 재료 부재(471)로 이루어지는 웨이퍼(481)의 3장의 웨이퍼가 적층된다.
나아가, 도 46의 측면 단면도 46C에 도시된 바와 같이, 로직 회로(122)의 주위의 스페이스에 고열전도율 재료 부재(471)를 형성하고, 산화막(133)으로 매립하도록 하여도 된다.
<제3 방열 구조의 변형예>
이상에서는, 서포트 기판(132)의 뒷측에 고열전도율 재료 부재(471)를 붙임으로써, 방열 효율을 향상시키는 예에 대해 설명하였으나, 나아가, 고열전도율 재료 부재(471) 내에 냉각수를 순환시키기 위한 수로를 설치하여, 수냉 방식의 방열 기구를 설치하도록 하여도 된다.
도 47은, 수냉 방식의 방열 기구를 형성하여, 더욱 방열 효율을 향상시킨 고체 촬상 장치(111)의 구성예를 나타내고 있다.
즉, 도 47의 고체 촬상 장치(111)의 기본적인 구성은, 도 47의 측면 단면도 47A에 도시된 바와 같이, 도 46을 참조하여 설명한 고체 촬상 장치(111)와 같은 구성이나, 고열전도율 재료 부재(471) 내에 냉각수의 수로(491)가 더 설치되어 있다.
수로(491) 내에 냉각수를 순환시킴으로써, 수냉식 방열 기구가 형성되어, 고체 촬상 소자(120)에 의해 발생한 열을 냉각수에 의해 방열시키는 것이 가능해져, 보다 효율적으로 방열하는 것이 가능해진다.
수냉식 방열 기구가 설치되는 경우, 도 47의 사시도 47B에 도시된 바와 같이, 웨이퍼(481) 상에, 적층되는 웨이퍼(101, 201)의 고체 촬상 소자(120) 및 로직 회로(122)의 각각에 위치 맞춤되도록, 수로(491)가 형성된 상태로 적층된다.
<제4 방열 구조의 변형예>
이상에서는, 도 48의 좌상부에 도시된 바와 같이, 메모리 회로(121), 및 로직 회로(122)의 주변에 있어서는, 틈이 되는 영역을 산화막(133)으로 매립하는 구성으로 되는 예에 대해 설명하였으나, 산화막(133)을 매립할 시에는, 시간이 걸리기 때문에, 프로세스 비용이 증대한다.
이에, 메모리 회로(121), 및 로직 회로(122)의 주변부의 틈을, 도 48의 우상부에 도시된 바와 같이, 산화막(133)을 대신하여, 유기 재료로 이루어지는 유기 재료 부재(495)로 매립하여 형성하도록 하여도 된다.
단, 메모리 회로(121) 및 로직 회로(122)의 주변부를 유기 재료 부재(495)로 매립하면, 최상면에 산화막 접합층(135)을 성막하였을 때에 열의 영향으로 평탄성이 손상되거나, 매립한 재료의 선 팽창 계수차로 휘어짐이나 굴곡이 발생하여 서포트 기판(132)의 접합이 불가능하게 되는 경우가 있다.
이 때문에, 도 48의 하부에 도시된 바와 같이, 메모리 회로(121) 및 로직 회로(122) 및 더미 회로(441)의 형상에 의해, 틈을 될 수 있는 한 작게 하도록, 레이아웃을 형성하는 것이 바람직하다. 이렇게, 틈이 작아지게 레이아웃됨으로써, 유기 재료 부재(495)의 사용량이 필요 최소한이 됨으로써, 최상면에 산화막 접합층(135)을 성막했을 때의 열의 영향, 매립한 재료의 선 팽창 계수차로 인한 휘어짐이나 굴곡의 영향을 최소한으로 하는 것이 가능해지고, 서포트 기판(132)으로의 붙임을 실현시킬 수 있다.
<<12. 전자기기에의 적용예>>
상술한 촬상 소자는, 디지털 카메라나 디지털 비디오 카메라 등의 촬상 장치, 촬상 기능을 구비한 휴대전화기, 또는, 촬상 기능을 구비한 다른 기기를 포함하는 각종의 전자기기에 적용될 수가 있다.
도 49는, 본 기술을 적용한 전자기기로서의 촬상 장치의 구성예를 나타내는 블록도이다.
도 49에 나타내는 촬상 장치(501)는, 광학계(502), 셔터 장치(503), 고체 촬상 소자(504), 구동 회로(505), 신호 처리 회로(506), 모니터(507), 및 메모리(508)를 포함하여 구성되고, 정지화상 및 동영상을 촬상 가능하다.
광학계(502)는, 1매 또는 복수 매의 렌즈를 포함하여 구성되고, 피사체로부터의 광(입사광)을 고체 촬상 소자(504)로 안내하여, 고체 촬상 소자(504)의 수광면에 결상시킨다.
셔터 장치(503)는, 광학계(502) 및 고체 촬상 소자(504)의 사이에 배치되고, 구동 회로(505)의 제어에 따라, 고체 촬상 소자(504)에의 광조사 기간 및 차광 기간을 제어한다.
고체 촬상 소자(504)는, 상술한 고체 촬상 소자를 포함하는 패키지에 의해 구성된다. 고체 촬상 소자(504)는, 광학계(502) 및 셔터 장치(503)를 거쳐 수광면에 결상되는 광에 따라, 소정의 기간, 신호 전하를 축적한다. 고체 촬상 소자(504)에 축적된 신호 전하는, 구동 회로(505)로부터 공급되는 구동 신호(타이밍 신호)에 따라 전송된다.
구동 회로(505)는, 고체 촬상 소자(504)의 전송 동작, 및, 셔터 장치(503)의 셔터 동작을 제어하는 구동 신호를 출력하여, 고체 촬상 소자(504) 및 셔터 장치(503)를 구동한다.
신호 처리 회로(506)는, 고체 촬상 소자(504)로부터 출력된 신호 전하에 대해 각종의 신호 처리를 한다. 신호 처리 회로(506)가 신호 처리를 함으로써 얻어진 화상(화상 데이터)은, 모니터(507)에 공급되어 표시되거나, 메모리(508)에 공급되어 기억(기록) 된다.
이상과 같이 구성되어 있는 촬상 장치(501)에 있어서도, 광학계(502), 및 고체 촬상 소자(204)에, 상술한 고체 촬상 장치(111)를 적용함으로써, 수율을 향상시켜, 제조에 따른 비용을 저감시키는 것이 가능해진다.
<<13. 촬상 소자의 사용예>>
도 50은, 상술의 고체 촬상 장치(111)를 사용하는 사용예를 나타내는 도면이다.
상술한 촬상 소자는, 예를 들면, 다음과 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 경우에 사용할 수 있다.
·디지털 카메라, 카메라 기능이 있는 휴대 기기, 감상용 화상을 촬영하는 장치
·자동 정지 등의 안전 운전이나, 운전자 상태의 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차재용 센서, 주행 차량이나 도로를 감시하고, 차량간 거리 등의 측거를 행하기 위한 감시 카메라를 포함하는, 교통용 장치
·유저의 제스처를 촬영하고, 그 촬영 결과에 따른 기기 조작을 행하기 위해서, TV나, 냉장고, 에어컨 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용으로 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 시큐리티용으로 제공되는 장치
·피부나, 두피를 촬영하기 위한, 미용용으로 제공되는(현미경을 포함한) 장치
·스포츠 용도 등에 적합한 액션 카메라나 웨어러블 카메라 등, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
<<14. 내시경 수술 시스템으로의 응용예>>
본 개시에 따른 기술(본 기술)은, 다양한 제품에 응용될 수가 있다. 예를 들면, 본 개시와 관련되는 기술은, 내시경 수술 시스템에 적용되어도 된다.
도 51은 본 개시에 따른 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
도 51에서는 시술자(의사)(11131)가, 내시경 수술 시스템(11000)을 이용하여, 환자 침대(11133)위의 환자(11132)에 수술을 행하고 있는 모습이 도시되어 있다. 도시된 바와 같이, 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의 그 밖의 시술구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경 하 수술을 위한 각종 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단으로부터 소정의 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성의 경통(11101)을 갖는 이른바 경성경으로 구성되는 내시경(11100)을 도시하고 있으나, 내시경(11100)은, 연성의 경통을 갖는 이른바 연성경으로 구성되어도 된다.
경통(11101)의 선단에는, 대물 렌즈가 삽입된 개구부가 설치되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 해당 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부에 연장되어 설치되는 라이트 가이드에 의해 해당 경통의 선단까지 도광되고, 대물 렌즈를 거쳐 환자(11132)의 체강 내의 관찰 대상을 향해 조사된다. 또한, 내시경(11100)은, 직시경이어도 되고, 사시경 또는 측시경이어도 된다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 설치되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 해당 광학계에 의해 해당 촬상 소자에 집광된다. 해당 촬상 소자에 의해 관찰광이 광전 변환되고, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상신호가 생성된다. 해당 화상신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU: Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되고, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상신호를 수취하고, 그 화상신호에 대해, 예를 들면 현상 처리(디모자이크 처리) 등의, 해당 화상신호에 기초하는 화상을 표시하기 위한 각종의 화상 처리를 행한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, 해당 CCU(11201)에 의해 화상 처리가 행해진 화상신호에 기초하는 화상을 표시한다.
광원 장치(11203)는, 예를 들면 LED(Light Emitting Diode) 등의 광원으로 구성되고, 시술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통해, 내시경 수술 시스템(11000)에 대해서 각종의 정보의 입력이나 지시 입력을 행할 수 있다. 예를 들면, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작, 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 시술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 부풀어 오르게 하기 위해서, 기복 튜브(11111)를 거쳐 해당 체강 내에 가스를 보낸다. 레코더(11207)는, 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종의 정보를, 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
한편, 내시경(11100)으로 시술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들면 LED, 레이저광원 또는 이들의 조합에 의해 구성되는 백색 광원으로 구성이 가능하다. RGB 레이저광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에 있어서의 촬상 화상의 화이트 밸런스의 조정을 행할 수 있다. 또한, 이 경우에는, RGB 레이저광원 각각으로부터의 레이저광을 시분할로 관찰 대상으로 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어함으로써, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 해당 방법에 의하면, 해당 촬상 소자에 컬러 필터를 설치하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 된다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어해 시분할로 화상을 취득하고, 그 화상을 합성함으로써, 이른바 노출 부족이나 노출 과다가 없는 고 다이나믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수광 관찰에 대응한 소정의 파장대역의 광을 공급 가능하도록 구성되어도 된다. 특수광 관찰에서는, 예를 들면, 체조직에 있어서의 광의 흡수의 파장 의존성을 이용하여, 통상의 관찰 시에 있어서의 조사광(즉, 백색광)에 비해 협대역의 광을 조사함으로써, 점막 표층의 혈관 등의 소정의 조직을 고 콘트라스트로 촬영하는, 이른바 협대역광 관찰(Narrow Band Imaging)이 행하여진다. 또는, 특수광 관찰에서는, 여기광을 조사함으로써 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행해져도 된다. 형광 관찰에서는, 체조직에 여기광을 조사하여 해당 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰), 또는 인도 시아닌 그린(ICG) 등의 시약을 체조직에 주입함과 함께 해당 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사해 형광상을 얻는 것 등이 행해질 수 있다. 광원 장치(11203)는, 이러한 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하도록 구성될 수 있다.
도 52는, 도 51에 나타내는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 일례를 나타내는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 쌍방향으로 통신 가능하도록 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 설치되는 광학계이다. 경통(11101)의 선단으로부터 받아들여진 관찰광은, 카메라 헤드(11102)까지 도광되고, 해당 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌 렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)는, 촬상 소자로 구성된다. 촬상부(11402)를 구성하는 촬상 소자는, 하나(이른바 단판식)이어도 되고, 복수(이른바 다판식)이어도 된다. 촬상부(11402)가 다판식으로 구성될 경우에는, 예를 들면 각 촬상소자에 의해 RGB 각각에 대응하는 화상신호가 생성되어, 그들이 합성됨으로써 컬러 화상이 얻어져도 된다. 또는, 촬상부(11402)는, 3D(Dimensional) 표시에 대응하는 오른쪽 눈용 및 왼쪽 눈용 화상신호를 각각 취득하기 위한 1쌍의 촬상 소자를 갖도록 구성되어도 된다. 3D 표시가 행해짐으로써, 시술자(11131)는 시술부에 있어서의 생체 조직의 안쪽으로의 깊이를 보다 정확하게 파악하는 것이 가능하게 된다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 설치될 수 있다.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 설치되지 않아도 된다. 예를 들면, 촬상부(11402)는, 경통(11101)의 내부에, 대물 렌즈의 바로 뒤에 설치되어도 된다.
구동부(11403)는, 액추에이터에 의해 구성되고, 카메라 헤드 제어(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌 렌즈 및 포커스 렌즈를 광축에 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상신호를 RAW 데이터로서 전송 케이블(11400)을 거쳐 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하여, 카메라 헤드 제어부(11405)에 제공한다. 해당 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상 시의 노출값을 지정하는 취지의 정보, 및/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기의 프레임 레이트나 노출값, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 되며, 취득된 화상신호에 기초하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정된다. 후자의 경우에는, 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능, 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 거쳐 수신한 CCU(11201)로부터의 제어 신호에 기초하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 거쳐 송신되는 화상신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대해, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상신호나 제어 신호는, 전기통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상신호에 대해서 각종의 화상 처리를 행한다.
제어부(11413)는, 내시경(11100)에 의한 시술부 등의 촬상, 및 시술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 행해진 화상신호에 기초하여, 시술부의 화상을 표시 장치(11202)에 표시시킨다. 이 때, 제어부(11413)는, 각종의 화상 인식 기술을 이용하여 시술부 화상 내에 있어서의 각종의 물체를 인식한다. 예를 들면, 제어부(11413)는, 시술부 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함으로써, 겸자 등의 시술구, 특정한 생체 부위, 출혈, 에너지 처치구(11112) 사용 시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때에, 그 인식 결과를 이용하여, 각종의 수술 지원 정보를 해당 시술부의 화상에 중첩 표시시킨다. 수술 지원 정보가 중첩 표시되어, 시술자(11131)에 제시됨으로써, 시술자(11131)의 부담을 경감시키거나 시술자(11131)가 확실하게 수술을 진행시키는 것이 가능하게 된다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광 파이버, 또는 이들의 복합 케이블이다.
여기서, 도시하는 예에서는, 전송 케이블(11400)을 이용하여 유선으로 통신이 행해지고 있었으나, 카메라 헤드(11102)와 CCU(11201)의 사이의 통신은 무선으로 행해져도 된다.
이상, 본 개시에 따른 기술이 적용될 수 있는 내시경 수술 시스템의 일례에 대해 설명하였다. 본 개시에 따른 기술은, 이상 설명한 구성 중, 내시경(11100)이나, 카메라 헤드(11102)(의 촬상부(11402)) 등에 적용될 수 있다. 구체적으로는, 본 개시의 고체 촬상 장치(111)는, 촬상부(10402)에 적용할 수 있다. 내시경(11100)이나, 카메라 헤드(11102)(의 촬상부(11402)) 등에 본 개시에 따른 기술을 적용함으로써, 수율을 향상시켜, 제조에 따른 비용을 저감시키는 것이 가능해진다.
한편, 여기에서는, 일례로서 내시경 수술 시스템에 대해 설명했으나, 본 개시에 따른 기술은, 그 밖에, 예를 들면, 현미경 수술 시스템 등에 적용되어도 된다.
<<15. 이동체로의 응용예>>
본 개시에 따른 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 따른 기술은, 자동차, 전기자동차, 하이브리드 전기자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어떠한 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 53은, 본 개시에 따른 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통해 접속된 복수의 전자 제어 유닛을 구비한다. 도 53에 도시된 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차량용 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은, 키리스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는 헤드램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프 제어장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 접수하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행하여도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하고, 구동계 제어 유닛(12010)에 대하여 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는 차량의 충돌 회피 또는 충격 완화, 차간 거리에 기초한 추종 주행, 차량 속도 유지 주행, 차량의 충돌 경고, 또는 차량의 차선 이탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12030)에 대하여 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행 차 또는 반대편 차량의 위치에 따라 헤드램프를 제어하고, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치로 음성 및 화상 중 적어도 일방의 출력 신호를 송신한다. 도 53의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 된다.
도 54는, 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 54에서는, 차량(12100)은, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 가진다.
촬상부(12101, 12102, 12103, 12104, 12105)는 예를 들면, 차량(12100)의 프론트 노즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실 내의 프런트 글래스 상부 등의 위치에 설치된다. 프론트 노즈에 구비되는 촬상부(12101) 및 차실 내의 프런트 글래스 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방 화상을 취득한다. 촬상부(12101 및 12105)로 취득되는 전방의 화상은, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
한편, 도 54에는 촬상부(12101~12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프론트 노즈에 설치된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는 리어 범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101~12104)로 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상을 얻을 수 있다.
촬상부(12101~12104)의 적어도 하나는 거리 정보를 취득하는 기능을 가지고 있어도 된다. 예를 들면, 촬상부(12101~12104)의 적어도 하나는 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 갖는 촬상 소자여도 된다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101~12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로서 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행 차와의 사이에서 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함)나 자동 가속 제어(추종 발진 제어도 포함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101~12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변 장애물을, 차량(12100)의 운전자가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 운전자에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101~12104)의 적어도 하나는 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101~12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101~12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 해서 보행자인지 아닌지를 판별하는 절차에 의해 수행된다. 마이크로 컴퓨터(12051)가, 촬상부(12101~12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여 보행자를 인식하면, 음성 화상 출력부(12052)는 해당 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 따른 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해 설명하였다. 본 개시에 따른 기술은, 이상 설명한 구성 중, 예를 들면, 촬상부(12031) 등에 적용될 수 있다. 구체적으로는, 본 개시의 고체 촬상 장치(111)는, 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 따른 기술을 적용함으로써, 수율을 향상시켜, 제조에 따른 비용을 저감시키는 것이 가능해진다.
본 개시에 따른 기술은, 이상과 같은 고체 촬상 장치에 적용할 수 있다.
한편, 본 개시는, 이하와 같은 구성도 취할 수 있다.
<1> 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
상기 화소 신호의 신호 처리에 필요한 신호 처리 회로가 매립 부재에 의해 매립된 제2 반도체 소자와,
상기 제1 반도체 소자와 상기 제2 반도체 소자의 사이를 전기적으로 접속하는 배선을 포함하고,
상기 제1 반도체 소자와 상기 제2 반도체 소자는, 산화막 접합으로 적층되는 이면 조사형 고체 촬상 장치.
<2> 상기 제1 반도체 소자는, 상기 제2 반도체 소자보다 큰 <1>에 기재된 이면 조사형 고체 촬상 장치.
<3> 상기 제1 반도체 소자는, 상기 제2 반도체 소자보다 작은 <1>에 기재된 이면 조사형 고체 촬상 장치.
<4> 상기 신호 처리 회로는, 제1 신호 처리 회로와 제2 신호 처리 회로를 포함하고,
상기 제2 반도체 소자에는, 상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로가 수평 방향으로 나란히 배치되어 상기 매립 부재에 의해 매립되는 <1> 내지 <3> 중 어느 하나에 기재된 이면 조사형 고체 촬상 장치.
<5> 상기 신호 처리 회로는, 제1 신호 처리 회로와 제2 신호 처리 회로를 포함하고,
상기 배선은, 제1 배선과 제2 배선을 포함하고,
상기 제2 반도체 소자에는, 상기 제1 신호 처리 회로가 상기 매립 부재에 의해 매립되고,
상기 제2 신호 처리 회로가 상기 매립 부재에 의해 매립된 제3 반도체 소자를 포함하고,
상기 제1 배선은, 상기 제1 반도체 소자와 상기 제2 반도체 소자를 전기적으로 접속하고,
상기 제2 배선은, 상기 제2 반도체 소자와 상기 제3 반도체 소자를 전기적으로 접속하고,
상기 제2 반도체 소자와 상기 제3 반도체 소자는, 산화막 접합으로 적층되는 <1> 내지 <4> 중 어느 하나에 기재된 이면 조사형 고체 촬상 장치.
<6> 상기 배선은, CuCu 접합인 <1> 내지 <5> 중 어느 하나에 기재된 이면 조사형 고체 촬상 장치.
<7> 상기 배선은, 스루 비아를 통해 전기적으로 접속하는 <1> 내지 <5> 중 어느 하나에 기재된 이면 조사형 고체 촬상 장치.
<8> 상기 배선은, 상기 촬상 소자의 촬상면 측에서부터 형성된 스루 비아를 통해 전기적으로 접속하는 <7>에 기재된 이면 조사형 고체 촬상 장치.
<9> 상기 배선은, 상기 촬상 소자의 촬상면의 반대측의 면에서부터 형성된 스루 비아를 통해 전기적으로 접속하는 <7>에 기재된 이면 조사형 고체 촬상 장치.
<10> 상기 매립 부재는, 산화막인 <1> 내지 <9> 중 어느 하나에 기재된 이면 조사형 고체 촬상 장치.
<11> 상기 매립 부재는, 유기 재료인 <1> 내지 <9> 중 어느 하나에 기재된 이면 조사형 고체 촬상 장치.
<12> 상기 제2 반도체 소자 내에서, 상기 신호 처리 회로는, 상기 신호 처리 회로 사이의 틈을 최소로 하도록 레이아웃되고, 유기 재료로 이루어지는 상기 매립 부재에 의해 매립되는 <11>에 기재된 이면 조사형 고체 촬상 장치.
<13> 상기 제2 반도체 소자에는, 상기 신호 처리 회로에 더하여, 반도체 소자로 이루어지는, 더미 배선을 포함하는 더미 회로가 상기 매립 부재에 의해 매립되는 <1> 내지 <12> 중 어느 하나에 기재된 이면 조사형 고체 촬상 장치.
<14> 상기 제2 반도체 소자에서의, 상기 제1 반도체 소자와 적층되는 면과 반대측 면에, 소정의 열전도율보다 높은 부재로 이루어지는, 열을 방출하는 방열 부재가 적층되는 <1> 내지 <13> 중 어느 하나에 기재된 이면 조사형 고체 촬상 장치.
<15> 상기 방열 부재는, SiC, AIN, SIN, Cu, Al, 및 C를 포함하는 <14>에 기재된 이면 조사형 고체 촬상 장치.
<16> 상기 방열 부재는, 냉각수를 순환시키는 수로를 포함하는 <14>에 기재된 이면 조사형 고체 촬상 장치.
<17> 상기 신호 처리 회로는, 로직 회로, 메모리 회로, 전원 회로, 화상 신호 압축 회로, 클럭 회로 및 광통신 변환 회로를 포함하는 <1> 내지 <16> 중 어느 하나에 기재된 이면 조사형 고체 촬상 장치.
<18> 상기 신호 처리 회로는, 상기 매립 부재에 의해 상기 제1 반도체 소자에 매립되는 <1> 내지 <17> 중 어느 하나에 기재된 이면 조사형 고체 촬상 장치.
<19> 상기 신호 처리 회로는, 그 일부를, 상기 제1 반도체 소자에 대해 위치 결정하여 접촉하고, 접촉한 부위의 주변 부위에서부터 점차 접합한 후, 상기 매립 부재에 의해 매립되는 <18>에 기재된 이면 조사형 고체 촬상 장치.
<20> 상기 그 일부는, 상기 신호 처리 회로의 단부 변 및 단부 점을 포함하는 <19>에 기재된 이면 조사형 고체 촬상 장치.
<21> 상기 신호 처리 회로는, 상기 제1 반도체 소자보다 작은 <19>에 기재된 이면 조사형 고체 촬상 장치.
<22> 상기 신호 처리 회로는, 그 일부를, 상기 제2 반도체 소자에 대해 위치 결정하여 접촉하고, 접촉한 부위의 주변 부위에서부터 점차 접합한 후, 상기 매립 부재에 의해 매립되는 <1> 내지 <17> 중 어느 하나에 기재된 이면 조사형 고체 촬상 장치.
<23> 상기 그 일부는, 상기 신호 처리 회로의 단부 변 및 단부 점을 포함하는 <22>에 기재된 이면 조사형 고체 촬상 장치.
<24> 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
상기 화소 신호의 신호 처리에 필요한 신호 처리 회로가 매립 부재에 의해 매립된 제2 반도체 소자와,
상기 제1 반도체 소자와 상기 제2 반도체 소자의 사이를 전기적으로 접속하는 배선을 포함하고,
상기 제1 반도체 소자와 상기 제2 반도체 소자는, 산화막 접합으로 적층되는 이면 조사형 고체 촬상 장치의 제조 방법으로서,
반도체 프로세스에 의해 형성된 상기 촬상 소자를 갖는 제1 웨이퍼와,
반도체 프로세스에 의해 형성된 상기 신호 처리 회로 중, 전기적인 검사에 의해 양품이라고 판정된 상기 신호 처리 회로가 재배치되어, 상기 매립 부재에 의해 매립된 제2 웨이퍼가,
상기 제1 반도체 소자와 상기 제2 반도체 소자의 사이의 배선이 전기적으로 접속되게 산화막 접합으로 적층된 후, 개별화되는 이면 조사형 고체 촬상 장치의 제조 방법.
<25> 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
상기 화소 신호의 신호 처리에 필요한 신호 처리 회로가 매립 부재에 의해 매립된 제2 반도체 소자와,
상기 제1 반도체 소자와 상기 제2 반도체 소자의 사이를 전기적으로 접속하는 배선을 포함하고,
상기 제1 반도체 소자와 상기 제2 반도체 소자는, 산화막 접합으로 적층되는 이면 조사형 고체 촬상 장치를 구비한 촬상 장치.
<26> 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
상기 화소 신호의 신호 처리에 필요한 신호 처리 회로가 매립 부재에 의해 매립된 제2 반도체 소자와,
상기 제1 반도체 소자와 상기 제2 반도체 소자의 사이를 전기적으로 접속하는 배선을 포함하고,
상기 제1 반도체 소자와 상기 제2 반도체 소자는, 산화막 접합으로 적층되는 이면 조사형 고체 촬상 장치를 구비한 전자기기.
101~104: 웨이퍼
111: 고체 촬상 장치
120: 고체 촬상 소자
120a: 단자
121: 메모리 회로
121a, 121a-1, 121a-2: 단자
122: 로직 회로
122a: 단자
131: 온 칩 렌즈와 온 칩 컬러 필터
132: 서포트 기판
133: 산화막
134, 134-1, 134-2, 134A~134H: 배선
135: 산화막 접합층
151: 재배치 기판
152: 점착제
161, 171: 서포트 기판
321: 제1 반도체 기판
322: 제2 반도체 기판
323: 제3 반도체 기판
331~333: 다층 배선층
351, 352, 361, 362, 372, 381, 382, 391, 401, 402: 컨택트
441: 더미 회로
441a: 더미 배선
471: 고열전도율 재료 부재
491: 수로
495: 유기 재료 부재
111: 고체 촬상 장치
120: 고체 촬상 소자
120a: 단자
121: 메모리 회로
121a, 121a-1, 121a-2: 단자
122: 로직 회로
122a: 단자
131: 온 칩 렌즈와 온 칩 컬러 필터
132: 서포트 기판
133: 산화막
134, 134-1, 134-2, 134A~134H: 배선
135: 산화막 접합층
151: 재배치 기판
152: 점착제
161, 171: 서포트 기판
321: 제1 반도체 기판
322: 제2 반도체 기판
323: 제3 반도체 기판
331~333: 다층 배선층
351, 352, 361, 362, 372, 381, 382, 391, 401, 402: 컨택트
441: 더미 회로
441a: 더미 배선
471: 고열전도율 재료 부재
491: 수로
495: 유기 재료 부재
Claims (1)
- 광 입사측에 배치된 제1 반도체 기판과 상기 광 입사측의 반대쪽에 배치된 제1 다층 배선층을 포함하는 제1 반도체 소자를 포함하는 제1 반도체 소자층; 및
제2 반도체 기판과 제2 다층 배선층을 포함하는 제2 반도체 소자, 및 제3 반도체 기판과 제3 다층 배선층을 포함하는 제3 반도체 소자를 포함하는 제2 반도체 소자층을 포함하고,
상기 제1 반도체 소자와 상기 제2 반도체 소자가 함께 접합되어, 상기 제1 다층 배선층과 상기 제2 다층 배선층이 서로 대향하고,
상기 제1 반도체 소자와 상기 제3 반도체 소자가 함께 접합되어, 상기 제1 다층 배선층과 상기 제3 다층 배선층이 서로 대향하며,
상기 제1 반도체 소자의 크기는, 상기 제2 반도체 소자의 크기보다 큰 이면 조사형 고체 촬상 장치.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2017-208864 | 2017-10-30 | ||
| JP2017208864 | 2017-10-30 | ||
| JP2018062477 | 2018-03-28 | ||
| JPJP-P-2018-062477 | 2018-03-28 | ||
| KR1020237015204A KR102619140B1 (ko) | 2017-10-30 | 2018-10-16 | 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 |
| PCT/JP2018/038423 WO2019087764A1 (ja) | 2017-10-30 | 2018-10-16 | 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237015204A Division KR102619140B1 (ko) | 2017-10-30 | 2018-10-16 | 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240001292A true KR20240001292A (ko) | 2024-01-03 |
Family
ID=66331799
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237044668A KR20240001292A (ko) | 2017-10-30 | 2018-10-16 | 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 |
| KR1020207011647A KR102677875B1 (ko) | 2017-10-30 | 2018-10-16 | 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 |
| KR1020237015204A KR102619140B1 (ko) | 2017-10-30 | 2018-10-16 | 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207011647A KR102677875B1 (ko) | 2017-10-30 | 2018-10-16 | 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 |
| KR1020237015204A KR102619140B1 (ko) | 2017-10-30 | 2018-10-16 | 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US20200258924A1 (ko) |
| EP (1) | EP3706169A4 (ko) |
| JP (2) | JP7293123B2 (ko) |
| KR (3) | KR20240001292A (ko) |
| CN (1) | CN111247638A (ko) |
| DE (1) | DE112018005315T5 (ko) |
| TW (2) | TWI788430B (ko) |
| WO (1) | WO2019087764A1 (ko) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202101744A (zh) * | 2018-12-20 | 2021-01-01 | 日商索尼半導體解決方案公司 | 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器 |
| CN113939910A (zh) * | 2019-07-24 | 2022-01-14 | 索尼半导体解决方案公司 | 固态摄像装置、电子设备和固态摄像装置的制造方法 |
| TW202118280A (zh) * | 2019-09-10 | 2021-05-01 | 日商索尼半導體解決方案公司 | 攝像裝置、電子機𠾖及製造方法 |
| US20220344400A1 (en) * | 2019-09-30 | 2022-10-27 | Nikon Corporation | Image capturing device and image capturing apparatus |
| JP2021068950A (ja) * | 2019-10-18 | 2021-04-30 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
| JPWO2021140936A1 (ko) | 2020-01-06 | 2021-07-15 | ||
| US20230117629A1 (en) * | 2020-03-31 | 2023-04-20 | Sony Semiconductor Solutions Corporation | Imaging element and method for manufacturing imaging element |
| US20230139201A1 (en) * | 2020-03-31 | 2023-05-04 | Sony Semiconductor Solutions Corporation | Imaging element and method for manufacturing imaging element |
| EP4181502A4 (en) * | 2020-07-07 | 2023-08-16 | Sony Semiconductor Solutions Corporation | IMAGING DEVICE AND ELECTRONIC APPARATUS |
| JP2022040579A (ja) * | 2020-08-31 | 2022-03-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、および、半導体装置の製造方法 |
| CN116057687A (zh) | 2020-10-16 | 2023-05-02 | 索尼半导体解决方案公司 | 成像装置和电子设备 |
| JPWO2022091615A1 (ko) * | 2020-10-26 | 2022-05-05 | ||
| JP2022089275A (ja) * | 2020-12-04 | 2022-06-16 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、電子機器、製造方法 |
| JP7556504B2 (ja) | 2020-12-25 | 2024-09-26 | 国立大学法人東京工業大学 | 半導体装置及びその製造方法 |
| WO2022196188A1 (ja) * | 2021-03-15 | 2022-09-22 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、撮像装置の製造方法、および電子機器 |
| JP2022174486A (ja) * | 2021-05-11 | 2022-11-24 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| DE112022003725T5 (de) | 2021-07-27 | 2024-05-16 | Sony Semiconductor Solutions Corporation | Festkörperbildgebungselement, bildgebungseinrichtung und elektronische vorrichtung |
| CN117730415A (zh) * | 2021-07-30 | 2024-03-19 | 京瓷株式会社 | 电子元件安装用基板以及电子装置 |
| JP2023082375A (ja) * | 2021-12-02 | 2023-06-14 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
| WO2023145388A1 (ja) * | 2022-01-25 | 2023-08-03 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
| US20230268372A1 (en) * | 2022-02-21 | 2023-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked cmos image sensor |
| JP2024016742A (ja) * | 2022-07-26 | 2024-02-07 | ソニーセミコンダクタソリューションズ株式会社 | 電子デバイス |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140099582A (ko) | 2013-02-04 | 2014-08-13 | 삼성전자주식회사 | 패키지의 외부접속단자 형성 방법 및 이를 수행하기 위한 장치 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01218042A (ja) * | 1988-02-26 | 1989-08-31 | Nec Corp | 半導体装置 |
| JP2004008406A (ja) * | 2002-06-05 | 2004-01-15 | Toshiba Corp | 放射線検出器の製造方法、放射線検出器およびｘ線ｃｔ装置 |
| TW200824058A (en) * | 2005-02-23 | 2008-06-01 | Almt Corp | Semiconductor element mounting member, semiconductor device, imaging device, light emitting diode constituting member, and light emitting diode |
| KR101070921B1 (ko) * | 2006-10-19 | 2011-10-06 | 삼성테크윈 주식회사 | 이미지 센서용 칩 패키지 및 그 제조방법 |
| JP5985136B2 (ja) * | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
| JP5442394B2 (ja) * | 2009-10-29 | 2014-03-12 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP5685898B2 (ja) * | 2010-01-08 | 2015-03-18 | ソニー株式会社 | 半導体装置、固体撮像装置、およびカメラシステム |
| JP5943544B2 (ja) | 2010-12-20 | 2016-07-05 | 株式会社ディスコ | 積層デバイスの製造方法及び積層デバイス |
| JP5696513B2 (ja) * | 2011-02-08 | 2015-04-08 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| WO2012133760A1 (ja) | 2011-03-30 | 2012-10-04 | ボンドテック株式会社 | 電子部品実装方法、電子部品実装システムおよび基板 |
| JP2013187529A (ja) | 2012-03-12 | 2013-09-19 | National Institute Of Advanced Industrial & Technology | チップ部品の組立方法 |
| US8766387B2 (en) * | 2012-05-18 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertically integrated image sensor chips and methods for forming the same |
| JP2014099582A (ja) | 2012-10-18 | 2014-05-29 | Sony Corp | 固体撮像装置 |
| US9685478B2 (en) * | 2012-11-16 | 2017-06-20 | Sharp Kabushiki Kaisha | Flip-chip bonding method and solid-state image pickup device manufacturing method characterized in including flip-chip bonding method |
| KR101334220B1 (ko) * | 2012-11-16 | 2013-11-29 | (주)실리콘화일 | 버팅 콘택 방식을 이용한 웨이퍼 간의 전기적 연결방법 및 이를 이용하여 구현한 반도체 장치 |
| JP5939184B2 (ja) | 2013-03-22 | 2016-06-22 | ソニー株式会社 | 半導体装置の製造方法 |
| WO2015004867A1 (ja) * | 2013-07-12 | 2015-01-15 | シャープ株式会社 | 放射線検出用半導体装置 |
| JP2015195235A (ja) * | 2014-03-31 | 2015-11-05 | ソニー株式会社 | 固体撮像素子、電子機器、および撮像方法 |
| JP6245474B2 (ja) * | 2014-04-21 | 2017-12-13 | ソニー株式会社 | 固体撮像素子、固体撮像素子の製造方法、並びに、電子機器 |
| JP2016018962A (ja) * | 2014-07-10 | 2016-02-01 | 株式会社東芝 | 固体撮像装置および固体撮像装置の製造方法 |
| JP2016146376A (ja) * | 2015-02-06 | 2016-08-12 | ルネサスエレクトロニクス株式会社 | 撮像装置およびその製造方法 |
| JP6693068B2 (ja) * | 2015-03-12 | 2020-05-13 | ソニー株式会社 | 固体撮像装置および製造方法、並びに電子機器 |
| JP2017139325A (ja) * | 2016-02-03 | 2017-08-10 | 株式会社村田製作所 | 半導体モジュール及び半導体モジュールの製造方法 |
| CN108780791B (zh) * | 2016-03-01 | 2023-01-10 | 索尼公司 | 半导体装置、电子模块、电子设备和用于生产半导体装置的方法 |
| US10720465B2 (en) * | 2016-03-31 | 2020-07-21 | Nikon Corporation | Image sensor and image capture device |
| US9881956B2 (en) * | 2016-05-06 | 2018-01-30 | International Business Machines Corporation | Heterogeneous integration using wafer-to-wafer stacking with die size adjustment |
| KR102460077B1 (ko) * | 2016-08-05 | 2022-10-28 | 삼성전자주식회사 | 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈 |
| KR102619666B1 (ko) * | 2016-11-23 | 2023-12-29 | 삼성전자주식회사 | 이미지 센서 패키지 |
| KR102275684B1 (ko) * | 2017-04-18 | 2021-07-13 | 삼성전자주식회사 | 반도체 패키지 |
| KR102380823B1 (ko) * | 2017-08-16 | 2022-04-01 | 삼성전자주식회사 | 발열체를 포함하는 칩 구조체 |
-
2018
- 2018-10-09 TW TW107135485A patent/TWI788430B/zh active
- 2018-10-09 TW TW111145135A patent/TW202315106A/zh unknown
- 2018-10-16 KR KR1020237044668A patent/KR20240001292A/ko not_active Application Discontinuation
- 2018-10-16 WO PCT/JP2018/038423 patent/WO2019087764A1/ja unknown
- 2018-10-16 KR KR1020207011647A patent/KR102677875B1/ko active IP Right Grant
- 2018-10-16 CN CN201880068715.7A patent/CN111247638A/zh active Pending
- 2018-10-16 EP EP18872679.8A patent/EP3706169A4/en active Pending
- 2018-10-16 US US16/758,535 patent/US20200258924A1/en active Pending
- 2018-10-16 JP JP2019551025A patent/JP7293123B2/ja active Active
- 2018-10-16 DE DE112018005315.6T patent/DE112018005315T5/de active Pending
- 2018-10-16 KR KR1020237015204A patent/KR102619140B1/ko active IP Right Grant
-
2022
- 2022-06-15 US US17/841,513 patent/US20220310680A1/en active Pending
-
2023
- 2023-06-08 JP JP2023094867A patent/JP2023115053A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140099582A (ko) | 2013-02-04 | 2014-08-13 | 삼성전자주식회사 | 패키지의 외부접속단자 형성 방법 및 이를 수행하기 위한 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2019087764A1 (ja) | 2020-11-19 |
| EP3706169A4 (en) | 2020-12-16 |
| JP7293123B2 (ja) | 2023-06-19 |
| WO2019087764A1 (ja) | 2019-05-09 |
| US20220310680A1 (en) | 2022-09-29 |
| DE112018005315T5 (de) | 2020-07-23 |
| KR20230066488A (ko) | 2023-05-15 |
| JP2023115053A (ja) | 2023-08-18 |
| EP3706169A1 (en) | 2020-09-09 |
| KR102619140B1 (ko) | 2023-12-28 |
| CN111247638A (zh) | 2020-06-05 |
| TWI788430B (zh) | 2023-01-01 |
| TW202315106A (zh) | 2023-04-01 |
| KR102677875B1 (ko) | 2024-06-25 |
| US20200258924A1 (en) | 2020-08-13 |
| KR20200077522A (ko) | 2020-06-30 |
| TW201924035A (zh) | 2019-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102619140B1 (ko) | 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 | |
| TWI782058B (zh) | 固體攝像裝置 | |
| US20220037382A1 (en) | Backside-illumination solid-state image pickup apparatus and backside-illumination solid-state image-pickup-apparatus manufacturing method, image pickup apparatus, and electronic equipment | |
| JP2019040893A (ja) | 固体撮像装置およびその製造方法、並びに電子機器 | |
| JPWO2020137285A1 (ja) | 撮像素子および撮像素子の製造方法 | |
| WO2020246323A1 (ja) | 撮像装置 | |
| JP2023164552A (ja) | 固体撮像装置及び電子機器 | |
| CN111133581A (zh) | 摄像元件、其制造方法和电子设备 | |
| WO2022044804A1 (ja) | センサデバイスおよび電子機器 | |
| WO2021193266A1 (ja) | 固体撮像装置 | |
| WO2021240982A1 (ja) | 半導体装置とその製造方法、及び電子機器 | |
| WO2021049302A1 (ja) | 撮像装置、電子機器、製造方法 | |
| WO2021187092A1 (ja) | 撮像素子、半導体チップ | |
| TWI825178B (zh) | 攝像裝置 | |
| WO2021140936A1 (ja) | 受光装置 | |
| WO2024195725A1 (ja) | 半導体装置 | |
| WO2023100492A1 (ja) | 半導体装置及び電子機器 | |
| WO2021187151A1 (ja) | 撮像素子、半導体チップ | |
| JP2024098510A (ja) | 半導体装置 | |
| KR20240122431A (ko) | 반도체 장치, 전자 기기 및 웨이퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |