WO2021187092A1 - 撮像素子、半導体チップ - Google Patents

撮像素子、半導体チップ Download PDF

Info

Publication number
WO2021187092A1
WO2021187092A1 PCT/JP2021/008045 JP2021008045W WO2021187092A1 WO 2021187092 A1 WO2021187092 A1 WO 2021187092A1 JP 2021008045 W JP2021008045 W JP 2021008045W WO 2021187092 A1 WO2021187092 A1 WO 2021187092A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
film
laminated
charging film
image pickup
Prior art date
Application number
PCT/JP2021/008045
Other languages
English (en)
French (fr)
Inventor
仁志 岡野
完 清水
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN202180010835.3A priority Critical patent/CN115039227A/zh
Priority to US17/908,658 priority patent/US20230095332A1/en
Publication of WO2021187092A1 publication Critical patent/WO2021187092A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Definitions

  • the present technology relates to an image sensor and a semiconductor chip, for example, an image sensor and a semiconductor chip capable of reducing the height.
  • CMOS image sensor composed of a logic substrate and a sensor substrate is produced by the above-mentioned method, and there is also a CMOS image sensor in which three or more semiconductor substrates are laminated.
  • This technology was made in view of such a situation, and makes it possible to make the semiconductor substrate thinner, shorter, and smaller.
  • a first chip including a photodiode and a second chip including a circuit for processing a signal from the photodiode are laminated, and the second chip A charging film is provided on the second surface opposite to the first surface on which the first chip is laminated.
  • the semiconductor chip on one side of the present technology is a chip having a thickness of 20 um or less, and a charging film is provided on a predetermined surface of the chip.
  • the second image pickup device of one aspect of the present technology includes a first chip including a photodiode, a second chip including a circuit for processing a signal from the photodiode, and a third chip having a memory function or an AI function.
  • a charging film is provided on a second surface opposite to the first surface on which the second chip of the third chip is laminated.
  • a first chip including a photodiode and a second chip including a circuit for processing a signal from the photodiode are laminated, and the second chip is laminated.
  • a charging film is provided on the second surface opposite to the first surface on which the first chip is laminated.
  • the semiconductor chip on one side of the present technology is a chip having a thickness of 20 um or less, and a charging film is provided on a predetermined surface of the chip.
  • a first chip including a photodiode, a second chip including a circuit for processing a signal from the photodiode, and a second chip having a memory function or an AI function.
  • 3 chips are laminated, and a charging film is provided on a second surface opposite to the first surface on which the second chip of the third chip is laminated.
  • an imaging device Since this technology can be applied to an imaging device, the case where this technology is applied to an imaging device will be described here as an example.
  • the description will be continued by taking an image pickup device as an example, but the present technology is not limited to the application to the image pickup device, and includes an image pickup device such as a digital still camera or a video camera, and an image pickup function of a mobile phone or the like. It can be applied to all electronic devices that use an image pickup device (photoelectric conversion unit) such as a portable terminal device that has an image pickup device and a copying machine that uses an image pickup device for an image reading unit. In some cases, a modular form mounted on an electronic device, that is, a camera module is used as an image pickup device.
  • FIG. 1 is a block diagram showing a configuration example of an imaging device which is an example of the electronic device of the present disclosure.
  • the image pickup apparatus 10 includes an optical system including a lens group 11 and the like, an image pickup element 12, a DSP circuit 13 which is a camera signal processing unit, a frame memory 14, a display unit 15, a recording unit 16, and an operation system 17. , And a power supply system 18 and the like.
  • the DSP circuit 13, the frame memory 14, the display unit 15, the recording unit 16, the operation system 17, and the power supply system 18 are connected to each other via the bus line 19.
  • the CPU 20 controls each part in the image pickup apparatus 10.
  • the lens group 11 captures incident light (image light) from the subject and forms an image on the image pickup surface of the image pickup device 12.
  • the image pickup device 12 converts the amount of incident light imaged on the image pickup surface by the lens group 11 into an electric signal on a pixel-by-pixel basis and outputs it as a pixel signal.
  • an image pickup device image sensor including the pixels described below can be used.
  • the display unit 15 includes a panel-type display unit such as a liquid crystal display unit and an organic EL (electroluminescence) display unit, and displays a moving image or a still image captured by the image sensor 12.
  • the recording unit 16 records the moving image or still image captured by the image sensor 12 on a recording medium such as a video tape or a DVD (Digital Versatile Disk).
  • the operation system 17 issues operation commands for various functions of the image pickup apparatus under the operation of the user.
  • the power supply system 18 appropriately supplies various power supplies that serve as operating power supplies for the DSP circuit 13, the frame memory 14, the display unit 15, the recording unit 16, and the operation system 17 to these supply targets.
  • FIG. 2 is a block diagram showing a configuration example of the image sensor 12.
  • the image sensor 12 can be a CMOS (Complementary Metal Oxide Semiconductor) image sensor.
  • the image sensor 12 includes a pixel array unit 41, a vertical drive unit 42, a column processing unit 43, a horizontal drive unit 44, and a system control unit 45.
  • the pixel array unit 41, the vertical drive unit 42, the column processing unit 43, the horizontal drive unit 44, and the system control unit 45 are formed on a semiconductor substrate (chip) (not shown).
  • unit pixels having a photoelectric conversion element that generates an amount of light charge corresponding to the amount of incident light and accumulates it inside are two-dimensionally arranged in a matrix.
  • the light charge of the amount of charge corresponding to the amount of incident light may be simply described as “charge”
  • the unit pixel may be simply described as "pixel”.
  • pixel drive lines 46 are formed row by row with respect to the matrix-like pixel array along the left-right direction (arrangement direction of pixels in the pixel row) in the figure, and vertical signal lines 47 are formed for each column. Is formed along the vertical direction (arrangement direction of pixels in the pixel array) in the figure.
  • One end of the pixel drive line 46 is connected to the output end corresponding to each line of the vertical drive unit 42.
  • the image sensor 12 further includes a signal processing unit 48 and a data storage unit 49.
  • the signal processing unit 48 and the data storage unit 49 may be processed by an external signal processing unit provided on a substrate separate from the image sensor 12, for example, a DSP (Digital Signal Processor) or software, or on the same substrate as the image sensor 12. It may be mounted on.
  • DSP Digital Signal Processor
  • the vertical drive unit 42 is a pixel drive unit that is composed of a shift register, an address decoder, and the like, and drives each pixel of the pixel array unit 41 at the same time for all pixels or in line units. Although the specific configuration of the vertical drive unit 42 is not shown, it has a read scanning system, a sweep scanning system, or a batch sweep and batch transfer.
  • the read-out scanning system selectively scans the unit pixels of the pixel array unit 41 row by row in order to read a signal from the unit pixels.
  • row drive rolling shutter operation
  • sweep scanning is performed prior to the read scanning by the time of the shutter speed with respect to the read row in which the read scan is performed by the read scanning system.
  • global exposure global shutter operation
  • batch sweeping is performed in advance of the batch transfer by the time of the shutter speed.
  • the electronic shutter operation refers to an operation in which the optical charge of the photoelectric conversion element is discarded and a new exposure is started (accumulation of the optical charge is started).
  • the signal read by the read operation by the read scanning system corresponds to the amount of light incidented after the read operation immediately before or the electronic shutter operation.
  • the period from the read timing by the immediately preceding read operation or the sweep timing by the electronic shutter operation to the read timing by the current read operation is the light charge accumulation period (exposure period) in the unit pixel.
  • the period from batch sweeping to batch transfer is the accumulation period (exposure period).
  • the pixel signal output from each unit pixel of the pixel row selectively scanned by the vertical drive unit 42 is supplied to the column processing unit 43 through each of the vertical signal lines 47.
  • the column processing unit 43 performs predetermined signal processing on the pixel signal output from each unit pixel of the selected row through the vertical signal line 47 for each pixel column of the pixel array unit 41, and the pixel signal after the signal processing. Temporarily hold.
  • the column processing unit 43 performs at least noise removal processing, for example, CDS (Correlated Double Sampling) processing as signal processing.
  • CDS Correlated Double Sampling
  • the column processing unit 43 can be provided with, for example, an AD (analog-digital) conversion function, and the signal level can be output as a digital signal.
  • the horizontal drive unit 44 is composed of a shift register, an address decoder, and the like, and sequentially selects unit circuits corresponding to the pixel strings of the column processing unit 43. By the selective scanning by the horizontal drive unit 44, the pixel signals signal-processed by the column processing unit 43 are sequentially output to the signal processing unit 48.
  • the system control unit 45 is composed of a timing generator or the like that generates various timing signals, and the vertical drive unit 42, the column processing unit 43, the horizontal drive unit 44, or the like is based on the various timing signals generated by the timing generator. Drive control is performed.
  • the signal processing unit 48 has at least an addition processing function, and performs various signal processing such as addition processing on the pixel signal output from the column processing unit 43.
  • the data storage unit 49 temporarily stores data necessary for the signal processing in the signal processing unit 48.
  • FIG. 3 shows a cross-sectional configuration example of the image pickup device 12 (referred to as the image pickup device 12a) according to the first embodiment.
  • the image sensor 12a has a configuration in which a CIS (CMOS Image Sensor) chip 101, a logic chip 102, and a support base 103 are laminated in this order from the top of the drawing.
  • the upper side in the figure is the light incident surface side, and the CIS chip 101 is laminated on the light incident surface side.
  • the CIS chip 101 is, for example, a chip that includes the pixel array unit 41 shown in FIG.
  • the CIS chip 101 is composed of a photodiode layer 116 and a wiring layer 114 in which a plurality of photodiodes 113 formed on a silicon substrate are formed. Further, an on-chip lens 111 and a color filter 112 are laminated on the light incident surface side of the CIS chip 101.
  • a logic circuit, memory, etc. are formed on the logic chip 102.
  • the logic circuit is, for example, a system control unit 45 or a signal processing unit 48 (FIG. 2).
  • the logic chip 102 and the CIS chip 101 are connected by pads formed on the respective chips.
  • the logic chip 102 has a pad 121 formed on the side on which the CIS chip 101 is laminated.
  • the CIS chip 101 has a pad 115 formed on the side on which the logic chip 102 is laminated.
  • the pad 115 and the pad 121 are each formed of a conductor such as copper (Cu).
  • the pad 115 is electrically connected to a predetermined portion of the circuit formed on the CIS chip 101, for example, a wiring that reads a signal from the photodiode 113.
  • the pad 121 is electrically connected to a logic circuit formed on the logic chip 102.
  • the pads 115 and the pads 121 corresponding to each other are formed at positions in contact with each other in a state where the CIS chip 101 and the logic chip 102 are laminated as shown in FIG. That is, the circuit formed on the CIS chip 101 and the circuit formed on the logic chip 102 are electrically connected to each other via the pad 115 and the pad 121.
  • the number of pads 115 and pads 121 formed on the image sensor 12a is arbitrary.
  • a wiring 122, a transistor 123, and the like are formed on the logic chip 102.
  • a multilayer wiring layer 104 is formed on the upper side (CIS chip 101 side) of the silicon substrate 105 made of silicon (Si).
  • the multi-layer wiring layer 104 includes the system control unit 45 and the signal processing unit 48 shown in FIG.
  • a plurality of wiring layers are formed in the multilayer wiring layer 104, and an interlayer insulating film is formed between the wiring layers.
  • the pad 121 is connected to the wiring 122. Further, the pad 121 and the wiring 122 formed in the predetermined wiring layer are connected by Via formed in the vertical direction. Although one transistor 123 (gate) is shown in FIG. 3, a plurality of transistors are formed.
  • the charging film 130 is formed on the side on which the support base 103 is laminated, in other words, on the surface opposite to the surface on which the CIS chip 101 is laminated (silicon substrate 105 side).
  • the charging film 130 will be described by showing an example in which the charging film 130 is formed only on the silicon substrate 105 of the logic chip 102, but the charging film 130 is also formed on the side surface of the logic chip 102. You may be.
  • the charging film 130 is provided so as not to cause an adverse effect due to a defect formed when the logic chip 102 is manufactured, for example, when the logic chip 102 is thinned. This will be described with reference to FIG.
  • FIG. 4 is an enlarged view of the region where the transistor 123 is formed.
  • the region where the gate portion of the transistor 123 is formed is referred to as the gate forming layer 104
  • the region where the source and drain of the transistor 123 are formed is referred to as the source drain forming layer 105.
  • the multilayer wiring layer 104 is referred to as a gate forming layer 104
  • the silicon substrate 105 is referred to as a source / drain forming layer 105.
  • An N-type transistor 123-1 and a P-type transistor 123-2 are formed on the logic chip 102.
  • P-wells 151 and N-wells 152 are formed in the source-drain forming layer 105.
  • the N-type transistor 123-1 is formed in the P-well 151, and the P-type transistor 123-2 is formed in the N-well 152.
  • N + diffusion layer 153 is formed on the source drain forming layer 105.
  • the N + diffusion layer 153 is formed on the left and right sides of the N-type transistor 123-1 (gate), and one functions as a source and the other functions as a drain.
  • a P + diffusion layer 154 is formed on the source drain forming layer 105.
  • the P + diffusion layer 154 is formed on the left and right sides of the P-type transistor 123-2 (gate), and one functions as a source and the other functions as a drain.
  • the element separation region 155 is formed in the source drain forming layer 105. As shown in FIG. 4, the element separation region 155 is formed so as to penetrate the source drain forming layer 105, which is a semiconductor layer on which a transistor (for example, an N-type transistor 123-1 or a P-type transistor 123-2) is formed. Has been done.
  • the element separation region 155 is composed of an arbitrary insulator.
  • a depletion layer is formed at the PN junction of the semiconductor.
  • a depletion layer 161 is formed in a portion where the P well 151 and the N + diffusion layer 153 are in contact with each other and a portion where the N well 152 and the P + diffusion layer 154 are in contact with each other.
  • FIG. 5 is an enlarged view of the portion of the source drain forming layer 105. Further, FIG. 5 shows a case where the thickness of the logic chip 102 is different, and a case where the thickness of the logic chip 102 shown in FIG. 5B is formed thinner than that of the logic chip 102 shown in FIG. 5A. Shown.
  • the logic chip 102 shown in FIG. 5A shows a case where the source drain forming layer 105 is thinned to a thickness d1. If the thickness d1 formed in the source / drain forming layer 105, for example, the N + diffusion layer 153 (depletion layer 161) and the defect 162 can be sufficiently separated, the depletion layer 161 is formed through the defect 162. It is possible to prevent a leak from occurring between them.
  • the logic chip 102 shown in FIG. 5B shows a case where the source drain forming layer 105 is thinned to a thickness d2.
  • the thickness d2 is a thickness that satisfies the thickness d1> the thickness d2. If, for example, the N + diffusion layer 153 (depletion layer 161) and the defect 162 having a thickness d2 formed in the source drain forming layer 105 are not sufficiently separated from each other, the defect 162 is depleted through the defect 162. Leaks can occur between layers 161.
  • a defect 162 may be formed in the process of thinning the logic chip 102 at the time of manufacturing. Further, if the logic chip 102 is thinned to a thickness such as the thickness d2, the leak may increase through the defect 162 as described above. If such a leak increases, it will be treated as a defective product at the time of manufacture.
  • the thickness of the logic chip 102 needs to be a certain thickness.
  • the logic chip 102 can be formed thin, the height and size of the image sensor 12 can be reduced.
  • the charging film 130 is formed on the logic chip 102.
  • the charged film 130 functions as a film that captures the generated electrons.
  • the charged film 130 is a film that can capture the leaking electrons even if a leak occurs.
  • the charging film 130 By providing the charging film 130, even if the thickness of the logic chip 102 is made thin, it is possible to suppress the occurrence (increase) of leakage between the wells via the defect 162. Therefore, even if the thickness of the logic chip 102 is reduced, the possibility that the logic chip 102 becomes a defective product can be reduced. Therefore, the logic chip 102 can be formed thin, and the image sensor 12a provided with such a logic chip 102 can be reduced in height and size.
  • the thickness of the source drain forming layer 105 can be formed to be 20 um or less. According to the present technology, even if the thickness of the source drain forming layer 105 is formed to be 20 um or less, it is possible to prevent leakage from occurring (increasing).
  • the thickness of the source drain forming layer 105 is smaller than the total depth of the depth of the impurity layer (for example, N + diffusion layer 153) existing in the source drain forming layer 105 and the width of the depletion layer 161 spreading from the impurity layer. can do.
  • the charging film 130 can be a film having a negative charge or a film generating a negative charge. That is, the charging film 130 can be a film having a negative fixed charge.
  • a hole accumulation layer can be formed near the polished interface of the logic chip 102. Then, the hole accumulation layer makes it possible to recombine electrons, and it is possible to suppress an increase in leakage between wells through defects 162 formed near the interface.
  • the charging film 130 can be a film having a positive charge or a film generating a positive charge. That is, the charging film 130 can be a film having a positive fixed charge.
  • an electron storage layer can be formed near the polished interface of the logic chip 102. Then, the electron storage layer makes it possible to recombine protons, and it is possible to suppress an increase in leakage between wells through defects 162 formed near the interface.
  • a charging film 130 having a negative fixed charge is formed.
  • a charging film 130 having a positive fixed charge is formed.
  • the charging film formed on the logic chip 102 may be a film having different characteristics.
  • a charging film 130 having a negative fixed charge and a charging film 130 having a positive fixed charge may be formed on the substrate on the polishing side of the logic chip 102, respectively.
  • the charging film 130 may be any material that can have a fixed charge.
  • hafnium oxide, aluminum oxide, zirconium oxide, tantalum oxide, titanium oxide, lanthanum oxide, yttrium oxide and the like can be used.
  • the charging film 130 may be partially nitrided.
  • the charged film 130 may be a ferroelectric film formed of a ferroelectric substance that causes electrolysis in the film due to spontaneous polarization or piezo polarization.
  • a ferroelectric film formed of a ferroelectric substance that causes electrolysis in the film due to spontaneous polarization or piezo polarization.
  • gallium nitride (GaN), barium titanate (BaTi3O), zinc oxide (ZnO), aluminum nitride (ALN), etc. which are polarized on the negative electrode or the positive electrode, can be used.
  • the charging film 130 may be a single layer as shown in FIG. 3 or a plurality of layers as shown in FIG.
  • the charging film 130-1 and the charging film 130-2 are laminated on the logic chip 102 of the image pickup device 12a shown in FIG.
  • the charging film 130-1 and the charging film 130-2 can be formed by using the above-mentioned materials, respectively.
  • FIG. 6 shows an example in which the charging film 130 is composed of two layers, it may be composed of a plurality of layers such as three layers and four layers. Further, when it is composed of a plurality of layers, it can be a layer in which the above-mentioned materials are combined. When it is composed of a plurality of layers, it is possible to have a configuration in which electrons or protons can be captured more than when it is composed of a single layer, and it is possible to further suppress the occurrence of leaks.
  • the materials and the number of layers for forming the charging film 130 mentioned here can be similarly applied to the following embodiments.
  • FIG. 7 shows a cross-sectional configuration example of the image pickup device 12 (referred to as the image pickup device 12b) in the second embodiment.
  • the image sensor 12b in the second embodiment is different from the image sensor 12a in the first embodiment in that two logic chips 102 are laminated (arranged), and the other points are basic. Is similar to. Hereinafter, similar parts will be omitted as appropriate.
  • the logic chip 102-1 and the logic chip 102-2 are laminated (arranged) on one CIS chip 101.
  • logic chip 102-1 and logic chip 102-2 either chip may be a chip on which a circuit other than a logic circuit such as a memory is formed.
  • FIG. 7 shows an example in which two chips, a logic chip 102-1 and a logic chip 102-2, are laminated on one CIS chip 101, but two or more logic chips 102 are laminated. You may be.
  • the space around the logic chip 102-1 and the logic chip 102-2 is filled with the oxide film 201.
  • the logic chip 102-1 and the logic chip 102-2 are in a state of being embedded in the oxide film 201.
  • a charging film 130b is also formed (laminated) on the logic chip 102-1 and the logic chip 102-2, respectively.
  • the charging film 130b is also formed in the gap between the logic chip 102-1 and the logic chip 102-2.
  • the charging film 130b is not a surface on which the logic chip 102-1 and the CIS chip 101 of the logic chip 102-2 are laminated (hereinafter, appropriately referred to as a back surface). ), And also formed on the side surfaces of the logic chip 102-1 and the logic chip 102-2, respectively.
  • a charging film 130b is formed on the side surface and the back surface of the logic chip 102-1, and the oxide film 201 is laminated on the charging film 130b.
  • a charging film 130b is formed on the side surface and the back surface of the logic chip 102-2, and the oxide film 201 is laminated on the charging film 130b.
  • the charging film 130b may also be formed on the side surface of the logic chip 102.
  • the image sensor 12b according to the second embodiment by forming the charging film 130b, even if the thickness of the logic chip 102 is reduced, leakage between wells is increased through defects formed near the interface. It can be suppressed.
  • the depth of the gap between the logic chip 102-1 and the logic chip 102-2 can also be made shallow. Since the gap has the same depth as the thickness of the logic chip 102, the thinner the logic chip 102, the shallower the gap.
  • the gap between the logic chips 102 is deep, it becomes difficult to completely fill the oxide film 201, and there is a possibility that a gap containing air may be formed in the oxide film 201. If there is a gap in the oxide film 201, the laminated support base 103 may bend or thermally expand.
  • the logic chip 102 can be made thin and the gap between the logic chips 102 can be formed shallowly, so that the gap can be sufficiently filled with the oxide film 201. Therefore, it is possible to prevent the support base 103 from bending and a gap containing air from being formed between the logic chips 102.
  • FIG. 8 shows a cross-sectional configuration example of the image pickup device 12 (referred to as the image pickup device 12c) according to the third embodiment.
  • the image sensor 12c in the third embodiment is different from the image sensor 12a in the first embodiment in that the chips 251 are laminated, and the other points are basically the same.
  • the chip 251 may be a chip on which a logic circuit is formed or a chip on which a memory is formed. Further, it may be a signal processing chip having an AI (Artificial Intelligence) function.
  • AI Artificial Intelligence
  • the case where only the chips 251 are laminated is illustrated in the third layer, but even if two or more chips are laminated (arranged) as in the image sensor 12b shown in FIG. 7, for example. good. Further, when two or more chips are laminated on the third layer, a chip having a memory function and a chip having an AI function may be laminated (arranged).
  • the chip 251 is laminated on the logic chip 102 via the charging film 130. Like the logic chip 102, the chip 251 is composed of a multilayer wiring layer 254 and a silicon substrate 255. Wiring 262 is formed in the multilayer wiring layer 254.
  • the logic chip 102 and the chip 251 are connected by a pad like the CIS chip 101 and the logic chip 102.
  • a pad 261 is formed on the chip 251 on the side on which the logic chips 102 are laminated.
  • a wiring 262 formed in a wiring layer in the chip 251 is connected to the pad 261.
  • the pad 261 formed on the chip 251 is connected to the pad 263 formed on the oxide film 253, and the pad 263 is connected to the wiring 124 in the multilayer wiring layer 104 of the logic chip 102 via the via 125. ing.
  • the case where the logic chip 102 and the chip 251 are electrically connected by the pad 261 and the pad 263 is illustrated in this way, but it may be connected by another connection method.
  • a charging film 252 is formed on the surface (rear surface) opposite to the surface on which the logic chip 102 of the chip 251 is laminated, in other words, on the silicon substrate 255 side.
  • the charging film 252 is formed only on a part of the back surface. In the cross-sectional view shown in FIG. 8, the charging film 252 is not formed on the end side of the chip 251. Further, the chip 251 is in a state of being embedded in the oxide film 253 including the charging film 252.
  • the charging film 130c is formed so as to cover the entire back surface of the logic chip 102, while the charging film 252 is formed so as to cover a part of the back surface of the chip 251.
  • the charging film may be formed so as to cover the entire predetermined surface of the chip, or may be formed so as to cover a part of the predetermined surface of the chip. Further, when the chip is formed so as to cover a part of a predetermined surface of the chip, it may be formed in a striped shape, for example.
  • the charged film may be formed in a region where a leak may occur due to a defect.
  • a charging film can be formed on each of the one or a plurality of chips. Further, the present technology can be applied even in the case where chips of different sizes are laminated, such as the logic chip 102 and the chip 251.
  • the image sensor 12c by forming the charging film 130c and the charging film 252, even if the thickness of the logic chip 102 or the chip 251 is reduced, the defect formed near the interface is used. It is possible to suppress an increase in leakage between wells.
  • a fourth embodiment will be described.
  • the first to third embodiments have been described with reference to the image pickup device 12 provided with a charging film, but the charging film can be formed in addition to the chips constituting the image pickup device.
  • FIG. 9 is a diagram showing a configuration example of a laminated chip according to the fourth embodiment.
  • the laminated chips 301a shown in FIG. 9 are laminated in the order of the memory chip 311, the logic chip 102, and the support base 103 from the upper side in the drawing.
  • the laminated chip 301a shown in FIG. 9 is different in that the memory chip 311 is used instead of the CIS chip 101 of the image pickup device 12b shown in FIG. 7, and the other points are the same.
  • the logic chip 102-1 and the logic chip 102-2 are laminated (arranged) on one memory chip 311.
  • the data processed by the logic chip 102-1 is stored in the memory chip 311, and the logic chip 102-2 performs a predetermined process using the stored data. be able to.
  • a charging film 330 is formed on the back surfaces of the logic chip 102-1 and the logic chip 102-2 of the laminated chip 301a.
  • the charging film 330 is, for example, a film corresponding to the charging film 130b of the image pickup device 12b in the second embodiment, and has the same configuration (material or the like) as the charging film 130a in the first embodiment. Can be done. Therefore, even if the logic chip 102-1 or the logic chip 102-2 is formed to be thin, it is possible to prevent leakage from occurring (increasing) due to a defect on the back surface side.
  • the thickness of the logic chip 102-1 and the logic chip 102-2 By reducing the thickness of the logic chip 102-1 and the logic chip 102-2, the thickness of the laminated chip 301a itself on which the logic chip 102-1 and the logic chip 102-2 are laminated can also be reduced. Therefore, the height of the laminated chip 301a can be reduced and the size can be reduced.
  • FIG. 10 is a diagram showing a configuration example of the laminated chip 301b according to the fifth embodiment.
  • the laminated chip 301b in the fifth embodiment is the same as the laminated chip 301a (FIG. 9) in the fourth embodiment, in which the memory chip 311, the logic chip 102, and the support base 103 are laminated.
  • a charging film 330b is formed on the memory chip 311.
  • the charging film 330 may be formed on the logic chip 102 as in the laminated chip 301a shown in FIG. 9, or may be formed on the memory chip 311 as in the laminated chip 301b shown in FIG. good.
  • the charging film 330 may be formed on the surface on the side where the support base 103 is laminated, or may be formed on the surface on the side where the support base 103 is not laminated. Further, the charging film 330 may be formed on the side not laminated with other chips, in other words, in an exposed state, as in the example shown in FIG.
  • the logic chip 102 laminated (arranged) on the memory chip 311 may be a plurality of logic chips 102 as in the laminated chip 301a of the fourth embodiment, or may be a plurality of logic chips 102 of the fifth embodiment. It may be one logic chip 102 like the laminated chip 301b.
  • the fourth embodiment and the fifth embodiment may be combined to form a charging film on both the memory chip 311 and the logic chip 102.
  • the charging film is formed on a predetermined surface of one or more of the plurality of chips constituting the laminated chip 301. Further, the chips to be laminated (arranged) may be one-to-one or one-to-many.
  • the chip By forming the chip to be thinly formed thinly and forming a charging film on the thinly formed chip, even if there is a defect formed when the thickness is thinned, a leak is generated through the defect. It can be prevented. Therefore, thinly formed chips that can suppress leaks can be laminated, and the laminated chips 301 can be reduced in height and size.
  • FIG. 11 is a diagram showing a configuration example of the laminated chip 301c according to the sixth embodiment.
  • the laminated chip 301c in the sixth embodiment is different in that the support base 103 is deleted from the laminated chip 301a in the fourth embodiment.
  • the laminated chip 301 may not be provided with the support base 103.
  • the laminated chip 301c in the sixth embodiment has an oxide film in the gap portion between the logic chip 102-1 and the logic chip 102-2 as compared with the laminated chip 301a in the fourth embodiment. The difference is that only 201c is filled. In other words, the charging film 330c is not formed on each side surface of the logic chip 102-1 and the logic chip 102-2.
  • a charge film may be formed on the side surface of the chip, or a charge film may not be formed.
  • Whether or not a charged film is formed on the side surface of the chip depends on the difference in the manufacturing process. As shown in FIG. 11, when the charging film 330c is not formed on the side surfaces of the logic chip 102-1 and the logic chip 102-2, the logic chip 102-1 and the logic chip 102-1 are arranged on the memory chip 311. After that, the oxide film 201c is filled between the logic chip 102-1 and the logic chip 102-2 (gap).
  • the oxide film 201c When the oxide film 201c is filled in the gap, it is also formed on the back surface side of the logic chip 102-1 and the logic chip 102-2, and the oxide film 201c formed on the back surface side thereof is, for example, CMP (Chemical Mechanical). Polished). After that, when the charging film 330c is formed, the laminated chip 301c as shown in FIG. 11 is manufactured.
  • CMP Chemical Mechanical
  • the charging film 330 is formed on the side surfaces of the logic chip 102-1 and the logic chip 102-2 as in the laminated chip 301a shown in FIG. 9, the logic chip 102-1 and the logic chip 102-1 are formed on the memory chip 311. After the is arranged, the charging film 330 is formed on the side surface and the back surface of the logic chip 102-1 and the logic chip 102-2, respectively.
  • the oxide film 201 is filled in the gap between the logic chip 102-1 and the logic chip 102-2, and is formed on the back surface of each.
  • the oxide film 201 is formed after the charging film 330 is formed in this way, the laminated chip 301a as shown in FIG. 9 is manufactured.
  • the laminated chip 301c in the sixth embodiment shown in FIG. 11 by forming the charging film 330c as in the above-described embodiment, it is possible to suppress the occurrence (increase) of leakage through defects. be able to. Therefore, the laminated chip 301c can be formed thin. Further, the laminated chip 301c can be formed on the thinner side by the configuration without the support base 103.
  • the laminated chip 301c without such a support base 103 can be mounted in a low gap.
  • FIG. 12 is a diagram showing a configuration example of the laminated chip 301d according to the seventh embodiment.
  • the laminated chip 301d in the seventh embodiment has a configuration in which a plurality of chips are laminated.
  • the case where the chip is a CIS chip, a memory chip, a logic chip, or the like has been described as an example, but the stacked chips may be these chips or other chips. Chips not illustrated may be used.
  • the laminated chip 301d shown in FIG. 12 shows an example in which the chip 401, the chip 402, and the chip 403 are laminated in this order from the top in the figure, and the support base 404 is further laminated.
  • the chip 401, chip 402, and chip 403 can be chips such as a CIS chip, a memory chip, and a logic chip, respectively.
  • a charging film 330d-1 is formed on the back surface of the chip 401, a charging film 330d-2 is formed on the back surface of the chip 402, and a charging film 330d-3 is formed on the back surface of the chip 403. Since each of the chips 401 to 403 is provided with the charging films 330d-1 to 330d-3, the leakage can be suppressed.
  • each chip 401 to 403 can be formed on the thin side.
  • the height of the laminated chip 301d itself can be reduced and the size can be reduced.
  • the laminated chip 301d shown in FIG. 12 has a configuration in which three chips 401 to 403 are laminated, but this technology can be applied even when four or more chips are laminated. Further, according to the present technology, since each chip can be made low in height, when a plurality of chips are laminated, the height can be made lower than in the conventional case.
  • TSV Thinough-Silicon Via
  • bump CuCu connection, etc.
  • the chip 401 and the support base 404 are connected by a TSV411.
  • the TSV 411 and the support base 404 are connected by a bump 412.
  • the chip 403 and the support base 404 are connected by the TSV413, and the TSV413 and the support base 404 are connected by the bump 414.
  • TSV411 and TSV413 can be formed thinly.
  • the TSV 411 penetrates from the chip 401 to the chip 402 and the chip 403, and is formed up to the bump 412.
  • the TSV is generally formed in a so-called tapered shape in which the opening portion becomes wider and gradually narrows from the opening portion.
  • each of the chips 401 to 403 can be formed thinly.
  • the depth of forming the TSV411 can be shortened, and the TSV411 can be formed thin.
  • the area where the TSV411 is formed can be reduced in a plane, and the laminated chip 301d can be miniaturized.
  • the laminated chip 301d in the seventh embodiment shown in FIG. 12 by forming the charging film 330d as in the above-described embodiment, it is possible to suppress the occurrence (increase) of leakage through defects. be able to. Therefore, the laminated chip 301d can be formed to be thin, and the height and size can be reduced.
  • FIG. 13 is a diagram showing a configuration example of the laminated chip 301e according to the eighth embodiment.
  • the laminated chip 301e according to the eighth embodiment is configured such that the logic chip 102 includes a monolithic device as compared with the laminated chip 301b (FIG. 10) according to the fifth embodiment. different.
  • a monolithic device is an integrated circuit in which transistors, diodes, resistors, capacitances, etc. are made and wired on or in a single substrate.
  • the monolithic device 351 is embedded in the logic chip 102.
  • the mounting area can be increased by configuring the logic chip 102 with the monolithic device 351 embedded therein.
  • the charging film 330e-1 and the charging film 330e-2 are formed on the back surface of the logic chip 102.
  • the charging film 330e-1 and the charging film 330e-2 may be films having different characteristics, such as a negative fixed charge film and a positive fixed charge film.
  • the charging film 330e-1 and the charging film 330e-2 have characteristics suitable for the chip depending on the characteristics of the chip in the region to be formed, for example, whether it is a P-type chip or an N-type chip. It can be a film to have.
  • the laminated chip 301e in the eighth embodiment shown in FIG. 13 by forming the charging film 330e as in the above-described embodiment, it is possible to suppress the occurrence (increase) of leakage through defects. be able to. Therefore, the laminated chip 301e can be formed to be thin, and the laminated chip 301e can be reduced in height and size.
  • FIG. 14 is a diagram showing a configuration example of the single-layer chip 501 according to the ninth embodiment.
  • the single-layer chip 501 shown in FIG. 14 is composed of a single layer, and a charging film 330f is formed on the back surface thereof.
  • the single-layer chip 501 according to the ninth embodiment shown in FIG. 14 by forming the charging film 330f as in the above-described embodiment, it is possible to suppress the occurrence (increase) of leakage through defects. can do. Therefore, the single-layer chip 501 can be formed to be thin, and the single-layer chip 501 can be reduced in height and size.
  • the single-layer chip 501 is single-layer and thin, for example, 20 um or less, it can be used as a bendable device such as a wearable device.
  • the chip (device) even if a defect occurs in the chip (device), it is possible to prevent a leak from occurring (increasing) due to the defect. Therefore, it is possible to make the chip (device) thinner, lower in height, and smaller in size. Further, even if a charging film is formed on the chip (device), the characteristics of the chip (device) do not change, so that the above-mentioned effect can be obtained while maintaining the characteristics of the chip (device). ..
  • the charging film can be formed on the back surface of the chip (device) so as not to affect the deep position of the chip (device). For example, a region corresponding to the source or drain of the transistor is formed at a deep position of the chip (device), but a charging film is not formed at a position that affects such a region. The reliability of the chip (device) does not deteriorate.
  • the wiring provided in the wiring layer is made of metal. In order to prevent the diffusion of the wiring (metal) provided in the wiring layer, a metal diffusion prevention film may be provided.
  • the tenth embodiment and the eleventh embodiment described below can be implemented in combination with any of the first to ninth embodiments described above.
  • FIGS. 15A to 15C are diagrams showing a configuration example of the laminated chip 600a when the metal diffusion prevention film is provided.
  • the laminated chip 600a shown in FIG. 15 will be described as the laminated chip 600 in the embodiment of the 10-1st embodiment as appropriate.
  • a of FIG. 15 shows a cross-sectional configuration example of the laminated chip 600a
  • B of FIG. 15 shows a configuration example of the charging film 612a in a plan view of the laminated chip 600a
  • C of FIG. 15 is a plan view of the laminated chip 600a.
  • the configuration example of the metal diffusion prevention film 622a in the above is shown.
  • the laminated chip 600a has a configuration in which the chip 601a and the chip 602a are laminated.
  • the case where the bottom surface of the chip 601a and the bottom surface of the chip 602a are formed to have the same size will be described as an example, and the description will be continued. Is applicable.
  • the chip 601a has a structure in which a silicon substrate 611 and a charging film 612a are laminated. Note that FIG. 15 shows a part of the configuration of the chip 601a necessary for the explanation and continues the explanation. Similarly, the other parts will be described by illustrating the parts necessary for the explanation.
  • the chip 602b has a configuration in which a wiring layer 621 and a metal diffusion prevention film 622a are laminated.
  • the wiring layer 621 includes wirings 623-1 to 623-3.
  • the metal diffusion prevention film 622a is made of, for example, SiC, SiC, SiC, or the like.
  • the charging film 612a is formed on the bottom surface of the chip 601a, the leakage current is prevented from flowing through the defect. As shown in FIG. 15B, the charging film 612a is formed on the entire bottom surface of the chip 601a.
  • the metal diffusion prevention film 622a is also formed on the entire bottom surface of the chip 601a.
  • the charging film 612a and the metal diffusion prevention film 622a are formed to have the same size as the bottom surface of the chip 601a. In this way, the charging film 612a and the metal diffusion prevention film 622a can be formed in the same area.
  • the charging film 612a and the metal diffusion prevention film 622a are formed in the same area and there is concern about the influence of stress, heat, hydrogen, etc. on the charging film 612a by the metal diffusion prevention film 622a, as shown in FIG. It may be configured as such.
  • FIG. A of FIG. 16 shows a cross-sectional configuration example of the laminated chip 600b
  • B of FIG. 16 shows a configuration example of the charging film 612b in a plan view of the laminated chip 600b
  • C of FIG. 16 is a plan view of the laminated chip 600a.
  • the configuration example of the metal diffusion prevention film 622b in the above is shown.
  • the charging film 612b of the laminated chip 600b according to the 10-2 embodiment is formed in an area different from that of the metal diffusion prevention film 622b, that is, the laminated chip 600a according to the 10-1 embodiment (FIG. 15). It is different from the charging film 612a of the above, and other points are the same.
  • the charging film 612b of the laminated chip 600b shown in FIG. 16 is formed on a part of the bottom surface of the chip 601b.
  • a charging film 612b-1, a charging film 612b-2, a charging film 612b-3, and a charging film 612b-4 are formed on the bottom surface of the chip 601b.
  • the total area obtained by adding the areas of the charging film 612-1, the charging film 612b-2, the charging film 612b-3, and the charging film 612b-4 is smaller than the area of the bottom surface of the chip 601b, and the metal diffusion prevention film 622b Is smaller than the area of.
  • the wiring 623-1 is located between the charging film 612b-1 and the charging film 612b-2, and the wiring 623-2 is located between the charging film 612b-2 and the charging film 612b-3.
  • Wiring 623-3 is located between 3 and the charging film 612b-4.
  • the charging film 612b shown in FIG. 16 is formed in a state in which a part of the charging film 612b overlaps the wiring 623 or a region where the charging film 612b and the wiring 623 do not overlap in a plan view.
  • the charging film 612b shows an example in which the area of the charging film 612b is made smaller than the area of the metal diffusion prevention film 622b by adjusting the width in the left-right direction in the drawing. .. By adjusting the width in the vertical direction in the figure, the area of the charging film 612b may be smaller than the area of the metal diffusion prevention film 622b.
  • the area is adjusted by adjusting the width in the left-right direction in the figure as an example, but the area can be adjusted by adjusting the width in the vertical direction in the figure. You may adjust it. Further, the area may be adjusted by adjusting the widths in both the left-right direction and the up-down direction.
  • FIG. 17 is a diagram showing the configuration of the laminated chip 600c according to the tenth to third embodiment.
  • a of FIG. 17 shows a cross-sectional configuration example of the laminated chip 600c
  • B of FIG. 17 shows a configuration example of the charging film 612c in a plan view of the laminated chip 600c
  • C of FIG. 17 is a plan view of the laminated chip 600c.
  • the configuration example of the metal diffusion prevention film 622c in the above is shown.
  • the charging film 612b shown in FIG. 16 described above is formed in a region that basically does not overlap with the region where the wiring 623 is formed, but as shown in FIG. 17, a region that overlaps with the wiring 623 is shown.
  • the charging film 612c may be formed.
  • the charging film 612c of the laminated chip 600c shown in FIG. 17 is formed on a part of the bottom surface of the chip 601c.
  • a charging film 612c-1, a charging film 612c-2, and a charging film 612c-3 are formed on the bottom surface of the chip 601c.
  • the total area obtained by adding the areas of the charging film 612-1, the charging film 612c-2, and the charging film 612c-3 is smaller than the area of the bottom surface of the chip 601c and smaller than the area of the metal diffusion prevention film 622c.
  • the charging film 612c shown in FIG. 17 is formed in a state where there is a region where the charging film 612c and the wiring 623 overlap in a plan view.
  • the charging film 612c-1 is located on the wiring 623-1
  • the charging film 612c-2 is located on the wiring 623-2
  • the charging film 612c-3 is located on the wiring 623-3.
  • the area to be provided is the charging film 612. It can be an area where leaks are likely to occur.
  • the charging film 612 is provided only on a part of the bottom surface of the chip 601 by forming the charging film 612 in a region where defects 162 are likely to occur or between the depletion layers 161. As for the configuration, it is possible to prevent the leakage suppression ability from being lowered.
  • FIG. 18 is a diagram showing the configuration of the laminated chip 600d according to the embodiment of the tenth to fourth.
  • a of FIG. 18 shows a cross-sectional configuration example of the laminated chip 600d
  • B of FIG. 18 shows a configuration example of the charging film 612d in a plan view of the laminated chip 600d
  • C of FIG. 18 shows a plan view of the laminated chip 600d.
  • the configuration example of the metal diffusion prevention film 622d in the above is shown.
  • the area of the charging film 612 is smaller than the area of the metal diffusion preventing film 622, so that the charging film 612 and the metal diffusion preventing film 622 have different areas.
  • the case of being formed by is described as an example.
  • the area of the metal diffusion prevention film 622 is formed smaller than the area of the charging film 612, so that the charging film 612 and the metal diffusion prevention film 622 are formed in different areas. The case will be described as an example.
  • the metal diffusion prevention film 622d of the laminated chip 600d shown in FIG. 18 is formed on a part of the bottom surface of the chip 602d.
  • a metal diffusion prevention film 622d-1, a metal diffusion prevention film 622d-2, and a metal diffusion prevention film 622d-3 are formed on the bottom surface of the chip 602d.
  • the total area obtained by adding the areas of the metal diffusion prevention film 622d-1, the metal diffusion prevention film 622d-2, and the metal diffusion prevention film 622d-3 is smaller than the area of the bottom surface of the chip 602d, and the area of the charging film 612d. Smaller than
  • the metal diffusion prevention film 622d shown in FIG. 18 is formed in a state where there is a region overlapping the metal diffusion prevention film 622d and the wiring 623 in a plan view. Since the metal diffusion prevention film 622d is a film provided so that the metal constituting the wiring 623 does not diffuse, it is formed at a position where it overlaps with the wiring 623. In the cross section, the metal diffusion prevention film 622d-1 is located under the wiring 623-1, the metal diffusion prevention film 622d-2 is located under the wiring 623-2, and the metal diffusion prevention film 622d-3 is the wiring 623-. Located 3 below.
  • FIG. 19 is a diagram showing the configuration of the laminated chip 600e according to the tenth to fifth embodiments.
  • a of FIG. 19 shows a cross-sectional configuration example of the laminated chip 600e
  • B of FIG. 19 shows a configuration example of the charging film 612e in a plan view of the laminated chip 600e
  • C of FIG. 19 shows a plan view of the laminated chip 600e.
  • a configuration example of the metal diffusion prevention film 622e in FIG. 19 is shown
  • D in FIG. 19 shows a configuration example of the passivation film 631 in a plan view of the laminated chip 600e.
  • the laminated chip 600e is different from the laminated chips 600a to 600d in the embodiment of the 10-1 to 10-4 in that the passivation film 631 is provided.
  • FIG. 19 shows an example in which the passivation film 631 is provided on the laminated chips 600d according to the tenth to fourth embodiments, but the laminated chips 600a to 600c according to the tenth to tenth to third embodiments are shown. On the other hand, it is also possible to provide a passivation film 631.
  • the passivation film 631 is laminated on the metal diffusion prevention film 622e.
  • the passivation film 631 is a film provided to prevent the influence of the outside air and the adhesion of dust, and is, for example, a single-layer film such as silicon nitride (SiN), silicon oxide (SiO2), silicon oxynitride (SiON), or the like. It can be composed of these laminated films.
  • the passivation film 631 is formed at the same position as the metal diffusion prevention film 622e and having the same size.
  • the passivation film 631-1 is laminated on the metal diffusion prevention film 622e-1
  • the passivation film 631-2 is laminated on the metal diffusion prevention film 622e-2
  • the metal diffusion prevention film 622e-3 is laminated.
  • the passivation film 631-3 is laminated on the surface.
  • the passivation film 631 has a structure in which the metal diffusion prevention film 622c is formed on the entire bottom surface of the chip 602c, such as the metal diffusion prevention film 622c of the laminated chip 600c shown in FIG. When the above is provided, the passivation film 631 is also formed on the entire bottom surface of the chip 602c.
  • the areas of the metal diffusion prevention film 622e and the passivation film 631 are formed to be equal to each other, and the areas of the metal diffusion prevention film 622e and the passivation film 631 and the area of the charging film 612e are different in size, thereby causing metal diffusion. It is possible to reduce the influence of stress on the charging film 612e by the prevention film 622e and the passivation film 631.
  • FIG. 20 is a diagram showing the configuration of the chip 701a according to the embodiment of the 11-1st embodiment.
  • a of FIG. 20 shows a cross-sectional configuration example of the chip 701a
  • B of FIG. 20 shows a configuration example of the charging film 713a in the plan view of the chip 701a
  • C of FIG. 20 shows metal diffusion in the plan view of the chip 701a.
  • a configuration example of the prevention film 714a is shown. Note that FIG. 20 shows a part of the chip 701a, and chips (not shown) may be laminated to form a laminated chip.
  • the chip 701a shown in FIG. 20 has a wiring layer 711, a silicon substrate 712, a charging film 713a, and a metal diffusion prevention film 714a laminated.
  • the metal diffusion prevention film 714a is a film provided so that the metals constituting the wiring 715-1 and the wiring 715-2 formed on the wiring layer 711 do not diffuse, and the chip 701a shown in FIG. 20 has a metal diffusion prevention film 714a. It is formed on the bottom and sides.
  • the wiring layer 711 and the silicon substrate 712 are laminated, the charging film 713a is laminated on the laminated substrate, the charging film 713a is laminated, and then the metal diffusion prevention film 714a is attached to the bottom surface and the side surface. Manufactured by forming a film. Therefore, as shown in FIG. 20, the charging film 713a and the metal diffusion prevention film 714a are laminated.
  • the area of the charging film 713a and the area of the metal diffusion prevention film 714a formed on the bottom surface of the chip 701a are formed to be about the same size as the bottom surface of the chip 701a. Has been done. In this way, the charging film 713a and the metal diffusion prevention film 714a can be formed in the same area.
  • the charging film 713a and the metal diffusion prevention film 714a are formed in the same area and there is concern about the influence of stress, heat, hydrogen, etc. on the charging film 713a by the metal diffusion prevention film 714a, as shown in FIG. It may be configured as such.
  • FIG. A of FIG. 21 shows a cross-sectional configuration example of the chip 701b
  • B of FIG. 21 shows a configuration example of the charging film 713b in the plan view of the chip 701b
  • C of FIG. 21 shows metal diffusion in the plan view of the chip 701b.
  • a configuration example of the prevention film 714b is shown.
  • the charging film 713b of the chip 701b according to the embodiment of 11-2 is formed in an area different from that of the metal diffusion prevention film 714b. It differs from the membrane 713b and is similar in other respects.
  • the metal diffusion prevention film 714b of the chip 701b shown in FIG. 21 is formed on the entire bottom surface of the chip 701b (silicon substrate 712).
  • the charging film 713b is formed on a part of the bottom surface of the chip 701b.
  • a charging film 713b is formed on the bottom surface of the chip 701b.
  • the area of the charging film 713b is smaller than the area of the bottom surface of the chip 701b and smaller than the area of the metal diffusion prevention film 714b.
  • FIG. 21 an example in which the charging film 713b is formed in the central portion of the chip 701b is shown.
  • the charging film is charged so as not to overlap with the wiring 715 in a plan view.
  • the film 713b may be provided, or the charging film 713b may be provided so that there is a region overlapping the wiring 715 in a plan view, as in the charging film 612c shown in FIG.
  • FIG. A of FIG. 22 shows a cross-sectional configuration example of the chip 701c
  • B of FIG. 22 shows a configuration example of the charging film 713c in the plan view of the chip 701c
  • C of FIG. 22 shows metal diffusion in the plan view of the chip 701c.
  • a configuration example of the prevention film 714c is shown.
  • the metal diffusion prevention film 714c of the chip 701c according to the eleventh embodiment is formed in an area different from that of the charging film 713c, that is, the metal of the chip 701a (FIG. 20) according to the eleventh embodiment. It differs from the anti-diffusion film 714a in other respects.
  • the charging film 713c of the chip 701c shown in FIG. 22 is formed on the entire bottom surface of the chip 701c.
  • the metal diffusion prevention film 714c is formed on a part of the bottom surface of the chip 701c.
  • a metal diffusion prevention film 714a is formed in the central portion of the bottom surface of the chip 701c.
  • the area of the metal diffusion prevention film 714a is smaller than the area of the bottom surface of the chip 701c and smaller than the area of the charging film 713c.
  • FIG. 23 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technique according to the present disclosure (the present technique) can be applied.
  • FIG. 23 illustrates how the surgeon (doctor) 11131 is performing surgery on patient 11132 on patient bed 11133 using the endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as an abdominal tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100.
  • a cart 11200 equipped with various devices for endoscopic surgery.
  • the endoscope 11100 is composed of a lens barrel 11101 in which a region having a predetermined length from the tip is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 configured as a so-called rigid mirror having a rigid barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible barrel. good.
  • An opening in which an objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101, and is an objective. It is irradiated toward the observation target in the body cavity of the patient 11132 through the lens.
  • the endoscope 11100 may be a direct endoscope, a perspective mirror, or a side endoscope.
  • An optical system and an image pickup element are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the image pickup element by the optical system.
  • the observation light is photoelectrically converted by the image sensor, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted as RAW data to the camera control unit (CCU: Camera Control Unit) 11201.
  • CCU Camera Control Unit
  • the CCU11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU 11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal for displaying an image based on the image signal, such as development processing (demosaic processing).
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on the image signal processed by the CCU 11201 under the control of the CCU 11201.
  • the light source device 11203 is composed of, for example, a light source such as an LED (light emission diode), and supplies irradiation light to the endoscope 11100 when photographing an operating part or the like.
  • a light source such as an LED (light emission diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and input instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • the treatment tool control device 11205 controls the drive of the energy treatment tool 11112 for cauterizing, incising, sealing a blood vessel, or the like of a tissue.
  • the pneumoperitoneum device 11206 uses a gas in the pneumoperitoneum tube 11111 to inflate the body cavity of the patient 11132 for the purpose of securing the field of view by the endoscope 11100 and securing the work space of the operator.
  • the recorder 11207 is a device capable of recording various information related to surgery.
  • the printer 11208 is a device capable of printing various information related to surgery in various formats such as texts, images, and graphs.
  • the light source device 11203 that supplies the irradiation light to the endoscope 11100 when photographing the surgical site can be composed of, for example, an LED, a laser light source, or a white light source composed of a combination thereof.
  • a white light source is configured by combining RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. Therefore, the light source device 11203 adjusts the white balance of the captured image. It can be carried out.
  • the laser light from each of the RGB laser light sources is irradiated to the observation target in a time-divided manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing to support each of RGB. It is also possible to capture the image in a time-divided manner. According to this method, a color image can be obtained without providing a color filter on the image sensor.
  • the drive of the light source device 11203 may be controlled so as to change the intensity of the output light at predetermined time intervals.
  • the drive of the image sensor of the camera head 11102 in synchronization with the timing of changing the light intensity to acquire an image in a time-divided manner and synthesizing the image, so-called high dynamic without blackout and overexposure. Range images can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of light absorption in body tissue to irradiate light in a narrow band as compared with the irradiation light (that is, white light) in normal observation, the surface layer of the mucous membrane. So-called narrow band imaging, in which a predetermined tissue such as a blood vessel is photographed with high contrast, is performed.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating with excitation light.
  • the body tissue is irradiated with excitation light to observe the fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is injected. It is possible to obtain a fluorescence image by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 may be configured to be capable of supplying narrow band light and / or excitation light corresponding to such special light observation.
  • FIG. 24 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU11201 shown in FIG. 23.
  • the camera head 11102 includes a lens unit 11401, an imaging unit 11402, a driving unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • CCU11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and CCU11201 are communicably connected to each other by a transmission cable 11400.
  • the lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101.
  • the observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and incident on the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the image sensor constituting the image pickup unit 11402 may be one (so-called single plate type) or a plurality (so-called multi-plate type).
  • each image pickup element may generate an image signal corresponding to each of RGB, and a color image may be obtained by synthesizing them.
  • the image pickup unit 11402 may be configured to have a pair of image pickup elements for acquiring image signals for the right eye and the left eye corresponding to 3D (dimensional) display, respectively.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the biological tissue in the surgical site.
  • a plurality of lens units 11401 may be provided corresponding to each image pickup element.
  • the imaging unit 11402 does not necessarily have to be provided on the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is composed of an actuator, and the zoom lens and focus lens of the lens unit 11401 are moved by a predetermined distance along the optical axis under the control of the camera head control unit 11405. As a result, the magnification and focus of the image captured by the imaging unit 11402 can be adjusted as appropriate.
  • the communication unit 11404 is composed of a communication device for transmitting and receiving various information to and from the CCU11201.
  • the communication unit 11404 transmits the image signal obtained from the image pickup unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405.
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and / or information to specify the magnification and focus of the captured image, and the like. Contains information about the condition.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 11413 of CCU11201 based on the acquired image signal. good.
  • the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function are mounted on the endoscope 11100.
  • the camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling the drive of the camera head 11102 to the camera head 11102.
  • Image signals and control signals can be transmitted by telecommunications, optical communication, or the like.
  • the image processing unit 11412 performs various image processing on the image signal which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site and the like by the endoscope 11100 and the display of the captured image obtained by the imaging of the surgical site and the like. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display an image captured by the surgical unit or the like based on the image signal processed by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image by using various image recognition techniques. For example, the control unit 11413 detects the shape, color, and the like of the edge of an object included in the captured image to remove surgical tools such as forceps, a specific biological part, bleeding, and mist when using the energy treatment tool 11112. Can be recognized.
  • the control unit 11413 may superimpose and display various surgical support information on the image of the surgical unit by using the recognition result. By superimposing and displaying the surgical support information and presenting it to the surgeon 11131, it is possible to reduce the burden on the surgeon 11131 and to allow the surgeon 11131 to proceed with the surgery reliably.
  • the transmission cable 11400 that connects the camera head 11102 and CCU11201 is an electric signal cable that supports electric signal communication, an optical fiber that supports optical communication, or a composite cable thereof.
  • the communication is performed by wire using the transmission cable 11400, but the communication between the camera head 11102 and the CCU11201 may be performed wirelessly.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 25 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (Interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating a braking force of a vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a head lamp, a back lamp, a brake lamp, a winker, or a fog lamp.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the imaging unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver can control the vehicle. It is possible to perform coordinated control for the purpose of automatic driving, etc., which runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12030 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs coordinated control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits the output signal of at least one of the audio and the image to the output device capable of visually or audibly notifying the passenger or the outside of the vehicle of the information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
  • FIG. 26 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as, for example, the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the image pickup unit 12101 provided on the front nose and the image pickup section 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 26 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100). By obtaining can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 is used via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
  • pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and a pattern matching process for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the system represents the entire device composed of a plurality of devices.
  • the embodiment of the present technology is not limited to the above-described embodiment, and various changes can be made without departing from the gist of the present technology.
  • the present technology can also have the following configurations. (1) The first chip containing the photodiode and A second chip containing a circuit for processing the signal from the photodiode is laminated. An image pickup device in which a charging film is provided on a second surface of the second chip opposite to the first surface on which the first chip is laminated. (2) The image pickup device according to (1), wherein the charging film is provided on a part or the entire surface of the second surface. (3) The image pickup device according to (1) or (2), wherein the charging film is also provided on the side surface of the second chip.
  • the charging film is a film having a negative or positive fixed charge.
  • the charged film is hafnium oxide, aluminum oxide, zirconium oxide, tantalum oxide, titanium oxide, lanthanum oxide, or yttrium oxide.
  • the charging film is formed of a ferroelectric substance.
  • the image pickup device according to any one of (1) to (8) above, wherein the charging film is formed of a single layer or a plurality of layers.
  • the image pickup device according to any one of (1) to (9) above, wherein a charging film having different characteristics is provided on the second surface.
  • the image pickup device according to any one of (1) to (10) above, wherein the thickness of the second chip is 20 um or less.
  • (12) The image pickup device according to any one of (1) to (11) above, wherein a third chip is further laminated on the second chip.
  • (13) The image pickup device according to any one of (1) to (12) above, wherein two or more of the second chips are arranged with respect to the first chip.
  • the image pickup device according to any one of (1) to (13), wherein the area where the metal diffusion prevention film is formed and the area where the charging film is formed have different sizes.
  • It is a tip with a thickness of 20 um or less, A semiconductor chip in which a charging film is provided on a predetermined surface of the chip.
  • a plurality of chips including the semiconductor chip are laminated, and The semiconductor chip according to (15), wherein a charging film is provided on at least one of the plurality of chips.
  • the first chip containing the photodiode and A second chip containing a circuit that processes the signal from the photodiode, and A third chip with a memory function or AI function is stacked and An image pickup device in which a charging film is provided on a second surface opposite to the first surface on which the second chip of the third chip is laminated.
  • a charging film is provided on a fourth surface of the second chip opposite to the third surface on which the first chip is laminated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本技術は、撮像素子を低背化することができるようにする撮像素子、半導体チップに関する。 フォトダイオードを含む第１のチップと、フォトダイオードからの信号を処理する回路を含む第２のチップとが積層され、第２のチップの第１のチップが積層されている第１の面と反対側の第２の面に帯電膜が設けられている。帯電膜は、第２の面の一部または全面に設けられている。本技術は、例えば、チップが複数枚積層されて構成され、低背化、小型化する撮像素子を適用できる。

Description

撮像素子、半導体チップ
　本技術は、撮像素子、半導体チップに関し、例えば、低背化することができる撮像素子、半導体チップに関する。
　従来、半導体基板を用いたデバイスでは、チップ面積、配線抵抗、消費電力等の増大を抑止することを目的として、複数の半導体基板を積層した構造が提案されている（例えば、特許文献１参照）。
　複数の半導体基板を積層する手法としては、始めにウェハプロセスで複数の半導体基板を積層して電気的に接続した後、チップサイズに個片化する方法が知られている。実際、ロジック基板とセンサ基板とから成るCMOSイメージセンサが上述した手法によって生産されており、３枚以上の半導体基板が積層されたCMOSイメージセンサなども存在する。
特開２００９－８８４３０号公報
　ところで、複数の半導体基板を積層して半導体装置を形成する場合、層厚を薄くすることが望まれている。層厚を薄くすることで、半導体基板の薄型化、低背化、小型化を実現することが望まれている。
　本技術はこのような状況に鑑みてなされたものであり、半導体基板を薄型化、低背化、小型化できるようにするものである。
　本技術の一側面の第１の撮像素子は、フォトダイオードを含む第１のチップと、前記フォトダイオードからの信号を処理する回路を含む第２のチップとが積層され、前記第２のチップの前記第１のチップが積層されている第１の面と反対側の第２の面に帯電膜が設けられている。
　本技術の一側面の半導体チップは、２０ｕｍ以下の厚さのチップであり、前記チップの所定の面には帯電膜が設けられている。
　本技術の一側面の第２の撮像素子は、フォトダイオードを含む第１のチップと、前記フォトダイオードからの信号を処理する回路を含む第２のチップと、メモリ機能またはＡＩ機能を有する第３のチップとが積層され、前記第３のチップの前記第２のチップが積層されている第１の面と反対側の第２の面に帯電膜が設けられている。
　本技術の一側面の第１の撮像素子においては、フォトダイオードを含む第１のチップと、前記フォトダイオードからの信号を処理する回路を含む第２のチップとが積層され、前記第２のチップの前記第１のチップが積層されている第１の面と反対側の第２の面に帯電膜が設けられている。
　本技術の一側面の半導体チップにおいては、２０ｕｍ以下の厚さのチップであり、前記チップの所定の面には帯電膜が設けられている。
　本技術の一側面の第２の撮像素子においては、フォトダイオードを含む第１のチップと、前記フォトダイオードからの信号を処理する回路を含む第２のチップと、メモリ機能またはＡＩ機能を有する第３のチップとが積層され、前記第３のチップの前記第２のチップが積層されている第１の面と反対側の第２の面に帯電膜が設けられている。
撮像装置の構成例を示す図である。 撮像素子の構成例を示す図である。 本技術が適用された撮像素子の第１の実施の形態の断面図である。 トランジスタが形成されている層について説明するための図である。 欠陥によるリークの発生について説明するための図である。 帯電膜を複層で形成した場合について説明するための図である。 第２の実施の形態における撮像素子の断面構成例を示す図である。 第３の実施の形態における撮像素子の断面構成例を示す図である。 第４の実施の形態における積層チップの断面構成例を示す図である。 第５の実施の形態における積層チップの断面構成例を示す図である。 第６の実施の形態における積層チップの断面構成例を示す図である。 第７の実施の形態における積層チップの断面構成例を示す図である。 第８の実施の形態における積層チップの断面構成例を示す図である。 第９の実施の形態における単層チップの断面構成例を示す図である。 第１０－１の実施の形態におけるチップの構成例を示す図である。 第１０－２の実施の形態におけるチップの構成例を示す図である。 第１０－３の実施の形態におけるチップの構成例を示す図である。 第１０－４の実施の形態におけるチップの構成例を示す図である。 第１０－５の実施の形態におけるチップの構成例を示す図である。 第１１－１の実施の形態におけるチップの構成例を示す図である。 第１１－２の実施の形態におけるチップの構成例を示す図である。 第１１－３の実施の形態におけるチップの構成例を示す図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
　本技術は、撮像装置に適用できるため、ここでは、撮像装置に本技術を適用した場合を例に挙げて説明を行う。なおここでは、撮像装置を例に挙げて説明を続けるが、本技術は、撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置、携帯電話機などの撮像機能を有する携帯端末装置、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載されるモジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
　図１は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。図１に示すように、撮像装置１０は、レンズ群１１等を含む光学系、撮像素子１２、カメラ信号処理部であるＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８等を有している。
　そして、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８がバスライン１９を介して相互に接続された構成となっている。ＣＰＵ２０は、撮像装置１０内の各部を制御する。
　レンズ群１１は、被写体からの入射光（像光）を取り込んで撮像素子１２の撮像面上に結像する。撮像素子１２は、レンズ群１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１２として、以下に説明する画素を含む撮像素子（イメージセンサ）を用いることができる。
　表示部１５は、液晶表示部や有機ＥＬ(electro luminescence)表示部等のパネル型表示部からなり、撮像素子１２で撮像された動画または静止画を表示する。記録部１６は、撮像素子１２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
　操作系１７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１８は、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、及び、操作系１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　＜撮像素子の構成＞
　図２は、撮像素子１２の構成例を示すブロック図である。撮像素子１２は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサとすることができる。
　撮像素子１２は、画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５を含んで構成される。画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５は、図示しない半導体基板（チップ）上に形成されている。
　画素アレイ部４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
　画素アレイ部４１にはさらに、行列状の画素配列に対して行ごとに画素駆動線４６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線４７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。画素駆動線４６の一端は、垂直駆動部４２の各行に対応した出力端に接続されている。
　撮像素子１２はさらに、信号処理部４８およびデータ格納部４９を備えている。信号処理部４８およびデータ格納部４９については、撮像素子１２とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)やソフトウェアによる処理でも良いし、撮像素子１２と同じ基板上に搭載しても良い。
　垂直駆動部４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部４２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
　読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部４１の単位画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行なわれる。また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行なわれる。
　この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
　読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの期間が蓄積期間（露光期間）となる。
　垂直駆動部４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線４７の各々を通してカラム処理部４３に供給される。カラム処理部４３は、画素アレイ部４１の画素列ごとに、選択行の各単位画素から垂直信号線４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
　具体的には、カラム処理部４３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS（Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部４３にノイズ除去処理以外に、例えば、AD（アナログ－デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
　水平駆動部４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４３の画素列に対応する単位回路を順番に選択する。この水平駆動部４４による選択走査により、カラム処理部４３で信号処理された画素信号が順番に信号処理部４８に出力される。
　システム制御部４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部４２、カラム処理部４３、および水平駆動部４４などの駆動制御を行う。
　信号処理部４８は、少なくとも加算処理機能を有し、カラム処理部４３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部４９は、信号処理部４８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
　＜第１の実施の形態＞
　図３に、第１の実施の形態における撮像素子１２（撮像素子１２ａとする）の断面構成例を示す。撮像素子１２ａは、図中上から順に、ＣＩＳ（CMOS Image Sensor）チップ１０１、ロジックチップ１０２、および支持基盤１０３が積層された構成とされている。図中上側は、光入射面側であり、光入射面側に、ＣＩＳチップ１０１が積層されている。
　ＣＩＳチップ１０１は、例えば、図２に示した画素アレイ部４１が含まれるチップである。ＣＩＳチップ１０１は、シリコン基板に形成された複数のフォトダイオード１１３が形成されたフォトダイオード層１１６と配線層１１４から構成される。また、ＣＩＳチップ１０１の光入射面側には、オンチップレンズ１１１とカラーフィルタ１１２が積層されている。
　ロジックチップ１０２には、ロジック回路やメモリなどが形成されている。ロジック回路は、例えば、システム制御部４５や信号処理部４８（図２）である。ロジックチップ１０２と、ＣＩＳチップ１０１は、それぞれのチップに形成されているパッドにより接続されている。例えば、ロジックチップ１０２には、ＣＩＳチップ１０１が積層される側にパッド１２１が形成されている。また、ＣＩＳチップ１０１には、ロジックチップ１０２が積層される側にパッド１１５が形成されている。
　パッド１１５とパッド１２１は、それぞれ例えば銅（Ｃｕ）等の導体により形成される。パッド１１５は、ＣＩＳチップ１０１に形成される回路の所定の部分、例えば、フォトダイオード１１３から信号を読み出す配線などと電気的に接続されている。また、パッド１２１は、ロジックチップ１０２に形成されるロジック回路と電気的に接続されている。
　また、互いに対応するパッド１１５とパッド１２１は、図３に示されるようにＣＩＳチップ１０１とロジックチップ１０２とが積層された状態において互いに接する位置に形成される。すなわち、ＣＩＳチップ１０１に形成される回路とロジックチップ１０２に形成される回路は、パッド１１５とパッド１２１を介して互いに電気的に接続される。
　なお、撮像素子１２ａに形成されるパッド１１５およびパッド１２１の数は任意である。
　図３に示されるように、ロジックチップ１０２には、配線１２２やトランジスタ１２３等が形成される。ロジックチップ１０２は、例えば、シリコン（Ｓｉ）で構成されたシリコン基板１０５の上側（ＣＩＳチップ１０１側）に、多層配線層１０４が形成されている。この多層配線層１０４には、図２のシステム制御部４５や信号処理部４８などが構成されている。多層配線層１０４には、複数の配線層が形成されており、配線層間は、層間絶縁膜が形成されている。
　パッド１２１は、配線１２２に接続される。またパッド１２１と所定の配線層に形成されている配線１２２は、縦方向に形成されているＶｉａにより接続されている。図３では、１つのトランジスタ１２３（のゲート）を図示したが、複数のトランジスタが形成されている。
　ロジックチップ１０２は、支持基盤１０３が積層される側、換言すれば、ＣＩＳチップ１０１が積層されている面と反対側の面（シリコン基板１０５側）に、帯電膜１３０が形成されている。
　なお第１の実施の形態においては、帯電膜１３０は、ロジックチップ１０２のシリコン基板１０５にのみ形成されている例を示して説明を続けるが、ロジックチップ１０２の側面にも帯電膜１３０が形成されていても良い。
　帯電膜１３０は、ロジックチップ１０２の製造時、例えばロジックチップ１０２を薄肉化するときに形成された欠陥による悪影響が発生しないように設けられている。このことについて、図４を参照して説明する。
　図４は、トランジスタ１２３が形成されている領域を拡大した図である。図４では、ロジックチップ１０２のうち、トランジスタ１２３のゲート部分が形成されている領域をゲート形成層１０４とし、トランジスタ１２３のソースとドレインが形成されている領域を、ソースドレイン形成層１０５とする。図４、図５では、多層配線層１０４をゲート形成層１０４と記述し、シリコン基板１０５を、ソースドレイン形成層１０５と記述する。
　ロジックチップ１０２には、Ｎ型トランジスタ１２３－１とＰ型トランジスタ１２３－２が形成されている。ソースドレイン形成層１０５には、Ｐウェル１５１とＮウェル１５２が形成される。Ｎ型トランジスタ１２３－１はＰウェル１５１に形成され、Ｐ型トランジスタ１２３－２はＮウェル１５２に形成される。
　ソースドレイン形成層１０５には、Ｎ＋拡散層１５３が形成されている。Ｎ＋拡散層１５３は、Ｎ型トランジスタ１２３－１（のゲート）の左右に形成され、一方がソース、他方がドレインとして機能する。またソースドレイン形成層１０５には、Ｐ＋拡散層１５４が形成されている。Ｐ＋拡散層１５４は、Ｐ型トランジスタ１２３－２（のゲート）の左右に形成され、一方がソース、他方がドレインとして機能する。
　また、ソースドレイン形成層１０５には、素子分離領域１５５が形成されている。素子分離領域１５５は、図４に示されるように、トランジスタ（例えばＮ型トランジスタ１２３－１やＰ型トランジスタ１２３－２）が形成される半導体層であるソースドレイン形成層１０５を貫通するように形成されている。素子分離領域１５５は、任意の絶縁体により構成されている。
　半導体のＰＮ接合部分では、空乏層が形成される。例えば、Ｐウェル１５１とＮ＋拡散層１５３が接する部分や、Ｎウェル１５２とＰ＋拡散層１５４が接する部分には、空乏層１６１が形成されている。
　空乏層１６１が、ソースドレイン形成層１０５に形成された欠陥の近傍まで広がったり、欠陥に接する位置まで広がったりすると空乏層１６１から欠陥、欠陥から空乏層１６１へのリーク電流が流れてしまう可能性がある。このことについて図５を参照して説明する。
　図５は、ソースドレイン形成層１０５の部分を拡大した図である。また図５は、ロジックチップ１０２の厚さが異なる場合を示し、図５のＡに示したロジックチップ１０２よりも、図５のＢに示したロジックチップ１０２の厚さが薄く形成された場合を示している。
　図５のＡを参照する。図５のＡに示したロジックチップ１０２は、ソースドレイン形成層１０５の厚さが厚さｄ１となるまで薄肉化された場合を示している。ソースドレイン形成層１０５に形成されている、例えば、Ｎ＋拡散層１５３（空乏層１６１）と、欠陥１６２が十分に離れた状態を確保できる厚さｄ１であれば、欠陥１６２を介して空乏層１６１間にリークが発生することを防ぐことができる。
　図５のＢに示したロジックチップ１０２は、ソースドレイン形成層１０５の厚さが厚さｄ２となるまで薄肉化された場合を示している。厚さｄ２は、厚さｄ１＞厚さｄ２を満たす厚さである。ソースドレイン形成層１０５に形成されている、例えば、Ｎ＋拡散層１５３（空乏層１６１）と、欠陥１６２が十分に離れた状態を確保できていない厚さｄ２であると、欠陥１６２を介して空乏層１６１間にリークが発生する可能性がある。
　例えば、ロジックチップ１０２の製造時の薄肉化する工程において、欠陥１６２が形成されてしまうことがある。また、厚さｄ２のような厚さになるまで、ロジックチップ１０２を薄肉化すると、上記したように、欠陥１６２を介してリークが増大する可能性がある。このようなリークが増大してしまうようなことが発生すると、製造時に不良品として扱われることになる。
　このようなことから、ロジックチップ１０２の厚さは、ある程度の厚さが必要となる。しかしながら、ロジックチップ１０２を薄く形成することができれば、撮像素子１２の低背化、小型化を実現できる。
　そこで、図３を参照して説明したように、ロジックチップ１０２に帯電膜１３０を形成する。帯電膜１３０は、発生した電子を捕らえる膜として機能する。帯電膜１３０は、仮に、リークが発生したとしても、そのリークする電子を捕らえることができる膜とされている。このような帯電膜１３０を、ソースドレイン形成層１０５に形成することで、欠陥１６２を介したウェル間のリーク増加を抑制することができる。
　帯電膜１３０を設けることで、ロジックチップ１０２の厚さを薄く形成しても、欠陥１６２を介したウェル間のリークの発生（増加）を抑制することができる。よって、ロジックチップ１０２の厚さを薄く形成しても、そのロジックチップ１０２が不良品となる可能性を低減させることができる。よって、ロジックチップ１０２を薄く形成することができ、そのようなロジックチップ１０２を備える撮像素子１２ａを低背化、小型化することができる。
　例えば、ソースドレイン形成層１０５の厚さは、２０ｕｍ以下に形成することができる。本技術によれば、ソースドレイン形成層１０５の厚さを、２０ｕｍ以下に形成したとしても、リークが発生（増加）するようなことを防ぐことができる。
　ソースドレイン形成層１０５の厚さは、ソースドレイン形成層１０５に存在する不純物層（例えば、Ｎ＋拡散層１５３）の深さと、その不純物層からの広がる空乏層１６１の幅を合計した深さよりも小さくすることができる。
　ロジックチップ１０２の研磨側の基板が、Ｐ型の基板であった場合、帯電膜１３０は、負電荷を有する膜または負電荷を生成する膜とすることができる。すなわち、帯電膜１３０は、負の固定電荷を有する膜とすることができる。そのような帯電膜１３０を、研磨後のロジックチップ１０２に形成することで、ロジックチップ１０２の研磨後の界面付近にホール蓄積層を形成することができる。そして、このホール蓄積層により、電子を再結合させることができるようになり、界面付近に形成された欠陥１６２を介してウェル間のリーク増加を抑制することができる。
　ロジックチップ１０２の研磨側の基板が、Ｎ型の基板であった場合、帯電膜１３０は、正電荷を有する膜または正電荷を生成する膜とすることができる。すなわち、帯電膜１３０は、正の固定電荷を有する膜とすることができる。そのような帯電膜１３０を、研磨後のロジックチップ１０２に形成することで、ロジックチップ１０２の研磨後の界面付近に電子蓄積層を形成することができる。そして、この電子蓄積層により、陽子を再結合させることができるようになり、界面付近に形成された欠陥１６２を介してウェル間のリーク増加を抑制することができる。
　例えば、図４に示したように、ロジックチップ１０２の研磨側の基板が、Ｐウェル１５１である場合、負の固定電荷を有する帯電膜１３０が形成される。また、例えば、図４に示したように、ロジックチップ１０２の研磨側の基板が、Ｎウェル１５２である場合、正の固定電荷を有する帯電膜１３０が形成される。
　図１３を参照して後述するが、ロジックチップ１０２に形成される帯電膜は、異なる特性を有する膜が形成されていても良い。例えば、上記したように、ロジックチップ１０２の研磨側の基板に、負の固定電荷を有する帯電膜１３０と正の固定電荷を有する帯電膜１３０が、それぞれ形成されていても良い。
　帯電膜１３０は、固定電荷を有することができる材料であれば良い。例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化タンタル、酸化チタン、酸化ランタン、酸化イットリウムなどを用いることができる。
　帯電膜１３０は、一部が窒化されていても良い。
　また帯電膜１３０は、自発分極やピエゾ分極により膜中に電解を生じる強誘電体で形成した強誘電膜であっても良い。例えば、負極、または正極に分極する窒化ガリウム（ＧａＮ）、チタン酸バリウム（ＢａＴｉ３Ｏ）、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡＬＮ）などを用いることができる。
　また、帯電膜１３０は、図３に示したように単層であっても良いし、図６に示したように複層であっても良い。図６に示した撮像素子１２ａのロジックチップ１０２には、帯電膜１３０－１と帯電膜１３０－２が積層されている。帯電膜１３０－１と帯電膜１３０－２は、それぞれ、上記した材料を用いて形成することができる。
　図６では、帯電膜１３０が、２層で構成されている例を示したが、３層、４層などの複層で構成されても良い。また、複層で構成する場合、上記した材料を組み合わせた層とすることができる。複層で構成した場合、単層で構成した場合よりも、電子または陽子をより捕らえることができる構成とすることも可能となり、リークが発生することをより抑制することができる。
　ここであげた帯電膜１３０を形成する材料や層数などは、以下の実施の形態においても、同様に適用できる。
　＜第２の実施の形態＞
　図７に、第２の実施の形態における撮像素子１２（撮像素子１２ｂとする）の断面構成例を示す。
　第２の実施の形態における撮像素子１２ｂは、第１の実施の形態における撮像素子１２ａと比較し、２つのロジックチップ１０２が積層（配置）されている点が異なり、他の点は、基本的に同様である。以下、同様な部分については適宜説明を省略する。
　第２の実施の形態における撮像素子１２ｂは、１つのＣＩＳチップ１０１に対して、ロジックチップ１０２－１とロジックチップ１０２－２が積層（配置）されている。ここでは、ロジックチップ１０２－１とロジックチップ１０２－２と記載したが、どちらかのチップは、メモリなどのロジック回路以外の回路が形成されているチップであっても良い。
　また、図７では、１つのＣＩＳチップ１０１に対して、ロジックチップ１０２－１とロジックチップ１０２－２の２つのチップが積層されている例を示したが、２以上のロジックチップ１０２が積層されていても良い。
　図７に示した撮像素子１２のように、１つのＣＩＳチップ１０１に対して、２つのロジックチップ１０２－１とロジックチップ１０２－２が配置されるようにした場合、ロジックチップ１０２－１とロジックチップ１０２－２の間に隙間が生じる。この隙間には、酸化膜２０１が形成されている。
　ロジックチップ１０２－１とロジックチップ１０２－２の周辺部の空間には、酸化膜２０１が満たされた状態となっている。これにより、ロジックチップ１０２－１とロジックチップ１０２－２は、酸化膜２０１に埋め込まれた状態となっている。
　またロジックチップ１０２－１とロジックチップ１０２－２には、それぞれ帯電膜１３０ｂも形成（積層）されている。帯電膜１３０ｂも、ロジックチップ１０２－１とロジックチップ１０２－２の隙間の部分にも形成されている。帯電膜１３０ｂは、第１の実施の形態の撮像素子１２ａと同じく、ロジックチップ１０２－１とロジックチップ１０２－２のＣＩＳチップ１０１が積層される面ではない面（以下、適宜、裏面と記述する）に、それぞれ形成されているとともに、ロジックチップ１０２－１とロジックチップ１０２－２の側面にも、それぞれ形成されている。
　図７に示すように、ロジックチップ１０２－１の側面と裏面には、帯電膜１３０ｂが形成され、その帯電膜１３０ｂに、酸化膜２０１が積層されている。同じく、ロジックチップ１０２－２の側面と裏面には、帯電膜１３０ｂが形成され、その帯電膜１３０ｂに、酸化膜２０１が積層されている。
　このように、ロジックチップ１０２の側面にも帯電膜１３０ｂを形成しても良い。
　第２の実施の形態における撮像素子１２ｂにおいても、帯電膜１３０ｂを形成することで、ロジックチップ１０２の厚さを薄くしても、界面付近に形成された欠陥を介してウェル間のリーク増加を抑制することができる。
　また、ロジックチップ１０２を薄く形成することができると、ロジックチップ１０２－１とロジックチップ１０２－２の間の隙間の深さも浅くすることができる。隙間は、ロジックチップ１０２の厚さと同じ深さになるため、ロジックチップ１０２が薄くなれば、隙間は浅くなる。
　ロジックチップ１０２間の隙間が深いと酸化膜２０１を完全に充填するのが困難となり、酸化膜２０１に空気を含む隙間ができてしまう可能性がある。酸化膜２０１に隙間があると、積層される支持基盤１０３が撓んでしまったり、熱膨張したりする可能性がある。
　しかしながら、本技術によれば、ロジックチップ１０２を薄くし、ロジックチップ１０２間の隙間を浅く形成することができるため、その隙間に十分に酸化膜２０１を充填させることができる。よって、支持基盤１０３が撓んでしまったり、ロジックチップ１０２間に空気が含まれる隙間が形成されてしまったりすることを防ぐことができる。
　＜第３の実施の形態＞
　図８に、第３の実施の形態における撮像素子１２（撮像素子１２ｃとする）の断面構成例を示す。
　第３の実施の形態における撮像素子１２ｃは、第１の実施の形態における撮像素子１２ａと比較し、さらに、チップ２５１が積層されている点が異なり、他の点は基本的に同様である。
　チップ２５１は、ロジック回路が形成されているチップであっても良いし、メモリが形成されているチップであっても良い。またさらにＡＩ（Artificial Intelligence）機能を有する信号処理チップであっても良い。
　またここでは、３層目には、チップ２５１だけが積層されている場合を例示したが、例えば図７に示した撮像素子１２ｂのように、２以上のチップが積層（配置）されていても良い。また、３層目に２以上のチップが積層されるとき、メモリ機能を有するチップと、ＡＩ機能を有するチップが積層（配置）されるようにしても良い。
　チップ２５１は、ロジックチップ１０２に、帯電膜１３０を介して積層される。チップ２５１は、ロジックチップ１０２と同じく、多層配線層２５４とシリコン基板２５５で構成されている。多層配線層２５４内には、配線２６２が形成されている。
　ロジックチップ１０２とチップ２５１は、ＣＩＳチップ１０１とロジックチップ１０２と同じく、パッドにより接続されている。チップ２５１には、ロジックチップ１０２が積層される側に、パッド２６１が形成されている。このパッド２６１には、チップ２５１内の配線層に形成されている配線２６２が接続されている。
　チップ２５１に形成されたパッド２６１は、酸化膜２５３に形成されているパッド２６３と接続され、このパッド２６３は、ビア１２５を介して、ロジックチップ１０２の多層配線層１０４内の配線１２４に接続されている。ここでは、このように、ロジックチップ１０２とチップ２５１が、パッド２６１とパッド２６３により電気的に接続されている場合を例示したが、他の接続方法で接続されていても良い。
　チップ２５１のロジックチップ１０２が積層される面と逆側の面（裏面）、換言すれば、シリコン基板２５５側には、帯電膜２５２が形成されている。この帯電膜２５２は、裏面の一部にのみ形成されている。図８に示した断面図において、帯電膜２５２は、チップ２５１の端部側には形成されていない。また、チップ２５１は、帯電膜２５２も含めて、酸化膜２５３に埋め込まれた状態となっている。
　帯電膜１３０ｃは、ロジックチップ１０２の裏面の全体を覆うように形成されているが、帯電膜２５２は、チップ２５１の裏面の一部を覆うように形成されている。帯電膜は、チップの所定の面の全体を覆うように形成されていても良いし、チップの所定の面の一部を覆うように形成されていても良い。また、チップの所定の面の一部を覆うように形成する場合、例えば、ストライプ形状で形成されていても良い。帯電膜は、欠陥によりリークが発生する可能性がある領域に形成されていればよい。
　第３の実施の形態のように、複数のチップが積層される場合に、そのうちの１または複数のチップのそれぞれに、帯電膜が形成されているようにすることができる。また、ロジックチップ１０２とチップ２５１のように、異なる大きさのチップが積層されるような場合であっても、本技術を適用することができる。
　第３の実施の形態における撮像素子１２ｃにおいても、帯電膜１３０ｃ、帯電膜２５２を形成することで、ロジックチップ１０２やチップ２５１の厚さを薄くしても、界面付近に形成された欠陥を介してウェル間のリーク増加を抑制することができる。
　＜第４の実施の形態＞
　第４の実施の形態について説明する。第１乃至第３の実施の形態は、帯電膜を備える撮像素子１２を例に挙げて説明したが、帯電膜は、撮像素子を構成するチップ以外にも形成することができる。
　図９は、第４の実施の形態における積層チップの構成例を示す図である。図９に示した積層チップ３０１ａは、図中上側から、メモリチップ３１１、ロジックチップ１０２、および支持基盤１０３の順で積層されている。図９に示した積層チップ３０１ａは、図７に示した撮像素子１２ｂのＣＩＳチップ１０１の代わりにメモリチップ３１１とした点が異なり、他の点は同様である。
　図９に示した積層チップ３０１ａは、１つのメモリチップ３１１に対して、ロジックチップ１０２－１とロジックチップ１０２－２が積層（配置）されている。積層チップ３０１ａによれば、例えば、ロジックチップ１０２－１で処理されたデータを、メモリチップ３１１で記憶し、その記憶されているデータを用いて、ロジックチップ１０２－２が所定の処理を行うといったことができる。
　積層チップ３０１ａのロジックチップ１０２－１とロジックチップ１０２－２のそれぞれの裏面には、帯電膜３３０が形成されている。この帯電膜３３０は、例えば、第２の実施の形態における撮像素子１２ｂの帯電膜１３０ｂに該当する膜であり、第１の実施の形態における帯電膜１３０aと同様な構成（材料など）とすることができる。よって、ロジックチップ１０２－１や、ロジックチップ１０２－２を薄型に形成しても、裏面側にある欠陥により、リークが発生（増大）するようなことを防ぐことができる。
　ロジックチップ１０２－１とロジックチップ１０２－２の厚さが薄くなることで、ロジックチップ１０２－１とロジックチップ１０２－２が積層されている積層チップ３０１ａ自体の厚さも薄くすることができる。よって、積層チップ３０１ａを低背化、小型化することができる。
　＜第５の実施の形態＞
　図１０は、第５の実施の形態における積層チップ３０１ｂの構成例を示す図である。
　第５の実施の形態における積層チップ３０１ｂは、第４の実施の形態の積層チップ３０１ａ（図９）と同じく、メモリチップ３１１、ロジックチップ１０２、および支持基盤１０３が積層されている。第５の実施の形態における積層チップ３０１ｂは、メモリチップ３１１に帯電膜３３０ｂが形成されている。
　帯電膜３３０は、図９に示した積層チップ３０１ａのように、ロジックチップ１０２に形成されていても良いし、図１０に示した積層チップ３０１ｂのように、メモリチップ３１１に形成されていても良い。
　また、帯電膜３３０は、支持基盤１０３が積層される側の面に形成されてもよいし、支持基盤１０３が積層されない側の面に形成されても良い。また、帯電膜３３０は、図１０に示した例のように、他のチップと積層されない側に形成される、換言すれば、露出した状態で形成されていても良い。
　また、メモリチップ３１１に積層（配置）されるロジックチップ１０２は、第４の実施の形態の積層チップ３０１ａのように、複数のロジックチップ１０２であっても良いし、第５の実施の形態の積層チップ３０１ｂのように、１つのロジックチップ１０２であっても良い。
　第４の実施の形態と第５の実施の形態を組み合わせて、メモリチップ３１１とロジックチップ１０２の両方に、帯電膜を形成した構成としても良い。
　帯電膜は、積層チップ３０１を構成する複数のチップのうちの１または複数のチップの所定の面に形成されている。また積層（配置）されるチップは、１対１でも良いし、１対複数であっても良い。
　薄く形成したいチップを、薄く形成し、薄く形成されたチップに帯電膜を形成することで、薄肉化したときに形成された欠陥があったとしても、その欠陥を介したリークが発生することを防ぐことができる。よって、リークを抑制できる薄く形成されたチップを積層することでき、積層チップ３０１を低背化、小型化することができる。
　＜第６の実施の形態＞
　図１１は、第６の実施の形態における積層チップ３０１ｃの構成例を示す図である。
　第６の実施の形態における積層チップ３０１ｃは、第４の実施の形態における積層チップ３０１ａから、支持基盤１０３を削除した構成とされている点が異なる。積層チップ３０１に、支持基盤１０３を設けない構成としても良い。
　また第６の実施の形態における積層チップ３０１ｃは、第４の実施の形態における積層チップ３０１ａと比較して、ロジックチップ１０２－１とロジックチップ１０２－２の間の隙間の部分には、酸化膜２０１ｃのみが充填されている点が異なる。換言すれば、ロジックチップ１０２－１とロジックチップ１０２－２のそれぞれの側面には、帯電膜３３０ｃは形成されていない。
　チップの側面に、帯電膜を形成する構成としても良いし、帯電膜を形成しない構成としても良い。
　チップの側面に帯電膜を形成するか否かは、製造時の工程の違いによる。図１１に示したように、ロジックチップ１０２－１とロジックチップ１０２－２の側面に、帯電膜３３０ｃを形成しない場合、メモリチップ３１１にロジックチップ１０２－１とロジックチップ１０２－１が配置された後、ロジックチップ１０２－１とロジックチップ１０２－２の間（隙間）に、酸化膜２０１ｃが充填される。
　酸化膜２０１ｃは、隙間に充填されるとき、ロジックチップ１０２－１とロジックチップ１０２－２の裏面側にも形成されるが、その裏面側に形成された酸化膜２０１ｃは、例えばＣＭＰ（Chemical Mechanical Polish）により除去される。その後、帯電膜３３０ｃが成膜されると、図１１に示したような積層チップ３０１ｃが製造される。
　図９を再度参照する。図９に示した積層チップ３０１ａのように、ロジックチップ１０２－１とロジックチップ１０２－２の側面に、帯電膜３３０を形成する場合、メモリチップ３１１にロジックチップ１０２－１とロジックチップ１０２－１が配置された後、ロジックチップ１０２－１とロジックチップ１０２－２のそれぞれの側面と裏面に、帯電膜３３０が形成される。
　その後、酸化膜２０１が、ロジックチップ１０２－１とロジックチップ１０２－２の隙間に充填されるとともに、それぞれの裏面に形成される。このように、帯電膜３３０を形成した後、酸化膜２０１を形成すると、図９に示したような積層チップ３０１ａが製造される。
　図１１に示した第６の実施の形態における積層チップ３０１ｃにおいても、上記した実施の形態と同じく、帯電膜３３０ｃを形成することで、欠陥を介したリークが発生（増加）することを抑制することができる。よって、積層チップ３０１ｃを薄型に形成することができる。さらに、支持基盤１０３を備えない構成とすることで、積層チップ３０１ｃをより薄側に形成することができる。
　このような支持基盤１０３を備えない積層チップ３０１ｃは、低い隙間に実装することができる。
　＜第７の実施の形態＞
　図１２は、第７の実施の形態における積層チップ３０１ｄの構成例を示す図である。
　第７の実施の形態における積層チップ３０１ｄは、複数のチップが積層された構成とされている。上記した実施の形態においては、チップは、ＣＩＳチップ、メモリチップ、ロジックチップなどである場合を例に挙げて説明したが、積層されるチップは、これらのチップであっても良いし、他の例示していないチップであっても良い。
　図１２に示した積層チップ３０１ｄは、図中上から順に、チップ４０１、チップ４０２、チップ４０３が積層され、さらに支持基盤４０４が積層されている例を示した。チップ４０１、チップ４０２、チップ４０３は、それぞれＣＩＳチップ、メモリチップ、ロジックチップなどのチップとすることができる。
　チップ４０１の裏面には、帯電膜３３０ｄ－１が形成され、チップ４０２の裏面には、帯電膜３３０ｄ－２が形成され、チップ４０３の裏面には、帯電膜３３０ｄ－３が形成されている。各チップ４０１乃至４０３は、それぞれ帯電膜３３０ｄ－１乃至３３０ｄ－３を備えるため、リークの発生を抑制することができる構成とされている。
　また、各チップ４０１乃至４０３は、薄側に形成することができる。各チップ４０１乃至４０３を薄型に形成することで、積層チップ３０１ｄ自体を低背化、小型化することができる。
　図１２に示した積層チップ３０１ｄは、３つのチップ４０１乃至４０３が積層された構成とされているが、４以上のチップを積層した場合にも本技術を適用できる。また、本技術によれば、各チップを低背化することができるため、複数のチップを積層した場合に、従来よりも、より低背化することができる。
　各チップ４０１乃至４０３の接続には、ＴＳＶ（Through-Silicon Via)、バンプ（Bump）、CuCu接続などを適用することができる。例えば、チップ４０１と支持基盤４０４は、ＴＳＶ４１１により接続されている。また、ＴＳＶ４１１と支持基盤４０４は、バンプ４１２により接続されている。
　同じく、チップ４０３と支持基盤４０４は、ＴＳＶ４１３により接続され、ＴＳＶ４１３と支持基盤４０４は、バンプ４１４により接続されている。
　本技術を適用すると、ＴＳＶ４１１やＴＳＶ４１３を細く形成することができる。例えば、ＴＳＶ４１１は、チップ４０１からチップ４０２、チップ４０３を貫通して、バンプ４１２まで形成されている。ＴＳＶは、一般的に、開口部分は広くなり、開口部分から徐々に狭くなる、いわゆるテーパ形状で形成されている。
　一般的に、ＴＳＶ４１１を形成する深さが深くなるほど、テーパ形状の開口部分は大きくなり、太く形成しなくてはならない。本技術によれば、チップ４０１乃至４０３のそれぞれを薄く形成することができる。
　よってＴＳＶ４１１を形成する深さを短くすることができ、ＴＳＶ４１１を細く形成することができる。ＴＳＶ４１１を細く形成することで、平面において、ＴＳＶ４１１が形成されている面積を小さくすることができ、積層チップ３０１ｄを小型化することができる。
　図１２に示した第７の実施の形態における積層チップ３０１ｄにおいても、上記した実施の形態と同じく、帯電膜３３０ｄを形成することで、欠陥を介したリークが発生（増加）することを抑制することができる。よって、積層チップ３０１ｄを薄型に形成することができ、低背化、小型化を実現することができる。
　＜第８の実施の形態＞
　図１３は、第８の実施の形態における積層チップ３０１ｅの構成例を示す図である。
　第８の実施の形態における積層チップ３０１ｅは、第５の実施の形態における積層チップ３０１ｂ（図１０）と比較して、ロジックチップ１０２が、モノリシック（monolithic）デバイスを含む構成とされている点が異なる。モノリシックデバイスは、１枚の基板の上、もしくは基板内に、トランジスタ、ダイオード、抵抗、容量などを作り、配線した集積回路である。
　図１３に示した例では、ロジックチップ１０２内に、モノリシックデバイス３５１が内在されている。ロジックチップ１０２を、モノリシックデバイス３５１を内在した構成とすることで、搭載面積を増大させることができる。
　また図１３に示した例では、帯電膜３３０ｅ－１と帯電膜３３０ｅ－２がロジックチップ１０２の裏面に形成されている。帯電膜３３０ｅ－１と帯電膜３３０ｅ－２は、例えば、負の固定電荷膜と正の固定電荷膜といったように、異なる特性を有する膜としても良い。また、帯電膜３３０ｅ－１と帯電膜３３０ｅ－２は、形成される領域のチップの特性、例えば、Ｐ型のチップであるか、Ｎ型のチップであるかにより、そのチップに適した特性を有する膜とすることができる。
　このように、チップの種類によらず、帯電膜を形成することができる。図１３に示した第８の実施の形態における積層チップ３０１ｅにおいても、上記した実施の形態と同じく、帯電膜３３０ｅを形成することで、欠陥を介したリークが発生（増加）することを抑制することができる。よって、積層チップ３０１ｅを薄型に形成することができ、積層チップ３０１ｅを低背化、小型化することができる。
　＜第９の実施の形態＞
　図１４は、第９の実施の形態における単層チップ５０１の構成例を示す図である。
　第１乃至第８の実施の形態では、複数のチップが積層される場合を例に挙げて説明したが、図１４に示すように、１つのチップ（単層）であっても良い。図１４に示した単層チップ５０１は、単層で構成され、その裏面には、帯電膜３３０ｆが形成されている。
　図１４に示した第９の実施の形態における単層チップ５０１においても、上記した実施の形態と同じく、帯電膜３３０ｆを形成することで、欠陥を介したリークが発生（増加）することを抑制することができる。よって、単層チップ５０１を薄型に形成することができ、単層チップ５０１を低背化、小型化することができる。
　単層チップ５０１は、単層で、薄型、例えば、２０ｕｍ以下で形成されているため、例えば、ウェアラブルデバイスなどの曲げられるデバイスとして用いることができる。
　本技術によれば、チップ(デバイス)に欠陥が生じた場合であっても、その欠陥によりリークが発生（増大）するようなことを防ぐことができる。よって、チップ(デバイス)を薄型化し、低背化、小型化することが可能となる。また、チップ(デバイス)に、帯電膜を形成しても、そのチップ(デバイス)の特性が変化することはないため、チップ(デバイス)の特性を維持したまま、上述した効果を得ることができる。
　また、帯電膜は、チップ(デバイス)の裏面に形成し、チップ(デバイス)の深い位置には影響を与えないように形成することができる。チップ(デバイス)の深い位置には、例えば、トランジスタのソースやドレインに該当する領域が形成されるが、そのような領域に影響を与えるような位置には、帯電膜は形成されていないため、チップ(デバイス)の信頼性が劣化するようなことはない。
　＜第１０の実施の形態＞
　上述した第１乃至第９の実施の形態において、配線層に設けられている配線は、金属で形成される。この配線層に設けられている配線（金属）の拡散を防止するために、金属拡散防止膜を備える構成とすることもできる。
　以下に説明する第１０の実施の形態と第１１の実施の形態は、上記した第１乃至第９の実施の形態のいずれとも組み合わせて実施することが可能である。
　図１５のＡ乃至Ｃは、金属拡散防止膜を設けた場合の積層チップ６００ａの構成例を示す図である。図１５に示す積層チップ６００ａを、適宜、第１０－１の実施の形態における積層チップ６００として説明を続ける。図１５のＡは、積層チップ６００ａの断面構成例を示し、図１５のＢは、積層チップ６００ａの平面視における帯電膜６１２ａの構成例を示し、図１５のＣは、積層チップ６００ａの平面視における金属拡散防止膜６２２ａの構成例を示す。
　図１５のＡに示すように、積層チップ６００ａは、チップ６０１ａとチップ６０２ａが積層された構成となされている。なお、以下の説明では、チップ６０１ａの底面とチップ６０２ａの底面の大きさは同程度で形成されいる場合を例に挙げて説明を続けるが、異なる大きさで形成されている場合にも本技術は適用できる。
　チップ６０１ａは、シリコン基板６１１と帯電膜６１２ａが積層された構成とされている。なお、図１５では、説明に必要なチップ６０１ａの構成の一部を示して説明を続ける。他の部分も同様に、説明に必要な部分を図示して説明を行う。
　チップ６０２ｂは、配線層６２１と金属拡散防止膜６２２ａが積層された構成とされている。配線層６２１には、配線６２３－１乃至６２３－３が含まれる。金属拡散防止膜６２２ａは、例えば、SiN、SiC、SiN等により構成される。
　上述した実施の形態と同じく、チップ６０１ａの底面には、帯電膜６１２ａが成膜されているため、欠陥を介してリーク電流が流れるようなことと抑制した構成とされている。図１５のＢに示すように、帯電膜６１２ａは、チップ６０１ａの底面の全体に形成されている。
　同様に図１５のＣに示すように、金属拡散防止膜６２２ａも、チップ６０１ａの底面の全体に形成されている。図１５に示した例では、帯電膜６１２ａと金属拡散防止膜６２２ａは、チップ６０１ａ底面と同程度の大きさで形成されている。このように、帯電膜６１２ａと金属拡散防止膜６２２ａを同程度の面積に形成することができる。
　帯電膜６１２ａと金属拡散防止膜６２２ａを同程度の面積で形成し、例えば、金属拡散防止膜６２２ａによる帯電膜６１２ａへの応力、熱、水素などの影響が懸念される場合、図１６に示すような構成としても良い。
　＜第１０－２の実施の形態＞
　第１０－２の実施の形態における積層チップ６００ｂの構成を、図１６に示す。図１６のＡは、積層チップ６００ｂの断面構成例を示し、図１６のＢは、積層チップ６００ｂの平面視における帯電膜６１２ｂの構成例を示し、図１６のＣは、積層チップ６００ａの平面視における金属拡散防止膜６２２ｂの構成例を示す。
　第１０－２の実施の形態における積層チップ６００ｂの帯電膜６１２ｂは、金属拡散防止膜６２２ｂと異なる面積で形成されている点が、第１０－１の実施の形態における積層チップ６００ａ（図１５）の帯電膜６１２ａと比較して異なり、他の点は同様である。
　図１６に示した積層チップ６００ｂの帯電膜６１２ｂは、チップ６０１ｂの底面の一部に形成されている。図１６に示した例では、チップ６０１ｂの底面に、帯電膜６１２ｂ－１、帯電膜６１２ｂ－２、帯電膜６１２ｂ－３、および帯電膜６１２ｂ－４が形成されている。帯電膜６１２－１、帯電膜６１２ｂ－２、帯電膜６１２ｂ－３、および帯電膜６１２ｂ－４のそれぞれの面積を加算した総面積は、チップ６０１ｂの底面の面積よりも小さく、金属拡散防止膜６２２ｂの面積よりも小さい。
　帯電膜６１２ｂ－１と帯電膜６１２ｂ－２の間に、配線６２３－１が位置し、帯電膜６１２ｂ－２と帯電膜６１２ｂ－３の間に、配線６２３－２が位置し、帯電膜６１２ｂ－３と帯電膜６１２ｂ－４の間に、配線６２３－３が位置する。図１６に示した帯電膜６１２ｂは、平面視において、帯電膜６１２ｂの一部が配線６２３と重なる領域がある状態、または帯電膜６１２ｂと配線６２３には重なる領域がない状態で形成されている。
　図１６に示した例では、帯電膜６１２ｂは、図中左右方向の幅を調整することで、帯電膜６１２ｂの面積が、金属拡散防止膜６２２ｂの面積よりも小さくなるようにする例を示した。図中上下方向の幅を調整することで、帯電膜６１２ｂの面積が、金属拡散防止膜６２２ｂの面積よりも小さくなるように構成しても良い。
　なお、以下の実施の形態においても、図中左右方向の幅を調整することで、面積を調整する場合を例に挙げて説明するが、図中上下方向の幅を調整することで、面積を調整するようにしても良い。また、左右方向と上下方向の両方の幅を調整することで、面積が調整されるようにしても良い。
　このように、帯電膜６１２ｂの面積と、金属拡散防止膜６２２の面積を異なる大きさとすることで、金属拡散防止膜６２２ｂによる帯電膜６１２ｂへの応力などによる影響を低減させることができる。
　＜第１０－３の実施の形態＞
　図１７は、第１０－３の実施の形態における積層チップ６００ｃの構成を示す図である。図１７のＡは、積層チップ６００ｃの断面構成例を示し、図１７のＢは、積層チップ６００ｃの平面視における帯電膜６１２ｃの構成例を示し、図１７のＣは、積層チップ６００ｃの平面視における金属拡散防止膜６２２ｃの構成例を示す。
　上記した図１６に示した帯電膜６１２ｂは、配線６２３が形成されている領域と基本的に重ならない領域に形成されている例を示したが、図１７に示すように、配線６２３と重なる領域に、帯電膜６１２ｃが形成されているようにしても良い。
　図１７に示した積層チップ６００ｃの帯電膜６１２ｃは、チップ６０１ｃの底面の一部に形成されている。図１７に示した例では、チップ６０１ｃの底面に、帯電膜６１２ｃ－１、帯電膜６１２ｃ－２、および帯電膜６１２ｃ－３が形成されている。帯電膜６１２－１、帯電膜６１２ｃ－２、および帯電膜６１２ｃ－３のそれぞれの面積を加算した総面積は、チップ６０１ｃの底面の面積よりも小さく、金属拡散防止膜６２２ｃの面積よりも小さい。
　図１７に示した帯電膜６１２ｃは、平面視において、帯電膜６１２ｃと配線６２３と重なる領域がある状態で形成されている。断面において帯電膜６１２ｃ－１は、配線６２３－１上に位置し、帯電膜６１２ｃ－２は、配線６２３－２上に位置し、帯電膜６１２ｃ－３は、配線６２３－３上に位置する。
　このように、帯電膜６１２ｃの面積と、金属拡散防止膜６２２ｃの面積を異なる大きさとすることで、金属拡散防止膜６２２ｃによる帯電膜６１２ｃへの応力などによる影響を低減させることができる。
　第１０－２の実施の形態における帯電膜６１２ｂや第１０－３の実施の形態における帯電膜６１２ｃのように、チップ６０１の底面の一部に帯電膜６１２を設ける場合、その設ける領域としては、リークが発生しやすい領域とすることができる。
　図５を参照して説明したように、欠陥１６２を介して空乏層１６１間にリークが発生する可能性があり、そのようなリークを抑制するために帯電膜６１２が設けられている。例えば、欠陥１６２が発生しやすそうな領域や、空乏層１６１の間などに帯電膜６１２が形成されるようにすることで、チップ６０１の底面の一部にのみ帯電膜６１２が設けられている構成としても、リークの抑制能力が低下しないようにすることができる。
　＜第１０－４の実施の形態＞
　図１８は、第１０－４の実施の形態における積層チップ６００ｄの構成を示す図である。図１８のＡは、積層チップ６００ｄの断面構成例を示し、図１８のＢは、積層チップ６００ｄの平面視における帯電膜６１２ｄの構成例を示し、図１８のＣは、積層チップ６００ｄの平面視における金属拡散防止膜６２２ｄの構成例を示す。
　第１０－１乃至第１０－３の実施の形態においては、帯電膜６１２の面積を、金属拡散防止膜６２２の面積よりも小さく形成することで、帯電膜６１２と金属拡散防止膜６２２が異なる面積で形成されている場合を例に挙げて説明した。第１０－４の実施の形態においては、金属拡散防止膜６２２の面積を、帯電膜６１２の面積よりも小さく形成することで、帯電膜６１２と金属拡散防止膜６２２が異なる面積で形成されている場合を例に挙げて説明する。
　図１８に示した積層チップ６００ｄの金属拡散防止膜６２２ｄは、チップ６０２ｄの底面の一部に形成されている。図１８に示した例では、チップ６０２ｄの底面に、金属拡散防止膜６２２ｄ－１、金属拡散防止膜６２２ｄ－２、および金属拡散防止膜６２２ｄ－３が形成されている。金属拡散防止膜６２２ｄ－１、金属拡散防止膜６２２ｄ－２、および金属拡散防止膜６２２ｄ－３のそれぞれの面積を加算した総面積は、チップ６０２ｄの底面の面積よりも小さく、帯電膜６１２ｄの面積よりも小さい。
　図１８に示した金属拡散防止膜６２２ｄは、平面視において、金属拡散防止膜６２２ｄと配線６２３と重なる領域がある状態で形成されている。金属拡散防止膜６２２ｄは、配線６２３を構成する金属が拡散しないように設けられている膜であるため、配線６２３と重なるような位置に形成される。断面において金属拡散防止膜６２２ｄ－１は、配線６２３－１下に位置し、金属拡散防止膜６２２ｄ－２は、配線６２３－２下に位置し、金属拡散防止膜６２２ｄ－３は、配線６２３－３下に位置する。
　このように、金属拡散防止膜６２２ｄの面積と、帯電膜６１２ｄの面積を異なる大きさとすることで、金属拡散防止膜６２２ｄによる帯電膜６１２ｄへの応力などによる影響を低減させることができる。
　＜第１０－５の実施の形態＞
　図１９は、第１０－５の実施の形態における積層チップ６００ｅの構成を示す図である。図１９のＡは、積層チップ６００ｅの断面構成例を示し、図１９のＢは、積層チップ６００ｅの平面視における帯電膜６１２ｅの構成例を示し、図１９のＣは、積層チップ６００ｅの平面視における金属拡散防止膜６２２ｅの構成例を示し、図１９のＤは、積層チップ６００ｅの平面視におけるパッシベーション膜６３１の構成例を示す。
　積層チップ６００ｅは、パッシベーション膜６３１を備える点で、第１０－１乃至第１０－４の実施の形態における積層チップ６００ａ乃至６００ｄと異なる。図１９では、第１０－４の実施の形態における積層チップ６００ｄに、パッシベーション膜６３１を設けた例を示したが、第１０－１乃至第１０－３の実施の形態における積層チップ６００ａ乃至６００ｃに対してパッシベーション膜６３１を設けた構成とすることも可能である。
　パッシベーション膜６３１は、金属拡散防止膜６２２ｅに積層されている。パッシベーション膜６３１は、外気の影響やゴミの付着などを防ぐために設けられている膜であり、例えば、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ2）、酸窒化シリコン（ＳｉＯＮ）等の単層膜あるいはこれらの積層膜により構成することができる。
　パッシベーション膜６３１は、金属拡散防止膜６２２ｅと同じ位置に、同等の大きさで形成される。図１９に示した例では、金属拡散防止膜６２２ｅ－１にパッシベーション膜６３１－１が積層され、金属拡散防止膜６２２ｅ－２にパッシベーション膜６３１－２が積層され、および金属拡散防止膜６２２ｅ－３にパッシベーション膜６３１－３が積層されている。
　図示はしないが、例えば、図１７に示した積層チップ６００ｃの金属拡散防止膜６２２ｃのように、チップ６０２ｃの底面の全体に金属拡散防止膜６２２ｃが形成されている構成に対して、パッシベーション膜６３１を設けた場合、パッシベーション膜６３１もチップ６０２ｃの底面の全体に形成される。
　このように、金属拡散防止膜６２２ｅとパッシベーション膜６３１の面積を同等に形成し、金属拡散防止膜６２２ｅとパッシベーション膜６３１のそれぞれ面積と、帯電膜６１２ｅの面積を異なる大きさとすることで、金属拡散防止膜６２２ｅやパッシベーション膜６３１による帯電膜６１２ｅへの応力などによる影響を低減させることができる。
　＜第１１の実施の形態＞
　図２０は、第１１－１の実施の形態におけるチップ７０１ａの構成を示す図である。図２０のＡは、チップ７０１ａの断面構成例を示し、図２０のＢは、チップ７０１ａの平面視における帯電膜７１３ａの構成例を示し、図２０のＣは、チップ７０１ａの平面視における金属拡散防止膜７１４ａの構成例を示す。なお、図２０には、チップ７０１ａの一部を図示し、図示していないチップが積層され、積層チップとして構成することもできる。
　図２０に示したチップ７０１ａは、配線層７１１、シリコン基板７１２、帯電膜７１３ａ、および金属拡散防止膜７１４ａが積層されている。金属拡散防止膜７１４ａは、配線層７１１に形成されている配線７１５－１や配線７１５－２を構成する金属が拡散しないように設けられている膜であり、図２０に示したチップ７０１ａでは、底面と側面に形成されている。
　チップ７０１ａは、配線層７１１とシリコン基板７１２が積層され、その積層された基板に対して帯電膜７１３ａが積層され、帯電膜７１３ａが積層されたあと、金属拡散防止膜７１４ａが、底面と側面に成膜されることで製造される。よって、図２０に示すように、帯電膜７１３ａと金属拡散防止膜７１４ａが積層された構成とされる。
　図２０に示した例では、帯電膜７１３ａの面積と、チップ７０１ａ（シリコン基板７１２）の底面に形成されている金属拡散防止膜７１４ａの面積は、チップ７０１ａの底面と同程度の大きさで形成されている。このように、帯電膜７１３ａと金属拡散防止膜７１４ａを同程度の面積に形成することができる。
　帯電膜７１３ａと金属拡散防止膜７１４ａを同程度の面積で形成し、例えば、金属拡散防止膜７１４ａによる帯電膜７１３ａへの応力、熱、水素などの影響が懸念される場合、図２１に示すような構成としても良い。
　＜第１１－２の実施の形態＞
　第１１－２の実施の形態におけるチップ７０１ｂの構成を、図２１に示す。図２１のＡは、チップ７０１ｂの断面構成例を示し、図２１のＢは、チップ７０１ｂの平面視における帯電膜７１３ｂの構成例を示し、図２１のＣは、チップ７０１ｂの平面視における金属拡散防止膜７１４ｂの構成例を示す。
　第１１－２の実施の形態におけるチップ７０１ｂの帯電膜７１３ｂは、金属拡散防止膜７１４ｂと異なる面積で形成されている点が、第１１－１の実施の形態におけるチップ７０１ａ（図２０）の帯電膜７１３ｂと比較して異なり、他の点は同様である。
　図２１に示したチップ７０１ｂの金属拡散防止膜７１４ｂは、チップ７０１ｂ（シリコン基板７１２）の底面の全面に形成されている。帯電膜７１３ｂは、チップ７０１ｂの底面の一部に形成されている。図２１に示した例では、チップ７０１ｂの底面に、帯電膜７１３ｂが形成されている。この帯電膜７１３ｂの面積は、チップ７０１ｂの底面の面積よりも小さく、金属拡散防止膜７１４ｂの面積よりも小さい。
　このように、帯電膜７１３ｂの面積と、金属拡散防止膜７１４の面積を異なる大きさとすることで、金属拡散防止膜７１４ａによる帯電膜７１３ａへの応力などによる影響を低減させることができる。
　図２１では、チップ７０１ｂの中央部分に帯電膜７１３ｂが形成されている例を示したが、例えば図１６に示した帯電膜６１２ｂのように、平面視において配線７１５と重なる領域がないように帯電膜７１３ｂが設けられたり、図１７に示した帯電膜６１２ｃのように、平面視において配線７１５と重なる領域があるように帯電膜７１３ｂが設けられたりしても良い。
　＜第１１－３の実施の形態＞
　第１１－３の実施の形態におけるチップ７０１ｃの構成を、図２２に示す。図２２のＡは、チップ７０１ｃの断面構成例を示し、図２２のＢは、チップ７０１ｃの平面視における帯電膜７１３ｃの構成例を示し、図２２のＣは、チップ７０１ｃの平面視における金属拡散防止膜７１４ｃの構成例を示す。
　第１１－３の実施の形態におけるチップ７０１ｃの金属拡散防止膜７１４ｃは、帯電膜７１３ｃと異なる面積で形成されている点が、第１１－１の実施の形態におけるチップ７０１ａ（図２０）の金属拡散防止膜７１４ａと比較して異なり、他の点は同様である。
　図２２に示したチップ７０１ｃの帯電膜７１３ｃは、チップ７０１ｃの底面の全面に形成されている。金属拡散防止膜７１４ｃは、チップ７０１ｃの底面の一部に形成されている。図２２に示した例では、チップ７０１ｃの底面の中央部分に、金属拡散防止膜７１４ａが形成されている。この金属拡散防止膜７１４ａの面積は、チップ７０１ｃの底面の面積よりも小さく、帯電膜７１３ｃの面積よりも小さい。
　このように、帯電膜７１３ｃの面積と、金属拡散防止膜７１４ｃの面積を異なる大きさとすることで、金属拡散防止膜７１４ｃによる帯電膜７１３ｃへの応力などによる影響を低減させることができる。
　＜内視鏡手術システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図２３は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２３では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図２４は、図２３に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２６は、撮像部１２０３１の設置位置の例を示す図である。
　図２６では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　なお、本技術は以下のような構成も取ることができる。
（１）
　フォトダイオードを含む第１のチップと、
　前記フォトダイオードからの信号を処理する回路を含む第２のチップと
　が積層され、
　前記第２のチップの前記第１のチップが積層されている第１の面と反対側の第２の面に帯電膜が設けられている
　撮像素子。
（２）
　前記帯電膜は、前記第２の面の一部または全面に設けられている
　前記（１）に記載の撮像素子。
（３）
　前記帯電膜は、前記第２のチップの側面にも設けられている
　前記（１）または（２）に記載の撮像素子。
（４）
　前記帯電膜は、負または正の固定電荷を有する膜である
　前記（１）乃至（３）のいずれかに記載の撮像素子。
（５）
　前記帯電膜は、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化タンタル、酸化チタン、酸化ランタン、または酸化イットリウムである
　前記（４）に記載の撮像素子。
（６）
　前記帯電膜の一部は、窒化されている
　前記（５）に記載の撮像素子。
（７）
　前記帯電膜は、強誘電体で形成されている
　前記（１）乃至（３）のいずれかに記載の撮像素子。
（８）
　前記帯電膜は、窒化ガリウム、チタン酸バリウム、酸化亜鉛、または窒化アルミニウムである
　前記（７）に記載の撮像素子。
（９）
　前記帯電膜は、単層または複層で形成されている
　前記（１）乃至（８）のいずれかに記載の撮像素子。
（１０）
　前記第２の面には、異なる特性の帯電膜が設けられている
　前記（１）乃至（９）のいずれかに記載の撮像素子。
（１１）
　前記第２のチップの厚さは、２０ｕｍ以下である
　前記（１）乃至（１０）のいずれかに記載の撮像素子。
（１２）
　前記第２のチップに第３のチップがさらに積層されている
　前記（１）乃至（１１）のいずれかに記載の撮像素子。
（１３）
　前記第１のチップに対して、２以上の前記第２のチップが配置されている
　前記（１）乃至（１２）のいずれかに記載の撮像素子。
（１４）
　金属拡散防止膜をさらに備え、
　前記金属拡散防止膜が形成されている面積と前記帯電膜が形成されている面積は、異なる大きさである
　前記（１）乃至（１３）のいずれかに記載の撮像素子。
（１５）
　２０ｕｍ以下の厚さのチップであり、
　前記チップの所定の面には帯電膜が設けられている
　半導体チップ。
（１６）
　前記半導体チップを含む複数のチップが積層され、
　前記複数のチップのうちの少なくとも１つのチップには、帯電膜が設けられている
　前記（１５）に記載の半導体チップ。
（１７）
　前記半導体チップは、メモリ、またはロジック回路を搭載するチップである
　前記（１５）または（１６）に記載の半導体チップ。
（１８）
　フォトダイオードを含む第１のチップと、
　前記フォトダイオードからの信号を処理する回路を含む第２のチップと、
　メモリ機能またはＡＩ機能を有する第３のチップと
　が積層され、
　前記第３のチップの前記第２のチップが積層されている第１の面と反対側の第２の面に帯電膜が設けられている
　撮像素子。
（１９）
　前記第２のチップの前記第１のチップが積層されている第３の面と反対側の第４の面に帯電膜が設けられている
　前記（１８）に記載の撮像素子。
　１０　撮像装置，　１１　レンズ群，　１２　撮像素子，　１３　ＤＳＰ回路，　１４　フレームメモリ，　１５　表示部，　１６　記録部，　１７　操作系，　１８　電源系，　１９　バスライン，　２０　ＣＰＵ，　４１　画素アレイ部，　４２　垂直駆動部，　４３　カラム処理部，　４４　水平駆動部，　４５　システム制御部，　４６　画素駆動線，　４７　垂直信号線，　４８　信号処理部，　４９　データ格納部，　１０１　ＣＩＳチップ，　１０２　ロジックチップ，　１０３　支持基盤，　１０４　ゲート形成層，　１０５　ソースドレイン形成層，　１１１　オンチップレンズ，　１１２　カラーフィルタ，　１１３　フォトダイオード，　１１４　配線層，　１１５　パッド，　１２１　パッド，　１２２　配線，　１２３　トランジスタ，　１３０　帯電膜，　１５１　Ｐウェル，　１５２　Ｎウェル，　１５３　拡散層，　１５４　拡散層，　１５５　素子分離領域，　１６１　空乏層，　１６２　欠陥，　２０１　酸化膜，　２５１　チップ，　２５２　帯電膜，　２５３　酸化膜，　３０１　積層チップ，　３１１　メモリチップ，　３３０　帯電膜，　３５１　モノリシックデバイス，　４０１　チップ，　４０２　チップ，　４０３　チップ，　４０４　支持基盤，　４１２　バンプ，　４１４　バンプ，　５０１　単層チップ

Claims (19)

  1. 　フォトダイオードを含む第１のチップと、
    　前記フォトダイオードからの信号を処理する回路を含む第２のチップと
    　が積層され、
    　前記第２のチップの前記第１のチップが積層されている第１の面と反対側の第２の面に帯電膜が設けられている
    　撮像素子。
  2. 　前記帯電膜は、前記第２の面の一部または全面に設けられている
    　請求項１に記載の撮像素子。
  3. 　前記帯電膜は、前記第２のチップの側面にも設けられている
    　請求項１に記載の撮像素子。
  4. 　前記帯電膜は、負または正の固定電荷を有する膜である
    　請求項１に記載の撮像素子。
  5. 　前記帯電膜は、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化タンタル、酸化チタン、酸化ランタン、または酸化イットリウムである
    　請求項４に記載の撮像素子。
  6. 　前記帯電膜の一部は、窒化されている
    　請求項５に記載の撮像素子。
  7. 　前記帯電膜は、強誘電体で形成されている
    　請求項１に記載の撮像素子。
  8. 　前記帯電膜は、窒化ガリウム、チタン酸バリウム、酸化亜鉛、または窒化アルミニウムである
    　請求項７に記載の撮像素子。
  9. 　前記帯電膜は、単層または複層で形成されている
    　請求項１に記載の撮像素子。
  10. 　前記第２の面には、異なる特性の帯電膜が設けられている
    　請求項１に記載の撮像素子。
  11. 　前記第２のチップの厚さは、２０ｕｍ以下である
    　請求項１に記載の撮像素子。
  12. 　前記第２のチップに第３のチップがさらに積層されている
    　請求項１に記載の撮像素子。
  13. 　前記第１のチップに対して、２以上の前記第２のチップが配置されている
    　請求項１に記載の撮像素子。
  14. 　金属拡散防止膜をさらに備え、
    　前記金属拡散防止膜が形成されている面積と前記帯電膜が形成されている面積は、異なる大きさである
    　請求項１に記載の撮像素子。
  15. 　２０ｕｍ以下の厚さのチップであり、
    　前記チップの所定の面には帯電膜が設けられている
    　半導体チップ。
  16. 　前記半導体チップを含む複数のチップが積層され、
    　前記複数のチップのうちの少なくとも１つのチップには、帯電膜が設けられている
    　請求項１５に記載の半導体チップ。
  17. 　前記半導体チップは、メモリ、またはロジック回路を搭載するチップである
    　請求項１５に記載の半導体チップ。
  18. 　フォトダイオードを含む第１のチップと、
    　前記フォトダイオードからの信号を処理する回路を含む第２のチップと、
    　メモリ機能またはＡＩ機能を有する第３のチップと
    　が積層され、
    　前記第３のチップの前記第２のチップが積層されている第１の面と反対側の第２の面に帯電膜が設けられている
    　撮像素子。
  19. 　前記第２のチップの前記第１のチップが積層されている第３の面と反対側の第４の面に帯電膜が設けられている
    　請求項１８に記載の撮像素子。
PCT/JP2021/008045 2020-03-17 2021-03-03 撮像素子、半導体チップ WO2021187092A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180010835.3A CN115039227A (zh) 2020-03-17 2021-03-03 成像元件和半导体芯片
US17/908,658 US20230095332A1 (en) 2020-03-17 2021-03-03 Imaging element and semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020046017 2020-03-17
JP2020-046017 2020-03-17

Publications (1)

Publication Number Publication Date
WO2021187092A1 true WO2021187092A1 (ja) 2021-09-23

Family

ID=77771101

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/008045 WO2021187092A1 (ja) 2020-03-17 2021-03-03 撮像素子、半導体チップ

Country Status (3)

Country Link
US (1) US20230095332A1 (ja)
CN (1) CN115039227A (ja)
WO (1) WO2021187092A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228704A1 (ja) * 2022-05-27 2023-11-30 ソニーセミコンダクタソリューションズ株式会社 半導体デバイス、電子機器、および製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084693A (ja) * 2010-10-12 2012-04-26 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2016021520A (ja) * 2014-07-15 2016-02-04 ソニー株式会社 半導体装置および電子機器
JP2016174038A (ja) * 2015-03-16 2016-09-29 株式会社東芝 固体撮像装置及びその製造方法
JP2018117102A (ja) * 2017-01-20 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084693A (ja) * 2010-10-12 2012-04-26 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2016021520A (ja) * 2014-07-15 2016-02-04 ソニー株式会社 半導体装置および電子機器
JP2016174038A (ja) * 2015-03-16 2016-09-29 株式会社東芝 固体撮像装置及びその製造方法
JP2018117102A (ja) * 2017-01-20 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228704A1 (ja) * 2022-05-27 2023-11-30 ソニーセミコンダクタソリューションズ株式会社 半導体デバイス、電子機器、および製造方法

Also Published As

Publication number Publication date
CN115039227A (zh) 2022-09-09
US20230095332A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
WO2020209107A1 (ja) 固体撮像装置
JPWO2020175195A1 (ja) 固体撮像装置および電子機器
KR102642051B1 (ko) 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
JPWO2019138923A1 (ja) 固体撮像装置、電子機器
TWI831883B (zh) 固體攝像元件、電子機器及固體攝像元件之製造方法
WO2021131388A1 (ja) 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器
JP2020021987A (ja) 撮像装置、電子機器
WO2021124975A1 (ja) 固体撮像装置および電子機器
WO2021100332A1 (ja) 半導体装置、固体撮像装置及び電子機器
WO2021124974A1 (ja) 撮像装置
WO2021187092A1 (ja) 撮像素子、半導体チップ
KR102664496B1 (ko) 촬상 소자, 전자 기기
WO2020022054A1 (ja) 撮像装置、電子機器
WO2022172711A1 (ja) 光電変換素子および電子機器
WO2021186907A1 (ja) 固体撮像装置及びその製造方法、並びに電子機器
WO2021261234A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2021153429A1 (ja) 固体撮像装置及び電子機器
WO2021140958A1 (ja) 撮像素子、製造方法、並びに電子機器
WO2021049302A1 (ja) 撮像装置、電子機器、製造方法
WO2021187151A1 (ja) 撮像素子、半導体チップ
WO2020012842A1 (ja) 光電変換素子
JP2021089978A (ja) 半導体素子および電子機器
WO2023106316A1 (ja) 受光装置
WO2022130987A1 (ja) 固体撮像装置およびその製造方法
WO2023106308A1 (ja) 受光装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21771211

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21771211

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP