JP6177117B2 - 固体撮像装置、撮像装置、固体撮像装置の製造方法 - Google Patents

固体撮像装置、撮像装置、固体撮像装置の製造方法 Download PDF

Info

Publication number
JP6177117B2
JP6177117B2 JP2013255423A JP2013255423A JP6177117B2 JP 6177117 B2 JP6177117 B2 JP 6177117B2 JP 2013255423 A JP2013255423 A JP 2013255423A JP 2013255423 A JP2013255423 A JP 2013255423A JP 6177117 B2 JP6177117 B2 JP 6177117B2
Authority
JP
Japan
Prior art keywords
substrate
wiring
imaging device
solid
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013255423A
Other languages
English (en)
Other versions
JP2015115420A (ja
JP2015115420A5 (ja
Inventor
祐一 五味
祐一 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2013255423A priority Critical patent/JP6177117B2/ja
Priority to PCT/JP2014/082696 priority patent/WO2015087918A1/ja
Publication of JP2015115420A publication Critical patent/JP2015115420A/ja
Priority to US15/149,955 priority patent/US20160254299A1/en
Publication of JP2015115420A5 publication Critical patent/JP2015115420A5/ja
Application granted granted Critical
Publication of JP6177117B2 publication Critical patent/JP6177117B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、複数の基板を有する固体撮像装置と、その固体撮像装置を有する撮像装置とに関する。また、本発明は、複数の基板を有する固体撮像装置の製造方法に関する。
複数の基板を有する固体撮像装置が開示されている（例えば、特許文献１参照）。例えば、この固体撮像装置は、撮像機能とオートフォーカス（ＡＦ）機能とを有する。または、この撮像装置は、可視光による撮像機能と赤外光による撮像機能とを有する。このように、固体撮像装置を多機能化することが可能となる。
図１３は、複数の基板を有する固体撮像装置の構成例を示している。図１３では固体撮像装置の断面が示されている。図１３に示す固体撮像装置は、重なった複数の基板（第１の基板７０、第２の基板７２、第３の基板７４）と、支持基板８０と、パッシベーション膜７１０，７３０，７５０とを有する。第１の基板７０と、第２の基板７２と、第３の基板７４とは、裏面照射（Ｂａｃｋ Ｓｉｄｅ Ｉｌｌｕｍｉｎａｔｉｏｎ）型の固体撮像素子である。
第１の基板７０は、半導体層７００と、配線層７０５とを有する。半導体層７００は、入射した光を信号に変換する光電変換部（ＰＤ）７０１を有する。配線層７０５は、光電変換部７０１で生成された信号を伝送する配線７０６と、異なる層の配線７０６を接続するビア７０７とを有する。図１３では複数の配線７０６が存在するが、代表として１つの配線７０６の符号が示されている。また、図１３では複数のビア７０７が存在するが、代表として１つのビア７０７の符号が示されている。配線層７０５において、配線７０６およびビア７０７以外の部分は、例えば層間絶縁膜で構成されている。
第２の基板７２は、半導体層７２０と、配線層７２５とを有する。半導体層７２０は光電変換部７２１を有する。配線層７２５は、配線７２６と、ビア７２７とを有する。図１３では複数の配線７２６が存在するが、代表として１つの配線７２６の符号が示されている。また、図１３では複数のビア７２７が存在するが、代表として１つのビア７２７の符号が示されている。配線層７２５において、配線７２６およびビア７２７以外の部分は、例えば層間絶縁膜で構成されている。
第３の基板７４は、半導体層７４０と、配線層７４５とを有する。半導体層７４０は光電変換部７４１を有する。配線層７４５は、配線７４６と、ビア７４７とを有する。図１３では複数の配線７４６が存在するが、代表として１つの配線７４６の符号が示されている。また、図１３では複数のビア７４７が存在するが、代表として１つのビア７４７の符号が示されている。配線層７４５において、配線７４６およびビア７４７以外の部分は、例えば層間絶縁膜で構成されている。
パッシベーション膜７１０は支持基板８０と第１の基板７０との間に形成されている。パッシベーション膜７３０は第１の基板７０と第２の基板７２との間に形成されている。パッシベーション膜７５０は第２の基板７２と第３の基板７４との間に形成されている。
半導体層７４０の表面には電極９０，９１，９２，９３が形成されている。電極９０は、１枚以上の基板を貫通する貫通電極９００，９０１，９０２と接続されている。貫通電極９００は、第１の基板７０と、第２の基板７２と、第３の基板７４とを貫通している。貫通電極９００は、パッシベーション膜７１０に形成された接続電極９１０と接続されている。接続電極９１０は、ビア７０７を介して配線７０６と接続されている。貫通電極９０１は、第２の基板７２と、第３の基板７４とを貫通している。貫通電極９０１は、パッシベーション膜７３０に形成された接続電極９１１と接続されている。接続電極９１１は、ビア７２７を介して配線７２６と接続されている。貫通電極９０２は、第３の基板７４を貫通している。貫通電極９０２は、パッシベーション膜７５０に形成された接続電極９１２と接続されている。接続電極９１２は、ビア７４７を介して配線７４６と接続されている。
電極９１は、第３の基板７４を貫通する貫通電極９０３と接続されている。貫通電極９０３は、パッシベーション膜７５０に形成された接続電極９１３と接続されている。接続電極９１３は、ビア７４７を介して配線７４６と接続されている。電極９２は、第２の基板７２と、第３の基板７４とを貫通する貫通電極９０４と接続されている。貫通電極９０４は、パッシベーション膜７３０に形成された接続電極９１４と接続されている。接続電極９１４は、ビア７２７を介して配線７２６と接続されている。電極９３は、第１の基板７０と、第２の基板７２と、第３の基板７４とを貫通する貫通電極９０５と接続されている。貫通電極９０５は、パッシベーション膜７１０に形成された接続電極９１５と接続されている。接続電極９１５は、ビア７０７を介して配線７０６と接続されている。
電極９０は、例えば各基板で共通の電源、グラウンド（ＧＮＤ）、またはクロックのために使用される。電極９１，９２，９３は、例えば各基板で個別の信号のために使用される。各基板で個別の信号は、例えば光電変換部７０１，７２１，７４１から出力された信号、各基板に配置された回路を駆動するためのクロック、または各基板に配置された回路に供給される制御信号である。基板毎に異なる速さで光電変換部７０１，７２１，７４１からの信号を外部に出力するなどの場合、基板毎に異なるクロックが供給されてもよい。
特開２０１３−７００３０号公報
図１３に示す固体撮像装置では、アスペクト比の異なる複数の貫通電極が設けられている。しかし、アスペクト比の異なる複数の貫通電極を形成することが困難である。また、重なる基板の数が増加すると、貫通電極を形成する工程で、より深い溝を形成すること、および、形成された溝に金属を埋めることがより難しくなる。
本発明は、固体撮像装置および撮像装置の製造をより容易にすることができる技術を提供する。
本発明は、重なった複数の基板であって、前記複数の基板のそれぞれは、入射した光を信号に変換する光電変換部が形成された半導体層と、前記信号を伝送する配線が形成され、前記半導体層と重なる配線層と、前記半導体層の表面に配置され、かつ前記配線層に接続された接続電極と、を有し、前記複数の基板の隣接する２枚の基板のうち第１の基板の前記半導体層と第２の基板の前記配線層とが向かい合う前記複数の基板と、前記接続電極に接続されることにより前記第１の基板の前記配線層と前記第２の基板の前記配線層とを電気的に接続し、かつ、前記第１の基板の前記半導体層と前記第２の基板の前記配線層とのうち前記第１の基板の前記半導体層のみを貫通する接続構造体と、を有する固体撮像装置である。
また、本発明は、上記の固体撮像装置を有する撮像装置である。
また、本発明は、入射した光を信号に変換する光電変換部が形成された半導体層と、前記信号を伝送する配線が形成され、前記半導体層と重なる配線層と、を有する第１の基板の前記半導体層の一部をエッチングし、前記第１の基板の前記配線層を露出させる工程と、前記第１の基板の前記半導体層の表面に配置され、かつ前記第１の基板の前記配線層に接続された接続電極を形成する工程と、前記半導体層と前記配線層とを有する第２の基板の前記配線層と電気的に接続された接続構造体を形成する工程と、前記第１の基板の前記半導体層と前記第２の基板の前記配線層とが向かい合った状態で、前記接続構造体を前記第１の基板の前記接続電極と接続させる工程と、を有する固体撮像装置の製造方法である。
本発明によれば、第１の基板の半導体層のみを貫通する接続構造体によって第１の基板の配線層と第２の基板の配線層とが電気的に接続されるので、固体撮像装置および撮像装置の製造をより容易にすることができる。
本発明の第１の実施形態による固体撮像装置の構成例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第２の実施形態による固体撮像装置の構成例を示す断面図である。 本発明の第３の実施形態による固体撮像装置の構成例を示す断面図である。 本発明の第４の実施形態による固体撮像装置の構成例を示す断面図である。 本発明の第５の実施形態による撮像装置の構成例を示すブロック図である。 従来の固体撮像装置の構成例を示す断面図である。
以下、図面を参照し、本発明の実施形態を説明する。
（第１の実施形態）
まず、本発明の第１の実施形態を説明する。図１は、本実施形態による固体撮像装置の構成例を示している。図１では固体撮像装置の断面が示されている。図１に示す固体撮像装置は、重なった（積層された）複数の基板（第１の基板１０、第２の基板１２、第３の基板１４）と、接続部２０，２１と、支持基板３０と、樹脂層１１０，１３０，１５０とを有する。第１の基板１０と、第２の基板１２と、第３の基板１４とは、裏面照射型の固体撮像素子である。
図１に示す固体撮像装置を構成する部分の厚さと幅とは、図１に示される厚さと幅とに従うわけではない。図１に示す固体撮像装置を構成する部分の厚さと幅とは任意であってよい。
第１の基板１０は、半導体層１００と、配線層１０５とを有する。半導体層１００と配線層１０５とは、各基板の主面（基板の表面を構成する複数の面のうち最も広い面）にほぼ垂直な方向に重なっている。また、半導体層１００と配線層１０５とは互いに接触している。
半導体層１００は、入射した光を信号に変換する光電変換部（ＰＤ）１０１を有する。半導体層１００は、シリコン（Ｓｉ）等の半導体を含む材料で構成されている。光電変換部１０１は、例えば半導体層１００を構成する半導体材料とは不純物濃度が異なる半導体材料で構成されている。半導体層１００は、配線層１０５と接触している第１の面と、外部に露出している、第１の面とは反対側の第２の面とを有する。半導体層１００の第２の面に入射した光が、半導体層１００内を進んで光電変換部１０１に入射する。
配線層１０５は、光電変換部１０１で生成された信号やその他の信号を伝送する配線１０６と、異なる層の配線１０６を接続するビア１０７とを有する。図１では複数の配線１０６が存在するが、代表として１つの配線１０６の符号が示されている。また、図１では複数のビア１０７が存在するが、代表として１つのビア１０７の符号が示されている。配線１０６は、導電性を有する材料（例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）等の金属）で構成されている。配線層１０５は、樹脂層１１０と接触している第１の面と、半導体層１００と接触している、第１の面とは反対側の第２の面とを有する。
配線１０６は、配線パターンが形成された薄膜である。１層のみの配線１０６が形成されていてもよいし、複数層の配線１０６が形成されていてもよい。図１に示す例では、３層の配線１０６が形成されている。異なる層の配線１０６はビア１０７で接続されている。ビア１０７は、導電性を有する材料で構成されている。配線層１０５において、配線１０６およびビア１０７以外の部分は、例えば層間絶縁膜で構成されている。
第２の基板１２は、半導体層１２０と、配線層１２５とを有する。半導体層１２０と配線層１２５とは、各基板の主面にほぼ垂直な方向に重なっている。また、半導体層１２０と配線層１２５とは互いに接触している。
半導体層１２０は光電変換部１２１を有する。半導体層１２０は半導体層１００とほぼ同様であるので、半導体層１２０についての詳細な説明を省略する。
配線層１２５は、配線１２６と、ビア１２７とを有する。図１では複数の配線１２６が存在するが、代表として１つの配線１２６の符号が示されている。また、図１では複数のビア１２７が存在するが、代表として１つのビア１２７の符号が示されている。配線層１２５は配線層１０５とほぼ同様であるので、配線層１２５についての詳細な説明を省略する。
第３の基板１４は、半導体層１４０と、配線層１４５とを有する。半導体層１４０と配線層１４５とは、各基板の主面にほぼ垂直な方向に重なっている。また、半導体層１４０と配線層１４５とは互いに接触している。
半導体層１４０は光電変換部１４１を有する。半導体層１４０は半導体層１００とほぼ同様であるので、半導体層１４０についての詳細な説明を省略する。
配線層１４５は、配線１４６と、ビア１４７とを有する。図１では複数の配線１４６が存在するが、代表として１つの配線１４６の符号が示されている。また、図１では複数のビア１４７が存在するが、代表として１つのビア１４７の符号が示されている。配線層１４５は配線層１０５とほぼ同様であるので、配線層１４５についての詳細な説明を省略する。
支持基板３０は、固体撮像装置が有する複数の基板を支持する。支持基板３０は、固体撮像装置が有する複数の基板のいずれかと重なっている。図１に示す例では、支持基板３０は第１の基板１０と重なっている。支持基板３０は、外部に露出している第１の面と、樹脂層１１０と接触している、第１の面とは反対側の第２の面とを有する。
樹脂層１１０，１３０，１５０は、固体撮像装置が有する複数の基板のうち隣接する２枚の基板を接続する。樹脂層１１０，１３０，１５０は、例えばエポキシ樹脂で構成されている。樹脂層１１０，１３０，１５０によって、基板間の接合強度がより増している。
樹脂層１１０は、支持基板３０と第１の基板１０との間に形成されている。支持基板３０と第１の基板１０とは、支持基板３０と第１の基板１０の配線層１０５とが向かい合った状態で、樹脂層１１０を介して接続されている。樹脂層１１０は、支持基板３０の第２の面と配線層１０５の第１の面とに接触している。第１の基板１０は、樹脂層１１０によって、支持基板３０と絶縁されている。
樹脂層１３０は、第１の基板１０と第２の基板１２との間に形成されている。第１の基板１０と第２の基板１２とは、第１の基板１０の半導体層１００と第２の基板１２の配線層１２５とが向かい合った状態で、樹脂層１３０を介して接続されている。樹脂層１３０は、半導体層１００の第２の面と配線層１２５の第１の面とに接触している。第２の基板１２は、樹脂層１３０によって、第１の基板１０と絶縁されている。
樹脂層１５０は、第２の基板１２と第３の基板１４との間に形成されている。第２の基板１２と第３の基板１４とは、第２の基板１２の半導体層１２０と第３の基板１４の配線層１４５とが向かい合った状態で、樹脂層１５０を介して接続されている。樹脂層１５０は、半導体層１２０の第２の面と配線層１４５の第１の面とに接触している。第３の基板１４は、樹脂層１５０によって、第２の基板１２と絶縁されている。
接続部２０，２１は、隣接する２枚の基板の間に配置され、その２枚の基板を電気的に接続する。図１では複数の接続部２０が存在するが、代表として１つの接続部２０の符号が示されている。また、図１では複数の接続部２１が存在するが、代表として１つの接続部２１の符号が示されている。接続部２０，２１は、導電性を有する材料（例えば、金（Ａｕ）または銅（Ｃｕ）等の金属）で構成されている。
接続部２０は、第１の基板１０と第２の基板１２とを電気的に接続する。接続部２０は、接続電極２００，２０１と、バンプ２０２とを有する。接続電極２００は配線層１０５に形成されている。接続電極２００は配線１０６と接続されている。接続電極２００と配線１０６との間にチタン（Ｔｉ）等のＵＢＭ（Ｕｎｄｅｒ Ｂａｒｒｉｅｒ Ｍｅｔａｌ）が形成されていてもよい。接続電極２０１は樹脂層１３０に形成されている。接続電極２０１は、ビア１２７を介して配線１２６と接続されている。接続電極２０１とビア１２７との間にチタン（Ｔｉ）等のＵＢＭが形成されていてもよい。
バンプ２０２は接続電極２００，２０１と接続されている。バンプ２０２は、配線１０６と接続された接続電極２００と接触しているので、配線１０６と電気的に接続されている。また、バンプ２０２は、配線１２６と電気的に接続された接続電極２０１と接触しているので、配線１２６と電気的に接続されている。
バンプ２０２は半導体層１００を貫通している。バンプ２０２の高さは半導体層１００の厚さよりも大きいため、バンプ２０２は半導体層１００と樹脂層１３０とにまたがって形成されている。バンプ２０２は、第１の基板１０の配線層１０５（配線１０６）と第２の基板１２の配線層１２５（配線１２６）とを電気的に接続し、かつ、第１の基板１０の半導体層１００と第２の基板１２の配線層１２５とのうち第１の基板１０の半導体層１００のみを貫通する接続構造体である。
バンプ２０２において、半導体層１００を貫通する部分の周囲は絶縁層１０２で囲まれている。絶縁層１０２は、絶縁性を有する材料（例えば、二酸化珪素（ＳｉＯ２））で構成されている。バンプ２０２は、絶縁層１０２によって、半導体層１００と絶縁されている。
接続部２１は、第２の基板１２と第３の基板１４とを電気的に接続する。接続部２１は、接続電極２１０，２１１と、バンプ２１２とを有する。接続電極２１０は配線層１２５に形成されている。接続電極２１０は配線１２６と接続されている。接続電極２１０と配線１２６との間にチタン（Ｔｉ）等のＵＢＭが形成されていてもよい。接続電極２１１は樹脂層１５０に形成されている。接続電極２１１は、ビア１４７を介して配線１４６と接続されている。接続電極２１１とビア１４７との間にチタン（Ｔｉ）等のＵＢＭが形成されていてもよい。
バンプ２１２は接続電極２１０，２１１と接続されている。バンプ２１２は、配線１２６と接続された接続電極２１０と接触しているので、配線１２６と電気的に接続されている。また、バンプ２１２は、配線１４６と電気的に接続された接続電極２１１と接触しているので、配線１４６と電気的に接続されている。
バンプ２１２は半導体層１２０を貫通している。バンプ２１２の高さは半導体層１２０の厚さよりも大きいため、バンプ２１２は半導体層１２０と樹脂層１５０とにまたがって形成されている。バンプ２１２は、第２の基板１２の配線層１２５（配線１２６）と第３の基板１４の配線層１４５（配線１４６）とを電気的に接続し、かつ、第２の基板１２の半導体層１２０と第３の基板１４の配線層１４５とのうち第２の基板１２の半導体層１２０のみを貫通する接続構造体である。
バンプ２１２において、半導体層１２０を貫通する部分の周囲は絶縁層１２２で囲まれている。絶縁層１２２は、絶縁性を有する材料（例えば、二酸化珪素（ＳｉＯ２））で構成されている。バンプ２１２は、絶縁層１２２によって、半導体層１２０と絶縁されている。
半導体層１４０と配線層１４５とに溝４００，４１０，４２０，４３０（開口部）が形成されている。溝４００，４１０，４２０，４３０の底部では配線１４６の一部が外部に露出している。半導体層１４０の厚さは、例えば１０μｍ以下であり、溝４００，４１０，４２０，４３０の幅は、例えば５０〜１００μｍである。例えば、ワイヤボンディングによって外部から導電性のワイヤを配線１４６と接続することが可能である。溝４００，４１０，４２０，４３０が形成されている位置で露出している配線１４６は、固体撮像装置から外部に信号を出力する、または固体撮像装置に外部から信号を印加するための電極となる。つまり、図１に示す固体撮像装置において、光電変換部が形成された複数の基板のうち最も外側に配置された基板であって、半導体層１４０が配線層１４５よりも外側に配置された第３の基板１４は、第３の基板１４の配線層１４５と電気的に接続され、外部に露出した電極（配線１４６）を有する。
複数の基板のうち最も外側に配置された基板は、複数の基板のうち、他の基板と接触していない主面を有する基板である。図１に示す固体撮像装置では、第１の基板１０と第３の基板１４とが、最も外側に配置された基板である。固体撮像装置が、光電変換部が形成された基板を２枚だけ有する場合、その２枚の基板が、最も外側に配置された基板である。言い換えると、複数の基板のうち最も外側に配置された基板は、複数の基板のうち少なくともいずれかの主面が水平面にほぼ平行となるように複数の基板が配置された場合に複数の基板のうち最も上側または最も下側に配置された基板である。
溝４００が形成されている位置の電極は、例えば各基板で共通の電源、グラウンド（ＧＮＤ）、またはクロックのために使用される。溝４１０，４２０，４３０が形成されている位置の電極は、例えば各基板で個別の信号のために使用される。各基板で個別の信号は、例えば光電変換部１０１，１２１，１４１から出力された信号、各基板に配置された回路を駆動するためのクロック、または各基板に配置された回路に供給される制御信号である。基板毎に異なる速さで光電変換部１０１，１２１，１４１からの信号を外部に出力するなどの場合、基板毎に異なるクロックが供給されてもよい。溝４１０が形成されている位置の電極は、第３の基板１４の個別の信号のために使用される。溝４２０が形成されている位置の電極は、第２の基板１２の個別の信号のために使用される。溝４３０が形成されている位置の電極は、第１の基板１０の個別の信号のために使用される。
例えば、光電変換部１０１から出力された信号は、溝４３０が形成されている位置における接続部２０を介して第２の基板１２に転送される。第２の基板１２に転送された信号は、接続部２１を介して第３の基板１４に転送される。第３の基板１４に転送された信号は、溝４３０が形成されている位置の電極から外部に出力される。例えば、光電変換部１２１から出力された信号は、溝４２０が形成されている位置における接続部２１を介して第３の基板１４に転送される。第３の基板１４に転送された信号は、溝４２０が形成されている位置の電極から外部に出力される。例えば、光電変換部１４１から出力された信号は、溝４１０が形成されている位置の電極から外部に出力される。
図１に示す固体撮像装置は、光電変換部が形成された３枚の基板を有しているが、固体撮像装置が、光電変換部が形成された２枚の基板または４枚以上の基板を有していてもよい。また、図１に示す固体撮像装置では、隣接する基板が樹脂層１１０，１３０，１５０によって接続されているが、隣接する基板を接続する方法はこれに限らない。また、溝４００，４１０，４２０，４３０の底部に、配線１４６と接続された金属等の電極が形成されていてもよい。
固体撮像装置に必須の構造（光電変換部１０１，１２１，１４１）と必ずしも直接的には関連していない構造、または接続部２０，２１と必ずしも直接的には関連していない構造は、本実施形態による固体撮像装置の特徴的な構造ではない。つまり、支持基板３０と、絶縁層１０２，１２２と、樹脂層１１０，１３０，１５０と、ビア１０７，１２７，１４７と、溝４００，４１０，４２０，４３０とは、本実施形態による固体撮像装置の特徴的な構造ではない。また、これらの構造は、本実施形態による固体撮像装置の特徴的な効果を得るために必須の構造ではない。
また、接続部２０の接続電極２００，２０１は、バンプ２０２を配線層１０５および配線層１２５と接続するための補助的な構造であるため、本実施形態による固体撮像装置の特徴的な効果を得るために必須の構造ではない。接続部２１の接続電極２１０，２１１についても同様である。
上記の構造では、バンプ２０２は半導体層１００のみを貫通し、バンプ２１２は半導体層１２０のみを貫通する。このため、１枚以上の基板を貫通する貫通電極を形成する場合と比較して、バンプ２０２，２１２をより容易に製造することができる。つまり、製造がより容易な固体撮像装置を提供することができる。
図１３に示す固体撮像装置では、電極９０に接続される貫通電極９００，９０１，９０２を１つの貫通電極に共通化するためには、各基板に形成された接続電極９１０，９１１，９１２を貫通するように貫通電極を形成する必要がある。しかし、金属で形成された接続電極９１０，９１１，９１２を貫通するように貫通電極を形成することが困難である。このため、貫通電極９００，９０１，９０２を、共通化せずに別々に設ける必要がある。貫通電極９００，９０１，９０２を設ける領域が必要であるため、固体撮像装置の小型化が困難である。
これに対して、図１に示す固体撮像装置では、複数の基板に共通の電源等のために、各基板に対応する複数の構造を用意する必要がない。例えば、溝４００が形成されている位置では、外部から電源を配線層１４５に与えることによって、電源が第３の基板１４に供給される。配線層１４５に与えられた電源は、同時に、バンプ２１２を介して配線層１２５に与えられる。これによって、電源が第２の基板１２に供給される。また、配線層１２５に与えられた電源は、同時に、バンプ２０２を介して配線層１０５に与えられる。これによって、電源が第１の基板１０に供給される。つまり、複数の基板に共通の電源等のために必要な構造を共通化することができる。したがって、固体撮像装置を小型化することができる。
上記のように、本実施形態では、バンプ２０２，２１２が固体撮像装置の小型化に寄与する。このため、小型化され、かつ、製造がより容易な固体撮像装置を提供することができる。
次に、本実施形態による固体撮像装置の製造方法を説明する。図２〜図８は、固体撮像装置を製造する手順例を示している。図２〜図８では固体撮像装置の断面が示されている。
（ステップＳ０）
光電変換部１０１が形成された半導体層１００と、配線１０６が形成され、半導体層１００と重なる配線層１０５とを有する第１の基板１０が用意される。また、光電変換部１２１が形成された半導体層１２０と、配線１２６が形成され、半導体層１２０と重なる配線層１２５とを有する第２の基板１２が用意される。
（ステップＳ１）
配線層１０５の第１の面が、樹脂層１１０を介して支持基板３０と接続される。これによって、第１の基板１０は、樹脂層１１０を介して支持基板３０と接合される（図２（ａ））。
（ステップＳ２）
半導体層１００の第２の面が研磨される。これによって、半導体層１００が薄くなる（図２（ｂ））。
（ステップＳ３）
半導体層１００の一部が第２の面側からエッチングされ、半導体層１００に溝１０３が形成される。このとき、半導体層１００を貫通するように、かつ、配線層１０５が露出するようにエッチングが行われる。本実施形態の例では、配線層１０５の配線１０６が露出するまでエッチングが行われる（図３（ａ））。ステップＳ３は、光電変換部１０１が形成された半導体層１００と、配線１０６が形成され、半導体層１００と重なる配線層１０５と、を有する第１の基板１０の半導体層１００の一部をエッチングし、第１の基板１０の配線層１０５を露出させる工程である。
（ステップＳ４）
エッチングによって露出した配線１０６の表面に接続電極２００が形成される。また、溝１０３の表面に絶縁層１０２が形成される（図３（ｂ））。
（ステップＳ５）
第２の基板１２の配線層１２５の第１の面において、ビア１２７が露出している位置に接続電極２０１が形成される。これによって、接続電極２０１はビア１２７と電気的に接続される。また、接続電極２０１は、配線１２６と接続されたビア１２７と接触しているので、配線１２６と電気的に接続される（図４（ａ））。
（ステップＳ６）
接続電極２０１に接続するバンプ２０２が形成される。形成されたバンプ２０２は、配線１２６と電気的に接続された接続電極２０１と接触しているので、配線１２６と電気的に接続されている（図４（ｂ））。バンプ２０２の高さは半導体層１００の厚さよりも大きいことが望ましい。ステップＳ６は、半導体層１２０と配線層１２５とを有する第２の基板１２の配線層１２５（配線１２６）と電気的に接続された接続構造体を形成する工程である。
（ステップＳ７）
第１の基板１０の半導体層１００と第２の基板１２の配線層１２５とが向かい合った状態で、バンプ２０２と接続電極２００との平面的な位置がほぼ一致するように、支持基板３０と接続された第１の基板１０と、第２の基板１２との位置が調整される。続いて、バンプ２０２が、絶縁層１０２で覆われた溝に挿入され、接続電極２００と接続される。これによって、配線層１０５と配線層１２５とが、接続電極２００，２０１とバンプ２０２とを有する接続部２０によって電気的に接続されると共に、第１の基板１０と第２の基板１２とが接合される。第１の基板１０と第２の基板１２とが接合された状態では、バンプ２０２は、配線１０６と接続された接続電極２００と接触しているので、配線１０６と電気的に接続されている。また、第１の基板１０と第２の基板１２とが接合された状態では、第１の基板１０と第２の基板１２との間に空隙が存在する（図５（ａ））。
バンプ２０２と接続電極２００との接続は、以下のように行われる。例えば、半導体層１００と配線層１２５とが向かい合った状態で、支持基板３０と接合された第１の基板１０と、第２の基板１２とが加圧板に挟まれる。この状態でプレス装置によって加熱および加圧されると、バンプ２０２と接続電極２００とが電気的に接合される。バンプ２０２と接続電極２００とが接合される前に、第１の基板１０の表面と、第２の基板１２の表面と、接続電極２００，２０１と、バンプ２０２とをプラズマクリーニングや逆スパッタ等により清浄化してもよい。いわゆる表面活性化によってバンプ２０２と接続電極２００とが接合され易くなる。
ステップＳ７は、第１の基板１０の半導体層１００と第２の基板１２の配線層１２５とが向かい合った状態で、接続構造体であるバンプ２０２を、第１の基板１０の半導体層１００のエッチングによって露出した第１の基板１０の配線層１０５（配線１０６）と電気的に接続させる工程である。
（ステップＳ８）
第１の基板１０と第２の基板１２との間に樹脂が充填され、樹脂層１３０が形成される（図５（ｂ））。
樹脂層１３０の形成は、以下のように行われる。例えば、加熱されて流動性が高くなったエポキシ樹脂が第１の基板１０と第２の基板１２との間に流し込まれる。その後、流し込まれたエポキシ樹脂が冷却され、エポキシ樹脂が固化する。第１の基板１０と第２の基板１２との間にエポキシ樹脂を流し込む際、差圧効果を利用してもよい。
（ステップＳ９）
半導体層１２０の第２の面が研磨される。これによって、半導体層１２０が薄くなる（図６（ａ））。
（ステップＳ１０）
半導体層１２０の一部が第２の面側からエッチングされ、半導体層１２０に溝が形成される。このとき、半導体層１２０を貫通するように、かつ、配線層１２５が露出するようにエッチングが行われる。本実施形態の例では、配線層１２５の配線１２６が露出するまでエッチングが行われる。エッチングによって露出した配線１２６の表面に接続電極２１０が形成される。また、エッチングによって形成された溝の表面に絶縁層１２２が形成される（図６（ｂ））。ステップＳ１０は、ステップＳ３，Ｓ４に対応する工程である。
（ステップＳ１１）
第３の基板１４の配線層１４５の第１の面において、ビア１４７が露出している位置に接続電極２１１が形成される。これによって、接続電極２１１はビア１４７と電気的に接続される。また、接続電極２１１は、配線１４６と接続されたビア１４７と接触しているので、配線１４６と電気的に接続される。さらに、接続電極２１１に接続するバンプ２１２が形成される。形成されたバンプ２１２は、配線１４６と電気的に接続された接続電極２１１と接触しているので、配線１４６と電気的に接続されている（図７（ａ））。バンプ２１２の高さは半導体層１２０の厚さよりも大きいことが望ましい。ステップＳ１１は、ステップＳ５，Ｓ６に対応する工程である。
（ステップＳ１２）
第２の基板１２の半導体層１２０と第３の基板１４の配線層１４５とが向かい合った状態で、バンプ２１２と接続電極２１０との平面的な位置がほぼ一致するように、第２の基板１２と、第３の基板１４との位置が調整される。続いて、バンプ２１２が、絶縁層１２２で覆われた溝に挿入され、接続電極２１０と接続される。これによって、配線層１２５と配線層１４５とが、接続電極２１０，２１１とバンプ２１２とを有する接続部２１によって電気的に接続されると共に、第２の基板１２と第３の基板１４とが接合される。第２の基板１２と第３の基板１４とが接合された状態では、バンプ２１２は、配線１２６と接続された接続電極２１０と接触しているので、配線１２６と電気的に接続されている。また、第２の基板１２と第３の基板１４とが接合された状態では、第２の基板１２と第３の基板１４との間に空隙が存在する。さらに、第２の基板１２と第３の基板１４との間に樹脂が充填され、樹脂層１５０が形成される（図７（ｂ））。ステップＳ１２は、ステップＳ７，Ｓ８に対応する工程である。
（ステップＳ１３）
半導体層１４０の第２の面が研磨される。これによって、半導体層１４０が薄くなる（図８（ａ））。
（ステップＳ１４）
半導体層１４０の一部が第２の面側からエッチングされ、半導体層１４０に溝４００，４１０，４２０，４３０が形成される。このとき、半導体層１４０を貫通するように、かつ、配線層１４５が露出するようにエッチングが行われる。本実施形態の例では、配線層１４５の配線１４６が露出するまでエッチングが行われる。これによって、外部と電気的に接続する電極が形成される（図８（ｂ））。
接続部２０，２１を形成する工程と必ずしも直接的には関連していない工程、および接続部２０，２１によって基板を接続する工程と必ずしも直接的には関連していない工程は、固体撮像装置の製造方法の特徴的な工程ではない。つまり、ステップＳ０〜Ｓ２，Ｓ８〜Ｓ９，Ｓ１３〜Ｓ１４は、本実施形態による固体撮像装置の製造方法の特徴的な工程ではない。同様に、ステップＳ４において絶縁層１０２を形成する工程と、ステップＳ１２において樹脂層１５０を形成する工程とは、本実施形態による固体撮像装置の製造方法の特徴的な工程ではない。また、これらの工程は、本実施形態による固体撮像装置の製造方法の特徴的な効果を得るために必須の工程ではない。
また、ステップＳ４において接続電極２００を形成する工程と、ステップＳ５において接続電極２０１を形成する工程は、バンプ２０２を半導体層１００および配線層１２５と接続するための補助的な工程であるため、本実施形態による固体撮像装置の製造方法の特徴的な効果を得るために必須の工程ではない。ステップＳ１０において接続電極２１０を形成する工程と、ステップＳ１１において接続電極２１１を形成する工程とについても同様である。
上記の製造方法では、バンプ２０２は半導体層１００のみを貫通し、バンプ２１２は半導体層１２０のみを貫通する。このため、１枚以上の基板を貫通する貫通電極を形成する場合と比較して、バンプ２０２，２１２をより容易に製造することができる。つまり、固体撮像装置をより容易に製造することができる。
また、複数の基板に共通の電源等のために必要な、共通化された構造を容易に製造することができる。さらに、構造の共通化によって、固体撮像装置が小型化される。つまり、小型化された固体撮像装置をより容易に製造することができる。
本実施形態によれば、重なった複数の基板（第１の基板１０、第２の基板１２、第３の基板１４）であって、複数の基板のそれぞれは、入射した光を信号に変換する光電変換部１０１，１２１，１４１が形成された半導体層１００，１２０，１４０と、信号を伝送する配線１０６，１２６，１４６が形成され、半導体層１００，１２０，１４０と重なる配線層１０５，１２５，１４５と、を有し、複数の基板の隣接する２枚の基板のうち第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）と第２の基板１２の配線層１２５（または第３の基板１４の配線層１４５）とが向かい合う複数の基板と、第１の基板１０の配線層１０５（または第２の基板１２の配線層１２５）と第２の基板１２の配線層１２５（または第３の基板１４の配線層１４５）とを電気的に接続し、かつ、第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）と第２の基板１２の配線層１２５（または第３の基板１４の配線層１４５）とのうち第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）のみを貫通する接続構造体（バンプ２０２またはバンプ２１２）と、を有する固体撮像装置が提供される。
また、本実施形態によれば、入射した光を信号に変換する光電変換部１０１が形成された半導体層１００と、信号を伝送する配線１０６が形成され、半導体層１００と重なる配線層１０５と、を有する第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）の一部をエッチングし、第１の基板１０の配線層１０５（または第２の基板１２の配線層１２５）を露出させる工程（ステップＳ３またはステップＳ１０）と、半導体層１２０と配線層１２５とを有する第２の基板１２の配線層１２５（または第３の基板１４の配線層１４５）と電気的に接続された接続構造体（バンプ２０２またはバンプ２１２）を形成する工程（ステップＳ６またはステップＳ１１）と、第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）と第２の基板１２の配線層１２５（または第３の基板１４の配線層１４５）とが向かい合った状態で、接続構造体（バンプ２０２またはバンプ２１２）を、第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）のエッチングによって露出した第１の基板１０の配線層１０５（または第２の基板１２の配線層１２５）と電気的に接続させる工程（ステップＳ７またはステップＳ１２）と、を有する固体撮像装置の製造方法が提供される。
本実施形態では、第１の基板１０の半導体層１００または第２の基板１２の半導体層１２０のみを貫通するバンプ２０２またはバンプ２１２によって、第１の基板１０の配線層１０５または第２の基板１２の配線層１２５と、第２の基板１２の配線層１２５または第３の基板１４の配線層１４５とが電気的に接続されるので、固体撮像装置の製造をより容易にすることができる。また、小型化された固体撮像装置の製造をより容易にすることができる。
（第２の実施形態）
次に、本発明の第２の実施形態を説明する。図９は、本実施形態による固体撮像装置の構成例を示している。図９では固体撮像装置の断面が示されている。
図９に示す固体撮像装置では、図１に示す固体撮像装置における絶縁層１０２が樹脂層１３１に変更され、絶縁層１２２が樹脂層１５１に変更されている。つまり、バンプ２０２において、半導体層１００を貫通する部分の周囲は樹脂層１３１で囲まれている。また、バンプ２１２において、半導体層１２０を貫通する部分の周囲は樹脂層１５１で囲まれている。樹脂層１３１，１５１以外の構造については、図１に示す固体撮像装置の構造とほぼ同様であるので、樹脂層１３１，１５１以外の構造についての説明を省略する。
樹脂層１３１は、樹脂層１３０を構成する樹脂と同一の樹脂で構成されている。また、樹脂層１５１は、樹脂層１５０を構成する樹脂と同一の樹脂で構成されている。
本実施形態による固体撮像装置を製造する場合、第１の実施形態における絶縁層１０２，１２２を形成する工程が不要である。本実施形態では、樹脂層１３０を形成する工程で樹脂層１３１が形成され、樹脂層１５０を形成する工程で樹脂層１５１が形成される。
本実施形態では、第１の実施形態における絶縁層１０２，１２２を形成する工程が不要となるため、より少ない工程で固体撮像装置を製造することができる。
（第３の実施形態）
次に、本発明の第３の実施形態を説明する。図１０は、本実施形態による固体撮像装置の構成例を示している。図１０では固体撮像装置の断面が示されている。
図１０に示す固体撮像装置では、図９に示す固体撮像装置における第１の基板１０と、樹脂層１１０と、支持基板３０とが支持基板３１に変更され、接続部２０が接続部２２に変更されている。また、図１０に示す固体撮像装置では、図９に示す固体撮像装置における溝４００が削除されている。上記の構造以外の構造については、図９に示す固体撮像装置の構造とほぼ同様であるので、上記の構造以外の構造についての説明を省略する。図１０における樹脂層１５１は、図１における絶縁層１２２に変更されてもよい。
支持基板３１は、光電変換部が形成された複数の基板のうち最も外側に配置された第２の基板１２と重なっている。より具体的には、支持基板３１は、光電変換部が形成された複数の基板のうち最も外側に配置された基板であって、配線層１２５が半導体層１２０よりも外側に配置された第２の基板１２と重なっている。支持基板３１は、配線層３１０と、回路基板３１５とを有する。配線層３１０と回路基板３１５とは、各基板の主面に垂直な方向に重なっている。また、配線層３１０と回路基板３１５とは互いに接触している。
配線層３１０は、光電変換部１２１，１４１で生成された信号やその他の信号を伝送する配線３１１と、異なる層の配線３１１を接続するビア３１２とを有する。図１０では複数の配線３１１が存在するが、代表として１つの配線３１１の符号が示されている。また、図１０では複数のビア３１２が存在するが、代表として１つのビア３１２の符号が示されている。
配線３１１は、導電性を有する材料（例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）等の金属）で構成されている。配線層３１０は、回路基板３１５と接触している第１の面と、樹脂層１３０と接触している、第１の面とは反対側の第２の面とを有する。配線３１１は、配線パターンが形成された薄膜である。１層のみの配線３１１が形成されていてもよいし、複数層の配線３１１が形成されていてもよい。図１０に示す例では、３層の配線３１１が形成されている。異なる層の配線３１１はビア３１２で接続されている。ビア３１２は、導電性を有する材料で構成されている。配線層３１０において、配線３１１およびビア３１２以外の部分は、例えば層間絶縁膜で構成されている。
回路基板３１５は、シリコン（Ｓｉ）等の半導体を含む材料で構成されている。回路基板３１５は、外部に露出している第１の面と、配線層３１０と接触している、第１の面とは反対側の第２の面とを有する。例えば、回路基板３１５は、複数の基板のいずれかに形成された光電変換部１２１，１４１で生成された信号を処理する処理回路（例えば、増幅回路）を有する。または、回路基板３１５は、複数の基板のいずれかに形成された光電変換部１２１，１４１を含む画素を駆動する駆動回路（例えば、光電変換部１２１，１４１をリセットするリセット回路、または光電変換部１２１，１４１に蓄積された電荷を電荷蓄積部に転送する転送回路）を有する。処理回路または駆動回路は配線層３１０に形成されていてもよい。
接続部２２は、隣接する支持基板３１と第２の基板１２との間に配置され、支持基板３１と第２の基板１２とを電気的に接続する。図１０では複数の接続部２２が存在するが、代表として１つの接続部２２の符号が示されている。接続部２２は、導電性を有する材料（例えば、金（Ａｕ）または銅（Ｃｕ）等の金属）で構成されている。
接続部２２は、接続電極２２０，２２１と、バンプ２２２とを有する。接続部２２は樹脂層１３０に形成されている。接続電極２２０は、ビア３１２を介して配線３１１と接続されている。接続電極２２０とビア３１２との間にチタン（Ｔｉ）等のＵＢＭが形成されていてもよい。接続電極２２１は、ビア１２７を介して配線１２６と接続されている。接続電極２２１とビア１２７との間にチタン（Ｔｉ）等のＵＢＭが形成されていてもよい。
バンプ２２２は接続電極２２０，２２１と接続されている。バンプ２２２は、配線３１１と接続された接続電極２２０と接触しているので、配線３１１と電気的に接続されている。また、バンプ２２２は、配線１２６と電気的に接続された接続電極２２１と接触しているので、配線１２６と電気的に接続されている。バンプ２２２は、接続電極２２０と接続電極２２１とを接続することによって、支持基板３１の配線層３１０（配線３１１）と第２の基板１２の配線層１２５（配線１２６）とを電気的に接続する。
図１０に示す固体撮像装置における第２の基板１２と第３の基板１４とを接続する構造は、図１に示す固体撮像装置における第１の基板１０と第２の基板１２とを接続する構造とほぼ同様である。このため、製造がより容易な固体撮像装置を提供することができる。
図１０に示す固体撮像装置を製造する手順では、図１に示す固体撮像装置を製造する手順における第１の基板１０と、樹脂層１１０と、支持基板３０との代わりに支持基板３１が用いられ、接続部２０の代わりに接続部２２が形成される。これ以外の手順については、図１に示す固体撮像装置を製造する手順とほぼ同様であるので、図１０に示す固体撮像装置を製造する手順についての説明を省略する。
次に、光電変換部１２１，１４１で生成された信号の転送経路について説明する。以下では、光電変換部１２１，１４１よりも左側にある接続部２１，２２と、溝４３０が形成されている位置における接続部２１，２２とを介して信号が転送される例を説明する。
例えば、光電変換部１２１から出力された信号は、光電変換部１２１，１４１よりも左側にある接続部２２を介して支持基板３１に転送される。支持基板３１に転送された信号は、回路基板３１５に形成されている処理回路によって処理される。処理回路によって処理された信号は、溝４３０が形成されている位置における接続部２２を介して第２の基板１２に転送される。第２の基板１２に転送された信号は、接続部２１を介して第３の基板１４に転送される。第３の基板１４に転送された信号は、溝４３０が形成されている位置の電極から外部に出力される。
例えば、光電変換部１４１から出力された信号は、光電変換部１２１，１４１よりも左側にある接続部２１を介して第２の基板１２に転送される。第２の基板１２に転送された信号は、接続部２２を介して支持基板３１に転送される。支持基板３１に転送された信号は、回路基板３１５に形成されている処理回路によって処理される。処理回路によって処理された信号は、上記と同様に、溝４３０が形成されている位置の電極から外部に出力される。
光電変換部１２１から出力された信号と、光電変換部１４１から出力された信号とが異なる接続部２２を介して第２の基板１２から支持基板３１に転送されてもよい。また、光電変換部１２１と光電変換部１４１とから時分割で信号が出力され、その信号が、同一の接続部２２を介して第２の基板１２から支持基板３１に転送されてもよい。
同様に、光電変換部１２１，１４１から出力されて処理回路で処理された信号が異なる接続部２１，２２を介して支持基板３１から第３の基板１４に転送されてもよい。また、光電変換部１２１から出力されて処理回路で処理された信号と、光電変換部１４１から出力されて処理回路で処理された信号とが処理回路から時分割で出力され、その信号が、同一の接続部２１，２２を介して支持基板３１から第３の基板１４に転送されてもよい。
以下では、光電変換部１２１，１４１を含む画素を駆動する駆動回路から出力される駆動信号の転送経路について説明する。以下では、光電変換部１２１，１４１よりも左側にある接続部２１，２２を介して駆動信号が転送される例を説明する。
例えば、駆動回路から出力された駆動信号は、接続部２２を介して第２の基板１２に転送される。第２の基板１２に転送された駆動信号は、配線１２６とビア１２７とを介して、光電変換部１２１を含む画素の各回路に転送される。また、第２の基板１２に転送された駆動信号は、接続部２１を介して第３の基板１４に転送される。第３の基板１４に転送された駆動信号は、配線１４６とビア１４７とを介して、光電変換部１４１を含む画素の各回路に転送される。
本実施形態では、処理回路または駆動回路が支持基板３１に配置されているので、光電変換部が形成されている基板には処理回路または駆動回路を設けなくてよい。または、光電変換部が形成されている基板に配置されている処理回路または駆動回路の一部を支持基板３１に移動することが可能である。このため、処理回路または駆動回路が、光電変換部が形成されている基板に設けられる場合と比較して、固体撮像装置のサイズをより小さくすることができる。また、支持基板３１に処理回路を追加することが可能となるため、固体撮像装置により多くの機能を実装することができる。
（第４の実施形態）
次に、本発明の第４の実施形態を説明する。図１１は、本実施形態による固体撮像装置の構成例を示している。図１１では固体撮像装置の断面が示されている。
図１１に示す固体撮像装置では、図１０に示す固体撮像装置における電極の構造が、異なる構造に変更されている。電極の構造以外の構造については、図１０に示す固体撮像装置の構造とほぼ同様であるので、電極の構造以外の構造についての説明を省略する。
回路基板３１５において、配線層３１０と接触している第２の面と反対側の第１の面には電極４０，４１，４２，４３が形成されている。電極４０，４１，４２，４３は、導電性を有する材料で構成されている。電極４０と配線３１１とは、回路基板３１５を貫通する貫通電極４４０によって接続されている。電極４１と配線３１１とは、回路基板３１５を貫通する貫通電極４４１によって接続されている。電極４２と配線３１１とは、回路基板３１５を貫通する貫通電極４４２によって接続されている。電極４３と配線３１１とは、回路基板３１５を貫通する貫通電極４４３によって接続されている。貫通電極４４０，４４１，４４２，４４３は、導電性を有する材料で構成されている。
つまり、図１１に示す固体撮像装置は、光電変換部が形成された複数の基板のうち最も外側に配置された第２の基板１２と重なる支持基板３１を有する。より具体的には、図１１に示す固体撮像装置は、光電変換部が形成された複数の基板のうち最も外側に配置された基板であって、配線層１２５が半導体層１２０よりも外側に配置された第２の基板１２と重なる支持基板３１を有する。支持基板３１は、光電変換部が形成された複数の基板のうち支持基板３１と重なる第２の基板１２の配線層１２５と電気的に接続され、外部に露出した電極４０，４１，４２，４３を有する。
電極４０は、例えば各基板で共通の電源、グラウンド（ＧＮＤ）、またはクロックのために使用される。電極４１，４２，４３は、例えば各基板の個別の信号のために使用される。
例えば、光電変換部１２１から出力された信号は、電極４２が形成されている位置における接続部２２を介して支持基板３１に転送される。支持基板３１に転送された信号は、貫通電極４４２を介して電極４２に転送される。電極４２に転送された信号は、電極４２から外部に出力される。例えば、光電変換部１４１から出力された信号は、電極４３が形成されている位置における接続部２１を介して第２の基板１２に転送される。第２の基板１２に転送された信号は、接続部２２を介して支持基板３１に転送される。支持基板３１に転送された信号は、貫通電極４４３を介して電極４３に転送される。電極４３に転送された信号は、電極４３から外部に出力される。
図１１に示す固体撮像装置を製造する手順では、図１に示す固体撮像装置を製造する手順における第１の基板１０と、樹脂層１１０と、支持基板３０との代わりに支持基板３１が用いられ、接続部２０の代わりに接続部２２が形成される。例えば、第２の基板１２と第３の基板１４とが接続された後、回路基板３１５の第１の面が研磨され、回路基板３１５が薄くなった後、回路基板３１５を貫通する溝が形成される。その溝に金属が埋め込まれることによって、電極４０，４１，４２，４３と貫通電極４４０，４４１，４４２，４４３とが形成される。これ以外の手順については、図１に示す固体撮像装置を製造する手順とほぼ同様であるので、図１１に示す固体撮像装置を製造する手順についての説明を省略する。
本実施形態では、支持基板３１に電極４０，４１，４２，４３と貫通電極４４０，４４１，４４２，４４３とが形成されているが、図１または図９に示す固体撮像装置の支持基板３０に電極４０，４１，４２，４３と貫通電極４４０，４４１，４４２，４４３とが形成されていてもよい。
本実施形態では、支持基板３１に電極４０，４１，４２，４３が形成されている。このため、固体撮像装置を含むパッケージを形成する場合に、電極４０，４１，４２，４３と、パッケージが実装される基板とをはんだ等によって接続することが可能となる。第３の基板１４の表面に電極を設けてワイヤボンディングによって外部からワイヤを電極と接続することによってパッケージを形成する場合には、ワイヤと接続するリードが必要となり、パッケージの面積が増加する。したがって、本実施形態では、パッケージの面積をより小さくすることができる。
（第５の実施形態）
次に、本発明の第５の実施形態を説明する。図１２は、本実施形態による撮像装置の構成例を示している。本実施形態による撮像装置は、撮像機能を有する電子機器であればよく、デジタルカメラのほか、デジタルビデオカメラ、内視鏡等であってもよい。
図１２に示す撮像装置は、レンズ５１と、撮像部５２と、画像処理部５３と、表示部５４と、駆動制御部５５と、レンズ制御部５６と、カメラ制御部５７と、カメラ操作部５８とを有する。図１２にはメモリカード５９も示されているが、このメモリカード５９を撮像装置に対して着脱可能に構成してもよい。つまり、メモリカード５９は撮像装置に固有の構成でなくても構わない。
レンズ５１は、固体撮像装置を構成する撮像部５２の撮像面に被写体の光学像を結像するための撮影レンズである。撮像部５２は、レンズ５１によって結像された被写体の光学像を光電変換によりデジタルの画像信号に変換して出力する。撮像部５２は、第１の実施形態〜第４の実施形態による固体撮像装置のいずれかである。画像処理部５３は、撮像部５２から出力される画像信号に種々のデジタル的な画像処理を施す。
表示部５４は、画像処理部５３により表示用に画像処理された画像信号に基づき画像を表示する。この表示部５４は、静止画像を表示することができると共に、被撮像範囲の画像をリアルタイムに表示する動画（ライブビュー）表示を行うことができる。駆動制御部５５は、カメラ制御部５７からの指示に基づいて撮像部５２の動作を制御する。レンズ制御部５６は、カメラ制御部５７からの指示に基づいて、レンズ５１の絞りや焦点位置を制御する。
カメラ制御部５７は、撮像装置全体を制御する。カメラ制御部５７の動作は、撮像装置が内蔵するＲＯＭに格納されているプログラムに規定されている。カメラ制御部５７は、このプログラムを読み出して、プログラムが規定する内容に従って、各種の制御を行う。
カメラ操作部５８は、ユーザが撮像装置に対する各種の操作入力を行うための操作用の各種部材を有し、操作入力の結果に基づく信号をカメラ制御部５７へ出力する。カメラ操作部５８の具体例として、撮像装置の電源をオン・オフするための電源スイッチ、静止画撮影を指示するためのレリーズボタン、静止画撮影モードを単写モードと連写モードとの間で切り替えるための静止画撮影モードスイッチなどが挙げられる。メモリカード５９は、画像処理部５３により記録用に処理された画像信号を保存するための記録媒体である。
本実施形態では、第１の実施形態〜第４の実施形態による固体撮像装置のいずれかが撮像部５２に使用されている。このため、撮像装置をより容易に製造することができる。
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１０，７０ 第１の基板
１２，７２ 第２の基板
１４，７４ 第３の基板
２０，２１，２２ 接続部
３０，３１，８０ 支持基板
４０，４１，４２，４３，９０，９１，９２，９３ 電極
５１ レンズ
５２ 撮像部
５３ 画像処理部
５４ 表示部
５５ 駆動制御部
５６ レンズ制御部
５７ カメラ制御部
５８ カメラ操作部
５９ メモリカード
１００，１２０，１４０，７００，７２０，７４０ 半導体層
１０１，１２１，１４１，７０１，７２１，７４１ 光電変換素子
１０２，１２２ 絶縁層
１０３，４００，４１０，４２０，４３０ 溝
１０５，１２５，１４５，３１０，７０５，７２５，７４５ 配線層
１０６，１２６，１４６，３１１，７０６，７２６，７４６ 配線
１０７，１２７，１４７，３１２，７０７，７２７，７４７ ビア
１１０，１３０，１３１，１５０，１５１ 樹脂層
２００，２０１，２１０，２１１，２２０，２２１，９１０，９１１，９１２，９１３，９１４，９１５ 接続電極
２０２，２１２，２２２ バンプ
３１５ 回路基板
４４０，４４１，４４２，４４３，９００，９０１，９０２，９０３，９０４，９０５ 貫通電極
７１０，７３０，７５０ パッシベーション膜

Claims (9)

  1. 重なった複数の基板であって、前記複数の基板のそれぞれは、
    入射した光を信号に変換する光電変換部が形成された半導体層と、
    前記信号を伝送する配線が形成され、前記半導体層と重なる配線層と、
    前記半導体層の表面に配置され、かつ前記配線層に接続された接続電極と、
    を有し、前記複数の基板の隣接する２枚の基板のうち第１の基板の前記半導体層と第２の基板の前記配線層とが向かい合う前記複数の基板と、
    前記接続電極に接続されることにより前記第１の基板の前記配線層と前記第２の基板の前記配線層とを電気的に接続し、かつ、前記第１の基板の前記半導体層と前記第２の基板の前記配線層とのうち前記第１の基板の前記半導体層のみを貫通する接続構造体と、
    を有する固体撮像装置。
  2. 前記第１の基板の前記半導体層と前記第２の基板の前記配線層との間に形成された樹脂層をさらに有する請求項１に記載の固体撮像装置。
  3. 前記接続構造体の、前記半導体層を貫通する部分の周囲が樹脂で覆われている請求項２に記載の固体撮像装置。
  4. 前記複数の基板のうち最も外側に配置された基板と重なる支持基板をさらに有し、
    前記支持基板は、前記複数の基板のいずれかに形成された前記光電変換部で生成された前記信号を処理する処理回路を有する請求項１に記載の固体撮像装置。
  5. 前記複数の基板のうち最も外側に配置された基板と重なる支持基板をさらに有し、
    前記支持基板は、前記複数の基板のいずれかに形成された前記光電変換部を含む画素を駆動する駆動回路を有する請求項１に記載の固体撮像装置。
  6. 前記複数の基板のうち最も外側に配置された基板であって、前記半導体層が前記配線層よりも外側に配置された基板は、当該基板の前記配線層と電気的に接続され、外部に露出した電極を有する請求項１に記載の固体撮像装置。
  7. 前記複数の基板のうち最も外側に配置された基板と重なる支持基板をさらに有し、
    前記支持基板は、前記複数の基板のうち前記支持基板と重なる基板の前記配線層と電気的に接続され、外部に露出した電極を有する請求項１に記載の固体撮像装置。
  8. 請求項１に記載の固体撮像装置を有する撮像装置。
  9. 入射した光を信号に変換する光電変換部が形成された半導体層と、前記信号を伝送する配線が形成され、前記半導体層と重なる配線層と、を有する第１の基板の前記半導体層の一部をエッチングし、前記第１の基板の前記配線層を露出させる工程と、
    前記第１の基板の前記半導体層の表面に配置され、かつ前記第１の基板の前記配線層に接続された接続電極を形成する工程と、
    前記半導体層と前記配線層とを有する第２の基板の前記配線層と電気的に接続された接続構造体を形成する工程と、
    前記第１の基板の前記半導体層と前記第２の基板の前記配線層とが向かい合った状態で、前記接続構造体を前記第１の基板の前記接続電極と接続させる工程と、
    を有する固体撮像装置の製造方法。
JP2013255423A 2013-12-10 2013-12-10 固体撮像装置、撮像装置、固体撮像装置の製造方法 Expired - Fee Related JP6177117B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013255423A JP6177117B2 (ja) 2013-12-10 2013-12-10 固体撮像装置、撮像装置、固体撮像装置の製造方法
PCT/JP2014/082696 WO2015087918A1 (ja) 2013-12-10 2014-12-10 固体撮像装置、撮像装置、固体撮像装置の製造方法
US15/149,955 US20160254299A1 (en) 2013-12-10 2016-05-09 Solid-state imaging device, imaging device, solid-state imaging device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013255423A JP6177117B2 (ja) 2013-12-10 2013-12-10 固体撮像装置、撮像装置、固体撮像装置の製造方法

Publications (3)

Publication Number Publication Date
JP2015115420A JP2015115420A (ja) 2015-06-22
JP2015115420A5 JP2015115420A5 (ja) 2017-01-12
JP6177117B2 true JP6177117B2 (ja) 2017-08-09

Family

ID=53371219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013255423A Expired - Fee Related JP6177117B2 (ja) 2013-12-10 2013-12-10 固体撮像装置、撮像装置、固体撮像装置の製造方法

Country Status (3)

Country Link
US (1) US20160254299A1 (ja)
JP (1) JP6177117B2 (ja)
WO (1) WO2015087918A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6439076B2 (ja) * 2016-04-25 2018-12-19 オリンパス株式会社 撮像素子、内視鏡および内視鏡システム
WO2018154644A1 (ja) * 2017-02-22 2018-08-30 オリンパス株式会社 固体撮像装置、蛍光観察内視鏡装置、および固体撮像装置の製造方法
JP6779825B2 (ja) 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
WO2018180576A1 (ja) * 2017-03-31 2018-10-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置、および電子機器
CN110476228B (zh) * 2017-04-04 2024-01-16 索尼半导体解决方案公司 半导体装置、制造半导体装置的方法和电子设备
US11101313B2 (en) * 2017-04-04 2021-08-24 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
CN110494962B (zh) * 2017-04-04 2024-01-12 索尼半导体解决方案公司 半导体器件、制造半导体器件的方法和电子设备
US11411037B2 (en) 2017-04-04 2022-08-09 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus including coupling structures for electrically interconnecting stacked semiconductor substrates
WO2020080124A1 (ja) * 2018-10-16 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 半導体素子およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267394A (ja) * 1992-03-19 1993-10-15 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
US7214999B2 (en) * 2003-10-31 2007-05-08 Motorola, Inc. Integrated photoserver for CMOS imagers
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
US8471939B2 (en) * 2008-08-01 2013-06-25 Omnivision Technologies, Inc. Image sensor having multiple sensing layers
JP2011249562A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体装置及びその製造方法
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP5561190B2 (ja) * 2011-01-31 2014-07-30 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
US20130075607A1 (en) * 2011-09-22 2013-03-28 Manoj Bikumandla Image sensors having stacked photodetector arrays
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP2013187475A (ja) * 2012-03-09 2013-09-19 Olympus Corp 固体撮像装置およびカメラシステム

Also Published As

Publication number Publication date
JP2015115420A (ja) 2015-06-22
WO2015087918A1 (ja) 2015-06-18
US20160254299A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
JP6177117B2 (ja) 固体撮像装置、撮像装置、固体撮像装置の製造方法
JP5716347B2 (ja) 固体撮像装置及び電子機器
KR102235927B1 (ko) 반도체 장치
JP5329903B2 (ja) 固体撮像装置、固体撮像装置の製造方法
JP5247185B2 (ja) 背面照明構造のイメージセンサー及びそのイメージセンサーの製造方法
KR102221992B1 (ko) 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
US8786739B2 (en) Photoelectric conversion device and imaging system
WO2016152577A1 (ja) 固体撮像装置および電子機器
KR20110107747A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기
JP2012114189A (ja) 固体撮像装置とその製造方法、並びに電子機器
JP2013187475A (ja) 固体撮像装置およびカメラシステム
WO2012011326A1 (ja) 撮像装置、内視鏡、および撮像装置の製造方法
JP5970747B2 (ja) 半導体装置
WO2017126376A1 (ja) イメージセンサ、製造方法、及び、電子機器
WO2014122999A1 (ja) 積層型固体撮像装置および撮像装置
JP2008270500A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP6256562B2 (ja) 固体撮像装置及び電子機器
WO2017187738A1 (ja) 撮像素子、内視鏡および内視鏡システム
WO2018047635A1 (ja) 固体撮像素子および製造方法、並びに電子機器
JP7444850B2 (ja) 半導体装置、撮像装置および半導体装置の製造方法
JP7158846B2 (ja) 半導体装置および機器
WO2017126024A1 (ja) 固体撮像装置および撮像装置
US9865641B2 (en) Solid-state imaging device, manufacturing method therefor, and imaging apparatus
WO2016136488A1 (ja) 半導体装置、固体撮像素子、撮像装置、並びに電子機器
WO2015108024A1 (ja) 半導体装置、固体撮像装置、および撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170711

R151 Written notification of patent or utility model registration

Ref document number: 6177117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees