CN110476228B - 半导体装置、制造半导体装置的方法和电子设备 - Google Patents

半导体装置、制造半导体装置的方法和电子设备 Download PDF

Info

Publication number
CN110476228B
CN110476228B CN201880021861.4A CN201880021861A CN110476228B CN 110476228 B CN110476228 B CN 110476228B CN 201880021861 A CN201880021861 A CN 201880021861A CN 110476228 B CN110476228 B CN 110476228B
Authority
CN
China
Prior art keywords
substrate
electrode
substrates
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880021861.4A
Other languages
English (en)
Other versions
CN110476228A (zh
Inventor
藤井宣年
萩本贤哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110476228A publication Critical patent/CN110476228A/zh
Application granted granted Critical
Publication of CN110476228B publication Critical patent/CN110476228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H01L2224/81935—Reshaping by heating means, e.g. reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

[目的]为了使半导体装置的可靠性进一步提高。[解决方案]提供一种半导体装置，其包括堆叠的多个衬底，每个衬底包括半导体衬底和堆叠在半导体衬底上的多层配线层，该半导体衬底具有形成在其上的具有预定功能的电路。多个衬底中的至少两个衬底之间的结合表面具有其中形成在各自结合表面上的电极彼此直接接触地连接的电极连接结构，该电极连接结构为用于该两个衬底之间电连接的结构。在该两个衬底的至少一个中，构成电极连接结构的电极或用于连接电极至多层配线层中的配线的过孔的至少一个在导电材料和填充有导电材料的通孔的侧壁之间的至少部分区域中设置有多孔膜，该多孔膜包括多孔材料，该导电材料构成电极和过孔。

Description

半导体装置、制造半导体装置的方法和电子设备
技术领域
本公开涉及一种半导体装置、制造半导体装置的方法和电子设备。
背景技术
为了获得高集成度，已经开发了其中将多个芯片进行堆叠的堆叠式半导体装置。例如，PTL1公开了一种三层堆叠式固态成像装置，其包括配置有像素单元的多个像素芯片、装备有执行与固态成像装置的操作有关的各种信号处理的逻辑电路的逻辑芯片，以及装备有保持在像素中获得的像素信号的存储器电路的存储器片。
请注意，在本说明书中描述半导体装置的结构时，其中构成各个待堆叠的芯片的半导体衬底和形成在半导体衬底上的多层配线层相结合的元件也称为" 衬底"。进一步地，从堆栈式结构中的上侧至下侧的顺序，"衬底"被称为"第一衬底"、"第二衬底"、"第三衬底"等等，以彼此区分。请注意，堆叠式半导体装置如下制造：将晶圆状态下各衬底进行堆叠，然后将衬底切片为多个堆叠的半导体装置(堆叠式半导体装置芯片)。在本说明书中，为方便起见，术语"衬底 "可能是指在切片之前的晶圆状态或切片之后的芯片状态。
引用列表
专利文献
PTL1：日本未审专利申请公开号2014-99582。
发明内容
本发明要解决的问题
为了将堆叠式半导体装置中的堆叠的衬底之间的配线进行电耦合，有时使用的方法为将这些衬底结合在一起以便设置在衬底的结合表面上的电极彼此接触，然后执行热处理以将电极彼此接合。此时，如果电极的形状存在反常，则在电极之间的接合处可能存在缺陷，这可能阻碍半导体装置的正常运行。
鉴于上述情况，需要一种通过令人满意地将电极一起接合在堆叠式半导体装置的结合衬底上实现具有较高可靠性的半导体装置的技术。因此，本公开提出一种新型和改善的、并且可以进一步提高可靠性的半导体装置、制造半导体装置的方法和电子设备。
解决问题的手段
根据本公开，提供一种半导体装置，其包括：堆叠的多个衬底，所述衬底的每一个包括半导体衬底和堆叠在所述半导体衬底上的多层配线层，所述半导体衬底具有其上形成有预定功能的电路。在所述多个衬底之中至少两个衬底之间的结合表面具有电极连接结构，在所述电极连接结构中，形成在各自结合表面上的电极彼此直接接触地连接，所述电极连接结构为用于两个所述衬底之间电连接的结构。在两个所述衬底的至少一个中，构成所述电极连接结构的所述电极或者用于所述电极与所述多层配线层中的配线的连接的过孔中的至少一个，在导电材料和填充所述导电材料的通孔的侧壁之间的至少部分区域中配置有多孔薄膜，所述多孔薄膜包括多孔材料，所述导电材料构成所述电极和所述过孔。
进一步地，根据本公开，提供一种制造半导体装置的方法，包括以下步骤：制备多个衬底，所述衬底的每一个包括半导体衬底和堆叠在所述半导体衬底上的多层配线层，所述半导体衬底具有其上形成有预定功能的电路；和将所述多个衬底进行堆叠。在所述多个衬底之中至少两个衬底之间的结合表面具有电极连接结构，在所述电极连接结构中，形成在各自结合表面上的电极彼此直接接触地连接，所述电极连接结构为用于两个所述衬底之间电连接的结构。在两个所述衬底中的至少一个中形成构成所述电极连接结构的所述电极和用于所述电极与所述多层配线层中的配线的连接的过孔的步骤包括以下步骤形成从所述衬底的一个表面延伸至所述配线的通孔，在所述通孔的侧壁的至少部分区域上形成包括多孔材料的多孔薄膜，和用构成所述电极和所述过孔的导电材料填充其中形成有所述多孔薄膜的所述通孔。
进一步地，根据本公开，提供一种具有固态成像装置的电子设备，该固态成像装置对观察对象电子地成像，该固态成像装置包括堆叠的多个衬底，所述衬底的每一个包括半导体衬底和堆叠在所述半导体衬底上的多层配线层，所述半导体衬底具有其上形成有预定功能的电路。在所述多个衬底之中至少两个衬底之间的结合表面具有电极连接结构，在所述电极连接结构中，形成在各自结合表面上的电极彼此直接接触地连接，所述电极连接结构为用于两个所述衬底之间电连接的结构。在两个所述衬底的至少一个中，构成所述电极连接结构的所述电极或者用于所述电极与所述多层配线层中的配线的连接的过孔中的至少一个在导电材料和填充所述导电材料的通孔的侧壁之间的至少部分区域中配置有多孔薄膜，所述多孔薄膜包括多孔材料，所述导电材料构成所述电极和所述过孔。
根据本公开，堆叠式半导体装置配置有用于将两个堆叠的衬底电耦合的电极连接结构。进一步地，在两个所述衬底的至少一个中，构成所述电极连接结构的所述电极或者用于将所述电极耦合至所述多层配线层中的配线的过孔中的至少一个在导电材料和填充所述导电材料的通孔的侧壁之间的至少部分区域中配置有多孔薄膜，所述多孔薄膜包括多孔材料，所述导电材料构成所述电极和所述过孔。在这样的配置下，即使构成电极和过孔的导电材料在用于形成电极连接结构的热处理步骤中热膨胀，膨胀也会被多孔薄膜吸收。这使得可以抑制电极向另一个要接合的电极突出的情况的发生(即，抽气(pumping))。所以，电极连接结构能够更坚固地形成，并且能够降低抽气引起的衬底从彼此剥落的风险。这使得能够获得具有较高可靠性的半导体装置。
发明效果
如上所述，根据本公开，有可能进一步地提高半导体装置的可靠性。请注意，如上所述的效果不一定是限制性的。与上述效果一起或者代替上述效果，可能获得本说明书中描述的效果的任何一个或可以根据本说明书领会的其他效果。
附图说明
[图1]图1是根据本实施方式的半导体装置的示意性配置的垂直剖视图。
[图2A]图2A是描述形成构成电极连接结构的过孔和电极的现有方法的示图。
[图2B]图2B是描述形成构成电极连接结构的过孔和电极的现有方法的示图。
[图2C]图2C是描述形成构成电极连接结构的过孔和电极的现有方法的示图。
[图2D]图2D是描述形成构成电极连接结构的过孔和电极的现有方法的示图。
[图3]图3是描述电极的抽气的示图。
[图4A]图4A是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第一方法的示图。
[图4B]图4B是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第一方法的示图。
[图4C]图4C是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第一方法的示图。
[图4D]图4D是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第一方法的示图。
[图5]图5是图4D中示出的虚线所包围的区域中过孔的侧壁的放大图。
[图6]图6是描述在根据本实施方式的第一形成方法的过孔中热处理的时候 Cu的行为的示图。
[图7A]图7A是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第二方法的示图。
[图7B]图7B是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第二方法的示图。
[图7C]图7C是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第二方法的示图。
[图7D]图7D是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第二方法的示图。
[图7E]图7E是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第二方法的示图。
[图8]图8是图7E中示出的虚线所包围的区域中过孔的侧壁的放大图。
[图9A]图9A是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第三方法的示图。
[图9B]图9B是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第三方法的示图。
[图9C]图9C是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第三方法的示图。
[图9D]图9D是描述根据本实施方式的形成构成电极连接结构的过孔和电极的第三方法的示图。
[图10]图10是描述形成过孔和电极的第三方法中的湿蚀刻步骤的示图。
[图11]图11是描述在根据本实施方式的第三形成方法的过孔中热处理的时候Cu的行为的示图。
[图12]图12示出了在湿蚀刻中由于蚀刻的量的差异引起的SiO2薄膜中气孔量的变化。
[图13]图13是堆叠式固态成像装置23020的配置示例的剖视图。
[图14]图14示出了智能手机的外观，其为根据本实施方式的半导体装置所适用的电子设备的示例。
[图15]图15示出了数字式照相机的外观，其为根据本实施方式的半导体装置所适用的电子设备的示例。
[图16]图16示出了数字式照相机的外观，其为根据本实施方式的半导体装置所适用的电子设备的示例。
[图17]图17是描绘内窥镜外科系统的示意性配置的示例的视图。
[图18]图18是描绘摄影机头和摄像机控制单元(CCU)的功能结构的示例的方框图。
[图19]图19是描绘车辆控制系统的示意性配置的示例的方框图。
[图20]图20是说明车辆外部信息检测部和成像部的安装位置的示例的辅助示图。
具体实施方式
以下，参考附图具体描述本公开的优选实施方式。应注意，在本说明书和附图中，具有相同功能和配置的元件用相同的参考数字来表示，从而避免重复地描述这些元件。
请注意，在如下所述的说明书中，将作为示例描述半导体装置为固态成像装置的情况。然而，本公开不限于这种示例，并且根据本公开的技术适用于各种半导体装置，只要该半导体装置属于堆叠了多个衬底的堆栈型。
另外，在如下所述的附图中，为了说明可能会放大一些元件的尺寸。附图中示出的元件的相对尺寸未必表示实际的元件之间的准确尺寸关系。
请注意，按下列顺序进行描述：
1.半导体装置的总体配置
2.现有技术的考虑
3.形成电极连接结构的方法
3-1.第一形成方法
3-⒉第二形成方法
3-⒊第三形成方法
3-4.关于第一至第三形成方法的结论
4.应用示例
5.补充
(1.半导体装置的总体配置)
将参考图1描述根据本公开的实施方式的半导体装置的配置。图1是根据本实施方式的半导体装置的示意性配置的垂直剖视图。
如图1中所示，根据本实施方式的半导体装置1为三层堆叠式固态成像装置，其中将第一衬底110A、第二衬底110B和第三衬底110C进行堆叠。在附图中，虚线A-A表示第一衬底110A和第二衬底110B之间的结合表面，虚线B-B表示第二衬底110B和第三衬底110C之间的结合表面。第一衬底110A为设置有像素单元的像素衬底。第二衬底110B和第三衬底110C设置有用于执行与半导体装置1 的操作有关的各种信号处理的电路。第二衬底110B和第三衬底110C为例如设置有逻辑电路的逻辑衬底或设置有存储器电路的存储器衬底。半导体装置1为背照式CMOS(互补金属－氧化物－半导体)图像传感器，其在像素单元中将从第一衬底110A的背表面侧(稍后描述)进入的光进行光电转换。请注意，在以下图1的描述中，将作为示例描述第二衬底110B为逻辑衬底而第三衬底110C为存储器衬底的情况。
在堆叠式半导体装置1中，可以更恰当地配置各电路以便适应相应衬底的功能，这使得半导体装置1能够更容易地提供较高的性能。在所示的配置示例中，可以恰当地配置第一衬底110A中的像素单元和第二衬底110B中的逻辑电路或存储器电路，以便适应各衬底的功能，这样使得半导体装置1能够提供高性能。
请注意，以下，第一衬底110A，第二衬底110B和第三衬底110C的堆叠方向也称为z轴方向。另外，第一衬底110A位于z轴方向上的方向被定义为z轴的正方向。另外，在垂直于z轴方向的平面(水平面)上彼此正交的两个方向也分别地称为x轴和y轴。进一步地，在以下描述中，在各衬底中，其上设置有Si 衬底101、121和131(稍后描述)的一侧也称为背表面侧，其上设置有多层配线层105、125和135(稍后描述)的一侧也称为前表面侧。
第一衬底110A主要包括硅衬底101(Si衬底101)(其为半导体衬底的示例) 和堆叠在Si衬底101上的多层配线层105。在Si衬底101上，主要形成其中像素被二维地布置的像素单元和处理像素信号的像素信号处理电路。每一个像素主要包括光电二极管(PD)和驱动电路，该光电二极管从观察对象接收光(观察光) 并执行光电变换，该驱动电路包括用于读出与PD获取的观察光相对应的电信号 (像素信号)的晶体管等等。在像素信号处理电路中，对像素信号执行各种信号处理例如比如模拟数字转换(AD转换)。请注意，在本实施方式中，像素单元不限于包括二维布置的像素，并且可能包括三维布置的像素。另外，在本实施方式中，可以使用包括除了Si以外的半导体材料的衬底，代替Si衬底101。换言之，可以使用包括除了半导体以外的材料的衬底，代替Si衬底101。例如，可以使用蓝宝石衬底作为包括除了半导体以外的材料的衬底。假若这样，可以将执行光电变换的薄膜(例如，有机光电变换薄膜)沉积在蓝宝石衬底上以形成像素。
将绝缘薄膜103堆叠在Si衬底101的、形成有像素单元和像素信号处理电路的表面上。绝缘薄膜103包括例如二氧化硅(SiO2)。在绝缘薄膜103内部形成多层配线层105，多层配线层105包括用于传输各种信号(例如像素信号和用于驱动驱动电路的晶体管的驱动信号)的信号配线。多层配线层105进一步地包括电源配线、接地配线(GND配线)等等。请注意，在以下描述中，为简单起见，信号配线可以简单地称为信号线。另外，电源配线和GND配线有时一起称为电源线。多层配线层105的最下层中的配线可以通过填充导电材料例如比如钨(W)的触头107电耦合至像素单元或像素信号处理电路。请注意，多个配线层可以实际上通过重复具有预定厚度的层间绝缘薄膜的形成和配线层的形成来形成，但是在图1中，为简单起见，多个夹层绝缘薄膜的层一起称为绝缘薄膜103，并且多个配线层一起称为多层配线层105。
请注意，在多层配线层105的最上层，以使其金属表面从绝缘薄膜103中暴露的方式形成电极161。将电极161通过过孔171电耦合至多层配线层105的预定配线。电极161构成用于在将第一衬底110A和第二衬底110B结合在一起时将这些衬底彼此电耦合的电极连接结构159a(稍后描述)。请注意，在本说明书中，一个衬底中的配线电耦合至另一个衬底中的配线可以为简单起见简写为一个衬底电耦合至另一个衬底。在该情况下，当衬底彼此电耦合时被电耦合的配线可以为信号线或电源线。
第二衬底110B为例如逻辑衬底。第二衬底110B主要包括Si衬底121(半导体衬底的示例)和堆叠在Si衬底121上的多层配线层125。逻辑电路形成在Si衬底121上。逻辑电路执行与半导体装置1的操作有关的各种信号处理。例如，逻辑电路可以控制用于驱动第一衬底110A的像素单元的驱动信号(即，控制像素单元的驱动)，并且控制与外部的信号交换。请注意，在本实施方式中，可以使用包括除了Si之外的半导体材料的衬底代替Si衬底121。作为选择，可以使用包括除了半导体之外的材料的衬底代替Si衬底121。例如，可以使用蓝宝石衬底作为包括除了半导体之外的材料的衬底。这样的话，可以将半导体薄膜(例如，Si薄膜)沉积在蓝宝石衬底上，并且可以在半导体薄膜中形成逻辑电路。
将绝缘薄膜123堆叠在其上形成有逻辑电路的Si衬底121的表面上。绝缘薄膜123包括例如SiO2。绝缘薄膜123内部形成用于传输与逻辑电路的操作有关的各种信号的多层配线层125。多层配线层125进一步地包括电源配线、GND配线等等。多层配线层125的最底层中的配线可以通过填充例如W之类的导电材料的触头127电耦合至逻辑电路。请注意，同样在第二衬底110B中，绝缘薄膜123 可以是多层的层间绝缘薄膜的总称，并且多层配线层125可以是多个配线层的总称，如同第一衬底110A的绝缘薄膜103和多层配线层105一样。
请注意，在多层配线层125的最上层，以使其金属表面从绝缘薄膜123中暴露的方式形成电极162。将电极162通过过孔172电耦合至多层配线层125的预定配线。电极162构成用于在将第一衬底110A和第二衬底110B结合在一起时将这些衬底彼此电耦合的电极连接结构159a(稍后描述)。另外，在多层配线层125 可以形成衬垫151，其作为用于与外部交换各种信号(例如电源信号和GND信号)的外部输入/输出单元(I/O单元)。衬垫151可以设置在沿芯片的外周的区域中。
第三衬底110B为例如存储器衬底。第三衬底110C主要包括Si衬底131(半导体衬底的示例)和堆叠在Si衬底131上的多层配线层135。存储器电路形成在Si衬底131上。存储器电路暂时地保持在第一衬底110A的像素单元中获得并且由像素信号处理电路AD转换的像素信号。在存储器电路中暂时保持像素信号实现全局快门系统，并且使得能够以高速将像素信号从半导体装置1读出至外部。所以，即使在高速成像的时候，也可以拍摄畸变得到抑制的高品质图像。请注意，在本实施方式中，可以使用包括除了Si之外的半导体材料的衬底代替 Si衬底131。作为选择，可以使用包括除了半导体之外的材料的衬底代替Si衬底 131。例如，可以使用蓝宝石衬底作为包括除了半导体之外的材料的衬底。在这种情况下，可以将用于形成存储器元件的薄膜(例如，相变材料薄膜)沉积在蓝宝石衬底上，并且可以使用该薄膜形成存储器电路。
将绝缘薄膜133堆叠在其上表格有存储器电路的Si衬底131的表面上。绝缘薄膜133包括例如SiO2。绝缘薄膜133内部形成用于传输与存储器电路的操作有关的各种信号的多层配线层135。多层配线层135进一步地包括电源配线、GND 配线等等。多层配线层135的最底层中的配线可以通过填充例如W之类的导电材料的触头137电耦合至存储器电路。请注意，同样在第三衬底110C中，绝缘薄膜133可以是多层的层间绝缘薄膜的总称，并且多层配线层135可以是多个配线层的总称，如同第一衬底110A的绝缘薄膜103和多层配线层105一样。
请注意，在多层配线层135的最上层，以使其金属表面从绝缘薄膜133中暴露的方式形成电极164。将电极164通过过孔174电耦合至多层配线层135的预定配线。电极164构成用于在将第二衬底110B和第三衬底110C结合在一起时将这些衬底彼此电耦合的电极连接结构159b(稍后描述)。另外，在多层配线层135 中可以形成作为I/O单元的衬垫151。衬垫151可以设置在沿芯片的外周的区域中。
第一衬底110A、第二衬底110B和第三衬底110C各自在晶圆状态下制备。其后，将这些衬底结合在一起，并执行建立电连接的步骤。
具体地，第一，将晶圆状态下的第二衬底110B和晶圆状态下的第三衬底 110C结合在一起，使得第二衬底110B的背表面(设置有Si衬底121的一侧的表面)面对第三衬底110C的前表面(设置有多层配线层135的一侧的表面)。以下，将这种将两个衬底以它们的前表面和背表面彼此相对地结合在一起的状态也称为Face to Back(FtoB)。
此时，在结合步骤之前，将第二衬底110B的Si衬底121薄化，并且在其背表面侧形成例如包括SiO2的、具有厚度的绝缘薄膜129。进一步地，在绝缘薄膜129中，以将其金属表面从绝缘薄膜129中暴露的方式形成电极163。通过设置为穿透Si衬底121的过孔173(即，TSV)将电极163电耦合至多层配线层125 中的预定配线。例如，可以将支撑衬底结合至第二衬底110B的前表面侧，并且可以在由支撑衬底支撑第二衬底110B的同时执行Si衬底121的薄化、绝缘薄膜 129的形成和电极163和过孔173的形成。
在将第二衬底110B和第三衬底110C的前表面结合在一起的时候，将第二衬底110B和第三衬底110C结合在一起，使得形成在第二衬底110B的背表面上的电极163接触到形成在第三衬底110C的多层配线层135的最上层中的电极164。然后，通过执行热处理(例如，退火)，将电极彼此接合，并将第二衬底110B 和第三衬底110C彼此电耦合。在本说明书中，这种将衬底电耦合(其中电极彼此直接接合)的结构也称为电极连接结构。以下，第二衬底110B和第三衬底110C 之间的电极连接结构也称为电极连接结构159b(稍后描述)，以便与第一衬底 110A和第二衬底110B之间的电极连接结构区分。请注意，在对两个电极连接结构的区分没有特别的需要的情况下，将一者或两者简称为电极连接结构159。
请注意，在电极连接结构159b中，第二衬底110B的多层布线层125中的配线和第三衬底110C的多层配线层135中的配线(存在于水平面上实质上相同的位置处)不必彼此电耦合。换言之，在电极连接结构159b中，构成电极连接结构159b的电极163和164的一者或者两者可以形成为在水平面的方向上延伸，并且多层配线层125中的配线和多层配线层135中的配线(存在于水平面上不同的位置处)可以彼此电耦合。在这种情况下，在水平面上的方向上延伸的、电极 163和164中的一者或两者能够具有作为配线的功能以及作为电极的功能。在所示的示例中，电极163在水平面的方向上延伸并且用作位于(在图1中示出的三个电极连接结构159b中)最右侧的电极连接结构159b中的配线。
其次，将晶圆状态下的第一衬底110A和晶圆状态下的第二衬底110B和第三衬底110C的堆叠结构结合在一起，使得第一衬底110A的前表面(设置有多层配线层105的一侧的表面)面对第二衬底110B的前表面(设置有多层配线层 125的一侧的表面)。以下，将这种将两个衬底以它们的前表面彼此面对地结合在一起的状态也称为Face to Face(FtoF)。
此时，将第一衬底110A和第二衬底110B结合在一起，以便第一衬底110A 的多层配线层105的最上层中的电极161接触到第二衬底110B的多层配线层125 的最上层中的电极162。然后，通过执行热处理(例如，退火)，将电极彼此接合以形成电极连接结构159a，并且将第一衬底110A和第二衬底110B彼此电耦合。请注意，用于形成电极连接结构159a和159b的热处理可以在将第一衬底110A、第二衬底110B和第三衬底110C彼此结合之后一起执行。
请注意，同样在电极连接结构159a中，构成电极连接结构159a的电极161 和162中的一者或两者可以形成为在水平面中的方向上延伸并且可以用作配线，如同在电极连接结构159b中一样。在所示的示例中，电极161在水平面的方向上延伸并且用作位于(在图1中示出的二个电极连接结构159a中)左侧的电极连接结构159a中的配线。
接下来，将第一衬底110A的Si衬底101薄化，并将包括例如SiO2的绝缘薄膜109形成在其背表面上。然后，将滤色器层111(CF层111)和微透镜阵列113 (ML阵列113)形成在第一衬底110A的Si衬底101的背表面侧，绝缘薄膜109插在它们之间。
CF层111包括多个二维布置的CF。ML阵列113包括多个二维布置的ML。 CF层111和ML阵列113直接地形成在像素单元上方，针对一个像素的PD设置一个CF和一个ML。
CF层111的各CF具有例如红色、绿色和蓝色中的一种的颜色。已经穿过CF 的观察光进入像素的PD，并且获得像素信号；这样，针对观察对象获得滤色器的颜色分量的像素信号(即，能够执行彩色成像)。事实上，对应于一个CF的一个像素可以作为子像素，多个子像素可以形成一个像素。例如，在半导体装置1中，一个像素可以包括四种颜色的子像素：设置有红色CF的像素(即，红色像素)、设置有绿色CF的像素(即，绿色像素)、设置有蓝色CF的像素(即，蓝色像素)和未设置CF的像素(即，白色像素)。请注意，在本说明书中，子像素不与像素进行区分，并且为了方便描述，对应于一个子像素的元件也简单地称为像素。请注意，如何布置CF没有特别限制，示例可以包括各种布置，例如三角布置、条纹布置、斜行布置和矩形布置。
将ML阵列113形成为使得各ML直接地位于相应的CF的上方。设置ML阵列 113使得ML采集的观察光通过CF进入像素的PD，这样使得可以获得提高采集观察光的效率和提高灵敏度的效果。
在形成CF层111和ML阵列113之后，继而形成衬垫开口153b和153a以暴露设置于第二衬底110B的多层配线层125和第三衬底110C的多层配线层135中的、衬垫151的表面。从第一衬底110A的背表面侧、穿透第一衬底110A而形成衬垫开口153b，以到达设置于第二衬底110B的多层配线层125中的衬垫151。从第一衬底110A的背表面侧、穿透第一衬底110A和第二衬底110B而形成衬垫开口 153a，以到达设置于第三衬底110C的多层配线层135中的衬垫151。将衬垫151 通过衬垫开口153a和153b经过例如引线结合而电耦合至另一外部电路。换言之，第二衬底110B和第三衬底110C可以通过另一外部电路彼此电耦合。
然后，针对各单独的半导体装置1，将在晶圆状态下堆叠和处理的堆叠晶圆结构进行切块；这样，完成半导体装置1。
以上已经描述了半导体装置1的示意性配置。如上所述，在半导体装置1中，第一衬底110A和第二衬底110B通过电极连接结构159a电耦合，第二衬底110B 和第三衬底110C通过电极连接结构159b电耦合，并且将由衬垫开口153a和153b 暴露的衬垫151通过半导体装置1外部设置的电连接装置(例如配线或衬底)而彼此耦合，从而将第二衬底110B和第三衬底110C电耦合。换言之，将第一衬底 110A、第二衬底110B和第三衬底110C通过电极连接结构159a和159b、衬垫151 和衬垫开口153a和153b彼此电耦合。
请注意，第一衬底110A的多层配线层105、第二衬底110B的多层配线层125 和第三衬底110C的多层配线层135可以包括多个Cu配线层141的叠层，该Cu配线层141包括具有相对低电阻的铜(Cu)。Cu配线层的使用使得可以在高速下交换信号。Cu也用作构成电极161至164的金属和填充过孔171至174的金属，它们构成电极连接结构159a和159b。然而，考虑到与配线结合的线的粘合性等，衬垫151可以包括铝(Al)。所以，在所示出的配置示例中，第二衬底110B的多层配线层125和第三衬底110C的多层配线层135(其中设置有衬垫151)可以各自包括Al配线层143，该Al配线层143在同一层中包括Al作为衬垫151。除衬垫 151之外，可以使用Al配线，例如作为电源配线或GND配线，其通常形成为宽的配线。
请注意，形成在各衬底(设置于第一衬底110A中的像素单元和像素信号处理电路、设置于第二衬底110B中的逻辑电路和设置于第三衬底110C中的存储电路)的Si衬底101、121和131，多层配线层105、125和135，以及绝缘薄膜103、 109、123、129和133上的元件的具体配置和形成方法可以类似于各种公知的配置和方法；所以，这里不再赘述。
例如、虽然在上述描述中SiO2被用作构成绝缘薄膜103、109、123、129和 133的绝缘材料，但是本实施方式不限于此示例。绝缘薄膜103、109、123、129 和133可以包括任何绝缘材料，并且其材料不受限制。绝缘薄膜103、109、123、 129和133可以包括例如氮化硅(SiN)。另外，绝缘薄膜103、109、123、129和 133的每一个不必包括一种绝缘材料，并且可以通过堆叠多种绝缘材料来形成。另外，例如，可以将绝缘低k材料用于在绝缘薄膜103、123和133中形成期望以较高速度传输信号的配线的区域。使用低k材料能够降低配线之间的寄生电容，这样使得能够进一步对信号的高速传输做出帮助。
进一步地，例如，虽然在以上描述中使用Cu和Al作为构成多层配线层105、 125和135的配线层的导电材料，但是本实施方式不限于此示例。这些配线层可以包括任何导电材料，并且其材料不受限制。可以使用各种导电材料的任一种作为该材料。代替使用两种金属，衬垫151和多层配线层105、125和135可以都包括相同的金属。
另外，作为在各衬底的Si衬底101、121和131，多层配线层105、125和135，和绝缘薄膜103、109、123、129和133上形成的元件的具体配置和形成方法，例如可以适当地应用PTL1，日本未审专利申请公开号2014-72418、日本未审专利申请公开号2015-135938、WO2016/009832和WO2015/159766中所描述的那些，它们是本申请人递交的在先申请等。
另外，在上述描述的配置示例中，第一衬底110A具备执行信号处理例如对像素信号进行AD转换的像素信号处理电路，但是本实施方式不限于此示例。像素信号处理电路的部分或全部功能可以设置于第二衬底110B中。在这种情况下，例如，可以实现使用所谓的逐像素模拟数字转换(像素ADC)系统的半导体装置1，其中在多个像素布置在阵列中以便在列方向和行方向上同时对准的像素阵列中，将各像素中设置的PD所获取的像素信号传输至针对各像素的第二衬底110B的像素信号处理电路，并针对各像素经受AD转换。这样使得与使用典型的逐列模拟数字转换(列ADC)系统的半导体装置1相比，以更高的速度执行像素信号的AD转换和读出，在列ADC系统中，针对像素阵列的各列设置一个AD转换电路，并且对各列包括的多个像素顺序地执行AD转换。请注意，在将半导体装置1配置为能够执行像素ADC的情况下，针对各像素设置将第一衬底110A和第二衬底110B电耦合的电极连接结构159用于传输像素信号。
另外，在如上所述的配置示例中，已经描述了第二衬底110B为逻辑衬底而第三衬底110C为存储器衬底的情况，但是本实施方式不限于此示例。第二衬底 110B和第三衬底110C可以为任何具有除像素衬底的功能以外的功能的衬底，并且其功能可以自由地确定。例如，半导体装置1可以不包括存储器电路。在这种情况下，例如，第二衬底110B和第三衬底110C都可以用作逻辑衬底。作为选择，逻辑电路和存储器电路可以以分散的方式形成在第二衬底110B和第三衬底 110C中，并且这些衬底可以协作以用作逻辑衬底和存储器衬底。作为选择，第二衬底110B可以为存储器衬底，第三衬底110C可以为逻辑衬底。
另外，在上述配置示例中，在第二衬底110B的背表面上形成的绝缘薄膜129 中仅形成构成电极连接结构159b的一个电极163(即，在绝缘薄膜129中仅形成与电极163有关的一个配线层)；然而，本实施方式不限于此示例。可以在绝缘薄膜129中设置多层配线层。在绝缘薄膜129中设置多层配线层使得可以增加半导体装置1整体上的配线层的数量，这样提高设计配线时的自由度。请注意，在这种情况下，在多层配线层的最上层中形成用作电极163的配线层，使得表面从绝缘薄膜129中暴露。
另外，在上述描述的配置示例中，Si衬底101、121和131在各衬底中被用作半导体衬底，但是本实施方式不限于此示例。代替Si衬底101、121和131，可以使用例如其他种类的半导体衬底，例如砷化镓(GaAs)衬底和碳化硅(SiC) 衬底。作为选择，如上所述，可以使用包括除了半导体以外的材料的衬底(例如蓝宝石衬底)，代替Si衬底101、121和131。
另外，在如上所述的配置示例中，半导体装置1如下制造：首先将第二衬底110B和第三衬底110C结合在一起，然后将第一衬底110A结合至第二衬底110B和第三衬底110C的堆叠结构，但是本实施方式不限于此示例。顺序可以倒转为首先将第一衬底110A和第二衬底110B结合在一起，然后将第三衬底110C 结合至第一衬底110A和第二衬底110B的堆叠结构，从而制造半导体装置1。
另外，虽然图1和后续附图中省略了图示，但是在半导体装置1中，用于将 Cu和Al与Si衬底101，121和131电绝缘的绝缘材料存在于Cu和Al被表示为与Si 衬底101、121和131接触的部分。绝缘材料可以是任何各种公知的材料，例如 SiO2或SiN等。可以将绝缘材料插入导电材料和Si衬底101、121和131之间，或可以远离导电材料和Si衬底101、121和131的接触部分而存在于Si衬底101、121 和131内部。另外，虽然在图1和后续附图中省略了图示，但是存在阻挡金属以防止Cu在Cu与Si衬底101、121和131或绝缘薄膜103、109、123、129和133接触的部分扩散。各种公知的材料的任一种都可以用作阻挡金属。
(2.现有技术的考虑)
在图1中示出的半导体装置中，第一衬底110A和第二衬底110B通过电极连接结构159a电耦合，第二衬底110B和第三衬底110C通过电极连接结构159b电耦合。这里，电极连接结构为通常用来同样在现有堆叠式半导体装置的衬底之间建立电连接的结构。然而，如果通过现有技术形成构成电极连接结构的过孔和电极，则存在电极的形状发生异常并且电极连接结构未正常地形成的可能性。在详细地描述根据本实施方式的形成电极连接结构159的方法之前，将在这里描述现有的电极连接结构的形成方法，以使得本公开更清晰。
参考图2A至2D，将描述现有电极连接结构的形成方法。图2A至2D为描述形成构成电极连接结构的过孔和电极的现有方法的图示。图2A至2D按照形成过孔和电极的方法的步骤的顺序，示意性地示出了构成电极连接结构的某个衬底中的过孔和电极的横截面(该横截面平行于z轴方向)，并且表示了形成方法的处理流程。图2A至2D示出了(作为示例)假定通过现有技术形成图1中示出的半导体装置1的第二衬底110B中设置的过孔173和电极163的情况下的处理流程。以下，在通过现有形成方法形成的情况下的过孔173和电极163也称为过孔 205和电极206，以区分于根据本实施方式的过孔173和电极163。换言之，图2A 至2D中示出的处理流程为与在以下情况下的现有形成方法有关的处理流程：从第二衬底110B的Si衬底121的背表面侧(形成绝缘薄膜129的一侧)，穿透绝缘薄膜129和Si衬底121，至多层配线层125的预定配线，而形成过孔205，并且在 Si衬底121的背表面侧上的绝缘薄膜129中形成电极206，以便将电极206电耦合至过孔205并且其表面暴露于背表面侧。
在形成过孔和电极的现有方法中，首先，从Si衬底121的背表面侧上的绝缘薄膜129，穿透绝缘薄膜129和Si衬底121，至多层配线层125的配线181，而形成通孔201(图2A)。配线181对应于多层配线层125的、与过孔173电耦合的配线，其在图1中示出。
接下来，通过CVD(化学气相淀积)法在通孔201的侧壁和底部形成例如包括SiO2的绝缘薄膜202。绝缘薄膜202是用来将最终从Si衬底121形成的过孔 205电绝缘。接下来，通过例如干刻蚀法移除通孔201中的绝缘薄膜202的底部 (即，在通孔201的底部暴露配线181)。接下来，通过例如溅射法在通孔201的侧壁和底部形成阻挡金属膜203(图2B)。作为阻挡金属膜203，沉积例如氮化钛(TiN)、一氮化钽(TaN)、氮化钨(WN)等等。
接下来，通过例如溅射法在通孔201的侧壁和底部沉积Cu籽晶，然后通过电镀沉积法用Cu204填充通孔201。
然后，通过CMP(化学机械抛光)将装填通孔201的Cu204和周围的绝缘薄膜129平坦化；这样，形成绝缘薄膜129的表面上暴露的过孔205和电极206(图 2D)。如此，通过所谓的双大马士革(Dual Damascene)方法形成过孔205和电极206。
类似地，通过现有形成方法在相对的第三衬底110C上形成与过孔174和电极164对应的过孔和电极(以下，他们被称为图3中示出的过孔207和电极208(稍后描述))。然后，将第二衬底110B和第三衬底110C彼此结合，以便第二衬底 110B中形成的电极206和第三衬底110C中形成的电极208彼此接触，并且执行热处理；如此，形成电极连接结构。
这里，如上所述，通过用Cu204填充通孔201而形成过孔205和电极206。所以，过孔205和电极206的Cu的总体积相对较大。类似地，对于第三衬底110C 中形成的过孔207和电极208，整体上Cu的体积同样相对较大。例如，在图1中示出的示例中，过孔171到174和电极161到164具有大约7μm的长度，电极161 到164具有大约3μm的直径，可以说构成它们的Cu的体积对较大。
所以，当执行形成电极连接结构的热处理时，构成第二衬底110B的过孔205 和电极206的Cu以及构成第三衬底110C中设置的过孔207和电极208的Cu热膨胀，并且在可能发生所谓的抽气(pumping)，这种情况下，第二衬底110B的电极206和第三衬底110C的电极208各自向着相对的衬底突出，如图3中所示。.图 3是描述电极的抽气的图示。图3模拟了其中在第二衬底110B的电极206和第三衬底110C的电极208中发生的抽气的状态。请注意，在图3中，配线182对应于第三衬底110C的多层配线层135中与174电耦合的配线，其在图1中示出。
如果发生抽气，那么电极206和208非正常地彼此接合，并且有时结合的衬底110B和110C可能从彼此剥离。换言之，电极206和208中抽气的发生可能引起半导体装置的可靠性的降低。在应用上述像素ADC的情况下，可以针对像素单元中的每一个像素设置电极连接结构；从而，如果在多个电极连接结构中明显地发生抽气，则引起衬底110B和110C剥离的力可能更大程度地起作用，这可能增加半导体装置的可靠性的降低方面的可能性。
鉴于上述情况，存在对于通过抑制堆叠式半导体装置中这种电极连接结构中的抽气的发生而实现具有较高的可靠性的半导体装置的技术的要求。从此，本发明人集中地研究了抑制电极连接结构中抽气发生的技术，并且因此实现了本公开。图1中示出的半导体装置1的电极连接结构159a和159b通过根据本公开的实施方式的、本发明人已经想到的形成方法而形成。所以，半导体装置1能够实现较高的可靠性。
以下，将具体描述形成根据本实施方式的电极连接结构159a和159b的方法。请注意，在下文，将作为示例描述第二衬底110B和第三衬底110C之间设置的电极连接结构159b的形成方法。然而，设置在第一衬底110A和第二衬底之间的电极连接结构159a也可以通过根据本实施方式的形成方法类似地形成。
进一步地，在下面，将描述形成根据本实施方式的电极连接结构159a和 159b的三种方法。可以通过这三种形成方法中的任一种来形成半导体装置1的电极连接结构159a和159b。
(3.电极连接结构的形成方法)
(3-1.第一形成方法)
参考图4A到4D，将具体描述形成根据本实施方式的电极连接结构159b的第一方法。图4A到4D为描述形成构成根据本实施方式的电极连接结构159b的过孔173和电极163的第一方法的图示。图4A到4D按照形成过孔173和电极163 的方法的步骤的顺序，示意性地示出图1中示出的半导体装置1的第二衬底110B 中过孔173和电极163的横截面(该横截面平行于z轴方向)，并且描绘了形成方法的处理流程。
在形成根据本实施方式的过孔173和电极163的第一方法中，首先，从Si衬底121的背表面侧上的绝缘薄膜129，穿过绝缘薄膜129和Si衬底121，至多层配线层125的配线181，形成通孔201。配线181对应于与过孔173电耦合的多层配线层125，其在图1中示出。接下来，通过CVD方法在通孔201的侧壁和底部形成例如包括SiO2的绝缘薄膜202。绝缘薄膜202可以具有与形成TSV时通常涂覆的绝缘薄膜的厚度基本上相同的厚度。绝缘薄膜202旨在将最终形成的过孔173 与硅衬底121电绝缘。接下来，通过例如干刻蚀法将通孔201中的绝缘薄膜202 的底部移除(即，在通孔201的底部暴露配线181)。接下来，在该状态下，通过例如溅射法在通孔201的侧壁和底部形成阻挡金属膜203。作为阻挡金属膜 203，沉积例如TiN、TaN、WN等等。另外，阻挡金属膜203具有例如大约30nm 的厚度。截至此步骤的步骤与参考图2A到2D描述的现有方法的步骤类似。
接下来，在阻挡金属膜203上形成多孔膜211(图4A)。多孔膜211是包括其内具有气孔的多孔材料的薄膜。例如，通过CVD方法将多孔硅石(以下简称 Po-SiO2)进行沉积而形成多孔膜211。
接下来，通过例如干刻蚀法将通孔201中的多孔膜211的底部移除(即，在通孔201的底部暴露阻挡金属膜203)(图4B)。
接下来，通过例如溅法在通孔201的侧壁和底部沉积Cu籽晶，然后通过电镀沉积法用Cu204填充通孔201(图4C)。
然后，通过CMP将填充通孔201的Cu204和周围的绝缘薄膜129平坦化；这样，形成绝缘薄膜129的表面上暴露的过孔173和电极163(图4D)。用这样的方式，通过双大马士革方法形成过孔173和电极163。请注意，多孔膜211可能存在于其侧壁上。
换言之，在本实施方式的第一形成方法中，在填充通孔201的Cu204和通孔 201的侧壁(即，其中形成有通孔201的Si衬底121)之间，过孔173设置有多孔膜211，如图5所示。图5是图4D中示出的区域221中过孔173的侧壁的放大图。如图5中所示，过孔173的侧壁的附近具有这样的结构：Si衬底121的Si、绝缘薄膜202的SiO2、阻挡金属膜203、多孔膜211的Po-SiO2和Cu204按此顺序堆叠。
电极163同样在填充通孔201的Cu204和通孔201的侧壁(即，其中形成有通孔201的绝缘薄膜129)之间设置有多孔膜211。具体地，电极163的侧壁的附近具有这样的结构：绝缘薄膜129和绝缘薄膜202的SiO2、阻挡金属膜203、多孔膜211的Po-SiO2和Cu204按照此顺序堆叠。
虽然省略了详细说明，但是通过类似的方法在第三衬底110C中形成过孔 174和电极164。换言之，过孔174和电极164具有这样的结构：在填充通孔的Cu 和通孔的侧壁之间设置多孔膜211。然而，过孔174不穿透Si衬底131，而是设置在绝缘薄膜133中的过孔；因此，在包括例如SiO2的绝缘薄膜133中形成将要填充用于形成过孔174和电极164的Cu的通孔。所以，在形成过孔174和电极164 时，在通孔形成之后不需要执行绝缘薄膜的形成(在图4A到4D中示出的上述形成方法中绝缘薄膜202的形成)。换言之，过孔174和电极164的侧壁的附近具有这样的结构：绝缘薄膜133的SiO2、阻挡金属膜、多孔膜的Po-SiO2和Cu按照此顺序堆叠。
然后，将第二衬底110B和第三衬底110C彼此结合，以便第二衬底110B中形成的电极163和第三衬底110C中形成的电极164彼此接触，并且执行热处理 (例如，退火)来形成电极连接结构159b。
在这种情况下，根据本实施方式，如上所述，第二衬底110B的过孔173和电极163在填充通孔201的Cu和通孔201的侧壁之间设置有多孔膜211；这样，当通过热处理使Cu204热膨胀时，膨胀的Cu204被多孔膜211吸收，如图6中所示。图6是描述按照本实施方式的第一形成方法在过孔173的热处理时Cu204的动作的示图。图6示出了图4D中示出的221中的热处理之后过孔173的侧壁的放大图。换言之，热处理可以将过孔173的侧壁的区域221从图5示出的状态改变为图6中示出的状态。
如图6所示，由于多孔膜211的存在，当Cu204通过热处理被热膨胀时，Cu204 渗入多孔膜211的气孔(图6右侧的上段中的区域222的放大图)或破坏(由于其多孔性而脆弱的)多孔膜211(图6右侧下段中的区域223的放大图)，以在多孔膜211存在的方向(即，水平面的方向)上膨胀。在图6中，作为示例描述过孔173，但是类似的现象可能在电极163中发生。换言之，Cu204的热膨胀可能在水平面上的方向上延伸。这样抑制电极163在z轴方向上的膨胀，换言之，抑制抽气的发生。另外，通过包括多孔膜211，第三衬底110C的过孔174和电极164 也可能经受类似的现象，这样可能抑制抽气的发生。
请注意，虽然省略了详细说明，但是在本实施方式中，设置在第一衬底110A 和第二衬底110B之间的电极连接结构159a也可能通过根据如上所述的本实施方式的第一形成方法类似地形成。这样使得也可以适当地抑制电极连接结构 159a中抽气的发生。
如上所述，根据本实施方式，在过孔171至174和电极161至164的侧壁上设置多孔膜211抑制电极161至164中抽气的发生。这样使电极连接结构159a和 159b能够更坚固地形成，并且能够降低衬底从彼此剥落的风险。所以，可以制造具有较高的可靠性的半导体装置1。
请注意，考虑到Cu204的热膨胀系数、过孔171至174和电极161至164中 Cu204的总体积、过孔171至174和电极161至164的形状、热处理的情况(温度、时间等等)，可以酌情确定多孔膜211的厚度，以便吸收热膨胀时Cu204膨胀的量。
另外，对于电极连接结构159a和159b，可以将通常被用来形成电极连接结构的各种公知步骤应用于除了设置多孔膜211的步骤以外的步骤。例如，绝缘薄膜202的材料不限于SiO2，并且可以是其他材料例如SiN，并且其厚度可以酌情确定以便可靠地确保将过孔173与Si衬底121绝缘的性质。然而，在SiN被用作绝缘薄膜202的情况下，不需要设置阻挡金属膜203，如在稍后描述的第二形成方法中。进一步地，例如，阻挡金属膜203的材料不限于如上所述的那些，并且可以是通常用作Cu配线的阻挡金属的各种材料中的任一种，其厚度可以酌情确定以便可靠地防止过孔171至174和电极161至164的Cu204的扩散。
进一步地，多孔膜211包括如上所述的示例中的Po-SiO2，但是本实施方式不限于此示例。多孔膜211可以是任何具有允许其气孔由于Cu204的热膨胀而变形的强度的多孔膜，并且其材料没有限制。例如，多孔膜211可以通过用CVD 将SiN与有机材料一起沉积然后通过热处理蒸发有机材料而形成为多孔SiN。另外，各种材料的任一种都可以用作多孔膜211，只要该材料能够满足上述条件。
(3-2.第二形成方法)
参考图7A到7E，将描述根据本实施方式的形成电极连接结构159b的第二形成方法。图7A到7E是描述根据本实施方式的、构成电极连接结构159b的过孔173和电极163的第二形成方法的示图。图7A到7E按照形成过孔173和电极 163的方法中的步骤的顺序，示意性地示出图1中示出的半导体装置1的第二衬底110B中过孔173和电极163的横截面(该横截面平行于z轴方向)，并且示出了形成方法中的处理流程。请注意，在下面的描述中，为了方便起见，通过第二形成方法形成的过孔173和电极163也被称为过孔173a和电极163a，以便与通过第一形成方法形成的过孔173和电极163进行区分。
在根据本实施方式的过孔173a和电极163a的第二形成方法中，首先，从Si 衬底121的背表面侧上的绝缘薄膜129，穿透绝缘薄膜129和Si衬底121，到达多层配线层125的配线181，而形成通孔201。接下来，通过CVD方法在通孔201 的侧壁和底部形成SiN薄膜231(图7A)。SiN薄膜231用来将过孔173a与Si衬底 121电绝缘，并且防止构成过孔173a的Cu204扩散进入Si衬底121。换言之，SiN 薄膜231既作为绝缘薄膜也作为阻挡金属膜203。请注意，可以适当地确定SiN 薄膜231的厚度以便可靠地发挥作为绝缘薄膜和阻挡金属膜的作用。
接下来，在SiN薄膜231上形成多孔膜211(图7B)。如在第一形成方法中，通过用例如CVD方法沉积Po-SiO2而形成多孔膜211。
接下来，通过例如干刻蚀法将通孔201中的SiN薄膜231和多孔膜211的底部移除(即，在通孔201的底部暴露配线181)(图7C)。
接下来，通过例如溅射法在通孔201的侧壁和底部沉积Cu籽晶，然后通过电镀沉积法用Cu204填充通孔201(图7D)。
然后，通过CMP将填充通孔201的Cu204和周围的绝缘薄膜129平坦化；这样，形成绝缘薄膜129的表面上暴露的过孔173a和电极163a(图7E)。用这样的方式，通过双大马士革方法形成过孔173a和电极163a。请注意，多孔膜211可能存在于其侧壁上。
换言之，在本实施方式的第二形成方法中，如在第一形成方法中一样，在填充通孔201的Cu204和通孔201的侧壁(即，其中形成有通孔201的Si衬底121) 之间，过孔173a设置有多孔膜211，如图8所示。图8是图7E中示出的区域241中过孔173a的侧壁的放大图。如图8中所示，过孔173a的侧壁的附近具有这样的结构：Si衬底121的Si、SiN231的SiN、多孔膜211的Po-SiO2和Cu204按此顺序堆叠。电极163a同样在填充通孔201的Cu204和通孔201的侧壁(即，其中形成有通孔201的绝缘薄膜129)之间设置有多孔膜211。具体地，电极163的侧壁的附近具有这样的结构：绝缘薄膜129的SiO2、SiN薄膜231的SiN、多孔膜211的 Po-SiO2和Cu204按照此顺序堆叠。
虽然省略了详细说明，但是通过类似的方法在第三衬底110C中形成过孔 174和电极164。换言之，过孔174和电极164具有这样的结构：在填充通孔的Cu 和通孔的侧壁之间设置多孔膜211。然而，过孔174不穿透Si衬底131，而是设置在绝缘薄膜133中的过孔；因此，在包括例如SiO2的绝缘薄膜133中形成将要填充用于形成过孔174和电极164的Cu的通孔。所以，过孔174和电极164的侧壁的附近具有这样的结构：绝缘薄膜133的SiO2、SiN薄膜的SiN、多孔膜的Po-SiO2和Cu按照此顺序堆叠。
然后，将第二衬底110B和第三衬底110C彼此结合，以便第二衬底110B中形成的电极163a和第三衬底110C中形成的电极164彼此接触，并且执行热处理 (例如，退火)来形成电极连接结构159b。同样在根据第二形成方法的电极连接结构159b中，如在第一形成方法中，多孔膜211能够吸收热处理中Cu的热膨胀，这样可以抑制抽气的发生。另外，设置在第一衬底110A和第二衬底110B 之间的电极连接结构159a也可能通过根据如上所述的本实施方式的第二形成方法类似地形成。这样使得也可以适当地抑制电极连接结构159a中抽气的发生。所以，应用第二形成方法使得能够实现具有较高的可靠性的半导体装置1。
这里，根据第二形成方法的过孔173a和电极163a对应于根据第一形成方法的过孔173和电极163，其中使用SiN薄膜231代替绝缘薄膜202和阻挡金属膜203。由于SiN薄膜231充当如上所述的阻挡金属膜，所以不需要额外地形成阻挡金属膜203。如上所述，根据第二形成方法，形成SiN薄膜使得不需要执行形成阻挡金属膜203的步骤，这样使得可以通过与第一形成方法相比更简单的处理流程来形成过孔173a和电极163a。所以，也可以具有进一步降低半导体装置1的生产成本的效果。
请注意，虽然SiN薄膜231被用作可以作为上述阻挡金属的绝缘薄膜，但是本实施方式不限于此示例。作为SiN薄膜231的材料，可以使用可能具有防止扩散的效果的其他绝缘材料代替SiN。进一步地，可以适当地确定多孔膜211的厚度和材料，以便吸收Cu204的热膨胀，如在第一形成方法中一样。
(3-3.第三形成方法)
参考图9A到9D，将描述根据本实施方式的形成电极连接结构159b的第三形成方法。图9A到9D是描述根据本实施方式的、构成电极连接结构159b的过孔173和电极163的第三形成方法的示图。图9A到9D按照形成过孔173和电极 163的方法中的步骤的顺序，示意性地示出图1中示出的半导体装置1的第二衬底110B中过孔173和电极163的横截面(该横截面平行于z轴方向)，并且示出了形成方法中的处理流程。请注意，在下面的描述中，为了方便起见，通过第三形成方法形成的过孔173和电极163也被称为过孔173b和电极163b，以便与通过第一形成方法形成的过孔173和电极163进行区分。
在根据本实施方式的过孔173b和电极163b的第三形成方法中，首先，从Si 衬底121的背表面侧上的绝缘薄膜129，穿透绝缘薄膜129和Si衬底121，到达多层配线层125的配线181，而形成通孔201。接下来，通过例如CVD方法在通孔 201的侧壁和底部按顺序形成SiN薄膜251和SiO2薄膜252。SiN薄膜251具有防止蚀刻溶液在湿蚀刻中到达Si衬底121的阻挡层的作用，如稍后描述；因此，可以适当地确定SiN薄膜251的厚度以便可靠地实现作为阻挡层的作用。接下来，通过例如溅射方法在通孔201的侧壁和底部上的SiN薄膜251和SiO2薄膜252上形成SiCN薄膜253(图9A)。SiCN薄膜253具有例如大约10nm至30nm的厚度。
接下来，将SiO2薄膜252湿蚀刻。这里，将参考图10描述湿蚀刻步骤。图 10是描述过孔173b和电极163b的第三形成方法中湿蚀刻步骤的示图。图10以放大的形式模拟了图9A中通孔201的侧壁的部分区域261的横截面。
这里，已知通过溅射方法来形成，SiCN薄膜具有很多所形成的薄膜中的小孔262(图10的上段)。在本实施方式中，在具有小孔262的SiCN薄膜253形成在 SiO2薄膜252上的状态下，使用例如氢氟酸(HF)基蚀刻溶液在SiO2薄膜252上执行湿蚀刻。此时，由于SiCN对HF基蚀刻溶液较没有反应性，所以蚀刻溶液仅在存在小孔262的地方穿过SiCN薄膜253到达SiO2薄膜252，并且蚀刻SiO2薄膜252。换言之，如图10中所示，SiO2薄膜252在对应于小孔262的部分被集中地蚀刻，并且在该部分形成气孔263。因此，SiO2薄膜252变得多孔。在这种情况下，SiN薄膜251用来将过孔173b与Si衬底121绝缘，并且在蚀刻溶液穿透SiO2薄膜252的情况下还充当阻挡层防止蚀刻溶液到达Si衬底121的Si。请注意，蚀刻溶液不限于HF基溶液，并且可以使用其他蚀刻溶液，只要蚀刻溶液对于SiO2和SiCN具有高选择性。
在执行蚀刻之后，然后通过例如干刻蚀法移除通孔201中SiN薄膜251、SiO2薄膜252和SiCN薄膜253的底部(即，在通孔201的底部暴露配线181)。接下来，通过溅射方法在通孔201的侧壁和底部形成阻挡金属膜203(图9B)。作为阻挡金属膜203，沉积例如TiN、TaN、WN等等。另外，阻挡金属膜203具有例如大约30nm的厚度。
接下来，通过例如溅射法在通孔201的侧壁和底部沉积Cu籽晶，然后通过电镀沉积法用Cu204填充通孔201(图9C)。
然后，通过CMP将填充通孔201的Cu204和周围的绝缘薄膜129平坦化；这样，形成绝缘薄膜129的表面上暴露的过孔173b和电极163b(图9D)。用这样的方式，通过双大马士革方法形成过孔173b和电极163b。请注意，变得多孔的SiO2薄膜252可能存在于其侧壁上。
换言之，在第三形成方法中，过孔173b具有这样的结构：在填充通孔201 的Cu204和通孔201的侧壁(即，形成有通孔201的Si衬底121)之间设置通过湿蚀刻变得多孔的SiO2薄膜252。具体地，过孔173b的侧壁的附近具有这样的结构：Si衬底121的Si、SiN薄膜251的SiN、SiO2薄膜252的多孔SiO2、SiCN薄膜253 的SiCN和Cu204按照此顺序堆叠。电极163a同样具有类似的结构：在填充通孔 201的Cu204和通孔201的侧壁(即，其中形成有通孔201的绝缘薄膜129)之间设置有变得多孔的SiO2薄膜252。具体地，电极163b的侧壁的附近具有这样的结构：Si绝缘薄膜129的SiO2、SiN薄膜251的SiN、SiO2薄膜252的多孔SiO2、SiCN 薄膜253的SiCN和Cu204按照此顺序堆叠。
虽然省略了详细说明，但是通过类似的方法在第三衬底110C中形成过孔174和电极164。换言之，过孔174和电极164具有这样的结构：在填充通孔的Cu 和通孔的侧壁之间设置变得多孔的SiO2薄膜。然而，过孔174不穿透Si衬底131，而是设置在绝缘薄膜133中的过孔；因此，在包括例如SiO2的绝缘薄膜133中形成将要填充用于形成过孔174和电极164的Cu的通孔。所以，过孔174和电极164 的侧壁的附近具有这样的结构：绝缘薄膜133的SiO2、SiN薄膜的SiN、SiO2薄膜的多孔SiO2、SiCN薄膜的SiCN和Cu按照此顺序堆叠。
然后，将第二衬底110B和第三衬底110C彼此结合，以便第二衬底110B中形成的电极163b和第三衬底110C中形成的电极164彼此接触，并且执行热处理 (例如，退火)来形成电极连接结构159b。
此时，变得多孔的SiO2薄膜252具有与第一和第二形成方法中的多孔膜211 类似的作用。换言之，同样在根据第三形成方法中的过孔173b和电极163b中，当Cu204在热处理中热膨胀时，Cu204膨胀被变得多孔的SiO2薄膜252的气孔263 所吸收，如图11中所示。图11是描述按照本实施方式的第三形成方法在过孔 173b的热处理时Cu204的动作的示图。图11示出了图9D中示出的区域264中过孔173b的侧壁的放大图，并且模拟了热处理前后区域264中Cu204的动作。如图 11中所示，通过热处理，热膨胀的Cu204可以在将阻挡金属膜203和SiCN薄膜 253变形的同时进入SiO2薄膜252的气孔263。换言之，Cu204的热膨胀可以被 SiO2薄膜252的气孔263所吸收。
在图11中，作为示例描述过孔173b，但是类似的现象可能在电极163b中发生。换言之，Cu204的热膨胀可能在水平面上的方向上延伸。这样可以抑制电极163b中抽气的发生。另外，通过包括变得多孔的SiO2薄膜252，第三衬底110C 的过孔174和电极164也可能经受类似的现象，这样可能抑制抽气的发生。所以，第三形成方法使得能够更坚固地形成电极连接结构159b。
另外，设置在第一衬底110A和第三衬底110B之间的电极连接结构159a也可能通过根据如上所述的本实施方式的第三形成方法类似地形成。这样使得也可以适当地抑制电极连接结构159a中抽气的发生。
如上所述，第三形成方法使得可以抑制电极连接结构159a和159b中抽气的发生，这样使得能够实现具有较高可靠性的半导体装置1。
请注意，考虑Cu204的热膨胀系数、过孔173b和电极163b中Cu的总体积、热处理的条件(温度、时间等等)，可以适当地调整SiO2薄膜252的厚度和气孔量(例如，SiO2薄膜252中预定空间中气孔263与SiO2的比)，以便吸收足以抑制抽气发生的Cu204的热膨胀。请注意，SiO2薄膜252的气孔量能够通过调整湿蚀刻中蚀刻的量来进行控制。例如，如果提高蚀刻的量，则SiO2薄膜252中的蚀刻进一步增加并且气孔量增加，如图12中所示。图12示出了SiO2薄膜252中气孔量由于湿蚀刻中蚀刻的量的差异而产生的变化。和图10一样，图12以放大的形式模拟了图9A中通孔201的侧壁的部分区域261的横截面，并且示出了比图10 所示进行了更多蚀刻的SiO2薄膜252。
另外，可以适当地确定SIN薄膜251的厚度，以便可靠地防止蚀刻溶液的穿透。进一步地，考虑小孔262的密度等等，可以适当地确定SION薄膜253的厚度，以便实现通过湿蚀刻的SiO2薄膜252中所需的气孔量。
进一步地，在上述示例中，通过用HF基蚀刻溶液将SiO2薄膜252湿蚀刻而形成多孔SiO2片252，但是本实施方式不限于此示例。可以使用其他种类的材料和蚀刻溶液作为变得多孔的薄膜的材料和用于使薄膜多孔的蚀刻溶液。材料和蚀刻溶液的组合的其他示例包括二氧化铪(HfO2)和HF基溶液、三氧化二铝(Al2O3)和HF基溶液、氧化铟锡(ITO)和盐酸等等。或者，已知在通过低温(例如，200℃到400℃)下等离子CVD沉积的情况下，SiN能够通过HF基蚀刻溶液进行蚀刻。所以，可以使用这种低温下形成的SiN薄膜代替SiO2薄膜252。
(3-4.第一至第三形成方法的总结)
已经在上述描述了在本实施方式中形成电极连接结构159的第一至第三方法。如上所述，根据第一至第三形成方法，在形成构成电极连接结构159的过孔171至174和电极161至164时，在填充通孔的Cu和通孔的侧壁之间形成具有气孔的薄膜(以下还称为多孔膜)。由于多孔膜的孔能够吸收在形成电极连接结构159时通过热处理而膨胀的Cu，包括多孔膜使得可以抑制衬底的堆叠方向上Cu的膨胀(即，抽气)。这样使电极连接结构能够更稳定地连接，并且能够降低衬底从彼此剥落的风险。所以，能够实现具有较高的可靠性的半导体装置1。
请注意，在如上所述的第一至第三形成方法中，通过用CVD法沉积Po-SiO2或通过用湿蚀刻对穿过具有小孔的SiCN薄膜253的SiO2薄膜252进行蚀刻而形成多孔膜，但是本实施方式不限于此示例。在本实施方式中，多孔膜的材料和形成方法不受限制，并且可以应用可以通常用于半导体制造工艺的各种材料和方法作为该材料和形成方法。
请注意，如上所述，在对半导体装置1进行配置使得应用像素ADC的情况下，需要针对像素单元的各像素形成电极连接结构159a，这样增加了电极连接结构159a的数量，并且在抽气发生的情况下，存在第一衬底110A和第二衬底容易地从彼此剥离的可能性。另一方面，根据本实施方式，可以如上所述适当地抑制抽气的发生，这样使得可以降低在应用像素ADC的情况下第一衬底110A 和第二衬底从彼此剥落的风险。换言之，可以说根据本实施方式的形成电极连接结构159的方法能够特别地在应用像素ADC的堆叠式固态成像装置中发挥其效果。
进一步地，认为构成电极连接结构159的过孔171至174和电极161至164中的Cu204的体积越大，根据本实施方式的形成电极连接结构159的方法越能够发挥其效果。对此一个原因是似乎Cu204的体积越大，伴随热膨胀的体积变化越大，并且抽气的程度越高。换言之，在抽气可能以在包括过孔和电极的组合的 Cu结构的接合时发生故障的程度发生的情况下，根据本实施方式的技术能够适当地应用于过孔和电极的形成。请注意，可能以认为在接合时发生故障的程度发生抽气的条件能够通过例如包括过孔和电极的组合的Cu结构的体积、高宽比等等来定义。具体地，考虑例如Cu的热膨胀系数，可以适当地确定体积、高宽比等等。例如，图1中示出的半导体装置1中过孔171至174和电极161至164可以具有大约7μm的长度和大约3μm的直径。在这种情况下，考虑Cu的热膨胀系数等等，似乎在过孔171至174和电极161至164中抽气的程度相对较大，并且存在接合时可能发生故障的可能性，除非采取任何反措施。换言之，可以说具有上述尺寸的过孔171至174和电极161至164是具有根据本实施方式的技术能够适当地应用的尺寸的过孔和电极。
这里，例如，日本未审专利申请公开号2013-115123描述了用来安装电子元件等等的配线衬底，其包括含有陶瓷烧结体并且具有其表面上形成有配线导体的绝缘板，以及其中在厚度方向上穿透绝缘板的通孔填充有电导体的过孔。进一步地，由于在安装电子元件期间或检查期间施加的热，过孔的电导体热膨胀并且破坏绝缘板。为了防止这个，该文件公开了当形成过孔时用电导体填充通孔时在通孔的侧壁和电导体之间设置空隙的方法。具体地，在该文件中，用包含金属粉末的糊剂填充通孔，并且执行热处理以将金属粉末烧结，从而形成过孔中的空隙。似乎将该方法应用于如上所述的半导体装置1的过孔171至174和电极161至164的形成中可以使得抑制抽气的发生。
然而，如上所述，该文件中描述的技术涉及设置于包括陶瓷烧结体的绝缘板中的过孔，并且该文件描述了该过孔具有例如200μm到700μm的直径。进一步地，形成该文件中描述的过孔中的空隙的方法不是典型的半导体制造工艺。另一方面，如上所述，在本实施方式指向的半导体装置1中，在半导体衬底例如Si衬底或包括SiO2等等的绝缘薄膜中形成过孔171到174和电极161到164，并且过孔171到174和电极161到164的直径可以至多大约为数微米。由于目标产品因此完全不同，可以说几乎不可能按照原样将该文件中描述的技术应用于半导体装置1。
相反，在根据本实施方式的形成方法中，与电极连接结构159a和159b有关的过孔171到174和电极161到164使用半导体制造工艺来形成。具体地，通孔201 设置于通常用于半导体装置的材料中，例如Si和SiO2。另外，通孔201的直径(即，过孔171到174和电极161到164的直径)为例如大约数微米，并且以典型半导体装置中的过孔直径为目标。进一步地，还使用半导体制造工艺形成多孔膜。因此可以说根据本实施方式的形成方法是形成半导体装置1中过孔171到174和电极161到164的合适的形成方法。
(4.应用示例)
(堆叠式固态成像装置的配置示例)
根据本公开(本技术)的技术适用于各种产品。例如，根据本公开的技术可以应用于如下所述的堆叠式固态成像装置。
图13是根据本公开的技术所适用的堆叠式固态成像装置的配置示例的横断面图。
图13示出了堆叠式固态成像装置的配置示例。如图13中所示，将固态成像装置23020配置为单一的半导体芯片，其中将两个管芯(传感器管芯23021和逻辑管芯23024)堆叠并彼此电耦合。
在传感器管芯23021中形成有PD(光电二极管)、FD(浮动扩散)和Tr (MOSFET)，其构成充当像素区域的像素、充当控制电路的Tr等。进一步地，在传感器管芯23021中形成包括多个层的配线层23101(在本示例中，三层配线 23110)。请注意，可以不在传感器管芯23021中，而是在逻辑冲模23024中形成控制电路(Tr充当)。
在逻辑管芯23024中形成有构成逻辑电路的Tr。进一步地，在逻辑管芯 23024中形成包括多个层的配线层23161(在本示例中，三层配线23170)。另外，其中在逻辑管芯23024中形成在内壁表面上形成有绝缘薄膜23172的接触孔 23171，并且用耦合至配线23170等的连接导体23173填充接触孔23171。
将传感器管芯23021和逻辑管芯23024彼此结合以便其配线层23101和 23161面向彼此，从而形成其中传感器管芯23021和逻辑管芯23024堆叠的堆叠式固态成像装置23020。
通过将传感器管芯23021和逻辑管芯23024重叠以便配线23110和23170变得彼此接触、在施加所需重量时将其加热以及直接地将配线23110和23170接合来配置固态成像装置23020。这样，将传感器管芯23021和逻辑管芯23024通过配线层23101和配线层23161彼此电耦合。
根据本公开的技术适用于如上所述的固态成像装置。
(电子设备应用的示例)
根据本公开(本技术)的技术适用于各种产品。例如，可以将根据本公开的技术应用于图14到16所示的电子设备中。
图14示出了智能电话的外观，其是根据本实施方式的半导体装置1所适用的电子设备的示例。如图14中所示，智能手机301包括包含按钮并且接收用户输入的操作的操作单元303、显示各种信息的显示单元305以及设置在外壳中并且对观察对象进行电子成像的成像单元(未示出)。成像单元可以包括半导体装置1。
图15和16示出了数字式照相机的外观，其是根据本实施方式的半导体装置适用的电子设备的另一个示例。图15示出了从正面(对象侧)来观察的数字式照相机311的外观，图16示出了从后侧来观察的数字式照相机311的外观。如图 15和16所示，数字式照相机311包括主体(照相机机身)313、可换透镜单元315、在成像时由用户握持的握持单元317、显示各种消息的监视器319、显示在成像时由用户观察到的穿透图像(through image)的EVF321和设置在外壳中并且对观察对象电子成像的成像单元(未示出)。成像单元可以包括半导体装置1。
以上已经描述了根据本实施方式的半导体装置1适用的电子设备的一些示例。请注意，半导体装置1适用的电子设备不限于以上所例示的那些，半导体装置1适合作为安装在任何电子设备(例如摄像机、眼镜型可穿戴装置、HMD (头戴式显示器)、平板PC或游戏控制台)上的成像单元。
(内窥镜外科手术系统的应用示例)
根据本公开的技术(本技术)适用于各种产品。例如，根据本公开的技术可以应用于内窥镜外科手术系统。
图17是描绘可以应用根据本公开(本技术)的实施方式的技术的内窥镜外科手术体系示意性配置的示例的示图。
在图17中，示出了其中外科医生(医师)11131使用内窥镜外科系统11000 的以对病床11133上的病人11132执行外科手术的状态。如所示出的，内窥镜外科手术系统11000包括内窥镜11100、其他外科手术工具11110例如气腹管11111 和能量装置11112、支承其上的内窥镜11100的支承臂设备11120和其上安装各种内窥镜外科手术设备的手推车。
内窥镜11100包括透镜镜筒11101和连接到镜筒11101的近端的摄像机头11102，透镜筒11101具有从要插入病人11132的体腔的其远端开始预定长度的区域。在所描述的示例中，描绘了包括具有坚硬型透镜筒11101的刚性内窥镜的内窥镜11100。然而，内窥镜11100可以另外作为具有挠性型透镜筒11101的挠性内窥镜而包括在内。
透镜筒11101在其远端具有装配有物镜的开口。光源设备11203连接至内窥镜11100使得光源设备11203产生的光通过在透镜筒11101的内部延伸的光导被引入至透镜筒11101的远端，并且穿过物镜照向病人11132的体腔中的观察目标。应当注意，内窥镜11100可以是前视内窥镜或可以是斜视内窥镜或侧视内窥镜。
在摄像机头11102的内部设置光学系统和摄像元件使得来自观察目标的反射光(观察光)由光学系统聚集在摄像元件上。观察光由摄像元件进行光电转换以生成对应于观察光的电信号，即，对应于观察图像的图像信号。图像信号作为RAW数据被传输至CCU11201。
CCU11201包括中央处理器(CPU)、图形处理单元(GPU)等等并且整体地控制内窥镜11100和显示设备11202的操作。进一步地，CCU11201接收来自摄像机头11102的图像信号并且根据图像信号针对图像信号执行各种用于显示图像的图象处理，例如显色处理(反马赛克处理)。
在CCU11201的控制下，显示设备11202基于CCU11201已经对其执行图象处理的图像信号在其上显示图像。
光源设备11203包括光源例如发光二极管(LED)等并且将外科手术区域成像时的照射光提供给内窥镜11100。
输入设备11204为用于内窥镜外科手术系统11000的输入接口。用户可以通过输入设备11204执行各种消息的输入或对内窥镜外科手术系统11000的指令输入。例如，用户想输入指令或想改变内窥镜11100的摄像条件(照射光类型、放大倍率、焦距等等)。
治疗工具控制设备11205控制用于组织的烧灼或切开、血管的封止等等的能量装置11112的驱动。气腹术设备11206通过气腹管11111将气体馈送入病人 11132的体腔，从而将体腔充气以确保内窥镜11100的视场并且确保外科医生的工作空间。记录器11207为能够记录关于外科手术的各种信息的设备。打印机 11208是能够以各种形式例如文字、图像或图表打印有关外科手术的各种信息的设备。
应当注意，当在要对外科手术区域成像时向内窥镜11100提供照射光的光源设备11203可以包括白色光源，其包括例如LED、激光源或其组合。当白色光源包括红、绿和蓝(RGB)激光源的组合时，由于可以针对各颜色(各波长) 以高精度控制输出强度和输出时间，所以可以通过光源设备11203执行拍摄图像的白平衡的调整。进一步地，在该情况下，如果来自相应RGB激光源的激光束以分时方式照射在观察目标上，与照射时间同步地控制摄像机头11102的摄像元件的驱动。然后也可以以分时方式对分别相应于R、G和B颜色的图像进行拍摄。根据此方法，即使未针对摄像元件设置滤色器，也可以获得彩色图像。
进一步地，可以控制光源设备11203使得要输出的光的强度针对各个预定时间而改变。通过与光强度的改变的时间同步地控制摄像机头11102的摄像元件的驱动以分时地获取图像并合成该图像，可以创建没有曝光不足的遮挡 (blocked up)阴影和曝光过度的亮区的高动态范围的图像。
进一步地，光源设备11203可以配置为提供具有对应特殊光观察的预定波段的光。在特殊光观察中，例如，通过利用身体组织中光吸收的波长依赖性以照射与普通观察时的照射光(即，白光)相比窄频带的光，执行以高对比度对粘膜等等的表面部分的预定组织例如血管进行成像的窄频带观察(窄频带成像)。二者择一地，在特殊光观察中，可以执行用于从由于激发光的照射生成的荧光中获得图像的荧光观察。在荧光观察中，可以通过在身体组织上照射激发光执行来自身体组织的荧光的观察(自身荧光观察)或通过局部地将试剂例如靛氰绿(ICG)注射进入身体组织并且照射对应于身体组织上的试剂的荧光波长的激发光。光源设备11203可以配置为提供上述这种窄频带光和/或适合于特殊光观察的激发光。
图18是描述图17中描述的摄像机头11102和CCU11201的功能配置的示例的方框图。
摄像机头11102包透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像机头控制单元11405。CCU11201包括通信单元11411、图像处理单元11412和控制单元11413。摄像机头11102和CCU11201通过传输电缆 11400连接用于彼此通信。
透镜装置11401为设置在与透镜筒11101的连接部位的光学系统。从透镜筒 11101的远端接受的观察光被导引至摄像机头11102并引入透镜单元11401。透镜单元11401包括多个透镜的组合，该透镜包括变焦透镜和聚焦透镜。
摄像单元11402包括摄像元件。摄像单元11402包括的摄像元件的数目可以为一个(单板式)或多个(多板式)。当摄像单元11402被配置为多板式时，例如，通过摄像元件生成对应于相应R、G和B的图像信号，并且可以将图像信号合成以获得彩色图像。摄像单元11402还可以配置为具有一对摄像元件，获取用于立体(3D)显示的右眼和左眼的相应的图像信号。如果执行3D显示，那么外科医生11131可以更精确地掌握外科手术区域中的活体组织的深度。应当注意，当摄像单元11402配置为立体型时，相应于各个摄像元件设置多个透镜单元11401的系统。
进一步地，可以不必在摄像机头11102上设置摄像单元11402。例如，可以在透镜筒11101的内部的物镜后紧跟着设置摄像单元11402。
驱动单元11403包括致动器并且在摄像机头控制单元11405的控制下将透镜单元11401的变焦透镜和聚焦透镜沿着光轴移动预定距离。因此，可以适当地调整摄像单元11402的所拍摄图像的放大倍率和焦点。
通信单元11404包括用于向CCU11201传送和接收来自CCU11201的各种信息的通信设备。通信单元11404通过传输电缆11400将从摄像单元11402获取的图像信号作为RAW数据传送至CCU11201。
另外，通信单元11404接收来自CCU11201的用于控制摄像机头11102的驱动的控制信号并且将控制信号提供给摄像机头控制单元11405。控制信号包括与摄像条件有关的信息，例如指定拍摄图像的帧速率的信息、指定图像拍摄时的曝光值的信息和/或指定拍摄图像的放大倍率和焦点的信息。
应当注意，可以由用户指定摄像条件例如帧速率、曝光值、放大倍率或焦点，或者可以基于获取的图像信号通过CCU11201的控制单元11413自动地设定。在后者情况下，将自动曝光(AE)功能、自动聚焦(AF)功能和自动白平衡 (AWB)功能装入内窥镜11100。
摄像机头控制单元11405基于通过通信单元11404接收的、来自CCU11201 的控制信号来控制摄像机头11102的驱动。
通信单元11411包括用于向CCU摄像机头11102传送和接收来自摄像机头 11102的各种信息的通信设备。通信单元11411通过传输电缆11400从摄像机头 11102接收向其传送的图像信号。
进一步地，通信单元11411将用于控制摄像机头11102的驱动的控制信号传送给摄像机头11102。可以通过电通信、光通信等等传送图像信号和控制信号。
图像处理单元11412对来自摄像机头11102的、向其传送的RAW数据形式的图像信号执行各种图像处理。
控制单元11413执行与内窥镜11100进行的外科手术区域等的图像拍摄有关的各种控制，并且显示通过外科手术区域等的图像拍摄获得的拍摄图像。例如，控制单元11413创建用于控制摄像机头11102的驱动的控制信号。
进一步地，控制单元11413基于图像处理单元11412已经执行图像处理的图像信号控制显示设备11202以显示对外科手术区域等成像的拍摄图像。因此，控制单元11413可以利用各种技术识别拍摄图像中的各种对象。例如，通过检测拍摄图像中包括的对象的边缘的形状、颜色等，控制单元11413可以识别外科手术工具例如钳子、特殊的活体区域、出血、当使用能量装置11112时等情况的雾气。当其控制显示设备11202显示拍摄图像时，控制单元11413可以利用识别结果使各种外科手术支持信息与外科手术区域的图像一起以重叠方式被显示。当在重叠方式显示外科手术支持信息并呈现给外科医生11131时，可以降低外科医生11131的负担并且外科医生11131可以确信地进行外科手术。
将摄像机头11102和CCU11201彼此连接的传输电缆11400是用于电信号通信的电信号电缆、用于光通信的光纤或用于电通信和光通信两者的复合电缆。
这里，虽然在描述的示例中，利用传输电缆11400通过有线通信执行通信，但是可以通过无线通信执行摄像机头11102和CCU11201之间的通信。
以上已经描述了根据本公开的技术适用的内窥镜外科手术系统的示例。根据本公开的技术适用于例如如上所述的元件中的摄像机头11102的摄像单元 11402。将根据本公开的技术应用于摄像单元11402使得能够设置具有较高可靠性的内窥镜外科手术系统。
请注意，虽然这里已经作为示例描述了内窥镜外科手术系统，但是根据本公开的技术也可以应用于例如微观外科手术制等等。
(移动体的应用示例)
根据本公开的技术(本技术)适用于各种产品。例如，根据本公开的技术可以实施为安装在任何移动体(例如汽车、电动车辆、混动电动车辆，摩托车、脚踏车、个人移动、飞机、无人驾驶飞机、船只、或机器人)上的设备。
图19是描述作为可以应用根据本公开的实施方式的技术的移动体控制系统的示例的车辆控制系统的示意性配置的示例的方框图。
车辆控制系统12000包括多个通过通信网络12001彼此连接的电子控制单元。在图19所描述的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车辆外部信息检测单元12030、车辆内部信息检测单元12040和综合控制单元12050。另外，作为综合控制单元12050的功能配置，示出了微型计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010作为用于生成车辆的驱动力的驱动力生成装置(例如内燃机、驱动电动机等等)、用于传送车轮的驱动力的驱动力传送机构、用于调整车辆的转向角的转向机构、用于生成车辆的制动力的制动装置等的控制装置。
车身系统控制单元12020根据各种程序控制在车身上设置的各种装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置、或各种灯例如前灯、尾灯、压弯成形机灯、转向灯、雾灯等等的控制装置。在这种情况下，可以向车身系统控制单元12020输入从移动装置传送的无线电波替代各种切换的钥匙或信号。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁装置、电动窗装置、灯等等。
车辆外部信息检测单元12030检测包括车辆控制系统12000的车辆外部的信息。例如，将车辆外部信息检测单元12030与成像部12031连接。车辆外部信息检测单元12030使成像部12031对车辆外部的图像成像，并且接收所成像的图像。基于接收的图像，车辆外部信息检测单元12030可以执行检测对象例如人、车辆，障碍物、符号、路面特征等等的处理，或者检测与其相距距离的处理。
成像部12031是接收光、并且输出与所接收的光的光量对应的电信号的光学传感器。成像部12031可以将电信号输出为图像，或可以将电信号输出为与测量距离有关的信息。另外，由成像部12031接收的光可以是可见光，或可以是不可见光，例如红外线等等。
车辆内部信息检测单元12040检测车辆内部的信息。车辆内部信息检测单元12040与例如检测驾驶员状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括对驾驶员成像的照相机。基于从驾驶员状态检测部12041输入的检测信息，车辆内部信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的集中程度，或可以确定驾驶员是否在打瞌睡。
微型计算机12051可以基于与由车辆外部信息检测单元12030或车辆内部信息检测单元12040获得的车辆内部或车辆外部信息有关的信息计算驱动力生成装置、转向机构或制动装置的控制目标值，并且将控制命令输出至驱动系统控制单元12010。例如，微型计算机12051可以执行旨在执行高级驾驶辅助系统 (ADAS)的功能的协调控制，该功能包括车辆的碰撞避让或缓冲、基于车距的跟随驾驶、车速维持驾驶、车辆碰撞警告、车辆偏离车道警告等等。
另外，通过基于与由车辆外部信息检测单元12030或车辆内部信息检测单元12040获得的车辆外部和/或车辆内部信息有关的信息来控制驱动力生成装置、转向机构、制动装置、等等，微型计算机12051可以执行旨在自动驾驶的协作控制，这使得车辆自律地行进而不依靠驾驶员的操作等。
另外，微型计算机12051可以基于由车辆外部信息检测单元12030获得的车辆外信息有关的信息向车身系统控制单元12020输出控制命令。例如，例如根据车辆外部信息检测单元12030检测的前方车辆或迎面车辆的位置，微型计算机12051可以通过控制前灯执行旨在防止眩光的协作控制，以便将远光变为近光。
声音/图像输出部12052向能够在视觉上或者听觉上向车辆的搭乘者或车辆外部通知信息的输出设备传送声音和图像中的至少一种的输出信号。在图19所示的示例中，作为输出设备示出了音频扩音器12061、显示部12062和仪表盘 12063。显示部12062可以例如包括车载显示器和平视显示器中的至少一种。
图20是描述成像部12031的安装位置的示例的示图。
在图20中，车辆12100包括成像部12101、12102、12103、12104和12105，作为成像部12031。
成像部12101、12102、12103、12104和12105例如布置在车辆12100的前鼻部(frontnose)、侧视镜、后保险杠和车辆后门上的位置以及车辆内部挡风玻璃的上部的位置。设置在前鼻部的成像部12101和设置在车辆内部挡风玻璃的上部的成像部12105主要获取车辆12100前面的图像。设置在侧视镜的成像部 12102和12103主要获取车辆12100侧面的图像。设置在成像部12104后保险杠的成像部12104主要获取车辆12100后方的图像。由成像部12101和12105获取的前方的图像主要用于检测前方车辆、行人、障碍物、符号、交通标志、车道等等。
顺便提及，图20描述了成像部12101至12104的摄影范围的示例。成像范围 12111表示了设置在前鼻部的成像部12101的成像范围。成像范围12112和12113 分别表示了设置在侧视镜的成像部12102和12103的成像范围。成像范围12114 表示了设置在后保险杠或后门的成像部12104的成像范围。通过将例如成像部 12101至12104成像的图像数据叠加而获得从上方观察的车辆12100的鸟瞰图。
成像部12101至12104的至少一个可以具有获取距离信息的功能。例如，成像部12101至12104的至少一个可以为多个图像元件组成的立体摄像机，或可以为具有用于相差检测的像素的成像元件。
例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息来确定相距成像范围12111至12114内各三维对象的距离以及距离的时间变化 (相对于车辆12100的相对速度)，并且从而特别地提取出现在车辆12100的行进路径上并且以预定速度(例如，等于或大于0km/小时)在和车辆12100基本上相同的方向上行进的最近的三维对象作为前方车辆。进一步地，微型计算机 12051可以预先设定在前方车辆前维持的车距，并且执行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随开始控制)等等。因此可以执行旨在使车辆自律地行进而不依靠驾驶员等等的操作的自动驾驶的协作控制。
例如，微型计算机12051可以基于从成像部12101至12104获取的距离信息将关于三维对象的三维对象数据分类为双轮车辆、标准尺寸车辆、大型车辆、行人、电线杆的三维对象数据及其他三维对象的三维对象数据，提取分类的三维对象数据，以及利用所提取的三维对象数据用于障碍物的自动避让。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以视觉上识别的障碍物和车辆12100的驾驶员在视觉上难以识别的障碍物。那么，微型计算机12051确定表明与各障碍物碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值并且因而存在碰撞的可能性的情况下，微型计算机12051通过音频扩音器12061或显示部12062向驾驶员输出警告，并且通过驱动系统控制单元12010执行强制减速或避让。微型计算机12051可以因此辅助驾驶以避免碰撞。
成像部12101至12104的至少一个可以是检测红外线的红外摄影机。微型计算机12051可以例如通过确定在成像部12101至12104的成像图像中是否存在行人来识别行人。这种行人的识别例如通过提取作为红外摄影机的成像部12101 至12104的成像图像中的特征点的程序以及通过对表示对象的轮廓的一系列特征点的图案匹配处理来确定是否是行人的程序来执行。当微型计算机12051确定在成像部12101至12104的成像图像中存在行人时，并且因而识别该行人时，声音/图像输出部12052控制显示部12062以便显示突出的矩形轮廓线以便叠加在所识别的行人上。声音/图像输出部12052还可以控制显示部12062以便在所需位置显示表示行人的图标等等。
以上已经描述了根据本公开的技术适用的车辆控制系统的示例。根据本公开的技术适用于上述元件中的成像部12031。将根据本公开的技术应用于成像部12031使得能够提供具有较高可靠性的车辆控制系统。
(5.补充)
以上已经参考附图描述了本公开的优选实施方式，但是本公开不限于以上示例。本领域技术人员可以在所附权利要求书的范围内发现各种变型和改进，并且应该理解这些变型和改进将自然地归入本公开的技术范围内。
例如，在上述实施方式中，在组成过孔173和电极163的通孔201的整个区域上在填充通孔201的Cu204和通孔201的侧壁之间设置多孔膜，但是本公开不限于此示例。在根据本公开的技术中，可以仅在通孔201的部分区域(例如，仅过孔173和电极163的一个上，等等)的侧壁上设置多孔膜。即使在该情况下， Cu204的热膨胀能够被设置有多孔膜的区域的多孔膜所吸收，这使得能够获得抑制抽气的发生的效果。例如，如果基于过孔173和电极163的形状获得有关可能显著地发生Cu204的热膨胀的区域、热处理状态等等的发现，可以基于该发现仅在可能显著地发生Cu204的热膨胀的区域设置多孔膜。
进一步地，例如，在上述实施方式中，已经描述了组成过孔171到174和电极161到164的材料为Cu的情况，但是本公开不限于此示例。在根据本公开的技术中，组成过孔171到174和电极161到164的材料可以是除了Cu以外各种公知的导电材料的任意一种。请注意，导电材料的热膨胀系数越大，抽气的程度越显著；所以认为可以通过根据本公开的技术获得更大的效果。
进一步地，例如，在上述实施方式中，已经作为示例描述了半导体装置1 为固态成像装置的情况，但是本公开不限于此示例。根据本公开的技术适用于各种半导体装置，只要是堆叠式半导体装置。
进一步地，本说明书描述的效果仅仅是说明性的或示范性的效果，不是限制性的。即，与上述效果一起或代替上述效果，根据本公开的技术可以实现对于本领域技术人员来说根据本说明书的描述显而易见的其他效果。
请注意，本公开的技术范围也包括下列配置。
(1)一种半导体装置，其包含
堆叠的多个衬底，所述衬底的每一个包括半导体衬底和堆叠在所述半导体衬底上的多层配线层，所述半导体衬底具有其上形成有预定功能的电路，
其中在所述多个衬底之中至少两个衬底之间的结合表面具有电极连接结构，在所述电极连接结构中，形成在各自结合表面上的电极彼此直接接触地连接，所述电极连接结构为用于两个所述衬底之间电连接的结构，并且
在两个所述衬底的至少一个中，构成所述电极连接结构的所述电极或者用于所述电极与所述多层配线层中的配线的连接的过孔中的至少一个在导电材料和填充所述导电材料的通孔的侧壁之间的至少部分区域中配置有多孔薄膜，所述多孔薄膜包括多孔材料，所述导电材料构成所述电极和所述过孔。
(2)根据(1)所述的半导体装置，其中所述多孔薄膜为制成多孔的SiO2薄膜。
(3)根据(1)或(2)所述的半导体装置，其中
构成所述电极和所述过孔的所述导电材料为铜，并且
在所述铜和填充所述铜的所述通孔的所述侧壁之间，从所述侧壁侧按顺序存在绝缘材料、阻挡金属和所述多孔材料。
(4)根据(1)或(2)所述的半导体装置，其中
构成所述电极和所述过孔的所述导电材料为铜，并且
在所述铜和填充所述铜的所述通孔的所述侧壁之间，从所述侧壁侧按顺序存在SiN和所述多孔材料。
(5)根据(1)或(2)所述的半导体装置，其中
构成所述电极和所述过孔的所述导电材料为铜，并且
在所述铜和填充所述铜的所述通孔的所述侧壁之间，从所述侧壁侧按顺序存在SiN、所述多孔材料、SiCN和阻挡金属。
(6)根据(1)至(5)中任一项所述的半导体装置，其中所述多孔薄膜存在于所述导电材料和填充所述导电材料的所述通孔的所述侧壁之间的整个表面上，所述导电材料构成所述电极和所述过孔。
(7)根据(1)至(6)中任一项所述的半导体装置，其中
第一衬底，作为所述多个衬底中的一个，为包括像素单元的像素衬底，在所述像素单元中像素二维地布置在所述半导体衬底上，以及
所述半导体装置包含固态成像装置。
(8)根据(7)所述的半导体装置，其中
在所述多个衬底中的第二衬底包括对所述像素中的每一个中获得的像素信号执行模拟数字转换的像素信号处理电路，所述第二衬底存在于所述第一衬底的正下方。
所述第一衬底和所述第二衬底之间的结合表面具有用于针对所述像素中的每一个将所述像素信号传输至针对所述像素信号处理电路的所述电极连接结构。
(9)根据(1)至(8)中任一项所述的半导体装置，其中所述过孔具有其中用所述导电材料填充穿过所述半导体衬底的所述通孔的结构。
(10)一种制造半导体装置的方法，包括以下步骤：
制备多个衬底，所述衬底的每一个包括半导体衬底和堆叠在所述半导体衬底上的多层配线层，所述半导体衬底具有其上形成有预定功能的电路；和
将所述多个衬底进行堆叠，
其中在所述多个衬底之中至少两个衬底之间的结合表面具有电极连接结构，在所述电极连接结构中，形成在各自结合表面上的电极彼此直接接触地连接，所述电极连接结构为用于两个所述衬底之间电连接的结构，以及
在两个所述衬底中的至少一个中形成构成所述电极连接结构的所述电极和用于所述电极与所述多层配线层中的配线的连接的过孔的步骤包括以下步骤：
形成从所述衬底的一个表面延伸至所述配线的通孔，
在所述通孔的侧壁的至少部分区域上形成包括多孔材料的多孔薄膜，和
用构成所述电极和所述过孔的导电材料填充其中形成有所述多孔薄膜的所述通孔。
(11)根据(10)所述的制造半导体装置的方法，其中所述电极连接结构如下形成：在其中形成在所述各自结合表面上的所述电极彼此直接接触的状态下将两个所述衬底结合在一起，然后执行热处理以将彼此接触的所述电极进行接合。
(12)根据(10)或(11)所述的制造半导体装置的方法，其中所述形成所述多孔薄膜的步骤包括通过化学气相沉积法在所述通孔的至少所述侧壁上沉积多孔硅的步骤。
(13)根据(10)或(11)所述的制造半导体装置的方法，其中所述形成所述多孔薄膜的步骤包括以下步骤：
在所述通孔的所述侧壁的至少所述部分区域上按顺序堆叠SiO2薄膜和SiCN薄膜，以及
通过湿蚀刻对所述SiO2薄膜进行蚀刻。
(14)一种电子设备，其具有对观察对象进行电子成像的固态成像装置，所述固态成像装置包含
堆叠的多个衬底，所述衬底的每一个包括半导体衬底和堆叠在所述半导体衬底上的多层配线层，所述半导体衬底具有其上形成有预定功能的电路，
其中在所述多个衬底之中至少两个衬底之间的结合表面具有电极连接结构，在所述电极连接结构中，形成在各自结合表面上的电极彼此直接接触地连接，所述电极连接结构为用于两个所述衬底之间电连接的结构，以及
在两个所述衬底的至少一个中，构成所述电极连接结构的所述电极或者用于所述电极与所述多层配线层中的配线的连接的过孔中的至少一个在导电材料和填充所述导电材料的通孔的侧壁之间的至少部分区域中配置有多孔薄膜，所述多孔薄膜包括多孔材料，所述导电材料构成所述电极和所述过孔。
参考数字列表
1 半导体装置
101、121、131 Si衬底
103、109、123、129、133、202 绝缘薄膜
105、125、135 多层配线层
110A 第一衬底
110B 第二衬底
110C 第三衬底
111 CF层
113 ML阵列
151 衬垫
153a、153b 衬垫开口
159、159a、159b 电极连接结构
161、162、、163a、163b、164、206、208 电极
171、172、173、173a、173b、174、205、207 过孔
181、182 配线
201 通孔
203 阻挡金属膜
204 Cu
211 多孔膜
231、251 SiN薄膜
252 SiO2薄膜
253 SiCN薄膜
262 小孔
263 气孔
301 智能手机(电子设备)
311 数字式摄像机(电子设备)。

Claims (11)

1.一种半导体装置，其包含
堆叠的多个衬底，所述衬底的每一个包括半导体衬底和堆叠在所述半导体衬底上的多层配线层，所述半导体衬底具有其上形成有预定功能的电路，
其中在所述多个衬底之中至少两个衬底之间的结合表面具有电极连接结构，在所述电极连接结构中，形成在各自结合表面上的电极彼此直接接触地连接，所述电极连接结构为用于两个所述衬底之间电连接的结构，并且
在所述两个衬底的至少一个中，构成所述电极连接结构的所述电极或者用于所述电极与所述多层配线层中的配线的连接的过孔中的至少一个，在导电材料和填充所述导电材料的通孔的侧壁之间的至少部分区域中配置有多孔薄膜，所述多孔薄膜包括多孔材料，所述导电材料构成所述电极和所述过孔，
其中在所述导电材料和填充所述导电材料的所述通孔的所述侧壁之间，从所述侧壁侧按顺序存在绝缘材料和所述多孔材料，并且
其中所述绝缘材料用作绝缘薄膜和阻挡金属膜。
2.根据权利要求1所述的半导体装置，其中所述多孔薄膜为制成多孔的SiO2薄膜。
3.根据权利要求1所述的半导体装置，其中
构成所述电极和所述过孔的所述导电材料为铜。
4.根据权利要求1所述的半导体装置，其中
在所述导电材料和所述多孔材料之间，从所述多孔材料侧按顺序存在SiCN和阻挡金属。
5.根据权利要求1所述的半导体装置，其中所述多孔薄膜存在于所述导电材料和填充所述导电材料的所述通孔的所述侧壁之间的整个表面上，所述导电材料构成所述电极和所述过孔。
6.根据权利要求1所述的半导体装置，其中
第一衬底，作为所述多个衬底中的一个，为包括像素单元的像素衬底，在所述像素单元中像素二维地布置在所述半导体衬底上，以及
所述半导体装置包含固态成像装置。
7.根据权利要求6所述的半导体装置，其中
在所述多个衬底中的第二衬底包括对所述像素中的每一个中获得的像素信号执行模拟数字转换的像素信号处理电路，所述第二衬底存在于所述第一衬底的正下方，
所述第一衬底和所述第二衬底之间的结合表面具有用于针对所述像素中的每一个将所述像素信号传输至针对所述像素信号处理电路的所述电极连接结构。
8.根据权利要求1所述的半导体装置，其中所述过孔具有其中用所述导电材料填充穿过所述半导体衬底的所述通孔的结构。
9.一种制造半导体装置的方法，包括以下步骤：
制备多个衬底，所述衬底的每一个包括半导体衬底和堆叠在所述半导体衬底上的多层配线层，所述半导体衬底具有其上形成有预定功能的电路；和
将所述多个衬底进行堆叠，
其中在所述多个衬底之中至少两个衬底之间的结合表面具有电极连接结构，在所述电极连接结构中，形成在各自结合表面上的电极彼此直接接触地连接，所述电极连接结构为用于两个所述衬底之间电连接的结构，以及
在两个所述衬底中的至少一个中形成构成所述电极连接结构的所述电极和用于所述电极与所述多层配线层中的配线的连接的过孔的步骤包括以下步骤：
形成从所述衬底的一个表面延伸至所述配线的通孔，
在所述通孔的侧壁的至少部分区域上形成包括多孔材料的多孔薄膜以及绝缘材料，其中绝缘材料用作绝缘薄膜和阻挡金属膜，和
用构成所述电极和所述过孔的导电材料填充其中形成有所述多孔薄膜的所述通孔，
其中所述形成所述多孔薄膜的步骤包括以下步骤：
在所述通孔的所述侧壁的至少所述部分区域上按顺序堆叠SiO2薄膜和SiCN薄膜，以及
通过湿蚀刻对所述SiO2薄膜进行蚀刻。
10.根据权利要求9所述的制造半导体装置的方法，其中所述电极连接结构如下形成：在其中形成在所述各自结合表面上的所述电极彼此直接接触的状态下将两个所述衬底结合在一起，然后执行热处理以将彼此接触的所述电极进行接合。
11.一种电子设备，其具有对观察对象进行电子成像的固态成像装置，
所述固态成像装置包含
堆叠的多个衬底，所述衬底的每一个包括半导体衬底和堆叠在所述半导体衬底上的多层配线层，所述半导体衬底具有其上形成有预定功能的电路，
其中在所述多个衬底之中至少两个衬底之间的结合表面具有电极连接结构，在所述电极连接结构中，形成在各自结合表面上的电极彼此直接接触地连接，所述电极连接结构为用于两个所述衬底之间电连接的结构，以及
在两个所述衬底的至少一个中，构成所述电极连接结构的所述电极或者用于所述电极与所述多层配线层中的配线的连接的过孔中的至少一个，在导电材料和填充所述导电材料的通孔的侧壁之间的至少部分区域中配置有多孔薄膜，所述多孔薄膜包括多孔材料，所述导电材料构成所述电极和所述过孔，
其中在所述导电材料和填充所述导电材料的所述通孔的所述侧壁之间，从所述侧壁侧按顺序存在绝缘材料和所述多孔材料，并且
其中所述绝缘材料用作绝缘薄膜和阻挡金属膜。
CN201880021861.4A 2017-04-04 2018-02-15 半导体装置、制造半导体装置的方法和电子设备 Active CN110476228B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-074802 2017-04-04
JP2017074802 2017-04-04
PCT/JP2018/005280 WO2018186027A1 (ja) 2017-04-04 2018-02-15 半導体装置、半導体装置の製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
CN110476228A CN110476228A (zh) 2019-11-19
CN110476228B true CN110476228B (zh) 2024-01-16

Family

ID=63713176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880021861.4A Active CN110476228B (zh) 2017-04-04 2018-02-15 半导体装置、制造半导体装置的方法和电子设备

Country Status (4)

Country Link
US (1) US11031431B2 (zh)
JP (1) JP7037547B2 (zh)
CN (1) CN110476228B (zh)
WO (1) WO2018186027A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6094583B2 (ja) * 2012-06-29 2017-03-15 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US11127773B2 (en) * 2017-04-04 2021-09-21 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JPWO2020079945A1 (ja) * 2018-10-15 2021-09-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP7321724B2 (ja) * 2019-03-05 2023-08-07 キヤノン株式会社 半導体装置および機器
WO2021014731A1 (ja) * 2019-07-23 2021-01-28 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ
JP2021044322A (ja) * 2019-09-09 2021-03-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2021044347A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置
JP7353121B2 (ja) * 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
US11342307B2 (en) * 2019-10-14 2022-05-24 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN111244123A (zh) * 2020-02-03 2020-06-05 长江存储科技有限责任公司 半导体结构及其制备方法
JP2021136271A (ja) * 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置およびその製造方法
US11289370B2 (en) * 2020-03-02 2022-03-29 Nanya Technology Corporation Liner for through-silicon via
TWI777887B (zh) * 2020-08-19 2022-09-11 友達光電股份有限公司 元件基板及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005383A (ja) * 2003-06-10 2005-01-06 Toshiba Corp 半導体装置および半導体装置の製造方法
CN1667813A (zh) * 2004-03-11 2005-09-14 株式会社东芝 半导体器件
CN1758430A (zh) * 2004-09-10 2006-04-12 株式会社东芝 半导体器件和半导体器件的制造方法
CN101281892A (zh) * 2003-06-09 2008-10-08 三洋电机株式会社 半导体装置及其制造方法
CN102629616A (zh) * 2011-02-08 2012-08-08 索尼公司 固态成像装置、其制造方法及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201637097U (zh) 2010-03-17 2010-11-17 郴州自然人热能设备有限公司 利用生物质燃料的热风空调机
JP2013021001A (ja) * 2011-07-07 2013-01-31 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5845781B2 (ja) * 2011-09-29 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5896810B2 (ja) * 2012-03-30 2016-03-30 オリンパス株式会社 半導体装置
JP2013211474A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP6177117B2 (ja) * 2013-12-10 2017-08-09 オリンパス株式会社 固体撮像装置、撮像装置、固体撮像装置の製造方法
KR101898404B1 (ko) 2014-12-17 2018-09-12 미쓰이 가가쿠 가부시키가이샤 기판 중간체, 관통 비어 전극 기판 및 관통 비어 전극 형성 방법
JP6335132B2 (ja) * 2015-03-13 2018-05-30 東芝メモリ株式会社 半導体装置、および、半導体装置の製造方法
KR102345675B1 (ko) * 2015-07-13 2021-12-31 에스케이하이닉스 주식회사 스위치드-커패시터 디시-디시 컨버터 및 그 제조방법
US11594567B2 (en) * 2017-04-04 2023-02-28 Sony Group Corporation Solid-state imaging device and electronic apparatus
WO2018186198A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
US11127773B2 (en) * 2017-04-04 2021-09-21 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
US11411037B2 (en) * 2017-04-04 2022-08-09 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus including coupling structures for electrically interconnecting stacked semiconductor substrates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281892A (zh) * 2003-06-09 2008-10-08 三洋电机株式会社 半导体装置及其制造方法
JP2005005383A (ja) * 2003-06-10 2005-01-06 Toshiba Corp 半導体装置および半導体装置の製造方法
CN1667813A (zh) * 2004-03-11 2005-09-14 株式会社东芝 半导体器件
CN1758430A (zh) * 2004-09-10 2006-04-12 株式会社东芝 半导体器件和半导体器件的制造方法
CN102629616A (zh) * 2011-02-08 2012-08-08 索尼公司 固态成像装置、其制造方法及电子设备

Also Published As

Publication number Publication date
US11031431B2 (en) 2021-06-08
US20200020733A1 (en) 2020-01-16
JP7037547B2 (ja) 2022-03-16
CN110476228A (zh) 2019-11-19
WO2018186027A1 (ja) 2018-10-11
JPWO2018186027A1 (ja) 2020-02-13

Similar Documents

Publication Publication Date Title
CN110476228B (zh) 半导体装置、制造半导体装置的方法和电子设备
CN110494962B (zh) 半导体器件、制造半导体器件的方法和电子设备
TWI782058B (zh) 固體攝像裝置
US11901392B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11784147B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20230052040A1 (en) Semiconductor device, imaging device, and manufacturing apparatus
JP7419476B2 (ja) 半導体装置およびその製造方法、並びに電子機器
TW202032807A (zh) 固體攝像元件、電子機器及固體攝像元件之製造方法
JP7143329B2 (ja) 半導体装置
US20230378219A1 (en) Imaging device and electronic apparatus
TW202137532A (zh) 半導體元件和電子設備
CN114051657A (zh) 半导体元件和电子设备
WO2024024573A1 (ja) 撮像装置及び電子機器
JP7136800B2 (ja) 半導体装置および半導体装置の製造方法、並びに撮像装置
TW202410687A (zh) 攝像裝置及電子機器
CN115812248A (zh) 配线结构、制造配线结构的方法和成像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant