CN111244123A - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN111244123A CN111244123A CN202010078449.5A CN202010078449A CN111244123A CN 111244123 A CN111244123 A CN 111244123A CN 202010078449 A CN202010078449 A CN 202010078449A CN 111244123 A CN111244123 A CN 111244123A
- Authority
- CN
- China
- Prior art keywords
- wafer
- image sensor
- pad
- lead
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000010410 layer Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 33
- 239000011241 protective layer Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000004806 packaging method and process Methods 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 abstract description 171
- 238000004364 calculation method Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体结构及其制备方法，包括如下步骤：提供图像处理晶圆，图像处理晶圆正面形成有第一引出焊盘；提供存储器晶圆，存储器晶圆正面形成有第二引出焊盘；将存储器晶圆倒装键合于图像处理晶圆正面，第二引出焊盘与第一引出焊盘电连接；于存储器晶圆背面形成第一连接焊盘；提供图像传感器晶圆，图像传感器晶圆正面形成有第三引出焊盘；将图像传感器晶圆倒装键合于存储器晶圆背面，且第三引出焊盘与第一连接焊盘电连接述图像传感器晶圆背面形成第二连接焊盘。本发明可以提高半导体结构的计算及反馈的输入输出速度，减少半导体结构的电阻电容延迟，提高单位面积内不同功能晶圆的集成度。
Description
技术领域
本发明属于集成电路设计及制造技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
在现有工艺中，为了得到具有多功能的结构，会将具有不同功能的芯片集成于同一个PCB板(印刷电路板)上。然而，上述结构存在如下问题：芯片引出焊盘有限，使得器件的计算及反馈的输入输出(I/O)速度较慢；由于各芯片经由PCB板中的铜线电连接，器件存在明显的电阻电容延迟(RC延迟)；各芯片在PCB表面平铺，需要较大的空间及面积。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制备方法，用于解决现有技术中的上述问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
提供图像处理晶圆，所述图像处理晶圆内形成有图像处理器，且所述图像处理晶圆正面形成有第一引出焊盘，所述第一引出焊盘与所述图像处理器电连接；
提供存储器晶圆，所述存储器晶圆内形成有存储器，且所述存储器晶圆正面形成有第二引出焊盘，所述第二引出焊盘与所述存储器电连接；
将所述存储器晶圆倒装键合于所述图像处理晶圆正面，且所述第二引出焊盘与所述第一引出焊盘电连接；
于所述存储器晶圆背面形成第一连接焊盘，所述第一连接焊盘与所述存储器电连接；
提供图像传感器晶圆，所述图像传感器内形成有图像传感器，且所述图像传感器晶圆正面形成有第三引出焊盘，所述第三引出焊盘与所述图像传感器电连接；
将所述图像传感器晶圆倒装键合于所述存储器晶圆背面，且所述第三引出焊盘与所述第一连接焊盘电连接；及
于所述图像传感器晶圆背面形成第二连接焊盘，所述第二连接焊盘与所述图像传感器电连接。
可选地，将所述存储器晶圆倒装键合于所述图像处理晶圆正面之后，且于所述存储器晶圆背面形成所述第一连接焊盘之前还包括对所述存储器晶圆背面进行减薄处理的步骤；将所述图像传感器晶圆倒装键合于所述存储器晶圆背面之后，且于所述图像传感器晶圆背面形成第二连接焊盘之前还包括对所述图像传感器晶圆背面进行减薄处理的步骤。
可选地，所述图像传感器晶圆内还形成有第三连接焊盘，所述第三连接焊盘位于所述图像传感器远离所述第三引出焊盘的一侧，且与所述图像传感器电连接；对所述图像传感器晶圆背面进行减薄至暴露出所述第三连接焊盘。
可选地，对所述图像传感器晶圆进行背面减薄处理后还包括于所述图像传感器晶圆背面形成介质层，所述介质层覆盖所述图像传感器背面；所述第二连接焊盘位于所述介质层内，且与所述第三连接焊盘电连接。
可选地，所述第二引出焊盘的数量与所述第一引出焊盘的数量相同，且所述第二引出焊盘与所述第一引出焊盘一一对应电连接；所述第三引出焊盘的数量与所述第一连接焊盘的数量相同，且所述第三引出焊盘与所述第一连接焊盘一一对应电连接。
可选地，形成所述第二连接焊盘之后还包括于所述第二连接焊盘上形成封装焊盘的步骤。
可选地，形成所述封装焊盘之后还包括于所述图像传感器晶圆背面形成保护层的步骤，所述保护层覆盖所述图像传感器晶圆背面及所述封装焊盘的侧壁，且暴露出所述封装焊盘远离所述图像传感器晶圆的表面。
本发明还提供一种半导体结构，所述半导体结构包括：
图像处理晶圆，所述图形处理晶圆内设有图像处理器，所述图像处理晶圆正面设有第一引出焊盘，所述第一引出焊盘与所述图像处理器电连接；
存储器晶圆，倒装键合于所述图像处理晶圆正面；所述存储器晶圆内设有存储器，所述存储器晶圆正面设有第二引出焊盘，所述存储器晶圆背面设有第一连接焊盘；所述第二引出焊盘与所述存储器及所述第一引出焊盘电连接；所述第一连接焊盘与所述存储器电连接；
图像传感器晶圆，倒装键合于所述存储器晶圆背面；所述图像传感器晶圆正面设有第三引出焊盘，所述第三引出焊盘与所述图像传感器及所述第一连接焊盘电连接；及
第二连接焊盘，位于所述图像传感器晶圆背面，且与所述图像传感器电连接。
可选地，所述图像传感器晶圆背面还设有第三连接焊盘，所述第三连接焊盘与所述图像传感器及所述第二连接焊盘电连接。
可选地，所述半导体结构还包括介质层，所述介质层位于所述图像传感器晶圆背面；所述第二连接焊盘位于所述介质层内，且与所述第三连接焊盘电连接。
可选地，所述第二引出焊盘的数量与所述第一引出焊盘的数量相同，且所述第二引出焊盘与所述第一引出焊盘一一对应电连接；所述第三引出焊盘的数量与所述第一连接焊盘的数量相同，且所述第三引出焊盘与所述第一连接焊盘一一对应电连接。
可选地，所述半导体结构还包括封装焊盘，所述封装焊盘位于所述图像传感器晶圆背面，且与所述第二连接焊盘电连接。
可选地，所述半导体结构还包括保护层，所述保护层覆盖所述图像传感器晶圆背面及所述封装焊盘的侧壁，且暴露出所述封装焊盘远离所述图像传感器晶圆的表面。
如上所述，本发明的半导体结构及其制备方法，具有以下有益效果：
本发明的半导体结构的制备方法通过X-Tacking(Wafer Level Surface Via，晶圆级表面互连)工艺将图像处理晶圆、存储器晶圆及图像传感器晶圆堆叠键合在一起，可以提高半导体结构的计算及反馈的输入输出速度，减少半导体结构的电阻电容延迟，提高单位面积内不同功能晶圆的集成度。通过X-Tacking技术实现图像处理晶圆、存储器晶圆及图像传感器晶圆按照不同的次序堆叠键合在一起。
本发明的半导体结构中图像处理晶圆、存储器晶圆及图像传感器晶圆通过X-Tacking工艺可以按照不同的次序堆叠键合在一起，可以提高半导体结构的计算及反馈的输入输出速度，减少半导体结构的电阻电容延迟，使得集成有不同功能的晶圆的半导体结构的空间及面积较小，提高单位面积内不同功能晶圆的集成度。
附图说明
图1显示为本发明实施例一中提供的半导体结构的制备方法的流程图。
图2至图10显示为本发明实施例一中提供的半导体结构的制备方法中各步骤所得结构的截面结构示意图。
元件标号说明
10 图像处理晶圆
101 第一基底
102 第一器件层
103 第一引出焊盘
11 存储器晶圆
111 第二基底
112 第二器件层
113 第二引出焊盘
114 第一连接焊盘
12 图像传感器晶圆
121 第三基底
122 第三器件层
123 第三引出焊盘
124 第三连接焊盘
13 第二连接焊盘
14 介质层
15 封装焊盘
16 保护层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1，本实施例还提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
S11：提供图像处理晶圆，所述图像处理晶圆内形成有图像处理器，且所述图像处理晶圆正面形成有第一引出焊盘，所述第一引出焊盘与所述图像处理器电连接；
S12：提供存储器晶圆，所述存储器晶圆内形成有存储器，且所述存储器晶圆正面形成有第二引出焊盘，所述第二引出焊盘与所述存储器电连接；
S13：将所述存储器晶圆倒装键合于所述图像处理晶圆正面，且所述第二引出焊盘与所述第一引出焊盘电连接；
S14：于所述存储器晶圆背面形成第一连接焊盘，所述第一连接焊盘与所述存储器电连接；
S15：提供图像传感器晶圆，所述图像传感器内形成有图像传感器，且所述图像传感器晶圆正面形成有第三引出焊盘，所述第三引出焊盘与所述图像传感器电连接；
S16：将所述图像传感器晶圆倒装键合于所述存储器晶圆背面，且所述第三引出焊盘与所述第一连接焊盘电连接；及
S17：于所述图像传感器晶圆背面形成第二连接焊盘，所述第二连接焊盘与所述图像传感器电连接。
作为示例，步骤S11中，所述图像处理晶圆10可以包括但不仅限于CPU(CentralProcessingUnit/Processor，中央处理器)晶圆或GPU(Graphics Processing Unit，图像处理器)晶圆，即所述图像处理器可以为CPU或GPU。
作为示例，如图2所示，所述图像处理晶圆10可以还包括第一基底101及第一器件层102，所述图像处理器(未示出)及所述第一引出焊盘103位于所述第一器件层102内；所述第一基底101可以包括但不仅限于硅基底；所述第一器件层102远离所述第一基底101的表面即为所述图像处理晶圆10背面。所述第一引出焊盘103可以包括但不仅限于铜焊盘或铝焊盘等等，所述第一引出焊盘103的数量可以根据实际需要进行设定，此处不做限定；所述第一引出焊盘103在所述图像处理晶圆10背面可以根据实际需要以任意方式排布，此处不做限定。
作为示例，在步骤S12中，所述存储器晶圆11可以包括但不仅限于闪存存储器晶圆(譬如，NAND Flash晶圆)，即所述存储器可以为闪存存储器。
作为示例，如图3所示，所述存储器晶圆11可以还包括第二基底111及第二器件层112，所述存储器(未示出)及所述第二引出焊盘113位于所述第二器件层112内；所述第二基底111可以包括但不仅限于硅基底；所述第二器件层112远离所述第二基底111的表面即为所述存储器晶圆11背面。所述第二引出焊盘113可以包括但不仅限于铜焊盘或铝焊盘等等，所述第二引出焊盘113的数量可以根据实际需要进行设定，此处不做限定；所述第二引出焊盘113在所述存储器晶圆11背面可以根据实际需要以任意方式排布，此处不做限定。
作为示例，所述第二引出焊盘113的数量与所述第一引出焊盘103的数量相同，且在步骤S13中，所述第二引出焊盘113与所述第一引出焊盘103一一对应电连接，如图4所示。
作为示例，步骤S13之后还包括对所述存储器晶圆11背面进行减薄处理的步骤，具体的，可以采用但不仅限于化学机械研磨(CMP)工艺对所述存储器晶圆11背面进行减薄处理。在对所述存储器晶圆11背面进行减薄的过程中，优选为减薄至将所述第二基底111全部去除。
作为示例，步骤S14可以包括如下步骤：
S141：于所述存储器晶圆11背面(此时为所述第二器件层112远离所述图像处理晶圆10的表面)形成第一连接孔(未示出)；具体的，可以采用光刻刻蚀工艺于所述存储器晶圆11背面形成所述第一连接孔，所述第一连接孔暴露出所述存储器的电引出结构(譬如，引出焊垫等等)；
S142：于所述第一连接孔内及所述存储器晶圆11背面形成第一导电材料层(未示出)；具体的，可以采用但不仅限于物理气相沉积工艺或化学气相沉积工艺形成所述第一材料层；
S143：去除位于所述存储器晶圆11背面的所述第一导电材料层，以形成位于所述第一连接孔内的所述第一连接焊盘114，如图5所示。
作为示例，所述第一连接焊盘114可以包括但不仅限于铜焊盘或铝焊盘等等。
在步骤S15中，如图6所示，所述图像传感器晶圆12可以还包括第三基底121及第三器件层122，所述图像传感器(未示出)及所述第三引出焊盘123位于所述第三器件层122内；所述第三基底121可以包括但不仅限于硅基底；所述第三器件层122远离所述第三基底121的表面即为所述图像传感器晶圆12背面。所述第三引出焊盘123可以包括但不仅限于铜焊盘或铝焊盘等等，所述第三引出焊盘123的数量可以根据实际需要进行设定，此处不做限定所述第三引出焊盘123在所述图像传感器晶圆13背面可以根据实际需要以任意方式排布，此处不做限定。
作为示例，所述第三引出焊盘123的数量与所述第一连接焊盘114的数量相同，且在步骤S16中，所述第二引出焊盘113与所述第一引出焊盘103一一对应电连接，如图7所示。
作为示例，所述图形传感器12的背面还设有第三连接焊盘124，所述第三连接焊盘124可以包括但不仅限于铜焊盘或铝焊盘等等。
作为示例，步骤S16之后还包括对所述图像传感器晶圆12背面进行减薄处理的步骤，具体的，可以采用但不仅限于化学机械研磨(CMP)工艺对所述图像传感器晶圆12背面进行减薄处理。在对所述图像传感器晶圆12背面进行减薄处理的过程中，优选为减薄至将所述第三基底121全部去除，以暴露出所述第三连接焊盘124。
作为示例，对所述图像传感器晶圆12背面进行减薄处理之后，还包括于所述图像传感器晶圆12背面形成介质层14的步骤，如图8所示；具体的，可以采用但不仅限于物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成所述介质层14，所述介质层14可以包括但不仅限于氧化硅层。
作为示例，在所述图像传感器晶圆12背面形成有所述介质层14时，步骤S17可以包括如下步骤：
S171：于所述介质层14内形成第二连接孔(未示出)，所述第二连接孔暴露出所述第三连接焊盘124；具体的，可以采用光刻刻蚀工艺于所述介质层14内形成所述第二连接孔；
S172：于所述连接孔及所述介质层14背面形成第二导电材料层(未示出)；具体的，可以采用但不仅限于物理气相沉积工艺或化学气相沉积工艺形成所述第二材料层；
S173：去除位于所述介质层14背面的所述第二导电材料层，以形成位于所述第二连接孔内的所述第二连接焊盘13，如图8所示。
作为示例，所述第二连接焊盘13可以包括但不仅限于铜焊盘或铝焊盘等等。
在一个示例中，步骤S17之后还可以包括如下步骤：
S18：于所述第二连接焊盘13上形成封装焊盘15，如图9所示。
具体的，步骤S18可以包括如下步骤：
S181：于所述介质层14的表面形成封装焊盘材料层(未示出)；
S182：采用光刻刻蚀工艺对所述封装焊盘材料层进行图形化处理，以形成所述封装焊盘15。
作为示例，所述封装焊盘15可以包括但不仅限于铝焊盘。
作为示例，步骤S18之后还可以包括如下步骤：
S19：于所述图像传感器晶圆12背面形成保护层16；具体的，于所述介质层14背面形成所述保护层16，如图10所示。
作为示例，步骤S19可以包括如下步骤：
S191：于所述介质层14及所述封装焊盘15的表面形成保护材料层(未示出)，所述保护材料层覆盖所述介质层14的表面及所述封装焊盘15；
S192：去除位于所述封装焊盘15顶部的所述保持材料层，以形成所述保护层16，如图10所示。
作为示例，所述保护层16可以包括但不仅限于氮化硅层、氧化硅层或氮氧化硅层等等；优选地，本实施例中，所述保护层16包括氮化硅层。
实施例二
请结合图2至图7继续参阅图8，本发明还提供一种半导体结构，所述半导体结构包括：图像处理晶圆10，所述图形处理晶圆10内设有图像处理器(未示出)，所述图像处理晶圆10正面设有第一引出焊盘103，所述第一引出焊盘103与所述图像处理器电连接；存储器晶圆11，所述存储器晶圆11倒装键合于所述图像处理晶圆10正面；所述存储器晶圆11内设有存储器，所述存储器晶圆11正面设有第二引出焊盘113，所述存储器晶圆11背面设有第一连接焊盘114；所述第二引出焊盘113与所述存储器及所述第一引出焊盘103电连接；所述第一连接焊盘114与所述存储器电连接；图像传感器晶圆12，所述图像传感器晶圆12倒装键合于所述存储器晶圆11背面；所述图像传感器晶圆12正面设有第三引出焊盘123，所述第三引出焊盘123与所述图像传感器及所述第一连接焊盘114电连接；及第二连接焊盘13，所述第二连接焊盘13位于所述图像传感器晶圆12背面，且与所述图像传感器电连接。
作为示例，所述图像处理晶圆10可以包括但不仅限于CPU(CentralProcessingUnit/Processor，中央处理器)晶圆或GPU(Graphics Processing Unit，图像处理器)晶圆，即所述图像处理器可以为CPU或GPU。
作为示例，所述图像处理晶圆10可以还包括第一基底101及第一器件层102，所述图像处理器(未示出)及所述第一引出焊盘103位于所述第一器件层102内；所述第一基底101可以包括但不仅限于硅基底；所述第一器件层102远离所述第一基底101的表面即为所述图像处理晶圆10背面。所述第一引出焊盘103可以包括但不仅限于铜焊盘或铝焊盘等等，所述第一引出焊盘103的数量可以根据实际需要进行设定，此处不做限定；所述第一引出焊盘103在所述图像处理晶圆10背面可以根据实际需要以任意方式排布，此处不做限定。
作为示例，所述存储器晶圆11可以包括但不仅限于闪存存储器晶圆(譬如，NANDFlash晶圆)，即所述存储器可以为闪存存储器。
作为示例，所述存储器晶圆11可以还包括第二器件层112，所述存储器(未示出)及所述第二引出焊盘113位于所述第二器件层112内。所述第二引出焊盘113可以包括但不仅限于铜焊盘或铝焊盘等等，所述第二引出焊盘113的数量可以根据实际需要进行设定，此处不做限定；所述第二引出焊盘113在所述存储器晶圆11背面可以根据实际需要以任意方式排布，此处不做限定。
作为示例，所述第二引出焊盘113的数量与所述第一引出焊盘103的数量相同，且所述第二引出焊盘113与所述第一引出焊盘103一一对应电连接。
作为示例，所述第一连接焊盘114可以包括但不仅限于铜焊盘或铝焊盘等等。
作为示例，所述图像传感器晶圆12可以还包括第三器件层122，所述图像传感器(未示出)及所述第三引出焊盘123位于所述第三器件层122内。所述第三引出焊盘123可以包括但不仅限于铜焊盘或铝焊盘等等，所述第三引出焊盘123的数量可以根据实际需要进行设定，此处不做限定所述第三引出焊盘123在所述图像传感器晶圆13背面可以根据实际需要以任意方式排布，此处不做限定。
作为示例，所述第三引出焊盘123的数量与所述第一连接焊盘114的数量相同，且所述第二引出焊盘113与所述第一引出焊盘103一一对应电连接示。
作为示例，所述第二连接焊盘13可以包括但不仅限于铜焊盘或铝焊盘等等。
作为示例，所述图形传感器12的背面还设有第三连接焊盘124，所述第三连接焊盘124可以包括但不仅限于铜焊盘或铝焊盘等等。
作为示例，所述半导体结构还包括介质层14，所述介质,14位于所述图像传感器晶圆12背面；所述第二连接焊盘13位于所述介质层14内，且与所述第三连接焊盘124电连接。所述介质层14暴露出所述第二连接焊盘13的表面。
作为示例，如图9所示，所述半导体结构还包括封装焊盘15，所述封装焊盘15位于所述图像传感器晶圆12背面，且与所述第二连接焊盘13电连接。
作为示例，所述封装焊盘15可以包括但不仅限于铝焊盘。
作为示例，所述半导体结构还包括保护层16，所述保护层16覆盖所述图像传感器晶圆12背面及所述封装焊盘15的侧壁，且暴露出所述封装焊盘15远离所述图像传感器晶圆12的表面。
作为示例，所述保护层16可以包括但不仅限于氮化硅层、氧化硅层或氮氧化硅层等等；优选地，本实施例中，所述保护层16包括氮化硅层。
如上所述，本发明的半导体结构及其制备方法，所述半导体结构的制备方法包括如下步骤：提供图像处理晶圆，所述图像处理晶圆内形成有图像处理器，且所述图像处理晶圆正面形成有第一引出焊盘，所述第一引出焊盘与所述图像处理器电连接；提供存储器晶圆，所述存储器晶圆内形成有存储器，且所述存储器晶圆正面形成有第二引出焊盘，所述第二引出焊盘与所述存储器电连接；将所述存储器晶圆倒装键合于所述图像处理晶圆正面，且所述第二引出焊盘与所述第一引出焊盘电连接；于所述存储器晶圆背面形成第一连接焊盘，所述第一连接焊盘与所述存储器电连接；提供图像传感器晶圆，所述图像传感器内形成有图像传感器，且所述图像传感器晶圆正面形成有第三引出焊盘，所述第三引出焊盘与所述图像传感器电连接；将所述图像传感器晶圆倒装键合于所述存储器晶圆背面，且所述第三引出焊盘与所述第一连接焊盘电连接；及于所述图像传感器晶圆背面形成第二连接焊盘，所述第二连接焊盘与所述图像传感器电连接。本发明的半导体结构的制备方法通过X-Tacking(Wafer Level SurfaceVia，晶圆级表面互连)工艺将图像处理晶圆、存储器晶圆及图像传感器晶圆堆叠键合在一起，可以提高半导体结构的计算及反馈的输入输出速度，减少半导体结构的电阻电容延迟，使得集成有不同功能的晶圆的半导体结构的空间及面积较小，提高单位面积内不同功能晶圆的集成度；本发明的半导体结构中图像处理晶圆、存储器晶圆及图像传感器晶圆通过X-Tacking工艺堆叠键合在一起，可以提高半导体结构的计算及反馈的输入输出速度，减少半导体结构的电阻电容延迟，提高单位面积内不同功能晶圆的集成度。通过X-Tacking技术实现图像处理晶圆、存储器晶圆及图像传感器晶圆按照不同的次序堆叠键合在一起
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
提供图像处理晶圆，所述图像处理晶圆内形成有图像处理器，且所述图像处理晶圆正面形成有第一引出焊盘，所述第一引出焊盘与所述图像处理器电连接；
提供存储器晶圆，所述存储器晶圆内形成有存储器，且所述存储器晶圆正面形成有第二引出焊盘，所述第二引出焊盘与所述存储器电连接；
将所述存储器晶圆倒装键合于所述图像处理晶圆正面，且所述第二引出焊盘与所述第一引出焊盘电连接；
于所述存储器晶圆背面形成第一连接焊盘，所述第一连接焊盘与所述存储器电连接；
提供图像传感器晶圆，所述图像传感器内形成有图像传感器，且所述图像传感器晶圆正面形成有第三引出焊盘，所述第三引出焊盘与所述图像传感器电连接；
将所述图像传感器晶圆倒装键合于所述存储器晶圆背面，且所述第三引出焊盘与所述第一连接焊盘电连接；及
于所述图像传感器晶圆背面形成第二连接焊盘，所述第二连接焊盘与所述图像传感器电连接。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，将所述存储器晶圆倒装键合于所述图像处理晶圆正面之后，且于所述存储器晶圆背面形成所述第一连接焊盘之前还包括对所述存储器晶圆背面进行减薄处理的步骤；将所述图像传感器晶圆倒装键合于所述存储器晶圆背面之后，且于所述图像传感器晶圆背面形成第二连接焊盘之前还包括对所述图像传感器晶圆背面进行减薄处理的步骤。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于：所述图像传感器晶圆内还形成有第三连接焊盘，所述第三连接焊盘位于所述图像传感器远离所述第三引出焊盘的一侧，且与所述图像传感器电连接；对所述图像传感器晶圆背面进行减薄至暴露出所述第三连接焊盘。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于：对所述图像传感器晶圆进行背面减薄处理后还包括于所述图像传感器晶圆背面形成介质层，所述介质层覆盖所述图像传感器背面；所述第二连接焊盘位于所述介质层内，且与所述第三连接焊盘电连接。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述第二引出焊盘的数量与所述第一引出焊盘的数量相同，且所述第二引出焊盘与所述第一引出焊盘一一对应电连接；所述第三引出焊盘的数量与所述第一连接焊盘的数量相同，且所述第三引出焊盘与所述第一连接焊盘一一对应电连接。
6.根据权利要求1至5中任一项所述的半导体结构的制备方法，其特征在于：形成所述第二连接焊盘之后还包括于所述第二连接焊盘上形成封装焊盘的步骤。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，形成所述封装焊盘之后还包括于所述图像传感器晶圆背面形成保护层的步骤，所述保护层覆盖所述图像传感器晶圆背面及所述封装焊盘的侧壁，且暴露出所述封装焊盘远离所述图像传感器晶圆的表面。
8.一种半导体结构，其特征在于，包括：
图像处理晶圆，所述图形处理晶圆内设有图像处理器，所述图像处理晶圆正面设有第一引出焊盘，所述第一引出焊盘与所述图像处理器电连接；
存储器晶圆，倒装键合于所述图像处理晶圆正面；所述存储器晶圆内设有存储器，所述存储器晶圆正面设有第二引出焊盘，所述存储器晶圆背面设有第一连接焊盘；所述第二引出焊盘与所述存储器及所述第一引出焊盘电连接，所述第一连接焊盘与所述存储器电连接；
图像传感器晶圆，倒装键合于所述存储器晶圆背面；所述图像传感器晶圆正面设有第三引出焊盘，所述第三引出焊盘与所述图像传感器及所述第一连接焊盘电连接；及
第二连接焊盘，位于所述图像传感器晶圆背面，且与所述图像传感器电连接。
9.根据权利要求8所述的半导体结构，其特征在于：所述图像传感器晶圆背面还设有第三连接焊盘，所述第三连接焊盘与所述图像传感器及所述第二连接焊盘电连接。
10.根据权利要求9所述的半导体结构，其特征在于：所述半导体结构还包括介质层，所述介质层位于所述图像传感器晶圆背面；所述第二连接焊盘位于所述介质层内，且与所述第三连接焊盘电连接。
11.根据权利要求8所述的半导体结构，其特征在于：所述第二引出焊盘的数量与所述第一引出焊盘的数量相同，且所述第二引出焊盘与所述第一引出焊盘一一对应电连接；所述第三引出焊盘的数量与所述第一连接焊盘的数量相同，且所述第三引出焊盘与所述第一连接焊盘一一对应电连接。
12.根据权利要求8至11中任一项所述的半导体结构，其特征在于：所述半导体结构还包括封装焊盘，所述封装焊盘位于所述图像传感器晶圆背面，且与所述第二连接焊盘电连接。
13.根据权利要求12所述的半导体结构，其特征在于：所述半导体结构还包括保护层，所述保护层覆盖所述图像传感器晶圆背面及所述封装焊盘的侧壁，且暴露出所述封装焊盘远离所述图像传感器晶圆的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010078449.5A CN111244123A (zh) | 2020-02-03 | 2020-02-03 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010078449.5A CN111244123A (zh) | 2020-02-03 | 2020-02-03 | 半导体结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111244123A true CN111244123A (zh) | 2020-06-05 |
Family
ID=70872965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010078449.5A Pending CN111244123A (zh) | 2020-02-03 | 2020-02-03 | 半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111244123A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117678338A (zh) * | 2021-08-10 | 2024-03-08 | 美光科技公司 | 用于基因组注释的以晶片上晶片方式形成的存储器及逻辑 |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100141815A1 (en) * | 2004-10-26 | 2010-06-10 | Sony Corporation | Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same |
| CN103515401A (zh) * | 2012-06-15 | 2014-01-15 | 台湾积体电路制造股份有限公司 | 用于背照式图像传感器的装置和方法 |
| CN105633056A (zh) * | 2010-09-02 | 2016-06-01 | 索尼公司 | 电子装置和半导体器件的制造方法 |
| US20160155724A1 (en) * | 2014-12-01 | 2016-06-02 | Taeyeong Kim | Semiconductor devices having stacked structures and methods for fabricating the same |
| US20160373629A1 (en) * | 2013-12-02 | 2016-12-22 | Siliconfile Technologies Inc. | Image processing package and camera module having same |
| CN106298715A (zh) * | 2015-06-25 | 2017-01-04 | 台湾积体电路制造股份有限公司 | 混合接合焊盘结构 |
| US20170062366A1 (en) * | 2015-08-25 | 2017-03-02 | Ziptronix, Inc. | Conductive barrier direct hybrid bonding |
| CN107112315A (zh) * | 2015-01-16 | 2017-08-29 | 雫石诚 | 半导体器件及其制造方法 |
| CN107256852A (zh) * | 2017-06-20 | 2017-10-17 | 上海集成电路研发中心有限公司 | 改进排布方式的金属键合点阵列和具该阵列的半导体器件 |
| US20180026067A1 (en) * | 2016-07-22 | 2018-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Complementary metal-oxide-semiconductor (cmos) image sensor (cis) package with an image buffer |
| CN107978614A (zh) * | 2017-12-22 | 2018-05-01 | 德淮半导体有限公司 | 一种图像传感器及其制备方法 |
| CN108091661A (zh) * | 2016-11-23 | 2018-05-29 | 三星电子株式会社 | 图像传感器封装以及封装 |
| US20180204867A1 (en) * | 2017-01-13 | 2018-07-19 | Samsung Electronics Co., Ltd. | Cmos image sensor (cis) including mram (magnetic random access memory) |
| CN108695349A (zh) * | 2017-03-30 | 2018-10-23 | 佳能株式会社 | 具有层压层的半导体装置和设备 |
| CN109148498A (zh) * | 2018-08-14 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 一种高存储容量的三维键合传感器的结构及其制造方法 |
| CN109728012A (zh) * | 2017-10-31 | 2019-05-07 | 三星电子株式会社 | 图像感测设备 |
| CN109923671A (zh) * | 2016-11-14 | 2019-06-21 | 索尼半导体解决方案公司 | 固态图像传感器、其制造方法和电子设备 |
| US20200020733A1 (en) * | 2017-04-04 | 2020-01-16 | Sony Semiconductor Solutions Corporation | Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus |
-
2020
- 2020-02-03 CN CN202010078449.5A patent/CN111244123A/zh active Pending
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100141815A1 (en) * | 2004-10-26 | 2010-06-10 | Sony Corporation | Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same |
| CN105633056A (zh) * | 2010-09-02 | 2016-06-01 | 索尼公司 | 电子装置和半导体器件的制造方法 |
| CN103515401A (zh) * | 2012-06-15 | 2014-01-15 | 台湾积体电路制造股份有限公司 | 用于背照式图像传感器的装置和方法 |
| US20160373629A1 (en) * | 2013-12-02 | 2016-12-22 | Siliconfile Technologies Inc. | Image processing package and camera module having same |
| US20160155724A1 (en) * | 2014-12-01 | 2016-06-02 | Taeyeong Kim | Semiconductor devices having stacked structures and methods for fabricating the same |
| CN107112315A (zh) * | 2015-01-16 | 2017-08-29 | 雫石诚 | 半导体器件及其制造方法 |
| CN106298715A (zh) * | 2015-06-25 | 2017-01-04 | 台湾积体电路制造股份有限公司 | 混合接合焊盘结构 |
| US20170062366A1 (en) * | 2015-08-25 | 2017-03-02 | Ziptronix, Inc. | Conductive barrier direct hybrid bonding |
| US20180026067A1 (en) * | 2016-07-22 | 2018-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Complementary metal-oxide-semiconductor (cmos) image sensor (cis) package with an image buffer |
| CN109923671A (zh) * | 2016-11-14 | 2019-06-21 | 索尼半导体解决方案公司 | 固态图像传感器、其制造方法和电子设备 |
| CN108091661A (zh) * | 2016-11-23 | 2018-05-29 | 三星电子株式会社 | 图像传感器封装以及封装 |
| US20180204867A1 (en) * | 2017-01-13 | 2018-07-19 | Samsung Electronics Co., Ltd. | Cmos image sensor (cis) including mram (magnetic random access memory) |
| CN108695349A (zh) * | 2017-03-30 | 2018-10-23 | 佳能株式会社 | 具有层压层的半导体装置和设备 |
| US20200020733A1 (en) * | 2017-04-04 | 2020-01-16 | Sony Semiconductor Solutions Corporation | Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus |
| CN107256852A (zh) * | 2017-06-20 | 2017-10-17 | 上海集成电路研发中心有限公司 | 改进排布方式的金属键合点阵列和具该阵列的半导体器件 |
| CN109728012A (zh) * | 2017-10-31 | 2019-05-07 | 三星电子株式会社 | 图像感测设备 |
| CN107978614A (zh) * | 2017-12-22 | 2018-05-01 | 德淮半导体有限公司 | 一种图像传感器及其制备方法 |
| CN109148498A (zh) * | 2018-08-14 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 一种高存储容量的三维键合传感器的结构及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117678338A (zh) * | 2021-08-10 | 2024-03-08 | 美光科技公司 | 用于基因组注释的以晶片上晶片方式形成的存储器及逻辑 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110085523B (zh) | 半导体器件以及其制造方法 | |
| US8866258B2 (en) | Interposer structure with passive component and method for fabricating same | |
| US11387204B2 (en) | Semiconductor structure and method of fabricating the same | |
| KR20130053338A (ko) | Ｔｓｖ 구조를 구비한 집적회로 소자 | |
| US9633935B2 (en) | Stacked chip package including substrate with recess adjoining side edge of substrate and method for forming the same | |
| US10748871B2 (en) | Semiconductor chip and semiconductor package including the same | |
| TWI234261B (en) | Method of forming wafer backside interconnects | |
| US11658070B2 (en) | Method of forming semiconductor structure | |
| KR20080062577A (ko) | 적층 패키지 및 그의 제조 방법 | |
| US20240136295A1 (en) | Front end of line interconnect structures and associated systems and methods | |
| US6803304B2 (en) | Methods for producing electrode and semiconductor device | |
| CN111244123A (zh) | 半导体结构及其制备方法 | |
| US20220375918A1 (en) | Method of manufacturing three-dimensional system-on-chip and three-dimensional system-on-chip | |
| US12107050B2 (en) | Front end of line interconnect structures and associated systems and methods | |
| CN114068403A (zh) | 低成本三维堆叠半导体组合件 | |
| EP3984064A1 (en) | Three-dimensional stacking semiconductor assemblies and methods of manufacturing the same | |
| US11581289B2 (en) | Multi-chip package | |
| TW201919186A (zh) | 無銲墊外扇晶粒堆疊結構及其製作方法 | |
| US20240203918A1 (en) | Chip stack structure with conductive plug and method for forming the same | |
| KR100876885B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| CN112185895A (zh) | 三维堆叠结构及其制备方法 | |
| KR20230059653A (ko) | 반도체 장치 제조 방법 | |
| CN111769100A (zh) | 半导体结构及其制造方法 | |
| KR20120120776A (ko) | 관통실리콘비아를 구비한 반도체 패키지 및 그 제조 방법 | |
| KR100591128B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200605 |
|
| RJ01 | Rejection of invention patent application after publication |