JP5896810B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5896810B2
JP5896810B2 JP2012081931A JP2012081931A JP5896810B2 JP 5896810 B2 JP5896810 B2 JP 5896810B2 JP 2012081931 A JP2012081931 A JP 2012081931A JP 2012081931 A JP2012081931 A JP 2012081931A JP 5896810 B2 JP5896810 B2 JP 5896810B2
Authority
JP
Japan
Prior art keywords
wafer
groove
identification
display unit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012081931A
Other languages
English (en)
Other versions
JP2013211476A (ja
Inventor
晴久 齊藤
晴久 齊藤
芳隆 只木
芳隆 只木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2012081931A priority Critical patent/JP5896810B2/ja
Priority to US13/845,597 priority patent/US8963346B2/en
Publication of JP2013211476A publication Critical patent/JP2013211476A/ja
Application granted granted Critical
Publication of JP5896810B2 publication Critical patent/JP5896810B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体ウエハ、より詳しくは、ウエハ直接接合に好適に用いることができる半導体ウエハおよびこの半導体ウエハを用いた半導体装置に関する。
従来、シリコンウエハを識別可能にするために、ウエハの周縁部にオリエンタルフラットやノッチ等の特定の形状を形成したり(例えば、特許文献1参照。)、レーザー等によりロット番号やウエハ番号等を刻印したりすることが知られている。オリエンタルフラットやノッチは、主にフォトリソ工程、プローブ工程等におけるウエハの位置決めに使用されている。また、レーザーによる刻印は、ロット番号とウエハ番号をウエハ表面もしくは裏面へ刻印することにより、工程毎のウエハ識別に使用されている。
特開平11−233389号公報
しかしながら、レーザーによる刻印はプロセスフローの最初の工程で行われるので、工程が進むにつれて見えづらくなり、また研磨工程などの後には研磨により薄れて視認困難となるという問題があった。
さらに、近年ウエハ直接接合が行われているが、ウエハ表面のレーザー刻印は、ウエハ接合後に確認困難となるという問題がある。ウエハ裏面のレーザー刻印は、ウエハ接合後でも識別に利用可能であるが、例えばフォトダイオード等において光を入射させる為にウエハを薄くするバックグラインド(BG)工程等が行われると、やはり識別が困難になる。
また、特許文献1に記載のノッチ等においては、識別を可能にするために多数設けると、ノッチの部分からの工程中でのウエハ欠けや割れ、ハンドリングの難しさといった問題があり、さらに、材料の時点での加工が必要になる為、材料のコスト高につながる等の問題もある。
このように、より使い勝手の良いウエハの識別手段が求められている。
本発明は、上記事情に鑑みてなされたものであって、ウエハ直接接合後でも容易に識別可能で、破損しにくい半導体ウエハを提供することを目的とする。
本発明の他の目的は、接合後でもウエハの識別が良好に行える半導体装置を提供することである。
本発明の半導体装置は、シリコンからなる円盤状のウエハ本体と、
前記ウエハ本体の周縁部に設けられ、一つ以上の溝を有する識別溝部と、
をそれぞれ備えた第一ウエハおよび第二ウエハを一体に接合することにより形成された半導体装置であって、
前記溝は、前記ウエハ本体の周縁に開口し、かつ前記ウエハ本体の厚み未満の深さを有するとともに、前記ウエハ本体の厚さ方向の一方の面であって前記第一ウエハおよび前記第二ウエハが互いに接合される接合面上に開口していることを特徴とする。
本発明の前記識別溝部は、前記第一ウエハおよび前記第二ウエハの種別に関する情報を表示する種別表示部と、それぞれの前記ウエハ本体に関する数字情報を表示する数字情報表示部とを有することができる。
本発明の前記数字情報表示部は、複数の領域を有し、前記領域ごとの溝のあるなしにより二進法で前記数字情報を表示することができる。
本発明の前記第二ウエハの識別溝部における種別表示部および数字情報表示部の並び順が前記第一ウエハの識別溝部における種別表示部および数字情報表示部の並び順と逆になっており、
前記第二ウエハの識別溝部と前記第一ウエハの識別溝部との位相が一致するように前記第一ウエハと前記第二ウエハとが接合されていることができる。
本発明の第一の態様は、シリコンからなる円盤状のウエハ本体と、前記ウエハ本体の周縁部に設けられ、一つ以上の溝を有する識別溝部とを備え、前記溝は、前記ウエハ本体の周縁に開口し、かつ前記ウエハ本体の厚み未満の深さを有することを特徴とする半導体ウエハである。
前記溝は、前記ウエハ本体の厚さ方向の一方の面であって他の半導体ウエハと接合される接合面上に開口してもよい。
前記識別溝部は、半導体ウエハの種別に関する情報を表示する種別表示部と、前記ウエハ本体に関する数字情報を表示する数字情報表示部とを有してもよい。
また、前記数字情報表示部は、複数の領域を有し、前記領域ごとの溝のあるなしにより二進法で前記数字情報を表示してもよい。
本発明の第二の態様は、本発明の半導体ウエハである第一ウエハおよび第二ウエハを一体に接合することにより形成された半導体装置であって、前記第二ウエハの識別溝部における種別表示部および数字情報表示部の並び順が前記第一ウエハの識別溝部における種別表示部および数字情報表示部の並び順と逆になっており、前記第二ウエハの識別溝部と前記第一ウエハの識別溝部との位相が一致するように前記第一ウエハと前記第二ウエハとが接合されていることを特徴とする。
本発明の半導体ウエハおよび半導体装置によれば、ウエハ直接接合後でも容易に識別可能で、破損しにくい構成とすることができる。
(a)は、本発明の一実施形態の第一ウエハを示す正面図、(b)は、同第一ウエハの周縁の部分拡大図である。 (a)は、本発明の一実施形態の第二ウエハを示す正面図、(b)は、同第二ウエハの周縁の部分拡大図である。 同第一ウエハと同第二ウエハとが接合されて形成された半導体装置の周縁を示す部分拡大図である。
本発明の一実施形態について、図1(a)から図3を参照して説明する。
図1(a)は、本実施形態の半導体ウエハである第一ウエハ1を示す正面図である。第一ウエハ1は、シリコンからなる円盤状のウエハ本体10と、ウエハ本体10の周縁に設けられた識別溝部20とを備えている。
ウエハ本体10は、厚さ方向の一方の面が接合面10Aとなっており、接合面10A上の所定の領域には、図示しない複数の電極および当該電極と接続された配線が形成されている。これにより、第一ウエハ1は、全体として配線基板として機能する。また、ウエハ本体10の周縁の一か所には、位置合わせ用のノッチ11が形成されている。
図1(b)は、第一ウエハ1の周縁の部分拡大図である。識別溝部20は、接合面10Aおよびウエハ本体10の周縁に開口する複数の溝を含んで構成されており、範囲表示部21、種別表示部22、および識別番号表示部(数字情報表示部)23を備えている。
範囲表示部21は、識別溝部20の範囲を示すもので、開始溝21Aと終了溝21Bとからなる。種別表示部22は、溝のあるなしにより、ウエハの種別を表示する。本実施形態では、半導体素子が形成されたフォトダイオード(PD)側ウエハおよび配線のみ形成された半導体素子のないリードアウト(RO)側ウエハのいずれであるかを示すのに用いられ、PD側ウエハの場合に溝が設けられる。第一ウエハ1は、RO側ウエハであるため、種別表示部22には溝は形成されていない。
識別番号表示部23は、ウエハ本体に関する数字情報の一つであるウエハの識別番号を示すもので、溝を形成可能な5つの領域23A、23B、23C、23D、および23Eを有する。識別番号表示部23は、各領域において溝ありを1、溝なしを0とし、種別表示部22に近い側を1の位とした数字を示すことで、ウエハの識別番号(通常1から25)を二進法で示している。なお、図では、各領域をわかりやすくするために識別番号表示部23のすべての領域に溝を形成して示している。
図2(a)は、第一ウエハ1とウエハ直接接合によって接合される第二ウエハ2の正面図であり、図2(b)は、第二ウエハ2の周縁の部分拡大図である。
第二ウエハ2は、第一ウエハ1と同様に、ウエハ本体10を有しているが、接合面10A上に、電極および配線に加えて、画素としての半導体素子(不図示)が多数設けられたPD側ウエハである点が異なっている。
第二ウエハ2における識別溝部20Aの基本的な構成は、第一ウエハ1の識別溝部20と同様であるが、識別溝部20Aの各部の並び順は、識別溝部20と逆になっている。すなわち、接合面10Aを上側にした状態において、識別溝部20Aの開始溝21Aは、図2(b)に示すように最も右側に位置し、続いて種別表示部22が、さらに識別番号表示部23が溝23Aから並び、最も左側に終了溝21Bが位置している。なお、第二ウエハ2はPD側ウエハであるため、種別表示部22には、溝22Aが形成されている。また、開始溝21Aと終了溝21Bとの間の距離は、識別溝部20と同一であり、ウエハ本体の周縁に占める識別溝部の範囲は、第一ウエハ1と第二ウエハ2とで同一とされている。
各識別溝部における溝の幅(ウエハ本体の周縁における面方向の寸法)や深さ(ウエハ本体の厚さ方向における寸法)は、使用者が目視で正確に視認できる範囲で適宜設定することができる。また、ウエハ本体がBG工程等により後で薄くなる場合は、最も薄くなった状態においても溝がウエハ本体を厚さ方向に貫通しないように溝の深さが設定される。ウエハ本体の接合面に積層による立体配線の層が形成されている場合は、溝の深さが配線層内にとどまり、シリコン部分に達しない程度に設定されてもよい。
また、溝の形成方法には特に制限はなく、例えばレーザーで刻印してもよいし、エッチング等により形成してもよい。
互いの接合面10Aを対向させ、かつ電極の位置合わせと識別溝部20および20Aの位相合わせを行った状態で、第一ウエハ1と第二ウエハ2とを接合させ、加熱および加圧等を行うと、第一ウエハ1の電極と第二ウエハ2の電極とが電気的に接合され、固体撮像装置(半導体装置)100となる。
図3は、固体撮像装置100の周縁を示す部分拡大図である。識別溝部20Aの各部が識別溝部20と逆に並んでいるため、第一ウエハ1と第二ウエハ2との接合後において、2つの識別溝部20、20Aの各部の位置が一致している。
したがって、使用者は、固体撮像装置100の周縁の一か所を見るだけで、接合された二枚の半導体ウエハの種別および識別番号等を容易に認識できる。さらに、第一ウエハと第二ウエハの識別番号が同一であるか否かを、識別番号表示部23を見ることにより直感的に判断することができる。
以上説明したように、本実施形態の第一ウエハ1および第二ウエハ2によれば、ウエハ本体10の周縁に開口する溝を有した識別溝部20、20Aを備えているため、2枚の半導体ウエハが接合されて固体撮像装置100となった後でも、周縁を確認することで、容易にウエハの識別を行うことができる。
また、ノッチやオリエンタルフラット等と異なり、厚さ方向にみたウエハ本体の形状を変化させないため、形状が変化した部位に応力が集中して破損する等の不具合を起こしにくく、ウエハ本体の破損を好適に抑制することができる。
また、識別番号表示部23では、複数の溝を用いて数字を示すことができるため、識別番号等のウエハに関する数字情報を好適に表示することができる。
また、識別溝部の溝の深さは、ウエハ本体を厚さ方向に貫通しないように設定されている。ウエハ直接接合においては、接合後に電極等の保護のためにウエハ間の間隙に樹脂等を注入することがあるが、本実施形態の半導体ウエハでは、溝が厚さ方向に貫通していないため、樹脂が溝を通って接合面と反対側の裏面に回り込むことがない。
さらに、識別溝部の溝をレーザーやエッチング等により形成する場合、配線基板や半導体装置の製造工程中に形成することができるため、あらかじめシリコンのインゴットに加工を行う必要がなく、簡便である。
また、各識別溝部が範囲表示部21を備えているため、使用者は識別情報の範囲を正確に把握できるとともに、範囲表示部を位相合わせの指標として利用することができる。
さらに、第一ウエハ1と接合される第二ウエハ2の識別溝部20Aでは、第一ウエハの識別溝部20と各部の並びが逆になっているため、接合時において識別溝部の各部の並びが一致する。したがって、上下の半導体ウエハの情報を同一の態様で認識することができ、容易かつ正確に情報を取得することができる。
以上、本発明の一実施形態について説明したが、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において構成要素の組み合わせを変えたり、各構成要素に種々の変更を加えたり、削除したりすることが可能である。
例えば、識別溝部には、上述した以外の情報が表示されてもよい。例えば、配線基板や半導体装置としてのロット番号等は、識別番号と同様の態様で数字として表示することができる。このとき、表示方法は上述の二進法に限られず、他の方法が用いられてもよい。
また、溝のあるなしに代えて、溝の数や形状(V溝、ハーフパイプ状溝等)によって情報を表示してもよい。また、各部で溝の形状を変えることで、当該溝が表示する情報を直感的に認識可能にしてもよい。
さらに、半導体ウエハの接合面に、複数の単位領域が設けられ、所定の半導体素子および配線パターンが各単位領域に形成されてもよい。このようにすると、接合後の半導体ウエハを単位領域ごとに切り出すことにより、複数の半導体装置を製造することができる。
1 第一ウエハ(半導体ウエハ)
2 第二ウエハ(半導体ウエハ)
10 ウエハ本体
20、20A 識別溝部
21 範囲表示部
21A 開始溝(溝)
21B 終了溝(溝)
22 種別表示部
22A 溝
23 識別番号表示部(数字情報表示部)
23A、23B、23C、23D、23E 溝
100 固体撮像装置(半導体装置)

Claims (4)

  1. シリコンからなる円盤状のウエハ本体と、
    前記ウエハ本体の周縁部に設けられ、一つ以上の溝を有する識別溝部と、
    それぞれ備えた第一ウエハおよび第二ウエハを一体に接合することにより形成された半導体装置であって
    前記溝は、前記ウエハ本体の周縁に開口し、かつ前記ウエハ本体の厚み未満の深さを有するとともに、前記ウエハ本体の厚さ方向の一方の面であって前記第一ウエハおよび前記第二ウエハが互いに接合される接合面上に開口していることを特徴とする半導体装置
  2. 前記識別溝部は、前記第一ウエハおよび前記第二ウエハの種別に関する情報を表示する種別表示部と、それぞれの前記ウエハ本体に関する数字情報を表示する数字情報表示部とを有することを特徴とする請求項1に記載の半導体装置
  3. 前記数字情報表示部は、複数の領域を有し、前記領域ごとの溝のあるなしにより二進法で前記数字情報を表示することを特徴とする請求項に記載の半導体装置
  4. 記第二ウエハの識別溝部における種別表示部および数字情報表示部の並び順が前記第一ウエハの識別溝部における種別表示部および数字情報表示部の並び順と逆になっており、
    前記第二ウエハの識別溝部と前記第一ウエハの識別溝部との位相が一致するように前記第一ウエハと前記第二ウエハとが接合されている
    ことを特徴とする請求項3に記載の半導体装置。
JP2012081931A 2012-03-30 2012-03-30 半導体装置 Expired - Fee Related JP5896810B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012081931A JP5896810B2 (ja) 2012-03-30 2012-03-30 半導体装置
US13/845,597 US8963346B2 (en) 2012-03-30 2013-03-18 Semiconductor wafer and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012081931A JP5896810B2 (ja) 2012-03-30 2012-03-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2013211476A JP2013211476A (ja) 2013-10-10
JP5896810B2 true JP5896810B2 (ja) 2016-03-30

Family

ID=49233779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012081931A Expired - Fee Related JP5896810B2 (ja) 2012-03-30 2012-03-30 半導体装置

Country Status (2)

Country Link
US (1) US8963346B2 (ja)
JP (1) JP5896810B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102185659B1 (ko) * 2014-02-11 2020-12-03 삼성전자주식회사 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼
CN110476228B (zh) * 2017-04-04 2024-01-16 索尼半导体解决方案公司 半导体装置、制造半导体装置的方法和电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147672B1 (ko) * 1995-11-30 1998-08-01 김광호 웨이퍼를 용이하게 구별하기 위한 라벨
JPH11233389A (ja) 1998-02-10 1999-08-27 Oki Electric Ind Co Ltd 半導体基板の識別方法及びその半導体基板の製造方法
US6235637B1 (en) * 1999-09-15 2001-05-22 Taiwan Semiconductor Manufacturing Company Method for marking a wafer without inducing flat edge particle problem
JP2003078115A (ja) * 2001-08-30 2003-03-14 Shin Etsu Handotai Co Ltd Soiウェーハのレーザーマーク印字方法、及び、soiウェーハ
JP2004119651A (ja) * 2002-09-26 2004-04-15 Sony Corp ウエハ
TWI261733B (en) * 2004-12-28 2006-09-11 Ind Tech Res Inst Alignment method of using alignment marks on wafer edge

Also Published As

Publication number Publication date
JP2013211476A (ja) 2013-10-10
US20130256839A1 (en) 2013-10-03
US8963346B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
CN107615481B (zh) 半导体装置和成像装置
EP1825510B1 (fr) Procede de fabrication collective de microstructures a elements superposes
US9153707B2 (en) Chip package and method for forming the same
JP5960389B2 (ja) 半導体集積回路チップを分離および搬送する方法
TWI614883B (zh) 具有黑色遮罩的晶片尺寸封裝之影像感測器封裝及相關封裝方法
KR102185659B1 (ko) 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼
TW201923883A (zh) 晶圓結構及其修整方法
TWI577003B (zh) 用於相機製造之晶圓級接合方法
EP2337333B1 (en) Method for mounting protective covers on image capture devices and devices manufactured thereby
JP6270339B2 (ja) 撮像装置、撮像装置の製造方法、及び内視鏡システム
CN114730716A (zh) 适于组装到电线元件的功能芯片的制造方法
JP5896810B2 (ja) 半導体装置
TWI625541B (zh) 基於有槽基板的透鏡製造方法以及相關透鏡系統
JP2012023238A (ja) 半導体装置、半導体装置の製造方法、及び半導体装置の設計方法
TW201322322A (zh) 晶片之製造方法
US8772136B2 (en) Method for fabricating semiconductor device
US10020219B2 (en) Method for realizing ultra-thin sensors and electronics with enhanced fragility
JP2013096747A (ja) 半導体圧力センサおよび半導体圧力センサの製造方法
US7598098B2 (en) Monitoring the reduction in thickness as material is removed from a wafer composite and test structure for monitoring removal of material
CN105914293B (zh) 磁传感器及其制造方法
KR20160104561A (ko) 자기 센서 및 그 제조 방법
US10163954B2 (en) Trenched device wafer, stepped-sidewall device die, and associated method
US9105644B2 (en) Apparatus and method for forming alignment features for back side processing of a wafer
CN109196663A (zh) 光传感器
TWI650851B (zh) 晶圓級光學模組及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160301

R151 Written notification of patent or utility model registration

Ref document number: 5896810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees