CN105914293B - 磁传感器及其制造方法 - Google Patents
磁传感器及其制造方法 Download PDFInfo
- Publication number
- CN105914293B CN105914293B CN201610092670.XA CN201610092670A CN105914293B CN 105914293 B CN105914293 B CN 105914293B CN 201610092670 A CN201610092670 A CN 201610092670A CN 105914293 B CN105914293 B CN 105914293B
- Authority
- CN
- China
- Prior art keywords
- magnetic
- convergence plate
- magnetic convergence
- plate
- concave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
- G01R33/077—Vertical Hall-effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
Abstract
提供以位置偏差较小地能够在形成霍尔元件、电路的衬底上配置高磁导率且顽磁力小的磁会聚板且抑制了操作工序的增加的磁传感器及其制造方法。采用一种磁传感器及其制造方法,其特征在于,在硅衬底上形成霍尔元件、电路的工序中,形成由以与磁会聚板相同的形状及大小凹陷的图案构成的磁会聚板保持部,向所述磁会聚板保持部插入以与形成霍尔元件、电路的硅衬底不同的工序制作的磁会聚板。
Description
技术领域
本发明涉及具备磁会聚板并探测垂直及水平方向的磁场的磁传感器及其制造方法。
背景技术
霍尔元件作为磁传感器能够进行非接触下的位置探测、角度探测,因此广泛用于各种应用。
首先,对霍尔元件的磁检测原理进行说明。若对物质中流过的电流施加垂直的磁场,则在对该电流和磁场两者都垂直的方向产生电场(霍尔电压)。因此,一般的霍尔元件使电流流过衬底(晶圆)表面来检测垂直的磁场分量。
进而,与用具有高导磁率的材料作成的磁性体薄膜组合,将磁性体薄膜用作为改变磁通的朝向而向霍尔元件引导的磁会聚板,从而可知不仅能检测垂直方向磁场而且能检测水平方向磁场。
为了实现纵磁场灵敏度和横磁场灵敏度之比一致的磁特性偏差小的磁传感器,重要的是霍尔元件与磁会聚板的位置关系(例如,参照专利文献1)。
由于减少磁会聚板的位置偏差的影响造成的磁特性偏差,所以有预先使用光刻等的方法来在形成霍尔元件和电路的Si衬底上构图磁会聚板的方法,或者通过镀敷来形成磁会聚板的方法(例如,参照专利文献2)。利用图2简单说明一个例子。
首先,如图2(A)所示,将一对霍尔元件2隔开间隔而形成在P型半导体衬底1的表面。在霍尔元件2和P型半导体衬底1的表面形成聚酰亚胺膜等的绝缘体的保护膜3。
接着,如图2(B)所示,将磁会聚板的基底导电层11形成在绝缘体的保护膜3上。
接着,如图2(C)所示,将抗蚀剂涂敷在基底导电层11上,除去形成磁会聚板的区域的抗蚀剂。
而且,如图2(D)所示,通过镀敷,在抗蚀剂被除去的区域形成磁会聚板10。
最后,如图2(E)所示,除去剩下的抗蚀剂,从而能够在期望的区域形成磁会聚板10。
另外,还有在形成霍尔元件和电路的Si衬底上配置用于磁会聚板的对位的构造物,提高对位的精度而减小磁特性的偏差的方法(例如,参照专利文献3)。
现有技术文献
专利文献
专利文献1:日本特开2012-47708号公报
专利文献2:日本特开2012-151285号公报
专利文献3:日本特开2003-130936号公报。
发明内容
发明要解决的课题
在通过镀敷或溅射来形成磁会聚板的情况下,为了实现磁性体的顽磁力下降、高磁导率,一般需要在居里点以上的高温进行退火。然而,在形成霍尔元件、电路后不能对磁会聚板施加这样的高温,难以作成磁导率高且顽磁力小的磁会聚板。
另外,在配置用于磁会聚板的对位的构造物的方法中,因对位用的构造物的形成、磁会聚板配置后的构造物的除去等的追加工序而存在工序增加这一难点。
本发明目的在于提供以位置偏差较小地在形成霍尔元件、电路的衬底上配置高磁导率且顽磁力小的磁会聚板且抑制了操作工序的增加的磁传感器的制造方法。
用于解决课题的方案
为了解决上述课题,本发明采用如下的磁传感器的制造方法。
一种磁传感器的制造方法,其特征在于,在硅衬底上形成霍尔元件、电路的工序中,形成以与磁会聚板相同的形状及大小的方式凹陷的图案即磁会聚板保持部,向所述磁会聚板保持部插入通过与形成霍尔元件、电路的硅衬底不同的工序制作的磁会聚板。
发明效果
通过利用上述方案,能够抑制磁会聚板的位置偏差,并能减小磁特性的偏差。另外,由于形成电路的同时形成磁会聚板的对位用磁会聚板保持部,所以不会增加工序而能够抑制制造成本。另外,通过用其他工序制作磁会聚板和电路,在形成磁性体膜后,能够在高温进行退火,因此能够作成高磁导率且低顽磁力的磁会聚板,能够实现更加高灵敏度高精度的磁传感器。
附图说明
图1是用于说明本发明所涉及的磁传感器的制造方法的主要部分的工序顺序的截面图。
图2是用于说明磁会聚板的利用镀敷的现有的形成方法的主要部分的工序顺序的截面图。
图3是关于本发明所涉及的磁会聚板及磁会聚板保持部的平面图。
具体实施方式
以下,参照附图,对用于实施本发明的方式进行详细说明。
图1是用于说明本发明所涉及的实施方式即磁传感器的制造方法的主要部分的工序顺序的截面图。
首先,如图1(A)所示,通过通常的半导体制造工艺在P型半导体衬底1的表面形成构成包含霍尔元件2的磁传感器的半导体电路。霍尔元件2是具有正方形或十字型的具有4次对称轴的垂直磁场感受部和在其各顶点及端部同一形状的表面n型高浓度杂质区域的垂直磁场检测控制电流输入端子及垂直磁场霍尔电压输出端子的卧式霍尔元件。在本实施方式中,霍尔元件2为一对,逐个分离地配置。将分离一对霍尔元件2的区域称为分离区域5。
接着,如图1(B)所示,在形成构成包含霍尔元件2的磁传感器的半导体电路的P型半导体衬底1上形成聚酰亚胺膜等的绝缘体的保护膜3。该保护膜3的膜厚优选为10μm~30μm左右。保护膜3还有缓冲配置在上方的磁会聚板的应力的目的,但是,如果膜厚过厚,则与霍尔元件2的距离会变大,因此水平磁场灵敏度下降。
接着,如图1(C)所示,通过蚀刻绝缘体的保护膜3,将凹形状的磁会聚板保持部3A从分离区域5形成到霍尔元件2。此时,磁会聚板保持部3A优选蚀刻到保护膜的膜厚的1/2左右而形成。另外,优选磁会聚板保持部3A以与磁会聚板10相同的大小形成,以使磁会聚板保持部3A的边缘罩在霍尔元件上。能够通过与形成P型半导体衬底1的Pad开口部同样的工序实施蚀刻。
在与半导体制造工艺不同的独立的工序中,通过镀敷等来制作薄膜,并将它加工成磁会聚板的形状,从而制造磁会聚板。
磁会聚板优选用坡莫合金、镍钼铁超导磁合金等的低顽磁力且具有高导磁率的软磁性体材料制作。在此通过镀敷等来制作低顽磁力且具有高导磁率的软磁性体薄膜的情况下,优选在镀敷后,高温下进行退火,但是在通过镀敷在半导体衬底上制作软磁性体薄膜的情况下,不能进行该退火处理,因此不能制作性能更加优良的软磁性体的磁会聚板。相对于此,在如本发明那样与半导体衬底独立地形成磁会聚板的情况下无需考虑高温退火对半导体衬底的影响。顺便说一下,本发明中的磁会聚板10的形成中实施800~1000℃的高温退火。
另外,磁会聚板10优选配合磁会聚板保持部3A而加工成相同形状,从而能够毫无勉强地配置。优选由薄膜来加工,能够通过激光加工或使用模具来大量加工。
另外,磁会聚板10的膜厚优选30~50μm左右。
图3是关于本发明所涉及的磁会聚板及磁会聚板保持部的平面图。如图所示,磁会聚板10是圆、正方形、或十字型等的具有4次对称轴的平面形状,在外周的一处或多处具有磁会聚板旋转方向对位用的凹部或凸部。进而,磁会聚板保持部3A也配合磁会聚板的磁会聚板旋转方向对位用的凹部或凸部而作成同形状,从而能够毫无勉强地收纳磁会聚板。一般薄膜状的磁会聚板具有磁各向异性,因此通过使磁会聚板的旋转方向的位置一致,从而使磁会聚板的结晶方向一致,抑制磁各向异性导致的磁特性的偏差,成为特性偏差小的磁传感器。
另外,磁会聚板旋转方向对位用的凹部或凸部优选比磁会聚板的大小更小地形成,以对霍尔元件2的磁特性不会造成影响。进而在粘贴形成磁会聚板和磁会聚板保持部3A的磁传感器芯片时,由于使得磁会聚板旋转方向对位用的凹部或凸部不会对霍尔元件的磁特性造成影响,所以优选使磁会聚板旋转方向对位用的凹部或凸部尽量远离霍尔元件2的方式设计磁会聚板保持部3A及磁会聚板旋转方向对位用的凹部或凸部的位置。
顺便说一下,图3(A)的磁会聚板10及磁会聚板保持部3A成为与定位平面(orientation flat)类似的、具有与圆的切线平行地切去圆形的一部分而形成的直线(弦)部10A的圆形状。图3(B)的磁会聚板10及磁会聚板保持部3A为具有凹部(槽口)10B的圆形状;图3(C)的磁会聚板10及磁会聚板保持部3A为具有凸部10C的圆形状;图3(D)的磁会聚板10及磁会聚板保持部3A为具有多个凸部10D的圆形状;图3(E)的磁会聚板10及磁会聚板保持部3A为具有缺角的缺角部10E的十字型;图3(F)的磁会聚板10及磁会聚板保持部3A为与定位平面类似的、具有与圆的切线平行地切去圆形的一部分而形成的直线(弦)部10F的环形形状。
而且,如图1(D)所示,将加工的磁会聚板10粘贴在形成磁会聚板保持部3A的磁传感器芯片。在粘贴磁会聚板10时优选向磁会聚板保持部3A滴下绝缘性的粘接剂并进行粘贴。在该粘贴时,由于形成磁会聚板保持部3A从而对位精度提高,即便使用芯片接合器粘贴磁会聚板10也能充分安装。如果因保护膜3的厚度而磁会聚板10从保护膜3的表面突出,则磁会聚板10还有可能完全收纳到磁会聚板保持部3A中。
通过采用上述方案,能够抑制磁会聚板10的位置偏差,并能减小磁特性的偏差。另外,由于与形成电路的同时形成磁会聚板的对位用磁会聚板保持部,所以不会增加工序,能够抑制制造成本。另外,通过用其他工序来制作磁会聚板和电路,在形成磁性体膜后,能够进行高温的退火,因此能够作成高磁导率且低顽磁力的磁会聚板,能够实现更加高灵敏度高精度的磁传感器。
标号说明
1 P型半导体衬底;2 霍尔元件;3 保护膜;3A 磁会聚板保持部;5 分离区域;10磁会聚板;11 基底导电层;20 抗蚀剂。
Claims (8)
1.一种磁传感器的制造方法,所述磁传感器具备设在半导体衬底的表面的霍尔元件和隔着保护膜设在所述霍尔元件上的磁会聚板,其特征在于,包括:
在所述霍尔元件上形成保护膜的工序;
部分地减去所述保护膜而形成凹形状的磁会聚板保持部的工序;
与形成所述磁会聚板保持部的所述半导体衬底另行地以无关系的方式形成磁会聚板,并对所述磁会聚板进行高温退火的工序;以及
将所述高温退火后的所述磁会聚板插入所述磁会聚板保持部并加以固定的工序,
所述磁会聚板保持部的凹形状具有与所述磁会聚板相同的形状及大小。
2.如权利要求1所述的磁传感器的制造方法,其特征在于,所述高温退火的工序中的处理温度为800~1000℃。
3.如权利要求1所述的磁传感器的制造方法,其特征在于,所述高温退火后的所述磁会聚板被加工成俯视下具有4次对称轴的形状,进而在外周的一处或多处形成有磁会聚板旋转方向对位用的凹部或凸部。
4.如权利要求1所述的磁传感器的制造方法,其特征在于,使所述高温退火后的所述磁会聚板的俯视形状配合所述磁会聚板保持部的俯视形状而形成为相同形状。
5.一种磁传感器,其中具有:
半导体衬底;
在所述半导体衬底表面隔着分离区域而分离配置的一对霍尔元件;
覆盖所述一对霍尔元件并设在所述半导体衬底上的保护膜;
从所述分离区域分别到所述一对霍尔元件并设在所述保护膜的凹形状的磁会聚板保持部;以及
配合所述磁会聚板保持部的凹形状而配置的磁会聚板,
所述磁会聚板与形成所述磁会聚板保持部的所述半导体衬底另行地以无关系的方式形成,且被高温退火,
所述磁会聚板保持部的凹形状具有与所述磁会聚板相同的形状及大小。
6.如权利要求5所述的磁传感器,其中,所述磁会聚板在外周的一处或多处具有磁会聚板旋转方向对位用的凹部或凸部。
7.如权利要求6所述的磁传感器,其中,所述保持部具有配合设在所述磁会聚板的所述磁会聚板旋转方向对位用的凹部或凸部而设置的同类型的凸部或凹部。
8.如权利要求6所述的磁传感器,其中,所述磁会聚板旋转方向对位用的凹部或凸部显示所述会聚板的磁各向异性的方向。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015030878 | 2015-02-19 | ||
JP2015-030878 | 2015-02-19 | ||
JP2015-250319 | 2015-12-22 | ||
JP2015250319A JP6831627B2 (ja) | 2015-02-19 | 2015-12-22 | 磁気センサおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105914293A CN105914293A (zh) | 2016-08-31 |
CN105914293B true CN105914293B (zh) | 2020-03-03 |
Family
ID=56693021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610092670.XA Expired - Fee Related CN105914293B (zh) | 2015-02-19 | 2016-02-19 | 磁传感器及其制造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9523745B2 (zh) |
CN (1) | CN105914293B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9741924B2 (en) * | 2015-02-26 | 2017-08-22 | Sii Semiconductor Corporation | Magnetic sensor having a recessed die pad |
US10534045B2 (en) | 2017-09-20 | 2020-01-14 | Texas Instruments Incorporated | Vertical hall-effect sensor for detecting two-dimensional in-plane magnetic fields |
EP3992652A1 (en) * | 2020-11-03 | 2022-05-04 | Melexis Technologies SA | Magnetic sensor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897486A (ja) * | 1994-09-22 | 1996-04-12 | Hitachi Cable Ltd | ホールセンサ |
EP2006700B1 (en) * | 2006-04-13 | 2015-12-30 | Asahi Kasei EMD Corporation | Magnetic sensor and method for fabricating the same |
JP5027217B2 (ja) * | 2007-03-23 | 2012-09-19 | 旭化成エレクトロニクス株式会社 | 磁気センサ及びその感度測定方法 |
JP5635421B2 (ja) * | 2011-01-19 | 2014-12-03 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US9000763B2 (en) * | 2011-02-28 | 2015-04-07 | Infineon Technologies Ag | 3-D magnetic sensor |
-
2016
- 2016-02-10 US US15/040,767 patent/US9523745B2/en active Active
- 2016-02-19 CN CN201610092670.XA patent/CN105914293B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN105914293A (zh) | 2016-08-31 |
US20160245881A1 (en) | 2016-08-25 |
US9523745B2 (en) | 2016-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6496005B2 (ja) | モノシリック3次元磁界センサ及びその製造方法 | |
US10429453B2 (en) | Magnetic sensor and method of manufacturing the same | |
US10062836B2 (en) | Magnetic sensor and method of manufacturing the same | |
CN105988091B (zh) | 半导体装置 | |
CN105914293B (zh) | 磁传感器及其制造方法 | |
CN105929344B (zh) | 磁传感器及其制造方法 | |
JP6632373B2 (ja) | 磁気センサおよびその製造方法 | |
JP6774899B2 (ja) | ホール素子及びホール素子の製造方法 | |
JP6831627B2 (ja) | 磁気センサおよびその製造方法 | |
JP5186533B2 (ja) | 磁気検出装置、地磁気センサ | |
JP2021071488A (ja) | 磁気センサ | |
JP2014070962A (ja) | 圧力センサ素子 | |
JP5630247B2 (ja) | 回転角センサ | |
JP4552554B2 (ja) | 磁気検出装置、地磁気センサ、及び磁気検出装置の製造方法 | |
JP2018088515A (ja) | ホール素子およびホール素子の製造方法 | |
JP2018088514A (ja) | ホール素子 | |
JPH02248826A (ja) | 半導体圧力センサ | |
JP2015198198A (ja) | ホール素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Chiba County, Japan Applicant after: ABLIC Inc. Address before: Chiba County, Japan Applicant before: DynaFine Semiconductor Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200303 Termination date: 20220219 |
|
CF01 | Termination of patent right due to non-payment of annual fee |