WO2015087918A1 - 固体撮像装置、撮像装置、固体撮像装置の製造方法 - Google Patents

固体撮像装置、撮像装置、固体撮像装置の製造方法 Download PDF

Info

Publication number
WO2015087918A1
WO2015087918A1 PCT/JP2014/082696 JP2014082696W WO2015087918A1 WO 2015087918 A1 WO2015087918 A1 WO 2015087918A1 JP 2014082696 W JP2014082696 W JP 2014082696W WO 2015087918 A1 WO2015087918 A1 WO 2015087918A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
imaging device
solid
semiconductor layer
state imaging
Prior art date
Application number
PCT/JP2014/082696
Other languages
English (en)
French (fr)
Inventor
祐一 五味
Original Assignee
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパス株式会社 filed Critical オリンパス株式会社
Publication of WO2015087918A1 publication Critical patent/WO2015087918A1/ja
Priority to US15/149,955 priority Critical patent/US20160254299A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Definitions

  • the present invention relates to a solid-state imaging device having a plurality of substrates, and an imaging device having the solid-state imaging device.
  • the present invention also relates to a method of manufacturing a solid-state imaging device having a plurality of substrates.
  • a solid-state imaging device having a plurality of substrates is disclosed (see, for example, Patent Document 1).
  • this solid-state imaging device has an imaging function and an autofocus (AF) function.
  • this imaging device has an imaging function by visible light and an imaging function by infrared light. Thus, it is possible to make the solid-state imaging device multifunctional.
  • FIG. 13 shows a configuration example of a solid-state imaging device having a plurality of substrates.
  • FIG. 13 shows a cross section of the solid-state imaging device.
  • the solid-state imaging device illustrated in FIG. 13 includes a plurality of overlapping substrates (a first substrate 70, a second substrate 72, and a third substrate 74), a support substrate 80, and passivation films 710, 730, and 750.
  • the first substrate 70, the second substrate 72, and the third substrate 74 are back-side illumination type solid-state imaging devices.
  • the first substrate 70 includes a semiconductor layer 700 and a wiring layer 705.
  • the semiconductor layer 700 includes a photoelectric conversion unit (PD) 701 that converts incident light into a signal.
  • the wiring layer 705 includes a wiring 706 for transmitting a signal generated by the photoelectric conversion portion 701 and a via 707 for connecting the wirings 706 in different layers.
  • a plurality of wires 706 exist in FIG. 13, the symbol of one wire 706 is shown as a representative.
  • a plurality of vias 707 exist in FIG. 13, the symbol of one via 707 is shown as a representative.
  • portions other than the wiring 706 and the via 707 are made of, for example, an interlayer insulating film.
  • the second substrate 72 includes a semiconductor layer 720 and a wiring layer 725.
  • the semiconductor layer 720 includes a photoelectric conversion portion 721.
  • the wiring layer 725 has a wiring 726 and a via 727. Although a plurality of wires 726 exist in FIG. 13, the symbol of one wire 726 is shown as a representative. Further, although a plurality of vias 727 exist in FIG. 13, the symbol of one via 727 is shown as a representative.
  • portions other than the wiring 726 and the via 727 are made of, for example, an interlayer insulating film.
  • the third substrate 74 includes a semiconductor layer 740 and a wiring layer 745.
  • the semiconductor layer 740 includes a photoelectric conversion portion 741.
  • the wiring layer 745 has a wiring 746 and a via 747. Although a plurality of wires 746 exist in FIG. 13, the symbol of one wire 746 is shown as a representative. Further, although a plurality of vias 747 exist in FIG. 13, the symbol of one via 747 is shown as a representative. In the wiring layer 745, portions other than the wiring 746 and the via 747 are made of, for example, an interlayer insulating film.
  • the passivation film 710 is formed between the support substrate 80 and the first substrate 70.
  • the passivation film 730 is formed between the first substrate 70 and the second substrate 72.
  • the passivation film 750 is formed between the second substrate 72 and the third substrate 74.
  • Electrodes 90, 91, 92, 93 are formed on the surface of the semiconductor layer 740.
  • the electrode 90 is connected to through electrodes 900, 901, 902 penetrating one or more substrates.
  • the through electrode 900 penetrates the first substrate 70, the second substrate 72, and the third substrate 74.
  • the through electrode 900 is connected to the connection electrode 910 formed on the passivation film 710.
  • the connection electrode 910 is connected to the wiring 706 through the via 707.
  • the through electrode 901 penetrates the second substrate 72 and the third substrate 74.
  • the through electrode 901 is connected to the connection electrode 911 formed on the passivation film 730.
  • the connection electrode 911 is connected to the wiring 726 through the via 727.
  • the through electrode 902 penetrates the third substrate 74.
  • the through electrode 902 is connected to the connection electrode 912 formed on the passivation film 750.
  • the connection electrode 912 is connected to the wiring 746 through the via 747.
  • the electrode 91 is connected to a through electrode 903 penetrating the third substrate 74.
  • the through electrode 903 is connected to the connection electrode 913 formed on the passivation film 750.
  • the connection electrode 913 is connected to the wiring 746 through the via 747.
  • the electrode 92 is connected to a through electrode 904 penetrating the second substrate 72 and the third substrate 74.
  • the through electrode 904 is connected to the connection electrode 914 formed on the passivation film 730.
  • the connection electrode 914 is connected to the wiring 726 through the via 727.
  • the electrode 93 is connected to a through electrode 905 penetrating the first substrate 70, the second substrate 72, and the third substrate 74.
  • the through electrode 905 is connected to the connection electrode 915 formed on the passivation film 710.
  • the connection electrode 915 is connected to the wiring 706 through the via 707.
  • the electrodes 90 are used, for example, for common power supply, ground (GND), or clock in each substrate.
  • the electrodes 91, 92, 93 are used, for example, for individual signals at each substrate.
  • the individual signals in each substrate are, for example, signals output from the photoelectric conversion units 701, 721, and 741, a clock for driving a circuit disposed in each substrate, or control supplied to a circuit disposed in each substrate It is a signal.
  • different clocks may be supplied for each substrate.
  • a plurality of through electrodes having different aspect ratios are provided.
  • the present invention provides a technology that can facilitate the manufacture of a solid-state imaging device and an imaging device.
  • the solid-state imaging device is a plurality of overlapping substrates, and each of the plurality of substrates is a semiconductor layer in which a photoelectric conversion unit for converting incident light into a signal is formed. And a wiring layer for transmitting the signal, the wiring layer overlapping the semiconductor layer, and the semiconductor layer of the first substrate and the second one of the two adjacent substrates of the plurality of substrates.
  • the resin formed between the semiconductor layer of the first substrate and the wiring layer of the second substrate may further have a layer.
  • the periphery of a portion of the connection structure penetrating the semiconductor layer may be covered with a resin.
  • the semiconductor device further includes a support substrate overlapping the substrate disposed at the outermost side among the plurality of substrates; It may have a processing circuit which processes the signal generated by the photoelectric conversion unit formed on any of the plurality of substrates.
  • the semiconductor device further includes a support substrate overlapping the substrate disposed outermost among the plurality of substrates, the support substrate being It may have a drive circuit which drives a pixel including the photoelectric conversion unit formed on any of the plurality of substrates.
  • the substrate disposed at the outermost side among the plurality of substrates, wherein the semiconductor layer is outside the wiring layer may be electrically connected to the wiring layer of the substrate and may have an electrode exposed to the outside.
  • the semiconductor device further includes a support substrate overlapping the substrate disposed outermost among the plurality of substrates, the support substrate being It may be electrically connected with the wiring layer of a substrate overlapping with the support substrate among the plurality of substrates, and may have an electrode exposed to the outside.
  • an imaging device comprises the solid-state imaging device according to claim 1.
  • a semiconductor layer in which a photoelectric conversion portion for converting incident light into a signal is formed, and a wiring for transmitting the signal are formed.
  • Etching the part of the semiconductor layer of the first substrate having a wiring layer overlapping the layer to expose the wiring layer of the first substrate; and the semiconductor layer and the wiring layer Forming a connection structure electrically connected to the wiring layer of the second substrate, and the semiconductor layer of the first substrate and the wiring layer of the second substrate facing each other, Electrically connecting the connection structure to the wiring layer of the first substrate exposed by etching of the semiconductor layer of the first substrate.
  • the wiring layer of the first substrate and the wiring layer of the second substrate are electrically connected by the connection structure penetrating only the semiconductor layer of the first substrate, the solid-state imaging device and The manufacture of the imaging device can be made easier.
  • FIG. 1 is a cross-sectional view showing a configuration example of a solid-state imaging device according to a first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a procedure for manufacturing the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 1 shows a configuration example of a solid-state imaging device according to the present embodiment.
  • FIG. 1 shows a cross section of the solid-state imaging device.
  • the solid-state imaging device illustrated in FIG. 1 includes a plurality of stacked (stacked) substrates (the first substrate 10, the second substrate 12, the third substrate 14), the connection portions 20 and 21, and the support substrate 30. And resin layers 110, 130, and 150.
  • the first substrate 10, the second substrate 12, and the third substrate 14 are back-illuminated solid-state imaging devices.
  • the thickness and width of the portion constituting the solid-state imaging device shown in FIG. 1 do not necessarily follow the thickness and width shown in FIG.
  • the thickness and the width of the portion constituting the solid-state imaging device shown in FIG. 1 may be arbitrary.
  • the first substrate 10 has a semiconductor layer 100 and a wiring layer 105.
  • the semiconductor layer 100 and the wiring layer 105 overlap in a direction substantially perpendicular to the main surface of each substrate (the widest surface of the plurality of surfaces constituting the surface of the substrate).
  • the semiconductor layer 100 and the wiring layer 105 are in contact with each other.
  • the semiconductor layer 100 includes a photoelectric conversion unit (PD) 101 that converts incident light into a signal.
  • the semiconductor layer 100 is made of a material containing a semiconductor such as silicon (Si).
  • the photoelectric conversion portion 101 is made of, for example, a semiconductor material having an impurity concentration different from that of the semiconductor material forming the semiconductor layer 100.
  • the semiconductor layer 100 has a first surface in contact with the wiring layer 105, and a second surface exposed to the outside, which is opposite to the first surface. The light incident on the second surface of the semiconductor layer 100 travels in the semiconductor layer 100 and is incident on the photoelectric conversion portion 101.
  • the wiring layer 105 has a wiring 106 and a via 107.
  • the wiring 106 transmits the signal generated by the photoelectric conversion unit 101 and other signals.
  • the vias 107 connect the wirings 106 in different layers. Although a plurality of wires 106 exist in FIG. 1, the symbol of one wire 106 is shown as a representative. Further, although a plurality of vias 107 are present in FIG. 1, the symbol of one via 107 is shown as a representative.
  • the wiring 106 is made of a conductive material (for example, a metal such as aluminum (Al) or copper (Cu)). Wiring layer 105 has a first surface in contact with resin layer 110 and a second surface opposite to the first surface and in contact with semiconductor layer 100.
  • the wiring 106 is a thin film in which a wiring pattern is formed.
  • the wiring 106 of only one layer may be formed, or the wirings 106 of a plurality of layers may be formed. In the example shown in FIG. 1, the wiring 106 of three layers is formed.
  • the wires 106 in different layers are connected by vias 107.
  • the vias 107 are made of a conductive material.
  • portions other than the wiring 106 and the via 107 are made of, for example, an interlayer insulating film.
  • the second substrate 12 has a semiconductor layer 120 and a wiring layer 125.
  • the semiconductor layer 120 and the wiring layer 125 overlap in the direction substantially perpendicular to the main surface of each substrate.
  • the semiconductor layer 120 and the wiring layer 125 are in contact with each other.
  • the semiconductor layer 120 includes the photoelectric conversion unit 121. Since the semiconductor layer 120 is substantially the same as the semiconductor layer 100, the detailed description of the semiconductor layer 120 is omitted.
  • the wiring layer 125 includes the wiring 126 and the via 127. Although a plurality of wires 126 exist in FIG. 1, the symbol of one wire 126 is shown as a representative. Further, although a plurality of vias 127 exist in FIG. 1, the symbol of one via 127 is shown as a representative. Since the wiring layer 125 is substantially the same as the wiring layer 105, the detailed description of the wiring layer 125 is omitted.
  • the third substrate 14 has a semiconductor layer 140 and a wiring layer 145.
  • the semiconductor layer 140 and the wiring layer 145 overlap in the direction substantially perpendicular to the main surface of each substrate.
  • the semiconductor layer 140 and the wiring layer 145 are in contact with each other.
  • the semiconductor layer 140 includes the photoelectric conversion unit 141.
  • the semiconductor layer 140 is substantially the same as the semiconductor layer 100, and thus the detailed description of the semiconductor layer 140 is omitted.
  • the wiring layer 145 has a wire 146 and a via 147. Although a plurality of wires 146 exist in FIG. 1, the symbol of one wire 146 is shown as a representative. Further, although a plurality of vias 147 exist in FIG. 1, the symbol of one via 147 is shown as a representative. Since the wiring layer 145 is substantially the same as the wiring layer 105, the detailed description of the wiring layer 145 is omitted.
  • the support substrate 30 supports a plurality of substrates included in the solid-state imaging device.
  • the support substrate 30 overlaps any one of a plurality of substrates included in the solid-state imaging device. In the example shown in FIG. 1, the support substrate 30 overlaps the first substrate 10.
  • the support substrate 30 has a first surface exposed to the outside, and a second surface opposite to the first surface and in contact with the resin layer 110.
  • the resin layers 110, 130, and 150 connect two adjacent substrates among a plurality of substrates included in the solid-state imaging device.
  • the resin layers 110, 130, and 150 are made of, for example, epoxy resin.
  • the resin layers 110, 130, 150 further increase the bonding strength between the substrates.
  • the resin layer 110 is formed between the support substrate 30 and the first substrate 10.
  • the support substrate 30 and the first substrate 10 are connected via the resin layer 110 in a state where the support substrate 30 and the wiring layer 105 of the first substrate 10 face each other.
  • the resin layer 110 is in contact with the second surface of the support substrate 30 and the first surface of the wiring layer 105.
  • the first substrate 10 is insulated from the support substrate 30 by the resin layer 110.
  • the resin layer 130 is formed between the first substrate 10 and the second substrate 12.
  • the first substrate 10 and the second substrate 12 are connected via the resin layer 130 in a state where the semiconductor layer 100 of the first substrate 10 and the wiring layer 125 of the second substrate 12 face each other.
  • the resin layer 130 is in contact with the second surface of the semiconductor layer 100 and the first surface of the wiring layer 125.
  • the second substrate 12 is insulated from the first substrate 10 by the resin layer 130.
  • the resin layer 150 is formed between the second substrate 12 and the third substrate 14.
  • the second substrate 12 and the third substrate 14 are connected via the resin layer 150 in a state where the semiconductor layer 120 of the second substrate 12 and the wiring layer 145 of the third substrate 14 face each other.
  • the resin layer 150 is in contact with the second surface of the semiconductor layer 120 and the first surface of the wiring layer 145.
  • the third substrate 14 is insulated from the second substrate 12 by the resin layer 150.
  • connection portions 20 and 21 are disposed between two adjacent substrates, and electrically connect the two substrates. Although a plurality of connection parts 20 exist in FIG. 1, reference numerals of one connection part 20 are shown as a representative. In addition, although a plurality of connection portions 21 exist in FIG. 1, reference numerals of one connection portion 21 are shown as a representative.
  • the connection portions 20 and 21 are made of a conductive material (for example, a metal such as gold (Au) or copper (Cu)).
  • connection portion 20 electrically connects the first substrate 10 and the second substrate 12.
  • the connection portion 20 includes connection electrodes 200 and 201 and a bump 202.
  • the connection electrode 200 is formed in the wiring layer 105.
  • the connection electrode 200 is connected to the wiring 106.
  • An UBM (Under Barrier Metal) such as titanium (Ti) may be formed between the connection electrode 200 and the wiring 106.
  • the connection electrode 201 is formed on the resin layer 130.
  • the connection electrode 201 is connected to the wiring 126 through the via 127.
  • a UBM such as titanium (Ti) may be formed between the connection electrode 201 and the via 127.
  • the bumps 202 are connected to the connection electrodes 200 and 201. Since the bumps 202 are in contact with the connection electrodes 200 connected to the wiring 106, the bumps 202 are electrically connected to the wiring 106. In addition, since the bump 202 is in contact with the connection electrode 201 electrically connected to the wiring 126, the bump 202 is electrically connected to the wiring 126.
  • the bumps 202 penetrate the semiconductor layer 100. Since the height of the bumps 202 is larger than the thickness of the semiconductor layer 100, the bumps 202 are formed across the semiconductor layer 100 and the resin layer 130.
  • the bumps 202 electrically connect the wiring layer 105 (wiring 106) of the first substrate 10 and the wiring layer 125 (wiring 126) of the second substrate 12, and the semiconductor layer 100 of the first substrate 10.
  • the wiring layer 125 of the second substrate 12 is a connection structure which penetrates only the semiconductor layer 100 of the first substrate 10.
  • the periphery of the part passing through the semiconductor layer 100 is surrounded by the insulating layer 102.
  • the insulating layer 102 is made of an insulating material (eg, silicon dioxide (SiO 2 )).
  • the bump 202 is insulated from the semiconductor layer 100 by the insulating layer 102.
  • connection portion 21 electrically connects the second substrate 12 and the third substrate 14.
  • the connection portion 21 includes connection electrodes 210 and 211 and a bump 212.
  • the connection electrode 210 is formed in the wiring layer 125.
  • the connection electrode 210 is connected to the wiring 126.
  • a UBM such as titanium (Ti) may be formed between the connection electrode 210 and the wiring 126.
  • the connection electrode 211 is formed on the resin layer 150.
  • the connection electrode 211 is connected to the wiring 146 through the via 147.
  • a UBM such as titanium (Ti) may be formed between the connection electrode 211 and the via 147.
  • the bumps 212 are connected to the connection electrodes 210 and 211.
  • the bump 212 is in contact with the connection electrode 210 connected to the wiring 126, and thus is electrically connected to the wiring 126. Further, since the bumps 212 are in contact with the connection electrodes 211 electrically connected to the wirings 146, the bumps 212 are electrically connected to the wirings 146.
  • the bumps 212 penetrate the semiconductor layer 120. Since the height of the bumps 212 is larger than the thickness of the semiconductor layer 120, the bumps 212 are formed across the semiconductor layer 120 and the resin layer 150.
  • the bumps 212 electrically connect the wiring layer 125 (wiring 126) of the second substrate 12 and the wiring layer 145 (wiring 146) of the third substrate 14, and the semiconductor layer 120 of the second substrate 12.
  • the wiring layer 145 of the third substrate 14 is a connection structure which penetrates only the semiconductor layer 120 of the second substrate 12.
  • the periphery of the part penetrating the semiconductor layer 120 is surrounded by the insulating layer 122.
  • the insulating layer 122 is made of an insulating material (eg, silicon dioxide (SiO 2 )).
  • the bump 212 is insulated from the semiconductor layer 120 by the insulating layer 122.
  • Grooves 400, 410, 420, 430 are formed in the semiconductor layer 140 and the wiring layer 145. At the bottom of the grooves 400, 410, 420 and 430, a part of the wiring 146 is exposed to the outside.
  • the thickness of the semiconductor layer 140 is, for example, 10 ⁇ m or less, and the width of the grooves 400, 410, 420, 430 is, for example, 50 to 100 ⁇ m.
  • a conductive wire can be connected to the wiring 146 from the outside by wire bonding.
  • the wiring 146 exposed at the position where the grooves 400, 410, 420, and 430 are formed is an electrode for outputting a signal from the solid-state imaging device to the outside or applying an external signal to the solid-state imaging device.
  • the third substrate 14 is the substrate disposed at the outermost side among the plurality of substrates in which the photoelectric conversion portions are formed, and the semiconductor layer 140 is more than the wiring layer 145. It is located outside.
  • the third substrate 14 is electrically connected to the wiring layer 145 of the third substrate 14 and has an electrode (wiring 146) exposed to the outside.
  • the outermost substrate among the plurality of substrates is a substrate having a main surface not in contact with another substrate among the plurality of substrates.
  • the first substrate 10 and the third substrate 14 are the substrates disposed at the outermost side.
  • the two substrates are the substrates disposed at the outermost side.
  • the outermost one of the plurality of substrates is a plurality of substrates when the plurality of substrates are disposed such that at least one of the principal surfaces of the plurality of substrates is substantially parallel to the horizontal plane.
  • the substrate disposed at the uppermost or lowermost side is disposed at the uppermost or lowermost side.
  • the electrode at the position where the groove 400 is formed is used, for example, for common power supply, ground (GND), or clock in each substrate.
  • the electrodes at the locations where the grooves 410, 420, 430 are formed are used, for example, for individual signals at each substrate.
  • the individual signals in each substrate are, for example, signals output from the photoelectric conversion units 101, 121, 141, a clock for driving a circuit disposed in each substrate, or control supplied to a circuit disposed in each substrate It is a signal. In the case of outputting signals from the photoelectric conversion units 101, 121, and 141 to the outside at different speeds for each substrate, different clocks may be supplied for each substrate.
  • the electrode at the position where the groove 410 is formed is used for the individual signal of the third substrate 14.
  • the electrode at the position where the groove 420 is formed is used for the individual signal of the second substrate 12.
  • the electrode at the position where the groove 430 is formed is used for individual signals of the first substrate 10.
  • the signal output from the photoelectric conversion unit 101 is transferred to the second substrate 12 via the connection unit 20 at the position where the groove 430 is formed.
  • the signal transferred to the second substrate 12 is transferred to the third substrate 14 via the connection 21.
  • the signal transferred to the third substrate 14 is output to the outside from the electrode at the position where the groove 430 is formed.
  • the signal output from the photoelectric conversion unit 121 is transferred to the third substrate 14 through the connection unit 21 at the position where the groove 420 is formed.
  • the signal transferred to the third substrate 14 is output to the outside from the electrode at the position where the groove 420 is formed.
  • a signal output from the photoelectric conversion unit 141 is output to the outside from an electrode at a position where the groove 410 is formed.
  • the solid-state imaging device shown in FIG. 1 has three substrates on which the photoelectric conversion units are formed, but the solid-state imaging device has two substrates or four or more substrates on which the photoelectric conversion units are formed. You may have. Further, in the solid-state imaging device shown in FIG. 1, the adjacent substrates are connected by the resin layers 110, 130, and 150, but the method of connecting the adjacent substrates is not limited thereto. Further, an electrode of metal or the like connected to the wiring 146 may be formed at the bottom of the groove 400, 410, 420, 430.
  • the structure not necessarily directly related to the structure (for example, the photoelectric conversion units 101, 121, and 141) essential to the solid-state imaging device, or the structure not necessarily directly related to the connection units 20 and 21 It is not a characteristic structure of the solid-state imaging device according to the present embodiment. That is, the support substrate 30, the insulating layers 102, 122, the resin layers 110, 130, 150, the vias 107, 127, 147, and the grooves 400, 410, 420, 430 correspond to those of the solid-state imaging device according to the present embodiment. It is not a distinctive structure. In addition, these structures are not essential for obtaining the characteristic effects of the solid-state imaging device according to the present embodiment.
  • connection electrodes 200 and 201 of the connection portion 20 have an auxiliary structure for connecting the bump 202 to the wiring layer 105 and the wiring layer 125, the characteristic effect of the solid-state imaging device according to the present embodiment is obtained. It is not a required structure for The same applies to the connection electrodes 210 and 211 of the connection portion 21.
  • the bumps 202 penetrate only the semiconductor layer 100, and the bumps 212 penetrate only the semiconductor layer 120. Therefore, the bumps 202 and 212 can be more easily manufactured as compared to the case of forming a through electrode penetrating one or more substrates. That is, it is possible to provide a solid-state imaging device that is easier to manufacture.
  • connection electrodes 910, 911, 912 formed on each substrate are used.
  • the through electrodes need to be formed to penetrate the However, it is difficult to form through electrodes so as to penetrate connection electrodes 910, 911, and 912 formed of metal. For this reason, it is necessary to separately provide the through electrodes 900, 901, 902 without making them common. In this case, it is difficult to miniaturize the solid-state imaging device because the through electrodes 900, 901, and 902 need to be provided separately.
  • the solid-state imaging device shown in FIG. 1 it is not necessary to prepare a plurality of structures corresponding to each substrate for a power supply common to the plurality of substrates.
  • power is supplied to the third substrate 14 by externally supplying power to the wiring layer 145.
  • the power applied to the interconnection layer 145 is simultaneously applied to the interconnection layer 125 via the bumps 212.
  • power is supplied to the second substrate 12.
  • the power supplied to the wiring layer 125 is simultaneously supplied to the wiring layer 105 through the bumps 202. Power is thereby supplied to the first substrate 10.
  • the solid-state imaging device can be miniaturized.
  • the bumps 202 and 212 contribute to the miniaturization of the solid-state imaging device. For this reason, it is possible to provide a solid-state imaging device that is miniaturized and easier to manufacture.
  • 2A to 8B show an example of a procedure for manufacturing a solid-state imaging device.
  • 2A-8B show cross sections of the solid-state imaging device.
  • Step S0 A first substrate 10 having a semiconductor layer 100 and a wiring layer 105 is prepared.
  • the photoelectric conversion unit 101 is formed in the semiconductor layer 100.
  • the wiring 106 is formed in the wiring layer 105 and overlaps with the semiconductor layer 100.
  • the second substrate 12 having the semiconductor layer 120 and the wiring layer 125 is prepared in the semiconductor layer 120.
  • the photoelectric conversion unit 121 is formed in the semiconductor layer 120.
  • the wiring 126 is formed in the wiring layer 125 and overlaps with the semiconductor layer 120.
  • Step S1 The first surface of the wiring layer 105 is connected to the support substrate 30 via the resin layer 110. Thereby, the first substrate 10 is bonded to the support substrate 30 via the resin layer 110 (FIG. 2A).
  • Step S2 The second surface of the semiconductor layer 100 is polished. As a result, the semiconductor layer 100 becomes thinner (FIG. 2B).
  • Step S3 A part of the semiconductor layer 100 is etched from the second surface side, and the groove 103 is formed in the semiconductor layer 100. At this time, etching is performed so as to penetrate the semiconductor layer 100 and expose the wiring layer 105. In the example of the present embodiment, the etching is performed until the wiring 106 of the wiring layer 105 is exposed (FIG. 3A).
  • Step S3 is a step of etching a part of the semiconductor layer 100 of the first substrate 10 having the semiconductor layer 100 and the wiring layer 105 to expose the wiring layer 105 of the first substrate 10.
  • the photoelectric conversion unit 101 is formed in the semiconductor layer 100.
  • the wiring 106 is formed in the wiring layer 105 and overlaps with the semiconductor layer 100.
  • connection electrode 200 is formed on the surface of the wiring 106 exposed by the etching. Further, the insulating layer 102 is formed on the surface of the groove 103 (FIG. 3B).
  • connection electrode 201 is formed at the position where the via 127 is exposed. Thus, the connection electrode 201 is electrically connected to the via 127. Further, since the connection electrode 201 is in contact with the via 127 connected to the wiring 126, the connection electrode 201 is electrically connected to the wiring 126 (FIG. 4A).
  • Step S6 A bump 202 connected to the connection electrode 201 is formed.
  • the bumps 202 formed are in contact with the connection electrodes 201 electrically connected to the wirings 126, and thus are electrically connected to the wirings 126 (FIG. 4B).
  • the height of the bumps 202 is preferably larger than the thickness of the semiconductor layer 100.
  • Step S6 is a step of forming a connection structure electrically connected to the wiring layer 125 (wiring 126) of the second substrate 12 having the semiconductor layer 120 and the wiring layer 125.
  • Step S7 In a state where the semiconductor layer 100 of the first substrate 10 and the wiring layer 125 of the second substrate 12 face each other, connection is made with the support substrate 30 so that the planar positions of the bumps 202 and the connection electrodes 200 substantially coincide. The positions of the first substrate 10 and the second substrate 12 are adjusted. Subsequently, the bumps 202 are inserted into the grooves covered with the insulating layer 102 and connected to the connection electrodes 200. As a result, the wiring layer 105 and the wiring layer 125 are electrically connected by the connection portion 20 having the connection electrodes 200 and 201 and the bumps 202, and the first substrate 10 and the second substrate 12 are joined. Be done.
  • the bumps 202 are in contact with the connection electrodes 200 connected to the wiring 106 and thus are electrically connected to the wiring 106. Further, in the state where the first substrate 10 and the second substrate 12 are joined, a gap exists between the first substrate 10 and the second substrate 12 (FIG. 5A).
  • the connection between the bump 202 and the connection electrode 200 is performed as follows. For example, in a state in which the semiconductor layer 100 and the wiring layer 125 face each other, the first substrate 10 and the second substrate 12 bonded to the support substrate 30 are sandwiched by the pressure plate. When heated and pressed by the pressing device in this state, the bumps 202 and the connection electrodes 200 are electrically bonded. Before the bumps 202 and the connection electrodes 200 are joined, the surface of the first substrate 10, the surface of the second substrate 12, the connection electrodes 200 and 201, and the bumps 202 are subjected to plasma cleaning, reverse sputtering, or the like. It may be cleaned. By so-called surface activation, the bumps 202 and the connection electrodes 200 can be easily joined.
  • Step S7 etches the bump 202 which is a connection structure in a state where the semiconductor layer 100 of the first substrate 10 and the wiring layer 125 of the second substrate 12 face each other. And the wiring layer 105 (wiring 106) of the first substrate 10 exposed by the above process.
  • Step S8 A resin is filled between the first substrate 10 and the second substrate 12 to form a resin layer 130 (FIG. 5B).
  • the formation of the resin layer 130 is performed as follows. For example, an epoxy resin which has been heated and becomes highly fluid is poured between the first substrate 10 and the second substrate 12. Thereafter, the poured epoxy resin is cooled and the epoxy resin is solidified. When an epoxy resin is poured between the first substrate 10 and the second substrate 12, a differential pressure effect may be used.
  • Step S9 The second surface of the semiconductor layer 120 is polished. As a result, the semiconductor layer 120 becomes thinner (FIG. 6A).
  • Step S10 A portion of the semiconductor layer 120 is etched from the second surface side, and a groove is formed in the semiconductor layer 120. At this time, etching is performed such that the semiconductor layer 120 is penetrated and the wiring layer 125 is exposed. In the example of the present embodiment, etching is performed until the wiring 126 of the wiring layer 125 is exposed.
  • the connection electrode 210 is formed on the surface of the wiring 126 exposed by the etching.
  • the insulating layer 122 is formed on the surface of the groove formed by the etching (FIG. 6B).
  • Step S10 is a process corresponding to steps S3 and S4.
  • connection electrode 211 is formed at a position where the via 147 is exposed on the first surface of the wiring layer 145 of the third substrate 14. Thus, the connection electrode 211 is electrically connected to the via 147. Further, since the connection electrode 211 is in contact with the via 147 connected to the wiring 146, the connection electrode 211 is electrically connected to the wiring 146. Furthermore, bumps 212 connected to the connection electrodes 211 are formed. The bumps 212 formed are in contact with the connection electrodes 211 electrically connected to the wirings 146, and thus are electrically connected to the wirings 146 (FIG. 7A). The height of the bumps 212 is preferably greater than the thickness of the semiconductor layer 120. Step S11 is a process corresponding to steps S5 and S6.
  • Step S12 In a state where the semiconductor layer 120 of the second substrate 12 and the wiring layer 145 of the third substrate 14 face each other, the second substrate 12 so that the planar positions of the bumps 212 and the connection electrodes 210 substantially coincide with each other. And the position of the third substrate 14 are adjusted. Subsequently, the bumps 212 are inserted into the grooves covered with the insulating layer 122 and connected to the connection electrodes 210. Thus, the wiring layer 125 and the wiring layer 145 are electrically connected by the connection portion 21 having the connection electrodes 210 and 211 and the bumps 212, and the second substrate 12 and the third substrate 14 are joined. Be done.
  • Step S12 is a process corresponding to steps S7 and S8.
  • Step S13 The second surface of the semiconductor layer 140 is polished. As a result, the semiconductor layer 140 becomes thinner (FIG. 8A).
  • Step S14 A part of the semiconductor layer 140 is etched from the second surface side, and the trenches 400, 410, 420, 430 are formed in the semiconductor layer 140. At this time, etching is performed to penetrate the semiconductor layer 140 and to expose the wiring layer 145. In the example of the present embodiment, etching is performed until the wiring 146 of the wiring layer 145 is exposed. Thus, an electrode electrically connected to the outside is formed (FIG. 8B).
  • steps S0 to S2, S8 to S9, and S13 to S14 are not characteristic steps of the method for manufacturing a solid-state imaging device according to the present embodiment.
  • steps S0 to S2, S8 to S9, and S13 to S14 are not characteristic steps of the method for manufacturing a solid-state imaging device according to the present embodiment.
  • the step of forming the insulating layer 102 in step S4 and the step of forming the resin layer 150 in step S12 are not characteristic steps of the method of manufacturing a solid-state imaging device according to the present embodiment.
  • these steps are not essential steps to obtain the characteristic effects of the method of manufacturing a solid-state imaging device according to the present embodiment.
  • step of forming the connection electrode 200 in step S4 and the step of forming the connection electrode 201 in step S5 are auxiliary steps for connecting the bump 202 to the semiconductor layer 100 and the wiring layer 125, It is not an essential step to obtain the characteristic effects of the method for manufacturing a solid-state imaging device according to the present embodiment.
  • the bumps 202 penetrate only the semiconductor layer 100, and the bumps 212 penetrate only the semiconductor layer 120. Therefore, the bumps 202 and 212 can be more easily manufactured as compared to the case of forming a through electrode penetrating one or more substrates. That is, the solid-state imaging device can be manufactured more easily.
  • the plurality of overlapping substrates (the first substrate 10, the second substrate 12, the third substrate 14), each of the plurality of substrates converts incident light into a signal
  • connection structure (bump 202 or bump 212) (step S6 or step S11), and the semiconductor layer 100 (or the second substrate) of the first substrate 10
  • the connection structure (bump 202 or bump 212) is Electrically connect with the wiring layer 105 (or the wiring layer 125 of the second substrate 12) of the first substrate 10 exposed by etching the semiconductor layer 100 of the substrate 10 (or the semiconductor layer 120 of the second substrate 12) And a step (step S7 or step S12).
  • the wiring layer 105 of the first substrate 10 or the second substrate 12 is formed by the bumps 202 or the bumps 212 penetrating only the semiconductor layer 100 of the first substrate 10 or the semiconductor layer 120 of the second substrate 12.
  • the wiring layer 125 and the wiring layer 125 of the second substrate 12 or the wiring layer 145 of the third substrate 14 are electrically connected to each other, so that manufacturing of the solid-state imaging device can be made easier. In addition, the manufacture of a miniaturized solid-state imaging device can be made easier.
  • FIG. 9 shows a configuration example of the solid-state imaging device according to the present embodiment.
  • FIG. 9 shows a cross section of the solid-state imaging device.
  • the insulating layer 102 in the solid-state imaging device shown in FIG. 1 is changed to the resin layer 131, and the insulating layer 122 is changed to the resin layer 151. That is, in the bump 202, the periphery of the part penetrating the semiconductor layer 100 is surrounded by the resin layer 131. Further, in the bump 212, the periphery of the part penetrating the semiconductor layer 120 is surrounded by the resin layer 151.
  • the structure other than the resin layers 131 and 151 is substantially the same as the structure of the solid-state imaging device illustrated in FIG. 1, and thus the description of the structure other than the resin layers 131 and 151 is omitted.
  • the resin layer 131 is made of the same resin as that of the resin layer 130. Further, the resin layer 151 is made of the same resin as the resin forming the resin layer 150.
  • the process of forming the insulating layers 102 and 122 in 1st Embodiment is unnecessary.
  • the resin layer 131 is formed in the step of forming the resin layer 130
  • the resin layer 151 is formed in the step of forming the resin layer 150.
  • the solid-state imaging device can be manufactured with fewer steps.
  • FIG. 10 shows a configuration example of the solid-state imaging device according to the present embodiment.
  • FIG. 10 shows a cross section of the solid-state imaging device.
  • the first substrate 10, the resin layer 110, and the support substrate 30 in the solid-state imaging device shown in FIG. 9 are changed to the support substrate 31, and the connection portion 20 is changed to the connection portion 22. It is done. Further, in the solid-state imaging device shown in FIG. 10, the groove 400 in the solid-state imaging device shown in FIG. 9 is eliminated.
  • the structure other than the above-described structure is substantially the same as the structure of the solid-state imaging device shown in FIG.
  • the resin layer 151 in FIG. 10 may be changed to the insulating layer 122 in FIG.
  • the support substrate 31 overlaps the second substrate 12 disposed at the outermost side among the plurality of substrates in which the photoelectric conversion units are formed. More specifically, the support substrate 31 is a substrate disposed at the outermost side among the plurality of substrates in which the photoelectric conversion units are formed, and the second wiring layer 125 is disposed at the outer side than the semiconductor layer 120. And the substrate 12 of FIG.
  • the support substrate 31 has a wiring layer 310 and a circuit board 315.
  • the wiring layer 310 and the circuit board 315 overlap in the direction perpendicular to the main surface of each substrate.
  • the wiring layer 310 and the circuit board 315 are in contact with each other.
  • the wiring layer 310 has a wiring 311 and a via 312.
  • the wiring 311 transmits signals generated by the photoelectric conversion units 121 and 141 and other signals.
  • the vias 312 connect the wirings 311 in different layers. Although a plurality of wires 311 exist in FIG. 10, the symbol of one wire 311 is shown as a representative. Further, although a plurality of vias 312 exist in FIG. 10, the symbol of one via 312 is shown as a representative.
  • the wiring 311 is made of a conductive material (for example, a metal such as aluminum (Al) or copper (Cu)).
  • Wiring layer 310 has a first surface in contact with circuit board 315 and a second surface opposite to the first surface and in contact with resin layer 130.
  • the wiring 311 is a thin film in which a wiring pattern is formed.
  • the wiring 311 of only one layer may be formed, or the wirings 311 of a plurality of layers may be formed. In the example illustrated in FIG. 10, the wirings 311 in three layers are formed.
  • the wires 311 in different layers are connected by vias 312.
  • the vias 312 are made of a conductive material.
  • portions other than the wiring 311 and the via 312 are made of, for example, an interlayer insulating film.
  • the circuit board 315 is made of a material containing a semiconductor such as silicon (Si). Circuit board 315 has a first surface exposed to the outside, and a second surface opposite to the first surface and in contact with wiring layer 310.
  • the circuit board 315 includes a processing circuit (for example, an amplifier circuit) that processes a signal generated by the photoelectric conversion unit 121 or 141 formed on any of a plurality of substrates.
  • the circuit substrate 315 may be a driver circuit that drives a pixel including the photoelectric conversion unit 121 or 141 formed on any of a plurality of substrates (for example, a reset circuit that resets the photoelectric conversion unit 121 or 141, or a photoelectric conversion unit And a transfer circuit for transferring the charges accumulated in 121 and 141 to the charge storage portion.
  • the processing circuit or drive circuit may be formed in the wiring layer 310.
  • connection portion 22 is disposed between the adjacent support substrate 31 and the second substrate 12 and electrically connects the support substrate 31 and the second substrate 12.
  • a plurality of connection parts 22 exist, but the symbol of one connection part 22 is shown as a representative.
  • the connection portion 22 is made of a conductive material (for example, a metal such as gold (Au) or copper (Cu)).
  • connection portion 22 includes connection electrodes 220 and 221 and a bump 222.
  • the connection portion 22 is formed in the resin layer 130.
  • the connection electrode 220 is connected to the wiring 311 through the via 312.
  • a UBM such as titanium (Ti) may be formed between the connection electrode 220 and the via 312.
  • the connection electrode 221 is connected to the wiring 126 through the via 127.
  • a UBM such as titanium (Ti) may be formed between the connection electrode 221 and the via 127.
  • the bumps 222 are connected to the connection electrodes 220 and 221. Since the bumps 222 are in contact with the connection electrodes 220 connected to the wiring 311, the bumps 222 are electrically connected to the wiring 311. Further, since the bumps 222 are in contact with the connection electrodes 221 electrically connected to the wirings 126, the bumps 222 are electrically connected to the wirings 126.
  • the bump 222 electrically connects the wiring layer 310 (wiring 311) of the support substrate 31 and the wiring layer 125 (wiring 126) of the second substrate 12 by connecting the connection electrode 220 and the connection electrode 221. .
  • the structure for connecting the second substrate 12 and the third substrate 14 in the solid-state imaging device shown in FIG. 10 is the structure for connecting the first substrate 10 and the second substrate 12 in the solid-state imaging device shown in FIG. It is almost the same as Therefore, it is possible to provide a solid-state imaging device that is easier to manufacture.
  • a supporting substrate 31 is used instead of the first substrate 10, the resin layer 110, and the supporting substrate 30 in the procedure for manufacturing the solid-state imaging device shown in FIG. Instead of the connection portion 20, the connection portion 22 is formed.
  • the other procedures are almost the same as the procedures for manufacturing the solid-state imaging device shown in FIG. 1, and thus the description of the procedures for manufacturing the solid-state imaging device shown in FIG. 10 will be omitted.
  • the signal output from the photoelectric conversion unit 121 is transferred to the support substrate 31 via the connection unit 22 located on the left side of the photoelectric conversion units 121 and 141.
  • the signal transferred to the support substrate 31 is processed by the processing circuit formed on the circuit board 315.
  • the signal processed by the processing circuit is transferred to the second substrate 12 via the connection 22 at the position where the groove 430 is formed.
  • the signal transferred to the second substrate 12 is transferred to the third substrate 14 via the connection 21.
  • the signal transferred to the third substrate 14 is output to the outside from the electrode at the position where the groove 430 is formed.
  • the signal output from the photoelectric conversion unit 141 is transferred to the second substrate 12 through the connection unit 21 located on the left side of the photoelectric conversion units 121 and 141.
  • the signal transferred to the second substrate 12 is transferred to the support substrate 31 via the connection portion 22.
  • the signal transferred to the support substrate 31 is processed by the processing circuit formed on the circuit board 315.
  • the signal processed by the processing circuit is output to the outside from the electrode at the position where the groove 430 is formed, as described above.
  • the signal output from the photoelectric conversion unit 121 and the signal output from the photoelectric conversion unit 141 may be transferred from the second substrate 12 to the support substrate 31 via different connection units 22.
  • signals may be output from the photoelectric conversion unit 121 and the photoelectric conversion unit 141 in a time division manner, and the signals may be transferred from the second substrate 12 to the support substrate 31 through the same connection unit 22.
  • the signals output from the photoelectric conversion units 121 and 141 and processed by the processing circuit may be transferred from the support substrate 31 to the third substrate 14 via different connection units 21 and 22.
  • the signal output from the photoelectric conversion unit 121 and processed by the processing circuit and the signal output from the photoelectric conversion unit 141 and processed by the processing circuit are output from the processing circuit in time division, and the signals are identical.
  • the transfer from the support substrate 31 to the third substrate 14 may be performed via the connection portions 21 and 22 of FIG.
  • the transfer path of the drive signal output from the drive circuit that drives the pixels including the photoelectric conversion units 121 and 141 will be described below.
  • a drive signal is transferred through the connection units 21 and 22 located on the left side of the photoelectric conversion units 121 and 141 will be described.
  • the drive signal output from the drive circuit is transferred to the second substrate 12 via the connection portion 22.
  • the drive signal transferred to the second substrate 12 is transferred to each circuit of the pixel including the photoelectric conversion unit 121 through the wiring 126 and the via 127.
  • the drive signal transferred to the second substrate 12 is transferred to the third substrate 14 via the connection portion 21.
  • the drive signal transferred to the third substrate 14 is transferred to each circuit of the pixel including the photoelectric conversion unit 141 through the wiring 146 and the via 147.
  • the substrate on which the photoelectric conversion unit is formed may not be provided with the processing circuit or the drive circuit.
  • part of the processing circuit or the driver circuit which is provided over the substrate on which the photoelectric conversion portion is formed can be moved to the supporting substrate 31. Therefore, the size of the solid-state imaging device can be further reduced as compared with the case where the processing circuit or the drive circuit is provided on the substrate on which the photoelectric conversion unit is formed.
  • the processing circuit can be added to the support substrate 31, more functions can be mounted on the solid-state imaging device.
  • FIG. 11 shows a configuration example of the solid-state imaging device according to the present embodiment.
  • FIG. 11 shows a cross section of the solid-state imaging device.
  • the structure of the electrodes in the solid-state imaging device shown in FIG. 10 is changed to a different structure.
  • the structure other than the structure of the electrode is substantially the same as the structure of the solid-state imaging device shown in FIG.
  • Electrodes 40, 41, 42, and 43 are formed on the first surface of the circuit board 315 opposite to the second surface in contact with the wiring layer 310.
  • the electrodes 40, 41, 42 and 43 are made of a conductive material.
  • the electrode 40 and the wiring 311 are connected by a through electrode 440 penetrating the circuit board 315.
  • the electrode 41 and the wiring 311 are connected by a through electrode 441 penetrating the circuit board 315.
  • the electrode 42 and the wiring 311 are connected by a through electrode 442 which penetrates the circuit board 315.
  • the electrode 43 and the wiring 311 are connected by a through electrode 443 penetrating the circuit board 315.
  • the through electrodes 440, 441, 442, 443 are made of a conductive material.
  • the solid-state imaging device illustrated in FIG. 11 includes the support substrate 31 overlapping the second substrate 12 disposed outermost among the plurality of substrates in which the photoelectric conversion units are formed. More specifically, the solid-state imaging device shown in FIG. 11 is the outermost substrate of the plurality of substrates on which the photoelectric conversion units are formed, and the wiring layer 125 is disposed outside the semiconductor layer 120. And a supporting substrate 31 overlapping the second substrate 12. The support substrate 31 is electrically connected to the wiring layer 125 of the second substrate 12 overlapping the support substrate 31 among the plurality of substrates in which the photoelectric conversion units are formed, and the electrodes 40, 41, 42, and 43 exposed to the outside Have.
  • the electrodes 40 are used, for example, for common power supply, ground (GND), or clock in each substrate.
  • the electrodes 41, 42, 43 are used, for example, for individual signals of each substrate.
  • the signal output from the photoelectric conversion unit 121 is transferred to the support substrate 31 via the connection unit 22 at the position where the electrode 42 is formed.
  • the signal transferred to the support substrate 31 is transferred to the electrode 42 through the through electrode 442.
  • the signal transferred to the electrode 42 is output from the electrode 42 to the outside.
  • the signal output from the photoelectric conversion unit 141 is transferred to the second substrate 12 via the connection unit 21 at the position where the electrode 43 is formed.
  • the signal transferred to the second substrate 12 is transferred to the support substrate 31 via the connection portion 22.
  • the signal transferred to the support substrate 31 is transferred to the electrode 43 via the through electrode 443.
  • the signal transferred to the electrode 43 is output from the electrode 43 to the outside.
  • a support substrate 31 is used instead of the first substrate 10, the resin layer 110, and the support substrate 30 in the procedure for manufacturing the solid-state imaging device shown in FIG. Instead of the connection portion 20, the connection portion 22 is formed.
  • the connection portion 22 is formed.
  • the first surface of the circuit board 315 is polished, and after the circuit board 315 is thinned, a groove penetrating the circuit board 315 is formed. Be done. By burying metal in the groove, the electrodes 40, 41, 42, 43 and the through electrodes 440, 441, 442, 443 are formed.
  • the other procedures are almost the same as the procedures for manufacturing the solid-state imaging device shown in FIG. 1, and thus the description of the procedures for manufacturing the solid-state imaging device shown in FIG. 11 will be omitted.
  • the electrodes 40, 41, 42 and 43 and the through electrodes 440, 441, 442 and 443 are formed on the support substrate 31, but the support substrate 30 of the solid-state imaging device shown in FIG.
  • the electrodes 40, 41, 42 and 43 and the through electrodes 440, 441, 442 and 443 may be formed.
  • the electrodes 40, 41, 42 and 43 are formed on the support substrate 31. For this reason, when forming a package including a solid-state imaging device, it becomes possible to connect the electrodes 40, 41, 42 and 43 and the substrate on which the package is mounted by soldering or the like. When forming a package by providing an electrode on the surface of the third substrate 14 and connecting a wire to the electrode from the outside by wire bonding, a lead connected to the wire is required, and the area of the package is increased. Therefore, in the present embodiment, the area of the package can be further reduced.
  • FIG. 12 shows a configuration example of an imaging device according to the present embodiment.
  • the imaging device according to the present embodiment may be any electronic device having an imaging function, and may be a digital video camera, an endoscope or the like besides a digital camera.
  • the imaging apparatus shown in FIG. 12 includes a lens 51, an imaging unit 52, an image processing unit 53, a display unit 54, a drive control unit 55, a lens control unit 56, a camera control unit 57, and a camera operation unit 58. And.
  • a memory card 59 is also shown in FIG. 12, the memory card 59 may be configured to be removable from the imaging apparatus. That is, the memory card 59 may not have a configuration unique to the imaging device.
  • the lens 51 is a photographing lens for forming an optical image of a subject on an imaging surface of an imaging unit 52 constituting a solid-state imaging device.
  • the imaging unit 52 converts an optical image of an object formed by the lens 51 into a digital image signal by photoelectric conversion and outputs the digital image signal.
  • the imaging unit 52 is any of the solid-state imaging devices according to the first to fourth embodiments.
  • the image processing unit 53 performs various digital image processing on the image signal output from the imaging unit 52.
  • the display unit 54 displays an image based on the image signal subjected to image processing by the image processing unit 53 for display.
  • the display unit 54 can display a still image and can perform moving image (live view) display for displaying an image of an imaging range in real time.
  • the drive control unit 55 controls the operation of the imaging unit 52 based on an instruction from the camera control unit 57.
  • the lens control unit 56 controls the aperture and the focal position of the lens 51 based on an instruction from the camera control unit 57.
  • the camera control unit 57 controls the entire imaging apparatus.
  • the operation of the camera control unit 57 is defined by a program stored in a ROM incorporated in the imaging device.
  • the camera control unit 57 reads this program and performs various controls in accordance with the contents defined by the program.
  • the camera operation unit 58 includes various members for operation for the user to perform various operation inputs to the imaging device, and outputs a signal based on the result of the operation input to the camera control unit 57.
  • a power switch for turning on / off the power of the imaging apparatus a release button for instructing still image shooting, and a still image shooting mode between single shooting mode and continuous shooting mode
  • the memory card 59 is a recording medium for storing the image signal processed for recording by the image processing unit 53.
  • any one of the solid-state imaging devices according to the first to fourth embodiments is used in the imaging unit 52. For this reason, an imaging device can be manufactured more easily.
  • connection structure that penetrates only the semiconductor layer of the first substrate electrically connects the wiring layer of the first substrate and the wiring layer of the second substrate, so the size is reduced. Also, it is possible to provide a solid-state imaging device and a method of manufacturing the solid-state imaging device, which are easier to manufacture.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本固体撮像装置は、重なった複数の基板のそれぞれは、入射した光を信号に変換する光電変換部が形成された半導体層と、前記信号を伝送する配線が形成され、前記半導体層と重なる配線層と、を有し、前記複数の基板の隣接する２枚の基板のうち第１の基板の前記半導体層と第２の基板の前記配線層とが向かい合う前記複数の基板と、前記第１の基板の前記配線層と前記第２の基板の前記配線層とを電気的に接続し、かつ、前記第１の基板の前記半導体層と前記第２の基板の前記配線層とのうち前記第１の基板の前記半導体層のみを貫通する接続構造体と、を有する。

Description

固体撮像装置、撮像装置、固体撮像装置の製造方法
　本発明は、複数の基板を有する固体撮像装置、およびその固体撮像装置を有する撮像装置に関する。また、本発明は、複数の基板を有する固体撮像装置の製造方法に関する。
本願は、２０１３年１２月１０日に、日本国に出願された特願２０１３－２５５４２３号に基づき優先権を主張し、その内容をここに援用する。
　複数の基板を有する固体撮像装置が開示されている（例えば、特許文献１参照）。例えば、この固体撮像装置は、撮像機能とオートフォーカス（ＡＦ）機能とを有する。または、この撮像装置は、可視光による撮像機能と赤外光による撮像機能とを有する。このように、固体撮像装置を多機能化することが可能である。
　図１３は、複数の基板を有する固体撮像装置の構成例を示している。図１３では固体撮像装置の断面が示されている。図１３に示す固体撮像装置は、重なった複数の基板（第１の基板７０、第２の基板７２、第３の基板７４）と、支持基板８０と、パッシベーション膜７１０，７３０，７５０とを有する。第１の基板７０と、第２の基板７２と、第３の基板７４とは、裏面照射（Ｂａｃｋ　Ｓｉｄｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ）型の固体撮像素子である。
　第１の基板７０は、半導体層７００と、配線層７０５とを有する。半導体層７００は、入射した光を信号に変換する光電変換部（ＰＤ）７０１を有する。配線層７０５は、光電変換部７０１で生成された信号を伝送する配線７０６と、異なる層の配線７０６を接続するビア７０７とを有する。図１３では複数の配線７０６が存在するが、代表として１つの配線７０６の符号が示されている。また、図１３では複数のビア７０７が存在するが、代表として１つのビア７０７の符号が示されている。配線層７０５において、配線７０６およびビア７０７以外の部分は、例えば層間絶縁膜で構成されている。
　第２の基板７２は、半導体層７２０と、配線層７２５とを有する。半導体層７２０は光電変換部７２１を有する。配線層７２５は、配線７２６と、ビア７２７とを有する。図１３では複数の配線７２６が存在するが、代表として１つの配線７２６の符号が示されている。また、図１３では複数のビア７２７が存在するが、代表として１つのビア７２７の符号が示されている。配線層７２５において、配線７２６およびビア７２７以外の部分は、例えば層間絶縁膜で構成されている。
　第３の基板７４は、半導体層７４０と、配線層７４５とを有する。半導体層７４０は光電変換部７４１を有する。配線層７４５は、配線７４６と、ビア７４７とを有する。図１３では複数の配線７４６が存在するが、代表として１つの配線７４６の符号が示されている。また、図１３では複数のビア７４７が存在するが、代表として１つのビア７４７の符号が示されている。配線層７４５において、配線７４６およびビア７４７以外の部分は、例えば層間絶縁膜で構成されている。
　パッシベーション膜７１０は支持基板８０と第１の基板７０との間に形成されている。パッシベーション膜７３０は第１の基板７０と第２の基板７２との間に形成されている。パッシベーション膜７５０は第２の基板７２と第３の基板７４との間に形成されている。
　半導体層７４０の表面には電極９０，９１，９２，９３が形成されている。電極９０は、１枚以上の基板を貫通する貫通電極９００，９０１，９０２と接続されている。貫通電極９００は、第１の基板７０と、第２の基板７２と、第３の基板７４とを貫通している。貫通電極９００は、パッシベーション膜７１０に形成された接続電極９１０と接続されている。接続電極９１０は、ビア７０７を介して配線７０６と接続されている。貫通電極９０１は、第２の基板７２と、第３の基板７４とを貫通している。貫通電極９０１は、パッシベーション膜７３０に形成された接続電極９１１と接続されている。接続電極９１１は、ビア７２７を介して配線７２６と接続されている。貫通電極９０２は、第３の基板７４を貫通している。貫通電極９０２は、パッシベーション膜７５０に形成された接続電極９１２と接続されている。接続電極９１２は、ビア７４７を介して配線７４６と接続されている。
　電極９１は、第３の基板７４を貫通する貫通電極９０３と接続されている。貫通電極９０３は、パッシベーション膜７５０に形成された接続電極９１３と接続されている。接続電極９１３は、ビア７４７を介して配線７４６と接続されている。電極９２は、第２の基板７２と、第３の基板７４とを貫通する貫通電極９０４と接続されている。貫通電極９０４は、パッシベーション膜７３０に形成された接続電極９１４と接続されている。接続電極９１４は、ビア７２７を介して配線７２６と接続されている。電極９３は、第１の基板７０と、第２の基板７２と、第３の基板７４とを貫通する貫通電極９０５と接続されている。貫通電極９０５は、パッシベーション膜７１０に形成された接続電極９１５と接続されている。接続電極９１５は、ビア７０７を介して配線７０６と接続されている。
　電極９０は、例えば各基板で共通の電源、グラウンド（ＧＮＤ）、またはクロックのために使用される。電極９１，９２，９３は、例えば各基板で個別の信号のために使用される。各基板で個別の信号は、例えば光電変換部７０１，７２１，７４１から出力された信号、各基板に配置された回路を駆動するためのクロック、または各基板に配置された回路に供給される制御信号である。基板毎に異なる速さで光電変換部７０１，７２１，７４１からの信号を外部に出力するなどの場合、基板毎に異なるクロックが供給されてもよい。
日本国特開２０１３－７００３０号公報
　図１３に示す固体撮像装置では、アスペクト比の異なる複数の貫通電極が設けられている。しかし、アスペクト比の異なる複数の貫通電極を形成することが困難である。また、重なる基板の数が増加すると、貫通電極を形成する工程で、より深い溝を形成すること、および、形成された溝に金属を埋めることがより難しくなる。
　本発明は、固体撮像装置および撮像装置の製造をより容易にすることができる技術を提供する。
　本発明の第１の態様によれば、固体撮像装置は、重なった複数の基板であって、前記複数の基板のそれぞれは、入射した光を信号に変換する光電変換部が形成された半導体層と、前記信号を伝送する配線が形成され、前記半導体層と重なる配線層と、を有し、前記複数の基板の隣接する２枚の基板のうち第１の基板の前記半導体層と第２の基板の前記配線層とが向かい合う前記複数の基板と、前記第１の基板の前記配線層と前記第２の基板の前記配線層とを電気的に接続し、かつ、前記第１の基板の前記半導体層と前記第２の基板の前記配線層とのうち前記第１の基板の前記半導体層のみを貫通する接続構造体と、を有する固体撮像装置である。
本発明の第２の態様によれば、上記第１の態様に係る固体撮像装置において、前記第１の基板の前記半導体層と前記第２の基板の前記配線層との間に形成された樹脂層をさらに有してもよい。
本発明の第３の態様によれば、上記第２の態様に係る固体撮像装置において、前記接続構造体の、前記半導体層を貫通する部分の周囲が樹脂で覆われていてもよい。
本発明の第４の態様によれば、上記第１の態様に係る固体撮像装置において、前記複数の基板のうち最も外側に配置された基板と重なる支持基板をさらに有し、前記支持基板は、前記複数の基板のいずれかに形成された前記光電変換部で生成された前記信号を処理する処理回路を有してもよい。
本発明の第５の態様によれば、上記第１の態様に係る固体撮像装置において、前記複数の基板のうち最も外側に配置された基板と重なる支持基板をさらに有し、前記支持基板は、前記複数の基板のいずれかに形成された前記光電変換部を含む画素を駆動する駆動回路を有してもよい。
本発明の第６の態様によれば、上記第１の態様に係る固体撮像装置において、前記複数の基板のうち最も外側に配置された基板であって、前記半導体層が前記配線層よりも外側に配置された基板は、当該基板の前記配線層と電気的に接続され、外部に露出した電極を有してもよい。
本発明の第７の態様によれば、上記第１の態様に係る固体撮像装置において、前記複数の基板のうち最も外側に配置された基板と重なる支持基板をさらに有し、前記支持基板は、前記複数の基板のうち前記支持基板と重なる基板の前記配線層と電気的に接続され、外部に露出した電極を有してもよい。
本発明の第８の態様によれば、撮像装置は、請求項１に記載の固体撮像装置を有する。
　本発明の第９の態様によれば、固体撮像装置の製造方法は、入射した光を信号に変換する光電変換部が形成された半導体層と、前記信号を伝送する配線が形成され、前記半導体層と重なる配線層と、を有する第１の基板の前記半導体層の一部をエッチングし、前記第１の基板の前記配線層を露出させる工程と、前記半導体層と前記配線層とを有する第２の基板の前記配線層と電気的に接続された接続構造体を形成する工程と、前記第１の基板の前記半導体層と前記第２の基板の前記配線層とが向かい合った状態で、前記接続構造体を、前記第１の基板の前記半導体層のエッチングによって露出した前記第１の基板の前記配線層と電気的に接続させる工程と、を有する。
　本発明によれば、第１の基板の半導体層のみを貫通する接続構造体によって第１の基板の配線層と第２の基板の配線層とが電気的に接続されるので、固体撮像装置および撮像装置の製造をより容易にすることができる。
本発明の第１の実施形態による固体撮像装置の構成例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第１の実施形態による固体撮像装置を製造する手順例を示す断面図である。 本発明の第２の実施形態による固体撮像装置の構成例を示す断面図である。 本発明の第３の実施形態による固体撮像装置の構成例を示す断面図である。 本発明の第４の実施形態による固体撮像装置の構成例を示す断面図である。 本発明の第５の実施形態による撮像装置の構成例を示すブロック図である。 従来の固体撮像装置の構成例を示す断面図である。
　以下、図面を参照し、本発明の実施形態を説明する。
（第１の実施形態）
　まず、本発明の第１の実施形態を説明する。図１は、本実施形態による固体撮像装置の構成例を示している。図１では固体撮像装置の断面が示されている。図１に示す固体撮像装置は、重なった（積層された）複数の基板（第１の基板１０、第２の基板１２、第３の基板１４）と、接続部２０，２１と、支持基板３０と、樹脂層１１０，１３０，１５０とを有する。第１の基板１０と、第２の基板１２と、第３の基板１４とは、裏面照射型の固体撮像素子である。
　図１に示す固体撮像装置を構成する部分の厚さと幅とは、図１に示される厚さと幅とに従うわけではない。図１に示す固体撮像装置を構成する部分の厚さと幅とは任意であってよい。
　第１の基板１０は、半導体層１００と、配線層１０５とを有する。半導体層１００と配線層１０５とは、各基板の主面（基板の表面を構成する複数の面のうち最も広い面）にほぼ垂直な方向に重なっている。また、半導体層１００と配線層１０５とは互いに接触している。
　半導体層１００は、入射した光を信号に変換する光電変換部（ＰＤ）１０１を有する。半導体層１００は、シリコン（Ｓｉ）等の半導体を含む材料で構成されている。光電変換部１０１は、例えば半導体層１００を構成する半導体材料とは不純物濃度が異なる半導体材料で構成されている。半導体層１００は、配線層１０５に接触している第１の面と、外部に露出している、第１の面の反対側にある第２の面とを有する。半導体層１００の第２の面に入射した光が、半導体層１００内を進んで光電変換部１０１に入射する。
　配線層１０５は、配線１０６と、ビア１０７とを有する。配線１０６は、光電変換部１０１で生成された信号やその他の信号を伝送する。ビア１０７は、異なる層の配線１０６を接続する。図１では複数の配線１０６が存在するが、代表として１つの配線１０６の符号が示されている。また、図１では複数のビア１０７が存在するが、代表として１つのビア１０７の符号が示されている。配線１０６は、導電性を有する材料（例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）等の金属）で構成されている。配線層１０５は、樹脂層１１０に接触している第１の面と、第１の面の反対側にあり、半導体層１００に接触している第２の面とを有する。
　配線１０６は、配線パターンが形成された薄膜である。１層のみの配線１０６が形成されていてもよいし、複数層の配線１０６が形成されていてもよい。図１に示す例では、３層の配線１０６が形成されている。異なる層の配線１０６はビア１０７で接続されている。ビア１０７は、導電性を有する材料で構成されている。配線層１０５において、配線１０６およびビア１０７以外の部分は、例えば層間絶縁膜で構成されている。
　第２の基板１２は、半導体層１２０と、配線層１２５とを有する。半導体層１２０と配線層１２５とは、各基板の主面にほぼ垂直な方向に重なっている。また、半導体層１２０と配線層１２５とは互いに接触している。
　半導体層１２０は光電変換部１２１を有する。半導体層１２０は半導体層１００とほぼ同様であるので、半導体層１２０についての詳細な説明を省略する。
　配線層１２５は、配線１２６と、ビア１２７とを有する。図１では複数の配線１２６が存在するが、代表として１つの配線１２６の符号が示されている。また、図１では複数のビア１２７が存在するが、代表として１つのビア１２７の符号が示されている。配線層１２５は配線層１０５とほぼ同様であるので、配線層１２５についての詳細な説明を省略する。
　第３の基板１４は、半導体層１４０と、配線層１４５とを有する。半導体層１４０と配線層１４５とは、各基板の主面にほぼ垂直な方向に重なっている。また、半導体層１４０と配線層１４５とは互いに接触している。
　半導体層１４０は光電変換部１４１を有する。半導体層１４０は半導体層１００とほぼ同様であるので、半導体層１４０についての詳細な説明を省略する。
　配線層１４５は、配線１４６と、ビア１４７とを有する。図１では複数の配線１４６が存在するが、代表として１つの配線１４６の符号が示されている。また、図１では複数のビア１４７が存在するが、代表として１つのビア１４７の符号が示されている。配線層１４５は配線層１０５とほぼ同様であるので、配線層１４５についての詳細な説明を省略する。
　支持基板３０は、固体撮像装置が有する複数の基板を支持する。支持基板３０は、固体撮像装置が有する複数の基板のいずれかと重なっている。図１に示す例では、支持基板３０は第１の基板１０と重なっている。支持基板３０は、外部に露出している第１の面と、第１の面の反対側にあり、樹脂層１１０に接触している第２の面とを有する。
　樹脂層１１０，１３０，１５０は、固体撮像装置が有する複数の基板のうち隣接する２枚の基板を接続する。樹脂層１１０，１３０，１５０は、例えばエポキシ樹脂で構成されている。樹脂層１１０，１３０，１５０によって、基板間の接合強度がより増している。
　樹脂層１１０は、支持基板３０と第１の基板１０との間に形成されている。支持基板３０と第１の基板１０とは、支持基板３０と第１の基板１０の配線層１０５とが向かい合った状態で、樹脂層１１０を介して接続されている。樹脂層１１０は、支持基板３０の第２の面と配線層１０５の第１の面とに接触している。第１の基板１０は、樹脂層１１０によって、支持基板３０と絶縁されている。
　樹脂層１３０は、第１の基板１０と第２の基板１２との間に形成されている。第１の基板１０と第２の基板１２とは、第１の基板１０の半導体層１００と第２の基板１２の配線層１２５とが向かい合った状態で、樹脂層１３０を介して接続されている。樹脂層１３０は、半導体層１００の第２の面と配線層１２５の第１の面とに接触している。第２の基板１２は、樹脂層１３０によって、第１の基板１０と絶縁されている。
　樹脂層１５０は、第２の基板１２と第３の基板１４との間に形成されている。第２の基板１２と第３の基板１４とは、第２の基板１２の半導体層１２０と第３の基板１４の配線層１４５とが向かい合った状態で、樹脂層１５０を介して接続されている。樹脂層１５０は、半導体層１２０の第２の面と配線層１４５の第１の面とに接触している。第３の基板１４は、樹脂層１５０によって、第２の基板１２と絶縁されている。
　接続部２０，２１は、隣接する２枚の基板の間に配置され、その２枚の基板を電気的に接続する。図１では複数の接続部２０が存在するが、代表として１つの接続部２０の符号が示されている。また、図１では複数の接続部２１が存在するが、代表として１つの接続部２１の符号が示されている。接続部２０，２１は、導電性を有する材料（例えば、金（Ａｕ）または銅（Ｃｕ）等の金属）で構成されている。
　接続部２０は、第１の基板１０と第２の基板１２とを電気的に接続する。接続部２０は、接続電極２００，２０１と、バンプ２０２とを有する。接続電極２００は配線層１０５に形成されている。接続電極２００は配線１０６と接続されている。接続電極２００と配線１０６との間にチタン（Ｔｉ）等のＵＢＭ（Ｕｎｄｅｒ　Ｂａｒｒｉｅｒ　Ｍｅｔａｌ）が形成されていてもよい。接続電極２０１は樹脂層１３０に形成されている。接続電極２０１は、ビア１２７を介して配線１２６と接続されている。接続電極２０１とビア１２７との間にチタン（Ｔｉ）等のＵＢＭが形成されていてもよい。
　バンプ２０２は接続電極２００，２０１と接続されている。バンプ２０２は、配線１０６と接続された接続電極２００に接触しているので、配線１０６と電気的に接続されている。また、バンプ２０２は、配線１２６と電気的に接続された接続電極２０１に接触しているので、配線１２６と電気的に接続されている。
　バンプ２０２は半導体層１００を貫通している。バンプ２０２の高さは半導体層１００の厚さよりも大きいため、バンプ２０２は半導体層１００と樹脂層１３０とにまたがって形成されている。バンプ２０２は、第１の基板１０の配線層１０５（配線１０６）と第２の基板１２の配線層１２５（配線１２６）とを電気的に接続し、かつ、第１の基板１０の半導体層１００と第２の基板１２の配線層１２５とのうち第１の基板１０の半導体層１００のみを貫通する接続構造体である。
　バンプ２０２において、半導体層１００を貫通する部分の周囲は絶縁層１０２で囲まれている。絶縁層１０２は、絶縁性を有する材料（例えば、二酸化珪素（ＳｉＯ２））で構成されている。バンプ２０２は、絶縁層１０２によって、半導体層１００と絶縁されている。
　接続部２１は、第２の基板１２と第３の基板１４とを電気的に接続する。接続部２１は、接続電極２１０，２１１と、バンプ２１２とを有する。接続電極２１０は配線層１２５に形成されている。接続電極２１０は配線１２６と接続されている。接続電極２１０と配線１２６との間にチタン（Ｔｉ）等のＵＢＭが形成されていてもよい。接続電極２１１は樹脂層１５０に形成されている。接続電極２１１は、ビア１４７を介して配線１４６と接続されている。接続電極２１１とビア１４７との間にチタン（Ｔｉ）等のＵＢＭが形成されていてもよい。
　バンプ２１２は接続電極２１０，２１１と接続されている。バンプ２１２は、配線１２６と接続された接続電極２１０と接触しているので、配線１２６と電気的に接続されている。また、バンプ２１２は、配線１４６と電気的に接続された接続電極２１１と接触しているので、配線１４６と電気的に接続されている。
　バンプ２１２は半導体層１２０を貫通している。バンプ２１２の高さは半導体層１２０の厚さよりも大きいため、バンプ２１２は半導体層１２０と樹脂層１５０とにまたがって形成されている。バンプ２１２は、第２の基板１２の配線層１２５（配線１２６）と第３の基板１４の配線層１４５（配線１４６）とを電気的に接続し、かつ、第２の基板１２の半導体層１２０と第３の基板１４の配線層１４５とのうち第２の基板１２の半導体層１２０のみを貫通する接続構造体である。
　バンプ２１２において、半導体層１２０を貫通する部分の周囲は絶縁層１２２で囲まれている。絶縁層１２２は、絶縁性を有する材料（例えば、二酸化珪素（ＳｉＯ２））で構成されている。バンプ２１２は、絶縁層１２２によって、半導体層１２０と絶縁されている。
　半導体層１４０と配線層１４５とに溝４００，４１０，４２０，４３０（開口部）が形成されている。溝４００，４１０，４２０，４３０の底部では配線１４６の一部が外部に露出している。半導体層１４０の厚さは、例えば１０μｍ以下であり、溝４００，４１０，４２０，４３０の幅は、例えば５０～１００μｍである。例えば、ワイヤボンディングによって外部から導電性のワイヤを配線１４６と接続することが可能である。溝４００，４１０，４２０，４３０が形成されている位置で露出している配線１４６は、固体撮像装置から外部に信号を出力する、または固体撮像装置に外部から信号を印加するための電極である。つまり、図１に示す固体撮像装置において、第３の基板１４は、光電変換部が形成された複数の基板のうち最も外側に配置された基板であって、半導体層１４０が配線層１４５よりも外側に配置されている。第３の基板１４は、第３の基板１４の配線層１４５と電気的に接続され、外部に露出した電極（配線１４６）を有する。
　複数の基板のうち最も外側に配置された基板は、複数の基板のうち、他の基板と接触していない主面を有する基板である。図１に示す固体撮像装置では、第１の基板１０と第３の基板１４とが、最も外側に配置された基板である。固体撮像装置が、光電変換部が形成された基板を２枚だけ有する場合、その２枚の基板が、最も外側に配置された基板である。言い換えると、複数の基板のうち最も外側に配置された基板は、複数の基板のうち少なくともいずれかの主面が水平面にほぼ平行となるように複数の基板が配置された場合に複数の基板のうち最も上側または最も下側に配置された基板である。
　溝４００が形成されている位置の電極は、例えば各基板で共通の電源、グラウンド（ＧＮＤ）、またはクロックのために使用される。溝４１０，４２０，４３０が形成されている位置の電極は、例えば各基板で個別の信号のために使用される。各基板で個別の信号は、例えば光電変換部１０１，１２１，１４１から出力された信号、各基板に配置された回路を駆動するためのクロック、または各基板に配置された回路に供給される制御信号である。基板毎に異なる速さで光電変換部１０１，１２１，１４１からの信号を外部に出力するなどの場合、基板毎に異なるクロックが供給されてもよい。溝４１０が形成されている位置の電極は、第３の基板１４の個別の信号のために使用される。溝４２０が形成されている位置の電極は、第２の基板１２の個別の信号のために使用される。溝４３０が形成されている位置の電極は、第１の基板１０の個別の信号のために使用される。
　例えば、光電変換部１０１から出力された信号は、溝４３０が形成されている位置における接続部２０を介して第２の基板１２に転送される。第２の基板１２に転送された信号は、接続部２１を介して第３の基板１４に転送される。第３の基板１４に転送された信号は、溝４３０が形成されている位置の電極から外部に出力される。例えば、光電変換部１２１から出力された信号は、溝４２０が形成されている位置における接続部２１を介して第３の基板１４に転送される。第３の基板１４に転送された信号は、溝４２０が形成されている位置の電極から外部に出力される。例えば、光電変換部１４１から出力された信号は、溝４１０が形成されている位置の電極から外部に出力される。
　図１に示す固体撮像装置は、光電変換部が形成された３枚の基板を有しているが、固体撮像装置が、光電変換部が形成された２枚の基板または４枚以上の基板を有していてもよい。また、図１に示す固体撮像装置では、隣接する基板が樹脂層１１０，１３０，１５０によって接続されているが、隣接する基板を接続する方法はこれに限らない。また、溝４００，４１０，４２０，４３０の底部に、配線１４６と接続された金属等の電極が形成されていてもよい。
　固体撮像装置に必須の構造（例えば、光電変換部１０１，１２１，１４１）と必ずしも直接的には関連していない構造、または接続部２０，２１と必ずしも直接的には関連していない構造は、本実施形態による固体撮像装置の特徴的な構造ではない。つまり、支持基板３０と、絶縁層１０２，１２２と、樹脂層１１０，１３０，１５０と、ビア１０７，１２７，１４７と、溝４００，４１０，４２０，４３０とは、本実施形態による固体撮像装置の特徴的な構造ではない。また、これらの構造は、本実施形態による固体撮像装置の特徴的な効果を得るために必須の構造ではない。
　また、接続部２０の接続電極２００，２０１は、バンプ２０２を配線層１０５および配線層１２５と接続するための補助的な構造であるため、本実施形態による固体撮像装置の特徴的な効果を得るために必須の構造ではない。接続部２１の接続電極２１０，２１１についても同様である。
　上記の構造では、バンプ２０２は半導体層１００のみを貫通し、バンプ２１２は半導体層１２０のみを貫通する。このため、１枚以上の基板を貫通する貫通電極を形成する場合と比較して、バンプ２０２，２１２をより容易に製造することができる。つまり、製造がより容易な固体撮像装置を提供することができる。
　図１３に示す従来の固体撮像装置では、電極９０に接続される貫通電極９００，９０１，９０２を１つの貫通電極に共通化するためには、各基板に形成された接続電極９１０，９１１，９１２を貫通するように貫通電極を形成する必要がある。しかし、金属で形成された接続電極９１０，９１１，９１２を貫通するように貫通電極を形成することが困難である。このため、貫通電極９００，９０１，９０２を、共通化せずに別々に設ける必要がある。この場合、貫通電極９００，９０１，９０２を別々に設ける領域が必要であるため、固体撮像装置の小型化が困難である。
　図１に示す固体撮像装置では、複数の基板に共通の電源等のために、各基板に対応する複数の構造を用意する必要がない。例えば、溝４００が形成されている位置では、外部から電源を配線層１４５に与えることによって、電源が第３の基板１４に供給される。配線層１４５に与えられた電源は、同時に、バンプ２１２を介して配線層１２５に与えられる。これによって、電源が第２の基板１２に供給される。また、配線層１２５に与えられた電源は、同時に、バンプ２０２を介して配線層１０５に与えられる。これによって、電源が第１の基板１０に供給される。つまり、複数の基板に共通の電源等のために必要な構造を共通化することができる。したがって、固体撮像装置を小型化することができる。
　上記のように、本実施形態では、バンプ２０２，２１２が固体撮像装置の小型化に寄与する。このため、小型化され、かつ、製造がより容易な固体撮像装置を提供することができる。
　次に、本実施形態による固体撮像装置の製造方法を説明する。図２Ａ～図８Ｂは、固体撮像装置を製造する手順例を示している。図２Ａ～図８Ｂでは固体撮像装置の断面が示されている。
（ステップＳ０）
　半導体層１００と、配線層１０５とを有する第１の基板１０が用意される。半導体層１００には、光電変換部１０１が形成されている。配線層１０５には、配線１０６が形成され、半導体層１００と重なる。また、半導体層１２０と、配線層１２５とを有する第２の基板１２が用意される。半導体層１２０には、光電変換部１２１が形成されている。配線層１２５には、配線１２６が形成され、半導体層１２０と重なる。
（ステップＳ１）
　配線層１０５の第１の面が、樹脂層１１０を介して支持基板３０と接続される。これによって、第１の基板１０は、樹脂層１１０を介して支持基板３０と接合される（図２Ａ）。
（ステップＳ２）
　半導体層１００の第２の面が研磨される。これによって、半導体層１００が薄くなる（図２Ｂ）。
（ステップＳ３）
　半導体層１００の一部が第２の面側からエッチングされ、半導体層１００に溝１０３が形成される。このとき、半導体層１００を貫通するように、かつ、配線層１０５が露出するようにエッチングが行われる。本実施形態の例では、配線層１０５の配線１０６が露出するまでエッチングが行われる（図３Ａ）。ステップＳ３は、半導体層１００と、配線層１０５と、を有する第１の基板１０の半導体層１００の一部をエッチングし、第１の基板１０の配線層１０５を露出させる工程である。半導体層１００には、光電変換部１０１が形成されている。配線層１０５には、配線１０６が形成され、半導体層１００と重なる。
（ステップＳ４）
　エッチングによって露出した配線１０６の表面に接続電極２００が形成される。また、溝１０３の表面に絶縁層１０２が形成される（図３Ｂ）。
（ステップＳ５）
　第２の基板１２の配線層１２５の第１の面において、ビア１２７が露出している位置に接続電極２０１が形成される。これによって、接続電極２０１はビア１２７と電気的に接続される。また、接続電極２０１は、配線１２６と接続されたビア１２７と接触しているので、配線１２６と電気的に接続される（図４Ａ）。
（ステップＳ６）
　接続電極２０１に接続するバンプ２０２が形成される。形成されたバンプ２０２は、配線１２６と電気的に接続された接続電極２０１と接触しているので、配線１２６と電気的に接続されている（図４Ｂ）。バンプ２０２の高さは半導体層１００の厚さよりも大きいことが望ましい。ステップＳ６は、半導体層１２０と配線層１２５とを有する第２の基板１２の配線層１２５（配線１２６）と電気的に接続された接続構造体を形成する工程である。
（ステップＳ７）
　第１の基板１０の半導体層１００と第２の基板１２の配線層１２５とが向かい合った状態で、バンプ２０２と接続電極２００との平面的な位置がほぼ一致するように、支持基板３０と接続された第１の基板１０と、第２の基板１２との位置が調整される。続いて、バンプ２０２が、絶縁層１０２で覆われた溝に挿入され、接続電極２００と接続される。これによって、配線層１０５と配線層１２５とが、接続電極２００，２０１とバンプ２０２とを有する接続部２０によって電気的に接続されると共に、第１の基板１０と第２の基板１２とが接合される。第１の基板１０と第２の基板１２とが接合された状態では、バンプ２０２は、配線１０６と接続された接続電極２００と接触しているので、配線１０６と電気的に接続されている。また、第１の基板１０と第２の基板１２とが接合された状態では、第１の基板１０と第２の基板１２との間に空隙が存在する（図５Ａ）。
　バンプ２０２と接続電極２００との接続は、以下のように行われる。例えば、半導体層１００と配線層１２５とが向かい合った状態で、支持基板３０に接合された第１の基板１０と、第２の基板１２とが加圧板に挟まれる。この状態でプレス装置によって加熱および加圧されると、バンプ２０２と接続電極２００とが電気的に接合される。バンプ２０２と接続電極２００とが接合される前に、第１の基板１０の表面と、第２の基板１２の表面と、接続電極２００，２０１と、バンプ２０２とをプラズマクリーニングや逆スパッタ等により清浄化してもよい。いわゆる表面活性化によってバンプ２０２と接続電極２００とが接合され易くなる。
　ステップＳ７は、第１の基板１０の半導体層１００と第２の基板１２の配線層１２５とが向かい合った状態で、接続構造体であるバンプ２０２を、第１の基板１０の半導体層１００のエッチングによって露出した第１の基板１０の配線層１０５（配線１０６）と電気的に接続させる工程である。
（ステップＳ８）
　第１の基板１０と第２の基板１２との間に樹脂が充填され、樹脂層１３０が形成される（図５Ｂ）。
　樹脂層１３０の形成は、以下のように行われる。例えば、加熱されて流動性が高くなったエポキシ樹脂が第１の基板１０と第２の基板１２との間に流し込まれる。その後、流し込まれたエポキシ樹脂が冷却され、エポキシ樹脂が固化する。第１の基板１０と第２の基板１２との間にエポキシ樹脂を流し込む際、差圧効果を利用してもよい。
（ステップＳ９）
　半導体層１２０の第２の面が研磨される。これによって、半導体層１２０が薄くなる（図６Ａ）。
（ステップＳ１０）
　半導体層１２０の一部が第２の面側からエッチングされ、半導体層１２０に溝が形成される。このとき、半導体層１２０が貫通されるように、かつ、配線層１２５が露出するようにエッチングが行われる。本実施形態の例では、配線層１２５の配線１２６が露出するまでエッチングが行われる。エッチングによって露出した配線１２６の表面に接続電極２１０が形成される。また、エッチングによって形成された溝の表面に絶縁層１２２が形成される（図６Ｂ）。ステップＳ１０は、ステップＳ３，Ｓ４に対応する工程である。
（ステップＳ１１）
　第３の基板１４の配線層１４５の第１の面において、ビア１４７が露出している位置に接続電極２１１が形成される。これによって、接続電極２１１はビア１４７と電気的に接続される。また、接続電極２１１は、配線１４６と接続されたビア１４７と接触しているので、配線１４６と電気的に接続される。さらに、接続電極２１１に接続するバンプ２１２が形成される。形成されたバンプ２１２は、配線１４６と電気的に接続された接続電極２１１と接触しているので、配線１４６と電気的に接続されている（図７Ａ）。バンプ２１２の高さは半導体層１２０の厚さよりも大きいことが望ましい。ステップＳ１１は、ステップＳ５，Ｓ６に対応する工程である。
（ステップＳ１２）
　第２の基板１２の半導体層１２０と第３の基板１４の配線層１４５とが向かい合った状態で、バンプ２１２と接続電極２１０との平面的な位置がほぼ一致するように、第２の基板１２と、第３の基板１４との位置が調整される。続いて、バンプ２１２が、絶縁層１２２で覆われた溝に挿入され、接続電極２１０と接続される。これによって、配線層１２５と配線層１４５とが、接続電極２１０，２１１とバンプ２１２とを有する接続部２１によって電気的に接続されると共に、第２の基板１２と第３の基板１４とが接合される。第２の基板１２と第３の基板１４とが接合された状態では、バンプ２１２は、配線１２６と接続された接続電極２１０と接触しているので、配線１２６と電気的に接続されている。また、第２の基板１２と第３の基板１４とが接合された状態では、第２の基板１２と第３の基板１４との間に空隙が存在する。さらに、第２の基板１２と第３の基板１４との間に樹脂が充填され、樹脂層１５０が形成される（図７Ｂ）。ステップＳ１２は、ステップＳ７，Ｓ８に対応する工程である。
（ステップＳ１３）
　半導体層１４０の第２の面が研磨される。これによって、半導体層１４０が薄くなる（図８Ａ）。
（ステップＳ１４）
　半導体層１４０の一部が第２の面側からエッチングされ、半導体層１４０に溝４００，４１０，４２０，４３０が形成される。このとき、半導体層１４０を貫通するように、かつ、配線層１４５が露出するようにエッチングが行われる。本実施形態の例では、配線層１４５の配線１４６が露出するまでエッチングが行われる。これによって、外部と電気的に接続する電極が形成される（図８Ｂ）。
　接続部２０，２１を形成する工程と必ずしも直接的には関連していない工程、および接続部２０，２１によって基板を接続する工程と必ずしも直接的には関連していない工程は、固体撮像装置の製造方法の特徴的な工程ではない。つまり、ステップＳ０～Ｓ２，Ｓ８～Ｓ９，Ｓ１３～Ｓ１４は、本実施形態による固体撮像装置の製造方法の特徴的な工程ではない。同様に、ステップＳ４において絶縁層１０２を形成する工程と、ステップＳ１２において樹脂層１５０を形成する工程とは、本実施形態による固体撮像装置の製造方法の特徴的な工程ではない。また、これらの工程は、本実施形態による固体撮像装置の製造方法の特徴的な効果を得るために必須の工程ではない。
　また、ステップＳ４において接続電極２００を形成する工程と、ステップＳ５において接続電極２０１を形成する工程とは、バンプ２０２を半導体層１００および配線層１２５と接続するための補助的な工程であるため、本実施形態による固体撮像装置の製造方法の特徴的な効果を得るために必須の工程ではない。ステップＳ１０において接続電極２１０を形成する工程と、ステップＳ１１において接続電極２１１を形成する工程とについても同様である。
　上記の製造方法では、バンプ２０２は半導体層１００のみを貫通し、バンプ２１２は半導体層１２０のみを貫通する。このため、１枚以上の基板を貫通する貫通電極を形成する場合と比較して、バンプ２０２，２１２をより容易に製造することができる。つまり、固体撮像装置をより容易に製造することができる。
　また、上記の製造方法では、複数の基板に共通の電源等のために必要な、共通化された構造を容易に製造することができる。さらに、構造の共通化によって、固体撮像装置が小型化される。つまり、小型化された固体撮像装置をより容易に製造することができる。
　本実施形態によれば、重なった複数の基板（第１の基板１０、第２の基板１２、第３の基板１４）であって、複数の基板のそれぞれは、入射した光を信号に変換する光電変換部１０１，１２１，１４１が形成された半導体層１００，１２０，１４０と、信号を伝送する配線１０６，１２６，１４６が形成され、半導体層１００，１２０，１４０と重なる配線層１０５，１２５，１４５と、を有し、複数の基板の隣接する２枚の基板のうち第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）と第２の基板１２の配線層１２５（または第３の基板１４の配線層１４５）とが向かい合う複数の基板と、第１の基板１０の配線層１０５（または第２の基板１２の配線層１２５）と第２の基板１２の配線層１２５（または第３の基板１４の配線層１４５）とを電気的に接続し、かつ、第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）と第２の基板１２の配線層１２５（または第３の基板１４の配線層１４５）とのうち第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）のみを貫通する接続構造体（バンプ２０２またはバンプ２１２）と、を有する固体撮像装置が提供される。
　また、本実施形態によれば、入射した光を信号に変換する光電変換部１０１が形成された半導体層１００と、信号を伝送する配線１０６が形成され、半導体層１００と重なる配線層１０５と、を有する第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）の一部をエッチングし、第１の基板１０の配線層１０５（または第２の基板１２の配線層１２５）を露出させる工程（ステップＳ３またはステップＳ１０）と、半導体層１２０と配線層１２５とを有する第２の基板１２の配線層１２５（または第３の基板１４の配線層１４５）と電気的に接続された接続構造体（バンプ２０２またはバンプ２１２）を形成する工程（ステップＳ６またはステップＳ１１）と、第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）と第２の基板１２の配線層１２５（または第３の基板１４の配線層１４５）とが向かい合った状態で、接続構造体（バンプ２０２またはバンプ２１２）を、第１の基板１０の半導体層１００（または第２の基板１２の半導体層１２０）のエッチングによって露出した第１の基板１０の配線層１０５（または第２の基板１２の配線層１２５）と電気的に接続させる工程（ステップＳ７またはステップＳ１２）と、を有する固体撮像装置の製造方法が提供される。
　本実施形態では、第１の基板１０の半導体層１００または第２の基板１２の半導体層１２０のみを貫通するバンプ２０２またはバンプ２１２によって、第１の基板１０の配線層１０５または第２の基板１２の配線層１２５と、第２の基板１２の配線層１２５または第３の基板１４の配線層１４５とが電気的に接続されるので、固体撮像装置の製造をより容易にすることができる。また、小型化された固体撮像装置の製造をより容易にすることができる。
（第２の実施形態）
　次に、本発明の第２の実施形態を説明する。図９は、本実施形態による固体撮像装置の構成例を示している。図９では固体撮像装置の断面が示されている。
　図９に示す固体撮像装置では、図１に示す固体撮像装置における絶縁層１０２が樹脂層１３１に変更され、絶縁層１２２が樹脂層１５１に変更されている。つまり、バンプ２０２において、半導体層１００を貫通する部分の周囲は樹脂層１３１で囲まれている。また、バンプ２１２において、半導体層１２０を貫通する部分の周囲は樹脂層１５１で囲まれている。樹脂層１３１，１５１以外の構造については、図１に示す固体撮像装置の構造とほぼ同様であるので、樹脂層１３１，１５１以外の構造についての説明を省略する。
　樹脂層１３１は、樹脂層１３０を構成する樹脂と同一の樹脂で構成されている。また、樹脂層１５１は、樹脂層１５０を構成する樹脂と同一の樹脂で構成されている。
　本実施形態による固体撮像装置を製造する場合、第１の実施形態における絶縁層１０２，１２２を形成する工程が不要である。本実施形態では、樹脂層１３０を形成する工程で樹脂層１３１が形成され、樹脂層１５０を形成する工程で樹脂層１５１が形成される。
　本実施形態では、第１の実施形態における絶縁層１０２，１２２を形成する工程が不要であるため、より少ない工程で固体撮像装置を製造することができる。
（第３の実施形態）
　次に、本発明の第３の実施形態を説明する。図１０は、本実施形態による固体撮像装置の構成例を示している。図１０では固体撮像装置の断面が示されている。
　図１０に示す固体撮像装置では、図９に示す固体撮像装置における第１の基板１０と、樹脂層１１０と、支持基板３０とが支持基板３１に変更され、接続部２０が接続部２２に変更されている。また、図１０に示す固体撮像装置では、図９に示す固体撮像装置における溝４００が削除されている。上記の構造以外の構造については、図９に示す固体撮像装置の構造とほぼ同様であるので、上記の構造以外の構造についての説明を省略する。図１０における樹脂層１５１は、図１における絶縁層１２２に変更されてもよい。
　支持基板３１は、光電変換部が形成された複数の基板のうち最も外側に配置された第２の基板１２と重なっている。より具体的には、支持基板３１は、光電変換部が形成された複数の基板のうち最も外側に配置された基板であって、配線層１２５が半導体層１２０よりも外側に配置された第２の基板１２と重なっている。支持基板３１は、配線層３１０と、回路基板３１５とを有する。配線層３１０と回路基板３１５とは、各基板の主面に垂直な方向に重なっている。また、配線層３１０と回路基板３１５とは互いに接触している。
　配線層３１０は、配線３１１と、ビア３１２とを有する。配線３１１は、光電変換部１２１，１４１で生成された信号やその他の信号を伝送する。ビア３１２は、異なる層の配線３１１を接続する。図１０では複数の配線３１１が存在するが、代表として１つの配線３１１の符号が示されている。また、図１０では複数のビア３１２が存在するが、代表として１つのビア３１２の符号が示されている。
　配線３１１は、導電性を有する材料（例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）等の金属）で構成されている。配線層３１０は、回路基板３１５と接触している第１の面と、第１の面の反対側にあり、樹脂層１３０に接触している第２の面とを有する。配線３１１は、配線パターンが形成された薄膜である。１層のみの配線３１１が形成されていてもよいし、複数層の配線３１１が形成されていてもよい。図１０に示す例では、３層の配線３１１が形成されている。異なる層の配線３１１はビア３１２で接続されている。ビア３１２は、導電性を有する材料で構成されている。配線層３１０において、配線３１１およびビア３１２以外の部分は、例えば層間絶縁膜で構成されている。
　回路基板３１５は、シリコン（Ｓｉ）等の半導体を含む材料で構成されている。回路基板３１５は、外部に露出している第１の面と、第１の面の反対側にあり、配線層３１０に接触している第２の面とを有する。例えば、回路基板３１５は、複数の基板のいずれかに形成された光電変換部１２１，１４１で生成された信号を処理する処理回路（例えば、増幅回路）を有する。または、回路基板３１５は、複数の基板のいずれかに形成された光電変換部１２１，１４１を含む画素を駆動する駆動回路（例えば、光電変換部１２１，１４１をリセットするリセット回路、または光電変換部１２１，１４１に蓄積された電荷を電荷蓄積部に転送する転送回路）を有する。処理回路または駆動回路は配線層３１０に形成されていてもよい。
　接続部２２は、隣接する支持基板３１と第２の基板１２との間に配置され、支持基板３１と第２の基板１２とを電気的に接続する。図１０では複数の接続部２２が存在するが、代表として１つの接続部２２の符号が示されている。接続部２２は、導電性を有する材料（例えば、金（Ａｕ）または銅（Ｃｕ）等の金属）で構成されている。
　接続部２２は、接続電極２２０，２２１と、バンプ２２２とを有する。接続部２２は樹脂層１３０に形成されている。接続電極２２０は、ビア３１２を介して配線３１１と接続されている。接続電極２２０とビア３１２との間にチタン（Ｔｉ）等のＵＢＭが形成されていてもよい。接続電極２２１は、ビア１２７を介して配線１２６と接続されている。接続電極２２１とビア１２７との間にチタン（Ｔｉ）等のＵＢＭが形成されていてもよい。
　バンプ２２２は接続電極２２０，２２１と接続されている。バンプ２２２は、配線３１１と接続された接続電極２２０と接触しているので、配線３１１と電気的に接続されている。また、バンプ２２２は、配線１２６と電気的に接続された接続電極２２１と接触しているので、配線１２６と電気的に接続されている。バンプ２２２は、接続電極２２０と接続電極２２１とを接続することによって、支持基板３１の配線層３１０（配線３１１）と第２の基板１２の配線層１２５（配線１２６）とを電気的に接続する。
　図１０に示す固体撮像装置における第２の基板１２と第３の基板１４とを接続する構造は、図１に示す固体撮像装置における第１の基板１０と第２の基板１２とを接続する構造とほぼ同様である。このため、製造がより容易な固体撮像装置を提供することができる。
　図１０に示す固体撮像装置を製造する手順では、図１に示す固体撮像装置を製造する手順における第１の基板１０と、樹脂層１１０と、支持基板３０との代わりに支持基板３１が用いられ、接続部２０の代わりに接続部２２が形成される。これ以外の手順については、図１に示す固体撮像装置を製造する手順とほぼ同様であるので、図１０に示す固体撮像装置を製造する手順についての説明を省略する。
　次に、光電変換部１２１，１４１で生成された信号の転送経路について説明する。以下では、光電変換部１２１，１４１よりも左側にある接続部２１，２２と、溝４３０が形成されている位置における接続部２１，２２とを介して信号が転送される例を説明する。
　例えば、光電変換部１２１から出力された信号は、光電変換部１２１，１４１よりも左側にある接続部２２を介して支持基板３１に転送される。支持基板３１に転送された信号は、回路基板３１５に形成されている処理回路によって処理される。処理回路によって処理された信号は、溝４３０が形成されている位置における接続部２２を介して第２の基板１２に転送される。第２の基板１２に転送された信号は、接続部２１を介して第３の基板１４に転送される。第３の基板１４に転送された信号は、溝４３０が形成されている位置の電極から外部に出力される。
　例えば、光電変換部１４１から出力された信号は、光電変換部１２１，１４１よりも左側にある接続部２１を介して第２の基板１２に転送される。第２の基板１２に転送された信号は、接続部２２を介して支持基板３１に転送される。支持基板３１に転送された信号は、回路基板３１５に形成されている処理回路によって処理される。処理回路によって処理された信号は、上記と同様に、溝４３０が形成されている位置の電極から外部に出力される。
　光電変換部１２１から出力された信号と、光電変換部１４１から出力された信号とが異なる接続部２２を介して第２の基板１２から支持基板３１に転送されてもよい。また、光電変換部１２１と光電変換部１４１とから時分割で信号が出力され、その信号が、同一の接続部２２を介して第２の基板１２から支持基板３１に転送されてもよい。
　同様に、光電変換部１２１，１４１から出力されて処理回路で処理された信号が異なる接続部２１，２２を介して支持基板３１から第３の基板１４に転送されてもよい。また、光電変換部１２１から出力されて処理回路で処理された信号と、光電変換部１４１から出力されて処理回路で処理された信号とが処理回路から時分割で出力され、その信号が、同一の接続部２１，２２を介して支持基板３１から第３の基板１４に転送されてもよい。
　以下では、光電変換部１２１，１４１を含む画素を駆動する駆動回路から出力される駆動信号の転送経路について説明する。以下では、光電変換部１２１，１４１よりも左側にある接続部２１，２２を介して駆動信号が転送される例を説明する。
　例えば、駆動回路から出力された駆動信号は、接続部２２を介して第２の基板１２に転送される。第２の基板１２に転送された駆動信号は、配線１２６とビア１２７とを介して、光電変換部１２１を含む画素の各回路に転送される。また、第２の基板１２に転送された駆動信号は、接続部２１を介して第３の基板１４に転送される。第３の基板１４に転送された駆動信号は、配線１４６とビア１４７とを介して、光電変換部１４１を含む画素の各回路に転送される。
　本実施形態では、処理回路または駆動回路が支持基板３１に配置されているので、光電変換部が形成されている基板には処理回路または駆動回路を設けなくてよい。または、光電変換部が形成されている基板に配置されている処理回路または駆動回路の一部を支持基板３１に移動することが可能である。このため、処理回路または駆動回路が、光電変換部が形成されている基板に設けられる場合と比較して、固体撮像装置のサイズをより小さくすることができる。また、支持基板３１に処理回路を追加することが可能となるため、固体撮像装置により多くの機能を実装することができる。
（第４の実施形態）
　次に、本発明の第４の実施形態を説明する。図１１は、本実施形態による固体撮像装置の構成例を示している。図１１では固体撮像装置の断面が示されている。
　図１１に示す固体撮像装置では、図１０に示す固体撮像装置における電極の構造が、異なる構造に変更されている。電極の構造以外の構造については、図１０に示す固体撮像装置の構造とほぼ同様であるので、電極の構造以外の構造についての説明を省略する。
　回路基板３１５において、配線層３１０に接触している第２の面と反対側の第１の面には電極４０，４１，４２，４３が形成されている。電極４０，４１，４２，４３は、導電性を有する材料で構成されている。電極４０と配線３１１とは、回路基板３１５を貫通する貫通電極４４０によって接続されている。電極４１と配線３１１とは、回路基板３１５を貫通する貫通電極４４１によって接続されている。電極４２と配線３１１とは、回路基板３１５を貫通する貫通電極４４２によって接続されている。電極４３と配線３１１とは、回路基板３１５を貫通する貫通電極４４３によって接続されている。貫通電極４４０，４４１，４４２，４４３は、導電性を有する材料で構成されている。
　つまり、図１１に示す固体撮像装置は、光電変換部が形成された複数の基板のうち最も外側に配置された第２の基板１２と重なる支持基板３１を有する。より具体的には、図１１に示す固体撮像装置は、光電変換部が形成された複数の基板のうち最も外側に配置された基板であって、配線層１２５が半導体層１２０よりも外側に配置された第２の基板１２と重なる支持基板３１を有する。支持基板３１は、光電変換部が形成された複数の基板のうち支持基板３１と重なる第２の基板１２の配線層１２５と電気的に接続され、外部に露出した電極４０，４１，４２，４３を有する。
　電極４０は、例えば各基板で共通の電源、グラウンド（ＧＮＤ）、またはクロックのために使用される。電極４１，４２，４３は、例えば各基板の個別の信号のために使用される。
　例えば、光電変換部１２１から出力された信号は、電極４２が形成されている位置における接続部２２を介して支持基板３１に転送される。支持基板３１に転送された信号は、貫通電極４４２を介して電極４２に転送される。電極４２に転送された信号は、電極４２から外部に出力される。例えば、光電変換部１４１から出力された信号は、電極４３が形成されている位置における接続部２１を介して第２の基板１２に転送される。第２の基板１２に転送された信号は、接続部２２を介して支持基板３１に転送される。支持基板３１に転送された信号は、貫通電極４４３を介して電極４３に転送される。電極４３に転送された信号は、電極４３から外部に出力される。
　図１１に示す固体撮像装置を製造する手順では、図１に示す固体撮像装置を製造する手順における第１の基板１０と、樹脂層１１０と、支持基板３０との代わりに支持基板３１が用いられ、接続部２０の代わりに接続部２２が形成される。例えば、第２の基板１２と第３の基板１４とが接続された後、回路基板３１５の第１の面が研磨され、回路基板３１５が薄くなった後、回路基板３１５を貫通する溝が形成される。その溝に金属が埋め込まれることによって、電極４０，４１，４２，４３と貫通電極４４０，４４１，４４２，４４３とが形成される。これ以外の手順については、図１に示す固体撮像装置を製造する手順とほぼ同様であるので、図１１に示す固体撮像装置を製造する手順についての説明を省略する。
　本実施形態では、支持基板３１に電極４０，４１，４２，４３と貫通電極４４０，４４１，４４２，４４３とが形成されているが、図１または図９に示す固体撮像装置の支持基板３０に電極４０，４１，４２，４３と貫通電極４４０，４４１，４４２，４４３とが形成されていてもよい。
　本実施形態では、支持基板３１に電極４０，４１，４２，４３が形成されている。このため、固体撮像装置を含むパッケージを形成する場合に、電極４０，４１，４２，４３と、パッケージが実装される基板とをはんだ等によって接続することが可能となる。第３の基板１４の表面に電極を設けてワイヤボンディングによって外部からワイヤを電極と接続することによってパッケージを形成する場合には、ワイヤと接続するリードが必要となり、パッケージの面積が増加する。したがって、本実施形態では、パッケージの面積をより小さくすることができる。
（第５の実施形態）
　次に、本発明の第５の実施形態を説明する。図１２は、本実施形態による撮像装置の構成例を示している。本実施形態による撮像装置は、撮像機能を有する電子機器であればよく、デジタルカメラのほか、デジタルビデオカメラ、内視鏡等であってもよい。
　図１２に示す撮像装置は、レンズ５１と、撮像部５２と、画像処理部５３と、表示部５４と、駆動制御部５５と、レンズ制御部５６と、カメラ制御部５７と、カメラ操作部５８とを有する。図１２にはメモリカード５９も示されているが、このメモリカード５９を撮像装置に対して着脱可能に構成してもよい。つまり、メモリカード５９は撮像装置に固有の構成でなくても構わない。
　レンズ５１は、固体撮像装置を構成する撮像部５２の撮像面に被写体の光学像を結像するための撮影レンズである。撮像部５２は、レンズ５１によって結像された被写体の光学像を光電変換によりデジタルの画像信号に変換して出力する。撮像部５２は、第１の実施形態～第４の実施形態による固体撮像装置のいずれかである。画像処理部５３は、撮像部５２から出力される画像信号に種々のデジタル的な画像処理を施す。
　表示部５４は、画像処理部５３により表示用に画像処理された画像信号に基づき画像を表示する。この表示部５４は、静止画像を表示することができると共に、被撮像範囲の画像をリアルタイムに表示する動画（ライブビュー）表示を行うことができる。駆動制御部５５は、カメラ制御部５７からの指示に基づいて撮像部５２の動作を制御する。レンズ制御部５６は、カメラ制御部５７からの指示に基づいて、レンズ５１の絞りや焦点位置を制御する。
　カメラ制御部５７は、撮像装置全体を制御する。カメラ制御部５７の動作は、撮像装置が内蔵するＲＯＭに格納されているプログラムに規定されている。カメラ制御部５７は、このプログラムを読み出して、プログラムが規定する内容に従って、各種の制御を行う。
　カメラ操作部５８は、ユーザが撮像装置に対する各種の操作入力を行うための操作用の各種部材を有し、操作入力の結果に基づく信号をカメラ制御部５７へ出力する。カメラ操作部５８の具体例として、撮像装置の電源をオン・オフするための電源スイッチ、静止画撮影を指示するためのレリーズボタン、静止画撮影モードを単写モードと連写モードとの間で切り替えるための静止画撮影モードスイッチなどが挙げられる。メモリカード５９は、画像処理部５３により記録用に処理された画像信号を保存するための記録媒体である。
　本実施形態では、第１の実施形態～第４の実施形態による固体撮像装置のいずれかが撮像部５２に使用されている。このため、撮像装置をより容易に製造することができる。
　以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。本発明は前述した説明に限定されることはなく、添付のクレームの範囲によってのみ限定される。
上記各実施形態は、第１の基板の半導体層のみを貫通する接続構造体によって第１の基板の配線層と第２の基板の配線層とが電気的に接続されるため、小型化され、かつ、製造がより容易な固体撮像装置および固体撮像装置の製造方法を提供できる。
　１０，７０　第１の基板
　１２，７２　第２の基板
　１４，７４　第３の基板
　２０，２１，２２　接続部
　３０，３１，８０　支持基板
　４０，４１，４２，４３，９０，９１，９２，９３　電極
　５１　レンズ
　５２　撮像部
　５３　画像処理部
　５４　表示部
　５５　駆動制御部
　５６　レンズ制御部
　５７　カメラ制御部
　５８　カメラ操作部
　５９　メモリカード
　１００，１２０，１４０，７００，７２０，７４０　半導体層
　１０１，１２１，１４１，７０１，７２１，７４１　光電変換素子
　１０２，１２２　絶縁層
　１０３，４００，４１０，４２０，４３０　溝
　１０５，１２５，１４５，３１０，７０５，７２５，７４５　配線層
　１０６，１２６，１４６，３１１，７０６，７２６，７４６　配線
　１０７，１２７，１４７，３１２，７０７，７２７，７４７　ビア
　１１０，１３０，１３１，１５０，１５１　樹脂層
　２００，２０１，２１０，２１１，２２０，２２１，９１０，９１１，９１２，９１３，９１４，９１５　接続電極
　２０２，２１２，２２２　バンプ
　３１５　回路基板
　４４０，４４１，４４２，４４３，９００，９０１，９０２，９０３，９０４，９０５　貫通電極
　７１０，７３０，７５０　パッシベーション膜

Claims (9)

  1. 　重なった複数の基板であって、前記複数の基板のそれぞれは、
    　入射した光を信号に変換する光電変換部が形成された半導体層と、
    　前記信号を伝送する配線が形成され、前記半導体層と重なる配線層と、
    　を有し、前記複数の基板の隣接する２枚の基板のうち第１の基板の前記半導体層と第２の基板の前記配線層とが向かい合う前記複数の基板と、
    　前記第１の基板の前記配線層と前記第２の基板の前記配線層とを電気的に接続し、かつ、前記第１の基板の前記半導体層と前記第２の基板の前記配線層とのうち前記第１の基板の前記半導体層のみを貫通する接続構造体と、
    　を有する固体撮像装置。
  2. 　前記第１の基板の前記半導体層と前記第２の基板の前記配線層との間に形成された樹脂層をさらに有する請求項１に記載の固体撮像装置。
  3. 　前記接続構造体の、前記半導体層を貫通する部分の周囲が樹脂で覆われている請求項２に記載の固体撮像装置。
  4. 　前記複数の基板のうち最も外側に配置された基板と重なる支持基板をさらに有し、
    　前記支持基板は、前記複数の基板のいずれかに形成された前記光電変換部で生成された前記信号を処理する処理回路を有する請求項１に記載の固体撮像装置。
  5. 　前記複数の基板のうち最も外側に配置された基板と重なる支持基板をさらに有し、
    　前記支持基板は、前記複数の基板のいずれかに形成された前記光電変換部を含む画素を駆動する駆動回路を有する請求項１に記載の固体撮像装置。
  6. 　前記複数の基板のうち最も外側に配置された基板であって、前記半導体層が前記配線層よりも外側に配置された基板は、当該基板の前記配線層と電気的に接続され、外部に露出した電極を有する請求項１に記載の固体撮像装置。
  7. 　前記複数の基板のうち最も外側に配置された基板と重なる支持基板をさらに有し、
    　前記支持基板は、前記複数の基板のうち前記支持基板と重なる基板の前記配線層と電気的に接続され、外部に露出した電極を有する請求項１に記載の固体撮像装置。
  8. 　請求項１に記載の固体撮像装置を有する撮像装置。
  9. 　入射した光を信号に変換する光電変換部が形成された半導体層と、前記信号を伝送する配線が形成され、前記半導体層と重なる配線層と、を有する第１の基板の前記半導体層の一部をエッチングし、前記第１の基板の前記配線層を露出させる工程と、
    　前記半導体層と前記配線層とを有する第２の基板の前記配線層と電気的に接続された接続構造体を形成する工程と、
    　前記第１の基板の前記半導体層と前記第２の基板の前記配線層とが向かい合った状態で、前記接続構造体を、前記第１の基板の前記半導体層のエッチングによって露出した前記第１の基板の前記配線層と電気的に接続させる工程と、
    　を有する固体撮像装置の製造方法。
PCT/JP2014/082696 2013-12-10 2014-12-10 固体撮像装置、撮像装置、固体撮像装置の製造方法 WO2015087918A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/149,955 US20160254299A1 (en) 2013-12-10 2016-05-09 Solid-state imaging device, imaging device, solid-state imaging device manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-255423 2013-12-10
JP2013255423A JP6177117B2 (ja) 2013-12-10 2013-12-10 固体撮像装置、撮像装置、固体撮像装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/149,955 Continuation US20160254299A1 (en) 2013-12-10 2016-05-09 Solid-state imaging device, imaging device, solid-state imaging device manufacturing method

Publications (1)

Publication Number Publication Date
WO2015087918A1 true WO2015087918A1 (ja) 2015-06-18

Family

ID=53371219

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/082696 WO2015087918A1 (ja) 2013-12-10 2014-12-10 固体撮像装置、撮像装置、固体撮像装置の製造方法

Country Status (3)

Country Link
US (1) US20160254299A1 (ja)
JP (1) JP6177117B2 (ja)
WO (1) WO2015087918A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017002162T5 (de) * 2016-04-25 2019-01-10 Olympus Corporation Bildgebungselement, endoskop und endoskopsystem
WO2018154644A1 (ja) * 2017-02-22 2018-08-30 オリンパス株式会社 固体撮像装置、蛍光観察内視鏡装置、および固体撮像装置の製造方法
JP6779825B2 (ja) 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
WO2018180576A1 (ja) * 2017-03-31 2018-10-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置、および電子機器
WO2018186027A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2018186196A1 (ja) 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
US11101313B2 (en) * 2017-04-04 2021-08-24 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
JP7128178B2 (ja) * 2017-04-04 2022-08-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP7372258B2 (ja) * 2018-10-16 2023-10-31 ソニーセミコンダクタソリューションズ株式会社 半導体素子およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267394A (ja) * 1992-03-19 1993-10-15 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
WO2007105478A1 (ja) * 2006-02-27 2007-09-20 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
WO2011148445A1 (ja) * 2010-05-27 2011-12-01 パナソニック株式会社 半導体装置及びその製造方法
JP2011530165A (ja) * 2008-08-01 2011-12-15 オムニヴィジョン テクノロジーズ インコーポレイテッド 複数のセンシング層を有するイメージセンサ
JP2013187475A (ja) * 2012-03-09 2013-09-19 Olympus Corp 固体撮像装置およびカメラシステム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214999B2 (en) * 2003-10-31 2007-05-08 Motorola, Inc. Integrated photoserver for CMOS imagers
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP5561190B2 (ja) * 2011-01-31 2014-07-30 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
US20130075607A1 (en) * 2011-09-22 2013-03-28 Manoj Bikumandla Image sensors having stacked photodetector arrays
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267394A (ja) * 1992-03-19 1993-10-15 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
WO2007105478A1 (ja) * 2006-02-27 2007-09-20 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
JP2011530165A (ja) * 2008-08-01 2011-12-15 オムニヴィジョン テクノロジーズ インコーポレイテッド 複数のセンシング層を有するイメージセンサ
WO2011148445A1 (ja) * 2010-05-27 2011-12-01 パナソニック株式会社 半導体装置及びその製造方法
JP2013187475A (ja) * 2012-03-09 2013-09-19 Olympus Corp 固体撮像装置およびカメラシステム

Also Published As

Publication number Publication date
JP2015115420A (ja) 2015-06-22
JP6177117B2 (ja) 2017-08-09
US20160254299A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
WO2015087918A1 (ja) 固体撮像装置、撮像装置、固体撮像装置の製造方法
JP6779825B2 (ja) 半導体装置および機器
KR102235927B1 (ko) 반도체 장치
KR20110107747A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기
KR20110047133A (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
US11817471B2 (en) Imaging device and electronic device configured by bonding a plurality of semiconductor substrates
WO2016152577A1 (ja) 固体撮像装置および電子機器
KR20120056204A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP5970747B2 (ja) 半導体装置
KR20100105380A (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
JP2022031321A (ja) 装置の製造方法、及び、装置
JP6256562B2 (ja) 固体撮像装置及び電子機器
JP2017130610A (ja) イメージセンサ、製造方法、及び、電子機器
WO2014122999A1 (ja) 積層型固体撮像装置および撮像装置
WO2017163953A1 (ja) 半導体装置、固体撮像素子、撮像装置、および電子機器
US20220157865A1 (en) Semiconductor apparatus, imaging apparatus, and method of producing a semiconductor apparatus
WO2018047635A1 (ja) 固体撮像素子および製造方法、並びに電子機器
US9865641B2 (en) Solid-state imaging device, manufacturing method therefor, and imaging apparatus
JP7158846B2 (ja) 半導体装置および機器
WO2017126024A1 (ja) 固体撮像装置および撮像装置
JP7282500B2 (ja) 半導体装置、機器、半導体装置の製造方法
WO2019172431A1 (ja) 固体撮像素子、半導体装置、電子機器、および製造方法
JP2016034029A (ja) 固体撮像装置
WO2017060948A1 (ja) 固体撮像装置および撮像装置
JP7001120B2 (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14869901

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14869901

Country of ref document: EP

Kind code of ref document: A1