JP2011249562A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011249562A
JP2011249562A JP2010121311A JP2010121311A JP2011249562A JP 2011249562 A JP2011249562 A JP 2011249562A JP 2010121311 A JP2010121311 A JP 2010121311A JP 2010121311 A JP2010121311 A JP 2010121311A JP 2011249562 A JP2011249562 A JP 2011249562A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
fine particles
conductive fine
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010121311A
Other languages
English (en)
Inventor
Nobuo Aoi
信雄 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010121311A priority Critical patent/JP2011249562A/ja
Priority to PCT/JP2010/007014 priority patent/WO2011148445A1/ja
Publication of JP2011249562A publication Critical patent/JP2011249562A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】積層する基板の電極端子同士の間での接合不良を防止できる３次元集積化技術を提供する。
【解決手段】基板１上にトランジスタ６と多層配線２、絶縁膜３を形成する。絶縁膜３に配線が露出するように開口部４を形成する。開口部内を含む絶縁膜上に、銅などからなる複数の導電体微粒子５を含む有機溶剤を回転塗布する。第１の熱処理により溶剤と有機成分を除去した後、ＣＭＰ法で外側部分の導電体微粒子を除去する。開口部内に導電体微粒子から構成された電極端子９が形成される。第２の基板５１の貫通電極５２を開口部に合わせ、加圧して押し合わせる。第１の熱処理より高温の第２の熱処理を行い、導電体微粒子を部分的に溶融させ、貫通電極と接合する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、チップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層された半導体装置及びその製造方法に関する。
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、貫通電極を用いた基板のチップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層による３次元集積化技術が提案されている。
これは、従来のＳｏＣ（システムオンチップ）のような２次元的な微細化においては、配線の断面積の縮小によって引き起こされる配線抵抗の上昇と、配線長の増大により引き起こされる配線遅延の増加とに起因して、性能が劣化してしまうことが懸念されているためである。
３次元集積化技術においては、半導体集積回路装置を３次元的に積層することによって配線可能エリアを拡大し、それにより、配線断面積の増大と配線長の短縮とを可能とする。すなわち、集積度を高めつつ、性能向上を実現することができる。
また、３次元集積化技術においてシリコン基板等の基板を積層する場合、基板間の電気的な接続のために、各基板の電極端子同士の間で金属−金属接合が必須となる。通常、各電極端子を構成する金属同士の接合には、チップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層における電極端子同士を加熱圧着し、金属−金属接合を形成する方法が用いられる。
このような３次元集積回路装置は、一般的に、以下のようにして製造される。
まず、シリコン基板の主面（表面）上に複数のトランジスタを形成する。次に、層間絶縁膜及びコンタクトを形成した後、貫通電極形成用ホールを形成して貫通電極となる銅を埋め込み、その後、層間絶縁膜上にさらに配線層を形成する。その後、基板裏面に対してＣＭＰ（chemical mechanical polishing ）を行い、シリコン基板の裏面を平坦化した後、ドライエッチング法によりシリコン基板の裏面をさらにエッチング除去して、貫通電極の底部を露出させる。これにより、一方のチップの裏面側電極端子が形成される。続いて、このチップの裏面側電極端子を、別途作製された他方のチップの表面側電極端子に加熱圧着させることにより、貫通電極を介した基板同士の積層（チップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層）が行われる（例えば非特許文献１参照）。
ITRS(The International Technology Roadmap for Semiconductors) 2007 Assembly and Packaging Chapter（和訳版）、P.41-42
しかしながら、前述の従来の３次元集積化技術においては、各基板の電極端子同士の間で接合不良が生じるという問題がある。
前記に鑑み、本発明は、各基板の電極端子同士の間での接合不良を防止できる３次元集積化技術を提供することを目的とする。
前記の目的を達成するために、従来の３次元集積化技術において各基板の電極端子同士の間で接合不良が生じる原因について本願発明者が種々の検討を行ったところ、次のような知見を得た。
図４は、従来の３次元集積化技術を用いて基板が積層されてなる半導体装置の断面構成を示している。図４に示すように、素子形成面（表面）１００ａ及びその反対面（裏面）１００ｂを有する第１の基板１００中に貫通電極１０１が形成されている。第１の基板１００の表面１００ａ上には、トランジスタ１０２が形成されていると共に、トランジスタ１０２及び貫通電極１０１と電気的に接続する多層配線を有する配線層１０３が形成されている。第１の基板１００の裏面１００ｂには、裏面側電極端子となる貫通電極１０１の底部が露出している。第１の基板１００は、素子形成面（表面）２００ａ及びその反対面（裏面）２００ｂを有する第２の基板２００と、第１の基板１００の裏面１００と第２の基板２００の表面２００ａとが対向するように積層されている。第２の基板２００の表面２００ａ上には、トランジスタ２０１が形成されていると共に、トランジスタ２０１と電気的に接続する多層配線を有する配線層２０２が形成されている。配線層２０２の最表面部には、第１の基板１００の裏面側電極端子となる貫通電極１０１の底部と接続する電極パッド２０３が形成されている。
しかしながら、図４に示すように、第１の基板１００の裏面１００ｂ側においてグラインド、ＣＭＰ及びドライエッチング法等を用いて貫通電極（つまり貫通孔内に埋め込まれた導電材料）を露出させて裏面側電極端子を形成する工程で、基板（例えばウェーハ）面内において、当該裏面側電極端子（貫通電極の露出端部）の高さにバラツキが生じてしまう。
この高さバラツキは、基板自体の厚さバラツキ、貫通電極を形成する際のリソグラフィ工程におけるレジストパターンの寸法バラツキ、及び、ドライエッチング時のエッチング速度のウェーハ面内でのバラツキに起因する貫通電極の露出端部自体の高さバラツキ等によって発生する。
また、図４に示すように、ウェーハ面内での基板の厚さバラツキや反りにより、第１の基板１００の貫通電極１０１の底面と、第２の基板２００の電極パッド２０３の上面とを平行に保持することができないため、ウェーハ面内において、貫通電極１０１の底面（裏面側電極端子の底面）と電極パッド２０３の上面との間の距離がばらつくことになる。
以上に述べたような、電極端子の高さバラツキや、各基板の電極端子間の距離バラツキに起因して、各基板の電極端子同士を加熱圧着させた場合に、ウェーハ面内で印加される圧力にバラツキが生じる。その結果、最悪、ウェーハ内の一部分において対向する両電極端子間に空隙が生じて接合が形成されないという問題が発生する。
以上の知見に基づいて、本願発明者は、チップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層において、電極端子の高さバラツキ、基板の厚さバラツキ及び基板の反り等に起因する電極端子同士の圧着時の接合不良を防止できる以下のような発明を想到した。
本発明に係る第１の半導体装置は、第１の基板と、前記第１の基板上に形成された配線と、前記配線を覆うように前記第１の基板上に形成された絶縁膜と、前記絶縁膜に、前記配線が露出するように形成された開口部と、前記開口部内に形成され且つ複数の導電体微粒子から構成されている第１の電極端子とを備えている。
本発明に係る第１の半導体装置によると、基板上の絶縁膜開口部に充填された導電体微粒子群から電極端子が構成されている。このため、チップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層において、開口部上方から開口部内へ挿入される導電体（他の基板の電極端子）の挿入深さに応じて、言い換えると、他の基板の電極端子から受ける圧力の大きさに応じて、導電体微粒子群が緩衝材となって変形しつつ、電極端子同士が接合する。従って、他の基板の電極端子の高さにバラツキが生じていたり、基板に厚さバラツキや反り等が生じている場合にも、導電体微粒子群の変形によって、チップ内又はウェーハ内において電極端子同士を確実に接合させることができる。
本発明に係る第１の半導体装置において、前記複数の導電体微粒子のそれぞれの表面は有機材料によってコーティングされていてもよい。このようにすると、各導電体微粒子の酸化を抑制することができるので、導電体微粒子群からなる電極端子の抵抗の増大を防止することができる。
本発明に係る第１の半導体装置において、前記複数の導電体微粒子の平均粒径は、５０ｎｍ以下であってもよい。このようにすると、例えば３５０℃程度以下の低温プロセスにおいて導電体微粒子を溶融させ、他の基板の電極端子と接合させることができるので、半導体装置へのダメージを低減しつつ、電極端子同士の接合強度を強くすることができる。尚、前記複数の導電体微粒子のうちの過半数の粒径が５０ｎｍ程度以下であれば、前述の効果を得ることができる。言い換えると、前記複数の導電体微粒子は、５０ｎｍを超える粒径の導電体微粒子を含んでいてもよい。また、より好ましくは、例えば２５０℃程度以下の低温プロセスにおいて導電体微粒子を溶融させるために、前記複数の導電体微粒子の平均粒径が４０ｎｍ程度以下であってもよい。この場合も、前記複数の導電体微粒子のうちの過半数の粒径が４０ｎｍ程度以下であればよく、前記複数の導電体微粒子が、４０ｎｍを超える粒径の導電体微粒子を含んでいてもよい。尚、以上の粒径とプロセス温度との関係は、導電体微粒子が銅の微粒子の場合についてのものであるが、金や銀等の他の金属の微粒子であっても、同様の傾向（粒径の微細化に伴う融点の低下）が見られる。
本発明に係る第１の半導体装置において、前記複数の導電体微粒子は遷移金属から構成されていてもよい。
本発明に係る第１の半導体装置において、前記複数の導電体微粒子は金、銀又は銅から構成されていてもよい。
本発明に係る第１の半導体装置において、表面又は裏面から突出した第２の電極端子を有する第２の基板をさらに備え、前記第１の基板と前記第２の基板とは、前記第１の電極端子と前記第２の電極端子とが接続するように積層されており、前記第２の電極端子は、前記第１の電極端子となる前記複数の導電体微粒子の集合体の形状を変形させて前記開口部内に挿入されていてもよい。このようにすると、各基板の電極端子同士の間での接合不良を防止できる３次元集積化半導体装置を得ることができる。この場合、前記第２の電極端子は、前記第２の基板に形成された貫通電極の一部であってもよい。このようにすると、半導体装置のさらなる高集積化、高機能化及び高速化を実現することができる。
本発明に係る第２の半導体装置は、第１の基板と、前記第１の基板上に形成された配線と、前記配線を覆うように前記第１の基板上に形成された絶縁膜と、前記絶縁膜に、前記配線が露出するように形成された複数の開口部と、前記複数の開口部内に形成され且つ複数の導電体微粒子から構成されている複数の第１の電極端子と、表面又は裏面から突出した複数の第２の電極端子を有する第２の基板とを備え、前記第１の基板と前記第２の基板とは、前記複数の第１の電極端子と前記複数の第２の電極端子とが接続するように積層されており、前記複数の第２の電極端子は、前記複数の第１の電極端子のそれぞれとなる前記複数の導電体微粒子の集合体の形状を変形させて前記複数の開口部内に挿入されており、前記複数の開口部内における前記複数の第２の電極端子の挿入深さが互いに異なる。
本発明に係る第２の半導体装置によると、第１の基板上の絶縁膜開口部に充填された導電体微粒子群から第１の電極端子が構成されているため、第２の基板の第２の電極端子の絶縁膜開口部における挿入深さに応じて、言い換えると、第２の電極端子から受ける圧力の大きさに応じて、導電体微粒子群が緩衝材となって変形しつつ、電極端子同士が接合する。従って、第２の電極端子の高さにバラツキが生じていたり、基板に厚さバラツキや反り等が生じている場合にも、導電体微粒子群の変形によって、チップ内又はウェーハ内において電極端子同士を確実に接合させることができる。
本発明に係る第１の半導体装置の製造方法は、第１の基板上に配線を形成する工程（ａ）と、前記配線を覆うように前記第１の基板上に絶縁膜を形成する工程（ｂ）と、前記絶縁膜に、前記配線層が露出するように開口部を形成する工程（ｃ）と、前記開口部内に、複数の導電体微粒子からなる第１の電極端子を形成する工程（ｄ）とを備えている。
本発明に係る第１の半導体装置の製造方法によると、基板上の絶縁膜開口部に充填された導電体微粒子群から電極端子が構成される。このため、チップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層において、開口部上方から開口部内へ挿入される導電体（他の基板の電極端子）の挿入深さに応じて、言い換えると、他の基板の電極端子から受ける圧力の大きさに応じて、導電体微粒子群が緩衝材となって変形しつつ、電極端子同士が接合する。従って、他の基板の電極端子の高さにバラツキが生じていたり、基板に厚さバラツキや反り等が生じている場合にも、導電体微粒子群の変形によって、チップ内又はウェーハ内において電極端子同士を確実に接合させることができる。
本発明に係る第１の半導体装置の製造方法において、前記複数の導電体微粒子のそれぞれの表面は有機材料によってコーティングされていてもよい。このようにすると、各導電体微粒子の酸化を抑制することができるので、導電体微粒子群からなる電極端子の抵抗の増大を防止することができる。
本発明に係る第１の半導体装置の製造方法において、前記複数の導電体微粒子の平均粒径は５０ｎｍ以下であってもよい。このようにすると、例えば３５０℃程度以下の低温プロセスにおいて導電体微粒子を溶融させ、他の基板の電極端子と接合させることができるので、半導体装置へのダメージを低減しつつ、電極端子同士の接合強度を強くすることができる。尚、前記複数の導電体微粒子のうちの過半数の粒径が５０ｎｍ程度以下であれば、前述の効果を得ることができる。言い換えると、前記複数の導電体微粒子は、５０ｎｍを超える粒径の導電体微粒子を含んでいてもよい。また、より好ましくは、例えば２５０℃程度以下の低温プロセスにおいて導電体微粒子を溶融させるために、前記複数の導電体微粒子の平均粒径が４０ｎｍ程度以下であってもよい。この場合も、前記複数の導電体微粒子のうちの過半数の粒径が４０ｎｍ程度以下であればよく、前記複数の導電体微粒子が、４０ｎｍを超える粒径の導電体微粒子を含んでいてもよい。尚、以上の粒径とプロセス温度との関係は、導電体微粒子が銅の微粒子の場合についてのものであるが、金や銀等の他の金属の微粒子であっても、同様の傾向（粒径の微細化に伴う融点の低下）が見られる。
本発明に係る第１の半導体装置の製造方法において、前記複数の導電体微粒子は遷移金属から構成されていてもよい。
本発明に係る第１の半導体装置の製造方法において、前記複数の導電体微粒子は金、銀又は銅から構成されていてもよい。
本発明に係る第１の半導体装置の製造方法において、前記工程（ｄ）は、前記開口部内を含む前記絶縁膜上に前記複数の導電体微粒子を層状に堆積した後、前記開口部の外側の前記複数の導電体微粒子を除去する工程を含んでいてもよい。
本発明に係る第１の半導体装置の製造方法において、表面又は裏面から突出した第２の電極端子を有する第２の基板を準備する工程（ｅ）と、前記第１の基板と前記第２の基板とを、前記第１の電極端子と前記第２の電極端子とが接続するように積層する工程（ｆ）とをさらに備え、前記工程（ｆ）は、前記第１の電極端子となる前記複数の導電体微粒子の集合体の形状を変形させて前記第２の電極端子を前記開口部内に挿入する工程を含んでいてもよい。このようにすると、各基板の電極端子同士の間での接合不良を防止できる３次元集積化半導体装置を得ることができる。この場合、前記第２の電極端子は、前記第２の基板に形成された貫通電極の一部であってもよい。このようにすると、半導体装置のさらなる高集積化、高機能化及び高速化を実現することができる。また、前記工程（ｆ）は、熱処理によって前記複数の導電体微粒子を溶融させて前記第２の電極端子と接合させる工程を含んでいてもよい。このようにすると、電極端子同士の接合強度を強くすることができる。
本発明に係る第２の半導体装置の製造方法は、第１の基板上に配線を形成する工程（ａ）と、前記配線を覆うように前記第１の基板上に絶縁膜を形成する工程（ｂ）と、前記絶縁膜に、前記配線層が露出するように複数の開口部を形成する工程（ｃ）と、前記複数の開口部内に、複数の導電体微粒子からなる複数の第１の電極端子を形成する工程（ｄ）と、表面又は裏面から突出した複数の第２の電極端子を有する第２の基板を準備する工程（ｅ）と、前記第１の基板と前記第２の基板とを、前記複数の第１の電極端子と前記複数の第２の電極端子とが接続するように積層する工程（ｆ）とを備え、前記工程（ｆ）は、前記複数の第１の電極端子のそれぞれとなる前記複数の導電体微粒子の集合体の形状を変形させて前記複数の第２の電極端子を前記複数の開口部内に挿入する工程を含み、前記複数の開口部内における前記複数の第２の電極端子の挿入深さが互いに異なる。
本発明に係る第２の半導体装置の製造方法によると、第１の基板上の絶縁膜開口部に充填された導電体微粒子群から第１の電極端子が構成されるため、第２の基板の第２の電極端子の絶縁膜開口部における挿入深さに応じて、言い換えると、第２の電極端子から受ける圧力の大きさに応じて、導電体微粒子群が緩衝材となって変形しつつ、電極端子同士が接合する。従って、第２の電極端子の高さにバラツキが生じていたり、基板に厚さバラツキや反り等が生じている場合にも、導電体微粒子群の変形によって、チップ内又はウェーハ内において電極端子同士を確実に接合させることができる。
本発明に係る半導体装置及びその製造方法によれば、チップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層において、電極端子の高さバラツキ、基板の厚さバラツキ及び基板の反り等に起因する電極端子同士の圧着時の接合不良を防止できるので、信頼性の高い３次元集積化半導体装置を高歩留りで提供することができる。
図１（ａ）〜（ｄ）は、実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２（ａ）〜（ｃ）は、図１（ｃ）に示す工程を詳細に説明する図である。 図３（ａ）は、比較例として、従来の３次元集積化技術を用いて基板が積層されてなる半導体装置の断面構成を示す図であり、図３（ｂ）は、実施形態に係る半導体装置の製造方法を用いて基板が積層されてなる半導体装置の断面構成を示す図である。 図４は、従来の３次元集積化技術を用いて基板が積層されてなる半導体装置の断面構成を示す図である。
以下、本発明の一実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図１（ａ）〜（ｄ）は、本実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図１（ａ）に示すように、素子形成面（表面）１ａ及びその反対面（裏面）１ｂを有しており、且つ例えばシリコンからなる第１の基板１を準備する。続いて、第１の基板１の表面１ａ上に、トランジスタ６を形成した後、コンタクト７を介してトランジスタ６と電気的に接続する多層配線を有する配線層２を形成する。続いて、配線層２上に絶縁膜３を形成する。
次に、図１（ｂ）に示すように、絶縁膜３に、下層の配線層２（具体的には最上層配線）の一部が露出するように開口部４を形成する。
次に、図１（ｃ）に示すように、開口部４内に、例えば銅からなる複数の導電体微粒子５を充填することによって、電極端子９を形成する。
ここで、図１（ｃ）に示す工程について、図２（ａ）〜（ｃ）を参照しながら詳細に説明する。まず、図２（ａ）に示すように、例えばドライエッチング法を用いて、絶縁膜３に、下層の配線層２（具体的には最上層配線）の一部が露出するように開口部４を形成した後、開口部４内を含む絶縁膜３上に、例えば銅からなる多数の導電体微粒子５を含む有機溶剤を回転塗布法を用いて塗布する。導電体微粒子５の直径（粒径）は例えば０．１ｎｍ程度以上１μｍ程度未満である。続いて、比較的低温である例えば１５０〜２００℃程度の温度で約１０分間の第１の熱処理を行い、絶縁膜３上の溶剤及び有機成分を揮発させて除去する。これにより、図２（ｂ）に示すように、開口部４内を含む絶縁膜３上において多数の導電体微粒子５が凝集して層状態で堆積される。次に、図２（ｃ）に示すように、開口部４の外側に堆積されている導電体微粒子５を例えばＣＭＰ法を用いて研磨除去して、開口部４内のみに導電体微粒子５を電極端子９として残存させる。図２（ｃ）に示す工程までが終了した時点では、導電体微粒子５は個々に独立した状態を保っており、導電体微粒子５の集合体に圧力を加えると、各導電体微粒子５が比較的容易に移動して導電体微粒子５の集合体としての形状が変化する。
次に、図１（ｄ）に示すように、素子形成面（表面）５１ａ及びその反対面（裏面）５１ｂを有しており、且つ例えばシリコンからなる第２の基板５１を準備する。第２の基板５１中には貫通電極５２が形成されている。貫通電極５２の側壁面は絶縁膜５３によって覆われている。第２の基板５１の表面５１ａ上には、トランジスタ５４が形成されていると共に、コンタクト５５を介してトランジスタ５４と電気的に接続する多層配線を有する配線層５６が形成されている。第２の基板５１の裏面５１ｂからは、裏面側電極端子となる貫通電極５２の底部が突出している。続いて、当該貫通電極５２の突出部分が第１の基板１の開口部４つまり導電体微粒子５の集合体からなる電極端子９と対向するように、第１の基板１及び第２の基板５１を配置し、当該両基板を加圧して押し合わせる。この処理により、第２の基板５１の裏面５１ｂに露出した貫通電極５２の底部は、第１の基板１上に形成された絶縁膜３の開口部４内に挿入され、当該開口部４内に充填されている導電体微粒子５の集合体の形状を変形させる。
次に、第１の基板１と第２の基板５１とを加圧して押し合わせた状態で加熱（第２の熱処理）を行うことにより、導電体微粒子５を部分的に溶融させ、貫通電極５２の露出底部と電極端子９とを接合させる。第２の熱処理は、第１の熱処理よりも高温（例えば２００〜２５０℃程度の温度）で例えば３０分間程度行う。
本実施形態によると、第１の基板１上の絶縁膜３の開口部４に充填された導電体微粒子５の集合体から電極端子９が構成されているため、第２の基板５１の電極端子（貫通電極５２の露出底部）の開口部４における挿入深さに応じて、言い換えると、貫通電極５２の露出底部から受ける圧力の大きさに応じて、導電体微粒子５の集合体が緩衝材となって変形しつつ、電極端子同士が接合する。従って、貫通電極５２の露出底部の位置（つまり第２の基板５１の電極端子の高さ）にバラツキが生じていたり、基板に厚さバラツキや反り等が生じている場合にも、導電体微粒子５の集合体の変形によって、チップ内又はウェーハ内において電極端子同士を確実に接合させることができる。その結果、貫通電極５２と第１の基板１の配線層２との電気的接続が良好になるので、信頼性の高い３次元集積化半導体装置を高歩留りで提供することができる。
以下、図３（ａ）及び（ｂ）を参照しながら、本実施形態による電極端子同士の接合信頼性向上効果を従来技術と比較して説明する。
図３（ａ）は、比較例として、従来の３次元集積化技術を用いて基板が積層されてなる半導体装置の断面構成を示す図であり、図３（ｂ）は、前述の本実施形態の３次元集積化技術を用いて基板が積層されてなる半導体装置の断面構成を示す図である。尚、図３（ａ）及び（ｂ）において、図１（ｄ）に示す本実施形態に係る半導体装置と同一の構成要素には同一の符号を付している。
図３（ａ）に示す比較例では、基板裏面からの突出部分（電極端子部分）の高さにバラツキのある貫通電極５２を有する第２の基板５１と、これらの貫通電極５２に対向する位置に通常のパッド電極である電極端子８を有する第１の基板１とを圧着した際に、貫通電極５２の高さバラツキに起因して、電極端子８と接続していない貫通電極５２が生じてしまう。
それに対して、図３（ｂ）に示す本実施形態によれば、基板裏面からの突出部分（電極端子部分）の高さにバラツキのある貫通電極５２を有する第２の基板５１と、これらの貫通電極５２に対向する位置に導電体微粒子５の集合体からなる電極端子９を有する第１の基板１とを圧着した際に、導電体微粒子５の集合体からなる電極端子９が緩衝材として変形して貫通電極５２の高さバラツキを吸収する。すなわち、第１の基板１上の絶縁膜３の各開口部４内における各貫通電極５２の挿入深さは互いに異なる。このため、貫通電極５２の突出部分の高さバラツキによらず、導電体微粒子５の集合体からなる電極端子９と貫通電極５２との電気的接続を確実に達成することができる。すなわち、比較例のように、貫通電極５２の高さバラツキに起因して電極端子８と接続していない貫通電極５２が生じることはない。
従って、本実施形態によれば、チップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層において、電極端子の高さバラツキ、基板の厚さバラツキ及び基板の反り等に起因する電極端子同士の圧着時の接合不良を防止できるので、信頼性の高い３次元集積化半導体装置を高歩留りで提供することができる。
尚、本実施形態において、第２の基板５１の貫通電極５２と、第１の基板１の電極端子９との接合を一例として説明したが、これに限定されず、貫通電極５２の代わりに、例えば、第２の基板５１の裏面５１ｂ上又は表面５１ａ上に形成された配線と電気的に接続するパッド電極と、第１の基板１の電極端子９とを接合させてもよい。
また、本実施形態において、導電体微粒子５の材料として銅を用いたが、これに限らず、例えば、金、銀、白金又はニッケル等の遷移金属を用いることができる。
また、本実施形態において、導電体微粒子５として、直径（粒径）０．１ｎｍ程度以上１μｍ程度未満の微粒子を用いたが、導電体微粒子５の大きさは特に限定されるものではない。但し、例えば３５０℃程度以下の低温プロセスにおいて導電体微粒子５を溶融させて他の電極端子と接合させるために、導電体微粒子５の平均粒径を５０ｎｍ以下にしてもよいし、より好ましくは、例えば２５０℃程度以下の低温プロセスにおいて導電体微粒子５を溶融させて他の電極端子と接合させるために、導電体微粒子５の平均粒径を４０ｎｍ程度以下にしてもよい。これにより、半導体装置へのダメージを低減しつつ、電極端子同士の接合強度を強くすることができる。尚、導電体微粒子５のうちの過半数の粒径が５０ｎｍ程度以下（より好ましくは４０ｎｍ程度以下）であれば、前述の効果を得ることができる。言い換えると、導電体微粒子５は、５０ｎｍ（より好ましくは４０ｎｍ）を超える粒径の導電体微粒子を含んでいてもよい。また、以上の粒径とプロセス温度との関係は、導電体微粒子が銅の微粒子の場合についてのものであるが、金や銀等の他の金属の微粒子であっても、同様の傾向（粒径の微細化に伴う融点の低下）が見られる。
また、本実施形態において、導電体微粒子５の表面は、有機材料（例えば、3-(6-mercaptohexyl)thiophene）等によってコーティングされていてもよい。このようにすると、導電体微粒子５の酸化を抑制することができるので、導電体微粒子５の集合体からなる電極端子９の抵抗の増大を防止することができる。尚、導電体微粒子５の表面を有機コーティングする場合、導電体微粒子５の生成時にその表面を有機分子によって被覆する。これにより、導電体微粒子５の凝集を防止して微粒子状態を安定化させることができると共に導電体微粒子５の酸化も防止することができる。
また、本実施形態に係る半導体装置及びその製造方法は、チップ−チップ積層（ウェハダイシングにより得られたチップ状態の半導体装置同士の積層）、チップ−ウェーハ積層（チップ状態の半導体装置と、ダイシング前のウェーハ状態の半導体装置との積層）、又はウェーハ−ウェーハ積層（ウェーハ状態の半導体装置同士の積層）された半導体装置及びその製造方法のいずれにも適用可能である。
以上に説明したように、本発明に係る半導体装置及びその製造方法は、電極端子の高さバラツキ、基板の厚さバラツキ及び基板の反り等に起因する各基板の電極端子同士の圧着時の接合不良を防止できるものであり、特に、基板のチップ−チップ積層、チップ−ウェーハ積層又はウェーハ−ウェーハ積層による３次元集積化等において有用である。
１ 第１の基板
１ａ 第１の基板の表面
１ｂ 第１の基板の裏面
２ 配線層
３ 絶縁膜
４ 開口部
５ 導電体微粒子
６ トランジスタ
７ コンタクト
９ 電極端子
５１ 第２の基板
５１ａ 第２の基板の表面
５１ｂ 第２の基板の裏面
５２ 貫通電極
５３ 絶縁膜
５４ トランジスタ
５５ コンタクト
５６ 配線層

Claims (18)

  1. 第１の基板と、
    前記第１の基板上に形成された配線と、
    前記配線を覆うように前記第１の基板上に形成された絶縁膜と、
    前記絶縁膜に、前記配線が露出するように形成された開口部と、
    前記開口部内に形成され且つ複数の導電体微粒子から構成されている第１の電極端子とを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記複数の導電体微粒子のそれぞれの表面は有機材料によってコーティングされていることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記複数の導電体微粒子の平均粒径は、５０ｎｍ以下であることを特徴とする半導体装置。
  4. 請求項１〜３のいずれか１項に記載の半導体装置において、
    前記複数の導電体微粒子は遷移金属からなることを特徴とする半導体装置。
  5. 請求項１〜４のいずれか１項に記載の半導体装置において、
    前記複数の導電体微粒子は金、銀又は銅からなることを特徴とする半導体装置。
  6. 請求項１〜５のいずれか１項に記載の半導体装置において、
    表面又は裏面から突出した第２の電極端子を有する第２の基板をさらに備え、
    前記第１の基板と前記第２の基板とは、前記第１の電極端子と前記第２の電極端子とが接続するように積層されており、
    前記第２の電極端子は、前記第１の電極端子となる前記複数の導電体微粒子の集合体の形状を変形させて前記開口部内に挿入されていることを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第２の電極端子は、前記第２の基板に形成された貫通電極の一部であることを特徴とする半導体装置。
  8. 第１の基板と、
    前記第１の基板上に形成された配線と、
    前記配線を覆うように前記第１の基板上に形成された絶縁膜と、
    前記絶縁膜に、前記配線が露出するように形成された複数の開口部と、
    前記複数の開口部内に形成され且つ複数の導電体微粒子から構成されている複数の第１の電極端子と、
    表面又は裏面から突出した複数の第２の電極端子を有する第２の基板とを備え、
    前記第１の基板と前記第２の基板とは、前記複数の第１の電極端子と前記複数の第２の電極端子とが接続するように積層されており、
    前記複数の第２の電極端子は、前記複数の第１の電極端子のそれぞれとなる前記複数の導電体微粒子の集合体の形状を変形させて前記複数の開口部内に挿入されており、
    前記複数の開口部内における前記複数の第２の電極端子の挿入深さが互いに異なることを特徴とする半導体装置。
  9. 第１の基板上に配線を形成する工程（ａ）と、
    前記配線を覆うように前記第１の基板上に絶縁膜を形成する工程（ｂ）と、
    前記絶縁膜に、前記配線層が露出するように開口部を形成する工程（ｃ）と、
    前記開口部内に、複数の導電体微粒子からなる第１の電極端子を形成する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記複数の導電体微粒子のそれぞれの表面は有機材料によってコーティングされていることを特徴とする半導体装置の製造方法。
  11. 請求項９又は１０に記載の半導体装置の製造方法において、
    前記複数の導電体微粒子の平均粒径は５０ｎｍ以下であることを特徴とする半導体装置の製造方法。
  12. 請求項９〜１１のいずれか１項に記載の半導体装置の製造方法において、
    前記複数の導電体微粒子は遷移金属からなることを特徴とする半導体装置の製造方法。
  13. 請求項９〜１２のいずれか１項に記載の半導体装置の製造方法において、
    前記複数の導電体微粒子は金、銀又は銅からなることを特徴とする半導体装置の製造方法。
  14. 請求項９〜１３のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｄ）は、前記開口部内を含む前記絶縁膜上に前記複数の導電体微粒子を層状に堆積した後、前記開口部の外側の前記複数の導電体微粒子を除去する工程を含むことを特徴とする半導体装置の製造方法。
  15. 請求項９〜１４のいずれか１項に記載の半導体装置の製造方法において、
    表面又は裏面から突出した第２の電極端子を有する第２の基板を準備する工程（ｅ）と、
    前記第１の基板と前記第２の基板とを、前記第１の電極端子と前記第２の電極端子とが接続するように積層する工程（ｆ）とをさらに備え、
    前記工程（ｆ）は、前記第１の電極端子となる前記複数の導電体微粒子の集合体の形状を変形させて前記第２の電極端子を前記開口部内に挿入する工程を含むことを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法において、
    前記第２の電極端子は、前記第２の基板に形成された貫通電極の一部であることを特徴とする半導体装置の製造方法。
  17. 請求項１５又は１６に記載の半導体装置の製造方法において、
    前記工程（ｆ）は、熱処理によって前記複数の導電体微粒子を溶融させて前記第２の電極端子と接合させる工程を含むことを特徴とする半導体装置の製造方法。
  18. 第１の基板上に配線を形成する工程（ａ）と、
    前記配線を覆うように前記第１の基板上に絶縁膜を形成する工程（ｂ）と、
    前記絶縁膜に、前記配線層が露出するように複数の開口部を形成する工程（ｃ）と、
    前記複数の開口部内に、複数の導電体微粒子からなる複数の第１の電極端子を形成する工程（ｄ）と、
    表面又は裏面から突出した複数の第２の電極端子を有する第２の基板を準備する工程（ｅ）と、
    前記第１の基板と前記第２の基板とを、前記複数の第１の電極端子と前記複数の第２の電極端子とが接続するように積層する工程（ｆ）とを備え、
    前記工程（ｆ）は、前記複数の第１の電極端子のそれぞれとなる前記複数の導電体微粒子の集合体の形状を変形させて前記複数の第２の電極端子を前記複数の開口部内に挿入する工程を含み、
    前記複数の開口部内における前記複数の第２の電極端子の挿入深さが互いに異なることを特徴とする半導体装置の製造方法。
JP2010121311A 2010-05-27 2010-05-27 半導体装置及びその製造方法 Withdrawn JP2011249562A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010121311A JP2011249562A (ja) 2010-05-27 2010-05-27 半導体装置及びその製造方法
PCT/JP2010/007014 WO2011148445A1 (ja) 2010-05-27 2010-12-01 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010121311A JP2011249562A (ja) 2010-05-27 2010-05-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011249562A true JP2011249562A (ja) 2011-12-08

Family

ID=45003455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010121311A Withdrawn JP2011249562A (ja) 2010-05-27 2010-05-27 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2011249562A (ja)
WO (1) WO2011148445A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016189952A1 (ja) * 2015-05-22 2016-12-01 株式会社村田製作所 電子部品
US9579746B2 (en) 2013-04-05 2017-02-28 Fuji Electric Co., Ltd. Thermocompression bonding structure and thermocompression bonding method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6177117B2 (ja) * 2013-12-10 2017-08-09 オリンパス株式会社 固体撮像装置、撮像装置、固体撮像装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267394A (ja) * 1992-03-19 1993-10-15 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
JP3183272B2 (ja) * 1998-09-17 2001-07-09 日本電気株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9579746B2 (en) 2013-04-05 2017-02-28 Fuji Electric Co., Ltd. Thermocompression bonding structure and thermocompression bonding method
WO2016189952A1 (ja) * 2015-05-22 2016-12-01 株式会社村田製作所 電子部品
US10917069B2 (en) 2015-05-22 2021-02-09 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
WO2011148445A1 (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
US9368474B2 (en) Manufacturing method for semiconductor device
JP4345808B2 (ja) 半導体装置の製造方法
JP5663607B2 (ja) 半導体装置
TWI527170B (zh) 半導體封裝件及其製法
JP5268752B2 (ja) 半導体パッケージ及びその製造方法
TW201222773A (en) Integrated circuit device and method of forming the same
WO2010035375A1 (ja) 半導体装置及びその製造方法
TW201608646A (zh) ２ｄ及３ｄ ic封裝之整合中介層方法
KR101195271B1 (ko) 반도체 장치 및 그 제조방법
KR101508841B1 (ko) 패키지 온 패키지 구조물 및 이의 형성 방법
JP2007019454A (ja) チップ挿入型媒介基板の構造及びその製造方法、並びにこれを用いた異種チップのウェーハレベル積層構造及びパッケージ構造
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
TWI567838B (zh) 於封裝體上之受控晶粒上焊錫整合及其裝配方法
CN108417550B (zh) 半导体装置及其制造方法
JP2010272737A (ja) 半導体装置の製造方法
TWI701775B (zh) 半導體結構及其製造方法
TW202008539A (zh) 構裝結構、其接合方法及用於其的線路板
JP2014103395A (ja) バッティングコンタクト方式を用いたウエハ間の電気的連結方法およびこれを用いて実現した半導体装置
CN103258791B (zh) 通过制备超细间距微凸点实现金属互连的方法及相应器件
CN104979226B (zh) 一种铜的混合键合方法
WO2011148445A1 (ja) 半導体装置及びその製造方法
TW201640976A (zh) 堆疊電子裝置及其製造方法
TWI409933B (zh) 晶片堆疊封裝結構及其製法
TWI697078B (zh) 封裝基板結構與其接合方法
TWI243459B (en) Semiconductor device and method of manufacturing thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130806