JP2011035038A - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011035038A JP2011035038A JP2009177562A JP2009177562A JP2011035038A JP 2011035038 A JP2011035038 A JP 2011035038A JP 2009177562 A JP2009177562 A JP 2009177562A JP 2009177562 A JP2009177562 A JP 2009177562A JP 2011035038 A JP2011035038 A JP 2011035038A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- forming
- stopper
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 76
- 238000000034 method Methods 0.000 title claims description 60
- 239000000758 substrate Substances 0.000 claims abstract description 296
- 238000003384 imaging method Methods 0.000 claims description 97
- 230000001681 protective effect Effects 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 101
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 42
- 229910052814 silicon oxide Inorganic materials 0.000 description 42
- 238000007747 plating Methods 0.000 description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 27
- 229910052802 copper Inorganic materials 0.000 description 27
- 239000010949 copper Substances 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 230000004888 barrier function Effects 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 238000005553 drilling Methods 0.000 description 11
- 239000012790 adhesive layer Substances 0.000 description 10
- 238000000227 grinding Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- QDWJUBJKEHXSMT-UHFFFAOYSA-N boranylidynenickel Chemical compound [Ni]#B QDWJUBJKEHXSMT-UHFFFAOYSA-N 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000002679 ablation Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000005304 optical glass Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】本発明は、カラーフィルター層やマイクロレンズの形成を容易にして、固体撮像装置の基板にエネルギービーム加工によって貫通電極が形成される貫通孔を形成することを可能にする。
【解決手段】入射光を光電変換する受光部６１が形成され、光入射側に配線部４１が形成された第１基板１１と、配線部４１が形成された側の第１基板１１に所定間隔を置いて設けられた光透過性を有する第２基板３１と、第１基板１１に形成された貫通孔１３と、貫通孔１３内に形成された貫通電極１５と、貫通電極１５に接続されていて第１基板１１表面に形成された表面側電極２１と、貫通電極１５に接続されていて第１基板１１裏面に形成された裏面側電極１７と、表面側電極２１上に形成されていて表面側電極２１と第２基板３１との間を埋め込むストッパ電極とを有する。
【選択図】図１
【解決手段】入射光を光電変換する受光部６１が形成され、光入射側に配線部４１が形成された第１基板１１と、配線部４１が形成された側の第１基板１１に所定間隔を置いて設けられた光透過性を有する第２基板３１と、第１基板１１に形成された貫通孔１３と、貫通孔１３内に形成された貫通電極１５と、貫通電極１５に接続されていて第１基板１１表面に形成された表面側電極２１と、貫通電極１５に接続されていて第１基板１１裏面に形成された裏面側電極１７と、表面側電極２１上に形成されていて表面側電極２１と第２基板３１との間を埋め込むストッパ電極とを有する。
【選択図】図１
Description
本発明は、固体撮像装置およびその製造方法に関するものである。
図２２に示すように、従来の一般的な固体撮像装置１１０は、素子チップ１０１上に、接合層１０３によって光学ガラス１０２が接着されている。この素子チップ１０１の外周部には、電極パッド１０５と裏面電極パッド１０８と、それらを接続する貫通電極１０７が設けられている。このように、素子チップ１０１を貫通する貫通電極１０７を形成することで、素子チップ１０１の表面側と裏面側を電気的に接続することにより小型化を図っている（例えば、特許文献１参照。）。
上記固体撮像装置１１０では、素子チップ１０１の半導体基板裏面側にリソグラフィ工程によりレジストでエッチングマスクを形成し、ＲＩＥ（Reactive Ion Etching）等によるドライエッチングにより半導体基板に貫通孔１０６を形成する。そして、貫通孔１０６を埋め込むようにして貫通電極１０７が形成されている。
上記貫通孔１０６を形成するためのエッチングマスクの形成にあたっては、素子チップ１０１の受光部１０４、電極パッド１０５などの表面パターンを基準として、素子チップ１０１の裏面にマスクパターンを形成する両面アライメント法を用いる。
上記貫通孔１０６を形成するためのエッチングマスクの形成にあたっては、素子チップ１０１の受光部１０４、電極パッド１０５などの表面パターンを基準として、素子チップ１０１の裏面にマスクパターンを形成する両面アライメント法を用いる。
しかしながら、従来提案されている固体撮像装置にも次のような問題点がある。
ＲＩＥ等によるドライエッチングにより貫通孔を形成するには、数百ミクロンの厚さの半導体基板を貫通する必要があるために、エッチング時間がかかり、スループットが落ちるためにコストが高くなる。
その上、エッチングの制御性と再現性が非常に困難であり、良好な貫通孔を得るための所望の歩留が得られないという問題があった。
ＲＩＥ等によるドライエッチングにより貫通孔を形成するには、数百ミクロンの厚さの半導体基板を貫通する必要があるために、エッチング時間がかかり、スループットが落ちるためにコストが高くなる。
その上、エッチングの制御性と再現性が非常に困難であり、良好な貫通孔を得るための所望の歩留が得られないという問題があった。
さらに、裏面照射型のイメージセンサでは、支持基板と接着層を連続して開口する必要があり、従来のＲＩＥ等のドライエッチングでは、接着層の材料の制約が生じる。また、エッチングプロセス自体が非常に複雑になる。
そこで、固体撮像素子以外のＬＳＩチップでは、このような貫通孔を形成するためにレーザ光のようなエネルギー線を照射する技術が実用化されている。
しかし、イメージセンサへの実用化には、ストッパ電極を厚くする必要があり、ストッパ電極として、１０μｍ以上の厚さのニッケル（Ｎｉ）電極が必要となる。このため、ストッパ電極を形成した後のカラーフィルター層の形成、マイクロレンズの形成が塗布ムラにより困難になる。
一方、図２３（１）に示すように、マイクロレンズ７３を形成した後にストッパ電極３３を形成しようとすると、ニッケルメッキ工程の薬液(還元剤）によりマイクロレンズが変質する。
さらに、図２３（２）に示すように、塗布ムラを回避するためにストッパ電極３３を薄くすると、レーザードリル加工がストッパ電極３３で停止できなくなり、ストッパ電極３３を突き向けてしまう。この結果、ストッパ電極３３の飛散により、表面側電極２１間のショートやガラス基板である第２基板３１やマイクロレンズ７３への付着による遮光という問題が発生する。
一方、図２３（１）に示すように、マイクロレンズ７３を形成した後にストッパ電極３３を形成しようとすると、ニッケルメッキ工程の薬液(還元剤）によりマイクロレンズが変質する。
さらに、図２３（２）に示すように、塗布ムラを回避するためにストッパ電極３３を薄くすると、レーザードリル加工がストッパ電極３３で停止できなくなり、ストッパ電極３３を突き向けてしまう。この結果、ストッパ電極３３の飛散により、表面側電極２１間のショートやガラス基板である第２基板３１やマイクロレンズ７３への付着による遮光という問題が発生する。
解決しようとする問題点は、固体撮像装置の基板を貫通する貫通孔の形成にレーザドリル加工のようなエネルギービーム加工を用いると、エネルギービーム加工のストッパとなるストッパ電極を貫通して、電極材料の飛散、付着という問題が発生する、また、エネルギービーム加工による貫通を防止するためにストッパ電極を厚く形成すると、その段差の影響によってその後に形成されるカラーフィルター層やマイクロレンズの形成が困難になる点である。
本発明は、カラーフィルター層やマイクロレンズの形成を容易にして、固体撮像装置の基板にエネルギービーム加工によって貫通電極が形成される貫通孔を形成することを可能にする。
本発明の固体撮像装置は、入射光を光電変換する受光部が形成され、光入射側に配線部が形成された第１基板と、前記配線部が形成された側の前記第１基板に所定間隔を置いて設けられた光透過性を有する第２基板と、前記第１基板に形成された貫通孔と、前記貫通孔内に形成された貫通電極と、前記貫通電極に接続されていて前記第１基板表面に形成された表面側電極と、前記貫通電極に接続されていて前記第１基板裏面に形成された裏面側電極と、前記表面側電極上に形成されていて前記表面側電極と前記第２基板との間を埋め込むストッパ電極とを有する。
この固体撮像装置では、表面側電極と第２基板との間を埋め込むストッパ電極を有することから、貫通孔をエネルギービーム加工で形成した場合、ストッパ電極を貫通しても、第２基板によって、ストッパ電極材料の飛散が防止される。
本発明の固体撮像装置は、入射光を光電変換する受光部が形成され、光入射側とは反対側に配線部が形成された第１基板と、前記受光部が形成された側の前記第１基板に所定間隔を置いて設けられた光透過性を有する第２基板と、前記配線部が形成された側の前記第１基板に接続層を介して設けられた第３基板と、前記第３基板に形成された貫通孔と、前記貫通孔内に形成された貫通電極と、前記貫通電極に接続されていて前記接続層内に形成されたストッパ電極と、前記ストッパ電極上に形成されていている表面側電極と、前記表面側電極上の前記第１基板に設けられた開口部と、前記貫通電極に接続されていて前記第３基板裏面に形成された裏面側電極とを有する。
この固体撮像装置では、ストッパ電極を有することから、貫通孔をエネルギービーム加工で形成した場合、ストッパ電極によってエネルギービーム加工が停止される。
本発明の固体撮像装置の製造方法（第１製造方法）は、入射光を光電変換する受光部が形成され、光入射側に配線部が形成された第１基板を用意する工程と、前記第１基板上に表面側電極を形成する工程と、前記配線部が形成された側の前記第１基板に所定間隔を置いて設けられる光透過性を有する第２基板を用意する工程と、前記第２基板の前記第１基板と対向させる面に、前記第１基板と前記第２基板との間隔を規定し、エネルギービーム加工により前記第１基板に貫通孔を形成する際のストッパとなるストッパ電極を形成する工程と、前記第１基板と前記第２基板とを前記ストッパ電極で規定された間隔に接合する工程と、前記第１基板に前記表面側電極に通じる貫通孔を形成する工程と、前記貫通孔内に前記表面側電極に接続する貫通電極を形成する工程と、前記第１基板裏面に前記貫通電極に接続された裏面側電極を形成する工程とを有する。
本発明の固体撮像装置の製造方法（第１製造方法）では、表面側電極と第２基板との間を埋め込むストッパ電極を有することから、貫通孔をエネルギービーム加工で形成した場合、ストッパ電極によって、加工が停止される。
本発明の固体撮像装置の製造方法（第２製造方法）は、入射光を光電変換する受光部が形成され、光入射側に配線部が形成された第１基板を用意する工程と、前記第１基板上に表面側電極を形成する工程と、前記第１基板の前記配線部上の光入射側にカラーフィルター層、マイクロレンズを形成した後、前記マイクロレンズを被覆する光透過性を有する保護膜を形成する工程と、前記表面側電極上に開口部を形成する工程と、前記表面側電極上の前記開口部に、前記第１基板と第２基板との間隔を規定し、エネルギービーム加工により前記第１基板に貫通孔を形成する際のストッパとなるストッパ電極を形成する工程と、前記第１基板に前記ストッパ電極で規定される間隔をおいて光透過性を有する第２基板を接合する工程と、前記第１基板に前記表面側電極に通じる貫通孔を形成する工程と、前記貫通孔内に前記表面側電極に接続する貫通電極を形成する工程と、前記第１基板裏面に前記貫通電極に接続された裏面側電極を形成する工程とを有する。
本発明の固体撮像装置の製造方法（第２製造方法）では、表面側電極と第２基板との間を埋め込むストッパ電極を有することから、貫通孔をエネルギービーム加工で形成した場合、ストッパ電極を貫通しても、第２基板によって、ストッパ電極材料の飛散が防止される。
本発明の固体撮像装置の製造方法（第３製造方法）は、支持基板に支持された第１基板に、入射光を光電変換する受光部を形成し、さらに配線部を形成する工程と、前記配線部上に表面側電極を形成する工程と、前記表面側電極上に、エネルギービーム加工により前記第１基板に貫通孔を形成する際のストッパとなるストッパ電極を形成する工程と、前記第１基板の前記ストッパ電極側に接続層を介して第３基板を接合する工程と、前記支持基板を除去して前記第１基板を露出させる工程と、前記第１基板に前記表面側電極に通じる開口部を形成する工程と、前記第１基板に所定の間隔をおいて光透過性を有する第２基板を接合する工程と、前記第３基板に前記ストッパ電極に通じる貫通孔を形成する工程と、前記貫通孔内に前記ストッパ電極に接続する貫通電極を形成する工程と、前記第３基板裏面に前記貫通電極に接続された裏面側電極を形成する工程とを有する。
本発明の固体撮像装置の製造方法（第３製造方法）では、ストッパ電極を有することから、貫通孔をエネルギービーム加工で形成した場合、ストッパ電極によってエネルギービーム加工が停止される。
本発明の固体撮像装置は、カラーフィルター層やマイクロレンズの形成を容易にして、固体撮像装置の基板にエネルギービーム加工によって貫通電極が形成される貫通孔を形成することを可能にする。よって、低コストで小型で、かつ、高歩留まりで量産が可能な固体撮像装置を提供できる。
本発明の固体撮像装置の製造方法は、カラーフィルター層やマイクロレンズの形成を容易にして、固体撮像装置の基板にエネルギービーム加工によって貫通電極が形成される貫通孔を形成することを可能にする。よって、低コストで小型で、かつ、高歩留まりで量産が可能な固体撮像装置の製造方法を提供できる。
以下、発明を実施するための形態（以下、実施の形態とする）について説明する。
＜１．第１の実施の形態＞
［固体撮像装置の構成の第１例］
本発明の第１実施の形態に係る固体撮像装置の構成の第１例を、図１の概略構成断面図によって説明する。
［固体撮像装置の構成の第１例］
本発明の第１実施の形態に係る固体撮像装置の構成の第１例を、図１の概略構成断面図によって説明する。
図１に示すように、半導体基板からなる第１基板１１には、受光部６１が形成されている。この第１基板１１は、例えば、厚さ５００μｍ〜１０００μｍ、例えば７７５μｍのＮ型シリコン基板が用いられている。なお、第１基板１１には、受光部６１で光電変換された電荷を増幅して出力する画素内トランジスタ群（図示せず）、画素内トランジスタ群から出力された信号電極を画像に処理する周辺回路部（図示せず）等が形成されている。
上記第１基板１１上に層間絶縁膜４２、配線４３を複数層に形成した配線部４１が形成されている。層間絶縁膜４２は、例えば酸化シリコン（ＳｉＯ2）膜で形成され、配線４３は、銅配線で形成されている。そして配線部４１表面は平坦化されている。以下、配線部４１を含めて第１基板１１とする。
上記第１基板１１上には表面側電極２１が形成されている。この表面側電極２１は、例えばアルミニウムで形成される。図示はしていないが、表面側電極２１に接続されるアルミニウム配線も形成されてもよい。
また、表面側電極２１を被覆するオーバーコート膜４５、平坦化膜４６が形成されている。オーバーコート膜４５は、例えばＰ−ＳｉＮ膜で形成されている。平坦化膜４６は、例えば有機膜で形成されている。
さらに平坦化膜４６上にカラーフィルター層７１が形成されている。
このカラーフィルター層７１は、厚さが３００ｎｍ〜１０００ｎｍに形成されている。
上記カラーフィルター層７１上にはマイクロレンズ７３が形成されている。このマイクロレンズ７３は、例えば感光性有機膜で形成されている。
このカラーフィルター層７１は、厚さが３００ｎｍ〜１０００ｎｍに形成されている。
上記カラーフィルター層７１上にはマイクロレンズ７３が形成されている。このマイクロレンズ７３は、例えば感光性有機膜で形成されている。
さらに、表面側電極２１上には開口部４７が形成されている。
上記配線部４１が形成された側の第１基板１１には、表面側電極２１上に接合されているストッパ電極３３により所定間隔を置いて、接着層３５により接着された光透過性を有する第２基板３１が設けられている。この第２基板３１は、例えばガラス基板からなる。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって形成されているものであり、その厚さは、例えば１０μｍとなっている。このストッパ電極３３は、第１基板１１をエネルギービーム加工、例えばレーザードリル加工時して貫通孔１３を形成した際に、ストッパとして機能する厚さに形成されていればよい。したがって、１０μｍの厚さに限定されず、エネルギービーム加工の強度によっては、例えば５μｍであってもよい。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって形成されているものであり、その厚さは、例えば１０μｍとなっている。このストッパ電極３３は、第１基板１１をエネルギービーム加工、例えばレーザードリル加工時して貫通孔１３を形成した際に、ストッパとして機能する厚さに形成されていればよい。したがって、１０μｍの厚さに限定されず、エネルギービーム加工の強度によっては、例えば５μｍであってもよい。
上記第１基板１１には、表面側電極２１に通じる貫通孔１３が形成されている。貫通孔１３内には、表面側電極２１に接続する貫通電極１５が形成されている。さらに第１基板１１裏面に貫通電極１５に接続された裏面側電極１７が形成されている。
なお、貫通孔１３内に形成される貫通電極１５は、通常、バリアメタル１６としてＴｉ／ＴｉＮの積層膜を介して形成されている。上記バリアメタル１６は、銅のバリア目であればよく、タンタル系材料、例えば、Ｔａ／ＴａＮの積層膜であってもよい。また、貫通電極１５は、銅メッキにより埋め込まれているが、銅めっきにより貫通孔１３内を充填しないで、内壁のみに銅メッキが形成されていてもよい。
なお、貫通孔１３内に形成される貫通電極１５は、通常、バリアメタル１６としてＴｉ／ＴｉＮの積層膜を介して形成されている。上記バリアメタル１６は、銅のバリア目であればよく、タンタル系材料、例えば、Ｔａ／ＴａＮの積層膜であってもよい。また、貫通電極１５は、銅メッキにより埋め込まれているが、銅めっきにより貫通孔１３内を充填しないで、内壁のみに銅メッキが形成されていてもよい。
上記のように固体撮像装置１が構成されている。
上記第１例の固体撮像装置１は、カラーフィルター層７１やマイクロレンズ７３の形成を容易にして、固体撮像装置１の第１基板１１にエネルギービーム加工によって貫通電極１５が形成される貫通孔１３を形成することを可能にする。よって、低コストで小型で、かつ、高歩留まりで量産が可能な固体撮像装置１を提供できる。
［固体撮像装置の構成の第２例］
本発明の第１実施の形態に係る固体撮像装置の構成の第２例を、図２の概略構成断面図によって説明する。
本発明の第１実施の形態に係る固体撮像装置の構成の第２例を、図２の概略構成断面図によって説明する。
図２に示すように、半導体基板からなる第１基板１１には、受光部６１が形成されている。この第１基板１１は、例えば、厚さ５００μｍ〜１０００μｍ、例えば７７５μｍのＮ型シリコン基板が用いられている。なお、第１基板１１には、受光部６１で光電変換された電荷を増幅して出力する画素内トランジスタ群（図示せず）、画素内トランジスタ群から出力された信号電極を画像に処理する周辺回路部（図示せず）等が形成されている。
上記第１基板１１上に層間絶縁膜４２、配線４３を複数層に形成した配線部４１が形成されている。層間絶縁膜４２は、例えば酸化シリコン（ＳｉＯ2）膜で形成され、配線４３は、銅配線で形成されている。そして配線部４１表面は平坦化されている。以下、配線部４１を含めて第１基板１１とする。
上記第１基板１１上には表面側電極２１が形成されている。この表面側電極２１は、例えばアルミニウムで形成される。図示はしていないが、表面側電極２１に接続されるアルミニウム配線も形成されてもよい。
また、表面側電極２１を被覆するオーバーコート膜４５、平坦化膜４６が形成されている。オーバーコート膜４５は、例えばＰ−ＳｉＮ膜で形成されている。平坦化膜４６は、例えば有機膜で形成されている。
さらに平坦化膜４６上にカラーフィルター層７１が形成されている。
このカラーフィルター層７１は、厚さが３００ｎｍ〜１０００ｎｍに形成されている。
上記カラーフィルター層７１上にはマイクロレンズ７３が形成されている。このマイクロレンズ７３は、例えば感光性有機膜で形成されている。
このカラーフィルター層７１は、厚さが３００ｎｍ〜１０００ｎｍに形成されている。
上記カラーフィルター層７１上にはマイクロレンズ７３が形成されている。このマイクロレンズ７３は、例えば感光性有機膜で形成されている。
上記マイクロレンズ７３を被覆する光透過性を有する保護膜７５が形成されている。この保護膜７５には、マイクロレンズ７３表面において低反射膜となる材質が選択され、例えば低温ＣＶＤ法やスパッタリング法で形成した酸化シリコン（ＳｉＯ2）膜にフッ素を含有させて屈折率を低下させた材料が用いられている。上記酸化シリコン膜にはスピンオングラスを用いてもよい。
さらに、表面側電極２１上には開口部４７が形成されている。
上記配線部４１が形成された側の第１基板１１には、表面側電極２１上に接合されているストッパ電極３３により所定間隔を置いて、接着層３５により接着された光透過性を有する第２基板３１が設けられている。この第２基板３１は、例えばガラス基板からなる。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって形成されているものであり、その厚さは、例えば１０μｍとなっている。このストッパ電極３３は、第１基板１１をエネルギービーム加工、例えばレーザードリル加工時して貫通孔１３を形成した際に、ストッパとして機能する厚さに形成されていればよい。したがって、１０μｍの厚さに限定されず、エネルギービーム加工の強度によっては、例えば５μｍであってもよい。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって形成されているものであり、その厚さは、例えば１０μｍとなっている。このストッパ電極３３は、第１基板１１をエネルギービーム加工、例えばレーザードリル加工時して貫通孔１３を形成した際に、ストッパとして機能する厚さに形成されていればよい。したがって、１０μｍの厚さに限定されず、エネルギービーム加工の強度によっては、例えば５μｍであってもよい。
上記第１基板１１には、表面側電極２１に通じる貫通孔１３が形成されている。貫通孔１３内には、表面側電極２１に接続する貫通電極１５が形成されている。さらに第１基板１１裏面に貫通電極１５に接続された裏面側電極１７が形成されている。
なお、貫通孔１３内に形成される貫通電極１５は、通常、バリアメタル１６としてＴｉ／ＴｉＮの積層膜を介して形成されている。上記バリアメタル１６は、銅のバリア目であればよく、タンタル系材料、例えば、Ｔａ／ＴａＮの積層膜であってもよい。また、貫通電極１５は、銅メッキにより埋め込まれているが、銅めっきにより貫通孔１３内を充填しないで、内壁のみに銅メッキが形成されていてもよい。
なお、貫通孔１３内に形成される貫通電極１５は、通常、バリアメタル１６としてＴｉ／ＴｉＮの積層膜を介して形成されている。上記バリアメタル１６は、銅のバリア目であればよく、タンタル系材料、例えば、Ｔａ／ＴａＮの積層膜であってもよい。また、貫通電極１５は、銅メッキにより埋め込まれているが、銅めっきにより貫通孔１３内を充填しないで、内壁のみに銅メッキが形成されていてもよい。
上記のように固体撮像装置１が構成されている。
上記第２例の固体撮像装置１は、カラーフィルター層７１やマイクロレンズ７３の形成を容易にして、固体撮像装置１の第１基板１１にエネルギービーム加工によって貫通電極１５が形成される貫通孔１３を形成することを可能にする。よって、低コストで小型で、かつ、高歩留まりで量産が可能な固体撮像装置１を提供できる。
［固体撮像装置の構成の第３例］
本発明の第１実施の形態に係る固体撮像装置の構成の第３例を、図３の概略構成断面図によって説明する。
本発明の第１実施の形態に係る固体撮像装置の構成の第３例を、図３の概略構成断面図によって説明する。
図３に示すように、半導体基板からなる第１基板１１には、受光部６１が形成されている。この第１基板１１は、例えば、厚さ５００μｍ〜１０００μｍ、例えば７７５μｍのＮ型シリコン基板が用いられている。なお、第１基板１１には、受光部６１で光電変換された電荷を増幅して出力する画素内トランジスタ群（図示せず）、画素内トランジスタ群から出力された信号電極を画像に処理する周辺回路部（図示せず）等が形成されている。
上記第１基板１１（裏面側）の上記受光部６１が形成されている側とは反対側（表面側）には、層間絶縁膜４２、配線４３を複数層に形成した配線部４１が形成されている。層間絶縁膜４２は、例えば酸化シリコン（ＳｉＯ2）膜で形成され、配線４３は、銅配線で形成されている。そして配線部４１表面は平坦化されている。以下、配線部４１を含めて第１基板１１とする。
上記第１基板１１（表面側）の配線部４１には表面側電極２１が形成されている。この表面側電極２１は、例えばアルミニウムで形成される。図示はしていないが、表面側電極２１に接続されるアルミニウム配線も形成されてもよい。
さらに第１基板１１（裏面側）には平坦化膜４６を介してカラーフィルター層７１が形成されている。平坦化膜４６は、例えば有機膜で形成されている。
上記カラーフィルター層７１は、厚さが３００ｎｍ〜１０００ｎｍに形成されている。
さらに、上記カラーフィルター層７１上にはマイクロレンズ７３が形成されている。このマイクロレンズ７３は、例えば感光性有機膜で形成されている。
上記カラーフィルター層７１は、厚さが３００ｎｍ〜１０００ｎｍに形成されている。
さらに、上記カラーフィルター層７１上にはマイクロレンズ７３が形成されている。このマイクロレンズ７３は、例えば感光性有機膜で形成されている。
さらに、表面側電極２１上には開口部４７が形成されていて、表面側電極２１が露出されている。
また、上記マイクロレンズ７３が形成された側の第１基板１１には、接着層３５により接着された光透過性を有する第２基板３１が設けられている。第２基板３１は、例えばガラス基板からなる。
一方、上記配線部４１が形成された側の第１基板１１（表面側）には、表面側電極２１上に接合されているストッパ電極３３により所定間隔を置いて、接着層３６により接着された第３基板３７が設けられている。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって形成されているものであり、その厚さは、例えば１０μｍとなっている。このストッパ電極３３は、第１基板１１をエネルギービーム加工、例えばレーザードリル加工時して貫通孔１３を形成した際に、ストッパとして機能する厚さに形成されていればよい。したがって、１０μｍの厚さに限定されず、エネルギービーム加工の強度によっては、例えば５μｍであってもよい。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって形成されているものであり、その厚さは、例えば１０μｍとなっている。このストッパ電極３３は、第１基板１１をエネルギービーム加工、例えばレーザードリル加工時して貫通孔１３を形成した際に、ストッパとして機能する厚さに形成されていればよい。したがって、１０μｍの厚さに限定されず、エネルギービーム加工の強度によっては、例えば５μｍであってもよい。
上記第３基板３７には、ストッパ電極３３に通じる貫通孔３９が形成されている。貫通孔３９内には、ストッパ電極３３に接続する貫通電極１５が形成されている。さらに第３基板３７裏面に貫通電極１５に接続された裏面側電極１７が形成されている。
なお、貫通孔１３内に形成される貫通電極１５は、通常、バリアメタル１６としてＴｉ／ＴｉＮの積層膜を介して形成されている。上記バリアメタル１６は、銅のバリア目であればよく、タンタル系材料、例えば、Ｔａ／ＴａＮの積層膜であってもよい。また、貫通電極１５は、銅メッキにより埋め込まれているが、銅めっきにより貫通孔３９内を充填しないで、内壁のみに銅メッキが形成されていてもよい。
なお、貫通孔１３内に形成される貫通電極１５は、通常、バリアメタル１６としてＴｉ／ＴｉＮの積層膜を介して形成されている。上記バリアメタル１６は、銅のバリア目であればよく、タンタル系材料、例えば、Ｔａ／ＴａＮの積層膜であってもよい。また、貫通電極１５は、銅メッキにより埋め込まれているが、銅めっきにより貫通孔３９内を充填しないで、内壁のみに銅メッキが形成されていてもよい。
上記のように固体撮像装置１が構成されている。
上記第３例の固体撮像装置１は、カラーフィルター層７１やマイクロレンズ７３の形成を容易にして、固体撮像装置１の第３基板３７にエネルギービーム加工によって貫通電極１５が形成される貫通孔３９を形成することを可能にする。よって、低コストで小型で、かつ、高歩留まりで量産が可能な固体撮像装置１を提供できる。
＜２．第２の実施の形態＞
［固体撮像装置の製造方法の第１例］
本発明の第２実施の形態に係る固体撮像装置の製造方法の第１例を、図４〜図８の製造工程断面図によって説明する。
［固体撮像装置の製造方法の第１例］
本発明の第２実施の形態に係る固体撮像装置の製造方法の第１例を、図４〜図８の製造工程断面図によって説明する。
図４（１）に示すように、半導体基板からなる第１基板１１を用意する。この第１基板１１は、例えば、厚さ５００μｍ〜１０００μｍ、例えば７７５μｍのＮ型シリコン基板を用いる。この第１基板１１の表面を酸化して、酸化シリコン（ＳｉＯ2）膜（図示せず）を例えば１０μｍ〜３０ｎｍの厚さに形成する。次いで、減圧ＣＶＤにより、窒化シリコン（Ｓｉ3Ｎ4）膜（図示せず）を例えば８０ｎｍ〜１５０ｎｍの厚さに形成する。次に、上記第１基板１１の素子分離領域の形成部に１００ｎｍ〜４００ｎｍの深さの溝を形成し、高密度プラズマＣＶＤ法等の成膜技術によって、その溝に酸化シリコンを埋め込む。その後、余剰な酸化シリコンをＣＭＰにより除去して表面を平坦化する。このＣＭＰでは、上記窒化シリコン膜が研磨ストッパとなる。
次いで、熱燐酸を用いたウエットエッチングを行い、窒化シリコン膜を除去して、素子分離領域５１を形成する。
次いで、熱燐酸を用いたウエットエッチングを行い、窒化シリコン膜を除去して、素子分離領域５１を形成する。
次に、図４（２）に示すように、第１基板１１に酸化シリコン膜を形成する。この酸化シリコン膜は、例えば第１基板１１表面を１０００℃〜１１００℃の温度で熱酸化して５ｎｍ〜１５ｎｍの膜厚のＳｉＯ2膜を生成して形成される。次いで、この酸化シリコン膜上にフォトレジストパターン（図示せず）を形成し、それをマスクにして、第１基板１１にＰ型のウェル領域５３を形成する。またＭＯＳ型トランジスタのしきい値を制御するイオン注入を行う。次いで、酸化シリコン膜をフッ酸等でウエットエッチングにて除去した後、第１基板１１の表面にゲート絶縁膜５５を形成する。このゲート絶縁膜５５は、例えば、第１基板１１表面を１０００℃〜１１００℃の温度で熱酸化して、５ｎｍ〜１５ｎｍの厚さの酸化シリコン膜で形成される。もちろん、通常のＭＯＳトランジスタに用いられるゲート絶縁膜材料で形成することができる。
次に、ゲート電極層を形成する。このゲート電極層は、例えばＣＶＤ法により、１００ｎｍ〜２００ｎｍの厚さのポリシリコン層で形成される。もちろん、金属ゲート電極とする場合には金属層を形成してもよい。その後、フォトレジストパターンをマスクに用いたエッチング加工を行ってゲート電極５７を形成する。
さらに、フォトレジストパターンをマスクにしてイオン注入により第１基板１１に受光部６１を形成する。その後、このフォトレジストパターンを除去する。
次いで、フォトレジストパターンをマスクにしてイオン注入により形成してゲート電極５７に対して自己整合的にＬＤＤ領域と高濃度拡散層からなるソース／ドレイン領域５８，５９を形成する。
また、ゲート電極５７とソース／ドレイン領域５８，５９上に、必要に応じて、シリサイド層（図示せず）を形成してもよい。このシリサイド層の形成は、自己整合的にシリサイドを形成する所謂サリサイドプロセスを用いることができる。
このようにして、ＭＯＳトランジスタ５４が形成される。
次いで、フォトレジストパターンをマスクにしてイオン注入により形成してゲート電極５７に対して自己整合的にＬＤＤ領域と高濃度拡散層からなるソース／ドレイン領域５８，５９を形成する。
また、ゲート電極５７とソース／ドレイン領域５８，５９上に、必要に応じて、シリサイド層（図示せず）を形成してもよい。このシリサイド層の形成は、自己整合的にシリサイドを形成する所謂サリサイドプロセスを用いることができる。
このようにして、ＭＯＳトランジスタ５４が形成される。
次に、図５（３）に示すように、第１基板１１上に上記ＭＯＳトランジスタ５４を被覆する層間絶縁膜４２、上記ＭＯＳトランジスタ５４等に接続される配線４３（コンタクト電極４４も含む）を複数層に形成した配線部４１を形成する。
例えば、ＣＶＤ法によって、ゲート電極５７を覆う層間絶縁膜４２を、例えば酸化シリコン（ＳｉＯ2）膜で形成し、ＣＭＰにより表面の平坦化を行う。
ソース／ドレイン領域５８，５９とゲート電極５７に対するコンタクト電極４４を形成する。
コンタクト電極４４は、電極形成領域となる開口部内に、チタン（Ｔｉ）と窒化チタン（ＴｉＮ）を積層したバリヤメタル層を介してタングステン層を埋め込み、余剰部分をＣＭＰやエッチバックにより除去して形成される。この結果、開口部内にバリヤメタル層を介してタングステン層からなるコンタクト電極４４が形成される。
さらに層間絶縁膜４２を積層して、開口部を形成して、バリヤメタル層とメッキによる銅配線層を形成し、ＣＭＰによる平坦化工程を経て配線４３を形成する。このような層間絶縁膜４２の形成、配線４３の形成を繰り返し行うことで、複数層の配線４３を有する配線部４１が形成される。
例えば、ＣＶＤ法によって、ゲート電極５７を覆う層間絶縁膜４２を、例えば酸化シリコン（ＳｉＯ2）膜で形成し、ＣＭＰにより表面の平坦化を行う。
ソース／ドレイン領域５８，５９とゲート電極５７に対するコンタクト電極４４を形成する。
コンタクト電極４４は、電極形成領域となる開口部内に、チタン（Ｔｉ）と窒化チタン（ＴｉＮ）を積層したバリヤメタル層を介してタングステン層を埋め込み、余剰部分をＣＭＰやエッチバックにより除去して形成される。この結果、開口部内にバリヤメタル層を介してタングステン層からなるコンタクト電極４４が形成される。
さらに層間絶縁膜４２を積層して、開口部を形成して、バリヤメタル層とメッキによる銅配線層を形成し、ＣＭＰによる平坦化工程を経て配線４３を形成する。このような層間絶縁膜４２の形成、配線４３の形成を繰り返し行うことで、複数層の配線４３を有する配線部４１が形成される。
次に、図５（４）に示すように、上記第１基板１１上に表面側電極２１を形成する。
上記表面側電極２１は、例えばアルミニウムで形成される。このとき、図示はしていないが、表面側電極２１に接続されるアルミニウム配線も形成されてもよい。
次いで、例えばプラズマＣＶＤによって、オーバーコート膜４５を例えばＰ−ＳｉＮ膜で形成する。さらに平坦化膜４６を形成する。この平坦化膜４６は、例えば有機膜で形成される。
次いで、平坦化膜４６上にカラーフィルター層７１を、例えば塗布、露光、現像等の工程によって形成する。
このカラーフィルター層７１の塗布に際しては、表面側電極２１の厚さが３００ｎｍ〜１０００ｎｍと薄いので、固体撮像素子の撮像特性に悪影響になる塗布ムラを発生させることなく塗布できる。
上記表面側電極２１は、例えばアルミニウムで形成される。このとき、図示はしていないが、表面側電極２１に接続されるアルミニウム配線も形成されてもよい。
次いで、例えばプラズマＣＶＤによって、オーバーコート膜４５を例えばＰ−ＳｉＮ膜で形成する。さらに平坦化膜４６を形成する。この平坦化膜４６は、例えば有機膜で形成される。
次いで、平坦化膜４６上にカラーフィルター層７１を、例えば塗布、露光、現像等の工程によって形成する。
このカラーフィルター層７１の塗布に際しては、表面側電極２１の厚さが３００ｎｍ〜１０００ｎｍと薄いので、固体撮像素子の撮像特性に悪影響になる塗布ムラを発生させることなく塗布できる。
次に、図６（５）に示すように、カラーフィルター層７１上にマイクロレンズ７３を形成する。このマイクロレンズ７３は、例えば感光性有機膜を形成したのち、表面側電極２１上に開口部を形成する。
さらに、感光性のレンズ加工用フォトレジストパターンを形成する。このとき表面側電極２１を再度開口し、熱処理により球面状にフローさせる。そして全面エッチングにより球面状の形状をマイクロレンズとなる感光性有機膜に転写させることで、上記マイクロレンズ７３が形成される。
このとき表面側電極２１上には開口部４７が形成される。
さらに、感光性のレンズ加工用フォトレジストパターンを形成する。このとき表面側電極２１を再度開口し、熱処理により球面状にフローさせる。そして全面エッチングにより球面状の形状をマイクロレンズとなる感光性有機膜に転写させることで、上記マイクロレンズ７３が形成される。
このとき表面側電極２１上には開口部４７が形成される。
次に、図６（６）に示すように、表面側電極２１に、プローバ８１を当てて、撮像特性等の測定工程を行う。
次に、図７（７）に示すように、バックグラインド工程を経て、第１基板１１を、例えば１００μｍから４００μｍの厚さに加工する。以下、配線部４１、オーバーコート膜４５、平坦化膜４６を含めて第１基板１１という。
次に、図７（８）に示すように、上記配線部４１（前記図７（７）参照）が形成された側の第１基板１１に所定間隔を置いて設けられる光透過性を有する第２基板３１を用意する。この第２基板３１は、例えばガラス基板からなる。
上記第２基板３１の上記第１基板１１（配線部４１側）と対向させる面に、第１基板１１と第２基板３１との間隔を規定し、エネルギービーム加工により第１基板１１に貫通孔を形成する際のストッパとなるストッパ電極３３を形成する。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって形成される。
そして、ストッパ電極３３は、第１基板１１の表面側電極２１に対向する第２基板３１の位置に形成される。このストッパ電極３３の厚さは、例えば１０μｍとする。このストッパ電極３３は、後の工程のエネルギービーム加工、例えばレーザードリル加工時に、十分にストッパとして機能する厚さに形成される。
上記第２基板３１の上記第１基板１１（配線部４１側）と対向させる面に、第１基板１１と第２基板３１との間隔を規定し、エネルギービーム加工により第１基板１１に貫通孔を形成する際のストッパとなるストッパ電極３３を形成する。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって形成される。
そして、ストッパ電極３３は、第１基板１１の表面側電極２１に対向する第２基板３１の位置に形成される。このストッパ電極３３の厚さは、例えば１０μｍとする。このストッパ電極３３は、後の工程のエネルギービーム加工、例えばレーザードリル加工時に、十分にストッパとして機能する厚さに形成される。
なお、上記バックグラインド工程後に第２基板３１を貼り合わせる工程を行ったが、順番は逆でもよい。
つまり第２基板３１貼り合わせ後にバックグラインド工程を行ってもよい。
つまり第２基板３１貼り合わせ後にバックグラインド工程を行ってもよい。
図７（９）に示すように、接着層３５を介して第１基板１１と第２基板３１を貼り合わせる。
このとき第２基板３１側に形成したストッパ電極３３は第１基板１１の表面側電極２１に接合する位置に形成されている。この接合では、第１基板１１と第２基板３１とをストッパ電極３３の厚みで規定された間隔に接合される。
このとき第２基板３１側に形成したストッパ電極３３は第１基板１１の表面側電極２１に接合する位置に形成されている。この接合では、第１基板１１と第２基板３１とをストッパ電極３３の厚みで規定された間隔に接合される。
次に、第１基板１１に表面側電極２１に通じる貫通孔１３を形成する。
上記貫通孔１３の形成には、エネルギービーム加工を用いる。例えばレーザードリル加工を用いる。
例えば、炭酸ガスレーザ加工機やＹＡＧレーザ光の第３高調波の波長３５５ｎｍを用いたレーザ加工機を用いる。また、アブレーション効果を用いることにより、シリコンを溶解させずに直接気化することができる。例えば、深さ１００μｍ、直径３０μｍ程度の貫通孔１３であれば、１０万個/分の開口を形成することができる。
固体撮像装置の１チップあたりの開口数を１００個、３００ｍｍウェーハ１枚から取れるチップ数を２０００個と仮定すると、約２分でウェーハ１枚の開口加工が完了し、従来の露光とエッチングによる開口形成に比べて短時間、低コストの作業が可能になる。
上記貫通孔１３の形成には、エネルギービーム加工を用いる。例えばレーザードリル加工を用いる。
例えば、炭酸ガスレーザ加工機やＹＡＧレーザ光の第３高調波の波長３５５ｎｍを用いたレーザ加工機を用いる。また、アブレーション効果を用いることにより、シリコンを溶解させずに直接気化することができる。例えば、深さ１００μｍ、直径３０μｍ程度の貫通孔１３であれば、１０万個/分の開口を形成することができる。
固体撮像装置の１チップあたりの開口数を１００個、３００ｍｍウェーハ１枚から取れるチップ数を２０００個と仮定すると、約２分でウェーハ１枚の開口加工が完了し、従来の露光とエッチングによる開口形成に比べて短時間、低コストの作業が可能になる。
図８（１０）に示すように、貫通孔１３内に表面側電極２１に接続する貫通電極１５を形成する。
さらに第１基板１１裏面に貫通電極１５に接続された裏面側電極１７を形成する。
上記工程は、例えば貫通孔１３を形成した後、その貫通孔１３内に酸化シリコン（ＳｉＯ2）膜（図示せず）を形成してシリコン基板と電気的に絶縁し、再度、貫通孔１３底部の酸化シリコン膜を除去した後に、バリアメタル１６としてＴｉ／ＴｉＮの積層膜をスパッタリングにより形成する。その後、必要に応じてバリアメタル上層に電極用シード層（無電界銅）を事前に被覆しておく。その後銅メッキを行う。なお、銅メッキは貫通孔１３内に充填しないで、内壁のみとしてもよい。
さらに第１基板１１裏面に貫通電極１５に接続された裏面側電極１７を形成する。
上記工程は、例えば貫通孔１３を形成した後、その貫通孔１３内に酸化シリコン（ＳｉＯ2）膜（図示せず）を形成してシリコン基板と電気的に絶縁し、再度、貫通孔１３底部の酸化シリコン膜を除去した後に、バリアメタル１６としてＴｉ／ＴｉＮの積層膜をスパッタリングにより形成する。その後、必要に応じてバリアメタル上層に電極用シード層（無電界銅）を事前に被覆しておく。その後銅メッキを行う。なお、銅メッキは貫通孔１３内に充填しないで、内壁のみとしてもよい。
上記のように固体撮像装置１が形成される。
上記第１例の固体撮像装置の製造方法は、カラーフィルター層７１やマイクロレンズ７３の形成を容易にして、固体撮像装置１の第１基板１１にエネルギービーム加工によって貫通電極１５が形成される貫通孔１３を形成することを可能にする。よって、低コストで小型で、かつ、高歩留まりで量産が可能な固体撮像装置の製造方法を提供できる。
［固体撮像装置の製造方法の第２例］
本発明の第２実施の形態に係る固体撮像装置の製造方法の第１例を、図９〜図１４の製造工程断面図によって説明する。
本発明の第２実施の形態に係る固体撮像装置の製造方法の第１例を、図９〜図１４の製造工程断面図によって説明する。
図９（１）に示すように、半導体基板からなる第１基板１１を用意する。この第１基板１１は、例えば、厚さ５００μｍ〜１０００μｍ、例えば７７５μｍのＮ型シリコン基板を用いる。この第１基板１１の表面を酸化して、酸化シリコン（ＳｉＯ2）膜（図示せず）を例えば１０μｍ〜３０ｎｍの厚さに形成する。
次いで、減圧ＣＶＤにより、窒化シリコン（Ｓｉ3Ｎ4）膜（図示せず）を例えば８０ｎｍ〜１５０ｎｍの厚さに形成する。
次に、上記第１基板１１の素子分離領域の形成部に１００ｎｍ〜４００ｎｍの深さの溝を形成し、高密度プラズマＣＶＤ法等の成膜技術によって、その溝に酸化シリコンを埋め込む。その後、余剰な酸化シリコンをＣＭＰにより除去して表面を平坦化する。このＣＭＰでは、上記窒化シリコン膜が研磨ストッパとなる。
次いで、熱燐酸を用いたウエットエッチングを行い、窒化シリコン膜を除去して、素子分離領域５１を形成する。
次いで、減圧ＣＶＤにより、窒化シリコン（Ｓｉ3Ｎ4）膜（図示せず）を例えば８０ｎｍ〜１５０ｎｍの厚さに形成する。
次に、上記第１基板１１の素子分離領域の形成部に１００ｎｍ〜４００ｎｍの深さの溝を形成し、高密度プラズマＣＶＤ法等の成膜技術によって、その溝に酸化シリコンを埋め込む。その後、余剰な酸化シリコンをＣＭＰにより除去して表面を平坦化する。このＣＭＰでは、上記窒化シリコン膜が研磨ストッパとなる。
次いで、熱燐酸を用いたウエットエッチングを行い、窒化シリコン膜を除去して、素子分離領域５１を形成する。
図９（２）に示すように、第１基板１１に酸化シリコン膜を形成する。この酸化シリコン膜は、例えば第１基板１１表面を１０００℃〜１１００℃の温度で熱酸化して５ｎｍ〜１５ｎｍの膜厚のＳｉＯ2膜を生成して形成される。
次いで、この酸化シリコン膜上にフォトレジストパターン（図示せず）を形成し、それをマスクにして、第１基板１１にＰ型のウェル領域５３を形成する。またＭＯＳ型トランジスタのしきい値を制御するイオン注入を行う。
次いで、酸化シリコン膜をフッ酸等でウエットエッチングにて除去した後、第１基板１１の表面にゲート絶縁膜５５を形成する。このゲート絶縁膜５５は、例えば、第１基板１１表面を１０００℃〜１１００℃の温度で熱酸化して、５ｎｍ〜１５ｎｍの厚さの酸化シリコン膜で形成される。もちろん、通常のＭＯＳトランジスタに用いられるゲート絶縁膜材料で形成することができる。
次いで、この酸化シリコン膜上にフォトレジストパターン（図示せず）を形成し、それをマスクにして、第１基板１１にＰ型のウェル領域５３を形成する。またＭＯＳ型トランジスタのしきい値を制御するイオン注入を行う。
次いで、酸化シリコン膜をフッ酸等でウエットエッチングにて除去した後、第１基板１１の表面にゲート絶縁膜５５を形成する。このゲート絶縁膜５５は、例えば、第１基板１１表面を１０００℃〜１１００℃の温度で熱酸化して、５ｎｍ〜１５ｎｍの厚さの酸化シリコン膜で形成される。もちろん、通常のＭＯＳトランジスタに用いられるゲート絶縁膜材料で形成することができる。
次に、ゲート電極層を形成する。このゲート電極層は、例えばＣＶＤ法により、１００ｎｍ〜２００ｎｍの厚さのポリシリコン層で形成される。もちろん、金属ゲート電極とする場合には金属層を形成してもよい。その後、フォトレジストパターンをマスクに用いたエッチング加工を行ってゲート電極５７を形成する。
さらに、フォトレジストパターンをマスクにしてイオン注入により第１基板１１に受光部６１を形成する。その後、このフォトレジストパターンを除去する。
次いで、フォトレジストパターンをマスクにしてイオン注入により形成してゲート電極５７に対して自己整合的にＬＤＤ領域と高濃度拡散層からなるソース／ドレイン領域５８，５９を形成する。
また、ゲート電極５７とソース／ドレイン領域５８，５９上に、必要に応じて、シリサイド層（図示せず）を形成してもよい。このシリサイド層の形成は、自己整合的にシリサイドを形成する所謂サリサイドプロセスを用いることができる。
このようにして、ＭＯＳトランジスタ５４が形成される。
次いで、フォトレジストパターンをマスクにしてイオン注入により形成してゲート電極５７に対して自己整合的にＬＤＤ領域と高濃度拡散層からなるソース／ドレイン領域５８，５９を形成する。
また、ゲート電極５７とソース／ドレイン領域５８，５９上に、必要に応じて、シリサイド層（図示せず）を形成してもよい。このシリサイド層の形成は、自己整合的にシリサイドを形成する所謂サリサイドプロセスを用いることができる。
このようにして、ＭＯＳトランジスタ５４が形成される。
図１０（３）に示すように、第１基板１１上に上記ＭＯＳトランジスタ５４を被覆する層間絶縁膜４２、上記ＭＯＳトランジスタ５４等に接続される配線４３（コンタクト電極４４も含む）を複数層に形成した配線部４１を形成する。
例えば、ＣＶＤ法によって、ゲート電極５７を覆う層間絶縁膜４２を、例えば酸化シリコン（ＳｉＯ2）膜で形成し、ＣＭＰにより表面の平坦化を行う。
ソース／ドレイン領域５８，５９とゲート電極５７に対するコンタクト電極４４を形成する。
コンタクト電極４４は、電極形成領域となる開口部内に、チタン（Ｔｉ）と窒化チタン（ＴｉＮ）を積層したバリヤメタル層を介してタングステン層を埋め込み、余剰部分をＣＭＰやエッチバックにより除去して形成される。この結果、開口部内にバリヤメタル層を介してタングステン層からなるコンタクト電極４４が形成される。
さらに層間絶縁膜４２を積層して、開口部を形成して、バリヤメタル層とメッキによる銅配線層を形成し、ＣＭＰによる平坦化工程を経て配線４３を形成する。このような層間絶縁膜４２の形成、配線４３の形成を繰り返し行うことで、複数層の配線４３を有する配線部４１が形成される。
例えば、ＣＶＤ法によって、ゲート電極５７を覆う層間絶縁膜４２を、例えば酸化シリコン（ＳｉＯ2）膜で形成し、ＣＭＰにより表面の平坦化を行う。
ソース／ドレイン領域５８，５９とゲート電極５７に対するコンタクト電極４４を形成する。
コンタクト電極４４は、電極形成領域となる開口部内に、チタン（Ｔｉ）と窒化チタン（ＴｉＮ）を積層したバリヤメタル層を介してタングステン層を埋め込み、余剰部分をＣＭＰやエッチバックにより除去して形成される。この結果、開口部内にバリヤメタル層を介してタングステン層からなるコンタクト電極４４が形成される。
さらに層間絶縁膜４２を積層して、開口部を形成して、バリヤメタル層とメッキによる銅配線層を形成し、ＣＭＰによる平坦化工程を経て配線４３を形成する。このような層間絶縁膜４２の形成、配線４３の形成を繰り返し行うことで、複数層の配線４３を有する配線部４１が形成される。
図１０（４）に示すように、上記第１基板１１上に表面側電極２１を形成する。
上記表面側電極２１は、例えばアルミニウムで形成されるこのとき、図示はしていないが、表面側電極２１に接続されるアルミニウム配線も形成されてもよい。
次いで、例えばプラズマＣＶＤによって、オーバーコート膜４５を例えばＰ−ＳｉＮ膜で形成する。さらに平坦化膜４６を形成する。この平坦化膜４６は、例えば有機膜で形成される。
次いで、平坦化膜４６上にカラーフィルター層７１を、例えば塗布、露光、現像等の工程によって形成する。
このカラーフィルター層７１の塗布に際しては、表面側電極２１の厚さが３００ｎｍ〜１０００ｎｍと薄いので、固体撮像素子の撮像特性に悪影響になる塗布ムラを発生させることなく塗布できる。
上記表面側電極２１は、例えばアルミニウムで形成されるこのとき、図示はしていないが、表面側電極２１に接続されるアルミニウム配線も形成されてもよい。
次いで、例えばプラズマＣＶＤによって、オーバーコート膜４５を例えばＰ−ＳｉＮ膜で形成する。さらに平坦化膜４６を形成する。この平坦化膜４６は、例えば有機膜で形成される。
次いで、平坦化膜４６上にカラーフィルター層７１を、例えば塗布、露光、現像等の工程によって形成する。
このカラーフィルター層７１の塗布に際しては、表面側電極２１の厚さが３００ｎｍ〜１０００ｎｍと薄いので、固体撮像素子の撮像特性に悪影響になる塗布ムラを発生させることなく塗布できる。
次に、図１１（５）に示すように、カラーフィルター層７１上にマイクロレンズ７３を形成する。マイクロレンズ７３の形成方法は、実施例１と同様である。
上記マイクロレンズ７３を被覆する光透過性を有する保護膜７５を形成する。
この保護膜７５には、マイクロレンズ７３表面において低反射膜となる材質が選択され、例えば低温ＣＶＤ法やスパッタリング法で形成した酸化シリコン（ＳｉＯ2）膜にフッ素を含有させて屈折率を低下させた材料を用いる。上記酸化シリコン膜はスピンオングラスを用いてもよい。
その後、保護膜７５表面を、例えばエッチバックやＣＭＰなどを行って、平坦化してもよい。
上記マイクロレンズ７３を被覆する光透過性を有する保護膜７５を形成する。
この保護膜７５には、マイクロレンズ７３表面において低反射膜となる材質が選択され、例えば低温ＣＶＤ法やスパッタリング法で形成した酸化シリコン（ＳｉＯ2）膜にフッ素を含有させて屈折率を低下させた材料を用いる。上記酸化シリコン膜はスピンオングラスを用いてもよい。
その後、保護膜７５表面を、例えばエッチバックやＣＭＰなどを行って、平坦化してもよい。
または、図１１（６）に示すように、上記のような平坦化工程を経ないで、低反射膜からなる保護膜７５を形成してもよい。
次に、図１２（７）に示すように、表面側電極２１上に開口部４７を形成する。この開口部４７の形成には、例えばフォトレジストマスクを用いたエッチング加工による。
次に、図１２（８）に示すように、表面側電極２１に、プローバ８１を当てて、撮像特性等の測定工程を行う。
次に、図１３（９）に示すように、上記表面側電極２１上の上記開口部４７に、第１基板１１と第２基板３１との間隔を規定し、エネルギービーム加工により第１基板１１に貫通孔を形成する際のストッパとなるストッパ電極３３を形成する。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって、表面側電極２１上に形成された開口部４７に形成される。
このメッキ工程のとき、有機膜からなるマイクロレンズ７３は、無機材料である保護膜７５に覆われているので、メッキ工程を経てもマイクロレンズ７３が変質することはない。
そして、ストッパ電極３３は、第１基板１１の表面側電極２１に対向する第２基板３１の位置に形成される。このストッパ電極３３の厚さは、例えば１０μｍとする。このストッパ電極３３は、後の工程のエネルギービーム加工、例えばレーザードリル加工時に、十分にストッパとして機能する厚さに形成される。
またストッパ電極３３は、カラーフィルター層７１やマイクロレンズ７３を形成した後に形成しているので、カラーフィルター層７１やマイクロレンズ７３の材料を回転塗布で塗布形成する際に、塗布ムラを起こすこともない。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって、表面側電極２１上に形成された開口部４７に形成される。
このメッキ工程のとき、有機膜からなるマイクロレンズ７３は、無機材料である保護膜７５に覆われているので、メッキ工程を経てもマイクロレンズ７３が変質することはない。
そして、ストッパ電極３３は、第１基板１１の表面側電極２１に対向する第２基板３１の位置に形成される。このストッパ電極３３の厚さは、例えば１０μｍとする。このストッパ電極３３は、後の工程のエネルギービーム加工、例えばレーザードリル加工時に、十分にストッパとして機能する厚さに形成される。
またストッパ電極３３は、カラーフィルター層７１やマイクロレンズ７３を形成した後に形成しているので、カラーフィルター層７１やマイクロレンズ７３の材料を回転塗布で塗布形成する際に、塗布ムラを起こすこともない。
次に、図１３（１０）に示すように、バックグラインド工程を経て、第１基板１１を、例えば１００μｍから４００μｍの厚さに加工する。以下、配線部４１、オーバーコート膜４５、平坦化膜４６を含めて第１基板１１という。
図１４（１１）に示すように、上記配線部４１（前記図１３（１０）参照）が形成された側の第１基板１１に所定間隔を置いて設けられる光透過性を有する第２基板３１を用意する。この第２基板３１は、例えばガラス基板からなる。
そして、接着層３５を介して第１基板１１と第２基板３１を貼り合わせる。
この接合では、第１基板１１と第２基板３１とをストッパ電極３３の厚みで規定された間隔に接合される。
そして、接着層３５を介して第１基板１１と第２基板３１を貼り合わせる。
この接合では、第１基板１１と第２基板３１とをストッパ電極３３の厚みで規定された間隔に接合される。
なお、上記バックグラインド工程後に第２基板３１を貼り合わせる工程を行ったが、順番は逆でもよい。
つまり第２基板３１貼り合わせ後にバックグラインド工程を行ってもよい。
つまり第２基板３１貼り合わせ後にバックグラインド工程を行ってもよい。
次に、第１基板１１に表面側電極２１に通じる貫通孔１３を形成する。
上記貫通孔１３の形成には、エネルギービーム加工を用いる。例えばレーザードリル加工を用いる。
例えば、炭酸ガスレーザ加工機やＹＡＧレーザ光の第３高調波の波長３５５ｎｍを用いたレーザ加工機を用いる。また、アブレーション効果を用いることにより、シリコンを溶解させずに直接気化することができる。例えば、深さ１００μｍ、直径３０μｍ程度の貫通孔１３であれば、１０万個/分の開口を形成することができる。
固体撮像装置の１チップあたりの開口数を１００個、３００ｍｍウェーハ１枚から取れるチップ数を２０００個と仮定すると、約２分でウェーハ１枚の開口加工が完了し、従来の露光とエッチングによる開口形成に比べて短時間、低コストの作業が可能になる。
上記貫通孔１３の形成には、エネルギービーム加工を用いる。例えばレーザードリル加工を用いる。
例えば、炭酸ガスレーザ加工機やＹＡＧレーザ光の第３高調波の波長３５５ｎｍを用いたレーザ加工機を用いる。また、アブレーション効果を用いることにより、シリコンを溶解させずに直接気化することができる。例えば、深さ１００μｍ、直径３０μｍ程度の貫通孔１３であれば、１０万個/分の開口を形成することができる。
固体撮像装置の１チップあたりの開口数を１００個、３００ｍｍウェーハ１枚から取れるチップ数を２０００個と仮定すると、約２分でウェーハ１枚の開口加工が完了し、従来の露光とエッチングによる開口形成に比べて短時間、低コストの作業が可能になる。
図１４（１２）に示すように、貫通孔１３内に表面側電極２１に接続する貫通電極１５を形成する。
さらに第１基板１１裏面に貫通電極１５に接続された裏面側電極１７を形成する。
上記工程は、例えば貫通孔１３を形成した後、その貫通孔１３内に酸化シリコン（ＳｉＯ2）膜（図示せず）を形成してシリコン基板と電気的に絶縁し、再度、貫通孔１３底部の酸化シリコン膜を除去した後に、バリアメタル１６としてＴｉ／ＴｉＮの積層膜をスパッタリングにより形成する。その後、必要に応じてバリアメタル上層に電極用シード層（無電界銅）を事前に被覆しておく。その後銅メッキを行う。なお、銅メッキは貫通孔１３内に充填しないで、内壁のみとしてもよい。
さらに第１基板１１裏面に貫通電極１５に接続された裏面側電極１７を形成する。
上記工程は、例えば貫通孔１３を形成した後、その貫通孔１３内に酸化シリコン（ＳｉＯ2）膜（図示せず）を形成してシリコン基板と電気的に絶縁し、再度、貫通孔１３底部の酸化シリコン膜を除去した後に、バリアメタル１６としてＴｉ／ＴｉＮの積層膜をスパッタリングにより形成する。その後、必要に応じてバリアメタル上層に電極用シード層（無電界銅）を事前に被覆しておく。その後銅メッキを行う。なお、銅メッキは貫通孔１３内に充填しないで、内壁のみとしてもよい。
上記のように固体撮像装置１が形成される。
上記第２例の固体撮像装置の製造方法は、カラーフィルター層７１やマイクロレンズ７３の形成を容易にして、固体撮像装置１の第１基板１１にエネルギービーム加工によって貫通電極１５が形成される貫通孔１３を形成することを可能にする。よって、低コストで小型で、かつ、高歩留まりで量産が可能な固体撮像装置の製造方法を提供できる。
［固体撮像装置の製造方法の第３例］
本発明の第２実施の形態に係る固体撮像装置の製造方法の第３例を、図１５〜図２１の製造工程断面図によって説明する。
本発明の第２実施の形態に係る固体撮像装置の製造方法の第３例を、図１５〜図２１の製造工程断面図によって説明する。
図１５（１）に示すように、支持基板１５に支持された半導体基板からなる第１基板１１を用意する。
例えば、第１基板１１中に、２０ｎｍ〜１００ｎｍの厚さのストッパ層１８を形成することで、一方側を支持基板１５、他方側を第１基板１１としてもよい。
この第１基板１１は、例えば、厚さ５００μｍ〜１０００μｍ、例えば７７５μｍのＮ型シリコン基板を用いる。
ストッパ層１８は、酸素や水素をイオン注入したいわゆるＢＯＸ層や、ホウ素（Ｂ）などの不純物を１Ｅ１３〜１Ｅ１６／ｃｍ2イオン注入した拡散層により形成される。
次いで、第１基板１１の表面を酸化して、酸化シリコン（ＳｉＯ2）膜（図示せず）を例えば１０μｍ〜３０ｎｍの厚さに形成する。
次いで、減圧ＣＶＤにより、窒化シリコン（Ｓｉ3Ｎ4）膜（図示せず）を例えば８０ｎｍ〜１５０ｎｍの厚さに形成する。
次に、上記第１基板１１の素子分離領域の形成部に１００ｎｍ〜４００ｎｍの深さの溝を形成し、高密度プラズマＣＶＤ法等の成膜技術によって、その溝に酸化シリコンを埋め込む。
その後、余剰な酸化シリコンをＣＭＰにより除去して表面を平坦化する。このＣＭＰでは、上記窒化シリコン膜が研磨ストッパとなる。次いで、熱燐酸を用いたウエットエッチングを行い、窒化シリコン膜を除去して、素子分離領域５１を形成する。
例えば、第１基板１１中に、２０ｎｍ〜１００ｎｍの厚さのストッパ層１８を形成することで、一方側を支持基板１５、他方側を第１基板１１としてもよい。
この第１基板１１は、例えば、厚さ５００μｍ〜１０００μｍ、例えば７７５μｍのＮ型シリコン基板を用いる。
ストッパ層１８は、酸素や水素をイオン注入したいわゆるＢＯＸ層や、ホウ素（Ｂ）などの不純物を１Ｅ１３〜１Ｅ１６／ｃｍ2イオン注入した拡散層により形成される。
次いで、第１基板１１の表面を酸化して、酸化シリコン（ＳｉＯ2）膜（図示せず）を例えば１０μｍ〜３０ｎｍの厚さに形成する。
次いで、減圧ＣＶＤにより、窒化シリコン（Ｓｉ3Ｎ4）膜（図示せず）を例えば８０ｎｍ〜１５０ｎｍの厚さに形成する。
次に、上記第１基板１１の素子分離領域の形成部に１００ｎｍ〜４００ｎｍの深さの溝を形成し、高密度プラズマＣＶＤ法等の成膜技術によって、その溝に酸化シリコンを埋め込む。
その後、余剰な酸化シリコンをＣＭＰにより除去して表面を平坦化する。このＣＭＰでは、上記窒化シリコン膜が研磨ストッパとなる。次いで、熱燐酸を用いたウエットエッチングを行い、窒化シリコン膜を除去して、素子分離領域５１を形成する。
図１５（２）に示すように、第１基板１１に酸化シリコン膜を形成する。この酸化シリコン膜は、例えば第１基板１１表面を１０００℃〜１１００℃の温度で熱酸化して５ｎｍ〜１５ｎｍの膜厚のＳｉＯ2膜を生成して形成される。
次いで、この酸化シリコン膜上にフォトレジストパターン（図示せず）を形成し、それをマスクにして、第１基板１１にＰ型のウェル領域５３を形成する。またＭＯＳ型トランジスタのしきい値を制御するイオン注入を行う。次いで、酸化シリコン膜をフッ酸等でウエットエッチングにて除去した後、第１基板１１の表面にゲート絶縁膜５５を形成する。このゲート絶縁膜５５は、例えば、第１基板１１表面を１０００℃〜１１００℃の温度で熱酸化して、５ｎｍ〜１５ｎｍの厚さの酸化シリコン膜で形成される。もちろん、通常のＭＯＳトランジスタに用いられるゲート絶縁膜材料で形成することができる。
次いで、この酸化シリコン膜上にフォトレジストパターン（図示せず）を形成し、それをマスクにして、第１基板１１にＰ型のウェル領域５３を形成する。またＭＯＳ型トランジスタのしきい値を制御するイオン注入を行う。次いで、酸化シリコン膜をフッ酸等でウエットエッチングにて除去した後、第１基板１１の表面にゲート絶縁膜５５を形成する。このゲート絶縁膜５５は、例えば、第１基板１１表面を１０００℃〜１１００℃の温度で熱酸化して、５ｎｍ〜１５ｎｍの厚さの酸化シリコン膜で形成される。もちろん、通常のＭＯＳトランジスタに用いられるゲート絶縁膜材料で形成することができる。
次に、ゲート電極層を形成する。このゲート電極層は、例えばＣＶＤ法により、１００ｎｍ〜２００ｎｍの厚さのポリシリコン層で形成される。もちろん、金属ゲート電極とする場合には金属層を形成してもよい。その後、フォトレジストパターンをマスクに用いたエッチング加工を行ってゲート電極５７を形成する。
さらに、フォトレジストパターンをマスクにしてイオン注入により第１基板１１に受光部６１を形成する。その後、このフォトレジストパターンを除去する。
次いで、フォトレジストパターンをマスクにしてイオン注入により形成してゲート電極５７に対して自己整合的にＬＤＤ領域と高濃度拡散層からなるソース／ドレイン領域５８，５９を形成する。
また、ゲート電極５７とソース／ドレイン領域５８，５９上に、必要に応じて、シリサイド層（図示せず）を形成してもよい。このシリサイド層の形成は、自己整合的にシリサイドを形成する所謂サリサイドプロセスを用いることができる。
このようにして、ＭＯＳトランジスタ５４が形成される。
次いで、フォトレジストパターンをマスクにしてイオン注入により形成してゲート電極５７に対して自己整合的にＬＤＤ領域と高濃度拡散層からなるソース／ドレイン領域５８，５９を形成する。
また、ゲート電極５７とソース／ドレイン領域５８，５９上に、必要に応じて、シリサイド層（図示せず）を形成してもよい。このシリサイド層の形成は、自己整合的にシリサイドを形成する所謂サリサイドプロセスを用いることができる。
このようにして、ＭＯＳトランジスタ５４が形成される。
図１６（３）に示すように、第１基板１１上に上記ＭＯＳトランジスタ５４を被覆する層間絶縁膜４２、上記ＭＯＳトランジスタ５４等に接続される配線４３（コンタクト電極４４も含む）を複数層に形成した配線部４１を形成する。
例えば、ＣＶＤ法によって、ゲート電極５７を覆う層間絶縁膜４２を、例えば酸化シリコン（ＳｉＯ2）膜で形成し、ＣＭＰにより表面の平坦化を行う。
ソース／ドレイン領域５８，５９とゲート電極５７に対するコンタクト電極４４を形成する。
コンタクト電極４４は、電極形成領域となる開口部内に、チタン（Ｔｉ）と窒化チタン（ＴｉＮ）を積層したバリヤメタル層を介してタングステン層を埋め込み、余剰部分をＣＭＰやエッチバックにより除去して形成される。この結果、開口部内にバリヤメタル層を介してタングステン層からなるコンタクト電極４４が形成される。
さらに層間絶縁膜４２を積層して、開口部を形成して、バリヤメタル層とメッキによる銅配線層を形成し、ＣＭＰによる平坦化工程を経て配線４３を形成する。このような層間絶縁膜４２の形成、配線４３の形成を繰り返し行うことで、複数層の配線４３を有する配線部４１が形成される。
例えば、ＣＶＤ法によって、ゲート電極５７を覆う層間絶縁膜４２を、例えば酸化シリコン（ＳｉＯ2）膜で形成し、ＣＭＰにより表面の平坦化を行う。
ソース／ドレイン領域５８，５９とゲート電極５７に対するコンタクト電極４４を形成する。
コンタクト電極４４は、電極形成領域となる開口部内に、チタン（Ｔｉ）と窒化チタン（ＴｉＮ）を積層したバリヤメタル層を介してタングステン層を埋め込み、余剰部分をＣＭＰやエッチバックにより除去して形成される。この結果、開口部内にバリヤメタル層を介してタングステン層からなるコンタクト電極４４が形成される。
さらに層間絶縁膜４２を積層して、開口部を形成して、バリヤメタル層とメッキによる銅配線層を形成し、ＣＭＰによる平坦化工程を経て配線４３を形成する。このような層間絶縁膜４２の形成、配線４３の形成を繰り返し行うことで、複数層の配線４３を有する配線部４１が形成される。
次に、図１６（４）に示すように、上記第１基板１１上に表面側電極２１を形成する。
上記表面側電極２１は、例えばアルミニウムで形成されるこのとき、図示はしていないが、表面側電極２１に接続されるアルミニウム配線も形成されてもよい。
次いで、表面側電極２１上に、エネルギービーム加工により第１基板１１に貫通孔を形成する際のストッパとなるストッパ電極３３を形成する。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって、表面側電極２１上に選択的に形成される。
上記表面側電極２１の下層は無機材料である酸化シリコン（ＳｉＯ2）膜により覆われているので、メッキ工程を経ても変質することはない。
このストッパ電極３３の厚さは、例えば１０μｍとする。このストッパ電極３３は、後の工程のエネルギービーム加工、例えばレーザードリル加工時に、十分にストッパとして機能する厚さに形成される。
上記表面側電極２１は、例えばアルミニウムで形成されるこのとき、図示はしていないが、表面側電極２１に接続されるアルミニウム配線も形成されてもよい。
次いで、表面側電極２１上に、エネルギービーム加工により第１基板１１に貫通孔を形成する際のストッパとなるストッパ電極３３を形成する。
ストッパ電極３３は、例えば、ニッケル−リン（Ｎｉ−Ｐ）、ニッケルーホウ素（Ｎｉ−Ｂ）などのニッケルメッキによって、表面側電極２１上に選択的に形成される。
上記表面側電極２１の下層は無機材料である酸化シリコン（ＳｉＯ2）膜により覆われているので、メッキ工程を経ても変質することはない。
このストッパ電極３３の厚さは、例えば１０μｍとする。このストッパ電極３３は、後の工程のエネルギービーム加工、例えばレーザードリル加工時に、十分にストッパとして機能する厚さに形成される。
図１７（５）に示すように、第１基板１１のストッパ電極３３側に接着層３６を介して第３基板３７を接合する。
接着層３６は、例えばベンゾシクロブテン（ＢＣＢ）などを用いる。このベンゾシクロブテンは、１５０℃〜２５０℃といった低い温度で架橋反応（硬化）が進行する特性を有している。
接着層３６は、例えばベンゾシクロブテン（ＢＣＢ）などを用いる。このベンゾシクロブテンは、１５０℃〜２５０℃といった低い温度で架橋反応（硬化）が進行する特性を有している。
もしくは、図１７（６）に示すように、第１基板１１上に、平坦化膜３８を形成して、平坦化膜３８表面とストッパ電極３３表面との段差なくすように平坦化する。
平坦化膜３８は、酸化シリコン（ＳｉＯ2）層を低温ＣＶＤにより形成して、ＣＭＰやエッチバックにより平坦化して形成される。その後、第１基板１１側の平坦化膜３８と第３基板３７を貼り合わせて、２００℃〜４００℃の熱処理を加えることにより、第３基板３７を張り合わせる。この場合、接着層３５を使わずに、水素結合などを利用した直接接合により接合される。
平坦化膜３８は、酸化シリコン（ＳｉＯ2）層を低温ＣＶＤにより形成して、ＣＭＰやエッチバックにより平坦化して形成される。その後、第１基板１１側の平坦化膜３８と第３基板３７を貼り合わせて、２００℃〜４００℃の熱処理を加えることにより、第３基板３７を張り合わせる。この場合、接着層３５を使わずに、水素結合などを利用した直接接合により接合される。
図１８（７）に示すように、支持基板１５（前記図１５（１）参照）を除去する。例えば、支持基板１５をバックグラインドと、ＣＭＰもしくはウエットエッチングにより薄膜化する。
このとき２０ｎｍ〜１００ｎｍのストッパ層１８で選択的にエッチングを停止させる。
このとき２０ｎｍ〜１００ｎｍのストッパ層１８で選択的にエッチングを停止させる。
図１８（８）に示すように、エッチングによって、ストッパ層１８（前記図１８（７）参照）を除去して、第１基板１１を露出させる。
図１９（９）に示すように、第１基板１１の裏面側に平坦化膜４８を形成する。この平坦化膜４８は、例えば有機膜で形成される。
次いで、平坦化膜４８上にカラーフィルター層７１を、例えば塗布、露光、現像等の工程によって形成する。
このカラーフィルター層７１の塗布に際しては、カラーフィルター層７１が平坦化膜４８上に形成されるので、固体撮像素子の撮像特性に悪影響になる塗布ムラを発生させることなく形成できる。
次いで、平坦化膜４８上にカラーフィルター層７１を、例えば塗布、露光、現像等の工程によって形成する。
このカラーフィルター層７１の塗布に際しては、カラーフィルター層７１が平坦化膜４８上に形成されるので、固体撮像素子の撮像特性に悪影響になる塗布ムラを発生させることなく形成できる。
次にカラーフィルター層７１上にマイクロレンズ７３を形成する。マイクロレンズ７３の形成方法は、実施例１と同様である。
次に、フォトレジストパターンをマスクに用いたエッチングによって、上記第１基板１１に表面側電極２１に通じる開口部４７を形成する。
次いで、開口部４７の側壁に絶縁膜（図示せず）を形成する。開口部４７の側壁は半導体基板が露出しているため。この絶縁膜を形成する工程が必要になる。しかし、開口部４７を素子分離形成工程において電気的に分離した場合には必要ない。
次いで、開口部４７の側壁に絶縁膜（図示せず）を形成する。開口部４７の側壁は半導体基板が露出しているため。この絶縁膜を形成する工程が必要になる。しかし、開口部４７を素子分離形成工程において電気的に分離した場合には必要ない。
図１９（１０）に示すように、表面側電極２１に、プローバ８１を当てて、撮像特性等の測定工程を行う。
必要であれば、図２０（１１）に示すように、バックグラインド工程を経て第３基板３７を１００μｍから４００μｍの厚さに加工する。
図２０（１２）に示すように、上記第１基板１１に所定間隔を置いて、接着層３５を介して光透過性を有する第２基板３１を貼り合わせる。この第２基板３１は、例えばガラス基板からなる。
なお、上記バックグラインド工程後に第２基板３１を貼り合わせる工程を行ったが、順番は逆でもよい。
つまり第２基板３１貼り合わせ後にバックグラインド工程を行ってもよい。
つまり第２基板３１貼り合わせ後にバックグラインド工程を行ってもよい。
次に、第３基板３７にストッパ電極３３に通じる貫通孔３９を形成する。
上記貫通孔３９の形成には、エネルギービーム加工を用いる。例えばレーザードリル加工を用いる。
例えば、炭酸ガスレーザ加工機やＹＡＧレーザ光の第３高調波の波長３５５ｎｍを用いたレーザ加工機を用いる。また、アブレーション効果を用いることにより、シリコンを溶解させずに直接気化することができる。例えば、深さ１００μｍ、直径３０μｍ程度の貫通孔３９であれば、１０万個/分の開口を形成することができる。
固体撮像装置の１チップあたりの開口数を１００個、３００ｍｍウェーハ１枚から取れるチップ数を２０００個と仮定すると、約２分でウェーハ１枚の開口加工が完了し、従来の露光とエッチングによる開口形成に比べて短時間、低コストの作業が可能になる。
上記貫通孔３９の形成には、エネルギービーム加工を用いる。例えばレーザードリル加工を用いる。
例えば、炭酸ガスレーザ加工機やＹＡＧレーザ光の第３高調波の波長３５５ｎｍを用いたレーザ加工機を用いる。また、アブレーション効果を用いることにより、シリコンを溶解させずに直接気化することができる。例えば、深さ１００μｍ、直径３０μｍ程度の貫通孔３９であれば、１０万個/分の開口を形成することができる。
固体撮像装置の１チップあたりの開口数を１００個、３００ｍｍウェーハ１枚から取れるチップ数を２０００個と仮定すると、約２分でウェーハ１枚の開口加工が完了し、従来の露光とエッチングによる開口形成に比べて短時間、低コストの作業が可能になる。
図２１（１３）に示すように、貫通孔３９内にストッパ電極３３に接続する貫通電極１５を形成する。
さらに第１基板１１裏面に貫通電極１５に接続された裏面側電極１７を形成する。
上記工程は、例えば貫通孔１３を形成した後、その貫通孔１３内に酸化シリコン（ＳｉＯ2）膜（図示せず）を形成してシリコン基板と電気的に絶縁し、再度、貫通孔１３底部の酸化シリコン膜を除去した後に、バリアメタル１６としてＴｉ／ＴｉＮの積層膜をスパッタリングにより形成する。その後、必要に応じてバリアメタル上層に電極用シード層（無電界銅）を事前に被覆しておく。その後銅メッキを行う。なお、銅メッキは貫通孔３９内に充填しないで、内壁のみとしてもよい。
さらに第１基板１１裏面に貫通電極１５に接続された裏面側電極１７を形成する。
上記工程は、例えば貫通孔１３を形成した後、その貫通孔１３内に酸化シリコン（ＳｉＯ2）膜（図示せず）を形成してシリコン基板と電気的に絶縁し、再度、貫通孔１３底部の酸化シリコン膜を除去した後に、バリアメタル１６としてＴｉ／ＴｉＮの積層膜をスパッタリングにより形成する。その後、必要に応じてバリアメタル上層に電極用シード層（無電界銅）を事前に被覆しておく。その後銅メッキを行う。なお、銅メッキは貫通孔３９内に充填しないで、内壁のみとしてもよい。
上記のように固体撮像装置１が形成される。
上記第３例の固体撮像装置の製造方法は、カラーフィルター層７１やマイクロレンズ７３の形成を容易にして、固体撮像装置１の第３基板３７にエネルギービーム加工によって貫通電極１５が形成される貫通孔３９を形成することを可能にする。よって、低コストで小型で、かつ、高歩留まりで量産が可能な固体撮像装置の製造方法を提供できる。
１…固体撮像装置、１１…第１基板、１３…貫通孔、１５…貫通電極、１７…表面側電極、２１…表面側電極、３１…第２基板、３３…ストッパ電極、３５…接着層、３９…貫通孔、４１…配線部、４７…開口部、６１…受光部
Claims (6)
- 入射光を光電変換する受光部が形成され、光入射側に配線部が形成された第１基板と、
前記配線部が形成された側の前記第１基板に所定間隔を置いて設けられた光透過性を有する第２基板と、
前記第１基板に形成された貫通孔と、
前記貫通孔内に形成された貫通電極と、
前記貫通電極に接続されていて前記第１基板表面に形成された表面側電極と、
前記貫通電極に接続されていて前記第１基板裏面に形成された裏面側電極と、
前記表面側電極上に形成されていて前記表面側電極と前記第２基板との間を埋め込むストッパ電極とを有する
固体撮像装置。 - 前記第１基板の配線部上の光入射側にカラーフィルター層とマイクロレンズが形成され、
前記マイクロレンズを被覆する光透過性を有する保護膜が形成されている
請求項１記載の固体撮像装置。 - 入射光を光電変換する受光部が形成され、光入射側とは反対側に配線部が形成された第１基板と、
前記受光部が形成された側の前記第１基板に所定間隔を置いて設けられた光透過性を有する第２基板と、
前記配線部が形成された側の前記第１基板に接続層を介して設けられた第３基板と、
前記第３基板に形成された貫通孔と、
前記貫通孔内に形成された貫通電極と、
前記貫通電極に接続されていて前記接続層内に形成されたストッパ電極と、
前記ストッパ電極上に形成されている表面側電極と、
前記表面側電極上の前記第１基板に設けられた開口部と、
前記貫通電極に接続されていて前記第３基板裏面に形成された裏面側電極とを有する
固体撮像装置。 - 入射光を光電変換する受光部が形成され、光入射側に配線部が形成された第１基板を用意する工程と、
前記第１基板上に表面側電極を形成する工程と、
前記配線部が形成された側の前記第１基板に所定間隔を置いて設けられる光透過性を有する第２基板を用意する工程と、
前記第２基板の前記第１基板と対向させる面に、前記第１基板と前記第２基板との間隔を規定し、エネルギービーム加工により前記第１基板に貫通孔を形成する際のストッパとなるストッパ電極を形成する工程と、
前記第１基板と前記第２基板とを前記ストッパ電極で規定された間隔に接合する工程と、
前記第１基板に前記表面側電極に通じる貫通孔を形成する工程と、
前記貫通孔内に前記表面側電極に接続する貫通電極を形成する工程と、
前記第１基板裏面に前記貫通電極に接続された裏面側電極を形成する工程とを有する
固体撮像装置の製造方法。 - 入射光を光電変換する受光部が形成され、光入射側に配線部が形成された第１基板を用意する工程と、
前記第１基板上に表面側電極を形成する工程と、
前記第１基板の前記配線部上の光入射側にカラーフィルター層、マイクロレンズを形成した後、前記マイクロレンズを被覆する光透過性を有する保護膜を形成する工程と、
前記表面側電極上に開口部を形成する工程と、
前記表面側電極上の前記開口部に、前記第１基板と第２基板との間隔を規定し、エネルギービーム加工により前記第１基板に貫通孔を形成する際のストッパとなるストッパ電極を形成する工程と、
前記第１基板に前記ストッパ電極で規定される間隔をおいて光透過性を有する第２基板を接合する工程と、
前記第１基板に前記表面側電極に通じる貫通孔を形成する工程と、
前記貫通孔内に前記表面側電極に接続する貫通電極を形成する工程と、
前記第１基板裏面に前記貫通電極に接続された裏面側電極を形成する工程とを有する
固体撮像装置の製造方法。 - 支持基板に支持された第１基板に、入射光を光電変換する受光部を形成し、さらに配線部を形成する工程と、
前記配線部上に表面側電極を形成する工程と、
前記表面側電極上に、エネルギービーム加工により前記第１基板に貫通孔を形成する際のストッパとなるストッパ電極を形成する工程と、
前記第１基板の前記ストッパ電極側に接続層を介して第３基板を接合する工程と、
前記支持基板を除去して前記第１基板を露出させる工程と、
前記第１基板に前記表面側電極に通じる開口部を形成する工程と、
前記第１基板に所定の間隔をおいて光透過性を有する第２基板を接合する工程と、
前記第３基板に前記ストッパ電極に通じる貫通孔を形成する工程と、
前記貫通孔内に前記ストッパ電極に接続する貫通電極を形成する工程と、
前記第３基板裏面に前記貫通電極に接続された裏面側電極を形成する工程とを有する
固体撮像装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009177562A JP5418044B2 (ja) | 2009-07-30 | 2009-07-30 | 固体撮像装置およびその製造方法 |
| TW99122870A TWI472019B (zh) | 2009-07-30 | 2010-07-12 | 固態成像裝置及其製造方法 |
| KR1020100068396A KR101640261B1 (ko) | 2009-07-30 | 2010-07-15 | 고체 촬상 장치 및 그 제조 방법 |
| CN2010102338777A CN101989609B (zh) | 2009-07-30 | 2010-07-22 | 固体摄像器件及固体摄像器件制造方法 |
| US12/842,583 US8410569B2 (en) | 2009-07-30 | 2010-07-23 | Solid-state imaging device and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009177562A JP5418044B2 (ja) | 2009-07-30 | 2009-07-30 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011035038A true JP2011035038A (ja) | 2011-02-17 |
| JP5418044B2 JP5418044B2 (ja) | 2014-02-19 |
Family
ID=43526191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009177562A Expired - Fee Related JP5418044B2 (ja) | 2009-07-30 | 2009-07-30 | 固体撮像装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8410569B2 (ja) |
| JP (1) | JP5418044B2 (ja) |
| KR (1) | KR101640261B1 (ja) |
| CN (1) | CN101989609B (ja) |
| TW (1) | TWI472019B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012191055A (ja) * | 2011-03-11 | 2012-10-04 | Sony Corp | 半導体装置、製造方法、および電子機器 |
| US9287318B2 (en) | 2013-04-08 | 2016-03-15 | Canon Kabushiki Kaisha | Solid-state imaging sensor, method of manufacturing the same, and camera |
| KR20160067844A (ko) | 2013-10-04 | 2016-06-14 | 소니 주식회사 | 반도체 장치 및 고체 촬상 소자 |
| JP2019140386A (ja) * | 2018-01-31 | 2019-08-22 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JPWO2018186026A1 (ja) * | 2017-04-04 | 2020-02-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| US11154426B2 (en) * | 2013-05-16 | 2021-10-26 | Bsn Medical Gmbh | Wound care device for the treatment of wounds by means of atmospheric negative pressure, comprising a window that can be opened |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4799543B2 (ja) * | 2007-12-27 | 2011-10-26 | 株式会社東芝 | 半導体パッケージ及びカメラモジュール |
| JP5985136B2 (ja) | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
| JP5640630B2 (ja) | 2010-10-12 | 2014-12-17 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
| US8598672B2 (en) | 2011-01-26 | 2013-12-03 | Maxim Integrated Products, Inc | Light sensor having IR cut interference filter with color filter integrated on-chip |
| US8791404B2 (en) | 2011-01-26 | 2014-07-29 | Maxim Integrated Products, Inc. | Light sensor having a transparent substrate, a contiguous IR suppression filter and through-substrate vias |
| US8624341B2 (en) | 2011-01-26 | 2014-01-07 | Maxim Integrated Products, Inc. | Light sensor having IR cut and color pass interference filter integrated on-chip |
| JP5921129B2 (ja) * | 2011-02-09 | 2016-05-24 | キヤノン株式会社 | 固体撮像装置、及び固体撮像装置の製造方法 |
| JP5241902B2 (ja) * | 2011-02-09 | 2013-07-17 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP5709564B2 (ja) * | 2011-02-09 | 2015-04-30 | キヤノン株式会社 | 半導体装置の製造方法 |
| KR102075809B1 (ko) * | 2012-01-25 | 2020-02-10 | 소니 주식회사 | 광전 변환 소자, 광전 변환 소자의 제조 방법, 고체 촬상 장치 및 전자 기기 |
| EP2772939B1 (en) | 2013-03-01 | 2016-10-19 | Ams Ag | Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation |
| JP6168915B2 (ja) * | 2013-08-22 | 2017-07-26 | キヤノン株式会社 | 半導体装置の製造方法 |
| US20190074258A1 (en) * | 2015-12-29 | 2019-03-07 | China Wafer Level Csp Co., Ltd. | Solder pad, semiconductor chip comprising solder pad, and forming method therefor |
| JP7186620B2 (ja) | 2017-01-20 | 2022-12-09 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置、電子機器、及び表示装置の製造方法 |
| KR20220021238A (ko) * | 2020-08-13 | 2022-02-22 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
| CN113113441B (zh) * | 2021-04-13 | 2023-06-30 | 中国电子科技集团公司第四十四研究所 | 一种避免边缘出现杂散信号的背照式ccd结构 |
| US11901230B2 (en) * | 2021-08-30 | 2024-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285814A (ja) * | 2004-03-26 | 2005-10-13 | Sony Corp | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 |
| JP2008130603A (ja) * | 2006-11-16 | 2008-06-05 | Toshiba Corp | イメージセンサ用ウェハレベルパッケージ及びその製造方法 |
| JP2009043893A (ja) * | 2007-08-08 | 2009-02-26 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5030360B2 (ja) | 2002-12-25 | 2012-09-19 | オリンパス株式会社 | 固体撮像装置の製造方法 |
| JP3865728B2 (ja) * | 2003-12-05 | 2007-01-10 | シャープ株式会社 | 閾値電圧変調方式のｍｏｓ型固体撮像素子およびその製造方法 |
| US7964926B2 (en) * | 2005-02-02 | 2011-06-21 | Samsung Electronics Co., Ltd. | Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same |
| CN100546038C (zh) * | 2006-07-07 | 2009-09-30 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| US7879638B2 (en) * | 2007-03-02 | 2011-02-01 | Aptina Imaging Corporation | Backside illuminated imager and method of fabricating the same |
| KR20080101635A (ko) * | 2007-05-18 | 2008-11-21 | 삼성전자주식회사 | 반도체 패키지, 그 제조 방법, 및 반도체 패키지를 이용한패키지 모듈 및 전자 제품 |
| US7595220B2 (en) * | 2007-06-29 | 2009-09-29 | Visera Technologies Company Limited | Image sensor package and fabrication method thereof |
| US9231012B2 (en) * | 2007-08-01 | 2016-01-05 | Visera Technologies Company Limited | Image sensor package |
| US7598580B1 (en) * | 2008-05-15 | 2009-10-06 | Kingpak Technology Inc. | Image sensor module package structure with supporting element |
-
2009
- 2009-07-30 JP JP2009177562A patent/JP5418044B2/ja not_active Expired - Fee Related
-
2010
- 2010-07-12 TW TW99122870A patent/TWI472019B/zh not_active IP Right Cessation
- 2010-07-15 KR KR1020100068396A patent/KR101640261B1/ko active IP Right Grant
- 2010-07-22 CN CN2010102338777A patent/CN101989609B/zh active Active
- 2010-07-23 US US12/842,583 patent/US8410569B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285814A (ja) * | 2004-03-26 | 2005-10-13 | Sony Corp | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 |
| JP2008130603A (ja) * | 2006-11-16 | 2008-06-05 | Toshiba Corp | イメージセンサ用ウェハレベルパッケージ及びその製造方法 |
| JP2009043893A (ja) * | 2007-08-08 | 2009-02-26 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012191055A (ja) * | 2011-03-11 | 2012-10-04 | Sony Corp | 半導体装置、製造方法、および電子機器 |
| US8970012B2 (en) | 2011-03-11 | 2015-03-03 | Sony Corporation | Semiconductor device, fabrication process, and electronic device |
| USRE47087E1 (en) | 2011-03-11 | 2018-10-16 | Sony Corporation | Semiconductor device, fabrication process, and electronic device |
| USRE48590E1 (en) | 2011-03-11 | 2021-06-08 | Sony Corporation | Semiconductor device, fabrication process, and electronic device |
| US9287318B2 (en) | 2013-04-08 | 2016-03-15 | Canon Kabushiki Kaisha | Solid-state imaging sensor, method of manufacturing the same, and camera |
| US11154426B2 (en) * | 2013-05-16 | 2021-10-26 | Bsn Medical Gmbh | Wound care device for the treatment of wounds by means of atmospheric negative pressure, comprising a window that can be opened |
| KR20160067844A (ko) | 2013-10-04 | 2016-06-14 | 소니 주식회사 | 반도체 장치 및 고체 촬상 소자 |
| KR20210138140A (ko) | 2013-10-04 | 2021-11-18 | 소니그룹주식회사 | 반도체 장치 및 고체 촬상 소자 |
| JPWO2018186026A1 (ja) * | 2017-04-04 | 2020-02-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| JP7128178B2 (ja) | 2017-04-04 | 2022-08-30 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| JP2019140386A (ja) * | 2018-01-31 | 2019-08-22 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JP7357262B2 (ja) | 2018-01-31 | 2023-10-06 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110013231A (ko) | 2011-02-09 |
| TWI472019B (zh) | 2015-02-01 |
| JP5418044B2 (ja) | 2014-02-19 |
| US20110024858A1 (en) | 2011-02-03 |
| CN101989609A (zh) | 2011-03-23 |
| US8410569B2 (en) | 2013-04-02 |
| TW201115726A (en) | 2011-05-01 |
| CN101989609B (zh) | 2013-09-25 |
| KR101640261B1 (ko) | 2016-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5418044B2 (ja) | 固体撮像装置およびその製造方法 | |
| CN102867832B (zh) | 具有接合焊盘结构的背照式传感器及其制造方法 | |
| TWI270981B (en) | Solid-state image pickup device and manufacturing method thereof and semiconductor integrated circuit device and manufacturing method thereof | |
| TWI706550B (zh) | 固體攝像裝置及其製造方法、及電子機器 | |
| TWI497696B (zh) | 半導體器件，其製造方法及電子裝置 | |
| JP6041607B2 (ja) | 半導体装置の製造方法 | |
| JP6235412B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005150463A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| JP6140965B2 (ja) | 半導体装置およびその製造方法 | |
| TW202107691A (zh) | 形成影像感側器晶片的方法 | |
| KR100749263B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2017204510A (ja) | 光電変換装置の製造方法 | |
| US7595217B2 (en) | Method of manufacturing a CMOS image sensor | |
| JP2007324629A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| JP2005322745A (ja) | 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法 | |
| JP2005353996A (ja) | 固体撮像素子とその製造方法、並びに半導体装置とその製造方法 | |
| JP2009099875A (ja) | 半導体装置の製造方法 | |
| JP2011014674A (ja) | 固体撮像装置の製造方法 | |
| JP2014154834A (ja) | 固体撮像素子 | |
| JP2009064914A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP7184772B2 (ja) | 撮像装置および撮像装置の製造方法 | |
| KR102503508B1 (ko) | 본딩 개선을 위한 본드 패드 구조물 | |
| TWI538179B (zh) | 背照式互補式金屬氧化物半導體電晶體影像感測製程 | |
| JP2008113018A (ja) | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 | |
| JP5077285B2 (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110712 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120720 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131017 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5418044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |