JP2012191055A - 半導体装置、製造方法、および電子機器 - Google Patents

半導体装置、製造方法、および電子機器 Download PDF

Info

Publication number
JP2012191055A
JP2012191055A JP2011054389A JP2011054389A JP2012191055A JP 2012191055 A JP2012191055 A JP 2012191055A JP 2011054389 A JP2011054389 A JP 2011054389A JP 2011054389 A JP2011054389 A JP 2011054389A JP 2012191055 A JP2012191055 A JP 2012191055A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
vertical hole
silicon wafer
stopper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011054389A
Other languages
English (en)
Other versions
JP5958732B2 (ja
Inventor
Masaya Osada
昌也 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011054389A priority Critical patent/JP5958732B2/ja
Priority to TW101104458A priority patent/TWI470819B/zh
Priority to CN201210052600.3A priority patent/CN102683323B/zh
Priority to KR1020120021983A priority patent/KR101931307B1/ko
Priority to CN201710976438.7A priority patent/CN107658265B/zh
Priority to CN201710300184.7A priority patent/CN107425028B/zh
Priority to US13/412,256 priority patent/US8736027B2/en
Publication of JP2012191055A publication Critical patent/JP2012191055A/ja
Priority to US14/261,033 priority patent/US8970012B2/en
Application granted granted Critical
Publication of JP5958732B2 publication Critical patent/JP5958732B2/ja
Priority to US15/448,368 priority patent/USRE47087E1/en
Priority to US16/134,455 priority patent/USRE48590E1/en
Priority to KR1020180162105A priority patent/KR102086265B1/ko
Priority to KR1020200025934A priority patent/KR102192073B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】製造コストの低減を図ることができる。
【解決手段】シリコンウェハ３１の上面側の内部にメタルパッド３２が形成され、シリコンウェハ３１の上面にガラスシール材３３が積層され、メタルパッド３２がシリコンウェハ３１の上面に露出するようにシリコンウェハ３１およびガラスシール材３３に加工された開口部にストッパ層３４が形成される。そして、シリコンウェハ３１の下面からストッパ層３４まで開口するように縦孔３５が形成され、縦孔３５の先端部においてストッパ層３４を介してメタルパッド３２に電気的に接続され、シリコンウェハ３１の下面まで延在するようにメタルシード層３７が形成される。本発明は、例えば、固体撮像装置に適用できる。
【選択図】図１

Description

本発明は、半導体装置、製造方法、および電子機器に関し、特に、製造コストの低減を図ることができるようにした半導体装置、製造方法、および電子機器に関する。
近年、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサに代表される固体撮像素子には、WL-CSP（Wafer Level Chip Size Package：ウエハレベルチップサイズパッケージ）が採用されている。WL-CSPは、半導体基板からチップを切り出す前に端子の形成や配線などが行われ、その後、半導体基板からチップを切り出すという方法によって形成される。
このようなWL-CSPの製造工程では、例えば、半導体基板の背面から、半導体基板の内部に配置されているメタルパッドまで開口する微細な縦孔（VIA）を加工するプロセスがある。この縦孔の加工は、半導体素子の製造コストに大きな影響を及ぼすプロセスである。
従来、前工程装置であるDRIE（Deep Reactive Ion Etching：深堀り反応性イオンエッチング装置）を用いて、シリコンウェハに縦孔が加工されるが、DRIEを用いた場合には装置コストが高くなる。また、DRIEでは、シリコンウェハの表面に感光性の物質を塗布し、パターン状に露光するフォトリソグラフィ工程が必要であった。
これに対し、基板形成技術であるレーザードリルを使用して、シリコンウェハに縦孔を加工することが提案されている。レーザードリルを用いたプロセスでは、レーザーを照射して基板に縦孔を形成することができるため、フォトリソグラフィ工程が不要である。また、レーザードリルの装置は安価であることより、DRIEによる加工よりもレーザードリルによる加工の方が、製造コストの点で非常に有利である。
ところが、レーザードリルを使用した場合、例えば、半導体基板の内部にあるメタルパッドまで縦穴が到達したタイミングで加工を正確に停止させるような制御を行うことが非常に困難であった。
そこで、特許文献１には、半導体基板の内部においてメタルパッド上に金属バンプを配置し、その金属バンプに到るようにレーザードリルにより縦孔を加工するプロセスにより半導体装置を製造する方法が開示されている。このプロセスでは、レーザードリルにより縦孔を加工する際に、金属バンプが、加工の進行を停止させるためのストッパとして使用されている。金属バンプとしては、例えば、15μｍの厚みのニッケルめっきが使用されている。
特開２００７−３０５９９５号公報
しかしながら、特許文献１に開示されているような金属バンプを、レーザードリルによる加工のストッパとして使用する場合には、金属バンプの貫通を回避するために、レーザーのパワーを低出力とする必要がある。このため、縦孔の加工に長時間を要していた。さらに、金属バンプとして、厚さ１５μｍのニッケルめっきを形成する工程においても、加工に長時間を要していた。このように、半導体基板に縦孔を加工する工程が長時間になると、製造コストが上昇することになる。
また、金属バンプの厚みを増した場合には、レーザードリルのパワーを高出力にしても金属バンプの貫通を回避することができると想定されるが、厚手の金属バンプを形成するのにさらなる時間を要してしまう。
そこで、従来よりも、縦孔の加工に要する時間を短縮して、製造コストの低減を図ることが求められていた。
本発明は、このような状況に鑑みてなされたものであり、製造コストの低減を図ることができるようにするものである。
本発明の一側面の半導体装置は、半導体からなる基板である半導体基板と、前記半導体基板の内部の一方の面側に形成された電極層と、前記半導体基板の一方の面に積層された枠層と、前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層とを備える。
本発明の一側面の製造方法は、半導体からなる基板である半導体基板の一方の面側の内部に電極層を形成し、前記半導体基板の一方の面に枠層を積層し、前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に導電体層を形成し、前記半導体基板の他方の面から前記導電体層まで開口するように縦孔を形成し、前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように配線層を形成するステップを含む。
本発明の一側面の電子機器は、半導体からなる基板である半導体基板と、前記半導体基板の内部の一方の面側に形成された電極層と、前記半導体基板の一方の面に積層された枠層と、前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層とを有する半導体装置を備える。
本発明の一側面においては、半導体基板の一方の面側の内部に電極層が形成され、半導体基板の一方の面に枠層が積層され、電極層が半導体基板の一方の面に露出するように半導体基板および枠層に加工された開口部に導電体層が形成される。そして、半導体基板の他方の面から導電体層まで開口するように縦孔が形成され、縦孔の先端部において導電体層を介して電極層に電気的に接続され、半導体基板の他方の面まで延在するように配線層が形成される。
本発明の一側面によれば、製造コストの低減を図ることができる。
本発明を適用した固体撮像素子の一実施の形態の構成例を示す断面図である。 縦孔配線部の製造工程について説明する図である。 縦孔配線部の製造工程について説明する図である。 ガラスシール材およびセンサ部に開口部が形成された状態を示す図である。 スクリーン印刷法およびスプレーコート法を説明する図である。 ストッパ層として使用可能な材料を示す図である。 メタルパッドの下面にストッパ層が形成されているシリコンウェハを示す図である。 電子機器に搭載される撮像装置の構成例を示すブロック図である。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
図１は、本発明を適用した固体撮像素子の一実施の形態の構成例を示す断面図である。
図１において、固体撮像素子１１は、被写体からの光を検出するセンサ部１２と、センサ部１２から出力される信号を下面側から取り出すための縦孔配線部１３とを備えており、センサ部１２および縦孔配線部１３の上面側がガラス基板１４により覆われて構成される。
センサ部１２は、受光した光に応じた電荷信号を出力する複数のフォトダイオード２１、フォトダイオード２１に光を集光するためのオンチップマイクロレンズ２２を備えている。なお、図示しないが、センサ部１２は、カラーフィルタや、フローティングディフュージョン、各種のトランジスタなどを備えている。
縦孔配線部１３では、シリコンウェハ３１の上面（図１において上側を向く面）に、メタルパッド３２、ガラスシール材３３、およびストッパ層３４が積層されており、ガラスシール材３３およびストッパ層３４の上面にガラス基板１４が配置されている。また、縦孔配線部１３では、シリコンウェハ３１を貫通するように形成された縦孔３５の内面および下面（図１において下側を向く面）に、絶縁膜３６、メタルシード層３７、およびめっき層３８が形成されている。そして、絶縁膜３６およびめっき層３８の下面にソルダーマスク３９が形成され、ソルダーマスク３９を貫通してめっき層３８に接続するようにソルダーボール４０が配設されている。
シリコンウェハ３１は、半導体からなる薄い基板であり、シリコン層３１ａの上面に酸化膜３１ｂが形成されている。
メタルパッド３２は、シリコンウェハ３１の酸化膜３１ｂ内、つまり、シリコンウェハ３１の内部の上面側に形成された金属の層であり、センサ部１２からの信号を出力する電極として機能する。また、メタルパッド３２としては、例えば、アルミニウムや、銅、タングステン、ニッケル、タンタルなどの金属が使用される。
ガラスシール材３３は、シリコンウェハ３１にガラス基板１４を貼り合せるためのシール材である。また、ガラスシール材３３には開口部４２（図２参照）が形成され、ガラスシール材３３は、ストッパ層３４を形成するための枠となる層である。
ストッパ層３４は、シリコンウェハ３１の上面にメタルパッド３２が露出するように、酸化膜３１ｂおよびガラスシール材３３に形成された開口部を充填するように形成された導電体からなる層である。また、ストッパ層３４は、ガラスシール材３３と同程度の厚みとなるように形成され、例えば、約５０μｍ、好ましくは、１０〜１００μｍの範囲の厚みで形成される。ストッパ層３４としては、後述の図６に示すように、銀や銅などが使用される。
縦孔３５は、シリコンウェハ３１の上面側に形成されたメタルパッド３２からシリコンウェハ３１の下面までの配線を設けるために形成され、シリコンウェハ３１の上下面に対して略直交する微細な孔である。絶縁膜３６は、シリコンウェハ３１の下面側を絶縁する。メタルシード層３７は、センサ部１２からの信号をシリコンウェハ３１の下面側に導くための配線であり、縦孔３５の先端部分においてストッパ層３４を介してメタルパッド３２と電気的に接続され、シリコンウェハ３１の下面まで延在するように形成される。
めっき層３８は、例えば、メタルシード層３７をエッチングにより形成する際のマスクとして利用される層である。ソルダーマスク３９は、ソルダーボール４０に外部から配線を接続する際に、はんだ付けが不要な部分にはんだが付かないようにするためのマスクである。ソルダーボール４０は、センサ部１２からの信号を外部に出力する配線を接続するための端子である。
次に、図２乃至図５を参照して、縦孔配線部１３の製造工程について説明する。
まず、図２に示す第１の工程において、シリコンウェハ３１の酸化膜３１ｂ内にメタルパッド３２が形成される。メタルパッド３２は、例えば、センサ部１２が有する図示しない選択トランジスタに接続される信号線の端部（BEOL：Back End Of the Line）である。
第２の工程において、シリコンウェハ３１の上面側のメタルパッド３２に対応する箇所の酸化膜３１ｂに、メタルパッド３２が露出するような開口部４１が形成される。開口部４１は、上面から見てメタルパッド３２よりも小面積となるように形成され、メタルパッド３２の縁部には酸化膜３１ｂが重なり合っている。つまり、メタルパッド３２は、開口部４１を形成する際のプロセスマージンを考慮して大きめに形成されている。
第３の工程において、シリコンウェハ３１およびメタルパッド３２の上面にガラスシール材３３が形成される。また、ガラスシール材３３は、センサ部１２（図１）の上面にも形成される。
第４の工程において、メタルパッド３２が露出するように、ガラスシール材３３に開口部４２が形成される。ガラスシール材３３に形成される開口部４２は、上面から見て酸化膜３１ｂに形成される開口部４１よりも大面積となるように形成され、メタルパッド３２が上面側に確実に露出される。また、メタルパッド３２の縁部に重なり合う酸化膜３１ｂも上面側に露出する。
なお、第４の工程では、図４に示すように、ガラスシール材３３に開口部４２を形成するのと同時に、センサ部１２の上面に形成されたガラスシール材３３にも開口部４３が形成される。図４には、ガラスシール材３３の開口部４２とセンサ部１２の開口部４３とが形成された状態が示されている。
第５の工程において、酸化膜３１ｂに形成された開口部４１およびガラスシール材３３に形成された開口部４２に、ストッパ層３４が形成される。また、ストッパ層３４を形成する方法としては、スクリーン印刷法や、スプレーコート法、スタッドバンプ形成法などが用いられる。
ここで、図５Ａには、スクリーン印刷法の概略的な構成が示されている。スクリーン印刷法では、ストッパ層３４となる導電性のペースト５１が、ガラスシール材３３に形成された開口部４２に対応するような孔が形成されたスクリーン５２の上面に載せられ、スキージ５３によりスクリーン５２に押し付けられるように伸ばされる。これにより、スクリーン５２の孔を通過したペースト５１が開口部４２に充填され、ストッパ層３４が形成される。
また、図５Ｂには、スプレーコート法の概略的な構成が示されている。スプレーコート法では、ストッパ層３４となる導電性のペースト５１が、ノズル５４から微量ずつ吐出される。これにより、ガラスシール材３３に形成された開口部４２にペースト５１が充填され、ストッパ層３４が形成される。
このようにしてストッパ層３４が形成され、ストッパ層３４の厚みは、ガラスシール材３３と同程度の厚み（例えば、５０μｍ程度）となる。
次に、図３に示す第６の工程において、ガラスシール材３３を介してシリコンウェハ３１の上面にガラス基板１４が貼り合される。また、この工程において、シリコンウェハ３１の下面側が研削（BGR：Back Grind）され、シリコンウェハ３１が薄肉化される。
第７の工程において、レーザードリルにより、メタルパッド３２を貫通してストッパ層３４に到るまで縦孔３５が加工される。このとき、レーザードリルのパワーを高出力にしても、例えば、上述の特許文献１の金属バンプよりも膜厚化されたストッパ層３４においてレーザードリルによる加工の進行が停止される。即ち、ストッパ層３４が貫通することなく、高出力のレーザードリルにより短時間で縦孔３５が加工される。
第８の工程において、縦孔３５およびシリコンウェハ３１の下面に絶縁膜３６が形成される。
第９の工程において、縦孔３５の先端面における絶縁膜３６が開口されて、縦孔３５にストッパ層３４が露出される。その後、ストッパ層３４および絶縁膜３６にメタルシード層３７が積層される。これにより、ストッパ層３４とメタルシード層３７とが電気的に接続される。その後、図１に示されているように、めっき層３８、ソルダーマスク３９、ソルダーボール４０が形成される。
以上のように縦孔配線部１３は形成され、ガラスシール材３３に形成された開口部４２にペースト５１（図５）を充填することによりストッパ層３４が形成されるので、約５０μｍの厚みのあるストッパ層３４が形成可能である。また、スクリーン印刷法またはスプレーコート法を採用することで、例えば、スパッタ法を採用する場合などに要する加工時間と比較して、１／２から１／１０まで程度の短時間でストッパ層３４を形成することができる。
このようにストッパ層３４を膜厚化することで、上述したような製造工程による製造方法では、特許文献１に開示されている製造方法よりも、高出力のレーザードリルを使用することができる。これにより、高出力のレーザードリルにより短時間で縦孔３５を加工することができ、縦孔配線部１３の製造時間を従来よりも短縮することができる。従って、全体的に、固体撮像素子１１の製造時間が短縮されるので、固体撮像素子１１の製造コストの低減を図ることができる。
一方、例えば、上述の特許文献１に開示されている金属バンプの厚みを増すことにより、金属バンプによりレーザードリルをストップさせることができると想定される。しかしながら、金属バンプの厚みを増す場合には、金属バンプの形成に長時間を要するだけでなく、隣接する金属バンプどうしが接触する恐れがあった。これに対し、固体撮像素子１１における縦孔配線部１３の製造方法では、ガラスシール材３３に形成された開口部を充填するようにストッパ層３４が形成されるため、ストッパ層３４どうしが接触することが発生することはない。
また、レーザードリルを使用した場合、レーザードリルの装置の装置コストは、DRIEの装置コストよりも安価であり、この点においても、固体撮像素子１１の製造コストの低減を図ることができる。
さらに、約５０μｍの厚みのあるストッパ層３４により、レーザードリルによる縦孔３５の加工を確実に停止することができ、レーザードリルによる加工の制御を容易に行うことができる。また、ストッパ層３４に厚みがあるので、レーザードリルによる加工を簡易的な制御で行うことができ、縦孔３５の深さに多少のバラツキが発生しても、ストッパ層３４とメタルシード層３７とで良好なコンタクトを得ることができる。つまり、固体撮像素子１１は、縦孔３５の深さバラツキに対してロバストのある設計と言うことができる。
ここで、図６には、ストッパ層３４として使用可能な材料が示されている。
上述したように、レーザードリルによりシリコンウェハ３１に縦孔３５を加工するため、ストッパ層３４においてレーザードリルによる加工の進行を停止させるには、シリコン（Si）の融点（1410℃）よりも融点が高い材料をストッパ層３４として使用することが好ましい。また、シリコンの融点よりも融点が低い材料であっても、縦孔配線部１３では、ストッパ層３４の厚みを５０μｍ程度と厚く形成することができるので、この厚みによりストッパ層３４が貫通することなくレーザードリルによる加工の進行を停止させることができる。
シリコンの融点よりも融点が低い材料としては、銀（Ag：融点961℃）、金（Au：融点：1063℃）、および銅（Cu：融点1083℃）がストッパ層３４として使用可能である。
また、シリコンの融点よりも融点が高い材料としては、クロム（Cr：融点1890℃）、イリジウム（Ir：融点2410℃）、モリブデン（Mo：融点2610℃）、ニオブ（Nb：融点2468℃）、ニッケル（Ni：融点1453℃）、パラジウム（Pd：融点1552℃）、白金（Pt：融点1769℃）、ルテニウム（Ru：融点2250℃）、タンタル（Ta：融点2998℃）、バナジウム（V：融点1890℃）、タングステン（W：融点3410℃）、および、ジルコニウム（Zr：融点1852℃）がストッパ層３４として使用可能である。
さらに、これらの材料の中でもペーストとして容易に入手することができる材料、例えば銀や銅などをストッパ層３４として使用することがより好適である。また、これらの材料の他、窒化チタン（TiN）や、窒化タンタル（TaN）などもストッパ層３４として使用することができる。窒化チタンおよび窒化タンタルの融点は、シリコンの融点よりも非常に高く、それぞれ2930℃および3090℃であり、窒化チタンおよび窒化タンタルで上述した程度の厚みのストッパ層３４を形成することで、より良好に、レーザードリルによる加工の進行を停止させることができる。
なお、上述の縦孔配線部１３では、メタルパッド３２の上面にストッパ層３４が形成された構成例が示されているが、メタルパッド３２の下面にストッパ層３４が形成される構成としてもよい。
図７には、メタルパッド３２の下面にストッパ層３４’が形成されているシリコンウェハ３１が示されている。例えば、図２で説明した第１の工程においてメタルパッド３２を形成する際に、メタルパッド３２よりも先にストッパ層３４’を形成することで、メタルパッド３２の下面にストッパ層３４’を形成することができる。
図８は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
図８に示すように、撮像装置１０１は、光学系１０２、シャッタ装置１０３、撮像素子１０４、駆動回路１０５、信号処理回路１０６、モニタ１０７、およびメモリ１０８を備えて構成され、静止画像および動画像を撮像可能である。
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０４に導き、撮像素子１０４の受光面（センサ部）に結像させる。
シャッタ装置１０３は、光学系１０２および撮像素子１０４の間に配置され、駆動回路１０５の制御に従って、撮像素子１０４への光照射期間および遮光期間を制御する。
撮像素子１０４としては、上述したような構成例の固体撮像素子１１が適用される。撮像素子１０４には、光学系１０２およびシャッタ装置１０３を介して受光面に結像される像に応じて、一定期間、信号電荷が蓄積される。そして、撮像素子１０４に蓄積された信号電荷は、駆動回路１０５から供給される駆動信号（タイミング信号）に従って転送される。
駆動回路１０５は、撮像素子１０４の転送動作、および、シャッタ装置１０３のシャッタ動作を制御する駆動信号を出力して、撮像素子１０４およびシャッタ装置１０３を駆動する。
信号処理回路１０６は、撮像素子１０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路１０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０７に供給されて表示されたり、メモリ１０８に供給されて記憶（記録）されたりする。
このように構成されている撮像装置１０１では、撮像素子１０４として、上述したように低コストで製造可能な固体撮像素子１１を適用することにより、撮像装置１０１の製造コストの削減を図ることができる。
なお、縦孔３５の加工には、レーザードリルの他、DRIEやドライエッチングなどを採用することができる。
また、固体撮像素子１１の構成は、裏面照射型のCMOS型固体撮像素子や、表面照射型のCMOS型固体撮像素子、CCD（Charge Coupled Device）型固体撮像素子に採用することができる。さらに、本発明は、固体撮像素子の他、例えば、論理回路がＩＣ（Integrated Circuit）チップ上に集積されて構成されたロジックチップなどの半導体装置（半導体素子）に適用することができる。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
１１ 固体撮像素子１１， １２ センサ部， １３ 縦孔配線部， １４ ガラス基板， ２１ フォトダイオード， ２２ オンチップマイクロレンズ， ３１ シリコンウェハ， ３２ メタルパッド， ３３ ガラスシール材， ３４ ストッパ層， ３５ 縦孔， ３６ 絶縁膜， ３７ メタルシード層， ３８ めっき層， ３９ ソルダーマスク， ４０ ソルダーボール， ４１乃至４３ 開口部， １０１ 撮像装置， １０２ 光学系， １０３ シャッタ装置， １０４ 撮像素子， １０５ 駆動回路， １０６ 信号処理回路， １０７ モニタ， １０８ メモリ

Claims (6)

  1. 半導体からなる基板である半導体基板と、
    前記半導体基板の内部の一方の面側に形成された電極層と、
    前記半導体基板の一方の面に積層された枠層と、
    前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、
    前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、
    前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層と
    を備える半導体装置。
  2. 前記縦孔は、レーザードリルにより、前記半導体基板の他方の面から前記電極層を貫通して前記導電体層に到るまで形成される
    請求項１に記載の半導体装置。
  3. 前記導電体層は、導電体のペースト材が前記開口部に充填されることにより形成される
    請求項１に記載の半導体装置。
  4. 前記枠層は、前記半導体基板の一方の面にガラス基板を貼り合せるのに使用されるシール材である
    請求項１に記載の半導体装置。
  5. 半導体からなる基板である半導体基板の一方の面側の内部に電極層を形成し、
    前記半導体基板の一方の面に枠層を積層し、
    前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に導電体層を形成し、
    前記半導体基板の他方の面から前記導電体層まで開口するように縦孔を形成し、
    前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように配線層を形成する
    ステップを含む半導体装置の製造方法。
  6. 半導体からなる基板である半導体基板と、
    前記半導体基板の内部の一方の面側に形成された電極層と、
    前記半導体基板の一方の面に積層された枠層と、
    前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、
    前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、
    前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層と
    を有する半導体装置
    を備える電子機器。
JP2011054389A 2011-03-11 2011-03-11 半導体装置、製造方法、および電子機器 Expired - Fee Related JP5958732B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2011054389A JP5958732B2 (ja) 2011-03-11 2011-03-11 半導体装置、製造方法、および電子機器
TW101104458A TWI470819B (zh) 2011-03-11 2012-02-10 半導體裝置，製造方法，以及電子裝置
KR1020120021983A KR101931307B1 (ko) 2011-03-11 2012-03-02 반도체 장치, 제조 방법 및 전자 장치
CN201710976438.7A CN107658265B (zh) 2011-03-11 2012-03-02 半导体器件及制造半导体器件的方法
CN201710300184.7A CN107425028B (zh) 2011-03-11 2012-03-02 半导体器件及制造半导体器件的方法
CN201210052600.3A CN102683323B (zh) 2011-03-11 2012-03-02 半导体器件及其制造工艺以及电子装置
US13/412,256 US8736027B2 (en) 2011-03-11 2012-03-05 Semiconductor device, fabrication process, and electronic device
US14/261,033 US8970012B2 (en) 2011-03-11 2014-04-24 Semiconductor device, fabrication process, and electronic device
US15/448,368 USRE47087E1 (en) 2011-03-11 2017-03-02 Semiconductor device, fabrication process, and electronic device
US16/134,455 USRE48590E1 (en) 2011-03-11 2018-09-18 Semiconductor device, fabrication process, and electronic device
KR1020180162105A KR102086265B1 (ko) 2011-03-11 2018-12-14 반도체 장치, 제조 방법 및 전자 장치
KR1020200025934A KR102192073B1 (ko) 2011-03-11 2020-03-02 반도체 장치, 제조 방법 및 전자 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011054389A JP5958732B2 (ja) 2011-03-11 2011-03-11 半導体装置、製造方法、および電子機器

Publications (2)

Publication Number Publication Date
JP2012191055A true JP2012191055A (ja) 2012-10-04
JP5958732B2 JP5958732B2 (ja) 2016-08-02

Family

ID=46794783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011054389A Expired - Fee Related JP5958732B2 (ja) 2011-03-11 2011-03-11 半導体装置、製造方法、および電子機器

Country Status (5)

Country Link
US (4) US8736027B2 (ja)
JP (1) JP5958732B2 (ja)
KR (3) KR101931307B1 (ja)
CN (3) CN102683323B (ja)
TW (1) TWI470819B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079961A (ja) * 2013-10-15 2015-04-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｔｓｖ構造を具備した集積回路素子及びその製造方法
JP2018531520A (ja) * 2015-12-29 2018-10-25 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド 半田パッド、半田パッドを含む半導体チップ及びその形成方法
WO2024071309A1 (ja) * 2022-09-30 2024-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP6034747B2 (ja) * 2013-02-21 2016-11-30 株式会社東芝 半導体装置およびその製造方法
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US9601424B2 (en) * 2015-04-13 2017-03-21 GlobalFoundries, Inc. Interposer and methods of forming and testing an interposer
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置
US10211137B2 (en) * 2017-06-08 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056031A (ja) * 2002-07-24 2004-02-19 Mitsubishi Electric Corp 半導体装置
JP2007305995A (ja) * 2006-05-10 2007-11-22 Asml Netherlands Bv バンプの配置及び／または形成のための方法及び装置
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2010109380A (ja) * 2009-12-25 2010-05-13 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法
JP2011035038A (ja) * 2009-07-30 2011-02-17 Sony Corp 固体撮像装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877075A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Dual damascene process using single photoresist process
US5976968A (en) * 1997-10-14 1999-11-02 Industrial Technology Research Institute Single-mask dual damascene processes by using phase-shifting mask
US6853046B2 (en) * 2002-09-24 2005-02-08 Hamamatsu Photonics, K.K. Photodiode array and method of making the same
FR2849346B1 (fr) * 2002-12-20 2006-12-08 Thales Sa Boitier hyperfrequence a montage de surface et montage correspondant avec un circuit multicouche.
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4745007B2 (ja) 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
CN100563000C (zh) * 2006-04-10 2009-11-25 株式会社东芝 半导体器件及其制造方法
JP5238206B2 (ja) * 2006-09-26 2013-07-17 株式会社フジクラ 配線基板、電子部品およびその製造方法
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
JP4713602B2 (ja) * 2008-02-21 2011-06-29 パナソニック株式会社 基板モジュールおよびその製造方法ならびに電子機器
JP5356742B2 (ja) * 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
US8017515B2 (en) * 2008-12-10 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming compliant polymer layer between UBM and conformal dielectric layer/RDL for stress relief
JP5178569B2 (ja) * 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
JP5532394B2 (ja) * 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器
TWI525758B (zh) * 2010-01-21 2016-03-11 精材科技股份有限公司 晶片封裝體及其製造方法
US8698316B2 (en) * 2010-03-11 2014-04-15 Yu-Lin Yen Chip package
TWI505428B (zh) * 2010-03-11 2015-10-21 Xintec Inc 晶片封裝體及其形成方法
US8692382B2 (en) * 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
JP5209075B2 (ja) * 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
US8338939B2 (en) * 2010-07-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation processes using TSV-last approach
JP5654794B2 (ja) * 2010-07-15 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI500155B (zh) * 2010-12-08 2015-09-11 Xintec Inc 晶片封裝體及其形成方法
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP5754239B2 (ja) * 2011-05-24 2015-07-29 ソニー株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056031A (ja) * 2002-07-24 2004-02-19 Mitsubishi Electric Corp 半導体装置
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2007305995A (ja) * 2006-05-10 2007-11-22 Asml Netherlands Bv バンプの配置及び／または形成のための方法及び装置
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2011035038A (ja) * 2009-07-30 2011-02-17 Sony Corp 固体撮像装置およびその製造方法
JP2010109380A (ja) * 2009-12-25 2010-05-13 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079961A (ja) * 2013-10-15 2015-04-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｔｓｖ構造を具備した集積回路素子及びその製造方法
JP2018531520A (ja) * 2015-12-29 2018-10-25 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド 半田パッド、半田パッドを含む半導体チップ及びその形成方法
WO2024071309A1 (ja) * 2022-09-30 2024-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器

Also Published As

Publication number Publication date
KR20200024819A (ko) 2020-03-09
KR101931307B1 (ko) 2018-12-20
CN102683323B (zh) 2017-11-17
US20120228746A1 (en) 2012-09-13
CN107425028A (zh) 2017-12-01
CN107425028B (zh) 2020-08-18
CN107658265A (zh) 2018-02-02
USRE47087E1 (en) 2018-10-16
KR20180136923A (ko) 2018-12-26
KR102192073B1 (ko) 2020-12-16
TWI470819B (zh) 2015-01-21
KR102086265B1 (ko) 2020-03-06
TW201242062A (en) 2012-10-16
US8736027B2 (en) 2014-05-27
US20140232002A1 (en) 2014-08-21
CN102683323A (zh) 2012-09-19
USRE48590E1 (en) 2021-06-08
JP5958732B2 (ja) 2016-08-02
CN107658265B (zh) 2021-04-20
US8970012B2 (en) 2015-03-03
KR20120103458A (ko) 2012-09-19

Similar Documents

Publication Publication Date Title
KR102086265B1 (ko) 반도체 장치, 제조 방법 및 전자 장치
KR102524686B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
TWI408790B (zh) 具有貫穿電極之半導體裝置及其製造方法
CN107112341B (zh) 半导体装置和制造方法以及电子设备
EP1686627A1 (en) Semiconductor package and method of manufacturing the same
JP4534484B2 (ja) 固体撮像素子及びその製造方法
JP2007165696A (ja) 半導体装置及びその製造方法
JP2012094882A (ja) ウェハーレベルのイメージセンサモジュールの製造方法
JP2010199602A (ja) 固体撮像素子及びその製造方法
US9153510B2 (en) Semiconductor device and method of manufacturing the same
US7956431B2 (en) Method of manufacturing an image sensing micromodule
KR101077186B1 (ko) 인터포저를 이용한 반도체 패키지 제조방법
US20240063236A1 (en) Semiconductor package and method of manufacturing the semiconductor package
WO2023053503A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
KR100897761B1 (ko) 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160608

R151 Written notification of patent or utility model registration

Ref document number: 5958732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees