CN107425028B - 半导体器件及制造半导体器件的方法 - Google Patents

半导体器件及制造半导体器件的方法 Download PDF

Info

Publication number
CN107425028B
CN107425028B CN201710300184.7A CN201710300184A CN107425028B CN 107425028 B CN107425028 B CN 107425028B CN 201710300184 A CN201710300184 A CN 201710300184A CN 107425028 B CN107425028 B CN 107425028B
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
semiconductor device
electrode layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710300184.7A
Other languages
English (en)
Other versions
CN107425028A (zh
Inventor
长田昌也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107425028A publication Critical patent/CN107425028A/zh
Application granted granted Critical
Publication of CN107425028B publication Critical patent/CN107425028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及半导体器件及制造半导体器件的方法。所述半导体器件包括：半导体基板，包括半导体；电极层，形成在所述半导体基板的第一表面侧上；导体层，形成在所述半导体基板的所述第一表面上；孔，形成为从所述半导体基板的第二表面穿过所述半导体基板和所述电极层至所述导体层；以及配线层，其形成于所述孔中，通过所述导体层在所述半导体基板的所述第一表面上方的一个位置电连接至所述电极层，并且延伸至所述半导体基板的所述第二表面，所述配线层通过设置在所述配线层和所述电极层之间的绝缘层从所述电极层物理分离。

Description

半导体器件及制造半导体器件的方法
本申请是申请日为2012年03月02日、申请号为201210052600.3、发明名称为“半导体器件及其制造工艺以及电子装置”的专利申请的分案申请。
技术领域
本公开涉及半导体器件及其制造工艺以及电子装置，特别涉及能够降低制造成本的半导体器件及其制造工艺以及电子装置。
背景技术
由CMOS(互补金属氧化物半导体)图像传感器代表的固态成像器件采用了WL-CSP(晶片级芯片尺寸封装)。WL-CSP涉及在从半导体基板切出芯片前形成端子并进行配线。
WL-CSP制造步骤包括这样一种工艺，通过该工艺形成从半导体基板的背面开口至半导体基板内的金属衬垫的细微纵孔(VIA)。纵孔的形成是极大地影响半导体元件的制造成本的工艺。
作为先有工艺，使用的是DRIE(深反应离子蚀刻)来在硅晶片中形成纵孔。然而，DRIE涉及高的装置成本。此外，DRIE需要光刻步骤，其中在向硅晶片表面涂布感光物质后使之图案状地曝光。
作为对策，已提出了使用利用激光钻孔的基板形成技术来在硅晶片中形成纵孔的工艺。使用激光钻孔的工艺通过照射激光束在基板中形成纵孔，不需要光刻步骤。此外，因为激光钻具比较便宜，所以激光钻孔工艺比起DRIE工艺，就制造成本而言，具有很大的优势。
然而，对于激光钻孔非常困难的是例如控制工艺的精度，以使钻孔过程在纵孔到达半导体基板内的金属衬垫时停止。
关于这一点，JP-A-2007-305995公开了这样一种半导体器件制造工艺，其在半导体基板内的金属衬垫上设置金属隆起，并通过激光钻孔形成到达金属隆起的纵孔。在该工艺中，金属隆起用作形成纵孔的激光钻孔的制止物。例如，将15μm厚镀镍用作金属隆起。
然而，如前述出版物中所公开那样将金属隆起用作激光钻孔的制止物，需要低激光输出，以避免穿透金属隆起。因此，纵孔加工需要花费长时间。同样需要花费长时间来形成用作金属隆起的15μm厚镀镍。在半导体基板中形成纵孔所需的长加工时间使制造成本增加。
可想到的是，增加金属隆起的厚度即使在高激光钻孔输出时将避免金属隆起的穿透。然而，厚金属隆起的形成增加了额外的时间。
因此，有必要通过降低纵孔加工时间来降低制造成本。
发明内容
因此，希望的是提供降低制造成本的方法。
本公开的一个实施例涉及一种半导体器件，其包括：半导体基板，包括半导体；电极层，形成在所述半导体基板的第一表面侧上；导体层，形成在所述半导体基板的所述第一表面上；孔，形成为从所述半导体基板的第二表面穿过所述半导体基板和所述电极层至所述导体层；以及配线层，其形成于所述孔中，通过所述导体层在所述半导体基板的所述第一表面上方的一个位置电连接至所述电极层，并且延伸至所述半导体基板的所述第二表面，所述配线层通过设置在所述配线层和所述电极层之间的绝缘层从所述电极层物理分离。
本公开的一个实施例涉及一种半导体器件，包括：半导体基板，包括半导体；电极层，形成在所述半导体基板的第一表面侧上；导体层，形成在所述半导体基板的所述第一表面上；孔，形成为穿过所述半导体基板和所述电极层；以及配线层，其形成于所述孔中，在所述半导体基板的所述第一表面上方的一个位置电连接至所述电极层，并且形成为穿过所述半导体基板和所述电极层至所述导体层，所述配线层通过设置在所述配线层和所述半导体基板之间的绝缘层从所述半导体基板物理分离。
本公开的一个实施例涉及一种半导体器件，包括：半导体基板，包括半导体；电极层，形成在所述半导体基板的第一表面侧上；阻止层，其是导体层，形成在所述半导体基板的所述第一表面上；配线层，从所述阻止层延伸穿过所述电极层和所述半导体基板至所述半导体基板的第二表面；以及终端，设置在所述半导体基板的所述第二表面上，以连接所述半导体器件的外侧。这里，所述终端通过所述配线层和所述阻止层电连接至所述电极层。并且这里，所述配线层通过设置在所述配线层和所述半导体基板之间的绝缘层从所述半导体基板物理分离。
本公开的一个实施例涉及一种制造半导体器件的方法，所述方法包括：在半导体基板的第一表面侧上形成电极层；在所述半导体基板的所述第一表面上形成导体层；形成孔，其从所述半导体基板的第二表面穿过所述半导体基板和所述电极层至所述导体层；在所述孔中形成绝缘层；在所述孔中形成配线层，其通过所述导体层电连接至所述电极层，并且通过设置在所述配线层和所述半导体基板之间的所述绝缘层从所述半导体基板物理分离；以及形成终端，其通过所述配线层电连接至所述电极层。
本公开的一个实施例涉及一种半导体器件，其包括：包括半导体的半导体基板；形成在所述半导体基板内的第一表面侧上的电极层；层叠在所述半导体基板的第一表面上的框体层；导体层，形成在通过使所述电极层在所述半导体基板的第一表面上暴露出来的方式加工所述半导体基板和所述框体层而形成的开口部分中；纵孔，形成为从所述半导体基板的第二表面穿透所述半导体基板直到所述导体层；和配线层，在所述纵孔的端部处经由所述导体层电气地连接至所述电极层，并延伸至所述半导体基板的第二表面。
本公开的另一实施例涉及用于制造半导体器件的工艺。所述工艺包括：在包括半导体的半导体基板内的第一表面侧上形成电极层；在所述半导体基板的第一表面上层叠框体层；在通过使所述电极层在所述半导体基板的第一表面上暴露出来的方式加工所述半导体基板和所述框体层而形成的开口部分中形成导体层；形成纵孔，所述纵孔从所述半导体基板的第二表面穿透所述半导体基板直到所述导体层；和形成配线层，所述配线层在所述纵孔的端部处经由所述导体层电气地连接至所述电极层，并延伸至所述半导体基板的第二表面。
本公开的又一实施例涉及一种电子装置，其包括一种半导体器件，所述半导体器件包括：包括半导体的半导体基板；形成在所述半导体基板内的第一表面侧上的电极层；层叠在所述半导体基板的第一表面上的框体层；导体层，形成在通过使所述电极层在所述半导体基板的第一表面上暴露出来的方式加工所述半导体基板和所述框体层而形成的开口部分中；纵孔，形成为从所述半导体基板的第二表面穿透所述半导体基板直到所述导体层；和配线层，在所述纵孔的端部处经由所述导体层电气地连接至所述电极层，并延伸至所述半导体基板的第二表面。
根据本公开的实施例，电极层形成在半导体基板内的第一表面侧上，框体层层叠在半导体基板的第一表面上，并且导体层形成在通过在半导体基板的第一表面上暴露电极层的方式加工半导体基板和框体层而形成的开口部分中。纵孔形成为从半导体基板的第二表面穿透半导体基板直到导体层，而配线层形成为在纵孔的端部处经由导体层电气地连接至电极层，并延伸至半导体基板的第二表面。
根据本公开的实施例，能够降低制造成本。
附图说明
图1是示出本公开一实施例的固态成像器件的示例性结构的截面图。
图2是说明纵孔配线单元的制造步骤的图。
图3是说明纵孔配线单元的制造步骤的图。
图4是示出在玻璃密封剂和传感器单元中形成开口部分的状态的图。
图5A和5B是说明丝网印刷和喷射涂覆的图。
图6是列举能够用作制止层的材料的图。
图7是示出包括在金属衬垫的底面上形成的制止层的硅晶片的图。
图8是示出安装于电子装置中的成像器的示例性结构的框图。
具体实施方式
以下将参考附图来详细描述本公开的实施例。
图1是示出本公开一实施例的固态成像器件的示例性结构的截面图。
参考图1，固态成像器件11构造成包括传感器单元12和纵孔配线单元13，所述传感器单元12检测来自被摄体的光，所述纵孔配线单元13从底面侧取出来自传感器单元12的输出信号。传感器单元12和纵孔配线单元13在顶面侧被玻璃基板14覆盖。
传感器单元12包括输出与接收到的光相应的电荷信号的多个光电二极管21，以及向光电二极管21上会聚光的片上微型透镜22。虽然未示出，传感器单元12还设置有其它部件，包括彩色滤光器、浮动扩散部和各种晶体管。
纵孔配线单元13包括层叠在硅晶片31的顶面(图1中的上侧)上的金属衬垫32、玻璃密封剂33和制止层34。玻璃基板14设置在玻璃密封剂33和制止层34的顶面上。此外，纵孔配线单元13还包括形成在形成为贯穿硅晶片31的纵孔35的内面和底面(图1中的下侧)上的绝缘膜36、金属种子层37和镀覆层38。在绝缘膜36和镀覆层38的底面上形成有钎焊掩模39，并且焊球40设置成穿过钎焊掩模39并与镀覆层38接触。
硅晶片31是薄的半导体基板。在硅层31a的顶面上形成有氧化膜31b。
金属衬垫32是形成在硅晶片31的氧化膜31b内，具体说形成在硅晶片31内的顶面侧的金属层，并用作从传感器单元12输出信号的电极。金属，例如铝、铜、钨、镍和钽等，被用于金属衬垫32。
玻璃密封剂33是将玻璃基板14粘结至硅晶片31的密封剂。在玻璃密封剂33中形成有开口部分42(见图2)，并且玻璃密封剂33用作为制止层34提供框体的层。
制止层34是导体层，以在硅晶片31的顶面上暴露出金属衬垫32的方式，填充形成于氧化膜31b和玻璃密封剂33中的开口部分。制止层34形成为与玻璃密封剂33大致相同的厚度，例如形成为约50μm，优选为10-100μm。制止层34可以使用例如银或铜形成，如以下参考图6所描述的。
纵孔35是细孔，形成为将形成于硅晶片31的顶面侧上的金属衬垫32连线到硅晶片31的底面，并大致垂直于硅晶片31的底面。绝缘膜36使硅晶片31的底面侧绝缘。金属种子层37导线，通过该导线，来自传感器单元12的信号被引导至硅晶片31的底面侧。金属种子层37在纵孔35的端部处经由制止层34电气地连接至金属衬垫32，并且延伸至硅晶片31的底面。
镀覆层38是例如在通过蚀刻形成金属种子层37时用作掩模的层。钎焊掩模39是从外部连接导线至焊球40时防止焊料粘附至不想要的部分的掩模。焊球40是与将来自传感器单元12的信号向外输出的导线连接的端子。
下面将参考图2至图5A和5B来描述纵孔配线单元13的制造步骤。
首先，在图2所示的第一步中，在硅晶片31的氧化膜31b中形成金属衬垫32。金属衬垫32代表例如与传感器单元12的选择晶体管(未示出)连接的信号线的端部(BEOL：线的后端)。
在第二步中，在硅晶片31的顶面侧在氧化膜31b的对应于金属衬垫32的部分中形成开口部分41，暴露出金属衬垫32。开口部分41形成为具有从顶面观察时比金属衬垫32小的面积，并且氧化膜31b覆盖在金属衬垫32的边缘上。具体说，考虑到用于形成开口部分41的加工裕度，金属衬垫32形成为较大的尺寸。
在第三步中，在硅晶片31和金属衬垫32的顶面上形成玻璃密封剂33。还在传感器单元12(图1)的顶面上形成玻璃密封剂33。
在第四步中，在玻璃密封剂33中形成开口42，以暴露出金属衬垫32。开口部分42形成在玻璃密封剂33中，从顶面观察时，尺寸比形成于氧化膜31b中的开口部分41的面积大，以确保金属衬垫32在顶面侧暴露。覆盖在金属衬垫32的边缘上的氧化膜31b也在顶面侧暴露。
注意，在第四步中，如图4所示，在玻璃密封剂33中形成开口部分42的同时，在形成于传感器单元12的顶面上的玻璃密封剂33中形成开口部分43。图4示出了形成于玻璃密封剂33中的开口部分42，以及对传感器单元12形成的开口部分43。
在第五步骤中，在形成于氧化膜31b中的开口部分41中，以及在形成于玻璃密封剂33中的开口部分42中，形成制止层34。可以通过使用例如丝网印刷、喷射涂覆和柱形凸焊(stud bumping)等方法来形成制止层34。
图5A示意性地示出了丝网印刷。在丝网印刷中，将作为制止层34的材料的导电膏体51放置在具有与形成于玻璃密封剂33中的开口部分42相对应的孔的丝网52的顶面上，并使用涂刷器53涂覆到丝网52中。作为结果，经孔穿过丝网52的膏体51填充开口部分42，并形成制止层34。
图5B示意性地示出了喷射涂覆。在喷射涂覆中，作为制止层34的材料的导电膏体51通过喷嘴54以多个微量部分喷出。膏体51填充形成于玻璃密封剂33中的开口部分42，并形成制止层34。
制止层34以这种方式形成，并具有与玻璃密封剂33大致相同的厚度(例如，约50μm)。
在接下来的于图3中示出的第六步中，经由玻璃密封剂33将玻璃基板14粘结至硅晶片31的顶面。此外，在该步骤中，通过研磨硅晶片31的底面侧(BGR：背面研磨)，来减薄硅晶片31的厚度。
在第七步中，使用激光钻孔，形成纵孔35，穿过金属衬垫32直到制止层34。这里，即使输出高，激光钻孔在比例如JP-A-2007-305995中所公开的金属隆起厚的制止层34处停止，而不继续进行。具体说，纵孔35通过高输出激光钻孔形成，并不贯穿制止层34。
在第八步中，在纵孔35和硅晶片31的底面上形成绝缘膜36。
在第九步中，去除纵孔35的端面处的绝缘膜36，以使制止层34暴露于纵孔35。然后，在制止层34和绝缘膜36上层叠金属种子层37。作为结果，制止层34与金属种子层37彼此电气地连接。紧接着，如图1所示，形成镀覆层38、钎焊掩模39和焊球40。
这样就完成了纵孔配线单元13。因为制止层34是通过向形成于玻璃密封剂33中的开口部分42中充填膏体51(图5A和5B)而形成的，所以制止层34能够具有厚达约50μm的厚度。此外，因为使用了丝网印刷或喷射涂覆，所以制止层34能够更快速地形成，例如，是例如溅射等方法中所需加工时间的约1/2-1/10。
因此，与JP-A-2007-305995中所公开的制造工艺相比，如前述制造工艺的制造步骤中那样增加制止层34的厚度，允许使用更高输出的激光钻孔。高输出激光钻孔使得能够在较短的时间周期中形成纵孔35，因此比起现有技术能够缩短纵孔配线单元13的制造时间。这进而整体上缩短了固态成像器件11的制造时间，并降低了固态成像器件11的制造成本。
可以通过例如增加JP-A-2007-305995中所公开的金属隆起的厚度，来在金属隆起处停止激光钻孔。然而，增加金属隆起的厚度不但需要花费长时间来形成金属隆起，而且还可能导致金属隆起与相邻金属隆起接触。相比之下，制止层34在固态成像器件11的纵孔配线单元13的制造工艺中不会发生这种接触，因为制止层34形成为填充形成于玻璃密封剂33中的开口部分。
此外，因为用于激光钻孔的装置成本比起DRIE的更便宜，所以在这点上也能够降低固态成像器件11的制造成本。
此外，形成为厚达约50μm的制止层34能够可靠地停止纵孔35的激光钻孔加工，从而能够轻松地控制激光钻孔加工。此外，制止层34的厚度能实现轻松地控制激光钻孔加工，即使在纵孔35的深度存在一些波动时，也能够在制止层34与金属种子层37之间获得良好的接触。因此，能够说固态成像器件11对于纵孔35的深度波动具有坚固的设计。
图6是能够用作制止层34的材料的列表。
如上所述，因为是通过激光钻孔在硅晶片31中形成纵孔35的，所以制止层34优选使用熔点本硅(Si)的熔点(1,410℃)高的材料形成，以停止激光钻孔在制止层34处的进行。此外，因为制止层34能够在纵孔配线单元13中做成厚达约50μm，所以即使使用熔点比起硅低的材料，也能够在制止层34处停止激光钻孔，而不会贯穿该厚层。
材料熔点比硅低的制止层34的示例包括银(Ag：熔点961℃)、金(Au：熔点1,063℃)和铜(Cu：熔点1,083℃)。
熔点比硅高的制止层34的材料的示例包括铬(Cr：熔点1,890℃)、铱(Ir：熔点2,410℃)、钼(Mo：熔点2,610℃)、铌(Nb：熔点2,468℃)、镍(Ni：熔点1,453℃)、钯(Pd：熔点1,552℃)、铂(Pt：熔点1,769℃)、钌(Ru：熔点2,250℃)、钽(Ta：熔点2,998℃)、钒(V：熔点1,890℃)、钨(W：熔点3,410℃)和锆(Zr：熔点1,852℃)。
例如，能够以膏体形式轻松地获得的银和铜被优选地用作制止层34。除以上例示的材料外，也可以将例如氮化钛(TiN)和氮化钽(TaN)等化合物用作制止层34。氮化钛和氮化钽分别具有2,930℃和3,090℃的熔点，远高于硅的熔点，因此能够在使用氮化钛或氮化钽以前述厚度范围形成的制止层34处更良好地停止激光钻孔的进行。
注意，在纵孔配线单元13的前述示例性结构中形成于金属衬垫32的顶面上的制止层34，可以形成在金属衬垫32的底面上。
图7示出了包括形成于金属衬垫32的底面上的制止层34'的硅晶片31。例如，可以通过在图2所述第一步中形成金属衬垫32前形成制止层34'，来在金属衬垫32的底面上形成制止层34'。
图8是示出安装于电子装置中的成像器的示例性结构的框图。
如图8所示，成像器101构造成包括光学系统102、快门单元103、成像器件104、驱动电路105、信号处理电路106、监视器107和存储器108，并且能够捕捉静态图像和动态图像两者。
光学系统102包括一个或多个透镜，并将被摄体的图像光(入射光)引导到成像器件104上，以在成像器件104的受光面(传感器单元)上形成图像。
快门单元103设置在光学系统102与成像器件104之间，并在驱动电路105的控制下控制成像器件104的曝光时间。
前述示例性结构的固态成像器件11被用作成像器件104。成像器件104根据通过光学系统102和快门单元103形成在受光面上的图像，在一定时间周期中蓄积信号电荷。然后，根据从驱动电路105供给的驱动信号(定时信号)，来传送蓄积在成像器件104中的信号电荷。
驱动电路105输出控制成像器件104的传送操作和快门单元103的快门操作的驱动信号，以驱动成像器件104和快门单元103。
信号处理电路106处理从成像器件104输出的信号电荷。在信号处理电路106中经过信号处理后获得的图像(图像数据)被供给至并显示于监视器107上，和/或供给至并存储(记录)于存储器108中。
上述构成的成像器101包括由上述能够以低成本制成的固态成像器件11实现的成像器件104。因此成像器101能够以低成本制成。
除激光钻孔外，还可以使用例如DRIE和干蚀刻等技术来加工纵孔35。
固态成像器件11可以构造成后侧照明型CMOS固态成像器件、前侧照明型CMOS固态成像器件或CCD(电荷耦合器件)固态成像器件。本公开也适用于除固态成像器件外的半导体器件(半导体元件)，包括例如构造成包括集成于IC(集成电路)芯片上的逻辑电路的逻辑芯片。
应该注意的是，本公开并不局限于前述实施例，在本公开的主旨内各种变型均是可能的。
本公开包含与2011年3月11日在日本专利局提交的日本优先权专利申请JP2011-054389所公开的主题有关的主题，其全部内容通过引用并入本文。

Claims (23)

1.一种半导体器件，包括：
半导体基板，包括半导体；
电极层，形成在所述半导体基板的第一表面侧上；
导体层，形成在所述半导体基板的所述第一表面上；
孔，形成为从所述半导体基板的第二表面穿过所述半导体基板和所述电极层至所述导体层；以及
配线层，其形成于所述孔中，通过所述导体层在所述半导体基板的所述第一表面上方的一个位置电连接至所述电极层，并且延伸至所述半导体基板的所述第二表面，所述配线层通过设置在所述配线层和所述电极层之间的绝缘层从所述电极层物理分离。
2.如权利要求1所述的半导体器件，其中，所述导体层由包括镍的材料制成。
3.如权利要求1所述的半导体器件，其中，还包括框架层，其叠置在所述半导体基板的所述第一表面上，其中，所述框架层是将玻璃基板粘结至所述半导体基板的所述第一表面的密封剂。
4.如权利要求1所述的半导体器件，其中，所述导体层包括银或铜。
5.如权利要求1所述的半导体器件，其中，所述孔延伸进入所述导体层的一部分中。
6.如权利要求1所述的半导体器件，其中，所述绝缘层设置为围绕所述孔中的所述配线层。
7.如权利要求1所述的半导体器件，其中，所述绝缘层延伸到所述电极层的最上表面上方。
8.如权利要求1所述的半导体器件，其中，所述电极层包括铝、铜、钨、镍或钽，或它们的组合。
9.一种半导体器件，包括：
半导体基板，包括半导体；
电极层，形成在所述半导体基板的第一表面侧上；
导体层，形成在所述半导体基板的所述第一表面上；
孔，形成为穿过所述半导体基板和所述电极层；以及
配线层，其形成于所述孔中，在所述半导体基板的所述第一表面上方的一个位置电连接至所述电极层，并且形成为穿过所述半导体基板和所述电极层至所述导体层，所述配线层通过设置在所述配线层和所述半导体基板之间的绝缘层从所述半导体基板物理分离。
10.如权利要求9所述的半导体器件，其中，还包括框架层，其层叠在所述半导体基板的所述第一表面上，其中，所述框架层是将玻璃基板粘结至所述半导体基板的所述第一表面的密封剂。
11.如权利要求9所述的半导体器件，其中，所述绝缘层设置为围绕所述孔中的所述配线层。
12.如权利要求9所述的半导体器件，其中，所述绝缘层延伸到所述电极层的最上表面上方。
13.如权利要求9所述的半导体器件，其中，所述电极层包括铝、铜、钨、镍或钽，或它们的组合。
14.一种半导体器件，包括：
半导体基板，包括半导体；
电极层，形成在所述半导体基板的第一表面侧上；
阻止层，其是导体层，形成在所述半导体基板的所述第一表面上；
配线层，从所述阻止层延伸穿过所述电极层和所述半导体基板至所述半导体基板的第二表面；以及
终端，设置在所述半导体基板的所述第二表面上，以连接所述半导体器件的外侧，
其中，所述终端通过所述配线层和所述阻止层电连接至所述电极层，以及
其中，所述配线层通过设置在所述配线层和所述半导体基板之间的绝缘层从所述半导体基板物理分离。
15.如权利要求14所述的半导体器件，其中，还包括框架层，其叠置在所述半导体基板的所述第一表面上，其中，所述框架层是将玻璃基板粘结至所述半导体基板的所述第一表面的密封剂。
16.如权利要求15所述的半导体器件，其中，所述阻止层填充所述密封剂中的开口部分。
17.如权利要求15所述的半导体器件，其中，所述阻止层与所述密封剂的厚度相同。
18.如权利要求14所述的半导体器件，其中，所述阻止层具有50μm的厚度。
19.如权利要求14所述的半导体器件，其中，所述绝缘层延伸到所述电极层的最上表面上方。
20.如权利要求14所述的半导体器件，其中，所述电极层包括铝、铜、钨、镍或钽，或它们的组合。
21.一种制造半导体器件的方法，所述方法包括：
在半导体基板的第一表面侧上形成电极层；
在所述半导体基板的所述第一表面上形成导体层；
形成孔，其从所述半导体基板的第二表面穿过所述半导体基板和所述电极层至所述导体层；
在所述孔中形成绝缘层；
在所述孔中形成配线层，其通过所述导体层电连接至所述电极层，并且通过设置在所述配线层和所述半导体基板之间的所述绝缘层从所述半导体基板物理分离；以及
形成终端，其通过所述配线层电连接至所述电极层。
22.如权利要求21所述的制造半导体器件的方法，其中，所述绝缘层设置为围绕所述孔中的所述配线层并且延伸进入所述导体层的一部分中。
23.如权利要求21所述的制造半导体器件的方法，其中，所述电极层包括铝、铜、钨、镍或钽，或它们的组合。
CN201710300184.7A 2011-03-11 2012-03-02 半导体器件及制造半导体器件的方法 Active CN107425028B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011054389A JP5958732B2 (ja) 2011-03-11 2011-03-11 半導体装置、製造方法、および電子機器
JP2011-054389 2011-03-11
CN201210052600.3A CN102683323B (zh) 2011-03-11 2012-03-02 半导体器件及其制造工艺以及电子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210052600.3A Division CN102683323B (zh) 2011-03-11 2012-03-02 半导体器件及其制造工艺以及电子装置

Publications (2)

Publication Number Publication Date
CN107425028A CN107425028A (zh) 2017-12-01
CN107425028B true CN107425028B (zh) 2020-08-18

Family

ID=46794783

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710976438.7A Active CN107658265B (zh) 2011-03-11 2012-03-02 半导体器件及制造半导体器件的方法
CN201210052600.3A Active CN102683323B (zh) 2011-03-11 2012-03-02 半导体器件及其制造工艺以及电子装置
CN201710300184.7A Active CN107425028B (zh) 2011-03-11 2012-03-02 半导体器件及制造半导体器件的方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201710976438.7A Active CN107658265B (zh) 2011-03-11 2012-03-02 半导体器件及制造半导体器件的方法
CN201210052600.3A Active CN102683323B (zh) 2011-03-11 2012-03-02 半导体器件及其制造工艺以及电子装置

Country Status (5)

Country Link
US (4) US8736027B2 (zh)
JP (1) JP5958732B2 (zh)
KR (3) KR101931307B1 (zh)
CN (3) CN107658265B (zh)
TW (1) TWI470819B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP6034747B2 (ja) * 2013-02-21 2016-11-30 株式会社東芝 半導体装置およびその製造方法
KR102094473B1 (ko) * 2013-10-15 2020-03-27 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US9601424B2 (en) * 2015-04-13 2017-03-21 GlobalFoundries, Inc. Interposer and methods of forming and testing an interposer
US20190074258A1 (en) * 2015-12-29 2019-03-07 China Wafer Level Csp Co., Ltd. Solder pad, semiconductor chip comprising solder pad, and forming method therefor
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置
US10211137B2 (en) * 2017-06-08 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device
KR20220133013A (ko) * 2021-03-24 2022-10-04 삼성전자주식회사 관통 비아 구조물을 갖는 반도체 장치
WO2024071309A1 (ja) * 2022-09-30 2024-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499480A (zh) * 2008-01-30 2009-08-05 松下电器产业株式会社 半导体芯片及半导体装置
CN101515592A (zh) * 2008-02-21 2009-08-26 松下电器产业株式会社 基板模块、基板模块的制造方法及电子机器

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877075A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Dual damascene process using single photoresist process
US5976968A (en) * 1997-10-14 1999-11-02 Industrial Technology Research Institute Single-mask dual damascene processes by using phase-shifting mask
JP2004056031A (ja) * 2002-07-24 2004-02-19 Mitsubishi Electric Corp 半導体装置
US6853046B2 (en) * 2002-09-24 2005-02-08 Hamamatsu Photonics, K.K. Photodiode array and method of making the same
FR2849346B1 (fr) * 2002-12-20 2006-12-08 Thales Sa Boitier hyperfrequence a montage de surface et montage correspondant avec un circuit multicouche.
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4745007B2 (ja) 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
CN100563000C (zh) * 2006-04-10 2009-11-25 株式会社东芝 半导体器件及其制造方法
US7468291B2 (en) * 2006-05-10 2008-12-23 Asml Netherlands B.V. Method and apparatus for locating and/or forming bumps
JP5238206B2 (ja) * 2006-09-26 2013-07-17 株式会社フジクラ 配線基板、電子部品およびその製造方法
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP5356742B2 (ja) * 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
US8017515B2 (en) * 2008-12-10 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming compliant polymer layer between UBM and conformal dielectric layer/RDL for stress relief
JP5178569B2 (ja) * 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
JP5418044B2 (ja) * 2009-07-30 2014-02-19 ソニー株式会社 固体撮像装置およびその製造方法
JP5532394B2 (ja) * 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器
JP4829340B2 (ja) * 2009-12-25 2011-12-07 株式会社東芝 半導体装置の製造方法
CN102157462B (zh) * 2010-01-21 2016-03-02 精材科技股份有限公司 晶片封装体及其制造方法
US8698316B2 (en) * 2010-03-11 2014-04-15 Yu-Lin Yen Chip package
US8692382B2 (en) * 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
US8525345B2 (en) * 2010-03-11 2013-09-03 Yu-Lin Yen Chip package and method for forming the same
JP5209075B2 (ja) * 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
US8338939B2 (en) * 2010-07-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation processes using TSV-last approach
JP5654794B2 (ja) * 2010-07-15 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI500155B (zh) * 2010-12-08 2015-09-11 Xintec Inc 晶片封裝體及其形成方法
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP5754239B2 (ja) * 2011-05-24 2015-07-29 ソニー株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499480A (zh) * 2008-01-30 2009-08-05 松下电器产业株式会社 半导体芯片及半导体装置
CN101515592A (zh) * 2008-02-21 2009-08-26 松下电器产业株式会社 基板模块、基板模块的制造方法及电子机器

Also Published As

Publication number Publication date
USRE47087E1 (en) 2018-10-16
US20140232002A1 (en) 2014-08-21
KR20180136923A (ko) 2018-12-26
CN107425028A (zh) 2017-12-01
TW201242062A (en) 2012-10-16
CN107658265B (zh) 2021-04-20
US8736027B2 (en) 2014-05-27
TWI470819B (zh) 2015-01-21
CN102683323B (zh) 2017-11-17
US8970012B2 (en) 2015-03-03
CN102683323A (zh) 2012-09-19
USRE48590E1 (en) 2021-06-08
KR20120103458A (ko) 2012-09-19
JP5958732B2 (ja) 2016-08-02
KR20200024819A (ko) 2020-03-09
KR102192073B1 (ko) 2020-12-16
KR101931307B1 (ko) 2018-12-20
US20120228746A1 (en) 2012-09-13
JP2012191055A (ja) 2012-10-04
CN107658265A (zh) 2018-02-02
KR102086265B1 (ko) 2020-03-06

Similar Documents

Publication Publication Date Title
USRE48590E1 (en) Semiconductor device, fabrication process, and electronic device
KR102524686B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
CN110911427B (zh) 半导体封装件及其制造方法
KR100909773B1 (ko) 패키징된 마이크로일렉트로닉 이미저 및마이크로일렉트로닉 이미저의 패키징 방법
CN107112341B (zh) 半导体装置和制造方法以及电子设备
US7446384B2 (en) CMOS image sensor module with wafers
US20090014762A1 (en) Back-illuminated type solid-state image pickup device and camera module using the same
JP4534484B2 (ja) 固体撮像素子及びその製造方法
US9635228B2 (en) Image sensors with interconnects in cover layer
TWI798198B (zh) 半導體裝置及半導體裝置之製造方法
US9530818B2 (en) Image sensor integrated circuit package with reduced thickness
KR101077186B1 (ko) 인터포저를 이용한 반도체 패키지 제조방법
US20240063236A1 (en) Semiconductor package and method of manufacturing the semiconductor package
KR100897761B1 (ko) 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant