KR20180136923A - 반도체 장치, 제조 방법 및 전자 장치 - Google Patents

반도체 장치, 제조 방법 및 전자 장치 Download PDF

Info

Publication number
KR20180136923A
KR20180136923A KR1020180162105A KR20180162105A KR20180136923A KR 20180136923 A KR20180136923 A KR 20180136923A KR 1020180162105 A KR1020180162105 A KR 1020180162105A KR 20180162105 A KR20180162105 A KR 20180162105A KR 20180136923 A KR20180136923 A KR 20180136923A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor substrate
vertical hole
stopper layer
semiconductor
Prior art date
Application number
KR1020180162105A
Other languages
English (en)
Other versions
KR102086265B1 (ko
Inventor
마사야 나가타
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20180136923A publication Critical patent/KR20180136923A/ko
Application granted granted Critical
Publication of KR102086265B1 publication Critical patent/KR102086265B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치는, 반도체를 포함하는 반도체 기판과, 반도체 기판의 내부의 제1 면측에 형성된 전극층과, 반도체 기판의 상기 제1 면 상에 적층된 프레임층과, 전극층이 상기 반도체 기판의 제1 면 상에서 노출되도록 반도체 기판 및 프레임층을 가공함으로써 형성된 개구부에 형성되어 있는 도전체층과, 반도체 기판의 제2 면으로부터 도전체층까지 반도체 기판을 관통하여 형성된 수직 홀과, 수직 홀의 단부에서 도전체층을 통해 전극층에 전기적으로 접속되고, 반도체 기판의 제2 면까지 연장되는 배선층을 포함한다.

Description

반도체 장치, 제조 방법 및 전자 장치{SEMICONDUCTOR DEVICE, FABRICATION PROCESS, AND ELECTRONIC DEVICE}
본 발명은 반도체 장치, 제조 방법 및 전자 장치에 관한 것으로, 특히, 제조 비용을 저감할 수 있는 반도체 장치, 제조 방법 및 전자 장치에 관한 것이다.
CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 대표되는 고체 촬상 소자에서는, WL-CSP(Wafer Level Chip Size Package)이 이용되고 있다. WL-CSP는 반도체 기판으로부터 칩을 잘라내기 전에 단자(terminal)를 형성하는 것과 배선하는 것을 포함한다.
WL-CSP의 제조 방법에서는, 예를 들면, 반도체 기판의 배면으로부터, 반도체 기판의 내부의 메탈 패드까지 개구하는 미세한 수직 홀(fine vertical hole, VIA)을 형성하는 공정을 포함한다. 수직 홀의 형성은 반도체 소자의 제조 비용에 큰 영향을 미치는 공정이다.
선행 공정으로서, DRIE(Deep Reactive Ion Etching)을 이용하여 실리콘 웨이퍼에 수직 홀을 형성했다. 그러나, DRIE를 이용하는 경우에는 장치 비용이 높아진다. 또한, DRIE에서는 실리콘 웨이퍼면에 감광성의 물질을 도포한 후 패턴 형상으로 노광하는 포토리소그래피 공정이 필요하다.
대책으로서, 레이저 드릴을 이용하는 기판 형성 기술을 이용하여 실리콘 웨이퍼에 수직 홀을 형성하는 공정이 제안되었다. 레이저 드릴을 이용한 공정에서는, 레이저 빔을 조사해서 기판에 수직 홀을 형성하고, 포토리소그래피 공정이 불필요하다. 또한, 레이저 드릴 장치는 저렴하기 때문에, DRIE 공정보다 레이저 드릴 공정이 제조 비용의 측면에서 보다 유리하다.
그러나, 레이저 드릴을 이용할 경우, 예를 들면, 반도체 기판의 내부의 메탈 패드까지 수직 홀이 도달했을 때, 드릴링을 정확하게 정지시키도록 공정을 제어하는 것이 매우 어렵다.
이에 따라서, JP-A-2007-305995호 공보에는 반도체 기판의 내부에서 메탈 패드 상에 메탈 범프를 배치하고, 레이저 드릴이 메탈 범프에 도달함으로써 수직 홀을 형성하는 공정에 의해 반도체 장치를 제조하는 방법이 개시되어 있다. 이 공정에서는, 레이저 드릴에 의해 수직 홀을 가공할 때에, 메탈 범프가 가공의 진행을 정지시키기 위한 스토퍼로서 이용된다. 메탈 범프로서는, 예를 들면, 15μm의 두께의 니켈 도금이 이용된다.
JP-A-2007-305995호 공보
그러나, 전술된 공보에 개시된 바와 같이 메탈 범프를 레이저 드릴에 대한 스토퍼로서 이용하는 경우에는, 메탈 범프의 관통을 피하기 위해서 낮은 레이저 출력이 필요하다. 이 때문에, 수직 홀의 형성에 장시간을 요한다. 또한, 메탈 범프로서 두께 15μm의 니켈 도금을 형성하는데에도 장시간을 요한다. 반도체 기판에 수직 홀을 형성하는 공정이 장시간이 된다는 것은 제조 비용을 상승시킨다.
메탈 범프의 두께를 증가시키면, 높은 레이저 드릴 출력에서도 메탈 범프의 관통을 피할 수 있을 것으로 예상된다. 그러나, 두꺼운 메탈 범프를 형성하는 것은 추가적인 시간을 요한다.
따라서, 수직 홀 공정 시간을 단축함으로써 제조 비용을 저감할 필요가 있다.
이에 따라, 제조 비용의 저감 방안을 제공하는 것이 바람직하다.
본 발명의 실시예에 따른 반도체 장치는, 반도체를 포함하는 반도체 기판과, 반도체 기판의 내부의 제1 면측에 형성된 전극층과, 반도체 기판의 제1 면 상에 적층된 프레임층과, 전극층이 반도체 기판의 제1 면 상에서 노출되도록 반도체 기판 및 프레임층을 가공함으로써 형성된 개구부에 형성되어 있는 도전체층과, 반도체 기판의 제2 면으로부터 도전체층까지 반도체 기판을 관통하여 형성된 수직 홀과, 수직 홀의 단부에서 도전체층을 통해 전극층에 전기적으로 접속되고, 반도체 기판의 제2 면까지 연장되는 배선층을 포함한다.
본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법은, 반도체를 포함하는 반도체 기판 내부의 제1 면측에 전극층을 형성하는 단계, 반도체 기판의 상기 제1 면 상에 프레임층을 적층하는 단계, 전극층이 반도체 기판의 제1 면 상에서 노출되도록 반도체 기판 및 프레임층을 가공함으로써 형성된 개구부에 도전체층을 형성하는 단계, 반도체 기판의 제2 면으로부터 도전체층까지 반도체 기판을 관통하여 수직 홀을 형성하는 단계, 수직 홀의 단부에서 도전체층을 통해 전극층에 전기적으로 접속되고, 반도체 기판의 제2 면까지 연장되는 배선층을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시예에 따른 전자 장치는, 반도체를 포함하는 반도체 기판과, 반도체 기판의 내부의 제1 면측에 형성된 전극층과, 반도체 기판의 제1 면 상에 적층된 프레임층과, 전극층이 반도체 기판의 제1 면 상에서 노출되도록 반도체 기판 및 프레임층을 가공함으로써 형성된 개구부에 형성되어 있는 도전체층과, 반도체 기판의 제2 면으로부터 도전체층까지 반도체 기판을 관통하여 형성된 수직 홀과, 수직 홀의 단부에서 도전체층을 통해 전극층에 전기적으로 접속되고, 반도체 기판의 제2 면까지 연장되는 배선층을 포함하는 반도체 장치를 포함한다.
본 발명의 실시예들에 따르면, 반도체 기판의 내부의 제1 면측에 전극층이 형성되고, 반도체 기판의 제1 면 상에 프레임층이 적층되고, 전극층이 반도체 기판의 제1 면 상에서 노출되도록 반도체 기판 및 프레임층을 가공함으로써 형성된 개구부에 도전체층이 형성된다. 반도체 기판의 제2 면으로부터 도전체층까지 반도체 기판을 관통하여 수직 홀이 형성되고, 수직 홀의 단부에서 도전체층을 통해 전극층에 전기적으로 접속되고, 반도체 기판의 제2 면까지 연장되는 배선층이 형성된다.
본 발명의 실시예에 따르면 제조 비용을 저감시킬 수 있다.
도 1은 본 발명의 실시예에 따른 고체 촬상 소자의 구성예를 도시하는 단면도이다.
도 2는 수직 홀 배선부의 제조 방법에 대해서 설명하는 도면이다.
도 3은 수직 홀 배선부의 제조 방법에 대해서 설명하는 도면이다.
도 4는 글래스 실란트(sealant) 및 센서부에 개구부가 형성된 상태를 나타내는 도면이다.
도 5의 (a) 및 (b)는 스크린 인쇄법 및 스프레이 코트법을 설명하는 도면이다.
도 6은 스토퍼층으로서 이용 가능한 재료 리스트를 나타내는 도면이다.
도 7은 메탈 패드의 하면에 스토퍼층이 형성되어 있는 실리콘 웨이퍼를 나타내는 도면이다.
도 8은 전자 장치에 설치되는 촬상 장치의 구성예를 도시하는 블록도이다.
이하, 본 발명의 실시예를 도면을 참조하면서 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 고체 촬상 소자의 구성예를 도시하는 단면도이다.
도 1를 참조하면, 고체 촬상 소자(11)는 피사체로부터의 광을 검출하는 센서부(12)와, 센서부(12)로부터의 출력 신호를 하면측에서 추출하기 위한 수직 홀 배선부(13)를 포함한다. 센서부(12) 및 수직 홀 배선부(13)의 상면측이 글래스 기판(14)에 의해 커버되어 있다.
센서부(12)는 수광된 광에 따른 전하 신호를 출력하는 복수의 포토 다이오드(21), 포토다이오드(21) 상에 광을 집광하기 위한 온칩 마이크로렌즈(on-chip microlens, 22)를 포함한다. 도시하지 않았지만, 센서부(12)는 또한 컬러 필터, 플로팅 디퓨전(floating diffusion) 및 각종 트랜지스터 등을 포함하는 다른 컴포넌트를 구비한다.
수직 홀 배선부(13)는 실리콘 웨이퍼(31)의 상면(도 1에서 상측면)에 메탈 패드(32), 글래스 실란트(33) 및 스토퍼층(34)을 적층하여 구성된다. 글래스 실란트(33) 및 스토퍼층(34)의 상면에 글래스 기판(14)이 배치되어 있다. 또한, 수직 홀 배선부(13)는 실리콘 웨이퍼(31)를 관통하여 형성된 수직 홀(35)의 내면 및 하면(도 1에서 하측면)에, 절연막(36), 메탈 시드층 (37) 및 도금층(38)이 형성되어 있다. 절연막(36) 및 도금층(38)의 하면에 솔더 마스크(39)가 형성되어, 솔더 마스크(39)를 관통하여 도금층(38)에 접촉하도록 솔더볼(40)이 배치되어 있다.
실리콘 웨이퍼(31)는 얇은 반도체 기판이다. 실리콘층(31a)의 상면에 산화막(31b)이 형성되어 있다.
메탈 패드(32)는 실리콘 웨이퍼(31)의 산화막(31b) 내, 구체적으로, 실리콘 웨이퍼(31)의 내부의 상면측에 형성된 금속층이며, 센서부(12)로부터의 신호를 출력하는 전극으로서 기능한다. 메탈 패드(32)로서, 예를 들면, 알루미늄, 구리, 텅스텐, 니켈, 탄탈 등의 금속이 사용된다.
글래스 실란트(33)는 실리콘 웨이퍼(31)에 글래스 기판(14)을 접합하기 위한 실란트이다. 글래스 실란트(33)에는 개구부(42)(도 2 참조)가 형성되어, 글래스 실란트(33)가 스토퍼층(34)을 위한 프레임을 제공하는 층으로 기능한다.
스토퍼층(34)은 메탈 패드(32)가 실리콘 웨이퍼(31)의 상면에서 노출되도록 산화막(31b) 및 글래스 실란트(33)에 형성된 개구부를 매립하는 도전체층이다. 스토퍼층(34)은 글래스 실란트(33)와 동일한 정도의 두께로 형성되어, 예를 들면, 약 50μm, 바람직하게는 10 내지 100μm의 두께로 형성된다. 스토퍼층(34)은 이하 설명될 도 6에 도시된 바와 같이 은이나 구리 등을 사용하여 형성될 수 있다.
수직 홀(35)은 실리콘 웨이퍼(31)의 상면측에 형성된 메탈 패드(32)로부터 실리콘 웨이퍼(31)의 하면까지 배선하기 위해서 형성되어, 실리콘 웨이퍼(31)의 하면에 대략 직교하는 미세한 홀이다. 절연막(36)은 실리콘 웨이퍼(31)의 하면측을 절연한다. 메탈 시드층(37)은 센서부(12)로부터의 신호를 실리콘 웨이퍼(31)의 하면측에 유도하기 위한 배선이다. 메탈 시드층(37)은 수직 홀(35)의 단부에서 스토퍼층(34)을 통해서 메탈 패드(32)와 전기적으로 접속되어, 실리콘 웨이퍼(31)의 하면까지 연장된다.
도금층(38)은, 예를 들면, 메탈 시드층(37)을 에칭에 의해 형성할 때의 마스크로서 사용되는 층이다. 솔더 마스크(39)는 솔더볼(40)에 외부로부터 배선을 접속 할 때에, 원하지 않는 부분에 솔더가 접착되는 것을 방지하는 마스크이다. 솔더볼(40)은 센서부(12)로부터의 신호를 외부에 출력하는 배선에 접속되는 단자이다.
다음으로, 도 2 내지 도 5를 참조하여, 수직홀 배선부(13)의 제조 방법에 대해서 설명한다.
우선, 도 2에 나타내는 제1 공정에서, 실리콘 웨이퍼(31)의 산화막(31b) 내에 메탈 패드(32)가 형성된다. 메탈 패드(32)는, 예를 들면, 센서부(12)의 선택 트랜지스터(도시되지 않음)에 접속되는 신호선의 단부(BEOL:Back End Of the Line)를 나타낸다.
제2 공정에서, 실리콘 웨이퍼(31)의 상면측의 메탈 패드(32)에 대응하는 산화막(31b)의 부분에 메탈 패드(32)를 노출시키도록 개구부(41)가 형성된다. 개구부(41)는 상면으로부터 보아서 메탈 패드(32)보다 작은 면적이 되도록 형성되고, 메탈 패드(32)의 가장자리 상에는 산화막(31b)이 중첩되어 있다. 구체적으로, 메탈 패드(32)는 개구부(41)를 형성할 때의 공정 마진을 고려해서 크게 형성되어 있다.
제3 공정에서, 실리콘 웨이퍼(31) 및 메탈 패드(32)의 상면에 글래스 실란트(33)가 형성된다. 또한, 글래스 실란트(33)는 센서부(12)(도 1)의 상면에도 형성된다.
제4 공정에서, 메탈 패드(32)를 노출시키도록 글래스 실란트(33)에 개구부(42)가 형성된다. 글래스 실란트(33)에 형성되는 개구부(42)는 상면으로부터 보아서 산화막(31b)에 형성되는 개구부(41)보다 큰 면적이 되도록 형성되어서, 메탈 패드(32)가 상면측에서 확실하게 노출되도록 한다. 또한, 메탈 패드(32)의 가장자리 상에서 중첩하는 산화막(31b)도 상면측에서 노출된다.
제4 공정에서는, 도 4에 도시한 바와 같이, 글래스 실란트(33)에 개구부(42)를 형성함과 함께, 센서부(12)의 상면에 형성된 글래스 실란트(33)에도 개구부(43)를 형성함에 주목한다. 도 4에는, 글래스 실란트(33)에 형성된 개구부(42)와 센서부(12)에 형성된 개구부(43)를 나타내고 있다.
제5 공정에서, 산화막(31b)에 형성된 개구부(41) 및 글래스 실란트(33)에 형성된 개구부(42)에 스토퍼층(34)이 형성된다. 스크린 인쇄법, 스프레이 코트법 및 스터드 범프 형성법 등의 방법을 이용하여 스토퍼층(34)을 형성해도 좋다.
도 5의 (a)에는 스크린 인쇄법이 개략적으로 나타나 있다. 스크린 인쇄법에서는, 스토퍼층(34)의 재료로서 도전성의 페이스트(51)가 글래스 실란트(33)에 형성되어 있는 개구부(42)에 대응하는 홀을 갖는 스크린(52)의 상면에 위치하여, 스퀴지(53)를 이용하여 스크린(52)에 대하여 펼쳐져 있다(spread over). 이에 의해, 스크린(52)의 구멍을 통과한 페이스트(51)가 개구부(42)를 매립하여(fill), 스토퍼층(34)을 형성한다.
도 5의 (b)에는 스프레이 코트법이 개략적으로 나타나 있다. 스프레이 코트법에서는, 스토퍼층(34)의 재료로서 도전성의 페이스트(51)가 노즐(54)을 통하여 미량씩 토출된다. 페이스트(51)가 글래스 실란트(33)에 형성된 개구부(42)를 매립하여, 스토퍼층(34)을 형성한다.
이러한 방식으로 스토퍼층(34)이 형성되고, 스토퍼층(34)의 두께는 글래스 실란트(33)과 같은 정도의 두께(예를 들면, 50μm 정도)가 된다.
다음으로, 도 3에 나타내는 제6 공정에서, 글래스 실란트(33)를 통해서 실리콘 웨이퍼(31)의 상면에 글래스 기판(14)이 접합된다. 또한, 이 공정에서, 실리콘 웨이퍼(31)의 하면측이 연삭(BGR:Back Grind)되어 실리콘 웨이퍼(31)의 두께가 감소된다.
제7 공정에서, 레이저 드릴을 이용해서 메탈 패드(32)를 관통하여 스토퍼층(34)에 이를 때까지 수직 홀(35)이 형성된다. 여기에서, 레이저 드릴을 고출력으로 하더라도, 예를 들면, JP-A-2007-305995에 개시된 메탈 범프보다 막 두께가 두꺼운 스토퍼층(34)에서 레이저 드릴이 정지되어 가공이 더 이상 진행하지 않는다. 구체적으로, 스토퍼층(34)이 관통하지 않으면서 고출력의 레이저 드릴에 의해 수직 홀(35)이 형성된다.
제8 공정에서, 수직 홀(35) 및 실리콘 웨이퍼(31)의 하면에 절연막(36)이 형성된다.
제9 공정에서, 수직 홀(35)의 단부면에서의 절연막(36)이 제거되어, 수직 홀(35)에 스토퍼층(34)이 노출된다. 그 후, 스토퍼층(34) 및 절연막(36)에 메탈 시드층(37)이 적층된다. 이에 의해, 스토퍼층(34)과 메탈 시드층(37)이 서로 전기적으로 접속된다. 그 후, 도 1에 도시되어 있는 바와 같이, 도금층(38), 솔더 마스크(39), 솔더볼(40)이 형성된다.
이상과 같이 수직 홀 배선부(13)가 완성된다. 글래스 실란트(33)에 형성된 개구부(42)에 페이스트(51)(도 5의 (a) 및 (b))를 충전함으로써 스토퍼층(34)이 형성되기 때문에, 스토퍼층(34)이 약 50μm의 두께를 가질 수 있다. 또한, 스크린 인쇄법 또는 스프레이 코트법을 이용하기 때문에, 스퍼터링법 등에서 필요로 하는 공정 시간의 약 1/2 내지 1/10만큼 보다 신속하게 스토퍼층(34)을 형성하는 것이 가능하다.
이렇게 전술한 바와 같은 제조 방법의 제조 단계에서와 같이 스토퍼층(34)의 두께를 두껍게 함으로써, JP-A-2007-305995에 개시되어 있는 제조 방법보다 고출력의 레이저 드릴을 이용할 수 있다. 이에 의해, 고출력의 레이저 드릴에 의해 단시간 동안 수직 홀(35)을 형성할 수 있으므로, 수직 홀 배선부(13)의 제조 시간을 종래 기술로부터 단축할 수 있다. 따라서, 전체적으로 고체 촬상 소자(11)의 제조 시간이 단축되어, 고체 촬상 소자(11)의 제조 비용이 저감된다.
한편, 예를 들면, JP-A-2007-305995에 개시되어 있는 메탈 범프의 두께를 증가함으로써, 메탈 범프에서 레이저 드릴을 정지시킬 수도 있다. 그러나, 메탈 범프의 두께를 증가할 경우에는, 메탈 범프의 형성에 장시간을 요할 뿐만 아니라, 메탈 범프가 인접하는 메탈 범프와 접촉할 우려가 있다. 이것에 대하여, 고체 촬상 소자(11)에서의 수직 홀 배선부(13)의 제조 방법에서는, 글래스 실란트(33)에 형성된 개구부를 매립하도록 스토퍼층(34)이 형성되기 때문에, 스토퍼층(34)은 상기 접촉을 신경쓰지 않아도 된다.
또한, 레이저 드릴 장치의 장치 비용은 DRIE의 장치 비용보다 저렴해서, 이점에 있어서도 고체 촬상 소자(11)의 제조 비용을 저감할 수 있다.
또한, 약 50μm의 두께를 갖는 스토퍼층(34)에 의해, 레이저 드릴에 의한 수직 홀(35)의 가공을 확실하게 정지할 수 있고, 레이저 드릴에 의한 가공의 제어를 용이하게 행할 수 있다. 또한, 스토퍼층(34)에 두께가 있어서, 레이저 드릴에 의한 가공을 용이하게 제어할 수 있고, 수직 홀(35)의 깊이에 다소의 변동이 발생하더라도 스토퍼층(34)과 메탈 시드층(37) 사이에 양호한 접촉을 얻을 수 있다. 따라서, 고체 촬상 소자(11)는 수직 홀(35)의 깊이 변동에 강한 설계라고 할 수 있다.
도 6에는 스토퍼층(34)으로서 이용 가능한 재료가 나타나 있다.
전술한 바와 같이, 레이저 드릴에 의해 실리콘 웨이퍼(31)에 수직 홀(35)을 가공하기 때문에, 스토퍼층(34)에서 레이저 드릴에 의한 가공의 진행을 정지시키기 위해서는, 실리콘(Si)의 녹는점(1410℃)보다 녹는점이 높은 재료를 이용하여 스토퍼층(34)을 형성하는 것이 바람직하다. 또한, 실리콘의 녹는점보다 녹는점이 낮은 재료이어도, 수직 홀 배선부(13)에서는 스토퍼층(34)의 두께를 50μm 정도만큼으로 두껍게 형성할 수 있으므로, 이러한 두께의 층을 관통하지 않고 스토퍼층(34)에서 레이저 드릴을 정지시킬 수 있다.
실리콘의 녹는점보다도 녹는점이 낮은 스토퍼층(34)의 재료의 예시로서, 은(Ag: 녹는점 961℃), 금(Au: 녹는점 1063℃), 및 구리(Cu: 녹는점 1083℃)를 들 수 있다.
또한, 실리콘의 녹는점보다도 녹는점이 스토퍼층(34)의 재료의 예시로서, 크롬(Cr: 녹는점 1890℃), 이리듐(Ir: 녹는점 2410℃), 몰리브덴(Mo: 녹는점 2610℃), 니오븀(Nb: 녹는점 2468℃), 니켈(Ni: 녹는점 1453℃), 팔라듐(Pd: 녹는점 1552℃), 백금(Pt: 녹는점 1769℃), 루테늄(Ru: 녹는점 2250℃), 탄탈륨(Ta: 녹는점 2998℃), 바나듐(V: 녹는점 1890℃), 텅스텐(W: 녹는점 3410℃), 및 지르코늄(Zr: 녹는점 1852℃)을 들 수 있다.
페이스트 형태로 용이하게 이용할 수 있는 재료, 예를 들어 은 및 구리를 스토퍼층(34)으로서 이용하는 것이 바람직하다. 상기 예시된 재료 외, 질화 티타늄(TiN)이나, 질화 탄탈륨(TaN) 등의 화합물도 스토퍼층(34)으로서 이용할 수 있다. 질화 티타늄 및 질화 탄탈륨의 녹는점은 실리콘의 녹는점보다 매우 높은, 각각 2930℃ 및 3090℃이므로, 질화 티타늄이나 질화 탄탈륨에 의해 전술한 정도의 두께 범위로 형성된 스토퍼층(34)에서, 보다 바람직하게 레이저 드릴의 진행을 정지시킬 수 있다.
전술한 수직 홀 배선부(13)의 구성예에서는 메탈 패드(32)의 상면에 스토퍼층(34)이 형성되어 있지만, 메탈 패드(32)의 하면에 스토퍼층(34)이 형성될 수 있음에 주목한다.
도 7에는 메탈 패드(32)의 하면에 형성된 스토퍼층(34')을 포함하는 실리콘 웨이퍼(31)가 나타나 있다. 예를 들면, 도 2에서 설명된 제1 공정에서 메탈 패드(32) 전에 스토퍼층(34')을 형성함으로써, 메탈 패드(32)의 하면에 스토퍼층(34')을 형성할 수 있다.
도 8은 전자 장치에 설치되는 촬상 장치의 구성예를 도시하는 블록도이다.
도 8에 도시한 바와 같이, 촬상 장치(101)는 광학계(102), 셔터부(103), 촬상 소자(104), 구동 회로(105), 신호 처리 회로(106), 모니터(107) 및 메모리(108)를 포함하도록 구성되고, 정지 화상 및 동화상 모두를 캡쳐할 수 있다.
광학계(102)는 하나 이상의 렌즈로 구성되고, 피사체의 촬상광(입사광)을 촬상 소자(104)에 유도하고, 촬상 소자(104)의 수광면(센서부)에 결상시킨다.
셔터부(103)는 광학계(102)와 촬상 소자(104)의 사이에 배치되고, 구동 회로(105)의 제어 하에서 촬상 소자(104)의 노출 기간을 제어한다.
촬상 소자(104)로서는, 전술한 바와 같은 구성예의 고체 촬상 소자(11)가 이용된다. 촬상 소자(104)에는, 광학계(102) 및 셔터부(103)를 통해서 수광면에 결상된 화상에 따라 일정 기간 신호 전하가 축적된다. 그리고, 촬상 소자(104)에 축적된 신호 전하는 구동 회로(105)로부터 공급되는 구동 신호(타이밍 신호)를 따라 전송된다.
구동 회로(105)는 촬상 소자(104)의 전송 동작 및 셔터부(103)의 셔터 동작을 제어하는 구동 신호를 출력하여, 촬상 소자(104) 및 셔터부(103)를 구동한다.
신호 처리 회로(106)는 촬상 소자(104)로부터의 출력 신호 전하를 처리한다. 신호 처리 회로(106)에서의 신호 처리 후에 얻어진 화상(화상 데이터)은 모니터(107)에 공급되어서 표시되고/거나, 메모리(108)에 공급되어서 기억(기록)된다.
상기와 같이 구성된 촬상 장치(101)는 전술한 바와 같은 저비용으로 제조 가능한 고체 촬상 소자(11)에 의해 실현되는 촬상 소자(104)를 포함한다. 따라서, 촬상 장치(101)는 저비용으로 제조될 수 있다.
수직 홀(35)의 가공에는 레이저 드릴 외에 DRIE나 드라이 에칭 등의 기술을 이용할 수 있다.
고체 촬상 소자(11)는 이면 조사형의 CMOS형 고체 촬상 소자, 정면 조사형의 CMOS형 고체 촬상 소자, 또는 CCD(Charge Coupled Device)형 고체 촬상 소자로 구성될 수 있다. 본 발명은 고체 촬상 소자 외, 예를 들면, IC(Integrated Circuit)칩 상에 집적된 논리 회로를 포함하도록 구성된 로직 칩을 포함하는 반도체 장치(반도체 소자)에 적용할 수도 있다.
본 발명의 실시예는, 전술한 실시예에 한정되는 것이 아니라, 본 발명의 요지 내에서 여러 가지 변경이 가능함을 주목해야 한다.
본 발명은 일본 특허청에 2011년 3월 11일 출원된 일본 우선권 특허 제2011-054389호 공보에 개시된 것과 관련된 요지를 포함하며, 그 전체 내용은 참조로서 본원에 원용된다.
11: 고체 촬상 소자
12: 센서부
13: 수직 홀 배선부
14: 글래스 기판
21: 포토다이오드

Claims (3)

  1. 반도체 장치로서,
    적어도 하나의 트랜지스터를 갖는 회로부와,
    상기 회로부로부터 출력되는 신호를 추출하기 위한 수직 홀 배선부
    를 포함하고,
    상기 수직 홀 배선부는,
    실리콘층과 상기 실리콘층의 상면에 형성된 절연층을 포함하는 반도체 기판과,
    상기 절연층의 상면에 형성된 전극층과,
    상기 전극층의 하면에, 상기 전극층의 하면 전체를 피막하도록 형성된 도전체층과,
    상기 반도체 기판의 하면으로부터 상기 반도체 기판을 관통하여 상기 도전체층까지 개구하도록 형성된 수직 홀과,
    상기 수직 홀의 단부에 있어서 상기 도전체층 및 상기 전극층에 전기적으로 접속되고, 상기 반도체 기판의 하면까지 연장되도록 형성된 배선층
    을 포함하는, 반도체 장치.
  2. 제1항에 있어서,
    상기 도전체층의 하면으로부터 상기 실리콘층의 상면까지의 거리는, 상기 절연층의 상면으로부터 상기 실리콘층의 상면까지의 거리보다 작은, 반도체 장치.
  3. 제1항에 있어서,
    상기 도전체층은, 은, 구리, 질화 티타늄 및 질화 탄탈륨 중 적어도 어느 하나를 포함하는, 반도체 장치.
KR1020180162105A 2011-03-11 2018-12-14 반도체 장치, 제조 방법 및 전자 장치 KR102086265B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-054389 2011-03-11
JP2011054389A JP5958732B2 (ja) 2011-03-11 2011-03-11 半導体装置、製造方法、および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120021983A Division KR101931307B1 (ko) 2011-03-11 2012-03-02 반도체 장치, 제조 방법 및 전자 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200025934A Division KR102192073B1 (ko) 2011-03-11 2020-03-02 반도체 장치, 제조 방법 및 전자 장치

Publications (2)

Publication Number Publication Date
KR20180136923A true KR20180136923A (ko) 2018-12-26
KR102086265B1 KR102086265B1 (ko) 2020-03-06

Family

ID=46794783

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020120021983A KR101931307B1 (ko) 2011-03-11 2012-03-02 반도체 장치, 제조 방법 및 전자 장치
KR1020180162105A KR102086265B1 (ko) 2011-03-11 2018-12-14 반도체 장치, 제조 방법 및 전자 장치
KR1020200025934A KR102192073B1 (ko) 2011-03-11 2020-03-02 반도체 장치, 제조 방법 및 전자 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020120021983A KR101931307B1 (ko) 2011-03-11 2012-03-02 반도체 장치, 제조 방법 및 전자 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200025934A KR102192073B1 (ko) 2011-03-11 2020-03-02 반도체 장치, 제조 방법 및 전자 장치

Country Status (5)

Country Link
US (4) US8736027B2 (ko)
JP (1) JP5958732B2 (ko)
KR (3) KR101931307B1 (ko)
CN (3) CN102683323B (ko)
TW (1) TWI470819B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP6034747B2 (ja) * 2013-02-21 2016-11-30 株式会社東芝 半導体装置およびその製造方法
KR102094473B1 (ko) * 2013-10-15 2020-03-27 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US9601424B2 (en) * 2015-04-13 2017-03-21 GlobalFoundries, Inc. Interposer and methods of forming and testing an interposer
KR102029915B1 (ko) * 2015-12-29 2019-10-08 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법
JP6939568B2 (ja) * 2016-01-15 2021-09-22 ソニーグループ株式会社 半導体装置および撮像装置
US10211137B2 (en) * 2017-06-08 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device
WO2024071309A1 (ja) * 2022-09-30 2024-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070036694A (ko) * 2005-09-29 2007-04-03 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
JP2007305995A (ja) 2006-05-10 2007-11-22 Asml Netherlands Bv バンプの配置及び／または形成のための方法及び装置
KR20110013231A (ko) * 2009-07-30 2011-02-09 소니 주식회사 고체 촬상 장치 및 그 제조 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877075A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Dual damascene process using single photoresist process
US5976968A (en) * 1997-10-14 1999-11-02 Industrial Technology Research Institute Single-mask dual damascene processes by using phase-shifting mask
JP2004056031A (ja) * 2002-07-24 2004-02-19 Mitsubishi Electric Corp 半導体装置
US6853046B2 (en) * 2002-09-24 2005-02-08 Hamamatsu Photonics, K.K. Photodiode array and method of making the same
FR2849346B1 (fr) * 2002-12-20 2006-12-08 Thales Sa Boitier hyperfrequence a montage de surface et montage correspondant avec un circuit multicouche.
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
CN100563000C (zh) * 2006-04-10 2009-11-25 株式会社东芝 半导体器件及其制造方法
JP5238206B2 (ja) * 2006-09-26 2013-07-17 株式会社フジクラ 配線基板、電子部品およびその製造方法
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
JP4713602B2 (ja) * 2008-02-21 2011-06-29 パナソニック株式会社 基板モジュールおよびその製造方法ならびに電子機器
JP5356742B2 (ja) * 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
US8017515B2 (en) * 2008-12-10 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming compliant polymer layer between UBM and conformal dielectric layer/RDL for stress relief
JP5178569B2 (ja) * 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
JP5532394B2 (ja) * 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器
JP4829340B2 (ja) * 2009-12-25 2011-12-07 株式会社東芝 半導体装置の製造方法
US8564123B2 (en) * 2010-01-21 2013-10-22 Ching-Yu Ni Chip package and fabrication method thereof
US8698316B2 (en) * 2010-03-11 2014-04-15 Yu-Lin Yen Chip package
US8692382B2 (en) * 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
US8525345B2 (en) * 2010-03-11 2013-09-03 Yu-Lin Yen Chip package and method for forming the same
JP5209075B2 (ja) * 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
US8338939B2 (en) * 2010-07-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation processes using TSV-last approach
JP5654794B2 (ja) * 2010-07-15 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8643070B2 (en) * 2010-12-08 2014-02-04 Shu-Ming Chang Chip package and method for forming the same
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP5754239B2 (ja) * 2011-05-24 2015-07-29 ソニー株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070036694A (ko) * 2005-09-29 2007-04-03 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법
JP2007305995A (ja) 2006-05-10 2007-11-22 Asml Netherlands Bv バンプの配置及び／または形成のための方法及び装置
KR20110013231A (ko) * 2009-07-30 2011-02-09 소니 주식회사 고체 촬상 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2012191055A (ja) 2012-10-04
USRE47087E1 (en) 2018-10-16
CN107425028A (zh) 2017-12-01
KR101931307B1 (ko) 2018-12-20
CN107658265B (zh) 2021-04-20
USRE48590E1 (en) 2021-06-08
CN107658265A (zh) 2018-02-02
KR20200024819A (ko) 2020-03-09
US20140232002A1 (en) 2014-08-21
KR102086265B1 (ko) 2020-03-06
US20120228746A1 (en) 2012-09-13
TW201242062A (en) 2012-10-16
CN102683323A (zh) 2012-09-19
KR102192073B1 (ko) 2020-12-16
CN107425028B (zh) 2020-08-18
KR20120103458A (ko) 2012-09-19
US8970012B2 (en) 2015-03-03
JP5958732B2 (ja) 2016-08-02
US8736027B2 (en) 2014-05-27
TWI470819B (zh) 2015-01-21
CN102683323B (zh) 2017-11-17

Similar Documents

Publication Publication Date Title
KR102192073B1 (ko) 반도체 장치, 제조 방법 및 전자 장치
US7859073B2 (en) Back-illuminated type solid-state image pickup device and camera module using the same
JP5754239B2 (ja) 半導体装置
US10418395B2 (en) Methods of forming image sensor integrated circuit packages
TWI408790B (zh) 具有貫穿電極之半導體裝置及其製造方法
KR20170124526A (ko) 반도체 장치 및 제조 방법 및 전자 기기
JP4534484B2 (ja) 固体撮像素子及びその製造方法
JP2010520641A (ja) 貫通ビアによって前面接点に接続された後面接点を有するチップ
JP2009088459A (ja) ウェハーレベルのイメージセンサモジュール、その製造方法、及びカメラモジュール
US7351609B2 (en) Method for wafer level package of sensor chip
KR100903553B1 (ko) 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR100897761B1 (ko) 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법
WO2023053503A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
KR100790279B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant