JP2019140386A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2019140386A
JP2019140386A JP2019006980A JP2019006980A JP2019140386A JP 2019140386 A JP2019140386 A JP 2019140386A JP 2019006980 A JP2019006980 A JP 2019006980A JP 2019006980 A JP2019006980 A JP 2019006980A JP 2019140386 A JP2019140386 A JP 2019140386A
Authority
JP
Japan
Prior art keywords
layer
imaging device
region
photoelectric conversion
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019006980A
Other languages
English (en)
Other versions
JP7357262B2 (ja
Inventor
俊介 磯野
Shunsuke Isono
俊介 磯野
秋男 仲順
Akio Nakajun
秋男 仲順
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2019140386A publication Critical patent/JP2019140386A/ja
Application granted granted Critical
Publication of JP7357262B2 publication Critical patent/JP7357262B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】膜剥がれ等の不具合の発生を低減する。【解決手段】撮像装置１００は、複数の画素２０が配列される画素領域３０と、画素領域３０に隣接する周辺領域４０とを有する半導体基板１と、半導体基板１の画素領域３０および周辺領域４０を覆う絶縁層と、画素領域３０において絶縁層上に位置する下部電極３と、下部電極３を覆う光電変換層４と、光電変換層４を覆う上部電極５と、上部電極５を覆い、画素領域３０および周辺領域４０において絶縁層上または上部電極５上に位置する、緩衝層６から保護膜５０までの複数層から構成される第１層とを備え、周辺領域４０における第１層の厚みは、画素領域３０における第１層の厚みよりも大きく、周辺領域４０における第１層の上面は、画素領域３０における第１層の上面よりも上方に位置する。【選択図】図２

Description

本開示は、撮像装置に関する。
特許文献１では、有機膜積層型の撮像装置が開示されている。有機膜積層型の撮像装置は、有機半導体材料からなる光電変換膜、いわゆる、有機膜が半導体基板上に積層されている。
特許第５６３７７５１号公報
撮像装置において、膜剥がれ等の不具合の発生を低減することが望まれている。
本開示の一態様に係る撮像装置は、複数の画素が配列される画素領域と、前記画素領域に隣接する周辺領域とを有する半導体基板と、前記半導体基板の前記画素領域および前記周辺領域を覆う絶縁層と、前記画素領域において前記絶縁層上に位置する第１電極と、前記第１電極を覆う光電変換層と、前記光電変換層を覆う第２電極と、前記第２電極を覆い、前記画素領域および前記周辺領域において前記絶縁層上または前記第２電極上に位置する第１層とを備え、前記周辺領域における前記第１層の厚みは、前記画素領域における前記第１層の厚みよりも大きく、前記周辺領域における前記第１層の上面は、前記画素領域における前記第１層の上面よりも上方に位置する。
なお、本開示の包括的または具体的な態様は、素子、デバイス、または装置で実現されてもよい。また、本開示の包括的または具体的な態様は、素子、デバイス、および装置の任意の組み合わせによって実現されてもよい。開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの１つ以上を得るために全てを必要とはしない。
本開示によれば、膜剥がれ等の不具合の発生を低減することができる。
図１は、実施の形態に係る撮像装置の平面構造の一例を説明する図である。 図２は、図１のＩＩ−ＩＩ線における概略断面図である。 図３は、本開示の撮像装置を備えるカメラシステムの一例を示す図である。
（本発明者らの知見）
有機膜積層型の撮像装置では、光電変換層が有機半導体材料から構成されている。光電変換層は、真空蒸着により形成される。真空蒸着では、光電変換層のパターンを形成する場合、光電変換層を形成する位置が開口したメタルマスクなどのシャドウマスクを用いる。メタルマスクに異物が付着していた場合、光電変換層を形成する際に、その異物がウェハに転写されることがある。
従来の半導体装置の製造に用いられるエッチング、アッシングおよび薬液洗浄を用いると、光電変換層中の有機半導体材料が分解してしまう可能性がある。そのため、マスクからウェハに転写された異物を、エッチング、アッシングおよび薬液洗浄によって取り除くことが難しい。したがって、有機積層型の撮像装置では、光電変換層以外の領域に異物が残存することがある。
その結果、撮像装置の表面に異物による凹凸が形成されると、後工程において、異物が脱離してしまい、膜剥がれ等の不具合が生じる場合がある。
特許文献１に記載の撮像装置では、画素領域から周辺領域にかけてカラーフィルタの上にオーバーコート層が形成されている。なお、この画素領域は、平面視において光電変換層が位置している領域である。また、特許文献１に記載の撮像装置では、周辺領域の最上面は、画素領域の最上面と同じ高さである、または、画素領域の最上面よりも低い。特許文献１の撮像装置では、周辺領域に異物が付着した場合、異物による凹凸をオーバーコート層によって完全に覆い、撮像装置の最上面を平坦化することが難しい。つまり、撮像装置の表面に異物による凹凸が形成され、膜剥がれ等不具合が生じる場合がある。
上記課題に鑑み鋭意検討した結果、発明者らは、異物の付着し易い周辺領域に、膜厚の大きい保護膜を形成することにより、異物による凹凸を平坦化できることを見出した。これにより、画素の特性を損なうことなく、膜剥がれ等の不具合の発生を低減できることを見出した。
本開示の一態様の概要は、以下の通りである。
［項目１］
複数の画素が配列される画素領域と、前記画素領域に隣接する周辺領域とを有する半導体基板と、
前記半導体基板の前記画素領域および前記周辺領域を覆う絶縁層と、
前記画素領域において前記絶縁層上に位置する第１電極と、
前記第１電極を覆う光電変換層と、
前記光電変換層を覆う第２電極と、
前記第２電極を覆い、前記画素領域および前記周辺領域において前記絶縁層上または前 記第２電極上に位置する第１層と、
を備え、
前記周辺領域における前記第１層の厚みは、前記画素領域における前記第１層の厚みよりも大きく、
前記周辺領域における前記第１層の上面は、前記画素領域における前記第１層の上面よりも上方に位置する、
撮像装置。
［項目２］
前記周辺領域であって平面視において前記光電変換層と重ならない領域における前記第１層の厚みは、前記画素領域における前記第１層の厚みよりも大きい、
項目１に記載の撮像装置。
［項目３］
前記複数の画素は、入射光の強度を検出するための画素である、
項目１または２に記載の撮像装置。
［項目４］
前記第１電極に電気的に接続され、前記第１電極からの信号を検出する検出回路をさらに備える、
項目１から３のいずれか一項に記載の撮像装置。
［項目５］
前記第１電極に電気的に接続されたゲートを有する増幅トランジスタをさらに備える、
項目１から４のいずれか一項に記載の撮像装置。
［項目６］
前記周辺領域における前記第１層の上面は、前記画素領域における前記複数の画素の上面よりも上方に位置する、
項目１から５のいずれか一項に記載の撮像装置。
［項目７］
前記第１層は、
前記画素領域および前記周辺領域を覆う第２層と、
前記第２層上に位置し、前記周辺領域のみを覆う第３層と
を含む、
項目１から６のいずれか一項に記載の撮像装置。
［項目８］
前記第２層は、複数の層を含む、
項目７に記載の撮像装置。
［項目９］
前記第２層は、カラーフィルタを構成する層を含む、
項目７または８に記載の撮像装置。
［項目１０］
前記第３層は、複数の層を含む、
項目７から９のいずれか一項に記載の撮像装置。
［項目１１］
前記光電変換層は、前記周辺領域に延伸して配置され、
前記第３層は、平面視において前記光電変換層と重なる、
項目７から１０のいずれか一項に記載の撮像装置。
［項目１２］
前記第３層の厚さは、前記光電変換層の厚さよりも大きい、
項目７から１１のいずれか１項に記載の撮像装置。
［項目１３］
前記第３層は、波長４００ｎｍ以上６００ｎｍ以下の領域における光の透過率が２０％以下である、
項目７から１２のいずれか一項に記載の撮像装置。
［項目１４］
前記第３層の厚さは、３μｍ以上２０μｍ以下である、
項目７から１３のいずれか一項に記載の撮像装置。
［項目１５］
前記第２層は、マイクロレンズを構成する層を含む、
項目７から９のいずれか一項に記載の撮像装置。
［項目１６］
前記画素領域において前記第２電極の上方に位置するマイクロレンズをさらに備え、
前記周辺領域における前記第１層の上面は、前記マイクロレンズの上面よりも上方に位置する、
項目１から６のいずれか一項に記載の撮像装置。
［項目１７］
前記画素領域において前記第２電極の上方に位置するマイクロレンズをさらに備え、
前記第３層の厚さは、前記マイクロレンズの厚さよりも大きい、
項目７から１４のいずれか一項に記載の撮像装置。
また、本開示の一態様の概要は、以下の通りである。
本開示の一態様に係る撮像装置は、半導体基板と、前記半導体基板上に複数の画素が行列状に配置された画素部と、平面視において前記画素部の周辺に配置され、周辺回路を含む周辺部と、前記画素部および前記周辺部のうち前記周辺部のみの上方に選択的に配置された保護膜と、を備え、前記複数の画素のそれぞれは、下部電極と、前記下部電極に対向する上部電極と、前記下部電極と前記上部電極との間に位置する光電変換層と、を備える光電変換部を備え、前記保護膜の上面は、前記画素部の上面よりも上方に位置する。
上記構成によれば、保護膜が周辺部のみの上方を選択的に覆うことにより、異物の付着により生じる、周辺部の上面の凹凸を平坦化することができる。これにより、膜剥がれ等の不具合の発生を低減することができる。また、上記構成によれば、保護膜が周辺部のみの上方を選択的に覆うため、画素の特性に影響を与えにくい。
例えば、本開示の一態様に係る撮像装置では、前記光電変換部は、平面視において、前記保護膜と重なる位置まで延在してもよい。
上記構成によれば、光電変換部の周縁部が保護膜に覆われることにより、上部電極、光電変換層、下部電極および絶縁層の間の密着性を向上させることができる。
また、本開示の一態様に係る撮像装置は、半導体基板と、前記半導体基板上に位置し、下部電極と、前記下部電極に対向する上部電極と、前記下部電極と前記上部電極との間に位置する光電変換層と、を備える光電変換部と、を備える撮像装置であって、前記撮像装置は、第１領域と、前記第１領域を囲む第２領域と、を有し、前記光電変換部は、平面視において前記第１領域と、前記第２領域と、を覆い、前記撮像装置は、平面視において前記第２領域と重なる保護膜を備え、前記保護膜の上面は、前記第１領域における撮像装置の上面よりも上方に位置する。
上記構成によれば、異物の付着により生じる、第２領域の上面の凹凸を平坦化することができるため、後工程での不具合の発生を低減することができる。また、上記構成によれば、光電変換部の周縁部が保護膜で覆われるため、上部電極、光電変換層、下部電極および絶縁層の間の密着性を向上させることができる。
例えば、本開示の一態様に係る撮像装置では、前記保護膜の厚さは、前記光電変換層の厚さよりも大きくてもよい。
上記構成によれば、異物の付着により生じる、周辺部の上面の凹凸を平坦化することができる。これにより、膜剥がれ等の不具合の発生を低減することができる。
例えば、本開示の一態様に係る撮像装置は、さらに、前記光電変換部の上方に位置するマイクロレンズを備え、前記保護膜の厚さは、前記マイクロレンズの厚さよりも大きくてもよい。
上記構成によれば、異物の付着により生じる、周辺部の上面の凹凸を平坦化することができる。これにより、膜剥がれ等の不具合の発生を低減することができる。
本開示の一態様に係る撮像装置では、前記保護膜は、波長４００ｎｍ以上６００ｎｍ以下の領域における光の透過率が２０％以下であってもよい。
上記構成によれば、周辺部に配置された回路に入射する光の影響を低減することができる。
以下、図面を参照しながら、本開示の実施の形態を詳細に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示す。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、重複する説明については省略または簡略化することがある。
また、図面に示す各種の要素は、本開示の理解のために模式的に示したにすぎず、寸法比および外観などは実物とは異なり得る。
なお、本明細書において、撮像装置の受光側を「上方」とし、受光側と反対側を「下方」とする。各部材の「上面」、「下面」についても同様に、撮像装置の受光側の面を「上面」とし、受光側と反対側の面を「下面」とする。なお、「上方」、「下方」、「上面」および「下面」などの用語は、あくまでも部材間の相互の配置を指定するために用いており、撮像装置の使用時における姿勢を限定する意図ではない。
本開示の一態様に係る撮像装置は、光を電気信号に変換する、すなわち光電変換を行う光電変換層を上層に有し、光電変換部にて得られた電気信号を外部に取り出すシリコンベースのＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路を含む信号処理回路部を下層に有する。このように、本開示の一態様に係る撮像装置では、光電変換部と信号処理回路部とが積層されているため、それらは独立に設計可能となる。
（実施の形態）
本実施の形態に係る撮像装置の全体構成について、図１および図２を用いて説明する。
図１は、本実施の形態に係る撮像装置１００の平面構造の一例を説明する図である。図２は、図１のＩＩ−ＩＩ線における概略断面図である。
図１および図２に示すように、撮像装置１００は、半導体基板１と、半導体基板１上に形成された画素部３０および周辺部４０を備える。画素部３０には、入射光の強度を検出するための複数の画素２０が行列状に配置される。周辺部４０は、平面視において画素部３０の周辺に配置され、周辺回路を含む。また、撮像装置１００は、画素部３０および周辺部４０のうち、周辺部４０のみのＺ軸方向のプラス側（以下、上方）に保護膜５０を備える。なお、複数の画素２０とは別に、輝度のゼロ点の基準を取るために使用されるＯＢ画素（ダミー画素とも呼ぶ）を周辺部４０に配置してもよい。また、図２では省略されているが、ＯＢ画素上には遮光膜が形成されてもよい。半導体基板１の表面において、画素部３０が配置される領域を画素領域と呼び、周辺部４０が配置される領域を周辺領域と呼ぶこともある。
このとき、保護膜５０の上方の主面（以下、上面）は、画素部３０の上面よりも上方に位置する。
有機積層型の撮像装置では、例えば、真空蒸着により光電変換層を形成する。光電変換層のパターンを形成する場合、光電変換層を形成する位置が開口したメタルマスクなどのシャドウマスクを用いる。このマスクに異物が付着していた場合、周辺部において、ウェハに異物が転写されてしまうことがある。そのため、従来の有機積層型の撮像装置では、周辺部の上面に異物由来の凹凸が形成されることがある。周辺部の上面に凹凸が形成されると、後工程において、外力が加わった場合に、ウェハから異物が脱離することがある。ウェハから異物が脱離すると、異物を挟んで隣接する層同士の密着性が低下する、または、密着性が低下することによる層間剥離が生じる可能性がある。本実施の形態では、保護膜５０が周辺部４０のみの上方を覆うことにより、異物の付着により生じる、周辺部４０の上面の凹凸を平坦化することができる。これにより、膜剥がれ等の不具合の発生を低減することができる。
また、図２に示すように、複数の画素２０のそれぞれは、下部電極３と、下部電極３に対向する上部電極５と、下部電極３と上部電極５との間に位置する光電変換層４と、を備える光電変換部１１を備える。本実施の形態では、周辺部４０にダミー画素を設けており、平面視において、ダミー画素は保護膜５０と重なる。つまり、光電変換部１１は、平面視において、保護膜５０と重なる位置まで延在している。より具体的には、光電変換部１１は、画素部３０から周辺部４０に向かって延伸し、保護膜５０と重なる。このとき、光電変換部１１のうち周縁にある部分は、保護膜５０に覆われる。このように、光電変換部１１の周縁部が保護膜５０に覆われることにより、上部電極５、光電変換層４、下部電極３および絶縁層２の間の密着性を向上させることができる。
なお、本実施の形態では、光電変換部１１が平面視において保護膜５０と重なる位置まで延在して配置される例を示したが、光電変換部１１は、平面視において保護膜５０と重なる位置まで延在して配置されなくてもよい。例えば、光電変換部１１が画素部３０内に配置される場合、光電変換部１１は平面視において保護膜５０と重ならない。このとき、上部電極５が光電変換部１１よりも外側に延在する場合、つまり平面視において光電変換層４および画素部３０よりも上部電極５の面積が大きい場合、保護膜５０は、上部電極５と平面視において重なる。光電変換層に用いられる有機半導体材料は、下部電極３、絶縁層２および上部電極５との密着力が小さい。そのため、光電変換層４全体を上部電極５で覆うことにより、上部電極５、光電変換層４、下部電極３および絶縁層２の間の密着性を向上させることができる。さらに、上部電極５の周縁部が平面視において保護膜５０と重なることにより、上部電極５、光電変換層４、下部電極３および絶縁層２の間の密着性をより向上させることができる。
画素部３０においては、各画素２０に対応して、半導体基板１および絶縁層２の界面をまたぐように検出回路１２が構成されている。絶縁層２のＺ軸方向のプラス側（以下、上方とする）の主面、つまり、上面には、下部電極３が形成されている。下部電極３は、対応する検出回路１２と、接続部１３を介して接続されている。
なお、本実施の形態では、光電変換部１１が保護膜５０と重なる位置まで延在して配置される。このとき、周辺部４０においても、下部電極３は、対応する回路１４と、接続部１３を介して接続されている。このように周辺部４０に配置された光電変換部１１および回路１４は、例えば、輝度のゼロ点などの基準を取るために使用される。
複数の画素２０は、半導体基板１上に２次元に配置されることにより、画素部３０を形成している。図示はしないが、複数の画素２０は、行方向および列方向に配置されている。なお、図１において、Ｘ軸方向が行方向であり、Ｙ軸方向が列方向である。複数の画素２０は、各画素２０の中心が正方格子の格子点上に位置するように配置されてもよく、三角格子、六角格子などの格子点上に位置するように配置されてもよい。なお、複数の画素２０は、１次元に配列されてもよい。この場合、撮像装置をラインセンサとして利用することができる。複数の画素２０は、入射光を受光し、入射光の強度を検出するための画素である。
下部電極３は、光電変換層４で生成された電荷を捕集するための電極である。下部電極３は、例えば、窒化チタン（ＴｉＮ）などの金属材料からなる。下部電極３は、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）または、それらの化合物で構成されてもよい。また、複数の下部電極３は、それぞれの膜厚が均一であり、かつ、上面が平坦化されている。
下部電極３は、絶縁層２の上面に、行方向および列方向に２次元に配置される。このとき、複数の下部電極３は、絶縁層２の上面に、例えば、マトリックス状に配置され、互いに一定の間隔を有している。なお、複数の画素２０がマトリックス状に配置される場合、複数の下部電極３は、画素２０の配置に合わせてマトリックス状に配置される。複数の画素２０が１次元に配置される場合、複数の下部電極３は、画素２０の配置に合わせて１次元に配置される。
検出回路１２は、複数の下部電極３の各々に対応して設けられており、対応する下部電極３によって捕集された信号電荷を検出し、電荷に応じた信号電圧を出力する。検出回路１２は、例えば、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路あるいはＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）回路などで構成されている。検出回路１２は、例えば、下部電極３にゲートが接続された増幅トランジスタを含み、増幅トランジスタは、信号電荷の量に応じた信号電圧を出力する。検出回路１２は、絶縁層２の内部などに設けられた遮光層（図示を省略）により遮光されている。
接続部１３は、各画素２０の下部電極３と、対応する検出回路１２とを電気的に接続する。接続部１３は、例えば、銅（Ｃｕ）、タングステン（Ｗ）などの導電性材料を絶縁層２に埋め込むことにより形成される。
絶縁層２は、半導体基板１上に形成され、複数の構成層２ａ、２ｂ、２ｃ、２ｄおよび２ｅ（以下、２ａ〜２ｅ）を含む。ここで、半導体基板１は、例えば、シリコン（Ｓｉ）などから構成される。複数の構成層２ａ〜２ｅは、例えば、二酸化シリコン（ＳｉＯ２）などから構成される。各構成層２ａ〜２ｅには、配線およびコンタクトプラグなどを含む配線層などが配置されている。なお、絶縁層２内の構成層の層数は、任意に設定可能であり、図２に示す５層の構成層２ａ〜２ｅの例に限定されない。
また、周辺部４０において、複数の接続部１５、配線１７、および周辺回路の一部を構成するトランジスタ１６は、絶縁層２中に配置される。
下部電極３が配置された構成層２ｅの上面に、光電変換層４が積層される。さらに、光電変換層４の上面に、上部電極５、緩衝層６、および封止層７が順に積層されている。封止層７の上面には、各画素２０に対応した透過波長域のカラーフィルタ８が形成される。さらに、カラーフィルタ８の上面に、平坦化層９を介してマイクロレンズ１０が形成されている。画素部３０では、各画素２０に対応して曲面を有するマイクロレンズ１０が形成されている。マイクロレンズ１０の材料層が、平坦な層として周辺部４０に形成されてもよい。この場合、画素部３０で各画素２０に対応して形成されたマイクロレンズ１０と、周辺部４０に形成されたマイクロレンズ１０の材料層とは、連続した１つの層である。各画素２０内でのマイクロレンズ１０の厚さは、例えば０．１μｍ以上３μｍ以下であってもよい。各画素２０内でのマイクロレンズ１０の厚さは、例えば０．５μｍ以上２μｍ以下であってもよい。上部電極５上に積層された、緩衝層６、封止層７、カラーフィルタ８、平坦化層９、およびマイクロレンズ１０のそれぞれは、絶縁性の材料を含む層であってもよい。
なお、隣接する下部電極３同士の間隙には、絶縁層２の構成層が位置している。
光電変換層４は、受光した光の強さに応じて電荷を発生する光電変換材料で構成された層である。光電変換層４は、下部電極３と上部電極５とに挟持されている。光電変換材料は、例えば、有機半導体材料であり、ｐ型有機半導体およびｎ型有機半導体の少なくとも一方を含む。
なお、光電変換層４は、画素部３０において、膜厚が均一であることが望ましい。光電変換層４の厚さは、例えば０．１μｍ以上２μｍ以下であってもよい。光電変換層４の厚さは、例えば０．３μｍ以上１μｍ以下であってもよい。
本実施の形態では、上部電極５は、光電変換層４に対して光が入射する側に配置されている。上部電極５は、下部電極３に対向する電極である。上部電極５は、光を光電変換層４に入射させるために、透過性を有するとよい。上部電極５の材料としては、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明酸化物導電材料を用いてもよい。
保護膜５０は、画素部３０および周辺部４０のうち周辺部４０のみの上方に配置される。保護膜５０は、周辺部４０において、少なくとも光電変換層４が位置していない領域と平面視で重なるように配置されればよい。保護膜５０は、周辺部４０の全体と平面視で重なるように配置されてもよい。保護膜５０は絶縁性の材料を含む層であってもよい。保護膜５０は、例えば、二酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、アクリル系樹脂、ポリイミド、ＵＶ接着剤、エポキシ樹脂を用いて形成される。保護膜５０は、１種類の材料から構成されてもよく、２種類以上の材料から構成されてもよい。また、保護膜５０は、単層膜であってもよく、積層膜であってもよい。
保護膜５０は、成膜法、リソグラフィー法、または、これらのいずれかとエッチング法との組み合わせによって形成されてもよい。例えば、保護膜５０は、画素部３０および周辺部４０の全体に亘って成膜された後、画素部３０と平面視で重なる部分をエッチングすることにより、周辺部４０のみの上方に形成されてもよい。また、例えば、保護膜５０がポリイミドなどの感光性材料により構成される場合は、エッチングを行わず、リソグラフィーのみで形成されてもよい。より具体的には、保護膜５０は、周辺部４０の上面にのみ感光性材料を塗布し、露光することにより、周辺部４０のみの上方に形成されてもよい。これにより、より簡便に、保護膜５０を所望の位置に形成することができる。
上記のように、本実施の形態では、保護膜５０は、周辺部４０のみの上方に形成される。したがって、保護膜５０は、画素部３０および周辺部４０に亘って連続する１つの層とは異なる。例えば、カラーフィルタ８、平坦化層９またはマイクロレンズ１０の材料層は、連続する１つの層の例としてそれぞれ挙げられる。連続する１つの層について、マイクロレンズ１０の材料層を例に説明する。まず、マイクロレンズ１０の材料層が画素部３０および周辺部４０の全体に亘って連続する層として形成される。その後に、画素部３０においては、この層が各画素２０に対応して曲面状に突出した部分を有するように形成される。本開示では、マイクロレンズ１０およびマイクロレンズ１０の材料層を、連続する１つの層にあると表現する。
なお、本実施の形態では、周辺部４０の上方にのみ選択的に形成された保護膜５０を、画素部３０および周辺部４０に亘って連続する層とは別に設けた。しかし、保護膜５０と、画素部３０および周辺部４０に亘って連続する層とは、連続する一つの層であってもよい。すなわち、画素部３０および周辺部４０に亘って連続する層であって、周辺部４０に対応する部分の厚みが画素部３０に対応する部分の厚みよりも大きい層を設けてもよい。また、このような連続する一つの層の周辺部４０における上面は、画素部３０における上面よりも上方に位置していてもよい。このような構成であっても同様の効果を得ることができる。
なお、保護膜５０は、反射率の小さい材料から構成されてもよい。保護膜５０の反射率が低いと、撮像装置に入射した光が保護膜５０の表面で反射されにくくなる。そのため、ゴーストの発生を低減することができる。このとき、保護膜５０は、光の反射率が低く、かつ、光の透過率が高い層であってもよく、光の反射率が低く、かつ、光の透過率が低い層であってもよい。
保護膜５０は、例えば、高屈折率および低屈折率の層を複数層積層させて構成されてもよく、樹脂にフィラーなどの粒子を混合して構成されてもよく、樹脂に顔料などを混合して構成されてもよい。
なお、保護膜５０は、上記構成例に限られない。設計に応じて、保護膜５０の光の透過率を調整することができる。これにより、周辺部４０に配置された回路に入射する光の影響を低減することができる。このとき、保護膜５０は、例えば、波長３８０ｎｍ以上７８０ｎｍ以下の可視光領域における光の透過率が小さくてもよい。ここで、光の透過率が小さいとは、光の透過率が５０％未満である場合をいう。より具体的には、保護膜５０は、波長４００ｎｍ以上６００ｎｍの領域における光の透過率が２０％以下であってもよい。
なお、保護膜５０は、遮光層としての機能を有してもよい。これにより、周辺部４０に配置された回路に対する光の影響をより低減することができる。また、保護膜５０が位置する領域をオプティカルブラック領域としても用いることができる。これにより、オプティカルブラック領域を設けるために遮光層を設ける工程を省略することができるため、製造効率を向上させることができる。
保護膜５０の上面は、画素部３０の上面よりも上方に位置する。ここで画素部３０の上面は、例えばマイクロレンズ１０の上面であってもよい。本実施の形態では、撮像装置１００は、カラーフィルタ８およびマイクロレンズ１０を備える例を示しているが、これに限られない。本開示に係る撮像装置は、例えば、カラーフィルタ８またはマイクロレンズ１０を備えてもよく、カラーフィルタ８およびマイクロレンズ１０を備えなくてもよい。カラーフィルタ８またはマイクロレンズ１０を備えない場合、画素部３０の上面は、例えば平坦化層９の上面であってもよい。
このとき、保護膜５０の厚さは、光電変換層４の厚さよりも大きい。本実施の形態に係る撮像装置１００のように、さらに、光電変換部１１の上方に位置するマイクロレンズ１０を備える場合には、保護膜５０の厚さは、マイクロレンズ１０の厚さよりも大きい。より具体的には、保護膜５０の厚さは、数μｍ以上数十μｍ以下であるとよい。保護膜５０の厚さは、例えば３μｍ以上２０μｍ以下であってもよい。保護膜５０の厚さは、例えば３μｍ以上１０μｍ以下であってもよい。あるいは、保護膜５０の厚さは、例えば５μｍ以上であってもよい。異物の大きさは約１〜１０μｍであるため、保護膜５０の厚さが５μｍ以上であれば異物を十分にカバーすることができ、膜剥がれ等の不具合を低減することができる。
なお、本実施の形態において、下部電極３は第１電極を例示する。上部電極５は第２電極を例示する。緩衝層６から保護膜５０までの複数の層全体は、第１層を例示する。緩衝層６から保護膜５０までの層のうち、緩衝層６からマイクロレンズを構成する層１０までの層全体は第２層を例示する。保護膜５０は第３層を例示する。
本実施の形態に係る撮像装置１００は、上記構造を有することにより、周辺部４０内に存在する異物を保護膜５０で覆う。これによって、周辺部４０の表面に異物が露出すること、および、周辺部４０の上面に凹凸が形成されることを低減することが可能となる。つまり、周辺部４０内に存在する異物を覆い、かつ、周辺部４０の表面を平坦化することができる。このように、保護膜５０は画素部３０を覆わず、周辺部４０のみを覆う。仮に保護膜５０が画素部３０の一部を覆う場合、保護膜５０に覆われた画素２０と覆われていない画素２０とで画素特性に差が生じる可能性がある。しかし、保護膜５０が周辺部４０の上方のみに形成されることにより、画素特性に影響を与えにくい。また、周辺部４０の表面が平坦化されるため、膜剥がれ等の不具合を低減することができる。また、入射光が周辺部４０の上面で乱反射することも低減することができるため、ゴーストの発生を低減することができる。
保護膜５０を周辺部４０の全体に配置した場合、周辺部４０の全体に亘って表面が平坦化されるため、周辺部４０の表面での乱反射を低減することが可能となる。これにより、フレアなどの発生を低減することができるため、撮像装置の光学特性を向上することが可能となる。
なお、光電変換部１１の周縁部が保護膜５０に覆われる場合、図２に示す画素部３０に位置する領域を第１領域と称し、周辺部４０に位置する領域を第２領域と称してもよい。第２領域は、保護膜５０と平面視で重なる領域であり、光電変換部１１の周縁部と平面視で重なる領域である。光電変換部１１の周縁部は、輝度のゼロ点などの基準を取るために使用される。このとき、撮像装置は、半導体基板１と、半導体基板１上に位置し、下部電極３と、下部電極３に対向する上部電極５と、下部電極３と上部電極５との間に位置する光電変換層４と、を備える光電変換部１１と、を備える撮像装置であって、撮像装置は、第１領域と、第１領域を囲む第２領域と、を有し、光電変換部１１は、平面視において第１領域と、第２領域と、を覆い、撮像装置は、平面視において第２領域と重なる保護膜５０を備え、保護膜５０の上面は、第１領域における撮像装置の上面よりも上方に位置する。
以上、本開示の撮像装置について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の形態や、上記実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示に係る撮像装置を内蔵した各種機器も本開示の範囲に含まれる。
なお、上記実施の形態では、撮像装置について説明したが、本開示に係る撮像装置はカメラシステムに利用されてもよい。
図３は、本開示の撮像装置を備えるカメラシステムの一例を示す図である。ここでは、実施の形態に係る撮像装置１００を備えたカメラシステム２００について説明する。
カメラシステム２００は、レンズ光学系２０１と、撮像装置１００と、システムコントローラ２０２と、カメラ信号処理部２０３とを備えている。レンズ光学系２０１は、例えば、オートフォーカス用レンズ、ズーム用レンズおよび絞りを含んでいる。レンズ光学系２０１は、撮像装置１００の撮像面に光を集光する。システムコントローラ２０２は、例えば、マイクロコンピュータによって実現され得る。カメラ信号処理部２０３は、撮像装置１００で撮像したデータを信号処理し、画像またはデータとして出力する信号処理回路として機能する。カメラ信号処理部２０３例えば、ガンマ補正、色補間処理、空間補間処理、およびホワイトバランスなどの処理を行う。カメラ信号処理部２０３は、例えば、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などによって実現され得る。
本開示の一態様に係る撮像装置は、膜剥がれ等の不具合の発生を低減することができる。したがって、このような撮像装置１００を用いることにより、カメラシステム２００は、歩留まり良く製造される。
本開示に係る撮像装置は、デジタルスチルカメラ、医療用カメラ、監視用カメラ、車載用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラ等、様々なカメラシステムおよびセンサシステムへの利用が可能である。
１ 半導体基板
２ 絶縁層
２ａ、２ｂ、２ｃ、２ｄ、２ｅ 構成層
３ 下部電極
４ 光電変換層
５ 上部電極
６ 緩衝層
７ 封止層
８ カラーフィルタ
９ 平坦化層
１０ マイクロレンズを構成する層
１１ 光電変換部
１２ 検出回路
１３ 接続部
１４ 回路
１５ 接続部
１６ トランジスタ
１７ 配線
２０ 画素
３０ 画素部
４０ 周辺部
５０ 保護膜
１００ 撮像装置
２００ カメラシステム
２０１ レンズ光学系
２０２ システムコントローラ
２０３ カメラ信号処理部

Claims (17)

  1. 複数の画素が配列される画素領域と、前記画素領域に隣接する周辺領域とを有する半導体基板と、
    前記半導体基板の前記画素領域および前記周辺領域を覆う絶縁層と、
    前記画素領域において前記絶縁層上に位置する第１電極と、
    前記第１電極を覆う光電変換層と、
    前記光電変換層を覆う第２電極と、
    前記第２電極を覆い、前記画素領域および前記周辺領域において前記絶縁層上または前 記第２電極上に位置する第１層と、
    を備え、
    前記周辺領域における前記第１層の厚みは、前記画素領域における前記第１層の厚みよりも大きく、
    前記周辺領域における前記第１層の上面は、前記画素領域における前記第１層の上面よりも上方に位置する、
    撮像装置。
  2. 前記周辺領域であって平面視において前記光電変換層と重ならない領域における前記第１層の厚みは、前記画素領域における前記第１層の厚みよりも大きい、
    請求項１に記載の撮像装置。
  3. 前記複数の画素は、入射光の強度を検出するための画素である、
    請求項１または２に記載の撮像装置。
  4. 前記第１電極に電気的に接続され、前記第１電極からの信号を検出する検出回路をさらに備える、
    請求項１から３のいずれか一項に記載の撮像装置。
  5. 前記第１電極に電気的に接続されたゲートを有する増幅トランジスタをさらに備える、
    請求項１から４のいずれか一項に記載の撮像装置。
  6. 前記周辺領域における前記第１層の上面は、前記画素領域における前記複数の画素の上面よりも上方に位置する、
    請求項１から５のいずれか一項に記載の撮像装置。
  7. 前記第１層は、
    前記画素領域および前記周辺領域を覆う第２層と、
    前記第２層上に位置し、前記周辺領域のみを覆う第３層と
    を含む、
    請求項１から６のいずれか一項に記載の撮像装置。
  8. 前記第２層は、複数の層を含む、
    請求項７に記載の撮像装置。
  9. 前記第２層は、カラーフィルタを構成する層を含む、
    請求項７または８に記載の撮像装置。
  10. 前記第３層は、複数の層を含む、
    請求項７から９のいずれか一項に記載の撮像装置。
  11. 前記光電変換層は、前記周辺領域に延伸して配置され、
    前記第３層は、平面視において前記光電変換層と重なる、
    請求項７から１０のいずれか一項に記載の撮像装置。
  12. 前記第３層の厚さは、前記光電変換層の厚さよりも大きい、
    請求項７から１１のいずれか一項に記載の撮像装置。
  13. 前記第３層は、波長４００ｎｍ以上６００ｎｍ以下の領域における光の透過率が２０％以下である、
    請求項７から１２のいずれか一項に記載の撮像装置。
  14. 前記第３層の厚さは、３μｍ以上２０μｍ以下である、
    請求項７から１３のいずれか一項に記載の撮像装置。
  15. 前記第２層は、マイクロレンズを構成する層を含む、
    請求項７から９のいずれか一項に記載の撮像装置。
  16. 前記画素領域において前記第２電極の上方に位置するマイクロレンズをさらに備え、
    前記周辺領域における前記第１層の上面は、前記マイクロレンズの上面よりも上方に位置する、
    請求項１から６のいずれか一項に記載の撮像装置。
  17. 前記画素領域において前記第２電極の上方に位置するマイクロレンズをさらに備え、
    前記第３層の厚さは、前記マイクロレンズの厚さよりも大きい、
    請求項７から１４のいずれか一項に記載の撮像装置。
JP2019006980A 2018-01-31 2019-01-18 撮像装置 Active JP7357262B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018014386 2018-01-31
JP2018014386 2018-01-31
JP2018024166 2018-02-14
JP2018024166 2018-02-14

Publications (2)

Publication Number Publication Date
JP2019140386A true JP2019140386A (ja) 2019-08-22
JP7357262B2 JP7357262B2 (ja) 2023-10-06

Family

ID=67391564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019006980A Active JP7357262B2 (ja) 2018-01-31 2019-01-18 撮像装置

Country Status (3)

Country Link
US (2) US10756281B2 (ja)
JP (1) JP7357262B2 (ja)
CN (1) CN110098218A (ja)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745272A (en) * 1980-09-01 1982-03-15 Matsushita Electric Ind Co Ltd Manufacture of solid image pick-up element
JPS6124274A (ja) * 1984-07-13 1986-02-01 Fuji Xerox Co Ltd 光電変換素子
JP2010040621A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
JP2010278105A (ja) * 2009-05-27 2010-12-09 Zycube:Kk 半導体イメージセンサの製造方法
JP2011035038A (ja) * 2009-07-30 2011-02-17 Sony Corp 固体撮像装置およびその製造方法
JP2013069711A (ja) * 2011-09-20 2013-04-18 Fujifilm Corp 固体撮像素子の製造方法
JP2014060315A (ja) * 2012-09-19 2014-04-03 Fujifilm Corp 有機固体撮像素子およびその製造方法
WO2014103150A1 (ja) * 2012-12-28 2014-07-03 パナソニック株式会社 固体撮像装置およびその製造方法
WO2015115553A1 (ja) * 2014-01-29 2015-08-06 日立化成株式会社 接着剤組成物、接着剤組成物を用いた半導体装置の製造方法、及び固体撮像素子
JP2016033977A (ja) * 2014-07-31 2016-03-10 キヤノン株式会社 光電変換装置、及び撮像システム
WO2017159362A1 (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2017175004A (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡
WO2017169757A1 (ja) * 2016-03-29 2017-10-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
WO2017169231A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 撮像素子および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150846A (ja) 1998-11-12 2000-05-30 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP2004273791A (ja) * 2003-03-10 2004-09-30 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP2004335800A (ja) * 2003-05-08 2004-11-25 Fuji Photo Film Co Ltd 固体撮像素子の製造方法
KR100653691B1 (ko) 2004-07-16 2006-12-04 삼성전자주식회사 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
JP2006032967A (ja) 2004-07-16 2006-02-02 Samsung Electronics Co Ltd イメージセンサ及びその製造方法
JP4911445B2 (ja) 2005-06-29 2012-04-04 富士フイルム株式会社 有機と無機のハイブリッド光電変換素子
JP2007134664A (ja) 2005-10-12 2007-05-31 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP5637751B2 (ja) 2009-08-28 2014-12-10 富士フイルム株式会社 固体撮像装置，固体撮像装置の製造方法
JP4872024B1 (ja) 2011-04-22 2012-02-08 パナソニック株式会社 固体撮像装置およびその製造方法
WO2013157180A1 (ja) * 2012-04-19 2013-10-24 パナソニック株式会社 固体撮像装置及びその製造方法
JP6598436B2 (ja) * 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
US10249661B2 (en) * 2014-08-22 2019-04-02 Visera Technologies Company Limited Imaging devices with dummy patterns
JP2016058599A (ja) * 2014-09-11 2016-04-21 キヤノン株式会社 撮像装置の製造方法
JP6575874B2 (ja) * 2016-03-09 2019-09-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745272A (en) * 1980-09-01 1982-03-15 Matsushita Electric Ind Co Ltd Manufacture of solid image pick-up element
JPS6124274A (ja) * 1984-07-13 1986-02-01 Fuji Xerox Co Ltd 光電変換素子
JP2010040621A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
JP2010278105A (ja) * 2009-05-27 2010-12-09 Zycube:Kk 半導体イメージセンサの製造方法
JP2011035038A (ja) * 2009-07-30 2011-02-17 Sony Corp 固体撮像装置およびその製造方法
JP2013069711A (ja) * 2011-09-20 2013-04-18 Fujifilm Corp 固体撮像素子の製造方法
JP2014060315A (ja) * 2012-09-19 2014-04-03 Fujifilm Corp 有機固体撮像素子およびその製造方法
WO2014103150A1 (ja) * 2012-12-28 2014-07-03 パナソニック株式会社 固体撮像装置およびその製造方法
WO2015115553A1 (ja) * 2014-01-29 2015-08-06 日立化成株式会社 接着剤組成物、接着剤組成物を用いた半導体装置の製造方法、及び固体撮像素子
JP2016033977A (ja) * 2014-07-31 2016-03-10 キヤノン株式会社 光電変換装置、及び撮像システム
WO2017159362A1 (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2017175004A (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡
WO2017169757A1 (ja) * 2016-03-29 2017-10-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
WO2017169231A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 撮像素子および電子機器

Also Published As

Publication number Publication date
US20190237691A1 (en) 2019-08-01
CN110098218A (zh) 2019-08-06
US10756281B2 (en) 2020-08-25
US20200358016A1 (en) 2020-11-12
JP7357262B2 (ja) 2023-10-06
US11233209B2 (en) 2022-01-25

Similar Documents

Publication Publication Date Title
US11211410B2 (en) Solid-state image-capturing device and production method thereof, and electronic appliance
TWI505452B (zh) 固態成像裝置，固態成像裝置之製造方法，及電子裝備
TWI742573B (zh) 固體攝像元件及其製造方法以及電子機器
TWI532157B (zh) 固態成像器件及電子裝置
US20110298074A1 (en) Solid-state imaging element and electronic information device
US11114505B2 (en) Imaging device
TW201214687A (en) Solid-state imaging element, process for producing solid-state imaging element, and electronic device
US20170148841A1 (en) Solid-state image sensor and electronic device
JP2013041878A (ja) 撮像装置およびカメラモジュール
US20110228150A1 (en) Photoelectric conversion film stack-type solid-state imaging device and imaging apparatus
WO2017159362A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2005353626A (ja) 光電変換膜積層型固体撮像素子及びその製造方法
US10672811B2 (en) Image sensing device
US11233209B2 (en) Imaging device
US20210408099A1 (en) Imaging device
JP2011166033A (ja) 固体撮像素子及びその製造方法、並びに電子情報機器
JP2013161873A (ja) 固体撮像装置及びカメラモジュール
JP6929119B2 (ja) カラーフィルタアレイの形成方法および電子デバイスの製造方法
JP2021119594A (ja) 撮像装置
JP2019129193A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230915

R151 Written notification of patent or utility model registration

Ref document number: 7357262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151