JP5077285B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP5077285B2 JP5077285B2 JP2009112159A JP2009112159A JP5077285B2 JP 5077285 B2 JP5077285 B2 JP 5077285B2 JP 2009112159 A JP2009112159 A JP 2009112159A JP 2009112159 A JP2009112159 A JP 2009112159A JP 5077285 B2 JP5077285 B2 JP 5077285B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- adhesive layer
- manufacturing
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
しかしながら、このような構成の場合、表面側に形成された回路素子や配線層等で入射光が吸収、あるいは反射されてしまい、入射光に対する光電変換効率が低く、感度の低い構成となっていた。
配線層は、上記セル間またはブロック間を最短距離や等距離で結ぶことが望ましいが、レイアウトの都合により、このように結ぶことが困難となってきている。
そこで、このような問題を解決する1つの方法として、半導体基体の裏面側を薄膜化する前に、半導体基体に支持基板を貼り合わせている。
先ず、図15Aに示すように、例えばシリコン基板62上に、埋め込み酸化膜(所謂BOX層)63を介して、単結晶シリコン層(所謂SOI層)64が形成されたSOI基板65を用意する。
そして、単結晶シリコン層64上の所定の位置に絶縁膜(図示せず)を介して、ゲート電極66と対のソース領域及びドレイン領域からなるMOS型のトランジスタTr1及びCMOS型のトランジスタTr2をそれぞれ形成して、図15Bに示す状態にする。
そして、露出されたシリコン基板62、埋め込み酸化膜63を除去することにより、図16Eに示すように、SOI基板65の単結晶シリコン層64が露出された状態にする。
このようにして、裏面照射型のCMOS型固体撮像素子60を得ることができる。
また、接着剤層69の材料として、ボロン・リンシリケートガラス(BPSG)、リンシリケートガラス(PSG)、ボロンシリケートガラス(BSG)等を用いる方法もあるが、この方法においても、例えば700℃〜900℃の熱処理を行うため、単結晶シリコン層64の表面側に先に形成された配線層68(681,682,683)に熱的影響を与えてしまう。
しかし、この場合は、図16D〜図16Eに示した薄膜化工程において、例えばウェットエッチングを行うと、薬液によりSOGが侵食(エッチング)されてしまい、接着強度が低下してしまう。
そして、このような半導体集積回路装置を製造する際に、例えばトランジスタ等の回路素子において、所望の特性を得ることを目的として、回路素子が形成された半導体基体を薄くする場合もある。
したがって、このような場合においても、裏面照射型の固体撮像素子を製造する場合と同様の問題を生じる。
他の本発明に係る固体撮像素子の製造方法は、SOI基板内に複数の光電変換素子を形成する工程と、SOI基板の表面側に、絶縁層中にアルミニウム又は銅よりなる配線層を有する配線部を形成する工程と、配線部のさらに表面側に、無機SOG又は有機SOGからなる接着剤層を形成し、450℃以下の温度で熱処理を行うことにより、接着剤層を介して支持基板を貼り合わせる工程と、SOI基板を裏面側から薄くする工程とを有し、SOI基板を裏面側から薄くする工程において、ウェットエッチングを用いるようにする。
他の本発明に係る固体撮像素子の製造方法によれば、SOI基板内に複数の光電変換素子を形成する工程と、SOI基板の表面側に、絶縁層中にアルミニウム又は銅よりなる配線層を有する配線部を形成する工程と、配線部のさらに表面側に、無機SOG又は有機SOGからなる接着剤層を形成し、450℃以下の温度で熱処理を行うことにより、接着剤層を介して支持基板を貼り合わせる工程と、SOI基板を裏面側から薄くする工程とを有し、SOI基板を裏面側から薄くする工程において、ウェットエッチングを用いるので、接着剤層を介して支持基板を貼り合わせる工程の際に、450℃以下の温度で熱処理を行って接着剤層を硬化させることができる。これにより、SOI基板の表面側に先に形成された配線層に熱的影響を与えずに、支持基板を貼り合わせることができる。
なお、図1はCMOS型固体撮像素子の模式図(断面図)を示し、図2は図1の要部の拡大断面図を示している。なお、図1では、カラーフィルタやオンチップマイクロレンズは省略している。
なお、図示しないが、撮像領域24や周辺領域23以外にも、例えば、外部の配線と接続されるパッドが設けられる領域が形成されている。
また、周辺回路部23のCMOS型のトランジスタTr2も、半導体基体4中に形成された、図示しない、対のソース領域及びドレイン領域間上にゲート絶縁膜を介してゲート電極6が形成された構成である。
具体的には、例えばAlやCuを配線層8に用いる場合には、450℃以下の温度で硬化することが可能な材料により接着剤層9を形成する。
このベンゾシクロブテンは、150℃〜250℃といった低い温度で架橋反応(硬化)が進行する特性を有している。
まず、熱処理が加えられていない状態(モノマー)の、ベンゾシクロブテンの構造式は、図3Aに示すように表される。この図3Aに示す状態では、各ベンゼン環にそれぞれシクロブテン環351,352がつながれている。
次に、熱処理が加えられると、シクロブテン環352において開環反応が生じ、図3Bに示すようにカーボン2重結合36が形成される。そして、このカーボン2重結合に他のベンゾシクロブテンが結合される(Deils‐Alder反応)。なお、開環反応は、略150℃あたりから生じて、200℃を越えたあたりで活発になる。
これにより、図3Cに示すように、ベンゾシクロブテンがポリマー化された状態が形成される。この図3Cに示す状態では、各ベンゼン環にそれぞれシクロブテン環351,352,354がつながれた状態である。
なお、熱処理がさらに進行することにより、これ以降も、図3A〜図3Cに示したような各反応が繰り返されることにより、ベンゾシクロブテンが硬化していく。
また、ベンゾシクロブテンは、耐薬品性が高い特性を有しており、例えば薬液により浸食(エッチング)され難く、接着強度が確保できる。
また、例えば、絶縁層7の表面を平坦化させることができるので、絶縁層7と支持基板30とを平坦性を保って接着させることが可能になる。
なお、埋め込み酸化膜3や単結晶シリコン層4の膜厚は任意に設定することができる。
具体的には、先ず、単結晶シリコン層4の撮像領域24、周辺領域25上に絶縁層7を形成して平坦化処理を行った後、1層目となる配線81を所定のパターンに形成する。
次に、1層目の配線81及び電極層29を含んで全面に再び絶縁層7を形成して平坦化処理を行った後、2層目となる配線82を所定のパターンに形成する。
次に、2層目の配線82を含んで全面に再び絶縁層7を形成して平坦化処理を行った後、3層目となる配線83を所定のパターンに形成する。
なお、図5Dに示す場合では配線層8が3層構造の場合を示したが、3層以上の場合はこのような工程が繰り返される。
また、この後は、絶縁層7上に例えばSiN膜やSiON膜等からなる平坦化膜を形成場合もある。
そして、接着剤層9により貼り合わされた単結晶シリコン層4と支持基板30とを、真空チャンバー内部で加熱、加圧することにより接着剤層9を硬化させ、単結晶シリコン層4と支持基板30とを密着させる。
また、接着剤層9が絶縁層7の広い範囲にわたり広がるので、塗布ムラ等が形成されず、絶縁層7と支持基板30との密着性を向上することができる。また、例えば、絶縁層7の表面の段差を修復して平坦化させることができる。
なお、薄膜化は、バックグラインダ法以外にも、CMP法やウェットエッチング等を用いることができる。ここで、例えばウェットエッチングを用いた場合は、ベンゾシクロブテンが高い耐薬液性を有しているので、薬液により接着剤層9が浸食(エッチング)されることを防ぐことができる。
このようにして、図2に示した構成の裏面照射型のCMOS型固体撮像素子10を製造することができる。
また、例えば、絶縁層7の表面の段差を修復して平坦化させることができるので、絶縁層7と支持基板30とを平坦性を保って接着することができる。
また、例えば接着テープを用いた場合のように、接着テープに大きな反りが生じないので、熱処理後に行われる工程を良好に行うことができる。
このような塗布膜でも、上述したように、450℃以下の温度で硬化することが可能な材料であるので、半導体基体4上に先に形成された配線層8(81,82,83)に与える熱的影響を抑えることができる。
また、ポリアリールエーテルとしては、ダウケミカル社製のSiLK(商品名)や、社ハネウェル製のFLARE(商品名)、またGX−3(商品名)等が挙げられる。
ここで、雰囲気に関しては、塗布膜から発生する溶媒等の気体を除去するために減圧雰囲気下で行っているので、接着剤層9に用いられる材料の種類に応じて最適化させることができる。
また、圧力に関しては、絶縁層7と支持基板30との密着性を高めるために行っており、例えば薄膜化工程をバックグラインダ法で行う場合には、研磨に対する耐性を高めるために、少なくとも500N以上の圧力が必要である。なお、好ましくは、500N〜2000Nの圧力とする。
また、加熱温度に関しては、単結晶シリコン層4の表面側に形成された配線層8(81,82,83)を形成する材料(Al,Cu)の劣化開始温度よりも低い温度、例えば450℃以下であればよい。なお、好ましくは、350℃〜400℃の温度範囲とする。
このように、雰囲気、圧力、加熱温度等の条件は、接着剤層9に用いられる材料の種類に応じて任意に選定することが可能である。
また、CVD膜の成膜条件等を調整した場合は、塗布膜の場合と同様にリフロー性を高くすることができる。これにより、接着剤層9を絶縁層7と支持基板30との間の広い範囲にわたって広げることができ、絶縁層7と支持基板30との密着性を向上することができる。したがって、接着剤層9と支持基板30との間で高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。
また、例えば絶縁層7の表面の段差を修復して平坦化させることができるので、絶縁層7と支持基板30とを平坦性を保って接着することができる。
なお、図7は半導体集積回路装置の模式図(断面図)を示し、図8は図7の要部の拡大断面図を示している。
本形態に係る半導体集積回路装置40では、図7及び図8に示すように、例えば単結晶シリコン層4の一方の側、すなわち表面側(図中下側)では、所定の位置に複数のMOS型のトランジスタTr1,Tr2が形成され、これら各トランジスタTr1,Tr2上に、絶縁層7を介して多層(例えば3層)の配線層8A(81,82,83)が形成されている。
また、他方の側、すなわち裏面側(図中上側)においても、単結晶シリコン層4のトランジスタTr1,Tr2が形成された領域上に、複数のMOS型のトランジスタTr1,Tr2が形成され、これら各トランジスタTr1,Tr2上に、絶縁層7を介して多層(例えば3層)の配線層8B(81,82,83)が形成されている。
なお、各トランジスタTr1,Tr2のソース領域及びドレイン領域、またチャネル領域は、図示しないが、単結晶シリコン層4中の所定の位置に形成されている。
なお、ベンゾシクロブテンの具体的な特性は、上述した通りであるので、重複説明は省略する。
また、例えば、絶縁層7の表面を平坦化させることができるので、絶縁層7と支持基板30とを平坦性を保って接着させることが可能になる。
なお、埋め込み酸化膜3や単結晶シリコン層4の膜厚は任意に設定することができる。
なお、貼り合わせ条件は、上述した固体撮像素子を製造する場合と同様であるので、重複説明は省略する。
また、接着剤層9が絶縁層7の広い範囲にわたり広がるので、塗布ムラ等が形成されず、絶縁層7と支持基板30との密着性を向上することができる。また、例えば、絶縁層7の表面の段差を修復して平坦化させることができる。
なお、薄膜化は、バックグラインダ法以外にも、CMP法やウェットエッチング等を用いることができる。ここで、例えばウェットエッチングを用いた場合は、ベンゾシクロブテンが高い耐薬液性を有しているので、薬液により接着剤層9が浸食(エッチング)されることを防ぐことができる。
また、例えば、絶縁層7の表面の段差を修復して平坦化させることができるので、絶縁層7と支持基板30とを平坦性を保って接着することができる。
このような材料でも、上述したように、450℃以下の温度で硬化することが可能な材料であるので、先に半導体基体4の表面側に形成された配線層8A(81,82,83)に与える熱的影響を抑えることができる。
なお、無機SOG、有機SOG、有機樹脂等の具体的な種類は、前述した固体撮像素子の場合と同様であるので、重複説明は省略する。
しかし、雰囲気、圧力、加熱温度等に関しては、前述した固体撮像素子を製造する場合と同様に、接着剤層9に用いられる材料の種類に応じて任意に選定することが可能である。
CVD膜としては、前述したように、プラズマエンハンスト法(PE−CVD法)により成膜されたSiO2膜や、低温CVD法により成膜された有機膜等が挙げられる。
また、CVD膜の成膜条件等を調整した場合には、リフロー性を高くすることができるので、上述したように、接着剤層9と支持基板30との間で高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、これ以外にも、絶縁層7と支持基板30とを平坦性を保って接着することができる。
このシリサイド膜としては、図9〜図11に示した半導体集積回路装置40を製造する場合において、図10Dに示す工程で、例えばスパッタリング法によりNi膜を単結晶シリコン層4上に形成した後、貼り合わせの際の熱処理によりNi膜をシリサイド化させることにより形成することができる。
このようなシリサイド膜においても、略350℃〜450℃の温度で金属(Ni)とシリコン(Si)との反応が進行するので、耐熱性の低い材料からなる配線層8A(81,82,83)に与える熱的影響を抑えることが可能になる。
また、絶縁層7と支持基板30との密着性を向上することができるので、高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、例えば、絶縁層7の表面の段差を修復して平坦化させることができるので、絶縁層7と支持基板30とを平坦性を保って接着することができる。
また、絶縁層7と支持基板30との密着性を向上することができるので、高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、例えば、絶縁層7の表面の段差を修復して平坦化させることができるので、絶縁層7と支持基板30とを平坦性を保って接着することができる。
この半導体集積回路装置45では、例えば、単結晶シリコン層等からなる半導体基体4の表面側に各トランジスタTr1,Tr2や配線層8Aが形成された構成の第1の半導体集積回路装置43と、半導体基体4の表面側に各トランジスタTr1,Tr2や配線層8Bが形成された構成の第2の半導体集積回路装置44とが接着剤層9を介して貼り合わされている。
そして、第1の半導体集積回路装置43の配線層8A(第1の配線層81)と第2の半導体集積回集積回路装置44の配線層8B(第1の配線層81)のそれぞれと、第2の半導体集積回路装置44の半導体基体4上の絶縁層7内に形成された配線層8Cとが、コンタクト用の配線11を介して接続されている。
次に、これら第1の半導体集積回路装置43及び第2の半導体集積回路装置44の絶縁層7を互いに向かい合わせて、接着剤層9を介して貼り合わせる。
そして、第2の半導体集積回路装置44の半導体基体4の表面(図中上側)より、配線層8B(第1の配線層81)に達するコンタクト配線11と、第1の半導体集積回路装置43の配線層8A(第1の配線層81)に達するコンタクト配線11をそれぞれ形成した後、このコンタクト配線11に接続して配線層8Cを形成する。
これにより、図14に示したような半導体集積回路装置45を製造することができる。
また、半導体集積回路装置43,44同士を高い接着強度で貼り合わせることができるので、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、例えば、各絶縁層7の表面の段差を修復して平坦化させることができるので、半導体集積回路装置43,44同士を、平坦性を保って接着することができる。
Claims (4)
- SOI基板内に複数の光電変換素子を形成する工程と、
前記SOI基板の表面側に、絶縁層中にアルミニウム又は銅よりなる配線層を有する配線部を形成する工程と、
前記配線部のさらに表面側に、CVD法を用いて接着剤層を形成し、450℃以下の温度で熱処理を行うことにより、前記接着剤層を介して支持基板を貼り合わせる工程と、
前記SOI基板を裏面側から薄くする工程とを有し、
前記SOI基板を裏面側から薄くする工程において、ウェットエッチングを用いる
固体撮像素子の製造方法。 - 前記CVD法としてプラズマエンハンスト法を用いて、前記接着剤層としてSiO2膜を形成する請求項1に記載の固体撮像素子の製造方法。
- 前記CVD法として低温CVD法を用いて、前記接着剤層として有機膜を形成する請求項1に記載の固体撮像素子の製造方法。
- SOI基板内に複数の光電変換素子を形成する工程と、
前記SOI基板の表面側に、絶縁層中にアルミニウム又は銅よりなる配線層を有する配線部を形成する工程と、
前記配線部のさらに表面側に、無機SOG又は有機SOGからなる接着剤層を形成し、450℃以下の温度で熱処理を行うことにより、前記接着剤層を介して支持基板を貼り合わせる工程と、
前記SOI基板を裏面側から薄くする工程とを有し、
前記SOI基板を裏面側から薄くする工程において、ウェットエッチングを用いる
固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009112159A JP5077285B2 (ja) | 2009-05-01 | 2009-05-01 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009112159A JP5077285B2 (ja) | 2009-05-01 | 2009-05-01 | 固体撮像素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004095873A Division JP4389626B2 (ja) | 2004-03-29 | 2004-03-29 | 固体撮像素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009177205A JP2009177205A (ja) | 2009-08-06 |
JP5077285B2 true JP5077285B2 (ja) | 2012-11-21 |
Family
ID=41031894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009112159A Expired - Fee Related JP5077285B2 (ja) | 2009-05-01 | 2009-05-01 | 固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5077285B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3123300B2 (ja) * | 1993-05-10 | 2001-01-09 | ブラザー工業株式会社 | インクジェットプリンタヘッドの製造方法 |
JPH06326293A (ja) * | 1993-05-12 | 1994-11-25 | Hamamatsu Photonics Kk | 光検出装置 |
JPH10289915A (ja) * | 1997-04-14 | 1998-10-27 | Sony Corp | 接着方法および接着剤 |
JP4190825B2 (ja) * | 2001-07-03 | 2008-12-03 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
-
2009
- 2009-05-01 JP JP2009112159A patent/JP5077285B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009177205A (ja) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4389626B2 (ja) | 固体撮像素子の製造方法 | |
US11569123B2 (en) | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus | |
JP5418044B2 (ja) | 固体撮像装置およびその製造方法 | |
JP5543992B2 (ja) | 集積回路構造及び裏面照射型イメージセンサデバイス | |
JP6031765B2 (ja) | 半導体装置、電子機器、及び、半導体装置の製造方法 | |
JP4095763B2 (ja) | 半導体装置及びその製造方法 | |
JP2012204501A (ja) | 半導体装置、電子デバイス、及び、半導体装置の製造方法 | |
TW201248817A (en) | Semiconductor device and method for fabricating the same | |
TWI495041B (zh) | 半導體裝置、用於半導體裝置之製造方法及電子設備 | |
KR100731133B1 (ko) | Cmos 이미지 센서의 제조 방법 | |
JP2017204510A (ja) | 光電変換装置の製造方法 | |
JP2012175078A (ja) | 固体撮像装置、および、その製造方法、電子機器、半導体装置 | |
JP2010034432A (ja) | 半導体装置とその製造方法 | |
JP2008113018A (ja) | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 | |
JP2009200279A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
JP5077285B2 (ja) | 固体撮像素子の製造方法 | |
US20070066049A1 (en) | Method for patterning and etching a passivation layer | |
US20080122023A1 (en) | Method of manufacturing cmos image sensor | |
KR102503508B1 (ko) | 본딩 개선을 위한 본드 패드 구조물 | |
JP2006173349A (ja) | 固体撮像素子の製造方法及び固体撮像素子 | |
JP2017220620A (ja) | 固体撮像装置の製造方法 | |
JP2013141019A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |