JP2018101699A - 固体撮像装置、固体撮像装置の製造方法および電子機器 - Google Patents

固体撮像装置、固体撮像装置の製造方法および電子機器 Download PDF

Info

Publication number
JP2018101699A
JP2018101699A JP2016246946A JP2016246946A JP2018101699A JP 2018101699 A JP2018101699 A JP 2018101699A JP 2016246946 A JP2016246946 A JP 2016246946A JP 2016246946 A JP2016246946 A JP 2016246946A JP 2018101699 A JP2018101699 A JP 2018101699A
Authority
JP
Japan
Prior art keywords
electrode pad
semiconductor chip
wiring
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016246946A
Other languages
English (en)
Inventor
隆寿 古橋
Takahisa Furuhashi
隆寿 古橋
肇 山岸
Hajime Yamagishi
肇 山岸
悠作 小林
Yusaku Kobayashi
悠作 小林
西村　豊
Yutaka Nishimura
豊 西村
誠 早淵
Makoto Hayabuchi
誠 早淵
隼人 郷司
Hayato Goshi
隼人 郷司
夏洋 青田
Natsuhiro AOTA
夏洋 青田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2016246946A priority Critical patent/JP2018101699A/ja
Priority to PCT/JP2017/034408 priority patent/WO2018116559A1/ja
Priority to CN201780076651.0A priority patent/CN110073492B/zh
Priority to US16/462,445 priority patent/US10879293B2/en
Priority to DE112017006410.4T priority patent/DE112017006410T5/de
Publication of JP2018101699A publication Critical patent/JP2018101699A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/095—Material
    • H01L2224/09505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Abstract

【課題】自由なレイアウト設計により、配線層の数を削減し、小型化を図ることができる固体撮像装置を提供する。【解決手段】固体撮像装置は、第１電極パッド、第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路が形成された第１の半導体チップと、第１の半導体チップと接合され、第２電極パッド、該第２電極パッドに第２ビアを介して接続された第２配線および画素アレイが形成された第２の半導体チップと、を有し、第１の半導体チップと第２の半導体チップとの接合面で、第１電極パッドと第２電極パッドとが互いにずれて接合され、ずれて接合された第１および第２電極パッドの、第１および第２配線のうちのピッチが長い配線の延在方向の合計の長さは、ピッチが長い配線の延在方向の長さの２倍以上である。【選択図】図３

Description

本技術は、固体撮像装置、固体撮像装置の製造方法および電子機器に関し、特に、複数の半導体チップを接合して構成される固体撮像装置の技術に関する。
従来から、半導体部材で構成される半導体装置同士を接合して３次元集積回路や固体撮像装置等を作製する場合には、半導体装置の接合面に設けられたＣｕ電極同士を直接接合する方法が用いられている。この様な方法により接合されるＣｕ電極は、配線として利用されているが、Ｃｕ電極同士を平面内で繋ぐために接続電極の引き回しが必要で、構成回路の種類によっては、接続電極を配線するための占有面積が大きくなり、半導体装置の小型化が阻害されるおそれがあった。
これに対し、例えば、特許文献１では、アクティブ領域を有する半導体層と、前記アクティブ領域を用いて構成された半導体素子と、前記半導体層の一部を前記アクティブ領域に対して孤立させた島状に金属化してなる接続領域と、前記半導体層の一主面側を覆って設けられた絶縁膜と、前記絶縁膜を介して前記半導体素子と前記接続領域とに対向して配置された電極と、前記半導体素子または前記接続領域と前記電極との間を接続する各部位のうち、必要に応じた部位に選択的に前記絶縁膜を貫通して設けられたコンタクトとを備えた半導体装置が提案されている。特許文献１の技術によれば、配線の引き回しのみによらずに、コンタクトの配置の選択よって所望の回路を形成することができるようになるため、半導体装置の小型化を図ることが可能となるとされている。
特開２０１４−０７２４１８号公報
しかしながら、特許文献１で提案された技術では、設計自由度が制限され、自由なレイアウト設計ができず、半導体装置および固体撮像装置のサイズを小さくすることによるコストダウンが図れないおそれがある。
そこで、本技術は、このような状況に鑑みてなされたものであり、自由なレイアウト設計により、配線層の数を削減し、更なる装置の小型化によりコストダウンを図ることができる固体撮像装置を提供することを目的とする。
上記課題を解決するため、本技術の一例である固体撮像装置は、第１電極パッド、第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路が形成された第１の半導体チップと、第１の半導体チップと接合され、第２電極パッド、該第２電極パッドに第２ビアを介して接続された第２配線および画素アレイが形成された第２の半導体チップと、を有し、第１の半導体チップと第２の半導体チップとの接合面で、第１電極パッドと第２電極パッドとが互いにずれて接合され、ずれて接合された第１および第２電極パッドの、第１および第２配線のうちのピッチが長い配線の延在方向の合計の長さは、ピッチが長い配線の延在方向の長さの２倍以上である。
また、本技術の一例である固体撮像装置の製造方法は、第１電極パッド、第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路を第１の半導体チップに形成するステップと、第１の半導体チップとが接合され、第２電極パッド、第２電極パッドに第２ビアを介して接続された第２配線および画素アレイを第２の半導体チップに形成するステップと、第１の半導体チップと第２の半導体チップとが接合面で接合するステップと、を含み、接合面で、第１電極パッドと第２電極パッドとが互いにずれて接合され、ずれて接合された第１および第２電極パッドの、第１および第２配線のうちのピッチが長い配線の延在方向の合計の長さは、ピッチが長い配線の延在方向の長さの２倍以上である。
また、本技術の一例である電子機器は、第１電極パッド、第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路が形成された第１の半導体チップと、第１の半導体チップと接合され、第２電極パッド、第２電極パッドに第２ビアを介して接続された第２配線および画素アレイが形成された第２の半導体チップと、を有し、第１の半導体チップと第２の半導体チップとの接合面で、第１電極パッドと第２電極パッドとが互いにずれて接合され、ずれて接合された第１および第２電極パッドの、第１および第２配線のうちのピッチが長い配線の延在方向の合計の長さは、ピッチが長い配線の延在方向の長さの２倍以上である固体撮像装置を備える。
本技術によれば、自由なレイアウト設計により、配線層の数を削減し、固体撮像装置の小型化を図ることが可能となる。なお、本技術の効果は、必ずしも上記の効果に限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術に係る固体撮像装置の構成例を示すブロック図である。 本技術に係る固体撮像装置の積層構造を示す模式図である。 本技術に係る固体撮像装置の積層構造を示す模式図である。 本技術に係る固体撮像装置の積層構造を示す模式図である。 本技術に係る固体撮像装置の第１実施形態の要部を示す概略断面図である。 第１実施形態の接合部分の要部を示す拡大断面図である。 第１実施形態の接合部分の要部を示す拡大平面図である。 第１実施形態の接合部分の要部を示す拡大構成図である。 第１実施形態の変形例における接合部分の要部を示す拡大構成図である。 第２実施形態の接合部分の要部を示す拡大断面図である。 第２実施形態の接合部分の要部を示す拡大平面図である。 第２実施形態の接合部分の要部を示す拡大構成図である。 第２実施形態の変形例における接合部分の要部を示す拡大構成図である。 第３実施形態の接合部分の要部を示す拡大断面図である。 第３実施形態の接合部分の要部を示す拡大平面図である。 第４実施形態の接合部分の要部を示す拡大断面図である。 第４実施形態の接合部分の要部を示す拡大平面図である。 本技術に係る固体撮像装置の第５実施形態の要部を示す概略断面図である。 本技術に係る第６実施形態の電子機器の概略構成図である。
以下、本技術を実施するための好適な形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
なお、説明は以下の順序で行う。
１．固体撮像装置の構成例
２．固体撮像装置の積層構造例
３．第１実施形態の固体撮像装置
４．第２実施形態の固体撮像装置
５．第３実施形態の固体撮像装置
６．第４実施形態の固体撮像装置
７．第５実施形態の固体撮像装置
８．第６実施形態の電子機器
＜１．固体撮像装置の構成例＞
図１は、本技術に係る固体撮像装置の構成例を示すブロック図である。
図１に示すように、固体撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサとして構成される。固体撮像装置１は、図示しない半導体基板（例えばＳｉ基板）に複数の画素２が規則的に２次元アレイ状に配列された画素領域（画素アレイ）３と、周辺回路部とを有する。
画素２は、光電変換部（例えばフォトダイオード）と、複数の画素トランジスタ（ＭＯＳトランジスタ）を有する。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの３つのトランジスタで構成することができる。また、複数の画素トランジスタは、選択トランジスタを追加して４つのトランジスタで構成することもできる。なお、単位画素の等価回路は周知な技術と同様であるので、詳細な説明は省略する。
また、画素２は、１つの単位画素として構成することもできるし、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードが、フローティングディフュージョン、および複数の転送トランジスタ以外の他のトランジスタを共有する構造である。すなわち、共有画素では、複数の単位画素を構成するフォトダイオードおよび転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
周辺回路部は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、および制御回路８を有する。
垂直駆動回路４は、例えばシフトレジスタによって構成される。垂直駆動回路４は、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素アレイ３の各画素２を行単位で順次垂直方向に選択走査する。そして、垂直駆動回路４は、垂直信号線９を通して各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、カラム信号処理回路５に供給する。
カラム信号処理回路５は、例えば画素２の列毎に配置される。カラム信号処理回路５は、１行分の画素２から出力される信号に対して画素列毎に、ノイズ除去などの信号処理を行う。具体的には、カラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling）や、信号増幅、Ａ／Ｄ（Analog/Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
水平駆動回路６は、例えばシフトレジスタによって構成される。水平駆動回路６は、水平走査パルスを順次出力することによって、カラム信号処理回路５それぞれを順番に選択し、カラム信号処理回路５それぞれからの画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バッファリングだけ行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合もある。
制御回路８は、入力クロックと、動作モード等を指令するデータを受け取り、また固体撮像装置１の内部情報等のデータを出力する。また、制御回路８は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５および水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、これらの信号を垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６等に入力する。
入出力端子１２は、外部と信号のやりとりをする。
＜２．固体撮像装置の積層構造例＞
図２ＡないしＣは、本技術に係る固体撮像装置の積層構造例を示す模式図である。図２ＡないしＣを用いて、本技術が適用される固体撮像装置の積層構造例について説明する。
第１の例として、図２Ａに示される固体撮像装置１ａは、第１の半導体基板２１と第２の半導体基板２２とから構成される。第１の半導体基板２１には、画素アレイ２３と制御回路２４が搭載される。第２の半導体基板２２には、信号処理回路を含むロジック回路２５が搭載される。そして、第１の半導体基板２１と第２の半導体基板２２とが相互に電気的に接続されることで、１つの半導体チップとしての固体撮像装置１ａが構成される。
第２の例として、図２Ｂに示される固体撮像装置１ｂは、第１の半導体基板２１と第２の半導体基板２２とから構成される。第１の半導体基板２１には、画素アレイ２３が搭載される。第２の半導体基板２２には、制御回路２４と、信号処理回路を含むロジック回路２５が搭載される。そして、第１の半導体基板２１と第２の半導体基板２２とが相互に電気的に接続されることで、１つの半導体チップとしての固体撮像装置１ｂが構成される。
第３の例として、図２Ｃに示される固体撮像装置１ｃは、第１の半導体基板２１と第２の半導体基板２２とから構成される。第１の半導体基板２１には、画素アレイ２３と、画素アレイ２３を制御する制御回路２４−１が搭載される。第２の半導体基板２２には、ロジック回路２５を制御する制御回路２４−２と、信号処理回路を含むロジック回路２５が搭載される。そして、第１の半導体基板２１と第２の半導体基板２２とが相互に電気的に接続されることで、１つの半導体チップとしての固体撮像装置１ｃが構成される。
図示しないが、ＣＭＯＳイメージセンサの構成によっては、２つ以上の半導体チップ部を貼り合わせて構成することもできる。例えば、上記の第１および第２の半導体チップ部以外に、メモリ素子アレイを備えた半導体チップ部、その他の回路素子を備えた半導体チップ部などを追加して３つ以上の半導体チップ部を貼り合わせて、１つのチップとしたＣＭＯＳイメージセンサを構成することもできる。
＜３．第１実施形態の固体撮像装置＞
［固体撮像装置の構成例］
図３に、本技術に係る固体撮像装置（イメージセンサ）、すなわち、裏面照射型のＣＭＯＳイメージセンサの第１実施形態を示す。裏面照射型のＣＭＯＳイメージセンサは、受光部が回路部の上部に配置され、表面照射型に比べて高感度で低ノイズのＣＭＯＳイメージセンサである。第１実施形態に係る固体撮像装置３１は、ロジック回路５５が形成された第１の半導体チップ部２６と、図２Ａの固体撮像装置１ａと同様の、画素アレイ２３と制御回路２４が形成された第２の半導体チップ部２８とが貼り合わされた積層半導体チップ３２を有して構成される。第１の半導体チップ部２６と第２の半導体チップ部２８とは、後述する互いの多層配線層が向かい合うようにして、かつ互いの電極パッド同士が直接接合するように、張り合わされる。
第１の半導体チップ部２６は、シリコンによる第１の半導体基板の各半導体チップ部となる領域に、周辺回路を構成するロジック回路５５が形成される。ロジック回路５５は、ＣＭＯＳトランジスタを含む複数のＭＯＳトランジスタで形成される。図３に示される、ロジック回路５５が形成された第１の半導体基板の表面側（図３の上方側）上には、層間絶縁膜３３を介して複数層、本実施形態では３層のメタルによる配線３５ａ〜３５ｃおよび１層のアルミニウム（Ａｌ）による配線（下層配線）３６を配置した多層配線層が形成されている。配線３５ａ〜３５ｃには、デュアルダマシン法による銅（Ｃｕ）配線が用いられている。
第１の半導体チップ部２６では、第１の半導体基板の表面側の半導体ウェル領域に、各ＭＯＳトランジスタが一対のソース・ドレイン領域とゲート絶縁膜を介してゲート電極を有して形成される。各ＭＯＳトランジスタは、例えば、ＳＴＩ構造の素子分離領域で分離される。
第１の半導体チップ部２６の多層配線層では、ＭＯＳトランジスタと配線３５ａとの間、隣り合う上下層の配線３５ａ〜３５ｃの間が、導電性の第１ビア５２を介して接続される。さらに、第２の半導体チップ部２８との接合面４０に臨んで、メタルの第１電極パッド（第１の導電体）７１が形成される。第１電極パッド７１は、第１ビア５２を介して４層目のアルミニウム（Ａｌ）による所要の配線（下層配線）３６に接続される。第１電極パッド７１は、配線として利用される。
第２の半導体チップ部２８は、薄膜化されたシリコンによる第２の半導体基板に、光電変換部となるフォトダイオードＰＤと複数の画素トランジスタからなる複数の画素を列状に２次元配列した画素アレイが形成される。また、図示しないが、第２の半導体基板に制御回路２４を構成する複数のＭＯＳトランジスタが形成される。第２の半導体基板の表面側（図３の下方側）には、層間絶縁膜５４を介して複数、本実施形態では３層のメタルによる配線５７ａ、５７ｂおよび５８を配置した多層配線層が形成される。配線５７ａ、５７ｂおよび５８は、デュアルダマシン法で形成された銅（Ｃｕ）配線が用いられる。第２の半導体基板の裏面側（図３の上方側）には、ＣＩＳ（ＣＭＯＳイメージセンサ）４６の領域に、絶縁膜および平坦化膜を介して有効画素アレイ上にカラーフィルタ４４およびオン半導体チップレンズ４５が形成されている。また、第２の半導体基板の裏面側には、図示しないが、ＣＩＳ４６の絶縁膜を介して形成されたオプティカルブラック領域上にオン半導体チップレンズ４５を形成することもできる。
第２の半導体チップ部２８の多層配線層では、対応する画素トランジスタと配線５７ａとの間、隣り合う上下層の配線５７ａ、５７ｂおよび５８の間が、導電性の第２ビア６４を介して接続される。さらに、第１の半導体チップ部２６との接合面４０に臨んで、メタルの第２電極パッド（第２の導電体）７２が形成される。第２電極パッド７２は、第２ビア６４を介して３層目のメタルによる所要の配線（上層配線）５８に接続される。第２電極パッド７２は、配線として利用される。
第１の半導体チップ部２６と第２の半導体チップ部２８とは、互いの多層配線層が向かい合うようにして、接合面４０に臨む第１電極パッド７１および第２電極パッド７２を直接接合して、電気的に接続される。第１の半導体チップ部２６の接合付近には、層間絶縁膜５３が形成されている。第２の半導体チップ部２８の接合付近には、層間絶縁膜５６が形成されている。層間絶縁膜５３および５６は、それぞれ絶縁層３０および５０を介して層間絶縁膜３３および５４に接合されている。
層間絶縁膜５３および５６は、後述の製法で示すように、第１電極パッド７１および第２電極パッド７２のＣｕ拡散を防止するためのＣｕ拡散バリア性絶縁膜とＣｕ拡散バリア性を有しない絶縁膜の組み合わせで形成される。第１電極パッド７１および第２電極パッド７２の直接接合は、熱拡散接合で行う。第１電極パッド７１および第２電極パッド７２以外の層間絶縁膜５３および５６の接合は、プラズマ接合、あるいは接着剤で行う。
上記のように、接合面４０に臨む第１電極パッド７１および第２電極パッド７２を直接接合する方法以外に、互いの多層配線層の表面に、極めて薄い均一な絶縁性薄膜（図示せず）を成膜して、プラズマ接合等で接合する方法でも可能である。
ここで、従来の技術では、Ｃｕ電極を配線として利用する場合に、電極パッド同士または接続配線同士を互いの接合面が一致するように接合されていた。これに対し、本実施形態では、特に、図３および図４（要部の拡大図）に示すように、第１電極パッド７１および第２電極パッド７２は、互いの接合面がずれて接合されている。これにより、本実施形態の固体撮像装置３１では、自由なレイアウト設計を行うことが可能となる。
［固体撮像装置の要部の構成例］
図４ないし図７を用いて、本実施形態の固体撮像装置の要部について説明する。図４は、本実施形態の第１の半導体チップ部２６および第２の半導体チップ部２８の接合部分を示す拡大断面図である。図５は、本実施形態の第１の半導体チップ部２６および第２の半導体チップ部２８の接合部分を示す拡大平面図である。図６は、本実施形態の第１の半導体チップ部２６および第２の半導体チップ部２８の接合部分を示す拡大構成図である。
図４に示すように、本実施形態の第１電極パッド７１は、第１ビア５２を介して第１配線である下層Ａｌ配線３６に接続されている。また、本実施形態の第２電極パッド７２は、第２ビア６４を介して第２配線である上層Ｃｕ配線５８に接続されている。そして、第１電極パッド７１および第２電極パッド７２は、接合面４０において、互いにずれて接合されている。また、図５および図６に示すように、第１電極パッド７１および第２電極パッド７２の平面形状は、共に矩形であり、それぞれの長手方向が一致する向きに一部を重ねて接合されている。
ここで、第２電極パッド７２の長手方向の長さをＬ１とし、第１電極パッド７１の第２電極パッド７２と重なっていない部分の長手方向の長さをＬ２とする。すなわち、ずれて接合された第１電極パッド７１および第２電極パッド７２の長手方向の端から端までの合計の長さがＬ１＋Ｌ２である。また、本実施形態では、第１配線３６および第２配線５８のうちのピッチが長い配線が第１配線３６であるため、第１配線３６の延在方向の長さをＬとする。そして、本実施形態では、ずれて接合された第１電極パッド７１および第２電極パッド７２の長手方向と第１配線３６の延在方向とが一致している。
上記の条件に基づいて、本実施形態では、ずれて接合された第１電極パッド７１および第２電極パッド７２の長手方向の合計の長さ（Ｌ１＋Ｌ２）が、第１配線３６の延在方向の長さ（Ｌ）の２倍以上（Ｌ１＋Ｌ２≧２Ｌ）となるように、第１電極パッド７１、第２電極パッド７２および第１配線３６が配置されている。ここで、第１配線３６の「延在方向の長さの２倍以上」とは、第１配線３６の最小ピッチと同義で、上記合計の長さ（Ｌ１＋Ｌ２）は、最小ピッチ以上の長さがないと隣接する第１配線３６同士を電極パッドで繋ぐことができないため、第１配線３６の延在方向の長さ（Ｌ）の２倍以上の長さが必要になる。なお、第１配線３６および第２配線５８のうちのピッチが長い配線が第２配線５８の場合は、第２配線５８の延在方向の長さをＬとして、第１電極パッド７１、第２電極パッド７２および第２配線５８を配置する。
本実施形態の固体撮像装置３１は、上述のような配置がなされていることにより、自由なレイアウト設計を行うことができため、配線層の数を削減することができる。また、従来の上下同一のＣｕ電極パッドで配線を形成する構造よりも長さを短くすることができる。これらにより、更なる装置の小型化が可能となり、材料費を削減することができる。
また、第１電極パッド７１および第２電極パッド７２の接合部の面積（Ｓｏ）は、第１電極パッド７１および第２電極パッド７２にそれぞれ接続された第１ビア５２および第２ビア６４の合計の接合面積（Ｎ×Ｓｖ）以上の大きさ（Ｓｏ≧Ｎ×Ｓｖ）にすることができる。ここで、Ｎはいずれかの電極パッドに接続されたビア数（本実施形態ではＮ＝２）を示し、Ｓｖはビアの接続面積を示す。
これにより、電極パッドの電圧降下をビアの電圧降下よりも小さくして、回路設計における抵抗値をビア律速にすることができるため、高抵抗による電圧降下の発生を防止することができる。また、電極パッドの抵抗値に自由度を持たせることができる。その結果、低い抵抗値で大きな電流が流せるようなり、より効果的に電極パッドを配線として利用することができる。
図７は、本実施形態の変形例における第１の半導体チップ部２６および第２の半導体チップ部２８の接合部分を示す拡大構成図である。図７の変形例は、第１電極パッド７３の幅が第１電極パッド７１よりも細い点で図６の本実施形態と相違する。
図７のように、第１電極パッド７３および第２電極パッド７２の形状が異なっていても、ずれて接合された第１電極パッド７３および第２電極パッド７２の長手方向の合計の長さ（Ｌ１＋Ｌ２）が、ピッチが長い方の第１配線３６の延在方向の長さ（Ｌ）の２倍以上（Ｌ１＋Ｌ２≧２Ｌ）となるように、第１電極パッド７３、第２電極パッド７２および第１配線３６を配置することで、上記本実施形態と同様の効果を得ることができる。さらに、図７の変形例によれば、片方の第２電極パッド７２が大きいため、接合ずれに対する導通マージンを拡大することもできる。なお、本技術に係る電極パッドの平面形状は種々の形状が考えられ、本実施形態のような矩形に限られない。
［固体撮像装置の製造方法例］
次に、本実施形態に係る固体撮像装置３１の製造方法の一例を示す。
まず、例えばシリコンによる第２の半導体ウェハ（以下、半導体基板という）の各半導体チップ部となる領域に半導体ウェル領域を形成し、この半導体ウェル領域に各画素の光電変換部となるフォトダイオードＰＤを形成する。一例として、素子分離領域を最初に形成して置くことができる。各フォトダイオードＰＤは、半導体ウェル領域の深さ方向に延長して形成される。フォトダイオードＰＤは、画素アレイを構成する有効画素アレイおよびオプティカルブラック領域に形成する。
さらに、半導体ウェル領域の表面側に各画素を構成する複数の画素トランジスタを形成する。画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタで構成することができる。ここでは、前述したように、画素トランジスタを代表して示す。各画素トランジスタは、一対のソース・ドレイン領域と、ゲート絶縁膜を介して形成したゲート電極とを有して形成される。
半導体基板の表面側の上部には、層間絶縁膜５４を介して複数層、本実施形態では３層メタルによる配線５７ａ、５７ｂ、５８を、第２ビア６４を含めて形成する。配線５７ａ、５７ｂ、５８は、デュアルダマシン法で形成することができる。すなわち、層間絶縁膜５４にビアファーストによる接続孔と配線溝を同時に形成し、Ｃｕ拡散を防止するためのＣｕ拡散バリア性メタル膜とＣｕシード膜を形成した後、めっき法によりＣｕ材料層を埋め込む。Ｃｕ拡散バリア性メタル膜としては、例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ，ＷＮ、Ｒｕ、ＴｉＺｒＮ、これらを含む合金膜が挙げられる。次いで、ＣＭＰ（化学機械研磨）法により余剰のＣｕ材料層を除去し、平坦化された導電ビアと一体のＣｕ配線が形成される。その後、Ｃｕ拡散バリア性絶縁膜を成膜する。Ｃｕバリア性絶縁膜としては、例えば、ＳｉＮ、ＳｉＣ、ＳｉＣＮ，ＳｉＯＮ等の絶縁膜を用いることができる。この工程を繰り返して、３層のメタルによる配線５７ａ、５７ｂ、５８を形成する。
次に、Ｃｕ拡散バリア性を有しない第１絶縁膜、Ｃｕ拡散バリア性を有しない第２絶縁膜およびＣｕ拡散バリア性絶縁膜を順次形成する。第１絶縁膜と第２絶縁膜は、ＳｉＯ２膜、ＳｉＣＯＨ膜などで形成される。また、Ｃｕバリア性絶縁膜としては、前述同様に例えば、ＳｉＮ、ＳｉＣ、ＳｉＣＮ，ＳｉＯＮ等の絶縁膜を用いることができる。これらＣｕ拡散バリア性絶縁膜、第１絶縁膜、第２絶縁膜は、層間絶縁膜５４に相当する。次いで、リソグラフィおよびエッチング技術を用いてビアファーストで、最表面のＣｕ拡散バリア性絶縁膜および第２絶縁膜および第1絶縁膜をパターニングしビア孔を選択的に形成する。その後、第２絶縁膜部をパターニングし選択的に開口部を形成する。すなわち、形成すべき第２電極パッド７２に対応する部分の開口部と、ビア孔を有するようにパターニングする。
次に、前述と同様に、デュアルダマシン法を用いて開口部およびビア孔内にＣｕ材料を埋め込むようにして、開口部を有する第２電極パッド７２と配線５８に接続する第２ビア６４とを形成する。第２電極パッド７２は、４層目のメタルにより形成する。これによって、メタルによる配線５７ａ、５７ｂ、５８、第２電極パッド７２と、層間絶縁膜５４、絶縁膜とにより、多層配線層が形成される。
さらに、第２電極パッド７２の上部には、極めて薄い均一な絶縁性薄膜を成膜することができる。
一方、例えばシリコンによる第１の半導体ウェハ（以下、半導体基板という）の各半導体チップ部となる領域に半導体ウェル領域を形成する。この半導体ウェル領域にロジック回路５５を構成する複数のＭＯＳトランジスタを形成する。ここでは、前述したように、ＭＯＳトランジスタを代表して示す。一例として、素子分離領域を最初に形成して置くことができる。
半導体基板の表面側の上部には、層間絶縁膜３３を介して複数層、本実施形態では３層のメタルによる配線３５ａ、３５ｂ、３５ｃを、第１ビア５２を含めて形成する。配線３５ａ、３５ｂ、３５ｃは、デュアルダマシン法で形成することができる。すなわち、層間絶縁膜にビアファーストによる接続孔と配線溝を同時に形成し、Ｃｕ拡散を防止するためのＣｕ拡散バリア性メタル膜とＣｕシード膜を形成した後、めっき法によりＣｕ材料層を埋め込む。Ｃｕ拡散バリア性メタル膜としては、例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ，ＷＮ、Ｒｕ、ＴｉＺｒＮ、これらを含む合金膜が挙げられる。次いで、ＣＭＰ（化学機械研磨）法により余剰のＣｕ材料層を除去し、平坦化された導電ビアと一体のＣｕ配線が形成される。その後、図示しないがＣｕ拡散バリア性絶縁膜を成膜する。Ｃｕバリア性絶縁膜としては、例えば、ＳｉＮ、ＳｉＣ、ＳｉＣＮ，ＳｉＯＮ等の絶縁膜、を用いることができる。この工程を繰り返して、３層のメタルによる配線３５ａ〜３５ｃを形成する。
次に、Ｃｕ拡散バリア性を有しない第１絶縁膜、Ｃｕ拡散バリア性を有しない第２絶縁膜およびＣｕ拡散バリア性絶縁膜を順次形成する。第１絶縁膜と第２絶縁膜は、ＳｉＯ２膜、ＳｉＣＯＨ膜などで形成される。またＣｕバリア性絶縁膜としては、前述同様に例えば、ＳｉＮ、ＳｉＣ、ＳｉＣＮ，ＳｉＯＮ等の絶縁膜を用いることができる。これらＣｕ拡散バリア性絶縁膜、第１絶縁膜、第２絶縁膜は、層間絶縁膜３３に相当する。次いで、リソグラフィおよびエッチング技術を用いてビアファーストで、最表面のＣｕ拡散バリア性絶縁膜および第２絶縁膜および第１絶縁膜をパターニングしビア孔を選択的に形成する。その後、第２絶縁膜部をパターニングし選択的に開口部を形成する。開口部は、第２の半導体チップ部２８側の第２電極パッド７２の開口部を覆う位置に形成する。この開口部は、後に第１の半導体基板と第２の半導体基板を接合するとき、合わせずれによる光洩れがないように、第２電極パッド７２の開口部を覆いかつ第１電極パッド７１に一部重なる大きさに形成することが望ましい。すなわち、形成すべき第１電極パッド７１に対応する部分の開口部とビア孔を有するようにパターニングする。
次に、前述と同様に、デュアルダマシン法を用いて開口部およびビア孔内にＣｕ材料を埋め込むようにして、第１電極パッド７１と、第１電極パッド７１に接続する第１ビア５２および第１配線３６とを形成する。第１電極パッド７１は、５層目のメタルにより形成する。これによって、メタルによる配線３５ａ〜３５ｃ、第１配線３６、第１電極パッド７１と、層間絶縁膜３３、絶縁膜とにより、多層配線層が形成される。
さらに、第１電極パッド７１の上部には、極めて薄い均一な絶縁性薄膜を成膜することができる。
次に、第１の半導体基板と第２の半導体基板を、互いの多層配線層が向かい合って双方の第１電極パッド７１および第２電極パッド７２が直接接触して電気的に接続されるように、第１の半導体基板および第２の半導体基板を接合する。つまり、第１および第２の半導体基板を物理的に接合し、かつ電気的に接続する。このとき、第１電極パッド７１および第２電極パッド７２も、重なる部分で直接接合する。すなわち、熱処理により第１電極パッド７１および第２電極パッド７２同士を熱拡散接合する。このときの熱処理温度は、１００℃〜５００℃程度とすることができる。また、層間絶縁膜である絶縁膜同士を表面処理してプラズマ接合する。なお、層間絶縁膜である絶縁膜同士は、接着剤により接合することもできる。
このとき、第１電極パッド７１および第２電極パッド７２の長手方向の合計の長さ（Ｌ１＋Ｌ２）が、ピッチが長い方の第１配線３６の延在方向の長さ（Ｌ）の２倍以上（Ｌ１＋Ｌ２≧２Ｌ）となるように、第１電極パッド７１および第２電極パッド７２をずらして接合する。
このように、第１電極パッド７１の第１の導電体と第２電極パッド７２の第２の導電体とは、初めに接合面４０に絶縁膜を挟んでおき、その後熱を加えることにより導電体である銅を結晶成長させて繋げられるため、接合面４０付近で電気的に接続されている。したがって、第１の導電体および第２の導電体は、それぞれ第１の半導体チップ部２６および第２の半導体チップ部２８に形成されたロジック回路５５および配線５８よりも接合面４０側に配置されている。
次に、第２の半導体基板を、裏面側からフォトダイオードＰＤの必要膜厚が残るようにＣＭＰ法等を用いて研削、研磨して薄膜化する。
次に、薄膜化した表面上に絶縁膜を介して、オプティカルブラック領域に対応するフォトダイオードＰＤ上を含んで遮光膜を形成する。また、平坦化膜を介して有効画素アレイに対応するフォトダイオードＰＤ上にカラーフィルタ４４およびオン半導体チップレンズ４５を形成する。
次いで、接合された第１の半導体基板および第２の半導体基板を各半導体チップに分離する半導体チップ化を行い、図３に示す目的の固体撮像装置３１を得る。
第１電極パッド７１および第２電極パッド７２、これらと同層の配線となるメタルとしては、導電性が高く、遮光性が高い材料で且つ接合し易い材料が望ましい。このような性質を有する材料としては、Ｃｕ以外に、Ａｌ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｒｕ等の単一材料、あるいは合金を用いることができる。
本実施形態における第１電極パッド７１および第２電極パッド７２の膜厚は、発光する第１の半導体チップ部２６側の光の波長にわせて決めるのが望ましい。本実施形態では、第１の半導体チップ部２６のＭＯＳトランジスタのホットキャリアからの発光を遮光する必要があるため、波長１μｍ前後の光に対して電極パッドの膜厚を設計する必要がある。例えば、第１電極パッド７１および第２電極パッド７２の膜厚としては、５０ｎｍ〜８００ｎｍ程度とすることができる。
本実施形態に係る固体撮像装置３１の製造方法によれば、第１電極パッド７１および第２電極パッド７２を配線層としてメタルで形成されるので、従来技術に比べて接合された半導体チップ全体の厚みを小さくすることができ、固体撮像装置３１をより薄型化することができる。これにより半導体チップ全体の厚みを増やさずに暗電流、ランダムノイズの少ない固体撮像装置３１を提供することができる。
また、本実施形態に係る固体撮像装置３１の製造方法によれば、配線、接続配線、電極パッドを同時に形成することができるので、製造工程数の削減、材料費の削減が行え、低コストで暗電流、ランダムノイズの少ない固体撮像装置を製造することができる。
＜４．第２実施形態の固体撮像装置＞
図８ないし図１１を用いて、本技術に係る固体撮像装置の第２実施形態について説明する。本実施形態が、図６の第１実施形態と相違する点は、第１電極パッド８１と第２電極パッド７２との、それぞれの長手方向が直交する向きに接合されている点である。
本実施形態では、第２電極パッド７２の長手方向の長さをＬ１とし、第１電極パッド８１の第２電極パッド７２と重なっていない部分の長手方向の長さをＬ２としている。また、第１配線３６および第２配線５８のうちのピッチが長い第１配線３６の延在方向の長さをＬとしている。本実施形態でも、ずれて接合された第１電極パッド８１および第２電極パッド７２の長手方向の合計の長さ（Ｌ１＋Ｌ２）が、第１配線３６の延在方向の長さ（Ｌ）の２倍以上（Ｌ１＋Ｌ２≧２Ｌ）となるように、第１電極パッド８１、第２電極パッド７２および第１配線３６が配置されている。
上記構成により、本実施形態の固体撮像装置３１も、第１実施形態の固体撮像装置３１と同様の効果を得ることができる。さらに、２次元方向のレイアウト設計の自由度が拡大し、所望のところで曲げることが可能なため、配線の引き回し量の低減が図れるメリットがある。
図１１は、本実施形態の変形例における第１の半導体チップ部２６および第２の半導体チップ部２８の接合部分を示す拡大構成図である。図１１の変形例は、第１電極パッド８３の幅が第１電極パッド８１よりも細い点で図１０の本実施形態と相違する。
図１１のように、第１電極パッド８３および第２電極パッド７２の形状が異なっていても、ずれて接合された第１電極パッド８３および第２電極パッド７２の長手方向の合計の長さ（Ｌ１＋Ｌ２）が、ピッチが長い方の第１配線３６の延在方向の長さ（Ｌ）の２倍以上（Ｌ１＋Ｌ２≧２Ｌ）となるように、第１電極パッド８３、第２電極パッド７２および第１配線３６を配置することで、上記本実施形態と同様の効果を得ることができる。
＜５．第３実施形態の固体撮像装置＞
図１２および図１３を用いて、本技術に係る固体撮像装置の第３実施形態について説明する。本実施形態が、図６の第１実施形態と相違する点は、第１ビア５２と第２ビア６４とが、複数の第１電極パッド７１ａ、７１ｂおよび第２電極パッド７２ａ、７２ｂを介して接続されている点である。なお、第１電極パッドおよび第２電極パッドの数は、本実施形態に限らず、いずれかが１つであってもよく、３つ以上であってもよい。
本実施形態では、第２電極パッド７２ａ、７２ｂの長手方向のそれぞれの長さをＬ１とし、第１電極パッド７１ａ、７１ｂの第２電極パッド７２ａ、７２ｂと重なっていない部分の長手方向の長さをＬ２としている。また、第１配線３６および第２配線５８のうちのピッチが長い第１配線３６の延在方向の長さをＬとしている。本実施形態でも、ずれて接合された第１電極パッド７１ａ、７１ｂおよび第２電極パッド７２ａ、７２ｂの長手方向の合計の長さ（Ｌ１×２＋Ｌ２×２）が、第１配線３６の延在方向の長さ（Ｌ）の２倍以上（Ｌ１×２＋Ｌ２×２≧２Ｌ）となるように、第１電極パッド８１、第２電極パッド７２および第１配線３６が配置されている。
上記構成により、本実施形態の固体撮像装置３１も、第１実施形態の固体撮像装置３１と同様の効果を得ることができる。また、Ｃｕ電極パッド１つあたりの長さを短くできるため、ＥＭ、ＳＭの寿命向上を図ることができる。また、ＣｕＣｕ接合面積が増加するため、接合強度を拡大することができる。さらに、所望のところで直角に曲げることが可能なため、レイアウト設計の自由度が拡大するメリットがある。
＜６．第４実施形態の固体撮像装置＞
図１４および図１５を用いて、本技術に係る固体撮像装置の第４実施形態について説明する。本実施形態が、図６の第１実施形態と相違する点は、第１の半導体チップ部２６にのみ電極パッドが存在し、その電極パッド（第１電極パッド７１）に第１ビア５２ａ、５２ｂを介して第１配線３６ａが２つ接続されている点である。
本実施形態では、第１電極パッド７１の長手方向の長さをＬ２とし、第１配線３６の延在方向の長さをＬとしている。本実施形態では、第１電極パッド７１の長手方向の長さ（Ｌ２）が、第１配線３６の延在方向の長さ（Ｌ）の２倍以上（Ｌ２≧２Ｌ）となるように、第１電極パッド７１および２つの第１配線３６が配置されている。なお、第１配線３６および第１ビア５２の数は、２つに限られない。
上記構成により、本実施形態の固体撮像装置３１も、第１実施形態の固体撮像装置３１と同様の効果を得ることができる。また、片側の半導体チップ部にのみＣｕ電極パッドが存在しているため、接合ずれによるＣｕ電極パッド同士のショートが無くなるメリットがある。さらに、Ｃｕ電極パッドのコストを削減することができる。
＜７．第５実施形態の固体撮像装置＞
図１６を用いて、本技術に係る固体撮像装置の第５実施形態について説明する。図１６は、ＣＩＳ４６、ロジック回路５５、ＤＲＡＭ１０１、およびロジック回路１０２を接合した、多層積層構造の固体撮像装置１００の要部を示す概略断面図である。
本実施形態に係る固体撮像装置１００は、ＣＩＳ４６が形成された第２の半導体チップ部２８と、ロジック回路５５が形成された第１の半導体チップ部２６と、ＤＲＡＭ１０１が形成された第３の半導体チップ部１０３と、ロジック回路１０２が形成された第４の半導体チップ部１０４と、がこの順序で貼り合わされた積層半導体チップを有して構成される。第１の半導体チップ部２６および第２の半導体チップ部２８、並びに第３の半導体チップ部１０３および第４の半導体チップ部１０４は、互いの多層配線層が向かい合うようにして、かつ互いの電極パッド同士が直接接合するように、張り合わされる。第１の半導体チップ部２６および第３の半導体チップ部１０３は、互いの配線同士が直接接合するように張り合わされる。
本実施形態の第１の半導体チップ部２６および第２の半導体チップ部２８は、図３に示す接合の他に、第２の半導体チップ部２８の配線５８と第１の半導体チップ部２６の配線９０１とが、第２の半導体チップ部２８のビア６４を介して接続されている。本実施形態の第１の半導体チップ部２６および第３の半導体チップ部１０３は、第１の半導体チップ部２６の配線９０２と第３の半導体チップ部１０３の配線９０３とが、接合面４１で接続されている。また、本実施形態の第１の半導体チップ部２６および第３の半導体チップ部１０３は、第１の半導体チップ部２６のロジック回路５５の下層に位置する絶縁層８０１下部の層間絶縁膜８０３と第３の半導体チップ部１０３のＤＲＡＭ１０１の上層に位置する絶縁層８０２上部の層間絶縁膜８０４とが、接合面４１で接続されている。
第３の半導体チップ部１０３は、薄膜化されたシリコンによる第３の半導体基板に、ＤＲＡＭ１０１が形成される。図１６に示される第３の半導体基板の下層には、層間絶縁膜１０６を介して複数、本実施形態では３層のメタルによる配線１１３ａ〜１１３ｃおよび１層のアルミニウム（Ａｌ）による配線（上層配線）１０７を配置した多層配線層が形成される。配線１１３ａ〜１１３ｃには、デュアルダマシン法による銅（Ｃｕ）配線が用いられている。
第３の半導体チップ部１０３の多層配線層では、第３の半導体基板と配線１１３ｃとの間、隣り合う上下層の配線１１３ａ、１１３ｂおよび１１３ｃの間が、導電性のビア１０５を介して接続される。さらに、第４の半導体チップ部１０４との接合面４２に臨んで、絶縁層１０８の下層にメタルの第３電極パッド（第３の導電体）１１５が形成される。第３電極パッド１１５は、ビア１１４を介して４層目のアルミニウム（Ａｌ）による所要の配線（上層配線）１０７に接続される。第３電極パッド１１５は、配線として利用される。
第４の半導体チップ部１０４は、シリコンによる第４の半導体基板に、周辺回路を構成するロジック回路１０２が形成される。ロジック回路１０２は、ＣＭＯＳトランジスタを含む複数のＭＯＳトランジスタで形成される。図１６に示される、ロジック回路１０２が形成された第４の半導体基板の上層には、層間絶縁膜１１２を介して複数層、本実施形態では３層のメタルによる配線１１８ａ〜１１８ｃを配置した多層配線層が形成されている。配線１１８ａ〜１１８ｃには、デュアルダマシン法による銅（Ｃｕ）配線が用いられている。
第４の半導体チップ部１０４の多層配線層では、ＭＯＳトランジスタと配線１１８ｃとの間、隣り合う上下層の配線１１８ａ〜１１８ｃの間が、導電性のビア１１９を介して接続される。さらに、第３の半導体チップ部１０３との接合面４２に臨んで、絶縁層１１１の上層にメタルの第４電極パッド（第４の導電体）１１６が形成される。第４電極パッド１１６は、導電性のビア１１７を介して１層目のメタルによる所要の配線（下層配線）１１８ｃに接続される。第４電極パッド１１６は、配線として利用される。
第３の半導体チップ部１０３と第４の半導体チップ部１０４とは、互いの多層配線層が向かい合うようにして、接合面４２に臨む第３電極パッド１１５および第４電極パッド１１６を直接接合して、電気的に接続される。第３の半導体チップ部１０３の接合付近には、層間絶縁膜１０９が形成されている。第４の半導体チップ部１０４の接合付近には、層間絶縁膜１１０が形成されている。層間絶縁膜１０９および１１０は、それぞれ絶縁層１０８および１１１を介して層間絶縁膜１０６および１１２に接合されている。
本実施形態では、第１実施形態と同様に、図１６に示す第３電極パッド１１５および第４電極パッド１１６は、互いの接合面がずれて接合されている。これにより、本実施形態の固体撮像装置１００でも、自由なレイアウト設計を行うことが可能となる。
本実施形態でも、ずれて接合される電極パッド同士の長手方向の合計の長さが、長いピッチの配線の延在方向の長さの２倍以上となるように、互いの電極パッドおよび配線３６が配置されている。これにより、本実施形態の固体撮像装置１００も、第１実施形態の固体撮像装置３１と同様の効果を得ることができる。また、固体撮像装置１００は、複数の半導体チップを上下に直接積層することで半導体チップ相互間の距離が短くなるため、処理の高速化が可能となる。さらに、固体撮像装置１００は、様々な機能を有する半導体チップを積層するため、処理の高機能化が可能となる。なお、固体撮像装置１００の積層構造は４層に限らず、何層であってもよい。また、本実施形態の固体撮像装置は、上記配置を備えることにより、あらゆる半導体装置に適用することができる。
＜８．第６実施形態の電子機器＞
図１７を用いて、本技術に係る固体撮像装置の第６実施形態について説明する。
図１７は、本技術に係る電子機器を示す図である。上述の本技術に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。
図１７に、本技術に係る電子機器の一例としてカメラに適用した第６実施形態を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施形態に係るカメラ２０１は、固体撮像装置２０２と、固体撮像装置２０２の受光センサ部に入射光を導く光学系２０３と、シャッタ装置２０４を有する。さらに、固体撮像装置２０２を駆動する駆動回路２０５と、固体撮像装置２０２の出力信号を処理する信号処理回路２０６とを有する。
固体撮像装置２０２は、上述した各実施形態の固体撮像装置のいずれかが適用される。光学系（光学レンズ）２０３は、被写体からの像光（入射光）を固体撮像装置２０２の撮像面上に結像させる。これにより、固体撮像装置２０２内に、一定期間信号電荷が蓄積される。光学系２０３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置２０４は、固体撮像装置２０２への光照射期間及び遮光期間を制御する。駆動回路２０５は、固体撮像装置２０２の転送動作及びシャッタ装置２０４のシャッタ動作を制御する駆動信号を供給する。駆動回路２０５から供給される駆動信号（タイミング信号）により、固体撮像装置２０２の信号転送を行う。信号処理回路２０６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいは、モニタに出力される。
第６実施形態に係る電子機器によれば、上述の本技術における裏面照射型の固体撮像装置２０２を備えるので、ロジック回路のＭＯＳトランジスタからのホットキャリアで発光した光が画素アレイ側に入射されず、暗電流、ランダムノイズを抑制することができる。従って、高画質の電子機器を提供することがでる。例えば、画質を向上したカメラなどを提供することができる。
なお、本技術の実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。例えば、上述した複数の実施形態の全てまたは一部を組み合わせた形態を採用することができる。
また、本技術は、以下のような構成を取ることができる。
（１）第１電極パッド、該第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路が形成された第１の半導体チップと、
前記第１の半導体チップと接合され、第２電極パッド、該第２電極パッドに第２ビアを介して接続された第２配線および画素アレイが形成された第２の半導体チップと、を有し、
前記第１の半導体チップと前記第２の半導体チップとの接合面で、前記第１電極パッドと前記第２電極パッドとが互いにずれて接合され、
該ずれて接合された前記第１および前記第２電極パッドの、前記第１および第２配線のうちのピッチが長い配線の延在方向の合計の長さは、前記ピッチが長い配線の延在方向の長さの２倍以上である固体撮像装置。
（２）前記第１および第２電極パッドの接合部の面積は、前記第１および第２電極パッドにそれぞれ接続された前記第１および第２ビアの合計の接合面積以上の大きさである上記（１）に記載の固体撮像装置。
（３）前記第１電極パッドの大きさと前記第２電極パッドの大きさとが異なる上記（２）に記載の固体撮像装置。
（４）前記第１および第２電極パッドが互いに接合する表面の形状は共に矩形であり、前記第１電極パッドと前記第２電極パッドとは、それぞれの長手方向が直交する向きに接合されている上記（２）に記載の固体撮像装置。
（５）前記第１電極パッドの長手方向の長さと、前記第１電極パッドに接合されていない部分の第２電極パッドの長手方向の長さとの合計の長さは、前記ピッチが長い配線の延在方向の長さの２倍以上である上記（４）に記載の固体撮像装置。
（６）前記第１ビアと前記第２ビアとは、複数の前記第１および／または第２電極パッドを介して接続されている上記（１）に記載の固体撮像装置。
（７）第１電極パッド、該第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路が形成された第１の半導体チップを有し、
前記第１電極パッドの前記第１配線の延在方向の長さは、前記第１配線の延在方向の長さの２倍以上である固体撮像装置。
（８）第１電極パッド、該第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路を第１の半導体チップに形成するステップと、
前記第１の半導体チップと接合され、第２電極パッド、該第２電極パッドに第２ビアを介して接続された第２配線および画素アレイを第２の半導体チップに形成するステップと、
前記第１の半導体チップと前記第２の半導体チップとが接合面で接合するステップと、を含み、
該接合面で、前記第１電極パッドと前記第２電極パッドとが互いにずれて接合され、該ずれて接合された前記第１および前記第２電極パッドの、前記第１および第２配線のうちのピッチが長い配線の延在方向の合計の長さは、前記ピッチが長い配線の延在方向の長さの２倍以上である固体撮像装置の製造方法。
（９）第１電極パッド、該第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路が形成された第１の半導体チップと、
前記第１の半導体チップと接合され、第２電極パッド、該第２電極パッドに第２ビアを介して接続された第２配線および画素アレイが形成された第２の半導体チップと、を有し、
前記第１の半導体チップと前記第２の半導体チップとの接合面で、前記第１電極パッドと前記第２電極パッドとが互いにずれて接合され、
該ずれて接合された前記第１および前記第２電極パッドの、前記第１および第２配線のうちのピッチが長い配線の延在方向の合計の長さは、前記ピッチが長い配線の延在方向の長さの２倍以上である固体撮像装置を備えた電子機器。
１、１ａ〜１ｃ、３１、１００ 固体撮像装置
２ 画素
３、２３ 画素アレイ（画素領域）
４ 垂直駆動回路
５ カラム信号処理回路
６ 水平駆動回路
７ 出力回路
８、２４、２４−１、２４−２ 制御回路
９ 垂直信号線
１０ 水平信号線
１２ 入出力端子
２１ 第１の半導体基板
２２ 第２の半導体基板
２５、５５、１０２ ロジック回路
２６ 第１の半導体チップ部
２８ 第２の半導体チップ部
３０、５０、１０８、１１１、８０１、８０２ 絶縁層
３２ 積層半導体チップ
３５ａ〜３５ｃ、３６、３６ａ、５７ａ〜５７ｂ、５８、１０７、１１３ａ〜１１３ｃ、１１８ａ〜１１８ｃ、９０１〜９０３ 配線
４０、４１、４２ 接合面
４４ カラーフィルタ
４５ オン半導体チップレンズ
４６ ＣＩＳ（ＣＭＯＳイメージセンサ）
５２、５２ａ、５２ｂ、６４、１０５、１１４、１１７、１１９ ビア
３３、５３、５４、５６、１０６、１０９、１１０、１１２、８０３、８０４ 層間絶縁膜
７１、７１ａ、７１ｂ、７３、８１、８３ 第１電極パッド（第１の導電体）
７２、７２ａ、７２ｂ 第２電極パッド（第２の導電体）
１０１ ＤＲＡＭ
１０３ 第３の半導体チップ部
１０４ 第４の半導体チップ部
１１５ 第３電極パッド（第３の導電体）
１１６ 第４電極パッド（第４の導電体）

Claims (9)

  1. 第１電極パッド、該第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路が形成された第１の半導体チップと、
    前記第１の半導体チップと接合され、第２電極パッド、該第２電極パッドに第２ビアを介して接続された第２配線および画素アレイが形成された第２の半導体チップと、を有し、
    前記第１の半導体チップと前記第２の半導体チップとの接合面で、前記第１電極パッドと前記第２電極パッドとが互いにずれて接合され、
    該ずれて接合された前記第１および前記第２電極パッドの、前記第１および第２配線のうちのピッチが長い配線の延在方向の合計の長さは、前記ピッチが長い配線の延在方向の長さの２倍以上である固体撮像装置。
  2. 前記第１および第２電極パッドの接合部の面積は、前記第１および第２電極パッドにそれぞれ接続された前記第１および第２ビアの合計の接合面積以上の大きさである請求項１に記載の固体撮像装置。
  3. 前記第１電極パッドの大きさと前記第２電極パッドの大きさとが異なる請求項２に記載の固体撮像装置。
  4. 前記第１および第２電極パッドが互いに接合する表面の形状は共に矩形であり、前記第１電極パッドと前記第２電極パッドとは、それぞれの長手方向が直交する向きに接合されている請求項２に記載の固体撮像装置。
  5. 前記第１電極パッドの長手方向の長さと、前記第１電極パッドに接合されていない部分の第２電極パッドの長手方向の長さとの合計の長さは、前記ピッチが長い配線の延在方向の長さの２倍以上である請求項４に記載の固体撮像装置。
  6. 前記第１ビアと前記第２ビアとは、複数の前記第１および／または第２電極パッドを介して接続されている請求項１に記載の固体撮像装置。
  7. 第１電極パッド、該第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路が形成された第１の半導体チップを有し、
    前記第１電極パッドの前記第１配線の延在方向の長さは、前記第１配線の延在方向の長さの２倍以上である固体撮像装置。
  8. 第１電極パッド、該第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路を第１の半導体チップに形成するステップと、
    前記第１の半導体チップと接合され、第２電極パッド、該第２電極パッドに第２ビアを介して接続された第２配線および画素アレイを第２の半導体チップに形成するステップと、
    前記第１の半導体チップと前記第２の半導体チップとが接合面で接合するステップと、を含み、
    該接合面で、前記第１電極パッドと前記第２電極パッドとが互いにずれて接合され、該ずれて接合された前記第１および前記第２電極パッドの、前記第１および第２配線のうちのピッチが長い配線の延在方向の合計の長さは、前記ピッチが長い配線の延在方向の長さの２倍以上である固体撮像装置の製造方法。
  9. 第１電極パッド、該第１電極パッドに第１ビアを介して接続された第１配線およびロジック回路が形成された第１の半導体チップと、
    前記第１の半導体チップと接合され、第２電極パッド、該第２電極パッドに第２ビアを介して接続された第２配線および画素アレイが形成された第２の半導体チップと、を有し、
    前記第１の半導体チップと前記第２の半導体チップとの接合面で、前記第１電極パッドと前記第２電極パッドとが互いにずれて接合され、
    該ずれて接合された前記第１および前記第２電極パッドの、前記第１および第２配線のうちのピッチが長い配線の延在方向の合計の長さは、前記ピッチが長い配線の延在方向の長さの２倍以上である固体撮像装置を備えた電子機器。
JP2016246946A 2016-12-20 2016-12-20 固体撮像装置、固体撮像装置の製造方法および電子機器 Pending JP2018101699A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016246946A JP2018101699A (ja) 2016-12-20 2016-12-20 固体撮像装置、固体撮像装置の製造方法および電子機器
PCT/JP2017/034408 WO2018116559A1 (ja) 2016-12-20 2017-09-25 固体撮像装置、固体撮像装置の製造方法および電子機器
CN201780076651.0A CN110073492B (zh) 2016-12-20 2017-09-25 固态成像装置、制造固态成像装置的方法以及电子装置
US16/462,445 US10879293B2 (en) 2016-12-20 2017-09-25 Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic device
DE112017006410.4T DE112017006410T5 (de) 2016-12-20 2017-09-25 Festkörper-bildgebungseinrichtung, verfahren zum herstellen einer festkörper-bildgebungseinrichtung und elektronikeinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016246946A JP2018101699A (ja) 2016-12-20 2016-12-20 固体撮像装置、固体撮像装置の製造方法および電子機器

Publications (1)

Publication Number Publication Date
JP2018101699A true JP2018101699A (ja) 2018-06-28

Family

ID=62626050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016246946A Pending JP2018101699A (ja) 2016-12-20 2016-12-20 固体撮像装置、固体撮像装置の製造方法および電子機器

Country Status (5)

Country Link
US (1) US10879293B2 (ja)
JP (1) JP2018101699A (ja)
CN (1) CN110073492B (ja)
DE (1) DE112017006410T5 (ja)
WO (1) WO2018116559A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020044943A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2020066841A1 (ja) * 2018-09-27 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置及び半導体装置の製造方法
WO2020129686A1 (ja) * 2018-12-20 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
KR20200093195A (ko) * 2019-01-28 2020-08-05 삼성전자주식회사 접합 패드를 갖는 반도체 소자
JP2020120046A (ja) * 2019-01-25 2020-08-06 日本放送協会 積層型半導体装置およびその製造方法
WO2020235148A1 (ja) * 2019-05-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2020262132A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2020262131A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2021095420A1 (ja) * 2019-11-11 2021-05-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2021161855A1 (ja) * 2020-02-12 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像システム
WO2021171785A1 (ja) * 2020-02-28 2021-09-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、テストシステム
US11652130B2 (en) 2019-11-06 2023-05-16 Samsung Electronics Co., Ltd. Image sensor and manufacturing method of the same
WO2023105936A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510738B2 (en) * 2018-01-17 2019-12-17 Sandisk Technologies Llc Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof
WO2020071103A1 (ja) 2018-10-05 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、撮像素子
JP7321724B2 (ja) 2019-03-05 2023-08-07 キヤノン株式会社 半導体装置および機器
CN110770898A (zh) * 2019-04-15 2020-02-07 长江存储科技有限责任公司 具有处理器和动态随机存取存储器的键合半导体器件及其形成方法
CN111033728A (zh) 2019-04-15 2020-04-17 长江存储科技有限责任公司 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
CN110870062A (zh) 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法
WO2021001719A1 (ja) * 2019-07-04 2021-01-07 株式会社半導体エネルギー研究所 撮像装置および電子機器
US20230345147A1 (en) * 2022-04-25 2023-10-26 Sony Semiconductor Solutions Corporation Image sensing device with event based vision sensor pixels and imaging pixels

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294488A (ja) * 2006-04-20 2007-11-08 Shinko Electric Ind Co Ltd 半導体装置、電子部品、及び半導体装置の製造方法
JP5559452B2 (ja) * 2006-12-20 2014-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5709418B2 (ja) 2010-06-30 2015-04-30 キヤノン株式会社 固体撮像装置
KR102235927B1 (ko) * 2011-05-24 2021-04-05 소니 주식회사 반도체 장치
US8710607B2 (en) 2012-07-12 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
JP2014022561A (ja) 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP6074985B2 (ja) 2012-09-28 2017-02-08 ソニー株式会社 半導体装置、固体撮像装置、および半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112585750A (zh) * 2018-08-31 2021-03-30 索尼半导体解决方案公司 半导体装置
JP7291148B2 (ja) 2018-08-31 2023-06-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2020044943A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JPWO2020044943A1 (ja) * 2018-08-31 2021-08-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2020066841A1 (ja) * 2018-09-27 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置及び半導体装置の製造方法
WO2020129686A1 (ja) * 2018-12-20 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
JPWO2020129686A1 (ja) * 2018-12-20 2021-11-04 ソニーセミコンダクタソリューションズ株式会社 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
JP2020120046A (ja) * 2019-01-25 2020-08-06 日本放送協会 積層型半導体装置およびその製造方法
KR20200093195A (ko) * 2019-01-28 2020-08-05 삼성전자주식회사 접합 패드를 갖는 반도체 소자
KR102626314B1 (ko) 2019-01-28 2024-01-17 삼성전자주식회사 접합 패드를 갖는 반도체 소자
WO2020235148A1 (ja) * 2019-05-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
US11961783B2 (en) 2019-05-20 2024-04-16 Sony Semiconductor Solutions Corporation Semiconductor apparatus and electronic apparatus
WO2020262131A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020262132A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US11652130B2 (en) 2019-11-06 2023-05-16 Samsung Electronics Co., Ltd. Image sensor and manufacturing method of the same
WO2021095420A1 (ja) * 2019-11-11 2021-05-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2021161855A1 (ja) * 2020-02-12 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像システム
WO2021171785A1 (ja) * 2020-02-28 2021-09-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、テストシステム
WO2023105936A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Also Published As

Publication number Publication date
CN110073492A (zh) 2019-07-30
DE112017006410T5 (de) 2019-08-29
US10879293B2 (en) 2020-12-29
US20190386052A1 (en) 2019-12-19
CN110073492B (zh) 2024-03-19
WO2018116559A1 (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
WO2018116559A1 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
TWI773736B (zh) 固態成像裝置
JP5696513B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP6885393B2 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
KR102537626B1 (ko) 촬상 장치 및 전자 기기
JP2010245506A (ja) 半導体装置とその製造方法、及び電子機器
KR102566062B1 (ko) 웨이퍼 접합 이면 조사형 이미저
JP6200035B2 (ja) 半導体装置