CN112585750A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112585750A
CN112585750A CN201980054568.2A CN201980054568A CN112585750A CN 112585750 A CN112585750 A CN 112585750A CN 201980054568 A CN201980054568 A CN 201980054568A CN 112585750 A CN112585750 A CN 112585750A
Authority
CN
China
Prior art keywords
wiring
semiconductor substrate
bonding surface
vicinity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980054568.2A
Other languages
English (en)
Other versions
CN112585750B (zh
Inventor
山岸肇
佐藤英史
山崎彰
关原孝幸
早渊诚
石崎俊介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112585750A publication Critical patent/CN112585750A/zh
Application granted granted Critical
Publication of CN112585750B publication Critical patent/CN112585750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在包括多个半导体基板的多层配线层被电连接的堆叠半导体基板的半导体装置中，半导体基板之间的接合面的附近区域被有效利用。堆叠半导体基板包括分别形成有多层配线层的多个半导体基板。在该堆叠半导体基板中，多层配线层被电连接并且接合在一起。在半导体基板之间的接合面附近形成有导体。该导体以在接合面方向上被通电的方式形成。

Description

半导体装置
技术领域
本发明涉及半导体装置。具体地，本发明涉及包括将多个半导体基板的多层配线层彼此电连接的堆叠半导体基板的半导体装置。
背景技术
近年来，数码相机日益普及。伴随于此，对作为数码相机核心部件的固体摄像装置(图像传感器)的需求也日益提高。关于固体摄像装置的性能，用于实现更高画质和更高功能的技术开发得到进展。另一方面，具有摄像功能的便携式终端(便携式电话机、个人数字助理(PDA：Personal Digital Assistant)、笔记本PC(Personal Computer：个人电脑)、平板电脑等)的普及不断进展。伴随于此，为了增加这类便携式终端的便利性，正在推进固体摄像装置和构成固体摄像装置的部件的尺寸缩小、重量减轻和厚度减小。另外，为了扩大这类便携式终端的普及，正在推进固体摄像装置和构成固体摄像装置的部件的成本降低。
通常，固体摄像装置(例如，MOS(Metal Oxide Semiconductor：金属氧化物半导体)型固体摄像装置)是通过在硅基板的光接收面侧形成光电转换部、放大电路和的多层配线层并在它们之上形成滤色器和片上微透镜而构成的。另外，用粘合剂等的间隔物将盖玻片贴合至光接收面侧。另外，在光接收面的相反侧，形成有端子。该固体摄像装置连接有对从固体摄像装置输出的信号执行预定处理的信号处理电路。伴随固体摄像装置的多功能化，由信号处理电路执行的处理也趋向于增加。
已采取各种措施来缩小以这种方式连接多个半导体基板的构造。例如，通过SiP(System in Package：系统级封装)技术将多个半导体基板密封在一个封装中。这使得能够减小安装面积和实现整体结构的缩小。然而，根据SiP，存在因互连半导体基板的配线而导致传输距离增加的可能性，这会阻碍高速运行。
在这方面，已经提出了以下固体摄像装置：通过贴合将包括像素区域的第一半导体基板和包括逻辑电路的第二半导体基板彼此接合(例如，参见专利文献1)。如上所述的这种结构使得能够高速传输信号。根据这种固体摄像装置，将均处于半成品状态的包括像素阵列的第一半导体基板和包括逻辑电路的第二半导体基板贴合在一起，并且使得第一半导体基板更薄，然后，连接像素阵列和逻辑电路。这里，通过形成连接配线来执行连接，该连接配线包括连接至第一半导体基板的所需配线的连接导体、穿过第一半导体基板延伸并且连接至第二半导体基板的所需配线的贯通连接导体和将两个连接导体彼此连接的连接导体。然后，在成品状态下切割固体摄像装置并且将固体摄像装置构造为背面照射型固体摄像装置。
另一方面，已经提出以下方法：在多个半导体基板被接合在一起的固体摄像装置中，将铜(Cu)电极引出到两个半导体基板的表面并且将它们连接起来，而非使用通过贯通连接导体的电连接法(例如，参见专利文献2)。
引用列表
专利文献
专利文献1：日本专利特开第2012-064709号公报
专利文献2：日本专利特开第2013-073988号公报
发明内容
本发明要解决的技术问题
在上述相关技术中，在多个半导体基板被接合在一起的固体摄像装置中，将铜(Cu)电极引出到两个半导体基板的表面并且将它们彼此连接。然而，在半导体基板的接合面或接合面的附近，也布置有浮动状态下的导体的虚设图案或未配置导体的作为绝缘体的氧化膜，且存在的问题是不一定能达到有效利用。
鉴于如上所述的这种情况产生本发明，并且本发明的目的是实现半导体基板的接合面附近的区域的有效利用。
技术问题的解决方案
为了消除所述问题而作出本发明，并且本发明的第一方面是半导体装置。在分别形成有多层配线层的多个半导体基板被接合在一起并且所述多层配线层被彼此电连接的堆叠半导体基板中，形成于多个半导体基板的接合面附近的导体沿接合面方向被通电。这带来能够有效地利用半导体基板的接合面附近的区域的效果。
另外，在该第一方面中，形成于所述接合面附近的导体的至少一部分的平面长边可以等于或大于连接孔连接面的宽度的两倍。这带来使导体有效地用作配线的作用。
另外，在该第一方面中，在形成于所述接合面附近的导体的至少一部分中，可以是在所述接合面上相对的所述导体中的仅一者在所述半导体基板中具有连接孔。这带来使导体用作半导体基板中一者的配线的作用。
另外，在该第一方面中，形成于所述接合面附近的所述导体的至少一部分可以不与另一所述半导体基板上的所述导体电连接。这带来使导体仅用作半导体基板中一者的配线的作用。
另外，在该第一方面中，在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体的形状可以不同。另外，在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体在所述接合面方向上可以以错开预定距离的关系接合。
另外，在该第一方面，优选地，形成于所述接合面附近的所述导体的至少一部分可以具有平面纵横比大于1的形状。此时，在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体可以在所述接合面上以沿长边方向彼此正交的方式接合，或者在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体可以在所述接合面上以沿长边方向并行延伸的方式接合。
另外，在该第一方面，形成于所述接合面附近的导体的至少一部分可以具有平面纵横比大于1的矩形形状或椭圆形状，或者可以具有由平面纵横比大于1的矩形的组合构成的多边形形状。
另外，在该第一方面，形成于所述接合面附近的导体的至少一部分可以设置在包围输入/输出焊盘的内侧的周围的区域中。另外，形成于所述接合面附近的导体的至少一部分可以设置在输入/输出焊盘的内侧的矩形区域中。
另外，在该第一方面，形成于所述接合面附近的导体的至少一部分可以设置为与电源配线并行。这带来实现所述电源配线的电阻减小的效果。
本发明的有益效果
根据本发明，能够预期实现有效利用半导体基板的接合面附近的区域的这种优异有益效果。需要注意的是，这里所述的有益效果不一定是限制性的并且可以适用本发明中所述的一些有益效果。
附图说明
图1是示出了根据本发明的实施例的作为半导体装置的示例的固体摄像装置的构造例的图。
图2是示出了本发明的实施例中的固体摄像装置的基板的分割例的图。
图3是示出了本发明的实施例中的固体摄像装置的基板的分割和接合面之间的关系的示例的图。
图4是示出了本发明的实施例中的固体摄像装置的横截面示意图的示例的图。
图5是示出了本发明的实施例中用作配线的铜配线202和铜配线302的结构的示例的第一图。
图6是示出了本发明的实施例中用作配线的铜配线202和铜配线302的结构的示例的第二图。
图7是示出了本发明的实施例中用作配线的铜配线202和铜配线302的结构的示例的第三图。
图8是示出了本发明的实施例中用作配线的铜配线202和铜配线302的结构的示例的第四图。
图9是示出了本发明的实施例中的连接孔的配线平面上的形状的第一示例的图。
图10是示出了本发明的实施例中的连接孔的配线平面上的形状的第二示例的图。
图11是示出了在本发明的实施例中用作配线的铜配线202和铜配线302的接合例的第一图。
图12是示出了本发明的实施例中用作配线的铜配线202和铜配线302的接合例的第二图。
图13是示出了本发明的实施例中用作配线的铜配线202和铜配线302的接合例的第三图。
图14是示出了本发明的实施例中的接合面99的平面图的第一示例的图。
图15是示出了本发明的实施例中的接合面99的平面图的第二示例的图。
图16是示出了本发明的实施例中的接合面99的平面图的第三示例的图。
图17是示出了本发明的实施例中的接合面99的平面图的第四示例的图。
图18是示出了本发明的实施例中的接合面99的平面图的第五示例的图。
图19是示出了本发明的实施例中的接合面99的平面图的第六示例的图。
图20是示出了本发明的实施例中的接合面99的平面图的第七示例的图。
图21是示出了本发明的实施例中的固体摄像装置100的示例的截面图。
图22是示出了本发明的实施例中的第一半导体基板200的细节的示例的图。
图23是示出了本发明的实施例中的第二半导体基板300的细节的示例的图。
图24是示出了本发明的实施例中的在连接配线369和配线371之间的连接孔363的第一布置示例的图。
图25是示出了本发明的实施例中的在连接配线369和配线371之间的连接孔363的第二布置示例的图。
图26是示出了本发明的实施例中的固体摄像装置的制造方法的示例的第一步骤的图。
图27是示出了本发明的实施例中的固体摄像装置的制造方法的示例的第二步骤的图。
图28是示出了本发明的实施例中的固体摄像装置的制造方法的示例的第三步骤的图。
图29是示出了本发明的实施例中的固体摄像装置的制造方法的示例的第四步骤的图。
图30是示出了本发明的实施例中的固体摄像装置的制造方法的示例的第五步骤的图。
图31是示出了本发明的实施例中的固体摄像装置的制造方法的示例的第六步骤的图。
图32是示出了本发明的实施例中的固体摄像装置的制造方法的示例的第七步骤的图。
图33是示出了本发明的实施例中的固体摄像装置的制造方法的示例的第八步骤的图。
图34是示出了根据本发明的实施例的变形例的固体摄像装置100的示例的截面图。
图35是示出了本发明的实施例中的半导体基板600的平面图的示例的图。
图36是示出了本发明的实施例中的电源配线的布第一置示例的图。
图37是示出了本发明的实施例中的电源配线的第二布置示例的图。
图38是示出了本发明的实施例中的数字电源配线的第一布置示例的平面图。
图39是示出了本发明的实施例中的数字电源配线的第一布置示例的截面图。
图40是示出了本发明的实施例中的数字电源配线的第二布置示例的平面图。
图41是示出了从本发明的实施例中的输入/输出焊盘690引出配线的示例的图。
图42是示出了本发明的实施例的铜配线633适用至电源配线环680的示例的图。
图43是示出了连接至本发明的实施例的输入/输出焊盘690的电阻总线的示例的图。
图44是示出了内窥镜手术系统的示意性构造的示例的图。
图45是示出了摄像头和相机控制单元(CCU：camera control unit)的功能性构造的示例的框图。
图46是示出了车辆控制系统的示意性构造的示例的框图。
图47是辅助说明车外信息检测部和摄像部的安装位置的示例的图。
具体实施方式
在下文中，将说明用于实施本发明的实施方式(下文中称为实施例)。将按照以下顺序进行说明。
1.半导体装置
2.使用配线的导体
3.接合面
4.制造步骤
5.对电源配线的适用例
6.对内窥镜手术系统的适用例
7.对移动体的适用例
<1.半导体装置>
[固体摄像装置的构造]
图1是示出了作为根据本发明的实施例的半导体装置示例的固体摄像装置的构造例的图。该固体摄像装置构造互补金属氧化物半导体为(CMOS：Complementary MetalOxide Semiconductor)图像传感器。该固体摄像装置包括位于半导体基板(未示出)(例如，硅基板)上的摄像元件10和外围电路部。该外围电路部包括垂直驱动电路20、水平驱动电路30、控制电路40、列信号处理电路50和输出电路60。
摄像元件10是以二维阵列形式布置有包括光电转换部的多个像素11的像素阵列。像素11例如分别包括：用作光电转换部的光电二极管；和多个像素晶体管。这里，多个像素晶体管可以包括例如传输晶体管、复位晶体管和放大晶体管这三个晶体管。也可以增加选择晶体管，用四个晶体管来构成多个像素晶体管。需要注意的是，由于单位像素的等效电路类似于一般电路，因此将省略详细说明。
另外，可以将像素11构造为一个单位像素或像素共享结构。该像素共享结构是多个光电二极管共享除浮动扩散部和传输晶体管外的晶体管的结构。
垂直驱动电路20以行为单位驱动像素11。垂直驱动电路20例如包括移位寄存器。垂直驱动电路20选择像素驱动配线并且向所选择的像素驱动配线提供用于驱动像素11的脉冲。借此，垂直驱动电路20以行为单位在垂直方向上顺序选择性地扫描摄像元件10的像素11并且通过垂直信号线(VSL)19将各像素11的光电转换部中基于根据光接收量生成的信号电荷的像素信号提供给列信号处理电路50。
水平驱动电路30以列为单位驱动列信号处理电路50。水平驱动电路30例如包括移位寄存器。水平驱动电路30顺序地输出水平扫描脉冲以顺序地选择列信号处理电路50各者，由此将像素信号从信号处理电路50各者输出到水平信号线59。
控制电路40控制整体固体摄像装置。控制电路40接收用于指示操作模式等的输入时钟和数据并且输出固体摄像装置的内部信息的数据等。特别地，控制电路40基于垂直同步信号、水平同步信号和主时钟生成用作垂直驱动电路20、列信号处理电路50、水平驱动电路30等的操作基准的时钟信号和控制信号。然后，控制电路40将这些信号输入到垂直驱动电路20、列信号处理电路50和水平驱动电路30等。
例如，列信号处理电路50针对像素11的各列布置并且对从一行像素11输出的信号依各像素列执行诸如去噪声等信号处理。特别地，列信号处理电路50执行诸如用于去除像素11特有的固定图案噪声的相关双采样(CDS：Correlated Double Sampling)、信号放大和模拟/数字(AD：Analog/Digital)转换等信号处理。在列信号处理电路50的输出段中，水平选择开关(未示出)连接至水平信号线59。
输出电路60对通过水平信号线59从列信号处理电路50各者顺序提供来的信号执行信号处理并且输出处理后的信号。与此同时，输出电路60缓存来自列信号处理电路50的信号。另外，输出电路60可以对来自列信号处理电路50的信号执行黑电平调整、列偏差校正、各种数字信号处理等。
图2是示出了本发明的实施例中的固体摄像装置的基板的分割例的图。
在图2中，a示出了第一示例。该第一示例包括第一半导体基板81和第二半导体基板82。在第一半导体基板81上安装有像素区域83和控制电路84。在第二半导体基板82上安装有包括信号处理电路的逻辑电路85。另外，第一半导体基板81和第二半导体基板82彼此电连接，从而构成作为一个半导体芯片的固体摄像装置。
图2的b示出了第二示例。第二示例包括第一半导体基板81和第二半导体基板82。在第一半导体基板81上安装有像素区域83。在第二半导体基板82上安装有控制电路84和包括信号处理电路的逻辑电路85。另外，第一半导体基板81和第二半导体基板82彼此电连接，从而构成作为一个半导体芯片的固体摄像装置。
图2的c示出了第三示例。第三示例包括第一半导体基板81和第二半导体基板82。在第一半导体基板81上安装有像素区域83和控制像素区域83的控制电路84。在第二半导体基板82上安装有包括信号处理电路的逻辑电路85和控制逻辑电路85的控制电路84。另外，第一半导体基板81和第二半导体基板82彼此电连接，从而构成作为一个半导体芯片的固体摄像装置。
[堆叠半导体基板]
图3是示出了本发明的实施例中的固体摄像装置的基板的分割和接合面之间的关系的示例的图。
在该固体摄像装置中，假设是背面照射型CMOS固体摄像元件。特别地，包括作为光接收部的像素区域83的第一半导体基板81被放置在包括逻辑电路85和模拟电路86的第二半导体基板82的上部。由此，实现与前表面照射型固体摄像元件相比灵敏度提高并且噪声降低的CMOS固体摄像元件。
接合面99虚拟地示出了第一半导体基板81和第二半导体基板82之间的接合面。在接合面99上，第一半导体基板81和第二半导体基板82彼此贴合，使得在接合面附近的配线以使基板的多层配线层彼此相对的方式被直接接合在一起。
图4是示出了本发明的实施例中的固体摄像装置的截面示意图的示例的图。
在该固体摄像装置中，如上所述第一半导体基板81和第二半导体基板82在接合面99处彼此贴合。在该示例中，假定铜(Cu)配线为形成在接合面附近的导体的示例，并且第一半导体基板81的铜配线201至铜配线203与第二半导体基板82的铜配线301至铜配线303直接接合在一起。
铜配线201和铜配线301具有建立第一半导体基板81和第二半导体基板82之间的电连接的用途。具体地，铜配线201和铜配线301均具有连接孔，并且铜配线201和铜配线301以连接至各自基板的内部的方式形成。
铜配线202和铜配线302具有在第二半导体基板82中用作配线的用途。具体地，铜配线302用作第二半导体基板82的配线。另一方面，铜配线202不具有连接孔地连接至铜配线302。通过配线的这种使用，提高了设计的自由度。
铜配线203和铜配线303连接至第一半导体基板81的电位，从而具有屏蔽件的用途。因此，能够抑制上基板和下基板的配线之间的串扰。
<2.使用配线的导体>
[配线使用的形式]
图5是示出了本发明的实施例中用作配线的铜配线202和铜配线302的结构的示例的第一图。
在图5中，a示出了第一半导体基板81的铜配线202不具有连接孔而第二半导体基板82的铜配线302具有多个连接孔的结构。在该结构中，铜配线302通过铆接多个连接孔而连接至下层配线，从而具有与下层配线相同的电位。因此，电流流经接合面99，并且铜配线302起到第二半导体基板82的配线的作用。
需要注意的是，作为接合面99处的铜配线202和铜配线302的厚度，应该确保例如大约1微米。由此，能够减小配线电阻。
图5的b示出了第二半导体基板82的铜配线302不具有连接孔而第一半导体基板的铜配线202具有多个连接孔的结构。在该结构中，铜配线202通过铆接多个连接孔而连接至下层配线，从而具有与下层配线相同的电位。因此，电流流经接合面99，并且铜配线202起到第一半导体基板81的配线的作用。
在图5中，d示出了第一半导体基板81的铜配线202和第二半导体基板82的铜配线302均具有以彼此错开的关系布置的连接孔的结构。在该结构中，即便为第一半导体基板81和第二半导体基板82的电连接用途，电流也流经接合面99，并且接合面99起第一半导体基板81和第二半导体基板82的配线的作用。在这种情况下，为了能够起配线的作用，在如图5的c所示的这种最小连接面的宽度由L表示的情况下，连接面在横向上长度为2L以上的连接孔被定义为配线用途的连接孔。同时，期望以L以上的彼此错开关系布置相对的连接孔。例如，在连接孔的最小连接面的宽度为1.5微米的情况下，配线用途的距离为3.0微米以上。因此，优选地，以1.5微米以上的错开关系来布置相对的连接孔的位置。
如示例般，能够有效利用通常未布置虚设件的区域，并且能够形成追加的配线层以抑制由下层配线的电流而引起的压降(IR压降)。
图6是示出了本发明的实施例中用作配线的铜配线202和铜配线302的结构的示例的第二图。
在图6中，a是接合面99附近的铜配线202和铜配线302用作第二半导体基板82的单独配线的示例。另一方面，在图6中，b示出了接合面99附近的铜配线202和铜配线302用作第一半导体基板81的单独配线的示例。如示例般，接合面99附近的导体可以用作单独配线。
图7和图8是示出了本发明的实施例中用作配线的铜配线202和铜配线302的结构的示例的第三图和第四图。
尽管在上述示例中，第一半导体基板81和第二半导体基板82在接合面99上均具有铜配线202和铜配线302，然而可以采用基板中的一者具有铜配线而另一基板为绝缘体的结构。特别地，如图7的a和b以及图8的a般，只有第二半导体基板82具有铜配线302。另一方面，如图7的c和d以及图8的b般，只有第一半导体基板81具有铜配线202。它们在出于制造原因而需要将接合面附近的导体覆盖率控制到固定水平或更低水平的情况下是有效的。
图9和图10是示出了本发明的实施例中的连接孔的配线平面上的形状的示例的图。
通常，在多层配线技术中使用的连接孔具有这样的形状：横x和纵y的纵横比(Aspect Ratio)大约为1。相比之下，如图9所示，本发明的实施例中的连接孔可以具有纵横比大于1的矩形形状、多边形形状或椭圆形状。换言之，连接孔的形状在配线方向上是细长的，从而连接孔也可以起到低配线电阻的电流路径的作用。因此，如果优选地保证纵横比为2以上，那么可以有效地实现更高的配线功能。作为特定长度，平面长边优选地具有3微米以上的长度。
这里需要注意的是，尽管将在水平方向上细长的形状作为纵横比大于1的形状的示例示出，但也可以是在垂直方向上细长的形状。然而，从上述效果的角度来看，期望沿假定电流路径的方向拉长连接孔。
另外，如图10所示，可以使用由纵横比1为以外的矩形组合而成的连接孔。特别地，在组合使用前任何矩形的形状的纵横比都大于1的情况下，可以想到将多个矩形组合以形成适合本发明的实施例的目的的连接孔的形状。
[接合的形式]
图11是示出了本发明的实施例中用作配线的铜配线202和铜配线302的接合例的第一图。
如图11的左栏所示，在上侧第一半导体基板81和下侧第二半导体基板82的接合面99上彼此相对的铜配线202和铜配线302可以具有彼此相等的线宽。在这种情况下，通常第一半导体基板81和第二半导体基板82以使铜配线202和铜配线302的形状上下重合的方式被接合在一起(配线连接)。
然而，铜配线202和铜配线302可以沿着接合面99以使它们的长边方向彼此正交的方式被接合在一起(正交连接)。或者，铜配线202和铜配线302可以沿着接合面99以使它们彼此并行延伸的方式被接合在一起(并行连接)。在此时，铜配线202和铜配线302可以在接合面99的方向上以彼此错开预定距离的关系被接合在一起。
另外，如图11的中间栏所示，在上侧第一半导体基板81和下侧第二半导体基板82的接合面99上彼此相对的铜配线202和铜配线302可以在线宽或形状上彼此不同。在这种情况下，可以类似于具有相等线宽的情况将它们接合在一起。
需要注意的是，如图11的右栏所示，如上所述，可以仅在上侧第一半导体基板81或下侧第二半导体基板82中的一者上布置铜配线。
图12是示出在本发明的实施例中用作配线的铜配线202和铜配线302的接合例的第二图。
在上述的配线连接、正交连接和并行连接各者中，可以在任何位置处设置连接孔。例如，如图12的左栏所示，连接孔209和连接孔309形成在配线的端部。另一方面，如图12的右栏所示，可以以使连接孔209和连接孔309的位置彼此重合的方式设置连接孔。
图13是示出了本发明的实施例中用作配线的铜配线202和铜配线302的接合例的第三图。
如图13的左栏所示，通过减小基板中一者的铜配线(在本示例中，为第二半导体基板82的铜配线302)的尺寸来确保对准区域。在此时，如图13的中间栏所示，铜配线302和连接孔39可以以一体化状态形成。由此，与分别形成两者的可替换情况相比能够减少步骤。然而，在铜的埋入性能劣化的情况下，为了提高铜的埋入性能可以如图13的右栏所示降低连接孔的纵横比。
<3.接合面>
[平面图]
图14是示出了本发明的实施例中的接合面99的平面图的第一示例的图。
在平面图的第一示例中，在接合面99的一部分中设置有具有连接孔92的铜配线的区域。在其它任何位置，全部铺设虚设件91的铜配线。在接合面99的外周上设置有用于输入/输出(IO)焊盘98的区域。
需要注意的是，尽管在该示例中，示出了布置有虚设件91的铜配线的示例，除铜配线的区域之外的区域可以仅由绝缘体形成而不设置虚设件91。
图15是示出了本发明的实施例中的接合面99的平面图的第二示例的图。
在平面图的第二示例中，在围绕输入/输出焊盘98的内侧的区域中设置有配线用途93的铜配线的区域。此外，在围绕输入/输出焊盘98的区域内侧，配线用途93的铜配线的区域、具有连接孔92的铜配线的区域和屏蔽用途94的铜配线的区域设置为矩形形状的区域。在其它任何位置，全部铺设虚设件91的铜配线。
在平面图的第二示例中，在中心区域中设置有屏蔽用途94的铜配线的区域。这作为例如防止第一半导体基板81和第二半导体基板82之间的干扰的对策而有用。
图16是示出了本发明的实施例中的接合面99的平面图的第三示例的图。
在平面图的第三示例中，与上述第二示例相比，在中心区域中设置有配线用途93的铜配线的区域。这在例如在第一半导体基板81和第二半导体基板82之间设置有大面积配线的情况下有用。
图17是示出了本发明的实施例中的接合面99的平面图的第四示例的图。
在平面图的第四示例中，与上述第二示例相比，在中心区域中设置有具有连接孔92的铜配线的区域。这例如在第一半导体基板81的像素区域83和第二半导体基板82的逻辑电路85之间设置有大量信号线的情况下有用。
图18是示出了本发明的实施例中的接合面99的平面图的第五示例的图。
在平面图的第五示例中，与上述第二示例相比，中心区域的一半设置有屏蔽用途94的铜配线的区域，并且中心区域的另一半设置有配线用途93的铜配线的区域。
图19是示出了本发明的实施例中的接合面99的平面图的第六示例的图。
在平面图的第六示例中，与上述第五示例相比，在中心区域设置的屏蔽用途94的铜配线的区域大于配线用途93的铜配线的区域。
图20是示出了本发明的实施例中的接合面99的平面图的第七示例的图。
与上述第三示例对比，平面图的第七示例不同之处在于其不具有屏蔽用途94的铜配线的区域。
以这种方式，接合面99的平面图能够按照各种用途而配置，并且它们的组合、尺寸和数量可以根据用途自由设置。
<4.制造步骤>
[固体摄像装置的结构]
图21是示出了本发明的实施例中的固体摄像装置100的示例的截面图。固体摄像装置100是背面照射型CMOS固体摄像元件并且具有布置在电路部的上部的光接收部。
固体摄像装置100如上所述的第一半导体基板81和第二半导体基板82般包括堆叠半导体芯片，其中，形成有像素阵列和控制电路的第一半导体基板200和形成有逻辑电路和模拟电路等的第二半导体基板300贴合在一起。第一半导体基板200和第二半导体基板300以使二者的多层配线层彼此相对且其他连接配线直接接合的方式贴合在一起。需要注意的是，第一半导体基板200和第二半导体基板300是权利要求书所述的多个半导体基板的示例。
在第一半导体基板200中，在以薄膜形式由硅构成的半导体基板250上形成像素阵列210，在像素阵列中，分别包括用作光电转换部的发光二极管PD和多个像素晶体管Tr1和Tr2的多个像素按列二维地布置。这里需要注意的是，示出了像素晶体管Tr1和像素晶体管Tr2来代表多个像素晶体管。另外，在半导体基板250上，形成有构成控制电路(未示出)的多个MOS晶体管。
在半导体基板250的正面251侧，隔着层间绝缘膜260形成多层配线层270，在多层配线层270中，布置有多层(在本示例中为四层)的金属M1至M4的配线271(M1至M3)和配线272(M4)。对于配线271和配线272而言，使用通过双镶嵌法形成的铜(Cu)配线。
在半导体基板250的背面侧，隔着绝缘膜240以包括光学黑区域211的方式形成遮光膜231，并且进一步隔着平坦化膜232，在有效像素区域212上形成有滤色器221和片上透镜222。另外，也可以在光学黑区域211上形成片上透镜。
在第二半导体基板300中，在半导体基板350上形成有构成外围电路的逻辑电路310。逻辑电路310包括包含CMOS晶体管的多个MOS晶体管Tr11至Tr14。这里，示出了代表逻辑电路310的多个MOS晶体管的MOS晶体管Tr11至Tr14。另外，尽管未图示模拟电路，在半导体基板350上形成有模拟电路。
在该示例中，在第一半导体基板200上形成有铜配线269，并且在第二半导体基板300上形成有铜配线369。铜配线269和铜配线369在接合面299处贴合在一起并且起到接合面配线280的作用。
图22是示出了本发明的实施例中的第一半导体基板200的细节的示例的图。在第一半导体基板200中，光电二极管PD形成在薄膜形式的半导体基板250上。光电二极管PD例如包括N型半导体区域253和基板正面侧的P型半导体区域254。在构成像素的基板正面上，隔着栅极绝缘膜形成有栅极252，并且像素晶体管Tr1和Tr2由栅极电极252和成对的源极-漏极区域256形成。
与光电二极管PD相邻的像素晶体管Tr1对应于浮动扩散部FD。各单位像素被元件分离区域257分开。元件分离区域257例如以浅沟槽隔离(STI：Shallow Trench Isolation)结构形成，在STI结构中，诸如硅氧化膜(SiO2膜)等绝缘膜被埋入在形成在基板上的凹槽中。
在第一半导体基板200的多层配线层270中，像素晶体管和对应的配线271以及和上下层中相邻的配线271通过各自的导电过孔261彼此连接。另外，由第四层的金属M4构成的连接配线269形成为面向与第二半导体基板300的接合面299。连接配线269未通过导电过孔261连接至由第三层的金属M3构成的所需配线271。
图23是示出了本发明的实施例中的第二半导体基板300的细节的示例的图。在第二半导体基板300中，在半导体基板350的正面上，隔着层间绝缘膜360形成多层配线层370，在该多层配线层370中，布置有由多层的金属M11至M14(在本示例中为4层)形成的配线371(M11至M13)和配线372(M14)。对于配线371和配线372而言，使用通过双镶嵌法形成的铜(Cu)配线。
在第二半导体基板300中，在半导体基板350的正面侧的半导体阱区中，形成MOS晶体管Tr11和Tr12，使得它们隔着栅极绝缘膜具有一对源极-漏极区域356并且具有栅极352。例如，通过STI结构的元件分离区域357将MOS晶体管Tr11和Tr11分离开。
在第二半导体基板300的多层配线层370中，通过导电过孔361在MOS晶体管Tr11至Tr14和配线371之间以及上下层的相邻配线371之间建立连接。另外，由第四层的金属M14构成的连接配线369形成为面向与第一半导体基板200的接合面299。连接配线369经由导通过孔363连接至由第三层的金属M13形成的所需配线371。
第一半导体基板200和第二半导体基板300通过以使多层配线层270和370彼此相对的方式将面对接合面299的连接配线272和372直接接合而彼此电连接。如稍后所述的制造方法所示，层间绝缘膜260和360由用于防止Cu配线的Cu扩散的铜扩散障壁性绝缘膜和不具有Cu扩散障壁性的绝缘膜的组合形成。除连接配线272和372外的层间绝缘膜260和360的接合通过等离子体接合或通过粘结剂执行。另外，由Cu配线形成的连接配线272和372的直接接合部分通过热扩散而彼此连接。
除上述的将面向接合面299的连接配线272和372直接接合的方法外，也可以使用在多层配线层270和370的正面形成非常薄且均匀的绝缘薄膜并且通过等离子体接合等将它们接合在一起的方法。
那么，在本发明的实施例中，特别是在第一半导体基板200和第二半导体基板300的接合处附近，连接有与连接配线相同层的导电膜(连接配线269和369)以形成接合面配线280。接合面配线280通过凹槽形状的连接孔363连接至位于第二半导体基板300上的金属M13中的配线371并且具有等电位的配线功能。需要注意的是，连接配线269和369是权利要求书所述的导体的示例。
[电源线]
图24是示出了本发明的实施例中的在连接配线369和配线371之间的连接孔363的第一布置示例的图。这里，假定接合面上的配线被铆接至粗宽的电源线的结构。
由此，连接配线369和连接配线269可以与电源配线371的电流路径12同样地流通电流。
图25是示出了本发明的实施例中的在连接配线369和配线371之间的连接孔363的第二布置示例的图。
在第二布置示例中，在粗宽的电源配线371中设置有多个连接配线369和269，从而能够分别地向它们施加电流。
[固体摄像装的制造方法]
图26至图33是示出了本发明的实施例中的固体摄像装置的制造方法的示例的图。应当注意的是，在图中省略具有像素阵列的第一半导体基板200侧的步骤和具有逻辑电路的第二半导体基板300侧的步骤。
首先，如图26所示，在将成为半导体基板250的各半导体芯片部的区域中形成半导体阱区域，并且在该半导体阱区域中形成将成为各像素的光电转换部的光电二极管PD。首先可以形成上文所述的元件分离区域257(未示出)。各光电二极管PD形成为在半导体阱区域的深度方向上延伸。光电二极管PD形成在构成像素阵列210的有效像素阵列212和光学黑区域211中。
此外，在半导体阱区域的正面251侧形成构成各像素的多个像素晶体管。像素晶体管例如可以包括传输晶体管、复位晶体管、放大晶体管和选择晶体管。这里，如上所述，像素晶体管Tr1和Tr2被示出为代表。各像素晶体管Tr1和Tr2形成为包括一对源极/漏极区域和隔着栅极绝缘膜的栅极。
在半导体基板250的正面251侧的上部，隔着层间绝缘膜260，由多层(在本示例中为三层)金属M1至金属M3构成的配线271包括导电过孔261地形成。配线271可以通过双镶嵌法形成。特别地，在层间绝缘膜260上同时形成利用先过孔(via first)的连接孔和配线凹槽并形成用于防止Cu扩散的Cu扩散障壁性金属膜和Cu晶种膜后，通过电镀法埋入Cu材料层。作为Cu扩散障壁性金属膜，列举例如Ta、TaN、Ti、TiN、W、WN、Ru、TiZrN以及含有它们的合金膜。
然后，通过化学机械抛光(CMP：chemical mechanical polishing)法去除多余的Cu材料层，以形成与经平坦化的导电过孔一体的Cu配线。然后，形成未图示的铜扩散障壁性绝缘膜。作为铜扩散障壁性绝缘膜，例如，可以使用SiN、SiC、SiCN和SiON等的绝缘膜。重复此步骤以形成由三层金属M1至金属M3构成的配线271。
然后，如图27所示，依次形成Cu扩散障壁性绝缘膜273、不具有Cu扩散障壁性的第一绝缘膜274和不具有Cu扩散障壁性第二绝缘膜275。第一绝缘膜274和第二绝缘膜275由SiO2膜或SiCOH膜等形成。此外，作为Cu扩散障壁性绝缘膜273，与上述同样地，可以使用例如SiN、SiC、SiCN和SiON等的绝缘膜。Cu扩散障壁性绝缘膜273、第一绝缘膜274和第二绝缘膜275对应于层间绝缘膜260。
然后，使用光刻和蚀刻技术，通过先过孔对第二绝缘膜275、第一绝缘膜274和Cu扩散障壁性绝缘膜273进行图案化以选择性地开口过孔278。然后，对第二绝缘膜275部进行图案化以选择性地形成开口277。特别地，以具有对应于要形成连接配线269的部分的开口276、对应于要形成连接配线272的部分的开口277和过孔278的方式对第二绝缘膜275部进行图案化。
然后，如图28所示，与上述同样地，使用双镶嵌法将Cu材料埋入开口276和开口277以及过孔278中，以形成具有开口268的屏蔽部(连接配线269)和连接至配线271的导电过孔262以及连接配线272。屏蔽部(连接配线269)和连接配线272由第四层金属M4形成。由此，多层配线层270通过由金属M1至金属M4形成的配线271、连接配线272、连接配线269和层间绝缘膜260形成。另外，在多层配线层270的上部，形成有极薄且均匀的绝缘薄膜290。
另一方面，如图29所示，在要成为半导体基板350的各半导体芯片部的区域中形成半导体阱区域。在该半导体阱区域中形成构成逻辑电路310的多个MOS晶体管Tr11至Tr14。这里，如上文所述，MOS晶体管Tr11至Tr14被示出作为代表。可以首先形成上文所述的元件分离区域357(未示出)。
在半导体基板350的表面351侧的上部，隔着层间绝缘膜360，由多层(在本示例中为三层)金属M11至金属M13构成的配线371包括导电过孔361地形成。可以通过双镶嵌法形成配线371。特别地，在层间绝缘膜260上同时形成利用先过孔的连接孔和配线凹槽并形成用于防止Cu扩散的Cu扩散障壁性金属膜和Cu晶种膜后，通过电镀法埋入Cu材料层。作为Cu扩散障壁性金属膜，列举例如Ta、TaN、Ti、TiN、W、WN、Ru、TiZrN以及含有它们的合金膜。然后，通过CMP(化学机械抛光)法去除多余的Cu材料层，以形成与经平坦化的导电过孔一体的Cu配线。然后。然后，形成Cu扩散障壁性绝缘膜(未示出)。作为Cu扩散障壁性绝缘膜，例如，可以使用SiN、SiC、SiCN和SiON等的绝缘膜。重复此步骤以形成由三层金属M11至金属M13构成的配线371。
然后，如图30所示，依次形成Cu扩散障壁性绝缘膜373，不具有Cu扩散障壁性的第一绝缘膜374和不具有Cu扩散障壁性第二绝缘膜375。第一绝缘膜374和第二绝缘膜375由SiO2膜、SiCOH膜等形成。此外，作为Cu扩散障壁性绝缘膜373，与上述同样地，可以使用例如SiN、SiC、SiCN、SiON等的绝缘膜。Cu扩散障壁性绝缘膜373、第一绝缘膜374和第二绝缘膜375对应于层间绝缘膜。然后，使用光刻和蚀刻技术，通过先过孔对第二绝缘膜375、第一绝缘膜374和Cu扩散障壁性绝缘膜373进行图案化以选择性地开口过孔378。然后，对第二绝缘膜375部进行图案化以选择性地形成开口376和开口377。
然后，如图31所示，与上述同样，使用双镶嵌法将Cu材料埋入开口376和377以及过孔378中以形成连接配线369、连接至配线371的导体通孔361和连接配线372。连接配线369和连接配线372由第四层金属M14形成。由此，由金属M11至金属M14构成的配线371、连接配线372、连接配线369和层间绝缘膜260形成多层配线层370。此外，在多层配线层370的上部，形成有极薄且均匀的绝缘薄膜390。
然后，如图32所示，将第一半导体基板200和第二半导体基板300以彼此的多层配线层相对且二者的连接配线272和372直接接触以建立二者之间的电连接的方式接合在一起。简言之，第一半导体基板200和第二半导体基板300物理地接合在一起并且彼此电连接。此时，连接配线269和369也在二者的重叠部分处直接接合在一起。特别地，通过热扩散接合将连接配线272和372连接，并且将连接配线269和369连接。此时的热处理温度约为100℃至500℃。此外，作为层间绝缘膜的绝缘膜通过执行表面处理被等离子接合在一起。需要注意的是，也可以通过粘合剂来接合作为层间绝缘膜的绝缘膜。
以这种方式，由于连接配线269的第一导体和连接配线369的第二导体能够通过首先在接合面299上放置绝缘膜，然后施加热量以使作为导体的铜晶体生长，借此彼此连接，故第一导体和第二导体在接合面299附近彼此电连接。因此，第一导体和第二导体相对于分别形成在第一半导体基板200和第二半导体基板300上的逻辑电路310和配线271布置在更靠近接合面299侧。
然后，如图33所示，以自背面侧仅保留光电二极管PD的必要的膜厚度的方式，使用CMP法等对半导体基板250进行研磨和抛光以减小厚度。
其后，在薄膜的正面上隔着绝缘膜240，包括对应于光学黑区域的光电二极管PD地形成遮光膜231。另外，在与有效像素阵列相对应的光电二极管PD上隔着平坦化膜232形成滤色器221和片上透镜222。
由此，如上述图21所示，执行将接合在一起的第一半导体基板200和第二半导体基板300分割成单个半导体芯片的半导体芯片化，从而获得固体摄像装置100。
这里，作为构成接合面配线280的导电层(连接配线269和369)、连接配线272和372，以及与它们同层的配线的金属M4和金属M14，除Cu外，还可以使用Al、W、Ti、Ta、Mo、Ru等的单一材料或合金。
应当注意的是，尽管在本示例中，已假定图5的a的Cu配线的形状而进行说明，然而也可以采用其它形状。
[变形例]
尽管，在上述实施例中，堆叠有第一半导体基板81和第二半导体基板82，但是还可以堆叠另一基板。
图34是示出了根据本发明的实施例的变形例的固体摄像装置100的示例的截面图。
在该变形例中，在第一半导体基板200和第二半导体基板300的下侧进一步堆叠第三半导体基板400。通过堆叠三层半导体基板，并通过堆叠具有各种功能的基板，能够实现图像传感器的高性能或者芯片尺寸的缩小。需要注意的是，根据本发明的固体摄像元件的半导体基板的堆叠层数不限于三层以下，并且可以为四层以上。
<5.对电源配线的适用例>
[模拟电源的强化]
图35是示出了本发明的实施例中的半导体基板600的平面图的示例的图。该示例将接合面附近的导体(这里，铜)的配线用途适用为模拟电路的电源配线。
在该示例中，除逻辑电路610外，半导体基板600还包括连接至半导体基板600的外围上的输入/输出焊盘690的模拟宏(analog macro)620。除在模拟宏620和输入/输出焊盘690之间的普通电源配线631和632外，还并行地布线配线用途633，从而实现配线电阻的减小。
这里，电源配线632是普通金属层的最上层，电源配线631比电源配线632低一层。通过将电源线632和电源线631铆接连接使用，实现电源的强化。在本实施例中，在最上层金属的电源配线632的更上层中铆接连接配线用途633，由此能够使用三层以上配线层来减小电阻。
此外，可以通过铆接来连接配线用途633和最上层金属的电源配线632这两层，以抑制电阻。此外，通过仅使用配线用途633作为模拟电源能够减少配线层的数量并且实现成本降低。
图36是示出了本发明的实施例中的电源配线的第一布置示例的图。
在图36中，由标记“●”表示的VDD电源表示电流流向图36中的近前侧，而由标记“×”表示的VSS电源表示电流流向图36中的内侧。在该示例中，在垂直方向上仅配线VDD电源和VSS电源中的一者。在这种情况下，尽管在图36中的水平方向上交替布置VDD电源和VSS电源，但是在垂直方向上，仅设置一个电源的电源线。因此，存在如下可能性：在由电流产生的磁场的影响下，在第一半导体基板81的像素区域83中形成的导体环路中产生的感应电动势的变化可引起噪声，并且可对图像质量有影响。因此，期望如下考虑到磁场的影响来布置配线。
图37是示出了本发明的实施例中的电源配线的第二布置示例的图。
在该示例中，考虑到上述磁场的影响，以在垂直方向上交替放置VDD电源和VSS电源的方式布置电源配线632。由此，能够抑制受磁场影响的感应电动势的变化。另外，通过将配线用途633铆接连接至电源配线632，能够减小配线电阻。
[数字电源的强化]
图38和图39是示出了本发明的实施例中的数字电源配线的第一布置示例的图。
在该示例中，电源配线631和632在水平方向上进行电源配线并且在垂直方向上使用配线用途633来强化电源。由此，在遮光性能和电源强化均得以实现的同时，能够增加信号配线的资源。另外，通过将VDD电源或VSS电源在水平方向和垂直方向上均不连续排列的设计，能够消除磁场的影响。
图40是示出了本发明的实施例中的数字电源配线的第二布置示例的图。
在该示例中，在水平方向上配线作为最上层的金属层的电源配线632和配线用途633。由此，能够实现遮光性和抗噪声性。
[从输入/输出焊盘引出配线]
图41是示出了从本发明的实施例中的输入/输入焊盘690引出配线的示例的图。
在该示例中，从第二半导体基板82的输入/输出焊盘690引出电源配线是通过配线用途633从电源配线环680引出而实现的。特别地，配线用途633与电源配线环680的铝层交叉并且通过连接孔向上拉。由此，能够抑制因拉入而产生的阻力。
应当注意的是，尽管本示例对配线用途633穿过电源配线环680的上侧的示例进行了说明，但是在包括最上层金属等的模拟宏或数字宏进一步布置在配线用途633的内侧的情况下，能够想到将配线用途633在模拟宏或数字宏上方穿过。由此，能够省略绕过电源配线632敷设的额外区域。
[电源配线环的电阻减小]
图42是示出了本发明的实施例中的配线用途683适用至电源配线环680的示例的图。
本示例示出了配线用途683通过铆接连接至第二半导体基板82的电源配线环680的配线682的示例。由此，能够减小连接至输入/输出焊盘690的电阻总线的阻力，并且能够缓和平面图的布置的限制。
图43是示出了连接至本发明的实施例的输入/输出焊盘690的电阻总线的示例的图。
连接至输入/输出焊盘690的电阻总线包括多个电阻663。在电阻总线中，设置有用于保护被保护元件661免受静电放电(ESD：Electro-Static Discharge)的保护电路662。相比之下，通过如上所述般设置配线用途683，能够减小电阻总线的阻力。
以这种方式，根据本发明的实施例，通过将基板的正面上的导体用作配线，能够实现半导体基板的接合面附近区域的有效利用。此外，通过增加电路路径，能够实现配线电阻的减小。
<6.内窥镜手术系统应用的示例>
根据本发明的技术(本技术)可以应用于各种产品。例如，根据本发明的技术可以应用于内窥镜手术系统。
图44是示出了可以应用根据本发明的实施例的技术(本技术)的内窥镜手术系统的示意性构造的示例的图。
在图44中，示出了外科大夫(医生)11131正在使用内窥镜手术系统11000为在病床11133上的患者11132执行手术的状态。如图所示，内窥镜手术系统11000包括内窥镜11100、诸如气腹管11111和能量装置11112等其它手术工具11110、支撑内窥镜11100的支撑臂装置11120和推车11200以及搭载有用于内窥镜手术的各种装置的推车11200。
内窥镜11100包括镜筒11101和摄像头11102，其中，镜筒11101具有从其远端起预定长度的待插入患者11132的体腔的区域，并且摄像头11102连接至镜筒11101的近端。在所示出的示例中，内窥镜11100被示出为包括具有硬型镜筒11101的刚性内窥镜。然而，内窥镜11100也可以是包括具有柔性镜筒11101的柔性内窥镜。
镜筒11101在其远端具有用于安装物镜的开口部。光源装置11203连接至内窥镜11100使得由光源装置11203产生的光通过在镜筒11101内部延伸的光导被引入到镜筒11101的远端，并且光通过物镜向患者11132体腔中的观察目标照射。需要注意的是，内窥镜11100可以是前视内窥镜，或者可以是斜视内窥镜或者侧视内窥镜。
在摄像头11102的内侧设置有光学系统和摄像元件，使得来自观察目标的反射光(观察光)被光学系统聚集在摄像元件上。摄像元件对观察光进行光电转换，以产生与观察光相对应的电信号，即与观察图像相对应的图像信号。图像信号被作为RAW数据传输至CCU11201。
CCU 11201包括中央处理单元(CPU：central processing unit)、图形处理单元(GPU：graphics processing unit)等，并且集中地控制内窥镜11100和显示装置11202的操作。另外，CCU 11201从摄像头11102接收图像信号，并且对图像信号执行诸如显影处理(去马赛克处理)等用于显示基于图像信号的图像的各种图像处理。
显示装置11202在CCU 11201的控制下显示基于已由CCU 11201进行图像处理的图像信号的图像。
光源装置11203包括诸如例如发光二极管(LED：light emitting diode)等光源并且在对手术区域等摄像时向内窥镜11100提供照射光。
输入装置11204是用于内窥镜手术系统11000的输入接口。使用者可以通过输入装置11204执行输入到内窥镜手术系统11000的各种类型信息或指令的输入。例如，使用者将输入指令等来改变内窥镜11100的摄像条件(照射光的类型、放大率或焦距等)。
治疗工具控制装置11205控制用于烧灼或切开组织、密封血管等的能量装置11112的驱动。气腹装置11206通过气腹管11111将气体送入患者11132的体腔内以便对体腔充气，以确保内窥镜11100的视野并且确保外科大夫的工作空间。记录器11207是能够记录与手术有关的各种类型的信息的装置。打印机11208是能够以诸如文本、图像或图形等各种形式打印与手术有关的各种类型的信息的装置。
需要注意的是，向内窥镜11100提供手术区域被摄像时的照射光的光源装置11203可以包括诸如包含LED、激光光源或者它们的组合的白光源。在白光源包括红、绿、蓝(RGB)激光光源的组合的情况下，因为可以高精度地控制各种颜色(各个波长)的输出强度和输出时序，所以可以由光源装置11203执行拍摄图像的白平衡调整。另外，在这种情况下，如果来自各个RGB激光光源的激光束分时地照射到观察目标上，并且与照射时序同步地控制摄像头11102的摄像元件的驱动，则也能够分时地获取对应于R、G和B各者的图像。根据此方法，即使没有为摄像元件设置滤色器，也能够获得彩色图像。
另外，可以控制光源装置11203，使得要输出的光强度以每预定时间改变。通过与光强度的改变的时序同步地控制摄像头11102的摄像元件的驱动，并由此分时地获取图像并且合成所述图像，能够创建没有曝光不足阴影和过曝高光的高动态范围的图像。
另外，光源装置11203可以被构造为提供能够用于特殊光观察的预定波长带的光。在特殊光观察中，例如，利用人体组织中光吸收的波长依赖性来照射与普通观察的照射光(即白光)相比更窄波段的光，从而以高对比度进行对诸如粘膜的表面的血管等预定组织摄像的窄带观察。可选地，在特殊光观察中，可以执行基于照射激发光而产生的荧光来获得图像的荧光观察。在荧光观察中，可以通过将激发光照射到身体组织上来观察来自身体组织的荧光(自体荧光观察)或者通过局部注射诸如吲哚菁绿(ICG)等试剂并且将与试剂的荧光波长对应的激发光照射到人体组织上来获得荧光图像。光源装置11203可以被构造为提供适于上述的特殊光观察的窄带光和/或激发光。
图45是示出了图44所示的摄像头11102和CCU 11201的功能构造的示例的框图。
摄像头11102包括透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制单元11413。摄像头11102和CCU 11201通过传输电缆11400彼此连接以进行通信。
透镜单元11401是设置在与镜筒11101的连接位置处的光学系统。从镜筒11101的远端获取的观察光被引导到摄像头11102并且被引入透镜单元11401中。透镜单元11401包括包含变焦透镜和聚焦透镜的多个透镜的组合。
摄像单元11402包含的摄像元件的数量可以是一个(单板型)或者是多个(多板型)。例如，在摄像单元11402被构造为多板型的情况下，通过摄像元件生成与R、G和B各者相对应的图像信号，并且可以合成图像信号以获得彩色图像。摄像单元11402还可以被构造为具有用于分别获取右眼用图像信号和左眼用图像信号的一对摄像元件，以便进行三维(3D)显示。如果执行3D显示，则外科大夫11131能够更准确地理解手术区域中活体组织的深度。应当注意的是，在摄像单元11402被构造为立体型的情况下，设置有与各个摄像元件相对应的透镜单元11401的多个系统。
此外，摄像单元11402不必须设置在摄像头11102上。例如，摄像单元11402可以在镜筒11101内部设置在物镜正后方。
驱动单元11403包括致动器，并且在摄像头控制单元11405的控制下，沿光轴以预定距离移动透镜单元11401的变焦透镜和聚焦透镜。因此，能够适当地调整由摄像单元11402拍摄的图像的放大率和焦点。
通信单元11404包括用于向CCU 11201发送各种类型的信息和接收来自CCU 11201的各种类型信息的通信装置。通信单元11404通过传输电缆11400将从摄像单元11402获取的图像信号作为RAW数据发送到CCU 11201。
另外，通信单元11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并将该控制信号提供给摄像头控制单元11405。控制信号包括与摄像条件相关的信息，诸如例如指定拍摄图像的帧率的信息、指定拍摄图像时的曝光值的信息和/或指定拍摄图像的放大率和焦点的信息等。
应当注意的是，诸如帧率、曝光值、放大率或焦点等的图像拍摄条件可以由使用者指定或者可以由CCU 11201的控制单元11413基于获得的图像信号自动设置。在后一种情况下，内窥镜11100包括了自动曝光(AE：auto exposure)功能、自动聚焦(AF：auto focus)功能和自动白平衡(AWB：auto white balance)功能。
摄像头控制单元11405基于通过通信单元11404接收到的来自CCU 11201的控制信号来控制摄像头11102的驱动。
通信单元11411包括用于向摄像头11102发送各种类型的信息和接收来自摄像头11102的各种类型的信息的通信装置。通过传输电缆11400，通信单元11411接收从摄像头11102发送过来的图像信号。
此外，通信单元11411向摄像头11102发送用于控制摄像头11102的驱动的控制信号。图像信号和控制信号可以通过电通信或光通信等传输。
图像处理单元11412对从摄像头11102发送过来的RAW数据形式的图像信号执行各种图像处理。
控制单元11413执行与由内窥镜11100对手术区域等的摄像和通过对手术区域等的摄像而获得的拍摄图像的显示相关的各种类型的控制。例如，控制单元11413产生用于控制摄像头11102的驱动的控制信号。
此外，控制单元11413基于已经由图像处理单元11412进行图像处理的图像信号来控制显示装置11202显示对手术区域等摄像的摄像图像。因此，控制单元11413可以使用各种图像识别技术来识别摄像图像中的各种对象。例如，控制单元11413可以通过检测包含在摄像图像中的对象的边缘的形状、颜色等来识别诸如镊子等手术工具、特定的活体区域、出血、当使用能量装置11112时的雾等。当控制单元11413控制显示装置11202显示摄像图像时，控制单元11413可以使用识别的结果，将各种类型的手术支持的信息以与手术区域的图像重叠的方式显示。当以重叠的方式显示手术支持信息并且呈现给外科大夫11131时，能够减轻外科大夫11131的负担，并且外科医生11131可以确信地进行手术。
将摄像头11102和CCU 11201彼此连接的传输电缆11400是能够用于电信号通信的电信号电缆、能够用于光通信的光纤或者能够用于电通信和光通信二者的复合电缆。
这里，虽然在所示示例中，通过使用传输电缆11400的有线通信来执行通信，但是也可以通过无线通信来执行摄像头11102和CCU 11201之间的通信。
已经对可以应用根据本发明的技术的内窥镜手术系统的示例进行了说明。根据本发明的技术可以应用于摄像单元11402。特别地，能够实现摄像单元11402中的半导体基板的接合面附近的区域的有效利用。
这里需要注意的是，尽管将内窥镜手术系统作为示例进行说明，但是根据本发明的技术例如还可以应用于例如显微手术系统等。
<7.对移动体的适用例>
根据本发明的技术(本技术)可以应用到各种产品。例如，根据本发明的技术可以实现为搭载在诸如汽车、电动车、混合动力汽车、摩托车、自行车、个人移动设备、飞机、无人机、船舶或机器人等任意类型的移动体上的装置。
图46是示出了作为可以应用根据本发明的实施例的技术的移动体控制系统的示例的车辆控制系统的示意性构造的示例的框图。
车辆控制系统12000包括通过通信网络12001彼此连接的多个电子控制单元。在图46所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，示出了作为集成控制单元12050的功能构造的微型计算机12051、声音/图像输出部12052和车载网络接口(I/F：interface)12053。
驱动系统控制单元12010根据各种类型的程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作如下装置的控制装置：诸如内燃机、驱动马达等用于产生车辆驱动力的驱动力产生装置、将驱动力传递到车轮的驱动力传递机构、调整车辆转向角的转向机构和产生车辆制动力的制动装置等。
车身系统控制单元12020根据各种类型的程序控制设置于车身的各种类型的装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、倒车灯、刹车灯、转向灯或雾灯等各种灯的控制装置。在这种情况下，可以向车身系统控制单元12020输入从替代钥匙的移动装置发送的无线电波或者各种开关的信号。车身系统控制单元12020接收这些无线电波或者信号的输入，并且控制车辆的门锁装置、电动车窗装置或车灯等。
车外信息检测单元12030检测关于包括车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030连接有摄像部12031。车外信息检测单元12030使摄像部12031拍摄车辆外部的图像，并且接收所拍摄的图像。基于所接收到的图像，车外信息检测单元12030可以执行诸如人、车辆、障碍物、标志、路面上的字符等的对象的检测处理，或者距上述对象的距离检测处理。
摄像部12031是接收光线并且输出与接收到光的光量相对应的电信号的光学传感器。摄像部12031可以将电信号作为图像输出，或者可以将电信号作为关于测量的距离的信息输出。此外，由摄像部12031接收的光可以是可见光，或者可以是诸如红外线等不可见光。
车内信息检测单元12040检测关于车辆的内部的信息。车内信息检测单元12040例如与检测驾驶员状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括拍摄驾驶员的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或者驾驶员的集中程度，或者可以确定驾驶员是否在打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车内外的信息来计算驱动力产生装置、转向机构或者制动装置的控制目标值，并且向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS：advanced driver assistance system)的功能的协同控制，ADAS功能包括车辆的碰撞避免或冲击缓和、基于跟车距离的跟随驾驶、车速维持驾驶、车辆碰撞警告或车辆偏离车道警告等。
此外，基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车内外的信息，通过控制驱动力产生装置、转向机构或制动装置等，微型计算机12051可以执行旨在实现自动驾驶等的协同控制，自动驾驶使车辆能够在不依赖驾驶员的操作的情况下自主地行驶。
此外，基于由车外信息检测单元12030获取的关于车辆外部的信息，微型计算机12051可以向车身系统控制单元12020输出控制命令。例如，微型计算机12051可以例如根据由车外信息检测单元12030检测到的前行车辆或对向车辆的位置，以从远光变为近光的方式控制前照灯，由此执行旨在防止眩光的协同控制。
声音/图像输出部12052将声音和图像中的至少一者的输出信号发送到能够在视觉或者听觉上通知车辆乘客或车辆外部的输出装置。在图46的示例中，音频扬声器12061、显示部12062和仪表板12063被示出为输出装置。显示部12062例如可以包括车载显示器和平视显示器中的至少一者。
图47是说明摄像部12031的安装位置的示例的图。
在图47中，摄像部12031包括摄像部12101、12102、12103、12104和12105。
摄像部12031包括摄像部12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、侧视镜、后保险杠和后门的位置处以及车内挡风玻璃的上部的位置处等。设置于前鼻的摄像部12101和设置于车内挡风玻璃上部的摄像部12105主要获取车辆12100前方的图像。设置于侧视镜的摄像部12102和12103主要获取车辆12100侧方的图像。设置于后保险杠或后门上的摄像部12104主要获取车辆12100后方的图像。设置于车内挡风玻璃上部的摄像部12105主要用于检测前行车辆、行人、障碍物、信号、交通标志或车道等。
顺便提及，图47示出了摄像部12101至摄像部12104的摄像范围的示例。摄像范围12111代表设置于前鼻的摄像部12101的摄像范围。摄像范围12112和12113分别代表设置于侧视镜的摄像部12102和摄像部12103的摄像范围。摄像范围12114代表设置于后保险杠或后门上的摄像部12104的摄像范围。例如，通过叠加由摄像部12101至12104拍摄的图像数据来获得从上方观察时的车辆12100的鸟瞰图像。
摄像部12101至12104中的至少一者可以具有获取距离信息的功能。例如，摄像部12101至12104中的至少一者可以是由多个摄像元件组成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
例如，基于从摄像部12101至12104获取的距离信息，微型计算机12051可以确定距在摄像范围12111到12114内的各个三维对象的距离和所述距离的时间变化(相对于车辆12100的相对速度)，从而提取特别是位于车辆12100的行驶路径并且以预定速度(例如，等于或大于0千米/小时)沿与车辆12100大致相同的方向行驶的最靠近的三维物体作为前行车辆。此外，微型计算机12051可以预先设定与前行车辆的前方要保持跟随距离，并且进行自动制动控制(包括跟随停止控制)或自动加速控制(包括跟随起动控制)等。因此，可以执行旨在使车辆不依赖于驾驶员的操作而自动行驶等的协同控制。
例如，基于从摄像部12101至12104获取的距离信息，微型计算机12501可以将关于三维物体的三维物体数据分类为两轮车辆、标准车辆、大型车辆、行人、电线杆和其它三维物体的三维对象数据，提取分类后的三维对象数据，并且将提取的三维物体数据用于障碍物的自动躲避。例如，微型计算机12051将车辆12100周围的障碍物分类为车辆12100的驾驶员能够视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定用于指示与各个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或者高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或者显示部12062向驾驶员发出警告，并且通过驱动系统控制单元12010执行强制减速或者规避转向。由此微型计算机12051可以协助驾驶以避免碰撞。
摄像部12101至12104中至少一者可以是检测红外线的红外相机。微型计算机12051可以例如通过确定摄像部12101至12104的拍摄图像中是否存在行人来识别行人。例如，对行人的这种识别是通过如下步骤执行的：提取作为红外相机的摄像部12101至12104的摄像图像中的特征点的步骤；以及对一系列代表物体轮廓的特征点进行模式匹配处理以确定是否是行人的步骤。当微型计算机12051确定在摄像部12101至12104的摄像图像中存在行人，并因此识别出行人时，声音/图像输出部12052将控制显示部12062以将用于强调的方形轮廓线以叠加的方式显示在识别出的行人上。此外，声音/图像输出部12052还可以以在需要的位置处显示代表行人的图标等的方式控制显示部12062。
以上已经说明了可以应用本发明的技术的车辆控制系统的示例。根据本发明的技术可以应用于摄像部12031。特别地，能够实现摄像部12031中的半导体基板的接合面附近的区域的有效利用。
应当注意的是，上述的实施例示出了实施本发明的示例，并且实施例中的事项和在权利要求书中的发明特定事项分别具有对应关系。类似地，权利要求书中的发明特定事项和本发明的实施例中使用相同名称的事项分别具有对应关系。然而，本发明不限于该实施例，并且可以在不脱离本发明的范围的情况下实施各种变化来实施本发明。
需要注意的是，本发明也可以采用如下所述的这种构造：
(1)
一种半导体装置，其中，
在分别形成有多层配线层的多个半导体基板被接合在一起并且所述多层配线层被彼此电连接的堆叠半导体基板中，
形成于所述多个半导体基板的接合面附近的导体沿接合面方向被通电。
(2)
根据(1)所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分的平面长边等于或大于连接孔连接面的宽度的两倍。
(3)
根据(1)或(2)所述的半导体装置，其中，
在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体中的仅一者在所述半导体基板中具有连接孔。
(4)
根据(1)至(3)中任一项所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分不与另一所述半导体基板上的所述导体电连接。
(5)
根据(1)至(4)中任一项所述的半导体装置，其中，
在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体的形状不同。
(6)
根据(1)至(5)中任一项所述的半导体装置，其中，
在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体在所述接合面方向上以错开预定距离的关系接合。
(7)
根据(1)至(6)中任一项所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分具有平面纵横比大于1的形状。
(8)
根据(7)所述的半导体装置，其中，
在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体在所述接合面上以沿长边方向彼此正交的方式接合。
(9)
根据(7)所述的半导体装置，其中，
在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体在所述接合面上以沿长边方向并行延伸的方式接合。
(10)
根据(1)至(9)中任一项所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分具有平面纵横比大于1的矩形形状或椭圆形状。
(11)
根据(1)至(9)中任一项所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分具有由平面纵横比大于1的矩形的组合构成的多边形形状。
(12)
根据(1)至(11)中任一项所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分设置在包围输入/输出焊盘的内侧的周围的区域中。
(13)
根据(1)至(11)中任一项所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分设置在输入/输出焊盘的内侧的矩形区域中。
(14)
根据(1)至(11)中任一项所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分设置为与电源配线并行。
[附图标记列表]
10 摄像元件
11 像素
12 电流路径
19 垂直信号线(VSL)
20 垂直驱动电路
30 水平驱动电路
40 控制电路
50 列信号处理电路
59 水平信号线
60 输出电路
81、82 半导体基板
83 像素区域
84 控制电路
85 逻辑电路
86 模拟电路
91 虚设铜配线
92 具有连接孔的铜配线
93 配线用途的铜配线
94 屏蔽用途的铜配线
98输入/输出(IO)焊盘
99 接合面
100 固体摄像装置
200、300、400、600 半导体基板
201至203、301至303 铜配线
209、309 连接孔
610 逻辑电路
620 模拟宏
631 电源配线(最上层的下层)
632 电源配线(最上层)
633 配线用途
661 被保护元件
662 保护电路
663 电阻
680 电源配线环
682 配线
683 配线用途
690 输入/输出(IO)焊盘

Claims (14)

1.一种半导体装置，其中，
在分别形成有多层配线层的多个半导体基板被接合在一起并且所述多层配线层被彼此电连接的堆叠半导体基板中，
形成于所述多个半导体基板的接合面附近的导体沿接合面方向被通电。
2.根据权利要求1所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分的平面长边等于或大于连接孔连接面的宽度的两倍。
3.根据权利要求1所述的半导体装置，其中，
在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体中的仅一者在所述半导体基板中具有连接孔。
4.根据权利要求1所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分不与另一所述半导体基板上的所述导体电连接。
5.根据权利要求1所述的半导体装置，其中，
在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体的形状不同。
6.根据权利要求1所述的半导体装置，其中，
在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体在所述接合面方向上以错开预定距离的关系接合。
7.根据权利要求1所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分具有平面纵横比大于1的形状。
8.根据权利要求7所述的半导体装置，其中，
在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体在所述接合面上以沿长边方向彼此正交的方式接合。
9.根据权利要求7所述的半导体装置，其中，
在形成于所述接合面附近的所述导体的至少一部分中，在所述接合面上相对的所述导体在所述接合面上以沿长边方向并行延伸的方式接合。
10.根据权利要求1所述的半导体装置，其中
形成于所述接合面附近的所述导体的至少一部分具有平面纵横比大于1的矩形形状或椭圆形状。
11.根据权利要求1所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分具有由平面纵横比大于1的矩形的组合构成的多边形形状。
12.根据权利要求1所述的半导体装置，其中，
形成于所述接合面附近的所述导体的至少一部分设置在包围输入/输出焊盘的内侧的周围的区域中。
13.根据权利要求1所述的半导体装置，其中
形成于所述接合面附近的所述导体的至少一部分设置在输入/输出焊盘的内侧的矩形区域中。
14.根据权利要求1所述的摄像装置，其中
形成于所述接合面附近的所述导体的至少一部分设置为与电源配线并行。
CN201980054568.2A 2018-08-31 2019-08-02 半导体装置 Active CN112585750B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018162382 2018-08-31
JP2018-162382 2018-08-31
PCT/JP2019/030391 WO2020044943A1 (ja) 2018-08-31 2019-08-02 半導体装置

Publications (2)

Publication Number Publication Date
CN112585750A true CN112585750A (zh) 2021-03-30
CN112585750B CN112585750B (zh) 2024-09-17

Family

ID=69643552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980054568.2A Active CN112585750B (zh) 2018-08-31 2019-08-02 半导体装置

Country Status (6)

Country Link
US (1) US12002831B2 (zh)
EP (1) EP3846204A4 (zh)
JP (1) JP7291148B2 (zh)
KR (2) KR102692107B1 (zh)
CN (1) CN112585750B (zh)
WO (1) WO2020044943A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI793921B (zh) * 2021-12-13 2023-02-21 友達光電股份有限公司 顯示面板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3646381B1 (en) * 2017-06-29 2023-05-31 Sony Semiconductor Solutions Corporation Wafer bonded back illuminated imager
US20210305303A1 (en) * 2020-03-31 2021-09-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photoelectric conversion system, and moving object
JP2022007971A (ja) * 2020-03-31 2022-01-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
KR102432494B1 (ko) * 2020-04-28 2022-08-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 소자에서의 자체 정렬 에칭
US11342326B2 (en) 2020-04-28 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned etch in semiconductor devices
US11557572B2 (en) * 2021-05-13 2023-01-17 Nanya Technology Corporation Semiconductor device with stacked dies and method for fabricating the same
WO2024190226A1 (ja) * 2023-03-13 2024-09-19 ソニーグループ株式会社 積層構造体および半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010009505A1 (en) * 2000-01-25 2001-07-26 Hirotaka Nishizawa IC card
CN1828868A (zh) * 2005-02-14 2006-09-06 三星电子株式会社 具有改进的灵敏度的图像传感器及其制造方法
CN102446932A (zh) * 2010-10-04 2012-05-09 索尼公司 固态成像装置、其制造方法以及电子设备
CN102629616A (zh) * 2011-02-08 2012-08-08 索尼公司 固态成像装置、其制造方法及电子设备
JP2012212911A (ja) * 2005-02-21 2012-11-01 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
US20130107075A1 (en) * 2010-06-30 2013-05-02 Canon Kabushiki Kaisha Solid-state imaging device and imaging system
JP2014082514A (ja) * 2013-12-18 2014-05-08 Sony Corp 半導体装置とその製造方法
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
CN104916611A (zh) * 2014-03-12 2015-09-16 株式会社东芝 半导体芯片以及半导体封装
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033894A (ja) 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2012064709A (ja) 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
KR102084337B1 (ko) 2011-05-24 2020-04-23 소니 주식회사 반도체 장치
JP6127360B2 (ja) 2011-09-27 2017-05-17 ソニー株式会社 半導体装置および半導体装置の製造方法
KR102492854B1 (ko) 2015-03-03 2023-01-31 소니그룹주식회사 반도체 장치 및 전자 기기
JP2017183407A (ja) 2016-03-29 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010009505A1 (en) * 2000-01-25 2001-07-26 Hirotaka Nishizawa IC card
CN1828868A (zh) * 2005-02-14 2006-09-06 三星电子株式会社 具有改进的灵敏度的图像传感器及其制造方法
JP2012212911A (ja) * 2005-02-21 2012-11-01 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
US20130107075A1 (en) * 2010-06-30 2013-05-02 Canon Kabushiki Kaisha Solid-state imaging device and imaging system
CN102446932A (zh) * 2010-10-04 2012-05-09 索尼公司 固态成像装置、其制造方法以及电子设备
CN102629616A (zh) * 2011-02-08 2012-08-08 索尼公司 固态成像装置、其制造方法及电子设备
US20160020240A1 (en) * 2011-02-08 2016-01-21 Sony Corporation Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
JP2014082514A (ja) * 2013-12-18 2014-05-08 Sony Corp 半導体装置とその製造方法
CN104916611A (zh) * 2014-03-12 2015-09-16 株式会社东芝 半导体芯片以及半导体封装
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI793921B (zh) * 2021-12-13 2023-02-21 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
EP3846204A1 (en) 2021-07-07
JP7291148B2 (ja) 2023-06-14
EP3846204A4 (en) 2023-07-26
TW202013704A (zh) 2020-04-01
KR20210046657A (ko) 2021-04-28
KR102692107B1 (ko) 2024-08-06
KR20240122587A (ko) 2024-08-12
JPWO2020044943A1 (ja) 2021-08-26
CN112585750B (zh) 2024-09-17
US12002831B2 (en) 2024-06-04
US20210351219A1 (en) 2021-11-11
WO2020044943A1 (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
CN112585750B (zh) 半导体装置
WO2020189534A1 (ja) 撮像素子および半導体素子
JP7472032B2 (ja) 撮像素子および電子機器
WO2020137285A1 (ja) 撮像素子および撮像素子の製造方法
US11990366B2 (en) Semiconductor device and method for manufacturing the same, and electronic apparatus
US20220262832A1 (en) Semiconductor device and imaging device
WO2020179494A1 (ja) 半導体装置および撮像装置
WO2022172711A1 (ja) 光電変換素子および電子機器
TWI810326B (zh) 光電轉換元件
WO2024111457A1 (ja) 光検出装置、その製造方法、及び電子機器
WO2024095751A1 (ja) 光検出装置及び電子機器
WO2024157747A1 (ja) 固体撮像装置
WO2024101204A1 (ja) 光検出装置及び積層基板
WO2024101203A1 (ja) 光検出装置及び積層基板
WO2024202748A1 (ja) 光検出装置および電子機器
US20240047503A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
WO2024057814A1 (ja) 光検出装置および電子機器
WO2023106023A1 (ja) 光検出装置及び電子機器
WO2023157819A1 (ja) 光検出装置および電子機器
WO2023248926A1 (ja) 撮像素子及び電子機器
US20240038807A1 (en) Solid-state imaging device
WO2023105783A1 (ja) 固体撮像装置およびその製造方法
WO2020116040A1 (ja) 半導体装置及び電子機器
KR20240118121A (ko) 수광 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant