KR20210046657A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20210046657A
KR20210046657A KR1020217002870A KR20217002870A KR20210046657A KR 20210046657 A KR20210046657 A KR 20210046657A KR 1020217002870 A KR1020217002870 A KR 1020217002870A KR 20217002870 A KR20217002870 A KR 20217002870A KR 20210046657 A KR20210046657 A KR 20210046657A
Authority
KR
South Korea
Prior art keywords
bonding surface
wiring
semiconductor substrate
semiconductor device
vicinity
Prior art date
Application number
KR1020217002870A
Other languages
English (en)
Inventor
하지메 야마기시
에이지 사토
아키라 야마자키
타카유키 세키하라
마코토 하야후치
슌스케 이시자키
šœ스케 이시자키
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20210046657A publication Critical patent/KR20210046657A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

복수의 반도체 기판의 다층 배선층 사이가 전기적으로 접속된 적층 반도체 기판으로 이루어지는 반도체 장치에서, 반도체 기판의 접합면 부근에서의 영역의 유효 이용을 도모한다. 적층 반도체 기판은, 각각에 다층 배선층이 형성되는 복수의 반도체 기판으로 이루어진다. 이 적층 반도체 기판에서는, 다층 배선층 사이가 전기적으로 접속되어 접합된다. 이들 복수의 반도체 기판의 접합면 부근에는, 도전체가 형성된다. 이 도전체는, 접합면 방향으로 통전이 행해지도록 형성된다.

Description

반도체 장치
본 기술은, 반도체 장치에 관한 것이다. 상세하게는, 복수의 반도체 기판의 다층 배선층 사이가 전기적으로 접속된 적층 반도체 기판으로 이루어지는 반도체 장치에 관한 것이다.
근래, 디지털 카메라의 보급이 점차로 진행되고 있다. 이에 의해, 디지털 카메라의 중심 부품인 고체 촬상 장치(이미지 센서)의 수요가 점점 높아지고 있다. 고체 촬상 장치의 성능면에서는, 고화질화 및 고기능화를 실현하기 위한 기술 개발이 진행되고 있다. 한편, 촬상 기능을 갖는 휴대 단말(휴대 전화기, PDA(Personal Digital Assistant), 노트 PC(Personal Computer)나 태블릿 PC 등)의 보급도 진행되고 있다. 이에 의해, 이들 휴대 단말의 휴대성을 높이기 위해, 고체 촬상 장치나 그것을 구성하는 부품의 소형화, 경량화 및 박형화가 진행되고 있다. 또한, 이들 휴대 단말의 보급 확대를 위해, 고체 촬상 장치나 그것을 구성하는 부품의 저비용화도 진행되고 있다.
일반적으로, 고체 촬상 장치(예를 들면, MOS(Metal Oxide Semiconductor)형 고체 촬상 장치는, 실리콘 기판의 수광면측에 광전변환부나 증폭 회로, 다층 배선층을 형성하고, 그 위에 컬러 필터나 온 칩 마이크로 렌즈를 형성함으로써 구성된다. 또한, 그 수광면측에는, 접착제 등의 스페이서에 의해 커버 글라스가 첩합된다. 또한, 그 수광면의 반대측에는, 단자가 형성된다. 이 고체 촬상 장치에는, 출력되는 신호에 대해 소정의 처리를 행하는 신호 처리 회로가 접속된다. 고체 촬상 장치의 다기능화에 따라, 신호 처리 회로에서 행해지는 처리는 증가하는 경향에 있다.
이와 같이 복수의 반도체 기판이 접속된 구성을 소형화하기 위해, 다양한 수단이 강구되고 있다. 예를 들면, SiP(System in Package) 기술에 의해, 복수의 반도체 기판을 하나의 패키지 내에 봉지하는 것이 행해지고 있다. 이에 의해, 실장 면적을 작게 할 수 있고, 전체의 구성의 소형화를 실현할 수 있다. 그렇지만, SiP에서는 반도체 기판 사이를 접속하는 배선에 의해 전송 거리가 길어져서, 고속 동작이 방해될 우려가 있다.
이에 대해, 화소 영역을 포함하는 제1 반도체 기판과, 로직 회로를 포함하는 제2 반도체 기판을 첩합시켜서 접합함에 의해 구성된 고체 촬상 장치가 제안되어 있다(예를 들면, 특허 문헌 1 참조.). 이와 같은 구성에 의하면, 신호를 고속으로 전송하는 것이 가능해진다. 이 고체 촬상 장치에서는, 함께 반제품 상태의 화소 어레이를 구비한 제1 반도체 기판과, 로직 회로를 구비한 제2 반도체 기판을 첩합시키고, 제1 반도체 기판을 박막화한 후, 화소 어레이와 로직 회로의 접속이 이루어진다. 여기서, 접속은, 제1 반도체 기판의 필요한 배선에 접속하는 접속 도체와, 제1 반도체 기판을 관통하여 제2 반도체 기판의 필요한 배선에 접속하는 관통 접속 도체와, 양 접속 도체를 연결하는 연결 도체로 이루어지는 접속 배선을 형성하여 행해진다. 그 후, 완성품 상태에서 칩화되어, 이면 조사형의 고체 촬상 장치로서 구성된다.
한편, 복수의 반도체 기판을 접합하여 이루어지는 고체 촬상 장치에서, 관통 접속 도체에 의한 전기적 접속법이 아니라, 양 반도체 기판의 표면에 구리(Cu) 전극을 취출하여 접속시키는 방법이 제안되어 있다(예를 들면, 특허 문헌 2 참조.).
특허 문헌 1: 일본 특개2012-064709호 공보 특허 문헌 2: 일본 특개2013-073988호 공보
상술한 종래 기술에서는, 복수의 반도체 기판을 접합하여 이루어지는 고체 촬상 장치에서, 양 반도체 기판의 표면에 구리 전극을 취출하여 접속하고 있다. 그렇지만, 반도체 기판의 접합면 또는 접합면 부근에서는, 플로팅으로 되어 있는 도전체의 더미 패턴이나, 도전체가 배치되지 않은 절연체인 산화막도 배치되어 있어, 반드시 유효 이용이 되어 있지는 않다는 문제가 있다.
본 기술은 이와 같은 상황을 감안하여 만들어진 것으로, 반도체 기판의 접합면 부근에서의 영역의 유효 이용을 도모하는 것을 목적으로 한다.
본 기술은, 상술한 문제점을 해소하기 위해 이루어진 것으로, 그 제1 측면은, 각각에 다층 배선층이 형성되는 복수의 반도체 기판의 상기 다층 배선층 사이가 전기적으로 접속되어 접합된 적층 반도체 기판에서, 상기 복수의 반도체 기판의 접합면 부근에 형성되는 도전체를 접합면 방향으로 통전시키는 반도체 장치이다. 이에 의해, 반도체 기판의 접합면 부근에서의 영역을 유효하게 이용할 수 있다는 작용을 가져온다.
또한, 이 제1 측면에서, 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 접속구멍 접속면의 폭에 대해 2배 이상의 평면 장변을 갖도록 하여도 좋다. 이에 의해, 도전체를 배선으로서 유효하게 기능시킨다는 작용을 가져온다.
또한, 이 제1 측면에서, 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체 중 일방만이 상기 반도체 기판에 접속구멍을 갖도록 하여도 좋다. 이에 의해, 일방의 반도체 기판을 위한 배선으로서 도전체를 기능시킨다는 작용을 가져온다.
또한, 이 제1 측면에서, 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 타방의 상기 반도체 기판에서의 상기 도전체와 전기적으로 접속하지 않도록 하여도 좋다. 이에 의해, 일방의 반도체 기판에서만 도전체를 배선으로서 기능시킨다는 작용을 가져온다.
또한, 이 제1 측면에서, 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체의 형상이 서로 다르도록 하여도 좋다. 또한, 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체가 상기 접합면 방향으로 서로 소정의 거리만큼 어긋나서 접합되어도 좋다.
또한, 이 제1 측면에서, 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 평면 애스펙트비가 1보다 큰 형상인 것이 바람직하다. 그 때, 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체가 상기 접합면에서 길이 방향으로 서로 직교하여 접합되어도 좋으며, 또한, 상기 접합면에서 상대하는 상기 도전체가 상기 접합면에서 길이 방향으로 서로 병행하여 접합되어도 좋다.
또한, 이 제1 측면에서, 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 평면 애스펙트비가 1보다 큰 사각형 형상 또는 타원 형상이라도 좋으며, 또한, 평면 애스펙트비가 1보다 큰 사각형의 합성으로 이루어지는 다각 형상이라도 좋다.
또한, 이 제1 측면에서, 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 입출력 패드의 내측의 주위를 둘러싸는 영역에 마련되도록 하여도 좋다. 또한, 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 입출력 패드의 내측의 사각 형상의 영역에 마련되어도 좋다.
또한, 이 제1 측면에서, 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 전원 배선과 병행하여 마련되도록 하여도 좋다. 이에 의해, 전원 배선의 저저항화를 도모한다는 작용을 가져온다.
본 기술에 의하면, 반도체 기판의 접합면 부근에서의 영역의 유효 이용을 도모한다는 우수한 효과를 이룰 수 있다. 또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 본 기술의 실시의 형태에서의 반도체 장치의 한 예인 고체 촬상 장치의 구성례를 나타내는 도이다.
도 2는 본 기술의 실시의 형태에서의 고체 촬상 장치의 기판의 분할례를 나타내는 도이다.
도 3은 본 기술의 실시의 형태에서의 고체 촬상 장치의 기판의 분할과 접합면의 관계례를 나타내는 도이다.
도 4는 본 기술의 실시의 형태에서의 고체 촬상 장치의 단면 모식도의 한 예를 나타내는 도이다.
도 5는 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 구조례를 나타내는 제1의 도이다.
도 6은 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 구조례를 나타내는 제2의 도이다.
도 7은 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 구조례를 나타내는 제3의 도이다.
도 8은 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 구조례를 나타내는 제4의 도이다.
도 9는 본 기술의 실시의 형태에서의 접속구멍의 배선 평면상의 형상의 제1의 예를 나타내는 도이다.
도 10은 본 기술의 실시의 형태에서의 접속구멍의 배선 평면상의 형상의 제2의 예를 나타내는 도이다.
도 11은 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 접합례를 나타내는 제1의 도이다.
도 12는 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 접합례를 나타내는 제2의 도이다.
도 13은 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 접합례를 나타내는 제3의 도이다.
도 14는 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제1의 예를 나타내는 도이다.
도 15는 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제2의 예를 나타내는 도이다.
도 16은 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제3의 예를 나타내는 도이다.
도 17은 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제4의 예를 나타내는 도이다.
도 18은 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제5의 예를 나타내는 도이다.
도 19는 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제6의 예를 나타내는 도이다.
도 20은 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제7의 예를 나타내는 도이다.
도 21은 본 기술의 실시의 형태에서의 고체 촬상 장치(100)의 한 예를 나타내는 단면도이다.
도 22는 본 기술의 실시의 형태에서의 제1 반도체 기판(200)의 세부의 예를 나타내는 도이다.
도 23은 본 기술의 실시의 형태에서의 제2 반도체 기판(300)의 세부의 예를 나타내는 도이다.
도 24는 본 기술의 실시의 형태에서의 접속 배선(369)과 배선(371) 사이의 접속구멍(363)의 제1 배치례를 나타내는 도이다.
도 25은 본 기술의 실시의 형태에서의 접속 배선(369)과 배선(371) 사이의 접속구멍(363)의 제2 배치례를 나타내는 도이다.
도 26은 본 기술의 실시의 형태에서의 고체 촬상 장치의 제조 방법의 한 예에서의 제1 공정을 나타내는 도이다.
도 27은 본 기술의 실시의 형태에서의 고체 촬상 장치의 제조 방법의 한 예에서의 제2 공정을 나타내는 도이다.
도 28은 본 기술의 실시의 형태에서의 고체 촬상 장치의 제조 방법의 한 예에서의 제3 공정을 나타내는 도이다.
도 29는 본 기술의 실시의 형태에서의 고체 촬상 장치의 제조 방법의 한 예에서의 제4 공정을 나타내는 도이다.
도 30은 본 기술의 실시의 형태에서의 고체 촬상 장치의 제조 방법의 한 예에서의 제5 공정을 나타내는 도이다.
도 31은 본 기술의 실시의 형태에서의 고체 촬상 장치의 제조 방법의 한 예에서의 제6 공정을 나타내는 도이다.
도 32는 본 기술의 실시의 형태에서의 고체 촬상 장치의 제조 방법의 한 예에서의 제7 공정을 나타내는 도이다.
도 33은 본 기술의 실시의 형태에서의 고체 촬상 장치의 제조 방법의 한 예에서의 제8 공정을 나타내는 도이다.
도 34는 본 기술의 실시의 형태의 변형례에 의한 고체 촬상 장치(100)의 한 예를 나타내는 단면도이다.
도 35는 본 기술의 실시의 형태에서의 반도체 기판(600)에서의 플로어 플랜의 예를 나타내는 도이다.
도 36은 본 기술의 실시의 형태에서의 전원 배선의 제1 배치례를 나타내는 도이다.
도 37은 본 기술의 실시의 형태에서의 전원 배선의 제2 배치례를 나타내는 도이다.
도 38은 본 기술의 실시의 형태에서의 디지털 전원 배선의 제1 배치례를 나타내는 평면도이다.
도 39는 본 기술의 실시의 형태에서의 디지털 전원 배선의 제1 배치례를 나타내는 단면도이다.
도 40은 본 기술의 실시의 형태에서의 디지털 전원 배선의 제2 배치례를 나타내는 도이다.
도 41은 본 기술의 실시의 형태에서의 입출력 패드(690)로부터의 배선 인출의 예를 나타내는 도이다.
도 42는 본 기술의 실시의 형태에서의 전원 배선 링(680)으로의 구리 배선(683)의 적용례를 나타내는 도이다.
도 43은 본 기술의 실시의 형태에서의 입출력 패드(690)에 접속되는 저항 버스의 예를 나타내는 도이다.
도 44는 내시경 수술 시스템의 개략적인 구성의 한 예를 나타내는 도이다.
도 45는 카메라 헤드 및 CCU의 기능 구성의 한 예를 나타내는 블록도이다.
도 46은 차량 제어 시스템의 개략적인 구성의 한 예를 나타내는 블록도이다.
도 47은 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 나타내는 설명도이다.
이하, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 칭한다)에 관해 설명한다. 설명은 이하의 순서에 의해 행한다.
1. 반도체 장치
2. 배선 이용의 도전체
3. 접합면
4. 제조 공정
5. 전원 배선으로의 적용례
6. 내시경 수술 시스템으로의 응용례
7. 이동체로의 응용례
<1. 반도체 장치>
[고체 촬상 장치의 구성]
도 1은, 본 기술의 실시의 형태에서의 반도체 장치의 한 예인 고체 촬상 장치의 구성례를 나타내는 도면이다. 이 고체 촬상 장치는, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로서 구성된다. 이 고체 촬상 장치는, (도시 생략) 반도체 기판(예를 들면, 실리콘 기판)에, 촬상 소자(10) 및 주변 회로부를 가진다. 주변 회로부는, 수직 구동 회로(20)와, 수평 구동 회로(30)와, 제어 회로(40)와, 칼럼 신호 처리 회로(50)와, 출력 회로(60)를 구비한다.
촬상 소자(10)는, 광전변환부를 포함하는 복수의 화소(11)를, 2차원 어레이형상으로 배열한 화소 어레이이다. 이 화소(11)는, 광전변환부가 되는 예를 들어 포토 다이오드와, 복수의 화소 트랜지스터를 포함한다. 여기서, 복수의 화소 트랜지스터는, 예를 들면, 전송 트랜지스터, 리셋 트랜지스터 및 증폭 트랜지스터의 3개의 트랜지스터에 의해 구성할 수 있다. 또한, 복수의 화소 트랜지스터는, 선택 트랜지스터를 추가하여 4개의 트랜지스터로 구성할 수도 있다. 또한, 단위 화소의 등가 회로는 일반적인 것과 마찬가지이기 때문에, 상세한 설명은 생략한다.
또한, 화소(11)는, 하나의 단위 화소로서 구성할 수도 있고, 또한, 화소 공유 구조로 할 수도 있다. 이 화소 공유 구조는, 복수의 포토 다이오드가, 플로팅 디퓨전 및 전송 트랜지스터 이외의 다른 트랜지스터를 공유하는 구조이다.
수직 구동 회로(20)는, 행 단위로 화소(11)를 구동하는 것이다. 이 수직 구동 회로(20)는, 예를 들어 시프트 레지스터에 의해 구성된다. 이 수직 구동 회로(20)는, 화소 구동 배선을 선택하여, 그 선택된 화소 구동 배선에 화소(11)를 구동하기 위한 펄스를 공급한다. 이에 의해, 수직 구동 회로(20)는, 촬상 소자(10)의 각 화소(11)를 행 단위로 순차적으로 수직 방향으로 선택 주사하고, 각 화소(11)의 광전변환부에서 수광량에 응하여 생성된 신호 전하에 의거하는 화소 신호를, 수직 신호선(VSL)(19)을 통하여, 칼럼 신호 처리 회로(50)에 공급한다.
수평 구동 회로(30)는, 열 단위로 칼럼 신호 처리 회로(50)를 구동하는 것이다. 이 수평 구동 회로(30)는, 예를 들어 시프트 레지스터에 의해 구성된다. 이 수평 구동 회로(30)는, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(50)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(50)의 각각으로부터 화소 신호를 수평 신호선(59)에 출력시킨다.
제어 회로(40)는, 고체 촬상 장치의 전체를 제어하는 것이다. 이 제어 회로(40)는, 입력 클록과, 동작 모드 등을 지령하는 데이터를 수취하고, 고체 촬상 장치의 내부 정보 등의 데이터를 출력한다. 즉, 이 제어 회로(40)는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로(20), 칼럼 신호 처리 회로(50) 및 수평 구동 회로(30) 등의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 그리고, 이들 신호를 수직 구동 회로(20), 칼럼 신호 처리 회로(50) 및 수평 구동 회로(30) 등에 입력한다.
칼럼 신호 처리 회로(50)는, 화소(11)의 예를 들어 열마다 배치되고, 1행분의 화소(11)로부터 출력되는 신호에 대해, 화소 열마다 노이즈 제거 등의 신호 처리를 행하는 것이다. 즉, 이 칼럼 신호 처리 회로(50)는, 화소(11) 고유의 고정 패턴 노이즈를 제거하기 위한 CDS(Correlated Double Sampling)나, 신호 증폭, AD(Analog/Digital) 변환 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(50)의 출력단에는, (도시 생략) 수평 선택 스위치가 수평 신호선(59)과의 사이에 접속된다.
출력 회로(60)는, 칼럼 신호 처리 회로(50)의 각각으로부터 수평 신호선(59)을 통하여 순차적으로 공급되는 신호에 대해, 신호 처리를 행하여 출력하는 것이다. 그 때, 이 출력 회로(60)는, 칼럼 신호 처리 회로(50)로부터의 신호를 버퍼링한다. 또한, 이 출력 회로(60)는, 칼럼 신호 처리 회로(50)로부터의 신호에 대해, 흑 레벨 조정, 열 편차 보정, 각종 디지털 신호 처리 등을 행하도록 하여도 좋다.
도 2는, 본 기술의 실시의 형태에서의 고체 촬상 장치의 기판의 분할례를 나타내는 도면이다.
동 도면에서의 a는 제1의 예를 나타낸다. 이 제1의 예는, 제1 반도체 기판(81)과 제2 반도체 기판(82)으로 구성된다. 제1 반도체 기판(81)에는, 화소 영역(83)과 제어 회로(84)가 탑재된다. 제2 반도체 기판(82)에는, 신호 처리 회로를 포함하는 로직 회로(85)가 탑재된다. 그리고, 제1 반도체 기판(81)과 제2 반도체 기판(82)이 서로 전기적으로 접속됨에 의해, 하나의 반도체 칩으로서의 고체 촬상 장치가 구성된다.
동 도면에서의 b는 제2의 예를 나타낸다. 이 제2의 예는, 제1 반도체 기판(81)과 제2 반도체 기판(82)으로 구성된다. 제1 반도체 기판(81)에는, 화소 영역(83)이 탑재된다. 제2 반도체 기판(82)에는, 제어 회로(84)와, 신호 처리 회로를 포함하는 로직 회로(85)가 탑재된다. 그리고, 제1 반도체 기판(81)과 제2 반도체 기판(82)이 서로 전기적으로 접속됨에 의해, 하나의 반도체 칩으로서의 고체 촬상 장치가 구성된다.
동 도면에서의 c는 제3의 예를 나타낸다. 이 제3의 예는, 제1 반도체 기판(81)과 제2 반도체 기판(82)으로 구성된다. 제1 반도체 기판(81)에는, 화소 영역(83)과, 그 화소 영역(83)을 제어하는 제어 회로(84)가 탑재된다. 제2 반도체 기판(82)에는, 신호 처리 회로를 포함하는 로직 회로(85)와, 그 로직 회로(85)를 제어하는 제어 회로(84)가 탑재된다. 그리고, 제1 반도체 기판(81)과 제2 반도체 기판(82)이 서로 전기적으로 접속됨에 의해, 하나의 반도체 칩으로서의 고체 촬상 장치가 구성된다.
[적층 반도체 기판]
도 3은, 본 기술의 실시의 형태에서의 고체 촬상 장치의 기판의 분할과 접합면의 관계례를 나타내는 도면이다.
이 고체 촬상 장치에서는, 이면 조사형의 CMOS 고체 촬상 소자를 상정하고 있다. 즉, 수광부인 화소 영역(83)을 구비하는 제1 반도체 기판(81)이, 로직 회로(85) 및 아날로그 회로(86)를 구비하는 제2 반도체 기판(82)의 상부에 배치된다. 이에 의해, 표면 조사형에 비해 고감도이며 저노이즈의 CMOS 고체 촬상 소자를 실현한다.
접합면(99)은, 제1 반도체 기판(81)과 제2 반도체 기판(82) 사이의 접합면을 가상적으로 나타낸 것이다. 이 접합면(99)에서는, 서로의 다층 배선층이 마주 보도록 하여, 접합면 부근의 배선이 직접 접합하도록, 첩합된다.
도 4는, 본 기술의 실시의 형태에서의 고체 촬상 장치의 단면 모식도의 한 예를 나타내는 도면이다.
이 고체 촬상 장치에서는, 상술한 바와 같이, 접합면(99)에서, 제1 반도체 기판(81)과 제2 반도체 기판(82)이 첩합되어 있다. 이 예에서는, 접합면 부근에 형성되는 도전체의 한 예로서, 구리(Cu) 배선을 상정하고, 제1 반도체 기판(81)의 구리 배선(201 내지 203)과 제2 반도체 기판(82)의 구리 배선(301 내지 303) 사이에서 직접 접합시킨다.
구리 배선(201 및 301)은, 제1 반도체 기판(81) 및 제2 반도체 기판(82)의 전기적 접속을 행하기 위한 용도를 가진다. 즉, 구리 배선(201 및 301)의 양자는, 접속구멍을 가지고, 각각의 기판 내부에 접속하도록 형성된다.
구리 배선(202 및 302)은, 제2 반도체 기판(82)에서의 배선으로서 이용되는 용도를 가진다. 즉, 구리 배선(302)은, 제2 반도체 기판(82)의 배선으로서 이용된다. 한편, 구리 배선(202)은 접속구멍을 갖는 일 없이 구리 배선(302)에 접합한다. 이와 같은 배선으로서의 이용에 의해, 설계상의 자유도가 향상한다.
구리 배선(203 및 303)은, 제1 반도체 기판(81)에서의 전위에 연결되고, 실드로서의 용도를 가진다. 이에 의해, 상하 기판의 배선 사이 크로스토크를 억제할 수 있다.
<2. 배선 이용의 도전체>
[배선 이용의 형태]
도 5는, 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 구조례를 나타내는 제1 도면이다.
동 도면에서의 a는 제1 반도체 기판(81)의 구리 배선(202)은 접속구멍을 갖지 않고, 제2 반도체 기판(82)의 구리 배선(302)은 복수의 접속구멍을 갖는 구조를 나타내고 있다. 이 구조에서는, 구리 배선(302)은 복수의 접속구멍이 리베팅되어 하층 배선에 접속되고, 하층 배선과 동전위가 된다. 이에 의해, 접합면(99)에서 전류가 흐르고, 제2 반도체 기판(82)의 배선으로서 기능한다.
또한, 이 접합면(99)에서의 구리 배선(202 및 302)의 두께로서는, 예를 들면, 1마이크로미터 정도를 확보할 수 있다. 이에 의해, 배선 저항을 저감할 수 있다.
동 도면에서의 b는 제2 반도체 기판(82)의 구리 배선(302)은 접속구멍을 갖지 않고, 제1 반도체 기판(81)의 구리 배선(202)은 복수의 접속구멍을 갖는 구조를 나타내고 있다. 이 구조에서는, 구리 배선(202)은 복수의 접속구멍이 리베팅되어 하층 배선에 접속되고, 하층 배선과 동전위가 된다. 이에 의해, 접합면(99)에서 전류가 흐르고, 제1 반도체 기판(81)의 배선으로서 기능한다.
동 도면에서의 d는 제1 반도체 기판(81) 및 제2 반도체 기판(82)의 구리 배선(202 및 302)이 모두 접속구멍을 가지고, 그들 접속구멍이 서로 어긋나게 배치되는 구조를 나타내고 있다. 이 구조에서는, 제1 반도체 기판(81) 및 제2 반도체 기판(82)의 전기적 접속 용도라도, 접합면(99)에서 전류가 흐르고, 제1 반도체 기판(81) 및 제2 반도체 기판(82)의 배선으로서 기능한다. 이 경우, 배선으로서 기능시키기 위해서는, 동 도면에서의 c에 나타내는 바와 같은, 최소 접속면의 폭을 L이라고 한 경우, 접속면의 횡방향의 길이가 2L 이상을 갖는 접속구멍은, 배선 이용이라고 정의된다. 그 때, 상대하는 접속구멍은 L 이상 떨어져서 배치되는 것이 바람직하다. 예를 들면, 접속구멍의 최소 접속면의 폭이 1.5 마이크로미터인 경우, 배선 이용되는 거리는 3.0마이크로미터 이상이 된다. 따라서 상대하는 접속구멍의 위치는 서로 1.5마이크로미터 이상 어긋나게 배치되는 것이 바람직하다.
이들 예와 같이, 종래에는 더미가 배치되어 있던 영역을 유효 이용할 수 있고, 추가된 배선층을 형성하여, 하층 배선의 전류에 의한 전압 강하(IR 드롭)를 억제할 수 있다.
도 6은, 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 구조례를 나타내는 제2 도면이다.
동 도면에서의 a는 접합면(99) 부근의 구리 배선(202 및 302)을 제2 반도체 기판(82)의 단독 배선으로서 이용하는 예이다. 한편, 동 도면에서의 b는, 접합면(99) 부근의 구리 배선(202 및 302)을 제1 반도체 기판(81)의 단독 배선으로서 이용하는 예이다. 이들 예와 같이, 접합면(99) 부근의 도전체를 단독 배선으로서 이용할 수 있다.
도 7 및 도 8은, 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 구조례를 나타내는 제3 및 제4 도면이다.
상술한 예에서는, 접합면(99)에서 제1 반도체 기판(81) 및 제2 반도체 기판(82)의 양자에 구리 배선(202 및 302)을 가지고 있었는데, 일방의 기판만이 구리 배선을 가지고, 타방의 기판이 절연체인 구조라도 좋다. 즉, 도 7에서의 a, b 및 도 8에서의 a와 같이, 제2 반도체 기판(82)만이 구리 배선(302)을 가지고 있어도 좋다. 또한, 도 7에서의 c, d 도 8에서의 b와 같이, 제1 반도체 기판(81)만이 구리 배선(202)을 가지고 있어도 좋다. 이들은, 제조상의 이유로 접합면 부근의 도전체 적용 범위를 일정 이하로 억제할 필요가 있는 경우에 유용하다.
도 9 및 도 10은, 본 기술의 실시의 형태에서의 접속구멍의 배선 평면상의 형상의 예를 나타내는 도면이다.
일반적으로, 다층 배선 기술에서 이용되어 있는 접속구멍은, 가로(x)와 세로(y)의 애스펙트비(Aspect Ratio)가 대강 1이 되는 형상을 가진다. 이에 대해, 본 기술의 실시의 형태에서의 접속구멍은, 동 도면에 나타내는 바와 같이, 애스펙트비가 1보다 큰 사각형, 다각형 또는 타원형의 형상을 가져도 좋다. 즉, 접속구멍의 형상을 배선 방향으로 가늘고 길게 함에 의해, 배선 저항이 낮은 전류 패스로서도 작용시킨다. 그러므로, 바람직하게는, 애스펙트비를 2 이상 확보하면, 보다 높은 배선 기능을 가지게 되고, 효과적이다. 구체적인 길이로서는, 평면 장변이 3마이크로미터 이상의 길이를 갖는 것이 바람직하다.
또한, 여기서는, 애스펙트비가 1보다 큰 형상의 예로서 횡방향으로 긴 형상을 나타냈지만, 종방향으로 긴 형상이라도 좋다. 단, 상정되는 전류 패스의 방향을 따라 가늘고 길게 하는 것이 상술한 효과면에서 바람직하다.
또한, 도 10에 나타내는 바와 같이, 애스펙트비가 1 이외의 사각형의 합성으로 이루어지는 접속구멍을 갖도록 하여도 좋다. 즉, 합성 전의 각 사각형의 어느 하나에서 애스펙트비가 1보다 큰 형상을 갖는 경우, 그들을 복수 합성함에 의해, 본 기술의 실시의 형태의 목적에 따른 접속구멍의 형상을 형성하는 것이 생각된다.
[접합의 형태]
도 11은, 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 접합례를 나타내는 제1 도면이다.
동 도면의 왼쪽 란에 나타내는 바와 같이, 상측의 제1 반도체 기판(81) 및 하측의 제2 반도체 기판(82)의 접합면(99)에서 상대하는 구리 배선(202 및 302)은, 선폭이 동일하여도 좋다. 이 경우, 상하에서 형상이 일치하도록 접합하는 것이 일반적이다(배선 결합).
단, 접합면(99)에서 구리 배선(202 및 302)의 길이 방향이 서로 직교하여 접합하여도 좋다(직교 결합). 또한, 접합면(99)에서 구리 배선(202 및 302)의 길이 방향이 서로 병행하여 접합하여도 좋다(병행 결합). 그 때, 접합면(99)의 방향으로 서로 소정의 거리만큼 어긋나서 접합하여도 좋다.
또한, 동 도면의 가운데 란에 나타내는 바와 같이, 상측의 제1 반도체 기판(81) 및 하측의 제2 반도체 기판(82)의 접합면(99)에서 상대하는 구리 배선(202 및 302)은, 선폭 또는 형상이 서로 다른 것이라도 좋다. 이 경우에도, 선폭이 동일한 경우와 마찬가지로 접합할 수 있다.
또한, 동 도면의 오른쪽 란에 나타내는 바와 같이, 상술한 상측의 제1 반도체 기판(81) 및 하측의 제2 반도체 기판(82)의 어느 일방만에 구리 배선을 배치하여도 좋다.
도 12는, 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 접합례를 나타내는 제2 도면이다.
상술한 배선 결합, 직교 결합 및 병행 결합의 각각에서, 접속구멍은 각각 임의의 위치에 마련할 수 있다. 예를 들면, 동 도면의 왼쪽 란에 나타내는 바와 같이, 서로 배선의 끝(端)에 접속구멍(209 및 309)을 마련하여도 좋다. 또한, 동 도면의 오른쪽 란에 나타내는 바와 같이, 접속구멍(209 및 309)의 위치를 일치시키도록 하여도 좋다.
도 13은, 본 기술의 실시의 형태에서 배선으로서 이용되는 구리 배선(202 및 302)의 접합례를 나타내는 제3 도면이다.
동 도면의 왼쪽 란에 나타내는 바와 같이, 일방의 기판의 구리 배선(이 예에서는 제2 반도체 기판(82)의 구리 배선(302))의 사이즈를 축소함에 의해, 얼라인먼트를 위한 영역을 확보하도록 하여도 좋다. 그 때, 동 도면의 가운데 란에 나타내는 바와 같이, 구리 배선(302)과 접속구멍(309)을 일체화하여 형성하여도 좋다. 이에 의해, 양자를 제각기 형성하는 경우에 비하여 공정을 삭감할 수 있다. 단, 구리의 매입성이 악화되는 경우에는, 이것을 개선하기 위해, 동 도면의 오른쪽 란에 나타내는 바와 같이, 접속구멍의 애스펙트비를 저감시켜도 좋다.
<3. 접합면>
[플로어 플랜]
도 14는, 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제1의 예를 나타내는 도면이다.
이 플로어 플랜의 제1의 예에서는, 접합면(99)의 일부에 접속구멍(92)을 갖는 구리 배선의 영역이 마련되고, 그 이외의 장소에는 전체적으로 더미(91)의 구리 배선이 전면에 깔린다. 접합면(99)의 주위에는, 입출력(IO) 패드(98)의 영역이 마련된다.
또한, 이 예에서는, 더미(91)의 구리 배선을 배치한 예를 나타냈지만, 더미(91)를 마련하는 일 없이 절연체만으로 형성하여도 좋다.
도 15는, 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제2의 예를 나타내는 도면이다.
이 플로어 플랜의 제2의 예에서는, 입출력 패드(98)의 내측의 주위를 둘러싸는 영역에 배선 이용(93)의 구리 배선의 영역이 마련된다. 그리고, 그 내측에 배선 이용(93)의 구리 배선의 영역, 접속구멍(92)을 갖는 구리 배선의 영역, 실드 이용(94)의 구리 배선의 영역이 사각 형상의 영역으로서 마련된다. 그 이외의 장소에는 전체적으로 더미(91)의 구리 배선이 전체에 깔린다.
이 플로어 플랜의 제2의 예에서는, 중앙의 영역에 실드 이용(94)의 구리 배선의 영역이 마련된다. 이것은, 예를 들면, 제1 반도체 기판(81)과 제2 반도체 기판(82) 사이의 간섭을 방지하는 대책으로서 유용하다.
도 16은, 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제3의 예를 나타내는 도면이다.
이 플로어 플랜의 제3의 예에서는, 상술한 제2의 예와 비교하여, 중앙의 영역에 배선 이용(93)의 구리 배선의 영역이 마련된다. 이것은, 예를 들면, 제1 반도체 기판(81)과 제2 반도체 기판(82) 사이에 넓은 면적의 배선을 마련하는 경우에 유용하다.
도 17은, 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제4의 예를 나타내는 도면이다.
이 플로어 플랜의 제4의 예에서는, 상술한 제2의 예와 비교하여, 중앙의 영역에 접속구멍(92)을 갖는 구리 배선의 영역이 마련된다. 이것은, 예를 들면, 제1 반도체 기판(81)의 화소 영역(83)과 제2 반도체 기판(82)의 로직 회로(85) 사이에 대량의 신호선을 마련하는 경우에 유용하다.
도 18은, 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제5의 예를 나타내는 도면이다.
이 플로어 플랜의 제5의 예에서는, 상술한 제2의 예와 비교하여, 중앙의 영역의 일방의 반분에 실드 이용(94)의 구리 배선의 영역이 마련되고, 중앙의 영역의 타방의 반분에 배선 이용(93)의 구리 배선의 영역이 마련된다.
도 19는, 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제6의 예를 나타내는 도면이다.
이 플로어 플랜의 제6의 예에서는, 상술한 제5의 예와 비교하여, 중앙의 영역에서의 실드 이용(94)의 구리 배선의 영역이 배선 이용(93)의 구리 배선의 영역보다도 넓게 확보된다.
도 20은, 본 기술의 실시의 형태에서의 접합면(99)의 플로어 플랜의 제7의 예를 나타내는 도면이다.
이 플로어 플랜의 제7의 예에서는, 상술한 제3의 예와 비교하여, 실드 이용(94)의 구리 배선의 영역을 갖지 않는 점에서 다르다.
이와 같이, 접합면(99)의 플로어 플랜은 용도별로 배치가 가능하고, 이들 조합이나 크기 및 개수는, 용도에 맞춰서 자유롭게 마련할 수 있다.
<4. 제조 공정>
[고체 촬상 장치의 구조]
도 21은, 본 기술의 실시의 형태에서의 고체 촬상 장치(100)의 한 예를 나타내는 단면도이다. 이 고체 촬상 장치(100)는, 이면 조사형의 CMOS 고체 촬상 소자이고, 수광부가 회로부의 상부에 배치된다.
이 고체 촬상 장치(100)는, 상술한 제1 반도체 기판(81) 및 제2 반도체 기판(82)과 같이, 화소 어레이와 제어 회로가 형성된 제1 반도체 기판(200)과, 로직 회로와 아날로그 회로 등이 형성된 제2 반도체 기판(300)이 서로 첩합된 적층 반도체 칩을 가지고 구성된다. 제1 반도체 기판(200)과 제2 반도체 기판(300)은, 서로의 다층 배선층이 마주 보도록 하여, 또한, 접속 배선이 직접 접합하도록, 첩합된다. 또한, 제1 반도체 기판(200) 및 제2 반도체 기판(300)은, 특허청구의 범위에 기재된 복수의 반도체 기판의 한 예이다.
제1 반도체 기판(200)은, 박막화된 실리콘에 의한 반도체 기판(250)에, 광전변환부가 되는 포토 다이오드(PD)와 복수의 화소 트랜지스터(Tr1, Tr2)로 이루어지는 복수의 화소를 열형상으로 2차원 배열한 화소 어레이(210)가 형성된다. 또한, 여기서는, 화소 트랜지스터(Tr1, Tr2)는, 복수의 화소 트랜지스터를 대표하여 나타내고 있다. 또한, 반도체 기판(250)에는, (도시 생략) 제어 회로를 구성하는 복수의 MOS 트랜지스터가 형성된다.
반도체 기판(250)의 표면(251)측에는, 층간 절연막(260)을 통하여 복수, 이 예에서는 4층의 메탈(M1 내지 M4)에 의한 배선(271(M1 내지 M3) 및 272(M4))을 배치한 다층 배선층(270)이 형성된다. 배선(271 및 272)은, 듀얼다마신법으로 형성된 구리(Cu) 배선이 이용된다.
반도체 기판(250)의 이면측에는, 절연막(240)을 통하여 옵티컬 블랙 영역(211)상을 포함하여 차광막(231)이 형성되고, 또한 평탄화막(232)을 통하여 유효 화소 어레이(212)상에 컬러 필터(221) 및 온 칩 렌즈(222)가 형성된다. 옵티컬 블랙 영역(211)상에도 온 칩 렌즈를 형성할 수도 있다.
제2 반도체 기판(300)에서는, 실리콘에 의한 반도체 기판(350)에, 주변 회로를 구성하는 로직 회로(310)가 형성된다. 로직 회로(310)는, CMOS 트랜지스터를 포함하는 복수의 MOS 트랜지스터(Tr11 내지 Tr14)에 의해 형성된다. 여기서는, 로직 회로(310)의 복수의 MOS 트랜지스터를, MOS 트랜지스터(Tr11 내지 Tr14)에 의해 대표하여 나타내고 있다. 또한, 아날로그 회로는 도시하지 않지만, 반도체 기판(350)에 형성된다.
이 예에서는, 제1 반도체 기판(200)에는 구리 배선(269)이 형성되고, 제2 반도체 기판(300)에는 구리 배선(369)이 형성된다. 양자는 접합면(299)에서 첩합되어, 접합면 배선(280)으로서 기능한다.
도 22는, 본 기술의 실시의 형태에서의 제1 반도체 기판(200)의 세부의 예를 나타내는 도면이다. 제1 반도체 기판(200)에서는, 박막화된 반도체 기판(250)에 포토 다이오드(PD)가 형성된다. 포토 다이오드(PD)는, 예를 들어 N형 반도체 영역(253)과 기판 표면측의 P형 반도체 영역(254)을 가지고 형성된다. 화소를 구성하는 기판 표면에는, 게이트 절연막을 통하여 게이트 전극(252)이 형성되고, 게이트 전극(252)과 쌍(對)인 소스·드레인 영역(256)에 의해 화소 트랜지스터(Tr1, Tr2)가 형성된다.
포토 다이오드(PD)에 인접하는 화소 트랜지스터(Tr1)가 플로팅 디퓨전(FD)에 상당한다. 각 단위 화소는 소자 분리 영역(257)에 의해 분리된다. 소자 분리 영역(257)은, 예를 들어 기판에 형성한 홈 내에 실리콘 산화막(SiO2막) 등의 절연막을 매입하여 이루어지는 STI(Shallow Trench Isolation) 구조로 형성된다.
제1 반도체 기판(200)의 다층 배선층(270)에서는, 대응하는 화소 트랜지스터와 배선(271) 사이, 이웃하는 상하층의 배선(271) 사이가, 도전 비아(261)를 통하여 접속된다. 또한, 제2 반도체 기판(300)과의 접합면(299)에 임하여 4층째의 메탈(M4)에 의한 접속 배선(269)이 형성된다. 접속 배선(269)은, 도전 비아(261)를 통하여 3층째의 메탈(M3)에 의한 필요한 배선(271)에 접속되지 않는다.
도 23은, 본 기술의 실시의 형태에서의 제2 반도체 기판(300)의 세부의 예를 나타내는 도면이다. 제2 반도체 기판(300)에서는, 반도체 기판(350)의 표면측상에, 층간 절연막(360)을 통하여 복수층, 본 예에서는 4층의 메탈(M11 내지 M14)에 의한 배선(371(M11 내지 M13) 및 372(M14))을 배치한 다층 배선층(370)이 형성된다. 배선(371 및 372)은, 듀얼다마신법에 의한 구리(Cu) 배선이 이용된다.
제2 반도체 기판(300)에서는, 반도체 기판(350)의 표면측의 반도체 웰 영역에, 각 MOS 트랜지스터(Tr11, Tr12)가 한 쌍의 소스·드레인 영역(356)과 게이트 절연막을 통하여 게이트 전극(352)을 가지고 형성된다. 각 MOS 트랜지스터(Tr11, Tr12)는 예를 들어 STI 구조의 소자 분리 영역(357)에 의해 분리된다.
제2 반도체 기판(300)의 다층 배선층(370)에서는, MOS 트랜지스터(Tr11 내지 Tr14)와 배선(371) 사이, 이웃하는 상하층의 배선(371) 사이가, 도전 비아(361)를 통하여 접속된다. 또한, 제1 반도체 기판(200)과의 접합면(299)에 임하여, 4층째의 메탈(M14)에 의한 접속 배선(369)이 형성된다. 접속 배선(369)은, 도전 비아(363)를 통하여 3층째의 메탈(M13)에 의한 필요한 배선(371)에 접속된다.
제1 반도체 기판(200)과 제2 반도체 기판(300)은, 서로의 다층 배선층(270 및 370)이 마주 보도록 하여, 접합면(299)에 임하는 접속 배선(272 및 372)을 직접 접합하여, 전기적으로 접속된다. 접합 근방의 층간 절연막(260 및 360)은, 후술하는 제법으로 나타내는 바와 같이, Cu 배선의 Cu 확산을 방지하기 위한 Cu 확산 배리어성 절연막과 Cu 확산 배리어성을 갖지 않는 절연막의 조합에 의해 형성된다. 접속 배선(272 및 372) 이외의 층간 절연막(260 및 360)끼리의 접합은, 플라즈마 접합, 또는, 접착제에 의해 행한다. 또한, Cu 배선에 의한 접속 배선(272 및 372)의 직접 접합부는 서로 열 확산되어 결합된다.
상술한 바와 같이, 접합면(299)에 면하는 접속 배선(272 및 372)을 직접 접합하는 방법 이외에, 서로의 다층 배선층(270 및 370)의 표면에, 지극히 얇은 균일한 절연성 박막을 성막하여, 플라즈마 접합 등으로 접합하는 방법에 의해서도 가능하다.
그리고, 본 기술의 실시의 형태에서는, 특히, 제1 반도체 기판(200) 및 제2 반도체 기판(300)의 접합 부근에, 접속 배선과 같은 층의 도전막(접속 배선(269 및 369))이 접속되어, 접합면 배선(280)이 형성된다. 접합면 배선(280)은 제2 반도체 기판(300)에 위치하는 메탈(M13)에 있는 배선(371)에, 트렌치 형상의 접속구멍(363)을 통하여 접속되어, 동전위의 배선 기능을 갖게 된다. 또한, 접속 배선(269 및 369)은, 특허청구의 범위에 기재된 도전체의 한 예이다.
[전원선]
도 24는, 본 기술의 실시의 형태에서의 접속 배선(369)과 배선(371) 사이의 접속구멍(363)의 제1 배치례를 나타내는 도면이다. 여기서는, 접합면에서의 배선을 두꺼운 폭의 전원선에 리베팅한 구조를 상정한다.
이에 의해, 접속 배선(369 및 269)은, 전원의 배선(371)에서의 전류 패스(12)와 마찬가지로 전류를 흘릴 수 있다.
도 25는, 본 기술의 실시의 형태에서의 접속 배선(369)과 배선(371) 사이의 접속구멍(363)의 제2 배치례를 나타내는 도면이다.
이 제2 배치례에서는, 두꺼운 폭의 전원선(371)에서 복수의 접속 배선(369 및 269)을 마련하고, 각각에 전류를 흘릴 수 있다.
[고체 촬상 장치의 제조 방법]
도 26 내지 도 33은, 본 기술의 실시의 형태에서의 고체 촬상 장치의 제조 방법의 한 예를 나타내는 도면이다. 또한, 화소 어레이를 갖는 제1 반도체 기판(200)측의 공정, 로직 회로를 갖는 제2 반도체 기판(300)측의 공정은 생략하여 나타낸다.
우선, 도 26에 나타내는 바와 같이, 반도체 기판(250)의 각 반도체 칩부가 되는 영역에 반도체 웰 영역을 형성하고, 이 반도체 웰 영역에 각 화소의 광전변환부가 되는 포토 다이오드(PD)를 형성한다. 상술한 (도시 생략) 소자 분리 영역(257)은 최초에 형성해 둘 수 있다. 각 포토 다이오드(PD)는, 반도체 웰 영역의 깊이 방향으로 연장하여 형성된다. 포토 다이오드(PD)는, 화소 어레이(210)를 구성하는 유효 화소 어레이(212) 및 옵티컬 블랙 영역(211)에 형성한다.
또한, 반도체 웰 영역의 표면(251)측에 각 화소를 구성하는 복수의 화소 트랜지스터를 형성한다. 화소 트랜지스터는, 예를 들면, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터, 선택 트랜지스터로 구성할 수 있다. 여기서는, 전술한 바와 같이, 화소 트랜지스터(Tr1, Tr2)를 대표하여 나타낸다. 각 화소 트랜지스터(Tr1, Tr2)는, 한 쌍의 소스·드레인 영역과, 게이트 절연막을 통하여 형성한 게이트 전극을 가지고 형성된다.
반도체 기판(250)의 표면(251)측의 상부에는, 층간 절연막(260)을 통하여 복수층, 본 예에서는 3층의 메탈(M1 내지 M3)에 의한 배선(271)을, 도전 비아(261)를 포함하여 형성한다. 배선(271)은, 듀얼다마신법으로 형성할 수 있다. 즉, 층간 절연막(260)에 비아 퍼스트에 의한 접속구멍과 배선 홈을 동시에 형성하고, Cu 확산을 방지하기 위한 Cu 확산 배리어성 메탈막과 Cu 시드막을 형성한 후, 도금법에 의해 Cu 재료층을 매입한다. Cu 확산 배리어성 메탈막으로서는, 예를 들어 Ta, TaN, Ti, TiN, W, WN, Ru, TiZrN, 이들을 포함하는 합금막을 들 수 있다.
이어서, CMP(화학 기계 연마)법에 의해 잉여의 Cu 재료층을 제거하고, 평탄화된 도전 비아와 일체인 Cu 배선이 형성된다. 그 후, 도시하지 않는 Cu 확산 배리어성 절연막을 성막한다. Cu 확산 배리어성 절연막으로서는, 예를 들면, SiN, SiC, siCN, SiON 등의 절연막을 이용할 수 있다. 이 공정을 반복하여, 3층의 메탈(M1 내지 M3)에 의한 배선(271)을 형성한다.
다음으로, 도 27에 나타내는 바와 같이, Cu 확산 배리어성 절연막(273), Cu 확산 배리어성을 갖지 않는 제1 절연막(274), Cu 확산 배리어성을 갖지 않는 제2 절연막(275)을 순차적으로 형성한다. 제1 절연막(274)과 제2 절연막(275)은, SiO2막, SiCOH막 등으로 형성된다. 또한, Cu 확산 배리어성 절연막(273)으로서는, 전술한 바와 마찬가지로 예를 들면, SiN, SiC, SiCN, SiON 등의 절연막을 이용할 수 있다. 이들 Cu 확산 배리어성 절연막(273), 제1 절연막(274), 제2 절연막(275)은, 층간 절연막(260)에 상당한다.
이어서, 리소그래피 및 에칭 기술을 이용하여 비아 퍼스트로, 제2 절연막(275), 제1 절연막(274) 및 Cu 확산 배리어성 절연막(273)을 패터닝하고, 비아구멍(278)을 선택적으로 개구한다. 그 후, 제2 절연막(275)부를 패터닝하고, 선택적으로 개구부(277)를 형성한다. 즉, 형성해야 할 접속 배선(269)에 대응하는 부분의 개구부(276)와, 형성해야 할 접속 배선(272)에 대응하는 부분의 개구부(277), 비아구멍(278)을 갖도록 패터닝한다.
다음으로, 도 28에 나타내는 바와 같이, 전술한 바와 마찬가지로, 듀얼다마신법을 이용하여 개구부(276, 277) 및 비아구멍(278) 내에 Cu 재료를 매입하도록 하여, 개구부(268)를 갖는 차폐부(접속 배선(269))와, 배선(271)에 접속하는 도전 비아(262) 및 접속 배선(272)을 형성한다. 차폐부(접속 배선(269)) 및 접속 배선(272)은, 4층째의 메탈(M4)에 의해 형성된다. 이에 의해, 메탈(M1 내지 M4)에 의한 배선(271), 접속 배선(272), 접속 배선(269), 층간 절연막(260)에 의해, 다층 배선층(270)이 형성된다. 또한, 다층 배선층(270)의 상부에는, 지극히 얇은 균일한 절연성 박막(290)을 성막한다.
한편, 도 29에 나타내는 바와 같이, 반도체 기판(350)의 각 반도체 칩부가 되는 영역에 반도체 웰 영역을 형성한다. 이 반도체 웰 영역에 로직 회로(310)를 구성하는 복수의 MOS 트랜지스터(Tr11 내지 Tr14)를 형성한다. 여기서는, 전술한 바와 같이, MOS 트랜지스터(Tr11 내지 Tr14)를 대표하여 나타낸다. 상술한 (도시 생략) 소자 분리 영역(357)은 최초에 형성해 둘 수 있다.
반도체 기판(350)의 표면(351)측의 상부에는, 층간 절연막(360)을 통하여 복수층, 본 예에서는 3층의 메탈(M11 내지 M13)에 의한 배선(371)을, 도전 비아(361)를 포함하여 형성한다. 배선(371)은, 듀얼다마신법으로 형성할 수 있다. 즉, 층간 절연막에 비아 퍼스트에 의한 접속구멍과 배선 홈을 동시에 형성하고, Cu 확산을 방지하기 위한 Cu 확산 배리어성 메탈막과 Cu 시드막을 형성한 후, 도금법에 의해 Cu 재료층을 매입한다. Cu 확산 배리어성 메탈막으로서는, 예를 들어 Ta, TaN, Ti, TiN, W, WN, Ru, TiZrN, 이들을 포함하는 합금막을 들 수 있다. 이어서, CMP(화학 기계 연마)법에 의해 잉여의 Cu 재료층을 제거하고, 평탄화된 도전 비아와 일체인 Cu 배선이 형성된다. 그 후, (도시 생략) Cu 확산 배리어성 절연막을 성막한다. Cu 확산 배리어성 절연막으로서는, 예를 들면, SiN, SiC, SiCN, SiON 등의 절연막을 이용할 수 있다. 이 공정을 반복하여, 3층의 메탈(M11 내지 M13)에 의한 배선(371)을 형성한다.
다음으로, 도 30에 나타내는 바와 같이, Cu 확산 배리어성 절연막(373), Cu 확산 배리어성을 갖지 않는 제1 절연막(374), Cu 확산 배리어성을 갖지 않는 제2 절연막(375)을 순차적으로 형성한다. 제1 절연막(374)과 제2 절연막(375)은, SiO2막, SiCOH막 등으로 형성된다. 또한 Cu 확산 배리어성 절연막(373)으로서는, 전술한 바와 마찬가지로 예를 들면, SiN, SiC, SiCN, SiON 등의 절연막을 이용할 수 있다. 이들 Cu 확산 배리어성 절연막(373), 제1 절연막(374), 제2 절연막(375)은, 층간 절연막에 상당한다. 이어서, 리소그래피 및 에칭 기술을 이용하여 비아 퍼스트로, 제2 절연막(375), 제1 절연막(374) 및 Cu 확산 배리어성 절연막(373)을 패터닝하여, 비아구멍(378)을 선택적으로 개구한다. 그 후, 제2 절연막(375)부를 패터닝하여, 선택적으로 개구부(376, 377)를 형성한다.
다음으로, 도 31에 나타내는 바와 같이, 전술한 바와 마찬가지로, 듀얼다마신법을 이용하여 개구부(376, 377) 및 비아구멍(378) 내에 Cu 재료를 매입하도록 하여, 접속 배선(369)과, 배선(371)에 접속하는 도전 비아(361) 및 접속 배선(372)을 형성한다. 접속 배선(369) 및 접속 배선(372)은, 4층째의 메탈(M14)에 의해 형성한다. 이에 의해, 메탈(M11 내지 M13)에 의한 배선(371), 접속 배선(372), 접속 배선(369), 층간 절연막(360)에 의해, 다층 배선층(370)이 형성된다. 또한, 다층 배선층(370)의 상부에는, 지극히 얇은 균일한 절연성 박막(390)을 성막한다.
다음으로, 도 32에 나타내는 바와 같이, 제1 반도체 기판(200)과 제2 반도체 기판(300)을, 서로의 다층 배선층이 마주 보고 쌍방의 접속 배선(272와 372)이 직접 접촉하여 전기적으로 접속되도록 접합한다. 즉, 제1 반도체 기판(200)과 제2 반도체 기판(300)을 물리적으로 접합하고, 또한, 전기적으로 접속한다. 이 때, 접속 배선(269)과 접속 배선(369)도, 겹치는 부분에서 직접 접합한다. 즉, 열처리에 의해 접속 배선(272 및 372)끼리, 접속 배선(269)과 접속 배선(369)끼리를 열 확산 접합한다. 이 때의 열처리 온도는, 100℃ 내지 500℃ 정도로 할 수 있다. 또한, 층간 절연막인 절연막끼리를 표면 처리하여 플라즈마 접합한다. 또한, 층간 절연막인 절연막끼리는, 접착제에 의해 접합할 수도 있다.
이와 같이, 접속 배선(269)의 제1 도전체와 접속 배선(369)의 제2 도전체는, 처음에 접합면(299)에 절연막을 끼워 두고, 그 후에 열을 가함에 의해, 도전체인 구리를 결정 성장시켜서 연결되기 때문에, 접합면(299) 부근에서 전기적으로 접속되어 있다. 따라서, 제1 도전체 및 제2 도전체는, 각각 제1 반도체 기판(200) 및 제2 반도체 기판(300)에 형성된 로직 회로(310) 및 배선(271)보다도 접합면(299)측에 배치되어 있다.
다음으로, 도 33에 나타내는 바와 같이, 반도체 기판(250)을, 이면측으로부터 포토 다이오드(PD)의 필요한 막두께가 남도록 CMP법 등을 이용하여 연삭, 연마하여 박막화한다.
그 후는, 박막화한 표면상에 절연막(240)을 통하여, 옵티컬 블랙 영역에 대응하는 포토 다이오드(PD)상을 포함하여 차광막(231)을 형성한다. 또한, 평탄화막(232)을 통하여 유효 화소 어레이에 대응하는 포토 다이오드(PD)상에 컬러 필터(221) 및 온 칩 렌즈(222)를 형성한다.
이에 의해, 상술한 도 21에 나타낸 바와 같이, 접합된 제1 반도체 기판(200) 및 제2 반도체 기판(300)을 각 반도체 칩으로 분리하는 반도체 칩화를 행하여, 고체 촬상 장치(100)를 얻는다.
여기서, 접합면 배선(280)을 구성하는 도전층(접속 배선(269, 369)), 접속 배선(272 및 372), 이들과 같은 층의 배선이 되는 메탈(M4 및 M14)로서는, Cu 이외에, Al, W, Ti, Ta, Mo, Ru 등의 단일 재료 또는 합금을 이용할 수 있다.
또한, 이 예에서는, 도 5에서의 a의 구리 배선의 형상을 상정하여 설명했지만, 다른 형상을 채용하여도 좋다.
[변형례]
상술한 실시의 형태에서는 제1 반도체 기판(81) 및 제2 반도체 기판(82)을 적층하고 있지만, 또 다른 반도체 기판을 적층하여도 좋다.
도 34는, 본 기술의 실시의 형태의 변형례에 의한 고체 촬상 장치(100)의 한 예를 나타내는 단면도이다.
이 변형례에서는, 제1 반도체 기판(200) 및 제2 반도체 기판(300)의 하측에 제3 반도체 기판(400)이 또 적층되어 있다. 반도체 기판을 3층 적층함에 의해, 다양한 기능을 갖는 기판과 적층시킴에 의해, 이미지 센서의 고기능화나 칩 사이즈의 축소화가 가능해진다. 또한, 본 기술에 관한 고체 촬상 소자의 반도체 기판의 적층은, 3층 이하로 한하지 않고, 4층 이상이라도 좋다.
<5. 전원 배선으로의 적용례>
[아날로그 전원의 강화]
도 35는, 본 기술의 실시의 형태에서의 반도체 기판(600)에서의 플로어 플랜의 예를 나타내는 도면이다. 이 예는, 아날로그 회로의 전원 배선으로서 접합면 부근의 도전체, 여기서는 구리의 배선 이용을 적용한 것이다.
이 예에서는, 로직 회로(610)에 더하여, 반도체 기판(600)의 주위의 입출력 패드(690)에 접속하는 아날로그 매크로(620)를 구비한다. 아날로그 매크로(620)와 입출력 패드(690) 사이의 통상의 전원 배선(631 및 632)에 더하여, 배선 이용(633)을 병행하여 보강함에 의해, 배선 저항의 저감을 도모하고 있다.
여기서, 전원 배선(632)은 통상의 메탈층의 최상층이고, 전원 배선(631)은 전원 배선(632)보다도 1층 아래의 층이다. 전원 배선(632)과 전원 배선(631)을 리베팅으로 접속시켜서 사용함에 의해, 전원 강화가 도모된다. 이 실시의 형태에서는, 또한, 최상층 메탈의 전원 배선(632)보다도 더욱 상층에서 배선 이용(633)을 리베팅으로 접속함에 의해, 3층 이상의 배선층을 사용하여 저항을 낮출 수 있다.
또한, 배선 이용(633)과 최상층 메탈의 전원 배선(632)의 2층을 리베팅으로 연결하여, 저항을 억제하는 것도 가능하다. 또한, 배선 이용(633)만으로 아날로그 전원으로서 이용함에 의해, 배선층을 삭감하여, 저비용화를 도모하는 것도 가능하다.
도 36은, 본 기술의 실시의 형태에서의 전원 배선의 제1 배치례를 나타내는 도면이다.
도면에서, 「●」표로 나타나 있는 VDD 전원은 도면 중의 앞쪽을 향하여 전류가 흐르고 있고, 「×」표로 나타나 있는 VSS 전원은 도면 중의 뒷쪽을 향하여 전류가 흐르고 있는 것을 나타내고 있다. 이 예에서는, VDD 전원 또는 VSS 전원의 어느 일방만을 각각 종방향으로 배선하고 있다. 이 경우, 도면 중의 횡방향으로는 VDD 전원 및 VSS 전원이 교대로 배치되어 있는데, 종방향으로는 일방의 전원선만으로 되어 있다. 그러므로, 전류에 의해 생기는 자계(磁界)의 영향에 의해, 제1 반도체 기판(81)의 화소 영역(83)에 형성되는 도체 루프에 발생하는 유도 기전력이 변화함에 의해 노이즈가 발생하고, 화질에 영향을 미칠 우려가 있다. 따라서, 이하와 같이 자계의 영향을 고려하여 배선을 레이아웃하는 것이 바람직하다.
도 37은, 본 기술의 실시의 형태에서의 전원 배선의 제2 배치례를 나타내는 도면이다.
이 예에서는, 상술한 자계의 영향을 고려하여, 전원 배선(632)을 종방향으로 VDD 전원 및 VSS 전원이 교대로 되도록 배치하고 있다. 이에 의해, 자계의 영향에 의한 유도 기전력의 변화를 억제할 수 있다. 그리고, 그런 다음에 전원 배선(632)에 배선 이용(633)을 리베팅하여 접속함에 의해, 배선 저항을 낮출 수 있다.
[디지털 전원의 강화]
도 38 및 도 39는, 본 기술의 실시의 형태에서의 디지털 전원 배선의 제1 배치례를 나타내는 도면이다.
이 예에서는, 전원 배선(631 및 632)을 횡방향으로 전원 배선하고, 배선 이용(633)에 의해 종방향으로 전원을 강화한다. 이에 의해, 차광성 및 전원 강화를 양립시키면서, 신호 배선의 리소스를 증대시킬 수 있다. 또한, 종방향 및 횡방향 모두, VDD 전원 또는 VSS 전원이 연속하여 배치되지 않도록 궁리함에 의해, 자계에 의한 영향을 지울 수 있다.
도 40은, 본 기술의 실시의 형태에서의 디지털 전원 배선의 제2 배치례를 나타내는 도면이다.
이 예에서는, 최상층의 메탈층인 전원 배선(632)과, 배선 이용(633)을 함께 횡방향으로 배선하고 있다. 이에 의해, 차광성 및 노이즈 내성을 도모할 수 있다.
[입출력 패드로부터의 배선 인출]
도 41은, 본 기술의 실시의 형태에서의 입출력 패드(690)로부터의 배선 인출의 예를 나타내는 도면이다.
이 예에서는, 제2 반도체 기판(82)의 입출력 패드(690)로부터의 전원 배선의 인출은, 전원 배선 링(680)으로부터 배선 이용(633)에 의해 인출함에 의해 실현한다. 즉, 전원 배선 링(680)의 알루미늄층에 대해 배선 이용(633)을 교차시키고, 접속구멍에 의해 끌어올리고 있다. 이에 의해, 인입에 의해 생기는 저항을 삭감할 수 있다.
또한, 이 예에서는 전원 배선 링(680)의 상측에 배선 이용(633)을 통과시키는 예에 관해 설명했지만, 또한 그 내측에 최상층 메탈을 내포하는 아날로그, 디지털 매크로 등이 배치되어 있는 경우, 그들의 상공(上空)을 경유하여 배선 이용(633)을 통과시키는 것도 생각할 수 있다. 이에 의해, 전원 배선(632)을 우회하여 끌어돌리기 위한 여분의 영역을 줄일 수 있다.
[전원 배선 링에서의 저저항화]
도 42는, 본 기술의 실시의 형태에서의 전원 배선 링(680)으로의 배선 이용(683)의 적용례를 나타내는 도면이다.
이 예에서는, 제2 반도체 기판(82)의 전원 배선 링(680)에서의 배선(682)에 배선 이용(683)을 리베팅하여 접속한 예를 나타내고 있다. 이에 의해, 입출력 패드(690)에 접속되는 저항 버스를 저저항화할 수 있고, 플로어 플랜에서의 배치의 제약을 완화할 수 있다.
도 43은, 본 기술의 실시의 형태에서의 입출력 패드(690)에 접속되는 저항 버스의 예를 나타내는 도면이다.
입출력 패드(690)에 접속되는 저항 버스는, 복수의 저항(663)에 의해 구성된다. 이 저항 버스에는 정전기의 방전(ESD: Electro-Static Discharge)으로부터 피보호 소자(661)를 보호하기 위해 보호 회로(662)가 마련된다. 이에 대해, 상술한 바와 같이 배선 이용(683)을 마련함에 의해, 저항 버스를 저저항화할 수 있다.
이와 같이, 본 기술의 실시의 형태에 의하면, 기판 표면의 도전체를 배선으로서 이용함에 의해, 반도체 기판의 접합면 부근에서의 영역의 유효 이용을 도모할 수 있다. 또한, 전류의 경로를 증가시킴에 의해, 배선 저항의 저저항화를 도모할 수 있다.
<6. 내시경 수술 시스템에의 응용례>
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 내시경 수술 시스템에 적용되어도 좋다.
도 44는, 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 한 예를 나타내는 도면이다.
도 44에서는, 수술자(의사)(11131)가, 내시경 수술 시스템(11000)을 이용하여, 환자 베드(11133)상의 환자(11132)에게 수술을 행하고 있는 양상이 도시되어 있다. 도시하는 바와 같이, 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)와 에너지 처치구(11112) 등의, 그 밖의 수술구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경하 수술을 위한 각종의 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단부터 소정 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속된 카메라 헤드(11102)로 구성된다. 나타낸 예에서는, 경성의 경통(11101)을 갖는 이른바 경성경으로서 구성되는 내시경(11100)을 도시하고 있는데, 내시경(11100)은, 연성의 경통을 갖는 이른바 연성경으로서 구성되어도 좋다.
경통(11101)의 선단에는, 대물 렌즈가 감입된 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 당해 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부에 연설(延設)되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되고, 대물 렌즈를 통하여 환자(11132)의 체강 내의 관찰 대상을 향하여 조사된다. 또한, 내시경(11100)은, 직시경이라도 좋고, 사시경 또는 측시경이라도 좋다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전변환되고, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU: Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되고, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대해, 예를 들어 현상 처리(디모자이크 처리) 등의, 당해 화상 신호에 의거한 화상을 표시하기 위한 각종의 화상 처리를 시행한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, 당해 CCU(11201)에 의해 화상 처리가 시행된 화상 신호에 의거한 화상을 표시한다.
광원 장치(11203)는, 예를 들어 LED(Light Emitting Diode) 등의 광원으로 구성되고, 수술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통하여, 내시경 수술 시스템(11000)에 대해 각종의 정보의 입력이나 지시 입력을 행할 수가 있다. 예를 들면, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작(燒灼), 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 수술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 팽창시키기 위해, 기복 튜브(11111)를 통하여 당해 체강 내에 가스를 보낸다. 레코더(11207)는, 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종의 정보를, 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 수술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들어 LED, 레이저광원 또는 이들 조합에 의해 구성되는 백색 광원으로 구성할 수 있다. RGB 레이저광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에서 촬상 화상의 화이트 밸런스의 조정을 행할 수가 있다. 또한, 이 경우에는, RGB 레이저광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어함에 의해, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 좋다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함에 의해, 이른바 흑바램 및 백바램이 없는 고다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하게 구성되어도 좋다. 특수광 관찰에서는, 예를 들면, 체조직에서의 광의 흡수의 파장 의존성을 이용하여, 통상의 관찰 시에서의 조사광(즉, 백색광)과 비하여 협대역의 광을 조사함에 의해, 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 이른바 협대역 광관찰(Narrow Band Imaging)이 행하여진다. 또는, 특수광 관찰에서는, 여기광을 조사함에 의해 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행하여져도 좋다. 형광 관찰에서는, 체 조직에 여기광을 조사하여 당해 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰), 또는 인도시아닌그린(ICG) 등의 시약을 체조직에 주사함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하여 형광상을 얻는 것 등을 행할 수가 있다. 광원 장치(11203)는, 이와 같은 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 45는, 도 44에 나타내는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 한 예를 나타내는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 가진다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 가진다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 마련되는 광학계이다. 경통(11101)의 선단부터 받아들여진 관찰광은, 카메라 헤드(11102)까지 도광되고, 당해 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)는, 촬상 소자로 구성된다. 촬상부(11402)를 구성하는 촬상 소자는, 1개(이른바 단판식)라도 좋고, 복수(이른바 다판식)라도 좋다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들어 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고, 그들이 합성됨에 의해 컬러 화상이 얻어져도 좋다. 또는, 촬상부(11402)는, 3D(Dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 한 쌍의 촬상 소자를 갖도록 구성되어도 좋다. 3D 표시가 행해짐에 의해, 수술자(11131)는 수술부에서의 생체 조직의 깊이를 보다 정확하게 파악하는 것이 가능해지다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 마련되지 않아도 좋다. 예를 들면, 촬상부(11402)는, 경통(11101)의 내부에, 대물 렌즈의 직후에 마련되어도 좋다.
구동부(11403)는, 액추에이터에 의해 구성되고, 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌렌즈 및 포커스 렌즈를 광축에 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통하여 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하고, 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상 시의 노출치를 지정하는 취지의 정보, 및/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기한 프레임 레이트나 노출치, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 좋고, 취득된 화상 신호에 의거하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 좋다. 후자인 경우에는, 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통하여 수신한 CCU(11201)로부터의 제어 신호에 의거하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통하여 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대해, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대해 각종의 화상 처리를 시행한다.
제어부(11413)는, 내시경(11100)에 의한 수술부 등의 촬상 및 수술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 시행된 화상 신호에 의거하여, 수술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이 때, 제어부(11413)는, 각종의 화상 인식 기술을 이용하여 촬상 화상 내에서의 각종의 물체를 인식하여도 좋다. 예를 들면, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함에 의해, 겸자 등의 수술구, 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 사용 시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때에, 그 인식 결과를 이용하여, 각종의 수술 지원 정보를 당해 수술부의 화상에 중첩 표시시켜도 좋다. 수술 지원 정보가 중첩 표시되고, 수술자(11131)에게 제시됨에 의해, 수술자(11131)의 부담을 경감하는 것이나, 수술자(11131)가 확실하게 수술을 진행하는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광파이버, 또는 이들 복합 케이블이다.
여기서, 도시하는 예에서는, 전송 케이블(11400)을 이용하여 유선으로 통신이 행해지고 있는데, 카메라 헤드(11102)와 CCU(11201)와의 사이의 통신은 무선으로 행하여져도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(11402)에 적용될 수 있다. 구체적으로는, 촬상부(11402)에서의 반도체 기판의 접합면 부근에서의 영역의 유효 이용을 도모할 수 있다.
또한, 여기서는, 한 예로서 내시경 수술 시스템에 관해 설명했지만, 본 개시에 관한 기술은, 기타, 예를 들면, 현미경 수술 시스템 등에 적용되어도 좋다.
<7. 이동체로의 응용례>
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 46은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 나타내는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 46에 나타내는 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차량 탑재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신된 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 접수하여, 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행하여도 좋다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 거리 측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력된 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출하여도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별하여도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득된 차내외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득된 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득된 차외의 정보에 의거하여, 바디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 방현(防眩)을 도모하는 것을 목적으로 한 협조 제어를 행할 수가 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 46의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 47은, 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 47에서는, 차량(12100)은, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 가진다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실 내의 프런트글라스의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실 내의 프런트글라스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 촬상부(12101 및 12105)에서 취득된 전방의 화상은, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 47에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 나타나고 있다. 촬상 범위(12111)는, 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중합됨에 의해, 차량(12100)을 상방에서 본 부감 화상을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 가지고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해, 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0㎞/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차와 내차와의 사이에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수가 있다. 이와 같이 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수가 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행하여진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어하여도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 촬상부(12031)에서의 반도체 기판의 접합면 부근의 영역의 유효 이용을 도모할 수 있다.
또한, 상술한 실시의 형태는 본 기술을 구현화하기 위한 한 예를 나타낸 것이고, 실시의 형태에서의 사항과, 특허청구의 범위에서의 발명 특정 사항은 각각 대응 관계를 가진다. 마찬가지로, 특허청구의 범위에서의 발명 특정 사항과, 이것과 동일 명칭을 붙인 본 기술의 실시의 형태에서의 사항은 각각 대응 관계를 가진다. 단, 본 기술은 실시의 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 실시의 형태에 여러 가지의 변형을 시행함에 의해 구현화할 수 있다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 각각에 다층 배선층이 형성되는 복수의 반도체 기판의 상기 다층 배선층 사이가 전기적으로 접속되어 접합된 적층 반도체 기판에서,
상기 복수의 반도체 기판의 접합면 부근에 형성되는 도전체를 접합면 방향으로 통전시키는 반도체 장치.
(2) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 접속구멍 접속면의 폭에 대해 2배 이상의 평면 장변을 갖는 상기 (1)에 기재된 반도체 장치.
(3) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체 중 일방만이 상기 반도체 기판에 접속구멍을 갖는 상기 (1) 또는 (2)에 기재된 반도체 장치.
(4) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 타방의 상기 반도체 기판에서의 상기 도전체와 전기적으로 접속하지 않는 상기 (1)부터 (3)의 어느 하나에 기재된 반도체 장치.
(5) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체의 형상이 서로 다른 상기 (1)부터 (4)의 어느 하나에 기재된 반도체 장치.
(6) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체가 상기 접합면 방향으로 서로 소정의 거리만큼 어긋나서 접합되는 상기 (1)부터 (5)의 어느 하나에 기재된 반도체 장치.
(7) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 평면 애스펙트비가 1보다 큰 형상인 상기 (1)부터 (6)의 어느 하나에 기재된 반도체 장치.
(8) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체가 상기 접합면에서 길이 방향으로 서로 직교하여 접합되는 상기 (7)에 기재된 반도체 장치.
(9) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체가 상기 접합면에서 길이 방향으로 서로 병행하여 접합되는 상기 (7)에 기재된 반도체 장치.
(10) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 평면 애스펙트비가 1보다 큰 사각형 형상 또는 타원 형상인 상기 (1)부터 (9)의 어느 하나에 기재된 반도체 장치.
(11) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 평면 애스펙트비가 1보다 큰 사각형의 합성으로 이루어지는 다각 형상인 상기 (1)부터 (9)의 어느 하나에 기재된 반도체 장치.
(12) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 입출력 패드의 내측의 주위를 둘러싸는 영역에 마련되는 상기 (1)부터 (11)의 어느 하나에 기재된 반도체 장치.
(13) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 입출력 패드의 내측의 사각형 형상의 영역에 마련되는 상기 (1)부터 (11)의 어느 하나에 기재된 반도체 장치.
(14) 상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 전원 배선과 병행하여 마련되는 상기 (1)부터 (11)의 어느 하나에 기재된 반도체 장치.
10: 촬상 소자 11: 화소
12: 전류 패스 19: 수직 신호선(VSL)
20: 수직 구동 회로 30: 수평 구동 회로
40: 제어 회로 50: 칼럼 신호 처리 회로
59: 수평 신호선 60: 출력 회로
81, 82: 반도체 기판 83: 화소 영역
84: 제어 회로 85: 로직 회로
86: 아날로그 회로 91: 더미의 구리 배선
92: 접속구멍을 갖는 구리 배선 93: 배선 이용의 구리 배선
94: 실드 이용의 구리 배선 98: 입출력(IO) 패드
99: 접합면 100: 고체 촬상 장치
200, 300, 400, 600: 반도체 기판 201∼203, 301∼303: 구리 배선
209, 309: 접속구멍 610: 로직 회로
620: 아날로그 매크로 631: 전원 배선(최상층의 하층)
632: 전원 배선(최상층) 633: 배선 이용
661: 피보호 소자 662: 보호 회로
663: 저항 680: 전원 배선 링
682: 배선 683: 배선 이용
690: 입출력(IO) 패드

Claims (14)

  1. 각각에 다층 배선층이 형성되는 복수의 반도체 기판의 상기 다층 배선층 사이가 전기적으로 접속되어 접합된 적층 반도체 기판에 있어서,
    상기 복수의 반도체 기판의 접합면 부근에 형성되는 도전체를 접합면 방향으로 통전시키는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 접속구멍 접속면의 폭에 대해 2배 이상의 평면 장변을 갖는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체 중 일방만이 상기 반도체 기판에 접속구멍을 갖는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 타방의 상기 반도체 기판에서의 상기 도전체와 전기적으로 접속하지 않는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체의 형상이 서로 다른 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체가 상기 접합면 방향으로 서로 소정의 거리만큼 어긋나서 접합되는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 평면 애스펙트비가 1보다 큰 형상인 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체가 상기 접합면에서 길이 방향으로 서로 직교하여 접합되는 것을 특징으로 하는 반도체 장치.
  9. 제7항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 상기 접합면에서 상대하는 상기 도전체가 상기 접합면에서 길이 방향으로 서로 병행하여 접합되는 것을 특징으로 하는 반도체 장치.
  10. 제1항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 평면 애스펙트비가 1보다 큰 사각형 형상 또는 타원 형상인 것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 평면 애스펙트비가 1보다 큰 사각형의 합성으로 이루어지는 다각 형상인 것을 특징으로 하는 반도체 장치.
  12. 제1항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 입출력 패드의 내측의 주위를 둘러싸는 영역에 마련되는 것을 특징으로 하는 반도체 장치.
  13. 제1항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 입출력 패드의 내측의 사각형 형상의 영역에 마련되는 것을 특징으로 하는 반도체 장치.
  14. 제1항에 있어서,
    상기 접합면 부근에 형성되는 도전체의 적어도 일부는, 전원 배선과 병행하여 마련되는 것을 특징으로 하는 반도체 장치.
KR1020217002870A 2018-08-31 2019-08-02 반도체 장치 KR20210046657A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-162382 2018-08-31
JP2018162382 2018-08-31
PCT/JP2019/030391 WO2020044943A1 (ja) 2018-08-31 2019-08-02 半導体装置

Publications (1)

Publication Number Publication Date
KR20210046657A true KR20210046657A (ko) 2021-04-28

Family

ID=69643552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217002870A KR20210046657A (ko) 2018-08-31 2019-08-02 반도체 장치

Country Status (6)

Country Link
EP (1) EP3846204A4 (ko)
JP (1) JP7291148B2 (ko)
KR (1) KR20210046657A (ko)
CN (1) CN112585750A (ko)
TW (1) TW202013704A (ko)
WO (1) WO2020044943A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022007971A (ja) * 2020-03-31 2022-01-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US20210305303A1 (en) * 2020-03-31 2021-09-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photoelectric conversion system, and moving object
KR102432494B1 (ko) * 2020-04-28 2022-08-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 소자에서의 자체 정렬 에칭
US11342326B2 (en) 2020-04-28 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned etch in semiconductor devices
TWI790036B (zh) * 2021-12-10 2023-01-11 財團法人工業技術研究院 具對位標記之電子裝置
TWI793921B (zh) * 2021-12-13 2023-02-21 友達光電股份有限公司 顯示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064709A (ja) 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP2013073988A (ja) 2011-09-27 2013-04-22 Sony Corp 半導体装置および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
CN100442530C (zh) * 2005-02-21 2008-12-10 索尼株式会社 固态成像器件及其驱动方法和照相装置
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
JP5644341B2 (ja) * 2010-10-04 2014-12-24 ソニー株式会社 固体撮像素子、および、その製造方法、電子機器
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5915636B2 (ja) * 2013-12-18 2016-05-11 ソニー株式会社 半導体装置とその製造方法
JP6190295B2 (ja) * 2014-03-12 2017-08-30 株式会社東芝 半導体チップ、および半導体パッケージ
KR102505856B1 (ko) * 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064709A (ja) 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP2013073988A (ja) 2011-09-27 2013-04-22 Sony Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN112585750A (zh) 2021-03-30
JP7291148B2 (ja) 2023-06-14
TW202013704A (zh) 2020-04-01
WO2020044943A1 (ja) 2020-03-05
US20210351219A1 (en) 2021-11-11
EP3846204A1 (en) 2021-07-07
JPWO2020044943A1 (ja) 2021-08-26
EP3846204A4 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
US11563923B2 (en) Solid-state imaging device and electronic apparatus
US11671726B2 (en) Solid-state imaging device
KR20210046657A (ko) 반도체 장치
JPWO2018043654A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP2022093359A (ja) 測距素子
TW202107726A (zh) 半導體裝置及攝像裝置
CN111602236A (zh) 半导体装置、其制造方法和电子设备
TWI810326B (zh) 光電轉換元件
CN114051657A (zh) 半导体元件和电子设备
US12002831B2 (en) Semiconductor device
WO2024057814A1 (ja) 光検出装置および電子機器
WO2022145190A1 (ja) 固体撮像装置および電子機器
WO2023106215A1 (ja) 光検出装置及び電子機器
WO2023106023A1 (ja) 光検出装置及び電子機器
WO2023112520A1 (ja) 半導体装置、電子機器、及びウエハ
WO2024024573A1 (ja) 撮像装置及び電子機器
WO2023157819A1 (ja) 光検出装置および電子機器
WO2024101203A1 (ja) 光検出装置及び積層基板
US20240079427A1 (en) Imaging apparatus and manufacturing method of imaging apparatus
KR20230159401A (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
JP2024079231A (ja) 光検出装置および電子機器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right