JPWO2020044943A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2020044943A1
JPWO2020044943A1 JP2020540185A JP2020540185A JPWO2020044943A1 JP WO2020044943 A1 JPWO2020044943 A1 JP WO2020044943A1 JP 2020540185 A JP2020540185 A JP 2020540185A JP 2020540185 A JP2020540185 A JP 2020540185A JP WO2020044943 A1 JPWO2020044943 A1 JP WO2020044943A1
Authority
JP
Japan
Prior art keywords
joint surface
wiring
semiconductor substrate
semiconductor device
vicinity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020540185A
Other languages
English (en)
Other versions
JP7291148B2 (ja
Inventor
肇 山岸
肇 山岸
英史 佐藤
英史 佐藤
山崎　彰
彰 山崎
孝幸 関原
孝幸 関原
誠 早淵
誠 早淵
俊介 石崎
俊介 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020044943A1 publication Critical patent/JPWO2020044943A1/ja
Application granted granted Critical
Publication of JP7291148B2 publication Critical patent/JP7291148B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Abstract

複数の半導体基板の多層配線層間が電気的に接続された積層半導体基板からなる半導体装置において、半導体基板の接合面付近における領域の有効利用を図る。積層半導体基板は、それぞれに多層配線層が形成される複数の半導体基板からなる。この積層半導体基板においては、多層配線層間が電気的に接続されて接合される。これら複数の半導体基板の接合面付近には、導電体が形成される。この導電体は、接合面方向に通電が行われるように形成される。

Description

本技術は、半導体装置に関する。詳しくは、複数の半導体基板の多層配線層間が電気的に接続された積層半導体基板からなる半導体装置に関する。
近年、デジタルカメラの普及がますます進んでいる。これに伴い、デジタルカメラの中心部品である固体撮像装置（イメージセンサ）の需要がますます高まっている。固体撮像装置の性能面においては、高画質化および高機能化を実現するための技術開発が進められている。一方、撮像機能を有する携帯端末（携帯電話機、ＰＤＡ（Personal Digital Assistant）、ノートＰＣ（Personal Computer）やタブレットＰＣ等）の普及も進んでいる。これに伴い、これら携帯端末の携帯性を高めるために、固体撮像装置やそれを構成する部品の小型化、軽量化および薄型化が進められている。さらに、これら携帯端末の普及拡大のために、固体撮像装置やそれを構成する部品の低コスト化も進められている。
一般に、固体撮像装置（例えば、ＭＯＳ（Metal Oxide Semiconductor）型固体撮像装置は、シリコン基板の受光面側に光電変換部や増幅回路、多層配線層を形成し、その上にカラーフィルタやオンチップマイクロレンズを形成することで構成される。さらに、その受光面側には、接着剤等のスペーサによりカバーガラスが貼り合わせられる。また、その受光面の反対側には、端子が形成される。この固体撮像装置には、出力される信号に対して所定の処理を行う信号処理回路が接続される。固体撮像装置の多機能化に伴い、信号処理回路で行われる処理は増える傾向にある。
このように複数の半導体基板が接続された構成を小型化するために、様々な手段が講じられている。例えば、ＳｉＰ（System in Package）技術により、複数の半導体基板を１つのパッケージ内に封止することが行われている。これにより、実装面積を小さくすることができ、全体の構成の小型化を実現することができる。しかしながら、ＳｉＰでは半導体基板間を接続する配線によって伝送距離が長くなり、高速動作が妨げられるおそれがある。
これに対し、画素領域を含む第１の半導体基板と、ロジック回路を含む第２の半導体基板とを貼り合わせて接合することにより構成された固体撮像装置が提案されている（例えば、特許文献１参照。）。このような構成によれば、信号を高速で伝送することが可能となる。この固体撮像装置では、ともに半製品状態の画素アレイを備えた第１の半導体基板と、ロジック回路を備えた第２の半導体基板とを貼り合わせ、第１の半導体基板を薄膜化した後、画素アレイとロジック回路の接続がなされる。ここで、接続は、第１の半導体基板の所要の配線に接続する接続導体と、第１の半導体基板を貫通して第２の半導体基板の所要の配線に接続する貫通接続導体と、両接続導体を繋ぐ連結導体からなる接続配線を形成して行われる。その後、完成品状態においてチップ化され、裏面照射型の固体撮像装置として構成される。
一方、複数の半導体基板を接合してなる固体撮像装置において、貫通接続導体による電気的接続法ではなく、両半導体基板の表面に銅（Ｃｕ）電極を取り出して接続させる方法が提案されている（例えば、特許文献２参照。）。
特開２０１２−０６４７０９号公報 特開２０１３−０７３９８８号公報
上述の従来技術では、複数の半導体基板を接合してなる固体撮像装置において、両半導体基板の表面に銅電極を取り出して接続している。しかしながら、半導体基板の接合面または接合面付近においては、フローティングとなっている導電体のダミーパターンや、導電体が配置されていない絶縁体である酸化膜も配置されており、必ずしも有効利用がされていないという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、半導体基板の接合面付近における領域の有効利用を図ることを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、それぞれに多層配線層が形成される複数の半導体基板の上記多層配線層間が電気的に接続されて接合された積層半導体基板において、上記複数の半導体基板の接合面付近に形成される導電体を接合面方向に通電させる半導体装置である。これにより、半導体基板の接合面付近における領域を有効に利用することができるという作用をもたらす。
また、この第１の側面において、上記接合面付近に形成される導電体の少なくとも一部は、接続孔接続面の幅に対して２倍以上の平面長辺を有するようにしてもよい。これにより、導電体を配線として有効に機能させるという作用をもたらす。
また、この第１の側面において、上記接合面付近に形成される導電体の少なくとも一部は、上記接合面において相対する上記導電体のうち一方のみが上記半導体基板に接続孔を有するようにしてもよい。これにより、一方の半導体基板のための配線として導電体を機能させるという作用をもたらす。
また、この第１の側面において、上記接合面付近に形成される導電体の少なくとも一部は、他方の上記半導体基板における上記導電体と電気的に接続しないようにしてもよい。これにより、一方の半導体基板のみにおいて導電体を配線として機能させるという作用をもたらす。
また、この第１の側面において、上記接合面付近に形成される導電体の少なくとも一部は、上記接合面において相対する上記導電体の形状が互いに異なるようにしてもよい。また、上記接合面付近に形成される導電体の少なくとも一部は、上記接合面において相対する上記導電体が上記接合面方向に互いに所定の距離ずれて接合されてもよい。
また、この第１の側面において、上記接合面付近に形成される導電体の少なくとも一部は、平面アスペクト比が１より大きい形状であることが望ましい。その際、上記接合面付近に形成される導電体の少なくとも一部は、上記接合面において相対する上記導電体が上記接合面において長手方向に互いに直交して接合されてもよく、また、上記接合面において相対する上記導電体が上記接合面において長手方向に互いに並行して接合されてもよい。
また、この第１の側面において、上記接合面付近に形成される導電体の少なくとも一部は、平面アスペクト比が１より大きい矩形形状または楕円形状であってもよく、また、平面アスペクト比が１より大きい矩形の合成からなる多角形状であってもよい。
また、この第１の側面において、上記接合面付近に形成される導電体の少なくとも一部は、入出力パッドの内側の周囲を囲む領域に設けられるようにしてもよい。また、上記接合面付近に形成される導電体の少なくとも一部は、入出力パッドの内側の矩形状の領域に設けられてもよい。
また、この第１の側面において、上記接合面付近に形成される導電体の少なくとも一部は、電源配線と並行して設けられるようにしてもよい。これにより、電源配線の低抵抗化を図るという作用をもたらす。
本技術によれば、半導体基板の接合面付近における領域の有効利用を図るという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の実施の形態における半導体装置の一例である固体撮像装置の構成例を示す図である。 本技術の実施の形態における固体撮像装置の基板の分割例を示す図である。 本技術の実施の形態における固体撮像装置の基板の分割と接合面との関係例を示す図である。 本技術の実施の形態における固体撮像装置の断面模式図の一例を示す図である。 本技術の実施の形態において配線として利用される銅配線２０２および３０２の構造例を示す第１の図である。 本技術の実施の形態において配線として利用される銅配線２０２および３０２の構造例を示す第２の図である。 本技術の実施の形態において配線として利用される銅配線２０２および３０２の構造例を示す第３の図である。 本技術の実施の形態において配線として利用される銅配線２０２および３０２の構造例を示す第４の図である。 本技術の実施の形態における接続孔の配線平面上の形状の第１の例を示す図である。 本技術の実施の形態における接続孔の配線平面上の形状の第２の例を示す図である。 本技術の実施の形態において配線として利用される銅配線２０２および３０２の接合例を示す第１の図である。 本技術の実施の形態において配線として利用される銅配線２０２および３０２の接合例を示す第２の図である。 本技術の実施の形態において配線として利用される銅配線２０２および３０２の接合例を示す第３の図である。 本技術の実施の形態における接合面９９のフロアプランの第１の例を示す図である。 本技術の実施の形態における接合面９９のフロアプランの第２の例を示す図である。 本技術の実施の形態における接合面９９のフロアプランの第３の例を示す図である。 本技術の実施の形態における接合面９９のフロアプランの第４の例を示す図である。 本技術の実施の形態における接合面９９のフロアプランの第５の例を示す図である。 本技術の実施の形態における接合面９９のフロアプランの第６の例を示す図である。 本技術の実施の形態における接合面９９のフロアプランの第７の例を示す図である。 本技術の実施の形態における固体撮像装置１００の一例を示す断面図である。 本技術の実施の形態における第１の半導体基板２００の細部の例を示す図である。 本技術の実施の形態における第２の半導体基板３００の細部の例を示す図である。 本技術の実施の形態における接続配線３６９と配線３７１との間の接続孔３６３の第１の配置例を示す図である。 本技術の実施の形態における接続配線３６９と配線３７１との間の接続孔３６３の第２の配置例を示す図である。 本技術の実施の形態における固体撮像装置の製造方法の一例における第１の工程を示す図である。 本技術の実施の形態における固体撮像装置の製造方法の一例における第２の工程を示す図である。 本技術の実施の形態における固体撮像装置の製造方法の一例における第３の工程を示す図である。 本技術の実施の形態における固体撮像装置の製造方法の一例における第４の工程を示す図である。 本技術の実施の形態における固体撮像装置の製造方法の一例における第５の工程を示す図である。 本技術の実施の形態における固体撮像装置の製造方法の一例における第６の工程を示す図である。 本技術の実施の形態における固体撮像装置の製造方法の一例における第７の工程を示す図である。 本技術の実施の形態における固体撮像装置の製造方法の一例における第８の工程を示す図である。 本技術の実施の形態の変形例による固体撮像装置１００の一例を示す断面図である。 本技術の実施の形態における半導体基板６００におけるフロアプランの例を示す図である。 本技術の実施の形態における電源配線の第１の配置例を示す図である。 本技術の実施の形態における電源配線の第２の配置例を示す図である。 本技術の実施の形態におけるデジタル電源配線の第１の配置例を示す平面図である。 本技術の実施の形態におけるデジタル電源配線の第１の配置例を示す断面図である。 本技術の実施の形態におけるデジタル電源配線の第２の配置例を示す図である。 本技術の実施の形態における入出力パッド６９０からの配線引出しの例を示す図である。 本技術の実施の形態における電源配線リング６８０への銅配線６８３の適用例を示す図である。 本技術の実施の形態における入出力パッド６９０に接続される抵抗バスの例を示す図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．半導体装置
２．配線利用の導電体
３．接合面
４．製造工程
５．電源配線への適用例
６．内視鏡手術システムへの応用例
７．移動体への応用例
＜１．半導体装置＞
［固体撮像装置の構成］
図１は、本技術の実施の形態における半導体装置の一例である固体撮像装置の構成例を示す図である。この固体撮像装置は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサとして構成される。この固体撮像装置は、（図示しない）半導体基板（例えば、シリコン基板）に、撮像素子１０および周辺回路部を有する。周辺回路部は、垂直駆動回路２０と、水平駆動回路３０と、制御回路４０と、カラム信号処理回路５０と、出力回路６０とを備える。
撮像素子１０は、光電変換部を含む複数の画素１１を、２次元アレイ状に配列した画素アレイである。この画素１１は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタを含む。ここで、複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタおよび増幅トランジスタの３つのトランジスタにより構成することができる。また、複数の画素トランジスタは、選択トランジスタを追加して４つのトランジスタで構成することもできる。なお、単位画素の等価回路は一般的なものと同様であるため、詳細な説明は省略する。
また、画素１１は、１つの単位画素として構成することもでき、また、画素共有構造とすることもできる。この画素共有構造は、複数のフォトダイオードが、フローティングディフュージョンおよび転送トランジスタ以外の他のトランジスタを共有する構造である。
垂直駆動回路２０は、行単位で画素１１を駆動するものである。この垂直駆動回路２０は、例えばシフトレジスタによって構成される。この垂直駆動回路２０は、画素駆動配線を選択して、その選択された画素駆動配線に画素１１を駆動するためのパルスを供給する。これにより、垂直駆動回路２０は、撮像素子１０の各画素１１を行単位で順次垂直方向に選択走査し、各画素１１の光電変換部において受光量に応じて生成された信号電荷に基く画素信号を、垂直信号線（ＶＳＬ）１９を介して、カラム信号処理回路５０に供給する。
水平駆動回路３０は、列単位にカラム信号処理回路５０を駆動するものである。この水平駆動回路３０は、例えばシフトレジスタによって構成される。この水平駆動回路３０は、水平走査パルスを順次出力することによって、カラム信号処理回路５０の各々を順番に選択し、カラム信号処理回路５０の各々から画素信号を水平信号線５９に出力させる。
制御回路４０は、固体撮像装置の全体を制御するものである。この制御回路４０は、入力クロックと、動作モードなどを指令するデータとを受け取り、固体撮像装置の内部情報などのデータを出力する。すなわち、この制御回路４０は、垂直同期信号、水平同期信号およびマスタクロックに基づいて、垂直駆動回路２０、カラム信号処理回路５０および水平駆動回路３０などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路２０、カラム信号処理回路５０および水平駆動回路３０等に入力する。
カラム信号処理回路５０は、画素１１の例えば列ごとに配置され、１行分の画素１１から出力される信号に対し、画素列ごとにノイズ除去などの信号処理を行うものである。すなわち、このカラム信号処理回路５０は、画素１１固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling）や、信号増幅、ＡＤ（Analog/Digital）変換等の信号処理を行う。カラム信号処理回路５０の出力段には、（図示しない）水平選択スイッチが水平信号線５９との間に接続される。
出力回路６０は、カラム信号処理回路５０の各々から水平信号線５９を通して順次に供給される信号に対し、信号処理を行って出力するものである。その際、この出力回路６０は、カラム信号処理回路５０からの信号をバッファリングする。また、この出力回路６０は、カラム信号処理回路５０からの信号に対して、黒レベル調整、列ばらつき補正、各種デジタル信号処理などを行うようにしてもよい。
図２は、本技術の実施の形態における固体撮像装置の基板の分割例を示す図である。
同図におけるａは、第１の例を示す。この第１の例は、第１の半導体基板８１と第２の半導体基板８２とから構成される。第１の半導体基板８１には、画素領域８３と制御回路８４が搭載される。第２の半導体基板８２には、信号処理回路を含むロジック回路８５が搭載される。そして、第１の半導体基板８１と第２の半導体基板８２とが相互に電気的に接続されることにより、１つの半導体チップとしての固体撮像装置が構成される。
同図におけるｂは、第２の例を示す。この第２の例は、第１の半導体基板８１と第２の半導体基板８２とから構成される。第１の半導体基板８１には、画素領域８３が搭載される。第２の半導体基板８２には、制御回路８４と、信号処理回路を含むロジック回路８５が搭載される。そして、第１の半導体基板８１と第２の半導体基板８２とが相互に電気的に接続されることにより、１つの半導体チップとしての固体撮像装置が構成される。
同図におけるｃは、第３の例を示す。この第３の例は、第１の半導体基板８１と第２の半導体基板８２とから構成される。第１の半導体基板８１には、画素領域８３と、その画素領域８３を制御する制御回路８４とが搭載される。第２の半導体基板８２には、信号処理回路を含むロジック回路８５と、そのロジック回路８５を制御する制御回路８４とが搭載される。そして、第１の半導体基板８１と第２の半導体基板８２とが相互に電気的に接続されることによって、１つの半導体チップとしての固体撮像装置が構成される。
［積層半導体基板］
図３は、本技術の実施の形態における固体撮像装置の基板の分割と接合面との関係例を示す図である。
この固体撮像装置においては、裏面照射型のＣＭＯＳ固体撮像素子を想定している。すなわち、受光部である画素領域８３を備える第１の半導体基板８１が、ロジック回路８５およびアナログ回路８６を備える第２の半導体基板８２の上部に配置される。これにより、表面照射型に比べて高感度で低ノイズのＣＭＯＳ固体撮像素子を実現する。
接合面９９は、第１の半導体基板８１と第２の半導体基板８２との間の接合面を仮想的に示したものである。この接合面９９においては、互いの多層配線層が向かい合うようにして、接合面付近の配線が直接接合するように、貼り合わされる。
図４は、本技術の実施の形態における固体撮像装置の断面模式図の一例を示す図である。
この固体撮像装置においては、上述のように、接合面９９において、第１の半導体基板８１と第２の半導体基板８２とが貼り合わされている。この例においては、接合面付近に形成される導電体の一例として、銅（Ｃｕ）配線を想定し、第１の半導体基板８１の銅配線２０１乃至２０３と第２の半導体基板８２の銅配線３０１乃至３０３との間で直接接合させる。
銅配線２０１および３０１は、第１の半導体基板８１および第２の半導体基板８２の電気的接続を行うための用途を有する。すなわち、銅配線２０１および３０１の両者は、接続孔を有して、それぞれの基板内部に接続するように形成される。
銅配線２０２および３０２は、第２の半導体基板８２における配線として利用される用途を有する。すなわち、銅配線３０２は、第２の半導体基板８２の配線として利用される。一方、銅配線２０２は接続孔を有することなく銅配線３０２に接合する。このような配線としての利用により、設計上の自由度が向上する。
銅配線２０３および３０３は、第１の半導体基板８１における電位に繋がって、シールドとしての用途を有する。これにより、上下基板の配線間クロストークを抑制することができる。
＜２．配線利用の導電体＞
［配線利用の形態］
図５は、本技術の実施の形態において配線として利用される銅配線２０２および３０２の構造例を示す第１の図である。
同図におけるａは、第１の半導体基板８１の銅配線２０２は接続孔を有さず、第２の半導体基板８２の銅配線３０２は複数の接続孔を有する構造を示している。この構造では、銅配線３０２は複数の接続孔がリベット打ちされて下層配線に接続され、下層配線と同電位となる。これにより、接合面９９において電流が流れ、第２の半導体基板８２の配線として機能する。
なお、この接合面９９における銅配線２０２および３０２の厚みとしては、例えば、１マイクロメートル程度を確保することができる。これにより、配線抵抗を低減することができる。
同図におけるｂは、第２の半導体基板８２の銅配線３０２は接続孔を有さず、第１の半導体基板８１の銅配線２０２は複数の接続孔を有する構造を示している。この構造では、銅配線２０２は複数の接続孔がリベット打ちされて下層配線に接続され、下層配線と同電位となる。これにより、接合面９９において電流が流れ、第１の半導体基板８１の配線として機能する。
同図におけるｄは、第１の半導体基板８１および第２の半導体基板８２の銅配線２０２および３０２がともに接続孔を有し、それら接続孔が互いにずれて配置される構造を示している。この構造では、第１の半導体基板８１および第２の半導体基板８２の電気的接続用途であっても、接合面９９において電流が流れ、第１の半導体基板８１および第２の半導体基板８２の配線として機能する。この場合、配線として機能させるためには、同図におけるｃに示すような、最小接続面の幅をＬとした場合、接続面の横方向の長さが２Ｌ以上を有する接続孔は、配線利用と定義される。その際、相対する接続孔はＬ以上離れて配置されることが望ましい。例えば、接続孔の最小接続面の幅が１．５マイクロメートルである場合、配線利用される距離は３．０マイクロメートル以上となる。したがって、相対する接続孔の位置は互いに１．５マイクロメートル以上ずれて配置されることが望ましい。
これらの例のように、従来ではダミーが配置されていた領域を有効利用することができ、追加された配線層を形成して、下層配線の電流による電圧降下（ＩＲドロップ）を抑制することができる。
図６は、本技術の実施の形態において配線として利用される銅配線２０２および３０２の構造例を示す第２の図である。
同図におけるａは、接合面９９付近の銅配線２０２および３０２を第２の半導体基板８２の単独配線として利用する例である。一方、同図におけるｂは、接合面９９付近の銅配線２０２および３０２を第１の半導体基板８１の単独配線として利用する例である。これらの例のように、接合面９９付近の導電体を単独配線として利用することができる。
図７および図８は、本技術の実施の形態において配線として利用される銅配線２０２および３０２の構造例を示す第３および第４の図である。
上述の例では、接合面９９において第１の半導体基板８１および第２の半導体基板８２の両者に銅配線２０２および３０２を有していたが、一方の基板のみが銅配線を有して、他方の基板が絶縁体である構造であってもよい。すなわち、図７におけるａ、ｂ、および、図８におけるａのように、第２の半導体基板８２のみが銅配線３０２を有していてもよい。また、図７におけるｃ、ｄ、および、図８におけるｂのように、第１の半導体基板８１のみが銅配線２０２を有していてもよい。これらは、製造上の理由で接合面付近の導電体カバレッジを一定以下に抑える必要がある場合に有用である。
図９および図１０は、本技術の実施の形態における接続孔の配線平面上の形状の例を示す図である。
一般に、多層配線技術で用いられている接続孔は、横ｘと縦ｙのアスペクト比（Aspect Ratio）が概ね１となる形状を有する。これに対し、本技術の実施の形態における接続孔は、同図に示すように、アスペクト比が１より大きい矩形、多角形または楕円形の形状を有してもよい。すなわち、接続孔の形状を配線方向に細長くすることにより、配線抵抗の低い電流パスとしても作用させる。そのため、望ましくは、アスペクト比を２以上確保すると、より高い配線機能を有することになり、効果的である。具体的な長さとしては、平面長辺が３マイクロメートル以上の長さを有することが望ましい。
なお、ここでは、アスペクト比が１より大きい形状の例として横方向に長い形状を示したが、縦方向に長い形状であってもよい。ただし、想定される電流パスの方向に沿って細長くすることが上述の効果面から望ましい。
また、図１０に示すように、アスペクト比が１以外の矩形の合成からなる接続孔を有するようにしてもよい。すなわち、合成前の各矩形の何れかにおいてアスペクト比が１より大きい形状を有する場合、それらを複数合成することにより、本技術の実施の形態の目的に沿った接続孔の形状を形成することが考えられる。
［接合の形態］
図１１は、本技術の実施の形態において配線として利用される銅配線２０２および３０２の接合例を示す第１の図である。
同図の左欄に示すように、上側の第１の半導体基板８１および下側の第２の半導体基板８２の接合面９９において相対する銅配線２０２および３０２は、線幅が同一であってもよい。この場合、上下において形状が一致するように接合するのが一般的である（配線結合）。
ただし、接合面９９において銅配線２０２および３０２の長手方向が互いに直交して接合してもよい（直交結合）。また、接合面９９において銅配線２０２および３０２の長手方向が互いに並行して接合してもよい（並行結合）。その際、接合面９９の方向に互いに所定の距離ずれて接合してもよい。
また、同図の中欄に示すように、上側の第１の半導体基板８１および下側の第２の半導体基板８２の接合面９９において相対する銅配線２０２および３０２は、線幅または形状が互いに異なるものであってもよい。この場合においても、線幅が同一の場合と同様に接合することができる。
なお、同図の右欄に示すように、上述のように上側の第１の半導体基板８１および下側の第２の半導体基板８２の何れか一方のみに銅配線を配置してもよい。
図１２は、本技術の実施の形態において配線として利用される銅配線２０２および３０２の接合例を示す第２の図である。
上述の配線結合、直交結合および並行結合のそれぞれにおいて、接続孔はそれぞれ任意の位置に設けることができる。例えば、同図の左欄に示すように、互いに配線の端に接続孔２０９および３０９を設けてもよい。また、同図の右欄に示すように、接続孔２０９および３０９の位置を一致させるようにしてもよい。
図１３は、本技術の実施の形態において配線として利用される銅配線２０２および３０２の接合例を示す第３の図である。
同図の左欄に示すように、一方の基板の銅配線（この例では第２の半導体基板８２の銅配線３０２）のサイズを縮小することにより、アライメントのための領域を確保するようにしてもよい。その際、同図の中欄に示すように、銅配線３０２と接続孔３０９とを一体化して形成してもよい。これにより、両者を別々に形成する場合と比べて工程を削減することができる。ただし、銅の埋め込み性が悪化する場合には、これを改善するために、同図の右欄に示すように、接続孔のアスペクト比を低減させてもよい。
＜３．接合面＞
［フロアプラン］
図１４は、本技術の実施の形態における接合面９９のフロアプランの第１の例を示す図である。
このフロアプランの第１の例では、接合面９９の一部に接続孔９２を有する銅配線の領域が設けられ、それ以外の場所には全体的にダミー９１の銅配線が敷き詰められる。接合面９９の周囲には、入出力（ＩＯ）パッド９８の領域が設けられる。
なお、この例では、ダミー９１の銅配線を配置した例を示したが、ダミー９１を設けることなく絶縁体のみで形成してもよい。
図１５は、本技術の実施の形態における接合面９９のフロアプランの第２の例を示す図である。
このフロアプランの第２の例では、入出力パッド９８の内側の周囲を囲む領域に配線利用９３の銅配線の領域が設けられる。そして、その内側に配線利用９３の銅配線の領域、接続孔９２を有する銅配線の領域、シールド利用９４の銅配線の領域が矩形状の領域として設けられる。それ以外の場所には全体的にダミー９１の銅配線が敷き詰められる。
このフロアプランの第２の例では、中央の領域にシールド利用９４の銅配線の領域が設けられる。これは、例えば、第１の半導体基板８１と第２の半導体基板８２との間の干渉を防止する対策として有用である。
図１６は、本技術の実施の形態における接合面９９のフロアプランの第３の例を示す図である。
このフロアプランの第３の例では、上述の第２の例と比べて、中央の領域に配線利用９３の銅配線の領域が設けられる。これは、例えば、第１の半導体基板８１と第２の半導体基板８２との間に広い面積の配線を設ける場合に有用である。
図１７は、本技術の実施の形態における接合面９９のフロアプランの第４の例を示す図である。
このフロアプランの第４の例では、上述の第２の例と比べて、中央の領域に接続孔９２を有する銅配線の領域が設けられる。これは、例えば、第１の半導体基板８１の画素領域８３と第２の半導体基板８２のロジック回路８５との間に大量の信号線を設ける場合に有用である。
図１８は、本技術の実施の形態における接合面９９のフロアプランの第５の例を示す図である。
このフロアプランの第５の例では、上述の第２の例と比べて、中央の領域の一方の半分にシールド利用９４の銅配線の領域が設けられ、中央の領域の他方の半分に配線利用９３の銅配線の領域が設けられる。
図１９は、本技術の実施の形態における接合面９９のフロアプランの第６の例を示す図である。
このフロアプランの第６の例では、上述の第５の例と比べて、中央の領域におけるシールド利用９４の銅配線の領域が配線利用９３の銅配線の領域よりも広く確保される。
図２０は、本技術の実施の形態における接合面９９のフロアプランの第７の例を示す図である。
このフロアプランの第７の例では、上述の第３の例と比べて、シールド利用９４の銅配線の領域を有さない点で異なる。
このように、接合面９９のフロアプランは用途別に配置が可能であり、これらの組合せや大きさおよび個数は、用途に合わせて自由に設けることができる。
＜４．製造工程＞
［固体撮像装置の構造］
図２１は、本技術の実施の形態における固体撮像装置１００の一例を示す断面図である。この固体撮像装置１００は、裏面照射型のＣＭＯＳ固体撮像素子であり、受光部が回路部の上部に配置される。
この固体撮像装置１００は、上述の第１の半導体基板８１および第２の半導体基板８２のように、画素アレイと制御回路が形成された第１の半導体基板２００と、ロジック回路とアナログ回路等が形成された第２の半導体基板３００とが貼り合わされた積層半導体チップを有して構成される。第１の半導体基板２００と第２の半導体基板３００とは、互いの多層配線層が向かい合うようにして、かつ、接続配線が直接接合するように、貼り合わされる。なお、第１の半導体基板２００および第２の半導体基板３００は、特許請求の範囲に記載の複数の半導体基板の一例である。
第１の半導体基板２００は、薄膜化されたシリコンによる半導体基板２５０に、光電変換部となるフォトダイオードＰＤと複数の画素トランジスタＴｒ１、Ｔｒ２からなる複数の画素を列状に２次元配列した画素アレイ２１０が形成される。なお、ここでは、画素トランジスタＴｒ１、Ｔｒ２は、複数の画素トランジスタを代表して示している。また、半導体基板２５０には、（図示しない）制御回路を構成する複数のＭＯＳトランジスタが形成される。
半導体基板２５０の表面２５１側には、層間絶縁膜２６０を介して複数、この例では４層のメタルＭ１乃至Ｍ４による配線２７１（Ｍ１乃至Ｍ３）および２７２（Ｍ４）を配置した多層配線層２７０が形成される。配線２７１および２７２は、デュアルダマシン法で形成された銅（Ｃｕ）配線が用いられる。
半導体基板２５０の裏面側には、絶縁膜２４０を介してオプティカルブラック領域２１１上を含んで遮光膜２３１が形成され、さらに平坦化膜２３２を介して有効画素アレイ２１２上にカラーフィルタ２２１およびオンチップレンズ２２２が形成される。オプティカルブラック領域２１１上にもオンチップレンズを形成することもできる。
第２の半導体基板３００では、シリコンによる半導体基板３５０に、周辺回路を構成するロジック回路３１０が形成される。ロジック回路３１０は、ＣＭＯＳトランジスタを含む複数のＭＯＳトランジスタＴｒ１１乃至Ｔｒ１４によって形成される。ここでは、ロジック回路３１０の複数のＭＯＳトランジスタを、ＭＯＳトランジスタＴｒ１１乃至Ｔｒ１４によって代表して示している。また、アナログ回路は図示していないが、半導体基板３５０に形成される。
この例では、第１の半導体基板２００には銅配線２６９が形成され、第２の半導体基板３００には銅配線３６９が形成される。両者は接合面２９９において張り合わされ、接合面配線２８０として機能する。
図２２は、本技術の実施の形態における第１の半導体基板２００の細部の例を示す図である。第１の半導体基板２００では、薄膜化された半導体基板２５０にフォトダイオードＰＤが形成される。フォトダイオードＰＤは、例えばＮ型半導体領域２５３と基板表面側のＰ型半導体領域２５４とを有して形成される。画素を構成する基板表面には、ゲート絶縁膜を介してゲート電極２５２が形成され、ゲート電極２５２と対のソース・ドレイン領域２５６により画素トランジスタＴｒ１、Ｔｒ２が形成される。
フォトダイオードＰＤに隣接する画素トランジスタＴｒ１がフローティングディフュージョンＦＤに相当する。各単位画素は素子分離領域２５７によって分離される。素子分離領域２５７は、例えば基板に形成した溝内にシリコン酸化膜（ＳｉＯ２膜）等の絶縁膜を埋め込んでなるＳＴＩ（Shallow Trench Isolation）構造に形成される。
第１の半導体基板２００の多層配線層２７０では、対応する画素トランジスタと配線２７１間、隣り合う上下層の配線２７１間が、導電ビア２６１を介して接続される。さらに、第２の半導体基板３００との接合面２９９に臨んで、４層目のメタルＭ４による接続配線２６９が形成される。接続配線２６９は、導電ビア２６１を介して３層目のメタルＭ３による所要の配線２７１に接続されない。
図２３は、本技術の実施の形態における第２の半導体基板３００の細部の例を示す図である。第２の半導体基板３００では、半導体基板３５０の表面側上に、層間絶縁膜３６０を介して複数層、本例では４層のメタルＭ１１乃至Ｍ１４による配線３７１（Ｍ１１乃至Ｍ１３）および３７２（Ｍ１４）を配置した多層配線層３７０が形成される。配線３７１および３７２は、デュアルダマシン法による銅（Ｃｕ）配線が用いられる。
第２の半導体基板３００では、半導体基板３５０の表面側の半導体ウェル領域に、各ＭＯＳトランジスタＴｒ１１、Ｔｒ１２が一対のソース・ドレイン領域３５６とゲート絶縁膜を介してゲート電極３５２を有して形成される。各ＭＯＳトランジスタＴｒ１１、Ｔｒ１２は例えばＳＴＩ構造の素子分離領域３５７によって分離される。
第２の半導体基板３００の多層配線層３７０では、ＭＯＳトランジスタＴｒ１１乃至Ｔｒ１４と配線３７１間、隣り合う上下層の配線３７１間が、導電ビア３６１を介して接続される。さらに、第１の半導体基板２００との接合面２９９に臨んで、４層目のメタルＭ１４による接続配線３６９が形成される。接続配線３６９は、導電ビア３６３を介して３層目のメタルＭ１３による所要の配線３７１に接続される。
第１の半導体基板２００と第２の半導体基板３００とは、互いの多層配線層２７０および３７０が向かい合うようにして、接合面２９９に臨む接続配線２７２および３７２を直接接合して、電気的に接続される。接合付近の層間絶縁膜２６０および３６０は、後述の製法で示すように、Ｃｕ配線のＣｕ拡散を防止するためのＣｕ拡散バリア性絶縁膜とＣｕ拡散バリア性を有しない絶縁膜の組み合わせによって形成される。接続配線２７２および３７２以外の層間絶縁膜２６０および３６０同士の接合は、プラズマ接合、または、接着剤によって行う。さらに、Ｃｕ配線による接続配線２７２および３７２の直接接合部は相互に熱拡散されて結合される。
上述のように、接合面２９９に臨む接続配線２７２および３７２を直接接合する方法以外に、互いの多層配線層２７０および３７０の表面に、極めて薄い均一な絶縁性薄膜を成膜して、プラズマ接合等で接合する方法によっても可能である。
そして、本技術の実施の形態では、特に、第１の半導体基板２００および第２の半導体基板３００の接合付近に、接続配線と同じ層の導電膜（接続配線２６９および３６９）が接続され、接合面配線２８０が形成される。接合面配線２８０は第２の半導体基板３００に位置するメタルＭ１３にある配線３７１に、トレンチ形状の接続孔３６３を介して接続され、同電位の配線機能を有することになる。なお、接続配線２６９および３６９は、特許請求の範囲に記載の導電体の一例である。
［電源線］
図２４は、本技術の実施の形態における接続配線３６９と配線３７１との間の接続孔３６３の第１の配置例を示す図である。ここでは、接合面における配線を太幅の電源線にリベット打ちした構造を想定する。
これにより、接続配線３６９および２６９は、電源の配線３７１における電流パス１２と同様に、電流を流すことができる。
図２５は、本技術の実施の形態における接続配線３６９と配線３７１との間の接続孔３６３の第２の配置例を示す図である。
この第２の配置例では、太幅の電源線３７１において複数の接続配線３６９および２６９を設け、それぞれに電流を流すことができる。
［固体撮像装置の製造方法］
図２６乃至図３３は、本技術の実施の形態における固体撮像装置の製造方法の一例を示す図である。なお、画素アレイを有する第１の半導体基板２００側の工程、ロジック回路を有する第２の半導体基板３００側の工程は省略して示す。
まず、図２６に示すように、半導体基板２５０の各半導体チップ部となる領域に半導体ウェル領域を形成し、この半導体ウェル領域に各画素の光電変換部となるフォトダイオードＰＤを形成する。上述の（図示しない）素子分離領域２５７は最初に形成しておくことができる。各フォトダイオードＰＤは、半導体ウェル領域の深さ方向に延長して形成される。フォトダイオードＰＤは、画素アレイ２１０を構成する有効画素アレイ２１２およびオプティカルブラック領域２１１に形成する。
さらに、半導体ウェル領域の表面２５１側に各画素を構成する複数の画素トランジスタを形成する。画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタで構成することができる。ここでは、前述したように、画素トランジスタＴｒ１、Ｔｒ２を代表して示す。各画素トランジスタＴｒ１、Ｔｒ２は、一対のソース・ドレイン領域と、ゲート絶縁膜を介して形成したゲート電極とを有して形成される。
半導体基板２５０の表面２５１側の上部には、層間絶縁膜２６０を介して複数層、本例では３層のメタルＭ１乃至Ｍ３による配線２７１を、導電ビア２６１を含めて形成する。配線２７１は、デュアルダマシン法で形成することができる。すなわち、層間絶縁膜２６０にビアファーストによる接続孔と配線溝を同時に形成し、Ｃｕ拡散を防止するためのＣｕ拡散バリア性メタル膜とＣｕシード膜を形成した後、めっき法によりＣｕ材料層を埋め込む。Ｃｕ拡散バリア性メタル膜としては、例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ，ＷＮ、Ｒｕ、ＴｉＺｒＮ、これらを含む合金膜が挙げられる。
次いで、ＣＭＰ（化学機械研磨）法により余剰のＣｕ材料層を除去し、平坦化された導電ビアと一体のＣｕ配線が形成される。その後、図示しないＣｕ拡散バリア性絶縁膜を成膜する。Ｃｕ拡散バリア性絶縁膜としては、例えば、ＳｉＮ、ＳｉＣ、ｓｉＣＮ，ＳｉＯＮ等の絶縁膜を用いることができる。この工程を繰り返して、３層のメタルＭ１乃至Ｍ３による配線２７１を形成する。
次に、図２７に示すように、Ｃｕ拡散バリア性絶縁膜２７３、Ｃｕ拡散バリア性を有しない第１絶縁膜２７４、Ｃｕ拡散バリア性を有しない第２絶縁膜２７５を順次形成する。第１絶縁膜２７４と第２絶縁膜２７５は、ＳｉＯ２膜、ＳｉＣＯＨ膜などで形成される。また、Ｃｕ拡散バリア性絶縁膜２７３としては、前述同様に例えば、ＳｉＮ、ＳｉＣ、ＳｉＣＮ，ＳｉＯＮ等の絶縁膜を用いることができる。これらＣｕ拡散バリア性絶縁膜２７３、第１絶縁膜２７４、第２絶縁膜２７５は、層間絶縁膜２６０に相当する。
次いで、リソグラフィおよびエッチング技術を用いてビアファーストで、第２絶縁膜２７５、第１絶縁膜２７４およびＣｕ拡散バリア性絶縁膜２７３をパターニングし、ビア孔２７８を選択的に開口する。その後、第２絶縁膜２７５部をパターニングし、選択的に開口部２７７を形成する。すなわち、形成すべき接続配線２６９に対応する部分の開口部２７６と、形成すべき接続配線２７２に対応する部分の開口部２７７、ビア孔２７８を有するようにパターニングする。
次に、図２８に示すように、前述と同様に、デュアルダマシン法を用いて開口部２７６、２７７およびビア孔２７８内にＣｕ材料を埋め込むようにして、開口部２６８を有する遮蔽部（接続配線２６９）と、配線２７１に接続する導電ビア２６２および接続配線２７２とを形成する。遮蔽部（接続配線２６９）および接続配線２７２は、４層目のメタルＭ４により形成される。これによって、メタルＭ１乃至Ｍ４による配線２７１、接続配線２７２、接続配線２６９、層間絶縁膜２６０により、多層配線層２７０が形成される。さらに、多層配線層２７０の上部には、極めて薄い均一な絶縁性薄膜２９０を成膜する。
一方、図２９に示すように、半導体基板３５０の各半導体チップ部となる領域に半導体ウェル領域を形成する。この半導体ウェル領域にロジック回路３１０を構成する複数のＭＯＳトランジスタＴｒ１１乃至Ｔｒ１４を形成する。ここでは、前述したように、ＭＯＳトランジスタＴｒ１１乃至Ｔｒ１４を代表して示す。上述の（図示しない）素子分離領域３５７は最初に形成しておくことができる。
半導体基板３５０の表面３５１側の上部には、層間絶縁膜３６０を介して複数層、本例では３層のメタルＭ１１乃至Ｍ１３による配線３７１を、導電ビア３６１を含めて形成する。配線３７１は、デュアルダマシン法で形成することができる。すなわち、層間絶縁膜にビアファーストによる接続孔と配線溝を同時に形成し、Ｃｕ拡散を防止するためのＣｕ拡散バリア性メタル膜とＣｕシード膜を形成した後、めっき法によりＣｕ材料層を埋め込む。Ｃｕ拡散バリア性メタル膜としては、例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ，ＷＮ、Ｒｕ、ＴｉＺｒＮ、これらを含む合金膜が挙げられる。次いで、ＣＭＰ（化学機械研磨）法により余剰のＣｕ材料層を除去し、平坦化された導電ビアと一体のＣｕ配線が形成される。その後、（図示しない）Ｃｕ拡散バリア性絶縁膜を成膜する。Ｃｕ拡散バリア性絶縁膜としては、例えば、ＳｉＮ、ＳｉＣ、ＳｉＣＮ，ＳｉＯＮ等の絶縁膜、を用いることができる。この工程を繰り返して、３層のメタルＭ１１乃至Ｍ１３による配線３７１を形成する。
次に、図３０に示すように、Ｃｕ拡散バリア性絶縁膜３７３、Ｃｕ拡散バリア性を有しない第１絶縁膜３７４、Ｃｕ拡散バリア性を有しない第２絶縁膜３７５を順次形成する。第１絶縁膜３７４と第２絶縁膜３７５は、ＳｉＯ２膜、ＳｉＣＯＨ膜などで形成される。またＣｕ拡散バリア性絶縁膜３７３としては、前述同様に例えば、ＳｉＮ、ＳｉＣ、ＳｉＣＮ，ＳｉＯＮ等の絶縁膜を用いることができる。これらＣｕ拡散バリア性絶縁膜３７３、第１絶縁膜３７４、第２絶縁膜３７５は、層間絶縁膜に相当する。次いで、リソグラフィおよびエッチング技術を用いてビアファーストで、第２絶縁膜３７５、第１絶縁膜３７４およびＣｕ拡散バリア性絶縁膜３７３をパターニングし、ビア孔３７８を選択的に開口する。その後、第２絶縁膜３７５部をパターニングし、選択的に開口部３７６、３７７を形成する。
次に、図３１に示すように、前述と同様に、デュアルダマシン法を用いて開口部３７６、３７７およびビア孔３７８内にＣｕ材料を埋め込むようにして、接続配線３６９と、配線３７１に接続する導電ビア３６１および接続配線３７２とを形成する。接続配線３６９および接続配線３７２は、４層目のメタルＭ１４により形成する。これによって、メタルＭ１１乃至Ｍ１３による配線３７１、接続配線３７２、接続配線３６９、層間絶縁膜３６０により、多層配線層３７０が形成される。さらに、多層配線層３７０の上部には、極めて薄い均一な絶縁性薄膜３９０を成膜する。
次に、図３２に示すように、第１の半導体基板２００と第２の半導体基板３００を、互いの多層配線層が向かい合って双方の接続配線２７２と３７２とが直接接触して電気的に接続されるように接合する。つまり、第１の半導体基板２００と第２の半導体基板３００を物理的に接合し、かつ、電気的に接続する。このとき、接続配線２６９と接続配線３６９も、重なる部分で直接接合する。すなわち、熱処理により接続配線２７２および３７２同士、接続配線２６９と接続配線３６９同士を熱拡散接合する。このときの熱処理温度は、１００℃乃至５００℃程度とすることができる。また、層間絶縁膜である絶縁膜同士を表面処理してプラズマ接合する。なお、層間絶縁膜である絶縁膜同士は、接着剤により接合することもできる。
このように、接続配線２６９の第１の導電体と接続配線３６９の第２の導電体とは、初めに接合面２９９に絶縁膜を挟んでおき、その後に熱を加えることにより、導電体である銅を結晶成長させて繋げられるため、接合面２９９付近で電気的に接続されている。したがって、第１の導電体および第２の導電体は、それぞれ第１の半導体基板２００および第２の半導体基板３００に形成されたロジック回路３１０および配線２７１よりも接合面２９９側に配置されている。
次に、図３３に示すように、半導体基板２５０を、裏面側からフォトダイオードＰＤの必要膜厚が残るようにＣＭＰ法等を用いて研削、研磨して薄膜化する。
その後は、薄膜化した表面上に絶縁膜２４０を介して、オプティカルブラック領域に対応するフォトダイオードＰＤ上を含んで遮光膜２３１を形成する。また、平坦化膜２３２を介して有効画素アレイに対応するフォトダイオードＰＤ上にカラーフィルタ２２１およびオンチップレンズ２２２を形成する。
これにより、上述の図２１に示したように、接合された第１の半導体基板２００および第２の半導体基板３００を各半導体チップに分離する半導体チップ化を行い、固体撮像装置１００を得る。
ここで、接合面配線２８０を構成する導電層（接続配線２６９、３６９）、接続配線２７２および３７２、これらと同層の配線となるメタルＭ４およびＭ１４としては、Ｃｕ以外に、Ａｌ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｒｕ等の単一材料または合金を用いることができる。
なお、この例では、図５におけるａの銅配線の形状を想定して説明したが、他の形状を採用してもよい。
［変形例］
上述の実施の形態では第１の半導体基板８１および第２の半導体基板８２を積層していたが、さらに他の半導体基板を積層してもよい。
図３４は、本技術の実施の形態の変形例による固体撮像装置１００の一例を示す断面図である。
この変形例では、第１の半導体基板２００および第２の半導体基板３００の下側に第３の半導体基板４００がさらに積層されている。半導体基板を３層積層することにより、色々な機能を有する基板と積層させることにより、イメージセンサの高機能化やチップサイズの縮小化が可能となる。なお、本技術に係る固体撮像素子の半導体基板の積層は、３層以下に限らず、４層以上であってもよい。
＜５．電源配線への適用例＞
［アナログ電源の強化］
図３５は、本技術の実施の形態における半導体基板６００におけるフロアプランの例を示す図である。この例は、アナログ回路の電源配線として接合面付近の導電体、ここでは銅、の配線利用を適用したものである。
この例では、ロジック回路６１０に加えて、半導体基板６００の周囲の入出力パッド６９０に接続するアナログマクロ６２０を備える。アナログマクロ６２０と入出力パッド６９０との間の通常の電源配線６３１および６３２に加えて、配線利用６３３を並行に裏打ちすることにより、配線抵抗の低減を図っている。
ここで、電源配線６３２は通常のメタル層の最上層であり、電源配線６３１は電源配線６３２よりも１層下の層である。電源配線６３２と電源配線６３１をリベット打ちで接続させて使用することにより、電源強化が図られる。この実施の形態では、さらに、最上層メタルの電源配線６３２よりもさらに上層において配線利用６３３をリベット打ちで接続することにより、３層以上の配線層を使って抵抗を下げることができる。
また、配線利用６３３と最上層メタルの電源配線６３２の２層をリベット打ちでつないで、抵抗を抑制することも可能である。また、配線利用６３３だけでアナログ電源として利用することにより、配線層を削減して、低コスト化を図ることも可能である。
図３６は、本技術の実施の形態における電源配線の第１の配置例を示す図である。
図において、「●」印で示されているＶＤＤ電源は図中の手前側に向かって電流が流れており、「×」印で示されているＶＳＳ電源は図中の奥側に向かって電流が流れていることを示している。この例では、ＶＤＤ電源またはＶＳＳ電源の何れか一方のみをそれぞれ縦方向に配線している。この場合、図中の横方向にはＶＤＤ電源およびＶＳＳ電源が交互に配置されているものの、縦方向には一方の電源線のみとなっている。そのため、電流により生じる磁界の影響により、第１の半導体基板８１の画素領域８３に形成される導体ループに発生する誘導起電力が変化することによりノイズが発生し、画質に影響を及ぼすおそれがある。したがって、以下のように磁界の影響を考慮して配線をレイアウトすることが望ましい。
図３７は、本技術の実施の形態における電源配線の第２の配置例を示す図である。
この例では、上述の磁界の影響を考慮して、電源配線６３２を縦方向にＶＤＤ電源およびＶＳＳ電源が交互になるように配置している。これにより、磁界の影響による誘導起電力の変化を抑制することができる。そして、その上で電源配線６３２に配線利用６３３をリベット打ちして接続することにより、配線抵抗を下げることができる。
［デジタル電源の強化］
図３８および図３９は、本技術の実施の形態におけるデジタル電源配線の第１の配置例を示す図である。
この例では、電源配線６３１および６３２を横方向に電源配線し、配線利用６３３によって縦方向に電源を強化する。これにより、遮光性および電源強化を両立させながら、信号配線のリソースを増大させることができる。また、縦方向および横方向ともに、ＶＤＤ電源またはＶＳＳ電源が連続して配置されないように工夫することにより、磁界による影響を打ち消すことができる。
図４０は、本技術の実施の形態におけるデジタル電源配線の第２の配置例を示す図である。
この例では、最上層のメタル層である電源配線６３２と、配線利用６３３とをともに横方向に配線している。これにより、遮光性およびノイズ耐性を図ることができる。
［入出力パッドからの配線引出し］
図４１は、本技術の実施の形態における入出力パッド６９０からの配線引出しの例を示す図である。
この例では、第２の半導体基板８２の入出力パッド６９０からの電源配線の引出しは、電源配線リング６８０から配線利用６３３によって引き出すことにより実現する。すなわち、電源配線リング６８０のアルミ層に対して配線利用６３３を交差させて、接続孔によって引き上げている。これにより、引き込みにより生じる抵抗を削減することができる。
なお、この例では電源配線リング６８０の上側に配線利用６３３を通す例について説明したが、さらにその内側に最上層メタルを内包するアナログ、デジタルマクロ等が配置されている場合、それらの上空を経由して配線利用６３３を通すことも考えられる。これにより、電源配線６３２を迂回して引き回すための余分な領域を省くことができる。
［電源配線リングにおける低抵抗化］
図４２は、本技術の実施の形態における電源配線リング６８０への配線利用６８３の適用例を示す図である。
この例では、第２の半導体基板８２の電源配線リング６８０における配線６８２に配線利用６８３をリベット打ちして接続した例を示している。これにより、入出力パッド６９０に接続される抵抗バスを低抵抗化することができ、フロアプランにおける配置の制約を緩和することができる。
図４３は、本技術の実施の形態における入出力パッド６９０に接続される抵抗バスの例を示す図である。
入出力パッド６９０に接続される抵抗バスは、複数の抵抗６６３により構成される。この抵抗バスには静電気の放電（ＥＳＤ：Electro-Static Discharge）から被保護素子６６１を保護するために保護回路６６２が設けられる。これに対し、上述のように配線利用６８３を設けることにより、抵抗バスを低抵抗化することができる。
このように、本技術の実施の形態によれば、基板表面の導電体を配線として利用することにより、半導体基板の接合面付近における領域の有効利用を図ることができる。また、電流の経路を増加させることにより、配線抵抗の低抵抗化を図ることができる。
＜６．内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図４４は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図４４では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図４５は、図４４に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。具体的には、撮像部１１４０２における半導体基板の接合面付近における領域の有効利用を図ることができる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜７．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図４６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図４７は、撮像部１２０３１の設置位置の例を示す図である。
図４７では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図４７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、撮像部１２０３１における半導体基板の接合面付近の領域の有効利用を図ることができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
なお、本技術は以下のような構成もとることができる。
（１）それぞれに多層配線層が形成される複数の半導体基板の前記多層配線層間が電気的に接続されて接合された積層半導体基板において、
前記複数の半導体基板の接合面付近に形成される導電体を接合面方向に通電させる半導体装置。
（２）前記接合面付近に形成される導電体の少なくとも一部は、接続孔接続面の幅に対して２倍以上の平面長辺を有する
前記（１）に記載の半導体装置。
（３）前記接合面付近に形成される導電体の少なくとも一部は、前記接合面において相対する前記導電体のうち一方のみが前記半導体基板に接続孔を有する
前記（１）または（２）に記載の半導体装置。
（４）前記接合面付近に形成される導電体の少なくとも一部は、他方の前記半導体基板における前記導電体と電気的に接続しない
前記（１）から（３）のいずれかに記載の半導体装置。
（５）前記接合面付近に形成される導電体の少なくとも一部は、前記接合面において相対する前記導電体の形状が互いに異なる
前記（１）から（４）のいずれかに記載の半導体装置。
（６）前記接合面付近に形成される導電体の少なくとも一部は、前記接合面において相対する前記導電体が前記接合面方向に互いに所定の距離ずれて接合される
前記（１）から（５）のいずれかに記載の半導体装置。
（７）前記接合面付近に形成される導電体の少なくとも一部は、平面アスペクト比が１より大きい形状である
前記（１）から（６）のいずれかに記載の半導体装置。
（８）前記接合面付近に形成される導電体の少なくとも一部は、前記接合面において相対する前記導電体が前記接合面において長手方向に互いに直交して接合される
前記（７）に記載の半導体装置。
（９）前記接合面付近に形成される導電体の少なくとも一部は、前記接合面において相対する前記導電体が前記接合面において長手方向に互いに並行して接合される
前記（７）に記載の半導体装置。
（１０）前記接合面付近に形成される導電体の少なくとも一部は、平面アスペクト比が１より大きい矩形形状または楕円形状である
前記（１）から（９）のいずれかに記載の半導体装置。
（１１）前記接合面付近に形成される導電体の少なくとも一部は、平面アスペクト比が１より大きい矩形の合成からなる多角形状である
前記（１）から（９）のいずれかに記載の半導体装置。
（１２）前記接合面付近に形成される導電体の少なくとも一部は、入出力パッドの内側の周囲を囲む領域に設けられる
前記（１）から（１１）のいずれかに記載の半導体装置。
（１３）前記接合面付近に形成される導電体の少なくとも一部は、入出力パッドの内側の矩形状の領域に設けられる
前記（１）から（１１）のいずれかに記載の半導体装置。
（１４）前記接合面付近に形成される導電体の少なくとも一部は、電源配線と並行して設けられる
前記（１）から（１１）のいずれかに記載の半導体装置。
１０ 撮像素子
１１ 画素
１２ 電流パス
１９ 垂直信号線（ＶＳＬ）
２０ 垂直駆動回路
３０ 水平駆動回路
４０ 制御回路
５０ カラム信号処理回路
５９ 水平信号線
６０ 出力回路
８１、８２ 半導体基板
８３ 画素領域
８４ 制御回路
８５ ロジック回路
８６ アナログ回路
９１ ダミーの銅配線
９２ 接続孔を有する銅配線
９３ 配線利用の銅配線
９４ シールド利用の銅配線
９８ 入出力（ＩＯ）パッド
９９ 接合面
１００ 固体撮像装置
２００、３００、４００、６００ 半導体基板
２０１〜２０３、３０１〜３０３ 銅配線
２０９、３０９ 接続孔
６１０ ロジック回路
６２０ アナログマクロ
６３１ 電源配線（最上層の下層）
６３２ 電源配線（最上層）
６３３ 配線利用
６６１ 被保護素子
６６２ 保護回路
６６３ 抵抗
６８０ 電源配線リング
６８２ 配線
６８３ 配線利用
６９０ 入出力（ＩＯ）パッド

Claims (14)

  1. それぞれに多層配線層が形成される複数の半導体基板の前記多層配線層間が電気的に接続されて接合された積層半導体基板において、
    前記複数の半導体基板の接合面付近に形成される導電体を接合面方向に通電させる半導体装置。
  2. 前記接合面付近に形成される導電体の少なくとも一部は、接続孔接続面の幅に対して２倍以上の平面長辺を有する
    請求項１記載の半導体装置。
  3. 前記接合面付近に形成される導電体の少なくとも一部は、前記接合面において相対する前記導電体のうち一方のみが前記半導体基板に接続孔を有する
    請求項１記載の半導体装置。
  4. 前記接合面付近に形成される導電体の少なくとも一部は、他方の前記半導体基板における前記導電体と電気的に接続しない
    請求項１記載の半導体装置。
  5. 前記接合面付近に形成される導電体の少なくとも一部は、前記接合面において相対する前記導電体の形状が互いに異なる
    請求項１記載の半導体装置。
  6. 前記接合面付近に形成される導電体の少なくとも一部は、前記接合面において相対する前記導電体が前記接合面方向に互いに所定の距離ずれて接合される
    請求項１記載の半導体装置。
  7. 前記接合面付近に形成される導電体の少なくとも一部は、平面アスペクト比が１より大きい形状である
    請求項１記載の半導体装置。
  8. 前記接合面付近に形成される導電体の少なくとも一部は、前記接合面において相対する前記導電体が前記接合面において長手方向に互いに直交して接合される
    請求項７記載の半導体装置。
  9. 前記接合面付近に形成される導電体の少なくとも一部は、前記接合面において相対する前記導電体が前記接合面において長手方向に互いに並行して接合される
    請求項７記載の半導体装置。
  10. 前記接合面付近に形成される導電体の少なくとも一部は、平面アスペクト比が１より大きい矩形形状または楕円形状である
    請求項１記載の半導体装置。
  11. 前記接合面付近に形成される導電体の少なくとも一部は、平面アスペクト比が１より大きい矩形の合成からなる多角形状である
    請求項１記載の半導体装置。
  12. 前記接合面付近に形成される導電体の少なくとも一部は、入出力パッドの内側の周囲を囲む領域に設けられる
    請求項１記載の半導体装置。
  13. 前記接合面付近に形成される導電体の少なくとも一部は、入出力パッドの内側の矩形状の領域に設けられる
    請求項１記載の半導体装置。
  14. 前記接合面付近に形成される導電体の少なくとも一部は、電源配線と並行して設けられる
    請求項１記載の半導体装置。
JP2020540185A 2018-08-31 2019-08-02 半導体装置 Active JP7291148B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018162382 2018-08-31
JP2018162382 2018-08-31
PCT/JP2019/030391 WO2020044943A1 (ja) 2018-08-31 2019-08-02 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020044943A1 true JPWO2020044943A1 (ja) 2021-08-26
JP7291148B2 JP7291148B2 (ja) 2023-06-14

Family

ID=69643552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020540185A Active JP7291148B2 (ja) 2018-08-31 2019-08-02 半導体装置

Country Status (7)

Country Link
US (1) US20210351219A1 (ja)
EP (1) EP3846204A4 (ja)
JP (1) JP7291148B2 (ja)
KR (1) KR20210046657A (ja)
CN (1) CN112585750A (ja)
TW (1) TW202013704A (ja)
WO (1) WO2020044943A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741476B (zh) * 2017-06-29 2023-12-15 索尼半导体解决方案公司 晶片接合的背照式成像器
JP2022007971A (ja) * 2020-03-31 2022-01-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US20210305303A1 (en) * 2020-03-31 2021-09-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photoelectric conversion system, and moving object
US11342326B2 (en) 2020-04-28 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned etch in semiconductor devices
KR102432494B1 (ko) * 2020-04-28 2022-08-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 소자에서의 자체 정렬 에칭
US11557572B2 (en) * 2021-05-13 2023-01-17 Nanya Technology Corporation Semiconductor device with stacked dies and method for fabricating the same
TWI790036B (zh) * 2021-12-10 2023-01-11 財團法人工業技術研究院 具對位標記之電子裝置
TWI793921B (zh) * 2021-12-13 2023-02-21 友達光電股份有限公司 顯示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
JP2012064709A (ja) 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP6127360B2 (ja) 2011-09-27 2017-05-17 ソニー株式会社 半導体装置および半導体装置の製造方法
JP5915636B2 (ja) * 2013-12-18 2016-05-11 ソニー株式会社 半導体装置とその製造方法
JP6190295B2 (ja) * 2014-03-12 2017-08-30 株式会社東芝 半導体チップ、および半導体パッケージ
KR102505856B1 (ko) * 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器

Also Published As

Publication number Publication date
US20210351219A1 (en) 2021-11-11
CN112585750A (zh) 2021-03-30
KR20210046657A (ko) 2021-04-28
WO2020044943A1 (ja) 2020-03-05
EP3846204A4 (en) 2023-07-26
TW202013704A (zh) 2020-04-01
JP7291148B2 (ja) 2023-06-14
EP3846204A1 (en) 2021-07-07

Similar Documents

Publication Publication Date Title
JP7291148B2 (ja) 半導体装置
JPWO2019131965A1 (ja) 撮像素子
WO2020189534A1 (ja) 撮像素子および半導体素子
JP2019012739A (ja) 固体撮像素子および撮像装置
JP7419476B2 (ja) 半導体装置およびその製造方法、並びに電子機器
JPWO2020170936A1 (ja) 撮像装置
JP7054639B2 (ja) 受光素子および電子機器
WO2020179494A1 (ja) 半導体装置および撮像装置
JPWO2020080327A1 (ja) 撮像素子および電子機器
WO2021124974A1 (ja) 撮像装置
WO2020189473A1 (ja) 撮像装置および撮像装置の製造方法ならびに半導体装置
WO2022172711A1 (ja) 光電変換素子および電子機器
TWI810326B (zh) 光電轉換元件
WO2024057814A1 (ja) 光検出装置および電子機器
WO2024101203A1 (ja) 光検出装置及び積層基板
WO2024101204A1 (ja) 光検出装置及び積層基板
WO2023106215A1 (ja) 光検出装置及び電子機器
WO2024095751A1 (ja) 光検出装置及び電子機器
WO2022014400A1 (ja) 配線構造およびその製造方法、ならびに撮像装置
WO2023106308A1 (ja) 受光装置
WO2023112520A1 (ja) 半導体装置、電子機器、及びウエハ
WO2022130804A1 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
WO2023157819A1 (ja) 光検出装置および電子機器
WO2021215299A1 (ja) 撮像素子および撮像装置
WO2022244297A1 (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230602

R150 Certificate of patent or registration of utility model

Ref document number: 7291148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150