TW202013704A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202013704A
TW202013704A TW108129742A TW108129742A TW202013704A TW 202013704 A TW202013704 A TW 202013704A TW 108129742 A TW108129742 A TW 108129742A TW 108129742 A TW108129742 A TW 108129742A TW 202013704 A TW202013704 A TW 202013704A
Authority
TW
Taiwan
Prior art keywords
wiring
semiconductor substrate
semiconductor device
semiconductor
bonding surface
Prior art date
Application number
TW108129742A
Other languages
English (en)
Inventor
山岸肇
佐藤英史
山崎彰
関原孝幸
早淵誠
石崎俊介
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202013704A publication Critical patent/TW202013704A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭示係於包含將複數個半導體基板之多層配線層間電性連接之積層半導體基板的半導體裝置中，謀求有效利用半導體基板之接合面附近之區域。 積層半導體基板包含分別形成多層配線層之複數個半導體基板。於該積層半導體基板中，將多層配線層間電性連接而接合。於該等複數個半導體基板之接合面附近形成導電體。該導電體以沿接合面方向進行通電之方式形成。

Description

半導體裝置
本技術係關於一種半導體裝置。詳細而言關於一種包含將複數個半導體基板之多層配線層間電性連接之積層半導體基板的半導體裝置。
近年來，數位相機日益普及。伴隨與此，數位相機之中心零件即固體攝像裝置(影像感測器)之需求日益提高。於固體攝像裝置之性能方面，用以實現高畫質化及高功能化之技術開發不斷進展。另一方面，具有攝像功能之可携帶式終端(可攜帶電話機、PDA(Personal Digital Assistant：個人數位助理)、筆記本PC(Personal Computer：個人電腦)或平板PC等)之普及亦不斷進展。伴隨與此，為提高該等可携帶式終端之可攜性，固體攝像裝置或構成其之零件之小型化、輕量化及薄型化不斷進展。再者，為擴大該等可攜帶式終端之普及，固體攝像裝置或構成其之零件之低成本化亦不斷進展。
一般而言，固體攝像裝置(例如，MOS(Metal Oxide Semiconductor：金屬氧化物半導體)型固體攝像裝置)係藉由於矽基板之受光面側形成光電轉換部或放大電路、多層配線層，於其上方形成彩色濾光片或晶載微透鏡而構成。再者，於其受光面側，藉由接著劑等間隔物貼合蓋玻片。又，於其受光面之相反側形成端子。於該固體攝像裝置連接有對輸出之信號進行特定處理之信號處理電路。隨著固體攝像裝置之多功能化，信號處理電路中進行之處理有增加之傾向。
為了使此種連接有複數個半導體基板之構成小型化，採取各種方法。例如，藉由SiP(System in Package：系統級封裝)技術，進行將複數個半導體基板密封於1個封裝內。藉此，可縮小安裝面積，可實現全體構成之小型化。然而，SiP中因連接半導體基板間之配線導致傳送距離變長，而有阻礙高速動作之虞。
相對於此，提案一種固體攝像裝置，其藉由將包含像素區域之第1半導體基板與包含邏輯電路之第2半導體基板貼合接合而構成(例如，參照專利文獻1)。根據此種構成，可高速地傳送信號。該固體攝像裝置中，貼合同為半製品狀態之具備像素陣列之第1半導體基板與具備邏輯電路之第2半導體基板，將第1半導體基板薄膜化後，進行像素陣列與邏輯電路之連接。此處，連接係形成連接配線而進行，該連接配線包含：將連接於第1半導體基板所需之配線之連接導體與貫通第1半導體基板而連接於第2半導體基板所需之配線之貫通連接導體之兩個連接導體連接的連結導體。其後，於完成品狀態下晶片化，構成為背面照射型固體攝像裝置。
另一方面，接合複數個半導體基板而成之固體攝像裝置中，提案取出銅(Cu)電極並將其連接於兩半導體基板之表面之方法而非利用貫通連接導體之電連接法(例如，參照專利文獻2)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2012-064709號公報 [專利文獻2]日本專利特開2013-073988號公報
[發明所欲解決之問題]
上述先前技術中，接合複數個半導體基板而成之固體攝像裝置中，取出銅電極並將其連接於兩半導體基板之表面。然而，於半導體基板之接合面或接合面附近，亦配置有浮動之導電體之虛設圖案，或未配置導電體之絕緣體即氧化膜，而有未必有效利用之問題。
本技術係鑑於此種狀況而產生者，其目的在於謀求半導體基板之接合面附近之區域之有效利用。 [解決問題之技術手段]
本技術係為消除上述問題而完成者，其之第1態樣係一種半導體裝置，其於將分別形成多層配線層之複數個半導體基板之上述多層配線層間電性連接而接合之積層半導體基板中，使形成於上述複數個半導體基板之接合面附近之導電體沿接合面方向通電。藉此，獲得可有效地利用半導體基板之接合面附近之區域之作用。
又，於該第1態樣中，形成於上述接合面附近之導電體之至少一部分可具有相對於連接孔連接面之寬度2倍以上之平面長邊。藉此，獲得使導電體作為配線有效發揮功能之作用。
又，於該第1態樣中，形成於上述接合面附近之導電體之至少一部分中，可為僅有於上述接合面上相向之上述導電體中之一者於上述半導體基板具有連接孔。藉此，獲得使導電體作為用於一半導體基板之配線發揮功能之作用。
又，於該第1態樣中，形成於上述接合面附近之導電體之至少一部分可不與上述半導體基板中之另一上述導電體電性連接。藉此，獲得僅於一半導體基板中使導電體作為配線發揮功能之作用。
又，於該第1態樣中，形成於上述接合面附近之導電體之至少一部分中，於上述接合面上相向之上述導電體之形狀可互不相同。又，形成於上述接合面附近之導電體之至少一部分中，於上述接合面上相向之上述導電體於可沿上述接合面方向彼此錯開特定距離地接合。
又，於該第1態樣中，期望形成於上述接合面附近之導電體之至少一部分係平面縱橫比大於1之形狀。此時，形成於上述接合面附近之導電體之至少一部分中，於上述接合面上相向之上述導電體可於上述接合面沿長邊方向相互正交接合，又，於上述接合面上相向之上述導電體亦可於上述接合面沿長度方向相互並行地接合。
又，於該第1態樣中，形成於上述接合面附近之導電體之至少一部分可為平面縱橫比大於1之矩形形狀或橢圓形狀，又，亦可為包含平面縱橫比大於1之矩形所合成的多角形狀。
又，於該第1態樣中，形成於上述接合面附近之導電體之至少一部分可設置於包圍輸入輸出焊墊內側之周圍之區域。又，形成於上述接合面附近之導電體之至少一部分亦可設置於輸入輸出焊墊內側之矩形狀之區域。
又，於該第1態樣中，形成於上述接合面附近之導電體之至少一部分可與電源配線並行設置。藉此，獲得謀求電源配線之低電阻化之作用。 [發明之效果]
根據本技術，可獲得謀求半導體基板之接合面附近區域之有效利用之優異效果。另，此處記載之效果並非限定者，亦可為本揭示中記載之任一種效果。
以下，對用以實施本技術之形態(以下稱為實施形態)進行說明。說明係根據以下之順序進行。 1.半導體裝置 2.配線利用之導電體 3.接合面 4.製造步驟 5.對電源配線之適用例 6.對內視鏡手術系統之應用例 7.對移動體之應用例
＜1.半導體裝置＞ [固體攝像裝置之構成＞ 圖1係顯示本技術之實施形態之半導體裝置之一例即固體攝像裝置之構成例的圖。該固體攝像裝置作為CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)影像感測器構成。該固體攝像裝置於(未圖示之)半導體基板(例如矽基板)具有攝像元件10及周邊電路部。周邊電路部具備：垂直驅動電路20、水平驅動電路30、控制電路40、行信號處理電路50及輸出電路60。
攝像元件10係將包含光電轉換部之複數個像素11二維矩陣狀排列之像素陣列。該像素11包含成為光電轉換部之例如光電二極體與複數個像素電晶體。此處，複數個像素電晶體可由例如傳送電晶體、重設電晶體及放大電晶體之3種電晶體構成。又，複數個像素電晶體亦可追加選擇電晶體而以4種電晶體構成。另，由於單位像素之等效電路與一般者相同，故省略詳細說明。
又，像素11可以1個單位像素構成，又，亦可設為像素共用構造。該像素共用構造係由複數個光電二極體共用浮動擴散區及傳送電晶體以外之其他電晶體之構造。
垂直驅動電路20係以列單位驅動像素11者。該垂直驅動電路20由例如位移暫存器構成。該垂直驅動電路20選擇像素驅動配線，對該選擇之像素驅動配線供給用以驅動像素11之脈衝。藉此，垂直驅動電路20以列單位依序沿垂直方向選擇掃描攝像元件10之各像素11，經由垂直信號線(VSL)19，將各像素11之光電轉換部中基於根據受光量所產生之信號電荷之像素信號供給至行信號處理電路50。
水平驅動電路30係以行單位驅動行信號處理電路50者。該水平驅動電路30由例如位移暫存器構成。該水平驅動電路30藉由依序輸出水平掃描脈衝，依序選擇行信號處理電路50之各者，使像素信號自行信號處理電路50之各者輸出至水平信號線59。
控制電路40係控制全體固體攝像裝置者。該控制電路40接收輸入時脈與指示動作模式等之資料，輸出固體攝像裝置之內部資訊等資料。即，該控制電路40基於垂直同步信號、水平同步信號及主時脈，產生成為垂直驅動電路20、行信號處理電路50及水平驅動電路30等之動作基準之時脈信號或控制信號。且，將該等信號輸入於垂直驅動電路20、行信號處理電路50及水平驅動電路30等。
行信號處理電路50係配置於像素11之例如每行，且對自1列量之像素11輸出之信號，依像素行之每行進行雜訊去除等信號處理者。即，該行信號處理電路50進行用以去除像素11固有之固定圖案雜訊之CDS(Correlated Double Sampling：相關雙重取樣)、或信號放大、AD(Analog/Digital，類比/數位)轉換等信號處理。於行信號處理電路50之輸出段，將水平選擇開關(未圖示)連接於與水平信號線59之間。
輸出電路60係對自行信號處理電路50之各者通過水平信號線59依序供給之信號進行信號處理並輸出者。此時，該輸出電路60對來自行信號處理電路50之信號進行緩衝。又，該輸出電路60亦可對來自行信號處理電路50之信號進行黑位準調整、行偏差修正、各種數位信號處理等。
圖2係顯示本技術之實施形態之固體攝像裝置之基板之分割例的圖。
同圖之a表示第1例。該第1例由第1半導體基板81與第2半導體基板82構成。於第1半導體基板81搭載有像素區域83與控制電路84。於第2半導體基板82搭載有包含信號處理電路之邏輯電路85。且，藉由將第1半導體基板81與第2半導體基板82相互電性連接，而構成作為1個半導體晶片之固體攝像裝置。
同圖之b表示第2例。該第2例由第1半導體基板81與第2半導體基板82構成。於第1半導體基板81搭載有像素區域83。於第2半導體基板82搭載有控制電路84與包含信號處理電路之邏輯電路85。且，藉由將第1半導體基板81與第2半導體基板82相互電性連接，而構成作為1個半導體晶片之固體攝像裝置。
同圖之c係表示第3例。該第3例由第1半導體基板81與第2半導體基板82構成。於第1半導體基板81搭載有像素區域83與控制該像素區域83之控制電路84。於第2半導體基板82搭載有包含信號處理電路之邏輯電路85與控制該邏輯電路85之控制電路84。且，藉由將第1半導體基板81與第2半導體基板82相互電性連接，而構成作為1個半導體晶片之固體攝像裝置。
[積層半導體基板] 圖3係顯示本技術之實施形態之固體攝像裝置之基板之分割與接合面之關係例的圖。
該固體攝像裝置中，設想背面照射型之CMOS固體攝像元件。即，具備受光部即像素區域83之第1半導體基板81配置於具備邏輯電路85及類比電路86之第2半導體基板82之上部。藉此，與正面照射型相比，實現高感度且低雜訊之CMOS固體攝像元件。
接合面99係假想性表示第1半導體基板81與第2半導體基板82間之接合面者。該接合面99中，以彼此之多層配線層相對，並將接合面附近之配線直接接合之方式貼合。
圖4係顯示本技術之實施形態之固體攝像裝置之剖面模式圖之一例的圖。
該固體攝像裝置中，如上所述，接合面99中，將第1半導體基板81與第2半導體基板82貼合。該例中，作為形成於接合面附近之導電體之一例，設想銅(Cu)配線，且使第1半導體基板81之銅配線201至203與第2半導體基板82之銅配線301至303間直接接合。
銅配線201及301具有用以進行第1半導體基板81及第2半導體基板82之電性連接之用途。即，銅配線201及301之兩者具有連接孔，且以連接於各者之基板內部之方式形成。
銅配線202及302具有用作第2半導體基板82之配線之用途。即，銅配線302用作第2半導體基板82之配線。另一方面，銅配線202不具有連接孔地與銅配線302接合。藉由利用此種配線，設計上之自由度提高。
銅配線203及303與第1半導體基板81之電位相連，具有作為屏蔽件之用途。藉此，可抑制上下基板之配線間串擾。
＜2.配線利用之導電體＞ [配線利用之形態] 圖5係顯示本技術之實施形態中用作配線之銅配線202及302之構造例的第1圖。
同圖之a係顯示第1半導體基板81之銅配線202不具有連接孔，第2半導體基板82之銅配線302具有複數個連接孔的構造。該構造中，銅配線302鉚接複數個連接孔而連接於下層配線，成為與下層配線同電位。藉此，於接合面99中流通電流，且作為第2半導體基板82之配線發揮功能。
另，作為該接合面99中之銅配線202及302之厚度，可確保例如1微米左右。藉此，可降低配線電阻。
同圖之b係顯示第2半導體基板82之銅配線302不具有連接孔，第1半導體基板81之銅配線202具有複數個連接孔之構造。該構造中，銅配線202鉚接複數個連接孔而連接於下層配線，成為與下層配線同電位。藉此，於接合面99中流通電流，且作為第1半導體基板81之配線發揮功能。
同圖之d係顯示第1半導體基板81及第2半導體基板92之銅配線202及302皆具有連接孔，且該等連接孔相互錯開配置的構造。該構造中，即便為第1半導體基板81及第2半導體基板82之電性連接用途，亦於接合面99中流通電流，且作為第1半導體基板81及第2半導體基板82之配線發揮功能。該情形時，為使其作為配線發揮功能，而於如同圖c所示之將最小連接面之寬度設為L之情形時，將具有連接面之橫向長度為2L以上之連接孔定義為配線利用。此時，期望相向之連接孔離開L以上而配置。例如，於連接孔之最小連接面之寬度為1.5微米之情形時，配線利用之距離變為3.0微米以上。因此，期望相向之連接孔之位置相互錯開1.5微米以上而配置。
如該等例般，先前可有效利用未配置虛設件之區域，可形成追加之配線層，抑制因下層配線之電流所致之電壓下降(IR壓降)。
圖6係顯示本技術之實施形態中用作配線之銅配線202及302之構造例的第2圖。
同圖之a係將接合面99附近之銅配線202及302用作第2半導體基板82之單獨配線之例。另一方面，同圖之b係將接合面99附近之銅配線202及302用作第1半導體基板81之單獨配線之例。如該等例般，可將接合面99附近之導電體用作單獨配線。
圖7及圖8係顯示本技術之實施形態中用作配線之銅配線202及302之構造例的第3及第4圖。
上述例中，接合面99中，於第1半導體基板81及第2半導體基板82之兩者具有銅配線202及302，但亦可為僅一基板具有銅配線，另一基板為絕緣體之構造。即，如圖7之a、b及圖8之a所示，可僅使第2半導體基板82具有銅配線302。又，如圖7之c、d及圖8之b所示，亦可僅使第1半導體基板81具有銅配線202。基於製造上之理由需要將接合面附近之導電體覆蓋率抑制為一定以下之情形時，該等有用。
圖9及圖10係顯示本技術之實施形態之連接孔之配線平面上之形狀例的圖。
一般而言，多層配線技術中使用之連接孔具有橫x與縱y之縱橫比(Aspect Ratio)大致為1之形狀。相對於此，本技術之實施形態之連接孔如同圖所示，可具有縱橫比大於1之矩形、多角形或橢圓形之形狀。即，藉由將連接孔之形狀沿配線方向設為細長，而使其亦作為配線電阻較低之電流通道發揮作用。因此，期望將縱橫比確保為2以上，如此將具有更高之配線功能，故而較為有效。作為具體長度，期望具有平面長邊為3微米以上之長度。
另，此處，已顯示橫向較長之形狀作為縱橫比大於1之形狀之例，但亦可為縱向較長之形狀。然而，基於上述效果面而言期望沿設想之電流通道方向設為細長。
又，如圖10所示，亦可具有包含縱橫比為1以外之矩形所合成之連接孔。即，於合成前之各矩形之任一者具有縱橫比為大於1之形狀之情形時，考慮藉由將該等複數個合成，而形成根據本技術之實施形態之目的之連接孔的形狀。
[接合之形態] 圖11係顯示本技術之實施形態中用作配線之銅配線202及302之接合例的第1圖。
如同圖之左欄所示，上側之第1半導體基板81及下側之第2半導體基板82之接合面中相向之銅配線202及302之線寬可相同。於該情形時，一般以上下之形狀一致之方式接合(配線連接)。
然而，亦可於接合面99中使銅配線202及302之長邊方向相互正交而接合(正交連接)。又，又可於接合面99中使銅配線202及302之長邊方向相互並行而接合(並行連接)。此時，還可於接合面99之方向上相互錯開特定距離而接合。
又，如同圖之中欄所示，上側之第1半導體基板81及下側之第2半導體基板82之接合面99中相向之銅配線202及302亦可為線寬或形狀互不相同者。於該情形時，可與線寬相同之情形同樣地接合。
另，如同圖之右欄所示，如上所述，亦可僅於上側之第1半導體基板81及下側之第2半導體基板82之任一者配置銅配線。
圖12係顯示本技術之實施形態中用作配線之銅配線202及302之接合例的第2圖。
上述之配線連接、正交連接及並行連接之各者中，連接孔可分別設置於任意位置。例如，如同圖之左欄所示，亦可相互於配線之端設置連接孔209及309。又，如同圖之右欄所示，又可使連接孔209及309之位置一致。
圖13係顯示本技術之實施形態中用作配線之銅配線202及302之接合例的第3圖。
如同圖之左欄所示，可藉由縮小一基板之銅配線(該例中為第2半導體基板82之銅配線302)之尺寸，而確保用以對準之區域。此時，如同圖之中欄所示，亦可將銅配線302與連接孔309一體化而形成。藉此，與分別形成兩者之情形相比，可削減步驟。然而，於銅之埋入性惡化之情形時，為對其進行改善，亦可如同圖之右欄所示，降低連接孔之縱橫比。
＜3.接合面＞ [平面圖] 圖14係顯示本技術之實施形態之接合面99之平面圖之第1例的圖。
該平面圖之第1例中，於接合面99之一部分設置具有連接孔92之銅配線之區域，除此以外之場所全體鋪設虛設件91之銅配線。於接合面99之周圍設置有輸入輸出(IO)焊墊98之區域。
另，該例中顯示配置有虛設件91之銅配線之例，但亦可不設置虛設件91而僅以絕緣體形成。
圖15係顯示本技術之實施形態之接合面99之平面圖之第2例的圖。
該平面圖之第2例中，於包圍輸入輸出焊墊98內側之周圍之區域設置有配線用93之銅配線之區域。且於其內側，將配線用93之銅配線之區域、具有連接孔92之銅配線之區域、及屏蔽用94之銅配線之區域設為矩形狀區域。除此以外之場所全體鋪設虛設件91之銅配線。
該平面圖之第2例中，於中央區域設置屏蔽用94之銅配線之區域。此係作為例如防止第1半導體基板81與第2半導體基板82間之干涉之對策而有用。
圖16係顯示本技術之實施形態之接合面99之平面圖之第3例的圖。
該平面圖之第3例中，與上述第2例相比，於中央區域設置配線用93之銅配線之區域。此係於例如在第1半導體基板81與第2半導體基板82間設置大面積之配線之情形時有用。
圖17係顯示本技術之實施形態之接合面99之平面圖之第4例的圖。
該平面圖之第4例中，與上述第2例相比，於中央區域設置具有連接孔92之銅配線之區域。此係於例如在第1半導體基板81之像素區域83與第2半導體基板82之邏輯電路85間設置大量信號線之情形時有用。
圖18係顯示本技術之實施形態之接合面99之平面圖之第5例的圖。
該平面圖之第5例中，與上述第2例相比，於中央區域一側之一半處設置屏蔽用94之銅配線之區域，於中央區域另一側之一半處設置配線用93之銅配線之區域。
圖19係顯示本技術之實施形態之接合面99之平面圖之第6例的圖。
該平面圖之第6例中，與上述第5例相比，確保中央區域中之屏蔽用94之銅配線之區域大於配線用93之銅配線之區域。
圖20係顯示本技術之實施形態之接合面99之平面圖之第7例的圖。
該平面圖之第7例中，與上述第3例相比不同點在於，不具有屏蔽用94之銅配線之區域。
如此，接合面99之平面圖可按用途而配置，該等之組合或大小及個數可根據用途自由地設置。
＜4.製造步驟＞ [固體攝像裝置之構造＞ 圖21係顯示本技術之實施形態之固體攝像裝置100之一例的剖視圖。該固體攝像裝置100係背面照射型CMOS固體攝像元件，將受光部配置於電路部之上部。
該固體攝像裝置100如上述之第1半導體基板81及第2半導體基板82般，構成為具有積層半導體晶片，該積層半導體晶片係將形成有像素陣列與控制電路之第1半導體基板200，及形成有邏輯電路與類比電路等之第2半導體基板300貼合而成。第1半導體基板200與第2半導體基板300以彼此之多層配線層相向、且連接配線直接接合之方式貼合。另，第1半導體基板200及第2半導體基板300係申請專利範圍中記載之複數個半導體基板之一例。
第1半導體基板200於經薄膜化之矽半導體基板250，形成將由成為光電轉換部之光電二極體PD及複數個像素電晶體Tr1、Tr2構成之複數個像素行狀地二維排列的像素陣列210。另，此處，由像素電晶體Tr1、Tr2代表複數個像素電晶體而顯示。又，於半導體基板250，形成構成控制電路(未圖示)之複數個MOS電晶體。
於半導體基板250之正面251側，隔著層間絕緣膜260形成配置有由複數層、該例中為4層之金屬M1至M4形成之配線271(M1至M3)及272(M4)的多層配線層270。配線271及272使用以雙鑲嵌法形成之銅(Cu)配線。
於半導體基板250之背面側，隔著絕緣膜240形成包含光學黑區域211上之遮光膜231，進而隔著平坦化膜232，於有效像素陣列212上形成彩色濾光片221及晶載透鏡222。亦可於光學黑區域211上形成晶載透鏡。
第2半導體基板300中，於矽半導體基板350，形成構成周邊電路之邏輯電路310。邏輯電路310由包含CMOS電晶體之複數個MOS電晶體Tr11至Tr14形成。此處，由MOS電晶體Tr11至Tr14代表顯示邏輯電路310之複數個MOS電晶體。又，類比電路雖未圖示，但形成於半導體基板350。
該例中，於第1半導體基板200形成銅配線269，於第2半導體基板300形成銅配線369。兩者於接合面299上黏合，作為接合面配線280發揮功能。
圖22係顯示本技術之實施形態之第1半導體基板200之細節之例的圖。第1半導體基板200中，於經薄膜化之半導體基板250形成光電二極體PD。光電二極體PD具有例如N型半導體區域253與基板正面側之P型半導體區域254而形成。於構成像素之基板正面，隔著閘極絕緣膜形成閘極電極252，且藉由閘極電極252與一對源極、汲極區域256形成像素電晶體Tr1、Tr2。
與光電二極體PD相鄰之像素電晶體Tr1相當於浮動擴散區FD。各單位像素藉由元件分離區域257而分離。元件分離區域257形成於例如將氧化矽膜(SiO2 膜)等絕緣膜埋入至形成於基板之溝槽內而成之STI(Shallow Trench Isolation，淺渠溝隔離)構造。
第1半導體基板200之多層配線層270中，對應之像素電晶體與配線271間、相鄰之上下層之配線271間經由導電通孔261連接。再者，形成面向與第2半導體基板300之接合面299且由第4層之金屬M4形成之連接配線269。連接配線269未經由導電通孔261連接於由第3層之金屬M3形成之所需之配線271。
圖23係顯示本技術之實施形態之第2半導體基板300之細節之例的圖。第2半導體基板300中，於半導體基板350之正面側上，隔著層間絕緣膜360形成配置有由複數層，本例中為4層之金屬M11至M14形成之配線371(M11至M13)及372(M14)的多層配線層370。配線371及372使用雙鑲嵌法之銅(Cu)配線。
第2半導體基板300中，於半導體基板350正面側之半導體井區域，各MOS電晶體Tr11、Tr12隔著一對之源極、汲極區域356與閘極絕緣膜，具有閘極電極352地形成。各MOS電晶體Tr11、Tr12由例如STI構造之元件分離區域357分離。
第2半導體基板300之多層配線層370中，MOS電晶體Tr11至Tr14與配線371間、相鄰之上下層之配線371間經由導電通孔361連接。再者，形成面向與第1半導體基板200之接合面299，且由第4層之金屬M14形成之連接配線369。連接配線369經由導電通孔363連接於由第3層之金屬M13形成之所需之配線371。
第1半導體基板200與第2半導體基板300以彼此之多層配線層270及370相對之方式將面向接合面299之連接配線272及372直接接合而電性連接。接合附近之層間絕緣膜260及360如稍後所述之製法所示，藉由組合用以防止Cu配線之Cu擴散之Cu擴散障壁性絕緣膜與不具有Cu擴散障壁性之絕緣膜而形成。連接配線272及372以外之層間絕緣膜260及360彼此之接合藉由電漿接合或接著劑進行。再者，由Cu配線形成之連接配線272及372之直接接合部相互熱擴散而連接。
如上所述，除了將面向接合面299之連接配線272及372直接接合之方法外，亦可利用於彼此之多層配線層270及370之正面，成膜極薄且均一之絕緣性薄膜，並以電漿接合等進行接合之方法。
且，本技術之實施形態中，尤其於第1半導體基板200及第2半導體基板300之接合附近，連接有與連接配線相同層之導電膜(連接配線269及369)，形成接合面配線280。接合面配線280經由溝槽形狀之連接孔363連接於位於第2半導體基板300之金屬M13中之配線371，而具有同電位之配線功能。另，連接配線269及369係申請專利範圍記載之導電體之一例。
[電源線] 圖24係顯示本技術之實施形態之連接配線369與配線371間之連接孔363之第1配置例的圖。此處，設想將接合面之配線鉚接於粗寬之電源線之構造。
藉此，連接配線369及269可與電源之配線371之電流通道12同樣地流通電流。
圖25係顯示本技術之實施形態之連接配線369與配線371間之連接孔363之第2配置例的圖。
該第2配置例中，粗寬之電源線371中設置複數條連接配線369及269，且可分別流通電流。
[固體攝像裝置之製造方法] 圖26至圖33係顯示本技術之實施形態之固體攝像裝置之製造方法之一例的圖。另，具有像素陣列之第1半導體基板200側之步驟、具有邏輯電路之第2半導體基板300側之步驟省略顯示。
首先，如圖26所示，於成為半導體基板250之各半導體晶片部之區域，形成半導體井區域，於該半導體井區域形成成為各像素之光電轉換部之光電二極體PD。上述元件分離區域257(未圖示)可最先形成。各光電二極體PD沿半導體井區域之深度方向延伸而形成。光電二極體PD形成於構成像素陣列210之有效像素區域212及光學黑區域211。
再者，於半導體井區域之正面251側形成構成各像素之複數個像素電晶體。像素電晶體可以例如傳送電晶體、重設電晶體、放大電晶體及選擇電晶體構成。此處，如上所述，代表顯示像素電晶體Tr1、Tr2。各像素電晶體Tr1、Tr2具有一對之源極、汲極區域與隔著閘極絕緣膜形成之閘極電極而形成。
於半導體基板250之正面251側之上部，隔著層間絕緣膜260，包含導電通孔261在內形成由複數層，本實施例中為3層之金屬M1至M3形成之配線271。配線271可以雙鑲嵌法形成。即，於層間絕緣膜260同時形成先通孔之連接孔與配線溝槽，形成用以防止Cu擴散之Cu擴散障壁性金屬膜及Cu晶種膜，其後，藉由鍍敷法埋入Cu材料層。作為Cu擴散障壁性金屬膜，列舉例如Ta、TaN、Ti、TiN、W、WN、Ru、TiZrN、包含該等之合金膜。
接著，藉由CMP(化學機械研磨)法將剩餘之Cu材料層去除，形成與經平坦化之導電通孔一體之Cu配線。其後，成膜未圖示之Cu擴散障壁性絕緣膜。作為Cu擴散障壁性絕緣膜，可使用例如SiN、SiC、SiCN、SiON等絕緣膜。重複該步驟，形成由3層之金屬M1至M3形成之配線271。
接著，如圖27所示，依序形成Cu擴散障壁性絕緣膜273、不具有Cu擴散障壁性之第1絕緣膜274、不具有Cu擴散障壁性之第2絕緣膜275。第1絕緣膜274與第2絕緣膜275以SiO2 膜、SiCOH膜等形成。又，作為Cu擴散障壁性絕緣膜273，與上述同樣，可使用例如SiN、SiC、SiCN、SiON等絕緣膜。該等Cu擴散障壁性絕緣膜273、第1絕緣膜274及第2絕緣膜275相當於層間絕緣膜260。
接著，使用微影及蝕刻技術，通過先通孔將第2絕緣膜275、第1絕緣膜274及Cu擴散障壁性絕緣膜273圖案化，選擇性開口導通孔278。其後，將第2絕緣膜275部圖案化，選擇性形成開口部277。即，以具有對應於應形成之連接配線269之部分之開口部276、與對應於應形成之連接配線272之部分之開口部277、導通孔278之方式圖案化。
接著，如圖28所示，與上述同樣，使用雙鑲嵌法將Cu材料埋入至開口部276、277及導通孔278內，形成具有開口部268之遮蔽部(連接配線269)、連接於配線271之導電通孔262及連接配線272。遮蔽部(連接配線269)及連接配線272由第4層之金屬M4形成。藉此，以由金屬M1至M4形成之配線271、連接配線272、連接配線269、層間絕緣膜260形成多層配線層270。再者，於多層配線層270之上部，成膜極薄且均一之絕緣性薄膜290。
另一方面，如圖29所示，於成為半導體基板350之各半導體晶片部之區域形成半導體井區域。於該半導體井區域形成構成邏輯電路310之複數個MOS電晶體Tr11至Tr14。此處，如上所述，代表顯示MOS電晶體Tr11至Tr14。上述元件分離區域357(未圖示)可最先形成。
於半導體基板350之正面351側之上部，隔著層間絕緣膜360，包含導電通孔361在內形成由複數層，本實施例中為3層之金屬M11至M13形成之配線371。配線371可以雙鑲嵌法形成。即，於層間絕緣膜同時形成先通孔之連接孔與配線溝槽，形成用以防止Cu擴散之Cu擴散障壁性金屬膜與Cu晶種膜，其後，藉由鍍敷法埋入Cu材料層。作為Cu擴散障壁性金屬膜，列舉例如Ta、TaN、Ti、TiN、W、WN、Ru、TiZrN、包含該等之合金膜。接著，藉由CMP(化學機械研磨)法將剩餘之Cu材料層去除，形成與經平坦化之導電通孔一體之Cu配線。其後，成膜Cu擴散障壁性絕緣膜(未圖示)。作為Cu擴散障壁性絕緣膜，可使用例如SiN、SiC、SiCN、SiON等絕緣膜。重複該步驟，形成由3層之金屬M11至M13形成之配線371。
接著，如圖30所示，依序形成Cu擴散障壁性絕緣膜373、不具有Cu擴散障壁性之第1絕緣膜374、不具有Cu擴散障壁性之第2絕緣膜375。第1絕緣膜374與第2絕緣膜375以SiO2 膜、SiCOH膜等形成。又，作為Cu擴散障壁性絕緣膜373，與上述同樣，可使用例如SiN、SiC、SiCN、SiON等絕緣膜。該等Cu擴散障壁性絕緣膜373、第1絕緣膜374、第2絕緣膜375相當於層間絕緣膜。接著，使用微影及蝕刻技術，通過先通孔將第2絕緣膜375、第1絕緣膜374及Cu擴散障壁性絕緣膜373圖案化，選擇性開口導通孔378。其後，將第2絕緣膜375部圖案化，選擇性形成開口部376、377。
接著，如圖31所示，與上述同樣，使用雙鑲嵌法將Cu材料埋入至開口部376、377及導通孔378內，形成連接配線369、連接於配線371之導電通孔361及連接配線372。連接配線369及連接配線372由第4層之金屬M14形成。藉此，以由金屬M11至M13形成之配線371、連接配線372、連接配線369、層間絕緣膜360形成多層配線層370。再者，於多層配線層370之上部，成膜極薄且均一之絕緣性薄膜390。
接著，如圖32所示，將第1半導體基板200與第2半導體基板300以彼此之多層配線層相對且使兩者之連接配線272及372直接接觸而電性連接之方式接合。即，將第1半導體基板200與第2半導體基板300物理接合且電性連接。此時，連接配線269與連接配線369亦以重疊之部分直接接合。即，藉由熱處理，將連接配線272及372彼此、連接配線269及連接配線369彼此熱擴散接合。此時之熱處理溫度可設為100°C至500°C左右。又，對層間絕緣膜即絕緣膜彼此進行表面處理及電漿接合。另，層間絕緣膜即絕緣膜彼此亦可藉由接著劑接合。
如此，連接配線269之第1導電體與連接配線369之第2導電體最初於接合面299處隔著絕緣膜，其後，施加熱量，藉此使導電體即銅結晶生長而相連，故於接合面299附近電性連接。因此，第1導電體及第2導電體分別配置於較形成於第1半導體基板200及第2半導體基板300之邏輯電路310及配線271更靠接合面299側。
接著，如圖33所示，以自背面側保留光電二極體PD之必要膜厚之方式，使用CMP法，將半導體基板250切削、研磨而薄膜化。
其後，於經薄膜化之正面上隔著絕緣膜240，包含對應於光學黑區域之光電二極體PD上在內地形成遮光膜231。又，隔著平坦化膜232，在對應於有效像素陣列之光電二極體PD上，形成彩色濾光片221及晶載透鏡222。
藉此，如上述圖21所示，進行將接合後之第1半導體基板200及第2半導體基板300分離成各半導體晶片之半導體晶片化，獲得固體攝像裝置100。
此處，作為構成接合面配線280之導電層(連接配線269、369)、連接配線272及372、成為與其等同層之配線之金屬M4及M14，除Cu外，亦可使用Al、W、Ti、Ta、Mo、Ru等單一材料或合金。
另，於該例中，已設想圖5a之銅配線之形狀而進行說明，但亦可採用其他形狀。
[變化例] 上述實施形態中，積層第1半導體基板81及第2半導體基板82，但亦可進而積層其他之半導體基板。
圖34係顯示本技術之實施形態之變化例之固體攝像裝置100之一例的剖視圖。
於該變化例中，於第1半導體基板200及第2半導體基板300之下側進而積層有第3半導體基板400。藉由積層3層之半導體基板，並使其與具有各種功能之基板積層，可實現影像感測器之高功能化或晶片尺寸之縮小化。另，本技術之固體攝像元件之半導體基板之積層不限於3層以下，亦可為4層以上。
＜5.對電源配線之適用例＞ [類比電源之強化] 圖35係顯示本技術之實施形態之半導體基板600之平面圖之例的圖。該例係適用接合面附近之導電體，此處為銅之配線用作為類比電路之電源配線者。
於該例中，除邏輯電路610外，亦具備連接於半導體基板600周圍之輸入輸出焊墊690之類比巨集620。除類比巨集620與輸入輸出焊墊690間之通常之電源配線631及632外，並行內襯設置配線用633，藉此謀求配線電阻之降低。
此處，電源配線632係通常之金屬層之最上層，電源配線631係較電源配線632往下1層之層。藉由將電源配線632及電源配線631鉚接連接而使用，可謀求電源強化。於該實施形態中，進而於較最上層金屬之電源配線632更上層，將配線用633鉚接連接，藉此可使用3層以上之配線層而降低電阻。
又，亦可將配線用633與最上層金屬之電源配線632之2層鉚接連接而抑制電阻。又，又可藉由僅以配線用633用作類比電源使用來削減配線層，而謀求低成本化。
圖36係顯示本技術之實施形態之電源配線之第1配置例的圖。
圖中，以「●」標記顯示之VDD電源表示電源向圖中之近前側流通，以「×」標記顯示之VSS電源表示電流向圖中之裏側流通。於該例中，僅將VDD電源或VSS電源之任一者分別沿縱向配線。於該情形時，於圖中之橫向交替配置有VDD電源及VSS電源，但於縱向僅有一電源線。因此，因電流產生之磁場之影響，形成於第1半導體基板81之像素區域83之導體環中產生之感應電動勢變化，藉此產生雜訊，而有對畫質造成影響之虞。因此，期望如下考慮到磁場之影響對配線進行佈局。
圖37係顯示本技術之實施形態之電源配線之第2配置例的圖。
於該例中，考慮到上述磁場之影響，以VDD電源及VSS電源沿縱向交替之方式配置電源配線632。藉此，可抑制因磁場之影響所致之感應電動勢之變化。且，可藉由於其之上方將配線用633鉚接連接於電源配線632而降低配線電阻。 [數位電源之強化]
圖38及圖39係顯示本技術之實施形態之數位電源配線之第1配置例的圖。
於該例中，將電源配線631及632沿橫向設為電源配線，藉由配線用633沿縱向強化電源。藉此，可使遮光性及電源強化並存，且增大信號配線之資源。又，縱向及橫向皆設法不連續配置VDD電源及VSS電源，藉此，可消除磁場之影響。
圖40係顯示本技術之實施形態之數位電源配線之第2配置例的圖。
於該例中，將最上層之金屬層即電源配線632與配線用633皆配線於橫向。藉此，可謀求遮光性及耐雜訊性。
[自輸入輸出焊墊引出配線] 圖41係顯示自本技術之實施形態之輸入輸出焊墊690引出配線之例的圖。
於該例中，第2半導體基板82之自輸入輸出焊墊690引出電源配線係藉由配線用633自電源配線環680引出而實現。即，使配線用633相對於電源配線環680之鋁層交差，藉由連接孔往上拉。藉此，可削減因拉入而產生之電阻。
另，於該例中，已對使配線用633穿過電源配線環680之上側之例進行了說明，但進而於其內側配置內包最上層金屬之類比、數位巨集等之情形時，亦考慮經由其等之上空穿過配線用633。藉此，可節省用以迴繞電源配線632之額外之區域。
[電源配線環之低電阻化] 圖42係顯示對本技術之實施形態之電源配線環680適用配線用683例的圖。
於該例中，顯示將配線用683鉚接連接於第2半導體基板82之電源配線環680中之配線682之例。藉此，可使連接於輸入輸出焊墊690之電阻匯流排低電阻化，可緩和平面圖之配置之制約。
圖43係顯示連接於本技術之實施形態之輸入輸出焊墊690之電阻匯流排之例的圖。
連接於輸入輸出焊墊690之電阻匯流排由複數個電阻663構成。為保護被保護元件661免受靜電之放電(ESD：Electro-Static Discharge)，而於該電阻匯流排設置保護電路662。相對於此，可藉由如上所述般設置配線用683而使電阻匯流排低電阻化。
如此，根據本技術之實施形態，可藉由將基板正面之導電體用作配線而謀求半導體基板之接合面附近之區域之有效利用。又，可藉由增加電流路徑而謀求配線電阻之低電阻化。
＜6.對內視鏡手術系統之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術亦可適用於內視鏡手術系統。
圖44係顯示可適用本揭示之技術(本技術)之內視鏡手術系統之概略構成之一例的圖。
圖44中，圖示施術者(醫生)11131使用內視鏡手術系統11000，對病床11133上之患者11132進行手術之情況。如圖示，內視鏡手術系統11000係由內視鏡11100、氣腹管11111或能量處置器械11122等其他手術器械11110、支持內視鏡11100之支持臂裝置11120、及搭載有用以內視鏡下手術之各種裝置之台車11200構成。
內視鏡11100由將距離末端特定長度之區域被插入患者11132之體腔內之鏡筒11101、及連接於鏡筒11101之基端之相機頭11102構成。圖示例中，圖示作為具有硬性鏡筒11101之所謂硬性鏡構成之內視鏡11100，但內視鏡11100亦可作為具有軟性鏡筒之所謂軟性鏡構成。
於鏡筒11101之末端，設有嵌入有對物透鏡之開口部。於內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光藉由延設於鏡筒11101內部之光導而被導光至該鏡筒之末端，經由對物透鏡朝患者11132之體腔內之觀察對象照射。另，內視鏡11100可為直視鏡，亦可為斜視鏡或側視鏡。
於相機頭11102之內部設有光學系統及攝像元件，將來自觀察對象之反射光(觀察光)藉由該光學系統而聚光於該攝像元件。藉由該攝像元件將觀察光進行光電轉換，產生對應於觀察光之電性信號，即對應於觀察像之圖像信號。該圖像信號作為RAW資料被發送至相機控制單元(CCU：Camera Control Unit)11201。
CCU11201由CPU(Central Processing Unit：中央處理單元)或GPU(Graphics Processing Unit：圖形處理單元)等構成，總括地控制內視鏡11100及顯示裝置11202之動作。再者，CCU11201自相機頭11102接收圖像信號，對該圖像信號實施例如顯像處理(解馬賽克處理)等用以顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202藉由來自CCU11201之控制，顯示基於由該CCU11201實施圖像處理之圖像信號之圖像。
光源裝置11203例如由LED(Light Emitting Diode：發光二極體)等光源構成，將拍攝手術部等時之照射光供給至內視鏡11100。
輸入裝置11204為針對內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204，對內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦點距離等)之主旨的指示等。
處置器械控制裝置11205控制用於組織之燒灼、切開或封閉血管等之能量處置器械11112之驅動。氣腹裝置11206基於確保利用內視鏡11100之視野及確保施術者作業空間之目的，為了使患者11132之體腔膨脹，而經由氣腹管11111對該體腔內送入氣體。記錄器11207係可記錄手術相關之各種資訊之裝置。印表機11208係可以文字、圖像或圖表等各種形式列印手術相關之各種資訊之裝置。
另，對內視鏡11100供給拍攝手術部時之照射光之光源裝置11203，例如可由LED、雷射光源或由該等之組合構成之白色光源構成。藉由RGB雷射光源之組合構成白色光源之情形時，由於可高精度地控制各色(各波長)之輸出強度及輸出時序，故於光源裝置11203中可進行攝像圖像之白平衡之調整。又，於該情形時，對觀察對象分時照射來自RGB雷射光源各者之雷射光，並與其照射時序同步控制相機頭11102之攝像元件之驅動，藉此亦可分時拍攝與RGB各者對應之圖像。根據該方法，即便不於該攝像元件設置彩色濾光片，亦可獲得彩色圖像。
又，光源裝置11203亦可以每特定時間變更輸出之光的強度之方式控制其驅動。藉由與該光強度之變更時序同步控制相機頭11102之攝像元件之驅動而分時取得圖像，並合成該圖像，從而可產生不存在所謂欠曝及過曝之高動態範圍之圖像。
又，光源裝置11203亦可構成為能夠供給對應於特殊光觀察之特定波長頻帶之光。特殊光觀察中，例如進行所謂窄頻光觀察(Narrow Band Imaging)，即，利用人體組織中光吸收之波長依存性，照射與通常觀察時之照射光(即白色光)相比較窄頻之光，藉此以高對比度拍攝黏膜表層之血管等特定組織。或，特殊光觀察中，亦可進行藉由照射激發光所產生之螢光而獲得圖像之螢光觀察。螢光觀察中，可對人體組織照射激發光，觀察來自該人體組織之螢光(自螢光觀察)，或將吲哚青綠(ICG)等試劑局部注射於人體組織，且對該人體組織照射對應於該試劑之螢光波長之激發發光而獲得螢光像等。光源裝置11203可構成為能夠供給對應於此種特殊光觀察之窄頻帶光及/或激發光。
圖45係顯示圖44所示之相機頭11102及CCU11201之功能構成之一例的方塊圖。
相機頭11102具有透鏡單元11401、攝像部11402、驅動部11403、通信部11404及相機頭控制部11405。CCU11201具有通信部11411、圖像處理部11412及控制部11413。相機頭11102與CCU11201可藉由傳送電纜11400而相互通信地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之末端提取之觀察光被導光至相機頭11102，入射於該透鏡單元11401。透鏡單元11401係組合包含變焦透鏡及聚焦透鏡之複數個透鏡而構成。
攝像部11402以攝像元件構成。構成攝像部11402之攝像元件可為1個(所謂單板式)，亦可為複數個(所謂多板式)。於攝像部11402以多板式構成之情形時，亦可例如藉由各攝像元件產生與RGB之各者對應之圖像信號，將其等合成而獲得彩色圖像。或，攝像部11402亦可構成為具有用以分別取得對應於3D(Dimensional：維)顯示之右眼用及左眼用圖像信號之1對攝像元件。藉由進行3D顯示，施術者11131可更準確地掌握手術部之生體組織之進深。另，於攝像部11402以多板式構成之情形時，亦可對應於各攝像元件，設置複數個透鏡單元11401。
又，攝像部11402可不設置於相機頭11102。例如，攝像部11402亦可於鏡筒11101之內部設置於對物透鏡之正後方。
驅動部11403由致動器構成，且根據來自相機頭控制部11405之控制，使透鏡單元11401之變焦透鏡及聚焦透鏡沿光軸移動特定距離。藉此，可適當調整攝像部11402之攝像圖像之倍率及焦點。
通信部11404由用以在與CCU11201之間收發各種資訊之通信裝置構成。通信部11404將自攝像部11402獲得之圖像信號作為RAM資料，經由傳送電纜11400發送至CCU11201。
又，通信部11404自CCU11201接收用以控制相機頭11102之驅動之控制信號，供給至相機頭控制部11405。該控制信號中包含例如指定攝像圖像之框速率之主旨之資訊、指定攝像時之曝光值之主旨之資訊、及/或指定攝像圖像之倍率及焦點之主旨之資訊等之攝像條件相關之資訊。
另，上述框速率或曝光值、倍率、焦點等攝像條件可由使用者適當指定，亦可基於取得之圖像信號由CCU11201之控制部11413自動設定。於後者之情形時，將所謂之AE(Auto Exposure：自動曝光)功能、AF(Auto Focus：自動聚焦)功能及AWB(Auto White Balance：自動白平衡)功能搭載於內視鏡11100。
相機頭控制部11405基於經由通信部11404接收到之來自CCU11201之控制信號，控制相機頭11102之驅動。
通信部11411由用以在與相機頭11102之間收發各種資訊之通信裝置構成。通信部11411自相機頭11102接收經由傳送電纜11400發送之圖像信號。
又，通信部11411對相機頭11102發送用以控制相機頭11102之驅動之控制信號。圖像信號或控制信號可藉由電性通信或光通信等發送。
圖像處理部11412對自相機頭11102發送之RAM資料即圖像信號實施各種圖像處理。
控制部11413進行內視鏡11100對手術部等之攝像、及藉由手術部等之攝像獲得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用以控制相機頭11102之驅動之控制信號。
又，控制部11413基於由圖像處理部11412實施圖像處理之圖像信號，於顯示裝置11202顯示反映手術部等之攝像圖像。此時，控制部11413亦可使用各種圖像辨識技術辨識攝像圖像內之各種物體。例如，控制部11413可藉由檢測攝像圖像所含之物體之邊緣形狀、顏色等，而辨識使用鉗子等手術器械、特定之生體部位、出血、使用能量處置器械11122時之霧等。控制部11413於使顯示裝置11202顯示攝像圖像時，亦可使用該辨識結果，使各種手術支援資訊與該手術部之圖像重疊顯示。藉由重疊顯示手術支援資訊，並對施術者11131提示，可減輕施術者11131之負擔，施術者11131可確實進行手術。
連接相機頭11102及CCU11201之傳送電纜11400係對應於電信號通信之電信號電纜、對應於光通信之光纖、或其等之複合電纜。
此處，於圖示例中，使用傳送電纜11400以有線進行通信，但亦可以無線進行相機頭11102與CCU11201之間的通信。
以上，已對可適用本揭示之技術之內視鏡手術系統之一例進行說明。本揭示之技術可適用於以上說明之構成中之攝像部11402。具體而言，可謀求攝像部11402中之半導體基板之接合面附近之區域之有效利用。
另，此處，作為一例，已對內視鏡手術系統進行說明，但本揭示之技術亦可適用於除此以外之例如顯微鏡手術系統等。
＜7.對移動體之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術亦可作為搭載於汽車、電動汽車、油電混合汽車、機車、自行車、個人移動載具、飛機、無人機、船舶、機器人等任一種類之移動體之裝置而實現。
圖46係顯示可適用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略構成例的方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖46所示之例中，車輛控制系統12000具備驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及整合控制單元12050。又，作為整合控制單元12050之功能構成，圖示微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface：介面)12053。
驅動系統控制單元12010根據各種程式，控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳達至車輪之驅動力傳達機構、調節車輛舵角之轉向機構、及產生車輛之制動力之制動裝置等控制裝置發揮功能。
車體系統控制單元12020根據各種程式，控制車體中裝備之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙門禁系統、智能鑰匙系統、電動窗裝置、或頭燈、尾燈、剎車燈、方向燈或霧燈等各種燈具之控制裝置發揮功能。於該情形時，可對車體系統控制單元12020輸入自代替鑰匙之可攜帶式機器發送之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，控制車輛之門鎖裝置、電動窗裝置、燈具等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收拍攝到之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接受光而輸出對應於該光之受光量之電信號的光感測器。攝像部12031可將電信號作為圖像而輸出，亦可作為測距之資訊而輸出。又，攝像部12031接受之光可為可見光，亦可為紅外線等非可見光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040連接例如檢測駕駛者之狀態的駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或注意力集中程度，亦可判斷駕駛者是否打瞌睡。
微電腦12051可基於以車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含避開車輛碰撞或緩和衝擊、基於車間距離之追隨行駛、車速維持行駛、車輛之碰撞警告或車輛偏離車道警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051可藉由基於車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不受限於駕駛者之操作而自律行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於車外資訊檢測單元12030所取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051可根據車外資訊檢測單元12030檢測到之前方車或對向車之位置而控制頭燈，進行以將遠光燈切換成近光燈等謀求防眩為目的之協調控制。
聲音圖像輸出部12052向可對車輛之搭乘者或車外視覺性或聽覺性地通知資訊之輸出裝置，發送聲音及圖像中之至少任一者之輸出信號。於圖46之例中，作為輸出裝置，例示擴音器12061、顯示部12062及儀表板12063。顯示部12062亦可包含例如車載顯示器及抬頭顯示器之至少一者。
圖47係顯示攝像部12031之設置位置之例之圖。
於圖47中，作為攝像部12031，車輛12100具有攝像部12101、12102、12103、12104、12105。
攝像部12101、12102、12103、12104、12105設置於例如車輛12100之前鼻、側視鏡、後保險桿、後門及車廂內之擋風玻璃之上部等位置。前鼻所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100前方之圖像。側視鏡所具備之攝像部12102、12103主要取得車輛12100側方之圖像。後保險桿或後門所具備之攝像部12104主要取得車輛12100後方之圖像。攝像部12101及12105所取得之前方圖像主要用於檢測前方車輛或行人、障礙物、號誌機、交通標識或車道線等。
另，圖47中顯示攝像部12101至12104之攝像範圍之一例。攝像範圍12111表示設於前鼻之攝像部12101之攝像範圍，攝像範圍12112、12113分別表示設於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設於後保險桿或後門之攝像部12104之攝像範圍。例如，藉由使攝像部12101至12104所拍攝之圖像資料重疊，而獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少一者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少一者可為包含複數個攝像元件之攝影機，亦可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104取得之距離資訊，求得攝像範圍12111至12114中與各立體物之距離，及該距離之時間變化(相對於車輛12100之相對速度)，藉此可擷取尤其位於車輛12100之行進路上某個最近之立體物且為在與車輛12100大致相同之方向以特定速度(例如為0 km/h以上)行駛之立體物作為前方車。再者，微電腦12051可設定前方車於近前側應預先確保之車間距離，進行自動剎車控制(亦包含停止追隨控制)或自動加速控制(亦包含追隨起步控制)等。如此般，可進行以不受限於駕駛者之操作而自律行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104獲得之距離資訊，將立體物相關之立體物資料分類成2輪車、普通車輛、大型車輛、行人、電線桿等其他立體物並加以擷取，而用於自動避開障礙物。例如，微電腦12051可將車輛12100周邊之障礙物識別為車輛12100之駕駛者可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞風險，當碰撞風險為設定值以上有可能碰撞之狀況時，經由擴音器12061或顯示部12062對駕駛者輸出警報，或經由驅動系統控制單元12010進行強制減速或避開轉向，藉此可進行用以避開碰撞之駕駛支援。
攝像部12101至12104之至少一者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定攝像部12101至12104之攝像圖像中是否存在行人而辨識行人。上述行人之辨識係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之步序、及對表示物體輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之步序進行。若微電腦12051判定攝像部12101至12104之攝像圖像中存在行人，且辨識為行人，則聲音圖像輸出部12052以對該經辨識之行人重疊顯示用以強調之方形輪廓線之方式，控制顯示部12062。又，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於期望之位置之方式控制顯示部12062。
以上，已對可適用本揭示之技術之車輛控制系統之一例進行說明。本揭示之技術可適用於以上說明之構成中之攝像部12031。具體而言，可謀求攝像部12031中之半導體基板之接合面附近之區域之有效利用。
另，上述實施形態係顯示用以將本技術具體化之一例者，實施形態之事項、與申請專利範圍之發明特定事項具有分別對應之關係。同樣地，申請專利範圍之發明特定事項、與附有與其同一名稱之本技術之實施形態之事項具有分別對應之關係。然而，本技術並非限定於實施形態者，於不脫離其主旨之範圍內可藉由對實施形態實施各種變化而具體化。
另，本技術可採取如下之構成。 (1)一種半導體裝置，其於將分別形成多層配線層之複數個半導體基板之上述多層配線層間電性連接而接合之積層半導體基板中， 使形成於上述複數個半導體基板之接合面附近之導電體沿接合面方向通電。 (2)如上述(1)記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分具有相對於連接孔連接面之寬度2倍以上之平面長邊。 (3)如上述(1)或(2)記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分中，僅有於上述接合面上相向之上述導電體中之一者於上述半導體基板具有連接孔。 (4)如上述(1)～(3)中任一項記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分不與上述半導體基板中之另一上述導電體電性連接。 (5)如上述(1)～(4)中任一項記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分中，於上述接合面上相向之上述導電體之形狀互不相同。 (6)如上述(1)～(5)中任一項記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分之、於上述接合面上相向之上述導電體沿上述接合面方向相互錯開特定距離地接合。 (7)如上述(1)～(6)中任一項記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分係平面縱橫比大於1之形狀。 (8)如上述(7)記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分之、於上述接合面上相向之上述導電體於上述接合面沿長邊方向相互正交接合。 (9)如上述(7)記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分之、於上述接合面上相向之上述導電體於上述接合面沿長邊方向相互並行地接合。 (10)如上述(1)～(9)中任一項記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分係平面縱橫比大於1之矩形形狀或橢圓形狀。 (11)如上述(1)～(9)中任一項記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分係包含平面縱橫比大於1之矩形所合成的多角形狀。 (12)如上述(1)～(11)中任一項記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分設置於包圍輸入輸出焊墊內側之周圍之區域。 (13)如上述(1)～(11)中任一項記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分設置於輸入輸出焊墊內側之矩形狀之區域。 (14)如上述(1)～(11)中任一項記載之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分與電源配線並行設置。
10:攝像元件 11:像素 12:電流通道 19:垂直信號線(VSL) 20:垂直驅動電路 30:水平驅動電路 40:控制電路 50:行信號處理電路 59:水平信號線 60:輸出電路 81:半導體基板 82:半導體基板 83:像素區域 84:控制電路 85:邏輯電路 86:類比電路 91:虛設件之銅配線 92:具有連接孔之銅配線 93:配線用之銅配線 94:屏蔽用之銅配線 98:輸入輸出(IO)焊墊 99:接合面 100:固體攝像裝置 200:半導體基板 201～203:銅配線 209:連接孔 210:像素陣列 211:光學黑區域 212:有效像素陣列 221:彩色濾光片 222:晶載透鏡 231:遮光膜 232:平坦化膜 240:絕緣膜 250:半導體基板 251:正面 252:閘極電極 253:N型半導體區域 254:P型半導體區域 256:源極、汲極區域 260:層間絕緣膜 261:導電通孔 262:導電通孔 268:開口部 269:銅配線 270:多層配線層 271:配線 272:配線 273:Cu擴散障壁性絕緣膜 274:第1絕緣膜 275:第2絕緣膜 276:開口部 277:開口部 278:導通孔 280:接合面配線 290:絕緣性薄膜 299:接合面 300:半導體基板 301～303:銅配線 309:連接孔 310:邏輯電路 350:半導體基板 351:表面 352:閘極電極 356:源極、汲極區域 357:元件分離區域 360:層間絕緣膜 361:導電通孔 363:連接孔 369:連接配線 370:多層配線層 371:配線 372:配線 373:Cu擴散障壁性絕緣膜 374:第1絕緣膜 375:第2絕緣膜 376:開口部 377:開口部 378:導通孔 390:絕緣性薄膜 400:半導體基板 600:半導體基板 610:邏輯電路 620:類比巨集 631:電源配線(最上層之下層) 632:電源配線(最上層) 633:配線用 661:被保護元件 662:保護電路 663:電阻 680:電源配線環 682:配線 683:配線用 690:輸入輸出(IO)焊墊 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機頭 11110:手術器械 11111:氣腹管 11112:能量處置器械 11120:支持臂裝置 11131:施術者 11132:患者 11133:病床 11200:台車 11201:CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:處置器械控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳送電纜 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通信部 11405:相機頭控制部 11411:通信部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:整合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:擴音器 12062:顯示部 12063:儀表板 12100:車輛 12101～12105:攝像部 12111～12114:攝像範圍 FD:浮動擴散區 L:長度 2L:長度 M1～M4:金屬 M11～M14:金屬 PD:光電二極體 Tr1:像素電晶體 Tr2:像素電晶體 Tr11～Tr14:MOS電晶體 VDD:電源 VSS:電源 x:橫 y:縱
圖1係顯示本技術之實施形態之半導體裝置之一例即固體攝像裝置之構成例的圖。 圖2a-2c係顯示本技術之實施形態之固體攝像裝置之基板之分割例之圖。 圖3係顯示本技術之實施形態之固體攝像裝置之基板之分割與接合面之關係例的圖。 圖4係顯示本技術之實施形態之固體攝像裝置之剖面模式圖之一例的圖。 圖5a-5d係顯示本技術之實施形態中用作配線之銅配線202及302之構造例的第1圖。 圖6a、6b係顯示本技術之實施形態中用作配線之銅配線202及302之構造例的第2圖。 圖7a-7d係顯示本技術之實施形態中用作配線之銅配線202及302之構造例的第3圖。 圖8a、8b係顯示本技術之實施形態中用作配線之銅配線202及302之構造例的第4圖。 圖9a-9c係顯示本技術之實施形態之連接孔之配線平面上之形狀之第1例的圖。 圖10a、10b係顯示本技術之實施形態之連接孔之配線平面上之形狀之第2例的圖。 圖11係顯示本技術之實施形態中用作配線之銅配線202及302之接合例的第1圖。 圖12係顯示本技術之實施形態中用作配線之銅配線202及302之接合例的第2圖。 圖13係顯示本技術之實施形態中用作配線之銅配線202及302之接合例的第3圖。 圖14係顯示本技術之實施形態之接合面99之平面圖之第1例的圖。 圖15係顯示本技術之實施形態之接合面99之平面圖之第2例的圖。 圖16係顯示本技術之實施形態之接合面99之平面圖之第3例的圖。 圖17係顯示本技術之實施形態之接合面99之平面圖之第4例的圖。 圖18係顯示本技術之實施形態之接合面99之平面圖之第5例的圖。 圖19係顯示本技術之實施形態之接合面99之平面圖之第6例的圖。 圖20係顯示本技術之實施形態之接合面99之平面圖之第7例的圖。 圖21係顯示本技術之實施形態之固體攝像裝置100之一例的剖視圖。 圖22係顯示本技術之實施形態之第1半導體基板200之細節之例的圖。 圖23係顯示本技術之實施形態之第2半導體基板300之細節之例的圖。 圖24係顯示本技術之實施形態之連接配線369與配線371間之連接孔363之第1配置例的圖。 圖25係顯示本技術之實施形態之連接配線369與配線371間之連接孔363之第2配置例的圖。 圖26係顯示本技術之實施形態之固體攝像裝置之製造方法之一例之第1步驟的圖。 圖27係顯示本技術之實施形態之固體攝像裝置之製造方法之一例之第2步驟的圖。 圖28係顯示本技術之實施形態之固體攝像裝置之製造方法之一例之第3步驟的圖。 圖29係顯示本技術之實施形態之固體攝像裝置之製造方法之一例之第4步驟的圖。 圖30係顯示本技術之實施形態之固體攝像裝置之製造方法之一例之第5步驟的圖。 圖31係顯示本技術之實施形態之固體攝像裝置之製造方法之一例之第6步驟的圖。 圖32係顯示本技術之實施形態之固體攝像裝置之製造方法之一例之第7步驟的圖。 圖33係顯示本技術之實施形態之固體攝像裝置之製造方法之一例之第8步驟的圖。 圖34係顯示本技術之實施形態之變化例之固體攝像裝置100之一例的剖視圖。 圖35係顯示本技術之實施形態之半導體基板600之平面圖之例的圖。 圖36係顯示本技術之實施形態之電源配線之第1配置例的圖。 圖37係顯示本技術之實施形態之電源配線之第2配置例的圖。 圖38係顯示本技術之實施形態之數位電源配線之第1配置例的俯視圖。 圖39係顯示本技術之實施形態之數位電源配線之第1配置例的剖視圖。 圖40係顯示本技術之實施形態之數位電源配線之第2配置例的圖。 圖41係顯示自本技術之實施形態之輸入輸出焊墊690引出配線之例的圖。 圖42a、42b係顯示對本技術之實施形態之電源配線環680適用銅配線683之例的圖。 圖43係顯示連接於本技術之實施形態之輸入輸出焊墊690之電阻匯流排之例的圖。 圖44係顯示內視鏡手術系統之概略構成之一例之圖。 圖45係顯示相機頭及CCU之功能構成之一例之方塊圖。 圖46係顯示車輛控制系統之概略構成之一例之方塊圖。 圖47係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。
81:半導體基板
82:半導體基板
99:接合面
201~203:銅配線
301~303:銅配線

Claims (14)

  1. 一種半導體裝置，其於將分別形成多層配線層之複數個半導體基板之上述多層配線層間電性連接而接合之積層半導體基板中， 使形成於上述複數個半導體基板之接合面附近之導電體沿接合面方向通電。
  2. 如請求項1之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分具有相對於連接孔連接面之寬度2倍以上之平面長邊。
  3. 如請求項1之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分之、僅有於上述接合面上相向之上述導電體中之一者於上述半導體基板具有連接孔。
  4. 如請求項1之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分不與上述半導體基板中之另一上述導電體電性連接。
  5. 如請求項1之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分之、於上述接合面上相向之上述導電體之形狀互不相同。
  6. 如請求項1之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分之、於上述接合面上相向之上述導電體沿上述接合面方向相互錯開特定距離地接合。
  7. 如請求項1之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分係平面縱橫比大於1之形狀。
  8. 如請求項7之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分之、於上述接合面上相向之上述導電體於上述接合面沿長邊方向相互正交地接合。
  9. 如請求項7之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分之、於上述接合面上中相向之上述導電體於上述接合面沿長度方向相互並行地接合。
  10. 如請求項1之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分係平面縱橫比大於1之矩形形狀或橢圓形狀。
  11. 如請求項1之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分係包含平面縱橫比大於1之矩形所合成的多角形狀。
  12. 如請求項1之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分設置於包圍輸入輸出焊墊內側之周圍之區域。
  13. 如請求項1之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分設置於輸入輸出焊墊內側之矩形狀之區域。
  14. 如請求項1之半導體裝置，其中 形成於上述接合面附近之導電體之至少一部分與電源配線並行設置。
TW108129742A 2018-08-31 2019-08-21 半導體裝置 TW202013704A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-162382 2018-08-31
JP2018162382 2018-08-31

Publications (1)

Publication Number Publication Date
TW202013704A true TW202013704A (zh) 2020-04-01

Family

ID=69643552

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129742A TW202013704A (zh) 2018-08-31 2019-08-21 半導體裝置

Country Status (6)

Country Link
EP (1) EP3846204A4 (zh)
JP (1) JP7291148B2 (zh)
KR (1) KR20210046657A (zh)
CN (1) CN112585750A (zh)
TW (1) TW202013704A (zh)
WO (1) WO2020044943A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790036B (zh) * 2021-12-10 2023-01-11 財團法人工業技術研究院 具對位標記之電子裝置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022007971A (ja) * 2020-03-31 2022-01-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US20210305303A1 (en) * 2020-03-31 2021-09-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photoelectric conversion system, and moving object
US11342326B2 (en) 2020-04-28 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned etch in semiconductor devices
KR102432494B1 (ko) * 2020-04-28 2022-08-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 소자에서의 자체 정렬 에칭
TWI793921B (zh) * 2021-12-13 2023-02-21 友達光電股份有限公司 顯示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
JP2012064709A (ja) 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP6127360B2 (ja) 2011-09-27 2017-05-17 ソニー株式会社 半導体装置および半導体装置の製造方法
JP5915636B2 (ja) * 2013-12-18 2016-05-11 ソニー株式会社 半導体装置とその製造方法
JP6190295B2 (ja) * 2014-03-12 2017-08-30 株式会社東芝 半導体チップ、および半導体パッケージ
KR102505856B1 (ko) * 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790036B (zh) * 2021-12-10 2023-01-11 財團法人工業技術研究院 具對位標記之電子裝置

Also Published As

Publication number Publication date
JP7291148B2 (ja) 2023-06-14
KR20210046657A (ko) 2021-04-28
US20210351219A1 (en) 2021-11-11
EP3846204A1 (en) 2021-07-07
JPWO2020044943A1 (ja) 2021-08-26
WO2020044943A1 (ja) 2020-03-05
CN112585750A (zh) 2021-03-30
EP3846204A4 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
TWI806909B (zh) 攝像裝置
TW202013704A (zh) 半導體裝置
WO2020189534A1 (ja) 撮像素子および半導体素子
US11901392B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI774113B (zh) 攝像元件及攝像元件之製造方法
TW202044333A (zh) 攝像裝置
WO2020179494A1 (ja) 半導体装置および撮像装置
JP2022179641A (ja) 半導体装置およびその製造方法、並びに電子機器
TW202029487A (zh) 攝像元件及電子機器
WO2021124974A1 (ja) 撮像装置
TW202107726A (zh) 半導體裝置及攝像裝置
TWI810326B (zh) 光電轉換元件
US12002831B2 (en) Semiconductor device
WO2024101204A1 (ja) 光検出装置及び積層基板
WO2022254824A1 (ja) 撮像素子
WO2022014400A1 (ja) 配線構造およびその製造方法、ならびに撮像装置
WO2023058484A1 (ja) 撮像装置
US20240047503A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
WO2024095751A1 (ja) 光検出装置及び電子機器
WO2024057814A1 (ja) 光検出装置および電子機器
WO2020116040A1 (ja) 半導体装置及び電子機器
TW202339237A (zh) 受光裝置
TW202406127A (zh) 固態攝像裝置及其製造方法
TW202410687A (zh) 攝像裝置及電子機器
TW202044821A (zh) 攝像裝置