WO2021095420A1 - 半導体装置及び電子機器 - Google Patents

半導体装置及び電子機器 Download PDF

Info

Publication number
WO2021095420A1
WO2021095420A1 PCT/JP2020/038608 JP2020038608W WO2021095420A1 WO 2021095420 A1 WO2021095420 A1 WO 2021095420A1 JP 2020038608 W JP2020038608 W JP 2020038608W WO 2021095420 A1 WO2021095420 A1 WO 2021095420A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
chip
semiconductor device
chain structure
dummy metal
Prior art date
Application number
PCT/JP2020/038608
Other languages
English (en)
French (fr)
Inventor
仁志 岡野
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2021095420A1 publication Critical patent/WO2021095420A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Abstract

効率的な評価や充分な評価を実施して、品質を更に安定化させた半導体装置を提供すること。　基板と、該基板に接合された少なくとも１つのチップと、を備え、該基板が、該少なくとも１つのチップと接合する第１接合面を有し、該少なくとも１つのチップが、該基板と接合する第２接合面を有し、該第１接合面に第１ダミーメタルが配され、該第２接合面に第２ダミーメタルが配され、該第１ダミーメタルの一部と該第２ダミーメタルの一部とが、該第１接合面及び該第２接合面を介して連結してチェーン構造を形成して、該第１ダミーメタル又は該第２ダミーメタルが、該基板又は該少なくとも１つのチップに形成されて外部端子と接続する接続部と、電気的に接続されている、半導体装置を提供する。

Description

半導体装置及び電子機器
　本技術は、半導体装置及び電子機器に関する。
　近年、半導体装置（例えば、固体撮像装置）の小型化・高機能化を実現するための技術開発が盛んに行われている。このような技術開発の状況下において、半導体装置（例えば、固体撮像装置）に対する品質保証の更なる向上が望まれているのが現状である。例えば、半導体チップの周辺にリングオシレータが配置された半導体装置が提案されている（例えば、特許文献１を参照。）。
特開平９－５４１４１号公報
　しかしながら、特許文献１で提案された技術では、小型化・高機能化を実現した半導体装置に対しては効率的な評価や充分な評価が実施できないおそれがあり、その結果、当該半導体装置の品質の安定化を図れないおそれがある。
　そこで、本技術は、このような状況に鑑みてなされたものであり、効率的な評価や充分な評価を実施して、品質を更に安定化させた半導体装置、及びその半導体装置が搭載された電子機器を提供することを主目的とする。
　本発明者らは、上述の目的を解決するために鋭意研究を行った結果、半導体装置の品質の更なる安定化に成功し、本技術を完成するに至った。
　すなわち、本技術では、
　基板と、該基板に接合された少なくとも１つのチップと、を備え、
　該基板が、該少なくとも１つのチップと接合する第１接合面を有し、
　該少なくとも１つのチップが、該基板と接合する第２接合面を有し、
　該第１接合面に第１ダミーメタルが配され、
　該第２接合面に第２ダミーメタルが配され、
　該第１ダミーメタルの一部と該第２ダミーメタルの一部とが、該第１接合面及び該第２接合面を介して連結してチェーン構造を形成して、
　該第１ダミーメタル又は該第２ダミーメタルが、該基板又は該少なくとも１つのチップに形成されて外部端子と接続する接続部と、電気的に接続されている、半導体装置を提供する。
　本技術に係る半導体装置において、
　前記チェーン構造が、連結された１つの該第１ダミーメタルと１つの該第２ダミーメタルとを繰り返し単位として構成されてもよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有していてもよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
　前記複数のセグメントのうち、少なくとも第１セグメントは、前記外部端子と接続する前記接続部と電気的に接続され、
　該複数のセグメントのうち、少なくとも第２セグメントは、前記外部端子と接続する前記接続部以外の接続部と電気的に接続されていてよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
　該複数のセグメントの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なっていてよい。
　本技術に係る半導体装置において、
　前記第１ダミーメタルの数及び／又は前記第２ダミーメタルの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なっていてよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、前記基板を平面視したときの前記基板の周辺領域に対応する前記基板の前記第１接合面と、前記基板の該周辺領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されていてよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、前記基板を平面視したときの前記基板の平面の４象限のうち、少なくとも１つの象限に対応する前記基板の前記第１接合面と、前記基板の該平面の該少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面とに形成されていてよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、前記基板を平面視したときの前記基板の中央領域に対応する前記基板の前記第１接合面と、前記基板の該中央領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されていてよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸していてよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
　前記複数のセグメントのそれぞれが、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸していてよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの周辺領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該周辺領域に対応する前記基板の前記第１接合面とに形成されていてよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つの平面の４象限のうち、少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該平面の該少なくとも１つの象限に対応する前記基板の前記第１接合面とに形成されていてよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの中央領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該中央領域に対応する前記基板の前記第１接合面とに形成されていてよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つの略中心部から放射線状に延伸していてよい。
　本技術に係る半導体装置において、
　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
　前記複数のセグメントのそれぞれが、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つのチップの略中心部から放射線状に延伸していてよい。
　本技術に係る半導体装置において、
　前記第１ダミーメタル及び／又は前記第２ダミーメタルを平面視したときに、前記第１ダミーメタル及び／又は前記第２ダミーメタルの形状が矩形状でよい。
　本技術に係る半導体装置において、
　前記第１ダミーメタル及び前記第２ダミーメタルを平面視したときに、前記第１ダミーメタルの一部と前記第２ダミーメタルの一部とが連結した連結部の形状と、前記第１ダミーメタルの非連結部の形状及び／又は前記第２ダミーメタルの非連結部の形状とが互いに異なっていてよい。
　本技術に係る半導体装置において、
　前記第１ダミーメタルの平面視の面積と前記第２ダミーメタルの平面視の面積とが互いに異なっていてよい。
　本技術に係る半導体装置において、
　前記第１ダミーメタル及び／又は前記第２ダミーメタルを平面視したときに、前記第１ダミーメタル及び／又は前記第２ダミーメタルが曲部を有してよい。
　また、本技術では、
　本技術に係る半導体装置が搭載された、電子機器を提供する。
　本技術によれば、半導体装置の品質を更に安定化させることができる。なお、ここに記載された効果は、必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した半導体装置の構成例を示す図である。 本技術を適用した第１の実施形態の半導体装置が有するチェーン構造の構成例を示す図である。 本技術を適用した第１の実施形態の半導体装置を説明するための図である。 本技術を適用した第１の実施形態の半導体装置を説明するための図である。 本技術を適用した第１の実施形態の半導体装置を説明するための図である。 本技術を適用した第１の実施形態の半導体装置を説明するための図である。 本技術を適用した第１の実施形態の半導体装置を説明するための図である。 本技術を適用した第１の実施形態の半導体装置が備えるチップ（下側チップ）の構成例を示す図である。 本技術を適用した第１の実施形態の半導体装置の構成例を示す図である。 本技術を適用した第１の実施形態の半導体装置の構成例を示す図である。 本技術を適用した第２の実施形態の半導体装置の構成例を示す図である。 本技術を適用した第１の実施形態の半導体装置が有するチェーン構造の構成例を示す図である。 本技術を適用した第３の実施形態の半導体装置の構成例を示す図である。 本技術を適用した第４の実施形態の半導体装置の構成例を示す図である。 本技術に対する比較例を示す図である。 本技術を適用した第１～第４の実施形態の半導体装置の使用例を示す図である。 本技術を適用した第５の実施形態に係る電子機器の一例の機能ブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための好適な形態について説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。なお、特に断りがない限り、図面において、「上」とは図中の上方向又は上側を意味し、「下」とは、図中の下方向又は下側を意味し、「左」とは図中の左方向又は左側を意味し、「右」とは図中の右方向又は右側を意味する。また、図面については、同一又は同等の要素又は部材には同一の符号を付し、重複する説明は省略する。
　説明は以下の順序で行う。
　１．本技術の概要
　２．第１の実施形態（半導体装置の例１）
　３．第２の実施形態（半導体装置の例２）
　４．第３の実施形態（半導体装置の例３）
　５．第４の実施形態（半導体装置の例４）
　６．第５の実施形態（電子機器の例）
　７．本技術を適用した半導体装置の使用例
　８．内視鏡手術システムへの応用例
　９．移動体への応用例
＜１．本技術の概要＞
　まず、本技術の概要について説明をする。
　近年の半導体デバイス、例えば、メモリやセンサにおいて１チップ内に搭載する回路規模を増大させて高機能化を目的とした３Ｄ積層技術が開発されている。当該３Ｄ積層の方法として、バンプ（Ｂｕｍｐ）、貫通電極（ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ））、直接接続（以下、ＣｕＣｕ接合と称する場合がある。）等が用いられ、例えば、センサチップ（又はセンサ基板）と、メモリチップ及び／又はロジック（Ｌｏｇｉｃ）チップとが積層されている。
　積層方法としては、例えば、半導体ウェーハ（例えば、センサ）と、別のウェーハ（例えば、ロジック（Ｌｏｇｉｃ））とをＣｕＣｕ接合を用いて貼り合わせることで（ＷｏＷ（Ｗａｆｅｒ ｏｎ Ｗａｆｅｒ））、各ウェーハ上のセンサチップとロジック（Ｌｏｇｉｃ）チップとを積層している。しかし、ウェーハ状態で貼り合わせるため、センサチップ及びロジック（Ｌｏｇｉｃ）チップのうち、少なくともいずれか一方のチップに機能的な不具合がある場合、積層されたチップ（センサチップ及びロジック（Ｌｏｇｉｃ）チップ）は機能せずに不良チップとなってしまう。
　そこで、ＷｏＷ技術ではなく、良品チップ同士を積層する（ＣｏＷ（Ｃｈｉｐ ｏｎ Ｗａｆｅｒ））技術がある。ＷｏＷ技術は、主としてスクライブ上のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を測定することで全プロセス完了後のウェーハ状態を確認している。
　しかしながら、ＣｏＷは、ウェーハから各チップを取り出す際、スクライブをダイシングするため、ＴＥＧが破壊されて、破壊された以降のプロセス影響を把握できないこととなる。例えば、接合しているＣｕＣｕ接合の抵抗値等のプロセス加工状態を把握することができない。チップ本体上へＴＥＧを搭載して、設計領域と混在させる方法も考えられるが、自由設計可能な領域が減少することになるので、チップ周辺等の設計負担の比較的少ない領域を利用して、規模の小さＴＥＧの搭載に限定されることとなる。
　上述したとおり、チップ周辺にＴＥＧを配置することで、設計領域への影響を最小限にしている。しかし、ＣｏＷプロセス加工前に決まるＴｒ・回路等の特性でなく、ＣｏＷプロセス加工状態を把握したい場合、プロセス加工が表面状態の影響を受けるランダム原因である場合や、チップ形状及びチップ内の位置で発生確率が異なる場合も考えられる。さらに、同一チップ上に複数チップを積層するＣｏＷで各チップの接合状態をモニタしたい場合、例えば、チップ中央位置に貼付けされたチップのＣｕＣｕ接合抵抗値を把握するために、チップ中央にＴＥＧを配置することや測定用パッド（ＰＡＤ）を置く必要があり設計の負担となる。さらに、接合状態をモニタするスクライブ領域に置くＴＥＧ（例えば、上下チップ間のチェーンＴＥＧ）は、設計で使用されているＢＥＯＬ配線が使われているため、ＴＥＧ規模拡大、配置領域や測定PADへの結線によって設計負担となる。以上のように、ＣｏＷプロセス加工状態を把握するために、設計負担にならず、かつ、スクライブでなくチップ上に複数チップ／箇所で大規模のＴＥＧが必要となる。
　ＣｕＣｕ接合の場合、上側基板と下チップとの間又は上下チップ間の信号受渡し、又は電源／ＧＮＤ共通化のために電気的に接続しているＣｕ（メタル）パターン以外は、接合面の平坦性を確保するためのＣｕダミーパターン（Ｃｕダミーパターンは、電気回路として使用されないダミーメタルの一例である。）が、基板又はチップの広い領域に配置されている。
　本技術では、当該ダミーメタル（例えば、Ｃｕダミーメタル）をチェーン構造として、延伸して、上下間で互いに対峙させずに、上側基板と少なくとも１つの下チップとの間又は上下チップ間で、お互いのダミーメタル（例えば、Ｃｕダミーメタル）の一部を接触させる構造とすることで（後述する図１５に示されるＣｕ（銅）トップメタル（Ｔｏｐ Ｍｅｔａｌ）９５及びＡｌ（アルミニウム）トップメタル（Ｔｏｐ Ｍｅｔａｌ）は使用しない。）、ＣｕＣｕ接合状態をモニタするチェーン構造（チェーンＴＥＧ）を形成することができる。このチェーン構造（チェーンＴＥＧ）はダミーパターン領域（設計未使用）に、例えば、設計で使用しないＣｕダミーパターン（Ｃｕダミーメタル）を用いるため設計の負担がなく、基板内及び／又はチップ内に複数配置することでき、ＴＥＧの規模を拡大することができる。
　さらに、複数チップ上でチェーン構造（チェーンＴＥＧ）を連結させることで測定効率化も可能となる。なお、 Ｃｕパターン（Ｃｕダミーメタル）は、上側基板と下チップとの間又は上下チップ間の接合強度を確保するため、平面視での矩形パターンでなく、一部の接続以外を平面視でその矩形の幅を細くすることで対峙する異種物質（例えば、Ｃｕ／ＳｉＯ２）の面積を減らすことができ、接合強度を確保することができる。
　次に、図１及び図１５を用いて、本技術を具体的に説明する。
　図１５は、本技術に対する比較例を示す図であり、詳しくは、図１５（ａ）は、チェーン構造（チェーンＴＥＧ）１１５（１１５ａ）の平面図であり、図１５（ｂ）は、図１５（ｃ）に示されるＰ１５領域（スクライブ領域）に形成されたチェーン構造１１５（１１５ｂ）の断面図である。
　図１５（ａ）に示されるチェーン構造１１５ａは、領域Ｐ１５－１（スクライブ領域）に形成され、パッド（ＰＡＤ）５と接続しているが、ダイシング時に破壊される。図１５（ｂ）に示されるチェーン構造１１５ｂは、チェーン構造１１５ａの断面図であり、接合面Ｓ１５に対して上側のトップメタル９５（例えば銅（Ｃｕ）を構成材料とする。）と、接合面Ｓ１５に対して下側のトップメタル９６（例えばアルミニウム（Ａｌ）を構成材料とする。）とはメタル（銅）９２及び９３並びにビア（銅）９１及び９４を介して連結している。トップメタル９５及び９６を用いているので、設計に負担があり、依存性不良に対して配置個数／箇所の制限がかかってくる。
　一方、図１は、本技術を適用した半導体装置の一例である固体撮像装置の構成例を示す図である。詳しくは、図１中の図１（ｂ）は、図１（ａ）に示されるＰ１領域に形成された固体撮像装置１００１の平面レイアウト図であり、図１（ｃ）は、チェーン構造１００（１００ｃ）の断面図である。
　図１（ｂ）に示される固体撮像装置１００１には、第１チップ６０１ｂ（例えばロジック回路が形成されたチップ）と第２チップ７０１ｂ（ＳＲＡＭＳｔａｔｉｃ ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）回路が形成されたチップ）が、基板（センサ基板）５０１ｂの存在する範囲内で内包するように、基板（イメージセンサ基板）５０１ｂの下側（図１（ｂ）中では紙面の奥側）に配置されている。
　図１（ｂ）に示されるように、平面レイアウト上（光入射側から見て）では、第１チップ６０１ｂ内の周囲に、内側から順にチェーン構造１００ｂ－１とチェーン構造１００ｂ－２が形成されて、チェーン構造１００ｂ－１は、パッド（ＰＡＤ）５－１－１に電気的に接続されて、チェーン構造１００ｂ－２は、スイッチＳＷ１を介して、パッド（ＰＡＤ）５－１－２に電気的に接続されている。スイッチＳＷ１を介することによって、チェーン構造１００ｂ－２とパッド（ＰＡＤ）５－１－２との電気的な接続は制御可能である。
　図１（ｃ）に示されるチェーン構造１００ｃは、チェーン構造１００ｂ－１又はチェーン構造１００ｂ－２を断面視したものである。チェーン構造１００ｃは、基板（センサ基板）５０１ｂが有する第１接合面Ｓ１－１（接合部Ｓ１の上側の面）に配される第１ダミーメタル１（１－１～１－３）のそれぞれの一部と、第１チップ６０１ｂが有する第２接合面Ｓ１－２（接合部Ｓ２の下側の面）に配される第２ダミーメタル２（２－１、２－２）のそれぞれが連結して、第１接合面Ｓ１－１及び第１接合面Ｓ１－２を介して形成されている。詳細には、チェーン構造１００ｃは、図１（ｃ）の左から順に、第１ダミーメタル１－１の下面の一部と第２ダミーメタル２－１の上面の一部とが、第１接合面Ｓ１－１及び第２接合面Ｓ１－２を介して連結し、続いて、第２ダミーメタル２－１の上面の一部と第１ダミーメタル１－２の上面の一部とが、第１接合面Ｓ１－１及び第２接合面Ｓ１－２を介して連結し、第１ダミーメタル１－２の下面の一部と第２ダミーメタル２－２の上面の一部とが、第１接合面Ｓ１－１及び第２接合面Ｓ１－２を介して連結し、第２ダミーメタル２－２の上面の一部と第１ダミーメタル１－３の上面の一部とが、第１接合面Ｓ１－１及び第２接合面Ｓ１－２を介して連結して、１つ第１ダミーメタルと１つの第２ダミーメタルとを繰り返し単位として構成されている。第１ダミーメタル及び第２ダミーメタルは、基板（イメージセンサ基板）５０１ｂ、第１チップ６０１ｂ及び第２チップ７０１ｂにおいて、設計上で未使用の領域に形成されたダミーパターンを流用することが可能であり、例えば、銅（Ｃｕ）を構成材料としてよい。また、第１ダミーメタル及び第２ダミーメタルの平面視での形状が矩形状でもよいし、多角形状でもよい。
　本技術に係る半導体装置に、チェーン構造１００（１００ｂ－１、１００ｂ－２、１００ｃ）が形成されることで、設計上の負担がなく、チェーン構造大規模化や、任意箇所のチェーン構造の配置や、チェーン構造の複数箇所の配置が可能である。
　以下、本技術を実施するための好適な形態について図面を参照しながら説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
＜２．第１の実施形態（半導体装置の例１）＞
　本技術に係る第１の実施形態（半導体装置の例１）の半導体装置について、図２～図１０及び図１２を用いて、説明をする。
　まず、図３～９を用いて説明をする。
　図３は、本技術を適用した第１の実施形態の半導体装置（半導体装置の例１）を説明するための図である。詳しくは、図３中の図３（ａ）は、半導体装置の一例である固体撮像装置が備える基板１００３ａ－１の平面レイアウト図であり、図３中の図３（ｂ）は、半導体装置の一例である固体撮像装置が備える基板１００３ｂ－１の平面レイアウト図であり、図３中の図３（ｃ）は、本技術に係る第１の実施形態（半導体装置の例１）の半導体装置の一例である固体撮像装置が備える基板１００３ｃ－１の平面レイアウト図である。
　図３（ａ）に示される基板１００３ａ－１の略中央領域には、複数の画素が二次元状に配列された画素領域５０３ａが形成され、画素領域５０３ａの上側（図３（ａ）中の上側）及び画素領域５０３ａの下側（図３（ａ）中の下側）には、外部端子と接続する接続部（パッド（ＰＡＤ）５）が形成されている。そして、画素領域５０３ａと、画素領域５０３ａの下側（図３（ａ）中の下側）に形成されているパッド（ＰＡＤ）５との間には、基板１００３ａ―１と、後述するチップ１００４－２とが接続する接続領域５６３ａが配されている。接続領域５６３ａで、チップ１００４－２は、基板１００３ａ－１の下側（図３（ａ）中では、紙面の奥側）に接続されるので、基板１００３ａ－１は上側基板となり、チップ１００４－２は下側チップとなる。
　図３（ｂ）に示される基板１００３ｂ－１の略中央領域には、複数の画素が二次元状に配列された画素領域５０３ｂが形成され、画素領域５０３ｂの上側（図３（ｂ）中の上側）及び画素領域５０３ｂの下側（図３（ｂ）中の下側）には、外部端子と接続する接続部（パッド（ＰＡＤ）５）が形成されている。そして、画素領域５０３ｂと、画素領域５０３ｂの下側（図３（ｂ）中の下側）に形成されているパッド（ＰＡＤ）５との間には、基板１００３ｂ－１と、後述するチップ１００６－２とが接続する接続領域５６３ｂが配されている。接続領域５６３ｂで、チップ１００６－２は、基板１００３ｂ－１の下側（図３（ｂ）中では、紙面の奥側）に接続されるので、基板１００３ｂ－１は上側基板となり、チップ１００６－２は下側チップとなる。
　図３（ｃ）に示される基板１００３ｃ－１の略中央領域には、複数の画素が二次元状に配列された画素領域５０３ｃが形成され、画素領域５０３ｃの上側（図３（ｃ）中の上側）及び画素領域５０３ｃの下側（図３（ｃ）中の下側）には、外部端子と接続する接続部（パッド（ＰＡＤ）５）が形成されている。そして、画素領域５０３ｃと、画素領域５０３ｃの下側（図３（ｃ）中の下側）に形成されているパッド（ＰＡＤ）５との間には、基板１００３ｃ－１と、後述するチップ１００８－２とが接続する接続領域５６３ｃが配されている。接続領域５６３ｃで、チップ１００８－２は、基板１００３ｃ－１の下側（図３（ｃ）中では、紙面の奥側）に接続されるので、基板１００３ｃ－１は上側基板となり、チップ１００８－２は下側チップとなる。
　図４は、本技術を適用した第１の実施形態の半導体装置（半導体装置の例１）を説明するための図であり、詳しくは、図４は、半導体装置の一例である固体撮像装置が備えるチップ１００４－２の平面レイアウト図である。
　図４に示されるチップ１００４－２（下側チップ）の左上側（図４中の左上側）には、ＤＳＰ回路領域９０４が形成されて、右上側（図４中の右上側）には、ＤＳＰ回路領域９０４よりはやや下側に、メモリ領域７０４が形成されている。ＤＳＰ回路領域９０４及びメモリ領域７０４の下側(図４中の下側)にはＡＤ変換回路領域６０４が形成されて、ＡＤ変換回路領域６０４の下側には制御回路領域８０４が形成されている。ＡＤ変換回路領域６０４と制御回路領域８０４との間には、前述した基板１００３ａ－１と、チップ１００４－２とが接続する接続領域５６４が配されている。すなわち、図３（ａ）に示される接続領域５６３ａと接続領域５６４とは上下間で対応した関係となる。
　図５は、本技術を適用した第１の実施形態の半導体装置（半導体装置の例１）を説明するための図であり、詳しくは、図５（ａ）は、図４に示されるＡ１－Ａ２線に従った、半導体装置の一例である固体撮像装置１００５ａの断面図であり、図５（ｂ）は、図４に示されるＢ１－Ｂ２線に従った、半導体装置の一例である固体撮像装置１００５ｂの断面図であり、図５（ｃ）は、図４に示されるＣ１－Ｃ２線に従った、半導体装置の一例である固体撮像装置１００５ｃの断面図である。
　図５（ａ）に示される固体撮像装置１００５ａは、基板５０５ａと、基板５０５ａに接合されたチップ６０５ａとを備えている。
　基板５０５ａは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図５（ａ）の上側から順に）、光電変換部（不図示、例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。そして、半導体基板６上にはカラーフィルタが形成され、カラーフィルタ上にはオンチップレンズ３５が形成されている。
　チップ６０５ａは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図５（ａ）の上側から順に）、配線層８と、信号処理回路用のトランジスタが形成された半導体基板９とを有する。
　そして、固体撮像装置１００５ａは、配線層７と配線層８とを向き合わせて、接合部Ｓ５ａを介して接合して構成されている。
　図５（ａ）においては、例えば、ゲート７７０は、メタル１２及び２２を介してトランジスタＴｒ５ａ－２と接続している、また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ５ａを介して接合している。
　図５（ｂ）に示される固体撮像装置１００５ｂは、基板５０５ｂと、基板５０５ｂに接合されたチップ６０５ｂとを備えている。
　基板５０５ｂは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図５（ｂ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。
　チップ６０５ｂは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図５（ｂ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。
　そして、固体撮像装置１００５ｂは、配線層７と配線層８とを向き合わせて、接合部Ｓ５ｂを介して接合して構成されている。
　図５（ｂ）においては、例えば、ゲート７７０は、メタル１２及び２２を介してトランジスタＴｒ５ｂ－１と接続し、拡散層７８０は、メタル１２及び２２を介してトランジスタＴｒ５ｂ－２と接続し、半導体基板６に形成された拡散層７８０は、メタル１２及び２２を介して半導体基板９に形成された拡散層７８０と接続している。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ５ｂを介して接合している。
　図５（ｃ）に示される固体撮像装置１００５ｃは、基板５０５ｃと、基板５０５ｃに接合されたチップ６０５ｃとを備えている。
　基板５０５ｃは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図５（ｃ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。
　チップ６０５ｃは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図５（ｃ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。
　そして、固体撮像装置１００５ｃは、配線層７と配線層８とを向き合わせて、接合部Ｓ５ｃを介して接合して構成されている。
　図５（ｃ）においては、例えば、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ５ｃを介して接合している。
　図６は、本技術を適用した第１の実施形態の半導体装置（半導体装置の例１）を説明するための図であり、詳しくは、図６は、半導体装置の一例である固体撮像装置が備えるチップ１００６－２の平面レイアウト図である。
　図６に示されるチップ１００６－２（下側チップ）の左上側（図６中の左上側）には、ＤＳＰ回路領域９０４が形成されて、右上側（図６中の右上側）には、ＤＳＰ回路領域９０４よりはやや下側に、メモリ領域７０４が形成されている。ＤＳＰ回路領域９０４及びメモリ領域７０４の下側(図６中の下側)にはＡＤ変換回路領域６０４が形成されて、ＡＤ変換回路領域６０４の下側には制御回路領域８０４が形成されている。ＡＤ変換回路領域６０４と制御回路領域８０４との間には、前述した基板１００３ｂ－１と、チップ１００６－２とが接続する接続領域５６４が配されている。すなわち、図３（ｂ）に示される接続領域５６３ｂと接続領域５６４とは上下間で対応した関係となる。
　図７は、本技術を適用した第１の実施形態の半導体装置（半導体装置の例１）を説明するための図であり、詳しくは、図７（ａ）は、図６に示されるＤ１－Ｄ２線に従った、半導体装置の一例である固体撮像装置１００７ａの断面図であり、図７（ｂ）は、図６に示されるＥ１－Ｅ２線に従った、半導体装置の一例である固体撮像装置１００７ｂの断面図であり、図７（ｃ）は、図６に示されるＦ１－Ｆ２線に従った、半導体装置の一例である固体撮像装置１００７ｃの断面図である。
　図７（ａ）に示される固体撮像装置１００７ａは、基板５０７ａと、基板５０７ａに接合されたチップ６０７ａとを備えている。
　基板５０７ａは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図７（ａ）の上側から順に）、光電変換部（不図示、例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。そして、半導体基板６上にはカラーフィルタが形成され、カラーフィルタ上にはオンチップレンズ３５が形成されている。
　チップ６０７ａは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図７（ａ）の上側から順に）、配線層８と、信号処理回路用のトランジスタが形成された半導体基板９とを有する。
　そして、固体撮像装置１００７ａは、配線層７と配線層８とを向き合わせて、接合部Ｓ７ａを介して接合して構成されている。
　図７（ａ）においては、例えば、第１接合面に形成されている電源強化領域７６－１及び第２接合面に形成されている７６－２は、配線を介してトランジスタＴｒ７ａ－１と接続し、ゲート７７０は、メタル１２及び２２を介してトランジスタＴｒ７ａ－２と接続している。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ７ａを介して接合している。
　図７（ｂ）に示される固体撮像装置１００７ｂは、基板５０７ｂと、基板５０７ｂに接合されたチップ６０７ｂとを備えている。
　基板５０７ｂは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図７（ｂ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。
　チップ６０７ｂは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図７（ｂ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。
　そして、固体撮像装置１００７ｂは、配線層７と配線層８とを向き合わせて、接合部Ｓ７ｂを介して接合して構成されている。
　図７（ｂ）においては、例えば、遮蔽領域６６は第１接合面（配線層７が有する接合面）に形成されていて、Ｅ１－Ｅ２線に従った断面では、遮蔽領域６６は第２接合面（配線層８が有する接合面）には形成されていない。なお、図示はされていないが、遮蔽領域６６は第１接合面（配線層７が有する接合面）に形成されていないで、第２接合面（配線層８が有する接合面）に形成されていてもよい。遮蔽領域６６は、基板５０７ｂが備える画素領域へのチップ６０７ｂ（下側チップ）からの影響を遮蔽するために設けている。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ７ｂを介して接合している。
　図７（ｃ）に示される固体撮像装置１００７ｃは、基板５０７ｃと、基板５０７ｃに接合されたチップ６０７ｃとを備えている。
　基板５０７ｃは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図７（ｃ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。
　チップ６０７ｃは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図７（ｃ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。
　そして、固体撮像装置１００７ｃは、配線層７と配線層８とを向き合わせて、接合部Ｓ７ｃを介して接合して構成されている。
　図７（ｃ）においては、例えば、Ｆ１－Ｆ２線に従った断面では、電源強化領域７６は第１接合面（配線層７が有する接合面）及び第２接合面（配線層８が有する接合面）に形成されている。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ７ｃを介して接合している。
　図８は、本技術を適用した第１の実施形態（半導体装置の例１）の半導体装置が備えるチップ（下側チップ）の構成例を示す図であり、詳しくは、図８は、本技術に係る第１の実施形態の半導体装置の一例である固体撮像装置が備えるチップ１００８－２の平面レイアウト図である。
　図８に示されるチップ１００８－２（下側チップ）の左上側（図８中の左上側）には、ＤＳＰ回路領域９０４が形成されて、右上側（図８中の右上側）には、ＤＳＰ回路領域９０４よりはやや下側に、メモリ領域７０４が形成されている。ＤＳＰ回路領域９０４及びメモリ領域７０４の下側(図８中の下側)にはＡＤ変換回路領域６０４が形成されて、ＡＤ変換回路領域６０４の下側には制御回路領域８０４が形成されている。ＡＤ変換回路領域６０４と制御回路領域８０４との間には、前述した基板１００３ｃ－１と、チップ１００８－２とが接続する接続領域５６４が配されている。すなわち、図３（ａ）に示される接続領域５６３ａと接続領域５６４とは上下間で対応した関係となる。チップ１００８－２の周辺領域には、第１ダミーメタル１と第２ダミーメタル２とを繰り返し単位として、チップ１００８－２内の周囲を囲むようにチェーン構造１０８が形成されている。すなわち、図８上では左回りで、チップ１００８－２の左辺に沿って、チェーン構造１０８－１が形成されて、チップ１００８－２の下辺に沿って、チェーン構造１０８－２が形成されて、チップ１００８－２の右辺に沿って、チェーン構造１０８－３が形成されて、チップ１００８－２の上辺に沿って、チェーン構造１０８－４が形成されている。チェーン構造１０８－１（１０８）及び１０８－４（１０８）は、パッド（ＰＡＤ）５と電気的に接続されている。なお、チェーン構造１０８は、固体撮像装置の実回路（例えば、画素回路、ＤＳＰ回路、ＡＤ変換回路等）とは分離されて形成されている。
　図９は、本技術を適用した第１の実施形態（半導体装置の例１）の半導体装置の構成例を示す図である。
　詳しくは、図９（ａ）は、図８に示されるＧ１－Ｇ２線に従った、本技術に係る第１の実施形態の半導体装置の一例である固体撮像装置１００９ａの断面図であり、図９（ｂ）は、図８に示されるＨ１－Ｈ２線に従った、本技術に係る第１の実施形態の半導体装置の一例である固体撮像装置１００９ｂの断面図であり、図９（ｃ）は、図８に示されるＩ１－Ｉ２線に従った、本技術に係る第１の実施形態の半導体装置の一例である固体撮像装置１００９ｃの断面図である。
　図９（ａ）に示される固体撮像装置１００９ａは、基板５０９ａと、基板５０９ａに接合されたチップ６０９ａとを備えている。
　基板５０９ａは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図９（ａ）の上側から順に）、光電変換部（不図示、例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。そして、半導体基板６上にはカラーフィルタが形成され、カラーフィルタ上にはオンチップレンズ３５が形成されている。
　チップ６０９ａは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図９（ａ）の上側から順に）、配線層８と、信号処理回路用のトランジスタが形成された半導体基板９とを有する。
　そして、固体撮像装置１００９ａは、配線層７と配線層８とを向き合わせて、接合部Ｓ９ａを介して接合して構成されている。
　図９（ａ）に示されるように、Ｇ１側のＰ９ａ－１領域で、チェーン構造１０８－４を構成する第１ダミーメタル１が形成され、Ｇ２側のＰ９ａ－２領域で、チェーン構造１０８－２を構成する第１ダミーメタル１が形成されている。また、半導体基板６に形成されたゲート７７０は、メタル１２及び２２を介して半導体基板９に形成されたトランジスタＴｒ－９ａと接続している。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ９ａを介して接合している。
　図９（ｂ）に示される固体撮像装置１００９ｂは、基板５０９ｂと、基板５０９ｂに接合されたチップ６０９ｂとを備えている。
　基板５０９ｂは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図９（ｂ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。
　チップ６０９ｂは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図９（ｂ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。
　そして、固体撮像装置１００９ｂは、配線層７と配線層８とを向き合わせて、接合部Ｓ９ｂを介して接合して構成されている。
　図９（ｂ）に示されるように、Ｈ１側のＰ９ｂ－１領域で、チェーン構造１０８－１を構成する第１ダミーメタル１及び第２ダミーメタル２が形成され、Ｈ２側のＰ９ｂ－２領域で、チェーン構造１０８－３を構成する第１ダミーメタル１及び第２ダミーメタル２が形成されている。そして、半導体基板６に形成された拡散層７８０は、第１接合面に形成されているメタル１２及び第２接合面２２に形成されているメタル２２を介して、半導体基板９に形成されている拡散層７８０と接続している。半導体基板６に形成されたゲート７７０は、メタル１２及び２２を介して半導体基板９に形成されたトランジスタＴｒ－９ｂと接続している。また、電気的に接続されていないダミーパッド１１及び２１が、ダミーパッド１１の左側面とダミーパッド１２の左側面とが面一の状態であって、そして、ダミーパッド１１の右側面とダミーパッド１２の右側面とが面一の状態で、接合部Ｓ９ｂを介して接合している。
　図９（ｃ）に示される固体撮像装置１００９ｃは、基板５０９ｃと、基板５０９ｃに接合されたチップ６０９ｃとを備えている。
　基板５０９ｃは、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図９（ｃ）の上側から順に）、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。
　チップ６０９ｃは、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図９（ｃ）の上側から順に）、配線層８と、信号処理回路用のトランジスタ等が形成された半導体基板９とを有する。
　そして、固体撮像装置１００９ｃは、配線層７と配線層８とを向き合わせて、接合部Ｓ９ｃを介して接合して構成されている。
　図９（ｃ）の領域Ｐ９ｃに示されるように、例えば、図５（ｃ）に示される電気的に接続されていないダミーパッド１１及びダミーパッド１２の代わりに、チェーン構造１０８－１を構成する第１ダミーメタル１と第２ダミーメタル２とが形成されて、第１ダミーメタル１の一部と第２ダミーメタル２の一部とが連結して、半導体基板６から配線層７を貫通して配線層８まで到達して形成された開口部Ｋの底部に配されたパッド５は、第２ダミーメタル２と電気的に接続されている。
　次に図２を用いて説明をする。図２は、本技術を適用した第１の実施形態（半導体装置の例１）の半導体装置が有するチェーン構造の構成例を示す図である。詳しくは、図２中の図２（ａ）は、チェーン構造１０２ａの断面図であり、図２（ｂ）は、チェーン構造１０２ｂの断面図であり、図２（ｃ）は、チェーン構造１０２ｃの断面図であり、図２（ｄ）は、チェーン構造１０２ｄの断面図である。そして、図２を用いて、チェーン構造１０２と、チェーン構造１０２と接続するパッド（ＰＡＤ）５との配置関係のパリエーションを説明する。
　図２（ａ）に示されるチェーン構造１０２ａの左端では（図２（ａ）中の左側）、第２ダミーメタル２は、接合部Ｓ２ａの下方部（例えば、下側チップ）に形成されているパッド（ＰＡＤ）５（例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の材料から構成される。）とは、ビア５５５ａ（例えば、タングステン（Ｗ）、銅（Ｃｕ）等の材料から構成される。）及びトップメタル５ａ（例えば、アルミニウム（Ａｌ）等の材料から構成される。）を介して接続される。
　図２（ｂ）に示されるチェーン構造１０２ｂの左端では（図２（ｂ）中の左側）、第１ダミーメタル１は、接合部Ｓ２ａの下方部（例えば、下側チップ）に形成されているパッド（ＰＡＤ）５（例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の材料から構成される。）と、直接的に接続され、第２ダミーメタル２とパッド（ＰＡＤ）５とは略同一層に形成されている。一方、チェーン構造１０２ｂの右端では（図２（ｂ）の右側）、第１ダミーメタル１は、接合部Ｓ２ｂの上方部（例えば、上側基板）に形成されているパッド（ＰＡＤ）５（例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の材料から構成される。）とは、ビア５５５ａ（例えば、タングステン（Ｗ）、銅（Ｃｕ）等の材料から構成される。）及びトップメタル５ａ（例えば、アルミニウム（Ａｌ）等の材料から構成される。）を介して接続される。
　図２（ｃ）に示されるチェーン構造１０２ｃの左端では（図２（ｃ）の左側）、第１ダミーメタル１は、接合部Ｓ２ｃの下方部（例えば、下側チップ）に形成されているパッド（ＰＡＤ）５（例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の材料から構成される。）と、直接的に接続され、第２ダミーメタル２とパッド（ＰＡＤ）５とは略同一層に形成されている。
　図２（ｄ）に示されるチェーン構造１０２ｄの左端では（図２（ｄ）の左側）、第２ダミーメタル２は、接合部Ｓ２ｄの上方部（例えば、上側基板）に形成されているパッド（ＰＡＤ）５（例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の材料から構成される。）と、直接的に接続され、第１ダミーメタル１とパッド（ＰＡＤ）５とは略同一層に形成されている。
　図１０を用いて説明をする。図１０は、本技術を適用した第１の実施形態（半導体装置の例１）の半導体装置の構成例を示す図であり、詳しくは、図１０は、本技術に係る第１の実施形態の半導体装置の一例である固体撮像装置１０１０の断面図である。
　図１０に示される固体撮像装置１０１０は、基板５１０と、基板５１０に接合された第１チップ６１０及び第２チップ７１０とを備えている。図１０に示されるように、第１チップ６１０及び第２チップ７１０は、略同一層（略高さ位置）に、基板５１０の左右の下側（図１０の下側）に接合されて配置されている。
　基板５１０は、画素単位で画素信号を生成する撮像素子を含んだイメージセンサ基板であり、光入射側から順に（図１０の上側から順に）、光電変換部（不図示、例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成された半導体基板６と、配線層７とを有する。そして、半導体基板６上にはカラーフィルタが形成され、カラーフィルタ上にはオンチップレンズ３５が形成されている。
　第１チップ６１０は、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図１０の上側から順に）、配線層８と、信号処理回路用のトランジスタが形成された半導体基板９とを有する。
　第２チップ７１０は、信号処理回路（例えば、ロジック回路、メモリ回路等）を含んだチップであり、光入射側から順に（図１０の上側から順に）、配線層１０と、信号処理回路用のトランジスタが形成された半導体基板１１とを有する。
　そして、固体撮像装置１０１０は、配線層７と配線層８とを向き合わせて、第１接合面Ｓ１０－１及び第２接合面Ｓ１０－２（第１接合面Ｓ１０－１及び第２接合面Ｓ１０－２を合わせた接合部）を介して接合し、さらに、配線層７と配線層１０とを向き合わせて、第１接合面Ｓ１０－１及び第３接合面Ｓ１０－３（第１接合面Ｓ１０－１及び第３接合面Ｓ１０－３を合わせた接合部）を介して接合して構成されている。
　固体撮像装置１０１０に形成されているチェーン構造（電気的モニタＴＥＧ）１１０は、図１０の左端で、開口部ｋの底部に形成されたパッド５－１０－１と電気的に接続し、図１０の右端で、開口部ｋの底部に形成されたパッド５－１０－２と電気的に接続し、プロセス完了後に測定をして接合状態を把握することができる。例えば、第１接合面Ｓ１０－１及び第２接合面Ｓ１０－２で高抵抗になったことを（図１０中で示されるＬ１０）、チェーン構造（電気的モニタＴＥＧ）１１０用いて、迅速に判断することができる。なお、基板５１０の第１接合面Ｓ１０－１に形成されている第１ダミーメタル１－１０を介して、第１チップ６１０の第２接合面Ｓ１０－２に形成されている第２ダミーメタル２－１０と第２チップ７１０の第３接合面Ｓ１０－３に形成されている第２ダミーメタル２とは連結しているので、基板５１０と第１チップ６１０との接合状態と、基板５１０と第２チップ７１０との接合状態をプロセス完了後に同時に把握することができる。
　最後に、図１２を用いて説明する。図１２は、本技術を適用した第１の実施形態（半導体装置の例１）の半導体装置が有するチェーン構造の構成例を示す図である。詳しくは、図１２中の図１２（ａ）は、チェーン構造１２０ａの平面図であり、図１２中の図１２（ｂ）は、チェーン構造１２０ｂの平面図であり、図１２中の図１２（ｃ）は、チェーン構造１２０ｃの平面図であり、図１２中の図１２（ｄ）は、チェーン構造１２０ｄの断面図である。
　図１２（ａ）に示されるチェーン構造１２０ａは平面視で基本的な形状を示し、第１ダミーメタル１と第２ダミーメタル２との接合する部分を示すＰ１２領域では、第１ダミーメタル１－１２ａの縦方向（図１２（ａ）中の上下方向）の長さと、第２ダミーメタル２－１２ａの縦方向（図１２（ａ）中の上下方向）の長さとは略同一である。そして、図１２（ａ）に示されるチェーン構造１２０ａにおいては、Ｐ１２領域では、第１ダミーメタル１－１２ａの平面視の面積と、第２ダミーメタル２－１２ａの平面視の面積とは、略同じである。
　図１２（ｂ）に示されるチェーン構造１２０ｂは平面視で変形例的な形状を示し、第１ダミーメタル１と第２ダミーメタル２との接合する部分を示すＰ１２領域では、第１ダミーメタル１－１２ａの縦方向（図１２（ｂ）中の上下方向）の長さは、左から右に向けて、ｄ１～ｄ２に変化して、縦方向の長さは一定ではなく、ｄ１及びｄ２は、第２ダミーメタル２－１２ｂの縦方向（図１２（ｂ）中の上下方向）の長さより短い。すなわち、Ｐ１２領域では、第１ダミーメタル１－１２ａの平面視の面積は、第２ダミーメタル２－１２ａの平面視の面積より小さい。これにより、接合強度を確保することができ、合わせズレによる接触面積バラツキを低減することができる。
　図１２（ｃ）に示されるチェーン構造１２０ｂは平面視で変形例的な形状を示し、第１ダミーメタル１と第２ダミーメタル２との接合する部分を示すＰ１２領域では、第１ダミーメタル１－１２ｃの縦方向（図１２（ｃ）中の上下方向）の長さはｄ３であり、ｄ３は、第２ダミーメタル２－１２ｃの縦方向（図１２（ｃ）中の上下方向）の長さより長い。すなわち、Ｐ１２領域では、第１ダミーメタル１－１２ａの平面視の面積は、第２ダミーメタル２－１２ａの平面視の面積より大きい。これにより、接合強度を確保することができ、合わせズレによる接触面積バラツキを低減することができる。また、図１２（ｃ）に示される第２ダミーメタル２－１２ｃの第１ダミーメタル１－１２ｃと接合する部分以外の部分の縦方向の長さは、図１２（ｂ）に示される第２ダミーメタル２－１２ｂの第１ダミーメタル１－１２ｂと接合する部分以外の部分の縦方向の長さより小さく（細く）、抵抗が異なる。
　本技術に係る第１の実施形態の半導体装置には、上記で述べた内容の他に、特に技術的な矛盾がない限り、後述する本技術に係る第２～第４の実施形態の半導体装置の欄で述べる内容がそのまま適用され得る。
＜３．第２の実施形態（半導体装置の例２）＞
　本技術に係る第２の実施形態（半導体装置の例２）の半導体装置について、図１１を用いて説明をする。
　図１１は、本技術を適用した第２の実施形態（半導体装置の例２）の半導体装置の構成例を示す図であり、詳しくは、図１１は、本技術に係る第２の実施形態の半導体装置の一例である固体撮像装置１０１１の断面図である。
　図１１に示される固体撮像装置１０１１は、基板５１１と、基板５１１に接合された第１チップ６１１及び第２チップ７１１とを備えている。図１１に示されるように、第１チップ６１１及び第２チップ７１１は、略同一層（略高さ位置）に、基板５１０の左右の下側（図１１の下側）に接合されて配置されている。
　基板５１１は、例えば、プロセス中の中間基板であり、光入射側から順に（図１１の上側から順に）、半導体基板６と、配線層７とを有する。半導体基板６には、光電変換部（例えばフォトダイオード（ＰＤ））、画素回路用のトランジスタ等が形成されていてもよい。
　第１チップ６１１は、拡散層７８０等を含んだチップであり、光入射側から順に（図１１の上側から順に）、配線層８と、拡散層７８０等が形成された半導体基板９とを有する。
　第２チップ７１１は、光入射側から順に（図１１の上側から順に）、配線層１０と、半導体基板１１とを有する。
　そして、固体撮像装置１０１１は、配線層７と配線層８とを向き合わせて、第１接合面Ｓ１１－１及び第２接合面Ｓ１１－２（第１接合面Ｓ１１－１及び第２接合面Ｓ１１－２を合わせた接合部）を介して接合し、さらに、配線層７と配線層１０とを向き合わせて、第１接合面Ｓ１１－１及び第３接合面Ｓ１１－３（第１接合面Ｓ１１－１及び第３接合面Ｓ１１－３を合わせて構成される接合部）を介して接合して構成されている。
　固体撮像装置１０１１に形成されているチェーン構造（解析用ＴＥＧ）１１１においては、第１ダミーメタル１は、測定用電極７９１と接続し、第２ダミーメタル２は、半導体基板９に形成されている拡散層７８０と配線７９０を介して接続し、第１ダミーメタル１は、測定用電極７９２と接続し、第１ダミーメタル１－１１は、測定用電極７９３と接続することにより、プロセス加工中に接合状態を把握することができる。例えば、第１接合面Ｓ１１－１及び第２接合面Ｓ１１－２で高抵抗になったことを（図１１中で示されるＬ１１）、チェーン構造（解析用ＴＥＧ）１１１用いて、迅速に判断することができる。なお、基板５１１の第１接合面Ｓ１１－１に形成されている第１ダミーメタル１－１１を介して、第１チップ６１１の第２接合面Ｓ１１－２に形成されている第２ダミーメタル２－１１と第２チップ７１１の第３接合面Ｓ１１－３に形成されている第２ダミーメタル２とは連結しているので、基板５１１と第１チップ６１１との接合状態と、基板５１１と第２チップ７１１との接合状態をプロセス加工中においてプロセス加工中に同時に把握することができる。
　本技術に係る第２の実施形態の半導体装置には、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１の実施形態の半導体装置の欄で述べた内容及び後述する本技術に係る第３～第４の実施形態の半導体装置の欄で述べる内容がそのまま適用され得る。
＜４．第３の実施形態（半導体装置の例３）＞
　本技術に係る第３の実施形態（半導体装置の例３）の半導体装置について、図１３を用いて説明をする。本技術に係る第３の実施形態（半導体装置の例３）の半導体装置では、チェーン構造の配置例を示す。配置は、例えば、設計パターンの粗密、接合強度、解析／不良検出性、測定効率の観点から変更し、必要に応じて、チェーン構造を複数のセグメントに分割する。
　図１３は、本技術を適用した第３の実施形態（半導体装置の例３）の半導体装置の構成例を示す図である。詳しくは、図１３中の図１３（ａ）は、本技術に係る第３の実施形態の半導体装置の一例である固体撮像装置１０１３ａの平面図であり、図１３中の図１３（ｂ）は、本技術に係る第３の実施形態の半導体装置の一例である固体撮像装置１０１３ｂの平面図であり、図１３中の図１３（ｃ）は、本技術に係る第３の実施形態の半導体装置の一例である固体撮像装置１０１３ｃの平面図であり、図１３中の図１３（ｄ）は、本技術に係る第３の実施形態の半導体装置の一例である固体撮像装置１０１３ｄの平面図である。
　図１３（ａ）に示される固体撮像装置１０１３ａは、基板５１３ａと、基板５１３ａに接合されたチップとを備えている。なお、チップは、基板５１３ａの下側（図１３（ａ）中では、紙面の奥側）に接合されているが、図１３（ａ）中には、チップは図示されていない。
　図１３（ａ）に示されるように、チェーン構造１１３ａが形成されている。チェーン構造１１３ａは、基板５１３の周辺領域に対応する基板５１３の第１接合面と、基板５１３の周辺領域に対応するチップ（不図示）の第２接合面とに形成されている。そして、チェーン構造１１３ａの２つの端部のそれぞれは、パッド（ＰＡＤ）５－１３－１又は５－１３－２に接続されている。なお、チェーン構造１１３ａは、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　図１３（ｂ）に示される固体撮像装置１０１３ｂは、基板５１３ｂと、基板５１３ｂに接合されたチップとを備えている。なお、チップは、基板５１３ｂの下側（図１３（ｂ）中では、紙面の奥側）に接合されているが、図１３（ｂ）中には、チップは図示されていない。
　図１３（ｂ）に示されるように、チェーン構造１１３ｂは、４個のセグメント（チェーン構造）、すなわち、チェーン構造１１３ｂ―１、チェーン構造１１３ｂ－２、チェーン構造１１３ｂ－３及びチェーン構造１１３ｂ－４に分割されて形成されている。
　チェーン構造１１３ｂ―１は、更に複数個（図１３（ｂ）中では４個）のセグメントに分割されて、複数個（図１３（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから基板５１３ｂの左辺にいくにしたがって、更に下方に延在していき、チェーン構造１１３ｂ―２は、更に複数個（図１３（ｂ）中では４個）のセグメントに分割されて、複数個（図１３（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから基板５１３ｂの左辺にいくにしたがって、更に上方に延在していき、チェーン構造１１３ｂ―３は、更に複数個（図１３（ｂ）中では４個）のセグメントに分割されて、複数個（図１３（ｂ）中では４個）のセグメントのそれぞれは、中心部Ｕから基板５１３ｂの右辺にいくにしたがって、更に上方に延在していき、チェーン構造１１３ｂ―４は、更に複数個（図１３（ｂ）中では４個）のセグメントに分割されて、複数個（図１３（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから基板５１３ｂの右辺にいくにしたがって、更に下方に延在していく。なお、各セグメントは、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　図１３（ｃ）に示される固体撮像装置１０１３ｃは、基板５１３ｃと、基板５１３ｃに接合されたチップとを備えている。なお、チップは、基板５１３ｃの下側（図１３（ｃ）中では、紙面の奥側）に接合されているが、図１３（ｃ）中には、チップは図示されていない。
　図１３（ｃ）に示されるように、チェーン構造１１３ｃは、５つのセグメント（チェーン構造）、すなわち、チェーン構造１１３ｃ―１、チェーン構造１１３ｃ－２、チェーン構造１１３ｃ－３、チェーン構造１１３ｃ－４及びチェーン構造１１３ｃ－５に分割されて形成されている。
　チェーン構造１１３ｃ―１は、平面視で、基板５１３ｃの平面上（中心部Ｕをゼロ点とする。）における第２象限の頂点付近に形成されて、第２象限の頂点を出発点として基板の平面の左辺と上辺で矩形（正方形）を形成し、チェーン構造１１３ｃ―２は、平面視で、基板５１３ｃの平面上（中心部Ｕをゼロ点とする。）における第３象限の頂点付近に形成されて、第３象限の頂点を出発点として基板の平面の左辺と下辺とで矩形（正方形）を形成し、チェーン構造１１３ｃ―２は、平面視で、基板５１３ｃの平面上（中心部Ｕをゼロ点とする。）における第３象限の頂点付近に形成されて、第３象限の頂点を出発点として基板の平面の左辺と下辺とで矩形（正方形）を形成し、チェーン構造１１３ｃ―３は、平面視で、基板５１３ｃの平面上（中心部Ｕをゼロ点とする。）における第４象限の頂点付近に形成されて、第４象限の頂点を出発点として基板の平面の右辺と下辺とで矩形（正方形）を形成し、チェーン構造１１３ｃ―４は、平面視で、基板５１３ｃの平面上（中心部Ｕをゼロ点とする。）における第１象限の頂点付近に形成されて、第１象限の頂点を出発点として基板の平面の右辺と上辺とで矩形（正方形）を形成する。なお、チェーン構造１１３ｃ－１～１１３ｃ－４のそれぞれのチェーン構造は、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　チェーン構造１１３ｃ－５は、更に、複数個（図１３（ｃ）中では１６個）のセグメントに分割されて、基板５１３ｃを平面視したときに、複数個（図１３（ｃ）中では１６個）のセグメントのそれぞれは、基板５１３ｃの中心部Ｕから放射線状に延伸している。なお、各セグメントは、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　図１３（ｄ）に示される固体撮像装置１０１３ｄは、基板５１３ｄと、基板５１３ｄに接合されたチップとを備えている。なお、チップは、基板５１３ｄの下側（図１３（ｄ）中では、紙面の奥側）に接合されているが、図１３（ｄ）中には、チップは図示されていない。
　図１３（ｄ）に示されるように、チェーン構造１１３ｄは、２つのセグメント（チェーン構造）、すなわち、チェーン構造１１３ｄ―１及びチェーン構造１１３ｄ－２に分割されて形成されている。
　チェーン構造１１３ｄ―１は、更に、複数個（図１３（ｄ）中では５個）のセグメントに分割されて、複数個（図１３（ｄ）中では５個）のセグメントのそれぞれは、中心部Ｕ（中心部Ｕの近傍の領域も含んでよい。）から基板５１３ｂの左辺にいくにしたがって、上方及び下方に更に延在していき、チェーン構造１１３ｄ―２は、更に複数個（図１３（ｄ）中では５個）のセグメントに分割されて、複数個（図１３（ｄ）中では５個）のセグメントのそれぞれは、中心部Ｕ（中心部Ｕの近傍の領域を含んでもよい。）から基板５１３ｂの右辺にいくにしたがって、上方及び下方に延在していく。なお、各セグメントは、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　本技術に係る第３の実施形態の半導体装置には、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１～第２の実施形態の半導体装置の欄で述べた内容及び後述する本技術に係る第４の実施形態の半導体装置の欄で述べる内容がそのまま適用され得る。
＜５．第４の実施形態（半導体装置の例４）＞
　本技術に係る第４の実施形態（半導体装置の例４）の半導体装置について、図１４を用いて説明をする。本技術に係る第４の実施形態（半導体装置の例４）の半導体装置では、チェーン構造の配置例を示す。配置は、例えば、設計パターンの粗密、接合強度、解析／不良検出性、測定効率等の観点から変更することができ、必要に応じて、チェーン構造を複数のセグメントに分割することもできるし、その複数のセグメントの中から、所定のセグメントを随意に選択することができる。
　図１４は、本技術を適用した第４の実施形態（半導体装置の例４）の半導体装置の構成例を示す図である。詳しくは、図１４中の図１４（ａ）は、本技術に係る第４の実施形態の半導体装置の一例である固体撮像装置１０１４ａの平面図であり、図１４中の図１４（ｂ）は、本技術に係る第４の実施形態の半導体装置の一例である固体撮像装置１０１４ｂの平面図であり、図１４中の図１４（ｃ）は、本技術に係る第４の実施形態の半導体装置の一例である固体撮像装置１０１３ｃの平面図である。
　図１４（ａ）に示される固体撮像装置１０１４ａは、基板５１４ａと、基板５１４ａに接合された第１チップ６１４ａ、第２チップ７１４ａ及び第３チップ８１４ａとを備えている。第１チップ６１４ａは、基板５１４ａの下側（図１４（ａ）中では、紙面の奥側）であって、平面視で基板５１４ａの左側（図１４（ａ）中では左側に）に接合されて、第２チップ７１４ａは、基板５１４ａの下側（図１４（ａ）中では、紙面の奥側）であって、平面視で基板５１４ａの右上側（図１４（ａ）中では右上側に）接合されて、第３チップ８１４ａは、基板５１４ａの下側（図１４（ａ）中では、紙面の奥側）であって、平面視で基板５１４ａの右下側（図１４（ａ）中では右下側に）に接合されている。
　図１４（ａ）に示されるように、チェーン構造１１４ａは、３つのセグメント（チェーン構造）、すなわち、チェーン構造１１４ａ―１、チェーン構造１１４ａ－２及びチェーン構造１１４ａ－３に分割されて形成されている。
　チェーン構造１１４ａ－１は、チップ６１４ａの周辺領域に対応するチップ６１４ａの第２接合面と、チップ６１４ａの周辺領域に対応する基板５１４ａの第１接合面とに形成されている。なお、チェーン構造１１４ａ－１は、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　チェーン構造１１４ａ－２は、チップ７１４ａの周辺領域に対応するチップ７１４ａの第２接合面と、チップ７１４ａの周辺領域に対応する基板５１４ａの第１接合面とに形成されている。なお、チェーン構造１１４ａ－２は、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　チェーン構造１１４ａ－３は、チップ８１４ａの周辺領域に対応するチップ８１４ａの第３接合面と、チップ８１４ａの周辺領域に対応する基板５１４ａの第１接合面とに形成されている。なお、チェーン構造１１４ａ－３は、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　図１４（ｂ）に示される固体撮像装置１０１４ｂは、基板５１４ｂと、基板５１４ｂに接合された第１チップ６１４ｂ、第２チップ７１４ｂ及び第３チップ８１４ｂとを備えている。第１チップ６１４ｂは、基板５１４ｂの下側（図１４（ｂ）中では、紙面の奥側）であって、平面視で基板５１４ｂの左側（図１４（ｂ）中では左側に）に接合されて、第２チップ７１４ｂは、基板５１４ｂの下側（図１４（ｂ）中では、紙面の奥側）であって、平面視で基板５１４ｂの右上側（図１４（ｂ）中では右上側に）に接合されて、第３チップ８１４ｂは、基板５１４ｂの下側（図１４（ｂ）中では、紙面の奥側）であって、平面視で基板５１４ｂの右下側（図１４（ｂ）中では右下側に）に接合されている。
　図１４（ｂ）に示されるように、チェーン構造１１４ｂは、３つのセグメント（チェーン構造）、すなわち、チェーン構造１１４ｂ―１、チェーン構造１１４ｂ－２及びチェーン構造１１４ｂ－３に分割されて形成されている。
　チェーン構造１１４ｂ―１は、平面視で、第１チップ６１４ｂの中心部及び中心部の近傍領域を含んだ第１チップ６１４ｂのほぼ全領域に形成されている。詳しくは、第１チップ６１４ｂの左下端の第２ダミーメタルを出発点として、上方向に延伸して第２ダミーメタル２－１４－１で折り返されて下方向に延伸し、第１ダミーメタル１－１４－１で折り返されて、上方向に延伸して、第２ダミーメタル２－１４－２で折り返されて下方向に延伸し、第１ダミーメタル１－１４－２で折り返されて、上方向に延伸している。なお、チェーン構造１１４ｂ－１は、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　チェーン構造１１４ｂ―２は、更に複数個（図１４（ｂ）中では１６個）のセグメントに分割されて、第２チップ７１４ｂを平面視したときに、複数個（図１４（ｂ）中では１６個）のセグメントのそれぞれは、第２チップ７１４ｂの中心部Ｕから放射線状に延伸している。なお、各セグメントは、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　チェーン構造１１４ｂ―３は、更に、平面視で第３チップ８１４ｂの左上のセグメントと左下のセグメント、右下のセグメント及び右上のセグメント（合計で４つのセグメント）に分割されている。
　左上のセグメントは、更に複数個（図１４（ｂ）中では４個）のセグメントに分割されて、複数個（図１４（ｂ）中では４個）のセグメントのそれぞれは第３チップ８１４ｂの中心部Ｕから第３チップ８１４ｂの左辺にいくにしたがって、下方に更に延在していき、左下のセグメントは、更に複数個（図１４（ｂ）中では４個）のセグメントに分割されて、複数個（図１４（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから第３チップ８１４ｂの左辺にいくにしたがって、上方に更に延在していき、右下のセグメントは、更に複数個（図１４（ｂ）中では４個）のセグメントに分割されて、複数個（図１４（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから第３チップ８１４ｂの右辺にいくにしたがって、上方に更に延在していき、右上のセグメントは、更に複数個（図１４（ｂ）中では４個）のセグメントに分割されて、複数個（図１４（ｂ）中では４個）のセグメントのそれぞれは中心部Ｕから第３チップ８１４ｂの右辺にいくにしたがって、下方に更に延在していく。なお、各セグメントは、パッド（ＰＡＤ）（不図示）に接続されていてもよいし、パッド（ＰＡＤ）（不図示）に接続されていなくてもよいし、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　図１４（ｃ）に示される固体撮像装置１０１４ｃは、基板５１４ｃと、基板５１４ｃに接合された第１チップ６１４ｃ、第２チップ７１４ｃ及び第３チップ８１４ｃとを備えている。第１チップ６１４ｃは、基板５１４ｃの下側（図１４（ｃ）中では、紙面の奥側）であって、平面視で基板５１４ｃの左側（図１４（ｃ）中では左側に）に接合されて、第２チップ７１４ｃは、基板５１４ｃの下側（図１４（ｃ）中では、紙面の奥側）であって、平面視で基板５１４ｃの右上側（図１４（ｃ）中では右上側に）に接合されて、第３チップ８１４ｃは、基板５１４ｃの下側（図１４（ｃ）中では、紙面の奥側）であって、平面視で基板５１４ｃの右下側（図１４（ｃ）中では右下側に）に接合されている。
　図１４（ｃ）に示されるように、チェーン構造１１４ｃが形成されている。
　チェーン構造１１４ｃは、平面視で、第１チップ６１４ｃの中心部及び中心部の近傍領域を含んだ第１チップ６１４ｃのほぼ全領域、第２チップ７１４ｃの中心部及び中心部の近傍領域を含んだ第２チップ７１４ｃ、及び第３チップ８１４ｃの中心部及び中心部の近傍領域を含んだ第３チップ８１４ｃのほぼ全領域に形成されている。詳しくは、平面視での第１チップ６１４ｃ（基板５１４ｃ）の左下端に配されているパッド（ＰＡＤ）５と接続している第２ダミーメタルを出発点として、上方向に延伸して第２ダミーメタル２－１４－３で折り返されて下方向に延伸し、第１ダミーメタル１－１４－３で折り返されて、上方向に延伸して、第２ダミーメタル２－１４－４で折り返されて下方向に延伸し、第１ダミーメタル１－１４－４で折り返されて、上方向に延伸し、第１チップ６１４ｃと第２チップ７１４ｃとを接続する第２ダミーメタル２－１４－５で折り返されて、第３チップ８１４ｃと第２チップ７１４ｃとを接続する第２ダミーメタル２－１４－７を介して下方向に延伸し、第１ダミーメタル１－１４－５で折り返されて、第３チップ８１４ｃと第２チップ７１４ｃとを接続する第２ダミーメタル２－１４－７を介して上方向に延伸し、第２ダミーメタル２－１４－６で折り返されて、第３チップ８１４ｃと第２チップ７１４ｃとを接続する第２ダミーメタル２－１４－７を介して下方向に延伸し、第１ダミーメタル１－１４－６で折り返されて、第３チップ８１４ｃと第２チップ７１４ｃとを接続する第２ダミーメタル２－１４－７を介して上方向に延伸して、平面視での第２チップ７１４ｃ（基板５１４ｃ）の右上端に配されている（ＰＡＤ）５と接続して、終点となる。なお、チェーン構造１１４ｃは、スイッチ（不図示）に接続されて電気的な接続が切り換えられてもよいし、スイッチ（不図示）に接続されていなくて、電気的な接続が切り換えられなくてもよい。
　本技術に係る第４の実施形態の半導体装置には、上記で述べた内容の他に、特に技術的な矛盾がない限り、前述した本技術に係る第１～第３の実施形態の半導体装置の欄で述べた内容がそのまま適用され得る。
＜６．第５の実施形態（電子機器の例）＞
　本技術に係る第５の実施形態の電子機器は、本技術に係る第１の実施形態～第４の実施形態の半導体装置のうち、いずれか一つ実施形態の半導体装置が搭載された電子機器である。
＜７．本技術を適用した半導体装置の使用例＞
　図１６は、半導体装置の一例であるイメージセンサ（固体撮像装置）としての本技術に係る第１～第４の実施形態の半導体装置の使用例を示す図である。
　上述した第１～第４の実施形態の半導体装置は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図１６に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置（例えば、上述した第１０の実施形態の電子機器）に、第１～第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。
　具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、第１～第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。
　交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。
　家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、第１～第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。
　医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。
　セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。
　美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。
　スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。
　農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、第１～第４の実施形態のいずれか１つの実施形態の半導体装置を使用することができる。
　次に、本技術に係る第１～第４の実施形態の半導体装置の使用例を具体的に説明する。例えば、上述で説明をした第１～第４の実施形態のいずれか１つの実施形態の半導体装置は、固体撮像装置として用いられる。具体的には、固体撮像装置１０１として、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１７に、その一例として、電子機器１０２（カメラ）の概略構成を示す。この電子機器１０２は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像装置１０１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像装置１０１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
　光学系３１０は、被写体からの像光（入射光）を固体撮像装置１０１の画素部１０１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像装置１０１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像装置１０１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像装置１０１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄｏｕｔは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
＜８．内視鏡手術システムへの応用例＞
　本技術は、様々な製品へ応用することができる。例えば、本開示に係る技術（本技術）は、内視鏡手術システムに適用されてもよい。
　図１８は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図１８では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図１９は、図１８に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に適用され得る。具体的には、本技術に係る半導体装置の一例である固体撮像装置は、撮像部１０４０２に適用することができる。内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に本開示に係る技術を適用することにより、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等の性能や品質を向上させることができる。
　ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜９．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２１は、撮像部１２０３１の設置位置の例を示す図である。
　図２１では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術（本技術）が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、本技術に係る半導体装置の一例である固体撮像装置は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１の性能や品質を向上させることができる。
　なお、本技術は、上述した実施形態及び使用例並びに応用例に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
　また、本技術は、以下のような構成も取ることができる。
［１］
　基板と、該基板に接合された少なくとも１つのチップと、を備え、
　該基板が、該少なくとも１つのチップと接合する第１接合面を有し、
　該少なくとも１つのチップが、該基板と接合する第２接合面を有し、
　該第１接合面に第１ダミーメタルが配され、
　該第２接合面に第２ダミーメタルが配され、
　該第１ダミーメタルの一部と該第２ダミーメタルの一部とが、該第１接合面及び該第２接合面を介して連結してチェーン構造を形成して、
　該第１ダミーメタル又は該第２ダミーメタルが、該基板又は該少なくとも１つのチップに形成されて外部端子と接続する接続部と、電気的に接続されている、半導体装置。
［２］
　前記チェーン構造が、連結された１つの該第１ダミーメタルと１つの該第２ダミーメタルとを繰り返し単位として構成される、［１］に記載の半導体装置。
［３］
　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有する、［１］又は［２］に記載の半導体装置。
［４］
　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
　前記複数のセグメントのうち、少なくとも第１セグメントは、前記外部端子と接続する前記接続部と電気的に接続され、
　該複数のセグメントのうち、少なくとも第２セグメントは、前記外部端子と接続する前記接続部以外の接続部と電気的に接続されている、［１］から［３］のいずれか１つに記載の半導体装置。
［５］
　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
　該複数のセグメントの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なる、［１］から［４］のいずれか１つに記載の半導体装置。
［６］
　前記第１ダミーメタルの数及び／又は前記第２ダミーメタルの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なる、［１］から［５］のいずれか１つに記載の半導体装置。
［７］
　前記チェーン構造が、前記基板を平面視したときの前記基板の周辺領域に対応する前記基板の前記第１接合面と、前記基板の該周辺領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、［１］から［６］のいずれか１つに記載の半導体装置。
［８］
　前記チェーン構造が、前記基板を平面視したときの前記基板の平面の４象限のうち、少なくとも１つの象限に対応する前記基板の前記第１接合面と、前記基板の該平面の該少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、［１］から［７］のいずれか１つに記載の半導体装置。
［９］
　前記チェーン構造が、前記基板を平面視したときの前記基板の中央領域に対応する前記基板の前記第１接合面と、前記基板の該中央領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、［１］から［８］のいずれか１つに記載の半導体装置。
［１０］
　前記チェーン構造が、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸している、［１］から［９］のいずれか１つに記載の半導体装置。
［１１］
　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
　前記複数のセグメントのそれぞれが、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸している、［１］から［１０］のいずれか１つに記載の半導体装置。
［１２］
　前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの周辺領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該周辺領域に対応する前記基板の前記第１接合面とに形成されている、［１］から［１１］のいずれか１つに記載の半導体装置。
［１３］
　前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つの平面の４象限のうち、少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該平面の該少なくとも１つの象限に対応する前記基板の前記第１接合面とに形成されている、［１］から［１２］のいずれか１つに記載の半導体装置。
［１４］
　前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの中央領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該中央領域に対応する前記基板の前記第１接合面とに形成されている、［１］から［１３］のいずれか１つに記載の半導体装置。
［１５］
　前記チェーン構造が、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つの略中心部から放射線状に延伸している、［１］から［１４］のいずれか１つに記載の半導体装置。
［１６］
　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
　前記複数のセグメントのそれぞれが、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つのチップの略中心部から放射線状に延伸している、［１］から［１５］のいずれか１つに記載の半導体装置。
［１７］
　前記第１ダミーメタル及び／又は前記第２ダミーメタルを平面視したときに、前記第１ダミーメタル及び／又は前記第２ダミーメタルの形状が矩形状である、［１］から［１６］のいずれか１つに記載の半導体装置。
［１８］
　前記第１ダミーメタル及び前記第２ダミーメタルを平面視したときに、前記第１ダミーメタルの一部と前記第２ダミーメタルの一部とが連結した連結部の形状と、前記第１ダミーメタルの非連結部の形状及び／又は前記第２ダミーメタルの非連結部の形状とが互いに異なる、［１］から［１７］のいずれか１つに記載の半導体装置。
［１９］
　前記第１ダミーメタルの平面視の面積と前記第２ダミーメタルの平面視の面積とが互いに異なる、［１］から［１８］のいずれか１つに記載の半導体装置。
［２０］
　前記第１ダミーメタル及び／又は前記第２ダミーメタルを平面視したときに、前記第１ダミーメタル及び／又は前記第２ダミーメタルが曲部を有する、［１］から［１９］のいずれか１つに記載の半導体装置。
［２１］
　［１］から［２０］のいずれか１つに記載の半導体装置が搭載された、電子機器。
　１（１－１、１－２、１－３）・・・第１ダミーメタル、
　２（２－１、２－２）・・・第２ダミーメタル、
　１０１（１０１ｂ－１、１０１ｂ－２）、１０２（１０２ａ、１０２ｂ、１０２ｃ）、１０８（１０８－１、１０８－２、１０８－３、１０８－４）、１１０、１１１、１１３ａ、１１３ｂ（１１３ｂ－１、１１３ｂ－２、１１３ｂ－３、１１３ｂ－４）、１１３ｃ（１１３ｃ－１、１１３ｃ－２、１１３ｃ－３、１１３ｃ－４、１１３ｃ－５、１１３ｄ－１、１１３ｄ－２）、１１４（１１４ａ－１、１１４ａ－２、１１４ａ－３、１１４ｂ－１、１１４ｂ－２、１１４ｂ－３、１１４ｃ）、１１５ｂ、１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ・・・チェーン構造、
　５０１ｂ、５０５（５０５ａ、５０５ｂ、５０５ｃ）、５０７（５０７ａ、５０７ｂ、５０７ｃ）、５０９（５０９ａ、５０９ｂ、５０９ｃ）、５１０、５１１、５１３（５１３ａ、５１３ｂ、５１３ｃ、５１３ｄ）、５１４（５１４ａ、５１４ｂ、５１４ｃ、５１４ｄ）、１００３－１（１００３ａ－１、１００３ｂ－１、１００３ｃ－１）・・・基板（センサ基板）、
　６０１ｂ、６０５（６０５ａ、６０５ｂ、６０５ｃ）、６０７（６０７ａ、６０７ｂ、６０７ｃ）、６０９（６０９ａ、６０９ｂ、６０９ｃ）、６１０、６１１、６１４（６１４ａ、６１４ｂ、６１４ｃ）、１００４－２、１００６－２、１００８－２・・・第１チップ、
　７０１ｂ、７１０、７１１、７１４（７１４ａ、７１４ｂ、７１４ｃ）・・・第２チップ、
　８１４（８１４ａ、８１４ｂ、８１４ｃ）・・・第３チップ、
　１００１、１００５（１００５ａ、１００５ｂ、１００５ｃ）、１００７（１００７ａ、１００７ｂ、１００７ｃ）、１００９（１００９ａ、１００９ｂ、１００９ｃ）、１０１０、１０１１、１０１３（１０１３ａ、１０１３ｂ、１０１３ｃ、１０１３ｄ）、１０１４（１０１４ａ、１０１４ｂ、１０１４ｃ、１０１４ｄ）・・・半導体装置（固体撮像装置）。

Claims (20)

  1. 　基板と、該基板に接合された少なくとも１つのチップと、を備え、
    　該基板が、該少なくとも１つのチップと接合する第１接合面を有し、
    　該少なくとも１つのチップが、該基板と接合する第２接合面を有し、
    　該第１接合面に第１ダミーメタルが配され、
    　該第２接合面に第２ダミーメタルが配され、
    　該第１ダミーメタルの一部と該第２ダミーメタルの一部とが、該第１接合面及び該第２接合面を介して連結してチェーン構造を形成して、
    　該第１ダミーメタル又は該第２ダミーメタルが、該基板又は該少なくとも１つのチップに形成されて外部端子と接続する接続部と、電気的に接続されている、半導体装置。
  2. 　前記チェーン構造が、連結された１つの該第１ダミーメタルと１つの該第２ダミーメタルとを繰り返し単位として構成される、請求項１に記載の半導体装置。
  3. 　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有する、請求項１に記載の半導体装置。
  4. 　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
    　前記複数のセグメントのうち、少なくとも第１セグメントは、前記外部端子と接続する前記接続部と電気的に接続され、
    　該複数のセグメントのうち、少なくとも第２セグメントは、前記外部端子と接続する前記接続部以外の接続部と電気的に接続されている、請求項１に記載の半導体装置。
  5. 　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
    　該複数のセグメントの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なる、請求項１に記載の半導体装置。
  6. 　前記第１ダミーメタルの数及び／又は前記第２ダミーメタルの数は、前記基板内及び前記少なくとも１つのチップ内の前記チェーン構造が形成される場所に応じて異なる、請求項１に記載の半導体装置。
  7. 　前記チェーン構造が、前記基板を平面視したときの前記基板の周辺領域に対応する前記基板の前記第１接合面と、前記基板の該周辺領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、請求項１に記載の半導体装置。
  8. 　前記チェーン構造が、前記基板を平面視したときの前記基板の平面の４象限のうち、少なくとも１つの象限に対応する前記基板の前記第１接合面と、前記基板の該平面の該少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、請求項１に記載の半導体装置。
  9. 　前記チェーン構造が、前記基板を平面視したときの前記基板の中央領域に対応する前記基板の前記第１接合面と、前記基板の該中央領域に対応する前記少なくとも１つのチップの前記第２接合面とに形成されている、請求項１に記載の半導体装置。
  10. 　前記チェーン構造が、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸している、請求項１に記載の半導体装置。
  11. 　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
    　前記複数のセグメントのそれぞれが、前記基板を平面視したときに、前記基板の略中心部から放射線状に延伸している、請求項１に記載の半導体装置。
  12. 　前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの周辺領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該周辺領域に対応する前記基板の前記第１接合面とに形成されている、請求項１に記載の半導体装置。
  13. 　前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つの平面の４象限のうち、少なくとも１つの象限に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該平面の該少なくとも１つの象限に対応する前記基板の前記第１接合面とに形成されている、請求項１に記載の半導体装置。
  14. 　前記チェーン構造が、前記少なくとも１つのチップを平面視したときの前記少なくとも１つのチップの中央領域に対応する前記少なくとも１つのチップの前記第２接合面と、前記少なくとも１つのチップの該中央領域に対応する前記基板の前記第１接合面とに形成されている、請求項１に記載の半導体装置。
  15. 　前記チェーン構造が、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つの略中心部から放射線状に延伸している、請求項１に記載の半導体装置。
  16. 　前記チェーン構造が、複数のセグメントに分割されて構成された構造を有し、
    　前記複数のセグメントのそれぞれが、前記少なくとも１つのチップを平面視したときに、前記少なくとも１つのチップの略中心部から放射線状に延伸している、請求項１に記載の半導体装置。
  17. 　前記第１ダミーメタル及び／又は前記第２ダミーメタルを平面視したときに、前記第１ダミーメタル及び／又は前記第２ダミーメタルの形状が矩形状である、請求項１に記載の半導体装置。
  18. 　前記第１ダミーメタル及び前記第２ダミーメタルを平面視したときに、前記第１ダミーメタルの一部と前記第２ダミーメタルの一部とが連結した連結部の形状と、前記第１ダミーメタルの非連結部の形状及び／又は前記第２ダミーメタルの非連結部の形状とが互いに異なる、請求項１に記載の半導体装置。
  19. 　前記第１ダミーメタルの平面視の面積と前記第２ダミーメタルの平面視の面積とが互いに異なる、請求項１に記載の半導体装置。
  20. 　請求項１に記載の半導体装置が搭載された、電子機器。
PCT/JP2020/038608 2019-11-11 2020-10-13 半導体装置及び電子機器 WO2021095420A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-203726 2019-11-11
JP2019203726A JP2021077776A (ja) 2019-11-11 2019-11-11 半導体装置及び電子機器

Publications (1)

Publication Number Publication Date
WO2021095420A1 true WO2021095420A1 (ja) 2021-05-20

Family

ID=75898228

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/038608 WO2021095420A1 (ja) 2019-11-11 2020-10-13 半導体装置及び電子機器

Country Status (2)

Country Link
JP (1) JP2021077776A (ja)
WO (1) WO2021095420A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145329A1 (ja) * 2022-01-27 2023-08-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164870A (ja) * 2011-02-08 2012-08-30 Sony Corp 固体撮像装置とその製造方法、及び電子機器
WO2016056409A1 (ja) * 2014-10-08 2016-04-14 ソニー株式会社 積層型デバイスおよび製造方法、並びに、電子機器
WO2017169505A1 (ja) * 2016-03-30 2017-10-05 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164870A (ja) * 2011-02-08 2012-08-30 Sony Corp 固体撮像装置とその製造方法、及び電子機器
WO2016056409A1 (ja) * 2014-10-08 2016-04-14 ソニー株式会社 積層型デバイスおよび製造方法、並びに、電子機器
WO2017169505A1 (ja) * 2016-03-30 2017-10-05 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器

Also Published As

Publication number Publication date
JP2021077776A (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
JPWO2019087764A1 (ja) 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
WO2021131388A1 (ja) 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器
US11335715B2 (en) Solid-state imaging unit, method of producing the same, and electronic apparatus
US11756971B2 (en) Solid-state imaging element and imaging apparatus
JPWO2019150981A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JPWO2019155841A1 (ja) 固体撮像素子および撮像装置
JP2023164552A (ja) 固体撮像装置及び電子機器
US20230103730A1 (en) Solid-state imaging device
WO2021095420A1 (ja) 半導体装置及び電子機器
WO2020195564A1 (ja) 撮像装置
TWI818973B (zh) 固體攝像元件及攝像裝置
US20210111213A1 (en) Imaging device
WO2019188131A1 (ja) 半導体装置および半導体装置の製造方法
WO2022102278A1 (ja) 固体撮像装置及び電子機器
WO2021049302A1 (ja) 撮像装置、電子機器、製造方法
JP2021190440A (ja) 半導体装置とその製造方法、及び電子機器
WO2020100697A1 (ja) 固体撮像素子、固体撮像装置及び電子機器
US11862662B2 (en) Image device
WO2021215299A1 (ja) 撮像素子および撮像装置
WO2021172176A1 (ja) 固体撮像装置及び電子機器
WO2020235148A1 (ja) 半導体装置及び電子機器
US20240038807A1 (en) Solid-state imaging device
WO2023243669A1 (ja) 半導体装置および撮像装置
WO2020100709A1 (ja) 固体撮像装置及び電子機器
WO2019230243A1 (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20886397

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20886397

Country of ref document: EP

Kind code of ref document: A1