WO2023145329A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2023145329A1
WO2023145329A1 PCT/JP2022/047287 JP2022047287W WO2023145329A1 WO 2023145329 A1 WO2023145329 A1 WO 2023145329A1 JP 2022047287 W JP2022047287 W JP 2022047287W WO 2023145329 A1 WO2023145329 A1 WO 2023145329A1
Authority
WO
WIPO (PCT)
Prior art keywords
positional deviation
semiconductor
electrode
semiconductor structure
semiconductor device
Prior art date
Application number
PCT/JP2022/047287
Other languages
English (en)
French (fr)
Inventor
学 冨田
裕太 西岡
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023145329A1 publication Critical patent/WO2023145329A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • a technology according to the present disclosure (hereinafter also referred to as "this technology”) relates to a semiconductor device.
  • Patent Document 1 a semiconductor device in which first and second semiconductor structures are overlapped and joined is known (see Patent Document 1, for example).
  • the present technology provides a semiconductor device capable of quickly and accurately detecting misalignment between the first and second semiconductor structures while suppressing an increase in the size of the first and/or second semiconductor structures.
  • the main purpose is to
  • the technology comprises a laminated structure in which first and second semiconductor structures are bonded together in an overlapping manner,
  • the first semiconductor structure has a first connection terminal exposed on a first bonding surface that is a bonding surface with the second semiconductor structure, the second semiconductor structure has a second connection terminal that is exposed on a second bonding surface that is a bonding surface with the first semiconductor structure and that is bonded to the first connection terminal;
  • the laminated structure is a first electrode provided on the first semiconductor structure, the electrical characteristics of which can change with respect to the second semiconductor structure according to the positional deviation of the first and second connection terminals; a second electrode that is provided on the second semiconductor structure and whose electrical characteristics with respect to the first semiconductor structure can change according to the displacement;
  • a semiconductor device having at least one of The stacked structure has the first electrode, the first electrode is provided on the first semiconductor structure so as to be exposed to the first bonding surface, and the second semiconductor structure is adjusted according to the misalignment.
  • the state may be variable between a conductive state and a non-conductive state.
  • the first electrode may be arranged at a position in which a state thereof can be changed between a contact state in which it contacts the second connection terminal and a non-contact state in which it does not contact the second connection terminal according to the positional deviation.
  • the first electrode may be in a different state between the contact state and the non-contact state depending on whether the positional deviation is equal to or less than a predetermined value or exceeds the predetermined value.
  • the first electrode may be in the non-contact state when the positional deviation is equal to or less than the predetermined value, and may be in the contact state when the positional deviation exceeds the predetermined value.
  • the first electrode may be in the contact state when the positional deviation is equal to or less than the predetermined value, and may be in the non-contact state when the positional deviation exceeds the predetermined value.
  • the stacked structure has the second electrode, the second electrode is provided on the second semiconductor structure so as to be exposed to the second bonding surface, and the first semiconductor structure is adjusted according to the positional deviation.
  • the state may be variable between a conductive state and a non-conductive state.
  • the second electrode may be arranged at a position in which a state thereof can be changed between a contact state in which it contacts the first connection terminal and a non-contact state in which it does not contact the first connection terminal according to the positional deviation.
  • the second electrode may be in a different state between the contact state and the non-contact state when the positional deviation is equal to or less than a predetermined value and when the positional deviation exceeds the predetermined value.
  • the second electrode may be in the non-contact state when the positional deviation is equal to or less than the predetermined value, and may be in the contact state when the positional deviation exceeds the predetermined value.
  • the second electrode may be in the contact state when the positional deviation is equal to or less than the predetermined value, and may be in the non-contact state when the positional deviation exceeds the predetermined value.
  • the laminated structure may have the first and second electrodes.
  • the first and second electrodes may be arranged at positions in which states can change between a contact state in which they are in contact with each other and a non-contact state in which they are not in contact with each other, according to the positional deviation.
  • the first and second electrodes may be in different states between the contact state and the non-contact state depending on whether the positional deviation is equal to or less than a predetermined value or exceeds the predetermined value.
  • the first and second electrodes may be in the non-contact state when the positional deviation is equal to or less than the predetermined value, and may be in the contact state when the positional deviation exceeds the predetermined value.
  • the first and second electrodes may be in the contact state when the positional deviation is equal to or less than the predetermined value, and may be in the non-contact state when the positional deviation exceeds the predetermined value.
  • the laminated structure has the first and second electrodes, and the first and second electrodes are arranged at positions where the capacitance between the first and second electrodes can change according to the displacement. may have been
  • the laminated structure may have a detection system for detecting the magnitude and/or direction of the positional deviation by electrically detecting the positional relationship between the first and second electrodes.
  • the laminated structure may have a determination system provided in at least one of the first and second semiconductor structures and determining a change in electrical characteristics between the first and second electrodes.
  • the first and second semiconductor structures may differ in size.
  • FIG. 1A is an exploded perspective view schematically showing a configuration example (on a wafer basis) of a laminated structure CIS.
  • FIG. 1B is an exploded perspective view and a cross-sectional view schematically showing a configuration example (in units of chips) of the laminated structure CIS. It is a figure for demonstrating the joining method of the conventional WoW.
  • 3A and 3B are diagrams for explaining a conventional alignment method between wafers.
  • FIG. 4 is an enlarged view of a conventional alignment mark;
  • FIG. 5A is a diagram for explaining a conventional CoC or CoW alignment method.
  • FIG. 5B is a diagram for explaining problems in alignment of a conventional multilayer structure.
  • FIGS. 6A to 6C are diagrams for explaining the problem of bonding between layers in a conventional multilayer structure.
  • FIG. 6D is a diagram for explaining miniaturization of the connection terminals.
  • 7A and 7B are diagrams schematically showing cross-sectional configurations of Configuration Examples 1 and 2 of a semiconductor device according to an embodiment of the present technology, respectively.
  • 7C is a diagram for explaining effects of Configuration Examples 1 and 2 of the semiconductor device according to the embodiment of the present technology;
  • FIG. BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows roughly the cross-sectional structure of the semiconductor device which concerns on Example 1 of one embodiment of this technique.
  • 9A to 9D are diagrams schematically showing planar configuration examples of a semiconductor device according to Example 1 of one embodiment of the present technology.
  • FIG. 11A and 11B are diagrams illustrating configuration example 1 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 12A and 12B are diagrams illustrating configuration example 1 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 13A and 13B are diagrams illustrating configuration example 2 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 14A and 14B are diagrams illustrating configuration example 2 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 15A and 15B are diagrams illustrating configuration example 3 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 16A and 16B are diagrams illustrating configuration example 3 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 17A and 17B are diagrams illustrating configuration example 4 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 18A and 18B are diagrams illustrating configuration example 4 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 19A and 19B are diagrams illustrating Configuration Example 5 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 20A and 20B are diagrams illustrating Configuration Example 5 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 21A and 22B are diagrams illustrating configuration example 6 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 22A and 22B are diagrams illustrating configuration example 7 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 23A and 23B are diagrams illustrating Configuration Example 8 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 24A to 24E are diagrams showing Configuration Example 9 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 25A and 25B are diagrams illustrating configuration example 10 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology. It is a figure which shows the structural example 11 of the positional deviation detection system of the semiconductor device of one Embodiment of this technique.
  • 27A and 27B are diagrams illustrating configuration example 12 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • 28A and 28B are diagrams illustrating configuration example 13 of a positional deviation detection system of a semiconductor device according to an embodiment of the present technology.
  • FIG. 28C is a diagram showing an example using a selection circuit. It is a figure which shows the connection relationship of the circuit in the semiconductor device of one Embodiment of this technique.
  • FIG. 4 is a diagram for explaining a method (based on JTAG) for sequentially testing a plurality of devices;
  • FIG. 4 is a diagram for explaining a method (based on JTAG) of sequentially performing a plurality of test contents for each device;
  • FIG. 10 is a diagram for explaining an example in which a positional deviation inspection circuit is incorporated in an analog TEST device group; It is a figure which shows the structural example 1 of the misalignment inspection circuit of the semiconductor device of one Embodiment of this technique. It is a figure which shows the structural example 2 of the misalignment test
  • FIG. 4 is a diagram for explaining a method of outputting a resistance value from a misalignment inspection circuit of a semiconductor device according to an embodiment of the present technology; It is a figure which shows the example of a system configuration including peripheral equipment used for the positional deviation detection implemented with the semiconductor device of one Embodiment of this technique.
  • 4 is a flowchart for explaining an example of a bonding method of first and second semiconductor structures that is performed when manufacturing a semiconductor device according to an embodiment of the present technology;
  • FIG. 38 is a flowchart for explaining an example of positional deviation detection processing in FIG. 37;
  • FIG. It is a cross-sectional block diagram of the semiconductor device of the modification 1 of this technique. It is a cross-sectional block diagram of the semiconductor device of the modification 2 of this technique.
  • FIG. 42A is a diagram schematically showing a cross-sectional configuration of a semiconductor device according to Modification 4 of the present technology.
  • 42B and 42C are diagrams illustrating a planar configuration example of a semiconductor device according to modification 4 of the present technology.
  • 43A and 43B are cross-sectional views for each step of the manufacturing method of Configuration Example 2 of the semiconductor device of the present technology.
  • 44A to 44C are cross-sectional views for each step of the manufacturing method of Configuration Example 2 of the semiconductor device of the present technology.
  • 45A and 45B are cross-sectional views for each step of the manufacturing method of Configuration Example 2 of the semiconductor device of the present technology.
  • 46A to 46C are diagrams schematically showing cross-sectional configurations of semiconductor devices of modification examples 5 to 7 of the semiconductor device of the present technology, respectively.
  • 47A and 47B are diagrams schematically showing cross-sectional configurations of semiconductor devices of modified examples 8 and 9 of the semiconductor device of the present technology, respectively.
  • 1 is a block diagram showing an example of a schematic configuration of a vehicle control system; FIG. FIG.
  • FIG. 4 is an explanatory diagram showing an example of installation positions of an outside information detection unit and an imaging unit; 1 is a diagram showing an example of a schematic configuration of an endoscopic surgery system; FIG. 3 is a block diagram showing an example of functional configurations of a camera head and a CCU; FIG.
  • CMOS image sensor with a three-layer structure equipped with a DRAM (Dynamic Random Access Memory) (hereinafter referred to as “laminated CIS”) and the like are commercially available (see FIGS. 1A and 1B).
  • the laminated CIS has a laminated structure in which, for example, a pixel chip, a DRAM chip and a logic chip are laminated.
  • the stacked CIS is used by stacking three layers on a wafer basis and then dividing it into chip units by dicing.
  • a pixel substrate (a substrate including a plurality of pixel chips in a series), a DRAM substrate (a substrate including a plurality of DRAM chips in a series), and a logic substrate (a substrate including a plurality of logic chips in a series).
  • a pixel substrate (a substrate including a plurality of pixel chips in a series), a DRAM substrate (a substrate including a plurality of DRAM chips in a series), and a logic substrate (a substrate including a plurality of logic chips in a series).
  • each chip must be designed to have the same size in order to have the same size after division.
  • the size of the DRAM chip must match the size of the pixel chip. . In this case, if the size of the DRAM chip can be suppressed to the necessary size, it will lead to cost reduction.
  • CoW Chip on Wafer
  • metal bonding for example, Cu—Cu bonding
  • Cu—Cu bonding a metal bonding for electrical connection by bonding the connection terminals exposed on the bonding surface of the substrate with the chip and the connection terminals exposed on the bonding surface of the chip with the substrate.
  • Technology has also been developed to secure electrical connection at the same time as bonding the substrate and chip. The use of this technology eliminates the need for a connection area outside the chip, and since electrical connection can be made at the same time as bonding, no work time is required for electrical connection, leading to cost reduction.
  • FIG. 3A shows a laminated structure (three-layer structure) provided with marks for measuring positional deviations between substrates.
  • This laminated structure has a mark pair M12 for measuring the positional deviation of the first and second substrates W1 and W2, and a mark pair M23 for measuring the positional deviation of the second and third substrates W2 and W3. is provided.
  • the mark pair M12 is composed of a mark formed on the first substrate W1 and a mark formed on the second substrate W2.
  • the mark pair M23 is composed of a mark formed on the second substrate W2 and a mark formed on the third substrate W3.
  • Each mark is formed using, for example, an electrode material for Cu--Cu bonding or a material such as a wiring layer.
  • FIG. 3B is an enlarged view near the mark pair M12 when the first and second substrates W1 and W2 are bonded together.
  • Dark marks in FIG. 3B are marks formed on the second substrate W2 of the mark pair M23.
  • the mark pair M12 is measured to measure the positional deviation amount of the first and second substrates W1 and W2. If the amount of misalignment is equal to or less than the reference value, the substrate is passed, and the process for permanent bonding is performed. is redone, and the measurement of the mark pair M12 is performed again.
  • the image of the mark at the time of measurement taken by the measuring machine is as shown in the upper figure of Fig. 4 (plan view) and the lower figure of Fig.
  • connection terminal CT1 on the side of chip C in the middle layer and the connection terminal CT2 on the side of chip C in the upper layer are joined with a significantly small contact area (see FIG. 6B).
  • the small contact area may cause heat generation due to increased contact resistance, which may lead to deterioration and shorten the life of the product. Therefore, in CoC and CoW, it is desirable to measure the positional deviation for each chip.
  • the size of at least one (for example, both) of the connection terminals CT1 and CT2 is kept small (while the chip size is kept small), and the layers (semiconductor structures) to be joined are separated.
  • a semiconductor device capable of detecting a positional deviation quickly and accurately is desired.
  • a semiconductor device according to the present technology has been developed as a semiconductor structure capable of achieving this.
  • ⁇ Configuration example 1> 7A is a diagram schematically illustrating a cross-sectional configuration of Configuration Example 1 of a semiconductor device according to an embodiment of the present technology;
  • the semiconductor device 1 of Configuration Example 1 constitutes, as an example, a back-illuminated solid-state imaging device (image sensor).
  • the semiconductor device 1 has a laminated structure (for example, a two-layer structure) in which a first semiconductor structure SS1 and a second semiconductor structure SS2 are stacked and joined.
  • the first semiconductor structure SS1 has a first semiconductor substrate SS1a and a first wiring layer SS1b that are electrically connected.
  • the second semiconductor structure SS2 has a second semiconductor substrate SS2a and a second wiring layer SS2b that are electrically connected.
  • the first and second semiconductor structures SS1 and SS2 are bonded to face each other with the first and second wiring layers SS1b and SS2b. That is, the bonding surface between the first semiconductor structure SS1 and the second semiconductor structure SS2 is the bonding surface between the first wiring layer SS1b and the second wiring layer SS2b, and the bonding surface between the second semiconductor structure SS2 and the first semiconductor structure SS1.
  • the bonding surface is the bonding surface between the second wiring layer SS2b and the first wiring layer SS1b.
  • the first semiconductor structure SS1 is, for example, a logic chip in which a logic circuit is formed on the first semiconductor substrate SS1a.
  • the second semiconductor structure SS2 is, for example, a pixel chip in which a plurality of pixels having photoelectric conversion elements (for example, PDs: photodiodes) are arranged in an array on the second semiconductor substrate SS2a.
  • a color filter CF and an on-chip lens OL are provided for each pixel on the second semiconductor substrate SS2a.
  • the first semiconductor structure SS1 has a first connection terminal CT1 exposed on a first bonding surface JS1 that is a bonding surface with the second semiconductor structure SS2, and the second semiconductor structure SS2 is bonded with the first semiconductor structure SS1. It has a second connection terminal CT2 that is exposed on the second joint surface JS2, which is a surface, and is joined to the first connection terminal CT1 by, for example, metal joint.
  • the stacked structure is provided in the first semiconductor structure SS1, and the first electrode can change electrical characteristics with the second semiconductor structure SS2 according to the positional deviation of the first and second connection terminals CT1 and CT2.
  • the first connection terminal CT1 is connected via a via V to a third connection terminal CT3 exposed on the first semiconductor substrate SS1a side surface of the first wiring layer SS1b.
  • the first electrode E1 is connected via a via V to a third electrode E3 exposed on the first semiconductor substrate SS1a side surface of the first wiring layer SS1b.
  • the first electrode E1 is provided on the first semiconductor structure SS1 so as to be exposed to the first bonding surface JS1, and is arranged on the second semiconductor structure SS1 according to the positional deviation of the first and second connection terminals CT1 and CT2.
  • the state is variable between a state in which it conducts with SS2 and a state in which it does not conduct.
  • the second electrode E2 is provided on the second semiconductor structure SS2 so as to be exposed to the second joint surface JS2, and is electrically connected to the first semiconductor structure SS1 according to the positional deviation of the first and second connection terminals CT1 and CT2. It is state variable between a state and a non-conducting state.
  • first and second electrodes E1 and E2 are switched between a contact state in which they are in contact with each other and a non-contact state in which they are not in contact with each other, depending on the displacement of the first and second connection terminals CT1 and CT2. are placed at variable positions.
  • the first and second electrodes E1 and E2 are distorted when the positional deviation of the first and second connection terminals CT1 and CT2 is equal to or less than a predetermined value (for example, an allowable value) and when it exceeds the predetermined value.
  • a predetermined value for example, an allowable value
  • the state is different between the contact state in which they are in contact with each other and the non-contact state in which they are not in contact with each other.
  • the first and second electrodes E1 and E2 are in contact with each other when the positional deviation of the first and second connection terminals CT1 and CT2 is equal to or less than a predetermined value (for example, an allowable value), and when the deviation exceeds the predetermined value. They are arranged at positions that are not in contact with each other.
  • the first and second electrodes E1 and E2 are out of contact with each other when the displacement of the first and second connection terminals CT1 and CT2 is less than a predetermined value (for example, an allowable value), and when the misalignment exceeds the predetermined value. may be arranged at positions where they are in contact with each other.
  • the continuity test of the first and second electrodes E1 and E2 is performed to determine whether the positional deviation of the first and second connection terminals CT1 and CT2 is equal to or less than a predetermined value (for example, an allowable value). can be detected. According to the semiconductor device 1, positional deviation of the first and second connection terminals CT1 and CT2 can be detected quickly and accurately.
  • a predetermined value for example, an allowable value
  • ⁇ Configuration example 2> 7B is a diagram schematically illustrating a cross-sectional configuration of Configuration Example 2 of the semiconductor device according to an embodiment of the present technology;
  • the semiconductor device 2 of Configuration Example 2 has a laminated structure (three-layer structure) in which a first semiconductor structure SS1, a second semiconductor structure SS2, and a third semiconductor structure SS3 are laminated.
  • the semiconductor device 2 of Configuration Example 2 has a configuration in which a third semiconductor structure SS3 is joined to the surface (lower surface) of the first semiconductor structure SS1 of the semiconductor device 1 of Configuration Example 1 on the side opposite to the second semiconductor structure SS2 side.
  • the third semiconductor structure SS3 has a third semiconductor substrate SS3a and a third wiring layer SS3b that are electrically connected.
  • the third semiconductor structure SS3 is, for example, a memory chip in which a memory circuit is formed on the third semiconductor substrate SS3a.
  • the third wiring layer SS3b is laminated below the first semiconductor substrate SS1a.
  • the third connection terminal CT3 is connected to the fourth connection terminal CT4 exposed on the first semiconductor substrate SS1a side surface of the third wiring layer SS3b via a through electrode TSV penetrating through the first semiconductor substrate SS1a. It is
  • FIG. 8 is a diagram schematically showing a cross-sectional configuration of a semiconductor device 10 according to Example 1 of one embodiment of the present technology.
  • 9A to 9D are diagrams schematically showing planar configuration examples of the semiconductor device 10 according to Example 1 of one embodiment of the present technology.
  • the semiconductor device 10 constitutes a back-illuminated solid-state imaging device (image sensor).
  • the semiconductor device 10 has a laminated structure (for example, a two-layer structure) in which first and second semiconductor structures 100 and 200 are stacked and joined.
  • a plurality of (for example, two) second semiconductor structures 200 are stacked on the first semiconductor structure 100 using CoW, for example. That is, the second semiconductor structure 200 is smaller than the first semiconductor structure 100 .
  • the first semiconductor structure 100 has a first semiconductor substrate 101 and a first wiring layer 102 which are stacked.
  • the second semiconductor structure 200 has a second semiconductor substrate 201 and a second wiring layer 202 stacked together.
  • the first and second semiconductor structures 100, 200 are bonded together with the first and second wiring layers 102, 202 facing each other.
  • the first semiconductor structure 100 has a first connection terminal 102e1 exposed on the first bonding surface JS1, which is the bonding surface with the second semiconductor structure 200.
  • the second semiconductor structure 200 has a second connection terminal 202e that is exposed on the second joint surface JS2 that is the joint surface with the first semiconductor structure 100 and is joined to the first connection terminal 102e1.
  • the sizes of the first and second connection terminals 102e1 and 202e are substantially the same.
  • the first connection terminals 102e1 are for supplying power to the second semiconductor structure 200 (for power supply line) and for exchanging signals with the second semiconductor structure 200 (for signal line).
  • the second connection terminal 202e includes a terminal for receiving power supply from the first semiconductor structure 100 (for a power supply line) and a terminal for exchanging signals with the first semiconductor structure 200 (for a signal line).
  • the laminated structure is provided on the first semiconductor structure 100, and is a first electrode whose electrical characteristics with respect to the second semiconductor structure 200 can be changed according to the positional deviation of the first and second connection terminals 102e1 and 202e. 102e2.
  • the first electrode 102e2 may be called an "inspection electrode" because it is used to inspect the misalignment.
  • the first electrode 102e2 is provided on the first semiconductor structure 100 so as to be exposed to the first joint surface JS1, and the second semiconductor structure 102e2 is arranged in accordance with the positional deviation of the first and second connection terminals 102e1 and 202e.
  • the state is variable between a state in which it conducts with 200 and a state in which it does not conduct.
  • the first electrode 102e2 switches between a contact state in which it contacts the second connection terminal CT2 and a non-contact state in which it does not contact the second connection terminal CT2, depending on the positional deviation of the first and second connection terminals 102e1 and 202e. Placed in variable positions.
  • the first electrode 102e2 is positioned at the position of the first and second connection terminals 102e1, 102e1 and 202e depending on whether the displacement is equal to or less than a predetermined value (for example, an allowable value) or exceeds the predetermined value.
  • the state is different between the contact state in which contact is made with 202e and the non-contact state in which contact is not made.
  • a pixel portion is provided on the first semiconductor substrate 101 .
  • the pixel section has, for example, a plurality of pixels arranged two-dimensionally. Each pixel has at least one photoelectric conversion element (for example, PD (photodiode)). Each pixel is a back-illuminated pixel that is irradiated with light from the back side of the first semiconductor substrate 101 .
  • a color filter and an on-chip lens may be provided for each pixel on the back surface of the first semiconductor substrate 101 (the surface opposite to the first wiring layer 102 side).
  • the first semiconductor substrate 101 is, for example, a Si substrate, a Ge substrate, a GaAs substrate, an InGaAs substrate, or the like.
  • the first semiconductor structure 100 is also called a pixel substrate, for example.
  • the first semiconductor substrate 101 further includes, as an example, a control circuit (analog element) that controls a plurality of pixels, and an A/D converter that A/D converts an electric signal (analog signal) output from the pixel portion. (analog circuit) is provided.
  • a control circuit analog element
  • A/D converter that A/D converts an electric signal (analog signal) output from the pixel portion.
  • the control circuit has circuit elements such as transistors. More specifically, the control circuit includes, for example, a plurality of pixel transistors (so-called MOS transistors).
  • a plurality of pixel transistors can be composed of, for example, three transistors, a transfer transistor, a reset transistor, and an amplification transistor.
  • a pixel can be configured as one unit pixel.
  • the pixels can also have a shared pixel structure. This pixel-sharing structure is a structure in which a plurality of photodiodes share a floating diffusion that constitutes a transfer transistor and a transistor other than the transfer transistor.
  • the first wiring layer 102 is, for example, a multilayer wiring layer in which a plurality of internal wirings 102a, 102b, 102c, and 102d are stacked in this order from the first semiconductor substrate 101 side in an insulating film 102I. Internal wirings adjacent in the stacking direction are connected via vias.
  • the internal wiring 102d is connected to the first connection terminal 102e1 via a via.
  • the internal wiring 102a is connected via a via to a land exposed on the surface of the first semiconductor substrate 101 on the first wiring layer 102 side.
  • a shallow trench isolation type trench TR is formed to prevent leakage current between elements.
  • Each internal wiring is made of, for example, Cu, Al, W, Au, Co, Ta, or Ti
  • the insulating film 102I is made of, for example, a silicon oxide film or a silicon nitride film.
  • An electrode pad 150 is exposed and provided on the peripheral portion of the second semiconductor structure 200 on the first joint surface JS1.
  • the electrode pads 150 are connected to the internal wiring 102d via vias.
  • Each second semiconductor structure 200 is, for example, a chip that includes a processing circuit that processes signals output from the pixel section.
  • the second semiconductor structure 200 includes, for example, a logic chip including a logic circuit, a memory chip, an analog chip (for example, a chip including the above control circuit, A/D converter, etc.), a GPS chip, a CPU chip, an FPGA chip, an interface chip and an AI chip. Any of the chips.
  • the interface chip includes an interface circuit for inputting and outputting signals.
  • the AI chip includes an AI circuit having a learning function by AI (artificial intelligence).
  • the plurality of second semiconductor structures 200 may be, for example, logic chips and memory chips stacked on a pixel substrate as the first semiconductor structure 100 (see FIG. 9A).
  • It may be a logic chip, a memory chip and an AI chip stacked on the pixel substrate (see FIG. 9B), or it may be, for example, a GPS chip and a memory chip stacked on the pixel substrate as the first semiconductor structure 100. (see FIG. 9C), or for example a CPU chip, an FPGA chip and a memory chip stacked on a pixel substrate as the first semiconductor structure 100 (see FIG. 9D).
  • the combination of chips as the plurality of second semiconductor structures 200 is not limited to the above, and can be changed as appropriate.
  • the second semiconductor substrate 201 is provided with a logic circuit, and the logic circuit is electrically connected to the second wiring layer 202 .
  • the logic circuit includes a transistor and processes a digital signal obtained by A/D converting an analog signal output from the pixel portion by an A/D converter.
  • the second semiconductor substrate 201 is, for example, a Si substrate, a Ge substrate, a GaAs substrate, an InGaAs substrate, or the like.
  • the second wiring layer 202 is, for example, a multilayer wiring layer in which a plurality of internal wirings 202a, 202b, 202c, and 202d are stacked in this order from the second semiconductor substrate 201 side within an insulating film 202I. Internal wirings adjacent in the stacking direction are connected via vias.
  • the internal wiring 202d is connected to the second connection terminal 202e via vias.
  • the internal wiring 202a is connected via a via to a land exposed on the surface of the second semiconductor substrate 201 on the second wiring layer 202 side.
  • shallow trench isolation type trenches TR for preventing leak current between elements are formed.
  • Each internal wiring is made of, for example, Cu, Al, W, Au, Co, Ta, or Ti
  • the insulating film 202I is made of, for example, a silicon oxide film or a silicon nitride film.
  • the first semiconductor structure 100 is provided with a general inspection circuit (an inspection circuit for checking whether a normal semiconductor circuit is acceptable).
  • the inspection circuit may be electrically connected to the first electrode 102e2, which is an inspection electrode.
  • the first electrode 102e2 is connected to an inspection circuit that senses the flow of current, it is possible to determine that the test passes if the current flows, and that it fails if the current does not flow.
  • the positional deviation between the first semiconductor structure 100 and the second semiconductor structure 200 on the left side is equal to or less than the allowable value, and the second connection terminal 202e and the first electrode 102e2 are not in contact with each other. .
  • a current path CP1 is formed in the first semiconductor structure 100.
  • the positional deviation between the first semiconductor structure 100 and the right second semiconductor structure 200 exceeds the allowable value, and the second connection terminal 202e and the first electrode 102e2 are in contact with each other. are doing.
  • a current path CP2 (see the dashed line on the right side of FIG. 8) is formed in the first semiconductor structure 100.
  • a current is generated and flows through the second semiconductor structure 200 to operate the processing circuitry within the second semiconductor structure 200 .
  • the processing circuit does not operate when a current is injected into the first wiring layer 102 through the electrode pad 150, the positional deviation of the first and second semiconductor structures 100 and 200 is less than the allowable value. If the processing circuit operates, it can be estimated that the positional deviation of the first and second semiconductor structures 100 and 200 has exceeded the allowable value (can be determined as a failure).
  • the second semiconductor structure 200 is bonded (provisionally bonded or permanently bonded) to the first semiconductor structure 100, as shown in FIG. 10 as an example.
  • a misalignment detection system including an inspection electrode can be used to inspect misalignment of the first and second connection terminals.
  • the first electrode 102e2 is provided in a frame shape so as to surround the first connection terminal 102e1.
  • the clearance between the first electrode 102e2 and the first connection terminal 102e1 is, for example, a predetermined value ( allowed). If the positional deviation of the first and second connection terminals 102e1 and 202e is so large that it far exceeds the allowable value, the circuit formed on the substrate or chip will not operate, indicating an abnormality.
  • the first electrode 102e2 is arranged in the second position when the positional deviation of the first and second connection terminals 102e1 and 202e is equal to or less than the predetermined value and when it exceeds the predetermined value.
  • the state differs between the contact state in which connection terminal 202e is in contact and the non-contact state in which connection terminal 202e is not contacted.
  • the positional deviation of the first and second connection terminals 102e1 and 202e is equal to or less than the predetermined value, and the first electrode 102e2 is out of contact with the second connection terminal 202e. (in an electrically isolated state). In this case, no current flows even if a voltage is applied between the first connection terminal 102e1 and the first electrode 102e2.
  • the positional deviation detection system in the state shown in FIGS. It is in a state of contact (electrically connected) with the connection terminal 202e. In this case, when a voltage is applied between the first connection terminal 102e1 and the first electrode 102e2, current flows through the second connection terminal 202e. If the state shown in FIGS. 11A and 11B is judged to be acceptable and the state shown in FIGS. In addition, even if the first electrode 102e2 as an inspection electrode is provided at only one place, if the first and second connection terminals 102e1 and 202e happen to be rotationally displaced about the inspection electrode, the position of the first electrode 102e2 is located at the center of the inspection electrode.
  • the inspection electrodes are provided in at least two locations.
  • FIGS. 13A and 13B configuration example 2 of positional deviation detection system
  • a second electrode 202e2 as an inspection electrode is provided on the second semiconductor structure 200.
  • FIG. 13A the dashed-dotted line indicates the junction interface JI between the first and second semiconductor structures 100, 200.
  • FIG. 13A the dashed-dotted line indicates the junction interface JI between the first and second semiconductor structures 100, 200.
  • the second electrode 202e2 is provided in a frame shape so as to surround the second connection terminal 202e1.
  • the clearance between the second electrode 202e2 and the second connection terminal 202e1 is, for example, a predetermined value that is equal to or less than the allowable positional deviation value (maximum allowable positional deviation amount) of the first and second connection terminals 102e and 202e1. (e.g. allowable value).
  • the positional deviation of the first and second connection terminals 102e and 202e1 is equal to or less than the predetermined value, and the second electrode 202e2 and the first connection terminal 102e are in a non-contact state ( electrically isolated). In this case, no current flows even if a voltage is applied between the second connection terminal 202e1 and the second electrode 202e2.
  • the second electrode 202e2 as an inspection electrode is provided only at one place, if the first and second connection terminals 102e and 202e1 happen to be rotationally displaced around the inspection electrode, the second electrode 202e2 may be positioned at the center of the inspection electrode. However, if another inspection electrode is provided at a location far away from the inspection electrode, a similar rotational shift occurs when the same rotational deviation occurs. It is possible that a current flows through another test electrode. Therefore, it is preferable that the inspection electrodes are provided in at least two locations.
  • (Configuration example 3 of positional deviation detection system) 15A and 15B are a sectional view and a plan view, respectively, showing Configuration Example 3 of the positional deviation detection system when the first connection terminal 102e1 and the first electrode 102e2 are in a short-circuit state.
  • a plurality of (for example, four) first electrodes 102e2 surround the first connection terminal 102e1 from all sides. are placed.
  • the second connection terminal 202e has a size that allows simultaneous contact with the first connection terminal 102e1 and the four first electrodes 102e2.
  • a clearance between the first connection terminal 102e1 and each of the first electrodes 102e2 is set to a predetermined value (for example, an allowable value) that is equal to or less than an allowable value for positional deviation of the first and second connection terminals 102e1 and 202e.
  • the four first electrodes 102e2 are collectively called a "test electrode group".
  • some of the plurality of first electrodes 102e2 are different when the positional deviation of the first and second connection terminals 102e1 and 202e is equal to or less than the predetermined value and when it exceeds the predetermined value. , the contact state of contacting the second connection terminal 202e and the non-contact state of not contacting the second connection terminal 202e.
  • the inspection electrode group is provided in the first semiconductor structure 100 is shown here, it may be provided in the second semiconductor structure 200 .
  • the test passes when the second connection terminal 202e1 and each of the second electrodes 202e2 is shorted, and fails when the second connection terminal 202e1 and some of the second electrodes 202e2 are open.
  • FIG. 17A (Configuration example 4 of positional deviation detection system) 17A (cross-sectional view) and FIG. 17B (plan view) show a state in which the positional deviation of the first and second connection terminals 102e1 and 202e1 is equal to or less than a predetermined value (for example, an allowable value) in Configuration Example 4 of the positional deviation detection system. status to pass).
  • a predetermined value for example, an allowable value
  • the semiconductor structure 200 is provided with a second electrode 202e2 as an inspection electrode.
  • the first and second electrodes 102e2 and 202e2 are positioned so that their states can change between a contact state in which they are in contact with each other and a non-contact state in which they are not in contact with each other according to the positional deviation of the first and second connection terminals 102e1 and 202e1. placed in
  • first and second electrodes 102e2 and 202e2 are connected to each other when the positional deviation of the first and second connection terminals 102e1 and 202e1 is equal to or less than a predetermined value (for example, an allowable value) or exceeds the predetermined value.
  • the state is different between the contact state in which they are in contact and the non-contact state in which they are not in contact with each other.
  • the first and second electrodes 102e2 and 202e2 are in contact when the positional deviation of the first and second connection terminals 102e1 and 202e1 is equal to or less than a predetermined value (for example, an allowable value).
  • a predetermined value for example, an allowable value
  • a non-contact state exists when the predetermined value is exceeded.
  • the first and second electrodes 102e2 and 202e2 are in a non-contact state when the positional deviation of the first and second connection terminals 102e1 and 202e1 is equal to or less than a predetermined value (for example, an allowable value), and the positional deviation is Contact may be present when the predetermined value is exceeded.
  • the sizes of the first and second electrodes 102e2 and 202e2 are substantially the same size equal to or less than the predetermined value (for example, the allowable value).
  • an inspection circuit is provided in the first semiconductor structure 100, and the inspection circuit and the first electrode 102e2 are electrically connected.
  • the test circuit functions as a determination system that determines changes in electrical characteristics (for example, continuity/non-continuity) between the first and second electrodes 102e2 and 202e2.
  • the second electrode 202 e 2 is connected to the power line inside the second semiconductor structure 200 .
  • the first electrode 102e2 (test electrode) provided on the first semiconductor structure 100 is in contact with the second electrode 202e2 (test electrode) provided on the second semiconductor structure 200.
  • voltage because they are electrically connected. Therefore, a current flows through the inspection circuit via the first electrode 102e2. Therefore, when a current is flowing in the inspection circuit, it can be judged as acceptable.
  • a signal line that causes some potential difference may be used instead of the power line.
  • FIG. 18A cross-sectional view
  • FIG. 18B plane view
  • a predetermined value for example, an allowable value
  • first and second connection terminals 102e1 and 202e1 for power supply lines are designed to be relatively large (for example, about 120 ⁇ m) for current flow.
  • the first and second connection terminals 102e1 and 202e1 are designed to be relatively small (for example, about 60 ⁇ m). If the first and second connection terminals 102e1 and 202e1 for the power supply line and the signal line are even slightly in contact with each other, they will be electrically connected, so the functional test will pass.
  • the width W of the first and second electrodes 102e2 and 202e2 is set to be equal to or less than the allowable value for the positional deviation of the first and second connection terminals 102e1 and 202e1, for example, ⁇ (safety factor). is set to a value (for example, 15 ⁇ m) multiplied by .
  • the displacement of the first and second connection terminals 102e1 and 202e1 exceeds the width W (for example, 15 ⁇ m), and the first and second electrodes 102e2 and 202e2 are out of contact with each other.
  • the first and second connection terminals 102e1 and 202e2 for the power supply line and the signal line are still secured with a sufficient contact area even if there is the positional deviation, and will be used in the future. continuity is also guaranteed.
  • no current flows through the inspection circuit through the first electrode 102e2 so it can be determined as a failure.
  • FIG. 19A (Configuration example 5 of positional deviation detection system) 19A (cross-sectional view) and FIG. 19B (plan view) show a state in which the positional deviation of the first and second connection terminals 102e1 and 202e1 is equal to or less than a predetermined value (for example, an allowable value) in Configuration Example 5 of the positional deviation detection system. status to pass).
  • a predetermined value for example, an allowable value
  • an inspection circuit is provided in the second semiconductor structure 200, and the inspection circuit and the second electrode 202e2 are electrically connected.
  • the second semiconductor structure 200 has the same size (for example, 300 mm) as the size of the semiconductor substrate (wafer) before being singulated into chips. It is also possible to use only When using such a second semiconductor structure 200, it is also possible to use an inspection circuit provided in the second semiconductor structure 200. FIG.
  • the first electrode 102 e 2 is connected to the power line inside the first semiconductor structure 200 .
  • the second electrode 202e2 (test electrode) provided on the second semiconductor structure 200 is in contact with the first electrode 102e2 (test electrode) provided on the first semiconductor structure 100.
  • voltage because they are electrically connected. Therefore, a current flows through the inspection circuit via the second electrode 202e2. Therefore, when a current is flowing in the inspection circuit, it can be judged as acceptable.
  • a signal line that causes some potential difference may be used instead of the power line.
  • FIG. 21A (Configuration example 6 of positional deviation detection system) 21A (cross-sectional view) and FIG. 21B (plan view) show a state in which the positional deviation of the first and second connection terminals 102e1 and 202e1 is equal to or less than a predetermined value (for example, an allowable value) in Configuration Example 6 of the positional deviation detection system. status to pass).
  • a predetermined value for example, an allowable value
  • the frame-shaped first electrode 102e2 is provided so as to surround the second electrode 202e2 in plan view.
  • a clearance between the first and second electrodes 102e2 and 202e2 in a plan view is set to a predetermined value (for example, 15 ⁇ m) below the allowable value.
  • the first and second electrodes 102e2 and 202e2 are in a non-contact state, so no current flows through the test circuit provided in the first semiconductor structure 100. FIG. Therefore, if no current flows through the inspection circuit, it can be judged as acceptable.
  • the first and second electrodes 102e2 and 202e2 are brought into a contact state, and a current is supplied to the inspection circuit provided in the first semiconductor structure 100. flow. Therefore, when a current flows through the inspection circuit, it can be determined that the product is rejected.
  • a plurality of first electrodes 102e2 may be provided so as to surround the second electrodes 202e2 in plan view. Also, in plan view, the frame-shaped second electrode 202e2 or the plurality of second electrodes 202e2 may be provided so as to surround the first electrode 102e2.
  • FIG. 22A (Configuration example 7 of positional deviation detection system) 22A (cross-sectional view) and FIG. 22B (plan view) show a state in which the positional deviation of the first and second connection terminals 102e1 and 202e1 is equal to or less than a predetermined value (for example, an allowable value) in Configuration Example 7 of the positional deviation detection system. status to pass).
  • a predetermined value for example, an allowable value
  • configuration example 7 of the positional deviation detection system has the same configuration as configuration example 7 of the positional deviation detection system, except that an inspection circuit is provided in the second semiconductor structure 200.
  • configuration example 8 of positional deviation detection system has a configuration capable of detecting the positional deviation amount and the positional deviation direction of the first and second connection terminals.
  • the positional deviation detection system of configuration example 8 is provided in a laminated structure in which the first and second semiconductor structures 100 and 200 are stacked and joined, and electrically detects the positional relationship between the first and second electrodes 102e2 and 202e2. Thus, the magnitude (positional displacement amount) and/or direction (positional displacement direction) of the positional displacement of the first and second connection terminals 102e1 and 202e1 are detected.
  • Configuration Example 8 has a configuration (a method that does not require sheet resistance) that performs positional deviation measurement by applying Kelvin's theory.
  • FIG. 23B is a cross-sectional view taken along line A-A' of FIG. 23A.
  • the first connection terminal 102e1 is connected to the wiring 1 provided in the first semiconductor structure 100 and having some potential difference.
  • the second connection terminal 202e1 is connected to the inspection electrode 5 (second electrode 202e2) through the wiring 2.
  • the inspection electrode 5 (also referred to as electrode 5) is in contact with the inspection electrode 6 (first electrode 102e2) so as to be substantially orthogonal in plan view.
  • the inspection electrode 6 is connected to the inspection circuit via the four electrodes 1, 2, 3, 4 and internal wiring.
  • the inspection electrode 6 when the inspection electrode 6 is in contact with the electrodes 2 and 3 of the inspection electrode 5 at an intermediate position and a current is passed between the electrodes 1 and 4, the voltage between the electrodes 5 and 2 and the voltage between the electrodes 5 and 3 are equal to the voltage.
  • the voltage between electrodes 5 and 2 is substituted for V1 in the following equation (2), and the voltage between electrodes 5 and 3 is substituted for V2 , the amount of misalignment x (on the right side (electrode 3 side)) is added. ) is 0.
  • the positional deviation amount x is 7.1 ⁇ m. If x becomes negative, it means that the inspection electrode 5 has shifted to the left (toward the electrode 2).
  • the apparatus can specify the offset of the stacking position, the average value of a plurality of deviation amounts is obtained, and the offset amount is changed from the next lot. It is possible to make fine adjustments by pressing the button and improve the yield.
  • FIG. 23A The procedure for measuring the positional deviation in configuration example 8 will be described with reference to FIG. 23A.
  • layout is made so that the electrode 5 is arranged between the electrodes 2 and 3 in plan view.
  • the displacement between the first and second connection terminals 102e1 and 202e1 is zero when the electrode 5 is located between the electrodes 2 and 3 in plan view.
  • a current i is passed between the electrodes 1 and 4, and the voltage V1 between the electrodes 5 and 2 and the voltage V2 between the electrodes 5 and 3 are measured.
  • V1 V2.
  • k is the sheet resistance
  • L is the center-to-center distance between the electrodes 2 and 3
  • W is the width of the test electrode 6.
  • V1 /(L/2+x) V2 /(L/2-x) (1)
  • the electrode 5 When x obtained from the above formula (2) is a positive value, the electrode 5 is shifted to the electrode 3 side (right side) from the center of the electrodes 2 and 3 in plan view, and when it is a negative value, It can be seen that the electrode 5 is shifted to the electrode 2 side (left side) from the center of the electrodes 2 and 3 in plan view.
  • the width W of the inspection electrode 6 and the sheet resistance are unnecessary, so the amount and direction of positional deviation can be measured simply by measuring the voltage.
  • the amount of positional deviation and the direction of positional deviation in the y direction perpendicular to the x direction can be detected using a configuration obtained by rotating the configuration shown in FIGS. 23A and 23B by 90°.
  • Configuration Example 9 of the positional deviation detection system has a configuration capable of detecting the positional deviation amount and the positional deviation direction of the first and second connection terminals, as shown in FIGS. 24A to 24E.
  • the positional deviation detection system of Configuration Example 9 is provided in a layered structure in which the first and second semiconductor structures 100 and 200 are stacked and joined, and electrically detects the positional relationship between the first and second electrodes 102e2 and 202e2. By doing so, the magnitude and/or direction of the positional deviation is detected.
  • the first and second electrodes 102e2 and 202e2 have different sizes and partially overlap.
  • the second electrode 202e2 is smaller than the first electrode 102e2.
  • the second semiconductor structure 200 moves in the direction of the arrow ( left), that is, in the direction in which the overlapping portion increases, the contact area between the first and second electrodes 102e2 and 202e2 increases as indicated by the hatched portion. Therefore, the resistance value between the first and second electrodes 102e2 and 202e2 is reduced, so that a large current flows when a voltage is applied between the first and second electrodes 102e2 and 202e2.
  • the displacement amount and displacement direction of the first and second connection terminals can be known from the resistance value or current value between the first and second electrodes 102e2 and 202e2.
  • the relationship between the resistance value and the amount of misalignment can be understood by acquiring the resistance value of a sample whose misalignment amount has been measured from the outer shape in advance. Therefore, if the resistance value is known, it is possible to convert the resistance value into the amount of positional deviation.
  • the function of CAD software may be used to extract and calculate the resistance value from the layout information, or it may be calculated from the resistivity and dimensions of the material.
  • configuration example 10 of positional deviation detection system is based on the rotation of the first and second connection terminals around the xy direction and the z axis (the axis orthogonal to both the x axis and the y axis). It has a configuration capable of detecting the amount of positional deviation and the direction of positional deviation.
  • connection terminals and inspection electrodes are provided at four corners of each of the first and second semiconductor structures 100 and 200 . This makes it possible to accurately detect the amount and direction of positional deviation of the first and second connection terminals in the xy direction and in the direction of rotation about the z-axis.
  • the first and second electrodes 102e2 and 202e2 face each other via the insulating films 102I and 202I.
  • the first and second electrodes 102e2 and 202e2 are arranged in accordance with the positional deviation of the first and second connection terminals. It is arranged at a position where the capacitance between the electrodes 102e2 and 202e2 can change.
  • the second electrode 202e2 is arranged across the two first electrodes 102e2 arranged at a predetermined interval with an insulating film interposed therebetween.
  • the first electrode 102e2 and the second electrode 202e2 on one side constitute a capacitance Cl
  • the first electrode 102e2 and the second electrode 202e2 on the other side (right side) constitute a capacitance Cr.
  • the second semiconductor structure 200 is displaced from the first semiconductor structure 100 by dx.
  • the sum of the areas of the facing portions of the capacitors Cl and Cr is 2WH, and the difference in the areas is 2dxH.
  • This establishes (Cr-Cl)/(Cr+Cl) dx/W.
  • the positional deviation in the y-direction orthogonal to the x-direction can also be found in the same way.
  • the first electrode 102e2 is provided on the first semiconductor structure 100 so as to surround the first connection terminal 102e1.
  • the first connection terminal 102 e 1 is connected to the power electrode PE exposed on the surface of the first semiconductor structure 100 via the internal wiring of the first semiconductor structure 100 .
  • the first electrode 102 e 2 is connected to the test electrode TE exposed on the surface of the first semiconductor structure 100 through the internal wiring of the first semiconductor structure 100 .
  • Probes P1 and P2 connected to an inspection device are brought into contact with the power supply electrode PE and the test electrode TE, respectively, and pass/fail judgment can be made by examining continuity/non-conduction. For example, in the state shown in FIG. 28A, since the first electrode 102e2 and the second connection terminal 202e are not in contact with each other, current does not flow between the probes P1 and P2, and it can be judged as acceptable. For example, in the state shown in FIG. 28B, since the first electrode 102e2 and the second connection terminal 202e are in contact with each other, a current flows between the probes P1 and P2, and it can be determined as a failure.
  • a selection circuit for example, a multiplexer, etc.
  • a selection signal can be sent to one test electrode to switch the test electrodes (for example, test electrodes 1 to n) connected to the test electrode.
  • the inspection circuit described above includes a normal inspection circuit (the former) for determining whether or not the photoelectric conversion element (for example, PD) and the logic circuit operate normally, and the first and second connections.
  • a positional deviation inspection circuit (the latter) for inspecting the positional deviation of the terminals.
  • the former and the latter are configured as the same inspection circuit in the example of FIG. 29, they may be configured as different inspection circuits.
  • test circuit has been described, but for example, an IEEE1149.1 interface standardized by JTAG (Joint Test Action Group) may be used. As shown in FIG. 30, this standard consists of at least four signal lines, and multiple devices can be operated simply by connecting them in a chain. Each device has an ID (contact information) in charge, and sends an address to operate to TMS (Test Mode Select) by serial communication. Each device operates when the ID matches and outputs the test result to TDO (Test Data Out). Devices whose IDs do not match output the data received from the TDI (Test Data In) pin to TDO as is. This method requires only sequential data transfer. Each device may have one test circuit or multiple test circuits.
  • a device group consisting of a plurality of devices may be provided in the first semiconductor structure and/or the second semiconductor structure.
  • the semiconductor device shown in FIG. can be regarded as a circuit simply chain-connected without being conscious of the first semiconductor structure and the second semiconductor structure.
  • sending an ID and an instruction to operate the DRAM as a set causes the TEST block of the DRAM to operate and send the results.
  • other TEST circuits simply repeat outputting the data received from TDI to TDO.
  • FIG. 32 shows an example in which one analog TEST device included in a group of analog TEST devices is used as the misalignment inspection circuit.
  • a JTAG-compliant control circuit is required here. This control circuit receives the decoding circuit for decoding the ID, the circuit for selecting the inspection circuit corresponding to the decoded signal, the encoding circuit for generating the output code for output, and the input data, It has functions such as a buffer circuit for transmission.
  • a misalignment test circuit is incorporated. Signal lines from a plurality of inspection electrodes are connected to the positional deviation inspection circuit.
  • a control circuit selectively selects a signal line from among a plurality of test electrodes to perform measurement.
  • the analog value which is the measurement result, is converted into digital data by an AD conversion circuit, and the digital data is encoded and output to TDO.
  • a misalignment detection circuit into a group of JTAG-compliant analog TEST devices. Note that the example shown here is just an example, and there may be a plurality of TEST device groups, or a TEST device group may be composed only of a positional deviation inspection circuit. Other circuits may be added as long as the configuration of the control circuit also conforms to the JTAG standard.
  • FIG. 33 shows an inspection consisting of an inspection electrode (also called a first inspection electrode) provided on the first semiconductor structure 100 and an inspection electrode (also called a second inspection electrode) provided on the second semiconductor structure 200.
  • 1 is a plan view schematically showing a semiconductor device provided with a positional deviation detection system including an electrode group; FIG. In the positional deviation detection system, the first inspection electrodes are arranged so as to surround the second inspection electrodes in plan view (see the right figure in FIG. 33).
  • the first and second inspection electrodes are electrically insulated when the misalignment when the first and second semiconductor structures 100 and 200 are joined is less than the permissible value, and the first and second inspection electrodes are electrically isolated when the misalignment exceeds the permissible value. and the second inspection electrode are electrically connected.
  • inspection electrode groups 1, 2, and 3 are arranged at positions corresponding to three corners of the second semiconductor structure 200. (Refer to the left diagram of FIG. 33). In the state shown in FIG. 33, among the inspection electrode group 1, the inspection electrode group 2, and the inspection electrode group 3, the first inspection electrode and the second inspection electrode of the inspection electrode group 1 are electrically connected. (See the right figure in FIG. 33).
  • the aforementioned JTAG-compliant control circuit and switches SW1, SW2, and SW3 are connected via signal lines S1, S2, and S3, respectively.
  • Each of the switches SW1, SW2, and SW3 is a pass gate composed of PMOS and NMOS, and can turn on and off analog values as they are.
  • the output of each switch is connected to GND through a limiting resistor R1, a pull-down resistor R2 and a passgate in that order.
  • a connection point of the limiting resistor R1 and the pull-down resistor R2 is connected to the AD converter.
  • control circuit When the control circuit receives an operation command, it sequentially sends ON signals to the corresponding switches SW1, SW2, and SW3 via S1, S2, and S3, and sequentially checks the connection from the inspection electrode group 1 to the inspection electrode group 3. At this time, the analog values from each inspection electrode group are sequentially output through the corresponding switches.
  • the AD converter converts the input voltage into a digital value. This digital value is converted to serial data by a JTAG-compliant control circuit. At this time, the control circuit outputs, for example, a pass code from 0V to 0.001V and a NG (failure) code otherwise. If the contact resistance between the test electrodes is significantly higher than the pull-down resistor R2, the output voltage will be considerably low. Therefore, it is desirable to perform a test in advance and determine the determination voltage.
  • the first and second inspection electrodes of each inspection electrode group are substantially perpendicular to each other in a plan view, and the resistance is adjusted according to the positional deviation of the first and second connection terminals. Arranged so that the values of R1 and resistor R2 change.
  • the aforementioned JTAG-compliant control circuit and switches SW1, SW2, and SW3 are connected via signal lines S1, S2, and S3, respectively.
  • Each of the switches SW1, SW2, and SW3 is a pass gate composed of PMOS and NMOS, and can turn on and off analog values as they are.
  • the output end of each switch is connected to an AD converter.
  • the JTAG-compliant control circuit receives the operation command, and since each test electrode group has two resistors R1 and R2 connected, the selection signal SEL1 for determining which resistance to measure is sent to the selection circuit is entered in
  • SEL1 when SEL1 is HI, resistor R1 of selection 1 is selected, and when SEL1 is LOW, resistor R2 of selection 2 is selected.
  • the resistance value of the selected resistor is input to the AD converter through the passgate.
  • the control circuit calculates the resistance value by applying current and measuring the voltage in the Kelvin measurement
  • the ON signal of the power switch is used to prevent the current from flowing when the position deviation inspection circuit is stopped.
  • a signal line is provided for transmitting P1. Since PMOS is used as a switch here, P1 is set to LOW when operating and HI when stopping. Serial data is output by the AD converter and control circuit.
  • test name and test result code are received as text data (upper left diagram (a) in FIG. 35).
  • the measurements are taken at 1V.
  • the AD conversion is divided from 0 to FF, it corresponds to 0.004 V per bit (Fig. 35, upper right diagram (c)). Therefore, the received code can be analyzed by a common computer or the like and determined.
  • FIG. 36 shows a configuration example of an inspection system using probes (see FIGS. 28A and 28B).
  • a semiconductor device is mounted on a stage that can be horizontally moved by a driving section.
  • An inspection head having a plurality of probes is arranged above the semiconductor device.
  • the inspection head is connected to a computer via a JTAG interface and a USB cable to a normal inspection circuit and a misalignment inspection circuit.
  • the computer horizontally moves the stage to inspect the next portion.
  • the computer determines whether the positional deviation of the first and second semiconductor structures is acceptable from the inspection results.
  • first and second semiconductor structures 100, 200 are provided.
  • the first semiconductor structure 100 is produced by forming photoelectric conversion elements on a first semiconductor substrate 101 and forming a first wiring layer 102 on the first semiconductor substrate 101 by photolithography.
  • the second semiconductor substrate 201 is formed by forming a processing circuit (for example, a logic circuit, a memory circuit) for each chip on a wafer that will be the second semiconductor substrate 201 by photolithography, and a wiring film that will be the second wiring layer 202 on the wafer. are formed and then separated into chips by dicing.
  • a processing circuit for example, a logic circuit, a memory circuit
  • the first and second semiconductor structures 100, 200 are temporarily bonded. Specifically, first, the second semiconductor structure 200 held by the manipulator is horizontally aligned above the first semiconductor structure 100 held on the stage. Next, the first and second semiconductor structures 100 and 200 are temporarily joined by lowering the second semiconductor structure 200 held by the manipulator toward the first semiconductor structure 100 under predetermined temperature and pressure conditions.
  • the operation is confirmed. Specifically, a normal test circuit provided in the first semiconductor structure 100 and/or the second semiconductor structure 200 is used to check the operation of the photoelectric conversion element and the processing circuit.
  • step S4 it is determined whether or not the operation was normal. Specifically, it is determined whether or not the photoelectric conversion element and the processing circuit operate normally based on the inspection result from the normal inspection circuit. If the determination here is affirmative, the process proceeds to step S5, and if the determination is negative, the process proceeds to step S8.
  • step S5 positional deviation detection processing is performed.
  • the misregistration detection process is performed by a misregistration inspection circuit. The details of the positional deviation detection process will be described later.
  • step S6 it is determined whether or not the positional deviation is equal to or less than a predetermined value (for example, an allowable value). Specifically, based on the inspection result (for example, pass/fail judgment, positional deviation amount, etc.) for each inspection electrode or each inspection electrode group from the positional deviation inspection circuit, the positional deviation of the first and second connection terminals is equal to or less than a predetermined value. or not. If the determination in step S6 is affirmative, the process proceeds to step S7, and if the determination is negative, the process proceeds to step S8.
  • a predetermined value for example, an allowable value
  • step S7 the first and second semiconductor structures 100 and 200 are permanently bonded. Specifically, the joints of the first and second semiconductor structures 100, 200 are processed for permanent bonding. After step S7 is executed, the flow ends.
  • step S8 the first and second semiconductor structures 100, 200 are separated. Specifically, the first and second semiconductor structures 100 and 100 are separated from the first semiconductor structure 100 by holding the second semiconductor structure 200 with a manipulator under predetermined temperature and pressure conditions. 200 is released.
  • step S9 the first and second semiconductor structures 100, 200 are temporarily bonded. Specifically, first, the second semiconductor structure 200 held by the manipulator is horizontally aligned above the first semiconductor structure 100 held on the stage. At this time, it is possible to improve the alignment accuracy by feeding back the amount of misalignment and the direction of misalignment from the misalignment inspection circuit to control the manipulator. Next, the first and second semiconductor structures 100 and 200 are temporarily joined by lowering the second semiconductor structure 200 held by the manipulator toward the first semiconductor structure 100 under predetermined temperature and pressure conditions. After step S9 is executed, the process returns to step S4.
  • the positional deviation detection process (step S5 in FIG. 37) will be described below with reference to the flowchart in FIG.
  • the misregistration detection process is performed by a misregistration inspection circuit.
  • the n-th inspection electrode (or n-th inspection electrode group) is selected.
  • the electrical characteristics of the n-th inspection electrode are measured. Specifically, the positional deviation inspection circuit determines the state of continuity/non-conduction between the n-th inspection electrode and the corresponding connection terminal, and the state of continuity/non-conduction between the first and second inspection electrodes of the n-th inspection electrode group. Measure state or state of change in capacity.
  • step S5-4 it is determined whether or not n ⁇ N (N is the total number of inspection electrodes or inspection electrode groups). If the determination here is affirmative, the process proceeds to step S5-5, and if the determination is negative, the process proceeds to step S5-6.
  • step S5-5 n is incremented.
  • step S5-6 the positional deviation detection result is output. Specifically, the measurement results in step S5-3 for all inspection electrodes or inspection electrode groups are output.
  • FIG. 39 is a cross-sectional configuration diagram of a semiconductor device 20 according to Modification 1 of the present technology.
  • the semiconductor device 20 has a laminated structure in which a plurality of layers (for example, three layers) of semiconductor structures are laminated.
  • a plurality of chip-shaped second semiconductor structures 200 (uppermost layer) are bonded to the surface of a wafer-sized first semiconductor structure 100 (intermediate layer), and the second semiconductor structure 200 is bonded to the back surface of the first semiconductor structure 100 .
  • a second semiconductor structure 200 (bottom layer) of the same size (wafer size) as the first semiconductor structure 100 is bonded.
  • the semiconductor device 20 can also be inspected for misalignment of the first and second connection terminals 100e1 and 200e1 at each junction.
  • FIG. 40 is a cross-sectional configuration diagram of a semiconductor device 30 according to Modification 2 of the present technology.
  • the semiconductor device 30 has a laminated structure in which a plurality of layers (for example, five layers) of semiconductor structures are laminated.
  • a wafer-sized first semiconductor structure 100 is bonded to the surface of a wafer-sized second semiconductor structure 200 (bottom layer), and a wafer-sized second semiconductor structure is bonded to the surface of the first semiconductor structure 100.
  • a structure 200 is bonded, a plurality of chip-shaped first semiconductor structures 100 are bonded to the surface of the second semiconductor structure 200, and a chip-shaped second semiconductor structure 200 ( top layer) are bonded.
  • the semiconductor device 30 can also be inspected for misalignment of the first and second connection terminals 100e1 and 200e1 at each junction.
  • FIG. 41 is a cross-sectional configuration diagram of a semiconductor device 40 according to Modification 3 of the present technology.
  • the semiconductor device 40 has a laminated structure in which a plurality of layers (for example, three layers) of semiconductor structures are laminated.
  • a method for manufacturing the semiconductor device 40 will be briefly described. First, the wafer-sized second semiconductor structure 200 is bonded to the surface of the wafer-sized first semiconductor structure 100 . Next, this two-layer structure is separated into a plurality of chips by dicing, and the plurality of chips are bonded to the surface of a wafer-sized second semiconductor structure 200 . Similarly to the semiconductor device 10, the semiconductor device 40 can also be inspected for misalignment of the first and second connection terminals 100e1 and 200e1 at each junction.
  • FIG. 42A is a diagram schematically showing a cross-sectional configuration of a semiconductor device 50 according to Modification 4 of the present technology.
  • 42B and 42C are diagrams showing a planar configuration example of the semiconductor device 50 of Modification 4 of the present technology.
  • the semiconductor device 50 has a laminated structure in which multiple layers (for example, three layers) of semiconductor structures are laminated.
  • the semiconductor device 50 has a wafer-sized first semiconductor structure 100 (intermediate layer) bonded to the surface of a wafer-sized second semiconductor structure 200 (lowermost layer), and a chip-shaped structure on the surface of the first semiconductor structure 100 . of second semiconductor structures 200 (top layer) are bonded together.
  • the second semiconductor structure 200 in the bottom layer is used as a pixel substrate
  • the first semiconductor structure 100 in the intermediate layer is used as a logic substrate
  • two second semiconductor structures in the top layer may be a GPS chip and the other a memory chip. Note that the combination of chips constituting the plurality of chip-shaped second semiconductor structures 200 can be changed as appropriate.
  • the second semiconductor structure 200 in the bottom layer is the pixel substrate
  • the first semiconductor structure 100 in the intermediate layer is the logic substrate
  • the three second semiconductor structures in the top layer. 200 can also be a CPU chip, an FPGA chip, and a non-volatile memory chip, respectively. Note that the combination of chips constituting the plurality of chip-shaped second semiconductor structures 200 can be changed as appropriate.
  • Step 1 The second semiconductor structure SS2 in which the color filters CF and the on-chip lenses OL are formed is bonded to the first semiconductor structure SS1 (see FIG. 43A).
  • Step 2 Positional deviation detection processing (see FIG. 38) is performed (see FIG. 43B).
  • Step 3 A through hole TH is formed in the back surface of the first semiconductor structure SS1 (see FIG. 44A).
  • Step 4 After forming the insulating film IF in the through hole TH, part of the insulating film IF is etched to expose the third connection terminal CT3 (see FIG. 44B).
  • Step 5 A via having one end in contact with the third connection terminal CT3 is formed inside the insulating film IF, and a land serving as the first connection terminal CT1 is formed at the other end of the via (see FIG. 44C).
  • Step 6 The first semiconductor structure SS1 having a laminated structure including the second semiconductor structure SS2 as an upper layer and the first semiconductor structure SS1 as an intermediate layer and the second semiconductor structure SS2 as a lower layer, which are generated in Step 5, are separated.
  • Join See FIG. 45A
  • Step 7 Positional deviation detection processing (see FIG. 38) is performed (see FIG. 45B).
  • FIGS. 46A to 46C are diagrams schematically showing cross-sectional configurations of semiconductor devices according to modifications 5 to 7 of the present technology, respectively.
  • the semiconductor device 60 of Modification 5 has a laminated structure (for example, a two-layer structure) in which chip-like first and second semiconductor structures 100 and 200 are joined.
  • a laminated structure for example, a two-layer structure
  • An example of a method for manufacturing the semiconductor device 60 of Modification 5 will be briefly described. First, a wafer-sized first semiconductor structure 100 (lower layer) and a plurality of chip-shaped second semiconductor structures 200 (upper layer) are bonded. After bonding, the inspection electrode pairs Ep are used to inspect the connection terminal pairs CTp for misalignment, and after passing the inspection, the two-layer structure is separated into chips.
  • the semiconductor device 70 of Modification 6 has a laminated structure (for example, a three-layer structure) in which chip-like second semiconductor structures 200 are bonded to the front and back surfaces of chip-like first semiconductor structures 100. have.
  • a laminated structure for example, a three-layer structure
  • chip-like second semiconductor structures 200 are bonded to the front and back surfaces of chip-like first semiconductor structures 100. have.
  • An example of a method for manufacturing the semiconductor device 70 of Modification 6 will be briefly described. First, after bonding a wafer-sized first semiconductor structure 100 (intermediate layer) to the surface of a wafer-sized second semiconductor structure 200 (lower layer), a plurality of chip-shaped second semiconductors are bonded to the surface of the first semiconductor structure 100. Bond the structure 200 (upper layer). After the bonding, the inspection electrode pair Ep is used to inspect the connection terminal pair CTp for positional deviation. After passing the inspection, the three-layer structure is separated into chips.
  • the semiconductor device 80 of Modification 7 has a laminated structure (for example, a three-layer structure) in which a chip-shaped second semiconductor structure 200 is bonded to the front and back surfaces of a chip-shaped first semiconductor structure 100. have.
  • a laminated structure for example, a three-layer structure
  • the chip-shaped first semiconductor structure 100 intermediate layer
  • the inspection electrode pair Ep is used to inspect the positional deviation of the connection terminal pair CTp.
  • the chip-shaped second semiconductor structure 200 is bonded to the surface of each chip-shaped first semiconductor structure 100. do.
  • the inspection electrode pair Ep is used to inspect the connection terminal pair CTp for positional deviation.
  • the three-layer structure is separated into chips.
  • FIGSemiconductor devices of modified examples 8 and 9 of the present technology 47A and 47B are diagrams schematically showing cross-sectional configurations of semiconductor devices according to modified examples 8 and 9 of the present technology, respectively.
  • the semiconductor device 90 of Modification 8 has a laminated structure (for example, a four-layer structure) in which chip-shaped first semiconductor structures 100 and chip-shaped second semiconductor structures 200 are alternately laminated. .
  • An example of a method for manufacturing the semiconductor device 90 of Modification 8 will be briefly described. First, a wafer-sized second semiconductor structure 200 is bonded to the surface of a wafer-sized first semiconductor structure 100 (bottom layer), and a plurality of chip-shaped first semiconductor structures 100 are bonded to the surface of the second semiconductor structure 200. do. After the bonding, the inspection electrode pair Ep is used to inspect the positional deviation of the connection terminal pair CTp.
  • the chip-shaped second semiconductor structure 200 is bonded to the surface of each chip-shaped first semiconductor structure 100. do.
  • the inspection electrode pairs Ep are used to inspect the connection terminal pairs CTp for misalignment, and after passing the inspection, the four-layer structure is separated into chips.
  • a semiconductor device 110 of Modification 9 has a wafer-sized first semiconductor structure 100 bonded to the front and back surfaces of a wafer-sized second semiconductor device 200 , and the second semiconductor structure 200 It has a laminated structure (four-layer structure) in which a plurality of chip-shaped second semiconductor structures 200 (uppermost layer) are joined to the surface of the first semiconductor structure 100 on the front side.
  • An example of a method for manufacturing the semiconductor device 110 of Modification 9 will be briefly described. First, the wafer-sized second semiconductor structure 200 is bonded to the surface of the wafer-sized first semiconductor structure 100 (bottom layer). After the bonding, the inspection electrode pairs Ep are used to inspect the connection terminal pairs CTp for misalignment.
  • the inspection electrode pairs Ep are used to inspect the positional deviation of the connection terminal pairs CTp. . After the bonding, the inspection electrode pair Ep is used to inspect the positional deviation of the connection terminal pair CTp. If the inspection is passed, the product is accepted.
  • FIG. 48 is a diagram illustrating a usage example of an electronic device including the semiconductor device according to one embodiment of the present technology.
  • the electronic device can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays, for example, as follows. That is, as shown in FIG. 48, for example, the field of appreciation for photographing images to be used for viewing, the field of transportation, the field of home appliances, the field of medicine/health care, the field of security, the field of beauty, the field of sports, etc. field, agricultural field, etc.
  • light such as visible light, infrared light, ultraviolet light, and X-rays
  • digital cameras and smartphones can be used.
  • in-vehicle sensors that capture images of the front, back, surroundings, and interior of a vehicle, and monitor running vehicles and roads for safe driving such as automatic stopping and recognition of the driver's condition.
  • the electronic device can be used for devices used for transportation, such as a surveillance camera that monitors traffic, a distance sensor that measures the distance between vehicles, and the like.
  • a device used in home appliances such as television receivers, refrigerators, and air conditioners in order to photograph a user's gesture and operate the device according to the gesture. can be used.
  • the electronic device may be used in medical or health care devices such as endoscopes and devices that perform angiography by receiving infrared light. can be done.
  • the electronic device can be used for devices used for security, such as surveillance cameras for crime prevention and cameras for person authentication.
  • the electronic device can be used in devices used for beauty, such as a skin measuring instrument that photographs the skin and a microscope that photographs the scalp.
  • the electronic device can be used in devices used for sports, such as action cameras and wearable cameras for sports.
  • the electronic device can be used in equipment used for agriculture, such as cameras for monitoring the condition of fields and crops.
  • the electronic equipment includes a solid-state imaging device 501 comprising the semiconductor device according to each embodiment or including the semiconductor device. It can be applied to any type of electronic equipment with an imaging function, such as a telephone.
  • FIG. 49 shows a schematic configuration of an electronic device 550 (camera) as an example.
  • This electronic device 550 is, for example, a video camera capable of capturing still images or moving images, and drives the solid-state imaging device 501, the optical system (optical lens) 502, the shutter device 503, and the solid-state imaging device 501 and the shutter device 503. and a signal processing unit 505 .
  • the optical system 502 guides image light (incident light) from a subject to the pixel area of the solid-state imaging device 501 .
  • This optical system 502 may be composed of a plurality of optical lenses.
  • a shutter device 503 controls a light irradiation period and a light shielding period for the solid-state imaging device 501 .
  • the drive unit 504 controls the transfer operation of the solid-state imaging device 501 and the shutter operation of the shutter device 503 .
  • a signal processing unit 505 performs various kinds of signal processing on the signal output from the solid-state imaging device 501 .
  • the video signal Dout after signal processing is stored in a storage medium such as a memory, or output to a monitor or the like.
  • An electronic device including a semiconductor device according to an embodiment of the present technology can also be applied to other electronic devices that detect light, such as TOF (Time Of Flight) sensors.
  • TOF Time Of Flight
  • a TOF sensor for example, it can be applied to a range image sensor based on the direct TOF measurement method and a range image sensor based on the indirect TOF measurement method.
  • the arrival timing of photons in each pixel is obtained directly in the time domain. Therefore, an optical pulse with a short pulse width is transmitted, and an electrical pulse is generated by a receiver that responds at high speed.
  • the present disclosure can be applied to the receiver in that case.
  • the time of flight of light is measured using a semiconductor element structure in which the amount of detection and accumulation of carriers generated by light changes depending on the arrival timing of light.
  • the present disclosure can also be applied as such a semiconductor structure.
  • providing a color filter array and a microlens array is optional, and they do not have to be provided.
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure can be realized as a device mounted on any type of moving body such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • FIG. 50 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • vehicle control system 12000 includes drive system control unit 12010 , body system control unit 12020 , vehicle exterior information detection unit 12030 , vehicle interior information detection unit 12040 , and integrated control unit 12050 .
  • integrated control unit 12050 As the functional configuration of the integrated control unit 12050, a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 51 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper part of the windshield in the vehicle interior, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • Forward images acquired by the imaging units 12101 and 12105 are mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 51 shows an example of the imaging range of the imaging units 12101 to 12104.
  • FIG. The imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided in the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the course of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above.
  • the solid-state imaging device 111 of the present disclosure can be applied to the imaging unit 12031 .
  • Example of application to an endoscopic surgery system> This technology can be applied to various products.
  • the technique (the present technique) according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 52 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technology according to the present disclosure (this technology) can be applied.
  • FIG. 52 illustrates how an operator (physician) 11131 is performing surgery on a patient 11132 on a patient bed 11133 using an endoscopic surgery system 11000 .
  • an endoscopic surgery system 11000 includes an endoscope 11100, other surgical instruments 11110 such as a pneumoperitoneum tube 11111 and an energy treatment instrument 11112, and a support arm device 11120 for supporting the endoscope 11100. , and a cart 11200 loaded with various devices for endoscopic surgery.
  • An endoscope 11100 is composed of a lens barrel 11101 whose distal end is inserted into the body cavity of a patient 11132 and a camera head 11102 connected to the proximal end of the lens barrel 11101 .
  • an endoscope 11100 configured as a so-called rigid scope having a rigid lens barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible scope having a flexible lens barrel. good.
  • the tip of the lens barrel 11101 is provided with an opening into which the objective lens is fitted.
  • a light source device 11203 is connected to the endoscope 11100, and light generated by the light source device 11203 is guided to the tip of the lens barrel 11101 by a light guide extending inside the lens barrel 11101, where it reaches the objective. Through the lens, the light is irradiated toward the observation object inside the body cavity of the patient 11132 .
  • the endoscope 11100 may be a straight scope, a perspective scope, or a side scope.
  • An optical system and an imaging element are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the imaging element by the optical system.
  • the imaging device photoelectrically converts the observation light to generate an electrical signal corresponding to the observation light, that is, an image signal corresponding to the observation image.
  • the image signal is transmitted to a camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the operations of the endoscope 11100 and the display device 11202 in an integrated manner. Further, the CCU 11201 receives an image signal from the camera head 11102 and performs various image processing such as development processing (demosaicing) for displaying an image based on the image signal.
  • CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on an image signal subjected to image processing by the CCU 11201 under the control of the CCU 11201 .
  • the light source device 11203 is composed of a light source such as an LED (Light Emitting Diode), for example, and supplies the endoscope 11100 with irradiation light for photographing a surgical site or the like.
  • a light source such as an LED (Light Emitting Diode), for example, and supplies the endoscope 11100 with irradiation light for photographing a surgical site or the like.
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204 .
  • the user inputs an instruction or the like to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100 .
  • the treatment instrument control device 11205 controls driving of the energy treatment instrument 11112 for tissue cauterization, incision, blood vessel sealing, or the like.
  • the pneumoperitoneum device 11206 inflates the body cavity of the patient 11132 for the purpose of securing the visual field of the endoscope 11100 and securing the operator's working space, and injects gas into the body cavity through the pneumoperitoneum tube 11111. send in.
  • the recorder 11207 is a device capable of recording various types of information regarding surgery.
  • the printer 11208 is a device capable of printing various types of information regarding surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies the endoscope 11100 with irradiation light for photographing the surgical site can be composed of, for example, a white light source composed of an LED, a laser light source, or a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. It can be carried out.
  • the laser light from each of the RGB laser light sources is irradiated to the observation object in a time division manner, and by controlling the driving of the imaging device of the camera head 11102 in synchronization with the irradiation timing, each of RGB can be handled. It is also possible to pick up images by time division. According to this method, a color image can be obtained without providing a color filter in the imaging device.
  • the driving of the light source device 11203 may be controlled so as to change the intensity of the output light every predetermined time.
  • the drive of the imaging device of the camera head 11102 in synchronism with the timing of the change in the intensity of the light to obtain an image in a time-division manner and synthesizing the images, a high dynamic A range of images can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of light absorption in body tissues, by irradiating light with a narrower band than the irradiation light (i.e., white light) during normal observation, the mucosal surface layer So-called narrow band imaging is performed, in which a predetermined tissue such as a blood vessel is imaged with high contrast.
  • fluorescence observation may be performed in which an image is obtained from fluorescence generated by irradiation with excitation light.
  • the body tissue is irradiated with excitation light and the fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is A fluorescence image can be obtained by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 can be configured to be able to supply narrowband light and/or excitation light corresponding to such special light observation.
  • FIG. 53 is a block diagram showing an example of functional configurations of the camera head 11102 and CCU 11201 shown in FIG.
  • the camera head 11102 has a lens unit 11401, an imaging section 11402, a drive section 11403, a communication section 11404, and a camera head control section 11405.
  • the CCU 11201 has a communication section 11411 , an image processing section 11412 and a control section 11413 .
  • the camera head 11102 and the CCU 11201 are communicably connected to each other via a transmission cable 11400 .
  • a lens unit 11401 is an optical system provided at a connection with the lens barrel 11101 . Observation light captured from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401 .
  • a lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the imaging unit 11402 is composed of an imaging element.
  • the imaging device constituting the imaging unit 11402 may be one (so-called single-plate type) or plural (so-called multi-plate type).
  • image signals corresponding to RGB may be generated by each image pickup element, and a color image may be obtained by synthesizing the image signals.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for respectively acquiring right-eye and left-eye image signals corresponding to 3D (Dimensional) display.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the living tissue in the surgical site.
  • a plurality of systems of lens units 11401 may be provided corresponding to each imaging element.
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102 .
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is configured by an actuator, and moves the zoom lens and focus lens of the lens unit 11401 by a predetermined distance along the optical axis under control from the camera head control unit 11405 . Thereby, the magnification and focus of the image captured by the imaging unit 11402 can be appropriately adjusted.
  • the communication unit 11404 is composed of a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400 .
  • the communication unit 11404 receives a control signal for controlling driving of the camera head 11102 from the CCU 11201 and supplies it to the camera head control unit 11405 .
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and/or information to specify the magnification and focus of the captured image. Contains information about conditions.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus may be appropriately designated by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. good.
  • the endoscope 11100 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls driving of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102 .
  • the communication unit 11411 receives image signals transmitted from the camera head 11102 via the transmission cable 11400 .
  • the communication unit 11411 transmits a control signal for controlling driving of the camera head 11102 to the camera head 11102 .
  • Image signals and control signals can be transmitted by electrical communication, optical communication, or the like.
  • the image processing unit 11412 performs various types of image processing on the image signal, which is RAW data transmitted from the camera head 11102 .
  • the control unit 11413 performs various controls related to imaging of the surgical site and the like by the endoscope 11100 and display of the captured image obtained by imaging the surgical site and the like. For example, the control unit 11413 generates control signals for controlling driving of the camera head 11102 .
  • control unit 11413 causes the display device 11202 to display a captured image showing the surgical site and the like based on the image signal that has undergone image processing by the image processing unit 11412 .
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 detects the shape, color, and the like of the edges of objects included in the captured image, thereby detecting surgical instruments such as forceps, specific body parts, bleeding, mist during use of the energy treatment instrument 11112, and the like. can recognize.
  • the control unit 11413 may use the recognition result to display various types of surgical assistance information superimposed on the image of the surgical site. By superimposing and presenting the surgery support information to the operator 11131, the burden on the operator 11131 can be reduced and the operator 11131 can proceed with the surgery reliably.
  • a transmission cable 11400 connecting the camera head 11102 and the CCU 11201 is an electrical signal cable compatible with electrical signal communication, an optical fiber compatible with optical communication, or a composite cable of these.
  • wired communication is performed using the transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology according to the present disclosure can be applied to the endoscope 11100, the camera head 11102 (the imaging unit 11402 thereof), and the like among the configurations described above.
  • the solid-state imaging device 111 of the present disclosure can be applied to the imaging unit 10402 .
  • the technology according to the present disclosure may also be applied to, for example, a microsurgery system.
  • this technique can also take the following structures.
  • (1) comprising a laminated structure in which first and second semiconductor structures are superimposed and bonded;
  • the first semiconductor structure has a first connection terminal exposed on a first bonding surface that is a bonding surface with the second semiconductor structure, the second semiconductor structure has a second connection terminal that is exposed on a second bonding surface that is a bonding surface with the first semiconductor structure and that is bonded to the first connection terminal;
  • the laminated structure is a first electrode provided on the first semiconductor structure, the electrical characteristics of which can change with respect to the second semiconductor structure according to the positional deviation of the first and second connection terminals; a second electrode that is provided on the second semiconductor structure and whose electrical characteristics with respect to the first semiconductor structure can change according to the displacement;
  • the laminated structure has the first electrode, the first electrode is provided on the first semiconductor structure so as to be exposed on the first bonding surface, and the first electrode is adjusted according to the misalignment.
  • the semiconductor device according to (1) wherein the state is variable between a state of conducting and a state of not conducting with the semiconductor structure.
  • (3) The first electrode is arranged at a position where the state can change between a contact state in which the second connection terminal is contacted and a non-contact state in which the second connection terminal is not contacted, according to the positional deviation. Or the semiconductor device as described in (2).
  • (4) The first electrode is in a state between the contact state and the non-contact state when the positional deviation is equal to or less than a predetermined value and when the positional deviation exceeds the predetermined value.
  • the semiconductor device according to (3) which is different.
  • the first electrode is in the non-contact state when the positional deviation is equal to or less than the predetermined value, and is in the contact state when the positional deviation exceeds the predetermined value.
  • semiconductor equipment (6)
  • the first electrode is in the contact state when the positional deviation is equal to or less than the predetermined value, and is in the non-contact state when the positional deviation exceeds the predetermined value.
  • semiconductor equipment (7)
  • the laminated structure has the second electrode, the second electrode is provided on the second semiconductor structure so as to be exposed on the second bonding surface, and the second semiconductor structure is arranged in accordance with the misalignment. 1.
  • the state is variable between a conductive state and a non-conductive state with the semiconductor structure.
  • the second electrode is arranged at a position where the state can change between a contact state in which it contacts the first connection terminal and a non-contact state in which it does not contact the first connection terminal, according to the positional deviation.
  • the semiconductor device according to . (9) the second electrode is in a different state between the contact state and the non-contact state when the positional deviation is equal to or less than a predetermined value and when the positional deviation exceeds the predetermined value;
  • the semiconductor device according to (8). (10) According to (9), the second electrode is in the non-contact state when the positional deviation is equal to or less than the predetermined value, and is in the contact state when the positional deviation exceeds the predetermined value.
  • the second electrode is in the contact state when the positional deviation is equal to or less than the predetermined value, and is in the non-contact state when the positional deviation exceeds the predetermined value.
  • semiconductor equipment (12) The semiconductor device according to (1), wherein the laminated structure has the first and second electrodes.
  • the first and second electrodes are arranged at positions where the states can change between a contact state in which they are in contact with each other and a non-contact state in which they are not in contact with each other. semiconductor equipment.
  • the first and second electrodes are in different states between the contact state and the non-contact state when the positional deviation is equal to or less than a predetermined value and when the positional deviation exceeds the predetermined value, ( 12) or a semiconductor device according to (13).
  • the first and second electrodes are in the non-contact state when the misalignment is equal to or less than the predetermined value, and are in the contact state when the misalignment exceeds the predetermined value.
  • the first and second electrodes are in the contact state when the positional deviation is equal to or less than the predetermined value, and are in the non-contact state when the positional deviation exceeds the predetermined value; ).
  • the laminated structure has the first and second electrodes, and the capacitance between the first and second electrodes may change according to the displacement.
  • the semiconductor device according to (1) arranged at a position.
  • the laminated structure has a detection system for detecting the magnitude and/or direction of the positional deviation by electrically detecting the positional relationship between the first and second electrodes, (12) to (17) ).
  • the laminated structure has a determination system provided in at least one of the first and second semiconductor structures and determining a change in electrical characteristics between the first and second electrodes, (12) to The semiconductor device according to any one of (18).
  • One of the first and second semiconductor structures includes a pixel portion having a photoelectric conversion element, and the other of the first and second semiconductor structures processes a signal output from the pixel portion, ( 1) The semiconductor device according to any one of (20).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)

Abstract

第１半導体構造及び／又は第２半導体構造の大型化を抑制しつつ、第１及び第２半導体構造の位置ずれを迅速且つ精度良く検出することができる半導体装置を提供する。　本技術に係る半導体装置は、第１及び第２半導体構造が重ねて接合された積層構造を備え、前記第１半導体構造は、前記第２半導体構造との接合面である第１接合面に露出する第１接続端子を有し、前記第２半導体構造は、前記第１半導体構造との接合面である第２接合面に露出する、前記第１接続端子と接合された第２接続端子を有し、前記積層構造は、前記第１半導体構造に設けられ、前記第１及び第２接続端子の位置ずれに応じて、前記第２半導体構造との間の電気的特性が変化しうる第１電極と、前記第２半導体構造に設けられ、前記位置ずれに応じて、前記第１半導体構造との間の電気的特性が変化しうる第２電極と、の少なくとも一方を有する、半導体装置である。

Description

半導体装置
　本開示に係る技術（以下「本技術」とも呼ぶ）は、半導体装置に関する。
　従来、第１及び第２半導体構造が重ねて接合された半導体装置が知られている（例えば特許文献１参照）。
国際公開第２０１３／１７９７６４号
　しかしながら、従来の半導体装置では、第１半導体構造及び／又は第２半導体構造の大型化を抑制しつつ、第１及び第２半導体構造の位置ずれを迅速且つ精度良く検出することに関して改善の余地があった。
　そこで、本技術は、第１半導体構造及び／又は第２半導体構造の大型化を抑制しつつ、第１及び第２半導体構造の位置ずれを迅速且つ精度良く検出することができる半導体装置を提供することを主目的とする。
　本技術は、第１及び第２半導体構造が重ねて接合された積層構造を備え、
　前記第１半導体構造は、前記第２半導体構造との接合面である第１接合面に露出する第１接続端子を有し、
　前記第２半導体構造は、前記第１半導体構造との接合面である第２接合面に露出する、前記第１接続端子と接合された第２接続端子を有し、
　前記積層構造は、
　前記第１半導体構造に設けられ、前記第１及び第２接続端子の位置ずれに応じて、前記第２半導体構造との間の電気的特性が変化しうる第１電極と、
　前記第２半導体構造に設けられ、前記位置ずれに応じて、前記第１半導体構造との間の電気的特性が変化しうる第２電極と、
　の少なくとも一方を有する、半導体装置である。
　前記積層構造は、前記第１電極を有し、前記第１電極は、前記第１接合面に露出するように前記第１半導体構造に設けられ、前記位置ずれに応じて、前記第２半導体構造と導通する状態と導通しない状態との間で状態が可変であってもよい。
　前記第１電極は、前記位置ずれに応じて、前記第２接続端子に接触する接触状態と接触しない非接触状態との間で状態が変化しうる位置に配置されていてもよい。
　前記第１電極は、前記位置ずれが所定値以下のときと該所定値を超えるときとで、前記接触状態と前記非接触状態との間での状態が異なっていてもよい。
　前記第１電極は、前記位置ずれが前記所定値以下のときに前記非接触状態にあり、前記位置ずれが前記所定値を超えたときに前記接触状態にあってもよい。
　前記第１電極は、前記位置ずれが前記所定値以下のときに前記接触状態にあり、前記位置ずれが前記所定値を超えたときに前記非接触状態にあってもよい。
　前記積層構造は、前記第２電極を有し、前記第２電極は、前記第２接合面に露出するように前記第２半導体構造に設けられ、前記位置ずれに応じて、前記第１半導体構造と導通する状態と導通しない状態との間で状態が可変であってもよい。
　前記第２電極は、前記位置ずれに応じて、前記第１接続端子に接触する接触状態と接触しない非接触状態との間で状態が変化しうる位置に配置されてもよい。
　前記第２電極は、前記位置ずれが所定値以下のときと該所定値を超えるときとで、前記接触状態と前記非接触状態との間での状態が異なっていてもよい。
　前記第２電極は、前記位置ずれが前記所定値以下のときに前記非接触状態にあり、前記位置ずれが前記所定値を超えたときに前記接触状態にあってもよい。
　前記第２電極は、前記位置ずれが前記所定値以下のときに前記接触状態にあり、前記位置ずれが前記所定値を超えたときに前記非接触状態にあってもよい。
　前記積層構造は、前記第１及び第２電極を有していてもよい。
　前記第１及び第２電極は、前記位置ずれに応じて、互いに接触する接触状態と接触しない非接触状態との間で状態が変化しうる位置に配置されてもよい。
　前記第１及び第２電極は、前記位置ずれが所定値以下のときと該所定値を超えるときとで、前記接触状態と前記非接触状態との間での状態が異なっていてもよい。
　前記第１及び第２電極は、前記位置ずれが前記所定値以下のときに前記非接触状態にあり、前記位置ずれが前記所定値を超えるときに前記接触状態にあってもよい。
　前記第１及び第２電極は、前記位置ずれが前記所定値以下のときに前記接触状態にあり、前記位置ずれが前記所定値を超えたときに前記非接触状態にあってもよい。
　前記積層構造は、前記第１及び第２電極を有し、前記第１及び第２電極は、前記位置ずれに応じて、前記第１及び第２電極の間の容量が変化しうる位置に配置されていてもよい。
　前記積層構造は、前記第１及び第２電極の位置関係を電気的に検出することにより前記位置ずれの大きさ及び／又は方向を検出する検出系を有していてもよい。
　前記積層構造は、前記第１及び第２半導体構造の少なくとも一方に設けられ、前記第１及び第２電極の間の電気的特性の変化を判定する判定系を有していてもよい。
　前記第１及び第２半導体構造は、大きさが異なっていてもよい。
図１Ａは、積層構造ＣＩＳの構成例（ウェハ単位）を模式的に示す分解斜視図である。図１Ｂは、積層構造ＣＩＳの構成例（チップ単位）を模式的に示す分解斜視図及び断面図である。 従来のＷｏＷの接合方法について説明するための図である。 図３Ａ及び図３Ｂは、従来のウェハ同士の位置合わせ方法を説明するための図である。 従来の位置合わせマークの拡大図である。 図５Ａは、従来のＣｏＣやＣｏＷの位置合わせ方法について説明するための図である。図５Ｂは、従来の多層構造の位置合わせにおける問題点を説明するための図である。 図６Ａ～図６Ｃは、従来の多層構造の層間の接合の問題点について説明するための図である。図６Ｄは、接続端子の小型化について説明するための図である。 図７Ａ及び図７Ｂは、それぞれ本技術の一実施形態に係る半導体装置の構成例１、２の断面構成を概略的に示す図である。図７Ｃは、本技術の一実施形態に係る半導体装置の構成例１、２の効果を説明するための図である。 本技術の一実施形態の実施例１に係る半導体装置の断面構成を概略的に示す図である。 図９Ａ～図９Ｄは、本技術の一実施形態の実施例１に係る半導体装置の平面構成例を模式的に示す図である。 本技術の一実施形態の半導体装置における第１及び第２半導体構造の接合時の状態を概略的に示す断面図である。 図１１Ａ及び図１１Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例１を示す図である。 図１２Ａ及び図１２Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例１を示す図である。 図１３Ａ及び図１３Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例２を示す図である。 図１４Ａ及び図１４Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例２を示す図である。 図１５Ａ及び図１５Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例３を示す図である。 図１６Ａ及び図１６Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例３を示す図である。 図１７Ａ及び図１７Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例４を示す図である。 図１８Ａ及び図１８Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例４を示す図である。 図１９Ａ及び図１９Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例５を示す図である。 図２０Ａ及び図２０Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例５を示す図である。 図２１Ａ及び図２２Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例６を示す図である。 図２２Ａ及び図２２Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例７を示す図である。 図２３Ａ及び図２３Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例８を示す図である。 図２４Ａ～図２４Ｅは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例９を示す図である。 図２５Ａ及び図２５Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例１０を示す図である。 本技術の一実施形態の半導体装置の位置ずれ検出系の構成例１１を示す図である。 図２７Ａ及び図２７Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例１２を示す図である。 図２８Ａ及び図２８Ｂは、本技術の一実施形態の半導体装置の位置ずれ検出系の構成例１３を示す図である。図２８Ｃは、選択回路を用いる例を示す図である。 本技術の一実施形態の半導体装置における回路の接続関係を示す図である。 複数のデバイスを順次検査する方法（ＪＴＡＧに準拠）を説明するための図である。 各デバイスに対して複数の検査内容を順次実施する方法（ＪＴＡＧに準拠）を説明するための図である。 位置ずれ検査回路をアナログTESTデバイス群に組み込んだ例を説明するための図である。 本技術の一実施形態の半導体装置の位置ずれ検査回路の構成例１を示す図である。 本技術の一実施形態の半導体装置の位置ずれ検査回路の構成例２を示す図である。 本技術の一実施形態の半導体装置の位置ずれ検査回路からの抵抗値の出力方法を説明するための図である。 本技術の一実施形態の半導体装置で実施される位置ずれ検出に用いられる、周辺機器を含むシステム構成例を示す図である。 本技術の一実施形態の半導体装置の製造時に実施される第１及び第２半導体構造の接合方法の一例について説明するためのフローチャートである。 図３７の位置ずれ検出処理の一例を説明するためのフローチャートである。 本技術の変形例１の半導体装置の断面構成図である。 本技術の変形例２の半導体装置の断面構成図である。 本技術の変形例３の半導体装置の断面構成図である。 図４２Ａは，本技術の変形例４の半導体装置の断面構成を模式的に示す図である。図４２Ｂ及び図４２Ｃは、本技術の変形例４の半導体装置の平面構成例を示す図である。 図４３Ａ及び図４３Ｂは、本技術の半導体装置の構成例２の製造方法の工程毎の断面図である。 図４４Ａ～図４４Ｃは、本技術の半導体装置の構成例２の製造方法の工程毎の断面図である。 図４５Ａ及び図４５Ｂは、本技術の半導体装置の構成例２の製造方法の工程毎の断面図である。 図４６Ａ～図４６Ｃは、それぞれ本技術の半導体装置の変形例５～７の半導体装置の断面構成を模式的に示す図である。 図４７Ａ及び図４７Ｂは、それぞれ本技術の半導体装置の変形例８、９の半導体装置の断面構成を模式的に示す図である。 本技術の一実施形態に係る半導体装置を備える電子機器の使用例を示す図である。 本技術の一実施形態に係る半導体装置を備える電子機器の一例の機能ブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下に添付図面を参照しながら、本技術の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。以下に説明する実施形態は、本技術の代表的な実施形態を示したものであり、これにより本技術の範囲が狭く解釈されることはない。本明細書において、本技術に係る半導体装置が複数の効果を奏することが記載される場合でも、本技術に係る半導体装置は、少なくとも１つの効果を奏すればよい。本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
　また、以下の順序で説明を行う。
０．導入
１．本技術の一実施形態の半導体装置
２．本技術の変形例
３．本技術のその他の変形例
４．本技術の一実施形態の半導体装置を備える電子機器の使用例
５．本技術の一実施形態の半導体装置を備える電子機器の他の使用例
６．移動体への応用例
７．内視鏡手術システムへの応用例
＜０．導入＞
（積層型ＣＩＳ）
　近年、イメージセンサ（固体撮像装置）には多様な機能が追加されており、例えば、スパースローモーションに対応するためＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）を搭載した３層構造の積層型ＣＭＯＳイメージセンサ（以下「積層型ＣＩＳ」と略称する）などが市販化されている（図１Ａ及び図１Ｂ参照）。当該積層型ＣＩＳは、例えば画素チップ、ＤＲＡＭチップ及びロジックチップが積層された積層構造を有する。当該積層型ＣＩＳは、ウェハ単位で３層が積層された後、ダイシングによってチップ単位に分割されて使用される。
　当該積層型ＣＩＳにおいて、画素基板（複数の画素チップを一連一体で含む基板）、ＤＲＡＭ基板（複数のＤＲＡＭチップを一連一体で含む基板）及びロジック基板（複数のロジックチップを一連一体で含む基板）は、同一サイズでなくてもよいが、同一サイズの方が効率の観点で好ましいため、同一サイズとされている。一方、各チップは、分割後のサイズを同一にするため、同一サイズで設計しておく必要がある。
　一方、例えば製品の仕様によって必要なＤＲＡＭの容量から計算されるＤＲＡＭチップのサイズと画素チップのサイズとが同じにならないような場合でも、ＤＲＡＭチップのサイズを画素チップのサイズに合せる必要があった。この場合、ＤＲＡＭチップのサイズを必要なサイズに抑えることができればコスト削減につながる。
（ＣｏＷ）
　そこで、コスト削減のために、基板同士を貼り合せるのではなく汎用サイズのチップを基板に貼りつけることが考えられる。この場合には、基板の余ったスペースに他の機能を有するチップを搭載して、機能を充実させることも可能となる。ウェハ（基板）上にチップを積層することをＣｏＷ（Ｃｈｉｐ　ｏｎ　Ｗａｆｅｒ）と呼ぶ。
　従来のハイブリッドＩＣなどは、ベースの基板に対してチップを貼りつけた後、基板とチップの電極同士をワイヤボンドなどで電気的に接続していたが、チップの外側に接続領域が必要となりスペースが無駄になる。また、ワイヤボンドの作業に時間がかかり、コストアップにつながってしまう。
（金属接合）
　そこで、基板のチップとの接合面に露出した接続端子と、チップの基板との接合面に露出した接続端子とを接合して電気的接続を行う金属接合（例えばＣｕ－Ｃｕ接合）を用いることで、基板とチップとの接合と同時に電気的接続も確保する技術も開発されている。この技術を用いることで、チップの外側の接続領域が不要になること、さらには接合と同時に電気的接続も行えるため、電気的接続のための作業時間も要せず、コストダウンにつながる。
（ＷｏＷを金属接合で行う場合の位置ずれ測定の概要）
　図２下図（図２上図のＰ－Ｐ線断面図）に示す従来の積層構造のように、ウェハサイズの基板Ｗ１、Ｗ２をそのまま積層する場合では、代表として基板内の２箇所以上で基板同士の位置ずれを測定すれば、チップ単位の位置ずれを測定する必要がない。一般に基板はＳｉからなるため、波長の長い赤外線を積層構造に照射して基板を透過した赤外線を赤外線に感度を持つイメージセンサで受光して基板内の２箇所以上で基板同士の位置ずれを測定することが可能である。さらに、貼り合せ時もベースとなる基板以外は薄膜化してあるため、さらに基板を透過させることができる。位置ずれを測定するための材料としては、配線材料の銅やアルミニウムを用いることで、赤外線を反射することができる。
（ＷｏＷを金属接合で行う場合の位置ずれ測定の詳細）
　図３Ａは、基板同士の位置ずれを計測するためのマークが設けられた積層構造（３層構造）を示している。この積層構造には、第１及び第２基板Ｗ１、Ｗ２の位置ずれを測定するためのマーク対Ｍ１２と、第２及び第３基板Ｗ２、Ｗ３の位置ずれを測定するためのマーク対Ｍ２３とが設けられている。マーク対Ｍ１２は、第１基板Ｗ１に形成されたマークと第２基板Ｗ２に形成されたマークとで構成されている。マーク対Ｍ２３は、第２基板Ｗ２に形成されたマークと第３基板Ｗ３に形成されたマークとで構成されている。各マークは、例えばＣｕ－Ｃｕ接合用の電極材料や、配線層などの材料を用いて作り込まれている。
　図３Ｂは、第１及び第２基板Ｗ１、Ｗ２を貼り合せたときのマーク対Ｍ１２付近の拡大図である。図３Ｂ中の濃色のマークは、マーク対Ｍ２３の第２基板Ｗ２に形成されたマークである。第１及び第２基板Ｗ１、Ｗ２を仮に貼り合せた後で、マーク対Ｍ１２を計測して第１及び第２基板Ｗ１、Ｗ２の位置ずれ量を測定する。該位置ずれ量が基準値以下であれば合格となり、永久接合するための工程を実施するが、該位置ずれ量が基準値を超えていれば、第１及び第２基板Ｗ１、Ｗ２の貼り合せをやり直して、再びマーク対Ｍ１２の計測を行う。計測時のマークを計測機が撮影した画像は図４上図（平面図）及び図４下図（断面図）のような状態になっており、図４上図中の矢印の部分の寸法を計測することで第１及び第２基板Ｗ１、Ｗ２の位置ずれ量を算出することができる。この際、回転成分も含まれるため、２つ以上のマーク対Ｍ１２を計測すれば、第１及び第２基板Ｗ１、Ｗ２の位置ずれ量を位置ずれ方向によらず基準値以下に抑えることが可能である。第２基板Ｗ２に第３基板Ｗ３を貼り合せるときも同様の工程を実施すればよい。よって、基板同士を接合する場合は、２箇所以上（２つ以上のマーク）を計測すればよく、すべてのチップ単位で位置ずれを測定する必要がない。
（ＣｏＣやＣｏＷを金属接合で行う場合の位置ずれ測定）
　図５Ａ上図（平面図）及びで図５Ａ下図（図５Ａ上図のＱ－Ｑ線断面図）に示すＣｏＣ（Ｃｈｉ　ｏｎ　Ｃｈｉｐ）やＣｏＷの場合も、下層のチップＣ１やウェハと、上層のチップＣ２との位置ずれをマークを用いて光透過により測定可能である。しかし、例えば図５Ｂ（断面図）に示す多層構造（例えばＣｏＷとＣｏＣの複合構造）の場合は、光透過によりマークを計測できないため、ウェハＷ及びチップＣに形成されたマークＭの相対位置を直接測定することになるが、この場合には測定精度が低下するおそれがある。
　ところで、ＣｏＣやＣｏＷでは、すべてのチップ単位で計測しなくても、電気的な機能検査により、ＬＳＩの機能をチェックすれば、接合されているか否かは確認できる。例えば、画素チップや画素基板にロジックチップやメモリチップを接合した場合などに、画素チップや画素基板に光を照射して、すべての画素（ピクセル）から信号がえられた場合は、接合されているということが確認できる。しかしながら、将来的に問題がないかどうかまでは確認できない。
　例えば図６Ａに示すような多層構造において、中間層のチップＣ側の接続端子ＣＴ１と上層のチップＣ側の接続端子ＣＴ２とが接触面積が著しく小さい状態で接合されている場合（図６Ｂ参照）でも、電気的な機能検査では合格と判定されてしまうが、接触面積が小さいことにより接触抵抗の上昇による発熱などの影響で劣化が進み、通常の寿命よりも短くなってしまうおそれがある。よって、ＣｏＣやＣｏＷでは、チップ単位で位置ずれを計測することが望ましい。
　しかし、すべてのチップ単位で位置ずれを測定する場合には、測定に長時間を要し、コストアップにつながる懸念がある。
（接続端子を大型化する手法）
　そこで、図６Ｃに示すように、接合される層同士の許容される最大の位置ずれ量（許容値）だけ、接続端子ＣＴ１、ＣＴ２のサイズを予め大きくしておくということが考えられる。これにより、すべてのチップ単位で検査を行わなくても全てのチップにおいて、接続端子同士の接合面積が十分にとれるため、図６Ｂのような接触面積が著しく小さくなるような不良が発生しない。しかしながら、仮に全ての接続端子を上記許容値だけ大きくすると、チップサイズが予定されたサイズよりも大きくなってしまい、コストアップにつながってしまう。
　以上の考察から、図６Ｄに示すように接続端子ＣＴ１、ＣＴ２の少なくとも一方（例えば両方）のサイズを小さく抑えつつ（チップサイズを小さく抑えつつ）、且つ、接合される層（半導体構造）同士の位置ずれを迅速且つ精度良く検出することができる半導体装置が望まれる。
（本技術の目的）
　そこで、発明者らは、鋭意検討の末、第１半導体構造及び／又は第２半導体構造の大型化を抑制しつつ、第１及び第２半導体構造の位置ずれを迅速且つ精度良く検出することができる半導体構造として、本技術に係る半導体装置を開発した。
≪１．本技術の一実施形態に係る半導体装置≫
　以下、本技術の一実施形態に係る半導体装置について図面を用いて説明する。先ず、本技術の一実施形態に係る半導体装置の概要を、構成例１、２を例にとって説明する。
＜構成例１＞
　図７Ａは、本技術の一実施形態に係る半導体装置の構成例１の断面構成を概略的に示す図である。構成例１の半導体装置１は、図７Ａに示すように、一例として、裏面照射型の固体撮像装置（イメージセンサ）を構成する。半導体装置１は、第１半導体構造ＳＳ１と第２半導体構造ＳＳ２とが重ねて接合された積層構造（例えば２層構造）を有する。第１半導体構造ＳＳ１は、電気的に接続された第１半導体基板ＳＳ１ａ及び第１配線層ＳＳ１ｂを有する。第２半導体構造ＳＳ２は、電気的に接続された第２半導体基板ＳＳ２ａ及び第２配線層ＳＳ２ｂを有する。第１及び第２半導体構造ＳＳ１、ＳＳ２は、第１及び第２配線層ＳＳ１ｂ、ＳＳ２ｂが向かい合わせに接合されている。すなわち、第１半導体構造ＳＳ１の第２半導体構造ＳＳ２との接合面は、第１配線層ＳＳ１ｂの第２配線層ＳＳ２ｂとの接合面であり、第２半導体構造ＳＳ２の第１半導体構造ＳＳ１との接合面は、第２配線層ＳＳ２ｂの第１配線層ＳＳ１ｂとの接合面である。第１半導体構造ＳＳ１は、一例として、第１半導体基板ＳＳ１ａにロジック回路が形成されたロジックチップである。第２半導体構造ＳＳ２は、一例として、第２半導体基板ＳＳ２ａに光電変換素子（例えばＰＤ：フォトダイオード）を有する画素がアレイ状に複数配置された画素チップである。第２半導体基板ＳＳ２ａ上には、画素毎にカラーフィルタＣＦ及びオンチップレンズＯＬが設けられている。
　第１半導体構造ＳＳ１は、第２半導体構造ＳＳ２との接合面である第１接合面ＪＳ１に露出する第１接続端子ＣＴ１を有し、第２半導体構造ＳＳ２は、第１半導体構造ＳＳ１との接合面である第２接合面ＪＳ２に露出する、第１接続端子ＣＴ１と例えば金属接合で接合された第２接続端子ＣＴ２を有する。上記積層構造は、第１半導体構造ＳＳ１に設けられ、第１及び第２接続端子ＣＴ１、ＣＴ２の位置ずれに応じて、第２半導体構造ＳＳ２との間の電気的特性が変化しうる第１電極Ｅ１と、第２半導体構造にＳＳ２に設けられ、該位置ずれに応じて、第１半導体構造ＳＳ１との間の電気的特性が変化しうる第２電極Ｅ２とを有する。第１接続端子ＣＴ１は、第１配線層ＳＳ１ｂの第１半導体基板ＳＳ１ａ側の面に露出して設けられた第３接続端子ＣＴ３とビアＶを介して接続されている。第１電極Ｅ１は、第１配線層ＳＳ１ｂの第１半導体基板ＳＳ１ａ側の面に露出して設けられた第３電極Ｅ３とビアＶを介して接続されている。
　詳述すると、第１電極Ｅ１は、第１接合面ＪＳ１に露出するように第１半導体構造ＳＳ１に設けられ、第１及び第２接続端子ＣＴ１、ＣＴ２の位置ずれに応じて、第２半導体構造ＳＳ２と導通する状態と導通しない状態との間で状態が可変である。第２電極Ｅ２は、第２接合面ＪＳ２に露出するように第２半導体構造ＳＳ２に設けられ、第１及び第２接続端子ＣＴ１、ＣＴ２の位置ずれに応じて、第１半導体構造ＳＳ１と導通する状態と導通しない状態との間で状態が可変である。
　より詳細には、第１及び第２電極Ｅ１、Ｅ２は、第１及び第２接続端子ＣＴ１、ＣＴ２の位置ずれに応じて、互いに接触する接触状態と互いに接触しない非接触状態との間で状態が変化しうる位置に配置されている。
　具体的には、第１及び第２電極Ｅ１、Ｅ２は、第１及び第２接続端子ＣＴ１、ＣＴ２の位置ずれが所定値（例えば許容値）以下のときと該所定値を超えたときとで、互いに接触する接触状態と互いに接触しない非接触状態との間での状態が異なる。
　例えば、第１及び第２電極Ｅ１、Ｅ２は、第１及び第２接続端子ＣＴ１、ＣＴ２の位置ずれが所定値（例えば許容値）以下のときに互いに接触し、該所定値を超えたときに互いに非接触となる位置に配置されている。なお、第１及び第２電極Ｅ１、Ｅ２は、第１及び第２接続端子ＣＴ１、ＣＴ２の位置ずれが所定値（例えば許容値）以下のときに互いに非接触となり、該所定値を超えたときに互いに接触する位置に配置されていてもよい。
　構成例１の半導体装置１では、第１及び第２電極Ｅ１、Ｅ２の導通検査を行うことにより、第１及び第２接続端子ＣＴ１、ＣＴ２の位置ずれが所定値（例えば許容値）以下か否かを検出することができる。半導体装置１によれば、第１及び第２接続端子ＣＴ１、ＣＴ２の位置ずれを迅速且つ精度良く検出できる。
＜構成例２＞
　図７Ｂは、本技術の一実施形態に係る半導体装置の構成例２の断面構成を概略的に示す図である。構成例２の半導体装置２は、図７Ｂに示すように、第１半導体構造ＳＳ１と第２半導体構造ＳＳ２と第３半導体構造ＳＳ３とが積層された積層構造（３層構造）を有する。構成例２の半導体装置２は、構成例１の半導体装置１の第１半導体構造ＳＳ１の、第２半導体構造ＳＳ２側とは反対側の面（下面）に第３半導体構造ＳＳ３が接合された構成を有する。第３半導体構造ＳＳ３は、電気的に接続された第３半導体基板ＳＳ３ａ及び第３配線層ＳＳ３ｂを有する。第３半導体構造ＳＳ３は、一例として、第３半導体基板ＳＳ３ａにメモリ回路が形成されたメモリチップである。第３配線層ＳＳ３ｂは、第１半導体基板ＳＳ１ａの下方に積層されている。第３接続端子ＣＴ３は、第３配線層ＳＳ３ｂの第１半導体基板ＳＳ１ａ側の面に露出して設けられた第４接続端子ＣＴ４と、第１半導体基板ＳＳ１ａを貫通する貫通電極ＴＳＶを介して接続されている。
＜構成例１、２の半導体装置の効果＞
　以上説明した構成例１、２の半導体装置１、２によれば、図７Ｃに示すように第１接続端子ＣＴ１、ＣＴ２の接続端子のサイズを小さくしつつ（第１及び第２半導体構造ＳＳ１、ＳＳ２の大型化を抑制しつつ）、第１及び第２接続端子ＣＴ１、ＣＴ２の位置ずれを迅速且つ精度良く検出することができる。
　次に、本技術の一実施形態に係る半導体装置の詳細を、幾つかの実施例を挙げて説明する。
＜実施例１＞
　図８は、本技術の一実施形態の実施例１に係る半導体装置１０の断面構成を概略的に示す図である。図９Ａ～図９Ｄは、本技術の一実施形態の実施例１に係る半導体装置１０の平面構成例を模式的に示す図である。
（全体構成）
　半導体装置１０は、一例として、裏面照射型の固体撮像装置（イメージセンサ）を構成する。半導体装置１０は、一例として、第１及び第２半導体構造１００、２００が重ねて接合された積層構造（例えば２層構造）を有する。半導体装置１０では、一例として、第１半導体構造１００上に複数（例えば２つ）の第２半導体構造２００が例えばＣｏＷで積層されている。すなわち、第２半導体構造２００は、第１半導体構造１００よりも小さい。
　第１半導体構造１００は、積層された第１半導体基板１０１及び第１配線層１０２を有する。第２半導体構造２００は、積層された第２半導体基板２０１及び第２配線層２０２を有する。第１及び第２半導体構造１００、２００は、第１及び第２配線層１０２、２０２が向かい合わせに接合されている。
　第１半導体構造１００は、第２半導体構造２００との接合面である第１接合面ＪＳ１に露出する第１接続端子１０２ｅ１を有する。第２半導体構造２００は、第１半導体構造１００との接合面である第２接合面ＪＳ２に露出する、第１接続端子１０２ｅ１と接合された第２接続端子２０２ｅを有する。第１及び第２接続端子１０２ｅ１、２０２ｅのサイズは、一例として、略同一とされている。
　第１接続端子１０２ｅ１には、一例として、第２半導体構造２００に電力を供給するためのもの（電源線用）と、第２半導体構造２００と信号のやり取りを行うためのもの（信号線用）がある。第２接続端子２０２ｅには、一例として、第１半導体構造１００から電力の供給を受けるためのもの（電源線用）と、第１半導体構造２００と信号のやり取りを行うためのもの（信号線用）がある。
　上記積層構造は、第１半導体構造１００に設けられ、第１及び第２接続端子１０２ｅ１、２０２ｅの位置ずれに応じて、第２半導体構造２００との間の電気的特性が変化しうる第１電極１０２ｅ２を有する。第１電極１０２ｅ２は、該位置ずれの検査に用いられることから「検査電極」と呼んでもよい。
　詳述すると、第１電極１０２ｅ２は、第１接合面ＪＳ１に露出するように第１半導体構造１００に設けられ、第１及び第２接続端子１０２ｅ１、２０２ｅの位置ずれに応じて、第２半導体構造２００と導通する状態と導通しない状態との間で状態が可変である。
　より詳細には、第１電極１０２ｅ２は、第１及び第２接続端子１０２ｅ１、２０２ｅの位置ずれに応じて、第２接続端子ＣＴ２に接触する接触状態と接触しない非接触状態との間で状態が変化しうる位置に配置される。
　具体的には、第１電極１０２ｅ２は、第１及び第２接続端子１０２ｅ１、２０２ｅの位置ずれが所定値（例えば許容値）以下のときと該所定値を超えたときとで、第２接続端子２０２ｅと接触する接触状態と接触しない非接触状態との間での状態が異なる。
（第１半導体構造）
　第１半導体基板１０１には、一例として画素部が設けられている。画素部は、一例として２次元配置された複数の画素を有する。各画素は、少なくとも１つの光電変換素子（例えばＰＤ（フォトダイオード））を有する。各画素は、第１半導体基板１０１の裏面側から光が照射される裏面照射型の画素である。第１半導体基板１０１の裏面（第１配線層１０２側とは反対側の面）に、画素毎にカラーフィルタ及びオンチップレンズが設けられていてもよい。第１半導体基板１０１は、例えばＳｉ基板、Ｇｅ基板、ＧａＡｓ基板、ＩｎＧａＡｓ基板等である。第１半導体構造１００は、例えば画素基板とも呼ばれる。
　第１半導体基板１０１には、さらに、一例として、複数の画素を制御する制御回路（アナログ素子）と、画素部から出力された電気信号（アナログ信号）をＡ／Ｄ変換するＡ／Ｄ変換器（アナログ回路）とが設けられている。
　制御回路は、例えばトランジスタ等の回路素子を有する。詳述すると、制御回路は、一例として、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を含んで構成される。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタ追加して４つのトランジスタで構成することもできる。単位画素の等価回路は通常と同様であるので、詳細説明は省略する。画素は、１つの単位画素として構成することができる。また、画素は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードが、転送トランジスタを構成するフローティングディフュージョン、及び転送トランジスタ以外の他のトランジスタを共有する構造である。
　第１配線層１０２は、一例として、絶縁膜１０２Ｉ内に複数の内部配線１０２ａ、１０２ｂ、１０２ｃ、１０２ｄが第１半導体基板１０１側からこの順に積層された多層配線層である。積層方向に隣接する内部配線は、ビアを介して接続されている。内部配線１０２ｄは、ビアを介して第１接続端子１０２ｅ１と接続されている。内部配線１０２ａは、第１半導体基板１０１の第１配線層１０２側の面に露出して設けられたランドにビアを介して接続されている。第１半導体基板１０１の第１配線層１０２側の面のランドの周囲には、素子間のリーク電流を防ぐシャロートレンチアイソレーション型のトレンチＴＲが形成されている。各内部配線は、例えばＣｕ、Ａｌ、Ｗ、Ａｕ、Ｃｏ、Ｔａ、Ｔｉなどで構成され、絶縁膜１０２Ｉは、例えばシリコン酸化膜、シリコン窒化膜などで構成される。第１接合面ＪＳ１の、第２半導体構造２００の周辺の部分には、電極パッド１５０が露出して設けられている。電極パッド１５０は、ビアを介して内部配線１０２ｄに接続されている。
（第２半導体構造）
　各第２半導体構造２００は、一例として、画素部から出力された信号を処理する処理回路を含むチップである。第２半導体構造２００は、例えばロジック回路を含むロジックチップ、メモリチップ、アナログチップ（例えば上記制御回路、Ａ／Ｄ変換器等を含むチップ）、ＧＰＳチップ、ＣＰＵチップ、ＦＰＧＡチップ、インターフェースチップ及びＡＩチップのいずれかである。なお、インターフェースチップは、信号の入出力を行うインターフェース回路を含む。ＡＩチップは、ＡＩ（人工知能）による学習機能を有するＡＩ回路を含む。なお、複数の第２半導体構造２００は、例えば第１半導体構造１００としての画素基板に積層されたロジックチップ及びメモリチップであってもよいし（図９Ａ参照）、例えば第１半導体構造１００としての画素基板に積層されたロジックチップ、メモリチップ及びＡＩチップであってもよいし（図９Ｂ参照）、例えば第１半導体構造１００としての画素基板に積層されたＧＰＳチップ及びメモリチップであってもよいし（図９Ｃ参照）、例えば第１半導体構造１００としての画素基板に積層されたＣＰＵチップ、ＦＰＧＡチップ及びメモリチップであってもよい（図９Ｄ参照）。複数の第２半導体構造２００としてのチップの組み合わせは、上述のものに限定されず、適宜変更可能である。
　ここで、複数の第２半導体構造２００の１つがロジックチップである場合を例にとって説明する。第２半導体基板２０１には、一例として、ロジック回路が設けられ、該ロジック回路が第２配線層２０２に電気的に接続されている。ロジック回路は、トランジスタを含み、画素部から出力されたアナログ信号がＡ／Ｄ変換器でＡ／Ｄ変換されたデジタル信号を処理する。第２半導体基板２０１は、例えばＳｉ基板、Ｇｅ基板、ＧａＡｓ基板、ＩｎＧａＡｓ基板等である。
　第２配線層２０２は、一例として、絶縁膜２０２Ｉ内に複数の内部配線２０２ａ、２０２ｂ、２０２ｃ、２０２ｄが第２半導体基板２０１側からこの順に積層された多層配線層である。積層方向に隣接する内部配線は、ビアを介して接続されている。内部配線２０２ｄは、ビアを介して第２接続端子２０２ｅと接続されている。内部配線２０２ａは、第２半導体基板２０１の第２配線層２０２側の面に露出して設けられたランドにビアを介して接続されている。第２半導体基板２０１の第２配線層２０２側の面のランドの周囲には、素子間のリーク電流を防ぐシャロートレンチアイソレーション型のトレンチＴＲが形成されている。各内部配線は、例えばＣｕ、Ａｌ、Ｗ、Ａｕ、Ｃｏ、Ｔａ、Ｔｉなどで構成され、絶縁膜２０２Ｉは、例えばシリコン酸化膜、シリコン窒化膜などで構成される。
（検査回路）
　第１半導体構造１００には、一般的な検査回路（通常の半導体回路の合否をチェックするための検査回路）が設けられている。第１半導体構造１００内で当該検査回路と検査電極である第１電極１０２ｅ２とを電気的に接続してもよい。例えば、第１電極１０２ｅ２と電流の流れを感知する検査回路とを接続した場合、電流が流れたら合格、電流が流れない場合は不合格という判定ができる。
（位置ずれ検出の例）
　図８に示すように、一例として、第１半導体構造１００と左側の第２半導体構造２００との位置ずれが許容値以下であり、第２接続端子２０２ｅと第１電極１０２ｅ２とが接触していない。このとき、例えば該第２半導体構造２００の周辺にある電極パッド１５０を介して第１配線層１０２に電流を注入すると第１半導体構造１００内に電流パスＣＰ１（図８の左側の破線参照）が生成されるが、第２半導体構造２００には電流が流れず、第２半導体構造２００内の処理回路は動作しない。
　一方、図８に示すように、一例として、第１半導体構造１００と右側の第２半導体構造２００との位置ずれが許容値を超えており、第２接続端子２０２ｅと第１電極１０２ｅ２とが接触している。このとき、例えば該第２半導体構造２００の周辺にある電極パッド１５０を介して第１配線層１０２に電流を注入すると第１半導体構造１００内に電流パスＣＰ２（図８の右側の破線参照）が生成され、第２半導体構造２００に電流が流れ、第２半導体構造２００内の処理回路が動作する。裏を返せば、電極パッド１５０を介して第１配線層１０２に電流を注入したときに、処理回路が動作しない場合には第１及び第２半導体構造１００、２００の位置ずれが許容値以下であると推定でき（合格と判定でき）、処理回路が動作した場合には第１及び第２半導体構造１００、２００の位置ずれが許容値を超えたと推定できる（不合格と判定できる）。
　ところで、半導体装置１０は、製造時に、一例として図１０に示すように、第２半導体構造２００が第１半導体構造１００に接合（仮接合又は本接合）される。この接合後、検査電極を含む位置ずれ検出系を用いて第１及び第２接続端子の位置ずれを検査することができる。以下、位置ずれ検出系の幾つかの構成例について説明する。なお、図８では、後述する位置ずれ検出系の構成例１が代表的に図示されている。
（位置ずれ検出系の構成例１）
　図１１Ａ及び図１１Ｂは、それぞれ第１接続端子１０２ｅ１と第１電極１０２ｅ２とがオープン状態にあるときの位置ずれ検出系の構成例１を示す断面図及び平面図である。図１２Ａ及び図１２Ｂは、それぞれ第１接続端子１０２ｅ１と第１電極１０２ｅ２とがショート状態にあるときの位置ずれ検出系の構成例１を示す断面図及び平面図である。
　位置ずれ検出系の構成例１では、図１１Ａ及び図１１Ｂに示すように、第１電極１０２ｅ２は、第１接続端子１０２ｅ１を取り囲むように枠状に設けられている。第１電極１０２ｅ２と第１接続端子１０２ｅ１との間のクリアランスは、一例として、第１及び第２接続端子１０２ｅ１、２０２ｅ位置ずれの許容値（許容される最大の位置ずれ量）以下の所定値（例えば許容値）に設定されている。なお、第１及び第２接続端子１０２ｅ１、２０２ｅの位置ずれが許容値を遥かに上回るほど大きい場合には、基板やチップに形成された回路が動作しなくなることから異常が分かる。
　第１電極１０２ｅ２は、例えば図１１Ａ及び図１１Ｂに示すように、第１及び第２接続端子１０２ｅ１、２０２ｅの位置ずれが上記所定値以下のときと該所定値を超えたときとで、第２接続端子２０２ｅと接触する接触状態と接触しない非接触状態との間での状態が異なる。
　例えば図１１Ａ及び図１１Ｂに示す状態では、第１及び第２接続端子１０２ｅ１、２０２ｅの位置ずれが上記所定値以下であり、第１電極１０２ｅ２は、第２接続端子２０２ｅと非接触の状態にある（電気的に絶縁された状態にある）。この場合、第１接続端子１０２ｅ１と第１電極１０２ｅ２との間に電圧を印加しても電流は流れない。
　一方、位置ずれ検出系の構成例１において、図１２Ａ及び図１２Ｂに示す状態では、第１及び第２接続端子１０２ｅ１、２０２ｅの位置ずれが上記所定値を超え、第１電極１０２ｅ２は、第２接続端子２０２ｅと接触した状態にある（電気的に接続された状態にある）。この場合、第１接続端子１０２ｅ１と第１電極１０２ｅ２との間に電圧を印加すると、第２接続端子２０２ｅを経由して電流が流れる。電流が流れた場合を不合格とした場合、図１１Ａ及び図１１Ｂに示す状態は合格、図１２Ａ及び図１２Ｂに示す状態は不合格と判定することが可能である。また、検査電極としての第１電極１０２ｅ２が１箇所のみに設けられても、第１及び第２接続端子１０２ｅ１、２０２ｅにたまたま検査電極を中心に回転のずれが生じた場合は、その中心に位置する検査電極には電流が流れないので合格と判定されてしまうが、該検査電極から遠く離れた箇所にも別の検査電極が設けられた場合には同様の回転のずれが生じたときに該別の検査電極に電流が流れることが起こり得る。よって、検査電極は、少なくとも２箇所に設けられることが好ましい。
（位置ずれ検出系の構成例２）
　位置ずれ検出系の構成例２では、図１３Ａ（断面図）及び図１３Ｂ（平面図）に示すように、検査電極としての第２電極２０２ｅ２が第２半導体構造２００に設けられている。図１３Ａにおいて、一点鎖線は、第１及び第２半導体構造１００、２００の接合界面ＪＩを示す。
　第２電極２０２ｅ２は、第２接続端子２０２ｅ１を取り囲むように枠状に設けられている。第２電極２０２ｅ２と第２接続端子２０２ｅ１との間のクリアランスは、一例として、第１及び第２接続端子１０２ｅ、２０２ｅ１の位置ずれの許容値（許容される最大の位置ずれ量）以下の所定値（例えば許容値）に設定されている。
　図１３Ａ及び図１３Ｂに示す状態では、第１及び第２接続端子１０２ｅ、２０２ｅ１の位置ずれが上記所定値以下であり、第２電極２０２ｅ２と第１接続端子１０２ｅとが非接触の状態にある（電気的に絶縁された状態にある）。この場合、第２接続端子２０２ｅ１と第２電極２０２ｅ２との間に電圧を印加しても電流は流れない。
　一方、図１４Ａ（断面図）及び図１４Ｂ（平面図）に示す状態では、第１及び第２接続端子１０２ｅ、２０２ｅ１の位置ずれが上記所定値を超え、第２電極２０２ｅ２と第１接続端子１０２ｅとが接触した状態にある（電気的に接続された状態にある）。この場合、第２接続端子２０２ｅ１と第２電極２０２ｅ２との間に電圧を印加すると、第１接続端子１０２ｅを経由して電流が流れる。電流が流れた場合を不合格とした場合、図１３Ａ及び図１３Ｂに示す状態は合格、図１４Ａ及び図１４Ｂに示す状態は不合格と判定することが可能である。また、検査電極としての第２電極２０２ｅ２が１箇所のみに設けられても、第１及び第２接続端子１０２ｅ、２０２ｅ１にたまたま検査電極を中心に回転のずれが生じた場合は、その中心に位置する検査電極には電流が流れないので合格と判定されてしまうが、該検査電極から遠く離れた箇所にも別の検査電極が設けられた場合には同様の回転のずれが生じたときに該別の検査電極に電流が流れることが起こり得る。よって、検査電極は、少なくとも２箇所に設けられることが好ましい。
（位置ずれ検出系の構成例３）
　図１５Ａ及び図１５Ｂは、それぞれ第１接続端子１０２ｅ１と第１電極１０２ｅ２とがショート状態にあるときの位置ずれ検出系の構成例３を示す断面図及び平面図である。
　位置ずれ検出系の構成例３では、一例として、図１５Ａ及び図１５Ｂに示すように、複数（例えば４つ）の第１電極１０２ｅ２（検査電極）が第１接続端子１０２ｅ１を四方から取り囲むように配置されている。第２接続端子２０２ｅは、一例として、第１接続端子１０２ｅ１と４つの第１電極１０２ｅ２とに同時に接触可能なサイズを有している。第１接続端子１０２ｅ１と各第１電極１０２ｅ２との間のクリアランスは、第１及び第２接続端子１０２ｅ１、２０２ｅの位置ずれの許容値以下の所定値（例えば許容値）とされている。４つの第１電極１０２ｅ２を併せて「検査電極群」とも呼ぶ。
　位置ずれ検出系の構成例３では、複数の第１電極１０２ｅ２の一部は、第１及び第２接続端子１０２ｅ１、２０２ｅの位置ずれが上記所定値以下のときと該所定値を超えるときとで、第２接続端子２０２ｅと接触する接触状態と接触しない非接触状態との間での状態が異なる。
　位置ずれ検出系の構成例３では、例えば図１５Ａ及び図１５Ｂに示す状態のように第１及び第２接続端子１０２ｅ１、２０２ｅの位置ずれが上記所定値以下のときは、４つの第１電極１０２ｅ２と第２接続端子２０２ｅとが接触している。このとき、４つの第１電極１０２ｅ２と第１接続端子１０２ｅ１との間に電圧を印加すると、各第１電極１０２ｅ２と第１接続端子１０２ｅ１との間に第２接続端子２０２ｅを介して電流が流れる。一方、例えば図１６Ａ及び図１６Ｂのような所定値（例えば許容値）を超える位置ずれが発生した場合には、例えば１つの第１電極１０２ｅ２と第２接続端子２０２ｅとが非接触の状態（電気的に絶縁された状態）となる。このとき、４つの第１電極１０２ｅ２と第１接続端子１０２ｅ１との間に電圧を印加すると、当該１つの第１電極１０２ｅ２と第１接続端子１０２ｅ１との間に電流が流れないので、該位置ずれが上記所定値を超えたことと該位置ずれの方向を検出することができる。すなわち、位置ずれ検出系の構成例３では、第１接続端子１０２ｅ１と全ての第１電極１０２ｅ２とがショート時に合格で、第１接続端子１０２ｅ１と一部の第１電極１０２ｅ２とがオープン時に不合格となる。
　また、構成例３においても、回転を伴う位置ずれの回転中心が検査電極群の中心と近い場合に、該位置ずれを検出できない可能性があるため、２箇所以上に検査電極群を設けることが好ましい。なお、ここでは、検査電極群が第１半導体構造１００に設けられる例を示したが、第２半導体構造２００に設けられてもよい。この場合には、第２接続端子２０２ｅ１と各第２電極２０２ｅ２とがショート時に合格で、第２接続端子２０２ｅ１と一部の第２電極２０２ｅ２とがオープン時に不合格となる。
（位置ずれ検出系の構成例４）
　図１７Ａ（断面図）及び図１７Ｂ（平面図）は、位置ずれ検出系の構成例４において、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが所定値（例えば許容値）以下の状態（合格になる状態）を示す。
　位置ずれ検出系の構成例４では、図１７Ａ（断面図）及び図１７Ｂ（平面図）に示すように、第１半導体構造１００に検査電極としての第１電極１０２ｅ２が設けられ、且つ、第２半導体構造２００に検査電極としての第２電極２０２ｅ２が設けられている。
　第１及び第２電極１０２ｅ２、２０２ｅ２は、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれに応じて、互いに接触する接触状態と互いに接触しない非接触状態との間で状態が変化しうる位置に配置される。
　詳述すると、第１及び第２電極１０２ｅ２、２０２ｅ２は、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが所定値（例えば許容値）以下のときと該所定値を超えるときとで、互いに接触する接触状態と互いに接触しない非接触状態との間での状態が異なる。
　より詳細には、第１及び第２電極１０２ｅ２、２０２ｅ２は、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが所定値（例えば許容値）以下のときに接触状態にあり、該位置ずれが該所定値を超えたときに非接触状態にある。なお、第１及び第２電極１０２ｅ２、２０２ｅ２は、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが所定値（例えば許容値）以下のときに非接触状態にあり、且つ、該位置ずれが該所定値を超えたときに接触状態にあってもよい。
　第１及び第２電極１０２ｅ２、２０２ｅ２のサイズは、一例として、上記所定値（例えば許容値）以下の略同一サイズとされている。
　図１７Ａ及び図１７Ｂに示すように、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが０のときは、第１及び第２接続端子１０２ｅ１、２０２ｅ１が重なるとともに、第１及び第２電極１０２ｅ２、２０２ｅ２が重なる。
　構成例４では、一例として、第１半導体構造１００内に検査回路が設けられており、該検査回路と第１電極１０２ｅ２とが電気的に接続されている。当該検査回路は、第１及び第２電極１０２ｅ２、２０２ｅ２の間の電気的特性の変化（例えば導通／非導通）を判定する判定系として機能する。
　第２電極２０２ｅ２は、第２半導体構造２００の内部で電源線に接続されている。例えば図１７Ａ及び図１７Ｂに示す状態では、第１半導体構造１００に設けられた第１電極１０２ｅ２（検査電極）は、第２半導体構造２００に設けられた第２電極２０２ｅ２（検査電極）と接触しているため（電気的に接続されているため）、電圧がかかっている。このため、第１電極１０２ｅ２を介して検査回路に電流が流れる。よって、検査回路に電流が流れているときは合格と判定できる。なお、上記電源線に代えて、何らかの電位差が生じる信号線を用いてもよい。
　図１８Ａ（断面図）及び図１８Ｂ（平面図）は、位置ずれ検出系の構成例４において、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが所定値（例えば許容値）を超えたときの状態（不合格になる場合）を示す。
　ここで、電源線用の第１及び第２接続端子１０２ｅ１、２０２ｅ１は電流を流すために比較的大きく（例えば１２０μｍ程度に）設計されているが、チップサイズを低減するために信号線用の第１及び第２接続端子１０２ｅ１、２０２ｅ１は比較的小さく（例えば６０μｍ程度に）設計されている。電源線用や信号線用の第１及び第２接続端子１０２ｅ１、２０２ｅ１は僅かでも接触していれば電気的に接続されるため、機能試験では合格になってしまう。そこで、構成例４では、一例として、第１及び第２電極１０２ｅ２、２０２ｅ２の幅Ｗを第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれの許容値以下、例えば許容値にα（安全率）を乗じた値（例えば１５μｍ）に設定している。
　例えば図１８Ａ及び図１８Ｂに示す状態では、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが幅Ｗ（例えば１５μｍ）を超えており、第１及び第２電極１０２ｅ２、２０２ｅ２は互いに非接触の状態（電気的に絶縁された状態）にある一方、電源線用及び信号線用の第１及び第２接続端子１０２ｅ１、２０２ｅ２は当該位置ずれがあってもなお十分な接触面積が確保され、将来的にも導通性が保証される。図１８Ａ及び図１８Ｂに示す状態では、第１電極１０２ｅ２を介して検査回路に電流が流れないため、不合格と判定できる。
（位置ずれ検出系の構成例５）
　図１９Ａ（断面図）及び図１９Ｂ（平面図）は、位置ずれ検出系の構成例５において、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが所定値（例えば許容値）以下の状態（合格になる状態）を示す。
　位置ずれ検出系の構成例５では、第２半導体構造２００に検査回路が設けられており、該検査回路と第２電極２０２ｅ２とが電気的に接続されている。
　第２半導体構造２００は、チップ状に個片化する前は半導体基板（ウェハ）のサイズ（例えば３００ｍｍ）と同じサイズであり、基板状態のときに設けられた検査回路で検査を行い、合格品のみを利用することも可能である。このような第２半導体構造２００を利用する場合は、第２半導体構造２００に設けられた検査回路を用いることも可能である。
　第１電極１０２ｅ２は、第１半導体構造２００の内部で電源線に接続されている。例えば図１９Ａ及び図１９Ｂに示す状態では、第２半導体構造２００に設けられた第２電極２０２ｅ２（検査電極）は、第１半導体構造１００に設けられた第１電極１０２ｅ２（検査電極）と接触しているため（電気的に接続されているため）、電圧がかかっている。このため、第２電極２０２ｅ２を介して検査回路に電流が流れる。よって、検査回路に電流が流れているときは合格と判定できる。なお、上記電源線に代えて、何らかの電位差が生じる信号線を用いてもよい。
　一方、図２０Ａ及び図２０Ｂに示す状態では、第１及び第２電極１０２ｅ２、２０２ｅ２が非接触状態にあるため（電気的に絶縁された状態にあるため）、第２電極２０２ｅ２を介して検査回路に電流が流れない。よって、検査回路に電流が流れていないときは不合格と判定できる。
（位置ずれ検出系の構成例６）
　図２１Ａ（断面図）及び図２１Ｂ（平面図）は、位置ずれ検出系の構成例６において、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが所定値（例えば許容値）以下の状態（合格になる状態）を示す。
　位置ずれ検出系の構成例６では、図２１Ａ及び図２１Ｂに示すように、平面視において、枠状の第１電極１０２ｅ２が第２電極２０２ｅ２を取り囲むように設けられる。平面視における第１及び第２電極１０２ｅ２、２０２ｅ２の間のクリアランスは、許容値以下の所定値（例えば１５μｍ）とされている。図２１Ａ及び図２１Ｂに示す状態では、第１及び第２電極１０２ｅ２、２０２ｅ２が非接触の状態にあるため、第１半導体構造１００に設けられた検査回路に電流が流れない。よって、検査回路に電流が流れないときは合格と判定できる。
　一方、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが所定値を超えると、第１及び第２電極１０２ｅ２、２０２ｅ２が接触状態となり、第１半導体構造１００に設けられた検査回路に電流が流れる。よって、検査回路に電流が流れたときは不合格と判定できる。
　なお、第１電極１０２ｅ２は、平面視において第２電極２０２ｅ２を取り囲むように複数設けられてもよい。また、平面視において、枠状の第２電極２０２ｅ２又は複数の第２電極２０２ｅ２が第１電極１０２ｅ２を取り囲むように設けられてもよい。
（位置ずれ検出系の構成例７）
　図２２Ａ（断面図）及び図２２Ｂ（平面図）は、位置ずれ検出系の構成例７において、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが所定値（例えば許容値）以下の状態（合格になる状態）を示す。
　位置ずれ検出系の構成例７は、図２２Ａ及び図２２Ｂに示すように、第２半導体構造２００に検査回路が設けられている点を除いて、位置ずれ検出系の構成例７と同様の構成を有する。
（位置ずれ検出系の構成例８）
　位置ずれ検出系の構成例８は、図２３Ａ及び図２３Ｂに示すように、第１及び第２接続端子の位置ずれ量及び位置ずれ方向を検出可能な構成を有している。
　構成例８の位置ずれ検出系は、第１及び第２半導体構造１００、２００が重ねて接合された積層構造に設けられ、第１及び第２電極１０２ｅ２、２０２ｅ２の位置関係を電気的に検出することにより、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれの大きさ（位置ずれ量）及び／又は方向（位置ずれ方向）を検出する。
　構成例８は、Ｋｅｌｖｉｎの理論を応用した位置ずれ計測を行う構成（シート抵抗が不要な方法）を有している。
　構成例８における、第１及び第２半導体構造１００、２００の接合時の位置ずれ計測の原理について図２３Ａ（平面図）及び図２３Ｂ（断面図）を参照して説明する。図２３Ｂは、図２３ＡのＡ－Ａ’断面図である。
　構成例８の位置ずれ計測の構成について、図２３Ｂを参照して説明する。図２３Ｂに示すように、第１接続端子１０２ｅ１は、第１半導体構造１００に設けられた何らかの電位差が生じる配線１に接続されている。第２接続端子２０２ｅ１は、配線２を介して検査電極５（第２電極２０２ｅ２）に接続されている。検査電極５（電極５とも呼ぶ）は、検査電極６（第１電極１０２ｅ２）と平面視において略直交するように接触している。検査電極６は、４つの電極１、２、３、４及び内部配線を介して検査回路に接続されている。ここで、検査電極６が検査電極５の電極２、３の中間位置で接触している場合に電極１、４間に電流を流すと、電極５、２間の電圧と電極５、３間の電圧とが等しくなる。このとき、下記（２）式のV1に電極５、２間の電圧を代入し、V2に電極５、３間の電圧を代入すると、位置ずれ量x（右側（電極３側）をプラスとする）の算出結果が０となる。一方、例えば、電極２、３の中心間距離Lが100um、電極５、２間の電圧V1が0.2V、電極５、３間の電圧V2が0.15Vのとき、下記（２）式から位置ずれ量xは7.1umとなる。xがマイナスになった場合は、検査電極５が左側（電極２側）にずれたことを意味する。第１半導体構造１００上に第２半導体構造２００を積層するときに装置が積層位置のオフセットを指定できる場合に、複数のずれ量の平均値を取得して、次のロットからオフセット量を変更して微調整することが可能となり、歩留まりを向上できる。
　構成例８の位置ずれ計測の手順について、図２３Ａを参照して説明する。図２３Ａに示すように、先ず、平面視において、電極２、３間に電極５が配置されるようにレイアウトする。一例として、平面視において電極５が電極２と電極３との中間に位置するときに第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれが０とする。次いで、電極１、４間に電流ｉを流し、電極５、２間の電圧Ｖ１及び電極５、３間の電圧Ｖ２を計測する。このとき、位置ずれが０であればＶ１＝Ｖ２となる。
　ここで、位置ずれ量ｘが０でない場合を想定する。電極２、５間の抵抗R1は、R1=k(L/2+x)/Wで表される。電極３、５間の抵抗R2は、R2=k(L/2-x)/Wで表される。但し、kはシート抵抗であり、Lは、電極２、３の中心間距離、Wは検査電極６の幅である。
　R1とR2に流れる電流ｉは等しいことからV1/R1 = V2/R2である。この等式にR1とR2の式を代入すると、下記（１）式が得られる。さらに（１）式をｘで解くと下記（２）式が得られる。
　V1/(L/2+x)=V2/(L/2-x)　・・・（１）
　x=(V1-V2)L/(V1+V2)2　・・・（２）
　上記（２）式から得られたｘがプラスの値の場合は、平面視において電極５が電極２、３の中央よりも電極３側（右側）にずれており、マイナスの値の場合は、平面視において電極５が電極２、３の中央よりも電極２側（左側）にずれていることがわかる。
　以上説明した計測の原理では、検査電極６の幅Wの幅やシート抵抗が不要のため電圧を測定するだけで位置ずれ量及び位置ずれ方向を計測できる。
　x方向と直交するy方向についての位置ずれ量及び位置ずれ方向の検出は、図２３Ａ及び図２３Ｂに示す構成を９０°回転させた構成を用いて行うことができる。
（位置ずれ検出系の構成例９）
　位置ずれ検出系の構成例９は、図２４Ａ～図２４Ｅに示すように、第１及び第２接続端子の位置ずれ量及び位置ずれ方向を検出可能な構成を有している。
　構成例９の位置ずれ検出系は、第１及び第２半導体構造１００、２００が重ねて接合された積層構造に設けられ、第１及び第２電極１０２ｅ２、２０２ｅ２の位置関係を電気的に検出することにより該位置ずれの大きさ及び／又は方向を検出する。
　位置ずれ検出系の構成例９では、第１及び第２電極１０２ｅ２、２０２ｅ２の大きさが異なり、部分的に重なっている。ここでは、第２電極２０２ｅ２が第１電極１０２ｅ２よりも小さい。
　例えば図２４Ａに示す状態（例えば第１及び第２接続端子の位置ずれが略０となる状態）から、図２４Ｂに示すように第２半導体構造２００が第１半導体構造１００に対して矢印方向（左側）、すなわち重なり部分が増える方向にずれると、第１及び第２電極１０２ｅ２、２０２ｅ２の接触面積は斜線部のように増える。よって、第１及び第２電極１０２ｅ２、２０２ｅ２間の抵抗値が減るので、第１及び第２電極１０２ｅ２、２０２ｅ２間に電圧を印加すると大きな電流が流れる。
　一方、例えば図２４Ａに示す状態から、図２４Ｃに示すように第２半導体構造２００が第１半導体構造１００に対して矢印方向（右側）、すなわち重なり部分が減る方向にずれると、第１及び第２電極１０２ｅ２、２０２ｅ２の接触面積は斜線部のように減る。よって、第１及び第２電極１０２ｅ２、２０２ｅ２間の抵抗値が増えるので、図２４Ｂの例と同一の電圧を印加しても大きな電流は流れない。
　よって、構成例９では、第１及び第２電極１０２ｅ２、２０２ｅ２間の抵抗値又は電流値より、第１及び第２接続端子の位置ずれ量及び位置ずれ方向が分かる。
　また、図２４Ｄに示すように、図２４Ａのレイアウトを９０°回転したレイアウトの第１及び第２電極１０２ｅ２、２０２ｅ２を用意すれば、図２４Ａの例で検出可能な位置ずれの方向（x方向）と直交する方向（y方向）の位置ずれ量及び位置ずれ方向を検出することができる。
　図２４Ｅに示すW、L、dXを用いて、抵抗Rは、R=k(L+dX)/Wで表せる。これより、dx=RW/k-Lとなる。但し、k=ρ/t[Ω]、ρ：電気抵抗率[Ω・m]、t：厚さ
　抵抗値を位置ずれ量に換算する方法として、予め外形から位置ずれ量を計測ずみのサンプルの抵抗値を取得しておくことで、抵抗値と位置ずれ量の関係がわかる。したがって、抵抗値が分かれば、該抵抗値を位置ずれ量に換算することが可能である。もしくは、ＣＡＤのソフトの機能を利用して、レイアウト情報から抵抗値を抽出して計算してもよいし、材料の抵抗率や寸法から計算してもよい。
（位置ずれ検出系の構成例１０）
　位置ずれ検出系の構成例１０は、図２５Ａ及び図２５Ｂに示すように、第１及び第２接続端子のxy方向及びz軸（x軸及びy軸のいずれにも直交する軸）周りの回転方向の位置ずれ量及び位置ずれ方向を検出可能な構成を有している。
　構成例１０では、一例として、第１及び第２半導体構造１００、２００の各々の４隅に接続端子及び検査電極が設けられている。これにより、第１及び第２接続端子のxy方向及びz軸周りの回転方向の位置ずれ量及び位置ずれ方向を精度良く検出することが可能である。
（位置ずれ検出系の構成例１１）
　位置ずれ検出系の構成例１１では、図２６に示すように、第１及び第２電極１０２ｅ２、２０２ｅ２が、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれに応じて、第１及び第２電極１０２ｅ２、２０２ｅ２の間の容量が変化しうる位置に配置されている。
　構成例１１では、第１及び第２電極１０２ｅ２、２０２ｅ２が絶縁膜１０２Ｉ、２０２Ｉを介して対向している。
　構成例１１では、第１及び第２電極１０２ｅ２、２０２ｅ２の間の容量の変化により、第１及び第２接続端子１０２ｅ１、２０２ｅ１の位置ずれ量及び位置ずれ方向を検出可能である。
（位置ずれ検出系の構成例１２）
　位置ずれ検出系の構成例１２では、図２７Ａ及び図２７Ｂに示すように、第１及び第２電極１０２ｅ２、２０２ｅ２が、第１及び第２接続端子の位置ずれに応じて、第１及び第２電極１０２ｅ２、２０２ｅ２の間の容量が変化しうる位置に配置されている。
　構成例１２では、所定間隔で並ぶ２つの第１電極１０２ｅ２上に絶縁膜を介して第２電極２０２ｅ２が跨るように配置されている。
　一方（左側）の第１電極１０２ｅ２と第２電極２０２ｅ２とが容量Clを構成し、他方（右側）の第１電極１０２ｅ２と第２電極２０２ｅ２とが容量Crを構成する。
　例えば図２７Ａに示す状態、すなわちCl=Crのとき、第１及び第２接続端子の位置ずれが０とする。
　一方、例えば図２７Ｂに示す状態では、第２半導体構造２００が第１半導体構造１００に対してdxだけ位置ずれしている。このとき、容量Ｃｌ、Ｃｒの対向する部分の面積の和は2WHであり、面積の差分は2dxHである。このとき、ClとCrの差と和の比は、(k×2dxH)/(k×2WH)＝dx/Wとなる。これにより、(Cr-Cl)/(Cr+Cl)=dx/Wが成立する。これをdxについて解くと、dx=(Cr-Cl)/(Cr+Cl)×Wとなる。x方向と直交するy方向の位置ずれも同様に求めることができる。
（位置ずれ検出系の構成例１３）
　位置ずれ検出系の構成例１３では、一例として、図２８Ａ及び図２８Ｂに示すように、第１半導体構造１００に第１電極１０２ｅ２が第１接続端子１０２ｅ１を取り囲むように設けられている。第１接続端子１０２ｅ１は、第１半導体構造１００の内部配線を介して、第１半導体構造１００の表面に露出して設けられた電源電極ＰＥに接続されている。第１電極１０２ｅ２は、第１半導体構造１００の内部配線を介して、第１半導体構造１００の表面に露出して設けられたテスト用電極ＴＥに接続されている。
　電源電極ＰＥとテスト用電極ＴＥに対して検査装置に接続されたプローブＰ１、Ｐ２をそれぞれ接触させ、導通／非導通を調べることで合否判定が可能になる。例えば図２８Ａに示す状態では、第１電極１０２ｅ２と第２接続端子２０２ｅとが非接触であるため、プローブＰ１、Ｐ２間に電流が流れず、合格と判定できる。例えば図２８Ｂに示す状態では、第１電極１０２ｅ２と第２接続端子２０２ｅとが接触しているため、プローブＰ１、Ｐ２間に電流が流れ、不合格と判定できる。検査電極としての第１電極１０２ｅ２は複数個配置される場合には、テスト用電極も同数だけ設けてもよいが、チップサイズ内に収まらない可能性もあり効率が良くない。そこで、図２８Ｃに示すような選択回路（例えばマルチプレクサ等）を用いる方法がある。この方法は、１つのテスト用電極に対して、選択信号を送り、テスト用電極と接続する検査電極（例えば検査電極１～ｎ）を切り替えることができる。このような選択回路を設けるとことで、テスト用電極の設置を必要最低限に抑えることができる。
（検査回路の詳細）
　前述した検査回路には、図２９に示すように、光電変換素子（例えばＰＤ）及びロジック回路が正常に動作するか否かを判定する通常の検査回路（前者）と、第１及び第２接続端子の位置ずれを検査する位置ずれ検査回路（後者）とがある。前者と後者は、図２９の例では同一の検査回路として構成されているが、異なる検査回路として構成されてもよい。
（JTAG規格のインターフェースを利用した例）
　以上の説明では、独自の検査回路について説明したが、例えばJTAG（Joint Test Action Group）が規格したIEEE1149.1のインターフェースを利用してもよい。図３０に示すように、この規格は最低4本の信号線のみで構成され、複数のデバイスをチェイン接続するだけで動作させるものである。各デバイスは担当するID（連絡先）を持っており、TMS(Test Mode Select)に動作させるアドレスをシリアル通信で送る。各デバイスはIDが一致した場合は動作して、検査結果をTDO(Test Data Out)に出力する。IDが一致しないデバイスは、TDI（Test Data In）の端子から受け取ったデータをそのままTDOに出力する。この方式は、データを順次転送するだけですむ。各デバイスは１つの検査回路を有していてもよいし複数の検査回路を有していてもよい。
　複数のデバイスからなるデバイス群は第１半導体構造及び／又は第２半導体構造に設けられてもよい。例えば、デジタル回路及びアナログ回路が設けられた第１半導体構造と、GPS回路が設けられた第２半導体構造と、DRAM回路が設けられた第２半導体構造とを備える半導体装置において、図３１に示すように、第１半導体構造や第２半導体構造を意識する必要がなく単純にチェイン接続された回路と見做すことができる。例えば、DRAMをテストする場合は、DRAMを動作させるためのIDと命令をセットで送ると、DRAMのTESTブロックが動作し、結果を送信する。DRAMの検査中は、他のTEST回路は、TDIから受け取ったデータをTDOに出力することを繰り返すのみの動作をする。
（位置ずれ検査回路をアナログTESTデバイス群に組み込んだ例）
　図３２は、位置ずれ検査回路をアナログTESTデバイス群に含まれる１つのアナログTESTデバイスとした例を示す。ここでは、JTAG準拠の制御回路が必要である。この制御回路は、IDを解読するためのデコード回路や、デコードされた信号に対応する検査回路を選択する回路、出力するための出力コードを生成するためのエンコード回路、入力データを受信して、送信するためのバッファ回路などの機能を有している。様々なアナログTESTデバイスの１つとして、位置ずれ検査回路が組み込まれている。この位置ずれ検査回路には、複数の検査電極からの信号線が接続されている。制御回路は、複数の検査電極の中から選択的に信号線を選んで測定を行う。その測定結果であるアナログ値はＡＤ変換回路でデジタルデータに変換され、該デジタルデータがエンコードされTDOに出力される。以上のように、位置ずれ検査回路をJTAG準拠したアナログTESTデバイス群に組み込むことが可能である。なお、ここに示した例は一例であり、TESTデバイス群は複数あってもよいし、位置ずれ検査回路のみでTESTデバイス群を構成してもよい。制御回路の構成もJTAG規格に適合するものであれば、他の回路を追加してもよい。
（合格時がオープン、不合格時がショートの位置ずれ検出系を第１半導体構造に設けられた位置ずれ検査回路に接続する例）
　図３３の左図は、第１半導体構造１００に設けられた検査電極（第１検査電極とも呼ぶ）と第２半導体構造２００に設けられた検査電極（第２検査電極とも呼ぶ）とから成る検査電極群を含む位置ずれ検出系を備える半導体装置を模式的に示す平面図である。位置ずれ検出系では、平面視において、第１検査電極は、第２検査電極を取り囲むように配置されている（図３３右図参照）。第１及び第２半導体構造１００、２００を接合したときの位置ずれが許容値以下の場合に第１及び第２検査電極が電気的に絶縁され、該位置ずれが許容値を超える場合に第１及び第２検査電極が電気的に接続される。
　第１及び第２検査電極（対応する２つの検査電極）を併せて検査電極群と呼ぶとき、検査電極群１、２、３は、第２半導体構造２００の３つの隅に対応する位置に配置されている（図３３左図参照）。図３３に示す状態では、検査電極群１、検査電極群２及び検査電極群３のうち、検査電極群１の第１検査電極と第２検査電極とが電気的に接続された状態になっている（図３３右図参照）。
　位置ずれ検査回路では、前述したJTAG準拠の制御回路と、スイッチSW1、SW2、SW3とがそれぞれ信号線S1、S2、S3を介して接続されている。スイッチSW1、SW2、SW3の各々は、PMOSとNMOSとからなるパスゲートであり、アナログ値をそのままオンオフできる。各スイッチの出力端は、制限抵抗R1、プルダウン抵抗R2及びパスゲートをこの順に介してGNDに接続されている。制限抵抗R1及びプルダウン抵抗R2の接続点とAD変換器とが接続されている。
　制御回路は、動作命令を受け取ると、S1、S2、S3を介して対応するスイッチSW1、SW2、SW3に順次ＯＮ信号を送り、検査電極群１から検査電極群３まで順番に接続チェックを行う。このとき、各検査電極群からのアナログ値が対応するスイッチを介して順次出力される。
　位置ずれ検査回路が待機時には、S1、S2、S3がオフになり、EN信号もオフになるため、AD変換器に電圧が入力されない。位置ずれ検査回路が動作時には、ENがオンになり、S1,S2,S3が順次オンになるようになっている。
　先ず、S1がオンになると、前述したように検査電極群１の第１及び第２検査電極が電気的に接続されているため、VDDを介してVSSまで電流が流れる。このとき、R1とR2で分圧された電圧がAD変換器に入力される。次に、S2がオンになると、検査電極群２の第１及び第２検査電極は電気的に絶縁されているため、電流は流れない。EN信号はオンになっているため、R2を経由してAD変換器へはVSS電圧が出力される。次に、S3がオンなった場合も、検査電極群３の第１及び第２検査電極は電気的に絶縁されているためVSS電圧がAD変換器に入力される。
　AD変換器は入力電圧をデジタル値に変換する。このデジタル値はJTAG準拠の制御回路によりシリアルデータに変換される。このとき、制御回路では、例えば０Vから０．００１Vは合格のコード、それ以外はNG（不合格）のコードがシリアルデータで出力される。なお、検査電極同士の接触抵抗がプルダウン抵抗R2に比べて抵抗値が著しく高い場合は、出力される電圧はかなり低くなる。したがって、予めテストをお行い、判定電圧を決めることが望ましい。
（抵抗値の変化により位置ずれ量及び位置ずれ方向を求める例）
　以下、位置ずれ検出系の構成例８（図２３Ａ及び図２３Ｂ参照）を位置ずれ検査回路に接続する例について図３４及び図３５を参照して説明する。
　構成例８では、図３４に示すように、各検査電極群の第１及び第２検査電極は平面視において略直交するように、且つ、第１及び第２接続端子の位置ずれに応じて抵抗R1と抵抗R2の値が変化するように配置されている。
　位置ずれ検査回路では、前述したJTAG準拠の制御回路と、スイッチSW1、SW2、SW3とがそれぞれ信号線S1、S2、S3を介して接続されている。スイッチSW1、SW2、SW3の各々は、PMOSとNMOSとからなるパスゲートであり、アナログ値をそのままオンオフできる。各スイッチの出力端は、AD変換器に接続されている。
　ここで、JTAG準拠の制御回路が動作命令を受け取り、各検査電極群には2つの抵抗R1、R2が接続されているため、どちらの抵抗を測定するかを決めるための選択信号SEL1が選択回路に入力される。ここでは、SEL1がHIのときは選択1の抵抗R1が選択され、LOWのときは選択2の抵抗R2が選択される。選択された抵抗の抵抗値はパスゲートを介してAD変換器に入力される。
　また、制御回路は、Kelvin測定において電流を流して電圧を測定することで抵抗値を計算するため、位置ずれ検査回路が停止しているときには電流が流れないようにするため、電源スイッチのＯＮ信号P1を伝送するための信号線が設けられている。ここではPMOSをスイッチとして利用しているため、動作させるときはP1をLOWにして、停止させているときはHIにする。AD変換器と制御回路により、シリアルデータが出力されるようになっている。
　図３５に、実際のテスト結果の例が示されている。この例では、テスト名とテスト結果のコードがテキストデータにより受信されている（図３５の左上図（ａ））。ここでは、測定を１Vで行っている。また、AD変換は0からFFまで分割しているので、1ビット0.004Vに相当する（図３５右上図（ｃ））。したがって、受け取ったコードを一般的なコンピュータなどにより分析して、判定することができる。16進数の91は0.57V、６Dは0.43Vである。このとき、L=100umで設計していると、L/2は50umであるあるから、電圧差を電圧の和で割り、Lの半分をかけると、位置ずれ量が求められるから、CHIP1の検査電極群１の位置ずれ量RG1は(0.57-0.43)/(0.57+0.43)×50= 7umである。これは、プラスの値であるから、選択回路を理論式どおりに選択回路１の方向から動作させている場合、図３５の下図（ｄ）の濃い矢印の方向にずれていることを意味する。マイナスのときは逆方向にずれている。例えば位置ずれ量が20um以内で合格の場合に、CHIP1の場合、検査電極群１、２、３の位置ずれ量RG1、RG2、RG3のいずれも合格と判定されている（図３５図の中央上図（ｂ））。続いて、CHIP2の場合は、RG1が20umを超えているため、RG2とRG3が合格であっても不合格と判定されている。このように位置ずれ量が数値で得られるため、チップがマウントされる装置が、チップがマウントされるときのオフセット量を調整できるような機構を有している場合は、数ロット単位などでオフセット量を調整して歩留まりを向上させることができる。これにより、１日における時間の経過や季節の変化などによる僅かな温度変動などで生じる定誤差の要因を低減できる。
　図３６に、プローブ（図２８Ａ及び図２８Ｂ参照）を用いる検査システムの構成例が示されている。図３６の例では、駆動部により水平方向に移動可能なステージ上に半導体装置が搭載される。半導体装置の上方には、複数本のプローブを有する検査ヘッドが配置される。検査ヘッドは、通常の検査回路及び位置ずれ検査回路にJTAGインターフェース及びUSBケーブルを介してコンピュータが接続されている。コンピュータは、検査ヘッドによる半導体装置の１つの箇所の検査が終了すると、次の箇所の検査をすべくステージを水平方向に移動させる。コンピュータは、検査ヘッドによる全ての検査箇所の検査を終えると検査結果から、第１及び第２半導体構造の位置ずれの合否を判定する。
（第１及び第２半導体構造の接合方法）
　以下、半導体装置１０の製造時に実施される第１及び第２半導体構造の接合方法の一例について、図３７のフローチャートを参照して説明する。
　最初のステップＳ１では、第１及び第２半導体構造１００、２００を用意する。具体的には、第１半導体構造１００は、フォトリソグラフィーにより、第１半導体基板１０１に光電変換素子を形成し、第１半導体基板１０１上に第１配線層１０２を形成することにより生成される。第２半導体基板２０１は、フォトリソグラフィーにより、第２半導体基板２０１となるウェハにチップ毎の処理回路（例えばロジック回路、メモリ回路）を形成し、該ウェハ上に第２配線層２０２となる配線膜を形成した後、ダイシングによりチップ毎に分離することにより生成される。
　次のステップＳ２では、第１及び第２半導体構造１００、２００を仮接合する。具体的には、先ず、ステージ上に保持された第１半導体構造１００の上方において、マニピュレータで保持した第２半導体構造２００を水平方向に位置合わせする。次いで、所定の温度・圧力条件下で、マニピュレータで保持した第２半導体構造２００を第１半導体構造１００に向けて下降させることにより、第１及び第２半導体構造１００、２００を仮接合する。
　次のステップＳ３では、動作確認を行う。具体的には、第１半導体構造１００及び／又は第２半導体構造２００に設けられた通常の検査回路を用いて光電変換素子及び処理回路の動作確認を行う。
　次のステップＳ４では、正常に動作したか否かを判断する。具体的には、通常の検査回路からの検査結果に基づいて光電変換素子及び処理回路が正常に動作したか否かを判断する。ここでの判断が肯定されるとステップＳ５に移行し、否定されるとステップＳ８に移行する。
　ステップＳ５では、位置ずれ検出処理を実施する。位置ずれ検出処理は、位置ずれ検査回路により実施される。位置ずれ検出処理の詳細は、後述する。
　次のステップＳ６では、位置ずれが所定値（例えば許容値）以下か否かを判断する。具体的には、位置ずれ検査回路からの検査電極毎又は検査電極群毎の検査結果（例えば合否判定、位置ずれ量等）に基づいて、第１及び第２接続端子の位置ずれが所定値以下か否かを判断する。ステップＳ６での判断が肯定されるとステップＳ７に移行し、否定されるとステップＳ８に移行する。
　ステップＳ７では、第１及び第２半導体構造１００、２００を本接合する。具体的には、第１及び第２半導体構造１００、２００の接合部に対して永久接合するための処理を実施する。ステップＳ７が実行されると、フローは終了する。
　ステップＳ８では、第１及び第２半導体構造１００、２００を分離する。具体的には、まに、所定の温度・圧力条件下で、第２半導体構造２００をマニピュレータで保持して第１半導体構造１００から引き離すように上昇させることにより第１及び第２半導体構造１００、２００の仮接合を解除させる。
　ステップＳ９では、第１及び第２半導体構造１００、２００を仮接合する。具体的には、先ず、ステージ上に保持された第１半導体構造１００の上方において、マニピュレータで保持した第２半導体構造２００を水平方向に位置合わせする。このとき、位置ずれ検査回路からの位置ずれ量及び位置ずれ方向をフィードバックしてマニピュレータを制御することにより位置合わせ精度を向上することができる。次いで、所定の温度・圧力条件下で、マニピュレータで保持した第２半導体構造２００を第１半導体構造１００に向けて下降させることにより第１及び第２半導体構造１００、２００を仮接合する。ステップＳ９が実行されると、ステップＳ４に戻る。
（位置ずれ検出処理）
　以下、位置ずれ検出処理（図３７のステップＳ５）について、図３８のフローチャートを参照して説明する。位置ずれ検出処理は、位置ずれ検査回路により実施される。
　最初のステップＳ５－１では、ｎに１をセットする。
　次のステップＳ５－２では、第ｎ検査電極（又は第ｎ検査電極群）を選択する。
　次のステップＳ５－３では、第ｎ検査電極（又は第ｎ検査電極群）の電気的特性を測定する。具体的には、位置ずれ検査回路が、第ｎ検査電極と対応する接続端子との導通／非導通の状態や、第ｎ検査電極群の第１及び第２検査電極間の導通／非導通の状態又は容量の変化の状態を測定する。
　次のステップＳ５－４では、ｎ＜Ｎ（Ｎは検査電極又は検査電極群の総数）であるか否かを判断する。ここでの判断が肯定されるとステップＳ５－５に移行し、否定されるとステップＳ５－６に移行する。
　ステップＳ５－５では、ｎをインクリメントする。
　ステップＳ５－６では、位置ずれ検出結果を出力する。具体的には、全ての検査電極又は検査電極群についてのステップＳ５－３での測定結果を出力する。
＜２．本技術の変形例＞
（本技術の変形例１の半導体装置）
　図３９は、本技術の変形例１の半導体装置２０の断面構成図である。半導体装置２０は、複数層（例えば３層）の半導体構造が積層された積層構造を有する。半導体装置２０では、一例として、ウェハサイズの第１半導体構造１００（中間層）の表面にチップ状の複数の第２半導体構造２００（最上層）が接合され、第１半導体構造１００の裏面に第１半導体構造１００と同一サイズ（ウェハサイズ）の第２半導体構造２００（最下層）が接合されている。半導体装置２０においても、半導体装置１０と同様に、各接合において、第１及び第２接続端子１００ｅ１、２００ｅ１の位置ずれを検査可能である。
（本技術の変形例２の半導体装置）
　図４０は、本技術の変形例２の半導体装置３０の断面構成図である。半導体装置３０は、複数層（例えば５層）の半導体構造が積層された積層構造を有する。半導体装置３０では、一例として、ウェハサイズの第２半導体構造２００（最下層）の表面にウェハサイズの第１半導体構造１００が接合され、該第１半導体構造１００の表面にウェハサイズの第２半導体構造２００が接合され、該第２半導体構造２００の表面にチップ状の複数の第１半導体構造１００が接合され、チップ状の各第１半導体構造１００の表面にチップ状の第２半導体構造２００（最上層）が接合されている。半導体装置３０においても、半導体装置１０と同様に、各接合において、第１及び第２接続端子１００ｅ１、２００ｅ１の位置ずれを検査可能である。
（本技術の変形例３の半導体装置）
　図４１は、本技術の変形例３の半導体装置４０の断面構成図である。半導体装置４０は、複数層（例えば３層）の半導体構造が積層された積層構造を有する。半導体装置４０の製造方法について簡単に説明する。先ず、ウェハサイズの第１半導体構造１００の表面にウェハサイズの第２半導体構造２００が接合する。次いで、この２層構造をダイシングにより複数のチップに分離して、該複数のチップをウェハサイズの第２半導体構造２００の表面に接合する。半導体装置４０においても、半導体装置１０と同様に、各接合において、第１及び第２接続端子１００ｅ１、２００ｅ１の位置ずれを検査可能である。
（本技術の変形例４の半導体装置）
　図４２Ａは，本技術の変形例４の半導体装置５０の断面構成を模式的に示す図である。図４２Ｂ及び図４２Ｃは、本技術の変形例４の半導体装置５０の平面構成例を示す図である。
　半導体装置５０は、図４２Ａに示すように、複数層（例えば３層）の半導体構造が積層された積層構造を有する。半導体装置５０は、一例として、ウェハサイズの第２半導体構造２００（最下層）の表面にウェハサイズの第１半導体構造１００（中間層）が接合され、該第１半導体構造１００の表面にチップ状の複数の第２半導体構造２００（最上層）が接合されている。
　半導体装置５０では、一例として、図４２Ｂに示すように、最下層の第２半導体構造２００を画素基板とし、中間層の第１半導体構造１００をロジック基板とし、最上層の２つの第２半導体構造２００の一方をＧＰＳチップとし、他方をメモリチップとすることができる。なお、チップ状の複数の第２半導体構造２００を構成するチップの組み合わせは適宜変更可能である。
　半導体装置５０では、一例として、図４２Ｃに示すように、最下層の第２半導体構造２００を画素基板とし、中間層の第１半導体構造１００をロジック基板とし、最上層の３つの第２半導体構造２００をそれぞれＣＰＵチップ、ＦＰＧＡチップ、不揮発性メモリチップとすることもできる。なお、チップ状の複数の第２半導体構造２００を構成するチップの組み合わせは適宜変更可能である。
（３層構造の半導体装置の製造方法）
　以下、図４３Ａ～図４５Ｂを参照して、３層構造の半導体装置（上述した構成例２の半導体装置２）の製造方法の一例について簡単に説明する。
（工程１）カラーフィルタＣＦ及びオンチップレンズＯＬが形成された第２半導体構造ＳＳ２と第１半導体構造ＳＳ１とを接合する（図４３Ａ参照）。
（工程２）位置ずれ検出処理（図３８参照）を実施する（図４３Ｂ参照）。
（工程３）第１半導体構造ＳＳ１の裏面に貫通孔ＴＨを形成する（図４４Ａ参照）。
（工程４）貫通孔ＴＨ内に絶縁膜ＩＦを成膜した後、絶縁膜ＩＦの一部をエッチングして第３接続端子ＣＴ３を露出させる（図４４Ｂ参照）。
（工程５）絶縁膜ＩＦの内側に第３接続端子ＣＴ３に一端が接触するビアを形成するとともに該ビアの他端に第１接続端子ＣＴ１となるランドを形成する（図４４Ｃ参照）。
（工程６）工程５で生成された、上層となる第２半導体構造ＳＳ２及び中間層となる第１半導体構造ＳＳ１を含む積層構造の第１半導体構造ＳＳ１と下層となる第２半導体構造ＳＳ２とを接合する（図４５Ａ参照）
（工程７）位置ずれ検出処理（図３８参照）を実施する（図４５Ｂ参照）。
（本技術の変形例５～７の半導体装置）
　図４６Ａ～図４６Ｃは、それぞれ本技術の変形例５～７の半導体装置の断面構成を模式的に示す図である。
　変形例５の半導体装置６０は、図４６Ａに示すように、チップ状の第１及び第２半導体構造１００、２００が接合された積層構造（例えば２層構造）を有する。変形例５の半導体装置６０の製造方法の一例を簡単に説明する。先ず、ウェハサイズの第１半導体構造１００（下層）とチップ状の複数の第２半導体構造２００（上層）とを接合する。接合後、検査電極対Ｅｐを用いて接続端子対ＣＴｐの位置ずれを検査し、検査をパスした後、２層構造をチップ状に分離する。
　変形例６の半導体装置７０は、図４６Ｂに示すように、チップ状の第１半導体構造１００の表面及び裏面にチップ状の第２半導体構造２００が接合された積層構造（例えば３層構造）を有する。変形例６の半導体装置７０の製造方法の一例を簡単に説明する。先ず、ウェハサイズの第２半導体構造２００（下層）の表面にウェハサイズの第１半導体構造１００（中間層）を接合した後、該第１半導体構造１００の表面にチップ状の複数の第２半導体構造２００（上層）を接合する。該接合後、検査電極対Ｅｐを用いて接続端子対ＣＴｐの位置ずれを検査し、検査をパスした後、３層構造をチップ状に分離する。
　変形例７の半導体装置８０は、図４６Ｃに示すように、チップ状の第１半導体構造１００の表面及び裏面にチップ状の第２半導体構造２００が接合された積層構造（例えば３層構造）を有する。変形例７の半導体装置８０の製造方法の一例を簡単に説明する。先ず、ウェハサイズの第２半導体構造２００（下層）の表面にチップ状の第１半導体構造１００（中間層）を接合する。該接合後、検査電極対Ｅｐを用いて接続端子対ＣＴｐの位置ずれを検査し、検査をパスした後、チップ状の各第１半導体構造１００の表面にチップ状の第２半導体構造２００を接合する。該接合後、検査電極対Ｅｐを用いて接続端子対ＣＴｐの位置ずれを検査し、検査をパスした後、３層構造をチップ状に分離する。
（本技術の変形例８、９の半導体装置）
　図４７Ａ及び図４７Ｂは、それぞれ本技術の変形例８、９の半導体装置の断面構成を模式的に示す図である。
　変形例８の半導体装置９０は、図４７Ａに示すように、チップ状の第１半導体構造１００とチップ状の第２半導体構造２００とが交互に積層された積層構造（例えば４層構造）を有する。変形例８の半導体装置９０の製造方法の一例を簡単に説明する。先ず、ウェハサイズの第１半導体構造１００（最下層）の表面にウェハサイズの第２半導体構造２００を接合し、該第２半導体構造２００の表面にチップ状の複数の第１半導体構造１００を接合する。該接合後、検査電極対Ｅｐを用いて接続端子対ＣＴｐの位置ずれを検査し、検査をパスした後、チップ状の各第１半導体構造１００の表面にチップ状の第２半導体構造２００を接合する。該接合後、検査電極対Ｅｐを用いて接続端子対ＣＴｐの位置ずれを検査し、検査をパスした後、４層構造をチップ状に分離する。
　変形例９の半導体装置１１０は、図４７Ｂに示すように、ウェハサイズの第２の半導体装置２００の表面及び裏面にウェハサイズの第１半導体構造１００が接合され、該第２の半導体構造２００の表面側の第１半導体構造１００の表面にチップ状の複数の第２半導体構造２００（最上層）が接合された積層構造（４層構造）を有する。変形例９の半導体装置１１０の製造方法の一例を簡単に説明する。先ず、ウェハサイズの第１半導体構造１００（最下層）の表面にウェハサイズの第２半導体構造２００を接合する。該接合後、検査電極対Ｅｐを用いて接続端子対ＣＴｐの位置ずれを検査し、検査をパスした後、該第２半導体構造２００の表面にウェハサイズの第１半導体構造１００を接合する。該接合後、検査電極対Ｅｐを用いて接続端子対ＣＴｐの位置ずれを検査し、検査をパスした後、該第１半導体構造１００の表面にチップ状の複数の第２半導体構造２００を接合する。該接合後、検査電極対Ｅｐを用いて接続端子対ＣＴｐの位置ずれを検査し、検査をパスすれば合格品となる。
（本技術の半導体装置の効果）
　以上説明した本技術の半導体装置によれば、第１及び第２接続端子の位置ずれを物理的に測定する必要がない。さらに、第１及び第２接続端子のサイズを大きくする必要がないため、チップサイズを小さくできる。これにより、半導体装置を安価に提供することができる。
＜３．本技術のその他の変形例＞
　以上説明した一実施形態及び各変形例の半導体装置の構成は、適宜変更可能である。例えば、上記構成例１、２、実施例１、各変形例の半導体装置の構成を技術的に矛盾しない範囲内で相互に組み合わせてもよい。
＜４．本技術の一実施形態の半導体装置を備える電子機器の使用例＞
　図４８は、本技術に係る一実施形態の半導体装置を備える電子機器の使用例を示す図である。
　当該電子機器は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図４８に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置に使用することができる。
　具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン当該電子機器を使用することができる。
　交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、当該電子機器を使用することができる。
　家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、当該電子機器を使用することができる。
　医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、当該電子機器を使用することができる。
　セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、当該電子機器を使用することができる。
　美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、当該電子機器を使用することができる。
　スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置に、当該電子機器を使用することができる。
　農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、当該電子機器を使用することができる。
　次に、当該電子機器の使用例を具体的に説明する。例えば、当該電子機器は、各実施例に係る半導体装置から成る又は該半導体装置を含む固体撮像装置５０１を備える電子機器として、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図４９に、その一例として、電子機器５５０（カメラ）の概略構成を示す。この電子機器５５０は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像装置５０１と、光学系（光学レンズ）５０２と、シャッタ装置５０３と、固体撮像装置５０１およびシャッタ装置５０３を駆動する駆動部５０４と、信号処理部５０５とを有する。
　光学系５０２は、被写体からの像光（入射光）を固体撮像装置５０１の画素領域へ導くものである。この光学系５０２は、複数の光学レンズから構成されていてもよい。シャッタ装置５０３は、固体撮像装置５０１への光照射期間および遮光期間を制御するものである。駆動部５０４は、固体撮像装置５０１の転送動作およびシャッタ装置５０３のシャッタ動作を制御するものである。信号処理部５０５は、固体撮像装置５０１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄｏｕｔは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
＜５．本技術の一実施形態の半導体装置を備える電子機器の他の使用例＞
　本技術に係る一実施形態の半導体装置を備える電子機器は、例えば、ＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）センサなど、光を検出する他の電子機器へ適用することもできる。ＴＯＦセンサへ適用する場合は、例えば、直接ＴＯＦ計測法による距離画像センサ、間接ＴＯＦ計測法による距離画像センサへ適用することが可能である。直接ＴＯＦ計測法による距離画像センサでは、フォトンの到来タイミングを各画素において直接時間領域で求めるため、短いパルス幅の光パルスを送信し、高速に応答する受信機で電気的パルスを生成する。その際の受信機に本開示を適用することができる。また、間接ＴＯＦ法では、光で発生したキャリアーの検出と蓄積量が、光の到来タイミングに依存して変化する半導体素子構造を利用して光の飛行時間を計測する。本開示は、そのような半導体構造としても適用することが可能である。ＴＯＦセンサへ適用する場合は、カラーフィルタアレイ及びマイクロレンズアレイを設けることは任意であり、これらを設けなくても良い。
＜６．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図５０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図５１は、撮像部１２０３１の設置位置の例を示す図である。
　図５１では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図５１は、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術（本技術）が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、本開示の固体撮像装置１１１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、歩留まりを向上させ、製造に係るコストを低減させることが可能となる。
＜７．内視鏡手術システムへの応用例＞
　本技術は、様々な製品へ応用することができる。例えば、本開示に係る技術（本技術）は、内視鏡手術システムに適用されてもよい。
　図５２は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図５２は、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図５３は、図５２に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に適用され得る。具体的には、本開示の固体撮像装置１１１は、撮像部１０４０２に適用することができる。内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に本開示に係る技術を適用することにより、歩留まりを向上させ、製造に係るコストを低減させることが可能となる。
　ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
　また、本技術は、以下のような構成をとることもできる。
（１）第１及び第２半導体構造が重ねて接合された積層構造を備え、
　前記第１半導体構造は、前記第２半導体構造との接合面である第１接合面に露出する第１接続端子を有し、
　前記第２半導体構造は、前記第１半導体構造との接合面である第２接合面に露出する、前記第１接続端子と接合された第２接続端子を有し、
　前記積層構造は、
　前記第１半導体構造に設けられ、前記第１及び第２接続端子の位置ずれに応じて、前記第２半導体構造との間の電気的特性が変化しうる第１電極と、
　前記第２半導体構造に設けられ、前記位置ずれに応じて、前記第１半導体構造との間の電気的特性が変化しうる第２電極と、
　の少なくとも一方を有する、半導体装置。
（２）前記積層構造は、前記第１電極を有し、前記第１電極は、前記第１接合面に露出するように前記第１半導体構造に設けられ、前記位置ずれに応じて、前記第２半導体構造と導通する状態と導通しない状態との間で状態が可変である、（１）に記載の半導体装置。
（３）前記第１電極は、前記位置ずれに応じて、前記第２接続端子に接触する接触状態と接触しない非接触状態との間で状態が変化しうる位置に配置される、（１）又は（２）に記載の半導体装置。
（４）前記第１電極は、前記第１電極は、前記位置ずれが所定値以下のときと該所定値を超えたときとで、前記接触状態と前記非接触状態との間での状態が異なる、（３）に記載の半導体装置。
（５）前記第１電極は、前記位置ずれが前記所定値以下のときに前記非接触状態にあり、前記位置ずれが前記所定値を超えたときに前記接触状態にある、（４）に記載の半導体装置。
（６）前記第１電極は、前記位置ずれが前記所定値以下のときに前記接触状態にあり、前記位置ずれが前記所定値を超えたときに前記非接触状態にある、（４）に記載の半導体装置。
（７）前記積層構造は、前記第２電極を有し、前記第２電極は、前記第２接合面に露出するように前記第２半導体構造に設けられ、前記位置ずれに応じて、前記第１半導体構造と導通する状態と導通しない状態との間で状態が可変である、（１）に記載の半導体装置。
（８）前記第２電極は、前記位置ずれに応じて、前記第１接続端子に接触する接触状態と接触しない非接触状態との間で状態が変化しうる位置に配置される、（７）に記載の半導体装置。
（９）前記第２電極は、前記位置ずれが所定値以下のときと該所定値を超えたときとで、前記接触状態と前記非接触状態との間での状態が異なる、（７）又は（８）に記載の半導体装置。
（１０）前記第２電極は、前記位置ずれが前記所定値以下のときに前記非接触状態にあり、前記位置ずれが前記所定値を超えたときに前記接触状態にある、（９）に記載の半導体装置。
（１１）前記第２電極は、前記位置ずれが前記所定値以下のときに前記接触状態にあり、前記位置ずれが前記所定値を超えたときに前記非接触状態にある、（９）に記載の半導体装置。
（１２）前記積層構造は、前記第１及び第２電極を有する、（１）に記載の半導体装置。
（１３）前記第１及び第２電極は、前記位置ずれに応じて、互いに接触する接触状態と接触しない非接触状態との間で状態が変化しうる位置に配置される、（１２）に記載の半導体装置。
（１４）前記第１及び第２電極は、前記位置ずれが所定値以下のときと該所定値を超えたときとで、前記接触状態と前記非接触状態との間での状態が異なる、（１２）又は（１３）に記載の半導体装置。
（１５）前記第１及び第２電極は、前記位置ずれが前記所定値以下のときに前記非接触状態にあり、前記位置ずれが前記所定値を超えたときに前記接触状態にある、（１４）に記載の半導体装置。
（１６）前記第１及び第２電極は、前記位置ずれが前記所定値以下のときに前記接触状態にあり、前記位置ずれが前記所定値を超えたときに前記非接触状態にある、（１４）に記載の半導体装置。
（１７）前記積層構造は、前記第１及び第２電極を有し、前記第１及び第２電極は、前記位置ずれに応じて、前記第１及び第２電極の間の容量が変化しうる位置に配置される、（１）に記載の半導体装置。
（１８）前記積層構造は、前記第１及び第２電極の位置関係を電気的に検出することにより前記位置ずれの大きさ及び／又は方向を検出する検出系を有する、（１２）～（１７）のいずれか１つに記載の半導体装置。
（１９）前記積層構造は、前記第１及び第２半導体構造の少なくとも一方に設けられ、前記第１及び第２電極の間の電気的特性の変化を判定する判定系を有する、（１２）～（１８）のいずれか１つに記載の半導体装置。
（２０）前記第１及び第２半導体構造は、大きさが異なる、（１）～（１９）のいずれか１つに記載の半導体装置。
（２１）前記第１及び第２半導体構造の一方は、光電変換素子を有する画素部を含み、　前記第１及び第２半導体構造の他方は、前記画素部から出力された信号を処理する、（１）～（２０）のいずれか１つに記載の半導体装置。
　１、２、１０、２０、３０、４０、５０、６０、７０、８０、９０、１１０：半導体装置、１００、ＳＳ１：第１半導体構造、１０２ｅ１、１０２ｅ、ＣＴ１：第１接続端子、１０２ｅ２、Ｅ１：第１電極、２０２ｅ、２０２ｅ１：第２接続端子、２０２ｅ２、Ｅ２：第２電極、２００、ＳＳ２：第２半導体構造。 

Claims (20)

  1. 　第１及び第２半導体構造が重ねて接合された積層構造を備え、
    　前記第１半導体構造は、前記第２半導体構造との接合面である第１接合面に露出する第１接続端子を有し、
    　前記第２半導体構造は、前記第１半導体構造との接合面である第２接合面に露出する、前記第１接続端子と接合された第２接続端子を有し、
    　前記積層構造は、
    　前記第１半導体構造に設けられ、前記第１及び第２接続端子の位置ずれに応じて、前記第２半導体構造との間の電気的特性が変化しうる第１電極と、
    　前記第２半導体構造に設けられ、前記位置ずれに応じて、前記第１半導体構造との間の電気的特性が変化しうる第２電極と、
    　の少なくとも一方を有する、半導体装置。
  2. 　前記積層構造は、前記第１電極を有し、
    　前記第１電極は、前記第１接合面に露出するように前記第１半導体構造に設けられ、前記位置ずれに応じて、前記第２半導体構造と導通する状態と導通しない状態との間で状態が可変である、請求項１に記載の半導体装置。
  3. 　前記第１電極は、前記位置ずれに応じて、前記第２接続端子に接触する接触状態と接触しない非接触状態との間で状態が変化しうる位置に配置される、請求項２に記載の半導体装置。
  4. 　前記第１電極は、前記位置ずれが所定値以下のときと該所定値を超えたときとで、前記接触状態と前記非接触状態との間での状態が異なる、請求項３に記載の半導体装置。
  5. 　前記第１電極は、前記位置ずれが前記所定値以下のときに前記非接触状態にあり、前記位置ずれが前記所定値を超えたときに前記接触状態にある、請求項４に記載の半導体装置。
  6. 　前記第１電極は、前記位置ずれが前記所定値以下のときに前記接触状態にあり、前記位置ずれが前記所定値を超えたときに前記非接触状態にある、請求項４に記載の半導体装置。
  7. 　前記積層構造は、前記第２電極を有し、
    　前記第２電極は、前記第２接合面に露出するように前記第２半導体構造に設けられ、前記位置ずれに応じて、前記第１半導体構造と導通する状態と導通しない状態との間で状態が可変である、請求項１に記載の半導体装置。
  8. 　前記第２電極は、前記位置ずれに応じて、前記第１接続端子に接触する接触状態と接触しない非接触状態との間で状態が変化しうる位置に配置される、請求項７に記載の半導体装置。
  9. 　前記第２電極は、前記位置ずれが所定値以下のときと該所定値を超えたときとで、前記接触状態と前記非接触状態との間での状態が異なる、請求項８に記載の半導体装置。
  10. 　前記第２電極は、前記位置ずれが前記所定値以下のときに前記非接触状態にあり、前記位置ずれが前記所定値を超えたときに前記接触状態にある、請求項９に記載の半導体装置。
  11. 　前記第２電極は、前記位置ずれが前記所定値以下のときに前記接触状態にあり、前記位置ずれが前記所定値を超えたときに前記非接触状態にある、請求項９に記載の半導体装置。
  12. 　前記積層構造は、前記第１及び第２電極を有する、請求項１に記載の半導体装置。
  13. 　前記第１及び第２電極は、前記位置ずれに応じて、互いに接触する接触状態と接触しない非接触状態との間で状態が変化しうる位置に配置される、請求項１２に記載の半導体装置。
  14. 　前記第１及び第２電極は、前記位置ずれが所定値以下のときと該所定値を超えたときとで、前記接触状態と前記非接触状態との間での状態が異なる、請求項１３に記載の半導体装置。
  15. 　前記第１及び第２電極は、前記位置ずれが前記所定値以下のときに前記非接触状態にあり、前記位置ずれが前記所定値を超えたときに前記接触状態にある、請求項１４に記載の半導体装置。
  16. 　前記第１及び第２電極は、前記位置ずれが前記所定値以下のときに前記接触状態にあり、前記位置ずれが前記所定値を超えたときに前記非接触状態にある、請求項１４に記載の半導体装置。
  17. 　前記積層構造は、前記第１及び第２電極を有し、
    　前記第１及び第２電極は、前記位置ずれに応じて、前記第１及び第２電極の間の容量が変化しうる位置に配置される、請求項１に記載の半導体装置。
  18. 　前記積層構造は、前記第１及び第２電極の位置関係を電気的に検出することにより前記位置ずれの大きさ及び／又は方向を検出する検出系を有する、請求項１２に記載の半導体装置。
  19. 　前記積層構造は、前記第１及び第２半導体構造の少なくとも一方に設けられ、前記第１及び第２電極の間の電気的特性の変化を判定する判定系を有する、請求項１２に記載の半導体装置。
  20. 　前記第１及び第２半導体構造は、大きさが異なる、請求項１に記載の半導体装置。 
PCT/JP2022/047287 2022-01-27 2022-12-22 半導体装置 WO2023145329A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022010968 2022-01-27
JP2022-010968 2022-01-27

Publications (1)

Publication Number Publication Date
WO2023145329A1 true WO2023145329A1 (ja) 2023-08-03

Family

ID=87471658

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/047287 WO2023145329A1 (ja) 2022-01-27 2022-12-22 半導体装置

Country Status (1)

Country Link
WO (1) WO2023145329A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050703A (ja) * 1996-07-26 1998-02-20 Sony Corp 合わせずれ測定方法及び合わせずれ測定パターン
JPH10335401A (ja) * 1997-06-05 1998-12-18 Nec Corp 半導体装置およびその実装方法
JP2001291754A (ja) * 2000-04-06 2001-10-19 Nec Corp 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法
JP2019117846A (ja) * 2017-12-26 2019-07-18 シャープ株式会社 位置ずれ検出方法、位置ずれ検出装置、および表示装置
JP2021077776A (ja) * 2019-11-11 2021-05-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050703A (ja) * 1996-07-26 1998-02-20 Sony Corp 合わせずれ測定方法及び合わせずれ測定パターン
JPH10335401A (ja) * 1997-06-05 1998-12-18 Nec Corp 半導体装置およびその実装方法
JP2001291754A (ja) * 2000-04-06 2001-10-19 Nec Corp 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法
JP2019117846A (ja) * 2017-12-26 2019-07-18 シャープ株式会社 位置ずれ検出方法、位置ずれ検出装置、および表示装置
JP2021077776A (ja) * 2019-11-11 2021-05-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Similar Documents

Publication Publication Date Title
WO2019087764A1 (ja) 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
TWI768015B (zh) 固體攝像裝置及電子機器
TWI776872B (zh) 固體攝像裝置
JP7562419B2 (ja) 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
TWI769233B (zh) 固體攝像裝置及電子機器
KR102692107B1 (ko) 반도체 장치
US20220246655A1 (en) Solid-state imaging unit, method of producing the same, and electronic apparatus
JP7419476B2 (ja) 半導体装置およびその製造方法、並びに電子機器
WO2022102278A1 (ja) 固体撮像装置及び電子機器
WO2021193266A1 (ja) 固体撮像装置
WO2024042996A1 (ja) 積層基板及び半導体装置
JP2022176838A (ja) 固体撮像装置及び電子機器
WO2023145329A1 (ja) 半導体装置
US11927622B2 (en) Semiconductor device, semiconductor testing device, and semiconductor device testing method
TW202118280A (zh) 攝像裝置、電子機𠾖及製造方法
WO2023112520A1 (ja) 半導体装置、電子機器、及びウエハ
WO2024101204A1 (ja) 光検出装置及び積層基板
WO2022209128A1 (ja) 半導体装置
WO2023106023A1 (ja) 光検出装置及び電子機器
WO2024157747A1 (ja) 固体撮像装置
US20230395636A1 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22924176

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE