JPH1050703A - 合わせずれ測定方法及び合わせずれ測定パターン - Google Patents
合わせずれ測定方法及び合わせずれ測定パターンInfo
- Publication number
- JPH1050703A JPH1050703A JP8215473A JP21547396A JPH1050703A JP H1050703 A JPH1050703 A JP H1050703A JP 8215473 A JP8215473 A JP 8215473A JP 21547396 A JP21547396 A JP 21547396A JP H1050703 A JPH1050703 A JP H1050703A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- misalignment
- openings
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7049—Technique, e.g. interferometric
- G03F9/7053—Non-optical, e.g. mechanical, capacitive, using an electron beam, acoustic or thermal waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
- G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 合わせずれを高い精度で測定することがで
き、しかも、半導体装置の製造後でも合わせずれを容易
に測定することができる様にする。 【解決手段】 配線１１〜１５の端縁１１ａ〜１５ａと
配線１１〜１５を覆う絶縁膜に設けられている開口２１
〜２５との間の距離を同一方向へ順次に異ならせ、配線
１１〜１５と開口２１〜２５との間の導通状態を調べ
る。上記の同一方向における配線１１〜１５と開口２１
〜２５との合わせずれによって、導通する配線１１〜１
５と開口２１〜２５との組の数が異なるので、合わせず
れを電気的に測定することができる。
き、しかも、半導体装置の製造後でも合わせずれを容易
に測定することができる様にする。 【解決手段】 配線１１〜１５の端縁１１ａ〜１５ａと
配線１１〜１５を覆う絶縁膜に設けられている開口２１
〜２５との間の距離を同一方向へ順次に異ならせ、配線
１１〜１５と開口２１〜２５との間の導通状態を調べ
る。上記の同一方向における配線１１〜１５と開口２１
〜２５との合わせずれによって、導通する配線１１〜１
５と開口２１〜２５との組の数が異なるので、合わせず
れを電気的に測定することができる。
Description
【０００１】
【発明の属する技術分野】本願の発明は、半導体装置を
製造する際のリソグラフィ工程における合わせずれを測
定するための方法及びパターンに関するものである。
製造する際のリソグラフィ工程における合わせずれを測
定するための方法及びパターンに関するものである。
【０００２】
【従来の技術】半導体装置の高集積化に伴って、最小の
設計ルールが微細化され、リソグラフィ技術における解
像度も向上している。そして、解像度の向上に伴って、
ウェハ上に既に設けられているパターンとリソグラフィ
工程における露光用のマスクからの投影像との合わせ精
度も向上しているので、合わせずれの測定にも高い精度
が要求されている。
設計ルールが微細化され、リソグラフィ技術における解
像度も向上している。そして、解像度の向上に伴って、
ウェハ上に既に設けられているパターンとリソグラフィ
工程における露光用のマスクからの投影像との合わせ精
度も向上しているので、合わせずれの測定にも高い精度
が要求されている。
【０００３】合わせずれを測定するための方法として
は、合わせずれ測定用の下層側パターンと上層側パター
ンとを光学顕微鏡で見比べる方法や、上層側パターンと
しての開口を絶縁膜に形成した後にこの開口を介して絶
縁膜下の下層側パターンを観察して下層側パターンと上
層側パターンとを見比べる方法等が従来から考えられて
いる。
は、合わせずれ測定用の下層側パターンと上層側パター
ンとを光学顕微鏡で見比べる方法や、上層側パターンと
しての開口を絶縁膜に形成した後にこの開口を介して絶
縁膜下の下層側パターンを観察して下層側パターンと上
層側パターンとを見比べる方法等が従来から考えられて
いる。
【０００４】
【発明が解決しようとする課題】しかし、合わせずれ測
定用の下層側パターンと上層側パターンとを光学顕微鏡
で見比べる方法では、光学顕微鏡における解像度の限界
から十分な精度を得ることができず、ハーフミクロンや
サブミクロン世代の半導体装置に対して合わせずれを高
い精度では測定することができなかった。
定用の下層側パターンと上層側パターンとを光学顕微鏡
で見比べる方法では、光学顕微鏡における解像度の限界
から十分な精度を得ることができず、ハーフミクロンや
サブミクロン世代の半導体装置に対して合わせずれを高
い精度では測定することができなかった。
【０００５】なお、走査型電子顕微鏡は光学顕微鏡に比
べて高い解像度を有しているので、リソグラフィ工程に
おいて、パターニングした線の幅や開口の径を測定する
ために用いられている。しかし、走査型電子顕微鏡は観
察物の表面から発生する二次電子による像を観察してい
るので、下層側パターンが層間絶縁膜等に覆われている
場合は、この下層側パターンを観察することができなく
て、走査型電子顕微鏡を用いて合わせずれを測定するこ
とは困難である。
べて高い解像度を有しているので、リソグラフィ工程に
おいて、パターニングした線の幅や開口の径を測定する
ために用いられている。しかし、走査型電子顕微鏡は観
察物の表面から発生する二次電子による像を観察してい
るので、下層側パターンが層間絶縁膜等に覆われている
場合は、この下層側パターンを観察することができなく
て、走査型電子顕微鏡を用いて合わせずれを測定するこ
とは困難である。
【０００６】また、上層側パターンとしての開口を絶縁
膜に形成した後にこの開口を介して絶縁膜下の下層側パ
ターンを観察して下層側パターンと上層側パターンとを
見比べる方法でも、開口上に層間絶縁膜等が形成される
と、やはり、走査型電子顕微鏡を用いて合わせずれを測
定することが困難である。
膜に形成した後にこの開口を介して絶縁膜下の下層側パ
ターンを観察して下層側パターンと上層側パターンとを
見比べる方法でも、開口上に層間絶縁膜等が形成される
と、やはり、走査型電子顕微鏡を用いて合わせずれを測
定することが困難である。
【０００７】更に、従来の何れの方法でも、合わせずれ
を電気的に測定することができなかったので、半導体装
置の製造後に合わせずれを容易には測定することができ
なかった。
を電気的に測定することができなかったので、半導体装
置の製造後に合わせずれを容易には測定することができ
なかった。
【０００８】
【課題を解決するための手段】本願の発明による合わせ
ずれ測定方法は、配線の端縁と前記配線を覆う絶縁膜に
設けられる開口との間の距離が同一方向へ順次に異なる
複数組の前記配線と前記開口とを準備する工程と、前記
複数組の配線と開口との間の導通状態を調べる工程とを
具備している。
ずれ測定方法は、配線の端縁と前記配線を覆う絶縁膜に
設けられる開口との間の距離が同一方向へ順次に異なる
複数組の前記配線と前記開口とを準備する工程と、前記
複数組の配線と開口との間の導通状態を調べる工程とを
具備している。
【０００９】本願の発明による合わせずれ測定パターン
は、配線の端縁と前記配線を覆う絶縁膜に設けられてい
る開口との間の距離が同一方向へ順次に異なる複数組の
前記配線及び前記開口を具備している。
は、配線の端縁と前記配線を覆う絶縁膜に設けられてい
る開口との間の距離が同一方向へ順次に異なる複数組の
前記配線及び前記開口を具備している。
【００１０】本願の発明による合わせずれ測定パターン
は、前記端縁を有しており電気抵抗が相対的に低い低抵
抗部と、この低抵抗部に通じており電気抵抗が相対的に
高くて各々の前記配線の電気抵抗を決定している高抵抗
部とを、前記各々の配線が具備していることが好まし
い。
は、前記端縁を有しており電気抵抗が相対的に低い低抵
抗部と、この低抵抗部に通じており電気抵抗が相対的に
高くて各々の前記配線の電気抵抗を決定している高抵抗
部とを、前記各々の配線が具備していることが好まし
い。
【００１１】本願の発明による合わせずれ測定パターン
は、前記各々の配線に対して複数の前記開口が設けられ
ていることが好ましい。
は、前記各々の配線に対して複数の前記開口が設けられ
ていることが好ましい。
【００１２】本願の発明による合わせずれ測定パターン
は、最大の合わせずれが生じた場合でも前記低抵抗部に
前記開口が接触する前記配線を具備していることが好ま
しい。
は、最大の合わせずれが生じた場合でも前記低抵抗部に
前記開口が接触する前記配線を具備していることが好ま
しい。
【００１３】本願の発明による合わせずれ測定パターン
は、複数の前記配線の各々の電気抵抗が互いに等しいこ
とが好ましい。
は、複数の前記配線の各々の電気抵抗が互いに等しいこ
とが好ましい。
【００１４】本願の発明による合わせずれ測定パターン
は、複数の前記配線同士及び複数の前記開口同士が夫々
並列に接続されていることが好ましい。
は、複数の前記配線同士及び複数の前記開口同士が夫々
並列に接続されていることが好ましい。
【００１５】本願の発明による合わせずれ測定パターン
は、前記複数組の配線及び開口同士の対が前記同一方向
で互いに線対称に配置されていることが好ましい。
は、前記複数組の配線及び開口同士の対が前記同一方向
で互いに線対称に配置されていることが好ましい。
【００１６】本願の発明による合わせずれ測定パターン
は、前記配線及び開口の各組において前記距離が最小線
幅の１／５ずつ互いに異なっていることが好ましい。
は、前記配線及び開口の各組において前記距離が最小線
幅の１／５ずつ互いに異なっていることが好ましい。
【００１７】本願の発明による合わせずれ測定方法で
は、配線の端縁と開口との間の距離が同一方向へ順次に
異なる複数組の配線と開口との間の導通状態を調べてい
るが、上述の同一方向における配線と開口との合わせず
れによって、導通する配線と開口との組の数が異なる。
このため、複数組の配線と開口との間の導通状態を調べ
ることによって、配線と開口との合わせずれを電気的に
測定することができる。
は、配線の端縁と開口との間の距離が同一方向へ順次に
異なる複数組の配線と開口との間の導通状態を調べてい
るが、上述の同一方向における配線と開口との合わせず
れによって、導通する配線と開口との組の数が異なる。
このため、複数組の配線と開口との間の導通状態を調べ
ることによって、配線と開口との合わせずれを電気的に
測定することができる。
【００１８】本願の発明による合わせずれ測定パターン
では、配線の端縁と開口との間の距離が同一方向へ順次
に異なる複数組の配線及び開口を具備しているので、上
述の同一方向における配線と開口との合わせずれによっ
て、互いに接触する配線と開口との組の数が異なる。こ
のため、複数組の配線と開口との間の導通状態を調べる
ことによって、配線と開口との合わせずれを電気的に測
定することができる。
では、配線の端縁と開口との間の距離が同一方向へ順次
に異なる複数組の配線及び開口を具備しているので、上
述の同一方向における配線と開口との合わせずれによっ
て、互いに接触する配線と開口との組の数が異なる。こ
のため、複数組の配線と開口との間の導通状態を調べる
ことによって、配線と開口との合わせずれを電気的に測
定することができる。
【００１９】また、開口との間の距離が規定されている
端縁を有している低抵抗部と各々の配線の電気抵抗を決
定している高抵抗部とを各々の配線が具備していれば、
低抵抗部と開口とが接触して開口内の測定端子と低抵抗
部との間に接触抵抗が生じても、この接触抵抗によって
は各々の配線の電気抵抗が実質的には変動しないので、
互いに接触している配線と開口との組の数を正確に得る
ことができる。
端縁を有している低抵抗部と各々の配線の電気抵抗を決
定している高抵抗部とを各々の配線が具備していれば、
低抵抗部と開口とが接触して開口内の測定端子と低抵抗
部との間に接触抵抗が生じても、この接触抵抗によって
は各々の配線の電気抵抗が実質的には変動しないので、
互いに接触している配線と開口との組の数を正確に得る
ことができる。
【００２０】また、各々の配線に対して複数の開口が設
けられていれば、開口が単一である構造に比べて開口内
の測定端子と低抵抗部との間の接触抵抗が低いので、こ
の接触抵抗による各々の配線の電気抵抗の変動が更に少
ない。このため、互いに接触している配線と開口との組
の数を更に正確に得ることができる。
けられていれば、開口が単一である構造に比べて開口内
の測定端子と低抵抗部との間の接触抵抗が低いので、こ
の接触抵抗による各々の配線の電気抵抗の変動が更に少
ない。このため、互いに接触している配線と開口との組
の数を更に正確に得ることができる。
【００２１】また、最大の合わせずれが生じた場合でも
低抵抗部に開口が接触する配線を具備していれば、この
配線と開口とが必ず導通する。このため、この配線に電
流を流すことによって、高抵抗部の電気抵抗つまり配線
の電気抵抗を把握しておくことができるので、互いに接
触している配線と開口との組の数を容易に得ることがで
きる。
低抵抗部に開口が接触する配線を具備していれば、この
配線と開口とが必ず導通する。このため、この配線に電
流を流すことによって、高抵抗部の電気抵抗つまり配線
の電気抵抗を把握しておくことができるので、互いに接
触している配線と開口との組の数を容易に得ることがで
きる。
【００２２】また、複数の配線の各々の電気抵抗が互い
に等しければ、互いに接触している配線と開口との組の
数を正確に得ることができる。
に等しければ、互いに接触している配線と開口との組の
数を正確に得ることができる。
【００２３】また、複数の配線同士及び複数の開口同士
が夫々並列に接続されていれば、測定端子数が少ないの
で、複数組の配線と開口との間の導通状態を簡易に調べ
ることができる。
が夫々並列に接続されていれば、測定端子数が少ないの
で、複数組の配線と開口との間の導通状態を簡易に調べ
ることができる。
【００２４】また、合わせずれを測定すべき方向で複数
組の配線及び開口同士の対が互いに線対称に配置されて
いれば、配線の幅や開口の径が設計値から変動していて
も、両方の合わせずれの中間値を採用することによっ
て、配線と開口との実際の合わせずれを測定することが
できる。
組の配線及び開口同士の対が互いに線対称に配置されて
いれば、配線の幅や開口の径が設計値から変動していて
も、両方の合わせずれの中間値を採用することによっ
て、配線と開口との実際の合わせずれを測定することが
できる。
【００２５】また、配線及び開口の各組において配線の
端縁と開口との間の距離が最小線幅の１／５ずつ互いに
異なっていれば、この最小線幅の１／５の精度で合わせ
ずれを測定することができる。
端縁と開口との間の距離が最小線幅の１／５ずつ互いに
異なっていれば、この最小線幅の１／５の精度で合わせ
ずれを測定することができる。
【００２６】
【発明の実施の形態】以下、本願の発明の第１〜第５実
施形態を、図１〜７を参照しながら説明する。図１、２
が、第１実施形態を示している。この第１実施形態は、
５本の配線１１〜１５とこれらの配線１１〜１５を覆っ
ている層間絶縁膜（図示せず）に設けられている５個の
開口２１〜２５とを含む合わせずれ測定パターンを具備
している。
施形態を、図１〜７を参照しながら説明する。図１、２
が、第１実施形態を示している。この第１実施形態は、
５本の配線１１〜１５とこれらの配線１１〜１５を覆っ
ている層間絶縁膜（図示せず）に設けられている５個の
開口２１〜２５とを含む合わせずれ測定パターンを具備
している。
【００２７】５本の配線１１〜１５は、それらの端縁１
１ａ〜１５ａが配線１１〜１５の延在方向に最小線幅の
１／５ずつ順次にずれて配置されており、５個の開口２
１〜２５は、配線１１〜１５の端縁１１ａ〜１５ａ側に
配線１１〜１５の延在方向とは垂直な方向に配置されて
いる。
１ａ〜１５ａが配線１１〜１５の延在方向に最小線幅の
１／５ずつ順次にずれて配置されており、５個の開口２
１〜２５は、配線１１〜１５の端縁１１ａ〜１５ａ側に
配線１１〜１５の延在方向とは垂直な方向に配置されて
いる。
【００２８】図１は、配線１１〜１５に対する合わせず
れが開口２１〜２５に生じていない状態を示しており、
この図１の状態では、配線１１〜１３と開口２１〜２３
とは接触していないが、配線１４、１５と開口２４、２
５とが接触している。これらの接触状態は、配線１１〜
１５と開口２１〜２５とに５組の測定端子を設け、各組
の測定端子間に電圧を印加して、これらの測定端子間に
おける電気抵抗を測定することによって確認することが
できる。
れが開口２１〜２５に生じていない状態を示しており、
この図１の状態では、配線１１〜１３と開口２１〜２３
とは接触していないが、配線１４、１５と開口２４、２
５とが接触している。これらの接触状態は、配線１１〜
１５と開口２１〜２５とに５組の測定端子を設け、各組
の測定端子間に電圧を印加して、これらの測定端子間に
おける電気抵抗を測定することによって確認することが
できる。
【００２９】一方、図２は、配線１１〜１５の延在方向
においてこれらの配線１１〜１５に対する合わせずれが
開口２１〜２５に生じている状態を示している。もし、
開口２１〜２５が配線１１〜１５に接近する方向へ合わ
せずれが生じていれば、図１の状態に比べて、新たに開
口２３が配線１３に接触している。また、開口２１〜２
５が配線１１〜１５から離間する方向へ合わせずれが生
じていれば、図１の状態に比べて、新たに開口２４が配
線１４から離間している。
においてこれらの配線１１〜１５に対する合わせずれが
開口２１〜２５に生じている状態を示している。もし、
開口２１〜２５が配線１１〜１５に接近する方向へ合わ
せずれが生じていれば、図１の状態に比べて、新たに開
口２３が配線１３に接触している。また、開口２１〜２
５が配線１１〜１５から離間する方向へ合わせずれが生
じていれば、図１の状態に比べて、新たに開口２４が配
線１４から離間している。
【００３０】従って、これらの接触状態を確認すること
によって、図２の状態では、開口２１〜２５が配線１１
〜１５に接近する方向及び配線１１〜１５から離間する
方向の何れに合わせずれが生じていても、これらの合わ
せずれが最小線幅の１／５程度であることが分かる。
によって、図２の状態では、開口２１〜２５が配線１１
〜１５に接近する方向及び配線１１〜１５から離間する
方向の何れに合わせずれが生じていても、これらの合わ
せずれが最小線幅の１／５程度であることが分かる。
【００３１】図３、４が、第２実施形態を示している。
この第２実施形態も、配線１１〜１５の端縁１１ａ〜１
５ａが配線１１〜１５の延在方向とは垂直な方向に配置
されており、開口２１〜２５が配線１１〜１５の延在方
向へ最小線幅の１／５ずつ順次にずれて配置されている
ことを除いて、図１、２に示した第１実施形態と実質的
に同様の構成を有している。この様な第２実施形態で
も、第１実施形態と同様の作用効果を奏することができ
る。
この第２実施形態も、配線１１〜１５の端縁１１ａ〜１
５ａが配線１１〜１５の延在方向とは垂直な方向に配置
されており、開口２１〜２５が配線１１〜１５の延在方
向へ最小線幅の１／５ずつ順次にずれて配置されている
ことを除いて、図１、２に示した第１実施形態と実質的
に同様の構成を有している。この様な第２実施形態で
も、第１実施形態と同様の作用効果を奏することができ
る。
【００３２】図５が、第３実施形態を示している。この
第３実施形態における合わせずれ測定パターンでは、５
本の配線３１〜３５の各々が幅の広い低抵抗部３１ｂ〜
３５ｂと幅の狭い高抵抗部３１ｃ〜３５ｃとを有してお
り、これらの配線３１〜３５はそれらの端縁３１ａ〜３
５ａが配線３１〜３５の延在方向にΔＸずつ順次にずれ
て配置されている。
第３実施形態における合わせずれ測定パターンでは、５
本の配線３１〜３５の各々が幅の広い低抵抗部３１ｂ〜
３５ｂと幅の狭い高抵抗部３１ｃ〜３５ｃとを有してお
り、これらの配線３１〜３５はそれらの端縁３１ａ〜３
５ａが配線３１〜３５の延在方向にΔＸずつ順次にずれ
て配置されている。
【００３３】高抵抗部３１ｃ〜３５ｃは、低抵抗部３１
ｂ〜３５ｂと同じ材料から成っているが、長さが長く且
つ幅が狭いので、十分に高い電気抵抗を有していて、こ
れらの高抵抗部３１ｃ〜３５ｃの電気抵抗が各配線３１
〜３５の電気抵抗を実質的に決定している。例えば、配
線３１〜３５の材料のシート抵抗を１０Ω／□とする
と、長さ＝１００μｍ、幅＝１μｍにして、各高抵抗部
３１ｃ〜３５ｃが１ｋΩの電気抵抗を有する様に設計さ
れている。
ｂ〜３５ｂと同じ材料から成っているが、長さが長く且
つ幅が狭いので、十分に高い電気抵抗を有していて、こ
れらの高抵抗部３１ｃ〜３５ｃの電気抵抗が各配線３１
〜３５の電気抵抗を実質的に決定している。例えば、配
線３１〜３５の材料のシート抵抗を１０Ω／□とする
と、長さ＝１００μｍ、幅＝１μｍにして、各高抵抗部
３１ｃ〜３５ｃが１ｋΩの電気抵抗を有する様に設計さ
れている。
【００３４】配線３１〜３５は電流取り出し用の１本の
配線３６で並列に接続されており、５組の開口５１〜５
５が配線３１〜３５の端縁３１ａ〜３５ａ側に配線３１
〜３５の延在方向とは垂直な方向に配置されている。開
口５１〜５５の各々の個数としては、これらの開口５１
〜５５に設けられる測定端子と配線３１〜３５との接触
抵抗が高くなっても、高抵抗部３１ｃ〜３５ｃの電気抵
抗が各配線３１〜３５の電気抵抗を実質的に決定する様
に、可能であれば１０個以上にする。
配線３６で並列に接続されており、５組の開口５１〜５
５が配線３１〜３５の端縁３１ａ〜３５ａ側に配線３１
〜３５の延在方向とは垂直な方向に配置されている。開
口５１〜５５の各々の個数としては、これらの開口５１
〜５５に設けられる測定端子と配線３１〜３５との接触
抵抗が高くなっても、高抵抗部３１ｃ〜３５ｃの電気抵
抗が各配線３１〜３５の電気抵抗を実質的に決定する様
に、可能であれば１０個以上にする。
【００３５】そして、配線４１〜４６及び開口６１〜６
５が、配線３１〜３５の延在方向で配線３１〜３６及び
開口５１〜５５と線対称に配置されており、開口５１〜
５５及び開口６１〜６５が電流供給用の１本の配線７１
で並列に接続されている。以上の様な第３実施形態で
は、配線３１〜３３、４１〜４３と開口５１〜５３、６
１〜６３とは接触していないが、配線３４、３５、４
４、４５と開口５４、５５、６４、６５とが夫々接触し
ている。
５が、配線３１〜３５の延在方向で配線３１〜３６及び
開口５１〜５５と線対称に配置されており、開口５１〜
５５及び開口６１〜６５が電流供給用の１本の配線７１
で並列に接続されている。以上の様な第３実施形態で
は、配線３１〜３３、４１〜４３と開口５１〜５３、６
１〜６３とは接触していないが、配線３４、３５、４
４、４５と開口５４、５５、６４、６５とが夫々接触し
ている。
【００３６】従って、配線７１から配線３６または配線
４６へ電流を流せば、電流値Ｉout1または電流値Ｉout2
と電位差Ｖin−Ｖout1または電位差Ｖin−Ｖout2とから
決定される電気抵抗は、高抵抗部３４ｃ、３５ｃまたは
高抵抗部４４ｃ、４５ｃの並列抵抗である５００Ωにな
って、配線３４、３５、４４、４５と開口５４、５５、
６４、６５とが夫々接触していることが分かる。
４６へ電流を流せば、電流値Ｉout1または電流値Ｉout2
と電位差Ｖin−Ｖout1または電位差Ｖin−Ｖout2とから
決定される電気抵抗は、高抵抗部３４ｃ、３５ｃまたは
高抵抗部４４ｃ、４５ｃの並列抵抗である５００Ωにな
って、配線３４、３５、４４、４５と開口５４、５５、
６４、６５とが夫々接触していることが分かる。
【００３７】なお、低抵抗部３１ｂ〜３５ｂ、４１ｂ〜
４５ｂの長さが互いに異なっており、また、配線３６、
４６にも電気抵抗が存在しているので、何れの高抵抗部
３１ｃ〜３５ｃ、４１ｃ〜４５ｃの電気抵抗も総て１ｋ
Ωであるとすると、例えば、高抵抗部３４ｃ、３５ｃま
たは高抵抗部４４ｃ、４５ｃの並列抵抗は正確には５０
０Ωにならない。
４５ｂの長さが互いに異なっており、また、配線３６、
４６にも電気抵抗が存在しているので、何れの高抵抗部
３１ｃ〜３５ｃ、４１ｃ〜４５ｃの電気抵抗も総て１ｋ
Ωであるとすると、例えば、高抵抗部３４ｃ、３５ｃま
たは高抵抗部４４ｃ、４５ｃの並列抵抗は正確には５０
０Ωにならない。
【００３８】従って、その様な場合は、高抵抗部３１ｃ
〜３５ｃ、４１ｃ〜４５ｃの電気抵抗を順次に異ならせ
たりして、配線３６、４６を含む配線３１〜３５、４１
〜４５の電気抵抗を互いに等しくしておけば、配線３１
〜３５、４１〜４５と開口５１〜５５、６１〜６５との
接触状態つまり合わせずれを正確に測定することができ
る。
〜３５ｃ、４１ｃ〜４５ｃの電気抵抗を順次に異ならせ
たりして、配線３６、４６を含む配線３１〜３５、４１
〜４５の電気抵抗を互いに等しくしておけば、配線３１
〜３５、４１〜４５と開口５１〜５５、６１〜６５との
接触状態つまり合わせずれを正確に測定することができ
る。
【００３９】図６が、第４実施形態を示している。図５
に示した第３実施形態は、配線３１〜３６、４１〜４６
の幅及び開口５１〜５５、６１〜６５の径が設計値から
変動しておらず、配線３１〜３５、４１〜４５に対する
開口５１〜５５、６１〜６５の合わせずれも生じていな
い場合であるが、この第４実施形態は、配線３１〜３
６、４１〜４６の幅の変動と配線３１〜３５、４１〜４
５に対する開口５１〜５５、６１〜６５の合わせずれと
が同時に生じている場合である。
に示した第３実施形態は、配線３１〜３６、４１〜４６
の幅及び開口５１〜５５、６１〜６５の径が設計値から
変動しておらず、配線３１〜３５、４１〜４５に対する
開口５１〜５５、６１〜６５の合わせずれも生じていな
い場合であるが、この第４実施形態は、配線３１〜３
６、４１〜４６の幅の変動と配線３１〜３５、４１〜４
５に対する開口５１〜５５、６１〜６５の合わせずれと
が同時に生じている場合である。
【００４０】配線３１〜３６、４１〜４６の幅及び開口
５１〜５５、６１〜６５の径の設計値からの変動は、パ
ターニング時のテーパエッチング等によって配線３１〜
３６、４１〜４６や開口５１〜５５、６１〜６５の全周
において生じる。但し、この第４実施形態では配線３１
〜３５、４１〜４５の延在方向における合わせずれを測
定するので、配線３１〜３５、４１〜４５の端縁３１ａ
〜３５ａ、４１ａ〜４５ａにのみ変動分７２が図示され
ている。
５１〜５５、６１〜６５の径の設計値からの変動は、パ
ターニング時のテーパエッチング等によって配線３１〜
３６、４１〜４６や開口５１〜５５、６１〜６５の全周
において生じる。但し、この第４実施形態では配線３１
〜３５、４１〜４５の延在方向における合わせずれを測
定するので、配線３１〜３５、４１〜４５の端縁３１ａ
〜３５ａ、４１ａ〜４５ａにのみ変動分７２が図示され
ている。
【００４１】この第４実施形態では、Ｉin、Ｖin、Ｉ
out1、Ｖout1、Ｉout2、Ｖout2の測定結果から、配線３
２〜３５、４５と開口５２〜５５、６５とが夫々接触し
ていることが分かる。
out1、Ｖout1、Ｉout2、Ｖout2の測定結果から、配線３
２〜３５、４５と開口５２〜５５、６５とが夫々接触し
ていることが分かる。
【００４２】一方、図５に示した様に、合わせずれが生
じていない場合は、開口５１〜５５のうちで配線３１〜
３５と接触しているのは開口５４、５５のみであるの
で、この第４実施形態では、新たに開口５２、５３が配
線３２、３３と接触している。従って、開口５１〜５５
は、２ΔＸ程度だけ配線３１〜３５側へずれていること
が分かる。
じていない場合は、開口５１〜５５のうちで配線３１〜
３５と接触しているのは開口５４、５５のみであるの
で、この第４実施形態では、新たに開口５２、５３が配
線３２、３３と接触している。従って、開口５１〜５５
は、２ΔＸ程度だけ配線３１〜３５側へずれていること
が分かる。
【００４３】また、図５に示した様に、合わせずれが生
じていない場合は、開口６１〜６５のうちで配線４１〜
４５と接触しているのは開口６４、６５であるので、こ
の第４実施形態では、新たに開口６４が配線４４から離
間している。従って、開口６１〜６５は、ΔＸ程度だけ
配線３１〜３５側へずれていることが分かる。
じていない場合は、開口６１〜６５のうちで配線４１〜
４５と接触しているのは開口６４、６５であるので、こ
の第４実施形態では、新たに開口６４が配線４４から離
間している。従って、開口６１〜６５は、ΔＸ程度だけ
配線３１〜３５側へずれていることが分かる。
【００４４】この様に開口５１〜５５と開口６１〜６５
とで合わせずれが互いに異なっているのは、配線３１〜
３５、４１〜４５の幅に変動分７２が加わっているため
である。従って、開口５１〜５５の合わせずれと開口６
１〜６５の合わせずれとの中間値を採用して、配線３１
〜３５側への１．５ΔＸ程度が開口５１〜５５、６１〜
６５と配線３１〜３５、４１〜４５との実際の合わせず
れである。
とで合わせずれが互いに異なっているのは、配線３１〜
３５、４１〜４５の幅に変動分７２が加わっているため
である。従って、開口５１〜５５の合わせずれと開口６
１〜６５の合わせずれとの中間値を採用して、配線３１
〜３５側への１．５ΔＸ程度が開口５１〜５５、６１〜
６５と配線３１〜３５、４１〜４５との実際の合わせず
れである。
【００４５】なお、以上の第４実施形態では、配線３１
〜３６、４１〜４６の幅のみが変動して、開口５１〜５
５、６１〜６５の径は変動していないとしたが、開口５
１〜５５、６１〜６５と配線３１〜３５、４１〜４５と
の接触から合わせずれが求められるので、開口５１〜５
５、６１〜６５の径が変動している場合や、配線３１〜
３６、４１〜４６の幅と開口５１〜５５、６１〜６５の
径との両方が変動している場合でも、この第４実施形態
と同様にして合わせずれが求められる。
〜３６、４１〜４６の幅のみが変動して、開口５１〜５
５、６１〜６５の径は変動していないとしたが、開口５
１〜５５、６１〜６５と配線３１〜３５、４１〜４５と
の接触から合わせずれが求められるので、開口５１〜５
５、６１〜６５の径が変動している場合や、配線３１〜
３６、４１〜４６の幅と開口５１〜５５、６１〜６５の
径との両方が変動している場合でも、この第４実施形態
と同様にして合わせずれが求められる。
【００４６】図７が、第５実施形態を示している。この
第５実施形態における合わせずれ測定パターンには、配
線３５、４５の低抵抗部３５ｂ、４５ｂが連なったパタ
ーンの低抵抗部７３ｂと、この低抵抗部７３ｂの一方側
及び他方側に夫々１本及び５本ずつ接続されている高抵
抗部７３ｃとを有する配線７３が、配線３５、４５の代
わりに設けられている。
第５実施形態における合わせずれ測定パターンには、配
線３５、４５の低抵抗部３５ｂ、４５ｂが連なったパタ
ーンの低抵抗部７３ｂと、この低抵抗部７３ｂの一方側
及び他方側に夫々１本及び５本ずつ接続されている高抵
抗部７３ｃとを有する配線７３が、配線３５、４５の代
わりに設けられている。
【００４７】また、低抵抗部７３ｂの一方側及び他方側
の高抵抗部７３ｃに夫々電流取り出し用の配線７４、７
５が接続されている。以上の点を除いて、この第５実施
形態における合わせずれ測定パターンも、図５に示した
第３実施形態の合わせずれ測定パターンと実質的に同様
の構成を有している。
の高抵抗部７３ｃに夫々電流取り出し用の配線７４、７
５が接続されている。以上の点を除いて、この第５実施
形態における合わせずれ測定パターンも、図５に示した
第３実施形態の合わせずれ測定パターンと実質的に同様
の構成を有している。
【００４８】この様な第５実施形態では、最大の合わせ
ずれが生じた場合でも配線７３の低抵抗部７３ｂと開口
５５、６５とが確実に接触するので、配線７１から配線
７４または配線７５へ電流を流すことによって、高抵抗
部７３ｃの電気抵抗を予め把握しておくことができる。
このため、配線７１から配線３６または配線４６へ電流
を流すことによって求めた電気抵抗から、合わせずれを
容易に求めることができる。
ずれが生じた場合でも配線７３の低抵抗部７３ｂと開口
５５、６５とが確実に接触するので、配線７１から配線
７４または配線７５へ電流を流すことによって、高抵抗
部７３ｃの電気抵抗を予め把握しておくことができる。
このため、配線７１から配線３６または配線４６へ電流
を流すことによって求めた電気抵抗から、合わせずれを
容易に求めることができる。
【００４９】なお、以上の第３〜第５実施形態では、第
１実施形態と同様に配線３１〜３５、４１〜４５の端縁
３１ａ〜３５ａ、４１ａ〜４５ａの位置を順次にずらし
ているが、第２実施形態の様に開口５１〜５５、６１〜
６５の位置を順次にずらしてもよい。
１実施形態と同様に配線３１〜３５、４１〜４５の端縁
３１ａ〜３５ａ、４１ａ〜４５ａの位置を順次にずらし
ているが、第２実施形態の様に開口５１〜５５、６１〜
６５の位置を順次にずらしてもよい。
【００５０】また、これらのずらし量も、最小線幅の１
／５程度以下であれば、半導体装置の動作に支障がない
妥当な精度で合わせずれを測定することができるので、
ずらし量の合計が合わせずれの測定に十分な値になる範
囲内で、上述のずらし量や配線及び開口の数を適宜に選
択することができる。
／５程度以下であれば、半導体装置の動作に支障がない
妥当な精度で合わせずれを測定することができるので、
ずらし量の合計が合わせずれの測定に十分な値になる範
囲内で、上述のずらし量や配線及び開口の数を適宜に選
択することができる。
【００５１】また、第３〜第５実施形態では、開口５１
〜５５、６１〜６５の各々が正方形に近い微小な複数個
の開口から成っているが、これらの開口５１〜５５、６
１〜６５の各々が長方形の単一の開口から成っていても
よい。更に、上述の第１〜第５実施形態の何れにおいて
も、図面中の左右方向における合わせずれを測定してい
るが、合わせずれ測定パターンを９０°回転させること
によって、図面中の上下方向における合わせずれをも測
定することができる。
〜５５、６１〜６５の各々が正方形に近い微小な複数個
の開口から成っているが、これらの開口５１〜５５、６
１〜６５の各々が長方形の単一の開口から成っていても
よい。更に、上述の第１〜第５実施形態の何れにおいて
も、図面中の左右方向における合わせずれを測定してい
るが、合わせずれ測定パターンを９０°回転させること
によって、図面中の上下方向における合わせずれをも測
定することができる。
【００５２】
【発明の効果】本願の発明による合わせずれ測定方法で
は、複数組の配線と開口との間の導通状態を調べること
によって、配線と開口との合わせずれを電気的に測定す
ることができるので、合わせずれを高い精度で測定する
ことができ、しかも、半導体装置の製造後でも合わせず
れを容易に測定することができる。
は、複数組の配線と開口との間の導通状態を調べること
によって、配線と開口との合わせずれを電気的に測定す
ることができるので、合わせずれを高い精度で測定する
ことができ、しかも、半導体装置の製造後でも合わせず
れを容易に測定することができる。
【００５３】本願の発明による合わせずれ測定パターン
では、複数組の配線と開口との間の導通状態を調べるこ
とによって、配線と開口との合わせずれを電気的に測定
することができるので、合わせずれを高い精度で測定す
ることができ、しかも、半導体装置の製造後でも合わせ
ずれを容易に測定することができる。
では、複数組の配線と開口との間の導通状態を調べるこ
とによって、配線と開口との合わせずれを電気的に測定
することができるので、合わせずれを高い精度で測定す
ることができ、しかも、半導体装置の製造後でも合わせ
ずれを容易に測定することができる。
【００５４】また、開口との間の距離が規定されている
端縁を有している低抵抗部と各々の配線の電気抵抗を決
定している高抵抗部とを各々の配線が具備していれば、
互いに接触している配線と開口との組の数を正確に得る
ことができるので、合わせずれを更に高い精度で測定す
ることができる。
端縁を有している低抵抗部と各々の配線の電気抵抗を決
定している高抵抗部とを各々の配線が具備していれば、
互いに接触している配線と開口との組の数を正確に得る
ことができるので、合わせずれを更に高い精度で測定す
ることができる。
【００５５】また、各々の配線に対して複数の開口が設
けられていれば、互いに接触している配線と開口との組
の数を更に正確に得ることができるので、合わせずれを
更に高い精度で測定することができる。
けられていれば、互いに接触している配線と開口との組
の数を更に正確に得ることができるので、合わせずれを
更に高い精度で測定することができる。
【００５６】また、最大の合わせずれが生じた場合でも
低抵抗部に開口が接触する配線を具備していれば、互い
に接触している配線と開口との組の数を容易に得ること
ができるので、合わせずれを容易に測定することができ
る。
低抵抗部に開口が接触する配線を具備していれば、互い
に接触している配線と開口との組の数を容易に得ること
ができるので、合わせずれを容易に測定することができ
る。
【００５７】また、複数の配線の各々の電気抵抗が互い
に等しければ、互いに接触している配線と開口との組の
数を正確に得ることができるので、合わせずれを更に高
い精度で測定することができる。
に等しければ、互いに接触している配線と開口との組の
数を正確に得ることができるので、合わせずれを更に高
い精度で測定することができる。
【００５８】また、複数の配線同士及び複数の開口同士
が夫々並列に接続されていれば、複数組の配線と開口と
の間の導通状態を簡易に調べることができるので、合わ
せずれを簡易に測定することができる。
が夫々並列に接続されていれば、複数組の配線と開口と
の間の導通状態を簡易に調べることができるので、合わ
せずれを簡易に測定することができる。
【００５９】また、合わせずれを測定すべき方向で複数
組の配線及び開口同士の対が互いに線対称に配置されて
いれば、配線の幅や開口の径が設計値から変動していて
も、配線と開口との実際の合わせずれを測定することが
できるので、合わせずれを更に高い精度で測定すること
ができる。
組の配線及び開口同士の対が互いに線対称に配置されて
いれば、配線の幅や開口の径が設計値から変動していて
も、配線と開口との実際の合わせずれを測定することが
できるので、合わせずれを更に高い精度で測定すること
ができる。
【００６０】また、配線及び開口の各組において配線の
端縁と開口との間の距離が最小線幅の１／５ずつ互いに
異なっていれば、この最小線幅の１／５の精度で合わせ
ずれを測定することができるので、半導体装置の動作に
支障がない妥当な精度で合わせずれを測定することがで
きる。
端縁と開口との間の距離が最小線幅の１／５ずつ互いに
異なっていれば、この最小線幅の１／５の精度で合わせ
ずれを測定することができるので、半導体装置の動作に
支障がない妥当な精度で合わせずれを測定することがで
きる。
【図１】本願の発明の第１実施形態における合わせずれ
測定パターンの平面図であり、合わせずれが生じていな
い状態を示している。
測定パターンの平面図であり、合わせずれが生じていな
い状態を示している。
【図２】第１実施形態における合わせずれ測定パターン
の平面図であり、合わせずれが生じている状態を示して
いる。
の平面図であり、合わせずれが生じている状態を示して
いる。
【図３】本願の発明の第２実施形態における合わせずれ
測定パターンの平面図であり、合わせずれが生じていな
い状態を示している。
測定パターンの平面図であり、合わせずれが生じていな
い状態を示している。
【図４】第２実施形態における合わせずれ測定パターン
の平面図であり、合わせずれが生じている状態を示して
いる。
の平面図であり、合わせずれが生じている状態を示して
いる。
【図５】本願の発明の第３実施形態における合わせずれ
測定パターンの平面図であり、合わせずれが生じていな
い状態を示している。
測定パターンの平面図であり、合わせずれが生じていな
い状態を示している。
【図６】本願の発明の第４実施形態における合わせずれ
測定パターンの平面図であり、合わせずれが生じている
状態を示している。
測定パターンの平面図であり、合わせずれが生じている
状態を示している。
【図７】本願の発明の第５実施形態における合わせずれ
測定パターンの平面図であり、合わせずれが生じていな
い状態を示している。
測定パターンの平面図であり、合わせずれが生じていな
い状態を示している。
１１〜１５ 配線 １１ａ〜１５ａ 端
縁 ２１〜２５ 開口 ３１〜３５ 配
線 ３１ａ〜３５ａ 端縁 ３１ｂ〜３５ｂ 低
抵抗部 ３１ｃ〜３５ｃ 高抵抗部 ４１〜４５ 配
線 ４１ａ〜４５ａ 端縁 ４１ｂ〜４５ｂ 低
抵抗部 ４１ｃ〜４５ｃ 高抵抗部 ５１〜５５ 開
口 ６１〜６５ 開口 ７３ 配
線 ７３ｂ 低抵抗部 ７３ｃ 高
抵抗部
縁 ２１〜２５ 開口 ３１〜３５ 配
線 ３１ａ〜３５ａ 端縁 ３１ｂ〜３５ｂ 低
抵抗部 ３１ｃ〜３５ｃ 高抵抗部 ４１〜４５ 配
線 ４１ａ〜４５ａ 端縁 ４１ｂ〜４５ｂ 低
抵抗部 ４１ｃ〜４５ｃ 高抵抗部 ５１〜５５ 開
口 ６１〜６５ 開口 ７３ 配
線 ７３ｂ 低抵抗部 ７３ｃ 高
抵抗部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｂ
Claims (9)
- 【請求項１】 配線の端縁と前記配線を覆う絶縁膜に設
けられる開口との間の距離が同一方向へ順次に異なる複
数組の前記配線と前記開口とを準備する工程と、 前記複数組の配線と開口との間の導通状態を調べる工程
とを具備することを特徴とする合わせずれ測定方法。 - 【請求項２】 配線の端縁と前記配線を覆う絶縁膜に設
けられている開口との間の距離が同一方向へ順次に異な
る複数組の前記配線及び前記開口を具備することを特徴
とする合わせずれ測定パターン。 - 【請求項３】 前記端縁を有しており電気抵抗が相対的
に低い低抵抗部と、この低抵抗部に通じており電気抵抗
が相対的に高くて各々の前記配線の電気抵抗を決定して
いる高抵抗部とを、前記各々の配線が具備していること
を特徴とする請求項２記載の合わせずれ測定パターン。 - 【請求項４】 前記各々の配線に対して複数の前記開口
が設けられていることを特徴とする請求項３記載の合わ
せずれ測定パターン。 - 【請求項５】 最大の合わせずれが生じた場合でも前記
低抵抗部に前記開口が接触する前記配線を具備している
ことを特徴とする請求項３記載の合わせずれ測定パター
ン。 - 【請求項６】 複数の前記配線の各々の電気抵抗が互い
に等しいことを特徴とする請求項２記載の合わせずれ測
定パターン。 - 【請求項７】 複数の前記配線同士及び複数の前記開口
同士が夫々並列に接続されていることを特徴とする請求
項２記載の合わせずれ測定パターン。 - 【請求項８】 前記複数組の配線及び開口同士の対が前
記同一方向で互いに線対称に配置されていることを特徴
とする請求項２記載の合わせずれ測定パターン。 - 【請求項９】 前記配線及び開口の各組において前記距
離が最小線幅の１／５ずつ互いに異なっていることを特
徴とする請求項２記載の合わせずれ測定パターン。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21547396A JP3552077B2 (ja) | 1996-07-26 | 1996-07-26 | 合わせずれ測定方法及び合わせずれ測定パターン |
| US08/899,863 US5861679A (en) | 1996-07-26 | 1997-07-24 | Pattern and method for measuring alignment error |
| KR1019970034876A KR100490277B1 (ko) | 1996-07-26 | 1997-07-25 | 얼라인먼트에러측정방법및얼라인먼트에러측정패턴 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21547396A JP3552077B2 (ja) | 1996-07-26 | 1996-07-26 | 合わせずれ測定方法及び合わせずれ測定パターン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050703A true JPH1050703A (ja) | 1998-02-20 |
| JP3552077B2 JP3552077B2 (ja) | 2004-08-11 |
Family
ID=16672961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21547396A Expired - Fee Related JP3552077B2 (ja) | 1996-07-26 | 1996-07-26 | 合わせずれ測定方法及び合わせずれ測定パターン |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5861679A (ja) |
| JP (1) | JP3552077B2 (ja) |
| KR (1) | KR100490277B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147898A (ja) * | 2004-11-22 | 2006-06-08 | Oki Electric Ind Co Ltd | 位置合わせ精度検出方法 |
| JP2008514024A (ja) * | 2004-09-23 | 2008-05-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイスの層間アライメントのアナログ測定 |
| US8174011B2 (en) | 2007-03-07 | 2012-05-08 | Renesas Electronics Corporation | Positional offset measurement pattern unit featuring via-plug and interconnections, and method using such positional offset measurement pattern unit |
| JP2013211445A (ja) * | 2012-03-30 | 2013-10-10 | Fujitsu Semiconductor Ltd | 半導体装置用試験素子 |
| CN103500721A (zh) * | 2013-10-21 | 2014-01-08 | 上海华力微电子有限公司 | 量测通孔与下层金属线对准偏差的方法 |
| WO2023145329A1 (ja) * | 2022-01-27 | 2023-08-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100199349B1 (ko) * | 1996-12-16 | 1999-06-15 | 김영환 | 패턴간 정렬 오차 보상용 마스크들 및 이들 마스크를 이용한 패 턴간 정렬 오차 보상방법 |
| US5916715A (en) * | 1997-09-08 | 1999-06-29 | Advanced Micro Devices, Inc. | Process of using electrical signals for determining lithographic misalignment of vias relative to electrically active elements |
| US6465322B2 (en) * | 1998-01-15 | 2002-10-15 | Koninklijke Philips Electronics N.V. | Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing |
| US5998226A (en) * | 1998-04-02 | 1999-12-07 | Lsi Logic Corporation | Method and system for alignment of openings in semiconductor fabrication |
| US6828647B2 (en) * | 2001-04-05 | 2004-12-07 | Infineon Technologies Ag | Structure for determining edges of regions in a semiconductor wafer |
| US7538443B2 (en) * | 2003-06-25 | 2009-05-26 | Nxp B.V. | Offset dependent resistor for measuring misalignment of stitched masks |
| EP1587144A1 (en) * | 2004-04-13 | 2005-10-19 | STMicroelectronics S.r.l. | Test structure for an electronic device and corresponding test method |
| DE102006025351B4 (de) * | 2006-05-31 | 2013-04-04 | Globalfoundries Inc. | Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren |
| CN102243443A (zh) | 2010-05-14 | 2011-11-16 | 北京京东方光电科技有限公司 | 曝光区域之间图形偏移量的检测方法及测试图形 |
| KR102461648B1 (ko) | 2018-12-06 | 2022-10-31 | 삼성전자주식회사 | 반도체 패턴 검출 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226639A (ja) * | 1986-03-28 | 1987-10-05 | Toshiba Corp | 半導体装置の合せずれ検出方法 |
| JPH03156948A (ja) * | 1989-11-14 | 1991-07-04 | Mitsubishi Electric Corp | 半導体装置の検査方法 |
| JP2887972B2 (ja) * | 1990-09-28 | 1999-05-10 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| EP0505051A1 (en) * | 1991-03-19 | 1992-09-23 | National Semiconductor Corporation | Data storage system with intrinsic burst detection |
| US5384488A (en) * | 1992-06-15 | 1995-01-24 | Texas Instruments Incorporated | Configuration and method for positioning semiconductor device bond pads using additional process layers |
| JPH06252025A (ja) * | 1993-03-02 | 1994-09-09 | Fujitsu Ltd | 位置合わせマークの形成方法 |
| US5625224A (en) * | 1994-08-10 | 1997-04-29 | Motorola, Inc. | Method and apparatus for an integrated circuit chip carrier having improved mounting pad density |
| KR960026094A (ko) * | 1994-12-28 | 1996-07-22 | 김주용 | 반도체 패턴 형성을 위한 포토 마스크의 정렬도 확인방법 |
| KR960026101A (ko) * | 1994-12-30 | 1996-07-22 | 김주용 | 정렬마크 형성방법 |
| KR960026103A (ko) * | 1994-12-30 | 1996-07-22 | 문정환 | 스테퍼 정열 키의 형성방법 |
-
1996
- 1996-07-26 JP JP21547396A patent/JP3552077B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-24 US US08/899,863 patent/US5861679A/en not_active Expired - Fee Related
- 1997-07-25 KR KR1019970034876A patent/KR100490277B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008514024A (ja) * | 2004-09-23 | 2008-05-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイスの層間アライメントのアナログ測定 |
| JP2006147898A (ja) * | 2004-11-22 | 2006-06-08 | Oki Electric Ind Co Ltd | 位置合わせ精度検出方法 |
| US8174011B2 (en) | 2007-03-07 | 2012-05-08 | Renesas Electronics Corporation | Positional offset measurement pattern unit featuring via-plug and interconnections, and method using such positional offset measurement pattern unit |
| JP2013211445A (ja) * | 2012-03-30 | 2013-10-10 | Fujitsu Semiconductor Ltd | 半導体装置用試験素子 |
| CN103500721A (zh) * | 2013-10-21 | 2014-01-08 | 上海华力微电子有限公司 | 量测通孔与下层金属线对准偏差的方法 |
| WO2023145329A1 (ja) * | 2022-01-27 | 2023-08-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5861679A (en) | 1999-01-19 |
| JP3552077B2 (ja) | 2004-08-11 |
| KR100490277B1 (ko) | 2005-08-05 |
| KR980011728A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3552077B2 (ja) | 合わせずれ測定方法及び合わせずれ測定パターン | |
| US6690187B2 (en) | Apparatus for testing reliability of interconnection in integrated circuit | |
| DE2421111A1 (de) | Anordnung und verfahren zum feststellen und messen der ausrichtung oder fehlausrichtung zwischen zwei gegenstaenden | |
| US7688083B2 (en) | Analogue measurement of alignment between layers of a semiconductor device | |
| US4571538A (en) | Mask alignment measurement structure for semiconductor fabrication | |
| US4782288A (en) | Method for evaluating processing parameters in the manufacture of semiconductor devices | |
| KR20110057600A (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR20000031192A (ko) | 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법 | |
| JP2718380B2 (ja) | 半導体装置の電気特性検査パターン及び検査方法 | |
| US7626402B2 (en) | Semiconductor device and method of measuring sheet resistance of lower layer conductive pattern thereof | |
| US6790685B2 (en) | Method of forming a test pattern, method of measuring an etching characteristic using the same and a circuit for measuring the etching characteristic | |
| JP2008218921A (ja) | 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置 | |
| KR19980079957A (ko) | 바이어 홀 개구 검사용 첵크 패턴 | |
| JP4746609B2 (ja) | 半導体装置及びその製造方法 | |
| US6867109B2 (en) | Mask set for compensating a misalignment between patterns and method of compensating a misalignment between patterns using the same | |
| CN111668191B (zh) | 半导体结构及其制造方法与检测短路方法 | |
| JP4300795B2 (ja) | 半導体装置及びその検査方法 | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| JPH07302824A (ja) | パターン層の位置測定方法並びにテストパターン層及びその形成方法 | |
| US20240178063A1 (en) | Semiconductor structure and method of forming thereof | |
| CN108735714A (zh) | 半导体元件及其关键尺寸的定义方法 | |
| JP3117004B2 (ja) | 電子線露光方法 | |
| TW201837977A (zh) | 半導體元件及其關鍵尺寸的定義方法 | |
| JP3722092B2 (ja) | 配線テストパターンの評価方法 | |
| JP4277542B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
| LAPS | Cancellation because of no payment of annual fees |