以下に、図面を参照して実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
(第1の実施の形態)
図1は、第1実施形態に係る半導体装置用試験素子の一例を示す平面図、図2(a)、(b)はそれぞれ図1のI−I線、及びII−II線から見た断面図である。
図1、図2(a)、(b)に示す半導体装置用試験素子101において、半導体基板、例えばシリコン基板1の表面には下地絶縁膜2が形成されている。下地絶縁膜2として、例えばCVD法又は熱酸化法によりシリコン酸化膜が形成される。下地絶縁膜2は、例えば、シリコン基板1において、複数の半導体装置形成領域を区画するスクライブラインに形成される。
下地絶縁膜2の上には、ポリシリコン膜をパターニングすることにより第1〜第n(n>1)の抵抗素子3r1〜3rnが間隔をおいてy方向に並んで形成されている。第1〜第nの抵抗素子3r1〜3rnは、例えば同じ幅と同じ長さを持つストライプ形状を有し、これにより両端部間で同じ抵抗値R0となるように形成される。なお、抵抗素子3r1〜3rnとして使用されるポリシリコン膜の上部にはシリサイド層が形成されてもよい。また、抵抗素子3r1〜3rnとして使用されるポリシリコン膜内にはn型又はp型の不純物が導入され、比抵抗が調整されていてもよい。
下地絶縁膜2と抵抗素子3r1〜3rnの上には、第1層間絶縁膜4として例えばシリコン酸化膜がCVD法により形成され、その上面は化学機械研磨(CMP)により平坦化されている。なお、図1では、下地絶縁膜2よりも上に形成される絶縁膜は省略して描かれている。
第1層間絶縁膜4内には、複数の抵抗素子3r1〜3rnのそれぞれの第1の端部に達する第1接続端ビアプラグ(導電プラグ)6a1〜6anと、第1の端部からx方向(横方向)にある第2の端部に達する第2接続端ビアプラグ6b1〜6bnが形成されている。
第1接続端ビアプラグ6a1〜6anと第2接続端ビアプラグ6b1〜6bnは、一層目の導電プラグであり、第1層間絶縁膜4内に形成したビアホール内に導電性バリア層7とタングステン層8を埋め込むことにより形成される。なお、以下に説明するビアプラグや他の実施形態で説明するビアプラグも同様な層構造を有する。
第2層間絶縁膜4の上には、導電パターンとして複数の導電性パッド9a1〜9anと共通配線10と接続検知用配線11が金属膜から形成されている。金属膜として、例えばアルミニウム銅合金、アルミニウム或いはそれらを含む積層構造が形成される。なお、以下に説明する金属膜や他の実施形態で説明する金属膜も同様な層構造を有している。
共通配線10は、複数の第1接続端ビアプラグ6a1〜6anの各々の上端を同時に接続する形状を有している。また、複数の導電性パッド9a1〜9anは、y方向に一列に間隔をおいて配置され、第2接続端ビアプラグ6b1〜6bnの各々の上端に個別に接続される。なお、導電性パッド9a1〜9anは、位置ズレが生じても第2接続端ビアプラグ6b1〜6bnから外れない大きさに形成される。
接続検知用配線11は、導電性パッド9a1〜9anからx方向に離れた位置で、平面形状が例えばy方向に長い長方形に形成されている。さらに、接続検知用配線11において、抵抗素子3r1〜3rnに近い側の外縁部は、複数の第2接続端ビアプラグ6b1〜6bnからx方向にほぼ等距離となる位置に配置される。なお、y方向とx方向は互いに交差又は直交する方向である。
第1層間絶縁膜4、導電性パッド9a1〜9an、共通配線10及び接続検知用配線11の上には第2層間絶縁膜12が形成されている。第2層間絶縁膜12として例えばシリコン酸化膜がCVD法により形成され、その上面はCMP法により平坦化される。
第2層間絶縁膜12内において、複数の導電性パッド9a1〜9anの各々の上には、パッド接続ビアプラグ13a1〜13anが形成されている。また、第2層間絶縁膜12内において、複数のパッド接続ビアプラグ13a1〜13anのそれぞれからx方向には接続検知用ビアプラグ(導電プラグ)13b1〜13bnが形成されている。パッド接続ビアプラグ13a1〜13anと接続検知用ビアプラグ13b1〜13bnは、同じ工程で形成される二層目の導電プラグである。
接続検知用ビアプラ13b1〜13bnは、接続検知用配線11の1つの外縁部に対するx方向の距離が異なって配置され、その外縁部に対して、全てが離れたとして、x方向に最も近い順に並べると、隣接するもの同士にはピッチtの差がある。従って、複数の接続検知用ビアプラ13b1〜13bnのx方向の位置を比べると、最短でtの差があり、最大で(n−1)tの差がある。
また、少なくとも1つの接続検知用ビアプラグ13b1は、接続検知用配線11に接続され、その他の接続検知用ビアプラ13b2〜13bnは接続検知用配線11に対して非接続(オープン)状態となるように設計されている。
第2層間絶縁膜12の上には複数の橋渡し配線14a1〜14anが形成されている。橋渡し配線14a1〜14anのそれぞれは、パッド接続ビアプラグ13a1〜13anのそれぞれの上端とそれからx方向にある接続検知用ビアプラグ13b1〜13bnの上端を接続する。橋渡し配線14a1〜14anは金属膜から形成されている。
第2層間絶縁膜12及び複数の橋渡し配線14a1〜14anの上には第3層間絶縁膜15が形成されている。第3層間絶縁膜15は、1層に限られるものではなく、複数層であってもよい。第3層間絶縁膜15として例えば複数のシリコン酸化膜がCVD法により形成される。
第2、第3層間絶縁膜12、15内において、図2に示すように、共通配線10の上には第1引出用ビアホール15aが形成され、その中には共通配線10に達する第1引出用ビアプラグ16aが形成されている。また、第2、第3層間絶縁膜12、15には、接続検知用配線11に接続される第2引出用ビアホール15bが形成され、その中には接続検知用配線11に達する第2引出用ビアプラグ16bが形成されている。
第3層間絶縁膜15の上には、第1、第2の引出用ビアプラグ16a、16bのそれぞれに接続される第1、第2の電極パッド17a、17bが例えばアルミニウム、アルミニウム銅などの金属から形成されている。第1、第2の電極パッド17a、17bの平面形状は、一辺が例えば20μm〜100μmの大きさの四角形を有している。なお、電極パッド17a、17bは、テスターの試験用プローブに当てられる大きさを有し、以下に説明する他の実施形態でも同様である。
上記した半導体装置用試験素子101において、複数の接続検知用ビアプラグ13b1〜13bnのそれぞれは、それらの下の接続検知用配線11の外縁部に対してx方向で互いの位置が異なっている。このため、複数の接続検知用ビアプラグ13b1〜13bnの全体と接続検知用配線11との相対位置をx方向又はその逆方向にずらしてゆくと、接続検知用配線11に対する接続検知用ビアプラグ13b1〜13bnの接続数が異なってくる。これにより、接続検知用配線11と共通配線10に並列接続される第1〜第nの抵抗素子3r1〜3rnの数が異なってくる。
このため、第1の電極パッド17aと第2の電極パッド17bの間の電流、電圧を測定することにより、接続検知用配線11に対する接続検知用ビアプラグ13b1〜13bnの接続数に基づいて、それらのx方向の相対的な位置ズレが検知できることになる。図1、図2の等価回路を図3に示す。
なお、上記のように本実施形態及び後述の実施形態における導電プラグ、配線、パッドは金属から形成されるので、ポリシリコンから形成される抵抗素子3r1〜3rnに比べてそれらの抵抗値は極めて小さい。
各抵抗素子3r1〜3rnの抵抗値がR0であり、接続検知配線11に接続される検知用ビアプラグ13b1〜13bnの数をm(m≦n)個とすると、共通配線10と接続検知用配線11の間の抵抗値RはR0/mとなる。そして、第1、第2の電極パッド17a、17b等を介して共通配線10と接続検知用配線11の間に直流電圧Vを印加すると、共通配線10、接続検知用配線11の間に流れる電流値IはI=Vm/R0となり、接続検知用配線11と接続検知用ビアプラグ13b1〜13bnの接続数が1つ増える毎に電流値IはV/R0だけ上昇することになる。
接続検知用配線11と共通配線10の間の抵抗値をRMとすれば、接続検知用配線11と共通配線10に接続される抵抗素子3r1〜3rmの数mは、m=R0/RMで求めることができる。
設計段階で接続検知用配線11に接続される接続検知用ビアプラグ13b1〜13bnの設計数をm0とし、複数の接続検知用ビアプラグ13b1〜13bnのx方向のピッチを予めtと設定する。そして、実際に測定した接続数mとすると、接続検知用ビアプラグ13b1〜13bnと接続検知用配線11の設計位置からのx方向の相対的なズレは(m―m0)tで示される。
以上のように本実施形態によれば、接続検知用配線11と接続検知用ビアプラグ13b1〜13bnは、x方向の製造上で生じる位置ズレによって接続したり離隔したりするので、ズレに対して抵抗素子接続用スイッチとして機能する。そして、接続検知用ビアプラグ13b1〜13bnを介して接続検知用配線11と共通配線10の間に並列に接続される抵抗素子3r1〜3rmの数を検知することにより、接続検知用ビアプラグ13b1〜13bnと接続検知用配線11の相対的な位置ズレ量を高い精度で測定することができる。そして、その試験結果に基づいてビア接続マージンやビア分離マージンを決めることができる。
半導体装置の製造工程では、パターニング段階の配線・ビア間の位置ずれ、配線幅、ビア径を管理することで、ビア接続マージンやビア分離マージンを保証している。本実施形態の試験素子によれば、ビア接続やビア分離を電気的に保証するため、より直接的な保証方法といえる。
ビア接続マージンやビア分離マージンを検出できるようにするには、電気的測定が可能な状態になるまで工程を進める必要がある。半導体装置が完成した場合には、ビア接続マージンやビア分離マージンが不十分と判断されても、再パターニングは不可能で、これらマージンを改善することはできない。
しかし、半導体装置製造工程の途中で電気的測定が可能であれば、製品の試験を行う手前の段階で、ビア接続マージンやビア分離マージンを確認することはできる。また、配線とビアプラグの接続マージンを検出する試験素子は、トランジスタや抵抗などデバイス特性を評価するモニタ群の一部として活用されるのが一般的である。
半導体装置のトランジスタ特性等を検査するための試験素子(モニタ)群は、スクライブ領域に置かれることが多い。スクライブ領域で試験素子群を配置される領域は限られているため、試験素子の中で大面積を占める電極パッドを少なくすることが好ましく、これによりスクライブ領域に多くの試験素子を配置することができ、有効である。
本実施形態に係る試験素子によれば、接続マージン、分離マージンを設定するのに使われる最上の電極パッド7a、7bを上記のように2個にすることができ、通常用いられる方法に比べてパッド数を大幅に減らすことができる。
次に、比較例に係る半導体装置の試験素子の等価回路を図4に基づいて説明する。図4において、図1と同じ符号は同じ要素を示している。
図4において、図1と同じように、接続検知用配線11が第1層間絶縁膜4の上に形成されている。また、接続検知用配線11及び第1層間絶縁膜4の上には、図1と同様に第2層間絶縁膜12が形成されている。第2層間絶縁膜12内には、上記と同様に、第1〜第nの接続検知用ビアプラグ13b1〜13bnがy方向に並んで形成されている。隣接する接続検知用ビアプラグ13b1〜13bnは、x方向に予め決められたピッチtで互いにずれて形成されている。
第2層間絶縁膜12の上には、第1〜第nの接続検知用ビアプラグ13b1〜13bnの上端の個々に接続される複数の引出配線14d1〜14dnが形成されている。引出配線14d1〜14dnと第2層間絶縁膜12の上には、図示を省略しているが、図2と同様に第3層間絶縁膜(15)が形成されている。第3層間絶縁(15)のうち複数の引出配線14d1〜14dnのそれぞれの上には引出用ビアホール(不図示)が形成され、引出用ビアホール(不図示)の中には第1〜第nの引出用ビアプラグ16c1〜16cnが形成されている。
また、第2、第3層間絶縁膜12、(15)のうち接続検知用配線11上には、上記と同様に、第(n+1)の引出用ビアホールが形成され、その中には接続検知用配線11に達する第(n+1)の引出用ビアプラグ16cn+1が形成されている。
さらに、第3層間絶縁膜(15)の上には、第1〜第(n+1)の引出用ビアプラグ16cn+1の上端の各々に接続される第1〜第(n+1)の電極パッド17c1〜17cn+1が形成されている。
以上のような比較例においては、例えば、第(n+1)の電極パッド17cn+1を介して接続検知用配線11を接地電位に設定する。また、第1〜第nの電極パッド17c1〜17cn、引出配線14d1〜14dn及び引出用ビアプラグ16c1〜16cnを介して第1〜第nの接続検知用ビアプラグ13b1〜13bnに電圧Vを印加する。そして、第1〜第(n+1)の電極パッド17c1〜17cn+1を介して第1〜第nの接続検知用ビアプラグ13b1〜13bnに電流が流れるか否かを検知し、接続検知用配線11に導通している接続検知用ビアプラグ13b1〜13bnの数を算出する。これにより、接続検知用ビアプラグ13b1〜13bnと接続検知用配線11の相対的なズレを検知することが可能になる。
しかし、図4に示すような構造によれば、接続検知用ビアプラグ13b1〜13bn及び接続検知用配線11と同じ数の電極パッド17c1〜17cn+1が必要となる。1つのモニタ用の電極パッド17c1〜17cn+1の大きさは、テスターのプローブが当たる大きさ、例えば50μm×50μmの大きさとなる。従って、電極パッド17c1〜17cn+1の数が多くなるほど試験素子が占める面積が大きくなる。これにより、図4に示した位置ズレ検知用の試験素子によれば、スクライブライン領域に占める面積が大きくなるので、スクライブ領域での他の各種の試験素子を形成するための余裕が無くなる。
(第2の実施の形態)
図5は、第2実施形態に係る半導体装置用検査素子を示す平面図、図6(a)、(b)は、図5のIII-III線とIV−IV断面図である。図5、図6において、図1、図2と同じ符号は同じ要素を示している。
図5、図6に示す半導体用試験素子102において、下地絶縁膜2の上に平面U字形状に形成される保護用抵抗素子21r0及び第1〜第nの抵抗素子21r1〜21rnが直列に連続して一体的に形成されている。保護用抵抗素子21r0及び第1〜第nの抵抗素子21r1〜21rnのそれぞれのU字部分はy方向に一列に揃えて配置され、また、互いの端部の接続部は折り返してU字状に接続されている。なお、図5では、下地絶縁膜2よりも上に形成される絶縁膜は省略して描かれている。
保護用抵抗素子21r0及び第1〜第nの抵抗素子21r1〜21rnは、例えば、ポリシリコン膜をパターニングすることにより同じ形状に形成され、これにより同じ抵抗値R0を有している。保護用抵抗素子21r0及び第1〜第nの抵抗素子21r1〜21rnとして使用されるポリシリコン膜の上部にはシリサイド層が形成されてもよい。また、それらのポリシリコン膜内にはn型又はp型の不純物が導入され、抵抗値が調整されていてもよい。
下地絶縁膜2と保護用抵抗素子21r0及び第1〜第nの抵抗素子21r1〜21rnの上には、図6に示すように、第1層間絶縁膜4として例えばシリコン酸化膜がCVD法により形成され、その上面はCMPにより平坦化されている。第1層間絶縁膜4内であって保護用抵抗素子21r0及び第1〜第nの抵抗素子21r1〜21rnの相互の接続部の上には、第1〜第nの抵抗端部ビアプラグ6c1〜6cnが形成されている。また、保護用抵抗素子21a0のうち第1の抵抗素子21r1に接続されない側の端部の上にも抵抗端部ビアプラグ6c0が形成されている。さらに、第nの抵抗素子21rnのうち隣の抵抗素子21rnー1に接続されない側の端部の上にも抵抗端部ビアプラグ6cn+1が形成されている。
第1層間絶縁膜4の上には、導電パターンとして抵抗側引出配線10aと第1〜第nの導電性パッド9c1〜9cnと接続検知用配線11aが金属膜から形成されている。抵抗側引出配線10aは、導電性パッドを兼用している。
抵抗側引出配線10aは、保護用抵抗素子21r0の外端部の上の抵抗端部ビアプラグ6a0の上端に接続され、外側に引き出される形状を有している。第1〜第nの導電性パッド9c1〜9cnは、y方向に一列に配置され、保護用抵抗素子21r0、抵抗素子21r1〜21rnの互いの接続部の上の抵抗端部ビアプラグ6c1〜6cnの各々の上端に個別に接続されている。
接続検知用配線11aは、抵抗端部ビアプラグ6c0、6c1〜6cn+1からx方向に離れた領域に形成されている。また、接続検知用配線11aは、平面形状が長方形であり、抵抗端部ビアプラグ6c0、6c1〜6cn+1からx方向にほぼ等距離となる位置にその外縁部が配置されている。その先端は、L字状に屈曲されて第nの抵抗素子21rnの外端部の上の抵抗端部ビアプラグ6cn+1に接続されている。
第1層間絶縁膜4、抵抗側引出配線10a、第1〜第nの導電性パッド9c1〜9cn及び接続検知用配線11aの上には第2層間絶縁膜12が形成されている。第2層間絶縁膜12内において、第1〜第nの導電性パッド9c1〜9cnの上には第1〜第nのパッド接続ビアプラグ13c1〜13cnが形成されている。第1〜第nのパッド接続ビアプラグ13c1〜13cnのそれぞれは導電性パッド9c1〜9cnに接続される。
また、第2層間絶縁膜12内において、第1〜第nの抵抗素子21r1〜21rn
の互いの接続部分に電気的に接続される第1〜第nのパッド接続ビアプラグ13c1〜13cnのそれぞれからx方向には第1〜第nの接続検知用ビアプラグ13d1〜13dnが形成されている。
y方向に一列に並んで形成されるパッド接続ビアプラグ13c1〜13cnのそれぞれと接続検知用ビアプラグ13d1〜13dnとのx方向の距離は異なるように形成されている。これにより、接続検知用ビアプラグ13d1〜13dnは、接続検知用配線11aのy方向の外縁部に対して異なる距離で配置される。接続検知用配線11aに対し、全てが離れたとして、x方向に近い順に接続検知用ビアプラグ13d1〜13dnを並べると、隣接する接続検知用ビアプラグ13d1〜13n同士ではピッチ長さtの差がある。
第2層間絶縁膜12の上には、第1〜第nの橋渡し配線14b1〜14bnが形成されている。第1〜第nの橋渡し配線のそれぞれは、第1〜第nのパッド接続ビアプラグ13c1〜13cnの上端とそれらからx方向にある接続検知用ビアプラグ13d1〜13dnのそれぞれの上端を接続する。また、第2層間絶縁膜12及び複数の橋渡し配線14b1〜14bnの上には、第1実施形態と同様に、第3層間絶縁膜15が形成されている。なお、抵抗側引出配線10aの上にも橋渡し配線(不図示)、パッド接続ビアプラグ13c0等が形成されてもよい。
第2、第3層間絶縁膜12、15内には、抵抗側引出配線10aに達する第1引出用ビアプラグ16cが形成され、さらに、接続検知用配線11aに達する第2引出用ビアプラグ16dが形成されている。また、第3層間絶縁膜15の上には、第1、第2の引出用ビアプラグ16c、16dのそれぞれに接続される第1、第2の電極パッド17c、17dが形成されている。
上記した半導体装置用試験素子102において、第1〜第nの接続検知用ビアプラグ13d1〜13dnのそれぞれは、それらの下の接続検知用配線11aに対してx方向で互いの位置が異なっている。接続検知用配線11aと第1〜第nの接続検知用ビアプラグ13d1〜13dnはそれぞれ抵抗素子分離用スイッチとなる。
このため、第1〜第nの接続検知用ビアプラグ13d1〜13dnの全体に対する接続検知用配線11aの相対位置をx方向又はその逆方向にシフトさせてゆくと、接続検知用ビアプラグ13d1〜13dnと接続検知用配線11aの接続数が段階的に異なることになる。その接続数が増えるに従って抵抗素子21r1〜21rnの直列接続の数が減少する。
従って、接続検知用配線11aに接続される接続検知用ビアプラグ13d1〜13dnの接続数が増える毎に、接続検知用配線11aと抵抗側引出配線10aに直列に接続される抵抗素子21r1〜21rnの数が変わる。このため、接続検知用配線11aと抵抗側引出配線10aの間の抵抗値を測定することにより、接続検知用ビアプラグ13d1〜13dnと接続検知用配線11aの相対的な位置が検知できることになる。図5、図6の等価回路を図7に示す。
各抵抗素子21r1〜21rnの抵抗値をR0とし、接続検知配線11aと抵抗側引出配線10の間に直列に接続されていない検知用ビアプラグ13d1〜13dnと保護用抵抗素子21r0の合計のオープン数をm(m≦n)個とする。さらに、抵抗側引出配線10aと接続検知用配線11aの間の抵抗値をRMとすると、オープン数はm=RM/R0で求めることができる。抵抗値RMは、第1、第2の電極パッド17c、17dの間の電圧と電流の関係で求めることができる。
これにより、設計段階で接続検知用ビアプラグ13d1〜13dnのうち接続検知用配線11aに対する初期数のオープンの数をm0とし、第1〜第nの接続検知用ビアプラグ13d1〜13dn同士の間隔を予め設定し、オープン数mを検知し、x方向の設計値からのズレを推測することができる。例えば、隣り合う接続検知用ビアプラグ13d1〜13dnのx方向の間隔(ピッチ)をtとすると、接続検知用ビアプラグ13d1〜13dnと接続検知用配線11aの設計位置からのx方向のズレは(m0―m)tで示される。
以上のように本実施形態によれば、接続検知用配線11aと抵抗側引出配線10aの間に直列に接続される第1〜第nの抵抗素子21r1〜21rnの相互の接続部が橋渡し配線14b1〜14bnを介して接続検知用ビアプラグ13d1〜13dnに接続されている。さらに、接続検知用配線11aの一方の外縁部に対する第1〜第nの接続検知用ビアプラグ13d1〜13dnのx方向の距離を異ならせている。
これにより、接続検知用ビアプラグ13d1〜13dn等を介して接続検知用配線11aに直列に接続される抵抗素子21r1〜21rnの数の増減を検知することにより、接続検知用ビアプラグ13d1〜13dnと接続検知用配線11aの位置ズレ量を高い精度で検知することができる。
また、本実施形態では、複数の抵抗素子21r1〜21rnを複数箇所で折り返すパターンにより形成し、折り返し部分を抵抗素子21r1〜21rn同士の接続点としているので、集積度を高くすることができる。
(第3の実施の形態)
図8は、第3実施形態に係る半導体装置用検査素子を示す平面図、図9(a)、(b)は、図8のV-V線、VI−VI断面図である。図8、図9において、図1、図2と同じ符号は同じ要素を示している。
図8、図9に示す半導体装置用検査素子103おいて、下地絶縁膜2の上には、保護用抵抗素子3r0と第1〜第n(n>1)の抵抗素子3r1〜3rnが間隔をおいてy方向に並んで形成されている。保護用抵抗素子3r0と第1〜第nの抵抗素子3r1〜3rnは、例えば同じ幅と同じ長さを持つストライプ形状を有している。
下地絶縁膜2、保護用抵抗素子3r0及び抵抗素子3r1〜3rnの上には、第1実施形態と同様に、第1層間絶縁膜4が形成され、その上面はCMPにより平坦化されている。なお、図8では、下地絶縁膜2よりも上に形成される絶縁膜は省略して描かれている。
第1層間絶縁膜4内では、第1〜第nの抵抗素子3r1〜3rnの上に第1接続端ビアプラグ6a1〜6anと抵抗調整用ビアプラグ6d1〜6dnが形成されている。第1接続端ビアプラグ6a1〜6anは、y方向に一列に形成され、第1〜第nの抵抗素子3r1〜3rnのそれぞれの第1の端部の上に形成される。また、抵抗調整用ビアプラグ6d1〜6dnは、第1接続端ビアプラグ6a1〜6anからx方向への距離がそれぞれ異なる位置に形成されている。そして、第1接続端ビアプラグ6a1〜6anと抵抗調整用ビアプラグ6d1〜6dnの間隔の相違により、第1〜第nの抵抗素子3r1〜3rnの抵抗値R1〜Rnが異なるように調整される。
また、保護用抵抗素子3r0の上には、第1端側ビアホール5a0と抵抗調整用ビアホール5d0が間隔をおいて形成され、それらの中には第1接続端ビアプラグ6a0と抵抗調整用ビアプラグ6d0が一層目の導電プラグとして形成されている。
第1接続端ビアプラグ6a1〜6anと抵抗調整用ビアプラグ6d1〜6dnのx方向のプラグ間隔は、第1の抵抗素子3r1から第nの抵抗素子3rnにかけて順に小さくなるように決められている。また、保護用抵抗素子3r0における第1接続端ビアプラグ6a0と抵抗調整用ビアプラグ6d0のプラグ間隔は、第1〜第nの抵抗素子3r1〜3rn上のプラグ間隔とは関連性がなく、予め設定されている。
第2層間絶縁膜4の上には、金属パターンとして共通配線10、第1〜第nの導電性パッド9a1〜9an及び接続検知用配線11bが同一工程で金属膜から形成されている。共通配線10は、第1〜第nの抵抗素子3r1〜3rnの上の第1接続端ビアプラグ6a1〜6anを接続して同電位とする。また、第1〜第nの導電性パッド9a1〜9anのそれぞれは、抵抗調整用ビアプラグ6d1〜6dnの上端に接続され、後述のパッド側ビアプラグ13a1〜13anの下に引き出す長さを有している。
また、接続検知用配線11bは、平面形状が例えば長方形に形成されている。接続検知用配線11bのうち抵抗素子3r1〜3rnに近い側の外縁部は、複数の第1接続端ビアプラグ6b1〜6bnからx方向にほぼ等距離となる位置に配置される。また、接続検知用配線11は、一側部で屈曲して保護用抵抗素子3r0上の抵抗調整用ビアプラグ6d0の上端に接続されている。
第1層間絶縁膜4、共通配線9、導電性パッド10a1〜10an及び接続検知用配線11bの上には、第1実施形態と同様に、第2層間絶縁膜12が形成されている。第2層間絶縁膜12内には、導電性パッド9a1〜9anに接続されるパッド側ビアプラグ13a1〜13anと、各パッド側ビアプラグ13a1〜13anからx方向に異なる距離で配置される複数の接続検知用ビアプラグ13b1〜13bnが形成されている。パッド側ビアプラグ13a1〜13anは、y方向に間隔をおいて配置される。
第2層間絶縁膜12の上には、第1実施形態と同様に、複数の橋渡し配線14a1〜14anが形成されている。橋渡し配線14a1〜14anのそれぞれは、第1実施形態と同様に、x方向に並ぶパッド側ビアプラグ13a1〜13anと接続検知用ビアプラグ13b1〜13bnを1対1で接続する。また、第2層間絶縁膜12及び複数の橋渡し配線14a1〜14anの上には、第1実施形態と同様に、第3層間絶縁膜15が形成されている。
第2、第3層間絶縁膜12、15には、第1実施形態と同様に、共通配線10に接続される第1引出用ビアプラグ16aと、接続検知用配線11bに接続される第2引出用ビアプラグ16bが形成されている。また、第3層間絶縁膜15上には、第1、第2引出用ビアプラグ16a、16bにそれぞれ接続される第1、第2の電極パッド17a、17bが形成されている。
上記した半導体装置検査用素子103において、複数の接続検知用ビアプラグ13b1〜13bnのそれぞれはそれらの下の接続検知用配線11bの外縁部に対してx方向で互いの位置が異なっている。このため、接続検知用配線11bに対する複数の接続検知用ビアプラグ13b1〜13bnの相対位置をx方向又はその逆方向にシフトさせてゆくと、接続検知用配線11bに対する接続検知用ビアプラグ13b1〜13bnの接続数が変わることになる。
従って、接続検知用配線11bに接続される接続検知用ビアプラグ13b1〜13bnの接続数が増える毎に、接続検知用配線11bと共通配線10に並列に接続される抵抗素子3r1〜3rnの数が変わる。このため、第1、第2の電極パッド17a、17を介して接続検知用配線11bと共通配線10の間の抵抗値を測定することにより、検知用ビアプラグ13b1〜13bnと接続検知用配線11bの相対的な位置が検知できることになる。図8、図9の等価回路を図10に示す。
第1〜第nの抵抗素子3r1〜3rnの抵抗値は、上記のように第1接続端ビアプラグ6a1〜6anとx方向の抵抗調整用ビアプラグ6d1〜6dnのプラグ間隔で決まり、それらのプラグ間隔が離れるほど大きくなる。
接続検知用配線11bのx方向又はその逆方向の相対的なズレにより、接続検知用配線11bと接続検知用ビアプラグ13b
1〜13b
nが接続し易い順に、j=1、2…、k、…(k≦n)と番号を振る。その番号jに対応した抵抗素子3r
1〜3r
nの抵抗値をR
jとすると、R
jは、数1と数2の式を満たすように決められる。但し、pは定数であってp>1の関係があり、R
0は、接続検知用配線11bと共通電極10の間に接続されている保護用抵抗素子3r
0の抵抗値である。また、kは、接続検知用配線11bと共通配線10に並列に実際に接続された抵抗素子3r
1〜3r
nの数である。
第1、第2の電極パッド7a、7bに印加する電圧、第1、第2の電極パッド7a、7b間に流れる電流の大きさとの関係から計測される抵抗の計測値をRMとすると、RM=R0/pkとなり、ショート数に対して抵抗値の計測値は指数関数的に減少する。少なくともR0の誤差は、(p−1)/2未満にする必要があるが、第1実施形態に記載した個々の抵抗値を揃えるよりも、接続検知用配線11bと接続検知用ビアプラグ13b1〜13bnの相対的なズレ量がわかりやすくなる。なお、ズレ量は、隣接する接続検知用ビアプラグ13b1〜13bnの互いのx方向のピッチとRMの関係を予め調査して求める。
以上のように本実施形態によれば、抵抗値の異なる複数の抵抗素子3r1〜3rnの一端を共通電極10に電気的に接続し、他端を複数の接続検知用ビアプラグ13b1〜13bnに電気的に接続している。さらに、接続検知用ビアプラグ13b1〜13bnと接続検知用配線11bのx方向の距離を異ならせている。
そして、接続検知用ビアプラグ13b1〜13bnを介して接続検知用配線11bに並列に接続される抵抗素子3r1〜3rnの数を検知する。その数の違いにより、接続検知用ビアプラグ13b1〜13bnと接続検知用配線11bの相対的な位置ズレを高い精度で検知することができる。
(第4の実施の形態)
図11は、第4実施形態に係る半導体装置用検査素子を示す平面図である。なお、図11のVII−VII線、VIII−VIII線断面図は、図6(a)、(b)と同様になる。図11において、図1、図5と同じ符号は同じ要素を示している。
図11に示す半導体装置用検査素子104において、下地絶縁膜2の上に平面U字形状に形成される第1〜第nの抵抗素子21r1〜21rn及び保護用抵抗素子21rn+1が直列に連続して接続されている。また、第1〜第nの抵抗素子21r1〜21rn及び保護用抵抗素子21rn+1の互いの接続部分は、y方向に一列に配置され、さらに折り返してU字状に一体的に形成されている。なお、図11では、下地絶縁膜2よりも上に形成される絶縁膜は省略して描かれている。
保護用抵抗素子21r0及び第1〜第nの抵抗素子21r1〜21rnは、例えば、ポリシリコン膜をパターニングすることによりy方向に順に配列され、x方向の長さを調整することにより抵抗値が設定されている。第1〜第nの抵抗素子21r1〜21rnは、y方向に抵抗値の小さな順に配置されている。また、保護用抵抗素子21r0は、短絡防止のために抵抗値が設定されている。第1〜第nの抵抗素子21r1〜21rn及び保護用抵抗素子21r0として使用されるポリシリコン膜の上部にはシリサイド層が形成されてもよい。また、そのポリシリコン膜内にはn型又はp型の不純物が導入され、抵抗値が調整されていてもよい。
なお、保護用抵抗素子21r0及び第1〜第nの抵抗素子21r1〜21rnのそれぞれにおいては、図11に示すように、U字状の平面形状のうち2つの直線部分が延長して形成されている。それらの延長部分は、抵抗値に影響を与えるものではなく、それらの上に形成される第1層間絶縁膜4の平坦性などを考慮して形成されている。
下地絶縁膜2と抵抗素子21r1〜21rn及び保護用抵抗素子21r0の上には、第2実施形態と同様に、第1層間絶縁膜4が形成されている。また、第1層間絶縁膜4内において、第1〜第nの抵抗素子21r1〜21rn及び保護用抵抗素子21r0の接続部の上には、第2実施形態と同様に、第1〜第nの抵抗端部ビアプラグ6c1〜6cnがy方向に直線上に形成されている。また、保護用抵抗素子21r0のうち第1の抵抗素子21r1に接続されない側の端部の上にも抵抗端部ビアプラグ6c0が形成されている。さらに、第nの保護用抵抗素子21anのうち隣の抵抗素子21rn−1に接続されない側の端部の上にも抵抗端部ビアプラグ6cn+1が形成されている。
第1層間絶縁膜4の上には、第2実施形態と同様に、導電パターンとして抵抗側引出配線10a、第1〜第nの導電性パッド9c1〜9cn及び接続検知用配線11aが金属膜から形成されている。第1〜第nの導電性パッド9c1〜9cnは、y方向に一列に配置され、第1〜第nの抵抗端部ビアプラグ6c1〜6cnの上端に個別に接続されている。さらに、抵抗側引出用配線10aは、保護用抵抗素子21r0の外端部上の抵抗端部ビアプラグ6c0の上端に接続され、さらに外側に引き出される形状を有している。
接続検知用配線11aは、平面形状が例えば長方形に形成され、さらに複数の抵抗端部ビアプラグ6c1〜6cnの各々からx方向にほぼ等距離となる外縁部を有している。また、その先端はL字状に屈曲され、第nの抵抗素子21r1の外端部上の抵抗端部ビアプラグ6cn+1の上端に接続されている。
第1層間絶縁膜4、抵抗側引出用配線10a、第1〜第nの導電性パッド9c1〜9cn及び接続検知用配線11aの上に第2層間絶縁膜12内には、第2実施形態と同様に第1〜第nのパッド側ビアプラグ13c1〜13cnが形成されている。さらに、第2実施形態と同様に、第1〜第nのパッド側ビアプラグ13c1〜13cnのそれぞれからx方向には第1〜第nの接続検知用ビアプラグ13d1〜13dnが形成されている。
第2層間絶縁膜12の上には、第2実施形態と同様に、複数の橋渡し配線14b1〜14bnが形成されている。橋渡し配線14b1〜14bnのそれぞれは、パッド側導電プラグ13c1〜13cnの上端とx方向の接続検知用ビアプラグ13d1(〜13dn)の上端を接続する。また、第2層間絶縁膜12及び複数の橋渡し配線14b1〜14bnの上には、第2実施形態と同様に、第3層間絶縁膜15が形成されている。
第2、第3層間絶縁膜12、15内には、図6(a)、(b)に示したと同様ように、第1、第2引出用ビアプラグ16a、16bが形成され、第3層間絶縁膜15の上には、第1、第2の引出用ビアプラグ16c、16dにそれぞれ接続される第1、第2の電極パッド17a、17bが形成されている。
上記した半導体装置検査用素子104において、第1〜第nの接続検知用ビアプラグ13d1〜13dnのそれぞれは、その下の接続検知用配線11aの外縁部に対してx方向で互いの位置が異なっている。このため、複数の接続検知用ビアプラグ13d1〜13dnに対する接続検知用配線11aの相対位置をx方向又はその逆方向にシフトさせてゆくと、接続検知用ビアプラグ13d1〜13dnと接続検知用配線11aの接続数が変わる。図11のように、4つの接続検知用ビアプラグ13d5〜13dnと接続検知用配線11aが接続すると、それらは抵抗分離用スイッチとして機能する。これにより、抵抗素子21rd5〜21rnの両端は、接続検知用ビアプラグ13d5〜13dn、橋渡し配線14b5〜14bn、接続検知用配線11a等を介して短絡される。
従って、接続検知用配線11aに接続される接続検知用ビアプラグ13d1〜13dnの接続数が増える毎に、接続検知用配線11aと抵抗側引出配線10aに直列に接続される抵抗素子21r1〜21rnの数が減ることになる。また、y方向に並べられる複数の接続検知用ビアプラグ13d1〜13dnはx方向に対してほぼ等しいピッチtで配置されている。
これにより、接続検知用配線11aと抵抗側配線10aの間の抵抗値、即ち直列接続される抵抗素子21r1〜21rnの数を検知することにより、接続検知用ビアプラグ13d1〜13bnと接続検知用配線11aの相対的な位置が検知できることになる。図11の等価回路を図12に示す。
接続検知用配線11aと接続検知用ビアプラグ13d
1〜13d
nにx方向の相対的な製造上のズレが生じているとする。この場合、ズレにより接続検知用ビアプラグ13b
1〜13b
nを介して接続検知用配線11aに接続し難い抵抗素子21r
1〜21r
nの順、即ちオープンになりやすい順にi=1、2…、k、…(k≦n)と番号を振る。その番号iに対応した抵抗をR
iとすると、R
iの抵抗値は、次に示す数3と数4の式を満たすように決められる。但し、pは定数でp>1の関係がある。また、R
0は、第1の電極パッド17aに最も近く直列に接続される保護用抵抗素子21r
0の抵抗値を示している。また、kは、接続検知用配線11aと抵抗引出配線10aに実際に直列に接続されているオープンな抵抗素子21r
1〜21r
nの数である。
第1、第2の電極パッド17a、17bに印加する電圧、第1、第2の電極パッド17a、17bの間に流れる電流の大きさとの関係から計測される抵抗の計測値をRMとすると、RM=pk・R0となる。従って、接続検知用配線11aと抵抗引出配線10aの間に接続される抵抗素子21r1〜21rnの数、即ちオープン数が増えるに対して計測値RMは指数関数的に増加する。
ところで、少なくとも抵抗値R0の誤差は、(p−1)/2未満にする必要があるが、第2実施形態に記載した個々の抵抗値を揃えるよりも、接続検知用配線11aと接続検知用ビアプラグ13d1〜13dnの相対的なズレ量がわかりやすくなる可能性がある。
なお、接続検知用配線11aと接続検知用ビアプラグ13d1〜13dnの相対的なズレ量は、隣接する接続検知用ビアプラグ13d1〜13dn同士のx方向のピッチ差と計測値RMの関係を予め求めておく。
以上のように本実施形態によれば、接続検知用配線11aと抵抗引出配線10aの間に異なる抵抗値の複数の抵抗素子21r1〜21rnを直列に接続し、隣接する抵抗素子21r1〜21rnの接続点にそれぞれ接続検知用ビアプラグ13d1〜13dnを接続している。そして、接続検知用配線11aに対する接続検知用ビアプラグ13d1〜13dnのx方向の距離を等間隔で異ならせている。
これにより、接続検知用配線11aに対する接続検知用ビアプラグ13d1〜13dnの接続数が増える毎に、両端が短絡される抵抗素子21r1〜21rnの数が増えることになり、直列接続される抵抗素子21r1〜21rnの数が減少する。従って、直列接続されている抵抗素子21r1〜21rnの数を検知することにより、接続検知用ビアプラグと接続検知用配線の相対的な位置ズレを高い精度で検知することができる。
(第5の実施の形態)
図13は、第5実施形態に係る半導体用検査素子の一例を示す平面図、図14(a)、(b)は、それぞれ図13のIX−IX線、X−X線の断面図である。なお、図13、図14において、図1、図2と同じ符号は同じ要素を示している。
図13、図14に示す半導体用検査素子105において、第1実施形態と同様に、下地絶縁膜2の上にはn個(n>1)の抵抗素子3r1〜3rnがそれぞれ間隔をおいて形成されている。また、抵抗素子3r1〜3rnと下地絶縁膜2の上に形成される第1層間絶縁膜4内には、第1実施形態と同様に、抵抗素子3r1〜3rnの両端部に接続される一層目の第1接続端ビアプラグ6a1〜6an、第2接続端ビアプラグ6b1〜6bnが形成されている。第2接続端ビアプラグ6b1〜6bnは、y方向に間隔をおいて直線上に配置されている。
第1層間絶縁膜4の上には、1つの共通配線10と複数の接続検知用導電性パッド9b1〜9banが同一工程で金属膜から形成されている。共通配線10は、第1実施形態と同様に、複数の第1接続端ビアプラグ5a1〜5anの各々の上端を電気的に接続し、これにより抵抗素子の全ての第1端を電気的に短絡している。複数の接続検知用導電性パッド9b1〜9bnは、x方向に長いストライプ状に同じ長さで形成され、さらに、y方向に間隔をおいて一列に間隔をおいて配置されている。複数の接続検知用導電性パッド9b1〜9bnのそれぞれの第1端部は、第2接続端ビアプラグ5b1〜5bnの各々の上端に個別に接続される。また、複数の接続検知用導電性パッド9b1〜9bnの第2端部は、y方向に間隔をおいて直線上に隣接して配置されている。
第1層間絶縁膜4、共通配線10及び接続検知用導電性パッド9b1〜9bnの上には、第2層間絶縁膜12が形成され、その上面は第1実施形態と同様に平坦化されている。第2層間絶縁膜12内には、接続検知用導電性パッド9b1〜9bnに達することができる深さの複数の接続検知用ビアプラグ13b1〜13bnが形成されている。隣接する接続検知用ビアプラグ13b1〜13bn同士はx方向で同じ間隔を有している。
第2層間絶縁膜12上には、接続検知用ビアプラグ13b1〜13bnの全ての上端を同時に接続する上側共通配線14cがy方向に長く形成されている。上側共通配線14cは、例えば金属膜から形成される導電パターンである。
接続検知用導電性パッド9b1〜9bnとそのx方向の接続検知用ビアプラグ13b1〜13bnの複数のパッド・プラグ対において、接続検知用導電性パッド9b1〜9bnの外縁部とそのx方向の接続検知用ビアプラグ13b1〜13bnのそれぞれの間隔は異なる。そして、パッド・プラグ間隔が大きい順に接続検知用ビアプラグ13b1〜13bnをy方向に順に並べると、隣り合うパッド・プラグ間隔はピッチ長さでtの差があり、複数のパッド・ビアプラグ間隔において、最短の差はtであり、最大の差は(n−1)tとなる。
x方向で最も接続検知用導電性パッド9b1〜9bnに近い接続検知用ビアプラグ13bnは、設計上では、接続検知用導電性パッド9bnに接続される位置に配置される。また、x方向で最も接続検知用導電性パッド9b1〜9bnから遠い接続検知用ビアプラグ13b1は、設計上で、接続検知用導電性パッド9b1に非接触(オープン)となるように設計されている。
第2層間絶縁膜12及び上側共通電極14cの上には第3層間絶縁膜15が形成されている。第3層間絶縁膜15は、第1実施形態と同様に、1層に限られるものではなく、複数層であってもよい。
第2、第3層間絶縁膜12、15内には、下側の共通配線10に達する第1引出用ビアホール15aが形成され、その中には第1引出用ビアプラグ16aが形成されている。また、第3層間絶縁膜15には、上側共通配線14cに達する第2引出用ビアホール15bが形成され、その中には第2引出用ビアプラグ16bが形成されている。第3層間絶縁膜15の上には、第1実施形態と同様に、第1、第2の引出用ビアプラグ16a、16bのそれぞれに接続される第1、第2の電極パッド17a、17bが形成されている。
上記の実施形態によれば、複数の接続検知用導電性パッド9b1〜9bnと共通電極10のそれぞれの間に、第1、第2接続端ビアプラグ6a1〜6an、6b1〜6bnを介して抵抗素子3r1〜3rnを接続している。さらに、接続検知用導電性パッド9b1〜9bnの上層に形成される複数の接続検知用ビアプラグ13b1〜13bnを上側共通電極14bにより短絡させている。
また、下側の接続検知用導電性パッド9b1〜9bnと上側の接続検知用ビアプラグ13b1〜13bnの接続数が互いの位置ズレの発生により変わるようにし、それらをスイッチとして機能させている。図13、図14の等価回路を図15に示す。
従って、接続検知用導電性パッド9b1〜9bnと接続検知用ビアプラグ13b1〜13bnに相対的な位置ズレが生じると、上側の共通電極10と下側共通電極14bに並列に接続される抵抗素子3r1〜3rnの数が変わり、総抵抗値が変化することになる。従って、総抵抗値を測定することにより、第1実施形態と同様に、接続検知用導電性パッド9b1〜9bnと接続検知用ビアプラグ13b1〜13bnの相対的な位置ズレ量を検知することができる。
ところで、本実施形態では、位置ズレ検知用金属パターンである複数の接続検知用導電性パッド9b1〜9bnは抵抗素子3r1〜3rnに常に接続する構造となっている。さらに、位置ズレ検知用ビアプラグである複数の接続検知用ビアプラグ13b1〜13bnは、位置ズレ発生により、抵抗素子3r1〜3rnとの接続数が変わる構造となっている。
これに対し、第1実施形態では、位置ズレ検知用ビアプラグである複数の接続検知用ビアプラグ13b1〜13bnは抵抗素子3r1〜3rnに常に接続する構造となっている。さらに、位置ズレ検知用金属配線である接続検知用配線11は、位置ズレ発生により、抵抗素子3r1〜3rnとの接続数が変わる構造となっている。
本実施形態は、第1実施形態に比べてそのような違いがある。しかし、第1、第2の電極パッド17a、17b間の電圧と電流に基づき、並列接続される抵抗素子3r1〜3rnの総抵抗値、抵抗数を検出することにより、下側の金属パターンと上側のビアプラグの相対的な位置ズレを検知できることはどちらも同じである。
なお、第1〜第4実施形態においても、本実施形態と同様に、複数の接続検知用金属パターンに一層目のビアプラグを介して抵抗素子を常に接続し、更に位置ズレ発生により複数の接続検知用ビアプラグと抵抗素子の接続数が変わるようにしてもよい。
(第6の実施の形態)
図16は、第6実施形態に係る半導体用検査素子の一例を示す平面図、図17(a)、(b)は、それぞれ図16のXI−XI線、XII−XII線の断面図である。なお、図16、図17において、図1、図2、図11、図12と同じ符号は同じ要素を示している。
図16、図17に示す半導体装置用検査素子106において、下地絶縁膜2の上には、第4実施形態と同様に、保護用抵抗素子21r0及び第1〜第nの抵抗素子21r1〜21rnが直列に接続されている。保護用抵抗素子21r0と第1〜第nの抵抗素子21r1〜21rnのそれぞれは平面U字形状に形成されている。また、保護用抵抗素子21r0は、最も抵抗値の小さい第1の抵抗素子21r1に直列に接続され、さらに、第1〜第nの抵抗素子21r1〜21rnは、抵抗値の小さな順にy方向に並べられている。
保護用抵抗素子21r0、第1〜第nの抵抗素子21r1〜21rnの互いの接続部分には、長さの長い第1〜第nの接続検知用導電性パッド22p1〜22pnが一体的に形成されている。さらに、保護用抵抗素子21r0の端部のうち第1の抵抗素子21r1に接続されない側には第1端部側導電性パッド22p0が一体的に形成されている。また、第nの抵抗素子21rnのうち隣接する第(n−1)の抵抗素子21rn−1に接続されない側の端部にも第2端部側導電性パッド22pn+1が一体的に形成されている。
第1〜第nの接続検知用導電性パッド22p1〜22pn及び第1、第2端部側導電性パッド22p0、22pn+1はy方向に一列に並んで形成され、後述の複数のビアプラグ6e1〜6en+1がx方向に間隔をおいて同時に配置できる大きさを有している。
第1〜第nの抵抗素子21r1〜21rn、保護用抵抗素子21r0、第1〜第nの接続検知用導電性パッド22p1〜22pn及び第1、第2端部側導電性パッド22p0、22pn+1は、例えば、ポリシリコン膜を幾重にも折り返す平面形状にパターニングすることにより形成されている。第1〜第nの抵抗素子21r1〜21rnのそれぞれの抵抗値は、第1〜第nの抵抗素子21r1〜21rnの長さを調整することによりy方向に順に大きくなるように調整される。
抵抗素子21r1〜21rn及び保護用抵抗素子21r0として使用されるポリシリコン膜の上部にシリサイド層が形成されてもよいし、ポリシリコン膜内にはn型又はp型の不純物が導入され、抵抗値が調整されていてもよい。
下地絶縁膜2、抵抗素子21r1〜21rn、保護用抵抗素子21r0及び接続検知用導電性パッド22p0〜22pn+1の上には、第1層間絶縁膜4として例えばシリコン酸化膜がCVD法により形成され、その上面はCMPにより平坦化されている。
第1層間絶縁膜4内には、第1〜第nの接続検知用ビアプラグ6e1〜6enが第1〜第nの導電性パッド22p1〜22pnに達し得る深さに形成されている。また、第1層間絶縁膜4内には、第1、第2の端部側ビアプラグ6e0、6en+1がそれぞれ第1、第2端部側導電性パッド22p0、22pn+1に達する深さに形成されている。
第1〜第nの接続検知用ビアプラグ6e1〜6enのそれぞれは、第1〜第nの接続検知用導電性パッド22p1〜22pnのそれぞれに対してx方向に1対1で形成されている。また、隣り合う第1〜第nのビアホール5e1〜5enは、x方向に対して設定ピッチtでずれて形成されている。従って、第1〜第nの接続検知用ビアプラグ6e1〜6enのうち隣り合う同士のx方向の距離はtとなり、また、第1の接続検知用ビアプラグ6e1と第nの接続検知用ビアプラグ6enのx方向の距離は(n−1)×tとなる。さらに、第1、第2の端部側ビアプラグ6e0、6en+1は、位置ズレが生じても、第1、第2端部側導電性パッド22p0、22pn+1に接続するように形成されている。
第1層間絶縁膜4の上には、1つの接続検知用配線14eと1つの抵抗引出用配線10eが形成されている。接続検知用配線14eは、第1〜第nの接続検知用ビアプラグ6e1〜6en及び第2端部側導電性パッド22pn+1に同時に接続できる長さと幅を有する大きさに形成される。また、抵抗引出用配線10eは、接続検知用配線14eから間隔を置いて形成され、保護用抵抗素子21r0の端部の上の第1端部側ビアプラグ6e0の上端に接続する大きさを有している。
なお、抵抗引出用配線10e、接続検知用配線14e及び第1層間絶縁膜4の上には、第1実施形態と同様な構造の第2層間絶縁膜12、第3層間絶縁膜15が形成される。また、第2、第3層間絶縁膜12、15内には、抵抗引出用配線10eに達する深さの第1の引出ビアホール5eと、接続検知用配線14eに達する深さの第2の引出ビアホール5fが形成されている。第1、第2の引出ビアホール5e、5f内には、それぞれ第1、第2の引出ビアプラグ6e、6fが形成されている。さらに、第3層間絶縁膜15の上には、第1、第2の引出ビアプラグ5e、5fのそれぞれの上端に接続される第1、第2の電極パッド17e、17fが形成されている。なお、第3層間絶縁膜15を形成せずに、第1、第2の電極パッド17e、17fを第2層間絶縁膜12の上に形成してもよい。
上記の半導体装置用検知素子106によれば、抵抗素子21r1〜21rnの互いの接続部分のそれぞれに同じ層の複数の接続検知用導電性パッド22p1〜22pnを形成している。さらに、複数の接続検知用導電性パッド22p1〜22pnの上に、接続検知用導電性パッド22p1〜22pnのそれぞれの外縁部に対して距離の異なる複数の接続検知用ビアプラグ22p1〜22pnを形成している。図16、図17に示す半導体用試験素子106の等価回路は、図18に示すようになり、上記の第4実施形態と同様に、接続検知用導電性パッド(導電性パターン)22p1〜22pnとその上の接続検知用ビアプラグ22p1〜22pnの相対的な位置ズレを調べることができる。
(第7の実施の形態)
図19は、第7実施形態に係る半導体装置用試験素子を示す等価回路図である。図19において、第3実施形態について図10に示すと同じ符号は同じ要素を示している。
図19において、第3実施形態に示した半導体装置用試験素子103と同じ構造の第1、第2の試験素子103a、103bが形成されている。この場合、第1、第2の試験素子103a、103bの接続検知用配線11bを共有にするとともに、それらの第1の抵抗素子3r1に接続される第1の接続検知用ビアプラグ13b1を共有にする。また、設計状態で、第1の接続検知用ビアプラグ13b1を接続検知用配線11b内のx方向の中央に位置させる。さらに、第1の接続検知用ビアプラグ13b1を中心にして、第1、第2の試験素子103a、103bを点対称に左右に配置する。
第1、第2の試験素子103a、103bのそれぞれにおいて、第3実施形態に係る半導体装置用試験素子103の共通電極10に接続される第1の電極パッド17aについては、それぞれ第1、第3の電極パッド17a1、17a2とする。
そして、第1の電極パッド17a1と第2の電極パッド17bの間の抵抗値をRAとし、また、第3の電極パッド17a2と第2の電極パッド17bの間の抵抗値をRBとする。そして、第3実施形態に示した電気的測定による第1の試験素子103aの接続検知用ビアプラグ13b1〜13bnと接続検知用配線11bのショート数をuとする。さらに、第3実施形態に示した電気的測定による第2の試験素子103bの接続検知用ビアプラグ13b1〜13bnと接続検知用配線11bのショート数をvとする。これにより、抵抗値RAと抵抗値RBの抵抗比RA/RBは、RA/RB=pv−uとなり。抵抗積RA・RBは、RA・RB=R0pu+vとなる。なお、pは、1より大きな定数である。
隣接する接続検知用ビアプラグ13b1〜13bnのx方向のピッチを第3実施形態と同様にtとすると、位置ズレ量Tは、T=t*(v−u)/2=(t/2)*logp(RA/RB)として求められる。
ここで、第1の試験素子103aと第2の試験素子103bに共有して引き出されたビアの個数をkとする。例えば、図19ではk=1である。これにより、ショートマージンMsは片側Ms=t*(v+u−k)/2=(t/2)*[logp(RARB)/R0 2)−k]となる。
(第8の実施の形態)
図20は、第8実施形態に係る半導体装置用試験素子を示す等価回路図である。図20において、図12に示すと同じ符号は同じ要素を示している。
図20において、第4実施形態に示した半導体装置用試験素子104と同じ構造の第1、第2の試験素子104a、104bが形成されている。この場合、第1、第2の試験素子104a、104bの接続検知用配線11aを共有に使用するとともに、それらの第nの抵抗素子21rnに接続される第nの接続検知用ビアプラグ13dnを共有にする。また、設計状態で、第nの接続検知用ビアプラグ13dnを接続検知用配線11a内のx方向の中央に位置させる。さらに、第nの接続検知用ビアプラグ13dnを中心にして、第1、第2の試験素子104a、104bを点対称に左右に配置する。
第1、第2の試験素子104a、104bのそれぞれにおいて、第4実施形態に係る半導体装置用試験素子104の保護用抵抗素子21r0の外端部に接続される第1の電極パッド17aについては、それぞれ第1、第3の電極パッド17a1、17a2とする。
そして、第1の電極パッド17a1と第2の電極パッド17bの間の抵抗値をRAとし、また、第3の電極パッド17a2と第2の電極パッド17bの間の抵抗値をRBとする。さらに、第4実施形態に示した電気的測定による第1の試験素子104aの接続検知用ビアプラグ13d1〜13dnと接続検知用配線11aのオープン数をuとする。さらに、第4実施形態に示した電気的測定による第2の試験素子104bの接続検知用ビアプラグ13d1〜13dnと接続検知用配線11aのオープン数をvとする。これにより、抵抗値RAと抵抗値RBの抵抗比RA/RBは、RA/RB=pu−v、抵抗積RA・RBは、RA・RB=R0 2pu+vとなる。
隣接する接続検知用ビアプラグ13d1〜13dnのx方向のピッチを第4実施形態と同様にtとすると、位置ズレ量Tは、T=t*(u−v)/2=(t/2)*logp(RA/RB)として求められる。なお、pは、1より大きな定数である。
ここで、第1の試験素子104aと第2の試験素子104bに共有して引き出されたビアの個数をkとする。例えば、図20ではk=1である。また、第1の試験素子104aと第2の試験素子104bのそれぞれの引出数をNとする。図20では、N=8となる。これにより、ショートマージンMsは片側がMs=t*(2N−k−v−u)/2=(t/2)*[2N−k−logp(RARB)/R0 2)]となる。
(第9の実施の形態)
図21は、第9実施形態に係る半導体装置用試験素子を示す等価回路図である。図23において、図10に示すと同じ符号は同じ要素を示している。
図21において、第3実施形態に示した半導体装置用試験素子103と同様な構造の第1、第2の試験素子103a、103bが形成されている。この場合、第1、第2の試験素子103a、103bのそれぞれにおける第1〜第nの接続検知用ビアプラグ13b1〜13bnに接続される抵抗素子3r1〜3rnの大きさの順は第3実施形態とは逆になっている。
第1、第2の試験素子103a、103bのそれぞれにおける第1の抵抗素子3r1に接続される第1の接続検知用ビアプラグ13b1は共有にされている。また、第1、第2の試験素子103a、103bのそれぞれにおける第1の接続検知用ビアプラグ13b1は、設計上、2つの接続検知用配線11bの隙間のx方向の中央に位置している。また、第1の接続検知用ビアプラグ13b1を中心にして、第1、第2の試験素子103a、103bは点対称に左右に配置されている。
なお、2つの接続検知用配線11bの距離は、第1、第2の試験素子103a、103bの一方の接続検知用ビアプラグ13b1〜13bnが他方の接続検知用配線11aに接続されない十分な距離が置かれている。
これにより、第1の試験素子103aにおける第1の電極パッド17aと第2の電極パッド17bの間の抵抗値をRAとする。また、第2の試験素子103bにおける第1の電極パッド17aと第2の電極パッド17bの間の抵抗値をRBとする。ここで、第3実施形態に示したと同様な方法により得られた第1の試験素子103aの接続検知用ビアプラグ13b1〜13bnと接続検知用配線11bのショート数をuとする。同様に、第2の試験素子103bの接続検知用ビアプラグ13b1〜13bnと接続検知用配線11bのショート数をvとする。
これにより、抵抗値RAと抵抗値RBの抵抗比RA/RBは、RA/RB=pv−uとなり、また抵抗積RA・RBは、RA・RB=R0 2pu+vとなる。なお、pは、1より大きい定数である。
隣接する接続検知用ビアプラグ13b1〜13bnのx方向のピッチを第3実施形態と同様にtとすると、位置ズレ量Tは、T=t*(v−u)/2=(t/2)*logp(RA/RB)として求められる。
ここで、第1の試験素子103aと第2の試験素子103bに共有して引き出されたビアの個数をkとする。例えば、図21ではk=1である。また、第1の試験素子103aと第2の試験素子103bのそれぞれの引出数をNとする。例えば図21では、N=8である。これにより、オープンマージンMoは片側がMo=t*(2N−k−v−u)/2=(t/2)*[2N−k−logp(RARB)/R0 2)]となる。
(第10の実施の形態)
図22は、第10実施形態に係る半導体装置用試験素子を示す等価回路図である。図22において、図12に示すと同じ符号は同じ要素を示している。
図22において、第4実施形態に示した半導体装置用試験素子104と同じ構造の第1、第2の試験素子104a、104bが形成されている。この場合、第1、第2の試験素子104a、104bのそれぞれにおいて、隣接する抵抗素子21r1〜21rnの接続部の各々と第1〜第nの接続検知用ビアプラグ13d1〜13dnとの間隔は、第4実施形態の間隔とは逆の大きさの順に配列されている。
また、第1、第2の試験素子104a、104bのそれぞれの第1の抵抗素子3r1に接続される第1の接続検知用ビアプラグ13d1は共有されている。また、第1の接続検知用ビアプラグ13d1は、設計上、2つの接続検知用配線11aの隙間のx方向の中央に位置している。また、設計上、第1の接続検知用ビアプラグ13b1を中心にして、第1、第2の試験素子104a、104bは点対称に左右に配置されている。
なお、2つの接続検知用配線11aの距離は、第1、第2の試験素子104a、104bの一方の接続検知用ビアプラグ13d1〜13dnが他方の接続検知用配線11aに接続されない十分な距離が置かれている。
そして、第1の試験素子104aにおける第1の電極パッド17aと第2の電極パッド17bの間の抵抗値をRAとする。同様に、第2の試験素子103bにおける第1の電極パッド17aと第2の電極パッド17bの間の抵抗値をRBとする。
これにより、第4実施形態と同様な方法により検知される第1の試験素子104aの接続検知用ビアプラグと接続検知用配線11aのオープン数をuとする。さらに、第2の試験素子104bの接続検知用ビアプラグと接続検知用配線11aのオープン数をvとする。これにより、抵抗値RAと抵抗値RBの抵抗比RA/RBは、RA/RB=pu−v、抵抗積RA・RBは、RA・RB=R0 2pu+vとなる。
隣接する接続検知用ビアプラグ13d1〜13dnのx方向のピッチを第4実施形態と同様にtとすると、位置ズレ量Tは、T=t*(u−v)/2=(t/2)*logp(RA/RB)として求められる。
ここで、第1の試験素子104aと第2の試験素子104bに共有して引き出されたビアの個数をkとする。例えば、図22ではk=1である。これにより、オープンマージンMoは片側でMo=t*(v+u−k)/2=(t/2)*[logp(RARB)/R0 2)−k]となる。
(第11実施形態)
図23(a)、(b)は、本発明の第11実施形態に係る半導体装置用試験素子の断面図であり、図1、図2と同じ符号は同じ要素を示している。
図23(a)、(b)において、導電性パッド9a2、9a7(9a1〜9an)をx方向に長く形成し、その上に接続検知用ビアプラグ13b1〜13bnを形成する。この場合の接続検知用ビアプラグ13b1〜13bnの形成位置は、各抵抗素子3r1〜3rnの第2端部に対して第1実施形態と同じ距離にする。さらに、第1実施形態に示した接続検知用配線11を第2層間絶縁膜12の上に形成する。この場合、第1実施形態及び図1、図2における導電性パッド側ビアプラグ13a1〜13an、橋渡し配線14a1〜14anは形成されない。
以上の構造によれば、第1実施形態とは接続検知用ビアプラグ13a1〜13nと接続検知用配線11の上下の位置が逆になる。また、下側の接続検知用ビアプラグ13a1〜13nと上側の接続検知用配線(接続検知用導電性パターン)11の位置ズレを第1実施形態と同様な方法により検出することが可能になる。
同様にして、第2〜第10実施形態においても、接続検知用ビアプラグと接続検知用配線の上下を逆にして位置ズレを検出することが可能になる。
(第12実施形態)
上記の実施形態に示した第1、第2の電極パッドの間の計測抵抗値RMは、接続検知用配線と接続検知用ビアプラグが接続検知用配線に対してショートかオープンのいずれかになっていることを前提としている。しかし、実際には、接続検知用ビアプラグの上端面又は下端面の一部が接続検知用配線からはみ出し、接続検知用ビアプラグで無視できないビア抵抗が発生することも起こりうる。
この場合、接続検知用ビアプラグの一部が接続検知用配線に接続され、ショートかオープンのいずれであるかが明確にならない場合に、そのような中途半端な接続の接続検知用ビアプラグを1個として算入する。そして、他の接続検知用ビアプラグは、ショートかオープンかが明確に区別できるものとして、試験素子における抵抗数の計測値RMを見積もる。
次に、第1、第3実施形態の場合を例に挙げて説明する。
まず、図24に示すように、図1、図8における共通配線10と接続検知用配線11の間に接続検知用ビアプラグ13b1〜13bnを介して並列に接続され得る複数の抵抗素子3r1〜3rnの各々の接続抵抗値をRxとする。この場合、例えば図1、図8における接続検知用ビアプラグ13b5のように中途半端なビアプラグに接続された箇所の合成抵抗は、1箇所のRxにビア抵抗Rviaが直列に入ることになるから、Rx/aとなる。ただし、0<a<1である。さらに、接続検知用配線11に完全にショートしている接続抵抗3r1〜3rnの接続数をj個とする。
第1実施形態の場合には、各抵抗素子3r1〜3rnの抵抗値Rx=R0であるから、並列に接続されている抵抗素子の合計の抵抗値の逆数は1/RM=[(j/R0)+(a/R0)]<[(j+1)R0]となるので、計測から算出されるショート個数R0/RMはj個と(j+1)個の間となる。
第3実施形態の場合には、各抵抗素子3r1〜3rnの抵抗値Rxは、Rx=R0/(pn(p−1))である。従って、並列に接続されている抵抗素子の合計の逆数は1/RM=[(pj/R0)+pj(p−1)(a/R0)]<[pj+1/R0]となるので、計測から算出されるショート個数であるlogp(R0/RM)は、j個と(j+1)個の間となる。
次に、第2、第4実施形態の場合を例に挙げて説明する。
まず、図25に示すように、図5、図11における接続検知用配線11aと引出配線10aの間に複数の接続検知用ビアプラグ13d1〜13dnを介して直列に接続され得る接続抵抗21r1〜21rnの各々の接続抵抗をRxとする。この場合、例えば図5、図11の第3の接続検知用ビアプラグ13d3のように中途半端なビアプラグに接続された箇所の合成抵抗は、1箇所のRxにビア抵抗が並列に入ることになるから、aRxとなる。ただし、0<a<1である。さらに、完全に接続検知用配線11aに完全にオープンになっている、即ち完全に直列接続されている接続抵抗21r1〜21rnの接続数をi個とする。
第2実施形態の場合には、各抵抗素子21r1〜21rnの抵抗値Rx=R0であるから、RM=[iR0+aR0]<[(i+1)R0]となり、計測から算出されるオープン個数RM/R0は、i個と(i+1)個の間になる。
第4実施形態の場合には、各抵抗素子21r1〜21rnの抵抗値Rx=pi(p−1)R0であるから、RM=[piR0+pi(p−1)aR0]<[pi+1R0]となり。計測から算出されるオープン個数logp(RM/R0)は、i個と(i+1)個の間になる。
いずれの場合にも、ショート個数あるいはオープン個数の算出は1個未満の誤差となる。
上記実施形態に示した半導体装置試験用素子は、半導体基板上に複数形成してもよい。この場合、位置ズレを調査したい半導体基板上の方向を上記のx方向に合わせる。
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈されるものあり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。
次に、本発明の実施形態について特徴を付記する。
(付記1)半導体基板の上方に形成される第1絶縁膜と、前記第1絶縁膜の一方の面側に形成される複数の第1の導電パターンと、前記第1の絶縁膜の他方の面側に形成される第2の導電パターンと、前記第1の絶縁膜内において、前記複数の第1の導電パターンと前記第2の導電パターンのうちの一方の外縁部に対して横方向に距離が異なり、さらに前記複数の第1の導電パターンと前記第2の導電パターンのうちの他方に接続される複数の第1の導電プラグと、前記複数の第1の導電パターのそれぞれに接続される第1接続端部を有する複数の抵抗素子と、直列に接続される前記複数の抵抗素子のうち最も外側の前記抵抗素子の第2接続端部に接続されるか、前記複数の抵抗素子のそれぞれの第2接続端部に接続されるかいずれかの接続関係を有する第3導電パターンと、を有することを特徴とする半導体装置用試験素子。
(付記2)前記外縁部に対する前記複数の第1の導電プラグのそれぞれの距離の差は、短い順に並べた状態で同じ長さに設定されることを特徴とする付記1に記載の半導体装置用試験素子。
(付記3)前記複数の第1の導電パターン、前記第2の導電パターン及び第3導電パターンを覆う第2の絶縁膜と、前記第2の絶縁膜を貫通する第2の導電プラグを介して前記第3の導電パターンに接続される第1の電極パッドと、前記第2の絶縁膜を貫通する第3の導電プラグを介して前記第2の導電パターンに接続される第2の電極パッドと、を有することを特徴とする付記1又は付記2に記載の半導体装置用試験素子。
(付記4)前記複数の抵抗素子のそれぞれの前記第1接続端部は、前記第3の導電パターンを介して互いに接続され、前記複数の抵抗素子の前記第2接続端部のそれぞれは、前記複数の第1の導電パターンを介して前記複数の第1の導電プラグの各々に接続されることを特徴とする付記1乃至付記3のいずれか1つに記載の半導体装置用試験素子。
(付記5)前記第3の導電パターンと前記第2の導電パターンには、前記複数の抵抗素子に対して並列接続となる保護用抵抗素子が接続されていることを特徴とする付記4に記載の半導体装置用試験素子。
(付記6)前記複数の抵抗素子は、互いの前記第1接続端部と前記第2接続端部を接続して直列に接続され、前記複数の抵抗素子のそれぞれの前記第1接続端部と前記第2接続端部には前記複数の第1の導電パターンが接続され、前記複数の第1の導電パターンのそれぞれには、前記第2の導電性パターンの前記外縁部に対して前記横方向に異なる位置に配置される前記第1の導電プラグが接続され、前記複数の第1の導電パターンのうち前記第2の導電パターンに対して最も遠い前記第1の導電プラグに接続される前記抵抗素子の前記第2接続端部には前記第3の電極パターンが接続され、前記複数の第1の導電パターンのうち前記第2の導電パターンに対して最も近い前記第1の導電プラグに接続される前記抵抗素子の前記第2接続端部には前記第2の電極パターンが接続されることを特徴とする付記1乃至付記3のいずれか1つに記載の半導体装置用試験素子。
(付記7)前記第2の導電パターンに対して最も遠い前記第1の導電プラグと前記第3の電極パターンの間には保護用抵抗素子が接続されていることを特徴とする付記6に記載の半導体装置用試験素子。
(付記8)前記複数の抵抗素子のそれぞれの前記第2接続端部は前記第3の導電パターンを介して互いに接続され、前記複数の抵抗素子の前記第1接続端部のそれぞれには前記複数の第1の導電パターンが接続され、前記複数の第1の導電パターンの上には前記第1の絶縁膜が形成され、前記第1の絶縁膜内には、前記第1の導電パターンの前記外縁部に対して前記横方向に距離の異なる前記複数の第1の導電プラグが形成され、前記第1の絶縁膜の上には、前記複数の前記第1の導電プラグ同士を接続する前記第2の導電パターンが形成されることを特徴とする付記1乃至付記3のいずれか1つに記載の半導体装置用試験素子。
(付記9)前記複数の抵抗素子は、互いの前記第1接続端部と前記第2接続端部を接続して直列に接続され、前記複数の抵抗素子のそれぞれの前記第1接続端部と前記第2接続端部の接続部には前記複数の第1の導電パターンが接続され、前記第1の導電パターンの上には前記第1の絶縁膜が形成され、前記第1の絶縁膜内には、前記第1の導電パターンの前記外縁部に対して前記横方向に距離の異なる前記第1の導電プラグが形成され、前記第1の絶縁膜の上には前記複数の導電プラグ同士を接続する第1の導電パターンが形成されていることを特徴とする付記1乃至付記3のいずれか1つに記載の半導体装置用試験素子。
(付記10)前記複数の第1の導電プラグのうち前記第2の導電パターンに最も近い前記第1の導電プラグを中心にして平面の配置が点対称となるように、前記複数の第1の導電プラグ、前記複数の第1の導電パターン、前記複数の抵抗素子、前記第3導電パターンが左右の領域に形成されていることを特徴とする付記1乃至付記9のいずれか1つに記載の半導体装置用試験素子。
(付記11)前記複数の第1の導電プラグのうち前記第2の導電パターンに最も近い前記第1の導電プラグを中心にして平面の配置が点対称となるように、前記複数の第1の導電プラグ、前記複数の第1の導電パターン、前記第2の導電パターン、前記複数の抵抗素子及び前記第3導電パターンが左右の領域に形成されていることを特徴とする付記1乃至付記9のいずれか1つに記載の半導体装置用試験素子。
(付記12)前記複数の抵抗素子はポリシリコンから形成されていることを特徴とする付記1乃至付記11のいずれか1つに記載の半導体装置用試験素子。
(付記13)前記第1の導電パターン、前記第2の導電パターン及び第3の導電パターンはそれぞれ金属パターンであることを特徴とする付記1乃至付記12のいずれか1つに記載の半導体装置用試験素子。
(付記14)前記第1の導電プラグ、前記第2の導電プラグ及び前記第3の導電プラグはそれぞれ金属パターンであることを特徴とする付記1乃至付記13のいずれか1つに記載の半導体装置用試験素子。