JP2015023132A - 半導体装置およびその検査方法 - Google Patents

Abstract

【課題】半導体装置の抵抗検査および短絡検査に使用可能なテストパターンを微細化し、また、テストパターンに接続するパッドの数を低減する。【解決手段】１方向に交互に並ぶ複数の第１抵抗体である配線Ｒ１および複数の第２抵抗体である配線Ｒ２のうち、複数の第１抵抗体を直列接続して構成された蛇型のテストパターンからなる第１抵抗体群と、複数の第２抵抗体を直列接続して構成された蛇型のテストパターンからなる第２抵抗体群とのそれぞれの遠方の端部同士を接続することで、２端子間を結ぶ１本のテストパターンを形成する。【選択図】図１

Description

本発明は、半導体装置およびその検査方法に関し、特に、テストパターンを有する半導体装置およびその検査方法に適用して有効な技術に関するものである。

車載半導体などの高い信頼性を必要とする半導体では、劣化性不良の撲滅が課題となっている。プロセス起因の劣化性不良として確率の高いものには、配線またはビアコンタクト関連の不良がある。例えば、配線の抵抗、容量、短絡もしくは断線などによる異常、またはビアの変質による高抵抗起因の不良などである。

配線の形成不良または劣化性不良などを検査する場合には、例えば検査用に形成された配線からなるＴＥＧ（Test Elemental Group）に電位を供給し、電流を測定することで配線の抵抗値などを測定する方法が知られている。また、ビアの形成不良または劣化性不良などを検査する場合には、例えば検査用に形成された複数層の配線およびそれらを接続するビアからなるＴＥＧに電位を供給し、電流を測定することでビアの抵抗値を測定する方法が知られている。

特許文献１（特開２０１１−５０３８５６号公報）には、交互に配置された抵抗器を直列に接続することが記載されている。

特許文献２（特開２０１０−１８２９３２号公報）には、抵抗パターンを等ピッチで配置し、それらを直列に接続することが記載されている。

特許文献３（特開２００３−０６８８１２号公報）および特許文献４（特開２００３−１００８３３号公報）には、コンタクトチェーンを蛇行する蛇状のレイアウトで形成することが記載されている。

特開２０１１−５０３８５６号公報 特開２０１０−１８２９３２号公報 特開２００３−０６８８１２号公報 特開２００３−１００８３３号公報

配線、ビアまたは素子などにおける抵抗、容量、短絡または断線などの様々な項目を検査する場合には、多数の種類のテストパターンを形成する必要がある。この場合、テストパターンを縮小し、当該テストパターンに接続するパッドを低減することが求められる。半導体ウエハ上の例えばスクライブ領域などにＴＥＧを形成する場合、面積の大きいパッドを形成することができる領域は限られているため、各ＴＥＧに接続されるパッド数が多いと、半導体ウエハ上に形成するＴＥＧの種類が限られてしまい、検査できる項目が少なくなる。また、パッドを形成する領域を大きく確保すると、半導体装置の微細化が困難となる。

また、配線などの抵抗値を検査することで短絡などの異常を検出するＴＥＧでは、短絡の態様によっては抵抗値の変化が極めて小さくなるため、異常の発生を検出することが困難となり、ＴＥＧによる検査の精度が低下する問題がある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

一実施の形態である半導体装置は、１方向に交互に並ぶ複数の第１抵抗体および複数の第２抵抗体を２端子間で直列接続するテストパターンであって、複数の第１抵抗体を直列接続して構成された第１抵抗体群と、複数の第２抵抗体を直列接続して構成された第２抵抗体群とのそれぞれの遠方の端部同士が接続されたテストパターンを有するものである。

また、一実施の形態である半導体装置の検査方法は、１方向に交互に並ぶ複数の第１抵抗体および複数の第２抵抗体を２端子間で直列接続した構成を有し、複数の第１抵抗体を直列接続して構成された第１抵抗体群と、複数の第２抵抗体を直列接続して構成された第２抵抗体群とのそれぞれの遠方の端部同士が接続されたテストパターンを用いて、抵抗検査および短絡検査を行うものである。

また、一実施の形態である半導体装置は、第１端子に接続された第１抵抗体と、第２端子および第１端子に接続された第２抵抗体と、第１抵抗体の近傍に形成され、第２端子に接続された第１短絡確認用パターンと、第２抵抗体の近傍に形成され、第１端子に接続された第２短絡確認用パターンと、を含むテストパターンを有するものである。

また、一実施の形態である半導体装置の検査方法は、第１端子に接続された第１抵抗体と、第２端子および第１端子に接続された第２抵抗体と、第１抵抗体の近傍に形成され、第２端子に接続された第１短絡確認用パターンと、第２抵抗体の近傍に形成され、第１端子に接続された第２短絡確認用パターンと、を含むテストパターンを用い、抵抗検査および短絡検査を行うものである。

本願において開示される一実施の形態によれば、半導体装置の性能を向上させることができる。

また、本願において開示される一実施の形態によれば、半導体装置の検査方法の精度を向上させることができる。

本発明の実施の形態１である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態１の変形例である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態１の変形例である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態１の変形例である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態１の変形例である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態２である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態２である半導体装置の検査方法に用いるＴＥＧの模式的な回路図である。 本発明の実施の形態２である半導体装置の検査方法に用いるＴＥＧの模式的な回路図である。 本発明の実施の形態２の変形例である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態２の変形例である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態２の変形例である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態２の変形例である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態２の変形例である半導体装置の検査方法に用いるＴＥＧの断面図である。 本発明の実施の形態２の変形例である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態２の変形例である半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 本発明の実施の形態２である半導体装置の検査方法に用いるＴＥＧの模式的な回路図である。 比較例として示す半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 比較例として示す半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 比較例として示す半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 比較例として示す半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 比較例として示す半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。 比較例として示す半導体装置の検査方法に用いるＴＥＧの模式的な回路図である。 比較例として示す半導体装置の検査方法に用いるＴＥＧの平面レイアウトである。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。

また、複数のビアと複数の配線などの導体とを直列に接続して形成した一連の配線路をチェーンと呼ぶ。なお、本願では図を分かりやすくするため、チェーンを構成する配線のうち、下層の配線の幅を広く示しているが、実際には下層の配線と上層の配線とは同じ線幅となることが考えられる。

（実施の形態１）
本実施の形態では、１方向に交互に並ぶ複数の第１抵抗体および複数の第２抵抗体のうち、複数の第１抵抗体を直列接続して形成した蛇型のテストパターンからなる抵抗体群と、複数の第２抵抗体を直列接続して形成した蛇型のテストパターンからなる抵抗体群とのそれぞれの遠方の端部同士を接続することでＴＥＧを構成することについて説明する。

まず、以下に、本実施の形態の半導体装置の検査方法に用いるＴＥＧ、つまり本実施の形態の半導体装置の構造を、図１に示す。図１は、本実施の形態の半導体装置を構成するＴＥＧであるテストパターンの平面レイアウトである。図１には配線の平面レイアウトを示しており、複数並んだ抵抗体である配線は１方向に延在する矩形の形状で示しているが、それ以外の配線であって、抵抗体同士を繋ぐ配線などについては図を簡略化して線で示している。また、図を分かり易くするため、一部の配線にはハッチングを付している。具体的には、配線Ｒ２にハッチングを付している。

図１に示すテストパターンは、例えば半導体ウエハのスクライブ領域に形成されたＴＥＧを構成するものであり、この場合、当該テストパターンに接続されたパッドもスクライブ領域に形成される。半導体ウエハの主面には、マトリクス状に並んで複数配置されたチップ領域が設けられており、スクライブ領域は、隣り合うチップ領域同士の間を離間させるように形成された線状の領域である。つまり、スクライブ領域は半導体ウエハ上において、半導体ウエハの主面に沿う第１方向、または、半導体ウエハの主面に沿い第１方向に直交する第２方向に延在する領域である。すなわち、第１方向に延在する複数のスクライブ領域と、第２方向に延在する複数のスクライブ領域とは、半導体ウエハ上において交差し、格子状に配置されている。

チップ領域は、例えば単結晶シリコンからなる半導体ウエハ上に形成された複数の半導体素子、つまりトランジスタ、ダイオード、メモリまたは容量素子などを含む回路を有する領域であり、ダイシング工程においてスクライブ領域が切削されることで、チップ領域は個片化されて半導体チップとなる領域である。なお、検査のみに用いられ、製品にはならない半導体ウエハにおいては、半導体ウエハ上に形成されたパッドを用いたプローブ検査などの検査工程のみを行い、ダイシング工程を行わない場合も考えられる。また、スクライブ領域は、スクライブラインと呼ぶこともできる。

図１に示すテストパターンからなるＴＥＧは、複数の抵抗体を直列に接続して形成された１本の配線路の両端のそれぞれにパッド（図示しない）を接続したものである。この２個のパッドに所定の電位を供給し、上記テストパターンに電流を流して抵抗値などを測定することで、テストパターンにおける抵抗異常または短絡などの発生の有無を検査することができる。この検査を行うことにより、半導体装置の製造または試作などにおいて製造管理を行う。ＴＥＧに異常を発見した場合には、不良を有する製品が製造されることを防ぐために、当該異常を有する半導体ウエハに対して引き続き製造工程を行うことを中止し、また、後の半導体装置の製造工程にフィードバックすることで、半導体装置の信頼性を向上させることができる。

図１に示すように、本実施の形態のＴＥＧは、第１方向に延在する複数の配線Ｒ１および第１方向に延在する複数の配線Ｒ２を第２方向に並べて配置し、それら全てを電気的に直列に接続した１本のテストパターンを有している。ここで、第２方向において配線Ｒ１およびＲ２は交互に配置されている。このため、隣り合う配線Ｒ１同士の間には必ず配線Ｒ２が配置されており、隣り合う配線Ｒ２同士の間には必ず配線Ｒ１が配置されている。なお、配線Ｒ１、Ｒ２は例えばＣｕ（銅）、Ａｌ（アルミニウム）を主に含む配線、または半導体基板に不純物を高濃度で打ち込んだ拡散層などからなる低抵抗な導体であるが、本願では検査に用いる上記配線Ｒ１、Ｒ２を抵抗体と呼ぶ場合がある。

また、上記テストパターンの第２方向における端部の外側には、配線Ｒ１、Ｒ２と同様の構造を有するダミー配線ＤＰが複数並んで配置されている。ダミー配線ＤＰは上記テストパターンとは電気的に接続されておらず、ＴＥＧを用いた検査工程では用いられない配線である。言い換えれば、ダミー配線ＤＰはＴＥＧを用いた電気測定に直接影響しない。

ダミー配線ＤＰは、上記テストパターンの第２方向における端部の配線Ｒ１またはＲ２が、上記テストパターンの第２方向における中央部の配線Ｒ１、Ｒ２に比べて特殊な条件で形成されることを防ぐために設けられるものである。テストパターン内において配線Ｒ１、Ｒ２の形成条件にばらつきがあると、テストパターンに異常が発見された場合に、当該異常の原因を特定することが困難となるため、これを防ぐためにダミー配線ＤＰを設けている。ただし、上記の特殊な条件で形成された配線を検査したい場合などは、ダミー配線ＤＰを設けなくてもよい。

第２方向に交互に配置され、直列に接続された配線Ｒ１、Ｒ２のうち、第２方向における一方の最端部の配線Ｒ１は第１端子である端子Ａ１に接続され、もう一方の最端部の配線Ｒ２は第２端子である端子Ｂ１に接続されている。つまり、上記テストパターンは端子Ａ１、Ｂ２の２個の端子間において直列に接続された複数の抵抗体である配線Ｒ１、Ｒ２により構成されている。端子Ａ１、Ｂ１は、スクライブ領域に形成された電極である複数のパッドにそれぞれ接続されている。

ここで、第２方向における一方の最端部の配線Ｒ１の、第１方向の一端は上記のように端子Ａ１に接続され、もう一端は配線Ｒ２を挟んで隣り合う配線Ｒ１に接続されている。つまり、配線Ｒ１は隣り合う配線Ｒ２ではなく配線Ｒ１同士で接続されている。隣り合う配線Ｒ１同士はそれぞれの一方の端部が互いに接続されているため、第２方向に並ぶ複数の配線Ｒ１は蛇型に蛇行するレイアウトで直列に接続されている。これは、配線Ｒ２も同様である。つまり、１本の配線Ｒ２が接続されているのは隣りの配線Ｒ１ではなく、配線Ｒ１を挟んで隣り合う他の配線Ｒ２であり、複数の配線Ｒ２は直列に接続された蛇型のレイアウトを有している。

ここでは、直列に接続された複数の配線Ｒ１からなる蛇型パターンを第１抵抗体群と呼び、同様に、直列に接続された複数の配線Ｒ２からなる蛇型パターンを第２抵抗体群と呼ぶ。すなわち、配線Ｒ１からなる第１抵抗体群には配線Ｒ２は含まれておらず、配線Ｒ２からなる第２抵抗体群には配線Ｒ１は含まれていない。上記テストパターンは、第１抵抗体群と第２抵抗体群とを直列に接続した構造を有している。

図１に示すように、第１抵抗体群の一方の端部は端子Ａ１に接続され、もう一方の端部は、第２抵抗体群の端部のうち、端子Ｂ１と接続されていない方の端部に接続されている。言い換えれば、上記テストパターンを構成する配線Ｒ１、Ｒ２のうち、第２方向における一方の最端で端子Ａ１に接続された配線Ｒ１に隣り合う配線Ｒ２は、もう一方の最端で端子Ｂ１に接続された配線Ｒ２に隣り合う配線Ｒ１に接続されている。つまり、第２方向において、第１抵抗体群および第２抵抗体群のそれぞれの片端を除き、第１抵抗体群および第２抵抗体群の遠方の端部同士を接続している。このようにして、第１抵抗体群と第２抵抗体群とは直列に接続されている。

つまり、本実施の形態のＴＥＧは、蛇型の第１抵抗体群と蛇型の第２抵抗体群とをずらして配置することで、各抵抗体群を構成する配線Ｒ１、Ｒ２を交互に配置し、第１抵抗体群の端部を第２抵抗体群の端部であって、上記第１抵抗体群端部よりも遠い方の端部に接続することで、第２方向において往復するように直列に接続された１本のテストパターンを含むものである。

上記テストパターンに接続された２個のパッドは、半導体ウエハの主面側のスクライブ領域に並んで配置されている。スクライブ領域には複数種類のテストパターンが形成され、それぞれのテストパターンに接続された複数のパッドは、スクライブ領域の延在方向に沿って１列または２列で並んで配置されている。

隣り合うチップ領域間のスクライブ領域の面積に対し、テストパターンは非常に小さい面積を有する構造体であるが、平面視において、テストパターンに対するパッドの面積は非常に大きい。テストパターンに通電させて検査を行う際には、例えばプローブ針をパッドに接触させることでテストパターンに電位を供給するプローブ検査を行う。プローブ検査においてプローブ針をパッドに押し当てる工程では、測定装置内において半導体ウエハの設置位置がずれる虞があり、また、半導体ウエハの反りなどによりパッドの位置にばらつきが生じている虞がある。これらを考慮してパッドの面積を大きく設定するため、パッドの面積を所定の大きさより小さくすることは困難である。したがって、スクライブ領域内に配置できるパッドの数には限りがある。

なお、上記テストパターンからなるＴＥＧおよびそれに接続されたパッドは、スクライブ領域ではなくチップ領域内に形成してもよい。この場合、ダイシング工程によりスクライブ領域を切削したとしても、製品である半導体チップにはＴＥＧが残る。また、チップ領域に回路等を形成し、スクライブ領域にＴＥＧを形成した半導体ウエハは、ダイシング工程を行なう前の段階で製品として取引される場合がある。つまり、スクライブ領域内のみにＴＥＧを形成したとしても、製品である半導体ウエハ内に当該ＴＥＧを含む半導体装置が残る。

ＴＥＧおよびこれに接続されるパッドを形成する領域がスクライブ領域またはチップ領域のいずれであっても、面積が大きいパッドを半導体ウエハに数多く形成することは困難である。また、パッドより面積が小さいテストパターンからなるＴＥＧであっても、さらに面積縮小できれば、より多くのＴＥＧを搭載することができ、また、テストパターンおよびパッド間の配線などのレイアウトの自由度を高めることができる。また、仮にパッドを多数搭載することが可能であっても、パッド数が多いほど検査工程も煩雑化する問題が生じる。

また、ＴＥＧに接続するスイッチング回路をスクライブ領域などに形成すれば、ＴＥＧを多数形成しても、パッドの数は２個または１個などの極少数で足りる。しかしＴＥＧを形成する都度、上記回路を形成しようとすると、半導体装置の製造工程が煩雑になり、検査を行うまでに要する時間も増大する。また、当該回路自体に不良が生じる虞もあり、回路の動作を検査する工程を増やす必要が生じることも考えられる。このため、半導体装置の製造コストが増大する。

したがって、１枚の半導体ウエハに多様な素子または配線などからなるＴＥＧを形成し、簡便に検査を行うためには、検査に用いるＴＥＧを微細化してＴＥＧの専有面積を小さくし、さらに、各ＴＥＧに接続されるパッドの数を極力低減することが重要となる。

以下では、図１を用いて説明したＴＥＧを用いて行う半導体装置の検査方法について説明する。本実施の形態の半導体装置の検査工程では、図１に示すテストパターンの端子Ａ１、Ｂ１間に、上記のようにプローブ検査により電位を供給し、上記テストパターンに流れる電流を測定し、この電流値から抵抗値を算出する。これにより、テストパターンにおける抵抗異常、短絡または断線などの不良の発生の有無を検査することができる。

したがって、半導体装置の製造工程では、配線ピッチなどの構成要素が上記テストパターンと同様であるチップ領域内の素子または配線などにおける不良の有無を、上記検査の結果から推測することができる。また、半導体装置の試作、開発段階では、テストパターンを用いて上記検査を行うことで、配線などのレイアウト、配線間を絶縁する層間絶縁膜の絶縁性、または配線の劣化耐性などに問題がないかどうかを調査することができる。

図１に示すテストパターンを用いた検査工程では、例えば隣り合う配線Ｒ１および配線Ｒ２間で短絡が起きている場合、抵抗体である配線Ｒ１、Ｒ２からなるテストパターン内での導通経路が短くなるため、抵抗値が低くなる。したがって、このように抵抗値が期待値の抵抗値、つまりテストパターンに異常がない場合のテストパターンの全経路の合計の抵抗値に比べ、著しく低くなっている場合、短絡が発生していることを判定することができる。

ここで、本実施の形態において隣り合う配線Ｒ１、Ｒ２は別々の抵抗体群を構成する配線同士であるため、隣り合う配線Ｒ１およびＲ２間に短絡が生じた場合、テストパターン内における電流の導通経路の長さは、短絡などの異常がない場合の導通経路に比べて半分程度の長さとなる。したがって、このような短絡が生じた際に検出される抵抗値は、期待値の抵抗値の約半分となる。

本実施の形態では短絡が生じた場合に抵抗値が１／２程度となるため、検査結果の抵抗値が期待値の約１／２以下の値であれば、短絡を原因とする抵抗異常が発生していると推測することができる。よって、短絡が起きた場合、抵抗値の期待値と検査結果の値とに大きな差が生じることから、本実施の形態では容易に抵抗異常を発見し、原因を特定することが可能である。なお、短絡の有無の判断する抵抗値、つまり短絡判定値は、例えば期待値の抵抗値の１／２よりも少し大きい値にすることが考えられる。

次に、比較例を用いて、本実施の形態の半導体装置およびその検査方法の効果について説明する。図１７〜図２１は比較例である半導体装置の検査工程に用いられるテストパターンの平面レイアウトである。以下の比較例において示すテストパターンは上記した本実施の形態のテストパターンと同様に、半導体装置の製造、試作においてその特性を検査することにより製造管理を行うために用いられるものである。

テストパターンは、製品の特性を反映し易く、かつ面積が小さいものが望ましい。テストパターンの例としては、各デバイスの抵抗、容量、短絡および断線などを確認するものがある。テストパターンの面積が大きいと半導体ウエハ上のスクライブ領域などに形成することができるパターンの数および種類が限定され、検査できる項目が減ってしまう。また、テストパターンに比べて大きい面積で形成されるパッドの数が多くなると、同様の問題が生じる。

微細化された半導体装置において、半導体ウエハに設けることができる当該テストパターンの数または種類は、半導体ウエハに形成されるパッドの面積に依存する。上述した理由により、個別のパッド面積を極端に縮小するのは難しいため、テストパターン作成する際、如何にパッド数を減じることが可能であるかが課題となる。

配線を含む抵抗体からなるテストパターンにおいては、断線の検査を含む抵抗測定と、短絡の検査を兼ねた、リークまたは耐圧の測定とが行われることが考えられる。上記の抵抗測定において用いられる比較的抵抗値の低い抵抗体については、以下で図１７を用いて説明するように、同様なパターンを繰り返し配置して直列に接続することで、測定する総抵抗値を高めて抵抗測定の精度を向上させる手法が用いられる。上記の短絡の検査を兼ねたリークまたは耐圧の測定においても、以下で図１８を用いて説明するように、短絡を検出すべき対向部の領域をできるだけ確保するため、同様のパターンを繰り返し配置し、例えば並行に接続する構成が用いられることが考えられる。

図１７は、蛇型と呼ばれる、抵抗測定および断線の検査に用いられるテストパターンの例である。このテストパターンは、繰り返して配置した複数の抵抗体、つまり複数の配線ＲＡを直列に接続し、両端を端子として用いる構成を有している。当該テストパターンの接続される端子の構成としては、測定対象となる両端の端子Ａ１および端子Ｂ１がそれぞれ単独のまま用いられる２端子測定と、端子Ａ１および端子Ｂ２のそれぞれが２個に分けられて計４個の端子を用いる４端子測定とのいずれかが用いられる。

後者は、Ｋｅｌｖｉｎ型の測定とも呼ばれ、端子Ａ１および端子Ｂ１をそれぞれｆｏｒｃｅ端子とｓｅｎｓｅ端子との２個に分けて、ｆｏｒｃｅ端子側から電流を印加してｓｅｎｓｅ端子側で電圧を測定、もしくはｆｏｒｃｅ端子側から電圧を印加してｓｅｎｓｅ端子側で電流を測定することで抵抗測定を行う。

抵抗体であるテストパターンの一部に断線が生じていた場合には、端子Ａ１および端子Ｂ１間に流れる電流は非常に小さくなり、極端に大きな抵抗値が測定される。隣接する抵抗体間に短絡が生じた場合には、抵抗体の繰り返し数、または短絡位置に依存した抵抗変化が測定される。例えば、図１７中に記載された短絡点Ｓ１のように、蛇型パターンが蛇行する折り返し部分のごく近傍で短絡が生じても小さな抵抗変化しか観測されず、逆に短絡点Ｓ２のように折り返し点から遠方で短絡が起きた場合には比較的大きな抵抗変化が生じるが、繰り返し数が多くなるほど抵抗の変化は小さくなる。

なお、図１７では、短絡点Ｓ１、Ｓ２を破線で描いた楕円により示している。例えば短絡点Ｓ１で短絡が起きる場合、短絡点Ｓ１の楕円と重なる配線ＲＡ同士が、当該楕円が示された箇所において短絡する。

図１８は、櫛型と呼ばれ、短絡検査またはリーク、耐圧、および容量測定に広く用いられるテストパターンの例である。櫛型パターンは、近接して対向し、互いに絶縁された抵抗体を繰り返し配置した構成を有しており、検査工程では、並列に接続された双方の抵抗体間の電流、抵抗、または容量を測定するものである。つまり、図１８に示す比較例のテストパターンは、第２方向に交互に並べられた複数の配線ＲＢおよび複数の配線ＲＣを有しており、複数の配線ＲＢ同士は互いに並列に接続され、複数の配線ＲＣ同士は互いに並列に接続されているが、配線ＲＢと配線ＲＣとは絶縁されている。

したがって、基本的に配線ＲＢに接続された端子Ａ１と配線ＲＣに接続された端子Ｂ１との間は断線した状態で高抵抗となっている。これに対し、第２方向において隣り合って対向する配線ＲＢおよび配線ＲＣ間の何れかの箇所において短絡が生じた場合には、端子Ａ１および端子Ｂ１間の抵抗値が著しく低下するため、短絡を検出することが可能である。ただし、当該テストパターンの櫛の歯となる部分が根元付近で断線する場合は、目的とする短絡検査等を正しく行うことができない。この櫛の歯部分の断線の有無は電気的に確認することができないため、対象部に断線が生じないことを別の方法で確認する必要がある。なお、ここでは図を分かり易くするため、配線ＲＣにハッチングを付している。

図１９には、図１７および図１８を用いて説明した上記の蛇型および櫛型の２種のテストパターンを組み合わせたスネークアンドコム型と呼ばれる、抵抗および容量の両方を測定するためのテストパターンを示している。図１９に示すように、上記テストパターンは、第２方向において交互に並ぶ抵抗体である配線ＲＤおよびＲＥにより構成されている。隣り合って対向する配線ＲＤおよび配線ＲＥ同士は基本的に絶縁されており、各配線ＲＤは直列に接続された蛇型パターンを構成し、その両端のそれぞれは端子Ａ１および端子Ｂ１に接続されている。ここでは、図を分かり易くするため、配線ＲＥにハッチングを付している。

第２方向において並ぶ配線ＲＥは１本置きに別々の端子Ｃ１および端子Ｃ２にそれぞれ接続されている。つまり、端子Ｃ１に接続された櫛型パターンと端子Ｃ２に接続された櫛型パターンとのそれぞれが対向し、互いに絶縁されて配置されており、それぞれの櫛型パターンの間に蛇型パターンが配置されている。

このテストパターンでは、端子Ａ１および端子Ｂ１間で抵抗測定および断線チェックを行い、端子Ａ１または端子Ｂ１と、端子Ｃ１および端子Ｃ２との間で容量測定および短絡検査を行う。端子Ｃ１および端子Ｃ２は、接続して単一の端子とすることが可能であるため、計３個の端子を用いて、抵抗測定および断線検査と、容量測定および短絡検査とを行うことができる。

短絡検査および容量測定に関しては、上述の櫛型パターン（図１８参照）と同様であり、櫛の歯となる部分の断線が生ずる可能性がある場合には、短絡検査または容量測定が正しく行えているか否かを電気的に確認することができない。また、断線検査に寄与するのは蛇型の部分だけであり、パターン全体のうち断線検査に寄与する面積は、パターン全体の面積の半分程度以下となることが考えられる。つまり、断線検査を行うテストパターンとしては、図１９に示すテストパターンは占有面積が大きく、面積に対する効率が低い。

図２０には、蛇型パターンを並行に複数配置した、並行線型パターンの例を示している。図２０に示すテストパターンは、複数の配線ＲＦからなる一組の蛇型パターンと、複数の配線ＲＧからなる一組の蛇型パターンとを、互いに絶縁された状態で並べて配置した構成を有している。第２方向において、配線ＲＦおよび配線ＲＧは交互に並んで配置されている。なお、ここでは図を分かり易くするため、配線ＲＧにハッチングを付している。

このテストパターンでは、個々の蛇型パターンにおいて抵抗測定および断線検査を行うことができ、各蛇型パターン間の抵抗または電流を測定することによって、短絡検査を行うことが可能である。各蛇型パターンの折り返し部分が交差するため、単層で構成することが出来ない。このため、容量測定ではなく、複層となるコンタクトチェーンまたはビアチェーンに用いられることが考えられる。コンタクトチェーンおよびビアチェーンについては図２１を用いて後述する。各蛇型パターンのそれぞれの両端が端子となるため、例えば図２０に示すような２本の蛇型パターンの組合せでは４個の端子Ａ１、Ａ２、Ｂ１、Ｂ２が必要となる。つまり、一組の蛇型パターンは端子Ａ１および端子Ｂ１間を結ぶパターンであり、もう一組の蛇型パターンは端子Ａ２および端子Ｂ２間を結ぶパターンである。

図２１には、図１７を用いて説明した蛇型パターンを構成する抵抗体に、コンタクトチェーンまたはビアチェーンを用いた場合の例を示している。コンタクトチェーンとは、例えば半導体基板の主面に不純物を導入して形成された活性領域からなる複数のパターンと、半導体基板上に形成された複数の配線とを、コンタクトプラグを介して交互に直列接続することで形成した抵抗体である。同様に、ビアチェーンとは、下層の配線と、当該配線よりも上層の配線とをビアを介して交互に直列接続することで形成した抵抗体である。コンタクトチェーンおよびビアチェーンは互いに同様のレイアウトで形成することができるため、以下ではビアチェーンを例に説明をする。

なお、本願で示すビアチェーンおよびコンタクトチェーンのパターンの近傍にはダミー配線を示していないが、抵抗体を並べたテストパターンの端部の外側に、当該抵抗体と同様の構造の抵抗体であるチェーンをダミー配線として形成してもよい。

図２１に示すように、ビアチェーンは下層の配線ＲＩと、上層の配線ＲＨとを有しており、配線ＲＩの端部および配線ＲＨの端部の間は、柱状の導体からなるビアにより電気的に接続されている。ここでは、第１方向に沿って交互に直列接続された複数の配線ＲＨおよび複数の配線ＲＩを１個の抵抗体として、複数の抵抗体を第２方向に並べ、蛇型に蛇行する形状で各抵抗体を直列に接続している。ビアチェーンは少なくとも２層の配線層に亘って形成されるため、単層で形成することはできない。ただし、互いに絶縁させた配線を交差させることが可能であるので、複雑なレイアウトのパターンを実現することができる。なお、ここでは図を分かり易くするため、配線ＲＩにハッチングを付している。

ビアチェーンでは、配線の抵抗測定および断線検査に加えて、ビアの形成不良などに起因する抵抗異常の検査または断線の検査などを行うことも可能である。ここで示したビアチェーンの構成は、図１７〜図２０に示した配線ＲＡ〜ＲＧのいずれにも適用することができる。

テストパターンの面積およびパッド数を低減する方法としては、図１９などを用いて上述したように複数の機能を持つテストパターンを構成する方法の他に、複数種類のテストパターン同士でパッドまたは端子を共有化する方法がある。ただし、パッドまたは端子を共有化する場合、対象となるテストパターンの測定において、パッドを共有した別のテストパターンからの影響が及ばないようにする必要がある。例えば、図２０に示すような並行線型のパターンでは、各蛇型パターンの両端を端子とし、各端子を独立に測定する必要があるため、各蛇型パターン間でのパッドまたは端子の共有はできない。

上記の図１７〜図２１を用いて説明した比較例のＴＥＧにより断線検査および抵抗測定を行う場合、以下のような問題点がある。

すなわち、図１７に示す蛇型パターンと図１８に示す櫛型パターンを、図１９に示すように組み合わせずに個別に設けた場合、蛇型パターンの抵抗測定と、櫛型パターンの短絡測定の両方を別個に行う必要があり、検査工程が煩雑となる。また、蛇型パターンおよび櫛型パターンの端子を共有しない場合には端子が４個必要であり、端子を共有したとしても端子が３個必要であるため、半導体ウエハ上におけるパッドの占有面積が大きい。

また、図１７に示す蛇型パターンおよび図１８に示す櫛型パターンのうち、断線検査に用いることができるのは蛇型パターンのみであり、短絡検査に用いることができるのは櫛型パターンのみであるため、ＴＥＧの占有面積に対する検査の効率が低くなる。また、櫛型パターンの歯の部分において断線が生じることに起因して、短絡の測定が不可能な歯が存在していたとしても、測定不全が生じていることを電気的に検出することができないため、ＴＥＧとしての信頼性が低くなる。

また、図１９に示すスネークアンドコム型のテストパターンの場合、蛇型パターンの抵抗測定と、櫛型パターンの短絡測定の両方を別個に行う必要があり、検査工程が煩雑である。また、テストパターンに接続される端子は少なくとも３個必要である。また、テストパターン全体のうち、断線検査に用いることができるのは蛇型パターンのみである。また、櫛型パターンの歯の部分において断線が生じることに起因する測定不全を電気的に検出することができない。

また、図２０に示す平行線型パターンの場合、２本の蛇型パターンのそれぞれの抵抗測定、および２本の蛇型パターン間での短絡測定のそれぞれを別個に行う必要があり、検査工程が煩雑である。また、テストパターンに接続する端子は４個必要である。また、各蛇型パターンの配線が平面視において一部重なるため、テストパターンを単層で形成することができず、高い精度で容量測定を行うことが困難である。

上記のように、比較例のテストパターンは総じて、櫛型パターンを用いる場合、端子は最低でも３個必要であり、また、断線検査の対象はテストパターン全体から見ると部分的である。並行線型を用いることで、テストパターン全域での断線検査および短絡検査が可能となるが、４個の端子が必要となる。

単層の配線と異なり、構成が複雑で形状のばらつきが比較的大きいコンタクトチェーンまたはビアチェーンでは、容量測定よりも断線検査または短絡検査が必要とされるため、パッドの形成領域を除くテストパターンの形成領域を有効に利用する点で並行線型が有用である。しかしながら、前述のように、スクライブ領域に搭載される検査パターンなどにおいてはテストパターン全体に対するパッドの占有面積が大きく、端子数の増加によって搭載パターン数を削減する必要が生じる。

また、上記比較例のそれぞれにおいてパターンが正常に形成されている場合、非短絡を測定、すなわち非常に大きな抵抗または微小な電流を測定することとなり、比較的長い測定時間を要する。つまり、短絡の有無を正常に観測できているか否かを確認するため、配線間の容量を検査し、微小なリーク電流を計測する必要が生じる場合がある。微小なリーク電流が問題となるような場合は上記測定を行うことが必須となるが、微細なビアチェーンにおけるメタルショートなどのように、比較的明瞭な短絡の有無を確認する際に測定時間の短縮を図ることが困難となる。上記のように微小なリーク電流を計測する場合に長い測定時間が必要となるのは、配線間の容量を測定する際に、配線に電荷がチャージするまで長時間待つ必要があるためである。

上記比較例に対し、本実施の形態では、短絡と断線の両者の検査対象となるテストパターンを、図１に示すような構造で実現している。すなわち、本実施の形態の当該テストパターンは、複数の第１抵抗体および複数の第２抵抗体を第２方向に交互に並べて配置し、複数の第１抵抗体からなる蛇型パターンである第１抵抗体群の一方の端部を、複数の第２抵抗体からなる蛇型パターンである第２抵抗体群の一方の端部であって上記第１抵抗体群の端部に対し遠方の端部とを接続した構造を有している。当該テストパターンは第１抵抗体および第２抵抗体を直列に接続した１本のパターンであるため、当該テストパターンの全体の両端の２端子のみを用いて、比較的検出の容易な大きな抵抗変化を検出することにより、断線および短絡の検査を行うことが出来る。

本実施の形態では、別々の抵抗体群を構成する抵抗体同士を隣り合うように配置し、別々の抵抗体群のそれぞれの端部を接続している。ここで、一組の第１抵抗体群と、他の一組の第２抵抗体群のそれぞれに含まれる抵抗体の本数は同じである。このため、第１抵抗体群を構成する第１抵抗体である配線Ｒ１と、これに隣り合う配線、つまり第２抵抗体群を構成する第２抵抗体である配線Ｒ２との間で短絡が起きれば、端子Ａ１および端子Ｂ１間の通電経路は、短絡が生じない正常な場合のテストパターンの通電経路に対して約半分程度の長さとなる。つまり、短絡が生じた場合のテストパターンの抵抗値は、正常なテストパターンの全体の抵抗値の半分程度となる。

例えば、図１に示す１個のテストパターンを構成する抵抗体群が２個である場合、各抵抗体群を構成する抵抗体、つまり配線Ｒ１および配線Ｒ２が互いに同程度の抵抗値であれば、配線Ｒ１および配線Ｒ２間の１箇所で短絡が生じた場合のテストパターン全体の抵抗値は、短絡がないときの約１／２となる。同様に、１個のテストパターンに含まれる抵抗体群が３個の場合（図２参照）、短絡が生じたときの抵抗値は短絡が無いときの１／３程度または２／３程度となる。全体の抵抗値に比して短絡による抵抗変化分が十分大きく、検出が容易であれば、一組の抵抗体群を構成する抵抗体数はより多数であってもよい。また、各蛇型パターンの本数は必ずしも同じ本数でなくてもよい。

なお図２には、本実施の形態の半導体装置であるテストパターンの変形例の平面レイアウトを示しており、このテストパターンは図１の構造に加えて、さらに第３抵抗体である配線Ｒ３を第２方向に複数並べて直列した蛇型の第３抵抗体群を含んでいる。つまり、ここでは第１抵抗体群、第２抵抗体群および第３抵抗体群のそれぞれを構成する抵抗体が１本ずつ第２方向に並んで順に配置されている。図２では図を分かり易くするため、配線Ｒ２およびＲ３のそれぞれにハッチングを付している。

第１抵抗体群、第２抵抗体群および第３抵抗体群は直列に接続されることで、端子Ａ１および端子Ｂ２間を結ぶ１本のテストパターンを構成している。第１抵抗体群の一方の端部は端子Ａ１に接続され、もう一方の端部は第２抵抗体群の遠方の端部に接続されており、第２抵抗体群の他方の端部は第３抵抗体群の遠方の端部に接続されており、第３抵抗体群の他方の端部は端子Ｂ１に接続されている。

図１に示す上記テストパターンにおいて、各抵抗体群のそれぞれの両端のうち、一方の端部には測定端子が接続される。この測定端子が接続される抵抗体を除いた、第２方向におけるテストパターンの両端、すなわち、端子Ａ１に接続されていない方の第１抵抗体群の端部と、端子Ｂ１に接続されていない方の第２抵抗体群の一方の端部を接続することで、各抵抗体群を直列に接続する。言い換えれば、複数の蛇型パターンをずらして配置し、それらの蛇型パターンの端部を反対側にある別の蛇型パターン端部と接続することで、第２方向において往復するように直列接続された１本の抵抗体を構成している。

上記の構成により、抵抗測定の対象である複数の抵抗体を直列に接続することで形成されたテストパターンの両端の２端子間を測定することで、テストパターン全体の抵抗を測定するとともに、断線の有無を確認することができ、かつ比較的大きな抵抗変化により、隣接する蛇型パターン間での短絡の検出が可能である。

つまり、２端子間を一度測定すれば、抵抗測定、短絡検査および断線検査を全て行うことができる。これにより、半導体装置の検査工程のスループットを向上させることができる。また、端子は２個で足りるため、半導体ウエハ上に設けるＴＥＧの数または種類を増大させることができる。また、テストパターンのすべての抵抗体を抵抗測定、短絡検査および断線検査の対象とすることができるため、テストパターンの占有面積に対する検査の効率を高めることができる。したがって、ＴＥＧの微細化が可能となるため、半導体装置の性能を向上させることができる。

また、本実施の形態では隣り合う抵抗体同士が別々の抵抗体群を構成する抵抗体であるため、この抵抗体同士の間で短絡が起これば、短絡のない正常なテストパターンに比べて大きな抵抗変化が起こる。したがって、短絡の態様によって抵抗変化の差が小さくなることに起因して、短絡を精度よく検知することが困難となることを防ぐことができる。つまり、半導体装置の検査方法の精度を向上させることができる。

また、櫛型パターンを用いていないため、断線が生じていることを電気的に検出することが可能である。これにより、半導体装置の検査方法の精度を向上させることができる。また、半導体装置の信頼性を向上させることができる。また、短絡の有無に関わらず、比較的時間を要する非短絡の測定を行う必要がなく、測定時間の短縮を図り易い。したがって、半導体装置の検査工程のスループットを向上させることができる。また、パッド数を低減するために、ＴＥＧに接続するスイッチング回路を形成する必要がないため、短時間で簡便にＴＥＧを形成することができ、半導体装置の製造コストを抑えることができる。

なお、テストパターンの一部が断線した場合には短絡の検出ができないが、これは本実施の形態のＴＥＧに限らず、上記比較例の全てのテストパターンにおいても同様である。

図２に示すように２種類の抵抗体群を用いたテストパターンにおいても上記と同様の効果を得ることができる。ただし、短絡があった場合の抵抗値は、期待値の抵抗値の１／３程度または２／３程度となるため、短絡判定値は期待値の抵抗値の２／３よりも少し大きい値とすることが望ましい。

なお、変形例として、図２１を用いて説明したビアチェーン構造を図１または図３に示す本実施の形態のテストパターンの各抵抗体に適用してもよい。その場合、ビアチェーンである各抵抗体は図２１に示すように、各配線を直線上に接続したものでなくてもよく、また、１本のビアチェーンを構成する各配線同士は平行に形成されていなくてもよい。例えば図３に示すように、一種の抵抗体であるポリシリコン膜からなり第１方向に延在するゲート配線Ｒ４に、別種の抵抗体であるコンタクトチェーンが蛇行しながら沿うような形状であってもよい。図３には、本実施の形態の半導体装置であるテストパターンの変形例として、抵抗体であるゲート配線Ｒ４、拡散層Ｒ５、配線Ｒ６およびコンタクトプラグＣＰを含むテストパターンの平面レイアウトを示している。

図３に示すように、蛇型パターンを構成する複数の抵抗体のうち、半分はコンタクトチェーン構造を有しており、各コンタクトチェーンは、半導体基板（図示しない）の主面に不純物を高濃度で打ち込んで形成した活性領域である拡散層Ｒ５と、半導体基板上に形成された配線Ｒ６と、拡散層Ｒ５の上面と配線Ｒ６の下面とを接続するコンタクトプラグＣＰとにより構成されている。各拡散層Ｒ５は、第２方向に延在し、平面視において２本のゲート配線Ｒ４と重なるパターンであり、配線Ｒ６は第１方向に延在する導体であり、コンタクトプラグＣＰは柱状の導体である。また、ゲート配線Ｒ４は半導体基板上にゲート絶縁膜（図示しない）を介して形成された、第１方向に延在するポリシリコンパターンである。なお、図３では図を分かり易くするため、拡散層Ｒ５にハッチングを付している。

配線Ｒ６および拡散層Ｒ５はそれぞれコンタクトプラグＣＰを介して接続されており、コンタクトチェーンは複数の拡散層Ｒ５と複数の配線Ｒ６とを交互に直列接続した構造を有している。１本の抵抗体であるコンタクトチェーンは全体として蛇行しながら第１方向に延在しており、１本のコンタクトチェーンは、第２方向において２本のゲート配線Ｒ４に挟まれるように配置されている。

図３に示すように、第１抵抗体であるコンタクトチェーンおよび第２抵抗体であるゲート配線Ｒ４のそれぞれは第２方向において複数並べて配置されている。コンタクトチェーンとゲート配線Ｒ４とは互いに第２方向において交互に配置されているわけではないが、１本のコンタクトチェーンと２本のゲート配線Ｒ４とが対になって近接して配置されている。つまり、対になっている一組の第１抵抗体および第２抵抗体が、第２方向において複数組並んで配置されている。

複数のコンタクトチェーンは第２方向に沿って延びるように蛇行しながら直列接続されて第１抵抗体群を構成しており、複数のゲート配線Ｒ４は第２方向に沿って延びるように蛇行しながら直列接続されて第２抵抗体群を構成している。

第１抵抗体群および第２抵抗体群は直列接続されている。具体的には、第１抵抗体群の端部であって、端子Ａ１に接続されていない方の端部は、当該端部に対して遠い方の第２抵抗体群の端部に接続されており、第２抵抗体群の他方の端部は端子Ｂ１に接続されている。コンタクトチェーンおよびゲート配線Ｒ４の構造は、半導体基板上に形成されたＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を模したものであり、このテストパターンを用いれば、実際のＭＩＳＦＥＴにおいて生じ易い不良を発見することができる。例えば、ＭＩＳＦＥＴにおいてはゲート電極とコンタクトプラグとの間での短絡が起き易いため、上記テストパターンを用い、ゲート配線Ｒ４とコンタクトプラグＣＰとの間での短絡の有無を検査することで、ＭＩＳＦＥＴにおける不良の検出を行うことができる。

ここで、上記のシリコンを含むゲート配線Ｒ４および拡散層Ｒ５、並びに金属導体である配線Ｒ６およびコンタクトプラグＣＰのように、別種の抵抗体を用いた場合に、単純な蛇型パターンを複数ずらして配置すると、短絡時の抵抗変化が図１に示すテストパターンと異なり不均等となる。図３に示すテストパターンにおいて、仮に第１抵抗体群内でのゲート配線Ｒ４の抵抗がコンタクトチェーンに比べて非常に大きいとすると、ゲート配線Ｒ４およびコンタクトチェーン間の短絡が、端子Ａ１の近傍で生じた場合には比較的小さな抵抗変化しか測定されず、逆に端子Ｂ１の近傍で短絡が生じると大きな抵抗変化が測定される。

これに対して、例えば図４に示すように、各蛇型パターンの両端間の抵抗がほぼ同じになるように結線すれば、短絡の位置に限らず、ほぼ同様の抵抗変化を得ることができる。図４は、本実施の形態の半導体装置のテストパターンの変形例である。ここでは、第１抵抗体の半分はゲート配線Ｒ４により構成され、残りの半分はコンタクトチェーンにより構成されており、同様に、第２抵抗体の半分はゲート配線Ｒ４により構成され、残りの半分はコンタクトチェーンにより構成されている。

これにより、ゲート配線Ｒ４とコンタクトチェーンとのそれぞれの抵抗に大きな差があったとしても、第１抵抗体群と第２抵抗体群のそれぞれの抵抗値をほぼ同一にすることができる。したがって、ゲート配線Ｒ４およびコンタクトチェーン間に短絡が生じた場合、短絡がないときの約１／２の抵抗が測定される。つまり、短絡が起きた場合の抵抗値と、短絡がない場合の抵抗値との差にばらつきが生じにくくなり、短絡時の抵抗変化が明確となるため、精度良く短絡を検出することができる。複数の抵抗体が並ぶ第２方向の中央部において、ゲート配線Ｒ４とコンタクトチェーンとを接続することで、上記のような構造を得ることができる。

また、各抵抗体の列の延在する方向は、各組を並列に配置する方向、つまり第２方向に対して直行する方向、つまり第１方向でなくてもよい。ここで、図５に、本実施の形態の半導体装置のテストパターンの変形例の平面レイアウトを示す。図５に示すように、各抵抗体を並べて配置する方向、つまり第２方向に対して、斜めに延在する抵抗体を配置してもよい。

また、図示は省略するが、縦および横のそれぞれの方向に延在する複数の配線の組合せからなり、総体的に斜め方向に直列接続されるビアチェーンを１本の抵抗体として用いてもよい。この場合、ビアチェーン全体の断線の有無、および隣接するビアチェーン間の短絡の有無を抵抗変化によって検出することが可能である。

同様に、各抵抗体は、１方向のみに一様に延在している必要はなく、折れ曲がったレイアウトを有していてもよい。この場合も図１に示すテストパターンと同様に、テストパターン全体の断線の有無と、隣接した配線間の短絡の有無とを比較的大きな抵抗変化によって検出することができる。この場合に形成する折れ曲がった抵抗体のように、各抵抗体における方向の変化は必ずしも１回に限るものではなく、複数回の方向変化があってもよい。

なお、本実施の形態では図１に示すように、第２方向においてテストパターン全体の最端に位置する配線Ｒ１および配線Ｒ２に端子Ａ１および端子Ｂ１をそれぞれ接続し、それらの配線Ｒ１、Ｒ２を除いたテストパターンの両端を接続することで、各抵抗体群を直列に接続している。しかし、逆に、第２方向においてテストパターン全体の最端に位置する配線Ｒ１を互いに接続することで各抵抗体群を直列に接続し、それらの配線Ｒ１、Ｒ２を除いたテストパターンの両端を端子Ａ１、Ｂ１にそれぞれ接続してもよい。このような構成であっても本願の検査を行うことは可能である。

（実施の形態２）
本実施の形態では、２端子間を結ぶ蛇型パターンの近傍に、当該蛇型パターンから離間して配置された短絡確認用パターンを複数形成し、当該蛇型パターンの各端子と、当該端子から遠い方の当該短絡確認用パターンとを接続することについて説明する。

図６に、本実施の形態の半導体装置であるＴＥＧを構成するテストパターンの平面レイアウトを示す。図６に示すように、本実施の形態のＴＥＧを構成するテストパターンは、第１方向に延在する抵抗体を第２方向に複数並べ、隣接する抵抗体と直列に接続して形成された１本の蛇型パターンを有している。図６では、蛇型パターンを構成する複数の抵抗体のうち、左半分の領域の抵抗体を抵抗体ＲＬとして示し、右半分の領域の抵抗体を抵抗体ＲＲとして示す。第１方向に延在する複数の抵抗体の端部は、隣り合う抵抗体の端部と配線により接続されており、図では当該配線を線で示し、配線と抵抗体とが接続された部分に黒い丸を示している。なお、以降で示す図９、図１０、図１２、図１４および図１５においても、線で示す配線と、矩形の抵抗体との接続部に黒い丸を示す。

図６に示す蛇型パターンの一方の抵抗体ＲＬ側端部は第１端子である端子Ａ１に接続され、もう一方の抵抗体ＲＲ側端部は第２端子である端子Ｂ１に接続されている。抵抗体ＲＬおよび抵抗体ＲＲの周囲には、抵抗体ＲＬに近接した短絡確認用パターンＳＴ１、および抵抗体ＲＲに近接した短絡確認用パターンＳＴ２が配置され、短絡確認用パターンＳＴ１は端子Ｂ１に接続され、短絡確認用パターンＳＴ２は端子Ａ１に接続されている。

以下に述べるように、端子Ａ１および端子Ｂ１間における電圧・電流を測定することによって、抵抗体ＲＬおよびＲＲにより構成される蛇型パターンの全体の抵抗値・断線の有無と、蛇型パターンと短絡確認用パターンＳＴ１およびＳＴ２との間の短絡を検知することができる。

図６に示すパターンを模式的に示した回路図を図７および図８に示す。これらの回路図では、抵抗体である蛇型パターンの左半分の領域を抵抗ＲＬとして示し、右半分の領域を抵抗ＲＲとして示す。つまり、蛇型パターンを半分に分けた場合、蛇型パターンのうち端子Ａ１側の半分を抵抗ＲＬとし、端子Ｂ１側の半分を抵抗ＲＲとする。ここでは、抵抗ＲＲおよび抵抗ＲＬのそれぞれの抵抗値はほぼ同一であるとする。また、これらの回路図では、ビアチェーンを囲む短絡確認用パターンＳＴ１、ＳＴ２のそれぞれを、矩形の破線により示している。

短絡確認用パターンＳＴ１、ＳＴ２を破線で示しているのは、蛇型パターン、短絡確認用パターンＳＴ１およびＳＴ２のそれぞれが正常に形成され、短絡が起きていない場合、端子Ａ１および端子Ｂ１間に電位を供給しても、短絡確認用パターンＳＴ１、ＳＴ２には電流が流れないためである。また、図８では、蛇型パターンの一部である抵抗ＲＬと短絡確認用パターンＳＴ１との間で、短絡点Ｓ３において短絡が起きた場合の回路図を示しており、短絡により電流が流れない領域の抵抗ＲＬおよびＲＲは破線で示している。ここでは、短絡点Ｓ３を比較的太い線で図示している。

図７に示すように、抵抗ＲＲ側に形成された短絡確認用パターンＳＴ２は端子Ａ１側に接続されており、逆に、抵抗ＲＬ側に形成された短絡確認用パターンＳＴ１は端子Ｂ１側に接続されている。図７に示すように短絡が起きていない場合、テストパターン全体の抵抗値は、期待値、つまり抵抗ＲＬおよび抵抗ＲＲのそれぞれの抵抗値を合算した値となる。このような正常なテストパターンに対し抵抗測定の検査を実施した場合、計測された抵抗値は、期待値と殆ど変わらない値となる。

これに対し、図８に示すように短絡が生じている場合、抵抗ＲＬの一部分と短絡確認用パターンＳＴ２とが導通し、端子Ａ１および端子Ｂ１間において抵抗ＲＬおよび短絡確認用パターンＳＴ２を介した導通経路が構成されるため、端子Ａ１および端子Ｂ１間に電流を流しても、抵抗ＲＬの他の一部および抵抗ＲＲの全体には電流が流れない。これは、短絡確認用パターンＳＴ１、ＳＴ２のそれぞれが、抵抗ＲＬおよびＲＲのそれぞれ、つまり、図６に示す蛇型パターンの半分を構成する抵抗体よりも低抵抗であるためである。

上記のように短絡が生じた場合、電流は抵抗ＲＲを経由しなくなるため、端子Ａ１および端子Ｂ１間の抵抗値は、期待値の半分以下となる。このように、本実施の形態では、短絡がない正常な蛇型パターンと、短絡が生じているパターンとの抵抗値の差が大きいため、短絡の発生の有無を明確に検出することができる。つまり、短絡検査を容易に、かつ高い精度で行うことができる。なお、ここでは抵抗値のばらつきを考慮し、短絡判定値は期待値の抵抗値の１／２よりも少し大きい値に設定することが望ましい。

なお、図６では、短絡確認用パターンＳＴ１、ＳＴ２は、それぞれを構成する１本のパターンが抵抗体間に挟まれた構成を有しているが、短絡確認用パターンは必ずしもこの形状である必要はない。つまり短絡確認用パターンは、電気的に直列に接続された抵抗体群に対して二分された形で周囲に近接配置され、かつ、二分された短絡確認用パターンのそれぞれが、当該短絡確認用パターンに近接していない側の抵抗体群端部が接続されている端子に接続されていればよい。

以下では、図９、図１０、図１１、図１２、図１４および図１５に、本実施の形態の変形例の半導体装置であるＴＥＧを構成するテストパターンの平面レイアウトを示す。また、図１３には、図１２のＸ１−Ｘ１線における断面図を示す。

図９に示す平面レイアウトは、図６に示す構造に比べて、抵抗体ＲＬおよびＲＲの個々のパターンが比較的離れて配置されている場合の例である。短絡確認用パターンＳＴ１およびＳＴ２は、それぞれ抵抗体ＲＬ、ＲＲを取り囲みつつ、端子Ｂ１、Ａ１にそれぞれ接続されており、図６と同様に、抵抗体ＲＬおよびＲＲについて、蛇型パターンの全体の抵抗と断線、および短絡確認用パターンとの短絡を、端子Ａ１と端子Ｂ１との間の電圧・電流の測定によって検出することができる。

また、図１０に示す平面レイアウトは、図１９に示されるような、スネークアンドコム型と呼ばれる形状に類似した形で、櫛型となる部分をそれぞれ二つに分断して、各櫛型の部分を、蛇型部を構成する抵抗体である配線Ｒ９が接続されている２個の端子Ａ１、Ｂ１のうち、遠方側となる端子に接続した場合の例である。この二つに分割された櫛型の部分とは、つまり図１０において左側に配置された櫛型形状の短絡確認用パターンＳＴ３と、図１０において右側に配置された櫛型形状の短絡確認用パターンＳＴ４とを指す。

なお、二つに分断された櫛型の部分のそれぞれは、第１方向において対向する一対の櫛型パターンにより構成され、対向する櫛型パターン間には蛇行する配線Ｒ９が配置されている。つまり、２個の櫛型形状の短絡確認用パターンＳＴ３が第１方向において対抗するように配置され、２個の櫛型形状の短絡確認用パターンＳＴ４が第１方向において対抗するように配置されている。

図６および図９と同様に、端子Ａ１および端子Ｂ１間の電圧・電流を測定することで、配線９に対して抵抗を検査し、さらに断線の有無と、櫛型形状の短絡確認用パターンＳＴ３、ＳＴ４との短絡の有無とを検出することができる。

図１１に示す平面レイアウトは、図６に示した本実施の形態の半導体装置であるＴＥＧを構成するテストパターンにおいて、抵抗体としてビアチェーンを用いた場合の例である。ビアチェーンは下層の配線Ｒ７と、配線Ｒ７よりも上層に形成された配線Ｒ８とを有しており、配線Ｒ７および配線Ｒ８間はビアＶＰにより接続されている。ビアチェーンは、第１方向に沿って並ぶ複数の配線Ｒ７、および、第１方向に沿って並ぶ複数の配線Ｒ８を交互に直列接続した構造を有している。ここでは図を分かり易くするため、下層の配線Ｒ７にハッチングを付している。

また、本実施の形態のテストパターンは、平面視において各ビアチェーンに沿うように形成された短絡確認用パターンを２個有している。図６に示す短絡確認用パターンＳＴ１、ＳＴ２のそれぞれは、配線Ｒ８と同じ高さの層に形成されており、配線Ｒ８に対し離間して形成されている。短絡確認用パターンＳＴ１、ＳＴ２のそれぞれは、平面視において複数の環状の枠を有しており、当該枠内に、１本のビアチェーンを構成する配線Ｒ８が複数配置されている。

ここで、短絡確認用パターンＳＴ１は、第２方向における蛇型パターンの中心に対し左側の配線Ｒ８を囲むように形成され、短絡確認用パターンＳＴ２は、第２方向における蛇型パターンの中心に対し右側の配線Ｒ８を囲むように形成されている。つまり、蛇型パターンの近傍に形成された短絡確認用パターンＳＴ１は蛇型パターンの一方の端部、つまり端子Ａ１側に配置されており、蛇型パターンの近傍に形成された短絡確認用パターンＳＴ２は蛇型パターンの一方の端部、つまり端子Ｂ１側に配置されている。

短絡確認用パターンＳＴ１、ＳＴ２は、近接するビアチェーンとの間における短絡の発生の有無を検査するために設けられた導体パターンである。ここで、本実施の形態の半導体装置の特徴として、短絡確認用パターンＳＴ１は端子Ｂ１に接続されており、短絡確認用パターンＳＴ２は端子Ａ１に接続されている。つまり、短絡確認用パターンは、当該短絡確認用パターンが近接する抵抗体であるビアチェーンが構成する蛇型パターンの端部であって、当該短絡確認用パターンから遠い方の端部に電気的に接続されている。逆に言えば、抵抗測定に用いられる蛇型パターンの端部は、当該端部に対して遠い方の短絡確認用パターンに接続されている。

図１１において、ビアＶＰにより接続される配線Ｒ７および配線Ｒ８によって構成されるビアチェーンは、図７および図８における抵抗体ＲＬおよびＲＲからなる蛇型パターンに相当し、短絡確認用パターンＳＴ１およびＳＴ２との短絡が生じていない場合には、端子Ａ１と端子Ｂ１間には、配線Ｒ７、ビアＶＰ、配線Ｒ８の全体としての抵抗値が測定される。図中左側の領域において短絡確認用パターンＳＴ１との短絡がある場合には、短絡点より右側のビアチェーン部と並列して、短絡点からＳＴ１を介した端子Ｂ１への接続が生じるため、端子Ａ１と端子Ｂ１間の抵抗値は短絡がない場合に比べて低下する。図中右側の領域において短絡確認用パターンＳＴ２との短絡がある場合には、短絡点より左側のビアチェーン部と並列して、短絡点から短絡確認用パターンＳＴ２を介した端子Ａ１への接続が生じるため、端子Ａ１および端子Ｂ１間の抵抗値は短絡がない場合に比べて低下する。したがって、ビアチェーン部と短絡確認用パターンとの間の短絡の有無を端子Ａ１と端子Ｂ１間の抵抗を測定することで確認することができる。

図１１に示される例では、図６における抵抗体ＲＬおよびＲＲと短絡確認用パターンとが同じ配線層で構成ているが、端子Ａ１から端子Ｂ１に至る蛇型パターンを構成する抵抗体と短絡確認用パターンは必ずしも同一の層である必要はなく、短絡が生じる可能性がある対象であれば、異なる層であってもよく、また、異なる材料により構成されていてもよい。

図１２に示す平面レイアウトは、図１１での２層の配線とビアで構成されたビアチェーンに相当する抵抗体の蛇型パターン部分が、コンタクトプラグＣＰにより接続された拡散層Ｒ５および配線Ｒ８によって構成されるコンタクトチェーンであり、短絡確認用パターンＳＴ１およびＳＴ２をゲート配線とした場合の例である。コンタクトチェーンに断線が無く、かつ短絡確認用パターンとの間に短絡がない場合には、端子Ａ１と端子Ｂ１との間には、拡散層Ｒ５、配線Ｒ８およびコンタクトプラグＣＰの全体の抵抗が測定される。

図１３には、図１２のＸ１−Ｘ１線の断面を示している。なお、図１３では配線Ｒ８、コンタクトプラグＣＰ、短絡確認用パターンＳＴ１およびＳＴ２などを覆う絶縁層を図示していない。図１３に示すように、半導体基板ＳＢの上面には不純物が導入された拡散層Ｒ５が形成されており、拡散層Ｒ５の上面には柱状のコンタクトプラグＣＰが接続され、コンタクトプラグＣＰの上面には配線Ｒ８が接続されている。コンタクトプラグＣＰの横の半導体基板ＳＢの主面上には、例えばポリシリコン膜からなるゲート配線である短絡確認用パターンＳＴ２が配置されている。なお、適正に形成された装置においては、拡散層Ｒ５と短絡確認用パターンＳＴ２とは絶縁されている。このような構造は、短絡確認用パターンＳＴ１の近傍においても同様である。

ここで、例えば、図１２に示すコンタクトプラグＣＰが小さく加工されてしまい、拡散層Ｒ５と配線Ｒ８とを接続することができない場合には、端子Ａ１と端子Ｂ１の間の導通が得られない。一方で、コンタクトプラグＣＰが大きく加工されてしまった場合には、コンタクトプラグＣＰに隣接する短絡確認用パターンＳＴ１またはＳＴ２とコンタクトプラグＣＰとの間に短絡が生じるため、端子Ａ１と端子Ｂ１との間の抵抗は、短絡が無い場合に比べて低い値となる。

また、コンタクトプラグＣＰのサイズに限らず、位置ズレなどの別の要因によって断線もしくは短絡が生じた場合にも、同様に端子Ａ１と端子Ｂ１との間には、適正な場合とは異なる抵抗値が測定される。したがって、コンタクトチェーンが断線・短絡の無い適正な状態であるか否かを、端子Ａ１と端子Ｂ１との間の抵抗を測定することによって確認することができる。

図１１および図１２においては、ビアチェーンの折り返し部には、近接する短絡確認用パターンＳＴ１、ＳＴ２が配置されていない。このように、短絡確認用パターンは、必ずしも抵抗体の全てに近接して配置する必要はなく、短絡を評価したい抵抗体の一部にのみ近接して配置してもよい。

また、図１１および図１２では、短絡確認用パターンＳＴ１、ＳＴ２は、抵抗体を構成する複数の要素を取り囲む形で配置されていたが、必ずしもこのような形状である必要はない。つまり、二分された短絡確認用パターンは抵抗体を二分した領域のそれぞれに近接して配置され、１個の短絡確認用パターンは、抵抗体の両端に接続される端子のうち遠方側の端子に接続されていればよい。例えば、以下に図１４を用いて説明するように、抵抗体を構成する各個の要素を取り囲むように配置することで、各要素の全周囲での短絡の有無を確認することができる。

図１４に示す平面レイアウトは、抵抗体を構成する各要素の周囲に短絡確認用パターンを配置した場合の例である。図１１と同様に、ビアＶＰによって接続された配線Ｒ７と配線Ｒ８とで蛇型パターンとなるビアチェーンが構成されており、その両端が端子Ａ１および端子Ｂ１に接続されている。短絡確認用パターンＳＴ１ａ、ＳＴ２ａは、それぞれビアチェーンを構成する上層の配線Ｒ８、つまりビアチェーンを構成するパターンのうちの上層のパターンの周囲に近接するように配置されている。短絡確認用パターンＳＴ１ｂ、ＳＴ２ｂは、それぞれビアチェーンを構成する下層の配線Ｒ７、つまりビアチェーンを構成するパターンのうちの下層のパターンの周囲に近接するように配置されている。

ビアチェーンの一方の端部が接続される端子Ａ１側のビアチェーン周囲に近接して配置された短絡確認用パターンＳＴ１ａ、ＳＴ１ｂは、ビアチェーンのもう一方の端部が接続されている端子Ｂ１に接続されている。同様に、端子Ｂ１側のビアチェーンの周囲に近接して配置された短絡確認用パターンＳＴ２ａ、ＳＴ２ｂは、ビアチェーンの逆側の端部が接続されている端子Ａ１に接続されている。このような構造は、図１１に示した平面レイアウトと同様である。

図中の左右両端および中央には、端子Ａ１および端子Ｂ１と電気的に接続されていない、ビアチェーンと同じ構成のダミーチェーンが配置されている。特に微細な加工においては、同じ形状のパターンでも、パターンの繰り返しが分断されるなどして近傍のパターン構成に差が生じると、パターン自体の加工後の形状にも差異が現れやすい。このため、形状を均質化して同条件での評価を目的とする場合には、測定部の周期性を保つためにダミーとなるパターンを配置することが有効な場合がある。図中のダミーチェーンは端子Ａ１および端子Ｂ１と電気的に接続されておらず、基本的に両端子間の抵抗測定に影響を及ぼさない。

図１４においても、基本的な回路構成は図１１と全く同じであり、短絡確認用パターンとの間に短絡がない場合には、端子Ａ１と端子Ｂ１との間の抵抗を測定することによって、配線Ｒ７およびＲ８とビアＶＰとで構成されるビアチェーンの全体としての抵抗を評価し、ビアチェーンにおける断線の有無も確認することができる。ビアチェーンと短絡確認用パターンとの間に短絡がある場合には、短絡確認用パターンを介した遠方の端子への導通が生じるため、端子Ａ１および端子Ｂ１間に測定される抵抗値は、ビアチェーン全体としての抵抗値よりも低い値となる。したがって、端子Ａ１と端子Ｂ１との間の抵抗を測定することで、ビアチェーンに対して、断線の有無、短絡確認用パターンとの短絡の有無の両方を評価することができる。

図１５に示す平面レイアウトは、図１４とほぼ同様の構成ながら、左右両端と中央に配置されたダミーチェーンが、蛇型のビアチェーンに接続されている場合の例である。ダミーとなっている部分は、片端のみがビアチェーンに接続されており、端子Ａ１からビアチェーンを介して端子Ｂ１に至る直列抵抗に対して、その測定値に影響を与えない。一方で、短絡確認用パターンＳＴ１ａ、ＳＴ１ｂ、ＳＴ２ａまたはＳＴ２ｂは、抵抗測定においてダミーとなっている部分の周囲にも配置されており、ダミーチェーンと短絡確認用パターンとの間に短絡が生じた場合にも、短絡確認用パターンを介した遠方の端子への導通が生じる。したがって、端子Ａ１と端子Ｂ１との間の抵抗を測定することで、端子Ａ１および端子Ｂ１間に直列に接続されているビアチェーン部の断線の有無と、より広い範囲となるダミーを含んだ領域における短絡の有無とを評価することができる。

このように、２端子間において抵抗を測定する抵抗体に対して短絡確認用パターンを近接して配置する範囲は、抵抗体の全てと合致していなくてもよい。つまり、短絡確認用パターンを形成する領域は抵抗体の一部に近接する領域のみでもよい。

以下では、比較例を用いて、本実施の形態の半導体装置およびその検査方法の効果を説明する。図２２には、当該比較例のテストパターンの模式的な回路図を示し、図２３には、当該テストパターンの平面レイアウトを示す。

半導体配線工程の評価または製造管理として、配線抵抗および隣接配線間の短絡を電気的に測定するためには、例えば抵抗測定用パターンと短絡確認用パターンとを個別に設けることが考えられる。この場合、それぞれのパターンの両端に端子を接続するとすれば、端子は計４個必要である。これに対し、比較例として図２２に示すように、抵抗測定用パターンと短絡確認用パターンの一部を共通化すれば、端子数を３個に減らすことができる。

図２２に示す模式的な回路図では、端子Ａ１、Ｂ２間に抵抗測定用の抵抗ＲＪが接続されており、抵抗体である抵抗ＲＪに近接するように、短絡確認用パターンＳＴＡが形成されている。短絡確認用パターンＳＴＡは端子Ｃ１に接続されており、抵抗ＲＪおよび短絡確認用パターンＳＴＡ間に短絡が生じていなければ、短絡確認用パターンＳＴＡおよび端子Ｃ１に電流は流れない。このようなテストパターンであれば、３個の端子に接続することで、抵抗測定および短絡測定が可能である。

ここで、図２３に図２２の回路を構成する実際のテストパターンを示す。つまり、図２３には比較例のＴＥＧを構成するテストパターンの平面レイアウトを示している。図２３に示す端子Ａ１および端子Ｂ１間の蛇型パターンは、図６に示した構造と同様である。ただし、蛇型パターン、端子Ａ１および端子Ｂ１には短絡確認用パターンは接続されていない。短絡確認用パターンＳＴＡは、蛇型パターンを構成する複数のビアチェーンのそれぞれを囲むように配置された枠を複数有するパターンであり、端子Ｃ１に接続されている。

図２３に示すテストパターンでは、抵抗体であるビアチェーンを構成する配線Ｒ８と短絡確認用パターンＳＴＡとの間に短絡が生じた際に、例えば端子Ａ１および端子Ｃ１間が導通するため、これにより短絡の発生を検出することができる。このように、比較例のテストパターンには３個の端子が接続されている。

図２２および図２３に示すテストパターンを、スクライブ領域の２５個並べたパッド列に複数接続する場合、隣り合うテストパターン同士の端子Ａ１および端子Ｂ１を共通化することで、当該スクライブ領域に１２個の当該テストパターンを配置することができる。つまり、図２２に示す比較例のテストパターン単体には３個のパッドを接続する必要があるが、複数の当該テストパターンを設ける場合、それらのテストパターンに接続するパッドを一部共通化することができるため、１２個のテストパターンに対し接続するパッド数は２５個で足りる。

しかし、デバイスの微細化が進むと、評価または製造管理を必要とするパターン数は増大するため、使用するパッド数を減らし、さらに搭載するテストパターン数を増やすことが求められる。搭載パターン数を増やす方法として、スイッチング用の回路を形成し、マトリクス状に配置した複数のテストパターンを測定する方法も考えられるが、以下の問題がある。

つまり、スイッチング回路を形成するには、トランジスタなどの素子が必要であるため、測定対象となるパターン以外の素子または配線などの形成工程が必要となり、半導体装置の製造工程が複雑になる。また、測定の際もスイッチングに対応した設備が必要となる。また、スクライブ領域のように幅の狭い線状の領域にマトリクス状にテストパターンを並べて形成しようとしても、そのようなレイアウトを実現することは困難である。

上記のように、抵抗測定用のパターンの近傍に短絡確認用のパターンを配置するテストパターンを形成する場合において、スイッチング用回路を形成すれば、製造に必要な時間およびコストが増大する。このように、各テストパターンに接続するパッド数を減らすことを目的としてスイッチング回路を形成すると、工程数の増加などにより大きな弊害が生じる。したがって、スイッチング回路を設けずにパッド数を低減することが重要となる。

そこで、本実施の形態の半導体装置であり、検査工程で用いられるＴＥＧでは、図６に示すように、テストパターンを構成する複数の短絡確認用パターンを、蛇型パターンの両端の端子にたすき掛けするように接続している。

つまり、ここでは抵抗体、およびそれに付随する短絡確認用パターンを二つの領域に分けている。第１抵抗体および第２抵抗体は端子Ａ１および端子Ｂ１間に直列接続されており、第１抵抗体を短絡の対極とする短絡確認用パターンＳＴ１は端子Ｂ１に、第２抵抗体を短絡の対極とする短絡確認用パターンＳＴ２は端子Ａ１に、それぞれたすき掛けして接続する。

これにより、仮に短絡が発生した場合、端子Ａ１および端子Ｂ１間の抵抗値が大きく変化するため、抵抗測定を行うだけで容易に短絡発生を検出することが可能となる。したがって、半導体装置の検査工程を簡便にすることができる。また、本実施の形態のＴＥＧを構成するテストパターンであって、抵抗測定および短絡確認が可能なテストパターンに接続する端子数は２個で足りるため、上記比較例に比べてテストパターンに接続するパッド数を少なくすることができる。

したがって、例えば２５個のパッドを並べることができるスクライブ領域において、上記比較例では１２個しかテストパターンを配置できなかったところ、本実施の形態であれば、図１６に示すように、上記比較例の２倍の２４個のテストパターンを配置することができる。なお、ここでは、複数のテストパターンのそれぞれの２個の端子のうちの１個の端子を共通化している。図１６は本実施の形態の半導体装置のテストパターンを示す模式的な回路図であり、パッドＰＤを２５個並べた場合の複数のテストパターンの接続方法の例を示している。

上記のように、複数のテストパターンに対して接続するパッド数を低減することができるため、半導体ウエハに設置できるテストパターンの数または種類を増大させることが可能となり、様々な項目の検査を行うことが可能となるため、半導体装置の性能を向上させることができる。

また、スイッチング用の回路を形成し、マトリクス状に配置した複数のテストパターンを測定する方法と比較すると、以下のような効果を得ることができる。すなわち、トランジスタなどの素子が不要であり、半導体装置の製造工程は、少なくとも実際の測定するテストパターンを形成する工程を行えば済むため、検査を行うまでに要する時間を短縮し、工程を簡略化することができる。

以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

その他、実施の形態に記載された内容の一部を以下に記載する。

（１）第１端子に接続された第１抵抗体と、
第２端子および前記第１抵抗体に接続された第２抵抗体と、
前記第１抵抗体の近傍に、前記第１抵抗体に対して離間して設けられ、前記第２端子に接続された第１短絡確認用パターンと、
前記第２抵抗体の近傍に、前記第２抵抗体に対して離間して設けられ、前記第１端子に接続された第２短絡確認用パターンと、
を含むテストパターンを有し、
前記第１端子および前記第２端子間の抵抗検査を行うことで、
前記第１抵抗体および前記第１短絡確認用パターン間、または前記第２抵抗体および前記第２短絡確認用パターン間の短絡検査を行う、半導体装置の検査方法。

Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃ１、Ｃ２ 端子
ＣＰ コンタクトプラグ
ＤＰ ダミー配線
ＰＤ パッド
Ｒ１〜Ｒ３、Ｒ６〜Ｒ１０ 配線
Ｒ４ ゲート配線
Ｒ５ 拡散層
ＲＡ〜ＲＩ 配線
ＲＪ、ＲＬ、ＲＲ 抵抗（抵抗体）
Ｓ１〜Ｓ３ 短絡点
ＳＢ 半導体基板
ＳＴ１、ＳＴ２、ＳＴ３、ＳＴ４、ＳＴＡ 短絡確認用パターン
ＳＴ１ａ、ＳＴ１ｂ、ＳＴ２ａ、ＳＴ２ｂ 短絡確認用パターン
ＶＰ ビア

Claims (4)

1. 第１方向に交互に並べられた複数の第１抵抗体および複数の第２抵抗体を有し、
   直列に接続された前記複数の第１抵抗体は第１抵抗体群を構成し、
   直列に接続された前記複数の第２抵抗体は第２抵抗体群を構成し、
   前記第１抵抗体群および前記第２抵抗体群は、それぞれの遠方の端部同士を接続することで直列に接続され、第１端子および第２端子間を結ぶ１本のテストパターンを構成している、半導体装置。
2. 第１方向に交互に並べられた複数の第１抵抗体および複数の第２抵抗体を有し、
   直列に接続された前記複数の第１抵抗体は第１抵抗体群を構成し、
   直列に接続された前記複数の第２抵抗体は第２抵抗体群を構成し、
   前記第１抵抗体群および前記第２抵抗体群は、それぞれの遠方の端部同士を接続することで直列に接続され、第１端子および第２端子間を結ぶ１本のテストパターンを構成しており、
   前記テストパターンの抵抗検査を行うことで前記テストパターンの短絡検査を行う、半導体装置の検査方法。
3. 第１端子に接続された第１抵抗体と、
   第２端子および前記第１抵抗体に接続された第２抵抗体と、
   前記第１抵抗体の近傍に、前記第１抵抗体に対して離間して設けられ、前記第２端子に接続された第１短絡確認用パターンと、
   前記第２抵抗体の近傍に、前記第２抵抗体に対して離間して設けられ、前記第１端子に接続された第２短絡確認用パターンと、
   を含むテストパターンを有する、半導体装置。
4. 請求項３記載の半導体装置において、
   前記第１短絡確認用パターンは前記第１抵抗体より低抵抗であり、
   前記第２短絡確認用パターンは前記第２抵抗体より低抵抗である、半導体装置。

Images