CN113948477A - 一种半导体器件的保护装置及保护方法 - Google Patents

一种半导体器件的保护装置及保护方法 Download PDF

Info

Publication number
CN113948477A
CN113948477A CN202111558465.5A CN202111558465A CN113948477A CN 113948477 A CN113948477 A CN 113948477A CN 202111558465 A CN202111558465 A CN 202111558465A CN 113948477 A CN113948477 A CN 113948477A
Authority
CN
China
Prior art keywords
semiconductor device
ring
barrier
stop ring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111558465.5A
Other languages
English (en)
Inventor
黄彪子
田文星
宋佳华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202111558465.5A priority Critical patent/CN113948477A/zh
Publication of CN113948477A publication Critical patent/CN113948477A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件的保护装置及保护方法，所述半导体器件的保护装置包括：第一阻挡环，环绕所述半导体器件，且所述半导体器件位于所述第一阻挡环的中心位置；第二阻挡环，同心环绕所述第一阻挡环，且所述第一阻挡环和所述第二阻挡环之间通过介质隔离；第一测试电路，两端与所述第一阻挡环电性连接；以及第二测试电路，两端与所述第二阻挡环电性连接。通过本发明提供的一种半导体器件的保护装置及保护方法，能够提高可靠性测试的准确性。

Description

一种半导体器件的保护装置及保护方法
技术领域
本发明属于半导体技术领域，特别涉及一种半导体器件的保护装置及保护方法。
背景技术
半导体器件在制作完成后，需要对其性能进行相关测试，例如电迁移测试和金属介质层时间相关介质击穿测试，以确定制程的可靠性。一般需要封装后进行测试，涉及到封装必然会对晶圆进行切割。在半导体技术进入90nm节点后，后段所使用的高介电常数介质被低介电常数材料替代，低介电常数材料对应力比较敏感，在切割晶圆时对所需测试的半导体器件产生影响，不能正确地评估制程可靠性。
发明内容
本发明的目的在于提供一种半导体器件的保护装置及保护方法，通过本发明提供的一种半导体器件的保护装置及保护方法，可以减少半导体器件的应力损伤，且减少封装切割后半导体器件的完整性，提高评估的可靠性。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种半导体器件的保护装置，其至少包括：
第一阻挡环，环绕所述半导体器件，且所述半导体器件位于所述第一阻挡环的中心位置；
第二阻挡环，同心环绕所述第一阻挡环，且所述第一阻挡环和所述第二阻挡环之间通过介质隔离；
第一测试电路，两端与所述第一阻挡环电性连接；以及
第二测试电路，两端与所述第二阻挡环电性连接。
在本发明一实施例中，所述第一阻挡环包括多层金属层，且所述多层金属层之间通过第一导电插塞连接。
在本发明一实施例中，所述第二阻挡环包括多层金属层，且所述多层金属层之间通过第二导电插塞连接，所述第一导电插塞和所述第二导电插塞交错排列。
在本发明一实施例中，所述保护装置包括第三阻挡环，且所述第三阻挡环同心环绕所述第二阻挡环，且所述第二阻挡环和所述第三阻挡环之间通过介质隔离。
在本发明一实施例中，所述第三阻挡环包括多层金属层，所述多层金属层之间通过第三导电插塞连接，且所述第三导电插塞连接与所述第一导电插塞平行设置。
在本发明一实施例中，所述保护装置包括多个阻挡环，且所述多个阻挡环依次同心环绕所述第三阻挡环，且所述阻挡环之间通过介质隔离。
在本发明一实施例中，所述第一测试电路包括第一金属焊点和第一金属线，且所述第一金属线设置在所述金属层中。
在本发明一实施例中，所述第二测试电路包括第二金属焊点和第二金属线，且所述第二金属线与所述第一金属线设置在不同所述金属层中。
本发明还提供的一种半导体结构，包括：
半导体器件；以及
保护装置，环绕所述半导体器件设置，且所述保护装置包括：
第一阻挡环，环绕所述半导体器件；
第二阻挡环，环绕所述第一阻挡环，且所述第一阻挡环和所述第二阻挡环之间通过介质隔离；
第一测试电路，两端与所述第一阻挡环电性连接；
第二测试电路，两端与所述第二阻挡电性环连接。
本发明提供的一种半导体器件的保护方法，包括以下步骤：
在所述半导体器件外设置第一阻挡环，且第一阻挡环环绕所述半导体器件；
在所述第一阻挡环外设置第二阻挡环，且所述第二阻挡环环绕所述第一阻挡环，所述第二阻挡环和所述第一阻挡环之间通过介质隔离；
在所述第一阻挡环外设置第一测试电路，且所述第一测试电路两端电性连接所述第一阻挡环；
在所述第二阻挡环外设置第二测试电路，且所述第二测试电路两端电性连接所述第二阻挡环；以及
在所述第一测试电路和所述第二测试电路施加不同电压，测试所述介质的击穿电压，以确认所述半导体器件是否完好。
本发明提供的一种半导体器件的保护装置及保护方法，通过在半导体器件外设置多个环绕的阻挡环，可以减少应力对半导体器件的损伤。通过设置阻挡环包括多层金属层，多层金属层通过介质层隔离，且介质层上设置通孔，形成导电插塞，以连接多层金属层。通过奇偶层阻挡环上的导电插塞交错排列，多层阻挡环形成金属墙，可有效分散和降低切割应力。通过将第一测试电路和第二测试电路设置在不同阻挡环上，且设置于不同金属层上，测试电路之间绝缘性良好，且第一阻挡环和第二阻挡环及其间介质形成一个电容，对第一测试电路和第二测试电路施加梯度电压，测量介质的击穿电压，从而确定半导体器件的完好。综上所述，通过本发明提供一种半导体器件的保护装置及保护方法，可保护半导体器件不受封装及切割应力的损伤，以提高制程评估的可靠性。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中保护装置示意图。
图2为图1沿A-A方向的剖面图。
图3为图1沿B-B方向的剖面图。
图4为图1沿C方向的剖面图。
图5为一实施例中第一测试电路示意图。
图6为一实施例中第二测试电路示意图。
图7为图5沿D方向的剖面图。
图8为图6沿E方向的剖面图。
图9为图5沿D方向的另一剖面图。
图10为图6沿E方向的另一剖面图。
标号说明：
1半导体器件；2第一测试电路；3第二测试电路；4第一阻挡环；5第二阻挡环；6第三阻挡环；7第一金属焊点；8第一金属线；9第二金属焊点；10第二金属线；11第三金属焊点；12第四金属焊点；13通孔；14介质；15第一介质层；16第一金属层；17第二介质层；18第一开口；19第二开口；41第一层金属；51第一层金属；61第一层金属；62第二层金属；63第三层金属；64第四层金属；65第五层金属；6n中间金属层；6n-1金属层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
请参阅图1所示，在进行评估制程的可靠性时，需要将半导体器件1封装后进行切割，在进行性能测试。但在封装切割过程中，半导体器件1易受到应力损伤，其测量结果出现偏差，对评估制程的可靠性影响较大，导致评估的可信度下降。
请参阅图1所示，在本发明一实施例中，在半导体器件1外设置至少两个阻挡环，以减少切割应力对半导体器件1的影响，且在阻挡环上分别设置测试电路，在测试电路上施加不同电压，以判断半导体器件1是否完好。
请参阅图1所示，在本发明一实施例中，在半导体器件1外环绕多个阻挡环，例如以三个阻挡环为例进行阐述。其中，由半导体器件1向外依次设置有第一阻挡环4、第二阻挡环5和第三阻挡环6，且半导体器件1位于第一阻挡环4的中心。本发明并不限制阻挡环的形状，但要确保阻挡环的对应边平行，例如多个阻挡环可设置成同心圆形、同心椭圆形或同心矩形等，在本实施例中，多个阻挡环设置为同心矩形。其中，在第一阻挡环4外设置第一测试电路2，在第二阻挡环5外设置第二测试电路3，通过在第一测试电路2和第二测试电路3上施加不同电压，测试第一阻挡环4和第二阻挡环5之间介质14的击穿电压。若击穿电压较高，则说明阻挡环很好的隔绝切割应力，半导体器件1未受到损伤，若穿电压较低，则说明阻挡环未能很好的隔绝切割应力，半导体器件1可能受到损伤，则不能作为检测单元以评估制程的可靠性。通过设置多个阻挡环，以减少切割应力对半导体器件1的损伤，且能对半导体器件1是否受应力损伤进行测试。
请参阅图1所示，在本发明一实施例中，半导体器件1例如为金属-氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）、互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)、发光二极管(Light-Emitting Diode，LED)或晶闸管(Thyristor)等半导体器件。在本实施例中，半导体器件1例如为CMOS，且在半导体器件1的相对两侧各设置一个金属焊点，与半导体器件1的测试端连接，例如设置第三金属焊点11通过金属线与半导体器件1的一测试端连接，第四金属焊点12通过金属线与半导体器件1的另一测试端连接。
请参阅图1所示，在本发明一实施例中，在半导体器件1、第三金属焊点11和第四金属焊点12被第一阻挡环4环绕，且第一阻挡环4与半导体器件1、第三金属焊点11以及第四金属焊点12之间通过介质14隔离，第三金属焊点11和第四金属焊点12与测试电路连接，以测试半导体器件1的性能。在本实施例中，半导体器件1位于第一阻挡环4的中间位置，且半导体器件1与第一阻挡环4之间介质14的宽度定义为W1。且半导体器件1位于第三金属焊点11与第四金属焊点12中间位置，将半导体器件1与第三金属焊点11之间介质14的宽度定义为W2，第三金属焊点11与第一阻挡环4之间介质14的宽度定义为W3。其中，W1例如为0.18~0.3μm，具体例如为0.18μm，W2例如为0.18~0.3μm，具体例如为0.2μm，W3例如为0.12~0.25μm，具体例如为0.12μm，且第一阻挡环4的宽度例如为0.18~0.3μm，具体例如为0.25μm。在第二阻挡环5与第一阻挡环4之间以及第三阻挡环6与第二阻挡环5之间同样设置介质14进行隔离，且第二阻挡环5和第三阻挡环6的宽度分别例如为0.18~0.3μm，具体例如为0.25μm，第二阻挡环5与第一阻挡环4之间的介质14以及第二阻挡环5与第三阻挡环6之间的介质14的宽度分别例如为0.18~0.3μm，具体例如为0.18μm。在其他实施例中，第一阻挡环4的宽度、第二阻挡环5的宽度、第三阻挡环6的宽度、阻挡环之间的介质14的宽度以及半导体器件1与第一阻挡环4之间介质14的宽度可根据具体的制作要求，进行选择。
请参阅图1所示，在本发明一实施例中，阻挡环是由多层金属构成，多层金属之间设置介质层，在介质层中设置有规律排列的通孔13，在通孔13中沉积导电物质，形成导电插塞，以连接多层金属。且在不同阻挡环上的通孔13交错排列，即从半导体器件1向外，位于奇数层的阻挡环上的通孔13对应设置，位于偶数层的阻挡环上的通孔13对应设置。本发明并不限制通孔13的形状，例如可设置为方形、圆形或三角形等。
请参阅图1至图2所示，在本发明一实施例中，图2为图1在A-A方向的剖视图，阻挡环的制作和半导体器件1可同步制作。在半导体器件1的金属层制作时，在半导体器件1的四周例如通过化学气相沉积等方法形成第一介质层15，在第一介质层15上设置图案化光阻层，通过刻蚀，定义出阻挡环的位置，再通过例如蒸镀或溅射等方式形成第一金属层16，第一金属层16包括各阻挡环的第一层金属。本发明并不限制阻挡环的材料，阻挡环例如可选择铜、铝或铝铜合金等材料制备，且第一介质层15为绝缘性材料，例如选择二氧化硅或钴化硅等绝缘材料。在第一金属层16沉积完成后，例如通过化学机械抛光（Chemical-Mechanical Polishing，CMP）等工艺，对第一金属层16进行磨平，且保证第一金属层16和第一介质层15的高度一致。之后在第一金属层16和第一介质层15上形成第二介质层17，在A-A方向上，在位于第一层金属41以及第一层金属61上的第二介质层17中形成通孔13。在本实施例中，通孔13例如呈棱台型设置，在其他实施例中，也可设置成其他形状。在通孔13内沉积金属材料，以形成第一导电插塞20和第三导电插塞22。再重复第一介质层15及金属层和第二介质层17及导电插塞的制作过程，可制备由多层金属层组成的阻挡环，且由半导体器件1向外位于奇数层的阻挡环上导电插塞的位置相对应。
请参阅图1和图3所示，在本发明一实施例中，图3为图1在B-B方向的剖视图，在第一介质层15和第一金属层16制作完成后，在第一金属层16和第一介质层15上形成第二介质层17。在B-B方向上，在位于第一层金属51的第二介质层17中形成通孔13，在通孔13内沉积金属材料，以形成第二导电插塞21。再重复第一介质层15及金属层和第二介质层17及第二导电插塞21的制作过程，可制备由多层金属层组成的阻挡环，且由半导体器件1向外位于偶数层的阻挡环上导电插塞的位置相对应。通过对阻挡环的设置，且阻挡环之间的导电插塞交错设置，则由半导体器件1的外部向内，形成金属墙，能够分散和阻挡应力，从而在切割晶圆时，减少应力对半导体器件1的影响，确保半导体器件1不被切割应力损伤。
请参阅图1和图4所示，在本发明一实施例中，图4为图1在C方向的剖视图，第一阻挡环4和第二阻挡环5沿通孔平行设置方向的剖视图和第三阻挡环6沿C方向的剖视图相似，这里不多做阐述。第三阻挡环6包括多层平行设置的金属层，金属层之间设置有介质14，介质14上设置有等距排列的通孔13，通孔13内沉积金属物质，以形成第三导电插塞22，通过第三导电插塞22，将不同金属层连接起来。阻挡环的结构简单，且与半导体器件1同步制作，工艺简单，操作方便，能够阻挡切割应力对半导体器件1的损伤。
请参阅图1和图5所示，在本发明一实施例中，在阻挡层的一金属层中，在第二阻挡环5和第三阻挡环6上对称设置第一开口18，以连接第一阻挡环4和第一测试电路2。其中，第一测试电路2包括第一金属焊点7和第一金属线8，且第一金属线8通过第一开口18电性连接第一阻挡环4。
请参阅图1和图6所示，在本发明一实施例中，在阻挡层的另一金属层中，在第三阻挡环6上的对称设置第二开口19，以连接第二阻挡环5和第二测试电路3。其中，第二测试电路3包括第二金属焊点9和第二金属线10，且第二金属线10通过第二开口19电性连接第二阻挡环5。通过在阻挡层的不同金属层中设置测试电路，保证测试电路之间不连通，可分别对测试电路施加不同电压。
请参阅图5和图7所示，在本发明一实施例中，图7为图5沿D方向的剖视图。在本发明中，为保证测试电路设置在不同金属层以及形成阻挡效果较好的阻挡环，每一阻挡环至少设置四层金属层。在本实施例中，以五层金属层为例进行阐述。其中，第三阻挡层包括依次设置的阻挡层第一层金属61、第二层金属62、第三层金属63、第四层金属64以及第五层金属65，且第一层金属61的厚度例如为0.15~0.2μm，具体例如为0.15μm，第二层金属62的厚度例如为0.16~0.22μm，具体例如为0.18μm，第三层金属63的厚度例如为0.16~0.22μm，具体例如为0.18μm，第四金属64的厚度例如为0.16~0.22μm，具体例如为0.18μm，第五层金属65的厚度例如为0.3~0.5μm，具体例如为0.35μm。在其他实施例中，各层金属层的厚度可根据要求进行调整。
请参阅图5至图8所示，在本发明一实施例中，第一开口18设置在第三层金属63上，且第一开口18暴露出第一阻挡环4，第一开口18的四周被介质14围绕。在第一开口18内设置第一金属线8，第一金属线8通过相对的两个第一开口18，围绕第三阻挡环6，将第一阻挡环4的两端与第一金属焊点7电性连接，且第一金属线8与第三阻挡环6之间也设置有介质14。第二开口19设置在第二层金属62上，且第二开口19暴露出第二阻挡环5，第二开口19的四周同样设置有介质14。在第二开口19内设置第二金属线10，第二金属线10通过相对的两个第二开口19，围绕第三阻挡环6，将第二阻挡环5的两端与第二金属焊点9电性连接，且第二金属线10与第三阻挡环6之间也设置有介质14。
请参阅图5至图8所示，在本发明一实施例中，通过在第一阻挡环4外设置第一测试电路2，在第二阻挡环5上设置第二测试电路3，同时，第一阻挡环4和第二阻挡环5之间设置介质14，则第一阻挡环4、第二阻挡环5以及设置在第一阻挡环4和第二阻挡环5之间的介质14构成一电容，第一阻挡环4和第二阻挡环5为电容的电极板。在第一测试电路2和第二测试电路3施加阶梯电压，监测泄漏电流的变化，当漏电流发生急剧变化时，此时施加的电压为电容的击穿电压。通过测试其击穿电压，且介质14对缺陷较为敏感，因此，通过对半导体器件1在封装以及切割前后的击穿电压，可以准确评估切割应力是否对其产生影响。
请参阅图9至图10所示，在本发明一实施例中，当金属层包括多层金属时，第一开口18和第二开口19可根据具体制作过程，设置在不同金属层。例如，当第一开口18设置在中间金属层6n上时，第二开口19可以是设置在除中间金属层6n的任一金属层，例如设置在靠近中间金属层6n的金属层6n-1，确保第一开口18和第二开口19不在同一层即可。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种半导体器件的保护装置，其特征在于，包括：
第一阻挡环，环绕所述半导体器件，且所述半导体器件位于所述第一阻挡环的中心位置；
第二阻挡环，同心环绕所述第一阻挡环，且所述第一阻挡环和所述第二阻挡环之间通过介质隔离；
第一测试电路，两端与所述第一阻挡环电性连接；以及
第二测试电路，两端与所述第二阻挡环电性连接。
2.根据权利要求1所述的半导体器件的保护装置，其特征在于，所述第一阻挡环包括多层金属层，且所述多层金属层之间通过第一导电插塞连接。
3.根据权利要求2所述的半导体器件的保护装置，其特征在于，所述第二阻挡环包括多层金属层，且所述多层金属层之间通过第二导电插塞连接，所述第一导电插塞和所述第二导电插塞交错排列。
4.根据权利要求3所述的半导体器件的保护装置，其特征在于，所述保护装置包括第三阻挡环，且所述第三阻挡环同心环绕所述第二阻挡环，且所述第二阻挡环和所述第三阻挡环之间通过介质隔离。
5.根据权利要求4所述的半导体器件的保护装置，其特征在于，所述第三阻挡环包括多层金属层，所述多层金属层之间通过第三导电插塞连接，且所述第三导电插塞连接与所述第一导电插塞平行设置。
6.根据权利要求5所述的半导体器件的保护装置，其特征在于，所述保护装置包括多个阻挡环，且所述多个阻挡环依次同心环绕所述第三阻挡环，且所述阻挡环之间通过介质隔离。
7.根据权利要求2所述的半导体器件的保护装置，其特征在于，所述第一测试电路包括第一金属焊点和第一金属线，且所述第一金属线设置在所述金属层中。
8.根据权利要求7所述的半导体器件的保护装置，其特征在于，所述第二测试电路包括第二金属焊点和第二金属线，且所述第二金属线与所述第一金属线设置在不同所述金属层中。
9.一种半导体结构，其特征在于，包括：
半导体器件；以及
保护装置，环绕所述半导体器件设置，且所述保护装置包括：
第一阻挡环，环绕所述半导体器件；
第二阻挡环，环绕所述第一阻挡环，且所述第一阻挡环和所述第二阻挡环之间通过介质隔离；
第一测试电路，两端与所述第一阻挡环电性连接；
第二测试电路，两端与所述第二阻挡环电性连接。
10.一种半导体器件的保护方法，其特征在于，包括以下步骤：
在所述半导体器件外设置第一阻挡环，且第一阻挡环环绕所述半导体器件；
在所述第一阻挡环外设置第二阻挡环，且所述第二阻挡环环绕所述第一阻挡环，所述第二阻挡环和所述第一阻挡环之间通过介质隔离；
在所述第一阻挡环外设置第一测试电路，且所述第一测试电路两端电性连接所述第一阻挡环；
在所述第二阻挡环外设置第二测试电路，且所述第二测试电路两端电性连接所述第二阻挡环；以及
在所述第一测试电路和所述第二测试电路施加不同电压，测试所述介质的击穿电压，以确认所述半导体器件是否完好。
CN202111558465.5A 2021-12-20 2021-12-20 一种半导体器件的保护装置及保护方法 Pending CN113948477A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111558465.5A CN113948477A (zh) 2021-12-20 2021-12-20 一种半导体器件的保护装置及保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111558465.5A CN113948477A (zh) 2021-12-20 2021-12-20 一种半导体器件的保护装置及保护方法

Publications (1)

Publication Number Publication Date
CN113948477A true CN113948477A (zh) 2022-01-18

Family

ID=79339322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111558465.5A Pending CN113948477A (zh) 2021-12-20 2021-12-20 一种半导体器件的保护装置及保护方法

Country Status (1)

Country Link
CN (1) CN113948477A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172336A (zh) * 2022-09-06 2022-10-11 合肥晶合集成电路股份有限公司 一种测试结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070023915A1 (en) * 2005-07-29 2007-02-01 Jui-Meng Jao On-chip test circuit for assessing chip integrity
CN102881661A (zh) * 2011-07-11 2013-01-16 台湾积体电路制造股份有限公司 在角应力消除区域上方具有探针焊盘的半导体芯片
CN104347596A (zh) * 2013-08-08 2015-02-11 中芯国际集成电路制造(上海)有限公司 芯片的密封环结构
US20160300800A1 (en) * 2015-04-10 2016-10-13 Broadcom Corporation Integrated Circuit with Die Edge Assurance Structure
US20200266157A1 (en) * 2019-02-20 2020-08-20 Sharp Kabushiki Kaisha Semiconductor integrated circuit and withstand voltage test method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070023915A1 (en) * 2005-07-29 2007-02-01 Jui-Meng Jao On-chip test circuit for assessing chip integrity
CN102881661A (zh) * 2011-07-11 2013-01-16 台湾积体电路制造股份有限公司 在角应力消除区域上方具有探针焊盘的半导体芯片
CN104347596A (zh) * 2013-08-08 2015-02-11 中芯国际集成电路制造(上海)有限公司 芯片的密封环结构
US20160300800A1 (en) * 2015-04-10 2016-10-13 Broadcom Corporation Integrated Circuit with Die Edge Assurance Structure
US20200266157A1 (en) * 2019-02-20 2020-08-20 Sharp Kabushiki Kaisha Semiconductor integrated circuit and withstand voltage test method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172336A (zh) * 2022-09-06 2022-10-11 合肥晶合集成电路股份有限公司 一种测试结构

Similar Documents

Publication Publication Date Title
US6028324A (en) Test structures for monitoring gate oxide defect densities and the plasma antenna effect
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US8890560B2 (en) Crack sensors for semiconductor devices
JP4038170B2 (ja) バリア構造を備えるｉｃチップおよび装置
US8470705B2 (en) Chip pad resistant to antenna effect and method
US8228090B2 (en) Dielectric film and layer testing
CN109904144B (zh) 具有测试键结构的半导体晶元
US7939936B2 (en) Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit
US20230101900A1 (en) Structure of semiconductor device
JP2015023132A (ja) 半導体装置およびその検査方法
CN113948477A (zh) 一种半导体器件的保护装置及保护方法
KR20080088653A (ko) 집적 회로 소자 및 그 제조 방법과, 집적 회로 및 그 제조 방법
US7808248B2 (en) Radio frequency test key structure
US10908210B2 (en) Die crack detection
US6734572B2 (en) Pad structure for bonding pad and probe pad and manufacturing method thereof
JP2013143514A (ja) 半導体装置およびその製造方法
Hess et al. Passive multiplexer test structure for fast and accurate contact and via fail-rate evaluation
CN102054809A (zh) 一种重布线机构
JPH04365347A (ja) 半導体チップにおけるモニタ装置用素子構造
CN219626659U (zh) 用于评价集成电路介质隔离性能的测试结构及晶圆
KR100520509B1 (ko) 가아드 링 패턴을 이용한 절연층의 전기적 특성검사를위한 모니터링 장치
CN220821562U (zh) 介电弛豫量测结构和系统以及半导体器件
US7646104B2 (en) Structured semiconductor element for reducing charging effects
EP0402592B1 (en) Master slice semiconductor device and method of forming it
TW490784B (en) A semiconductor wafer is disclosed for avoiding scrub mark while testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220118