TWI706142B - 電性測試結構 - Google Patents

電性測試結構 Download PDF

Info

Publication number
TWI706142B
TWI706142B TW106126610A TW106126610A TWI706142B TW I706142 B TWI706142 B TW I706142B TW 106126610 A TW106126610 A TW 106126610A TW 106126610 A TW106126610 A TW 106126610A TW I706142 B TWI706142 B TW I706142B
Authority
TW
Taiwan
Prior art keywords
pads
pad
test structure
electrical test
layer
Prior art date
Application number
TW106126610A
Other languages
English (en)
Other versions
TW201910787A (zh
Inventor
邱永振
康智凱
薛勝元
盛義忠
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW106126610A priority Critical patent/TWI706142B/zh
Publication of TW201910787A publication Critical patent/TW201910787A/zh
Application granted granted Critical
Publication of TWI706142B publication Critical patent/TWI706142B/zh

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種電性測試結構，包括以下構件。(n+1)層金屬層依序設置於基底上，其中n為2以上的整數。n層介層窗中的各個連接於垂直相鄰的兩層金屬層之間。(2n+2)個接墊電性連接至第(n+1)層金屬層。將兩個接墊設為一組而形成(n+1)個接墊組。(n+1)條連接導線分別為(n+1)層金屬層的一部分。各個接墊組中的兩個接墊使用(n+1)條連接導線中的一條進行電性連接。不同的接墊組使用不同的連接導線進行兩個接墊之間的電性連接。(n+1)條連接導線在垂直方向上具有重疊部分，且(n+1)條連接導線在重疊部分藉由n層介層窗彼此電性連接。

Description

電性測試結構
本發明是有關於一種半導體結構，且特別是有關於一種電性測試結構。
開爾文(Kelvin)測量法(四端點測量技術)是一種電子線路中的阻抗測量法，主要用於電阻值的精確測量。然而，開爾文佈局方式(Kelvin layout)在特定的金屬選項（metal option）並不適用，亦即開爾文佈局方式的每個金屬架構(metal scheme)必須個別進行佈局設計。舉例來說，當金屬選項從第1-6層金屬層直接跳到第8-13層金屬層(即，省略第6層介層窗與第7層金屬層)時，將無法藉由開爾文測量法量測第7層介層窗的電阻值。
此外，當所要量測的介層窗的層數為n層時，在n的值越大的情況下，藉由開爾文量測法進行電性量測需要使用大量的接墊(4n個)。
本發明提出一種電性測試結構，其可適用於任意的金屬選項，且可顯著地降低進行量測時所需的接墊數量。
本發明提供一種電性測試結構，包括基底、(n+1)層金屬層、n層介層窗(via)、(2n+2)個接墊與(n+1)條連接導線。(n+1)層金屬層在垂直於基底的垂直方向上依序設置於基底上，其中n為2以上的整數。第(n+1)層金屬層為(n+1)層金屬層中的最上層。n層介層窗在垂直方向上依序設置於基底上。各層介層窗連接於垂直相鄰的兩層金屬層之間。(2n+2)個接墊電性連接至第(n+1)層金屬層。將兩個接墊設為一組而形成(n+1)個接墊組。(n+1)條連接導線在垂直方向上依序設置於基底上，且分別為(n+1)層金屬層的一部分。各個接墊組中的兩個接墊使用(n+1)條連接導線中的一條進行電性連接，且不同的接墊組使用不同的連接導線進行兩個接墊之間的電性連接。(n+1)條連接導線在垂直方向上具有重疊部分，且(n+1)條連接導線在重疊部分藉由n層介層窗彼此電性連接。
依照本發明的一實施例所述，在上述電性測試結構中，(n+1)個接墊組的設定方式可包括以下步驟。將(2n+2)個接墊依序排列，且將位於中央的兩個接墊設為中央接墊組。根據距中央接墊組由近而遠的順序，依序從中央接墊組的一側與另一側各選擇一個接墊而組成其餘接墊組。
依照本發明的一實施例所述，在上述電性測試結構中，由中央接墊組依序向外設置的(n+1)個接墊組可依序使用(n+1)條連接導線中的最上層至最下層的連接導線進行兩個接墊之間的電性連接。
依照本發明的一實施例所述，在上述電性測試結構中，(n+1)條連接導線的重疊部分可位在中央接墊組中的兩個接墊之間。
依照本發明的一實施例所述，在上述電性測試結構中，(2n+2)個接墊的排列方式例如是線狀排列。
依照本發明的一實施例所述，在上述電性測試結構中，(2n+2)個接墊例如是線狀對稱結構。
依照本發明的一實施例所述，在上述電性測試結構中，連接於接墊組中的兩個接墊之間的連接導線的上視圖案可繞過其他接墊組的上視圖案。
依照本發明的一實施例所述，在上述電性測試結構中，連接於接墊組中的兩個接墊之間的連接導線的上視圖案可不與其他接墊組的上視圖案重疊。
依照本發明的一實施例所述，在上述電性測試結構中，更可包括多個頂層介層窗(top via)。頂層介層窗電性連接於(2n+2)個接墊與第(n+1)層金屬層之間。
依照本發明的一實施例所述，在上述電性測試結構中，(2n+2)個接墊的形狀例如是矩形。
基於上述，在本發明所提出的電性測試結構中，由於(n+1)條連接導線在垂直方向上具有重疊部分，(n+1)條連接導線在重疊部分藉由n層介層窗彼此電性連接，且n為2以上的整數。因此，即使在金屬選項中出現跳層的情況，亦可對每一層介層窗進行電性測試。亦即，本發明所提出的電性測試結構可適用於任意的金屬選項。
此外，相較傳統開爾文(Kelvin)測量法需使用4n個接墊，在n為2以上的整數的情況下，本發明所提出的電性測試結構所使用的接墊數量為(2n+2)個，因此可顯著地降低進行量測時所需的接墊數量。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明一實施例的電性測試結構的上視圖。圖2為沿著圖1中的I-I’剖面線的電性測試結構的剖面圖。圖3為沿著圖1中的II-II’剖面線的電性測試結構的剖面圖。圖4為沿著圖1中的III-III’剖面線的電性測試結構的剖面圖。圖5為將圖2至圖4進行重疊後的電性測試結構的剖面圖。
請參照圖1至圖5，電性測試結構100包括基底102、(n+1)層金屬層、n層介層窗、(2n+2)個接墊與(n+1)條連接導線，且更可包括多個頂層介層窗TV。基底102例如是矽基底，且在基底102上可具有其他膜層或半導體元件(未示出)。電性測試結構100可用於量測半導體元件的電性。舉例來說，電性測試結構100可用於量測介層窗的電阻值。
(n+1)層金屬層在垂直於基底102的垂直方向D上依序設置於基底102上，其中n為2以上的整數。第(n+1)層金屬層為(n+1)層金屬層中的最上層。在圖1至圖5中，是以繪示出(n+1)層金屬層中的金屬層Mn+1 、金屬層Mn 與金屬層Mn-1 為例進行說明，其中金屬層Mn-1 為(n+1)層金屬層中的最上層。(n+1)層金屬層的材料例如是銅、鋁或鎢。
n層介層窗在垂直方向D上依序設置於基底102上。各層介層窗連接於垂直相鄰的兩層金屬層之間。在圖2至圖5中，是以繪示出n層介層窗中的介層窗Vn 與介層窗Vn-1 為例進行說明。介層窗Vn 連接於垂直相鄰的金屬層Mn+1 與金屬層Mn 之間，且介層窗Vn-1 連接於垂直相鄰的金屬層Mn 與金屬層Mn-1 之間。n層介層窗的材料例如是鎢、銅或鋁。
(2n+2)個接墊電性連接至第(n+1)層金屬層。舉例來說，在圖1至圖5中，(2n+2)個接墊可分別藉由頂層介層窗TV電性連接至第(n+1)層金屬層。此外，(2n+2)個接墊的形狀例如是矩形。(2n+2)個接墊的排列方式例如是線狀排列，且(2n+2)個接墊例如是線狀對稱結構，但本發明並不以此為限。在其他實施例中，(2n+2)個接墊的排列方式亦可不為線狀排列，(2n+2)個接墊亦可不為對稱結構。(2n+2)個接墊的材料例如是銅、鋁或鎢。
在圖1至圖5中，是以繪示出(2n+2)個接墊中的接墊P2n+2 ~接墊P2n-3 為例進行說明。接墊P2n+2 ~接墊P2n-3 分別藉由頂層介層窗TV電性連接至金屬層Mn+1 。接墊P2n+2 ~接墊P2n-3 例如是線狀排列，且例如是線狀對稱結構。
此外，將兩個接墊設為一組而形成(n+1)個接墊組。(n+1)個接墊組的設定方式可包括以下步驟。將(2n+2)個接墊依序排列，且將位於中央的兩個接墊設為中央接墊組。根據距中央接墊組由近而遠的順序，依序從中央接墊組的一側與另一側各選擇一個接墊而組成其餘接墊組。在其他實施例中，亦可任意選擇兩個接墊設為一組而形成(n+1)個接墊組，只要不同的接墊組選用不同的接墊即可。
舉例來說，在圖1至圖5中，可將接墊P2n+2 ~接墊P2n-3 依序排列，且可將位於中央的接墊P2n 與接墊P2n-1 設為中央的接墊組PGn+1 。根據距中央的接墊組PGn+1 由近而遠的順序，依序從中央的接墊組PGn+1 的一側與另一側各選擇一個接墊而組成其餘接墊組。亦即，可選擇接墊P2n+1 與接墊P2n-2 組成接墊組PGn ，且可選擇接墊P2n+2 與接墊P2n-3 組成接墊組PGn-1 。
(n+1)條連接導線在垂直方向D上依序設置於基底102上，且分別為(n+1)層金屬層的一部分。在圖1至圖5中，是以繪示出(n+1)條連接導線中的連接導線Cn+1 、連接導線Cn 與連接導線Cn-1 為例進行說明。連接導線Cn+1 、連接導線Cn 與連接導線Cn-1 分別為金屬層Mn+1 、金屬層Mn 與金屬層Mn-1 的一部分。
各個接墊組中的兩個接墊使用(n+1)條連接導線中的一條進行電性連接，且不同的接墊組使用不同的連接導線進行兩個接墊之間的電性連接。由中央接墊組依序向外設置的(n+1)個接墊組可依序使用(n+1)條連接導線中的最上層至最下層的連接導線進行兩個接墊之間的電性連接，但本發明並不以此為限。在其他實施例中，各個接墊組中的兩個接墊可使用(n+1)條連接導線中的任一條進行電性連接，只要不同的接墊組使用不同的連接導線進行兩個接墊之間的電性連接即可。
舉例來說，在圖1至圖5中，接墊組PGn+1 中的接墊P2n 與接墊P2n-1 可經由頂層介層窗TV與連接導線Cn+1 進行電性連接。接墊組PGn 中的接墊P2n+1 與接墊P2n-2 可經由頂層介層窗TV、金屬層Mn+1 、介層窗Vn 與連接導線Cn 進行電性連接。接墊組PGn-1 中的接墊P2n+2 與接墊P2n-3 可經由頂層介層窗TV、金屬層Mn+1 、介層窗Vn 、金屬層Mn 、介層窗Vn-1 與連接導線Cn-1 進行電性連接。
此外，連接於接墊組中的兩個接墊之間的連接導線的上視圖案可繞過其他接墊組的上視圖案，亦即可不與其他接墊組的上視圖案重疊。舉例來說，在圖1中，連接於接墊組PGn+1 中的接墊P2n 與接墊P2n-1 之間的連接導線Cn+1 的上視圖案可不與接墊組PGn 與接墊組PGn-1 的上視圖案重疊。連接於接墊組PGn 中的接墊P2n+1 與接墊P2n-2 之間的連接導線Cn 的上視圖案可繞過接墊組PGn+1 的上視圖案，且可不與接墊組PGn+1 的上視圖案重疊。連接於接墊組PGn-1 中的接墊P2n+2 與接墊P2n-3 之間的連接導線Cn-1 的上視圖案可繞過接墊組PGn+1 與接墊組PGn 的上視圖案，且可不與接墊組PGn+1 與接墊組PGn 的上視圖案重疊。
(n+1)條連接導線在垂直方向D上具有重疊部分R，且(n+1)條連接導線在重疊部分R藉由n層介層窗彼此電性連接。在此實施例中，(n+1)條連接導線的重疊部分R是以位在中央接墊組中的兩個接墊之間為例來進行說明，但本發明並不以此為限。在其他實施例中，(n+1)條連接導線的重疊部分R亦可位在其他位置。
舉例來說，在圖1至圖5中，連接導線Cn+1 、連接導線Cn 與連接導線Cn-1 可在中央的接墊組PGn+1 中的接墊P2n 與接墊P2n-1 之間之間具有重疊部分R，且連接導線Cn+1 、連接導線Cn 與連接導線Cn-1 在重疊部分R藉由介層窗Vn 與介層窗Vn-1 彼此電性連接。
頂層介層窗TV電性連接於(2n+2)個接墊與第(n+1)層金屬層之間。在圖2至圖5中，頂層介層窗TV分別電性連接於接墊P2n+2 ~接墊P2n-3 與金屬層Mn+1 之間。頂層介層窗TV的材料例如是鎢、銅或鋁。
此外，電性測試結構100更可包括介電層104。介電層104可設置於基底102上。(n+1)層金屬層、n層介層窗、(n+1)條連接導線與頂層介層窗TV可設置於介電層104中，且(2n+2)個接墊可設置於介電層104上。介電層104可為多層結構。介電層104的材料例如是氧化矽。
基於上述實施例可知，在電性測試結構100中，由於(n+1)條連接導線在垂直方向D上具有重疊部分R，(n+1)條連接導線在重疊部分R藉由n層介層窗彼此電性連接，且n為2以上的整數。因此，即使在金屬選項中出現跳層的情況，亦可對每一層介層窗進行電性測試。亦即，電性測試結構100可適用於任意的金屬選項。此外，相較傳統開爾文測量法需使用4n個接墊，在n為2以上的整數的情況下，電性測試結構100所使用的接墊數量為(2n+2)個，因此可顯著地降低進行量測時所需的接墊數量。
圖6至圖8分別為使用圖5的電性測試結構進行電性測試的示意圖。
請參照圖6，在藉由開爾文量測法量測電性測試結構100中的介層窗Vn 的電阻值時，可在接墊P2n-1 施加電流I，且將接墊P2n-2 接地。此時，來自接墊P2n-1 的電流會沿著電流路徑IP1經重疊部分R中的連接導線Cn+1 、介層窗Vn 與連接導線Cn 流至接墊P2n-2 。接著，分別量測接墊P2n+1 與接墊P2n 的電壓，且計算出接墊P2n+1 與接墊P2n 之間的電壓差絕對值ΔV1。如此一來，可藉由電壓差絕對值ΔV1與電流I計算出介層窗Vn 的電阻值(ΔV1/I)。
請參照圖7，在藉由開爾文量測法量測電性測試結構100中的介層窗Vn-1 的電阻值時，可在接墊P2n-2 施加電流I，且將接墊P2n-3 接地。此時，來自接墊P2n-2 的電流會沿著電流路徑IP2經重疊部分R中的連接導線Cn 、介層窗Vn-1 與連接導線Cn-1 流至接墊P2n-3 。接著，分別量測接墊P2n+2 與接墊P2n+1 的電壓，且計算出接墊P2n+2 與接墊P2n+1 之間的電壓差絕對值ΔV2。如此一來，可藉由電壓差絕對值ΔV2與電流I計算出介層窗Vn-1 的電阻值(ΔV2/I)。
請參照圖8，在藉由開爾文量測法量測電性測試結構100中的介層窗Vn 與介層窗Vn-1 的總電阻值時，可在接墊P2n-1 施加電流I，且將接墊P2n-3 接地。此時，來自接墊P2n-1 的電流會沿著電流路徑IP3經重疊部分R中的連接導線Cn+1 、介層窗Vn 、連接導線Cn 、介層窗Vn-1 與連接導線Cn-1 流至接墊P2n-3 。接著，分別量測接墊P2n+2 與接墊P2n 的電壓，且計算出接墊P2n+2 與接墊P2n 之間的電壓差絕對值ΔV3。如此一來，可藉由電壓差絕對值ΔV3與電流I計算出介層窗Vn 與介層窗Vn-1 與部分金屬層Mn 貢獻的總電阻值(ΔV3/I)。
綜上所述，在上述實施例所提出的電性測試結構中，由於多條連接導線在垂直方向上的重疊部分藉由介層窗彼此電性連接，因此可適用於任意的金屬選項，且可顯著地降低進行量測時所需的接墊數量。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧電性測試結構102‧‧‧基底104‧‧‧介電層Cn+1、Cn、Cn-1‧‧‧連接導線D‧‧‧垂直方向IP1、IP2、IP3‧‧‧電流路徑Mn+1、Mn、Mn-1‧‧‧金屬層P2n+2~P2n-3‧‧‧接墊PGn+1、PGn、PGn-1‧‧‧接墊組TV‧‧‧頂層介層窗Vn、Vn-1‧‧‧介層窗
圖1為本發明一實施例的電性測試結構的上視圖。 圖2為沿著圖1中的I-I’剖面線的電性測試結構的剖面圖。 圖3為沿著圖1中的II-II’剖面線的電性測試結構的剖面圖。 圖4為沿著圖1中的III-III’剖面線的電性測試結構的剖面圖。 圖5為將圖2至圖4進行重疊後的電性測試結構的剖面圖。 圖6至圖8分別為使用圖5的電性測試結構進行電性測試的示意圖。
100‧‧‧電性測試結構
102‧‧‧基底
104‧‧‧介電層
Cn+1、Cn、Cn-1‧‧‧連接導線
D‧‧‧垂直方向
Mn+1、Mn、Mn-1‧‧‧金屬層
P2n+2~P2n-3‧‧‧接墊
PGn+1、PGn、PGn-1‧‧‧接墊組
TV‧‧‧頂層介層窗
Vn、Vn-1‧‧‧介層窗

Claims (10)

  1. 一種電性測試結構，包括： 基底； (n+1)層金屬層，在垂直於所述基底的垂直方向上依序設置於所述基底上，其中n為2以上的整數，且第(n+1)層金屬層為所述(n+1)層金屬層中的最上層； n層介層窗，在所述垂直方向上依序設置於所述基底上，其中各層介層窗連接於垂直相鄰的兩層金屬層之間； (2n+2)個接墊，電性連接至所述第(n+1)層金屬層，其中將兩個接墊設為一組而形成(n+1)個接墊組；以及 (n+1)條連接導線，在所述垂直方向上依序設置於所述基底上，且分別為所述(n+1)層金屬層的一部分，其中 各個接墊組中的所述兩個接墊使用所述(n+1)條連接導線中的一條進行電性連接，不同的接墊組使用不同的連接導線進行所述兩個接墊之間的電性連接，且 所述(n+1)條連接導線在所述垂直方向上具有重疊部分，且所述(n+1)條連接導線在所述重疊部分藉由所述n層介層窗彼此電性連接。
  2. 如申請專利範圍第1項所述的電性測試結構，其中所述(n+1)個接墊組的設定方式包括： 將所述(2n+2)個接墊依序排列，且將位於中央的所述兩個接墊設為中央接墊組；以及 根據距所述中央接墊組由近而遠的順序，依序從所述中央接墊組的一側與另一側各選擇一個接墊而組成其餘接墊組。
  3. 如申請專利範圍第2項所述的電性測試結構，其中由所述中央接墊組依序向外設置的所述(n+1)個接墊組依序使用所述(n+1)條連接導線中的最上層至最下層的連接導線進行所述兩個接墊之間的電性連接。
  4. 如申請專利範圍第2項所述的電性測試結構，其中所述(n+1)條連接導線的所述重疊部分位在所述中央接墊組中的所述兩個接墊之間。
  5. 如申請專利範圍第2項所述的電性測試結構，其中所述(2n+2)個接墊的排列方式包括線狀排列。
  6. 如申請專利範圍第5項所述的電性測試結構，其中所述(2n+2)個接墊包括線狀對稱結構。
  7. 如申請專利範圍第1項所述的電性測試結構，其中連接於所述接墊組中的所述兩個接墊之間的所述連接導線的上視圖案繞過其他接墊組的上視圖案。
  8. 如申請專利範圍第1項所述的電性測試結構，其中連接於所述接墊組中的所述兩個接墊之間的所述連接導線的上視圖案不與其他接墊組的上視圖案重疊。
  9. 如申請專利範圍第1項所述的電性測試結構，更包括多個頂層介層窗，電性連接於所述(2n+2)個接墊與所述第(n+1)層金屬層之間。
  10. 如申請專利範圍第1項所述的電性測試結構，其中所述(2n+2)個接墊的形狀包括矩形。
TW106126610A 2017-08-07 2017-08-07 電性測試結構 TWI706142B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106126610A TWI706142B (zh) 2017-08-07 2017-08-07 電性測試結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106126610A TWI706142B (zh) 2017-08-07 2017-08-07 電性測試結構

Publications (2)

Publication Number Publication Date
TW201910787A TW201910787A (zh) 2019-03-16
TWI706142B true TWI706142B (zh) 2020-10-01

Family

ID=66590437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106126610A TWI706142B (zh) 2017-08-07 2017-08-07 電性測試結構

Country Status (1)

Country Link
TW (1) TWI706142B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW343426B (en) * 1996-08-20 1998-10-21 Heraeus Sensor Gmbh Process for producing a circuit board at least having a metal layer, circuit board thereof and its use
TW428090B (en) * 1999-04-17 2001-04-01 United Microelectronics Corp Measuring method of resistor test key pattern
US6230105B1 (en) * 1999-01-22 2001-05-08 Bolt, Inc. Transfer impedance measurement instrument system
TW514740B (en) * 2001-07-24 2002-12-21 United Microelectronics Corp Open-circuit test structure for detecting chips during part of the process
CN100359328C (zh) * 2002-05-01 2008-01-02 Jsr株式会社 测量电阻用的连接件、电路板的电阻测量设备和测量方法
CN102749518A (zh) * 2011-04-22 2012-10-24 财团法人交大思源基金会 凸块接点的电阻测量结构及包含其的封装基板
TW201346268A (zh) * 2012-05-03 2013-11-16 Unitechno Inc 凱文接觸探針及具備此之凱文檢查治具
CN104793155A (zh) * 2014-01-21 2015-07-22 上海矽睿科技有限公司 一种磁传感装置及该装置的制备工艺

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW343426B (en) * 1996-08-20 1998-10-21 Heraeus Sensor Gmbh Process for producing a circuit board at least having a metal layer, circuit board thereof and its use
US6230105B1 (en) * 1999-01-22 2001-05-08 Bolt, Inc. Transfer impedance measurement instrument system
TW428090B (en) * 1999-04-17 2001-04-01 United Microelectronics Corp Measuring method of resistor test key pattern
TW514740B (en) * 2001-07-24 2002-12-21 United Microelectronics Corp Open-circuit test structure for detecting chips during part of the process
CN100359328C (zh) * 2002-05-01 2008-01-02 Jsr株式会社 测量电阻用的连接件、电路板的电阻测量设备和测量方法
CN102749518A (zh) * 2011-04-22 2012-10-24 财团法人交大思源基金会 凸块接点的电阻测量结构及包含其的封装基板
TW201243348A (en) * 2011-04-22 2012-11-01 Univ Nat Chiao Tung Structure for measuring bump resistance and package substrate comprising the same
TW201346268A (zh) * 2012-05-03 2013-11-16 Unitechno Inc 凱文接觸探針及具備此之凱文檢查治具
CN104793155A (zh) * 2014-01-21 2015-07-22 上海矽睿科技有限公司 一种磁传感装置及该装置的制备工艺

Also Published As

Publication number Publication date
TW201910787A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
US8754655B2 (en) Test structure, method and circuit for simultaneously testing time dependent dielectric breakdown and electromigration or stress migration
US7692274B2 (en) Reinforced semiconductor structures
TW201712772A (zh) 具有監控鏈與測試導線之積體電路測試結構
US9646954B2 (en) Integrated circuit with test circuit
CN103824819B (zh) 半导体装置及其制造方法
JP2007121180A (ja) 半導体装置の試験装置及び半導体装置の試験方法
US20090065947A1 (en) Semiconductor device having circularly connected plural pads via through holes and method of evaluating the same
CN103811467B (zh) 电迁移测试结构及测试方法
US6867610B2 (en) Test structure for determining the stability of electronic devices comprising connected substrates
US10887991B2 (en) Wiring substrate for inspection apparatus
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
TWI706142B (zh) 電性測試結構
US7282795B2 (en) Modifying a semiconductor device to provide electrical parameter monitoring
US8310267B2 (en) Semiconductor integrated circuit, and method for testing semiconductor integrated circuit
TWI289919B (en) Wiring structure for a pad section in a semiconductor device
KR20170086382A (ko) 켈빈 저항 테스트 구조 및 그 제조 방법
US20200166587A1 (en) Magnetic sensor
CN111524874A (zh) 半导体光刻套准的测试结构和评估方法
TWI516779B (zh) 測試積體電路和其中的通孔鏈的結構及方法
US9535108B2 (en) Inspection apparatus and inspection method
US11579183B2 (en) Test board and semiconductor device test system including the same
TW202225701A (zh) 探針卡組件
JP2005223227A (ja) 半導体装置及び半導体装置評価方法
JP6030291B2 (ja) 配線基板の製造方法
CN107919292B (zh) 线路结构及叠层组合