CN111524874A - 半导体光刻套准的测试结构和评估方法 - Google Patents

半导体光刻套准的测试结构和评估方法 Download PDF

Info

Publication number
CN111524874A
CN111524874A CN201911093984.1A CN201911093984A CN111524874A CN 111524874 A CN111524874 A CN 111524874A CN 201911093984 A CN201911093984 A CN 201911093984A CN 111524874 A CN111524874 A CN 111524874A
Authority
CN
China
Prior art keywords
conductive
layer
pair
sensor
segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911093984.1A
Other languages
English (en)
Other versions
CN111524874B (zh
Inventor
李基顿
扎克·德兰·梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111524874A publication Critical patent/CN111524874A/zh
Application granted granted Critical
Publication of CN111524874B publication Critical patent/CN111524874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70658—Electrical testing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019—Calibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

公开用于半导体光刻套准的测试结构和评估方法。所述方法使用包括传感器结构和通孔链结构的测试结构。传感器结构设置在半导体基底上的第一层中，并且包括沿第一方向延伸的多条第一导线。每条第一导线沿第二方向与相邻的第一导线隔开第一间隔。通孔链结构位于第一层上方的第二层中以及第一层与第二层之间。通孔链结构包括设置在第二层中的至少一条第二导线以及电连接到每条第二导线并朝向第一层延伸的至少一个通孔。所述至少一个通孔设置在传感器结构的相邻的第一导线之间的第一间隔中。

Description

半导体光刻套准的测试结构和评估方法
本申请要求于2019年2月1日提交的第62/800,387号美国临时专利申请的优先权利益，所述美国专利申请的公开通过引用完整地包含于此。
技术领域
在此公开的主题总体涉及检测半导体器件的光刻套准未对准(photo overlaymisalignment)。更具体地讲，在此公开的主题涉及用于检测半导体器件的光刻套准未对准的结构和方法。
背景技术
光刻套准的控制对半导体可靠性是重要的。用于调整光刻套准的典型方法(诸如，盒对盒技术，box-on-box technique)使用其中连续图案化层之间的套准可被光学测量的对准图案。然而，当前的套准检测技术通常不是为检测可靠性风险而设计的。也就是说，当前技术能够测量平均套准，但不能提供半导体器件的连续图案化层之间的最坏情况的套准的测量。
发明内容
示例实施例提供一种用于检测半导体器件的套准未对准的测试结构，其中，测试结构可包括传感器结构和通孔链结构。传感器结构可设置在半导体基底上的第一层中，并且传感器结构可包括沿第一方向延伸的多条第一导线，其中，每条第一导线可沿第二方向与相邻的第一导线隔开第一间隔，其中，第二方向可基本上垂直于第一方向。通孔链结构可设置在第一层上方的第二层中以及第一层与第二层之间。通孔链结构包括设置在第二层中的至少一条第二导线以及电连接到每条第二导线并朝向第一层延伸的至少一个通孔，所述至少一个通孔设置在传感器结构的相邻的第一导线之间的第一间隔中。在一个实施例中，传感器结构可包括两条第一导线，其中，通孔链结构还可包括：多个第一导电段，在传感器结构的相邻的第一导线之间的第一间隔中被设置在第一层中，所述至少一条第二导线可包括多个第二导电段，并且所述至少一个通孔可将第一导电段电连接到第二导电段。在另一实施例中，传感器结构可包括三条导线，其中，通孔链结构还可包括：多个第一导电段，在传感器结构的各相邻的第一导线之间的第一间隔中被设置在第一层中，所述至少一条第二导线可包括多个第二导电段，并且所述至少一个通孔可将第一导电段电连接到第二导电段。
另一示例实施例提供一种用于检测半导体器件的套准未对准的测试结构，其中，所述测试结构可包括第一导电结构和第二导电结构的多个对，其中，对的第一导电结构可设置在半导体基底上的第一层中，并且可包括沿第一方向延伸的多条第一导线，其中，每条第一导线可沿第二方向与相邻的导线隔开第一间隔，其中，第二方向可基本上垂直于第一方向。所述对的第二导电结构可设置在第一层上方的第二层中以及第一层与第二层之间，其中，所述对的第二导电结构可包括设置在第二层中的至少一条第二导线和电连接到每条第二导线并且朝向第一层延伸的至少一个通孔。所述至少一个通孔可设置在第一导电结构的相邻的第一导线之间的第一间隔中。第一对可包括基本上居中于第一对的第一导电结构的相邻的第一导线之间的第二导电结构的至少一个通孔，第二对可包括相对于第二对的第一导电结构的第一导线沿第二方向基本上偏移第一预定距离的第二导电结构的至少一个通孔。
另一实施例提供一种用于检测半导体器件的套准未对准的方法，其中，所述方法可包括：通过在半导体基底上的第一层中形成传感器结构以及在第一层上方的第二层中和第一层与第二层之间形成通孔链结构，形成包括传感器结构和通孔链结构的对的测试结构，传感器结构包括沿第一方向延伸的多条第一导线，每条第一导线沿第二方向与另一条第一导线隔开第一间隔，第二方向基本上垂直于第一方向，通孔链结构包括至少一条第二导线和电连接到所述至少一条第二导线的至少一个通孔，所述至少一个通孔设置在传感器结构的相邻的第一导线之间的第一间隔中；以及基于检测到传感器结构与通孔链结构之间的短路来确定第一层与第二层之间的套准未对准。
附图说明
在下面的部分中，将参照附图中示出的示例性实施例来描述在此公开的主题的方面，其中：
图1A描绘根据在此公开的主题的用于检测半导体器件的套准未对准的测试结构的第一示例实施例的基本构造的平面图或投影俯视图以及测试结构的一部分的放大区域；
图1B描绘沿图1A中的线B-B′截取的图1A中描绘的测试结构的剖视图；
图1C描绘沿图1A中的线C-C′截取的图1A中描绘的测试结构的剖视图；
图2描绘根据在此公开的主题的用于检测半导体器件的套准未对准的多个测试结构的布置的平面图；
图3描绘根据在此公开的主题的用于检测半导体器件的套准未对准的测试结构的第二示例实施例的基本构造的平面图以及测试结构的布置的第二示例；
图4描绘根据在此公开的主题的用于检测半导体器件的套准未对准的多个测试结构的布置的平面图；以及
图5描绘根据在此公开的主题的用于检测半导体器件的套准未对准的方法的流程图。
具体实施方式
在下面的具体实施方式中，为了提供对公开的透彻理解，阐述了许多具体细节。然而，本领域技术人员将理解，可在没有这些具体细节的情况下实践公开的方面。在其他情况下，没有详细描述公知的方法、过程、组件和电路，以免模糊在此公开的主题。
贯穿本说明书对“一个实施例”或“实施例”的引用意味着结合实施例描述的特定特征、特定结构或特定特性可包括在在此公开的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”或“根据一个实施例”(或具有类似含义的其他短语)在贯穿本说明书的各个地方的出现可不一定都表示同一实施例。此外，在一个或多个实施例中，可以以任何合适的方式组合特定特征、特定结构或特定特性。关于这一点，如在此使用的，词语“示例性”表示“用作示例、实例或说明”。在此描述为“示例性”的任何实施例不应被解释为必然优选或优于其他实施例。此外，根据在此讨论的上下文，单数项可包括对应的复数形式，并且复数项可包括对应的单数形式。进一步注意，在此示出和讨论的各种图(包括组件图)仅用于说明目的，并且不是按比例绘制。类似地，示出各种波形和时序图仅用于说明目的。例如，为了清楚，元件中的一些的尺寸可相对于其他元件被夸大。此外，如果认为合适，在附图中重复参考标号以指示对应的和/或类似的元件。
在此所使用的术语仅用于描述特定示例实施例的目的，并不意图限制要求权利的主题。如在此使用的，除非上下文另有明确指示，否则单数形式“一个”、“一”和“该”也意图包括复数形式。还将理解，术语“包括”和/或其变形在本说明书中被使用时，说明存在阐述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。在此使用的术语“第一”、“第二”等用作其后面的名词的标签，并且除非如此明确地定义为任何类型的排序(例如，空间、时间、逻辑等)，否则不暗示任何类型的排序。此外，相同的参考标号可遍及两个或更多个附图被使用，以表示具有相同或类似功能的部分、组件、块、电路、单元或模块。然而，这种用法仅仅是为了说明简单和易于讨论；这并不暗示这样的组件或单元的结构或架构细节遍及所有实施例是相同的，或者这种共同引用的部分/模块是实现在此公开的特定实施例的教导的唯一方式。
除非另外定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本主题所属领域的普通技术人员通常理解的含义相同的含义。还将理解，除非在此明确地定义，否则术语(诸如在通用词典中定义的术语)应当被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不应被解释为理想化或过于形式化的含义。
根据在此公开的主题，测试结构和使用该测试结构的方法提供了用于检测半导体器件的连续图案化层之间的最坏情况的套准的方法，从而提高了最终的半导体器件的可靠性。在一个实施例中，例如，可在金属化步骤之后在线(inline)收集最坏情况的套准层的测量，以在制造期间提供半导体器件可靠性的快速和准确反馈。
图1A描绘根据在此公开的主题的用于检测半导体器件的套准未对准的测试结构100的第一示例实施例的基本构造的平面图或投影俯视图以及测试结构100的一部分的放大区域。图1B描绘沿图1A中的线B-B′截取的测试结构100的剖视图。图1C描绘沿图1A中的线C-C′截取的测试结构100的剖视图。
参照图1A至图1C，测试结构100的基本构造可包括配对在一起的传感器结构101和通孔链结构102。传感器结构101可设置在半导体基底104上的第一层103中。在第一层103与半导体基底104之间可存在一个或多个层105。还可存在在第一层103上方形成的附加层。
传感器结构101可包括沿给定方向延伸的多条导线106a-106c。对于图1A中描绘的特定示例实施例，传感器结构包括均例如沿基本上平行于y轴的方向延伸的三条导线106a-106c。其他实施例可包括两条导线(例如，参见图3中的测试结构300)。其他实施例可包括多于三条的导线。传感器结构101的每条导线106a-106c可沿与导线106a-106c延伸的方向基本上垂直的方向与相邻的导线隔开间隔107。例如，如图1A中所描绘的，导线106a-106c沿基本上平行于x轴的方向彼此间隔开。
通孔链结构102可设置在第一层103和位于第一层103上方(即，沿z轴方向)的第二层108中。通孔链结构102可包括设置在第一层103中的多个导电段110、设置在第二层108中的多个导电段111、以及将导电段110电连接到导电段111的多个通孔112。
导电段110可位于传感器结构101的相邻的导线106a-106c之间的间隔107中。具体地讲，导电段110基本上布置成沿基本上平行于y轴的方向延伸的线，并且布置在导线106a-106c之间的两个间隔107之间。每个导电段110可与相邻的导电段110隔开第二间隔113(图1A)。导电段111在导电段110之间沿基本上平行于x轴的方向延伸。
多个通孔112将导电段110电连接到导电段111以形成通孔链。图1A中描绘的通孔链结构102的示例构造包括在两个间隔107之间(即，沿x轴)的蛇形(或蜿蜒)形状和在第一层103与第二层108之间的蛇形形状(图1B和1C)。多个通孔112可穿过第一层103与第二层108之间的第三层109。
导线106a-106c、导电段110、导电段111和通孔112可由导电材料(诸如，但不限于铜、铝和钨)形成。传感器结构101可连接到垫(pad，或焊盘)114，通孔链结构102可连接到垫115。
图3描绘根据在此公开的主题的用于检测半导体器件的套准未对准的测试结构300a的第二示例实施例的基本构造的平面图。测试结构300a的基本构造与测试结构100的基本构造不同之处在于仅在第一层与第二层之间具有蛇形形状。当在图3的平面图中观看时，测试结构300a的通孔链结构基本上为线性的。
测试结构300可包括配对在一起的传感器结构301和通孔链结构302。传感器结构301可设置在半导体基底上的第一层(即，图1B和图1C中的层103)中。传感器结构301可包括均例如沿基本上平行于y轴的方向延伸的两条导线306a和306b。每条导线306a和306b可沿与导线306a和306b延伸的方向基本上垂直的方向与相邻的导线隔开间隔307。如图3中所描绘的，导线306a和306b沿基本上平行于x轴的方向彼此间隔开。
通孔链结构302可设置在第一层和位于第一层上方的第二层中(参见图1B和图1C)。通孔链结构302可包括设置在第一层中的多个导电段310、设置在第二层中的多个导电段311、以及将导电段310电连接到导电段311的多个通孔312。
多个导电段310可位于两条导线306a和306b之间的间隔307中。相邻的导电段310可隔开类似于图1A中的间隔113的间隔。
导电段311可基本上布置成沿基本上平行于y轴的方向延伸的线，并且还可隔开类似于间隔113的间隔。每个导电段311可与相邻的导电段311隔开间隔316。导电段311可布置在第一层中的两个导电段310之间的间隔上方的第二层中。
导线306a和306b、导电段310、导电段311和通孔312可由导电材料(诸如，但不限于铜、铝和钨)形成。传感器结构301可连接到垫314，通孔链结构302可连接到垫315。
在一个实施例中，通孔链结构可包括单条导线，至少一个通孔从该导线从第二层向第一层延伸，并且其中该至少一个通孔位于传感器结构的导线之间。在这个实施例中，通孔链结构将不包括第一层中的任何导线或导电段。
图2描绘根据在此公开的主题的用于检测半导体器件的套准未对准的多个测试结构100a-100d的布置200的平面图。测试结构100a-100d中的每个包括图1A中所描绘的测试结构100的基本构造。布置200提供半导体器件的层之间的套准未对准的直接测量。尽管在图2中仅描绘四个测试结构，但是可使用任何数量的测试结构。
测试结构100a包括基本上居中于传感器结构101的导线之间的间隔107中的通孔链结构102。在通孔链结构102与传感器结构101之间沿x轴方向没有有意的偏移。
测试结构100b-100d各自包括在通孔链结构102与传感器结构101之间的沿x轴方向的分别不同的有意偏移。例如，测试结构100b可包括沿+x方向的+1nm的有意偏移(即，Δ＝1nm)。测试结构100c可包括沿+x方向的+5nm的有意偏移(即，Δ＝5nm)。测试结构100d可包括沿+x方向的+10nm的有意偏移(即，Δ＝10nm)。
有意偏移允许套准未对准可被直接测量，从而提供两个层之间最坏情况的套准未对准。在包括通孔链结构102的导电段111的层(即，图1B和图1C中的第二层108)形成之后，包含传感器结构101和通孔链结构102的层的套准未对准可被光学地或电学地检查。
在其中n个测试结构100被使用并且其中通孔链结构的偏移遍及n个测试结构均匀地变化的一个实施例中，相邻的通孔链结构102相对于彼此的间距h可被确定为h＝m+(i×Δ) (1)
其中，n是整数并且等于总测试结构100的数量，m是恒定距离值，Δ是恒定值，并且i∈{1，…，n}。
图3描绘根据在此公开的主题的用于检测半导体器件的套准未对准的多个测试结构300a-300d的布置300的平面图。测试结构300a-300d中的每个包括测试结构300的基本构造。布置300提供半导体器件的层之间的套准未对准的直接测量。尽管在图3中仅描绘四个测试结构，但是可使用任何数量的测试结构。
测试结构300a包括基本上居中于传感器结构301的导线之间的间隔307中的通孔链结构302。在通孔链结构302和传感器结构301之间沿x轴方向没有有意偏移。测试结构300b-300d各自包括在通孔链结构302与传感器结构300之间的沿x轴方向的分别不同的有意偏移。例如，测试结构300b可包括沿+x方向的+1nm的有意偏移(即，Δ＝1nm)。测试结构300c可包括沿+x方向的+5nm的有意偏移(即，Δ＝5nm)。测试结构300d可包括沿+x方向的+10nm的有意偏移(即，Δ＝10nm)。在一个实施例中，等式(1)可用于确定通孔链结构302相对于相邻的通孔链结构的偏移。
为了电测量套准未对准，可向垫115(图1A)施加电压，并且可在垫114处检测施加的电压。如果实际未对准导致通孔112与传感器结构101的导线之间短路，则施加到垫115的电压可通过在多个垫114中的一个或多个处的微探针来检测。可选地，可单独向每个垫114施加电压并在垫115处检测电压。在另一实施例中，可使用斜坡电压。在另一实施例中，扫描电子显微镜(SEM)可用于向垫115施加电荷，如果存在短路，则可在垫114处检测到电荷。可选地，可通过使用SEM对垫115充电所引起的金属充电效应(metal-charging effect)视觉地检测短路。
图4描绘根据在此公开的主题的用于检测半导体器件的套准未对准的多个测试结构100a-100d的示例布置400的平面图。布置400包括垫401和导线402。测试结构100a-110d中的每个包括朝向导线402延伸不同的量的垫114，使得各个垫114与导线402间隔不同的距离。对于这个实施例，可向垫115施加斜坡测试电压，并且如果在测试结构100的通孔112与导线(例如，106a、106b和106c)之间存在短路，则可在垫401处检测到斜坡电压。可在设计时确定垫114距导线402的不同的距离。
图5描绘根据在此公开的主题的用于检测半导体器件的套准未对准的方法500的流程图。在步骤501，在半导体器件的第一层和第二层中形成多个测试结构。测试结构可具有在图1A和图3中描绘的基本构造之一。在步骤502，检测通孔链结构102与传感器结构101之间的短路。在一个实施例中，可将电压施加到通孔链结构的垫，并且可在传感器结构的垫处检测施加的电压。可选地，斜坡电压可用于检测通孔与传感器结构之间的击穿。作为另一可选的，SEM可用于将电荷施加到通孔链结构的垫，可在传感器结构的垫处检测该电荷。
如本领域技术人员将认识到的，在此描述的创新性构思可在广泛的应用范围内被修改和变化。因此，要求保护的主题的范围不应限于以上讨论的任何具体示例性教导，而是由所附权利要求限定。

Claims (20)

1.一种用于检测半导体器件的套准未对准的测试结构，所述测试结构包括：
传感器结构，设置在半导体基底上的第一层中，传感器结构包括沿第一方向延伸的多条第一导线，每条第一导线沿第二方向与相邻的第一导线隔开第一间隔，第二方向垂直于第一方向；以及
通孔链结构，位于第一层上方的第二层中并且在第一层与第二层之间，通孔链结构包括设置在第二层中的至少一条第二导线以及电连接到每条第二导线并朝向第一层延伸的至少一个通孔，所述至少一个通孔设置在传感器结构的相邻的第一导线之间的第一间隔中。
2.根据权利要求1所述的测试结构，其中，传感器结构包括两条第一导线，
其中，通孔链结构还包括：多个第一导电段，在传感器结构的相邻的第一导线之间的第一间隔中被设置在第一层中，
其中，所述至少一条第二导线包括多个第二导电段，并且
其中，所述至少一个通孔将所述多个第一导电段电连接到所述多个第二导电段。
3.根据权利要求2所述的测试结构，其中，所述多个第一导电段布置成沿第一方向延伸的线，每个第一导电段与相邻的第一导电段隔开第二间隔，
其中，所述多个第二导电段布置成沿第一方向延伸的线，每个第二导电段与相邻的第二导电段隔开第三间隔，并且至少一个第二导电段布置在第一层中的第二间隔上方的第二层中。
4.根据权利要求3所述的测试结构，还包括多个传感器结构和多个通孔链结构，每个传感器结构与对应的通孔链结构配对，
其中，第一对包括通孔链结构的至少一个通孔，所述通孔链结构居中于第一对的传感器结构的两条第一导线之间，并且
其中，第二对包括通孔链结构的至少一个通孔，所述通孔链结构相对于第二对的传感器结构的两条第一导线沿第二方向偏移第一预定距离。
5.根据权利要求4所述的测试结构，其中，第三对包括相对于第三对的传感器结构的两条第一导线沿第二方向偏移第二预定距离的通孔链结构的至少一个通孔，第二预定距离大于第一预定距离。
6.根据权利要求1所述的测试结构，其中，传感器结构包括三条导线，
其中，通孔链结构还包括多个第一导电段，在传感器结构的各相邻的第一导线之间的第一间隔中被设置在第一层中，
其中，所述至少一条第二导线包括多个第二导电段，并且
其中，所述至少一个通孔将所述多个第一导电段电连接到所述多个第二导电段。
7.根据权利要求6所述的测试结构，其中，第二导电段在第一导电段之间沿第二方向延伸。
8.根据权利要求7所述的测试结构，还包括多个传感器结构和多个通孔链结构，每个传感器结构与对应的通孔链结构配对，
其中，第一对包括通孔链结构的至少一个通孔，所述通孔链结构居中于第一对的传感器结构的第一导线之间，
其中，第二对包括通孔链结构的至少一个通孔，所述通孔链结构相对于第二对的传感器结构的第一导线沿第二方向偏移第一预定距离。
9.根据权利要求8所述的测试结构，其中，第三对包括通孔链结构中的至少一个通孔，所述通孔链结构相对于第三对的传感器结构的第一导线沿第二方向上偏移第二预定距离，第二预定距离大于第一预定距离。
10.一种用于检测半导体器件的套准未对准的测试结构，所述测试结构包括：
第一导电结构和第二导电结构的多个对，所述多个对的第一导电结构设置在半导体基底上的第一层中，并且包括沿第一方向延伸的多条第一导线，每条第一导线沿第二方向与相邻的第一导线隔开第一间隔，第二方向垂直于第一方向，并且所述多个对的第二导电结构设置在第一层上方的第二层中以及第一层与第二层之间，所述多个对的第二导电结构包括设置在第二层中的至少一条第二导线和电连接到每条第二导线并且朝向第一层延伸的至少一个通孔，所述至少一个通孔设置在第一导电结构的相邻的第一导线之间的第一间隔中，
其中，所述多个对包括：
第一对，包括第二导电结构的至少一个通孔，所述第二导电结构居中于第一对的第一导电结构的相邻的第一导线之间，以及
第二对，包括第二导电结构的至少一个通孔，所述第二导电结构相对于第二对的第一导电结构的第一导线沿第二方向偏移第一预定距离。
11.根据权利要求10所述的测试结构，其中，所述多个对还包括：第三对，包括相对于第三对的第一导电结构的第一导线沿第二方向偏移第二预定距离的第二导电结构的至少一个通孔，第二预定距离大于第一预定距离。
12.根据权利要求11所述的测试结构，其中，所述多个对中的至少一个对包括具有两条第一导线的第一导电结构，
其中，第二导电结构还包括：多个第一导电段，在第一导电结构的相邻的第一导线之间的第一间隔中被设置在第一层中，
其中，所述至少一条第二导线包括多个第二导电段，并且
其中，所述至少一个通孔将所述多个第一导电段电连接到所述多个第二导电段。
13.根据权利要求12所述的测试结构，其中，所述至少一个对的所述多个第一导电段布置成沿第一方向延伸的线，每个第一导电段与相邻的第一导电段隔开第二间隔，
其中，所述至少一个对的所述多个第二导电段布置成沿第一方向延伸的线，每个第二导电段与相邻的第二导电段隔开第三间隔，并且至少一个第二导电段布置在所述至少一个对的第一层中的第二间隔上方的第二层中。
14.根据权利要求11所述的测试结构，其中，至少一个对包括具有三条导线的第一导电结构，
其中，第二导电结构还包括：多个第一导电段，在第一导电结构的各相邻的第一导线之间的第一间隔中被设置在第一层中，
其中，所述至少一条第二导线包括多个第二导电段，并且
其中，所述至少一个通孔将所述多个第一导电段电连接到所述多个第二导电段。
15.一种用于检测半导体器件的套准未对准的方法，所述方法包括：
通过在半导体基底上的第一层中形成传感器结构以及在第一层上方的第二层中和第一层与第二层之间形成通孔链结构，形成包括传感器结构和通孔链结构的对的测试结构，传感器结构包括沿第一方向延伸的多条第一导线，每条第一导线沿第二方向与相邻的第一导线隔开第一间隔，第二方向垂直于第一方向，通孔链结构包括至少一条第二导线和电连接到所述至少一条第二导线的至少一个通孔，所述至少一个通孔设置在传感器结构的相邻的第一导线之间的第一间隔中；以及
基于检测到传感器结构与通孔链结构之间的短路来确定第一层与第二层之间的套准未对准。
16.根据权利要求15所述的方法，其中，形成测试结构的步骤包括形成传感器结构和通孔链结构的多个对，第一对包括通孔链结构的至少一个通孔，所述通孔链结构居中于第一对的传感器结构的相邻的第一导线之间，第二对包括通孔链结构的至少一个通孔，所述通孔链结构相对于第二对的传感器结构的第一导线沿第二方向偏移第一预定距离，
所述方法还包括：
基于检测到第二对的传感器结构与通孔链结构之间的短路，确定第一层与第二层之间的最坏情况的套准未对准。
17.根据权利要求16所述的方法，其中，确定套准未对准的步骤包括：
向传感器结构或通孔链结构施加斜坡电压；以及
如果所述电压被施加到传感器结构，则检测通孔链结构上的斜坡电压，或者如果所述电压被施加到通孔链结构，则检测传感器结构上的斜坡电压。
18.根据权利要求16所述的方法，其中，确定套准未对准的步骤包括：
使用扫描电子显微镜对传感器结构或通孔链结构施加电荷；以及
如果所述电荷被施加到传感器结构，则检测通孔链结构上的电荷，或者如果所述电荷被施加到通孔链结构，则检测传感器结构上的电荷。
19.根据权利要求16所述的方法，其中，传感器结构包括两条第一导线
其中，通孔链结构还包括：多个第一导电段，在传感器结构的相邻的第一导线之间的第一间隔中被设置在第一层中，
其中，所述至少一条第二导线包括多个第二导电段，并且
其中，所述至少一个通孔将所述多个第一导电段电连接到所述多个第二导电段。
20.根据权利要求16所述的方法，其中，传感器结构包括三条导线，
其中，通孔链结构还包括：多个第一导电段，在传感器结构的各相邻的第一导线之间的第一间隔中被设置在第一层中，
其中，所述至少一条第二导线包括多个第二导电段，并且
其中，所述至少一个通孔将所述多个第一导电段电连接到所述多个第二导电段。
CN201911093984.1A 2019-02-01 2019-11-11 半导体光刻套准的测试结构和评估方法 Active CN111524874B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962800387P 2019-02-01 2019-02-01
US62/800,387 2019-02-01
US16/394,924 2019-04-25
US16/394,924 US10930571B2 (en) 2019-02-01 2019-04-25 Test structure and evaluation method for semiconductor photo overlay

Publications (2)

Publication Number Publication Date
CN111524874A true CN111524874A (zh) 2020-08-11
CN111524874B CN111524874B (zh) 2024-05-17

Family

ID=71836715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911093984.1A Active CN111524874B (zh) 2019-02-01 2019-11-11 半导体光刻套准的测试结构和评估方法

Country Status (3)

Country Link
US (1) US10930571B2 (zh)
KR (1) KR20200096069A (zh)
CN (1) CN111524874B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9658281B2 (en) * 2013-10-25 2017-05-23 Taiwan Semiconductor Manufacturing Company Limited Alignment testing for tiered semiconductor structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001080304A2 (en) * 2000-04-18 2001-10-25 Kla-Tencor Corporation Improved test structures and methods for inspecting and utilizing the same
US6433561B1 (en) * 1999-12-14 2002-08-13 Kla-Tencor Corporation Methods and apparatus for optimizing semiconductor inspection tools
US6459151B1 (en) * 2000-09-15 2002-10-01 Promos Technologies Inc. Structure and process of via chain for misalignment test
US20030020503A1 (en) * 2001-07-24 2003-01-30 Weiland Larg H. Test vehicle with zig-zag structures
KR20050079540A (ko) * 2004-02-06 2005-08-10 매그나칩 반도체 유한회사 반도체 소자의 테스트 패턴 그룹
KR100823695B1 (ko) * 2007-03-12 2008-04-21 삼성전자주식회사 집적회로의 허용 공정오차 검사용 테스트 구조물 및 이를이용한 허용 공정오차 검사 방법
CN107037350A (zh) * 2015-09-23 2017-08-11 格罗方德半导体公司 具有监控链及测试导线的集成电路测试结构
CN109216324A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 具有用于减少串扰的屏蔽结构的半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054721A (en) 1999-07-14 2000-04-25 Advanced Micro Devices, Inc. Detection of undesired connection between conductive structures within multiple layers on a semiconductor wafer
DE602004005200T2 (de) 2003-06-25 2007-11-15 Koninklijke Philips Electronics N.V. Offset abhängiger Widerstand zur Messung der Fehlausrichtung zusammengefügter Masken
US8592287B2 (en) 2011-08-02 2013-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay alignment mark and method of detecting overlay alignment error using the mark

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433561B1 (en) * 1999-12-14 2002-08-13 Kla-Tencor Corporation Methods and apparatus for optimizing semiconductor inspection tools
WO2001080304A2 (en) * 2000-04-18 2001-10-25 Kla-Tencor Corporation Improved test structures and methods for inspecting and utilizing the same
US6459151B1 (en) * 2000-09-15 2002-10-01 Promos Technologies Inc. Structure and process of via chain for misalignment test
US20030020503A1 (en) * 2001-07-24 2003-01-30 Weiland Larg H. Test vehicle with zig-zag structures
KR20050079540A (ko) * 2004-02-06 2005-08-10 매그나칩 반도체 유한회사 반도체 소자의 테스트 패턴 그룹
KR100823695B1 (ko) * 2007-03-12 2008-04-21 삼성전자주식회사 집적회로의 허용 공정오차 검사용 테스트 구조물 및 이를이용한 허용 공정오차 검사 방법
CN107037350A (zh) * 2015-09-23 2017-08-11 格罗方德半导体公司 具有监控链及测试导线的集成电路测试结构
CN109216324A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 具有用于减少串扰的屏蔽结构的半导体器件

Also Published As

Publication number Publication date
US20200251391A1 (en) 2020-08-06
KR20200096069A (ko) 2020-08-11
US10930571B2 (en) 2021-02-23
CN111524874B (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
US7808261B2 (en) Contact with plural beams
CN107037350B (zh) 具有监控链及测试导线的集成电路测试结构
CN100505237C (zh) 半导体器件多层之间对准的模拟测量
CN103219322A (zh) 具有电阻测量结构的三维集成电路及其使用方法
US9171743B2 (en) Electrical connectivity for circuit applications
CN111524874A (zh) 半导体光刻套准的测试结构和评估方法
US20190148272A1 (en) Electrical connectivity for circuit applications
JP2008218921A (ja) 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置
US20020024109A1 (en) Integrated circuit and method for magnetic sensor testing
US8102053B2 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
US7119545B2 (en) Capacitive monitors for detecting metal extrusion during electromigration
US9099533B2 (en) Semiconductor device with distinct multiple-patterned conductive tracks on a same level
US20110001508A1 (en) Semiconductor integrated circuit, and method for testing semiconductor integrated circuit
CN102867796B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
US8476919B2 (en) Prober unit
CN107403788B (zh) 金属互连线之间的漏电流测试结构和方法
US20040008037A1 (en) Capacity measuring device and capacity measuring method
CN116207077A (zh) 集成电路测试结构、其形成方法及其测试方法
TWI706142B (zh) 電性測試結構
US20150262896A1 (en) Evaluation element and wafer
KR100425163B1 (ko) 배선의 신뢰성 평가 패턴
JP2013038271A (ja) 半導体装置および半導体装置の製造方法
Kaempf The Wheatstone bridge as an alignment test structure
KR20230040068A (ko) 테스트 구조물을 포함하는 반도체 장치
KR100192578B1 (ko) 비아 저항 체크 패턴 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant